JP7247316B2 - 半導体装置、表示システム、電子機器 - Google Patents

半導体装置、表示システム、電子機器 Download PDF

Info

Publication number
JP7247316B2
JP7247316B2 JP2021214067A JP2021214067A JP7247316B2 JP 7247316 B2 JP7247316 B2 JP 7247316B2 JP 2021214067 A JP2021214067 A JP 2021214067A JP 2021214067 A JP2021214067 A JP 2021214067A JP 7247316 B2 JP7247316 B2 JP 7247316B2
Authority
JP
Japan
Prior art keywords
circuit
data
transistor
display
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021214067A
Other languages
English (en)
Other versions
JP2022058453A (ja
Inventor
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022058453A publication Critical patent/JP2022058453A/ja
Application granted granted Critical
Publication of JP7247316B2 publication Critical patent/JP7247316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、半導体装置、表示システム及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそ
れらの製造方法、を一例として挙げることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様
である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等
を含む）、及び電子機器は半導体装置を有している場合がある。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイは、映像の表示に
広く用いられている。これらの表示装置に用いられているトランジスタとしては主にシリ
コン半導体などが用いられているが、近年、シリコン半導体に代わって、半導体特性を示
す金属酸化物をトランジスタに用いる技術が注目されている。例えば特許文献１、２には
、半導体層に、酸化亜鉛、又はＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを、表示
装置の画素に用いる技術が開示されている。
特開２００７－９６０５５号公報 特開２００７－１２３８６１号公報
本発明の一態様は、新規な半導体装置又は表示システムの提供を課題とする。又は、本発
明の一態様は、消費電力が低い半導体装置又は表示システムの提供を課題とする。又は、
本発明の一態様は、視認性が良好な映像の表示を可能とする半導体装置又は表示システム
の提供を課題とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載か
ら、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。
本発明の一態様に係る半導体装置は、電源回路、画像処理回路、記憶装置、およびコント
ローラを含む信号生成部と、表示部と、を有し、電源回路は、表示部に設けられた発光素
子に供給される電位を生成する機能を有し、画像処理回路は、画像データに画像処理を行
う機能を有し、記憶装置は、第１のパラメータと、第２のパラメータと、を格納する機能
を有し、コントローラは、表示部に表示される映像の表示状況に応じて、記憶装置に格納
された第１のパラメータ及び第２のパラメータを変更する機能を有し、電源回路は、記憶
装置から出力される第１のパラメータを用いて、電位を生成する機能を有し、画像処理回
路は、記憶装置から出力される第２のパラメータを用いて、画像処理を行う機能を有する
半導体装置である。
また、本発明の一態様に係る半導体装置において、記憶装置は、第１のレジスタ部と、第
２のレジスタ部と、を有し、第２のレジスタ部には、第１のパラメータに対応する第１の
データと、第２のパラメータに対応する第２のデータと、が順次入力され、第２のレジス
タ部は、第１のデータ及び第２のデータを、第１のレジスタ部に一括で転送する機能を有
し、第１のレジスタ部は、電源回路への第１のデータの出力と、画像処理回路への第２の
データの出力と、を同時に行う機能を有していてもよい。
また、本発明の一態様に係る半導体装置において、第２のレジスタ部は、トランジスタと
、容量素子と、を有し、トランジスタのソース又はドレインの一方は、容量素子と電気的
に接続され、トランジスタは、チャネル形成領域に金属酸化物を有していてもよい。
また、本発明の一態様に係る半導体装置において、画像処理回路は、調光回路、調色回路
、及びガンマ補正回路を用いて、画像処理を行う機能を有し、第２のパラメータは、調光
回路、調色回路、及びガンマ補正回路で用いられてもよい。
また、本発明の一態様に係る半導体装置において、第１のパラメータ及び第２のパラメー
タの変更は、外光の強度、表示部に表示される映像の内容、又はユーザーによる設定の少
なくとも一つに基づいてそれぞれ行われてもよい。
また、本発明の他の一態様は、上記の半導体装置を用いた表示システムであって、表示部
は、第１の画素を有する第１の表示ユニットと、第２の画素を有する第２の表示ユニット
と、を有し、第１の画素は、発光素子を有し、第２の画素は、反射型の液晶素子を有する
表示システムである。
また、本発明の他の一態様は、上記の表示システムと、ホストと、を有し、ホストは、信
号生成部の動作を制御する機能を有するプロセッサによって構成されている電子機器であ
る。
本発明の一態様により、新規な半導体装置又は表示システムを提供することができる。又
は、本発明の一態様により、消費電力が低い半導体装置又は表示システムを提供すること
ができる。又は、本発明の一態様により、視認性が良好な映像の表示を可能とする半導体
装置又は表示システムを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細
書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特
許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
表示システムの構成例を示す図。 フローチャート。 補正の例を示す図。 電源回路の構成例を示す図。 記憶装置の構成例を示す図。 記憶装置の構成例を示す図。 記憶装置の構成例を示す図。 タイミングチャート。 画素の構成例を示す図。 画素の構成例を示す図。 画素の構成例を示す図。 画素部及び駆動回路の構成例を示す図。 タイミングチャート。 タイミングチャート。 表示システムの構成例を示す図。 表示部の構成例を示す図。 画素部の構成例を示す図。 スイッチ回路の構成例を示す図。 表示システムの構成例を示す図。 タイミングコントローラの動作例を示す図。 記憶装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示モジュールの構成例を示す図。 トランジスタの構成例を示す図。 エネルギーバンド構造を示す図。 電子機器の構成例を示す図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下
の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。した
がって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄ
ｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示
装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置
、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、
ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での
金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を
含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともい
う）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた
場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅
作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物
を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略し
てＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを
、ＯＳトランジスタとも表記する。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉ
ｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔ
ａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する
。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図
又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。こ
こで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、
など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有
している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。
なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場
合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回
路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回
路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である
。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号が
Ｙへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹと
が機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹと
が電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じも
のを表す。
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている
場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある
。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電
極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気
的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合
も、その範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置及び表示システムについて説明する
。
＜表示システムの構成例＞
図１に、表示システム１０の構成例を示す。表示システム１０は、外部から入力されたデ
ータに基づいて映像を表示するための信号（以下、映像信号ともいう）を生成し、当該映
像信号に基づいて映像を表示する機能を有する。表示システム１０は、表示部１１、信号
生成部１２を有する。
表示部１１は、信号生成部１２から入力される映像信号（信号ＳＤ）に基づいて、映像を
表示する機能を有する。具体的には、表示部１１は複数の発光素子ＬＥを有する。複数の
発光素子ＬＥがそれぞれ所定の輝度で発光する、すなわち所定の階調を表示することによ
り、表示部１１に映像が表示される。
表示部１１に設けられる発光素子ＬＥの例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ
Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ
Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ
Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。
発光素子ＬＥは、一対の電極を有する。発光素子ＬＥの一方の電極には電位Ｖａ、他方の
電極には電位Ｖｃ（＜Ｖａ）が、信号生成部１２から供給される。一対の電極間に電圧Ｖ
ａ－Ｖｃが印加されることにより、発光素子ＬＥに電流が流れ、発光素子ＬＥが発光する
。また、信号ＳＤに基づいて発光素子ＬＥに流れる電流量が制御されることにより、発光
素子ＬＥは所定の階調で表示を行う。
なお、発光素子ＬＥに流れる電流量は、トランジスタを用いて制御することができる。例
えば、トランジスタのソース又はドレインの一方を発光素子ＬＥの一方の電極と接続し、
トランジスタのソース又はドレインの他方と、発光素子ＬＥの他方の電極と、の間に電圧
Ｖａ－Ｖｃを印加する構成とし、トランジスタのゲートに信号ＳＤに対応する電位を印加
することにより、信号ＳＤに対応する電流を発光素子ＬＥに供給することができる。また
、このとき、トランジスタは飽和領域で動作させることが好ましい。
信号生成部１２は、表示部１１に表示される映像に対応するデータＩＤ（以下、画像デー
タともいう）に基づいて映像信号を生成し、信号ＳＤとして表示部１１に出力する機能を
有する。信号生成部１２は、コントローラ２０、画像処理回路３０、駆動回路４０、電源
回路５０、記憶回路６０を有する。なお、信号生成部１２は半導体装置によって構成する
ことができ、半導体装置と呼ぶこともできる。また、信号生成部１２に含まれる回路は、
１つの集積回路に集約することができる。この場合、信号生成部１２を集積回路と呼ぶこ
ともできる。
コントローラ２０は、信号生成部１２に含まれる各種回路の動作を制御する機能を有する
。具体的には、コントローラ２０は、画像処理回路３０、記憶回路６０などの動作を制御
するための制御信号を生成する機能を有する。
画像処理回路３０は、画像データとして入力されたデータＩＤに画像処理を行う機能を有
する。具体的には、画像処理回路３０は、データＩＤに対して各種の補正処理を施すこと
により、データＩＤを補正する機能を有する。画像処理回路３０によって補正された画像
データは、データＩＤ´として駆動回路４０に出力される。画像処理回路３０において行
われる補正処理の例としては、表示部１１に表示される映像の明るさを調整する処理（調
光処理）、表示部１１に表示される映像の色調を調整する処理（調色処理）、ガンマ補正
などが挙げられる。
駆動回路４０は、画像処理回路３０から入力されたデータＩＤ´に基づいて映像信号を生
成する機能を有する。具体的には、駆動回路４０は、駆動回路４０と表示部１１とのデー
タ送信規格、例えば、ＬＶＤＳ、ＭＩＰＩ、ｅＤＰなどに従って、信号ＳＤを生成する機
能を有する。駆動回路４０によって生成された信号ＳＤは表示部１１に出力され、信号Ｓ
Ｄによって発光素子ＬＥの発光が制御される。
また、データＩＤ´がデジタルデータとして駆動回路４０に入力される場合、駆動回路４
０は、デジタルアナログ（Ｄ／Ａ）変換回路を用いてデータＩＤ´をアナログ信号に変換
する機能を有していてもよい。また、駆動回路４０は、アナログバッファなどを用いて、
アナログ信号を増幅する機能を有していてもよい。
電源回路５０は、発光素子ＬＥに供給される電位を生成する機能を有する。具体的には、
電源回路５０は、記憶回路６０から入力されたデータに基づいて電位Ｖａ、Ｖｃを生成し
、これらの電位を発光素子ＬＥに供給する機能を有する。例えば、電位Ｖａは発光素子Ｌ
Ｅのアノードに供給され、電位Ｖｃは発光素子ＬＥのカソードに供給される。
記憶回路６０は、信号生成部１２の動作に用いられるデータを格納する機能を有し、レジ
スタとして用いられる。具体的には、記憶回路６０は、コントローラ２０による各種処理
に用いられるデータ、画像処理回路３０による画像処理に用いられるパラメータ、電源回
路５０による電位Ｖａ、Ｖｃの生成に用いられるパラメータなどを格納する機能を有する
。
画像処理に用いられるパラメータは、データＰｉとして記憶回路６０から画像処理回路３
０に出力される。そして、画像処理回路３０はデータＰｉに基づいてデータＩＤの画像処
理を行う。また、電位Ｖａ、Ｖｃの生成に用いられるパラメータは、データＰｖとして記
憶回路６０から電源回路５０に出力される。そして、電源回路５０はデータＰｖに基づい
て電位Ｖａ、Ｖｃの生成を行う。従って、記憶回路６０に格納されたパラメータを変更す
ることにより、画像処理回路３０による画像処理の内容、及び電源回路５０によって生成
される電位Ｖａ、Ｖｃを制御することができる。
発光素子ＬＥの一対の電極間の電圧Ｖａ－Ｖｃは、信号ＳＤによって指定され得る全ての
階調を発光素子ＬＥが表示することが可能となる値に設定する必要がある。すなわち電位
Ｖａ、Ｖｃは、発光素子ＬＥが、映像の表示に用いられる可能性のある輝度のうち、最も
高い輝度で発光することが可能となるような値に設定される。そして、映像の表示に用い
られる発光素子ＬＥの輝度は、外光の強度、映像の内容（例えば、背景、写真、動画など
）、映像を視認するユーザーによる設定など、映像が表示されるときの状況（以下、「表
示状況」ともいう）によって異なる。そのため、電位Ｖａ、Ｖｃを特定の固定値に設定す
る場合は、あらゆる表示状況下において発光素子ＬＥが最大の階調を表示できるように設
定する必要がある。この場合、実際には映像の表示に滅多に用いられない高い輝度を得る
ための電位Ｖａ、Ｖｃが、発光素子ＬＥに供給し続けられることになり、表示部１１にお
ける消費電力が増大する。
ここで、本発明の一態様に係る信号生成部１２は、表示状況をモニターし、表示状況に応
じて電源回路５０から出力される電位Ｖａ、Ｖｃを制御する機能を有する。具体的には、
表示状況が変化した際、コントローラ２０は記憶回路６０に格納されたパラメータを変更
する機能を有する。そして、電源回路５０は、変更されたパラメータを用いて電位Ｖａ、
Ｖｃを生成する。これにより、発光素子ＬＥに印加される電圧を表示状況に合わせて制御
することができ、表示部１１の消費電力を低減することができる。
表示状況をモニターする方法は、特に限定されない。例えば、外光の強度をセンサによっ
て検出する方法、コントローラ２０が外部から入力される信号（データＩＤなど）に基づ
いて映像の内容を識別する方法などが挙げられる。外光の強度によって電位Ｖａ、Ｖｃを
制御する場合は、外光の強度が強まったときは、より高い輝度で発光素子ＬＥが発光でき
るように電圧Ｖａ－Ｖｃを増加させ、外光の強度が弱まったときはそれほど高い輝度で発
光素子ＬＥを発光させる必要がないので、電圧Ｖａ－Ｖｃを減少させることができる。ま
た、背景や写真などの静止画を表示する場合は、静止画ごとに表示に用いられる最大の輝
度を識別し、静止画ごとに電圧Ｖａ－Ｖｃを設定することができる。また、動画を表示す
る場合は、所定の表示期間ごとに表示に用いられる最大の輝度を識別し、所定の表示期間
ごとに電圧Ｖａ－Ｖｃを切り替えることができる。また、映像を視認するユーザーの好み
に合わせて特定の条件（明度、彩度、コントラストなど）が指定された場合は、その条件
下において電圧Ｖａ－Ｖｃを設定することができる。
一例として、コントローラ２０が外光の強度に応じて電位Ｖａ、Ｖｃを制御する構成につ
いて説明する。図１に示す表示システム１０は、センサ部１３を有する。センサ部１３は
、光の強度を検出する機能を有する。具体的には、センサ部１３は、外光を検出し、外光
の強度に応じた信号ＳＥＮを信号生成部１２に出力する機能を有する。信号ＳＥＮはコン
トローラ２０に入力され、コントローラ２０は信号ＳＥＮに基づいて外光の強度の変化を
認識する。
外光の強度に変化があった場合、コントローラ２０は記憶回路６０に格納されたパラメー
タを外光の強度に応じて変更する。そして、記憶回路６０に格納されたパラメータが変更
されると、電源回路５０には外光の強度に応じたデータＰｖが供給される。そして電源回
路５０は、新たに入力されたデータＰｖに基づいて電位Ｖａ、Ｖｃを生成する。これによ
り、発光素子ＬＥに印加される電圧が外光の強度に応じて変更される。
例えば、日中に室内から屋外に移動した際など、外光の強度が増加する際は、電圧Ｖａ－
Ｖｃを増加させることにより、発光素子ＬＥの輝度の範囲を拡大し、高輝度で映像の表示
を行うことができる。これにより、外光が強い屋外においても視認性が良好な映像を表示
することができる。一方、日中に屋外から室内に移動した際など、外光の強度が減少する
際は、電圧Ｖａ－Ｖｃを減少させることにより、発光素子ＬＥに印加される電圧を抑える
ことができ、消費電力を削減することができる。
なお、電位Ｖａ、Ｖｃの切り替えの際にも映像を適切に表示するためには、変更後の電位
Ｖａ、Ｖｃに合わせて画像処理回路３０における画像処理のパラメータを修正する必要が
ある。そのため、コントローラ２０は、電源回路５０で用いられるパラメータの変更に合
わせて、画像処理回路３０で用いられるパラメータも変更する。これにより、画像処理回
路３０は変更後の電位Ｖａ、Ｖｃに応じた画像処理を行うことができる。画像処理のパラ
メータの例としては、例えば、調光処理、調色処理、又はガンマ補正に用いられるパラメ
ータが挙げられる。なお、発光素子ＬＥの制御に飽和領域で動作するトランジスタを利用
する場合は、画像処理のパラメータの修正を行わずに電位Ｖａ、Ｖｃを切り替えることも
できる。
以上のように、表示システム１０は、表示状況の変化に応じて発光素子ＬＥに印加される
電圧を制御することができる。これにより、映像の視認性を維持しつつ消費電力を削減す
ることができる。
＜表示システムの動作例＞
次に、表示システム１０の具体的な動作例を説明する。図２は、表示システム１０の動作
例を示すフローチャートである。
まず、コントローラ２０やセンサ部１３などを用いて表示状況を検出する（ステップＳ１
）。そして、表示状況に変化がある、又は表示状況の変化量が基準値以上である場合（ス
テップＳ２でＹＥＳ）、コントローラ２０は表示状況に応じて、記憶回路６０に格納され
たパラメータを変更する（ステップＳ３）。
ここで、コントローラ２０は、電源回路５０で用いられるパラメータとともに、画像処理
回路３０で用いられるパラメータも変更する。画像処理回路３０で用いられるパラメータ
の変更は、電源回路５０で用いられるパラメータの変更に合わせて行われる。
記憶回路６０に格納されたパラメータが変更されると、記憶回路６０から電源回路５０に
は変更後のパラメータに対応するデータＰｖが出力され、記憶回路６０から画像処理回路
３０には変更後のパラメータに対応するデータＰｉが出力される（ステップＳ４）。そし
て、電源回路５０はデータＰｖに基づいて電位Ｖａ、Ｖｃを変更し、画像処理回路３０は
データＰｉに基づいてデータＩＤを補正してデータＩＤ´を生成する（ステップＳ５）。
一方、表示状況に変化がない、又は表示状況の変化量が基準値未満である場合（ステップ
Ｓ２でＮＯ）、記憶回路６０に格納されたパラメータは変更されない。よって、電源回路
５０によって生成される電位Ｖａ、Ｖｃは維持され、画像処理回路３０は変更のないパラ
メータを用いてデータＩＤ´を生成する（ステップＳ６）。
そして、信号生成部１２から表示部１１に、電位Ｖａ、Ｖｃと、データＩＤ´に基づいて
生成された信号ＳＤと、が出力される（ステップＳ７）。これにより、発光素子ＬＥには
電圧Ｖａ－Ｖｃが印加され、発光素子ＬＥに流れる電流が信号ＳＤによって制御される。
その後、映像の表示を続行する場合（ステップＳ８でＮＯ）は、再度表示状況の検出が行
われる（ステップＳ１）。
以上の動作により、表示システム１０は表示状況に応じて発光素子ＬＥに印加される電圧
を制御しつつ、これに応じて画像処理の内容を修正することができる。従って、映像の良
好な視認性を確保しつつ、消費電力を削減することができる。
＜画像処理回路＞
次に、画像処理回路３０における補正処理の具体例について説明する。画像処理回路３０
における補正処理は、入力された画像データＸに対して調光、調色、ガンマ補正などの補
正を施し、補正データＹを生成することにより行われる。この補正の方法は、補正の内容
や精度に応じて自由に設定することができるが、ここでは一例として、テーブル方式によ
る補正と関数近似方式による補正について説明する。
テーブル方式は、図３（Ａ）に示すように、画像処理回路３０に入力され得る画像データ
Ｘそれぞれに対応する補正データＹを予め準備しておき、入力された画像データＸに対応
する補正データＹを出力する方法である。この方法を用いる場合、画像データＸと補正デ
ータＹの対応を表すルックアップテーブルが、パラメータとして記憶回路６０に格納され
る。
テーブル方式にはルックアップテーブルが用いられるため、補正に必要なパラメータの数
は比較的多くなる。しかしながら、画像データＸに対応する補正データＹを個別に設定で
きるため、精度の高い補正を行うことができる。なお、補正に用いられるルックアップテ
ーブルが確定した段階で、補正データの最大値（図３（Ａ）におけるＹの最大値）が確定
する。そして、補正データの最大値に対応して、電位Ｖａ、Ｖｃを決めることができる。
従って、表示状況に応じてルックアップテーブルを変更する際、同時に電位Ｖａ、Ｖｃを
決定することができる。
一方、あらかじめ経験的に画像データＸに対する補正データＹを決定できる場合には、関
数近似方式を用いることができる。関数近似方式は、画像処理回路３０に入力され得る画
像データＸの範囲を複数の領域に区分し、各領域において画像データＸと補正データＹの
関係を近似式によって規定する方式である。図３（Ｂ）では、Ｘの範囲を領域Ａ、Ｂ、Ｃ
に区分し、各領域の画像データＸと補正データＹの関係をそれぞれ直線で近似している。
そして、画像処理回路３０に画像データＸが入力されると、当該画像データＸが属する領
域の近似直線に基づいて補正データＹが算出される。
図３（Ｂ）に示す関数近似方式を用いる場合、領域の区分数や、直線を定義するための値
ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３などが、補正のパラメータとして記憶回路６０に格
納される。
関数近似方式は、補正データＹを近似によって算出する方法であるため、補正の精度はテ
ーブル方式に劣る。しかしながら、補正に必要なパラメータの数はテーブル近似よりも少
ないため、記憶回路６０に格納されるデータの量を抑えることができ、記憶回路６０の面
積の縮小などを図ることができる。
なお、関数近似方式における領域の区分数は特に限られない。区分数が多いほど補正の精
度は向上し、区分数が少ないほど簡易に補正を行うことができる。また、ここでは線形関
数によって近似が行われる場合について説明したが、非線形関数によって近似してもよい
。なお、関数を定義するパラメータａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３などが確定した
段階で、補正データの最大値（図３（Ｂ）でＹの最大値）が確定する。そして、補正デー
タの最大値に対応して、電位Ｖａ、Ｖｃを決めることができる。したがって、表示状況に
応じてパラメータａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３などを変更する際、同時に電位Ｖ
ａ、Ｖｃを決定することができる。
以上のように、画像処理回路３０は、記憶回路６０に格納されたパラメータを用いて補正
処理を行う。そのため、表示状況に応じて記憶回路６０に格納されたパラメータを変更す
ることにより、画像処理回路３０による補正処理の内容を修正することができる。
＜電源回路＞
次に、電源回路５０の構成例について説明する。図４（Ａ）に、電源回路５０の構成例を
示す。電源回路５０は、変換回路５１、増幅回路５２を有し、記憶回路６０から入力され
たデータＰｖに対応する電位を生成する機能を有する。
変換回路５１は、デジタルデータとして入力されたデータＰｖを、アナログ電位に変換す
る機能を有するＤ／Ａ変換回路である。変換回路５１によって生成された電位は、増幅回
路５２に出力される。
増幅回路５２は、変換回路５１から入力されたアナログ電位を増幅して出力する機能を有
する。増幅回路５２から出力された電位は、電位Ｖａ又は電位Ｖｃとして発光素子ＬＥに
供給される。
電源回路５０は、データＰｖに基づいて電位Ｖａと電位Ｖｃの一方を生成する回路であっ
てもよい。電源回路５０によって電位ＶａとＶｃの一方が制御される場合、他方は所定の
値に固定され、一方の電位の増減によって発光素子ＬＥに印加される電圧Ｖａ－Ｖｃが制
御される。
また、電源回路５０は、データＰｖに基づいて電位Ｖａと電位Ｖｃの双方を生成する回路
であってもよい。この場合の電源回路５０の構成例を図４（Ｂ）に示す。図４（Ｂ）に示
す増幅回路は、変換回路５１ａ、５１ｂ、増幅回路５２ａ、５２ｂを有する。変換回路５
１ａには、電位Ｖａを生成するためのデータＰｖ（Ｐｖａ）が入力され、増幅回路５２ａ
から電位Ｖａが出力される。変換回路５１ｂには、電位Ｖｃを生成するためのデータＰｖ
（Ｐｖｃ）が入力され、増幅回路５２ｂから電位Ｖｃが出力される。このような構成を用
いることにより、電位Ｖａと電位Ｖｃをそれぞれ独立して制御することができる。
＜記憶回路の構成例＞
次に、記憶回路６０の構成例について説明する。図５に、画像処理回路３０及び電源回路
５０で用いられるパラメータを記憶する機能を有する記憶回路６０の具体的な構成例を示
す。
図５に示す記憶回路６０は、レジスタ部６１ａ、レジスタ部６１ｂを有する。レジスタ部
６１ａは、複数のレジスタ６２ａを有する。レジスタ部６１ｂは、複数のレジスタ６２ｂ
を有する。複数のレジスタ６２ｂによって、スキャンチェーンレジスタが構成されている
。レジスタ部６１ｂには、入力データ（データＳｃａｎ Ｉｎ）及びスキャンクロック信
号（信号Ｓｃａｎ Ｃｌｏｃｋ）が入力される。
レジスタ６２ａは揮発性レジスタである。レジスタ６２ａの回路構成には特段の制約はな
く、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回
路などで構成すればよい。画像処理回路３０、電源回路５０には、対応するレジスタ６２
ａからデータが入力される。そして、画像処理回路３０、電源回路５０は、レジスタ部６
１ａから供給されるデータにしたがって、処理内容が制御される。
レジスタ６２ｂは、電源が遮断された状態でもデータが消失しない不揮発性レジスタであ
ることが好ましい。レジスタ６２ｂを不揮発化するため、ここでは、レジスタ６２ｂは、
ＯＳトランジスタを用いた記憶回路を備えている。
ここで、金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数
キャリア密度を低くすることができるため、ＯＳトランジスタのオフ電流は極めて小さい
。そのため、レジスタ６２ｂにＯＳトランジスタを用いた場合、チャネル形成領域にシリ
コンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較
して、極めて長期間にわたってレジスタ６２ｂに電位を保持することができる。これによ
り、レジスタ６２ｂへの電力の供給が停止された期間においても、レジスタ６２ｂに格納
されたデータを保持することができる。
記憶回路６０に格納しているデータを更新する場合、まず、レジスタ部６１ｂのデータを
変更する。レジスタ部６１ｂの各レジスタ６２ｂのデータを書き換えた後、レジスタ部６
１ｂの各レジスタ６２ｂのデータを、レジスタ部６１ａの各レジスタ６２ａに一括してロ
ードする。これにより、コントローラ２０、画像処理回路３０、電源回路５０は、一括し
て更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が
保たれるため、信号生成部１２の安定した動作を実現できる。
例えば、表示状況の変化に応じて電位Ｖａ、Ｖｃを変更する際、コントローラ２０で算出
したパラメータ、具体的には、画像処理回路３０で用いられるパラメータ及び電源回路５
０で用いられるパラメータに対応するデータが、データＳｃａｎ Ｉｎとしてレジスタ部
６１ｂに順次入力される。そして、これらのパラメータは、それぞれレジスタ６２ｂに格
納された後、レジスタ部６１ａに一括で転送される。これにより、記憶回路６０に記憶さ
れたパラメータは、レジスタ部６１ａから画像処理回路３０及び電源回路５０に同時に出
力される。そのため、電源回路５０で用いられるパラメータと、画像処理回路３０で用い
られるパラメータを同時に更新することができる。これにより、電位Ｖａ、Ｖｃの変更と
、変更後の電位Ｖａ、Ｖｃに適合する画像処理のパラメータの設定を同じタイミングで行
うことができ、発光素子ＬＥに印加される電圧を切り替える際の映像の乱れを防止するこ
とができる。
また、レジスタ部６１ａとレジスタ部６１ｂとを備えることで、画像処理回路３０、電源
回路５０が動作中でも、レジスタ部６１ｂのデータを更新することができる。これにより
、記憶回路６０に格納されるパラメータを、表示状況に応じてリアルタイムで変更するこ
とができ、消費電力を効果的に削減することができる。
また、レジスタ６２ｂとして不揮発性レジスタを用いることにより、記憶回路６０への電
力の供給が停止された期間においても、記憶回路６０にパラメータを保持することができ
る。記憶回路６０への電力の供給を停止する際は、レジスタ６２ｂにデータを退避（セー
ブ）させてから電力を遮断する。また、電力が復帰した後は、レジスタ６２ｂに退避させ
たデータをレジスタ６２ａに復帰（ロード）させて通常動作を再開する。なお、レジスタ
６２ａに格納されているデータとレジスタ６２ｂに格納されているデータとが整合しない
場合は、レジスタ６２ａのデータをレジスタ６２ｂにセーブした後、あらためて、レジス
タ６２ｂの保持回路にデータを格納する構成が好ましい。データが整合しない場合として
は、レジスタ部６１ｂに更新データを挿入中などが挙げられる。
図６に、レジスタ６２ａ、レジスタ６２ｂの回路構成例を示す。図６には、レジスタ部６
１ｂの２段分のレジスタ６２ｂと、これらレジスタ６２ｂに対応する２個のレジスタ６２
ａを示している。
レジスタ６２ｂは、保持回路１２０、セレクタ１３０、フリップフロップ回路１４０を有
する。セレクタ１３０とフリップフロップ回路１４０とでスキャンフリップフロップ回路
が構成されている。
保持回路１２０には、信号ＳＡＶＥ２、信号ＬＯＡＤ２が入力される。保持回路１２０は
、トランジスタＴｒ１乃至Ｔｒ６、容量素子Ｃ１、Ｃ２を有する。トランジスタＴｒ１、
Ｔｒ２はＯＳトランジスタである。トランジスタＴｒ１、Ｔｒ２をバックゲート付きのＯ
Ｓトランジスタとしてもよい。
トランジスタＴｒ１、Ｔｒ３、Ｔｒ４および容量素子Ｃ１により、３トランジスタ型のゲ
インセルが構成される。同様に、トランジスタＴｒ２、Ｔｒ５、Ｔｒ６および容量素子Ｃ
２により、３トランジスタ型のゲインセルが構成される。２個のゲインセルによって、フ
リップフロップ回路１４０が保持する相補データを記憶する。トランジスタＴｒ１のソー
ス又はドレインの一方は容量素子Ｃ１と接続され、トランジスタＴｒ２のソース又はドレ
インの一方は容量素子Ｃ２と接続されている。ここで、トランジスタＴｒ１、Ｔｒ２はＯ
Ｓトランジスタであるため、トランジスタＴｒ１、Ｔｒ２をオフ状態とすることにより、
容量素子Ｃ１、Ｃ２に蓄積された電荷を長期間にわたって保持することができる。そのた
め、記憶回路６０に保持されたデータを容量素子Ｃ１、Ｃ２に退避させることにより、電
力の供給が停止された状態でも長時間データを保持することが可能な記憶回路６０を実現
することができる。なお、レジスタ６２ｂにおいて、トランジスタＴｒ１、Ｔｒ２以外の
トランジスタはＳｉトランジスタで構成すればよい。
保持回路１２０は、信号ＳＡＶＥ２に従い、フリップフロップ回路１４０が保持する相補
データを格納し、信号ＬＯＡＤ２に従い、保持しているデータをフリップフロップ回路１
４０にロードする。
フリップフロップ回路１４０の入力端子には、セレクタ１３０の出力端子が接続され、デ
ータ出力端子には、レジスタ６２ａの入力端子が接続されている。フリップフロップ回路
１４０は、インバータ１４１乃至１４６、アナログスイッチ１４７、１４８を有する。ア
ナログスイッチ１４７、１４８の導通状態は、信号Ｓｃａｎ Ｃｌｏｃｋによって制御さ
れる。フリップフロップ回路１４０は、図６の回路構成に限定されず、様々なフリップフ
ロップ回路１４０を適用することができる。
セレクタ１３０の２個の入力端子の一方には、レジスタ６２ａの出力端子が接続され、他
方には、前段のフリップフロップ回路１４０の出力端子が接続されている。なお、レジス
タ部６１ｂの初段のセレクタ１３０の入力端子は、記憶回路６０の外部からデータが入力
される。
レジスタ６２ａは、インバータ１５１乃至１５３、クロックドインバータ１５４、アナロ
グスイッチ１５５、バッファ１５６を有する。レジスタ６２ａは信号ＬＯＡＤ１に基づい
て、フリップフロップ回路１４０のデータをロードする。レジスタ６２ａのトランジスタ
はＳｉトランジスタで構成すればよい。
次に、記憶回路６０の動作例を説明する。図７に、図６に示す記憶回路６０の構成を簡略
化して示す。ここでは、記憶回路６０がＮ段（Ｎは２以上の整数）のレジスタ６２ａ（６
２ａ［１］乃至［Ｎ］）、保持回路１２０（１２０［１］乃至［Ｎ］）、フリップフロッ
プ回路１４０（１４０［１］乃至［Ｎ］）を有する場合について説明する。
図７において、データＤＲはフリップフロップ回路１４０からレジスタ６２ａに出力され
るデータを示し、データＤＳはレジスタ６２ａからフリップフロップ回路１４０に出力さ
れるデータを示し、データＤＳＲはフリップフロップ回路１４０と保持回路１２０の間で
入出力されるデータを示し、データＤＯＳは保持回路１２０に格納されているデータを表
す。また、レジスタ６２ａ［１］乃至［Ｎ］からは、それぞれデータＱ１乃至ＱＮが出力
される。データＱ１乃至ＱＮは、記憶回路６０から出力されるパラメータに対応する。
図８は、図７に示す記憶回路６０の動作例を示すタイミングチャートである。ここでは一
例として、フリップフロップ回路１４０［１］乃至［Ｎ］に、データＤ１乃至ＤＮが格納
される場合について説明する。
まず、期間Ｔ１において、データＤＮ乃至Ｄ１が、データＳｃａｎ Ｉｎとして順に入力
され、フリップフロップ回路１４０［１］乃至［Ｎ］にデータＤ１乃至ＤＮが格納される
。その結果、データＤＲ［１］乃至［Ｎ］、及びデータＤＳＲ［１］乃至［Ｎ］として、
データＤ１乃至ＤＮが出力される。
次に、期間Ｔ２において、信号ＬＯＡＤ１がハイレベルとなる。これにより、データＤＲ
［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、レジスタ６２ａ［１］乃至［
Ｎ］に格納される。その結果、データＱ１乃至ＱＮ、及びデータＤＳ［１］乃至［Ｎ］と
して、データＤ１乃至ＤＮが出力される。このように、データＳｃａｎ Ｉｎとして順次
入力されたデータは、データＱ１乃至ＱＮとして一括で出力される。これにより、記憶回
路６０から出力されるパラメータを一括して変更することが出来る。
次に、期間Ｔ３において、信号ＳＡＶＥ１がハイレベルとなる。これにより、データＤＳ
［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、フリップフロップ回路１４０
［１］乃至［Ｎ］に格納される。その結果、データＤＲ［１］乃至［Ｎ］、及びデータＤ
ＳＲ［１］乃至［Ｎ］として、データＤ１乃至ＤＮが出力される。
なお、図８に示すように、期間Ｔ２と期間Ｔ３の間の期間において、データＳｃａｎ Ｉ
ｎが変動し、フリップフロップ回路１４０［１］乃至［Ｎ］に格納されたデータが変更さ
れても、データＱ１乃至ＱＮは変更されない。また、期間Ｔ３における動作により、フリ
ップフロップ回路１４０［１］乃至［Ｎ］のデータを、データＱ１乃至ＱＮで上書きする
ことができ、レジスタ６２ａ［１］乃至［Ｎ］に格納されているデータとフリップフロッ
プ回路１４０［１］乃至［Ｎ］に格納されているデータを整合させることができる。これ
により、フリップフロップ回路１４０［１］乃至［Ｎ］に格納されるデータが更新されて
いる最中に後述するデータの退避を行う場合でも、データの整合性が保たれた状態でデー
タを退避することができる。また、退避されたデータの復帰を高速に行うことができる。
次に、期間Ｔ４において、信号ＳＡＶＥ２がハイレベルとなる。これにより、データＤＳ
Ｒ［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、保持回路１２０［１］乃至
［Ｎ］に格納される。すなわち、フリップフロップ回路１４０［１］乃至［Ｎ］に格納さ
れたデータが、保持回路１２０［１］乃至［Ｎ］に退避される。その結果、データＤＯＳ
［１］乃至［Ｎ］が、データＤ１乃至ＤＮとなる。具体的には、図６の容量素子Ｃ１、Ｃ
２の電極の電位が、データＤ１乃至ＤＮに対応した電位となる。
次に、期間Ｔ５において、記憶回路６０への電源電位ＶＤＤ３の供給が停止される、これ
により、レジスタ６２ａ、保持回路１２０、フリップフロップ回路１４０からのデータの
出力が停止される。ただし、保持回路１２０に格納されているデータＤＯＳ［１］乃至［
Ｎ］は、記憶回路６０への電力の供給が停止された期間においても保持されている。具体
的には、図６の容量素子Ｃ１、Ｃ２によって、データＤ１乃至ＤＮに対応した電位が保持
されている。
次に、期間Ｔ６において、記憶回路６０への電力の供給が再開され、信号ＬＯＡＤ２がハ
イレベルとなる。このとき、保持回路１２０に保持されていたデータＤ１乃至ＤＮが、デ
ータＤＳＲ［１］乃至［Ｎ］として出力され、フリップフロップ回路１４０［１］乃至［
Ｎ］に格納される。すなわち、保持回路１２０［１］乃至［Ｎ］に退避されたデータが、
フリップフロップ回路１４０［１］乃至［Ｎ］に復帰される。その結果、データＤＲ［１
］乃至［Ｎ］としてデータＤ１乃至ＤＮが出力される。
次に、期間Ｔ７において、信号ＬＯＡＤ１がハイレベルとなる。これにより、データＤＲ
［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、レジスタ６２ａ［１］乃至［
Ｎ］に格納される。その結果、データＱ１乃至ＱＮ、及びデータＤＳ［１］乃至［Ｎ］と
して、データＤ１乃至ＤＮが出力される。これにより、保持回路１２０［１］乃至［Ｎ］
から復帰されたデータが、データＱ１乃至ＱＮとして外部に出力される。
以上のように、記憶回路６０は、順次入力されたデータに対応して、外部への出力を一括
で変更することができる。また、記憶回路６０は、電力の供給が停止される期間において
、退避したデータを保持することができる。
＜表示部＞
次に、表示部１１の構成例について説明する。図９に、表示部１１に設けることができる
画素７０の構成例を示す。表示部１１には複数の画素７０が設けられ、複数の画素７０が
それぞれ所定の階調を表示することにより、表示部１１に映像が表示される。
［構成例］
図９（Ａ）に示す画素７０は、トランジスタＴｒ１１、Ｔｒ１２、発光素子ＬＥ、容量素
子Ｃ１１を有する。なお、ここでは、トランジスタＴｒ１１、Ｔｒ１２をｎチャネル型と
しているが、トランジスタの極性は自由に設定することができる。
トランジスタＴｒ１１のゲートは配線ＧＬと接続され、ソース又はドレインの一方はトラ
ンジスタＴｒ１２のゲート、及び容量素子Ｃ１１の一方の電極と接続され、ソース又はド
レインの他方は配線ＳＬと接続されている。トランジスタＴｒ１２のソース又はドレイン
の一方は容量素子Ｃ１１の他方の電極、及び発光素子ＬＥの一方の電極と接続され、ソー
ス又はドレインの他方は電位Ｖａが供給される配線と接続されている。発光素子ＬＥの他
方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタＴｒ１１のソー
ス又はドレインの一方、トランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の一方の電
極と接続されたノードを、ノードＮ１とする。また、トランジスタＴｒ１２のソース又は
ドレインの一方、及び容量素子Ｃ１１の他方の電極と接続されたノードを、ノードＮ２と
する。
ここでは、電位Ｖａを高電源電位とし、電位Ｖｃを低電源電位とした場合について説明す
る。また、容量素子Ｃ１１は、ノードＮ２の電位を保持するための保持容量としての機能
を有する。
なお、本明細書等において、トランジスタのソースとは、チャネル形成領域として機能す
る半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味
する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や
、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電
極などを意味する。
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与
えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トラン
ジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子が
ドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子
がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便
宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を
説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方
が入れ替わる。
配線ＧＬは、画素７０を選択するための信号（以下、選択信号ともいう）を伝える機能を
有する。配線ＳＬは、信号生成部１２から出力される映像信号（信号ＳＤ）を伝える機能
を有する。配線ＳＬの電位が映像信号に対応する。
トランジスタＴｒ１１は、配線ＳＬの電位のノードＮ１への供給を制御する機能を有する
。また、具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１１をオン状態とする
ことにより、配線ＳＬの電位がノードＮ１に供給され、画素７０の書き込みが行われる。
ここで、その後、配線ＧＬの電位を制御してトランジスタＴｒ１１をオフ状態とすること
により、ノードＮ１の電位が保持される。
そして、ノードＮ１、Ｎ２の間の電圧に応じてトランジスタＴｒ１２のソース－ドレイン
の間に流れる電流量が制御され、発光素子ＬＥが当該電流量に応じた輝度で発光する。こ
れにより、画素７０の階調を制御することができる。
なお、トランジスタＴｒ１２が飽和領域で動作し、トランジスタＴｒ１２のゲートの電位
が一定であれば、電位Ｖａが変動してもトランジスタＴｒ１２に流れる電流は変化しない
。つまり、電位Ｖａが変動しても発光素子ＬＥに流れる電流、すなわち、輝度は変化しな
い。従って、表示部１１が有する全ての画素７０における発光素子ＬＥが所望の輝度を得
られる範囲、具体的には、輝度が最大となる画素７０の発光素子ＬＥが所望の輝度を得ら
れる範囲で、電位Ｖａを下げることにより、表示部１１に表示された映像を変化させるこ
となく、消費電力を低減することが可能となる。このとき、各画素７０に書き込む電位を
変更する必要は無いため、画像データの変更に伴う追加の画像処理などは不要であり、消
費電力の低減に有効である。
上記の動作を配線ＧＬごとに順次行うことにより、第１フレーム分の映像を表示すること
ができる。
なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式
を用いてもよい。また、配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供給
する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する線
順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給して
もよい。
その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、映像の
表示が行われる。これにより、表示部１１に表示される映像が書き換えられる。なお、映
像の書き換えの頻度は、表示部１１の観察者が書き換えによる映像の変化を識別すること
が難しい頻度で行う。表示部１１に動画を表示する場合は、映像の書き換えの頻度を、例
えば、１秒間に６０回以上とすることが好ましい。これにより、なめらかな動画を表示す
ることができる。
一方、表示部１１に静止画を表示する場合や、一定期間映像が変化しない、又は変化が一
定以下である動画を表示する場合などは、書き換えを行わず、直前のフレームの映像を維
持することが好ましい。これにより、映像の書き換えに伴う消費電力を削減することがで
きる。
映像の書き換えの頻度を減らす場合、ノードＮ１の電位が長時間保持されることが好まし
い。そのため、トランジスタＴｒ１１にはＯＳトランジスタを用いることが好ましい。こ
れにより、ノードＮ１の電位を極めて長期間にわたって保持することができ、映像の書き
換えの頻度を減らしても、表示状態を維持することができる。映像の書き換えの頻度は、
例えば、１日に１回以上且つ１秒間に０．１回未満、好ましくは１時間に１回以上且つ１
秒間に１回未満、より好ましくは３０秒間に１回以上且つ１秒間に１回未満とすることが
できる。
なお、表示状態を維持するとは、映像の変化が一定の範囲より大きくならないように保持
することをいう。上記一定の範囲は適宜設定することができ、例えば使用者が映像を閲覧
する場合に、同じ映像であると認識できる範囲に設定することが好ましい。
また、映像の書き換えの頻度を減らすことにより、映像を表示する際のちらつき（フリッ
カーともいう）を低減することができる。これにより、表示部１１の観察者の目の疲労を
低減することができる。
なお、トランジスタＴｒ１１には、ＯＳトランジスタ以外のトランジスタを用いてもよい
。例えば、金属酸化物以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成
されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単
結晶ゲルマニウム基板などが挙げられる。また、トランジスタＴｒ１１として、金属酸化
物以外の材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもでき
る。金属酸化物以外の材料としては、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウ
ム、有機半導体などがあげられる。これらの材料は、単結晶半導体であってもよいし、非
晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体であってもよい。
また、トランジスタＴｒ１２、及び以下で説明するトランジスタのチャネル形成領域に用
いることができる材料の例は、トランジスタＴｒ１１と同様である。
なお、画素７０に含まれるトランジスタは、一対のゲートを有していてもよい。図９（Ｂ
）に示す画素７０は、トランジスタＴｒ１１、Ｔｒ１２が一対のゲートを有している点に
おいて、図９（Ａ）と異なる。なお、トランジスタが一対のゲートを有する場合、一方の
ゲートを第１のゲート、フロントゲート、又は単にゲートと呼ぶことがあり、他方のゲー
トを第２のゲート、又はバックゲートと呼ぶことがある。
図９（Ｂ）に示すトランジスタＴｒ１１、Ｔｒ１２はバックゲートを有し、バックゲート
はフロントゲートと接続されている。この場合、バックゲートにはフロントゲートと同じ
電位が印加され、トランジスタのオン電流を増加させることができる。特に、トランジス
タＴｒ１１は映像信号の書き込みに用いられるため、図９（Ｂ）に示す構造を採用するこ
とにより、高速な映像信号の書き込みが可能な画素７０を実現することができる。
図９（Ｃ）に示すトランジスタＴｒ１１、Ｔｒ１２は、バックゲートが配線ＢＧＬと接続
されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線であ
る。配線ＢＧＬの電位を制御することにより、トランジスタＴｒ１１、Ｔｒ１２の閾値電
圧を制御することができる。特に、トランジスタＴｒ１１はノードＮ１の電位の保持に用
いられるため、配線ＢＧＬの電位を制御してトランジスタＴｒ１１の閾値電圧をプラス側
にシフトさせることにより、トランジスタＴｒ１１のオフ電流を低減してもよい。なお、
配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよ
い。
配線ＢＧＬは、トランジスタＴｒ１１、Ｔｒ１２ごとに個別に設けることもできる。また
、配線ＢＧＬは、表示部１１が有する全て又は一部の画素７０で共有されていてもよい。
［変形例］
図１０（Ａ）に、画素７０の変形例を示す。図１０（Ａ）に示す画素７０は、トランジス
タＴｒ１３を有する点において、図９（Ａ）と異なる。トランジスタＴｒ１３のゲートは
配線ＲＬと接続され、ソース又はドレインの一方はノードＮ２と接続され、ソース又はド
レインの他方は配線ＭＬと接続されている。配線ＲＬの電位を制御してトランジスタＴｒ
１３をオン状態とすることにより、ノードＮ２の電位をリセットすることができる。
また、発光素子ＬＥに供給される電流の値はトランジスタＴｒ１２の特性によって影響を
受ける。そのため、画素７０によって階調を表示する際は、トランジスタＴｒ１２の特性
の情報を含む信号を出力し、検査を行うことが好ましい。ここで、配線ＲＬの電位を制御
してトランジスタＴｒ１３をオン状態とすることにより、トランジスタＴｒ１２を流れる
電流を配線ＭＬに出力することができる。この電流の値から、トランジスタＴｒ１２の特
性に関する情報を得ることができる。
また、画素７０が有する素子は、他の素子と所定の配線を共有することができる。図１０
（Ｂ）に示す画素７０は、トランジスタＴｒ１３のゲートが配線ＧＬと接続されている点
において、図１０（Ａ）と異なる。すなわち、トランジスタＴｒ１１のゲートとトランジ
スタＴｒ１３のゲートは、同一の配線と接続されている。この場合、トランジスタＴｒ１
１とトランジスタＴｒ１３の導通状態は、配線ＧＬの電位によって同時に制御される。
また、画素７０には、他の素子を適宜設けることができる。例えば、図１０（Ｃ）に示す
ように、トランジスタＴｒ１２と発光素子ＬＥの間にスイッチＳＷを設けることもできる
。この場合、例えば、トランジスタＴｒ１２の特性を読み出す期間において、スイッチＳ
Ｗをオフ状態とすることにより、トランジスタＴｒ１２に流れる電流の値を配線ＭＬに正
確に伝えることができる。
また、画素７０において、トランジスタの極性、発光素子の向き、配線の電位などは、適
宜変更することができる。図１１（Ａ）に示す画素７０は、トランジスタＴｒ１１、Ｔｒ
１２、Ｔｒ１３の極性が図１０（Ａ）と異なり、ｐチャネル型である。また、容量素子Ｃ
１１の一方の電極はトランジスタＴｒ１２のゲートと接続され、他方の電極は電位Ｖａが
供給される配線と接続されている。
また、画素７０には極性が異なるトランジスタが設けられていてもよい。例えば、図１１
（Ｂ）に示すように、トランジスタＴｒ１１、Ｔｒ１３をｎチャネル型とし、トランジス
タＴｒ１２をｐチャネル型とすることができる。なお、図１１（Ｂ）に示す容量素子Ｃ１
１の接続関係は、図１１（Ａ）と同様である。
以上の画素７０の構成は、図１に示す表示部１１に用いることができる。
上記の通り、本発明の一態様においては、表示部１１に表示される映像の表示状況に応じ
て、発光素子ＬＥに印加される電圧を制御することができる。これにより、表示部１１の
消費電力を削減することができる。また、本発明の一態様において、記憶回路６０から画
像処理回路３０及び電源回路５０にパラメータを同時に出力することができる。これによ
り、発光素子ＬＥに印加される電圧を切り替える際の映像の乱れを防止することができ、
表示部１１に視認性の高い映像を表示させることができる。
さらに、本発明の一態様において、表示部１１又は信号生成部１２にＯＳトランジスタを
用いることにより、表示システム１０の消費電力を低減することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した表示システムの、他の動作例及び構成例に
ついて説明する。
＜動作例＞
まず、映像の変化の有無に応じて電力の供給が制御される表示部１１の動作例について説
明する。図１２に、表示部１１が有する画素部２００及び駆動回路２１０と、信号生成部
１２が有する駆動回路４０と、を示す。画素部２００は画素群２０１を含む。画素群２０
１は、複数の画素２０２によって構成されている。画素２０２は表示素子を有し、所定の
階調を表示する機能を有する。複数の画素２０２が所定の階調を表示することにより、画
素部２００に所定の映像が表示される。
図１２には、画素群２０１がｍ列ｎ行（ｍ、ｎは２以上の整数）の画素２０２を有する構
成を示している。第ｉ列第ｊ行（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）の
画素２０２は、配線ＳＬ［ｉ］及び配線ＧＬ［ｊ］と接続されている。配線ＧＬ［１］乃
至［ｎ］は駆動回路２１０と接続されている。配線ＳＬ［１］乃至［ｍ］は駆動回路４０
と接続されている。
駆動回路２１０は、選択信号を画素部２００に供給する機能を有する。具体的には、駆動
回路２１０は、画素２０２と接続された配線ＧＬに選択信号を供給する機能を有し、配線
ＧＬは、駆動回路２１０から出力された選択信号を伝える機能を有する。
駆動回路４０は、映像信号を生成して画素部２００に供給する機能を有する。具体的には
、駆動回路４０は、画素２０２と接続された配線ＳＬに映像信号を供給する機能を有する
。配線ＳＬに供給された映像信号は、駆動回路２１０によって選択された画素２０２に書
き込まれる。これにより、画素部２００に映像が表示される。
ここで、画素２０２にはＯＳトランジスタを用いることが好ましい。これにより、画素部
２００に表示される映像に変化がない期間において、画素２０２への映像信号の書き替え
の頻度を大幅に減らすことができ、消費電力を削減することができる。映像信号の書き込
みの頻度は、例えば、１日に１回以上且つ１秒間に０．１回未満、好ましくは１時間に１
回以上且つ１秒間に１回未満、より好ましくは３０秒間に１回以上且つ１秒間に１回未満
とすることができる。
駆動回路２１０には、電源電位ＶＤＤ１、スタートパルスＧＳＰ、クロック信号ＧＣＫ、
信号ＰＷＣが供給される。駆動回路２１０は、電源電位ＶＤＤ１が供給されている期間に
画素群２０１の各行の画素２０２の選択信号を生成し、対応する配線ＧＬに供給する機能
を有する。具体的には、駆動回路２１０はｎ段のシフトレジスタを有し、シフトレジスタ
にスタートパルスＧＳＰ、クロック信号ＧＣＫが供給される。そして、シフトレジスタの
各段の出力信号と信号ＰＷＣとの論理積が、画素群２０１の各行の画素２０２の選択信号
として配線ＧＬ［１］乃至［ｎ］に出力される。信号ＰＷＣのパルス幅により、選択信号
のパルス幅が制御される。
駆動回路４０には、電源電位ＶＤＤ２、スタートパルスＳＳＰ、クロック信号ＳＣＫ、ラ
ッチ信号ＳＬＡＴ、画像データＤＡＴＡが供給される。駆動回路４０は、電源電位ＶＤＤ
２が供給されている期間に、スタートパルスＳＳＰ、クロック信号ＳＣＫ、画像データＤ
ＡＴＡ、ラッチ信号ＳＬＡＴを用いて画素群２０１の各列の画素２０２の映像信号を生成
し、対応する配線ＳＬに供給する機能を有する。具体的には、駆動回路４０はｍ段のシフ
トレジスタ、各段に対応した複数ビットの第１のラッチ、第２のラッチ、Ｄ／Ａ変換回路
を有する。当該シフトレジスタにスタートパルスＳＳＰ、クロック信号ＳＣＫが供給され
ると、シフトレジスタの各段の出力信号が順次選択信号として生成され、対応する列の第
１のラッチに画像データＤＡＴＡが順次格納される。各列の第１のラッチに画像データＤ
ＡＴＡが格納された後、ラッチ信号ＳＬＡＴにより、第１のラッチのデータを第２のラッ
チに格納する。そして、Ｄ／Ａ変換回路で第２のラッチのデータに対応したアナログ信号
である映像信号を生成する。
図１３は、図１２に示す駆動回路２１０の動作例を示すタイミングチャートである。図１
３において、期間Ｔ１０は映像信号が配線ＳＬに供給される期間であり、期間Ｔ２０は映
像信号の供給が停止される期間であり、期間Ｔ３０は映像信号の供給が再開される期間で
ある。なお、期間Ｔ１０、Ｔ３０に含まれる期間ＦＰは、１フレーム期間を表す。また、
電位ＶＧＬ［１］乃至［ｎ］はそれぞれ、配線ＧＬ［１］乃至［ｎ］の電位を表す。
まず、期間Ｔ１０において、駆動回路２１０に電源電位ＶＤＤ１、スタートパルスＧＳＰ
、クロック信号ＧＣＫ、信号ＰＷＣが供給され、駆動回路２１０によって選択信号が生成
される。そして、配線ＧＬ［１］乃至［ｎ］に順次選択信号が供給され、電位ＶＧＬ［１
］乃至［ｎ］が順次ハイレベルとなる。
選択信号が供給された配線ＧＬと接続された画素２０２には、駆動回路４０から映像信号
が供給される。これにより、画素群２０１に表示される映像が更新される。
次に、期間Ｔ２０において、駆動回路２１０への電源電位ＶＤＤ１の供給が停止され、駆
動回路２１０は停止状態となる。また、駆動回路２１０へのスタートパルスＧＳＰ、クロ
ック信号ＧＣＫ、信号ＰＷＣの供給が停止される。そのため、期間Ｔ２０において選択信
号は生成されず、画素群２０１は直前の表示状態を維持する。このように、映像信号が供
給されない期間において、駆動回路２１０を停止状態とすることにより、消費電力を削減
することができる。
次に、期間Ｔ３０において、駆動回路２１０への電源電位ＶＤＤ１の供給が再開され、ス
タートパルスＧＳＰ、クロック信号ＧＣＫ、信号ＰＷＣが供給される。これにより、駆動
回路２１０による選択信号の生成が再開される。
なお、駆動回路４０も、映像信号の供給の有無に応じて動作状態を制御することができる
。図１４は、図１２に示す駆動回路４０の動作例を示すタイミングチャートである。なお
、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ、配線ＳＬ［１］乃至［ｍ］の電位を表す。
画素２０２の選択が行われる期間ＦＰにおいて、駆動回路４０には電源電位ＶＤＤ２、ス
タートパルスＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＳＬＡＴが供給される。駆動回路
４０は、期間ＦＰにおいて映像信号の生成及び出力を行う。
まず、期間Ｔ１１において、画像データＤＡＴＡとして、画像処理回路３０（図１等参照
）からデータＩＤ´が供給される。そして、スタートパルスＳＳＰ、クロック信号ＳＣＫ
、データＩＤ´に基づいて、配線ＧＬ［１］と接続された行の画素２０２に対応する画像
データが各列の第１のラッチに順次格納される。
次に、期間Ｔ１２において、ラッチ信号ＳＬＡＴがハイレベルとなる。これにより、期間
Ｔ１１において各列の第１のラッチに格納された画像データが各列の第２のラッチに格納
され、さらに各列のＤ／Ａ変換回路により生成された映像信号が配線ＳＬ［１］乃至［ｍ
］に供給され、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ映像信号に対応する電位となる。
次に、期間Ｔ１３において、電位ＶＧＬ［１］がハイレベルとなり、配線ＧＬ［１］と接
続された行の画素２０２に電位ＶＳＬ［１］乃至［ｍ］が供給される。これにより、配線
ＧＬ［１］と接続された行の画素２０２の階調が更新される。また、期間Ｔ１３において
、スタートパルスＳＳＰ、クロック信号ＳＣＫ、データＩＤ´に基づいて、配線ＧＬ［２
］と接続された行の画素２０２に対応する画像データが各列の第１のラッチに順次格納さ
れる。
次に、期間Ｔ１４において、ラッチ信号ＳＬＡＴがハイレベルとなる。これにより、期間
Ｔ１３において各列の第１のラッチに格納された画像データが各列の第２のラッチに格納
され、さらに各列のＤ／Ａ変換回路により生成された映像信号が配線ＳＬ［１］乃至［ｍ
］に供給され、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ映像信号に対応する電位となる。
次に、期間Ｔ１５において、電位ＶＧＬ［２］がハイレベルとなり、配線ＧＬ［２］と接
続された行の画素２０２に電位ＶＳＬ［１］乃至［ｍ］が供給される。これにより、配線
ＧＬ［２］と接続された行の画素２０２の階調が更新される。また、期間Ｔ１５において
、スタートパルスＳＳＰ、クロック信号ＳＣＫ、データＩＤ´に基づいて、配線ＧＬ［３
］（図示せず）と接続された行の画素２０２に対応する画像データが各列の第１のラッチ
に順次格納される。
次に、期間Ｔ１６において、ラッチ信号ＳＬＡＴがハイレベルとなる。これにより、期間
Ｔ１５において各列の第１のラッチに格納された画像データが各列の第２のラッチに格納
され、さらに各列のＤ／Ａ変換回路により生成された映像信号が配線ＳＬ［１］乃至［ｍ
］に供給され、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ映像信号に対応する電位となる。
同様の動作により、配線ＧＬ［４］乃至［ｎ］と接続された行の画素２０２に映像信号が
供給される。期間Ｔ１７は、配線ＧＬ［ｎ］と接続された行の画素２０２に映像信号が供
給される期間である。このようにして、画素群２０１に表示される映像が更新される。
その後、映像信号の供給が停止される期間Ｔ２０となると、駆動回路４０への電源電位Ｖ
ＤＤ２の供給が停止され、駆動回路４０は停止状態となる。また、駆動回路４０へのスタ
ートパルスＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＳＬＡＴの供給が停止される。この
ように、映像信号が供給されない期間において、駆動回路４０を停止状態とすることによ
り、消費電力を削減することができる。
期間Ｔ３０における駆動回路４０の動作は、期間Ｔ１０と同様である。なお、期間Ｔ２０
においては、駆動回路４０、駆動回路２１０の双方を停止状態としてもよいし、一方のみ
を停止状態としてもよい。また、図１４では映像信号が全ての配線ＳＬに一斉に供給され
る線順次駆動について説明したが、配線ＳＬに順次に映像信号が供給される点順次駆動を
用いてもよいし、複数の配線ＳＬごとに順に映像信号が供給される方式を用いてもよい。
このように、画素部２００に表示される映像に変化がない期間において、駆動回路４０又
は駆動回路２１０を停止状態とすることにより、表示システムの消費電力を削減すること
ができる。
＜構成例＞
次に、表示部１１の他の構成例について説明する。図１５に、表示システム１０の構成例
を示す。図１５に示す表示部１１は、複数の表示ユニット９０を用いて映像の表示を行う
機能を有する点において、図１と異なる。図１５には一例として、表示部１１が２つの表
示ユニット９０（９０ａ、９０ｂ）を有し、信号生成部１２が２つの駆動回路４０（４０
ａ、４０ｂ）を有する構成を示している。
図１５に示す信号生成部１２は、表示ユニット９０ａに供給される映像信号と表示ユニッ
ト９０ｂに供給される映像信号の両方を生成する機能を有する。具体的には、信号生成部
１２には、２種類の画像データ（ＩＤａ、ＩＤｂ）が入力される。画像処理回路３０は、
データＩＤａに画像処理を施してデータＩＤａ´を生成し、データＩＤｂに画像処理を施
してデータＩＤｂ´を生成する。なお、データＩＤａの補正とデータＩＤｂの補正はそれ
ぞれ、記憶回路６０から入力されるデータＰｉを用いて行われる。
駆動回路４０ａは、データＩＤａ´に基づいて映像信号（ＳＤａ）を生成し、表示ユニッ
ト９０ａに出力する機能を有する。駆動回路４０ｂは、データＩＤｂ´に基づいて映像信
号（ＳＤｂ）を生成し、表示ユニット９０ｂに出力する機能を有する。そして、表示ユニ
ット９０ａは、信号生成部１２から入力される信号ＳＤａに基づいて映像を表示する機能
を有し、表示ユニット９０ｂは、信号生成部１２から入力される信号ＳＤｂに基づいて映
像を表示する機能を有する。
映像の表示には、表示ユニット９０ａと表示ユニット９０ｂの両方を用いてもよいし、一
方のみを用いてもよい。両方を用いる場合、表示ユニット９０ａと表示ユニット９０ｂを
用いて１つの映像を表示してもよいし、表示ユニット９０ａと表示ユニット９０ｂにそれ
ぞれ独立した映像を表示してもよい。なお、表示部１１に設けられる表示ユニット９０の
数は３以上であってもよい。
２つの表示ユニット９０を有する表示部１１の具体的な構成例を、図１６に示す。図１６
に示す表示部１１は、画素部２００、駆動回路２１０ａ、２１０ｂを有する。また、画素
部２００は、複数の画素２０２ａによって構成される画素群２０１ａ、複数の画素２０２
ｂによって構成される画素群２０１ｂを有する。図１５における表示ユニット９０ａ、９
０ｂはそれぞれ、画素群２０１ａと駆動回路２１０ａによって構成されるユニット、画素
群２０１ｂと駆動回路２１０ｂによって構成されるユニットに相当する。
画素２０２ａ、２０２ｂは表示素子を有し、所定の階調を表示する機能を有する。複数の
画素２０２ａ又は複数の画素２０２ｂが所定の階調を表示することにより、画素部２００
に所定の映像が表示される。画素２０２ａが有する表示素子と画素２０２ｂが有する表示
素子の種類や特性は、同じであっても異なっていてもよい。また、画素２０２ａと画素２
０２ｂの回路構成は、同じであっても異なっていてもよい。
表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過
型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また
、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈ
ａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式
、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用
した表示素子などを用いることもできる。また、発光素子の例は、実施の形態１における
発光素子ＬＥと同様である。
映像の表示には、画素群２０１ａと画素群２０１ｂの両方を用いてもよいし、一方のみを
用いてもよい。両方を用いる場合、画素群２０１ａ及び画素群２０１ｂを用いて１つの映
像を表示してもよいし、画素群２０１ａを用いて表示される映像と画素群２０１ｂを用い
て表示される映像がそれぞれ独立していてもよい。
映像の表示に画素群２０１ａと画素群２０１ｂの一方のみを用いる場合は、自動又は手動
で、映像を表示する画素群２０１を切り替えることができる。ここで、画素２０２ａと画
素２０２ｂに異なる表示素子を設けることにより、画素群２０１ａと画素群２０１ｂに表
示される映像の特性や品質などを異ならせることができる。この場合、表示を行う画素群
２０１を、周囲の環境や表示内容などに合わせて選択することができる。
駆動回路２１０は、選択信号を画素群２０１に供給する機能を有する。具体的には、駆動
回路２１０ａは、画素２０２ａと接続された配線ＧＬａに選択信号を供給する機能を有し
、配線ＧＬａは、駆動回路２１０ａから出力された選択信号を伝える機能を有する。駆動
回路２１０ｂは、画素２０２ｂと接続された配線ＧＬｂに選択信号を供給する機能を有し
、配線ＧＬｂは、駆動回路２１０ｂから出力された選択信号を伝える機能を有する。
また、画素群２０１は信号生成部１２が有する駆動回路４０と接続されている。駆動回路
４０は、映像信号を生成して画素群２０１に供給する機能を有する。具体的には、駆動回
路４０ａは、画素２０２ａと接続された配線ＳＬａに映像信号を供給する機能を有し、駆
動回路４０ｂは、画素２０２ｂと接続された配線ＳＬｂに映像信号を供給する機能を有す
る。配線ＳＬａ、ＳＬｂに供給された映像信号は、駆動回路２１０ａ、２１０ｂによって
選択された画素２０２ａ、２０２ｂに書き込まれる。これにより、画素部２００に映像が
表示される。
図１７に、画素部２００の構成例を示す。画素部２００は、ｍ列ｎ行の画素２０２ａ、２
０２ｂを有する。第ｉ列第ｊ行の画素２０２ａは、配線ＳＬａ［ｉ］及び配線ＧＬａ［ｊ
］と接続され、第ｉ列第ｊ行の画素２０２ｂは、配線ＳＬｂ［ｉ］及び配線ＧＬｂ［ｊ］
と接続されている。配線ＧＬａ［１］乃至［ｎ］は駆動回路２１０ａと接続され、配線Ｇ
Ｌｂ［１］乃至［ｍ］は駆動回路２１０ｂと接続されている。配線ＳＬａ［１］乃至［ｍ
］は駆動回路４０ａと接続され、配線ＳＬｂ［１］乃至［ｍ］は駆動回路４０ｂと接続さ
れている。
画素２０２ａと画素２０２ｂは配線ＳＬａ、ＳＬｂが延在する方向（紙面上下方向）に沿
って交互に設けられており、画素２０２ａと画素２０２ｂによって画素ユニット２０３が
構成されている。このように、画素２０２ａと画素２０２ｂを同一の画素部２００内に混
在させることにより、画素２０２ａによる表示と画素２０２ｂによる表示を同一の領域に
おいて行うことができる。また、画素２０２ａによる表示と画素２０２ｂによる表示を同
時に行う際は、これらの表示を合成することができる。
ここで、画素２０２ａ、２０２ｂにはＯＳトランジスタを用いることが好ましい。これに
より、画素部２００に表示される映像に変化がない期間において、画素２０２ａ、２０２
ｂへの映像信号の書き替えの頻度を大幅に減らすことができ、消費電力を削減することが
できる。
また、画素２０２ａ、２０２ｂに設けられる表示素子は自由に選択することができる。例
えば、画素２０２ａに透過型の液晶素子又は発光素子を設け、画素２０２ｂに反射型の液
晶素子を設けることができる。この場合、表示部１１は、画素群２０１ａを用いて色再現
性が高く（色域が広く）、コントラストの高い、鮮やかな映像の表示を行い、画素群２０
１ｂを用いて低消費電力の表示を行うことができる。
一例として、画素２０２ａが発光素子を有し、画素２０２ｂが反射型の液晶素子を有する
場合について説明する。反射型の液晶素子は、表示の際に外光以外の光源が不要であるた
め、低消費電力で映像の表示を行うことができる。一方、発光素子は、反射型の液晶素子
と比較して動作速度が速いため、表示の高速な切り替えが可能となる。そして、例えば反
射型の液晶素子には背景となる静止画や文字などを表示し、発光素子には動画などを表示
することができる。これにより、消費電力の低減と高品質の映像の表示を両立させること
ができる。このような構成は、表示部１１を教科書などの教材、又はノートなどとして利
用する場合などに適している。
また、液晶素子の反射光と、発光素子の発光の両方を用いて映像の表示を行う場合、発光
素子の輝度を制御することにより、映像の補正を行うことができる。例えば、外光の強度
の変化に応じて発光素子の輝度を変化させることにより、調光又は調色などの補正を行い
、表示部１１に表示される映像の視認性を向上させることができる。
また、図１５に示すように、信号生成部１２にはスイッチ回路８０を設けることができる
。スイッチ回路８０は、画像処理回路３０、駆動回路４０、電源回路５０、記憶回路６０
への電力の供給を制御する機能を有する。電力の供給の有無は、コントローラ２０から入
力される制御信号に基づいて決定される。画像処理回路３０、駆動回路４０、電源回路５
０、又は記憶回路６０を使用しない期間においては、コントローラ２０によってスイッチ
回路８０の導通状態を制御し、画像処理回路３０、駆動回路４０、電源回路５０、又は記
憶回路６０への電力の供給を停止することができる。これにより、信号生成部１２の消費
電力を低減することができる。
図１８（Ａ）に、スイッチ回路８０の構成例を示す。スイッチ回路８０は、トランジスタ
Ｔｒ２０を有する。トランジスタＴｒ２０のゲートは、コントローラ２０から制御信号（
信号ＰＣ）が入力される端子と接続され、ソース又はドレインの一方は回路２２０と接続
され、ソース又はドレインの他方は高電源電位ＶＤＤが供給される配線と接続されている
。なお、ここではトランジスタＴｒ２０がｐチャネル型である場合について説明するが、
トランジスタＴｒ２０はｎチャネル型であってもよい。また、トランジスタＴｒ２０に供
給される電源電位は、低電源電位ＶＳＳ（例えば、接地電位など）であってもよい。
回路２２０は、信号生成部１２に設けられ、スイッチ回路８０によって電力の供給が制御
される回路である。例えば回路２２０は、図１５における画像処理回路３０、駆動回路４
０ａ、４０ｂ、電源回路５０、記憶回路６０などに相当する。
コントローラ２０から信号ＰＣとしてローレベルの電位が供給されると、トランジスタＴ
ｒ２０はオン状態となり、回路２２０に電源電位ＶＤＤが供給される。これにより、回路
２２０に電力が供給される。一方、コントローラ２０から信号ＰＣとしてハイレベルの電
位が供給されると、トランジスタＴｒ２０はオフ状態となり、回路２２０への電源電位Ｖ
ＤＤの供給が停止される。これにより、回路２２０への電力の供給が停止される。
なお、スイッチ回路８０は、１つのトランジスタＴｒ２０で複数の回路への電力の供給を
同時に制御してもよい。例えば図１８（Ｂ）に示すように、画像処理回路３０、駆動回路
４０ａ、４０ｂ、電源回路５０、及び記憶回路６０への電力の供給が、トランジスタＴｒ
２０によって一括で制御される構成を用いることもできる。
なお、トランジスタＴｒ２０として、ＯＳトランジスタを用いることが好ましい。この場
合、トランジスタＴｒ２０がオフ状態である期間において、電流のリークを極めて小さく
抑えることができ、消費電力をより効果的に低減することができる。なお、トランジスタ
Ｔｒ２０にはＯＳトランジスタ以外のトランジスタを用いてもよい。
なお、トランジスタＴｒ２０はバックゲート付きのＯＳトランジスタとしてもよい。
以上のように、複数の表示ユニット９０を用いて表示を行う表示システム１０を構成する
ことができる。例えば、表示ユニット９０ａに、実施の形態１で説明した印加される電圧
が制御される発光素子を設け、表示ユニット９０ｂに反射型の液晶素子を設けることがで
きる。この場合、外光の強度が一定未満の場合は、印加される電圧が制御される発光素子
を用いて表示を行い、外光の強度が一定以上の場合は、反射型の液晶素子を用いて表示を
行うことができる。これにより、様々な環境下において、消費電力の低減と視認性の確保
を両立することが可能な表示システムを構成することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示システムのより具体的な構成例につい
て説明する。
＜表示システムの構成例＞
図１９に、表示システム１０の具体例を示す。図１９に示す信号生成部１２は、図１５に
示す回路に加え、インターフェース３０１、フレームメモリ３０２、タイミングコントロ
ーラ３０３、センサコントローラ３０４、クロック生成回路３０５、タッチセンサコント
ローラ３０６を有する。また、画像処理回路３０は、調光回路３１１、調色回路３１２、
ガンマ補正回路３１３を有する。また、記憶回路６０は、図５に示すレジスタ部６１ａ、
レジスタ部６１ｂを有する。
表示部１１は、画素２０２ａが設けられた表示ユニット９０ａ、画素２０２ｂが設けられ
た表示ユニット９０ｂを有する。ここでは一例として、画素２０２ａが発光素子を有し、
画素２０２ｂが反射型の液晶素子を有する場合について説明する。また、表示部１１は、
タッチの有無、タッチ位置などの情報を得る機能を有するタッチセンサユニット３０７を
有していてもよい。表示部１１がタッチセンサユニット３０７を有しない場合、タッチセ
ンサコントローラ３０６は省略することができる。
なお、ここでは表示部１１に複数の表示ユニット９０が設けられた構成について説明する
が、図１９に示す構成は、表示部１１が一の表示ユニット９０を有する場合にも適用する
ことができる。この場合、信号生成部１２に入力される画像データ、及び信号生成部１２
から出力される映像信号は、それぞれ１種類となる。
信号生成部１２は、ホスト１４と通信を行う機能を有する。信号生成部１２とホスト１４
との通信は、インターフェース３０１を介して行われる。ホスト１４から信号生成部１２
には、画像データ、各種制御信号などが送られる。また、信号生成部１２からホスト１４
には、タッチセンサコントローラ３０６が取得したタッチの有無、タッチ位置などの情報
が送られる。なお、信号生成部１２が有する回路は、ホスト１４の規格、表示部１１の仕
様等によって、適宜取捨される。ホスト１４は、信号生成部１２の動作を制御する機能を
有するプロセッサなどに相当し、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎ
ｉｔ）、やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などによって
構成することができる。
フレームメモリ３０２は、信号生成部１２に入力された画像データを記憶する機能を有す
る。具体的には、フレームメモリ３０２は、データＩＤを記憶し、画像処理回路３０に出
力する機能を有する。
ホスト１４から信号生成部１２に入力された画像データが圧縮されている場合は、フレー
ムメモリ３０２には圧縮データが格納される。そして、フレームメモリ３０２から出力さ
れた圧縮データは、デコーダによって伸長された後、画像処理回路３０に出力される。な
お、デコーダはフレームメモリ３０２とインターフェース３０１との間に配置することも
できる。
タイミングコントローラ３０３は、駆動回路４０、タッチセンサコントローラ３０６、表
示ユニット９０ａ、９０ｂが有する駆動回路２１０ａ、２１０ｂ（図１６参照）などで用
いられるタイミング信号を生成する機能を有する。タイミング信号の生成に用いられるパ
ラメータは、記憶回路６０に格納される。タイミングコントローラ３０３に入力されるパ
ラメータを変更することにより、タイミングコントローラ３０３によって生成されるタイ
ミング信号の波形を制御することができる。
センサコントローラ３０４は、信号ＳＥＮに基づいて制御信号を生成し、コントローラ２
０に出力する機能を有する。そして、コントローラ２０は入力された制御信号に基づいて
、画像処理回路３０、記憶回路６０、スイッチ回路８０の動作を制御する機能を有する。
クロック生成回路３０５は、信号生成部１２で使用されるクロック信号を生成する機能を
有する。
タッチセンサコントローラ３０６は、タッチセンサユニット３０７の動作を制御する機能
を有する。タッチセンサユニット３０７で検出されたタッチ情報を含む信号は、タッチセ
ンサコントローラ３０６で処理された後、インターフェース３０１を介してホスト１４に
送信される。そして、ホスト１４は、タッチ情報を反映した画像データを生成し、信号生
成部１２に送信することができる。なお、信号生成部１２が画像データにタッチ情報を反
映させる機能を有していてもよい。また、タッチセンサコントローラ３０６は、タッチセ
ンサユニット３０７に設けられていてもよい。
画像処理回路３０は、調光回路３１１、調色回路３１２、ガンマ補正回路３１３を用いる
ことにより、データＩＤを補正する機能を有する。調光回路３１１は、データＩＤを補正
することにより、輝度を補正する機能を有する。調色回路３１２は、データＩＤを補正す
ることにより、色調を補正する機能を有する。ガンマ補正回路３１３は、データＩＤにガ
ンマ補正を施す機能を有する。調光回路３１１、調色回路３１２、ガンマ補正回路３１３
による補正の程度は、これらの回路に入力されるパラメータを変更することにより制御す
ることができる。
調光回路３１１、調色回路３１２、ガンマ補正回路３１３において用いられるパラメータ
は、記憶回路６０に格納される。そして、補正を行う際は、記憶回路６０に格納されたパ
ラメータが調光回路３１１、調色回路３１２、ガンマ補正回路３１３に出力される。ここ
で、コントローラ２０は、表示状況に応じたパラメータを記憶回路６０に格納し、当該パ
ラメータを記憶回路６０から調光回路３１１、調色回路３１２、ガンマ補正回路３１３に
出力させることができる。これにより、画像処理回路３０において表示状況に応じた補正
が行われる。
なお、画像処理回路３０は、記憶回路６０から入力されたパラメータを格納するための記
憶装置を有していてもよい。この場合、当該記憶装置にはＯＳトランジスタを用いること
が好ましい。これにより、画像処理回路３０への電力の供給が停止された期間においても
パラメータを保持することができ、電力の供給が再開された際に画像処理を素早く再開す
ることができる。
スイッチ回路８０は、画像処理回路３０、駆動回路４０ａ、４０ｂ、電源回路５０、記憶
回路６０、フレームメモリ３０２、タイミングコントローラ３０３への電力の供給を制御
する機能を有する。これらの回路への電力の供給の有無は、コントローラ２０から出力さ
れる制御信号に基づいて決定される。制御信号は、表示部１１に表示される映像の変化の
有無などに応じて、コントローラ２０によって生成される。
また、駆動回路４０ａが画素２０２ａに設けられた発光素子に流れる電流を検出する機能
を有する場合、画像処理回路３０にはＥＬ補正回路３１４を設けてもよい。ＥＬ補正回路
３１４は、発光素子に流れる電流に基づいて、発光素子の輝度を調節する機能を有する。
また、画像処理回路３０は、表示部１１の仕様によって、ＲＧＢ－ＲＧＢＷ変換回路など
、他の処理回路を有していてもよい。ＲＧＢ－ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、
青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路であ
る。すなわち、表示部１１がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）
成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお
、表示部１１がＲＧＢＹの４色の画素を有する場合、例えば、ＲＧＢ－ＲＧＢＹ（赤、緑
、青、黄）変換回路などを用いることができる。
また、タイミングコントローラ３０３は、記憶回路６０に格納されたパラメータを用いて
、タイミング信号を生成することができる。図２０に、タイミング信号を生成するタイミ
ングコントローラ３０３の動作例を示す。信号Ｓｒｅｆはタイミングコントローラ３０３
に入力される基準信号であり、信号ＴＳはタイミングコントローラ３０３によって生成さ
れるタイミング信号である。
タイミングコントローラ３０３は、基準信号Ｓｒｅｆを基準として、信号ＴＳがローレベ
ルからハイレベルになるタイミング、及びハイレベルからローレベルになるタイミングを
設定することにより、信号ＴＳの波形を変更することができる。そして、これらのタイミ
ングの設定は、記憶回路６０から入力されたパラメータを用いて行われる。図２０におい
て、Ｒａは、基準信号Ｓｒｅｆがハイレベルになってから信号ＴＳがローレベルである期
間を定義するパラメータであり、Ｒｂは、Ｒａに対応する期間後に信号ＴＳがハイレベル
になってから、信号ＴＳがハイレベルを維持し続ける期間を定義するパラメータである。
よって、記憶回路６０から入力されるパラメータを変更することにより、タイミングコン
トローラ３０３によって生成されるタイミング信号の波形を変更することができる。
なお、記憶回路６０には、上記以外のパラメータを格納することもできる。記憶回路６０
に格納できる他のパラメータとしては、例えば、ＥＬ補正回路３１４のデータ、ユーザー
によって設定される、映像の輝度、映像の色調、省エネルギー設定（表示を暗くする、ま
たは表示を消す、までの時間）、タッチセンサコントローラ３０６の感度などが挙げられ
る。
＜フレームメモリの構成例＞
次に、フレームメモリ３０２の構成例について説明する。図２１（Ａ）に、フレームメモ
リ３０２に用いることができる記憶装置３５０の構成例を示す。記憶装置３５０は、制御
部３５１、セルアレイ３５２、周辺回路３５３を有する。周辺回路３５３は、センスアン
プ回路３５４、駆動回路３５５、メインアンプ３５６、入出力回路３５７を有する。
制御部３５１は、記憶装置３５０を制御する機能を有する。例えば、制御部３５１は、駆
動回路３５５、メインアンプ３５６、および入出力回路３５７を制御する機能を有する。
駆動回路３５５には、複数の配線ＷＬ、配線ＣＳＥＬが接続されている。駆動回路３５５
は、複数の配線ＷＬ、配線ＣＳＥＬに出力する信号を生成する。
セルアレイ３５２は、複数のメモリセル３５８を有する。メモリセル３５８は、配線ＷＬ
、配線ＬＢＬ（又は配線ＬＢＬＢ）、配線ＢＧＬと接続されている。配線ＷＬはワード線
であり、配線ＬＢＬ、配線ＬＢＬＢは、ローカルビット線である。図２１（Ａ）の例では
、セルアレイ３５２の構成は、折り返しビット線方式であるが、開放ビット線方式とする
こともできる。
図２１（Ｂ）に、メモリセル３５８の構成例を示す。メモリセル３５８は、トランジスタ
ＭＷ１、容量素子ＣＳ１を有する。メモリセル３５８は、ＤＲＡＭ（ダイナミック・ラン
ダム・アクセス・メモリ）のメモリセルと同様の回路構成を有する。ここでは、トランジ
スタＭＷ１はバックゲートをもつトランジスタである。トランジスタＭＷ１のバックゲー
トは、配線ＢＧＬと接続されている。配線ＢＧＬには、電位Ｖｂｇが入力される。
トランジスタＭＷ１は、ＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて
小さいため、ＯＳトランジスタでメモリセル３５８を構成することで、容量素子ＣＳ１か
ら電荷がリークすることを抑えられるため、フレームメモリ３０２が有する記憶装置３５
０のリフレッシュ動作の頻度を低減できる。また、電力の供給が遮断されても、フレーム
メモリ３０２が有する記憶装置３５０は長時間画像データを保持することが可能である。
また、電位Ｖｂｇを負電位にすることで、トランジスタＭＷ１の閾値電圧を正電位側にシ
フトさせることができ、メモリセル３５８の保持時間を長くすることができる。
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に
流れる電流をいう。チャネル幅で規格化したＯＳトランジスタのオフ電流は、ソースドレ
イン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０－２１Ａ／μｍ（１０ゼプ
トＡ／μｍ）以下とすることが可能である。トランジスタＭＷ１に用いるＯＳトランジス
タのオフ電流は、室温（２５℃程度）にて１×１０－１８Ａ以下、又は、１×１０－２１
Ａ以下、又は１×１０－２４Ａ以下が好ましい。又は、オフ電流は８５℃にて１×１０－
１５Ａ以下、又は１×１０－１８Ａ以下、又は１×１０－２１Ａ以下であることが好まし
い。
また、ＯＳトランジスタのチャネル形成領域に含まれる金属酸化物は、インジウム（Ｉｎ
）および亜鉛（Ｚｎ）の少なくとも一方を含むこと好ましい。このような金属酸化物とし
ては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、
Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）が代表的である。これら金
属酸化物は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低
減することで、金属酸化物をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限
りなく近づけることができる。このような金属酸化物は、高純度化された金属酸化物と呼
ぶことができる。例えば、金属酸化物のキャリア密度は、８×１０１５ｃｍ－３未満、好
ましくは１×１０１１ｃｍ－３未満、より好ましくは１×１０１０ｃｍ－３未満であり、
且つ、１×１０－９ｃｍ－３以上とすることができる。
また、金属酸化物はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効
質量が大きい。このため、ＯＳトランジスタはＳｉトランジスタと比較して、アバランシ
ェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が
抑制されることで、ＯＳトランジスタは高いドレイン耐圧を有することとなり、高いドレ
イン電圧で駆動することが可能である。そのため、トランジスタＭＷ１にＯＳトランジス
タを用いることにより、容量素子ＣＳ１に保持される電位の範囲を広げることができる。
メモリセル３５８以外の回路が有するトランジスタとしては、ＯＳトランジスタ以外のト
ランジスタを用いてもよい。例えば、金属酸化物以外の単結晶半導体を有する基板の一部
にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては
、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタ
Ｔｒ２０として、金属酸化物以外の半導体材料を含む膜に、チャネル形成領域が形成され
るトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶
質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマ
ニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、又は単結晶ゲルマニウム膜を
半導体層に用いたトランジスタが挙げられる。例えば、メモリセル３５８以外の回路が有
するトランジスタをシリコンウエハに作製されるＳｉトランジスタとすると、セルアレイ
３５２をセンスアンプ回路３５４に積層して設けることができる。よって、記憶装置３５
０の回路面積を縮小できる。
セルアレイ３５２は、センスアンプ回路３５４に積層して設けられている。センスアンプ
回路３５４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢ
Ｌ、配線ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、配線ＧＢＬＢ（グローバルビッ
ト線対）、複数の配線ＣＳＥＬに接続されている。センスアンプＳＡは、配線ＬＢＬと配
線ＬＢＬＢとの電位差を増幅する機能を有する。
センスアンプ回路３５４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、
４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路
３５４の構成は、図２１（Ａ）の構成例に限定されない。
メインアンプ３５６は、センスアンプ回路３５４および入出力回路３５７と接続されてい
る。メインアンプ３５６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する
。メインアンプ３５６は省略することができる。
入出力回路３５７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、また
はメインアンプ３５６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメイン
アンプ３５６の出力電位を読み出し、データとして外部に出力する機能を有する。配線Ｃ
ＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、およびデータを書き込むセ
ンスアンプＳＡを選択することができる。よって、入出力回路３５７は、マルチプレクサ
などの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することがで
きる。
上記のように、フレームメモリ３０２をＯＳトランジスタを用いて構成することにより、
電力の供給が停止された期間においても、画像データを保持することができる。そのため
、フレームメモリ３０２への電力の供給が再開された際、ホスト１４（図１９参照）から
画像データが入力される前に映像信号の生成を開始することができる。よって、クイック
スタートが可能なパワーゲーティングを行うことができる。
なお、図２１に示す記憶装置３５０は、図１９における画像処理回路３０に設けることも
できる。この場合、画像処理回路３０に設けられた当該記憶装置３５０に、調光回路３１
１、調色回路３１２、ガンマ補正回路３１３において用いられるパラメータを記憶するこ
とができる。そして、画像処理回路３０への電力の供給が停止された期間においても、画
像処理回路３０に設けられた記憶装置３５０に、パラメータを保持することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示システムに用いることができる表示装
置の構成例について説明する。
図２２に、上記実施の形態における表示部１１に用いることができる表示装置の構成例を
示す。なお、図２２（Ａ）は、表示装置を示す上面図、図２２（Ｂ）は図２２（Ａ）をＡ
－ＢおよびＣ－Ｄで切断した断面図である。この表示装置は、発光素子の発光を制御する
ものとして、点線で示された駆動回路部（ソース線駆動回路）６０１、画素部６０２、駆
動回路部（ゲート線駆動回路）６０３を含んでいる。また、６０４は封止基板、６０５は
シール材であり、シール材６０５で囲まれた内側は、空間６０７になっている。
なお、引き回し配線６０８はソース線駆動回路６０１及びゲート線駆動回路６０３に入力
される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリ
ントサーキット）６０９からビデオ信号、クロック信号、スタート信号、リセット信号等
を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配
線基板（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置には、表示装
置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとす
る。
次に、断面構造について図２２（Ｂ）を用いて説明する。素子基板６１０上には駆動回路
部及び画素部が形成されているが、ここでは、駆動回路部であるソース線駆動回路６０１
と、画素部６０２中の一つの画素が示されている。
なお、ソース線駆動回路６０１はｎチャネル型ＦＥＴ６２３とｐチャネル型ＦＥＴ６２４
とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路は、種々のＣＭＯＳ回路、
ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施の形態では、基板上
に駆動回路を形成したドライバ一体型を示すが、必ずしもその必要はなく、駆動回路を基
板上ではなく外部に形成することもできる。
また、画素部６０２はスイッチング用ＦＥＴ６１１と、電流制御用ＦＥＴ６１２とそのド
レインに電気的に接続された第１の電極６１３とを含む複数の画素により形成されている
が、これに限定されず、３つ以上のＦＥＴと、容量素子とを組み合わせた画素部としても
よい。
ＦＥＴに用いる半導体の種類及び結晶性については特に限定されず、非晶質半導体を用い
てもよいし、結晶性半導体を用いてもよい。ＦＥＴに用いる半導体の例としては、第１３
族半導体、第１４族半導体、化合物半導体、有機半導体材料を用いることができるが、特
に、金属酸化物を用いると好ましい。該金属酸化物としては、例えば、Ｉｎ－Ｇａ酸化物
、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等が
挙げられる。なお、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、さら
に好ましくは３ｅＶ以上の金属酸化物を用いることで、トランジスタのオフ電流を低減す
ることができるため、好ましい構成である。
なお、第１の電極６１３の端部を覆って絶縁物６１４が形成されている。ここでは、ポジ
型の感光性アクリル樹脂膜を用いることにより形成することができる。
また、被覆性を良好なものとするため、絶縁物６１４の上端部または下端部に曲率を有す
る曲面が形成されるようにする。例えば、絶縁物６１４の材料としてポジ型の感光性アク
リル樹脂を用いた場合、絶縁物６１４の上端部のみに曲率半径（０．２μｍ乃至３μｍ）
を有する曲面を持たせることが好ましい。また、絶縁物６１４として、ネガ型の感光性樹
脂、或いはポジ型の感光性樹脂のいずれも使用することができる。
第１の電極６１３上には、ＥＬ層６１６及び第２の電極６１７がそれぞれ形成されている
。ＥＬ層６１６には有機金属錯体が含まれることが好ましい。当該有機金属錯体は、発光
層における発光中心物質として用いられることが好ましい。
さらにシール材６０５で封止基板６０４を素子基板６１０と貼り合わせることにより、素
子基板６１０、封止基板６０４、およびシール材６０５で囲まれた空間６０７に発光素子
６１８が備えられた構造になっている。なお、空間６０７には、充填材が充填されており
、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材６０５で充填される
場合もある。封止基板６０４には凹部を形成し、そこに乾燥材を設けると水分の影響によ
る劣化を抑制することができ、好ましい構成である。
シール材６０５にはエポキシ樹脂やガラスフリットを用いるのが好ましい。また、これら
の材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、素子基板
６１０及び封止基板６０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉ
ｂｅｒ Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）
、ポリエステルまたはアクリル樹脂等からなるプラスチック基板を用いることができる。
例えば、本実施の形態においては、様々な基板を用いて、トランジスタや発光素子を形成
することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例
としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板
、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチ
ル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓
性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガ
ラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又は
ソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの
一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表さ
れるプラスチックがある。または、一例としては、アクリル樹脂等の合成樹脂などがある
。または、一例としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリプロピレン、
ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例として
は、ポリアミド、ポリイミド、アラミド、エポキシ樹脂、無機蒸着フィルム、又は紙類な
どがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを
製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高
く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによ
って回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタや発光素子を
形成してもよい。または、基板とトランジスタの間や、基板と発光素子の間に剥離層を設
けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より
分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性
の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングス
テン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹
脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタや発光素子を形成し、その後、別の基板にトラン
ジスタや発光素子を転置し、別の基板上にトランジスタや発光素子を配置してもよい。ト
ランジスタや発光素子が転置される基板の一例としては、上述したトランジスタを形成す
ることが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミ
ドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナ
イロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レー
ヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの
基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジス
タの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができ
る。
図２３には白色発光を呈する発光素子を形成し、着色層（カラーフィルタ）等を設けるこ
とによってフルカラー化した表示装置の例を示す。図２３（Ａ）には基板７０１、下地絶
縁膜７０２、ゲート絶縁膜７０３、ゲート電極７０６、７０７、７０８、第１の層間絶縁
膜７２０、第２の層間絶縁膜７２１、周辺部７４２、画素部７４０、駆動回路部７４１、
発光素子の第１の電極７２４Ｗ、７２４Ｒ、７２４Ｇ、７２４Ｂ、隔壁７２５、ＥＬ層７
２８、発光素子の第２の電極７２９、封止基板７３１、シール材７３２などが図示されて
いる。
また、図２３（Ａ）では着色層（赤色の着色層７３４Ｒ、緑色の着色層７３４Ｇ、青色の
着色層７３４Ｂ）は透明な基材７３３に設けている。また、黒色層（ブラックマトリック
ス）７３５をさらに設けても良い。着色層及び黒色層が設けられた透明な基材７３３は、
位置合わせし、基板７０１に固定する。なお、着色層、及び黒色層は、オーバーコート層
で覆われている。また、図２３（Ａ）においては、光が着色層を透過せずに外部へと出る
発光層と、各色の着色層を透過して外部に光が出る発光層とがあり、着色層を透過しない
光は白、着色層を透過する光は赤、青、緑となることから、４色の画素で映像を表現する
ことができる。
図２３（Ｂ）では着色層（赤色の着色層７３４Ｒ、緑色の着色層７３４Ｇ、青色の着色層
７３４Ｂ）をゲート絶縁膜７０３と第１の層間絶縁膜７２０との間に形成する例を示した
。このように、着色層は基板７０１と封止基板７３１の間に設けられていても良い。
また、以上に説明した表示装置では、ＦＥＴが形成されている基板７０１側に光を取り出
す構造（ボトムエミッション型）の表示装置としたが、封止基板７３１側に発光を取り出
す構造（トップエミッション型）の表示装置としても良い。トップエミッション型の表示
装置の断面図を図２４に示す。この場合、基板７０１は光を通さない基板を用いることが
できる。ＦＥＴと発光素子の陽極とを接続する接続電極を作製するまでは、ボトムエミッ
ション型の表示装置と同様に形成する。その後、第３の層間絶縁膜７３７を電極７２２を
覆って形成する。この絶縁膜は平坦化の役割を担っていても良い。第３の層間絶縁膜７３
７は第２の層間絶縁膜と同様の材料の他、他の様々な材料を用いて形成することができる
。
発光素子の第１の電極７２４Ｗ、７２４Ｒ、７２４Ｇ、７２４Ｂはここでは陽極とするが
、陰極であっても構わない。また、図２４のようなトップエミッション型の表示装置であ
る場合、第１の電極を反射電極とすることが好ましい。ＥＬ層７２８の構成は、白色の発
光が得られるような素子構造とする。
図２４のようなトップエミッションの構造では着色層（赤色の着色層７３４Ｒ、緑色の着
色層７３４Ｇ、青色の着色層７３４Ｂ）を設けた封止基板７３１で封止を行うことができ
る。封止基板７３１には画素と画素との間に位置するように黒色層（ブラックマトリック
ス）７３５を設けても良い。着色層（赤色の着色層７３４Ｒ、緑色の着色層７３４Ｇ、青
色の着色層７３４Ｂ）や黒色層はオーバーコート層によって覆われていても良い。なお封
止基板７３１は透光性を有する基板を用いることとする。
また、ここでは赤、緑、青、白の４色でフルカラー表示を行う例を示したが特に限定され
ず、赤、緑、青の３色や赤、緑、青、黄の４色でフルカラー表示を行ってもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例
について説明する。
図２５に示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との
間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された
表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を
有する。
上記実施の形態で説明した表示装置は、表示装置１００６として用いることができる。
上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１０
０６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置
１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装
置１００６に、タッチパネル機能を持たせるようにすることも可能である。
フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作に
より発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム
１００９は、放熱板としての機能を有していてもよい。
プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号
処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても
良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、
商用電源を用いる場合には、省略可能である。
また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成
例について説明する。
＜トランジスタの構成例＞
図２６（Ａ）は、トランジスタの構成例を示す上面図である。図２６（Ｂ）は、図２６（
Ａ）のＸ１－Ｘ２線断面図であり、図２６（Ｃ）はＹ１－Ｙ２線断面図である。ここでは
、Ｘ１－Ｘ２線の方向をチャネル長方向と、Ｙ１－Ｙ２線方向をチャネル幅方向と呼称す
る場合がある。図２６（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であ
り、図２６（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、
デバイス構造を明確にするため、図２６（Ａ）では、一部の構成要素が省略されている。
本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至
８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される
。図２６では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。
トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であ
っても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング
法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、
ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお
、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層
８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導
電層８５３は、バックゲート電極は、として機能する領域を有する。絶縁層８１７は、ゲ
ート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８
１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層
として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層
８１９はバリア層としてとしての機能を有する。
金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図２６（Ｂ）、図２６
（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金
属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３
は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態
のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される
。
金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を
覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電
層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層
８１７を介して、導電層８５０と重なる領域を有する。
導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成す
るためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は
、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例
えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５
２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する
。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハード
マスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及
び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層
８５１及び導電層８５２を形成する。
絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウ
ム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、
酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれら
の絶縁材料でなる単層、又は積層して構成される。絶縁層８１１乃至８１８を構成する層
は、複数の絶縁材料を含んでいてもよい。
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であ
り、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸
素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸
素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることが
より好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化
物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気
的特性を向上することができる。
過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００
℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０
１８［分子／ｃｍ３］以上である膜とする。酸素分子の放出量は、３．０×１０２０ａｔ
ｏｍｓ／ｃｍ３以上であることがより好ましい。
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。
酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング
法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができ
る。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜
酸化窒素ガス又はオゾンガスなどを用いることができる。
酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を
低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ま
しい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましく
は５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以
下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍ
ａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バ
リア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。こ
のような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０
に水素が侵入することを抑えることがでる。トランジスタ８０１の信頼性、電気的特性を
向上できる。
例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の
少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸
化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イ
ットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成する
ことができる。
絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、
８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含
む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウ
ムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層
としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸
化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層
８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、
酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
導電層８５０乃至８５３に用いられる導電材料には、モリブデン、チタン、タンタル、タ
ングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述し
た金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タン
グステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したイン
ジウム錫酸化物などの導電性材料を用いることができる。
導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステ
ン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルで
なる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステン
との積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化
タンタルであり、導電体はタングステンである。
トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネル
ギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２
．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ
以上３．５ｅＶ以下がさらに好ましい。
酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は
結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトラ
ンジスタ８０１を実現できる。
金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化
物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２
２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ
－Ｓｎ酸化物、Ｇａ－Ｓｎ酸化物、Ｚｎ－Ｍｇ酸化物等で形成することができる。金属酸
化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することが
できる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成す
ることができる。
金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の
領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動し
てしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構
成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２
２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０
１の閾値電圧等の電気的特性のばらつきを低減することができる。
金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少な
くとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２
４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるの
で、トランジスタ８０１の電界効果移動度を高くすることができる。
金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高い
ことが好ましい。これにより、絶縁層８１６、８１７から離間している金属酸化物膜８２
２にチャネルを形成することができる。
例えば、Ｉｎ－Ｍ－Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで
、キャリア移動度を高めることができる。Ｉｎ－Ｍ－Ｚｎ酸化物では主として重金属のｓ
軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多
くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少な
い酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が
多い酸化物を用いることで、キャリア移動度を高めることができる。
そのため、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物
で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ－Ｍ－Ｚｎ酸化物で、金属酸化
物膜８２１乃至８２３を形成する場合、Ｉｎの含有率は金属酸化物膜８２２のＩｎの含有
率を金属酸化物膜８２１、８２３よりも高くする。Ｉｎ－Ｍ－Ｚｎ酸化物をスパッタリン
グ法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変
化させることができる。
例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：
Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物
膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１
：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで
成膜したＩｎ－Ｍ－Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である
。
トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度
を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および
主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄
与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不
純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を
劣化させることがある。
例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ま
しくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃
度も同様である。
酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好まし
くは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。金属酸化物膜８２２のアルカ
リ土類金属の濃度についても同様である。
酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×
１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未
満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
上掲した金属酸化物膜８２２の不純物濃度は、ＳＩＭＳにより得られる値である。
金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことで
ドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させ
る要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。
したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１の
オン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低
減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性
に有効である。
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸
素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成
されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリ
アである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられ
るので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリー
オン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されて
いることが好ましい。
図２６は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化
物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることがで
きる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下
のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又
は複数を設けることができる。
図２７を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を
説明する。図２７は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の
模式図である。
図２７中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは
、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８
２４、絶縁層８１７の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空
準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギ
ーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯ
ＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定できる。また、真空準
位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏ
ｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 Ｖ
ｅｒｓａＰｒｏｂｅ）を用いて測定できる。
絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１
ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば
、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８
２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅ
Ｖ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５
ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端
のエネルギーとの差である。
トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８
２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物
膜８２２に主にチャネルが形成される。
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。その
ため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子
割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに
好ましくは９０％以上とする。
また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸
化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物
膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合
がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２
４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する
（連続接合ともいう）バンド構造となる。
このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化
物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１２との界
面に、又は、金属酸化物膜８２４と絶縁層８１３との界面に準位が存在したとしても、こ
れらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるた
め、トランジスタ８０１のオン電流を高くすることができる。
また、図２７に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属
酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラ
ップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２
４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅか
ら離間することができる。
なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該
エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ
８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トラン
ジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエ
ネルギー差が小さい場合も同様である。
トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良
好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅ
と差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることが
より好ましい。
なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
＜金属酸化物＞
次に、上記のＯＳトランジスタに用いることができる、金属酸化物について説明する。以
下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）
の詳細について説明する。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と
、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。
なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル
形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機
能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と
、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏ
ｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与す
ることができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞ
れの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性
領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性
の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベ
ルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に
偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察され
る場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ－ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、
好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成で
ある。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し
、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２
ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともい
う。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよ
び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イット
リウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲル
マニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タ
ンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含ま
れていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物で
ある。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が
、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２
の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａｌ
ｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯ
のナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造であ
る。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ
、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察
される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモ
ザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構
造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたい
ずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガ
スの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好まし
くは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照
射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リ
ング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの
結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃ
ｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線
分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、さ
まざまな半導体装置に最適である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置、表示装置、表示システムを用いること
が可能な電子機器について説明する。
本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる
。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍
端末などに好適に用いることができる。図２８に、本発明の一態様の表示装置を用いた電
子機器の例を示す。
図２８（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は
、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００
５等を有する。
筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０
００は、図２８（Ａ）に示すように折り畳んだ状態から、図２８（Ｂ）に示すように筐体
２００１と筐体２００２を開くことができる。
例えば表示部、２００３及び表示部２００４に文書情報を表示することが可能であり、電
子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静
止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有し
ていてもよい。
このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎
用性に優れる。
なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、
スピーカ、マイク等を有していてもよい。
なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文
字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言
語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンな
どで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うこ
とができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。
この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる
。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に
適している。
図２８（Ｃ）に携帯情報端末の一例を示す。図２８（Ｃ）に示す携帯情報端末２０１０は
、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピ
ーカ２０１５、マイク２０１６、カメラ２０１７等を有する。
携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或い
は文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れる
ことで行うことができる。
また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表
示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメ
ニュー画面に切り替えることができる。
また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置
を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２
の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向き
の切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク
２０１６を用いた音声入力等により行うこともできる。
携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つ
または複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用い
ることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章
閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケ
ーションを実行することができる。
図２８（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２
２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０に
は、着脱可能なレンズ２０２６が取り付けられている。
ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換する
ことが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。
カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を
撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示
部２０２２をタッチすることにより撮像することも可能である。
なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着すること
ができる。または、これらが筐体２０２１に組み込まれていてもよい。
なお、図２８に示す電子機器には、上記実施の形態で説明した表示システムを搭載するこ
とができる。また、電子機器には、図１９におけるホスト１４に相当するプロセッサを内
蔵することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０ 表示システム
１１ 表示部
１２ 信号生成部
１３ センサ部
１４ ホスト
２０ コントローラ
３０ 画像処理回路
４０ 駆動回路
５０ 電源回路
５１ 変換回路
５２ 増幅回路
６０ 記憶回路
６１ レジスタ部
６２ レジスタ
７０ 画素
８０ スイッチ回路
９０ 表示ユニット
１２０ 保持回路
１３０ セレクタ
１４０ フリップフロップ回路
１４１ インバータ
１４６ インバータ
１４７ アナログスイッチ
１４８ アナログスイッチ
１５１ インバータ
１５３ インバータ
１５４ クロックドインバータ
１５５ アナログスイッチ
１５６ バッファ
２００ 画素部
２０１ 画素群
２０２ 画素
２０３ 画素ユニット
２１０ 駆動回路
２２０ 回路
３０１ インターフェース
３０２ フレームメモリ
３０３ タイミングコントローラ
３０４ センサコントローラ
３０５ クロック生成回路
３０６ タッチセンサコントローラ
３０７ タッチセンサユニット
３１１ 調光回路
３１２ 調色回路
３１３ ガンマ補正回路
３１４ ＥＬ補正回路
３５０ 記憶装置
３５１ 制御部
３５２ セルアレイ
３５３ 周辺回路
３５４ センスアンプ回路
３５５ 駆動回路
３５６ メインアンプ
３５７ 入出力回路
３５８ メモリセル
６０１ ソース線駆動回路
６０２ 画素部
６０３ ゲート線駆動回路
６０４ 封止基板
６０５ シール材
６０７ 空間
６０８ 引き回し配線
６１０ 素子基板
６１１ スイッチング用ＦＥＴ
６１２ 電流制御用ＦＥＴ
６１３ 電極
６１４ 絶縁物
６１６ ＥＬ層
６１７ 電極
６１８ 発光素子
６２３ ＦＥＴ
６２４ ＦＥＴ
７０１ 基板
７０２ 下地絶縁膜
７０３ ゲート絶縁膜
７０６ ゲート電極
７０７ ゲート電極
７０８ ゲート電極
７２０ 層間絶縁膜
７２１ 層間絶縁膜
７２２ 電極
７２４ 第１の電極
７２５ 隔壁
７２８ ＥＬ層
７２９ 第２の電極
７３１ 封止基板
７３２ シール材
７３３ 基材
７３４ 着色層
７３７ 層間絶縁膜
７４０ 画素部
７４１ 駆動回路部
７４２ 周辺部
８０１ トランジスタ
８１１ 絶縁層
８１２ 絶縁層
８１３ 絶縁層
８１４ 絶縁層
８１５ 絶縁層
８１６ 絶縁層
８１７ 絶縁層
８１８ 絶縁層
８１９ 絶縁層
８２０ 絶縁層
８２１ 金属酸化物膜
８２２ 金属酸化物膜
８２３ 金属酸化物膜
８２４ 金属酸化物膜
８３０ 酸化物層
８５０ 導電層
８５１ 導電層
８５２ 導電層
８５３ 導電層
１０００ 表示モジュール
１００１ 上部カバー
１００２ 下部カバー
１００３ ＦＰＣ
１００４ タッチパネル
１００５ ＦＰＣ
１００６ 表示装置
１００９ フレーム
１０１０ プリント基板
１０１１ バッテリ
２０００ 携帯情報端末
２００１ 筐体
２００２ 筐体
２００３ 表示部
２００４ 表示部
２００５ ヒンジ部
２０１０ 携帯情報端末
２０１１ 筐体
２０１２ 表示部
２０１３ 操作ボタン
２０１４ 外部接続ポート
２０１５ スピーカ
２０１６ マイク
２０１７ カメラ
２０２０ カメラ
２０２１ 筐体
２０２２ 表示部
２０２３ 操作ボタン
２０２４ シャッターボタン
２０２６ レンズ

Claims (5)

  1. 電源回路、画像処理回路、駆動回路、記憶回路、スイッチ回路およびコントローラを含む信号生成部と、
    表示部と、を有し、
    前記電源回路は、前記表示部に設けられた発光素子に供給される電位を生成する機能を有し、
    前記画像処理回路は、画像データに画像処理を行う機能を有し、
    前記記憶回路は、第１のパラメータと、第２のパラメータと、を格納する機能を有し、
    前記コントローラは、前記表示部に表示される映像の表示状況に応じて、前記記憶回路に格納された前記第１のパラメータ及び前記第２のパラメータを変更する機能を有し、
    前記スイッチ回路は、前記画像処理回路、前記駆動回路、前記電源回路、前記記憶回路への電力の供給を制御する機能を有し、前記電力の供給の有無は、前記コントローラから入力される制御信号に基づいて決定され、
    前記電源回路は、前記記憶回路から出力される前記第１のパラメータを用いて、前記電位を生成する機能を有し、
    前記画像処理回路は、調光回路、調色回路、及びガンマ補正回路を用い、前記記憶回路から出力される前記第２のパラメータを用いて、前記画像処理を行う機能を有し、
    前記記憶回路は、第１のレジスタ部と、第２のレジスタ部と、を有し、
    前記第２のレジスタ部には、前記第１のパラメータに対応する第１のデータと、前記第２のパラメータに対応する第２のデータと、が順次入力され、
    前記第２のレジスタ部は、前記第１のデータ及び前記第２のデータを、前記第１のレジスタ部に一括で転送する機能を有し、
    前記第１のレジスタ部は、前記電源回路への前記第１のデータの出力と、前記画像処理回路への前記第２のデータの出力と、を同時に行う機能を有し、
    前記第１のデータと前記第２のデータとを同時に出力することにより、前記発光素子に供給される電位の変更と、前記変更後の電位に適合する画像処理のパラメータの設定を同時に行い、
    前記記憶回路への電力の供給を停止する際は、前記第２のレジスタ部に前記第１のデータ及び前記第２のデータを保存させてから電力を遮断し、電力が復帰した後は、前記第２のレジスタ部に保存させた前記第１のデータ及び前記第２のデータを、前記第１のレジスタ部に復帰させる半導体装置。
  2. 請求項１において、
    前記第２のレジスタ部は、トランジスタと、容量素子と、を有し、
    前記トランジスタのソース又はドレインの一方は、前記容量素子と電気的に接続され、
    前記トランジスタは、チャネル形成領域に金属酸化物を有する半導体装置。
  3. 請求項１または２において、
    前記第１のパラメータ及び前記第２のパラメータの変更は、外光の強度、前記表示部に表示される映像の内容、又はユーザーによる設定の少なくとも一つに基づいて行われる半導体装置。
  4. 請求項１乃至請求項３のいずれか一項に記載の半導体装置を用いた表示システムであって、
    前記表示部は、第１の画素を有する第１の表示ユニットと、第２の画素を有する第２の表示ユニットと、を有し、
    前記第１の画素は、前記発光素子を有し、
    前記第２の画素は、反射型の液晶素子を有する表示システム。
  5. 請求項４に記載の表示システムと、ホストと、を有し、
    前記ホストは、前記信号生成部の動作を制御する機能を有するプロセッサによって構成されている電子機器。
JP2021214067A 2016-12-07 2021-12-28 半導体装置、表示システム、電子機器 Active JP7247316B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016237876 2016-12-07
JP2016237876 2016-12-07
JP2017231408A JP2018097358A (ja) 2016-12-07 2017-12-01 半導体装置、表示システム及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017231408A Division JP2018097358A (ja) 2016-12-07 2017-12-01 半導体装置、表示システム及び電子機器

Publications (2)

Publication Number Publication Date
JP2022058453A JP2022058453A (ja) 2022-04-12
JP7247316B2 true JP7247316B2 (ja) 2023-03-28

Family

ID=62491494

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017231408A Withdrawn JP2018097358A (ja) 2016-12-07 2017-12-01 半導体装置、表示システム及び電子機器
JP2021214067A Active JP7247316B2 (ja) 2016-12-07 2021-12-28 半導体装置、表示システム、電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017231408A Withdrawn JP2018097358A (ja) 2016-12-07 2017-12-01 半導体装置、表示システム及び電子機器

Country Status (3)

Country Link
US (1) US10748479B2 (ja)
JP (2) JP2018097358A (ja)
WO (1) WO2018104824A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110291574B (zh) * 2017-02-24 2022-07-12 堺显示器制品株式会社 显示装置
EP3851553A4 (en) 2018-09-11 2021-11-03 Mitsubishi Engineering-Plastics Corporation METAL-COATED MOLDED ARTICLES OF RESIN AND METHOD FOR THEIR MANUFACTURING
CN110085168B (zh) * 2019-05-23 2020-12-15 京东方科技集团股份有限公司 一种显示面板的驱动方法及装置
KR20210077092A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 그 제어부 동작 방법
TWI726564B (zh) * 2019-12-31 2021-05-01 財團法人工業技術研究院 具備閘極驅動器的畫素陣列及矩陣式感測器陣列
CN111243540A (zh) * 2020-02-21 2020-06-05 合肥鑫晟光电科技有限公司 一种显示面板的驱动方法、其驱动电路及显示装置
CN113554967A (zh) * 2021-07-06 2021-10-26 北京奕斯伟计算技术有限公司 像素数据的处理方法、装置、电子设备及存储介质
WO2024053105A1 (ja) * 2022-09-09 2024-03-14 シャープディスプレイテクノロジー株式会社 制御装置及び表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098984A (ja) 2001-09-25 2003-04-04 Rohm Co Ltd 画像表示装置
JP2003241730A (ja) 2002-02-18 2003-08-29 Rohm Co Ltd 表示装置
JP2004233580A (ja) 2003-01-29 2004-08-19 Nec Electronics Corp 表示装置
JP2011017997A (ja) 2009-07-10 2011-01-27 Sony Corp 自発光表示装置及び自発光表示装置の駆動方法
JP2012063790A (ja) 2011-12-14 2012-03-29 Sanyo Electric Co Ltd 表示装置
JP2013137532A (ja) 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3887285B2 (ja) 2002-08-27 2007-02-28 ローム株式会社 表示装置
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP4858041B2 (ja) * 2006-09-25 2012-01-18 ソニー株式会社 画像表示装置及びその駆動方法
JP5072087B2 (ja) * 2007-10-31 2012-11-14 パナソニック株式会社 液晶表示装置および液晶表示方法
US10056055B2 (en) * 2010-02-24 2018-08-21 Dolby Laboratories Licensing Corporation Display management methods and apparatus
US9509935B2 (en) * 2010-07-22 2016-11-29 Dolby Laboratories Licensing Corporation Display management server
JP6463135B2 (ja) * 2015-01-07 2019-01-30 キヤノン株式会社 電子機器及び表示制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098984A (ja) 2001-09-25 2003-04-04 Rohm Co Ltd 画像表示装置
JP2003241730A (ja) 2002-02-18 2003-08-29 Rohm Co Ltd 表示装置
JP2004233580A (ja) 2003-01-29 2004-08-19 Nec Electronics Corp 表示装置
JP2011017997A (ja) 2009-07-10 2011-01-27 Sony Corp 自発光表示装置及び自発光表示装置の駆動方法
JP2013137532A (ja) 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2012063790A (ja) 2011-12-14 2012-03-29 Sanyo Electric Co Ltd 表示装置

Also Published As

Publication number Publication date
WO2018104824A1 (en) 2018-06-14
US10748479B2 (en) 2020-08-18
US20190333445A1 (en) 2019-10-31
JP2022058453A (ja) 2022-04-12
JP2018097358A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
JP7247316B2 (ja) 半導体装置、表示システム、電子機器
JP6412190B2 (ja) 半導体装置の駆動方法
JP7123522B2 (ja) ドライバｉｃ、および電子機器
CN111406280B (zh) 半导体装置、显示装置、电子设备及工作方法
TWI796835B (zh) 顯示裝置和電子裝置
TWI766363B (zh) 半導體裝置
JP2020129136A (ja) 半導体装置の動作方法
JP2023075216A (ja) 発光装置
JP2023083311A (ja) 表示装置
JP2018060176A (ja) 半導体装置、表示システム及び電子機器
TW202420570A (zh) 半導體裝置
TW202420571A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230315

R150 Certificate of patent or registration of utility model

Ref document number: 7247316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150