JP2018060176A - 半導体装置、表示システム及び電子機器 - Google Patents

Abstract

【課題】新規な半導体装置又は表示システムの提供。
【解決手段】複数の表示ユニットを用いて映像の表示を行う際、一部の表示ユニットを用いて調光又は調色などの補正を行い、他の表示ユニットへの映像信号の供給を停止する。これにより、表示システムの消費電力を低減しつつ、表示される映像の品質を向上させることができる。また、表示ユニットに金属酸化物を有するトランジスタを用いる。これにより、表示ユニットに表示された映像を極めて長期間維持することができ、表示システムの消費電力を低減することができる。
【選択図】図１

Description

本発明の一態様は、半導体装置、表示システム及び電子機器に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。

また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイは、映像の表示に広く用いられている。これらの表示装置に用いられているトランジスタとしては主にシリコン半導体などが用いられているが、近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。例えば特許文献１、２には、半導体層に、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを、表示装置の画素に用いる技術が開示されている。

特開２００７−９６０５５号公報 特開２００７−１２３８６１号公報

本発明の一態様は、新規な半導体装置又は表示システムの提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置又は表示システムの提供を課題とする。又は、本発明の一態様は、高品質な映像の表示を可能とする半導体装置又は表示システムの提供を課題とする。

なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様に係る半導体装置は、第１の画像処理部と、第２の画像処理部と、第１の駆動回路と、第２の駆動回路と、コントローラと、を有し、第１の画像処理部は、第１の画像データに第１の画像処理を行う機能を有し、第２の画像処理部は、第２の画像データに第２の画像処理を行う機能を有し、第１の駆動回路は、第１の画像処理部から入力されたデータに基づいて映像信号を生成し、第１の表示ユニットに出力する機能を有し、第２の駆動回路は、第２の画像処理部から入力されたデータに基づいて映像信号を生成し、第２の表示ユニットに出力する機能を有し、コントローラは、第１の表示ユニット及び第２の表示ユニットを用いて表示される映像の変化量が基準値未満であり、且つ、外光の変化量が基準値以上である場合に、第１の画像処理部及び第１の駆動回路への電力の供給と、第２の画像処理部及び第２の駆動回路への電力の供給の停止と、を行う機能を有し、第１の画像処理部は、外光の強度に応じて映像を補正するための第３の画像処理を行う機能を有する半導体装置である。

また、本発明の一態様に係る半導体装置は、レジスタを有し、レジスタは、第３の画像処理に用いられるパラメータを格納する機能を有し、コントローラは、外光の強度に応じて、レジスタに格納されたパラメータを変更する機能を有していてもよい。

また、本発明の一態様に係る半導体装置において、レジスタは、第１の記憶回路と、第２の記憶回路と、を有し、第２の記憶回路は、チャネル形成領域に金属酸化物を含むトランジスタを有し、パラメータは、第２の記憶回路に入力された後、第１の記憶回路に一括で転送され、第１の画像処理部に出力されてもよい。

また、本発明の一態様に係る半導体装置において、第１の画像処理部は、調光回路、調色回路、及びガンマ補正回路を用いて第３の画像処理を行う機能を有していてもよい。

また、本発明の一態様に係る半導体装置は、タイミングコントローラを有し、タイミングコントローラは、第１の駆動回路及び第２の駆動回路にタイミング信号を出力する機能を有し、コントローラは、映像の変化量が基準値未満であり、且つ、外光の変化量が基準値未満である場合に、第１の画像処理部、第２の画像処理部、第１の駆動回路、第２の駆動回路、及びタイミングコントローラへの電力の供給を停止する機能を有していてもよい。

また、本発明の一態様にかかる表示システムは、上記半導体装置を用いた制御部と、表示部と、センサ部と、を有し、表示部は、第１の画素を有する１の表示ユニットと、第２の画素を有する第２の表示ユニットと、を有し、センサ部は、外光の強度に応じた信号をコントローラに出力する機能を有し、第１の画素は、発光素子又は透過型の液晶素子を有し、第２の画素は、反射型の液晶素子を有する表示システムである。

また、本発明の一態様にかかる電子機器は、上記表示システムと、ホストと、を有し、ホストは、信号生成部の動作を制御する機能を有するプロセッサによって構成されている電子機器である。

本発明の一態様により、新規な半導体装置又は表示システムを提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置又は表示システムを提供することができる。又は、本発明の一態様により、高品質な映像の表示を可能とする半導体装置又は表示システムを提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。

表示システムの構成例を示す図。 表示部の構成例を示す図。 画素部の構成例を示す図。 フローチャート。 表示システムの動作例を示す図。 駆動回路及び画素群の構成例を示す図。 タイミングチャート。 タイミングチャート。 表示システムの構成例を示す図。 レジスタの構成例を示す図。 補正の例を示す図。 記憶装置の構成例を示す図。 レジスタの構成例を示す図。 レジスタの構成例を示す図。 レジスタの構成例を示す図。 タイミングチャート。 スイッチ回路の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 画素ユニットの構成例を示す図。 画素ユニットの構成例を説明する図。 画素ユニットの構成例を説明する図。 表示モジュールの構成例を示す図。 トランジスタの構成例を示す図。 エネルギーバンド構造を示す図。 電子機器の構成例を示す図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。

また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。

また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置及び表示システムについて説明する。

＜表示システムの構成例＞
図１に、表示システム１０の構成例を示す。表示システム１０は、外部から入力されたデータに基づいて映像を表示するための信号（以下、映像信号ともいう）を生成し、当該映像信号に基づいて映像を表示する機能を有する。表示システム１０は、表示部１１、信号生成部１２、センサ部１３を有する。

表示部１１は、信号生成部１２から入力される映像信号（信号ＳＤ）に基づいて、映像を表示する機能を有する。具体的には、表示部１１は複数の表示ユニット３０を用いて映像の表示を行う機能を有する。図１には一例として、表示部１１が２つの表示ユニット３０（３０ａ、３０ｂ）を有する構成を示している。表示ユニット３０ａは、信号生成部１２から入力される信号ＳＤａに基づいて映像を表示する機能を有し、表示ユニット３０ｂは、信号生成部１２から入力される信号ＳＤｂに基づいて映像を表示する機能を有する。

映像の表示には、表示ユニット３０ａと表示ユニット３０ｂの両方を用いてもよいし、一方のみを用いてもよい。両方を用いる場合、表示ユニット３０ａと表示ユニット３０ｂを用いて１つの映像を表示してもよいし、表示ユニット３０ａと表示ユニット３０ｂにそれぞれ独立した映像を表示してもよい。なお、表示部１１に設けられる表示ユニット３０の数は３以上であってもよい。

２つの表示ユニット３０を有する表示部１１の具体的な構成例を、図２に示す。図２に示す表示部１１は、画素部３１、駆動回路３５ａ、３５ｂを有する。また、画素部３１は、複数の画素３３ａによって構成される画素群３２ａ、複数の画素３３ｂによって構成される画素群３２ｂを有する。図１における表示ユニット３０ａ、３０ｂはそれぞれ、画素群３２ａと駆動回路３５ａによって構成されるユニット、画素群３２ｂと駆動回路３５ｂによって構成されるユニットに相当する。

画素３３ａ、３３ｂは表示素子を有し、所定の階調を表示する機能を有する。複数の画素３３ａ又は複数の画素３３ｂが所定の階調を表示することにより、画素部３１に所定の映像が表示される。画素３３ａが有する表示素子と画素３３ｂが有する表示素子の種類や特性は、同じであっても異なっていてもよい。また、画素３３ａと画素３３ｂの回路構成は、同じであっても異なっていてもよい。

表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。

映像の表示には、複数の画素３３ａと複数の画素３３ｂの両方を用いてもよいし、一方のみを用いてもよい。両方を用いる場合、複数の画素３３ａ及び複数の画素３３ｂを用いて１つの映像を表示してもよいし、複数の画素３３ａを用いて表示される映像と複数の画素３３ｂを用いて表示される映像がそれぞれ独立していてもよい。

映像の表示に画素群３２ａと画素群３２ｂの一方のみを用いる場合は、自動又は手動で、映像を表示する画素群３２を切り替えることができる。ここで、画素３３ａと画素３３ｂに異なる表示素子を設けることにより、画素群３２ａと画素群３２ｂに表示される映像の特性や品質などを異ならせることができる。この場合、表示を行う画素群３２を、周囲の環境や表示内容などに合わせて選択することができる。

駆動回路３５は、画素３３を選択するための信号（以下、選択信号ともいう）を画素群３２に供給する機能を有する。具体的には、駆動回路３５ａは、画素３３ａと接続された配線ＧＬａに選択信号を供給する機能を有し、配線ＧＬａは、駆動回路３５ａから出力された選択信号を伝える機能を有する。駆動回路３５ｂは、画素３３ｂと接続された配線ＧＬｂに選択信号を供給する機能を有し、配線ＧＬｂは、駆動回路３５ｂから出力された選択信号を伝える機能を有する。

また、画素群３２は信号生成部１２が有する駆動回路２２と接続されている。駆動回路２２は、映像信号を生成して画素群３２に供給する機能を有する。具体的には、駆動回路２２ａは、画素３３ａと接続された配線ＳＬａに映像信号を供給する機能を有し、駆動回路２２ｂは、画素３３ｂと接続された配線ＳＬｂに映像信号を供給する機能を有する。配線ＳＬａ、ＳＬｂに供給された映像信号は、駆動回路３５ａ、３５ｂによって選択された画素３３ａ、３３ｂに書き込まれる。これにより、画素部３１に映像が表示される。

図３（Ａ）に、画素部３１の構成例を示す。画素部３１は、ｍ列ｎ行（ｍ、ｎは２以上の整数）の画素３３ａ、３３ｂを有する。第ｉ列第ｊ行（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）の画素３３ａは、配線ＳＬａ［ｉ］及び配線ＧＬａ［ｊ］と接続され、第ｉ列第ｊ行の画素３３ｂは、配線ＳＬｂ［ｉ］及び配線ＧＬｂ［ｊ］と接続されている。配線ＧＬａ［１］乃至［ｎ］は駆動回路３５ａと接続され、配線ＧＬｂ［１］乃至［ｎ］は駆動回路３５ｂと接続されている。配線ＳＬａ［１］乃至［ｍ］は駆動回路２２ａと接続され、配線ＳＬｂ［１］乃至［ｍ］は駆動回路２２ｂと接続されている。

画素３３ａと画素３３ｂは行方向（紙面上下方向）に交互に設けられており、画素３３ａと画素３３ｂによって画素ユニット３４が構成されている。このように、画素３３ａと画素３３ｂを同一の画素部３１内に混在させることにより、画素３３ａによる表示と画素３３ｂによる表示を同一の領域において行うことができる。また、画素３３ａによる表示と画素３３ｂによる表示を同時に行う際は、これらの表示を合成することができる。

ここで、画素３３ａ、３３ｂにはＯＳトランジスタを用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができるため、ＯＳトランジスタのオフ電流は極めて小さい。そのため、画素３３ａ、３３ｂにＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、画素３３ａ、３３ｂに映像信号を長期間にわたって保持することができる。これにより、画素部３１に表示される映像に変化がない期間において、画素３３ａ、３３ｂへの映像信号の書き替えの頻度を大幅に減らすことができ、消費電力を削減することができる。映像信号の書き込みの頻度は、例えば、１日に１回以上且つ１秒間に０．１回未満、好ましくは１時間に１回以上且つ１秒間に１回未満、より好ましくは３０秒間に１回以上且つ１秒間に１回未満とすることができる。なお、ＯＳトランジスタを用いた画素３３の回路構成の詳細については、実施の形態３において説明する。

また、画素３３ａ、３３ｂに設けられる表示素子は自由に選択することができる。例えば、画素３３ａに透過型の液晶素子又は発光素子を設け、画素３３ｂに反射型の液晶素子を設けることができる。この場合、表示部１１は、画素群３２ａを用いて色再現性が高く（色域が広く）、コントラストの高い、鮮やかな映像の表示を行い、画素群３２ｂを用いて低消費電力の表示を行うことができる。以下では一例として、画素３３ａが発光素子を有し、画素３３ｂが反射型の液晶素子を有する場合について説明する。

図３（Ｂ）は、反射型の液晶素子４０と発光素子５０の両方を用いて表示を行う画素ユニット３４を説明する模式図である。液晶素子４０は、反射電極４１、液晶層４２、透明電極４３を有する。

液晶素子４０の階調の制御は、反射電極４１によって反射された光４４に対する液晶層４２の透過率を、液晶の配向によって制御することにより行われる。反射電極４１によって反射された光４４は、液晶層４２、透明電極４３を通過して外部に放出される。また、反射電極４１は開口部４５を有し、発光素子５０は開口部４５と重なる位置に設けられる。発光素子５０の階調の制御は、発光素子５０に流れる電流を制御して、発光素子５０が発する光５１の強度を制御することにより行われる。発光素子５０が発する光５１は、開口部４５、液晶層４２、透明電極４３を通過して外部に放出される。そして、光４４及び光５１を用いて表示が行われる。なお、光４４及び光５１が放出される方向が、表示部１１の表示面となる。

反射型の液晶素子４０は、表示の際に外光以外の光源が不要であるため、低消費電力で映像の表示を行うことができる。一方、発光素子５０は、反射型の液晶素子４０と比較して動作速度が速いため、表示の高速な切り替えが可能となる。そして、例えば反射型の液晶素子４０には背景となる静止画や文字などを表示し、発光素子５０には動画などを表示することができる。これにより、消費電力の低減と高品質の映像の表示を両立させることができる。このような構成は、表示装置を教科書などの教材、又はノートなどとして利用する場合などに適している。

また、液晶素子４０の反射光と、発光素子５０の発光の両方を用いて映像の表示を行う場合、発光素子５０の輝度を制御することにより、映像の補正を行うことができる。例えば、外光の変化に応じて発光素子５０の輝度を変化させることにより、調光又は調色などの補正を行い、表示部１１に表示される映像の視認性を向上させることができる。

図１に示す信号生成部１２は、表示部１１に表示される映像に対応するデータ（以下、画像データともいう）に基づいて映像信号を生成し、表示部１１に出力する機能を有する。信号生成部１２は、コントローラ２０、画像処理部２１、駆動回路２２、スイッチ回路２３を有する。なお、信号生成部１２は半導体装置によって構成することができる。従って、信号生成部１２は半導体装置と呼ぶこともできる。また、信号生成部１２に含まれる回路の一部又は全ては、１つの集積回路に集約することができる。

コントローラ２０は、信号生成部１２に含まれる各種回路の動作を制御する機能を有する。具体的には、コントローラ２０は、外部から入力された信号に基づいて、画像処理部２１などの動作を制御するための制御信号を生成する機能を有する。

画像処理部２１は、画像データとして入力されたデータＩＤに、画像処置を行う機能を有する。具体的には、画像処理部２１は、データＩＤに対して各種の処理を行うことにより、データＩＤを補正する機能を有する。画像処理部２１によって補正された画像データは、データＩＤ´として駆動回路２２に出力される。画像処理部２１において行われる処理の例としては、調色、調光、ガンマ補正などが挙げられる。

図１においては、表示部１１が２つの表示ユニット３０ａ、３０ｂを有し、それに応じて、信号生成部１２は２つの画像処理部２１ａ、２１ｂ、２つの駆動回路２２ａ、２２ｂを有する。画像処理部２１ａは、データＩＤａに画像処理を行い、データＩＤａ´として駆動回路２２ａに出力する機能を有する。画像処理部２１ｂは、データＩＤｂに画像処理を行い、データＩＤｂ´として駆動回路２２ｂに出力する機能を有する。これにより、表示ユニット３０ａ、３０ｂに供給される映像信号を独立して生成することができる。

駆動回路２２は、画像処理部２１から入力されたデータＩＤ´に信号処理を行い、表示部１１へ出力する機能を有する。具体的には、データＩＤ´にレベルシフトやデジタルアナログ（ＤＡ）変換などの処理を施し、表示ユニット３０に出力する機能を有する。駆動回路２２ａは、データＩＤａ´に基づいて映像信号を生成し、信号ＳＤａとして表示ユニット３０ａに出力する。駆動回路２２ｂは、データＩＤｂ´に基づいて映像信号を生成し、信号ＳＤｂとして表示ユニット３０ｂに出力する。

スイッチ回路２３は、画像処理部２１及び駆動回路２２への電力の供給を制御する機能を有する。電力の供給の有無は、コントローラ２０から入力される制御信号（信号ＰＣ）に基づいて決定される。画像処理部２１又は駆動回路２２を使用しない期間においては、信号ＰＣによってスイッチ回路２３の導通状態を制御し、画像処理部２１又は駆動回路２２への電力の供給を停止することができる。これにより、信号生成部１２の消費電力を低減することができる。

センサ部１３は、光の強度を検出する機能を有する。具体的には、センサ部１３は、外光を検出し、外光の強度に応じた信号ＳＥＮを信号生成部１２に出力する機能を有する。信号ＳＥＮはコントローラ２０に入力され、コントローラ２０は信号ＳＥＮに基づいて制御信号を生成し、画像処理部２１に出力する。そして、画像処理部２１は信号ＳＥＮに応じた画像処理を行う。これにより、画像処理部２１は、外光の変化に応じて画像処理の内容を変更することができる。

表示ユニット３０に表示された映像に変化がない場合、表示ユニット３０に直前の表示状態を維持させることにより、映像信号の供給を停止することができる。また、映像信号を生成する回路への電力の供給を停止することができる。具体的には、表示ユニット３０ａに表示される映像に変化がない場合、コントローラ２０は信号ＰＣによってスイッチ回路２３を制御し、画像処理部２１ａ及び駆動回路２２ａへの電力の供給を停止することができる。また、表示ユニット３０ｂに表示される映像に変化がない場合、コントローラ２０は信号ＰＣによってスイッチ回路２３を制御し、画像処理部２１ｂ及び駆動回路２２ｂへの電力の供給を停止することができる。なお、電力の供給の停止は、映像に変化がない場合の他、映像の変化量が一定未満の場合に行ってもよい。このように、動作させる必要がない回路への電力の供給を停止することにより、信号生成部１２の消費電力を削減することができる。

一方、表示ユニット３０ａ、３０ｂに表示される映像に変化がない期間において、画像処理部２１ａ、２１ｂ及び駆動回路２２ａ、２２ｂへの電力の供給を常に停止すると、外光の変化に応じて映像を補正するための映像信号が生成されず、表示部１１に表示される映像の視認性が低下する場合がある。また、外光が変化した際、映像の補正のために常に画像処理部２１ａ、２１ｂ及び駆動回路２２ａ、２２ｂに電力を供給すると、電力の供給を停止できる期間が短くなり、消費電力の低減の効果が十分に得られない場合がある。

ここで、本発明の一態様に係る表示システム１０は、外光が変化した際、一部の表示ユニット３０によって映像の補正を行い、他の表示ユニット３０の表示状態を維持することができる。具体的には、表示ユニット３０ａ、３０ｂに表示された映像に変化がない期間において、外光が変化すると、画像処理部２１ａ及び駆動回路２２ａには電力が供給され、画像処理部２１ｂ及び駆動回路２２ｂへの電力の供給は停止される。そして、外光の強度に応じて表示ユニット３０ａに供給される信号ＳＤａを補正することにより、表示部１１に表示される映像の調光又は調色などが行われる。これにより、画像処理部２１ｂ及び駆動回路２２ｂに電力を供給することなく映像の補正を行うことができ、消費電力の増加を抑えつつ、映像の品質を向上させることができる。

以上のように、表示システム１０は、映像の変化及び外光の変化に応じて、表示部１１及び信号生成部１２の動作モードを切り替え、選択的な電力の供給を行うことができる。以下、動作モードの切り替えの詳細を説明する。

＜表示システムの動作例＞
図４は、表示部１１及び信号生成部１２の動作例を示すフローチャートである。ここでは、表示ユニット３０ａと表示ユニット３０ｂの両方を用いて、表示部１１に映像が表示されている場合について説明する。

まず、表示部１１に表示される映像に変化がある、又は変化量が基準値以上である場合（ステップＳ１０でＹＥＳ）、信号生成部１２にデータＩＤａ、ＩＤｂが入力される。また、コントローラ２０は信号ＰＣによってスイッチ回路２３を制御し、画像処理部２１ａ、２１ｂ、駆動回路２２ａ、２２ｂに電力を供給する（ステップＳ２１）。そして、画像処理部２１ａ、２１ｂによってデータＩＤａ´、ＩＤｂ´がそれぞれ生成され、表示ユニット３０ａに信号ＳＤａが出力され、表示ユニット３０ｂに信号ＳＤｂが出力される（ステップＳ２２）。これにより、表示ユニット３０ａ、３０ｂに表示される映像が更新される（ステップＳ２３）。このときの表示システム１０の動作を、図５（Ａ）に示す。

一方、表示部１１に表示される映像に変化がない、又は変化量が基準値未満である場合（ステップＳ１０でＮＯ）、電力が供給される回路は外光の変化に応じて選択される。具体的には、外光の変化量が基準値以上である場合（ステップＳ１１でＹＥＳ）、コントローラ２０は信号ＰＣによってスイッチ回路２３を制御し、画像処理部２１ａ、駆動回路２２ａには電力を供給し、画像処理部２１ｂ、駆動回路２２ｂには電力を供給しない（ステップＳ３１）。そして、画像処理部２１ａは、外光の強度に応じてデータＩＤａを補正し、データＩＤａ´を生成する。また、駆動回路２２ａはデータＩＤａ´に基づいて信号ＳＤａを生成し、表示ユニット３０ａに出力する（ステップＳ３２）。

表示ユニット３０ａに表示される映像は、信号ＳＤａに基づいて補正される。これにより、表示部１１に表示される映像の調光又は調色などが行われる。一方、信号ＳＤｂが入力されない表示ユニット３０ｂは、直前の映像を維持する（ステップＳ３３）。このときの表示システム１０の動作を、図５（Ｂ）に示す。

このように、表示部１１に表示される映像に変化がない期間においては、表示部１１に表示される映像を外光の変化に応じて補正するための画像処理が、画像処理部２１ａによって行われ、画像処理部２１ｂ及び駆動回路２２ｂへの電力の供給が停止される。これにより、調光又は調色に要する消費電力を低減することができる。例えば、図３（Ｂ）に示すように、反射型の液晶素子４０と発光素子５０によって表示が行われる場合は、信号ＳＤａによって発光素子５０の輝度が補正されることにより、光４４及び光５１によって表示される映像の調光又は調色などが行われる。

なお、外光の変化が著しく大きい場合には、画像処理部２１ａ、２１ｂ及び駆動回路２２ａ、２２ｂに電力を供給し、表示ユニット３０ａ、３０ｂの両方を用いて映像の補正を行ってもよい。この場合、表示システム１０は、映像の補正を行わないモードと、表示ユニット３０ａ、３０ｂの一方を用いて映像の補正を行うモードと、表示ユニット３０ａ、３０ｂの両方を用いて映像の補正を行うモードと、を切り替えて映像を表示することができる。これにより、著しい外光の変化にも対応可能な、視認性に優れた表示システム１０を実現することができる。

外光の変化量が基準値未満である場合（ステップＳ１１でＮＯ）は、コントローラ２０は信号ＰＣによってスイッチ回路２３を制御し、画像処理部２１ａ、２１ｂ、駆動回路２２ａ、２２ｂへの電力の供給を停止する（ステップＳ４１）。そして、信号生成部１２から表示部１１への信号ＳＤａ、ＳＤｂの供給は停止され、表示ユニット３０ａ、３０ｂは直前の映像を維持する（ステップＳ４２）。これにより、信号生成部１２の消費電力を低減することができる。このときの表示システム１０の動作を、図５（Ｃ）に示す。

その後、表示部１１による映像の表示を続行する場合（ステップＳ５０でＮＯ）は、再度映像の変化が判別される（ステップＳ１０）。

なお、表示部１１に表示される映像に変化がない期間において（ステップＳ３３、Ｓ４２）、所定の周期で映像の更新を行う動作を行ってもよい。これにより、表示部１１に表示される映像を正確に維持することができる。この場合、表示ユニット３０にＯＳトランジスタを用いることにより、映像の更新の頻度を極めて低く抑えることができる。

＜表示ユニットの動作例＞
次に、映像の変化の有無に応じて、電力の供給が制御される表示ユニット３０の動作例について説明する。ここでは特に、表示ユニット３０が有する画素群３２及び駆動回路３５と、画素群３２と接続された駆動回路２２の動作例について説明する。

図６に示す駆動回路２２、画素３３、駆動回路３５はそれぞれ、図２、３における駆動回路２２ａ又は駆動回路２２ｂ、画素３３ａ又は画素３３ｂ、駆動回路３５ａ又は駆動回路３５ｂに対応する。

駆動回路３５には、電源電位ＶＤＤ１、スタートパルスＧＳＰ、クロック信号ＧＣＫ、信号ＰＷＣが供給される。駆動回路３５は、電源電位ＶＤＤ１が供給されている期間に画素群３２の各行の画素３３の選択信号を生成し、対応する配線ＧＬに供給する機能を有する。具体的には、駆動回路３５はｎ段のシフトレジスタを有し、シフトレジスタにスタートパルスＧＳＰ、クロック信号ＧＣＫが供給される。そして、シフトレジスタの各段の出力信号と信号ＰＷＣとの論理積が、画素群３２の各行の画素３３の選択信号として配線ＧＬ［１］乃至［ｎ］に出力される。信号ＰＷＣのパルス幅により、選択信号のパルス幅が制御される。

駆動回路２２には、電源電位ＶＤＤ２、スタートパルスＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＳＬＡＴ、画像データＤＡＴＡが供給される。駆動回路２２は、電源電位ＶＤＤ２が供給されている期間に、スタートパルスＳＳＰ、クロック信号ＳＣＫ、画像データＤＡＴＡ、ラッチ信号ＳＬＡＴを用いて画素群３２の各列の画素３３の映像信号を生成し、対応する配線ＳＬに供給する機能を有する。具体的には、駆動回路２２はｍ段のシフトレジスタ、各段に対応した複数ビットの第１のラッチ、第２のラッチ、Ｄ／Ａコンバータを有する。当該シフトレジスタにスタートパルスＳＳＰ、クロック信号ＳＣＫが供給されると、シフトレジスタの各段の出力信号が順次選択信号として生成され、対応する列の第１のラッチに画像データＤＡＴＡが順次格納される。各列の第１のラッチに画像データＤＡＴＡが格納された後、ラッチ信号ＳＬＡＴにより、第１のラッチのデータを第２のラッチに格納する。そして、Ｄ／Ａコンバータで第２のラッチのデータに対応したアナログ信号である映像信号を生成する。

図７は、図６に示す駆動回路３５の動作例を示すタイミングチャートである。図７において、期間Ｔ１０は映像信号が配線ＳＬに供給される期間であり、期間Ｔ２０は映像信号の供給が停止される期間であり、期間Ｔ３０は映像信号の供給が再開される期間である。なお、期間Ｔ１０、Ｔ３０に含まれる期間ＦＰは、１フレーム期間を表す。また、電位ＶＧＬ［１］乃至［ｎ］はそれぞれ、配線ＧＬ［１］乃至［ｎ］の電位を表す。

まず、期間Ｔ１０において、駆動回路３５に電源電位ＶＤＤ１、スタートパルスＧＳＰ、クロック信号ＧＣＫ、信号ＰＷＣが供給され、駆動回路３５によって選択信号が生成される。そして、配線ＧＬ［１］乃至［ｎ］に順次選択信号が供給され、電位ＶＧＬ［１］乃至［ｎ］が順次ハイレベルとなる。

選択信号が供給された配線ＧＬと接続された画素３３には、駆動回路２２から映像信号が供給される。これにより、画素群３２に表示される映像が更新される。

次に、期間Ｔ２０において、駆動回路３５への電源電位ＶＤＤ１の供給が停止され、駆動回路３５は停止状態となる。また、駆動回路３５へのスタートパルスＧＳＰ、クロック信号ＧＣＫ、信号ＰＷＣの供給が停止される。そのため、期間Ｔ２０において選択信号は生成されず、画素群３２は直前の表示状態を維持する。このように、映像信号が供給されない期間において、駆動回路３５を停止状態とすることにより、消費電力を削減することができる。

次に、期間Ｔ３０において、駆動回路３５への電源電位ＶＤＤ１の供給が再開され、スタートパルスＧＳＰ、クロック信号ＧＣＫ、信号ＰＷＣが供給される。これにより、駆動回路３５による選択信号の生成が再開される。

なお、駆動回路２２も、映像信号の供給の有無に応じて動作状態を制御することができる。図８は、図６に示す駆動回路２２の動作例を示すタイミングチャートである。なお、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ、配線ＳＬ［１］乃至［ｍ］の電位を表す。

画素３３の選択が行われる期間ＦＰにおいて、駆動回路２２には電源電位ＶＤＤ２、スタートパルスＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＳＬＡＴが供給される。駆動回路２２は、期間ＦＰにおいて映像信号の生成及び出力を行う。

まず、期間Ｔ１１において、画像データＤＡＴＡとして、画像処理部２１（図１等参照）からデータＩＤ´が供給される。そして、スタートパルスＳＳＰ、クロック信号ＳＣＫ、データＩＤ´に基づいて、配線ＧＬ［１］と接続された行の各列の画素３３に対応する画像データが各列の第１のラッチに順次格納される。

次に、期間Ｔ１２において、ラッチ信号ＳＬＡＴがハイレベルとなる。これにより、期間Ｔ１１において各列の第１のラッチに格納された画像データが各列の第１のラッチに格納され、さらに各列のＤ／Ａコンバータにより生成された映像信号が配線ＳＬ［１］乃至［ｍ］に供給され、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ映像信号に対応する電位となる。

次に、期間Ｔ１３において、電位ＧＬ［１］がハイレベルとなり、配線ＧＬ［１］と接続された行の各列の画素３３に電位ＶＳＬ［１］乃至［ｍ］が供給される。これにより、配線ＧＬ［１］と接続された行の各列の画素３３の階調が更新される。また、期間Ｔ１３において、スタートパルスＳＳＰ、クロック信号ＳＣＫ、データＩＤ´に基づいて、配線ＧＬ［２］と接続された行の各列の画素３３に対応する画像データが各列の第１のラッチに順次格納される。

次に、期間Ｔ１４において、ラッチ信号ＳＬＡＴがハイレベルとなる。これにより、期間Ｔ１３において各列の第１のラッチに格納された画像データが各列の第２のラッチに格納され、さらに各列のＤ／Ａコンバータにより生成された映像信号が配線ＳＬ［１］乃至［ｍ］に供給され、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ映像信号に対応する電位となる。

次に、期間Ｔ１５において、電位ＧＬ［２］がハイレベルとなり、配線ＧＬ［２］と接続された行の各列の画素３３に電位ＶＳＬ［１］乃至［ｍ］が供給される。これにより、配線ＧＬ［２］と接続された行の各列の画素３３の階調が更新される。また、期間Ｔ１５において、スタートパルスＳＳＰ、クロック信号ＳＣＫ、データＩＤ´に基づいて、配線ＧＬ［３］（図示せず）と接続された行の各列の画素３３に対応する画像データが各列の第１のラッチに順次格納される。

次に、期間Ｔ１６において、ラッチ信号ＳＬＡＴがハイレベルとなる。これにより、期間Ｔ１５において各列の第１のラッチに格納された画像データが各列の第２のラッチに格納され、さらに各列のＤ／Ａコンバータにより生成された映像信号が配線ＳＬ［１］乃至［ｍ］に供給され、電位ＶＳＬ［１］乃至［ｍ］はそれぞれ映像信号に対応する電位となる。

同様の動作により、配線ＧＬ［４］乃至［ｎ］と接続された行の各列の画素３３に映像信号が供給される。期間Ｔ１７は、配線ＧＬ［ｎ］と接続された行の各列の画素３３に映像信号が供給される期間である。このようにして、画素群３２に表示される映像が更新される。

その後、映像信号の供給が停止される期間Ｔ２０となると、駆動回路２２への電源電位ＶＤＤ２の供給が停止され、駆動回路２２は停止状態となる。また、駆動回路２２へのスタートパルスＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＳＬＡＴの供給が停止される。このように、映像信号が供給されない期間において、駆動回路２２を停止状態とすることにより、消費電力を削減することができる。

期間Ｔ３０における駆動回路２２の動作は、期間Ｔ１０と同様である。なお、期間Ｔ２０においては、駆動回路２２、駆動回路３５の双方を停止状態としてもよいし、一方のみを停止状態としてもよい。また、図８では映像信号が全ての配線ＳＬに一斉に供給される線順次駆動について説明したが、配線ＳＬに順次に映像信号が供給される点順次駆動を用いてもよいし、複数の配線ＳＬごとに順に映像信号が供給される方式を用いてもよい。

このように、画素群３２に表示される映像に変化がない期間において、駆動回路２２又は駆動回路３５を停止状態とすることにより、表示システムの消費電力を削減することができる。

以上の通り、本発明の一態様においては、複数の表示ユニット３０を用いて映像の表示を行う際、一部の表示ユニット３０を用いて調光又は調色などの補正を行い、他の表示ユニット３０への映像信号の供給を停止することができる。これにより、表示システム１０の消費電力を低減しつつ、表示される映像の品質を向上させることができる。また、本発明の一態様において、表示ユニット３０にＯＳトランジスタを用いることにより、表示ユニット３０に表示された映像を極めて長期間維持することができ、表示システム１０の消費電力をさらに低減することができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、上記実施の形態で説明した表示システムのより具体的な構成例について説明する。

＜表示システムの構成例＞
図９に、表示部１１、信号生成部１２、センサ部１３によって構成される表示システム１０の具体例を示す。図９に示す信号生成部１２は、図１に示す回路に加え、インターフェース７０、フレームメモリ７１ａ、７１ｂ、レジスタ７２、タイミングコントローラ７３、センサコントローラ７４、クロック生成回路７５、タッチセンサコントローラ７６を有する。また、画像処理部２１ａ、２１ｂはそれぞれ、調光回路８１、調色回路８２、ガンマ補正回路８３を有する。また、レジスタ７２は、記憶回路８５、記憶回路８６を有する。

表示部１１は、画素３３ａが設けられた表示ユニット３０ａ、画素３３ｂが設けられた表示ユニット３０ｂを有する。ここでは一例として、画素３３ａが発光素子を有し、画素３３ｂが反射型の液晶素子を有する場合について説明する。また、表示部１１は、タッチの有無、タッチ位置などの情報を得る機能を有するタッチセンサユニット３６を有していてもよい。表示部１１がタッチセンサユニット３６を有しない場合、タッチセンサコントローラ７６は省略することができる。

信号生成部１２は、ホスト１４と通信を行う機能を有する。信号生成部１２とホスト１４との通信は、インターフェース７０を介して行われる。ホスト１４から信号生成部１２には、画像データ、各種制御信号などが送られる。また、信号生成部１２からホスト１４には、タッチセンサコントローラ７６が取得したタッチの有無、タッチ位置などの情報が送られる。なお、信号生成部１２が有する回路は、ホスト１４の規格、表示部１１の仕様等によって、適宜取捨される。ホスト１４は、信号生成部１２の動作を制御する機能を有するプロセッサなどに相当し、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）、やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などによって構成することができる。

フレームメモリ７１ａ、７１ｂは、信号生成部１２に入力された画像データを記憶する機能を有する。具体的には、フレームメモリ７１ａは、データＩＤａを記憶し、画像処理部２１ａに出力する機能を有する。また、フレームメモリ７１ｂは、データＩＤｂを記憶し、画像処理部２１ｂに出力する機能を有する。

ホスト１４から信号生成部１２に入力された画像データが圧縮されている場合は、フレームメモリ７１には圧縮データが格納される。そして、フレームメモリ７１から出力された圧縮データは、デコーダによって伸長された後、画像処理部２１に出力される。なお、デコーダはフレームメモリ７１とインターフェース７０との間に配置することもできる。

レジスタ７２は、信号生成部１２の動作に用いられるデータを格納する機能を有する。レジスタ７２が格納するデータとしては、コントローラ２０が行う信号処理に用いられるデータ、画像処理部２１が補正処理を行うために使用するパラメータ、タイミングコントローラ７３がタイミング信号を生成するために使用するパラメータなどが挙げられる。

タイミングコントローラ７３は、駆動回路２２、タッチセンサコントローラ７６、表示ユニット３０が有する駆動回路３５（図２参照）などで用いられるタイミング信号を生成する機能を有する。タイミング信号の生成に用いられるパラメータは、レジスタ７２に格納される。タイミングコントローラ７３に入力されるパラメータを変更することにより、タイミングコントローラ７３によって生成されるタイミング信号の波形を制御することができる。

センサコントローラ７４は、信号ＳＥＮに基づいて制御信号を生成し、コントローラ２０に出力する機能を有する。そして、コントローラ２０は入力された制御信号に基づいて、画像処理部２１ａ、２１ｂ、スイッチ回路２３、レジスタ７２の動作を制御する機能を有する。クロック生成回路７５は、信号生成部１２で使用されるクロック信号を生成する機能を有する。

タッチセンサコントローラ７６は、タッチセンサユニット３６の動作を制御する機能を有する。タッチセンサユニット３６で検出されたタッチ情報を含む信号は、タッチセンサコントローラ７６で処理された後、インターフェース７０を介してホスト１４に送信される。そして、ホスト１４は、タッチ情報を反映した画像データを生成し、信号生成部１２に送信することができる。なお、信号生成部１２が画像データにタッチ情報を反映させる機能を有していてもよい。また、タッチセンサコントローラ７６は、タッチセンサユニット３６に設けられていてもよい。

画像処理部２１は、調光回路８１、調色回路８２、ガンマ補正回路８３を用いることにより、データＩＤを補正する機能を有する。調光回路８１は、データＩＤを補正することにより、画素３３の輝度を補正する機能を有する。調色回路８２は、データＩＤを補正することにより、画素３３の色調を補正する機能を有する。ガンマ補正回路８３は、データＩＤにガンマ補正を施す機能を有する。調光回路８１、調色回路８２、ガンマ補正回路８３による補正の程度は、これらの回路に入力されるパラメータを変更することにより制御することができる。

調光回路８１、調色回路８２、ガンマ補正回路８３において用いられるパラメータは、レジスタ７２に格納される。そして、補正を行う際は、レジスタ７２に格納されたパラメータが調光回路８１、調色回路８２、ガンマ補正回路８３に出力される。ここで、コントローラ２０は、センサ部１３によって検出された外光の強度に応じたパラメータをレジスタ７２に格納し、当該パラメータをレジスタ７２から調光回路８１、調色回路８２、ガンマ補正回路８３に出力させることができる。これにより、画像処理部２１において外光の強度に応じた補正が行われる。

パラメータが格納されるレジスタ７２は、記憶回路８５、８６を有する。記憶回路８５には、レジスタ７２から外部に出力されるデータが記憶される。一方、記憶回路８６は、記憶回路８５から転送されたデータを保持する機能を有する。記憶回路８５、８６の間のデータの送受信は、コントローラ２０によって制御される。

ここで、記憶回路８６は、記憶回路８６に電力が供給されていない期間にもデータを保持することが可能な回路である。すなわち、記憶回路８６は不揮発性の記憶回路としての機能を有する。そのため、レジスタ７２への電力の供給が停止される直前に、記憶回路８５に格納されたデータを記憶回路８６に退避させることにより、レジスタ７２にデータを保持したまま、レジスタ７２への電力の供給を停止することができる。

なお、電力の供給が停止された期間においても記憶回路８６に記憶されたデータを保持するためには、記憶回路８６にオフ電流が極めて小さいトランジスタを用いることが好ましい。ここで、記憶回路８６に用いるトランジスタとして、ＯＳトランジスタを用いることができる。記憶回路８６にＯＳトランジスタを用いた場合、記憶回路８６に保持された電位を長期間にわたって保持することができる。これにより、レジスタ７２への電力の供給が停止された期間においても、長期間データを保持することができる。

また、画像処理部２１は、レジスタ７２から入力されたパラメータを格納するための記憶装置を有していてもよい。この場合、当該記憶装置にはＯＳトランジスタを用いることが好ましい。これにより、画像処理部２１への電力の供給が停止された期間においてもパラメータを保持することができ、電力の供給が再開された際に画像処理を素早く再開することができる。

スイッチ回路２３は、画像処理部２１ａ、２１ｂ、駆動回路２２ａ、２２ｂ、フレームメモリ７１ａ、７１ｂ、レジスタ７２、タイミングコントローラ７３への電力の供給を制御する機能を有する。これらの回路への電力の供給の有無は、コントローラ２０から出力される信号ＰＣに基づいて決定される。信号ＰＣは、表示部１１に表示される映像の変化、及び外光の変化に応じて、コントローラ２０によって生成される。

また、駆動回路２２ａが画素３３ａに設けられた発光素子に流れる電流を検出する機能を有する回路（電流検出回路）を有する場合、画像処理部２１ａにはＥＬ補正回路８４を設けてもよい。ＥＬ補正回路８４は、電流検出回路から送信される信号に基づいて、発光素子の輝度を調節する機能を有する。

また、画像処理部２１は、表示部１１の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有していてもよい。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、表示部１１がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示部１１がＲＧＢＹの４色の画素を有する場合、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路を用いることができる。

＜表示システムの動作例＞
次に、図９に示す表示システム１０の動作例について説明する。ここでは、表示ユニット３０ａと表示ユニット３０ｂの両方を用いて、表示部１１に映像が表示されている場合について説明する。

［映像の更新］
表示部１１に表示される映像に変化がある場合は、ホスト１４からインターフェース７０にデータＩＤａ、ＩＤｂが入力される。また、コントローラ２０はスイッチ回路２３を制御し、画像処理部２１ａ、２１ｂ、駆動回路２２ａ、２２ｂ、フレームメモリ７１ａ、７１ｂ、レジスタ７２、タイミングコントローラ７３に電力を供給する。そして、データＩＤａはフレームメモリ７１ａに格納され、データＩＤｂはフレームメモリ７１ｂに格納される。その後、画像処理部２１ａは、フレームメモリ７１ａから入力されたデータＩＤａに調光、調色、ガンマ補正を施し、データＩＤａ´として駆動回路２２ａに出力する。また、画像処理部２１ｂは、フレームメモリ７１ｂから入力されたデータＩＤｂに調光、調色、ガンマ補正を施し、データＩＤｂ´として駆動回路２２ｂに出力する。

駆動回路２２ａは、データＩＤａ´に基づいて信号ＳＤａを生成し、画素３３ａに供給する。駆動回路２２ｂは、データＩＤｂ´に基づいて信号ＳＤｂを生成し、画素３３ｂに供給する。これにより、映像の更新が行われる。なお、信号ＳＤａ、ＳＤｂが表示部１１に出力されるタイミングは、タイミングコントローラ７３によって生成されたタイミング信号によって制御される。

［映像の補正］
表示部１１に表示される映像が変化せず、且つ、センサ部１３によって検出された外光の変化量が基準値以上である場合は、外光の変化に応じてデータＩＤａが補正される。具体的には、まず、コントローラ２０はスイッチ回路２３を制御し、画像処理部２１ａ、駆動回路２２ａ、フレームメモリ７１ａ、レジスタ７２、タイミングコントローラ７３に電力を供給する。そして、フレームメモリ７１ａから画像処理部２１ａにデータＩＤａが入力され、レジスタ７２から画像処理部２１ａに外光の変化に応じたパラメータが入力され、画像処理部２１ａによってデータＩＤａの調光、調色、ガンマ補正が行われる。その後、駆動回路２２ａから信号ＳＤａが出力され、画素３３ａの輝度、色調が補正される。これにより、表示部１１に表示される映像の補正が行われる。

上記のように、フレームメモリ７１ａに記憶されたデータＩＤａが画像処理部２１ａに入力される構成とすることにより、ホスト１４から画像データを受信することなくデータＩＤａの補正を行うことができる。よって、データの送受信に要する消費電力を削減することができる。

画像処理部２１ａによってデータＩＤａの補正が行われる場合、コントローラ２０は画像処理部２１ｂ、駆動回路２２ｂ、フレームメモリ７１ｂへの電力の供給を停止する。これにより、信号生成部１２の消費電力を削減することができる。

なお、図１０に示すように、レジスタ７２には、画像処理部２１ａで用いられるパラメータが記憶される記憶回路８５ａ、８６ａと、画像処理部２１ｂで用いられるパラメータが記憶される記憶回路８５ｂ、８６ｂを独立して設けることができる。そして、画像処理部２１ａによってデータＩＤａの補正が行われる際は、記憶回路８５ｂに記憶されたデータを記憶回路８６ｂに退避させた後、記憶回路８５ｂ、８６ｂへの電力の供給を停止することができる。このように、レジスタ７２の内部において、画像データの補正に使用される領域に選択的に電力を供給することにより、レジスタ７２の消費電力を削減することができる。

［映像の維持］
表示部１１に表示される映像が変化せず、且つ、センサ部１３によって検出された外光の変化量が基準値未満である場合は、信号生成部１２による映像信号の生成を停止し、映像信号の生成に用いられる回路への電力の供給を停止することができる。具体的には、コントローラ２０が画像処理部２１ａ、２１ｂ、駆動回路２２ａ、２２ｂ、フレームメモリ７１ａ、７１ｂ、レジスタ７２、タイミングコントローラ７３への電力の供給を停止する。これにより、信号生成部１２の消費電力を低減することができる。

なお、記憶回路８５に記憶されたデータは、レジスタ７２への電力の供給が停止される直前に、記憶回路８６に退避させることができる。これにより、レジスタ７２への電力の供給が停止された期間においても、レジスタ７２に記憶されたデータを保持することができる。

以上のように、信号生成部１２は、表示部１１に表示される映像の変化及び外光の変化に応じて、電力を供給する回路を変更することができる。これにより、信号生成部１２の消費電力を削減することができる。

なお、コントローラ２０にはタイマ機能を搭載することもできる。この場合、タイマで測定した時間に基づいて、電力供給の停止又は再開するタイミングを決定することができる。

＜パラメータ＞
画像処理部２１における画像処理は、入力された画像データＸに対して調光、調色、ガンマ補正などの補正を施し、補正データＹを生成することにより行われる。この補正の方法は、補正の内容や精度に応じて自由に設定することができる。ここでは一例として、テーブル方式による補正と関数近似方式による補正について説明する。

テーブル方式は、図１１（Ａ）に示すように、画像処理部２１に入力され得る画像データＸそれぞれに対応する補正データＹを予め準備しておき、入力された画像データＸに対応する補正データＹを出力する方法である。この方法を用いる場合、画像データＸと補正データＹの対応を表すルックアップテーブルが、パラメータとしてレジスタ７２に格納される。

テーブル方式にはルックアップテーブルが用いられるため、補正に必要なパラメータの数は比較的多くなる。しかしながら、画像データＸに対応する補正データＹを個別に設定できるため、精度の高い補正を行うことができる。

一方、あらかじめ経験的に画像データＸに対する補正データＹを決定できる場合には、関数近似方式を用いることができる。関数近似方式は、画像処理部２１に入力され得る画像データＸの範囲を複数の領域に区分し、各領域において画像データＸと補正データＹの関係を近似式によって規定する方式である。図１１（Ｂ）では、Ｘの範囲を領域Ａ、Ｂ、Ｃに区分し、各領域の画像データＸと補正データＹの関係をそれぞれ直線で近似している。そして、画像処理部２１に画像データＸが入力されると、当該データＸが属する領域の近似直線に基づいて補正データＹが算出される。

図１１（Ｂ）に示す関数近似方式を用いる場合、領域の区分数や、直線を定義するための値ａ_１、ａ_２、ａ_３、ｂ_１、ｂ_２、ｂ_３などが、補正のパラメータとしてレジスタ７２に格納される。

関数近似方式は、補正データＹを近似によって算出する方法であるため、補正の精度はテーブル方式に劣る。しかしながら、補正に必要なパラメータの数はテーブル近似よりも少ないため、レジスタ７２に格納されるデータの量を抑えることができる。

なお、関数近似方式における領域の区分数は特に限られない。区分数が多いほど補正の精度は向上し、区分数が少ないほど簡易に補正を行うことができる。また、ここでは線形関数によって近似が行われる場合について説明したが、非線形関数によって近似してもよい。

以上のように、画像処理部２１は、レジスタ７２に格納されたパラメータを用いて画像処理を行うことができる。また、コントローラ２０によって、レジスタ７２に格納されたパラメータが外光の強度に応じて変更されることにより、画像処理部２１は外光の強度に合わせた画像処理を行うことができる。

また、タイミングコントローラ７３は、レジスタ７２に格納されたパラメータを用いて、タイミング信号を生成することができる。図１１（Ｃ）に、タイミング信号を生成するタイミングコントローラ７３の動作例を示す。信号Ｓｒｅｆはタイミングコントローラ７３に入力される基準信号であり、信号ＴＳはタイミングコントローラ７３によって生成されるタイミング信号である。

タイミングコントローラ７３は、基準信号Ｓｒｅｆを基準として、信号ＴＳがローレベルからハイレベルになるタイミング、及びハイレベルからローレベルになるタイミングを設定することにより、信号ＴＳの波形を変更することができる。そして、これらのタイミングの設定は、レジスタ７２から入力されたパラメータを用いて行われる。図１１（Ｃ）において、Ｒａは、基準信号Ｓｒｅｆがハイレベルになってから信号ＴＳがローレベルである期間を定義するパラメータであり、Ｒｂは、Ｒａに対応する期間後に信号ＴＳがハイレベルになってから、信号ＴＳがハイレベルを維持し続ける期間を定義するパラメータである。よって、レジスタ７２から入力されるパラメータを変更することにより、タイミングコントローラ７３によって生成されるタイミング信号の波形を変更することができる。

なお、レジスタ７２には、上記以外のパラメータを格納することもできる。レジスタ７２に格納できる他のパラメータとしては、例えば、ＥＬ補正回路８４のデータ、ユーザーによって設定される、映像の輝度、映像の色調、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、タッチセンサコントローラ７６の感度などが挙げられる。

＜フレームメモリの構成例＞
次に、フレームメモリ７１の構成例について説明する。図１２（Ａ）に、フレームメモリ７１ａ、７１ｂに用いることができる記憶装置１００の構成例を示す。記憶装置１００は、制御部１０１、セルアレイ１０２、周辺回路１０３を有する。周辺回路１０３は、センスアンプ回路１０４、駆動回路１０５、メインアンプ１０６、入出力回路１０７を有する。

制御部１０１は、記憶装置１００を制御する機能を有する。例えば、制御部１０１は、駆動回路１０５、メインアンプ１０６、および入出力回路１０７を制御する機能を有する。

駆動回路１０５には、複数の配線ＷＬ、配線ＣＳＥＬが接続されている。駆動回路１０５は、複数の配線ＷＬ、配線ＣＳＥＬに出力する信号を生成する。

セルアレイ１０２は、複数のメモリセル１０８を有する。メモリセル１０８は、配線ＷＬ、配線ＬＢＬ（又は配線ＬＢＬＢ）、配線ＢＧＬと接続されている。配線ＷＬはワード線であり、配線ＬＢＬ、配線ＬＢＬＢは、ローカルビット線である。図１２（Ａ）の例では、セルアレイ１０２の構成は、折り返しビット線方式であるが、開放ビット線方式とすることもできる。

図１２（Ｂ）に、メモリセル１０８の構成例を示す。メモリセル１０８は、トランジスタＭＷ１、容量素子ＣＳ１を有する。メモリセル１０８は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のメモリセルと同様の回路構成を有する。ここでは、トランジスタＭＷ１はバックゲートをもつトランジスタである。トランジスタＭＷ１のバックゲートは、配線ＢＧＬに電気的に接続されている。配線ＢＧＬには、電位Ｖｂｇが入力される。

トランジスタＭＷ１は、ＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル１０８を構成することで、容量素子ＣＳ１から電荷がリークすることを抑えられるため、フレームメモリ７１が有する記憶装置１００のリフレッシュ動作の頻度を低減できる。また、電力の供給が遮断されても、フレームメモリ７１が有する記憶装置１００は長時間画像データを保持することが可能である。また、電位Ｖｂｇを負電位にすることで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさせることができ、メモリセル１０８の保持時間を長くすることができる。

ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。チャネル幅で規格化したＯＳトランジスタのオフ電流は、ソースドレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０^−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタＭＷ１に用いるＯＳトランジスタのオフ電流は、室温（２５℃程度）にて１×１０^−１８Ａ以下、又は、１×１０^−２１Ａ以下、又は１×１０^−２４Ａ以下が好ましい。又は、オフ電流は８５℃にて１×１０^−１５Ａ以下、又は１×１０^−１８Ａ以下、又は１×１０^−２１Ａ以下であることが好ましい。

また、ＯＳトランジスタのチャネル形成領域に含まれる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含むこと好ましい。このような金属酸化物としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）が代表的である。これら金属酸化物は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低減することで、金属酸化物をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限りなく近づけることができる。このような金属酸化物は、高純度化された金属酸化物と呼ぶことができる。例えば、金属酸化物のキャリア密度は、８×１０^１５ｃｍ^−３未満、好ましくは１×１０１１ｃｍ−３未満、より好ましくは１×１０^１０ｃｍ^−３未満であり、且つ、１×１０^−９ｃｍ^−３以上とすることができる。

また、金属酸化物はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい。このため、ＯＳトランジスタはＳｉトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、ＯＳトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。そのため、トランジスタＭＷ１にＯＳトランジスタを用いることにより、容量素子ＣＳ１に保持される電位の範囲を広げることができる。

メモリセル１０８以外の回路が有するトランジスタとしては、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、金属酸化物以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタ１６１として、金属酸化物以外の半導体材料を含む膜に、チャネル形成領域が形成されるトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、又は単結晶ゲルマニウム膜を半導体層に用いたトランジスタが挙げられる。例えば、メモリセル１０８以外の回路が有するトランジスタをシリコンウエハに作製されるＳｉトランジスタとすると、セルアレイ１０２をセンスアンプ回路１０４に積層して設けることができる。よって、記憶装置１００の回路面積を縮小できる。

セルアレイ１０２は、センスアンプ回路１０４に積層して設けられている。センスアンプ回路１０４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢＬ、配線ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、配線ＧＢＬＢ（グローバルビット線対）、複数の配線ＣＳＥＬに電気的に接続されている。センスアンプＳＡは、配線ＬＢＬと配線ＬＢＬＢとの電位差を増幅する機能を有する。

センスアンプ回路１０４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路１０４の構成は、図１２（Ａ）の構成例に限定されない。

メインアンプ１０６は、センスアンプ回路１０４および入出力回路１０７と接続されている。メインアンプ１０６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する。メインアンプ１０６は省略することができる。

入出力回路１０７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、またはメインアンプ１０６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメインアンプ１０６の出力電位を読み出し、データとして外部に出力する機能を有する。配線ＣＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、およびデータを書き込むセンスアンプＳＡを選択することができる。よって、入出力回路１０７は、マルチプレクサなどの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。

上記のように、フレームメモリ７１ａ、７１ｂをＯＳトランジスタを用いて構成することにより、電力の供給が停止された期間においても、画像データを保持することができる。そのため、フレームメモリ７１ａ、７１ｂへの電力の供給が再開された際、ホスト１４（図９参照）から画像データが入力される前に映像信号の生成を開始することができる。よって、クイックスタートが可能なパワーゲーティングを行うことができる。

なお、図１２に示す記憶装置１００は、図９における画像処理部２１ａ、２１ｂに設けることもできる。この場合、画像処理部２１ａ、２１ｂに設けられた当該記憶装置１００に、調光回路８１、調色回路８２、ガンマ補正回路８３において用いられるパラメータを記憶することができる。そして、画像処理部２１ａ、２１ｂへの電力の供給が停止された期間においても、画像処理部２１ａ、２１ｂ設けられた当該記憶装置１００に、当該パラメータを保持することができる。

＜レジスタの構成例＞
次に、レジスタ７２の構成例について説明する。図１３（Ａ）は、レジスタ７２の構成例を示すブロック図である。レジスタ７２は、レジスタ部１１０Ａ、スキャンチェーンレジスタ部１１０Ｂを有する。レジスタ部１１０Ａは、複数のレジスタ１１１ａを有する。スキャンチェーンレジスタ部１１０Ｂは、複数のレジスタ１１１ｂを有する。複数のレジスタ１１１ｂによって、スキャンチェーンレジスタが構成されている。

レジスタ１１１ａは揮発性レジスタである。レジスタ１１１ａの回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。コントローラ２０、画像処理部２１、タイミングコントローラ７３は、レジスタ部１１０Ａにアクセスし、対応するレジスタ１１１ａからデータを取り込む。また、コントローラ２０、画像処理部２１、タイミングコントローラ７３は、レジスタ部１１０Ａから供給されるデータにしたがって、処理内容が制御される。

レジスタ１１１ｂは、電源が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ１１１ｂを不揮発化するため、ここでは、レジスタ１１１ｂは、ＯＳトランジスタを用いた記憶回路を備えている。

なお、レジスタ部１１０Ａは、図９における記憶回路８５に対応する。また、スキャンチェーンレジスタ部１１０Ｂは、図９における記憶回路８６に対応する。

レジスタ７２に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部１１０Ｂのデータを変更する。スキャンチェーンレジスタ部１１０Ｂの各レジスタ１１１ｂのデータを書き換えた後、スキャンチェーンレジスタ部１１０Ｂの各レジスタ１１１ｂのデータを、レジスタ部１１０Ａの各レジスタ１１１ａに一括してロードする。

これにより、コントローラ２０、画像処理部２１、タイミングコントローラ７３は、一括して更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保たれるため、信号生成部１２の安定した動作を実現できる。例えば、外光の変化によってレジスタ７２に格納されたパラメータが変更される場合、コントローラ２０からスキャンチェーンレジスタ部１１０Ｂに順次入力されたパラメータを、レジスタ部１１０Ａに一括で転送し、レジスタ部１１０Ａから画像処理部２１に同時に出力することができる。これにより、画像処理部２１で用いられる複数のパラメータを同時に更新することができ、補正を正確に行うことができる。

また、レジスタ部１１０Ａとスキャンチェーンレジスタ部１１０Ｂとを備えることで、コントローラ２０、画像処理部２１、タイミングコントローラ７３が動作中でも、スキャンチェーンレジスタ部１１０Ｂのデータを更新することができる。これにより、レジスタ７２に格納されるパラメータを、表示の変化及び外光の変化に応じて、リアルタイムで変更することができ、映像の品質を向上させることができる。

レジスタ７２への電力の供給を停止する際は、レジスタ１１１ｂにデータを退避（セーブ）させてから電力を遮断する。また、電力が復帰した後は、レジスタ１１１ｂに退避させたデータをレジスタ１１１ａに復帰（ロード）させて通常動作を再開する。なお、レジスタ１１１ａに格納されているデータとレジスタ１１１ｂに格納されているデータとが整合しない場合は、レジスタ１１１ａのデータをレジスタ１１１ｂにセーブした後、あらためて、レジスタ１１１ｂの保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部１１０Ｂに更新データを挿入中などが挙げられる。

なお、図１３（Ｂ）に示すように、レジスタ７２には、画像処理部２１ａで用いられるパラメータを格納するレジスタ部１１０Ａａ及びスキャンチェーンレジスタ部１１０Ｂａと、画像処理部２１ｂで用いられるパラメータを格納するレジスタ部１１０Ａｂ及びスキャンチェーンレジスタ部１１０Ｂｂと、を個別に設けることもできる。そして、画像処理部２１ａへの電力の供給が停止される期間においては、スイッチ回路２３によって、レジスタ部１１０Ａａ及びスキャンチェーンレジスタ部１１０Ｂａへの電力の供給を停止することができる。また、画像処理部２１ｂへの電力の供給が停止される期間においては、スイッチ回路２３によって、レジスタ部１１０Ａｂ及びスキャンチェーンレジスタ部１１０Ｂｂへの電力の供給を停止することができる。これにより、レジスタ７２への電力の供給を選択的に行うことができ、消費電力の削減を図ることができる。

図１４に、レジスタ１１１ａ、レジスタ１１１ｂの回路構成例を示す。図１４には、スキャンチェーンレジスタ部１１０Ｂの２段分のレジスタ１１１ｂと、これらレジスタ１１１ｂに対応する２個のレジスタ１１１ａを示している。

レジスタ１１１ｂは、保持回路１２０、セレクタ１３０、フリップフロップ回路１４０を有する。セレクタ１３０とフリップフロップ回路１４０とでスキャンフリップフロップ回路が構成されている。

保持回路１２０には、信号ＳＡＶＥ２、信号ＬＯＡＤ２が入力される。保持回路１２０は、トランジスタＴｒ１乃至Ｔｒ６、容量素子Ｃ１、Ｃ２を有する。トランジスタＴｒ１、Ｔｒ２はＯＳトランジスタである。トランジスタＴｒ１、Ｔｒ２をメモリセル１０８のトランジスタＭＷ１（図１２（Ｂ）参照）と同様にバックゲート付きのＯＳトランジスタとしてもよい。

トランジスタＴｒ１、Ｔｒ３、Ｔｒ４および容量素子Ｃ１により、３トランジスタ型のゲインセルが構成される。同様に、トランジスタＴｒ２、Ｔｒ５、Ｔｒ６および容量素子Ｃ２により、３トランジスタ型のゲインセルが構成される。２個のゲインセルによって、フリップフロップ回路１４０が保持する相補データを記憶する。ここで、トランジスタＴｒ１、Ｔｒ２はＯＳトランジスタであるため、トランジスタＴｒ１、Ｔｒ２をオフ状態とすることにより、容量素子Ｃ１、Ｃ２に蓄積された電荷を長期間にわたって保持することができる。そのため、レジスタ７２に保持されたデータを容量素子Ｃ１、Ｃ２に退避させることにより、電力の供給が停止された状態でも長時間データを保持することが可能なレジスタ７２を実現することができる。なお、レジスタ１１１ｂにおいて、トランジスタＴｒ１、Ｔｒ２以外のトランジスタはＳｉトランジスタで構成すればよい。

保持回路１２０は、信号ＳＡＶＥ２に従い、フリップフロップ回路１４０が保持する相補データを格納し、信号ＬＯＡＤ２に従い、保持しているデータをフリップフロップ回路１４０にロードする。

フリップフロップ回路１４０の入力端子には、セレクタ１３０の出力端子が接続され、データ出力端子には、レジスタ１１１ａの入力端子が接続されている。フリップフロップ回路１４０は、インバータ１４１乃至１４６、アナログスイッチ１４７、１４８を有する。アナログスイッチ１４７、１４８の導通状態は、スキャンクロック（Ｓｃａｎ Ｃｌｏｃｋと表記）信号によって制御される。フリップフロップ回路１４０は、図１４の回路構成に限定されず、様々なフリップフロップ回路１４０を適用することができる。

セレクタ１３０の２個の入力端子の一方には、レジスタ１１１ａの出力端子が接続され、他方には、前段のフリップフロップ回路１４０の出力端子が接続されている。なお、スキャンチェーンレジスタ部１１０Ｂの初段のセレクタ１３０の入力端子は、レジスタ７２の外部からデータが入力される。

レジスタ１１１は、インバータ１５１乃至１５３、クロックドインバータ１５４、アナログスイッチ１５５、バッファ１５６を有する。レジスタ１１１ａは信号ＬＯＡＤ１に基づいて、フリップフロップ回路１４０のデータをロードする。レジスタ１１１ａのトランジスタはＳｉトランジスタで構成すればよい。

次に、レジスタ７２の動作例を説明する。図１５に、図１４に示すレジスタ７２の構成を簡略化して示す。ここでは、レジスタ７２がＮ段（Ｎは２以上の整数）のレジスタ１１１ａ（１１１ａ［１］乃至［Ｎ］）、保持回路１２０（１２０［１］乃至［Ｎ］）、フリップフロップ回路１４０（１４０［１］乃至［Ｎ］）を有する場合について説明する。

図１５において、データＤＲはフリップフロップ回路１４０からレジスタ１１１ａに出力されるデータを示し、データＤＳはレジスタ１１１ａからフリップフロップ回路１４０に出力されるデータを示し、データＤＳＲはフリップフロップ回路１４０と保持回路１２０の間で入出力されるデータを示し、データＤＯＳは保持回路１２０に格納されているデータを表す。また、レジスタ１１１ａ［１］乃至［Ｎ］からは、それぞれデータＱ１乃至ＱＮが出力される。データＱ１乃至ＱＮは、図９においてレジスタ７２から出力されるパラメータなどに対応する。

図１６は、図１５に示すレジスタ７２の動作例を示すタイミングチャートである。ここでは一例として、フリップフロップ回路１４０［１］乃至［Ｎ］に、データＤ_１乃至Ｄ_Ｎが格納される場合について説明する。

まず、期間Ｔ４１において、データＤ_Ｎ乃至Ｄ_１が、信号Ｓｃａｎ Ｉｎとして順に入力され、フリップフロップ回路１４０［１］乃至［Ｎ］にデータＤ_１乃至Ｄ_Ｎが格納される。その結果、データＤＲ［１］乃至［Ｎ］、及びデータＤＳＲ［１］乃至［Ｎ］として、データＤ_１乃至Ｄ_Ｎが出力される。

次に、期間Ｔ４２において、信号ＬＯＡＤ１がハイレベルとなる。これにより、データＤＲ［１］乃至［Ｎ］として出力されたデータＤ_１乃至Ｄ_Ｎが、レジスタ１１１ａ［１］乃至［Ｎ］に格納される。その結果、データＱ１乃至ＱＮ、及びデータＤＳ［１］乃至［Ｎ］として、データＤ_１乃至Ｄ_Ｎが出力される。このように、信号Ｓｃａｎ Ｉｎとして順次入力されたデータは、データＱ１乃至ＱＮとして一括で出力される。これにより、レジスタ７２から出力されるパラメータなどを一括して変更することが出来る。

次に、期間Ｔ４３において、信号ＳＡＶＥ１がハイレベルとなる。これにより、データＤＳ［１］乃至［Ｎ］として出力されたデータＤ_１乃至Ｄ_Ｎが、フリップフロップ回路１４０［１］乃至［Ｎ］に格納される。その結果、データＤＲ［１］乃至［Ｎ］、及びデータＤＳＲ［１］乃至［Ｎ］として、データＤ_１乃至Ｄ_Ｎが出力される。

なお、図１６に示すように、期間Ｔ４２と期間Ｔ４３の間の期間において、信号Ｓｃａｎ Ｉｎが変動し、フリップフロップ回路１４０［１］乃至［Ｎ］に格納されたデータが変更されても、データＱ１乃至ＱＮは変更されない。また、期間Ｔ４３における動作により、フリップフロップ回路１４０［１］乃至［Ｎ］のデータを、データＱ１乃至ＱＮで上書きすることができ、レジスタ１１１ａ［１］乃至［Ｎ］に格納されているデータとフリップフロップ回路１４０［１］乃至［Ｎ］に格納されているデータを整合させることができる。これにより、フリップフロップ回路１４０［１］乃至［Ｎ］に格納されるデータが更新されている最中に後述するデータの退避を行う場合でも、データの整合性が保たれた状態でデータを退避することができる。また、退避されたデータの復帰を高速に行うことができる。

次に、期間Ｔ４４において、信号ＳＡＶＥ２がハイレベルとなる。これにより、データＤＳＲ［１］乃至［Ｎ］として出力されたデータＤ_１乃至Ｄ_Ｎが、保持回路１２０［１］乃至［Ｎ］に格納される。すなわち、フリップフロップ回路１４０［１］乃至［Ｎ］に格納されたデータが、保持回路１２０［１］乃至［Ｎ］に退避される。その結果、データＤＯＳ［１］乃至［Ｎ］が、データＤ_１乃至Ｄ_Ｎとなる。具体的には、図１４の容量素子Ｃ１、Ｃ２の電極の電位が、データＤ_１乃至Ｄ_Ｎに対応した電位となる。

次に、期間Ｔ４５において、レジスタ７２への電源電位ＶＤＤ３の供給が停止される、これにより、レジスタ１１１ａ、保持回路１２０、フリップフロップ回路１４０からのデータの出力が停止される。ただし、保持回路１２０に格納されているデータＤＯＳ［１］乃至［Ｎ］は、レジスタ７２への電力の供給が停止された期間においても保持されている。具体的には、図１４の容量素子Ｃ１、Ｃ２によって、データＤ_１乃至Ｄ_Ｎに対応した電位が保持されている。

次に、期間Ｔ４６において、レジスタ７２への電力の供給が再開され、信号ＬＯＡＤ２がハイレベルとなる。このとき、保持回路１２０に保持されていたデータＤ_１乃至Ｄ_Ｎが、データＤＲＳ［１］乃至［Ｎ］として出力され、フリップフロップ回路１４０［１］乃至［Ｎ］に格納される。すなわち、保持回路１２０［１］乃至［Ｎ］に退避されたデータが、フリップフロップ回路１４０［１］乃至［Ｎ］に復帰される。その結果、データＤＲ［１］乃至［Ｎ］としてデータＤ_１乃至Ｄ_Ｎが出力される。

次に、期間Ｔ４７において、信号ＬＯＡＤ１がハイレベルとなる。これにより、データＤＲ［１］乃至［Ｎ］として出力されたデータＤ_１乃至Ｄ_Ｎが、レジスタ１１１ａ［１］乃至［Ｎ］に格納される。その結果、データＱ１乃至ＱＮ、及びデータＤＳ［１］乃至［Ｎ］として、データＤ_１乃至Ｄ_Ｎが出力される。これにより、保持回路１２０［１］乃至［Ｎ］から復帰されたデータが、データＱ１乃至ＱＮとして外部に出力される。

以上のように、レジスタ７２は、順次入力されたデータに対応して、外部への出力を一括で変更することができる。また、レジスタ７２は、電力の供給が停止される期間において、退避したデータを保持することができる。

＜スイッチ回路の構成例＞
次に、スイッチ回路２３の構成例について説明する。

図１７（Ａ）に、信号生成部１２が有する回路のパワーゲーティングを制御するスイッチ回路２３の構成例を示す。スイッチ回路２３は、トランジスタ１６１を有する。トランジスタ１６１のゲートは、信号ＰＣが入力される端子と接続され、ソース又はドレインの一方は回路１６０と接続され、ソース又はドレインの他方は高電源電位ＶＤＤが供給される配線と接続されている。なお、ここではトランジスタ１６１がｐチャネル型である場合について説明するが、トランジスタ１６１はｎチャネル型であってもよい。また、トランジスタ１６１に供給される電源電位は、低電源電位ＶＳＳであってもよい。

回路１６０は、信号生成部１２に設けられ、スイッチ回路２３によって電力の供給が制御される回路である。例えば回路１６０は、図９における画像処理部２１ａ、２１ｂ、駆動回路２２ａ、２２ｂ、フレームメモリ７１ａ、７１ｂ、レジスタ７２、タイミングコントローラ７３などに相当する。

なお、本明細書等において、トランジスタのソースとは、チャネル形成領域として機能する半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電極などを意味する。

また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方が入れ替わる。

コントローラ２０から信号ＰＣとしてローレベルの電位が供給されると、トランジスタ１６１はオン状態となり、回路１６０に電源電位ＶＤＤが供給される。これにより、回路１６０に電力が供給される。一方、コントローラ２０から信号ＰＣとしてハイレベルの電位が供給されると、トランジスタ１６１はオフ状態となり、回路１６０への電源電位ＶＤＤの供給が停止される。これにより、回路１６０への電力の供給が停止される。

なお、スイッチ回路２３は、１つのトランジスタ１６１で複数の回路への電力の供給を同時に制御する構成としてもよい。例えば、スイッチ回路２３に図１７（Ｂ）に示す構成を用いることもできる。画像処理部２１ａ、駆動回路２２ａ、フレームメモリ７１ａへの電力の供給は、トランジスタ１６１ａに供給される信号ＰＣａによって制御され、画像処理部２１ｂ、駆動回路２２ｂ、フレームメモリ７１ｂへの電力の供給は、トランジスタ１６１ｂに供給される信号ＰＣｂによって制御される。なお、レジスタ７２を図１３に示す構成とする場合は、レジスタ部１１０Ａａ及びスキャンチェーンレジスタ部１１０Ｂａをトランジスタ１６１ａと接続し、レジスタ部１１０Ａｂ及びスキャンチェーンレジスタ部１１０Ｂｂをトランジスタ１６１ｂと接続してもよい。これにより、表示ユニット３０ａ、３０ｂに表示される映像の変化の有無、及び外光の強度に応じて、複数の回路への電力の供給を一括で制御することができる。

なお、トランジスタ１６１として、ＯＳトランジスタを用いることが好ましい。この場合、トランジスタ１６１がオフ状態である期間において、電源電位のリークを極めて小さく抑えることができ、消費電力をより効果的に低減することができる。なお、トランジスタ１６１にはＯＳトランジスタ以外のトランジスタを用いてもよい。

なお、トランジスタ１６１は、メモリセル１０８のトランジスタＭＷ１（図１２（Ｂ）参照）と同様にバックゲート付きのＯＳトランジスタとしてもよい。

以上のように、信号生成部１２は、処理の内容に応じて電力の供給を制御することができる。これにより、消費電力の削減を図ることができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示システムに用いることができる表示装置の構成例について説明する。ここでは特に、異なる複数の種類の表示素子が設けられた表示装置の構成例について説明する。

本実施の形態の表示装置は、ハイブリッド表示を行うことができる。ハイブリッド表示とは、１つのパネルにおいて、反射光と、自発光とを併用して、色調または光強度を互いに補完して、文字または画像を表示する方法である。または、ハイブリッド表示とは、同一画素ユニットにおいて複数の表示素子から、それぞれの光を用いて、文字及び／または画像を表示する方法である。ただし、ハイブリッド表示を行っているハイブリッドディスプレイを局所的にみると、複数の表示素子のいずれか一を用いて表示される画素ユニットと、複数の表示素子の二以上を用いて表示される画素ユニットと、を有する場合がある。

なお、本明細書等において、上記構成のいずれか１つまたは複数の表現を満たすものを、ハイブリッド表示という。

また、ハイブリッドディスプレイは、同一画素ユニットに複数の表示素子を有する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御することができる。ハイブリッドディスプレイは、表示部において、反射光、及び自発光のいずれか一方または双方を用いて、文字及び／または画像を表示する機能を有する。

また、本実施の形態の表示装置は、第１の表示素子、第２の表示素子を有する。第１の表示素子が可視光を反射する表示素子であり、第２の表示素子が可視光を発する表示素子である場合について説明する。本実施の形態の表示装置は、第１の表示素子が反射する光と、第２の表示素子が発する光のうち、いずれか一方、または両方により、画像を表示する機能を有する。

第１の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。第１の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第１の表示素子として、シャッター方式のＭＥＭＳ素子、光干渉方式のＭＥＭＳ素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した素子などを用いることができる。

第２の表示素子には、発光素子を用いることが好ましい。このような表示素子が射出する光は、その輝度や色度が外光に左右されることがないため、色再現性が高く（色域が広く）、コントラストの高い、鮮やかな表示を行うことができる。第２の表示素子には、例えばＯＬＥＤ、ＬＥＤ、ＱＬＥＤなどの自発光性の発光素子を用いることができる。

本実施の形態の表示装置は、第１の表示素子を用いて映像を表示する第１の表示モード、第２の表示素子を用いて映像を表示する第２の表示モード、並びに、第１の表示素子及び第２の表示素子を用いて映像を表示する第３の表示モードを有し、これらの表示モードを自動または手動で切り替えて使用することができる。

第１の表示モードでは、第１の表示素子と外光を用いて映像を表示する。第１の表示モードは光源が不要であるため、極めて低消費電力なモードである。例えば、表示装置に外光が十分に入射されるとき（明るい環境下など）は、第１の表示素子が反射した光を用いて表示を行うことができる。例えば、外光が十分に強く、かつ外光が白色光またはその近傍の光である場合に有効である。第１の表示モードは、文字を表示することに適したモードである。また、第１の表示モードは、外光を反射した光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。

第２の表示モードでは、第２の表示素子による発光を利用して画像を表示する。そのため、照度や外光の色度によらず、極めて鮮やかな（コントラストが高く、且つ色再現性の高い）表示を行うことができる。例えば、夜間や暗い室内など、照度が極めて低い場合などに有効である。また周囲が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２の表示モードでは輝度を抑えた表示を行うことが好ましい。これにより、眩しさを抑えることに加え、消費電力も低減することができる。第２の表示モードは、鮮やかな画像（静止画及び動画）などを表示することに適したモードである。

第３のモードでは、第１の表示素子による反射光と、第２の表示素子による発光の両方を利用して表示を行う。第１の表示モードよりも鮮やかな表示をしつつ、第２の表示モードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、照度が比較的低い場合、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを混合させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示することが可能となる。

このような構成とすることで、周囲の明るさによらず、視認性が高く利便性の高い表示装置または全天候型の表示装置を実現できる。

本実施の形態の表示装置は、第１の表示素子を有する第１の画素と、第２の表示素子を有する第２の画素とをそれぞれ複数有する。第１の画素と第２の画素は、それぞれ、マトリクス状に配置されることが好ましい。

第１の画素及び第２の画素は、それぞれ、１つ以上の副画素を有する構成とすることができる。例えば、画素には、副画素を１つ有する構成（白色（Ｗ）など）、副画素を３つ有する構成（赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の３色、または、黄色（Ｙ）、シアン（Ｃ）、及びマゼンタ（Ｍ）の３色など）、または、副画素を４つ有する構成（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４色、または、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の４色など）を適用できる。

本実施の形態の表示装置は、第１の画素と第２の画素のどちらでも、フルカラー表示を行う構成とすることができる。または、本実施の形態の表示装置は、第１の画素では白黒表示またはグレースケールでの表示を行い、第２の画素ではフルカラー表示を行う構成とすることができる。第１の画素を用いた白黒表示またはグレースケールでの表示は、文書情報など、カラー表示を必要としない情報を表示することに適している。

なお、第１の表示素子と第２の表示素子は上記に限られず、自由に選択することができる。例えば、第１の表示素子、第２の表示素子の一方を透過型の液晶素子とし、他方を反射型の液晶素子とすることもできる。

＜表示装置の構成例＞
図１８乃至図２１を用いて、本実施の形態の表示装置の構成例について説明する。

［構成例１］
図１８は、表示装置６００の斜視概略図である。表示装置６００は、基板６５１と基板６６１とが貼り合わされた構成を有する。図１８では、基板６６１を破線で明示している。

表示装置６００は、表示部６６２、回路６６４、配線６６５等を有する。図１８では表示装置６００にＩＣ（集積回路）６７３及びＦＰＣ６７２が実装されている例を示している。そのため、図１８に示す構成は、表示装置６００、ＩＣ、及びＦＰＣを有する表示モジュールということもできる。

回路６６４としては、例えば駆動回路３５ａ、３５ｂを用いることができる。

配線６６５は、表示部６６２及び回路６６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ６７２を介して外部から、またはＩＣ６７３から配線６６５に入力される。

図１８では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式等により、基板６５１にＩＣ６７３が設けられている例を示す。ＩＣ６７３は、例えば駆動回路２２ａ、２２ｂなどを有するＩＣを適用できる。なお、表示装置６００及び表示モジュールは、ＩＣ６７３を設けない構成としてもよい。また、ＩＣ６７３を、ＣＯＦ方式等により、ＦＰＣ６７２に実装してもよい。

図１８には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示素子が有する電極６１１ｂがマトリクス状に配置されている。電極６１１ｂは、可視光を反射する機能を有し、液晶素子の反射電極として機能する。

また、図１８に示すように、電極６１１ｂは開口４５１を有する。さらに表示部６６２は、電極６１１ｂよりも基板６５１側に、発光素子を有する。発光素子からの光は、電極６１１ｂの開口４５１を介して基板６６１側に射出される。発光素子の発光領域の面積と開口４５１の面積とは等しくてもよい。発光素子４７０の発光領域の面積と開口４５１の面積のうち一方が他方よりも大きいと、位置ずれに対するマージンが大きくなるため好ましい。特に、開口４５１の面積は、発光素子の発光領域の面積に比べて大きいことが好ましい。開口４５１が小さいと、発光素子からの光の一部が電極６１１ｂによって遮られ、外部に取り出せないことがある。開口４５１を十分に大きくすることで、発光素子の発光が無駄になることを抑制できる。

図１９に、図１８で示した表示装置６００の、ＦＰＣ６７２を含む領域の一部、回路６６４を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。

図１９に示す表示装置６００は、基板６５１と基板６６１の間に、トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、トランジスタ５０６、液晶素子４８０、発光素子４７０、絶縁層５２０、着色層４３１、着色層４３４等を有する。基板６６１と絶縁層５２０は接着層４４１を介して接着されている。基板６５１と絶縁層５２０は接着層４４２を介して接着されている。

基板６６１には、着色層４３１、遮光層４３２、絶縁層４２１、及び液晶素子４８０の共通電極として機能する電極４１３、配向膜４３３ｂ、絶縁層４１７等が設けられている。基板６６１の外側の面には、偏光板４３５を有する。絶縁層４２１は、平坦化層としての機能を有していてもよい。絶縁層４２１により、電極４１３の表面を概略平坦にできるため、液晶層４１２の配向状態を均一にできる。絶縁層４１７は、液晶素子４８０のセルギャップを保持するためのスペーサとして機能する。絶縁層４１７が可視光を透過する場合は、絶縁層４１７を液晶素子４８０の表示領域と重ねて配置してもよい。

液晶素子４８０は反射型の液晶素子である。液晶素子４８０は、画素電極として機能する電極６１１ａ、液晶層４１２、電極４１３が積層された積層構造を有する。電極６１１ａの基板６５１側に接して、可視光を反射する電極６１１ｂが設けられている。電極６１１ｂは開口４５１を有する。電極６１１ａ及び電極４１３は可視光を透過する。液晶層４１２と電極６１１ａの間に配向膜４３３ａが設けられている。液晶層４１２と電極４１３の間に配向膜４３３ｂが設けられている。

液晶素子４８０において、電極６１１ｂは可視光を反射する機能を有し、電極４１３は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板４３５により偏光され、電極４１３、液晶層４１２を透過し、電極６１１ｂで反射する。そして液晶層４１２及び電極４１３を再度透過して、偏光板４３５に達する。このとき、電極６１１ｂと電極４１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板４３５を介して射出される光の強度を制御することができる。また光は着色層４３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。

図１９に示すように、開口４５１には可視光を透過する電極６１１ａが設けられていることが好ましい。これにより、開口４５１と重なる領域においてもそれ以外の領域と同様に液晶層４１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。

接続部５０７において、電極６１１ｂは、導電層５２１ｂを介して、トランジスタ５０６が有する導電層５２２ａと接続されている。トランジスタ５０６は、液晶素子４８０の駆動を制御する機能を有する。

接着層４４１が設けられる一部の領域には、接続部５５２が設けられている。接続部５５２において、電極６１１ａと同一の導電膜を加工して得られた導電層と、電極４１３の一部が、接続体５４３により接続されている。したがって、基板６６１側に形成された電極４１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号または電位を、接続部５５２を介して供給することができる。

接続体５４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体５４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体５４３は、図１９に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体５４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。

接続体５４３は、接着層４４１に覆われるように配置することが好ましい。例えば、硬化前の接着層４４１に接続体５４３を分散させておけばよい。

発光素子４７０は、ボトムエミッション型の発光素子である。発光素子４７０は、絶縁層５２０側から画素電極として機能する電極４９１、ＥＬ層４９２、及び共通電極として機能する電極４９３の順に積層された積層構造を有する。電極４９１は、絶縁層５１４に設けられた開口を介して、トランジスタ５０５が有する導電層５２２ｂと接続されている。トランジスタ５０５は、発光素子４７０の駆動を制御する機能を有する。絶縁層５１６が電極４９１の端部を覆っている。電極４９３は可視光を反射する材料を含み、電極４９１は可視光を透過する材料を含む。電極４９３を覆って絶縁層４９４が設けられている。発光素子４７０が発する光は、着色層４３４、絶縁層５２０、開口４５１、電極６１１ａ等を介して、基板６６１側に射出される。

液晶素子４８０及び発光素子４７０は、画素によって着色層の色を変えることで、様々な色を呈することができる。表示装置６００は、液晶素子４８０を用いて、カラー表示を行うことができる。表示装置６００は、発光素子４７０を用いて、カラー表示を行うことができる。

トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６は、いずれも絶縁層５２０の基板６５１側の面上に形成されている。これらのトランジスタは、同一の工程を用いて作製することができる。

液晶素子４８０と電気的に接続される回路は、発光素子４７０と接続される回路と同一面上に形成されることが好ましい。これにより、２つの回路を別々の面上に形成する場合に比べて、表示装置の厚さを薄くすることができる。また、２つのトランジスタを同一の工程で作製できるため、２つのトランジスタを別々の面上に形成する場合に比べて、作製工程を簡略化することができる。

液晶素子４８０の画素電極は、トランジスタが有するゲート絶縁層を挟んで、発光素子４７０の画素電極とは反対に位置する。

ここで、トランジスタ５０６にＯＳトランジスタを適用した場合や、トランジスタ５０６と接続される記憶素子を適用した場合などでは、液晶素子４８０を用いて静止画を表示する際に画素への書き込み動作を停止しても、階調を維持させることが可能となる。すなわち、フレームレートを極めて小さくしても表示を保つことができる。本発明の一態様では、フレームレートを極めて小さくでき、消費電力の低い駆動を行うことができる。

トランジスタ５０３は、画素の選択、非選択状態を制御するトランジスタ（スイッチングトランジスタ、または選択トランジスタともいう）である。トランジスタ５０５は、発光素子４７０に流れる電流を制御するトランジスタ（駆動トランジスタともいう）である。

絶縁層５２０の基板６５１側には、絶縁層５１１、絶縁層５１２、絶縁層５１３、絶縁層５１４等の絶縁層が設けられている。絶縁層５１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層５１２は、トランジスタ５０６等を覆って設けられる。絶縁層５１３は、トランジスタ５０５等を覆って設けられている。絶縁層５１４は、平坦化層としての機能を有する。なお、トランジスタを覆う絶縁層の数は限定されず、単層であっても２層以上であってもよい。

各トランジスタを覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。

トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６は、ゲートとして機能する導電層５２１ａ、ゲート絶縁層として機能する絶縁層５１１、ソース及びドレインとして機能する導電層５２２ａ及び導電層５２２ｂ、並びに、半導体層５３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。

トランジスタ５０１及びトランジスタ５０５は、トランジスタ５０３及びトランジスタ５０６の構成に加えて、ゲートとして機能する導電層５２３を有する。

トランジスタ５０１及びトランジスタ５０５には、チャネル形成領域を有する半導体層を２つのゲートで挟持する構成が適用されている。このような構成とすることで、トランジスタの閾値電圧を制御することができる。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。

または、２つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタの閾値電圧を制御することができる。

表示装置が有するトランジスタの構造に限定はない。回路６６４が有するトランジスタと、表示部６６２が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路６６４が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、表示部６６２が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。

導電層５２３には、酸化物を含む導電性材料を用いることが好ましい。導電層５２３を構成する導電膜の成膜時に、酸素を含む雰囲気下で成膜することで、絶縁層５１２に酸素を供給することができる。成膜ガス中の酸素ガスの割合を９０％以上１００％以下の範囲とすることが好ましい。絶縁層５１２に供給された酸素は、後の熱処理により半導体層５３１に供給され、半導体層５３１中の酸素欠損の低減を図ることができる。

特に、導電層５２３には、低抵抗化された金属酸化物を用いることが好ましい。このとき、絶縁層５１３に水素を放出する絶縁膜、例えば窒化シリコン膜等を用いることが好ましい。絶縁層５１３の成膜中、またはその後の熱処理によって導電層５２３中に水素が供給され、導電層５２３の電気抵抗を効果的に低減することができる。

絶縁層５１３に接して着色層４３４が設けられている。着色層４３４は、絶縁層５１４に覆われている。

基板６５１と基板６６１が重ならない領域には、接続部５０４が設けられている。接続部５０４では、配線６６５が接続層５４２を介してＦＰＣ６７２と接続されている。接続部５０４は接続部５０７と同様の構成を有している。接続部５０４の上面は、電極６１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部５０４とＦＰＣ６７２とを接続層５４２を介して接続することができる。

基板６６１の外側の面に配置する偏光板４３５として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子４８０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。

なお、基板６６１の外側には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板６６１の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。

基板６５１及び基板６６１には、それぞれ、ガラス、石英、セラミック、サファイヤ、有機樹脂などを用いることができる。基板６５１及び基板６６１に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。

反射型の液晶素子を用いる場合には、表示面側に偏光板４３５を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。

偏光板４３５よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。

［構成例２］
図２０に示す表示装置６００Ａは、トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６を有さず、トランジスタ５８１、トランジスタ５８４、トランジス５８５、及びトランジスタ５８６を有する点で、主に表示装置６００と異なる。

なお、図２０では、絶縁層４１７及び接続部５０７等の位置も図１９と異なる。図２０では、画素の端部を図示している。絶縁層４１７は、着色層４３１の端部に重ねて配置されている。また、絶縁層４１７は、遮光層４３２の端部に重ねて配置されている。このように、絶縁層は、表示領域と重ならない部分（遮光層４３２と重なる部分）に配置されてもよい。

トランジスタ５８４及びトランジス５８５のように、表示装置が有する２つのトランジスタは、部分的に積層して設けられていてもよい。これにより、画素回路の占有面積を縮小することが可能なため、精細度を高めることができる。また、発光素子４７０の発光面積を大きくでき、開口率を向上させることができる。発光素子４７０は、開口率が高いと、必要な輝度を得るための電流密度を低くできるため、信頼性が向上する。

トランジスタ５８１、トランジスタ５８４、及びトランジスタ５８６は、導電層５２１ａ、絶縁層５１１、半導体層５３１、導電層５２２ａ、及び導電層５２２ｂを有する。導電層５２１ａは、絶縁層５１１を介して半導体層５３１と重なる。導電層５２２ａ及び導電層５２２ｂは、半導体層５３１と電気的に接続される。トランジスタ５８１は、導電層５２３を有する。

トランジス５８５は、導電層５２２ｂ、絶縁層５１７、半導体層５６１、導電層５２３、絶縁層５１２、絶縁層５１３、導電層５６３ａ、及び導電層５６３ｂを有する。導電層５２２ｂは、絶縁層５１７を介して半導体層５６１と重なる。導電層５２３は、絶縁層５１２及び絶縁層５１３を介して半導体層５６１と重なる。導電層５６３ａ及び導電層５６３ｂは、半導体層５６１と電気的に接続される。

導電層５２１ａは、ゲートとして機能する。絶縁層５１１は、ゲート絶縁層として機能する。導電層５２２ａはソースまたはドレインの一方として機能する。トランジスタ５８６が有する導電層５２２ｂは、ソースまたはドレインの他方として機能する。

トランジスタ５８４とトランジス５８５が共有している導電層５２２ｂは、トランジスタ５８４のソースまたはドレインの他方として機能する部分と、トランジス５８５のゲートとして機能する部分を有する。絶縁層５１７、絶縁層５１２、及び絶縁層５１３は、ゲート絶縁層として機能する。導電層５６３ａ及び導電層５６３ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層５２３は、ゲートとして機能する。

［構成例３］
図２１に、表示装置６００Ｂの表示部の断面図を示す。

図２１に示す表示装置６００Ｂは、基板６５１と基板６６１の間に、トランジスタ５４０、トランジスタ５８０、液晶素子４８０、発光素子４７０、絶縁層５２０、着色層４３１、着色層４３４等を有する。

液晶素子４８０では、外光を電極６１１ｂが反射し、基板６６１側に反射光を射出する。発光素子４７０は、基板６６１側に光を射出する。

基板６６１には、着色層４３１、絶縁層４２１、及び液晶素子４８０の共通電極として機能する電極４１３、配向膜４３３ｂが設けられている。

液晶層４１２は、配向膜４３３ａ及び配向膜４３３ｂを介して、電極６１１ａ及び電極４１３の間に挟持されている。

トランジスタ５４０は、絶縁層５１２及び絶縁層５１３で覆われている。絶縁層５１３と着色層４３４は、接着層４４２によって、絶縁層４９４と貼り合わされている。

表示装置６００Ｂは、液晶素子４８０を駆動するトランジスタ５４０と発光素子４７０を駆動するトランジスタ５８０とを、異なる面上に形成するため、それぞれの表示素子を駆動するために適した構造、材料を用いて形成することが容易である。

＜画素の構成例＞
次に、表示装置が有する画素の具体的な構成例について、図２２乃至図２４を用いて説明する。

図３における画素ユニット３４が有する電極の構成例を、図２２に示す。電極６１１は、液晶素子の反射電極として機能する。図２２（Ａ）、（Ｂ）の電極６１１には、開口４５１が設けられている。

図２２（Ａ）、（Ｂ）には、電極６１１と重なる領域に位置する発光素子６６０を破線で示している。発光素子６６０は、電極６１１が有する開口４５１と重ねて配置されている。これにより、発光素子６６０が発する光は、開口４５１を介して表示面側に射出される。

図２２（Ａ）では、矢印Ｒで示す方向に隣接する画素ユニット３４が異なる色に対応する画素である。このとき、図２２（Ａ）に示すように、矢印Ｒで示す方向に隣接する２つの画素において、開口４５１が一列に配列されないように、電極６１１の異なる位置に設けられていることが好ましい。これにより、２つの発光素子６６０を離すことが可能で、発光素子６６０が発する光が隣接する画素ユニット３４が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子６６０を離して配置することができるため、発光素子６６０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。

図２２（Ｂ）では、矢印Ｃで示す方向に隣接する画素ユニット３４が異なる色に対応する画素である。図２２（Ｂ）においても同様に、矢印Ｃで示す方向に隣接する２つの画素において、開口４５１が一列に配列されないように、電極６１１の異なる位置に設けられていることが好ましい。

非開口部の総面積に対する開口４５１の総面積の比の値が小さいほど、液晶素子を用いた表示を明るくすることができる。また、非開口部の総面積に対する開口４５１の総面積の比の値が大きいほど、発光素子６６０を用いた表示を明るくすることができる。

開口４５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４５１を隣接する画素に寄せて配置してもよい。好ましくは、開口４５１を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。

また、図２２（Ｃ）、（Ｄ）に示すように、電極６１１が設けられていない部分に、発光素子６６０の発光領域が位置していてもよい。これにより、発光素子６６０が発する光は、表示面側に射出される。

図２２（Ｃ）では、矢印Ｒで示す方向に隣接する２つの画素ユニット３４において、発光素子６６０が一列に配列されていない。図２２（Ｄ）では、矢印Ｒで示す方向に隣接する２つの画素において、発光素子６６０が一列に配列されている。

図２２（Ｃ）の構成は、隣接する２つの画素ユニット３４が有する発光素子６６０どうしを離すことができるため、上述の通り、クロストークの抑制、及び、高精細化が可能となる。また、図２２（Ｄ）の構成では、発光素子６６０の矢印Ｃに平行な辺側に、電極６１１が位置しないため、発光素子６６０の光が電極６１１に遮られることを抑制でき、高い視野角特性を実現できる。

図２３は、画素ユニット３４の回路図の一例である。図２３では、隣接する２つの画素ユニット３４を示している。

画素ユニット３４は、スイッチＳＷ１１、容量素子Ｃ１１、液晶素子６４０を有する画素６７０ａと、スイッチＳＷ１２、トランジスタＭ、容量素子Ｃ２、及び発光素子６６０を有する画素６７０ｂを有する。また、画素ユニット３４には、配線ＧＬａ、配線ＧＬｂ、配線ＡＮＯ、配線ＣＳＣＯＭ、配線ＳＬａ、及び配線ＳＬｂが接続されている。また、図２３では、液晶素子６４０と接続する配線ＶＣＯＭ１、及び発光素子６６０と電気的に接続する配線ＶＣＯＭ２を示している。

図２３では、スイッチＳＷ１１及びスイッチＳＷ１２にトランジスタを用いた場合の例を示している。

スイッチＳＷ１１のゲートは、配線ＧＬａと接続されている。スイッチＳＷ１１のソース又はドレインの一方は、配線ＳＬａと接続され、ソース又はドレインの他方は、容量素子Ｃ１１の一方の電極、及び液晶素子６４０の一方の電極と接続されている。容量素子Ｃ１１の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子６４０の他方の電極は配線ＶＣＯＭ１と接続されている。

スイッチＳＷ１２のゲートは、配線ＧＬｂと接続されている。スイッチＳＷ１２のソース又はドレインの一方は、配線ＳＬｂと接続され、ソース又はドレインの他方は、容量素子Ｃ２の一方の電極、及びトランジスタＭのゲートと接続されている。容量素子Ｃ２の他方の電極は、トランジスタＭのソース又はドレインの一方、及び配線ＡＮＯと接続されている。トランジスタＭのソース又はドレインの他方は、発光素子６６０の一方の電極と接続されている。発光素子６６０の他方の電極は、配線ＶＣＯＭ２と接続されている。

図２３では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。

配線ＶＣＯＭ１、配線ＣＳＣＯＭには、それぞれ所定の電位を与えることができる。

配線ＶＣＯＭ２及び配線ＡＮＯには、発光素子６６０が発光する電位差が生じる電位をそれぞれ与えることができる。

図２３に示す画素ユニット３４は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに与える信号により駆動し、液晶素子６４０による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに与える信号により駆動し、発光素子６６０を発光させて表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに与える信号により駆動することができる。

なお、スイッチＳＷ１１及びスイッチＳＷ１２には、ＯＳトランジスタを用いることが好ましい。これにより、画素６７０ａ、３１ｂに映像信号を極めて長期間保持することができ、画素６７０ａ、３１ｂに表示された階調を長期間維持することができる。

なお、図２３では一つの画素ユニット３４に、一つの液晶素子６４０と一つの発光素子６６０とを有する例を示したが、これに限られない。図２４（Ａ）は、一つの画素ユニット３４に一つの液晶素子６４０と４つの発光素子６６０（発光素子６６０ｒ、６６０ｇ、６６０ｂ、６６０ｗ）を有する例を示している。図２４（Ａ）に示す画素６７０ｂは、図２３とは異なり、１つの画素で発光素子を用いたフルカラーの表示が可能である。

図２４（Ａ）では、画素ユニット３４に配線ＧＬｂａ、配線ＧＬｂｂ、配線ＳＬｂａ、配線ＳＬｂｂが接続されている。

図２４（Ａ）に示す例では、例えば４つの発光素子６６０に、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子６４０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。

図２４（Ｂ）に、図２４（Ａ）に対応した画素ユニット３４の構成例を示す。画素ユニット３４は、電極６１１が有する開口部と重なる発光素子６６０ｗと、電極６１１の周囲に配置された発光素子６６０ｒ、発光素子６６０ｇ、及び発光素子６６０ｂとを有する。発光素子６６０ｒ、発光素子６６０ｇ、及び発光素子６６０ｂは、発光面積がほぼ同等であることが好ましい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例について説明する。

図２５示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。

上記実施の形態で説明した表示装置は、表示装置１００６として用いることができる。

上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装置１００６に、タッチパネル機能を持たせるようにすることも可能である。

フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。

プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。

＜トランジスタの構成例＞
図２６（Ａ）は、トランジスタの構成例を示す上面図である。図２６（Ｂ）は、図２６（Ａ）のＸ１−Ｘ２線断面図であり、図２６（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図２６（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図２６（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図２６（Ａ）では、一部の構成要素が省略されている。

本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図２６では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。

なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。

導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極は、として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としてとしての機能を有する。

金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図２６（Ｂ）、図２６（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。

金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。

導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。

絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至５１８はこれらの絶縁材料でなる単層、又は積層して構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。

なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。

酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気的特性を向上することができる。

過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０^１８［分子／ｃｍ^３］以上である膜とする。酸素分子の放出量は、３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上であることがより好ましい。

過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、^１６Ｏ_２もしくは^１８Ｏ_２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。

酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下であり、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下が好ましく、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下がより好ましく、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下がさらに好ましい。

上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。

トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることがでる。トランジスタ８０１の信頼性、電気的特性を向上できる。

例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層と機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。

絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。

導電層８５０乃至８５３に用いられる導電材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。

導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化タンタルであり、導電体はタングステンである。

トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。

酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。

金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。

金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。

金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。

金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から離間している金属酸化物膜８２２にチャネルを形成することができる。

例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。

そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜８２１乃至８２３を形成する場合、Ｉｎの含有率は金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。

例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。

トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。

例えば、酸化物層８３０は、シリコン濃度が２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは、２×１０^１７ａｔｏｍｓ／ｃｍ^３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。

酸化物層８３０は、アルカリ金属濃度が１×１０^１８ａｔｏｍｓ／ｃｍ^３以下の、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下の領域を有する。金属酸化物膜８２２のアルカリ土類金属の濃度についても同様である。

酸化物層８３０は、水素濃度が１×１０^２０ａｔｏｍｓ／ｃｍ^３未満の、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満の、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満の、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満の領域を有する。

上掲した酸化物層８３０の不純物濃度は、ＳＩＭＳにより得られる値である。

金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。

金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。

図２６は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又は複数を設けることができる。

図２７を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図２７は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。

図２７中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギーを示している。

ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。

絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。

金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。

トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。

インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。

また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。

このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１２との界面に、又は、金属酸化物膜８２４と絶縁層８１３との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。

また、図２７に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅから離間することができる。

なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。

トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅと差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。

なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。

＜金属酸化物＞
次に、上記のＯＳトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）の詳細について説明する。

ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置、表示装置、表示システム、又は表示モジュールを用いることが可能な電子機器について説明する。

本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。図２８に、本発明の一態様の表示装置を用いた電子機器の例を示す。

図２８（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。

筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図２８（Ａ）に示すように折り畳んだ状態から、図２８（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。

例えば表示部、２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。

このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。

なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてよい。

なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。

図２８（Ｃ）に携帯情報端末の一例を示す。図２８（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。

携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。

また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。

携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。

図２８（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。

ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。

カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。

なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。

なお、図２８に示す電子機器には、上記実施の形態で説明した表示システムを搭載することができる。また、電子機器には、図９におけるホスト１４に相当するプロセッサを内蔵することができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

１０ 表示システム
１１ 表示部
１２ 信号生成部
１３ センサ部
１４ ホスト
２０ コントローラ
２１ 画像処理部
２２ 駆動回路
２３ スイッチ回路
３０ 表示ユニット
３１ 画素部
３２ 画素群
３３ 画素
３４ 画素ユニット
３５ 駆動回路
３６ タッチセンサユニット
４０ 液晶素子
４１ 反射電極
４２ 液晶層
４３ 透明電極
４４ 光
４５ 開口部
５０ 発光素子
５１ 光
７０ インターフェース
７１ フレームメモリ
７２ レジスタ
７３ タイミングコントローラ
７４ センサコントローラ
７５ クロック生成回路
７６ タッチセンサコントローラ
８１ 調光回路
８２ 調色回路
８３ ガンマ補正回路
８４ ＥＬ補正回路
８５ 記憶回路
８６ 記憶回路
１００ 記憶装置
１０１ 制御部
１０２ セルアレイ
１０３ 周辺回路
１０４ センスアンプ回路
１０５ 駆動回路
１０６ メインアンプ
１０７ 入出力回路
１０８ メモリセル
１１０Ａ レジスタ部
１１０Ｂ スキャンチェーンレジスタ部
１１１ レジスタ
１２０ 保持回路
１３０ セレクタ
１４０ フリップフロップ回路
１４１ インバータ
１４６ インバータ
１４７ アナログスイッチ
１４８ アナログスイッチ
１５１ インバータ
１５３ インバータ
１５４ クロックドインバータ
１５５ アナログスイッチ
１５６ バッファ
１６０ 回路
１６１ トランジスタ
４１２ 液晶層
４１３ 電極
４１７ 絶縁層
４２１ 絶縁層
４３１ 着色層
４３２ 遮光層
４３３ 配向膜
４３４ 着色層
４３５ 偏光板
４４１ 接着層
４４２ 接着層
４５１ 開口
４７０ 発光素子
４８０ 液晶素子
４９１ 電極
４９２ ＥＬ層
４９３ 電極
４９４ 絶縁層
５０１ トランジスタ
５０３ トランジスタ
５０４ 接続部
５０５ トランジスタ
５０６ トランジスタ
５０７ 接続部
５１１ 絶縁層
５１２ 絶縁層
５１３ 絶縁層
５１４ 絶縁層
５１６ 絶縁層
５１７ 絶縁層
５１８ 絶縁層
５２０ 絶縁層
５２１ 導電層
５２３ 導電層
５３１ 半導体層
５４０ トランジスタ
５４２ 接続層
５４３ 接続体
５５２ 接続部
５６１ 半導体層
５６３ 導電層
５８０ トランジスタ
５８１ トランジスタ
５８４ トランジスタ
５８５ トランジス
５８６ トランジスタ
６００ 表示装置
６００Ａ 表示装置
６００Ｂ 表示装置
６１１ 電極
６４０ 液晶素子
６５１ 基板
６６０ 発光素子
６６１ 基板
６６２ 表示部
６６４ 回路
６６５ 配線
６７０ 画素
６７２ ＦＰＣ
６７３ ＩＣ
８０１ トランジスタ
８１１ 絶縁層
８１２ 絶縁層
８１３ 絶縁層
８１４ 絶縁層
８１５ 絶縁層
８１６ 絶縁層
８１７ 絶縁層
８１８ 絶縁層
８１９ 絶縁層
８２０ 絶縁層
８２１ 金属酸化物膜
８２２ 金属酸化物膜
８２３ 金属酸化物膜
８２４ 金属酸化物膜
８３０ 酸化物層
８５０ 導電層
８５１ 導電層
８５２ 導電層
８５３ 導電層
１０００ 表示モジュール
１００１ 上部カバー
１００２ 下部カバー
１００３ ＦＰＣ
１００４ タッチパネル
１００５ ＦＰＣ
１００６ 表示装置
１００９ フレーム
１０１０ プリント基板
１０１１ バッテリ
２０００ 携帯情報端末
２００１ 筐体
２００２ 筐体
２００３ 表示部
２００４ 表示部
２００５ ヒンジ部
２０１０ 携帯情報端末
２０１１ 筐体
２０１２ 表示部
２０１３ 操作ボタン
２０１４ 外部接続ポート
２０１５ スピーカ
２０１６ マイク
２０１７ カメラ
２０２０ カメラ
２０２１ 筐体
２０２２ 表示部
２０２３ 操作ボタン
２０２４ シャッターボタン
２０２６ レンズ

Claims (7)

1. 第１の画像処理部と、第２の画像処理部と、第１の駆動回路と、第２の駆動回路と、コントローラと、を有し、
   前記第１の画像処理部は、第１の画像データに第１の画像処理を行う機能を有し、
   前記第２の画像処理部は、第２の画像データに第２の画像処理を行う機能を有し、
   第１の駆動回路は、前記第１の画像処理部から入力されたデータに基づいて映像信号を生成し、第１の表示ユニットに出力する機能を有し、
   第２の駆動回路は、前記第２の画像処理部から入力されたデータに基づいて映像信号を生成し、第２の表示ユニットに出力する機能を有し、
   前記コントローラは、前記第１の表示ユニット及び前記第２の表示ユニットを用いて表示される映像の変化量が基準値未満であり、且つ、外光の変化量が基準値以上である場合に、前記第１の画像処理部及び前記第１の駆動回路への電力の供給と、前記第２の画像処理部及び前記第２の駆動回路への電力の供給の停止と、を行う機能を有し、
   前記第１の画像処理部は、外光の強度に応じて前記映像を補正するための第３の画像処理を行う機能を有する半導体装置。
2. 請求項１において、
   レジスタを有し、
   前記レジスタは、前記第３の画像処理に用いられるパラメータを格納する機能を有し、
   前記コントローラは、外光の強度に応じて、前記レジスタに格納されたパラメータを変更する機能を有する半導体装置。
3. 請求項２において、
   前記レジスタは、第１の記憶回路と、第２の記憶回路と、を有し、
   前記第２の記憶回路は、チャネル形成領域に金属酸化物を含むトランジスタを有し、
   前記パラメータは、前記第２の記憶回路に入力された後、前記第１の記憶回路に一括で転送され、前記第１の画像処理部に出力される半導体装置。
4. 請求項１乃至３のいずれか一項において、
   前記第１の画像処理部は、調光回路、調色回路、及びガンマ補正回路を用いて前記第３の画像処理を行う機能を有する半導体装置。
5. 請求項１乃至４のいずれか一項において、
   タイミングコントローラを有し、
   前記タイミングコントローラは、前記第１の駆動回路及び前記第２の駆動回路にタイミング信号を出力する機能を有し、
   前記コントローラは、前記映像の変化量が基準値未満であり、且つ、外光の変化量が基準値未満である場合に、前記第１の画像処理部、前記第２の画像処理部、前記第１の駆動回路、前記第２の駆動回路、及び前記タイミングコントローラへの電力の供給を停止する機能を有する半導体装置。
6. 請求項１乃至５のいずれか一項に記載の半導体装置を用いた制御部と、表示部と、センサ部と、を有し、
   前記表示部は、第１の画素を有する前記１の表示ユニットと、第２の画素を有する前記第２の表示ユニットと、を有し、
   前記センサ部は、外光の強度に応じた信号を前記コントローラに出力する機能を有し、
   前記第１の画素は、発光素子又は透過型の液晶素子を有し、
   前記第２の画素は、反射型の液晶素子を有する表示システム。
7. 請求項６に記載の表示システムと、ホストと、を有し、
   前記ホストは、前記信号生成部の動作を制御する機能を有するプロセッサによって構成されている電子機器。

Images