JP2018025769A - 半導体装置、表示システム及び電子機器 - Google Patents

半導体装置、表示システム及び電子機器 Download PDF

Info

Publication number
JP2018025769A
JP2018025769A JP2017139698A JP2017139698A JP2018025769A JP 2018025769 A JP2018025769 A JP 2018025769A JP 2017139698 A JP2017139698 A JP 2017139698A JP 2017139698 A JP2017139698 A JP 2017139698A JP 2018025769 A JP2018025769 A JP 2018025769A
Authority
JP
Japan
Prior art keywords
transistor
circuit
layer
function
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017139698A
Other languages
English (en)
Other versions
JP6962731B2 (ja
Inventor
中川　貴史
Takashi Nakagawa
貴史 中川
佑樹 岡本
Yuki Okamoto
佑樹 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018025769A publication Critical patent/JP2018025769A/ja
Application granted granted Critical
Publication of JP6962731B2 publication Critical patent/JP6962731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】新規な半導体装置、消費電力が低い半導体装置、高品質な映像の表示を可能とする半導体装置、又は面積が小さい半導体装置の提供。【解決手段】画像処理部と、駆動回路と、を有し、画像処理部は、プロセッサと、補正回路と、を有し、補正回路は、ＰＬＤを有し、補正回路は、ＰＬＤを用いて、プロセッサから入力されたデータを補正する機能を有し、プロセッサは、補正回路によって補正されたデータを映像信号として駆動回路に出力する機能を有し、ＰＬＤは、第１のコンフィギュレーションデータの入力により第１のガンマ補正を行う機能を有し、ＰＬＤは、第２のコンフィギュレーションデータの入力により第２のガンマ補正を行う機能を有し、第１のガンマ補正は第２のガンマ補正と内容が異なる半導体装置。【選択図】図１

Description

本発明の一態様は、半導体装置、表示システム及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイは、映像の表示に広く用いられている。これらの表示装置に用いられているトランジスタとしては主にシリコン半導体などが用いられているが、近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。例えば特許文献１、２には、半導体層に、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを、表示装置の画素に用いる技術が開示されている。
特開２００７−９６０５５号公報 特開２００７−１２３８６１号公報
本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題とする。又は、本発明の一態様は、高品質な映像の表示を可能とする半導体装置の提供を課題とする。又は、本発明の一態様は、面積が小さい半導体装置の提供を課題とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係る半導体装置は、画像処理部と、駆動回路と、を有し、画像処理部は、プロセッサと、補正回路と、を有し、補正回路は、プログラマブルロジックデバイスを有し、補正回路は、プログラマブルロジックデバイスを用いて、プロセッサから入力されたデータを補正する機能を有し、プロセッサは、補正回路によって補正されたデータを映像信号として駆動回路に出力する機能を有し、プログラマブルロジックデバイスは、第１のコンフィギュレーションデータの入力により、第１のガンマ補正を行う機能を有し、プログラマブルロジックデバイスは、第２のコンフィギュレーションデータの入力により、第２のガンマ補正を行う機能を有し、第１のガンマ補正は、第２のガンマ補正と内容が異なる半導体装置である。
また、本発明の一態様に係る半導体装置において、プログラマブルロジックデバイスは、第１のコンテキストと第２のコンテキストを構成する機能を有し、第１のコンテキストは、第１のガンマ補正を行う回路を構成する機能を有し、第２のコンテキストは、第２のガンマ補正を行う回路を構成する機能を有していてもよい。
また、本発明の一態様に係る半導体装置において、第１のガンマ補正にはテーブル近似が用いられ、第２のガンマ補正には折れ線近似が用いられてもよい。
また、本発明の一態様に係る半導体装置において、補正回路は、記憶装置と、スイッチ回路と、を有し、記憶装置は、第１のガンマ補正に用いられるルックアップテーブルを格納する機能を有し、スイッチ回路は、第２のガンマ補正が行われる期間に、記憶装置への電力の供給を停止する機能を有し、記憶装置は、チャネル形成領域に金属酸化物を含むトランジスタを有していてもよい。
また、本発明の一態様に係る半導体装置において、プログラマブルロジックデバイスはコンフィギュレーションメモリを有し、コンフィギュレーションメモリは、チャネル形成領域に金属酸化物を含むトランジスタを有していてもよい。
また、本発明の一態様にかかる表示システムは、上記の半導体装置を用いた制御部と、表示部と、を有し、制御部は、制御部に入力された画像データを用いて映像信号を生成する機能を有し、表示部は、制御部で生成された映像信号を用いて表示を行う機能を有する表示システムである。
また、本発明の一態様に係る表示システムにおいて、表示部は、複数の第１の画素によって構成される第１の画素群と、複数の第２の画素によって構成される第２の画素群と、を有し、第１の画素は、発光素子を有し、第２の画素は、反射型の液晶素子を有し、第１の画素群には、テーブル近似を用いた第１のガンマ補正が行われた映像信号が供給され、第２の画素群には、折れ線近似を用いた第２のガンマ補正が行われた映像信号が供給されてもよい。
また、本発明の一態様にかかる電子機器は、上記の表示システムを有し、表示部に設けられたタッチセンサを用いて、文字、図形、又はイメージを識別する機能を有する電子機器である。
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。又は、本発明の一態様により、高品質な映像の表示を可能とする半導体装置を提供することができる。又は、本発明の一態様により、面積が小さい半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
表示システムの構成例を示す図。 ガンマ補正の例を示す図。 補正回路の構成例を示す図。 補正回路の構成例を示す図。 ＰＬＤの動作例を示す図。 ＰＬＤの動作例を示す図。 表示システムの構成例を示す図。 画像処理部の動作例を示す図。 ＰＬＤの構成例を示す図。 ＬＥの構成例を示す図。 記憶回路の構成例を示す図。 記憶回路の構成例を示す図。 回路の構成例を示す図。 記憶装置の構成例を示す図。 メモリセルの構成例を示す図。 表示システムの構成例を示す図。 表示装置の構成例を示す図。 画素の構成例を説明する図。 画素の構成例を説明する図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 トランジスタの構成例を示す図。 エネルギーバンド構造を示す図。 回路の構成例を示す図。 表示モジュールの構成例を示す図。 電子機器の構成例を示す図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様に係る表示システムについて説明する。
＜表示システムの構成例＞
図１に、プロセッサ１１、制御部１２、表示部１３を有する表示システム１０の構成例を示す。表示システム１０は、所定の映像を表示するための信号（以下、映像信号ともいう）を生成し、当該映像信号に基づいて映像を表示する機能を有するシステムである。
プロセッサ１１は、表示システム１０のホストに相当し、制御部１２にデータＤｉを出力する機能を有する。データＤｉは、表示部１３に表示する映像に対応するデータ（以下、画像データともいう）であり、制御部１２における映像信号の生成に用いられる。
制御部１２は、映像信号を生成する機能と、表示部１３に表示される映像を制御する機能を有する。制御部１２は半導体装置によって構成することができるため、以下、制御部１２を半導体装置１２ともいう。半導体装置１２は、画像処理部２０、駆動回路３０、タイミングコントローラ４０を有する。
表示部１３は、制御部１２から入力される映像信号を用いて、映像を表示する機能を有する。表示部１３は、複数の画素５１を有する画素群５０、駆動回路６０を有する。
画像処理部２０は、データＤｉに基づいて映像信号を生成する機能を有する。画像処理部２０は、データＤｉが入力されるプロセッサ２１と、プロセッサ２１と接続された補正回路２２を有する。
プロセッサ２１は、画像処理部２０に含まれる各種の回路の動作を制御して、映像信号を生成する機能を有する。プロセッサ２１によって生成された映像信号は、信号ＳＤとして駆動回路３０に出力される。
補正回路２２は、プロセッサ２１から入力されるデータＤｉｎに対して、補正処理を行う機能を有する。具体的には、補正回路２２はガンマ補正を行う機能を有する。そして、補正回路２２においてガンマ補正が行われたデータは、データＤｏｕｔとしてプロセッサ２１に出力される。これにより、プロセッサ２１はガンマ補正が行われた映像信号を駆動回路３０に出力することができる。
駆動回路３０は、信号ＳＤを表示部１３に供給する機能を有する。画像処理部２０から駆動回路３０に信号ＳＤが入力されると、信号ＳＤが駆動回路３０から画素群５０に所定のタイミングで出力される。表示部１３に信号ＳＤが入力されると、表示部１３は信号ＳＤに基づいて所定の映像を表示する。なお、駆動回路３０は表示部１３に設けられていてもよい。
タイミングコントローラ４０は、タイミング信号を生成する機能を有する。タイミングコントローラ４０で生成されたタイミング信号は、駆動回路３０が信号ＳＤを出力するタイミングの制御や、駆動回路６０が信号ＧＳを出力するタイミングの制御などに用いられる。
画素群５０は、複数の画素５１によって構成され、映像を表示する機能を有する。画素５１はそれぞれ表示素子を有し、所定の階調を表示する機能を有する。複数の画素５１が所定の階調を表示することにより、画素群５０に所定の映像が表示される。
画素５１が有する表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。
また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。
駆動回路６０は、所定の画素５１を選択するための信号（以下、選択信号ともいう）である信号ＧＳを供給する機能を有する。選択信号が供給された画素５１に映像信号が供給されることにより、画素５１に所定の階調が表示される。
ここで、信号ＳＤの値と画素５１に表示される階調の関係は、画素５１の回路構成や表示素子の特性などの影響により、必ずしも比例関係とはならない。すなわち、信号ＳＤが示す値が直接的に画素５１の階調の値に反映されない場合がある。そのため、画素５１の階調を正確に制御するためには、補正回路２２においてガンマ補正を行うことにより、画素５１の特性を信号ＳＤに反映させることが好ましい。
図２に、ガンマ補正の例を示す。図２（Ａ）は、補正回路２２に入力されるデータＤｉｎと、補正回路２２から出力されるデータＤｏｕｔの関係を示すグラフである。補正回路２２は、データＤｉｎにガンマ補正を施すことにより、データＤｏｕｔに変換する機能を有する。図２（Ａ）における破線はガンマ補正を行っていない場合のグラフであり、実線はガンマ補正を行った場合のグラフの例を示す。図２（Ａ）の実線で示される特性を得るための具体的なガンマ補正の方法を、図２（Ｂ）、（Ｃ）に示す。
図２（Ｂ）は、補正回路２２に入力され得るデータＤｉｎの値それぞれに対応するデータＤｏｕｔの値を、予め補正回路２２に格納しておき、入力されたデータＤｉｎに応じて特定の値のデータＤｏｕｔを出力する方法である。この方法を用いる場合、入力データと出力データの対応を表すルックアップテーブルが、補正回路２２に設けられた記憶装置に格納されている。そして、図２（Ｂ）に示すように、入力されたデータＤｉｎそれぞれの値が、ルックアップテーブルに従って所定の値に補正され（図中の白丸から黒丸に補正）、データＤｏｕｔとして出力される。以下、このようなガンマ補正をテーブル近似という。
テーブル近似を行うためには、データＤｉｎの値とデータＤｏｕｔの値を対応づけるルックアップテーブルを記憶装置に格納する必要があり、記憶装置において読み書きが行われるデータの量が比較的多くなる。そのため、記憶装置の消費電力の増加、又は面積の増大を招く場合がある。しかながら、データＤｉｎの値を個別に補正をすることができるため、精度の高いガンマ補正を行うことができる。よって、表示部１３に表示される映像の品質を向上させることができる。
一方、図２（Ｃ）は、補正回路２２に入力され得るデータＤｉｎの範囲を複数の領域に区分し、入力されたデータＤｉｎの値を各領域の近似直線から算出される値に補正する方法である。具体的には、まず、図２（Ａ）に示す実線を複数の領域（ここでは４つの領域Ａ乃至Ｄ）に区分し、各領域の曲線を直線（ここでは４つの直線ａ乃至ｄ）で近似する。そして、補正回路２２に入力されたデータＤｉｎの値は、データＤｉｎが属する領域の近似直線に代入され、データＤｏｕｔが出力される。以下、このような補正を折れ線近似という。
なお、領域の区分数は特に限られない。区分数が多いほど補正の精度は向上し、区分数が少ないほど簡易に補正を行うことができる。
折れ線近似はデータＤｏｕｔの値を近似直線から算出する方法であるため、補正の精度は、データＤｉｎの値に応じたデータＤｏｕｔの値を直接出力するテーブル近似に劣る。しかしながら、補正に必要なデータの量はテーブル近似よりも少なく、データの読み書きに要する電力を削減できるため、補正回路２２の消費電力を抑えることができる。
ここで、本発明の一態様において、補正回路２２は回路構成を変更することが可能な回路であるプログラマブルロジックデバイス（ＰＬＤ）を有する。ＰＬＤとしては、ＳＰＬＤ、ＣＰＬＤ、ＧＡＬ、ＦＰＧＡなどを自由に用いることができる。そして、ＰＬＤを再構成することにより、補正回路２２において複数の種類のガンマ補正を行うことができる。これにより、例えば、テーブル近似と折れ線近似を選択的に用いることができ、映像の品質の向上と消費電力の低減を両立することができる。
また、補正回路２２に異なる種類のガンマ補正回路を独立して複数設ける場合、補正回路２２の面積が増大する。しかしながら、本発明の一態様においては、ＰＬＤの再構成によって複数の種類のガンマ補正回路を実現することができるため、面積の増加を抑えることができる。
補正回路２２において２種類以上のガンマ補正を行う場合、補正回路２２に設けられたＰＬＤにはマルチコンテキスト方式を用いることが好ましい。具体的には、ガンマ補正回路の構成に対応するコンフィギュレーションデータのセットを複数用意しておき、ＰＬＤに格納するコンフィギュレーションデータのセットを切り替えることにより、ガンマ補正回路の構成を高速で切り替える方式を用いることが好ましい。図３に、マルチコンテキスト方式を用いたＰＬＤの構成例を示す。
図３（Ａ）に、複数のコンテキストを有するＰＬＤを備えた補正回路２２を示す。ここでは、ＰＬＤが２つのコンテキスト（ｃｏｎｔｅｘｔ［０］、［１］）を有する構成例を示す。ＰＬＤには、テーブル近似を行うガンマ補正回路を構成するためのコンフィギュレーションデータ（Ｄｔａｂ）、又は、折れ線近似を行うガンマ補正回路を構成するためのコンフィギュレーションデータ（Ｄｌｉｎ）が、選択的に入力される。データＤｔａｂとデータＤｌｉｎの選択は、マルチプレクサＭＵＸによって行われる。
ｃｏｎｔｅｘｔ［０］が選択され、ＰＬＤにデータＤｔａｂが入力されると、ＰＬＤはｃｏｎｔｅｘｔ［０］を用いてテーブル近似を行うガンマ補正回路として機能する。一方、ｃｏｎｔｅｘｔ［１］が選択され、ＰＬＤにデータＤｌｉｎが入力されると、ＰＬＤはｃｏｎｔｅｘｔ［１］を用いて折れ線近似を行うガンマ補正回路として機能する。これにより、ＰＬＤが行うガンマ補正の切り替えを行うことができる。
なお、ＰＬＤにおいて行われる複数のガンマ補正は、補正の内容が異なっていればよく、テーブル近似と折れ線近似に限られない。例えば、図３（Ｂ）に示すように、特性の異なる２種類のテーブル近似に対応するコンフィギュレーションデータ（Ｄｔａｂ＿ａ又はＤｔａｂ＿ｂ）がＰＬＤに入力される構成とすることもできる。また、図３（Ｃ）に示すように、区分数の異なる２種類の折れ線近似に対応するコンフィギュレーションデータ（Ｄｌｉｎ＿ａ又はＤｌｉｎ＿ｂ）がＰＬＤに入力される構成とすることもできる。また、ＰＬＤのコンテキスト数を３以上にし、ＰＬＤによって３種類以上のガンマ補正回路を構成することもできる。
図１に示すプロセッサ１１から補正回路２２には、ＰＬＤのコンフィギュレーションデータに対応するデータＤｃｏｎ、ＰＬＤのコンテキストを選択する信号に対応する信号Ｓｃｏｎ、補正回路２２が有する記憶回路に記憶されるデータに対応するデータＤｍｅｍが入力される。テーブル近似に用いられるルックアップテーブルに含まれるデータは、データＤｍｅｍに対応する。
以上のように、補正回路２２にＰＬＤを設けることにより、ＰＬＤに入力されるコンフィギュレーションデータに応じて、内容の異なるガンマ補正を行うことができる。これにより、複数の種類のガンマ補正を使い分けることができ、映像の品質の向上と消費電力の低減を図ることができる。また、補正回路２２の面積の削減を図ることができる。
＜補正回路の構成例＞
次に、補正回路２２の具体的な構成例について説明する。図４に、補正回路２２の構成例を示す。
補正回路２２は、ＰＬＤ１００、記憶装置１６０、スイッチ回路１７０を有する。ＰＬＤ１００は、データＤｉｎに対してガンマ補正を行い、データＤｏｕｔとして出力する機能を有する。
記憶装置１６０は、ガンマ補正に用いられるデータを記憶する機能を有する。記憶装置１６０に記憶されるデータＤｍｅｍは、プロセッサ１１から入力される。テーブル近似を行う際のルックアップテーブルなどが、データＤｍｅｍとして記憶装置１６０に入力される。
スイッチ回路１７０は、記憶装置１６０への電力の供給を制御する機能を有する。ＰＬＤ１００から入力される制御信号（信号Ｓｐｃ）に基づいて、記憶装置１６０への電力供給の有無が決定される。記憶装置１６０を使用しない期間においては、信号Ｓｐｃによってスイッチ回路１７０をオフ状態とし、記憶装置１６０への電力の供給を停止することができる。これにより、補正回路２２の消費電力を低減することができる。
なお、記憶装置１６０をＯＳトランジスタを用いて構成することにより、記憶装置１６０への電力の供給が停止された期間においても、データを保持することができる。ＯＳトランジスタを用いた記憶装置の構成例の詳細については、実施の形態２で説明する。
ＰＬＤ１００は、制御回路１１０、アレイ１２０、駆動回路１３０、駆動回路１４０、入出力回路１５０を有する。制御回路１１０は、アレイ１２０の構成を制御する機能を有する。具体的には、制御回路１１０は、プロセッサ１１から入力されるデータＤｃｏｎ、信号Ｓｃｏｎに基づいて、ＰＬＤ１００の再構成の要否の判別、補正に用いるコンテキストの指定、及び駆動回路１４０へのコンフィギュレーションデータの送信などを行う機能を有する。
アレイ１２０は、複数のプログラム可能な論理素子（ＬＥ）と、ＬＥ間に設けられたプログラム可能なスイッチ（ＲＳ）を有する。ＬＥが有する記憶素子に格納されたデータを変更することにより、ＬＥの機能を変更することができる。また、ＲＳが有する記憶素子に格納されたデータを変更することにより、ＬＥ間の接続状態を変更することができる。
なお、本明細書等において、ＬＥの機能を制御するデータ、又はＬＥ間の接続状態を制御するデータをコンフィギュレーションデータといい、コンフィギュレーションデータが記憶される記憶素子をコンフィギュレーションメモリという。また、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータを更新することを再構成という。
なお、コンフィギュレーションメモリをＯＳトランジスタを用いて構成することにより、ＰＬＤへの電力の供給が停止された期間においても、データを保持することができる。よって、ＰＬＤのパワーゲーティングを行うことができる。ＯＳトランジスタを用いたコンフィギュレーションメモリの構成例の詳細については、実施の形態２で説明する。
駆動回路１３０は、ＬＥ又はＲＳを選択するための信号を生成する機能を有する。駆動回路１４０は、制御回路１１０から入力されたコンテキストを選択する信号、又はコンフィギュレーションデータを、アレイ１２０に出力する機能を有する。コンテキストを選択する信号がアレイ１２０に入力されることにより、アレイ１２０に含まれるコンテキストの選択が行われる。また、駆動回路１３０によって選択されたＬＥ又はＲＳにコンフィギュレーションデータが入力されることにより、ＰＬＤ１００の再構成が行われる。
入出力回路１５０は、補正回路２２とプロセッサ２１の間のデータの入出力、及び、アレイ１２０と記憶装置１６０との間のデータの入出力を行う機能を有する。また、入出力回路１５０は、スイッチ回路１７０に信号Ｓｐｃを出力することにより、記憶装置１６０への電力の供給を制御する機能を有する。
アレイ１２０内に複数のコンテキスト（ｃｏｎｔｅｘｔ［０］、［１］）を構成し、それぞれのコンテキストが内容の異なるガンマ補正回路を構成する機能を有することにより、様々なガンマ補正を行う機能を有する補正回路２２が構成される。
＜ＰＬＤの動作例＞
次に、ＰＬＤ１００を用いて異なるガンマ補正を行う場合の動作例を、図５を用いて説明する。なお、図５にはスイッチ回路１７０としてトランジスタ１７１を用いた例を示している。また、ここでは、２つのコンテキスト（ｃｏｎｔｅｘｔ［０］、［１］）を用いてテーブル近似と折れ線近似を行う場合の動作例について説明する。
［テーブル近似］
図５（Ａ）に、ｃｏｎｔｅｘｔ［０］を用いてテーブル近似を行う際のＰＬＤ１００の動作例を示す。このときＰＬＤ１００には、ｃｏｎｔｅｘｔ［０］を指定する信号Ｓｃｏｎが入力される。また、データＤｃｏｎとして、ｃｏｎｔｅｘｔ［０］をテーブル近似を行う回路に再構成するためのコンフィギュレーションデータ（Ｄｔａｂ）が入力される。
記憶装置１６０には、テーブル近似を行うためのルックアップテーブルがデータＤｍｅｍとして入力され、格納される。また、トランジスタ１７１のゲートには、トランジスタ１７１をオン状態とする信号Ｓｐｃが入力される。これにより、記憶装置１６０に電源電位ＶＤＤが供給される。
信号Ｓｃｏｎによってｃｏｎｔｅｘｔ［０］が選択され、ＰＬＤ１００にデータＤｔａｂが入力されると、ＰＬＤ１００が再構成され、アレイ１２０にブロック１２１、１２２が構成される。そして、プロセッサ２１から入出力回路１５０を介してブロック１２１にデータＤｉｎが入力される。ここでブロック１２１は、データＤｉｎに対応するアクセス信号を、入出力回路１５０を介して記憶装置１６０に出力する。アクセス信号が入力された記憶装置１６０は、データＤｉｎに対応するデータＤｏｕｔをルックアップテーブルによって決定し、ブロック１２２に出力する。そして、ブロック１２２から入出力回路１５０を介してプロセッサ２１に、データＤｏｕｔが出力される。これにより、プロセッサ２１にテーブル近似が行われたデータを出力することができる。
［折れ線近似］
図５（Ｂ）に、ｃｏｎｔｅｘｔ［１］を用いて折れ線近似を行う際のＰＬＤ１００の動作例を示す。このときＰＬＤ１００には、ｃｏｎｔｅｘｔ［１］を指定する信号Ｓｃｏｎが入力される。また、データＤｃｏｎとして、ｃｏｎｔｅｘｔ［１］を折れ線近似を行う回路に再構成するためのコンフィギュレーションデータ（Ｄｌｉｎ）が入力される。
信号Ｓｃｏｎによってｃｏｎｔｅｘｔ［１］が選択され、ＰＬＤ１００にデータＤｌｉｎが入力されると、ＰＬＤ１００が再構成され、アレイ１２０にブロック１２３、１２４、１２５が構成される。そして、プロセッサ２１から入出力回路１５０を介してブロック１２３にデータＤｉｎが入力される。ここでブロック１２３は、データＤｉｎが属する折れ線近似の区分に対応する信号を、ブロック１２４に出力する。また、ブロック１２３はデータＤｉｎをブロック１２５に出力する。
ブロック１２４は、ブロック１２３から入力された信号に基づいて、データＤｉｎが属する区分の近似直線に対応するデータをブロック１２５に出力する。具体的には、折れ線近似における近似直線はｙ＝ａｘ＋ｂの式で表され、ブロック１２４には折れ線近似の区分数と同じ数のパラメータセット（ａ、ｂの値のセット）が保持されている。そして、ブロック１２３から信号が入力されると、ブロック１２４はデータＤｉｎが属する区分の近似曲線のａ、ｂの値をブロック１２５に出力する。
ブロック１２５は、ブロック１２３から入力されたデータＤｉｎと、ブロック１２４から入力されたａ、ｂの値から、補正後のデータの値を計算する。そして、その計算結果に対応する値をデータＤｏｕｔとして、入出力回路１５０を介してプロセッサ２１に出力する。これにより、プロセッサ２１に折れ線近似が行われたデータを出力することができる。
なお、折れ線近似を行う場合は、ルックアップテーブルのようなサイズの大きいデータは必要とされず、ブロック１２４に保持された近似直線のパラメータであるａ、ｂの値によってガンマ補正を行うことができるため、記憶装置１６０におけるデータの読み書きは行われない。そのため、折れ線近似を行う期間においては、トランジスタ１７１のゲートにトランジスタ１７１がオフ状態となる信号Ｓｐｃを入力することにより、記憶装置１６０への電力の供給を停止することができる。これにより、補正回路２２の消費電力を低減することができる。
以上の動作により、ＰＬＤ１００のコンテキストを切り替え、２種類のガンマ補正を行うことができる。
なお、トランジスタ１７１には、ＯＳトランジスタを用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができるため、金属酸化物を用いたトランジスタのオフ電流は極めて小さい。そのため、トランジスタ１７１にＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、電力のリークを抑制することができる。よって、補正回路２２の消費電力をより効果的に低減することができる。
［動的再構成］
図５に示すアレイ１２０は、一部の領域ごとに再構成を行うこともできる。例えば、図５（Ｂ）に示すブロック１２３乃至１２５をそれぞれ異なる領域に配置し、ブロックごとに再構成を行うことができる。この場合、図６（Ａ）に示すように、ブロック１２５がデータＤｏｕｔの算出及び出力を行っている期間に、ブロック１２４に新たなａ、ｂの値を入力して、近似直線の更新を行うことができる。これにより、ＰＬＤ１００の動的再構成を行うことができる。
また、あるコンテキストを用いてガンマ補正が行われている期間に、他のコンテキストの再構成を行うこともできる。例えば、図６（Ｂ）に示すように、ｃｏｎｔｅｘｔ［０］が選択され、テーブル近似が行われている期間に、ｃｏｎｔｅｘｔ［１］を構成するＬＥ及びＲＳに格納されたコンフィギュレーションデータを更新して、ガンマ補正の内容を変更することができる。
以上のように、マルチコンテキスト方式を用いたＰＬＤ１００によって、複数の種類のガンマ補正を行うことができる。
＜表示システムの変形例＞
次に、表示システムの変形例について説明する。ここでは、表示部が複数の画素群５０を有する構成について説明する。
図７に示す表示システム１０は、駆動回路３０、画素群５０、駆動回路６０が複数設けられている点において、図１と異なる。ここでは一例として、半導体装置１２が２つの駆動回路３０（３０ａ、３０ｂ）を有し、表示部１３が２つの画素群５０（５０ａ、５０ｂ）、２つの駆動回路６０（６０ａ、６０ｂ）を有する構成について説明するが、これらの回路の数は３以上であってもよい。
画像処理部２０は、駆動回路３０ａに出力する信号ＳＤ（ＳＤａ）と、駆動回路３０ｂに出力する信号ＳＤ（ＳＤｂ）を個別に生成する。そして、信号ＳＤａは画素群５０ａに供給され、信号ＳＤｂは画素群５０ｂに供給される。なお、駆動回路３０ａ、３０ｂには、タイミングコントローラ４０からタイミング信号が供給される。
画素群５０ａは複数の画素５１ａを有し、画素群５０ｂは複数の画素５１ｂを有する。また、駆動回路６０ａは画素群５０ａに選択信号（信号ＧＳａ）を供給する機能を有し、駆動回路６０ｂは画素群５０ｂに選択信号（信号ＧＳｂ）を供給する機能を有する。なお、駆動回路６０ａ、６０ｂには、タイミングコントローラ４０からタイミング信号が供給される。
このように、駆動回路３０、画素群５０、駆動回路６０を複数設けることにより、複数の画素群５０を用いて映像を表示することができる。
ここで、画素５１ａ、５１ｂは表示素子を有する。画素５１ａ、５１ｂが有する表示素子は、同じ種類のものであってもよいし、異なる種類のものであってもよい。また、画素５１ａと画素５１ｂはそれぞれ、複数の副画素を有していてもよい。
映像の表示には、画素群５０ａと画素群５０ｂの両方を用いてもよいし、一方のみを用いてもよい。両方を用いる場合、画素群５０ａと画素群５０ｂを用いて１つの映像を表示してもよいし、画素群５０ａと画素群５０ｂにそれぞれ異なる映像を表示してもよい。
映像の表示に画素群５０ａと画素群５０ｂの一方のみを用いる場合は、自動又は手動で、映像を表示する画素群５０を切り替えることができる。ここで、画素５１ａと画素５１ｂに異なる表示素子を設けることにより、画素群５０ａと画素群５０ｂに表示される映像の特性や品質などを異ならせることができる。この場合、表示を行う画素群５０を、周囲の環境、表示される映像の内容などに合わせて選択することができる。
例えば、画素５１ａに反射型の液晶素子を設け、画素５１ｂに発光素子を設けることができる。この場合、晴れの日の日中の屋外など外光が強い環境では、発光素子を光らせず、外光によって表示を行うことが可能な反射型の液晶素子のみで表示を行うことにより、消費電力を低減することができる。一方、夜間や暗所など外光が弱い環境では、発光素子を光らせて表示を行うことにより、視認性が高い映像を表示することができる。
また、反射型の液晶素子による映像の表示に、発光素子の発光を用いることにより、色調を補正することができる。例えば、夕暮れ時の赤みがかった環境において表示部１３に映像を表示する場合、反射型の液晶素子による表示のみではＢ（青）成分が不足する場合がある。このとき、発光素子を発光させることで、色調を補正することができる。
また、反射型の液晶素子は、表示の際に外光以外の光源が不要であるため、低消費電力で映像の表示を行うことができる。一方、発光素子は、液晶素子と比較して動作速度が速いため、表示の高速な切り替えが可能となる。ここで、例えば反射型の液晶素子には背景となる静止画や文字などを表示し、発光素子には動画などを表示することができる。これにより、消費電力の低減と高品質の映像の表示を両立させることが可能な表示システムを構成することができる。このような構成は、表示システムを教科書などの教材、又はノートなどとして利用する場合に適している。
さらに、反射型の液晶素子を用いて映像の表示を行う際、表示される映像の書き換え頻度を減らし、映像の書き換えが行われない期間において、駆動回路３０ａや、駆動回路６０ａの動作を停止することができる。これにより、消費電力をさらに低減することができる。
上記のような構成を用いる場合、画像処理部２０は、反射型の液晶素子用の映像信号（信号ＳＤａ）と、発光素子用の映像信号（信号ＳＤｂ）を生成する。なお、画像処理部２０は、外光の明るさに応じて、画素群５０ａのみを用いて表示を行うための映像信号、画素群５０ｂのみを用いて表示を行うための映像信号、画素群５０ａ、５０ｂを組み合わせて表示を行うための映像信号のいずれかを選択して生成することができる。
映像信号を生成する際、補正回路２２におけるガンマ補正は、画素の特性に合わせて行うことが好ましい。具体的には、反射型の液晶素子を有する画素５１ａの特性に適したガンマ補正を行なうことにより信号ＳＤａを生成し、発光素子を有する画素５１ｂの特性に適したガンマ補正を行なうことにより信号ＳＤｂを生成することが好ましい。そのため、補正回路２２は異なる２種類のガンマ補正を行う機能を有することが好ましい。
ここで、画像処理部２０は、ＰＬＤを用いて複数のガンマ補正を行う機能を有する。図８に、画像処理部２０の動作例を示す。例えば、信号ＳＤａを生成する際は、図８（Ａ）に示すようにｃｏｎｔｅｘｔ［１］を用いてガンマ補正を行い、信号ＳＤｂを生成する際は、図８（Ｂ）に示すようにｃｏｎｔｅｘｔ［０］を用いてガンマ補正を行うことができる。これにより、画素群５０ａ、５０ｂに適合したガンマ補正を行うことができる。
また、反射型の液晶素子を有する画素群５０ａを用いて静止画や文字などを表示し、発光素子を有する画素群５０ｂを用いて動画などを表示する場合は、信号ＳＤａの生成には消費電力が小さい折れ線近似を用い、信号ＳＤｂの生成には補正の精度が高いテーブル近似を用いることが好ましい。これにより、反射型の液晶素子による消費電力の低減と、発光素子による表示品質の向上を助長することができる。
なお、ここでは一例として、画素５１ａに反射型の液晶素子を設け、画素５１ｂに発光素子を設ける場合について説明したが、画素５１ａ、５１ｂに設ける表示素子は特に限定されず、自由に選択することができる。例えば、画素５１ａ、５１ｂの一方に透過型の液晶素子を設け、他方に反射型の液晶素子を設けることもできる。この場合、画素５１ａ、５１ｂを用いて半透過型の液晶素子を実現することができる。また、画素５１ａ、５１ｂにそれぞれ異なる種類の発光素子を設けることもできる。
以上の通り、本発明の一態様に係る表示システムは、ＰＬＤを用いて映像信号の補正を行うことができる。これにより、複数の種類の補正を行うことができ、表示部１３に表示される映像の内容や周囲の環境に合わせて、適切な補正を選択的に行うことができる。また、複数の補正回路を独立して設ける必要がないため、補正回路の面積の増加を抑えることができる。また、本発明の一態様に係る表示システムは、表示部が種類の異なる複数の表示素子を有する場合において、それぞれの表示素子に適した補正を行うことができる。
また、本発明の一態様に係る表示システムは、半導体装置にＯＳトランジスタを用いることにより、消費電力を低減することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置に用いることができるＰＬＤ及び記憶装置の構成例について説明する。
＜ＰＬＤの構成例＞
図９に、ＰＬＤ２００の構成を示す。ＰＬＤ２００は、上記実施の形態におけるＰＬＤ１００として用いることができる。なお、ＰＬＤ２００にはマルチコンテキスト方式を適用することができる。
ＰＬＤ２００は、ロジック部、入出力部、及び周辺回路部を有する。ロジック部は、ロジックアレイ（ＬＡ）２１１、２１２、スイッチアレイ（ＳＷＡ）２２１乃至２２３を有する。入出力部は、入出力アレイ（ＩＯＡ）２２４、２２５を有する。周辺回路部は、ロジック部および入出力部を駆動する機能を有する回路を有する。例えば周辺回路部は、クロック信号生成装置２３０、コンフィギュレーションコントローラ２３１、コンテキストコントローラ２３２、列ドライバ回路２３４、行ドライバ回路２３５を有する。
なお、コンフィギュレーションコントローラ２３１、コンテキストコントローラ２３２は図４における制御回路１１０に相当し、列ドライバ回路２３４、行ドライバ回路２３５はそれぞれ図４における駆動回路１４０、駆動回路１３０に対応する。
ＬＡ２１１、２１２はそれぞれ、複数のＬＥ２４０を有する。図９には、ＬＡ２１１が１０個のＬＥ２４０（ＬＥ＜００＞乃至＜０９＞）を有し、ＬＡ２１２が１０個のＬＥ２４０（ＬＥ＜１０＞乃至＜１９＞）を有する構成例を示しているが、ＬＥ２４０の数は自由に設定することができる。ＩＯＡ２２４、２２５は、ＰＬＤ２００の外部端子とＬＡ２１１、２１２との間の信号の入出力を制御する機能を有する。
ＩＯＡ２２４、２２５はそれぞれ、複数の入出力回路（ＩＯ）を有する。図９には、ＩＯＡ２２４が１０個の入出力回路（ＩＯ＜００＞乃至＜０９＞）を有し、ＩＯＡ２２５が１０個の入出力回路（ＩＯ＜１０＞乃至＜１９＞）を有する構成例を示している。ＩＯ＜００＞乃至＜１９＞は、それぞれ異なる外部端子と接続されている。
ＳＷＡ２２１乃至２２３はそれぞれ、複数のＲＳ２８０を有する。ＲＳ２８０内の表記は、その機能を表している。例えば、「ＬＥ０＊ ｔｏ ＩＯ００」とは、ＲＳ２８０が、ＬＥ＜００＞乃至＜０９＞の出力ノードと、ＩＯ＜００＞の入力ノードとの間のスイッチとしての機能を有することを示しており、ＲＳ２８０は、コンフィギュレーションデータ及びコンテキストを選択するデータ（以下、コンテキストデータともいう）に従って、ＬＥ＜００＞乃至＜０９＞とＩＯ＜００＞との接続関係を決定する。
クロック信号生成装置２３０は、ＰＬＤ２００内で使用される１または複数のクロック信号を生成する機能を有する。列ドライバ回路２３４は、コンフィギュレーションデータを生成する機能を有する。行ドライバ回路２３５は、コンフィギュレーションメモリを選択する信号を生成する機能を有する。コンフィギュレーションコントローラ２３１は、列ドライバ回路２３４および行ドライバ回路２３５を制御する機能を有する。コンテキストコントローラ２３２は、コンテキストデータを生成する機能を有する。
［ＬＥの構成例］
図１０に、ＬＥ２４０の構成例を示す。ＬＥ２４０はプログラム可能な論理回路であり、コンフィギュレーションメモリ部２５０、ロジックセル（ＬＣＥＬＬ）２６０を有する。
コンフィギュレーションメモリ部２５０は、コンフィギュレーションデータを格納する機能を有する。ＬＥ２４０の機能は、コンフィギュレーションメモリ部２５０に格納されたコンフィギュレーションデータに従って決定される。
ＬＥ２４０は、入力データＩＮに所定の論理演算を施したデータを生成し、これを出力データＯＵＴとして出力する機能を有する。ＬＥ２４０は、排他的論理和（ＸＯＲ）回路群２６１、ＬＵＴ２６２、キャリーロジック２６３、セレクタ（ＳＥＬ）２６４、フリップフロップ（ＦＦ）２６５、セレクタ（ＳＥＬ）２６６を有する。ＦＦ２６５はレジスタとしての機能を有する。ＦＦ２６５は、データが入力される端子Ｄ、リセット信号ＲＳＴが入力される端子ＸＲ、クロック信号ＣＬＫが入力される端子、データを出力する端子Ｑを有する。コンフィギュレーションメモリ部２５０から出力されるコンフィギュレーションデータによって、ＬＣＥＬＬ２６０の論理機能が制御される。
データＩＮは、ＲＳ２８０から入力される。また、データＯＵＴはＲＳ２８０に出力される。複数のＬＥ２４０によってキャリーチェーンを形成するため、複数のＬＥ２４０間でキャリー信号（ｃａｒｒｙ ｓｉｇｎａｌ）の入出力が行われる。また、複数のＬＥ２４０によってレジスタチェーンを形成するため、隣接するＬＥ２４０間でレジスタチェーン信号（ｒｅｇｉｓｔｅｒ ｃｈａｉｎ ｓｉｇｎａｌ）の入出力が行われる。
［コンフィギュレーションメモリの構成例］
ＰＬＤ２００が有するＬＥ２４０及びＲＳ２８０は、それぞれコンフィギュレーションメモリを有する。以下、ＬＥ２４０及びＲＳ２８０に用いることができるコンフィギュレーションメモリの構成例について説明する。
コンフィギュレーションメモリは、コンフィギュレーションデータを記憶する機能を有する記憶回路を有する。コンフィギュレーションメモリが有する記憶回路は、揮発性であっても不揮発性であってもよい。揮発性の記憶回路としては、例えば、ＳＲＡＭなどが挙げられる。また、不揮発性の記憶回路としては、例えば、フラッシュメモリ、強誘電体メモリ（ＦｅＲＡＭ）、磁気抵抗メモリ（ＭＲＡＭ）、相変化メモリ（ＰＲＡＭ）、抵抗変化型メモリ（ＲｅＲＡＭ）などが挙げられる。
ここで、記憶回路にはＯＳトランジスタを用いることが特に好ましい。コンフィギュレーションメモリにＯＳトランジスタを用いることにより、コンフィギュレーションデータを極めて長期間にわたって保持することができる。
図１１（Ａ）に、コンフィギュレーションメモリに用いることができる記憶回路の構成例を示す。記憶回路３００は、複数の回路３１０を有する。なお、図１１（Ａ）には一例として、２つの回路３１０（回路３１０［０］、［１］）を示しているが、回路３１０の個数はこれに限られない。回路３１０に所定のコンフィギュレーションデータを格納することにより、配線ＩＮと配線ＯＵＴの間の接続状態を制御することができる。そのため、記憶回路３００はＲＳ２８０に適用することができる。
回路３１０は、トランジスタ３１１、３１２、３１３、容量素子３１４を有する。ここではトランジスタ３１１、３１２、３１３をｎチャネル型としているが、これらのトランジスタはそれぞれｐチャネル型であってもよい。なお、「ＯＳ」の符号が付されたトランジスタはＯＳトランジスタである。
トランジスタ３１１のゲートは配線ＷＬと接続され、ソース又はドレインの一方はトランジスタ３１２のゲートおよび容量素子３１４の一方の電極と接続され、ソース又はドレインの他方は配線ＢＬと接続されている。トランジスタ３１２のソース又はドレインの一方は配線ＩＮと接続され、ソース又はドレインの他方はトランジスタ３１３のソース又はドレインの一方と接続されている。トランジスタ３１３のゲートは配線ＣＴＸと接続され、ソース又はドレインの他方は配線ＯＵＴと接続されている。容量素子３１４の他方の電極は、所定の電位が供給される配線と接続されている。ここで、トランジスタ３１１のソース又はドレインの一方、トランジスタ３１２のゲート、および容量素子３１４の一方の電極と接続されたノードを、ノードＮ１とする。
次に、回路３１０の動作について説明する。まず、配線ＷＬの電位を制御してトランジスタ３１１をオン状態とする。これにより、配線ＢＬの電位がノードＮ１に与えられる（コンフィギュレーションデータの書き込み）。なお、配線ＷＬは行ドライバ回路２３５（図９参照）と接続されており、配線ＷＬの電位は行ドライバ回路２３５によって制御することができる。
その後、配線ＷＬの電位を制御してトランジスタ３１１をオフ状態とする。これにより、ノードＮ１が浮遊状態となり、ノードＮ１の電位が保持される（コンフィギュレーションデータの保持）。ここで、配線ＩＮと配線ＯＵＴ間に設けられたトランジスタ３１２の導通状態は、ノードＮ１の電位によって決定される。そのため、ノードＮ１の電位を制御することにより配線ＩＮと配線ＯＵＴ間の導通状態を制御することができる。このような回路３１０を有する記憶回路３００は、配線間の導通状態を制御するスイッチとしての機能を有するため、ＲＳ２８０のコンフィギュレーションメモリに用いることができる。記憶回路３００をＲＳ２８０のコンフィギュレーションメモリに用いる場合、配線ＩＮと配線ＯＵＴはそれぞれ、ＩＯ又はＬＥ２４０と接続される。
なお、記憶回路３００は回路３１０［０］及び回路３１０［１］を有し、両者は配線ＯＵＴを共有している。そして、配線ＣＴＸ［０］、［１］に所定の電位を供給することにより、回路３１０［０］又は回路３１０［１］の一方を選択することができる。これにより、記憶回路３００をマルチコンテキスト方式のコンフィギュレーションメモリとして用いることができる。
具体的には、ｃｏｎｔｅｘｔ［０］を選択する場合、配線ＣＴＸ［０］を制御して回路３１０［０］のトランジスタ３１３をオン状態とする。また、配線ＣＴＸ［１］を制御して回路３１０［１］のトランジスタ３１３をオフ状態とする。これにより、配線ＩＮと配線ＯＵＴ間の導通状態は、回路３１０［０］のノードＮ１の電位によって制御される。一方、ｃｏｎｔｅｘｔ［１］を選択する場合は、配線ＣＴＸ［０］を制御して回路３１０［０］のトランジスタ３１３をオフ状態とする。また、配線ＣＴＸ［１］を制御して回路３１０［１］のトランジスタ３１３をオン状態とする。これにより、配線ＩＮと配線ＯＵＴ間の導通状態は、回路３１０［１］のノードＮ１の電位によって制御される。このように、配線ＣＴＸ［０］、［１］の電位を制御することにより、配線ＩＮと配線ＯＵＴの間の導通状態を制御するコンテキストを選択することができる。
ここで、トランジスタ３１１はＯＳトランジスタであり、オフ電流が極めて小さい。そのため、トランジスタ３１１がオフ状態である期間において、ノードＮ１の電位を長時間にわたって維持することができる。これにより、コンフィギュレーションデータの更新の頻度を大幅に減らすことができ、ＰＬＤ２００の消費電力を削減することができる。また、回路３１０への電力の供給が停止された期間においても、コンフィギュレーションデータを長期間保持することができる。
また、ＯＳトランジスタを用いることにより、少ないトランジスタ数（回路３１０においては３個）で回路３１０を構成することができる。これにより、ＰＬＤ２００の面積を縮小することができる。また、ＯＳトランジスタは他のトランジスタ上に積層することができる。そのため、トランジスタ３１１をトランジスタ３１２又はトランジスタ３１３上に積層し、回路３１０の面積を縮小することができる。これにより、ＰＬＤ２００の面積をさらに縮小することができる。
また、ＰＬＤ２００にマルチコンテキスト方式を用いる場合、コンフィギュレーションメモリには複数のコンテキストに対応するコンフィギュレーションデータを格納する必要があるため、コンフィギュレーションメモリの面積が大幅に増大する可能性がある。しかしながら、上記の通りＯＳトランジスタを有する記憶回路３００を用いることにより、コンフィギュレーションメモリの面積の増加を抑えることができる。そのため、ＯＳトランジスタをマルチコンテキスト方式のＰＬＤ２００に用いることは特に好ましい。
なお、図１１（Ａ）において、ＯＳトランジスタ以外のトランジスタの材料は特に限定されない。例えば、チャネル形成領域が単結晶半導体を有する基板の一部に形成されるトランジスタ（以下、単結晶トランジスタともいう）を用いてもよい。単結晶半導体を有する基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などがあげられる。単結晶トランジスタは高速な動作が可能であるため、記憶回路に単結晶トランジスタを用いることにより、記憶回路の動作速度を向上させることができる。また、ＯＳトランジスタ以外のトランジスタには、金属酸化物以外の材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。金属酸化物以外の材料としては、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体などがあげられる。これらの半導体は、単結晶半導体であってもよいし、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体であってもよい。これらのトランジスタは、以下の説明におけるＯＳトランジスタ以外のトランジスタにも用いることができる。
また、図１１（Ｂ）に、回路３１０の他の構成例を示す。図１１（Ｂ）に示す回路３１０は、図１１（Ａ）における容量素子３１４の代わりに回路３１５が設けられた構成を有する。回路３１５はインバータループを構成しており、ノードＮ１の電位は回路３１５によってハイレベル又はローレベルに維持される。なお、トランジスタ３１１には上記のＯＳトランジスタ以外のトランジスタを用いることができる。この場合、回路３１０は揮発性となる。
また、図１２に、コンフィギュレーションメモリに用いることができる他の記憶回路の構成例を示す。記憶回路３０１は回路３２０を有する。なお、図１２には一例として、２つの回路３２０（回路３２０［０］、［１］）を示しているが、回路３２０の個数はこれに限られない。
回路３２０は、トランジスタ３２１、３２２、容量素子３２３、トランジスタ３２４、３２５、容量素子３２６、トランジスタ３２７を有する。ここでは、トランジスタ３２１、３２２、３２４、３２５、３２７をｎチャネル型としているが、トランジスタ３２１、３２２、３２４、３２５、３２７はそれぞれｐチャネル型であってもよい。
トランジスタ３２１のゲートは配線ＷＬと接続され、ソース又はドレインの一方はトランジスタ３２２のゲートおよび容量素子３２３の一方の電極と接続され、ソース又はドレインの他方は配線ＢＬと接続されている。トランジスタ３２２のソース又はドレインの一方は所定の電位（ここでは高電源電位ＶＤＤ）が供給される配線と接続され、ソース又はドレインの他方はトランジスタ３２７のソース又はドレインの一方と接続されている。容量素子３２３の他方の電極は、所定の電位が供給される配線と接続されている。また、トランジスタ３２４のゲートは配線ＷＬと接続され、ソース又はドレインの一方はトランジスタ３２５のゲートおよび容量素子３２６の一方の電極と接続され、ソース又はドレインの他方は配線ＢＬｂと接続されている。トランジスタ３２５のソース又はドレインの一方は所定の電位（ここでは低電源電位ＶＳＳ、例えば接地電位）が供給される配線と接続され、ソース又はドレインの他方はトランジスタ３２７のソース又はドレインの一方と接続されている。容量素子３２６の他方の電極は、所定の電位が供給される配線と接続されている。トランジスタ３２７のゲートは配線ＣＴＸと接続され、ソース又はドレインの他方は配線ＯＵＴと接続されている。
ここで、トランジスタ３２１のソース又はドレインの一方、トランジスタ３２２のゲート、および容量素子３２３の一方の電極と接続されたノードを、ノードＮ２とする。また、トランジスタ３２４のソース又はドレインの一方、トランジスタ３２５のゲート、および容量素子３２６の一方の電極と接続されたノードを、ノードＮ３とする。なお、配線ＢＬｂには、配線ＢＬに供給される信号の反転信号が供給される。
ノードＮ２又はノードＮ３の一方にはハイレベルの電位、他方にはローレベルの電位が、コンフィギュレーションデータとして格納される。そのため、トランジスタ３２２又はトランジスタ３２５の一方はオン状態となり、他方はオフ状態となる。よって、ハイレベル又はローレベルの電位を配線ＯＵＴに選択的に供給することができる。このような回路３２０を有する記憶回路３０１は、配線ＯＵＴに出力される論理値を制御する機能を有するため、ＬＥ２４０のコンフィギュレーションメモリに用いることができる。記憶回路３０１をＬＥ２４０のコンフィギュレーションメモリに用いる場合、配線ＯＵＴは他の論理回路やＲＳ２８０などに接続される。なお、ノードＮ２及びノードＮ３へのコンフィギュレーションデータの格納は、図１１（Ａ）の回路３１０と同様の動作により行うことができる。
なお、記憶回路３０１は回路３２０［０］及び回路３２０［１］を有し、両者は配線ＯＵＴを共有している。そして、配線ＣＴＸ［０］、［１］に所定の電位を供給することにより、回路３２０［０］又は回路３２０［１］の一方を選択することができる。これにより、記憶回路３００をマルチコンテキスト方式のコンフィギュレーションメモリとして用いることができる。
具体的には、ｃｏｎｔｅｘｔ［０］を選択する場合、配線ＣＴＸ［０］を制御して回路３２０［０］のトランジスタ３２７をオン状態とする。また、配線ＣＴＸ［１］を制御して回路３２０［１］のトランジスタ３２７をオフ状態とする。これにより、配線ＯＵＴの電位は、回路３２０［０］のノードＮ２及びノードＮ３の電位によって制御される。一方、ｃｏｎｔｅｘｔ［１］を選択する場合は、配線ＣＴＸ［０］を制御して回路３２０［０］のトランジスタ３２７をオフ状態とする。また、配線ＣＴＸ［１］を制御して回路３２０［１］のトランジスタ３２７をオン状態とする。これにより、配線ＯＵＴの電位は、回路３２０［１］のノードＮ２及びノードＮ３の電位によって制御される。このように、配線ＣＴＸ［０］、［１］の電位を制御することにより、配線ＯＵＴの電位を制御するコンテキストを選択することができる。
回路３２０には、トランジスタ３２１、３２４としてＯＳトランジスタが用いられている。そのため、回路３２０においても回路３１０と同様に、消費電力の削減及び面積の縮小を図ることができる。
また、記憶回路３０１は、回路３３０を有していてもよい。回路３３０は、インバータ３３１、トランジスタ３３２を有する。インバータ３３１の入力端子は配線ＯＵＴと接続され、出力端子はトランジスタ３３２のゲートと接続されている。トランジスタ３３２のソース又はドレインの一方は配線ＯＵＴと接続され、他方は所定の電位が供給される配線（ここでは高電源電位ＶＤＤ）と接続されている。回路３３０は、配線ＯＵＴの電位を保持する機能を有しており、配線ＯＵＴがフロート状態となることを防ぐことができる。これにより、配線ＯＵＴの電位が中間電位になるのを防ぐことができ、配線ＯＵＴと接続された回路素子における貫通電流の発生を防止することができる。
なお、図１２においては、トランジスタ３２１のゲートとトランジスタ３２４のゲートは同一の配線ＷＬと接続されているが、異なる配線ＷＬと接続されていてもよい。
また、本実施の形態で説明したＯＳトランジスタは、一対のゲートを有していてもよい。図１１（Ａ）における回路３１０を例として、ＯＳトランジスタに一対のゲートが設けられた構成を図１３に示す。なお、トランジスタが一対のゲートを有する場合、一方のゲートをフロントゲート又は単にゲートと呼び、他方のゲートをバックゲートと呼ぶことができる。
図１３（Ａ）に示すトランジスタ３１１はバックゲートを有し、バックゲートはフロントゲートと接続されている。この場合、フロントゲートの電位とバックゲートの電位は等しくなり、トランジスタ３１１のオン電流が向上する。
図１３（Ｂ）に示すトランジスタ３１１は、バックゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタ３１１の閾値電圧を制御することができる。なお、配線ＢＧＬは行ドライバ回路２３５（図９参照）と接続することができ、配線ＢＧＬの電位は行ドライバ回路２３５によって制御することができる。また、配線ＢＧＬは同一の行の回路３１０において共有されている。
なお、図１３においては、一例として回路３１０が有するトランジスタ３１１にバックゲートを設けた構成を示したが、本実施の形態におけるＯＳトランジスタにはいずれも、同様にバックゲートを設けることができる。
上記のように、本発明の一態様においては、ＯＳトランジスタをコンフィギュレーションメモリに用いることにより、ＰＬＤの面積の縮小及び消費電力の低減を実現することができる。
＜記憶装置の構成例＞
次に、上記実施の形態で用いることができる記憶装置の構成例について説明する。
図１４（Ａ）に、記憶装置３５０の構成例を示す。記憶装置３５０は、上記実施の形態における記憶装置１６０として用いることができる。記憶装置３５０は、セルアレイ３６０、駆動回路３７０、駆動回路３８０を有する。また、セルアレイ３６０は、複数のメモリセル３９０を有する。ここでは、セルアレイ３６０が（ｎ＋１）×（ｍ＋１）個のメモリセル３９０（３９０［０，０］乃至［ｎ，ｍ］）を有する構成を示している（ｎ、ｍは自然数）。
図４に示す記憶装置１６０は、スイッチ回路１７０がオフ状態である期間において、電力の供給が停止される。そのため、メモリセル３９０は、電力の供給が停止された期間においてもデータを保持することが可能な構成とすることが好ましい。
ここで、ＯＳトランジスタはオフ電流が極めて小さいため、メモリセル３９０に用いるトランジスタとして好適である。具体的には、図１４（Ｂ）に示すように、メモリセル３９０にＯＳトランジスタであるトランジスタ３９１、容量素子３９２を設けることが好ましい。
トランジスタ３９１のソースまたはドレインは容量素子３９２と接続されている。ここで、トランジスタ３９１のソースまたはドレインの一方および容量素子３９２の一方の電極と接続されたノードを、ノードＮ１１とする。
ノードＮ１１には、メモリセル３９０に保持される電位が、トランジスタ３９１を介して配線ＢＬなどから供給される。そして、トランジスタ３９１がオフ状態となると、ノードＮ１１が浮遊状態となり、ノードＮ１１の電位が保持される。ここで、ＯＳトランジスタであるトランジスタ３９１のオフ電流は極めて小さいため、ノードＮ１１の電位を長期間にわたって保持することが可能となる。なお、トランジスタ３９１の導通状態は、トランジスタ３９１のゲートと接続された配線に所定の電位を供給することにより、制御することができる。
ノードＮ１１に保持する電位は、２値（ハイレベルおよびローレベル）の電位であってよいし、３値以上の電位であってもよい。特に、ノードＮ１１に保持される電位が３値以上の場合、保持される電位の間隔が狭くなるため、微小な電荷のリークがデータの変動の原因になり得る。しかしながら、ＯＳトランジスタはオフ電流が極めて小さいため、ノードＮ１１からの電荷のリークを極めて小さく抑えることができる。従って、ノードＮ１１に３値以上の電位を保持する場合、トランジスタ３９１をＯＳトランジスタとすることは特に好ましい。
また、ＯＳトランジスタは、Ｓｉトランジスタ等と比べて耐圧性が高い。そのため、トランジスタ３９１をＯＳトランジスタとすることにより、ノードＮ１１に保持される電位の範囲を広げることができる。従って、メモリセル３９０に保持するデータの数を増加させることができる。例えば、ノードＮ１１には、１６値の電位を保持することができる。この場合、メモリセルには４ビットのデータを記憶することができる。
なお、ＯＳトランジスタには、バックゲートを設けてもよい。図１４（Ｃ）、（Ｄ）に、トランジスタ３９１にバックゲートを設けた構成の例を示す。図１４（Ｃ）に示すトランジスタ３９１のバックゲートは、トランジスタ３９１のフロントゲートと接続されている。図１４（Ｄ）に示すトランジスタ３９１のバックゲートは、所定の電位が供給される配線と接続されている。
このように、メモリセル３９０にＯＳトランジスタを用いることにより、メモリセル３９０に記憶されたデータを長期間保持することができ、信頼性が高い半導体装置を提供することができる。以下、メモリセル３９０の具体的な構成例について説明する。
図１５（Ａ）に、メモリセル３９０の構成例を示す。図１５（Ａ）に示すメモリセル３９０は、トランジスタ３９３、３９４、容量素子３９５を有する。なお、トランジスタ３９３はＯＳトランジスタとする。また、ここではトランジスタ３９４をｎチャネル型としているが、ｐチャネル型であってもよい。
トランジスタ３９３のゲートは配線ＷＷＬと接続され、ソースまたはドレインの一方はトランジスタ３９４のゲートおよび容量素子３９５の一方の電極と接続され、ソースまたはドレインの他方は配線ＢＬと接続されている。トランジスタ３９４のソースまたはドレインの一方は配線ＳＬと接続され、ソースまたはドレインの他方は配線ＢＬと接続されている。容量素子の他方の電極は、配線ＲＷＬと接続されている。ここで、トランジスタ３９３のソースまたはドレインの一方、トランジスタ３９４のゲート、および容量素子３９５の一方の電極と接続されたノードを、ノードＮ１２とする。
配線ＷＷＬは、書き込みを行うメモリセル３９０に選択信号を伝える機能を有する配線であり、配線ＲＷＬは、読み出しを行うメモリセル３９０に選択信号を伝える機能を有する配線であり、配線ＢＬは、メモリセル３９０に書き込むデータに対応する電位（以下、書き込み電位ともいう）、またはメモリセル３９０に記憶されたデータに対応する電位（以下、読み出し電位ともいう）を伝える機能を有する配線であり、配線ＳＬは、所定の電位が供給される配線である。所定の電位は、固定電位でもよいし、異なる２以上の電位であってもよい。なお、配線ＷＷＬおよび配線ＲＷＬは、図１４（Ａ）における配線ＷＬに対応し、駆動回路３７０と接続されている。配線ＳＬは、駆動回路３７０または駆動回路３８０と接続されていてもよいし、駆動回路３７０や駆動回路３８０とは別に設けられた電源線と接続されていてもよい。
トランジスタ３９３にＯＳトランジスタを用いることにより、トランジスタ３９３をオフ状態とした際、ノードＮ１２の電位を極めて長時間にわたって保持することができる。
次に、図１５（Ａ）に示すメモリセル３９０の動作について説明する。まず、配線ＷＷＬの電位を、トランジスタ３９３がオン状態となる電位にして、トランジスタ３９３をオン状態とする。これにより、配線ＢＬの電位がノードＮ１２に与えられる。すなわち、トランジスタ３９４のゲート電極には所定の電荷が与えられる（データの書き込み）。
その後、配線ＷＷＬの電位をトランジスタ３９３がオフ状態となる電位にして、トランジスタ３９３をオフ状態とすることにより、ノードＮ１２が浮遊状態となり、ノードＮ１２の電位が保持される（データの保持）。
次に、配線ＳＬの電位を一定の電位に維持した上で、配線ＲＷＬの電位を所定の電位とすると、ノードＮ１２に保持された電荷の量に応じて、配線ＢＬは異なる電位となる。一般に、トランジスタ３９４をｎチャネル型とすると、トランジスタ３９４のゲートの電位がハイレベルである場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３９４のゲートの電位がローレベルである場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３９４をオン状態とするために必要な配線ＲＷＬの電位をいうものとする。したがって、配線ＲＷＬの電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＮ１２の電位を判別することができる。例えば、ノードＮ１２の電位がハイレベルである場合には、配線ＲＷＬの電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３９４はオン状態となる。一方、ノードＮ１２の電位がローレベルである場合には、配線ＲＷＬの電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３９４はオフ状態のままとなる。このため、配線ＢＬの電位を読み出すことにより、メモリセル３９０に記憶されているデータの読み出しが可能となる。
データの読み出しを行わない場合には、ノードＮ１２の電位に関わらずトランジスタ３９４がオフ状態となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を配線ＲＷＬに与えればよい。
また、データの書き換えは、上記データの書き込みおよび保持と同様の動作により行うことができる。具体的には、配線ＷＷＬの電位を、トランジスタ３９３がオン状態となる電位にして、トランジスタ３９３をオン状態とする。これにより、書き換えるデータに対応する配線ＢＬの電位がノードＮ１２に与えられる。その後、配線ＷＷＬの電位を、トランジスタ３９３がオフ状態となる電位にして、トランジスタ３９３をオフ状態とすることにより、ノードＮ１２が浮遊状態となり、ノードＮ１２には書き換えたデータに対応する電位が保持される。
トランジスタ３９３はＯＳトランジスタであり、オフ電流が極めて小さいため、保持期間においてノードＮ１２の電位を長時間にわたって維持することができる。そのため、メモリセル３９０への電力の供給が停止された期間においても、データを保持することができる。
なお、トランジスタ３９３のソースまたはドレインの一方は、トランジスタ３９４のゲートと接続されることにより、不揮発性メモリとして用いられるフローティングゲート型トランジスタのフローティングゲートと同様の機能を有する。このため、図１５（Ａ）中、トランジスタ３９３のソースまたはドレインの一方とトランジスタ３９４のゲートが接続された部位を、フローティングゲート部と呼ぶこともできる。トランジスタ３９３がオフ状態の場合、フローティングゲート部は絶縁体中に埋設されたとみなすことができ、フローティングゲート部には電荷が保持される。トランジスタ３９３のオフ電流は、Ｓｉトランジスタのオフ電流の１０万分の１以下であるため、トランジスタ３９３のリークによってフローティングゲート部に蓄積された電荷が消失する量は極めて小さい。あるいは、長期間にわたって、フローティングゲート部に蓄積された電荷の消失を無視することが可能である。そのため、ＯＳトランジスタであるトランジスタ３９３を用いることにより、電力の供給が停止された期間においても、長期間データを保持することができる記憶装置を実現することが可能となる。
また、図１５（Ａ）のメモリセル３９０は、再度のデータの書き込みによって直接的にデータを書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実現される。
また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されているゲート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、従来問題とされていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味するものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
なお、ここではノードＮ１２に２値の電位を保持する場合について説明したが、３値以上の電位を保持する構成としてもよい。これにより、メモリセル３９０に多値のデータを記憶することができる。
例えば、ノードＮ１２に１ビット（２値）のデータを１０年間保持させる場合を考える。電源電位を２Ｖ以上、３．５Ｖ以下、容量素子３９５の容量を２１ｆＦ、保持電位の許容変動量を０．５Ｖ未満、とした場合、８５℃、１０年間で保持電位を許容変動量未満とするには、ノードＮ１２からのリーク電流は、３３×１０−２４Ａ未満であることが必要となる。他からのリークがさらに小さく、リーク箇所がほぼＯＳトランジスタである場合、ＯＳトランジスタのチャネル幅が３５０ｎｍのとき、ＯＳトランジスタの単位面積あたりのリーク電流を９３×１０−２４Ａ／μｍ未満とすることが好ましい。メモリセル３９０を上記構成にすることで、８５℃において、１０年間データを保持することが可能になる。
また、ノードＮ１２に４ビット（１６値）のデータを１０年間保持させる場合を考える。電源電位を２Ｖ以上、３．５Ｖ以下、容量素子３９５の容量を０．１ｆＦ、保持電位の分布幅を３０ｍＶ未満、保持電位の許容変動量を８０ｍＶ未満、とした場合、８５℃１０年間で保持電位を許容変動量未満とするには、ノードＮ１２からのリーク電流は０．０２５×１０−２４Ａ未満であることが必要となる。他からのリークがさらに小さく、リーク箇所がほぼＯＳトランジスタである場合、ＯＳトランジスタのチャネル幅が６０ｎｍのとき、ＯＳトランジスタの単位面積あたりのリーク電流を０．４２３×１０−２４Ａ／μｍ未満とすることが好ましい。メモリセル３９０を上記構成にすることで、８５℃において、１０年間データを保持することが可能になる。
また、ノードＮ１２に８ビット（２５６値）のデータを１０年間保持させる場合を考える。電源電位を２Ｖ以上、３．５Ｖ以下、保持容量を０．１ｆＦ、保持電位の分布幅を２ｍＶ未満、保持電位の許容変動量を５ｍＶ未満、とした場合、８５℃、１０年間で保持電位を許容変動量未満とするには、ノードＮ１２からのリーク電流は０．００１６×１０−２４Ａ未満であることが必要となる。他からのリークがさらに小さく、リーク箇所がほぼＯＳトランジスタである場合、ＯＳトランジスタのチャネル幅が６０ｎｍのとき、ＯＳトランジスタの単位面積あたりのリーク電流を０．０２６×１０−２４Ａ／μｍ未満とすることが好ましい。メモリセル３９０を上記構成にすることで、８５℃において、１０年間データを保持することが可能になる。
なお、図１５（Ａ）においては、データの書き込みと読み出しを同一の配線ＢＬを用いて行う構成を示すが、データの書き込みと読み出しはそれぞれ別の配線を用いておこなってもよい。すなわち、トランジスタ３９３のソースまたはドレインの他方と、トランジスタ３９４のソースまたはドレインの他方は、別々の配線と接続されていてもよい。また、トランジスタ３９４と配線ＢＬは他のトランジスタを介して接続されていてもよいし、トランジスタ３９４と配線ＳＬは他のトランジスタを介して接続されていてもよい。図１５（Ａ）におけるメモリセル３９０の変形例を図１５（Ｂ）に示す。
図１５（Ｂ）に示すメモリセル３９０は、トランジスタ３９３、３９４、容量素子３９５に加えて、トランジスタ３９６を有する。なお、ここではトランジスタ３９４、３９６をｎチャネル型としているが、トランジスタ３９４、３９６はｐチャネル型であってもよい。
トランジスタ３９３のゲートは配線ＷＷＬと接続され、ソースまたはドレインの一方はトランジスタ３９４のゲートおよび容量素子３９５の一方の電極と接続され、ソースまたはドレインの他方は配線ＷＢＬと接続されている。トランジスタ３９４のソースまたはドレインの一方は配線ＳＬと接続され、ソースまたはドレインの他方はトランジスタ３９６のソースまたはドレインの一方と接続されている。トランジスタ３９６のゲートは配線ＲＷＬと接続され、ソースまたはドレインの他方は配線ＲＢＬと接続されている。容量素子３９５の他方の電極は、所定の電位が供給される配線と接続されている。
また、図１５（Ｂ）におけるメモリセル３９０においては、配線ＢＬが配線ＷＢＬと配線ＲＢＬに分割されている。配線ＷＢＬは、書き込み電位を伝える機能を有する配線であり、配線ＲＢＬは、読み出し電位を伝える機能を有する配線である。
図１５（Ｂ）においては、配線ＲＷＬの電位を、トランジスタ３９６がオン状態となる電位にして、トランジスタ３９６をオン状態とすることにより、配線ＲＢＬに読み出し電位を出力することができる。すなわち、配線ＲＢＬに供給する信号によって、メモリセル３９０からのデータの読み出しを制御することができる。
また、図１５（Ｂ）において、配線ＷＢＬと配線ＲＢＬを同一の配線ＢＬとしてもよい。このようなメモリセル３９０の構成を、図１５（Ｃ）に示す。図１５（Ｃ）において、トランジスタ３９３とトランジスタ３９６は配線ＢＬと接続されている。また、容量素子３９５は、配線ＳＬと接続されている。
なお、図１５において、トランジスタ３９３とトランジスタ３９４（およびトランジスタ３９６）は積層することができる。例えば、トランジスタ３９４の上方に絶縁層を設け、当該絶縁層の上方にＯＳトランジスタであるトランジスタ３９３、および容量素子３９５を設けた構成とすることができる。これにより、メモリセル３９０の面積を縮小することができる。
以上のように、メモリセル３９０にＯＳトランジスタを用いることにより、メモリセル３９０に記憶されたデータを長時間にわたって保持することができる。また、メモリセル３９０への電力の供給が停止された状態においても、メモリセル３９０に記憶されたデータを保持することができる。
なお、図１５において「ＯＳ」の記号を付したトランジスタ以外のトランジスタの材料は、特に限定されない。また、図１５に示すトランジスタは一対のゲートを有していてもよい。
以上のように、ＰＬＤ又は記憶回路にＯＳトランジスタを用いることにより、半導体装置の消費電力を低減することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示システムの、より具体的な構成例について説明する。ここでは特に、図７に示すように表示部が複数の画素群を有する場合の構成について説明する。
図１６に、表示部４１０、制御部４２０を有する表示システム４００の構成例を示す。表示部４１０、制御部４２０はそれぞれ、上記実施の形態における表示部１３、半導体装置１２に相当する。
制御部４２０は、インターフェース４２１、フレームメモリ４２２、デコーダ４２３、センサコントローラ４２４、コントローラ４２５、クロック生成回路４２６、画像処理部４３０、記憶装置４４１、タイミングコントローラ４４２、レジスタ４４３、駆動回路４５０、タッチセンサコントローラ４６１を有する。画像処理部４３０は、上記実施の形態における画像処理部２０に相当する。
表示部４１０は、制御部４２０から入力された映像信号を用いて、表示ユニット４１１に映像を表示する機能を有する。また、表示部４１０は、タッチの有無、タッチ位置などの情報を得る機能を有するタッチセンサユニット４１２を有していてもよい。表示部４１０がタッチセンサユニット４１２を有しない場合、タッチセンサコントローラ４６１は省略することができる。
表示ユニット４１１には、液晶素子を用いて表示を行う表示ユニットや、発光素子を用いて表示を行う表示ユニットなどを用いることができる。なお、表示部４１０に設けられる表示ユニット４１１は、１つであっても２以上であってもよい。図１６には一例として、表示部４１０が、反射型の液晶素子を用いて表示を行う表示ユニット４１１ａと、発光素子を用いて表示を行う表示ユニット４１１ｂを有する構成を示している。表示ユニット４１１ａ、４１１ｂはそれぞれ、図７における画素群５０ａと駆動回路６０ａから構成されるユニット、画素群５０ｂと駆動回路６０ｂから構成されるユニットに相当する。
駆動回路４５０は、ソースドライバ４５１を有する。ソースドライバ４５１は、表示ユニット４１１に映像信号を供給する機能を有する回路である。図１６においては、表示部４１０が表示ユニット４１１ａ、４１１ｂを有するため、駆動回路４５０はソースドライバ４５１ａ、４５１ｂを有する。ソースドライバ４５１ａ、４５１ｂはそれぞれ、図７における駆動回路３０ａ、３０ｂに相当する。
制御部４２０とホスト４７０との通信は、インターフェース４２１を介して行われる。ホスト４７０から制御部４２０には、画像データ、各種制御信号などが送られる。また、制御部４２０からホスト４７０には、タッチセンサコントローラ４６１が取得したタッチの有無、タッチ位置などの情報が送られる。なお、制御部４２０が有するそれぞれの回路は、ホスト４７０の規格、表示部４１０の仕様等によって、適宜取捨される。ホスト４７０は、上記実施の形態におけるプロセッサ１１に相当する。
フレームメモリ４２２は、制御部４２０に入力された画像データを記憶する機能を有する記憶回路である。ホスト４７０から制御部４２０に圧縮された画像データが送られる場合、フレームメモリ４２２は、圧縮された画像データを格納することができる。デコーダ４２３は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ４２３は処理を行わない。なお、デコーダ４２３は、フレームメモリ４２２とインターフェース４２１との間に配置することもできる。
画像処理部４３０は、フレームメモリ４２２又はデコーダ４２３から入力された画像データに対して、各種の画像処理を行い、映像信号を生成する機能を有する。例えば、画像処理部４３０は、ガンマ補正回路４３１、調光回路４３２、調色回路４３３を有する。
また、ソースドライバ４５１ｂが、表示ユニット４１１ｂが有する発光素子に流れる電流を検出する機能を有する回路（電流検出回路）を有する場合、画像処理部４３０にはＥＬ補正回路４３４を設けてもよい。ＥＬ補正回路４３４は、電流検出回路から送信される信号に基づいて、発光素子の輝度を調節する機能を有する。
画像処理部４３０で生成された映像信号は、記憶装置４４１を経て、駆動回路４５０に出力される。記憶装置４４１は、画像データを一時的に格納する機能を有する。ソースドライバ４５１ａ、４５１ｂはそれぞれ、記憶装置４４１から入力された映像信号に対して各種の処理を行い、表示ユニット４１１ａ、４１１ｂに出力する機能を有する。
タイミングコントローラ４４２は、駆動回路４５０、タッチセンサコントローラ４６１、表示ユニット４１１が有する駆動回路で用いられるタイミング信号などを生成する機能を有する。
タッチセンサコントローラ４６１は、タッチセンサユニット４１２の動作を制御する機能を有する。タッチセンサユニット４１２で検出されたタッチ情報を含む信号は、タッチセンサコントローラ４６１で処理された後、インターフェース４２１を介してホスト４７０に送信される。ホスト４７０は、タッチ情報を反映した画像データを生成し、制御部４２０に送信する。なお、制御部４２０が画像データにタッチ情報を反映させる機能を有していてもよい。また、タッチセンサコントローラ４６１は、タッチセンサユニット４１２に設けられていてもよい。
クロック生成回路４２６は、制御部４２０で使用されるクロック信号を生成する機能を有する。コントローラ４２５は、インターフェース４２１を介してホスト４７０から送られる各種制御信号を処理し、制御部４２０内の各種回路を制御する機能を有する。また、コントローラ４２５は、制御部４２０内の各種回路への電源供給を制御する機能を有する。例えばコントローラ４２５は、停止状態の回路への電源供給を一時的に遮断することができる。
レジスタ４４３は、制御部４２０の動作に用いられるデータを格納する機能を有する。レジスタ４４３が格納するデータとしては、画像処理部４３０が補正処理を行うために使用するパラメータ、タイミングコントローラ４４２が各種タイミング信号の波形生成に用いるパラメータなどが挙げられる。レジスタ４４３は、複数のレジスタで構成されるスキャンチェーンレジスタによって構成することができる。
また、制御部４２０には、光センサ４８０と接続されたセンサコントローラ４２４を設けることができる。光センサ４８０は、外光４８１を検知して、検知信号を生成する機能を有する。センサコントローラ４２４は、検知信号に基づいて制御信号を生成する機能を有する。センサコントローラ４２４で生成された制御信号は、例えば、コントローラ４２５に出力される。
表示ユニット４１１ａと表示ユニット４１１ｂが同じ映像を表示する場合、画像処理部４３０は、表示ユニット４１１ａの映像信号と表示ユニット４１１ｂの映像信号とを分けて生成する機能を有する。この場合、光センサ４８０およびセンサコントローラ４２４を用いて測定した外光４８１の明るさに応じて、表示ユニット４１１ａが有する反射型の液晶素子の反射強度と、表示ユニット４１１ｂが有する発光素子の発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
画像処理部４３０は、表示部４１０の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有していてもよい。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、表示部４１０がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、ＲＧＢ−ＲＧＢＷ変換回路はこれに限らず、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路などでもよい。
図１６におけるガンマ補正回路４３１には、上記実施の形態で説明した補正回路２２を用いることができる。これにより、表示ユニット４１１ａ、４１１ｂに適したガンマ補正を個別に行うことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示システムに用いることができる表示装置の構成例について説明する。
以下に説明する表示装置は、上記実施の形態で説明した表示部に用いることができる。ここでは特に、反射型の素子と発光素子を用いて表示を行うことが可能な表示装置について説明する。
図１７（Ａ）は、表示部に用いることができる表示装置５００の構成の一例を示すブロック図である。表示装置５００は、画素部５０１にマトリクス状に配列した複数の画素ユニット５０２を有する。また、表示装置５００は、駆動回路５０３ａ、５０３ｂと、駆動回路５０４ａ、５０４ｂを有する。また、表示装置５００は、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ａと接続された複数の配線ＧＬａと、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ｂと接続された複数の配線ＧＬｂを有する。また、表示装置５００は、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ａと接続された複数の配線ＳＬａと、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ｂと接続された複数の配線ＳＬｂを有する。
駆動回路５０３ａ、５０３ｂはそれぞれ、図７における駆動回路６０ａ、６０ｂに対応する。また、駆動回路５０４ａ、５０４ｂはそれぞれ、図７における駆動回路３０ａ、３０ｂに対応する。すなわち、表示装置５００は、図７における駆動回路３０ａ、３０ｂが表示部１３に設けられた構成に対応する。ただし、駆動回路５０４ａ、５０４ｂは図７における半導体装置１２に設けられていてもよい。
画素ユニット５０２は、反射型の液晶素子と、発光素子を有する。画素ユニット５０２において、液晶素子と発光素子とは、互いに重なる部分を有する。
図１７（Ｂ１）は、画素ユニット５０２が有する導電層５３０ｂの構成例を示す。導電層５３０ｂは、画素ユニット５０２における液晶素子の反射電極として機能する。また導電層５３０ｂには、開口５４０が設けられている。
図１７（Ｂ１）には、導電層５３０ｂと重なる領域に位置する発光素子５２０を破線で示している。発光素子５２０は、導電層５３０ｂが有する開口５４０と重ねて配置されている。これにより、発光素子５２０が発する光は、開口５４０を介して表示面側に射出される。
図１７（Ｂ１）では、方向Ｒに隣接する画素ユニット５０２が異なる色に対応する画素である。このとき、図１７（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口５４０が一列に配列されないように、導電層５３０ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子５２０を離すことが可能で、発光素子５２０が発する光が隣接する画素ユニット５０２が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子５２０を離して配置することができるため、発光素子５２０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。
また、図１７（Ｂ２）に示すような配列としてもよい。
非開口部の総面積に対する開口５４０の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口５４０の総面積の比の値が小さすぎると、発光素子５２０を用いた表示が暗くなってしまう。
また、反射電極として機能する導電層５３０ｂに設ける開口５４０の面積が小さすぎると、発光素子５２０が射出する光から取り出せる光の効率が低下してしまう。
開口５４０の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口５４０を隣接する画素に寄せて配置してもよい。好ましくは、開口５４０を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。
＜画素の構成例＞
図１８は、画素ユニット５０２の構成例を示す回路図である。図１８では、隣接する２つの画素ユニット５０２を示している。画素ユニット５０２はそれぞれ、画素５０５ａと画素５０５ｂを有する。画素５０５ａ、５０５ｂはそれぞれ、図７における画素５１ａ、５１ｂに相当する。
画素５０５ａは、スイッチＳＷ１、容量素子Ｃ１０、液晶素子５１０を有し、画素５０５ｂは、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２０、及び発光素子５２０を有する。また、画素５０５ａは、配線ＳＬａ、配線ＧＬａ、配線ＣＳＣＯＭと接続されており、画素５０５ｂは、配線ＧＬｂ、配線ＳＬｂ、配線ＡＮＯと接続されている。なお、図１８では、液晶素子５１０と接続された配線ＶＣＯＭ１、及び発光素子５２０と接続された配線ＶＣＯＭ２を示している。また、図１８では、スイッチＳＷ１及びスイッチＳＷ２に、トランジスタを用いた場合の例を示している。
スイッチＳＷ１のゲートは配線ＧＬａと接続され、ソース又はドレインの一方は配線ＳＬａと接続され、ソース又はドレインの他方は容量素子Ｃ１０の一方の電極、及び液晶素子５１０の一方の電極と接続されている。容量素子Ｃ１０の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子５１０の他方の電極は、配線ＶＣＯＭ１と接続されている。
スイッチＳＷ２のゲートは配線ＧＬｂと接続され、ソース又はドレインの一方は配線ＳＬｂと接続され、ソース又はドレインの他方は容量素子Ｃ２０の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２０の他方の電極はトランジスタＭのソース又はドレインの一方、配線ＡＮＯと接続されている。トランジスタＭのソース又はドレインの他方は発光素子５２０の一方の電極と接続されている。発光素子５２０の他方の電極は配線ＶＣＯＭ２と接続されている。
図１８では、トランジスタＭが一対のゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。
配線ＶＣＯＭ１及び配線ＣＳＣＯＭには、それぞれ所定の電位を供給することができる。また、配線ＶＣＯＭ２及び配線ＡＮＯにはそれぞれ、発光素子５２０を発光させることが可能となる電位差を生じさせるための電位を供給することができる。
図１８に示す画素ユニット５０２は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに供給される信号により画素５０５ａを駆動することにより、液晶素子５１０による光学変調を利用して映像を表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに供給される信号により画素５０５ｂを駆動することにより、発光素子５２０を発光させて映像を表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに供給される信号により、画素５０５ａ及び画素５０５ｂを駆動することができる。
なお、図１８では一つの画素ユニット５０２に、一つの液晶素子５１０と一つの発光素子５２０とを有する例を示したが、これに限られない。例えば、図１９（Ａ）に示すように、画素５０５ｂが複数の副画素５０６ｂ（５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗ）を有していてもよい。副画素５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗはそれぞれ、発光素子５２０ｒ、５２０ｇ、５２０ｂ、５２０ｗを有する。図１９（Ａ）に示す画素ユニット５０２は、図１８とは異なり、１つの画素ユニットでフルカラーの表示が可能な画素である。
図１９（Ａ）では、画素５０５ｂに配線ＧＬｂａ、ＧＬｂｂ、ＳＬｂａ、ＳＬｂｂが接続されている。
図１９（Ａ）に示す例では、例えば４つの発光素子５２０として、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子５１０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。
また、図１９（Ｂ）には、画素ユニット５０２の構成例を示している。画素ユニット５０２は、導電層５３０が有する開口部と重なる発光素子５２０ｗと、導電層５３０の周囲に配置された発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂとを有する。発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂは、発光面積がほぼ同等であることが好ましい。
なお、スイッチＳＷ１及びスイッチＳＷ２としては、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタを用いることにより、容量素子Ｃ１０、Ｃ２０に保持された電荷を極めて長期間保持することができる。そのため、半導体装置１２によって映像信号が生成されない期間においても、画素ユニットに表示された映像を長期間維持することができる。これにより、上記実施の形態で説明した半導体装置１２において長期間のパワーゲーティングを行うことができる。
＜表示装置の構成例＞
図２０は、本発明の一態様の表示装置５００の斜視概略図である。表示装置５００は、基板５５１と基板５６１とが貼り合わされた構成を有する。図２０では、基板５６１を破線で示している。
表示装置５００は、表示領域５６２、回路５６４、配線５６５等を有する。基板５５１には、例えば回路５６４、配線５６５、及び画素電極として機能する導電層５３０ｂ等が設けられる。また、図２０では基板５５１上にＩＣ５７３とＦＰＣ５７２が実装されている例を示している。そのため、図２０に示す構成は、表示装置５００とＦＰＣ５７２及びＩＣ５７３を有する表示モジュールと言うこともできる。
回路５６４は、例えば駆動回路５０４として機能する回路を用いることができる。
配線５６５は、表示領域５６２や回路５６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ５７２を介して外部、またはＩＣ５７３から配線５６５に入力される。
また、図２０では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板５５１にＩＣ５７３が設けられている例を示している。ＩＣ５７３は、例えば駆動回路５０３、または駆動回路５０４などとしての機能を有するＩＣを適用できる。なお表示装置５００が駆動回路５０３及び駆動回路５０４として機能する回路を備える場合や、駆動回路５０３や駆動回路５０４として機能する回路を外部に設け、ＦＰＣ５７２を介して表示装置５００を駆動するための信号を入力する場合などでは、ＩＣ５７３を設けない構成としてもよい。また、ＩＣ５７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ５７２に実装してもよい。
図２０には、表示領域５６２の一部の拡大図を示している。表示領域５６２には、複数の表示素子が有する導電層５３０ｂがマトリクス状に配置されている。導電層５３０ｂは、可視光を反射する機能を有し、後述する液晶素子５１０の反射電極として機能する。
また、図２０に示すように、導電層５３０ｂは開口を有する。さらに導電層５３０ｂよりも基板５５１側に、発光素子５２０を有する。発光素子５２０からの光は、導電層５３０ｂの開口を介して基板５６１側に射出される。
図２１に、図２０で例示した表示装置の、ＦＰＣ５７２を含む領域の一部、回路５６４を含む領域の一部、及び表示領域５６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
表示装置５００は、基板５５１と基板５６１の間に、絶縁層７２０を有する。また基板５５１と絶縁層７２０の間に、発光素子５２０、トランジスタ７０１、トランジスタ７０５、トランジスタ７０６、着色層６３４等を有する。また絶縁層７２０と基板５６１の間に、液晶素子５１０、着色層６３１等を有する。また基板５６１と絶縁層７２０は接着層６４１を介して接着され、基板５５１と絶縁層７２０は接着層６４２を介して接着されている。
トランジスタ７０６は、液晶素子５１０と接続され、トランジスタ７０５は、発光素子５２０と接続されている。トランジスタ７０５とトランジスタ７０６は、いずれも絶縁層７２０の基板５５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
基板５６１には、着色層６３１、遮光層６３２、絶縁層６２１、及び液晶素子５１０の共通電極として機能する導電層６１３、配向膜６３３ｂ、絶縁層６１７等が設けられている。絶縁層６１７は、液晶素子５１０のセルギャップを保持するためのスペーサとして機能する。
絶縁層７２０の基板５５１側には、絶縁層７１１、絶縁層７１２、絶縁層７１３、絶縁層７１４、絶縁層７１５、絶縁層７１６等の絶縁層が設けられている。絶縁層７１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層７１２、絶縁層７１３、及び絶縁層７１４は、各トランジスタを覆って設けられている。また絶縁層７１４を覆って絶縁層７１６が設けられている。絶縁層７１４及び絶縁層７１６は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層７１２、絶縁層７１３、絶縁層７１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層７１４は、不要であれば設けなくてもよい。
また、トランジスタ７０１、トランジスタ７０５、及びトランジスタ７０６は、一部がゲートとして機能する導電層７２１、一部がソース又はドレインとして機能する導電層７２２、半導体層７３１を有する。ここでは、同一の膜を加工して得られる複数の層に、同じハッチングパターンを付している。
液晶素子５１０は反射型の液晶素子である。液晶素子５１０は、導電層５３０ａ、液晶６１２、導電層６１３が積層された積層構造を有する。また導電層５３０ａの基板５５１側に接して、可視光を反射する導電層５３０ｂが設けられている。導電層５３０ｂは開口５４０を有する。また導電層５３０ａ及び導電層６１３は可視光を透過する材料を含む。また液晶６１２と導電層５３０ａの間に配向膜６３３ａが設けられ、液晶６１２と導電層６１３の間に配向膜６３３ｂが設けられている。また、基板５６１の外側の面には、偏光板６３０を有する。
液晶素子５１０において、導電層５３０ｂは可視光を反射する機能を有し、導電層６１３は可視光を透過する機能を有する。基板５６１側から入射した光は、偏光板６３０により偏光され、導電層６１３、液晶６１２を透過し、導電層５３０ｂで反射する。そして液晶６１２及び導電層６１３を再度透過して、偏光板６３０に達する。このとき、導電層５３０ｂと導電層６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６３０を介して射出される光の強度を制御することができる。また、着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
発光素子５２０は、ボトムエミッション型の発光素子である。発光素子５２０は、絶縁層７２０側から導電層６９１、ＥＬ層６９２、及び導電層６９３ｂの順に積層された積層構造を有する。また導電層６９３ｂを覆って導電層６９３ａが設けられている。導電層６９３ｂは可視光を反射する材料を含み、導電層６９１及び導電層６９３ａは可視光を透過する材料を含む。発光素子５２０が発する光は、着色層６３４、絶縁層７２０、開口５４０、導電層６１３等を介して、基板５６１側に射出される。
ここで、図２１に示すように、開口５４０には可視光を透過する導電層５３０ａが設けられていることが好ましい。これにより、開口５４０と重なる領域においてもそれ以外の領域と同様に液晶６１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
ここで、基板５６１の外側の面に配置する偏光板６３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子５１０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
また、導電層６９１の端部を覆う絶縁層７１６上には、絶縁層７１７が設けられている。絶縁層７１７は、絶縁層７２０と基板５５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６９２や導電層６９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁層７１７は不要であれば設けなくてもよい。
トランジスタ７０５のソース又はドレインの一方は、導電層７２４を介して発光素子５２０の導電層６９１と接続されている。
トランジスタ７０６のソース又はドレインの一方は、接続部７０７を介して導電層５３０ｂと接続されている。導電層５３０ｂと導電層５３０ａは互いに接して設けられ、これらは接続されている。ここで、接続部７０７は、絶縁層７２０に設けられた開口を介して、絶縁層７２０の両面に設けられる導電層同士を接続する部分である。
基板５５１と基板５６１が重ならない領域には、接続部７０４が設けられている。接続部７０４は、接続層７４２を介してＦＰＣ５７２と接続されている。接続部７０４は接続部７０７と同様の構成を有している。接続部７０４の上面は、導電層５３０ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部７０４とＦＰＣ５７２とを接続層７４２を介して接続することができる。
接着層６４１が設けられる一部の領域には、接続部７５２が設けられている。接続部７５２において、導電層５３０ａと同一の導電膜を加工して得られた導電層と、導電層６１３の一部が、接続体７４３により接続されている。したがって、基板５６１側に形成された導電層６１３に、基板５５１側に接続されたＦＰＣ５７２から入力される信号または電位を、接続部７５２を介して供給することができる。
接続体７４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体７４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体７４３は、図２１に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体７４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
接続体７４３は、接着層６４１に覆われるように配置することが好ましい。例えば、硬化前の接着層６４１に接続体７４３を分散させておけばよい。
図２１では、回路５６４の例としてトランジスタ７０１が設けられている例を示している。
図２１では、トランジスタ７０１及びトランジスタ７０５の例として、チャネルが形成される半導体層７３１を一対のゲートで挟持する構成が適用されている。一方のゲートは導電層７２１により、他方のゲートは絶縁層７１２を介して半導体層７３１と重なる導電層７２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路５６４が有するトランジスタと、表示領域５６２が有するトランジスタは、同じ構造であってもよい。また回路５６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示領域５６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁層７１２、絶縁層７１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層７１２または絶縁層７１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
基板５６１側において、着色層６３１、遮光層６３２を覆って絶縁層６２１が設けられている。絶縁層６２１は、平坦化層としての機能を有していてもよい。絶縁層６２１により、導電層６１３の表面を概略平坦にできるため、液晶６１２の配向状態を均一にできる。
表示装置５００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層５３０ａ、導電層５３０ｂ、絶縁層７２０を順に形成し、その後、トランジスタ７０５、トランジスタ７０６、発光素子５２０等を形成した後、接着層６４２を用いて基板５５１と支持基板を貼り合せる。その後、剥離層と絶縁層７２０、及び剥離層と導電層５３０ａのそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層６３１、遮光層６３２、導電層６１３等をあらかじめ形成した基板５６１を準備する。そして基板５５１または基板５６１に液晶６１２を滴下し、接着層６４１により基板５５１と基板５６１を貼り合せることで、表示装置５００を作製することができる。
剥離層としては、絶縁層７２０及び導電層５３０ａとの界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層７２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。
導電層５３０ａとしては、金属酸化物や金属窒化物などを用いることが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層５３０ａに用いればよい。
以下では、上記に示す各構成要素について説明する。
［基板］
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイア、有機樹脂などの材料を用いることができる。
厚さの薄い基板を用いることで、表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示装置も軽量にすることができる。
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
可撓性を有する基板に、表示装置の表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示装置とすることができる。
［トランジスタ］
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、又は金属酸化物を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを適用できる。
特にシリコンよりもバンドギャップの大きな金属酸化物を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該半導体層を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細な表示部とする場合であっても、駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。
［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。本発明の一態様では、特に反射型の液晶素子を用いることが好ましい。
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。
［発光素子］
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。本発明の一態様では、特にボトムエミッション型の発光素子を用いることが好ましい。
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ以上７５０ｎｍ以下）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜又は金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて形成することができる。
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
［接着層］
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示装置の信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
［接続層］
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
［作製方法例］
次に、可撓性を有する基板を用いた表示装置の作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基材上に素子層を形成した後、素子層と支持基材を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
また、素子層を支持基材上に形成した後に、基板に転置する方法を用いる場合、まず支持基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基材と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基材と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基材や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
素子層と支持基材とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張係数の違いを利用し、加熱または冷却することにより剥離を行ってもよい。
また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。
または、支持基材と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
以上が可撓性を有する表示装置を作製する方法についての説明である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。
＜トランジスタの構成例＞
図２２（Ａ）は、トランジスタの構成例を示す上面図である。図２２（Ｂ）は、図２２（Ａ）のＸ１−Ｘ２線断面図であり、図２２（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図２２（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図２２（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図２２（Ａ）では、一部の構成要素が省略されている。
本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図２２では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としてとしての機能を有する。
金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図２２（Ｂ）、図２２（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。
金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。
導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。
絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれらの絶縁材料でなる単層、又は積層して構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。したがって、トランジスタ８０１の信頼性および電気的特性を向上することができる。
過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８分子／ｃｍ３以上である膜とする。酸素分子の放出量は、３．０×１０２０分子／ｃｍ３以上であることがより好ましい。
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。
酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることができる。トランジスタ８０１の信頼性、電気的特性を向上できる。
例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
導電層８５０乃至８５３に用いられる導電材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層、又は窒化タンタルとタングステンとの積層（導電層８５０ａ、８５０ｂ）である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化タンタル単層、又は窒化タンタルとタングステンとの積層（導電層８５３ａ、８５３ｂ）である。
トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。
金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。
金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。
金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。
金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から離間している金属酸化物膜８２２にチャネルを形成することができる。
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３、８２４を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜８２１乃至８２４を形成する場合、Ｉｎの含有率は金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３、８２４よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。
例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。
例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。
酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物８３０のアルカリ土類金属の濃度についても同様である。
酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
上掲した酸化物８３０の不純物濃度は、ＳＩＭＳにより得られる値である。
金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。
図２２は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又は複数設けることができる。
図２３を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図２３は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。
図２３中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１６との界面に、又は、金属酸化物膜８２４と絶縁層８１７との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。
また、図２３に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅから離間することができる。
なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。
トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅと差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。
なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
＜積層構造の例＞
次に、ＯＳトランジスタと他のトランジスタを積層した構造について説明する。以下で説明する積層構造は、上記実施の形態で説明した各種回路に適用することができる。
図２４に、ＳｉトランジスタであるトランジスタＴｒ２２と、ＯＳトランジスタであるＴｒ１１と、容量素子Ｃ１００と、が積層された回路８６０の積層構造の例を示す。
メモリセルＭＣは、ＣＭＯＳ層８７１、配線層Ｗ１乃至Ｗ５、トランジスタ層８７２、配線層Ｗ６、Ｗ７の積層で構成されている。
ＣＭＯＳ層８７１には、トランジスタＴｒ２２が設けられている。トランジスタＴｒ２２のチャネル形成領域は、単結晶シリコンウエハ８７０に設けられている。トランジスタＴｒ２２のゲート電極８７３は、配線層Ｗ１乃至Ｗ５を介して、容量素子Ｃ１００の一方の電極８７５と接続されている。
トランジスタ層８７２には、トランジスタＴｒ１１が設けられている。図２４では、トランジスタＴｒ１１がトランジスタ８０１（図２２）と同様の構造を有する。トランジスタＴｒ１１のソース又はドレインの一方に相当する電極８７４は、容量素子Ｃ１００の一方の電極８７５と接続されている。なお、図２４には、トランジスタＴｒ１１がバックゲート電極を配線層Ｗ５に有する場合を例示している。また、配線層Ｗ６には、容量素子Ｃ１００が設けられている。
回路８６０の構成は例えば、図１１乃至１３、１５に示す回路において、ＯＳトランジスタ以外のトランジスタをＳｉトランジスタとした場合などに用いることができる。また、図１１乃至１３に示す回路と図１５に示す回路に双方に図２４の積層構造を適用する場合、Ｓｉトランジスタ、ＯＳトランジスタ、容量素子をそれぞれ同一の工程で形成することができる。これにより、ＰＬＤと記憶装置を同時に作製することができる。
以上のように、ＯＳトランジスタとその他の素子を積層することにより、回路の面積を縮小することができる。
＜金属酸化物＞
次に、上記のＯＳトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）の詳細について説明する。
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した構造を有する。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例について説明する。
図２５に示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。
上記実施の形態で説明した表示装置は、表示装置１００６として用いることができる。
上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装置１００６に、タッチパネル機能を持たせるようにすることも可能である。
フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。
プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の表示システムを適用可能な電子機器について説明する。
本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。図２６に、本発明の一態様の表示装置を用いた電子機器の例を示す。
図２６（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。
筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図２６（Ａ）に示すように折り畳んだ状態から、図２６（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。
例えば表示部２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。
このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。
図２６（Ｃ）に携帯情報端末の一例を示す。図２６（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。
携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。
また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。
携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
図２６（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。
ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。
カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。
なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。
図２６に示す電子機器には、上記の実施の形態で説明した表示システムを設けることができる。また、図２６に示す電子機器の表示部として、上記の実施の形態で説明した表示部を用いることができる。これにより、電子機器に本発明の一態様に係る表示システムを搭載することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０ 表示システム
１１ プロセッサ
１２ 半導体装置
１３ 表示部
２０ 画像処理部
２１ プロセッサ
２２ 補正回路
３０ 駆動回路
３０ａ 駆動回路
３０ｂ 駆動回路
４０ タイミングコントローラ
５０ 画素群
５０ａ 画素群
５０ｂ 画素群
５１ 画素
５１ａ 画素
５１ｂ 画素
６０ 駆動回路
６０ａ 駆動回路
６０ｂ 駆動回路
１００ ＰＬＤ
１１０ 制御回路
１２０ アレイ
１２１ ブロック
１２２ ブロック
１２３ ブロック
１２４ ブロック
１２５ ブロック
１４０ 駆動回路
１５０ 入出力回路
１６０ 記憶装置
１７０ スイッチ回路
１７１ トランジスタ
２００ ＰＬＤ
２１１ ＬＡ
２１２ ＬＡ
２２１ ＳＷＡ
２２２ ＳＷＡ
２２３ ＳＷＡ
２２４ ＩＯＡ
２２５ ＩＯＡ
２３０ クロック信号生成装置
２３１ コンフィギュレーションコントローラ
２３２ コンテキストコントローラ
２３４ 列ドライバ回路
２３５ 行ドライバ回路
２４０ ＬＥ
２５０ コンフィギュレーションメモリ部
２６０ ロジックセル
２６１ 回路群
２６２ ＬＵＴ
２６３ キャリーロジック
２６５ フリップフロップ
２８０ ＲＳ
３００ 記憶回路
３０１ 記憶回路
３１０ 回路
３１１ トランジスタ
３１２ トランジスタ
３１３ トランジスタ
３１４ 容量素子
３１５ 回路
３２０ 回路
３２１ トランジスタ
３２２ トランジスタ
３２３ 容量素子
３２４ トランジスタ
３２５ トランジスタ
３２６ 容量素子
３２７ トランジスタ
３３０ 回路
３３１ インバータ
３３２ トランジスタ
３５０ 記憶装置
３６０ セルアレイ
３７０ 駆動回路
３８０ 駆動回路
３９０ メモリセル
３９１ トランジスタ
３９２ 容量素子
３９３ トランジスタ
３９４ トランジスタ
３９５ 容量素子
３９６ トランジスタ
４００ 表示システム
４１０ 表示部
４１１ 表示ユニット
４１１ａ 表示ユニット
４１１ｂ 表示ユニット
４１２ タッチセンサユニット
４１５ トランジスタ
４２０ 制御部
４２１ インターフェース
４２２ フレームメモリ
４２３ デコーダ
４２４ センサコントローラ
４２５ コントローラ
４２６ クロック生成回路
４３０ 画像処理部
４３１ ガンマ補正回路
４３２ 調光回路
４３３ 調色回路
４３４ ＥＬ補正回路
４４１ 記憶装置
４４２ タイミングコントローラ
４４３ レジスタ
４５０ 駆動回路
４５１ ソースドライバ
４５１ａ ソースドライバ
４５１ｂ ソースドライバ
４６１ タッチセンサコントローラ
４７０ ホスト
４８０ 光センサ
４８１ 外光
５００ 表示装置
５０１ 画素部
５０２ 画素ユニット
５０３ 駆動回路
５０３ａ 駆動回路
５０３ｂ 駆動回路
５０４ 駆動回路
５０４ａ 駆動回路
５０４ｂ 駆動回路
５０５ａ 画素
５０５ｂ 画素
５０６ｂ 副画素
５０６ｂｂ 副画素
５０６ｂｇ 副画素
５０６ｂｒ 副画素
５０６ｂｗ 副画素
５１０ 液晶素子
５１８ 絶縁層
５２０ 発光素子
５２０ｂ 発光素子
５２０ｇ 発光素子
５２０ｒ 発光素子
５２０ｗ 発光素子
５２３ 金属酸化物膜
５３０ 導電層
５３０ａ 導電層
５３０ｂ 導電層
５４０ 開口
５５１ 基板
５６１ 基板
５６２ 表示領域
５６４ 回路
５６５ 配線
５７２ ＦＰＣ
５７３ ＩＣ
６１２ 液晶
６１３ 導電層
６１７ 絶縁層
６２１ 絶縁層
６３０ 偏光板
６３１ 着色層
６３２ 遮光層
６３３ａ 配向膜
６３３ｂ 配向膜
６３４ 着色層
６４１ 接着層
６４２ 接着層
６９１ 導電層
６９２ ＥＬ層
６９３ａ 導電層
６９３ｂ 導電層
７０１ トランジスタ
７０４ 接続部
７０５ トランジスタ
７０６ トランジスタ
７０７ 接続部
７１１ 絶縁層
７１２ 絶縁層
７１３ 絶縁層
７１４ 絶縁層
７１５ 絶縁層
７１６ 絶縁層
７１７ 絶縁層
７２０ 絶縁層
７２１ 導電層
７２２ 導電層
７２３ 導電層
７２４ 導電層
７３１ 半導体層
７４２ 接続層
７４３ 接続体
７５２ 接続部
８０１ トランジスタ
８１０ 携帯情報端末
８１１ 絶縁層
８１２ 絶縁層
８１３ 絶縁層
８１４ 絶縁層
８１５ 絶縁層
８１６ 絶縁層
８１７ 絶縁層
８１８ 絶縁層
８１９ 絶縁層
８２０ 絶縁層
８２１ 金属酸化物膜
８２２ 金属酸化物膜
８２３ 金属酸化物膜
８２４ 金属酸化物膜
８３０ 酸化物層
８５０ 導電層
８５１ 導電層
８５２ 導電層
８５３ 導電層
８６０ 回路
８７０ 単結晶シリコンウエハ
８７１ ＣＭＯＳ層
８７２ トランジスタ層
８７３ ゲート電極
８７４ 電極
８７５ 電極
１０００ 表示モジュール
１００１ 上部カバー
１００２ 下部カバー
１００３ ＦＰＣ
１００４ タッチパネル
１００５ ＦＰＣ
１００６ 表示装置
１００９ フレーム
１０１０ プリント基板
１０１１ バッテリ
２０００ 携帯情報端末
２００１ 筐体
２００２ 筐体
２００３ 表示部
２００４ 表示部
２００５ ヒンジ部
２０１０ 携帯情報端末
２０１１ 筐体
２０１２ 表示部
２０１３ 操作ボタン
２０１４ 外部接続ポート
２０１５ スピーカ
２０１６ マイク
２０１７ カメラ
２０２０ カメラ
２０２１ 筐体
２０２２ 表示部
２０２３ 操作ボタン
２０２４ シャッターボタン
２０２６ レンズ

Claims (8)

  1. 画像処理部と、駆動回路と、を有し、
    前記画像処理部は、プロセッサと、補正回路と、を有し、
    前記補正回路は、プログラマブルロジックデバイスを有し、
    前記補正回路は、前記プログラマブルロジックデバイスを用いて、前記プロセッサから入力されたデータを補正する機能を有し、
    前記プロセッサは、前記補正回路によって補正されたデータを映像信号として前記駆動回路に出力する機能を有し、
    前記プログラマブルロジックデバイスは、第１のコンフィギュレーションデータの入力により、第１のガンマ補正を行う機能を有し、
    前記プログラマブルロジックデバイスは、第２のコンフィギュレーションデータの入力により、第２のガンマ補正を行う機能を有し、
    前記第１のガンマ補正は、前記第２のガンマ補正と内容が異なる半導体装置。
  2. 請求項１において、
    前記プログラマブルロジックデバイスは、第１のコンテキストと第２のコンテキストを構成する機能を有し、
    前記第１のコンテキストは、前記第１のガンマ補正を行う回路を構成する機能を有し、
    前記第２のコンテキストは、前記第２のガンマ補正を行う回路を構成する機能を有する半導体装置。
  3. 請求項１又は２において、
    前記第１のガンマ補正にはテーブル近似が用いられ、
    前記第２のガンマ補正には折れ線近似が用いられる半導体装置。
  4. 請求項３において、
    前記補正回路は、記憶装置と、スイッチ回路と、を有し、
    前記記憶装置は、前記第１のガンマ補正に用いられるルックアップテーブルを格納する機能を有し、
    前記スイッチ回路は、前記第２のガンマ補正が行われる期間に、前記記憶装置への電力の供給を停止する機能を有し、
    前記記憶装置は、チャネル形成領域に金属酸化物を含むトランジスタを有する半導体装置。
  5. 請求項１乃至４のいずれか一項において、
    前記プログラマブルロジックデバイスはコンフィギュレーションメモリを有し、
    前記コンフィギュレーションメモリは、チャネル形成領域に金属酸化物を含むトランジスタを有する半導体装置。
  6. 請求項１乃至５のいずれか一項に記載の半導体装置を用いた制御部と、表示部と、を有し、
    前記制御部は、前記制御部に入力された画像データを用いて前記映像信号を生成する機能を有し、
    前記表示部は、前記制御部で生成された前記映像信号を用いて表示を行う機能を有する表示システム。
  7. 請求項６において、
    前記表示部は、複数の第１の画素によって構成される第１の画素群と、複数の第２の画素によって構成される第２の画素群と、を有し、
    前記第１の画素は、発光素子を有し、
    前記第２の画素は、反射型の液晶素子を有し、
    前記第１の画素群には、テーブル近似を用いた前記第１のガンマ補正が行われた映像信号が供給され、
    前記第２の画素群には、折れ線近似を用いた前記第２のガンマ補正が行われた映像信号が供給される表示システム。
  8. 請求項６又は７に記載の表示システムを有し、
    前記表示部に設けられたタッチセンサを用いて、文字、図形、又はイメージを識別する機能を有する電子機器。
JP2017139698A 2016-07-29 2017-07-19 半導体装置、表示システム及び電子機器 Active JP6962731B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016149119 2016-07-29
JP2016149119 2016-07-29

Publications (2)

Publication Number Publication Date
JP2018025769A true JP2018025769A (ja) 2018-02-15
JP6962731B2 JP6962731B2 (ja) 2021-11-05

Family

ID=60951024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017139698A Active JP6962731B2 (ja) 2016-07-29 2017-07-19 半導体装置、表示システム及び電子機器

Country Status (4)

Country Link
US (1) US10559499B2 (ja)
JP (1) JP6962731B2 (ja)
KR (1) KR102446134B1 (ja)
DE (1) DE102017212743A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290348B1 (en) * 2018-02-12 2019-05-14 Sandisk Technologies Llc Write-once read-many amorphous chalcogenide-based memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076302A (ja) * 2001-09-06 2003-03-14 Sharp Corp 表示装置
JP2005260405A (ja) * 2004-03-10 2005-09-22 Matsushita Electric Ind Co Ltd 画像処理装置および画像処理方法
JP2013007912A (ja) * 2011-06-24 2013-01-10 Casio Comput Co Ltd 情報表示装置及びプログラム
JP2013137530A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路及び該駆動回路を具備する表示装置
WO2016121464A1 (ja) * 2015-01-28 2016-08-04 オリンパス株式会社 信号処理装置および内視鏡システム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061504B1 (en) * 1999-03-18 2006-06-13 Ati International Srl Method and apparatus for configurable gamma correction in a video graphics circuit
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4380617B2 (ja) * 2005-10-12 2009-12-09 セイコーエプソン株式会社 階調変換特性決定装置、階調変換特性決定方法、階調変換特性決定プログラム、画像処理装置、及び画像表示装置
US8854294B2 (en) * 2009-03-06 2014-10-07 Apple Inc. Circuitry for independent gamma adjustment points
US8917231B2 (en) * 2010-12-17 2014-12-23 Atmel Corporation Regulation of gamma characteristic in a display
US9209196B2 (en) * 2011-11-30 2015-12-08 Sharp Kabushiki Kaisha Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device
SG11201505224PA (en) 2012-05-02 2015-08-28 Semiconductor Energy Lab Programmable logic device
KR102112364B1 (ko) 2012-12-06 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6368155B2 (ja) 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
JP6352070B2 (ja) 2013-07-05 2018-07-04 株式会社半導体エネルギー研究所 半導体装置
JP6541360B2 (ja) 2014-02-07 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US9294096B2 (en) 2014-02-28 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106134078B (zh) 2014-03-07 2019-05-28 株式会社半导体能源研究所 用于驱动半导体装置的方法
JP6780927B2 (ja) 2014-10-31 2020-11-04 株式会社半導体エネルギー研究所 半導体装置
KR102264710B1 (ko) * 2014-11-12 2021-06-16 삼성전자주식회사 디스플레이 구동 방법, 디스플레이 구동 회로, 이를 포함하는 전자 장치
EP3026645A1 (en) 2014-11-26 2016-06-01 Thomson Licensing Apparatus and method for activity monitoring
TWI662792B (zh) 2015-01-29 2019-06-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置
US9954531B2 (en) 2015-03-03 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR20170001882A (ko) * 2015-06-26 2017-01-05 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20180081732A (ko) 2015-11-13 2018-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP2017135698A (ja) 2015-12-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076302A (ja) * 2001-09-06 2003-03-14 Sharp Corp 表示装置
JP2005260405A (ja) * 2004-03-10 2005-09-22 Matsushita Electric Ind Co Ltd 画像処理装置および画像処理方法
JP2013007912A (ja) * 2011-06-24 2013-01-10 Casio Comput Co Ltd 情報表示装置及びプログラム
JP2013137530A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路及び該駆動回路を具備する表示装置
WO2016121464A1 (ja) * 2015-01-28 2016-08-04 オリンパス株式会社 信号処理装置および内視鏡システム

Also Published As

Publication number Publication date
KR20180013728A (ko) 2018-02-07
KR102446134B1 (ko) 2022-09-21
US20180033696A1 (en) 2018-02-01
DE102017212743A1 (de) 2018-02-01
JP6962731B2 (ja) 2021-11-05
US10559499B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
US11550181B2 (en) Display device and electronic device
US11881177B2 (en) Display device and electronic device
JP6968602B2 (ja) 半導体装置、表示システム及び電子機器
JP6907048B2 (ja) 半導体装置、記憶装置及び表示システム
US10672609B2 (en) Display device, driving method of the same, and electronic device
JP2018141950A (ja) 表示装置および電子機器
US10163989B2 (en) Display device and electronic device
US20220271109A1 (en) Display Device and Electronic Device
JP2018061245A (ja) 半導体装置及び電子機器
JP6744190B2 (ja) 半導体装置、及び表示システム
JP2018031944A (ja) 表示システムおよび電子機器
JP6962731B2 (ja) 半導体装置、表示システム及び電子機器
TW201824219A (zh) 顯示裝置及電子裝置
JP2018022145A (ja) 半導体装置、表示システム及び電子機器
JP2018040867A (ja) 表示装置、電子機器、及び情報提供方法
JP2018054901A (ja) 表示システムおよび電子機器
JP6833443B2 (ja) 端末システム
JP2020202005A (ja) 半導体装置
JP2018036584A (ja) 表示装置
JP2018028589A (ja) 表示装置および電子機器
JP2018036583A (ja) 表示装置
JP2017207601A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211014

R150 Certificate of patent or registration of utility model

Ref document number: 6962731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150