JP6140880B2 - シフトレジスタ及び半導体装置 - Google Patents

シフトレジスタ及び半導体装置 Download PDF

Info

Publication number
JP6140880B2
JP6140880B2 JP2016246287A JP2016246287A JP6140880B2 JP 6140880 B2 JP6140880 B2 JP 6140880B2 JP 2016246287 A JP2016246287 A JP 2016246287A JP 2016246287 A JP2016246287 A JP 2016246287A JP 6140880 B2 JP6140880 B2 JP 6140880B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
signal
node
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016246287A
Other languages
English (en)
Other versions
JP2017097945A (ja
Inventor
木村　肇
肇 木村
敦司 梅崎
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017097945A publication Critical patent/JP2017097945A/ja
Application granted granted Critical
Publication of JP6140880B2 publication Critical patent/JP6140880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Description

半導体装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、又はそれらを生産
する方法に関する。特に、画素部と同じ基板に形成される駆動回路を有する半導体装置、
表示装置、液晶表示装置、発光装置、又はそれらの駆動方法に関する。または、当該半導
体装置、当該表示装置、当該液晶表示装置、又は当該発光装置を有する電子機器に関する
。
近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められて
いる。特に、非単結晶半導体によって構成されるトランジスタを用いて、画素部と同じ基
板にゲートドライバなどの駆動回路を構成する技術は、コストの低減、信頼性の向上に大
きく貢献するため、活発に開発が進められている。
非単結晶半導体によって構成されるトランジスタは、閾値電圧の変動、又は移動度の低下
などの劣化を生じる。このトランジスタの劣化が進むと、駆動回路が動作しづらくなり、
画像を表示できなくなるといった問題がある。そこで、特許文献１、特許文献２、及び非
特許文献１には、フリップフロップの出力信号をロウレベルに維持する機能、又は出力信
号をロウレベルに下げる機能を有するトランジスタ（以下、プルダウントランジスタとも
いう）の劣化を抑制することができるシフトレジスタが開示されている。これらの文献で
は、二つのプルダウントランジスタが用いられる。この二つのプルダウントランジスタは
、フリップフロップの出力端子と、Ｖｓｓ（負電源電圧ともいう）が供給される配線との
間に接続される。そして、一方のプルダウントランジスタと、他方のプルダウントランジ
スタとが交互にオン（オン状態ともいう）になる。こうすることによって、それぞれのプ
ルダウントランジスタがオンになる時間が短くなるので、プルダウントランジスタの特性
劣化を抑制することができる。
特開２００５−５０５０２号公報 特開２００６−２４３５０号公報
Ｙｏｎｇ Ｈｏ Ｊａｎｇ， ｅｔ ａｌ．， "Ｉｎｔｅｇｒａｔｅｄ Ｇａｔｅ Ｄｒｉｖｅｒ Ｃｉｒｃｕｉｔ Ｕｓｉｎｇ ａ−Ｓｉ ＴＦＴ ｗｉｔｈ Ｄｕａｌ Ｐｕｌｌ−ｄｏｗｎ Ｓｔｒｕｃｔｕｒｅ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｔｈｅ １１ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐｓ ２００４， ｐｐ．３３３−３３６
従来の技術の構成において、出力信号をハイレベルに制御するためのトランジスタ（以下
、プルアップトランジスタともいう）のゲートの電圧は、正電源電圧、又はクロック信号
のハイレベルの電圧よりも高くなる場合がある。このために、プルアップトランジスタに
は、大きな電圧が印加される場合がある。又は、プルアップトランジスタのゲートと接続
されるトランジスタには、大きな電圧が印加される場合がある。又は、トランジスタが劣
化しても、シフトレジスタが動作するように、トランジスタのチャネル幅は大きくなる場
合がある。又は、トランジスタのチャネル幅が大きくなると、トランジスタのゲートと、
ソース又はドレインとの間でショートしやすくなる場合がある。又は、トランジスタのチ
ャネル幅が大きくなると、シフトレジスタを構成する各トランジスタでの寄生容量が増加
してしまう場合がある。
本発明の一態様は、トランジスタの特性劣化を抑制することを課題とする。又は、本発明
の一態様は、トランジスタのチャネル幅を小さくすることを課題とする。特に、プルアッ
プトランジスタの特性劣化の抑制、又はチャネル幅を小さくすることを課題とする。又は
、本発明の一態様は、出力信号の振幅を大きくすることを課題とする。又は、本発明の一
態様は、画素が有するトランジスタのオン時間を長くすることを課題とする。又は、本発
明の一態様は、画素への書き込み不足を改善することを課題とする。又は、本発明の一態
様は、出力信号の立ち下がり時間を短くすることを課題とする。又は、本発明の一態様は
、出力信号の立ち上がり時間を短くすることを課題とする。又は、ある行に属する画素に
、別の行に属する画素へのビデオ信号が書き込まれることを防止することを課題とする。
又は、駆動回路の出力信号の立ち下がり時間のばらつきを低減することを課題とする。又
は、各画素へのフィードスルーの影響を一定にすることを課題とする。又は、クロストー
クを低減することを課題とする。又は、本発明の一態様は、レイアウト面積を小さくする
ことを課題とする。又は、本発明の一態様は、表示装置の額縁を狭くすることを課題とす
る。又は、本発明の一態様は、表示装置を高精細にすることを課題とする。又は、本発明
の一態様は、歩留まりを高くすることを課題とする。又は、本発明の一態様は、製造コス
トを低減することを課題とする。又は、本発明の一態様は、出力信号のなまりを低減する
ことを課題とする。又は、本発明の一態様は、出力信号の遅延を低減することを課題とす
る。又は、本発明の一態様は、消費電力を低減することを課題とする。又は、本発明の一
態様は、外部回路の電流能力を小さくすることを課題とする。又は、本発明の一態様は、
外部回路のサイズ、又は当該外部回路を有する表示装置のサイズを小さくすることを課題
とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本
発明の一態様は、これら課題の全てを解決する必要はないものとする。
本発明の一態様は、第１の信号が入力され、第２の信号を出力する駆動回路と、液晶素子
を有し、第２の信号に応じて液晶素子に印加される電圧が設定される画素と、を有し、駆
動回路は、ゲート、ソース、及びドレインを有し、ゲート並びにソース及びドレインの一
方に第１の信号が入力される第１のトランジスタ及び第２のトランジスタと、ゲート、ソ
ース、及びドレインを有し、ゲートが第１のトランジスタのソース及びドレインの他方に
電気的に接続され、オン又はオフになることにより第２の信号の電圧状態を設定するか否
かを制御する第３のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第
２のトランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになる
ことにより第２の信号の電圧状態を設定するか否かを制御する第４のトランジスタと、ゲ
ート、ソース、及びドレインを有し、ソース及びドレインの一方が第４のトランジスタの
ゲートに電気的に接続され、オン又はオフになることにより第４のトランジスタをオフに
するか否かを制御する第５のトランジスタと、ゲート、ソース、及びドレインを有し、ソ
ース及びドレインの一方が第３のトランジスタのゲートに電気的に接続され、オン又はオ
フになることにより第３のトランジスタをオフにするか否かを制御する第６のトランジス
タと、を有する液晶表示装置である。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第１の
トランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになること
により出力信号の電圧状態を設定するか否かを制御する第３のトランジスタと、ゲート、
ソース、及びドレインを有し、ゲートが第２のトランジスタのソース及びドレインの他方
に電気的に接続され、オン又はオフになることにより出力信号の電圧状態を設定するか否
かを制御する第４のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートに第
２の入力信号が入力され、ソース及びドレインの一方が第４のトランジスタのゲートに電
気的に接続され、ソース及びドレインの他方に第１の電圧が与えられ、オン又はオフにな
ることにより第４のトランジスタをオフにするか否かを制御する第５のトランジスタと、
ゲート、ソース、及びドレインを有し、ゲートに第３の入力信号が入力され、ソース及び
ドレインの一方が第３のトランジスタのゲートに電気的に接続され、ソース及びドレイン
の他方に第２の電圧が与えられ、オン又はオフになることにより第３のトランジスタをオ
フにするか否かを制御する第６のトランジスタと、を有する液晶表示装置である。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第１の
トランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになること
により出力信号の電圧状態を設定するか否かを制御する第３のトランジスタと、ゲート、
ソース、及びドレインを有し、ゲートが第２のトランジスタのソース及びドレインの他方
に電気的に接続され、オン又はオフになることにより出力信号の電圧状態を設定するか否
かを制御する第４のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートに第
２の入力信号が入力され、ソース及びドレインの一方が第４のトランジスタのゲートに電
気的に接続され、ソース及びドレインの他方に第３の入力信号が入力され、オン又はオフ
になることにより第４のトランジスタをオフにするか否かを制御する第５のトランジスタ
と、ゲート、ソース、及びドレインを有し、ゲートに第３の入力信号が入力され、ソース
及びドレインの一方が第３のトランジスタのゲートに電気的に接続され、ソース及びドレ
インの他方に第２の入力信号が入力され、オン又はオフになることにより第３のトランジ
スタをオフにするか否かを制御する第６のトランジスタと、を有する液晶表示装置である
。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第１の
トランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになること
により出力信号の電圧状態を設定するか否かを制御する第３のトランジスタと、ゲート、
ソース、及びドレインを有し、ゲートが第２のトランジスタのソース及びドレインの他方
に電気的に接続され、オン又はオフになることにより出力信号の電圧状態を設定するか否
かを制御する第４のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第
２のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレイン
の一方が第４のトランジスタのゲートに電気的に接続され、ソース及びドレインの他方に
第３の入力信号が入力され、オン又はオフになることにより第４のトランジスタをオフに
するか否かを制御する第５のトランジスタと、ゲート、ソース、及びドレインを有し、ゲ
ートが第１のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及び
ドレインの一方が第３のトランジスタのゲートに電気的に接続され、ソース及びドレイン
の他方に第２の入力信号が入力され、オン又はオフになることにより第３のトランジスタ
をオフにするか否かを制御する第６のトランジスタと、を有する液晶表示装置である。
なお、本発明の一態様において、第３のトランジスタのチャネル幅は、第４のトランジス
タのチャネル幅と等しい構成とすることもできる。
また、本発明の一態様において、第１のトランジスタのチャネル幅は、第３のトランジス
タのチャネル幅よりも小さく、第２のトランジスタのチャネル幅は、第４のトランジスタ
のチャネル幅よりも小さい構成とすることもできる。
本発明の一態様は、第１の信号が入力され、第２の信号を出力する駆動回路と、液晶素子
を有し、第２の信号に応じて液晶素子に印加される電圧が設定される画素と、を有し、駆
動回路は、ゲート、ソース、及びドレインを有し、ゲート並びにソース及びドレインの一
方に第１の信号が入力される第１のトランジスタ及び第２のトランジスタと、ゲート、ソ
ース、及びドレインを有し、ゲートが第１のトランジスタのソース及びドレインの他方に
電気的に接続され、オン又はオフになることにより第２の信号の電圧状態を設定するか否
かを制御する第３のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第
２のトランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになる
ことにより第２の信号の電圧状態を設定するか否かを制御する第４のトランジスタと、正
極及び負極を有し、正極及び負極の一方が第４のトランジスタのゲートに電気的に接続さ
れ、導通状態又は非導通状態になることにより第４のトランジスタをオフにするか否かを
制御する第１のダイオードと、正極及び負極を有し、正極及び負極の一方が第３のトラン
ジスタのゲートに電気的に接続され、導通状態又は非導通状態になることにより第３のト
ランジスタをオフにするか否かを制御する第２のダイオードと、を有する液晶表示装置で
ある。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第１の
トランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになること
により出力信号の電圧状態を設定するか否かを制御する第３のトランジスタと、ゲート、
ソース、及びドレインを有し、ゲートが第２のトランジスタのソース及びドレインの他方
に電気的に接続され、オン又はオフになることにより出力信号の電圧状態を設定するか否
かを制御する第４のトランジスタと、正極及び負極を有し、正極及び負極の一方が第４の
トランジスタのゲートに電気的に接続され、正極及び負極の他方に第２の入力信号が入力
され、導通状態又は非導通状態になることにより第４のトランジスタをオフにするか否か
を制御する第１のダイオードと、正極及び負極を有し、正極及び負極の一方が第３のトラ
ンジスタのゲートに電気的に接続され、正極及び負極の他方に第３の入力信号が入力され
、導通状態又は非導通状態になることにより第３のトランジスタをオフにするか否かを制
御する第２のダイオードと、を有する液晶表示装置である。
本発明の一態様は、第１の信号が入力され、第２の信号を出力する駆動回路と、液晶素子
を有し、第２の信号に応じて液晶素子に印加される電圧が設定される画素と、を有し、駆
動回路は、ゲート、ソース、及びドレインを有し、ゲート並びにソース及びドレインの一
方に第１の信号が入力される第１のトランジスタ及び第２のトランジスタと、正極及び負
極を有し、正極及び負極の一方が第１のトランジスタのソース及びドレインの他方に電気
的に接続され、導通状態又は非導通状態になることにより第２の信号の電圧状態を設定す
るか否かを制御する第１のダイオードと、正極及び負極を有し、正極及び負極の一方が第
２のトランジスタのソース及びドレインの他方に電気的に接続され、導通状態又は非導通
状態になることにより第２の信号の電圧状態を設定するか否かを制御する第２のダイオー
ドと、ゲート、ソース、及びドレインを有し、ソース及びドレインの一方が第２のダイオ
ードの正極及び負極の一方に電気的に接続され、オン又はオフになることにより第２のダ
イオードを非導通状態にするか否かを制御する第３のトランジスタと、ゲート、ソース、
及びドレインを有し、ソース及びドレインの一方が第１のダイオードの正極及び負極の一
方に電気的に接続され、オン又はオフになることにより第１のダイオードを非導通状態に
するか否かを制御する第４のトランジスタと、を有する液晶表示装置である。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、正極及び負極を有し、正極及び負極の一方が第１のトラ
ンジスタのソース及びドレインの他方に電気的に接続され、導通状態又は非導通状態にな
ることにより出力信号の電圧状態を設定するか否かを制御する第１のダイオードと、正極
及び負極を有し、正極及び負極の一方が第２のトランジスタのソース及びドレインの他方
に電気的に接続され、導通状態又は非導通状態になることにより出力信号の電圧状態を設
定するか否かを制御する第２のダイオードと、ゲート、ソース、及びドレインを有し、ゲ
ートに第２の入力信号が入力され、ソース及びドレインの一方が第２のダイオードの正極
及び負極の一方に電気的に接続され、ソース及びドレインの他方に第１の電圧が与えられ
、オン又はオフになることにより第２のダイオードを非導通状態にするか否かを制御する
第３のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートに第３の入力信号
が入力され、ソース及びドレインの一方が第１のダイオードの正極及び負極の一方に電気
的に接続され、ソース及びドレインの他方に第２の電圧が与えられ、オン又はオフになる
ことにより第１のダイオードを非導通状態にするか否かを制御する第４のトランジスタと
、を有する液晶表示装置である。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、正極及び負極を有し、正極及び負極の一方が第１のトラ
ンジスタのソース及びドレインの他方に電気的に接続され、導通状態又は非導通状態にな
ることにより出力信号の電圧状態を設定するか否かを制御する第１のダイオードと、正極
及び負極を有し、正極及び負極の一方が第２のトランジスタのソース及びドレインの他方
に電気的に接続され、導通状態又は非導通状態になることにより出力信号の電圧状態を設
定するか否かを制御する第２のダイオードと、ゲート、ソース、及びドレインを有し、ゲ
ートに第２の入力信号が入力され、ソース及びドレインの一方が第２のダイオードの正極
及び負極の一方に電気的に接続され、ソース及びドレインの他方に第３の入力信号が入力
され、オン又はオフになることにより第２のダイオードを非導通状態にするか否かを制御
する第３のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートに第３の入力
信号が入力され、ソース及びドレインの一方が第１のダイオードの正極及び負極の一方に
電気的に接続され、ソース及びドレインの他方に第２の入力信号が入力され、オン又はオ
フになることにより第１のダイオードを非導通状態にするか否かを制御する第４のトラン
ジスタと、を有する液晶表示装置である。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、正極及び負極を有し、正極及び負極の一方が第１のトラ
ンジスタのソース及びドレインの他方に電気的に接続され、導通状態又は非導通状態にな
ることにより出力信号の電圧状態を設定するか否かを制御する第１のダイオードと、正極
及び負極を有し、正極及び負極の一方が第２のトランジスタのソース及びドレインの他方
に電気的に接続され、導通状態又は非導通状態になることにより出力信号の電圧状態を設
定するか否かを制御する第２のダイオードと、ゲート、ソース、及びドレインを有し、ゲ
ートが第２のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及び
ドレインの一方が第２のダイオードの正極及び負極の一方に電気的に接続され、ソース及
びドレインの他方に第３の入力信号が入力され、オン又はオフになることにより第２のダ
イオードを非導通状態にするか否かを制御する第３のトランジスタと、ゲート、ソース、
及びドレインを有し、ゲートが第１のトランジスタのソース及びドレインの他方に電気的
に接続され、ソース及びドレインの一方が第１のダイオードの正極及び負極の一方に電気
的に接続され、ソース及びドレインの他方に第２の入力信号が入力され、オン又はオフに
なることにより第１のダイオードを非導通状態にするか否かを制御する第４のトランジス
タと、を有する液晶表示装置である。
本発明の一態様は、第１の信号が入力され、第２の信号を出力する駆動回路と、液晶素子
を有し、第２の信号に応じて液晶素子に印加される電圧が設定される画素と、を有し、駆
動回路は、ゲート、ソース、及びドレインを有し、ゲート並びにソース及びドレインの一
方に第１の信号が入力される第１のトランジスタ及び第２のトランジスタと、正極及び負
極を有し、正極及び負極の一方が第１のトランジスタのソース及びドレインの他方に電気
的に接続され、導通状態又は非導通状態になることにより第２の信号の電圧状態を設定す
るか否かを制御する第１のダイオードと、正極及び負極を有し、正極及び負極の一方が第
２のトランジスタのソース及びドレインの他方に電気的に接続され、導通状態又は非導通
状態になることにより第２の信号の電圧状態を設定するか否かを制御する第２のダイオー
ドと、正極及び負極を有し、正極及び負極の一方が第２のダイオードの正極及び負極の一
方に電気的に接続され、導通状態又は非導通状態になることにより第２のダイオードを非
導通状態にするか否かを制御する第３のダイオードと、正極及び負極を有し、正極及び負
極の一方が第１のダイオードの正極及び負極の一方に電気的に接続され、導通状態又は非
導通状態になることにより第１のダイオードを非導通状態にするか否かを制御する第４の
ダイオードと、を有する液晶表示装置である。
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲート並びにソース及びドレインの一方に第１の入力信号が入力される第１のトランジ
スタ及び第２のトランジスタと、正極及び負極を有し、正極及び負極の一方が第１のトラ
ンジスタのソース及びドレインの他方に電気的に接続され、導通状態又は非導通状態にな
ることにより出力信号の電圧状態を設定するか否かを制御する第１のダイオードと、正極
及び負極を有し、正極及び負極の一方が第２のトランジスタのソース及びドレインの他方
に電気的に接続され、導通状態又は非導通状態になることにより出力信号の電圧状態を設
定するか否かを制御する第２のダイオードと、正極及び負極を有し、正極及び負極の一方
が第２のダイオードの正極及び負極の一方に電気的に接続され、正極及び負極の他方に第
２の入力信号が入力され、導通状態又は非導通状態になることにより第２のダイオードを
非導通状態にするか否かを制御する第３のダイオードと、正極及び負極を有し、正極及び
負極の一方が第１のダイオードの正極及び負極の一方に電気的に接続され、正極及び負極
の他方に第３の入力信号が入力され、導通状態又は非導通状態になることにより第１のダ
イオードを非導通状態にするか否かを制御する第４のダイオードと、を有する液晶表示装
置である。
本発明の一態様は、上記記載のいずれかの液晶表示装置と、液晶表示装置の動作を制御す
る操作スイッチと、を少なくとも有する電子機器である。
なお、スイッチとしては、様々な形態のものを用いることができる。スイッチの一例とし
ては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッ
チは、電流を制御できるものであればよく、特定のものに限定されない。
スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトラ
ンジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキ
ーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、Ｍ
ＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダ
イオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。機
械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある
。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによっ
て、導通と非導通とを制御して動作する。
なお、スイッチとして、Ｎチャネル型トランジスタとＰチャネル型トランジスタとの両方
を用いて、ＣＭＯＳ型のスイッチを用いてもよい。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有す
る装置である発光装置は、様々な形態を用いること、又は様々な素子を有することができ
る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミ
ネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、
ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流
に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子
、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）
、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、
透過率などが変化する表示媒体を有するものがある。また、表示装置としては、プラズマ
ディスプレイ、又は圧電セラミックディスプレイなどがある。ＥＬ素子を用いた表示装置
の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例と
しては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプ
レイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔ
ｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶デ
ィスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプ
レイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は
電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御する
素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、
液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向
の電界を含む）によって制御される。なお、具体的には、液晶素子の一例としては、ネマ
チック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロ
ピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬ
Ｃ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液
晶（ＰＡＬＣ）、バナナ型液晶、などを挙げることができる。また液晶の駆動方式として
は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔ
ｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モー
ド、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌ
ｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔ
ｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃ
ｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ
ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍ
ｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａ
ｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒ
ｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦ
ｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌ
ｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホスト
モード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどがある。ただし、これに限定され
ず、液晶素子及びその駆動方式として様々なものを用いることができる。
なお、トランジスタとして、様々な構造のトランジスタを用いることができる。よって、
用いるトランジスタの種類に限定はない。トランジスタの一例としては、非晶質シリコン
、多結晶シリコン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスと
も言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ
）などを用いることができる。
なお、トランジスタの一例としては、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ
、ＩＺＯ（インジウム亜鉛酸化物）、ＩＴＯ（インジウム錫酸化物）、ＳｎＯ、ＴｉＯ、
ＡｌＺｎＳｎＯ（ＡＺＴＯ）などの化合物半導体又は酸化物半導体を有するトランジスタ
又は、これらの化合物半導体又は酸化物半導体を薄膜化した薄膜トランジスタなどを用い
ることができる。
なお、トランジスタの一例としては、インクジェット法又は印刷法を用いて形成したトラ
ンジスタなどを用いることができる。
なお、トランジスタの一例としては、有機半導体やカーボンナノチューブを有するトラン
ジスタ等を用いることができる。
なお、トランジスタとしては、他にも様々な構造のトランジスタを用いることができる。
例えば、トランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラ
トランジスタなどを用いることができる。
なお、トランジスタの一例としては、ゲート電極が２個以上のマルチゲート構造のトラン
ジスタを用いることができる。
なお、トランジスタの一例としては、チャネルの上下にゲート電極が配置されている構造
のトランジスタを適用することができる。
なお、トランジスタの一例としては、チャネル領域の上にゲート電極が配置されている構
造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造
、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又はチ
ャネル領域が直列に接続する構造などのトランジスタを用いることができる。
なお、トランジスタの一例としては、チャネル領域（もしくはその一部）にソース電極や
ドレイン電極が重なっている構造のトランジスタを用いることができる。
なお、トランジスタの一例としては、ＬＤＤ領域を設けた構造を適用できる。
なお、様々な基板を用いて、トランジスタを形成することができる。基板の種類は、特定
のものに限定されることはない。その基板の一例としては、半導体基板、単結晶基板（例
えばシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板
、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基
板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材
料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケ
イ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基
板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート
（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリ
ル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプ
ロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化ビニルなどがある。基材
フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、
又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトラ
ンジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電
流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトラン
ジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ること
ができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置
し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例
としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファ
ン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用
いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成
、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、所定の機能を実現させるために必要な回路の全てを、同一の基板（例えば、ガラス
基板、プラスチック基板、単結晶基板、又はＳＯＩ基板など）に形成することが可能であ
る。こうして、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減に
よる信頼性の向上を図ることができる。
なお、所定の機能を実現させるために必要な回路の全てを同じ基板に形成しないことが可
能である。つまり、所定の機能を実現させるために必要な回路の一部は、ある基板に形成
され、所定の機能を実現させるために必要な回路の別の一部は、別の基板に形成されてい
ることが可能である。例えば、所定の機能を実現させるために必要な回路の一部は、ガラ
ス基板に形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板
（又はＳＯＩ基板）に形成されることが可能である。そして、所定の機能を実現させるた
めに必要な回路の別の一部が形成される単結晶基板（ＩＣチップともいう）を、ＣＯＧ（
Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によって、ガラス基板に接続して、ガラス基板にそのＩＣ
チップを配置することが可能である。または、ＩＣチップを、ＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＳＭＴ（Ｓｕ
ｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）、又はプリント基板などを用いてガラ
ス基板と接続することが可能である。このように、回路の一部が画素部と同じ基板に形成
されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数
の低減による信頼性の向上を図ることができる。特に、駆動電圧が大きい部分の回路、又
は駆動周波数が高い部分の回路などは、消費電力が大きくなってしまう場合が多い。そこ
で、このような回路を、画素部とは別の基板（例えば単結晶基板）に形成して、ＩＣチッ
プを構成する。このＩＣチップを用いることによって、消費電力の増加を防ぐことができ
る。
なお、トランジスタとして、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子を用いることもできる。該素子は、ドレイン領域とソース領域の間にチャ
ネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流す
ことができるものである。ここで、ソースとドレインとは、トランジスタの構造又は動作
条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困
難である。そこで、ソースとして機能する領域、及びドレインとして機能する領域を、ソ
ース又はドレインと呼ばない場合がある。その場合、一例として、ソースとドレインとの
一方を、第１の端子、第１電極、又は第１領域と表記し、ソースとドレインとの他方を、
第２の端子、第２電極、又は第２領域と表記する場合がある。また、ゲートを第３の端子
又は第３電極と表記する場合もある。
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有
する素子であってもよい。この場合も同様に、一例として、エミッタとコレクタとの一方
を、第１の端子、第１電極、又は第１領域と表記し、エミッタとコレクタとの他方を、第
２の端子、第２電極、又は第２領域と表記する場合がある。なお、トランジスタとしてバ
イポーラトランジスタが用いられる場合、ゲートという表記をベースと言い換えることが
可能である。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続
されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続され
ている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路
、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、
例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関
係以外のものも含むものとする。
ＡとＢとが電気的に接続されている場合の一例としては、ＡとＢとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オードなど）が、ＡとＢとの間に１個以上接続されることが可能である。
ＡとＢとが機能的に接続されている場合の一例としては、ＡとＢとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電圧レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電圧レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きくできる
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＡとＢとの間に１個以上接続されることが可能であ
る。なお、一例として、ＡとＢとの間に別の回路を挟んでいても、Ａから出力された信号
がＢへ伝達される場合は、ＡとＢとは機能的に接続されているものとする。
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電
気的に接続されている場合（つまり、ＡとＢとの間に別の素子又は別の回路を挟んで接続
されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に
別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合
（つまり、ＡとＢとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含
むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接
続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的
に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。
ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に
記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に
直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂ
が形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、
単層でもよいし、複層でもよい。
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同
様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、
という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接し
て別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成さ
れている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でも
よいし、複層でもよい。
なお、Ａの上にＢが形成されている、Ａ上にＢが形成されている、又はＡの上方にＢが形
成されている、と明示的に記載する場合、斜め上にＢが形成される場合も含むこととする
。
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
なお、明示的に単数として記載されているものについては、単数であることが望ましい
。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数とし
て記載されているものについては、複数であることが望ましい。ただし、これに限定され
ず、単数であることも可能である。
なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。
なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
なお、専門用語は、特定の実施の形態、又は実施例などを述べる目的で用いられる場合が
多い。ただし、本発明の一態様は、専門用語によって、限定して解釈されるものではない
。
なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等
により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されること
が好ましい。
なお、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと
区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部
材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第１の」を「
第２の」又は「第３の」などと置き換えることが可能である。
なお、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、
「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの空間的配
置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関連を、図によって簡単に
示すために用いられる場合が多い。ただし、これに限定されず、これらの空間的配置を示
す語句は、図に描く方向に加えて、他の方向を含むことが可能である。例えば、Ａの上に
Ｂ、と明示的に示される場合は、ＢがＡの上にあることに限定されない。図中のデバイス
は反転、又は１８０°回転することが可能なので、ＢがＡの下にあることを含むことが可
能である。このように、「上に」という語句は、「上に」の方向に加え、「下に」の方向
を含むことが可能である。ただし、これに限定されず、図中のデバイスは様々な方向に回
転することが可能なので、「上に」という語句は、「上に」、及び「下に」の方向に加え
、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外
に」、又は「中に」などの他の方向を含むことが可能である。つまり、状況に応じて適切
に解釈することが可能である。
本発明の一態様は、第１の信号が入力され、第２の信号を出力する機能を有し、ゲート、
ソース、及びドレインを有し、ゲート並びにソース及びドレインの一方に第１の信号が入
力される第１のトランジスタ及び第２のトランジスタと、ゲート、ソース、及びドレイン
を有し、ゲートが第１のトランジスタのソース及びドレインの他方に電気的に接続され、
オン又はオフになることにより第２の信号の電圧状態を設定するか否かを制御する第３の
トランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第２のトランジスタの
ソース及びドレインの他方に電気的に接続され、オン又はオフになることにより第２の信
号の電圧状態を設定するか否かを制御する第４のトランジスタと、ゲート、ソース、及び
ドレインを有し、ソース及びドレインの一方が第４のトランジスタのゲートに電気的に接
続され、オン又はオフになることにより第４のトランジスタをオフにするか否かを制御す
る第５のトランジスタと、ゲート、ソース、及びドレインを有し、ソース及びドレインの
一方が第３のトランジスタのゲートに電気的に接続され、オン又はオフになることにより
第３のトランジスタをオフにするか否かを制御する第６のトランジスタと、を有するもの
である。
本発明の一態様は、トランジスタの特性劣化を抑制することができる。または、本発明の
一態様は、トランジスタのチャネル幅を小さくすることができる。特に、プルアップトラ
ンジスタの特性劣化の抑制、又はチャネル幅の縮小を図ることができる。または、本発明
の一態様は、信号の振幅を大きくすることができる。または、本発明の一態様は、画素が
有するトランジスタのオン時間を長くすることができる。または、本発明の一態様は、画
素への書き込み不足を改善することができる。または、本発明の一態様は、信号の立ち下
がり時間を短くすることができる。または、本発明の一態様は、信号の立ち上がり時間を
短くすることができる。または、ある行に属する画素に、別の行に属する画素へのビデオ
信号が書き込まれることを防止することができる。または、信号の立ち下がり時間のばら
つきを低減することができる。または、画素へのフィードスルーの影響を一定にすること
ができる。または、クロストークを低減することができる。または、本発明の一態様は、
レイアウト面積を小さくすることができる。または、本発明の一態様は、表示装置の額縁
を狭くすることができる。または、本発明の一態様は、表示装置を高精細にすることがで
きる。または、本発明の一態様は、歩留まりを高くすることができる。または、本発明の
一態様は、コストを低減することができる。または、本発明の一態様は、信号のなまりを
低減することができる。または、本発明の一態様は、信号の遅延を低減することができる
。または、本発明の一態様は、消費電力を低減することができる。または、本発明の一態
様は、外部回路の電流能力を小さくすることができる。または、本発明の一態様は、外部
回路のサイズ、又は当該外部回路を有する表示装置のサイズを小さくすることができる。
実施の形態１における半導体装置の回路図の一例。 実施の形態１における半導体装置の動作を説明するためのタイミングチャートの一例。 実施の形態１における半導体装置の動作を説明するための模式図の一例。 実施の形態１における半導体装置の動作を説明するための模式図の一例。 実施の形態１における半導体装置の動作を説明するためのタイミングチャートの一例。 実施の形態１における半導体装置の回路図の一例。 実施の形態１における半導体装置の動作を説明するためのタイミングチャートの一例。 実施の形態１における半導体装置の動作を説明するための模式図の一例。 実施の形態１における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例と、その動作を説明するためのタイミングチャートの一例。 実施の形態３における半導体装置の回路図の一例と、その動作を説明するためのタイミングチャートの一例。 実施の形態３における半導体装置の動作を説明するための模式図の一例。 実施の形態３における半導体装置の動作を説明するための模式図の一例。 実施の形態３における半導体装置の動作を説明するための模式図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態４における半導体装置の回路図の一例。 実施の形態４における半導体装置の動作を説明するための模式図の一例。 実施の形態４における半導体装置の動作を説明するための模式図の一例。 実施の形態４における半導体装置の動作を説明するための模式図の一例。 実施の形態４における半導体装置の回路図の一例。 実施の形態４における半導体装置の回路図の一例。 実施の形態５における表示装置のブロック図の一例と、画素の回路図の一例。 実施の形態５におけるシフトレジスタの回路図の一例。 実施の形態５におけるシフトレジスタの動作を説明するためのタイミングチャートの一例。 実施の形態８における半導体装置の断面図の一例。 実施の形態９における表示装置のブロック図の一例と、その断面図の一例。 実施の形態１０における半導体装置の作製工程を説明する図の一例。 実施の形態１１における半導体装置の上面図の一例。 実施の形態１２における電子機器を説明する図の一例。 実施の形態１２における電子機器を説明する図の一例。 実施の形態６におけるソースドライバの回路図の一例と、その動作を説明するためのタイミングチャートの一例と、表示装置のブロック図の一例。 実施の形態７における保護回路の回路図の一例。 実施の形態７における保護回路を設けた半導体装置の回路図の一例。 実施の形態４における半導体装置の検証結果を示すタイミングチャート。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本発明の実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成におい
て、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同
一部分又は同様な機能を有する部分の詳細な説明は省略する。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施
の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換え
などを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることができる。
なお、ある一つの実施の形態において述べる図または文章において、その一部分を取り出
して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図また
は文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能であるものと
する。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子
（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、
基板、モジュール、装置、固体、液体、気体、動作方法、製造方法などが単数又は複数記
載された図面（断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図
、立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクト
ル図、状態図、波形図、写真、化学式など）または文章において、その一部分を取り出し
て、発明の一態様を構成することが可能であるものとする。一例としては、Ｐ個（Ｐは整
数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍ
は整数で、Ｍ＜Ｐ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態
様を構成することは可能である。別の一例としては、Ｐ個の層を有して構成される断面図
から、Ｍ個の層を抜き出して、発明の一態様を構成することは可能である。別の一例とし
ては、Ｐ個の要素を有して構成されるフローチャートから、Ｍ個の要素を抜き出して、発
明の一態様を構成することは可能である。
（実施の形態１）
本実施の形態の一例は、第１の端子が第１の配線と電気的に接続され、且つ第２の端子が
第２の配線と電気的に接続される第１のトランジスタと、第１の端子が第１の配線と電気
的に接続され、且つ第２の端子が第２の配線と電気的に接続される第２のトランジスタと
、第１のトランジスタのゲートと電気的に接続され、且つ第２のトランジスタのゲートと
電気的に接続される第１の回路と、を有し、第１の回路は、第１の信号が第２の電圧状態
になり、且つ第２の信号が第１の電圧状態になる場合に、第１のトランジスタのゲートの
電圧を上昇させる機能と、第１の信号が第２の電圧状態になり、且つ第３の信号が第１の
電圧状態になる場合に、第２のトランジスタのゲートの電圧を上昇させる機能と、を有す
るものである。
本実施の形態の半導体装置の一例について説明する。本実施の形態の半導体装置は、一例
として、シフトレジスタ、ゲートドライバ、又はソースドライバなどの様々な駆動回路に
用いることが可能である。なお、本実施の形態の半導体装置を駆動回路、又は回路と示す
ことが可能である。
まず、本実施の形態の半導体装置の回路構成について、図１（Ａ）を参照して説明する。
図１（Ａ）の半導体装置は、回路１００、及び回路２００を有する。回路１００は、トラ
ンジスタ１０１＿１〜１０１＿２という複数のトランジスタを有する。
なお、トランジスタ１０１＿１〜１０１＿２は、Ｎチャネル型であるものとする。Ｎチャ
ネル型のトランジスタは、ゲートとソースとの間の電位差（Ｖｇｓ）が閾値電圧（Ｖｔｈ
）を上回った場合にオンするものとする。ただし、これに限定されず、トランジスタ１０
１＿１、及び／又は、トランジスタ１０１＿２は、Ｐチャネル型であることが可能である
。Ｐチャネル型トランジスタは、ゲートとソースとの間の電位差（Ｖｇｓ）が閾値電圧（
Ｖｔｈ）を下回った場合にオンするものとする。
次に、図１（Ａ）の半導体装置の接続関係について説明する。トランジスタ１０１＿１の
第１の端子は、配線１１２と接続され、トランジスタ１０１＿１の第２の端子は、配線１
１１と接続される。トランジスタ１０１＿２の第１の端子は、配線１１２と接続され、ト
ランジスタ１０１＿２の第２の端子は、配線１１１と接続される。回路２００は、配線１
１３、配線１１４、配線１１５、配線１１６＿１〜１１６＿２、配線１１７、配線１１８
、トランジスタ１０１＿１のゲート、トランジスタ１０１＿２のゲート、及び配線１１１
と接続される。ただし、これに限定されない。例えば、回路２００は、その構成に応じて
、他にも様々な配線、又は様々なノードと接続されることが可能である。または、回路２
００は、上述した配線のすべてと接続される必要はなく、上述した配線のいずれかと接続
されていないことが可能である。
なお、トランジスタ１０１＿１のゲートと回路２００との接続箇所をノードｎ１と示し、
トランジスタ１０１＿２のゲートと回路２００との接続箇所をノードｎ２と示す。
なお、配線１１１は、画素部に延伸して配置される場合が多い。または、配線１１１は、
画素が有するトランジスタ（例えば選択用トランジスタ、又はスイッチングトランジスタ
）のゲートと接続される場合が多い。ただし、これに限定されない。例えば、複数の半導
体装置が縦続接続されているとする。この場合、配線１１１は、別の段（例えば次の段）
の半導体装置の配線１１５と接続されることが可能である。別の例として、配線１１１は
、別の段（例えば前の段）の半導体装置の配線１１７と接続されることが可能である。
次に、各配線に入力又は出力される信号又は電圧などについて説明する。
配線１１１からは、一例として、信号ＯＵＴが出力されるものとする。信号ＯＵＴは、例
えば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号Ｏ
ＵＴは、ハイレベルとロウレベルとを有するデジタル信号である場合が多く、半導体装置
の出力信号としての機能を有することが可能である。よって、配線１１１は、信号線、又
は出力信号線としての機能を有することが可能である。特に、配線１１１は、画素部に延
伸して配置される場合、信号ＯＵＴは、ゲート信号、走査信号、又は選択信号としての機
能を有することが可能である。よって、配線１１１は、ゲート信号線（以下、ゲート線と
もいう）、又は走査線としての機能を有することが可能である。例えば液晶表示装置の場
合は、配線１１１を液晶素子を有する画素に接続し、配線１１１の電圧に応じて液晶素子
に印加される電圧を設定する構成とすることができる。ただし、これに限定されない。例
えば、複数の半導体装置が縦続接続されているとする。この場合、配線１１１が別の段（
例えば次の段）の半導体装置の配線１１５と接続される場合、信号ＯＵＴは、転送用の信
号、又はスタート信号としての機能を有することが可能である。別の例として、配線１１
１が別の段（例えば前の段）の半導体装置の配線１１７と接続される場合、信号ＯＵＴは
、リセット信号としての機能を有することが可能である。
配線１１２には、一例として、信号ＣＫ１が入力されるものとする。信号ＣＫ１は、例え
ば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＣＫ
１は、ハイレベルとロウレベルとの二つの状態を繰り返すデジタル信号である場合が多く
、クロック信号としての機能を有することが可能である。よって、配線１１２は、信号線
、クロック線、クロック信号線、又はクロック供給線としての機能を有することが可能で
ある。ただし、これに限定されない。例えば、配線１１２には、電圧Ｖ１又は電圧Ｖ２な
どの電圧が供給されることが可能である。よって、配線１１２は、電源線としての機能を
有することが可能である。
配線１１３には、一例として、信号ＣＫ２が入力されるものとする。信号ＣＫ２は、例え
ば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＣＫ
２は、ハイレベルとロウレベルとの二つの状態を繰り返すデジタル信号である場合が多く
、反転クロック信号としての機能を有することが可能である。なお、信号ＣＫ２は、信号
ＣＫ１の反転信号、又は信号ＣＫ１から位相がおおむね１８０°ずれた信号であることが
可能である。よって、配線１１３は、信号線、反転クロック線、反転クロック信号線、又
は反転クロック供給線としての機能を有することが可能である。ただし、これに限定され
ない。例えば、配線１１３には、電圧Ｖ１又は電圧Ｖ２などの電圧が供給されることが可
能である。よって、配線１１３は、電源線としての機能を有することが可能である。
配線１１４には、一例として、電圧Ｖ２が供給されるものとする。電圧Ｖ２は、ハイレベ
ルの信号とおおむね等しい値である場合が多く、電源電圧、基準電圧、又は正電源電圧と
しての機能を有することが可能である。よって、配線１１４は、電源線としての機能を有
することが可能である。ただし、これに限定されない。例えば、配線１１４には、信号Ｃ
Ｋ１、又は信号ＣＫ２などの信号が入力されることが可能である。よって、配線１１４は
、信号線としての機能を有することが可能である。
配線１１５には、一例として、信号ＳＰが入力されるものとする。信号ＳＰは、例えば第
１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＳＰは、
デジタル信号である場合が多く、スタート信号としての機能を有することが可能である。
よって、配線１１５は、信号線としての機能を有することが可能である。ただし、これに
限定されない。例えば、複数の半導体装置が縦続接続されているとする。この場合、配線
１１５が別の段（例えば前段）の半導体装置の配線１１１と接続される場合、信号ＳＰは
、転送信号、ゲート信号、又は走査信号としての機能を有することが可能である。よって
、配線１１５は、出力信号線、ゲート信号線、又は走査線としての機能を有することが可
能である。
配線１１６＿１には、一例として、信号ＳＥＬ１が入力されるものとする。信号ＳＥＬ１
は、例えば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば
信号ＳＥＬ１は、ある期間毎（例えばフレーム期間毎）に、ハイレベルとロウレベルとの
二つの状態を繰り返すデジタル信号である場合が多く、制御信号、クロック信号、又はク
ロック制御信号としての機能を有することが可能である。よって、配線１１６＿１は、信
号線、制御線、又はクロック線としての機能を有することが可能である。ただし、これに
限定されない。例えば、信号ＳＥＬ１は、数フレーム毎、電源が投入される毎、又はラン
ダムに、ハイレベルとロウレベルとを繰り返すことが可能である。
配線１１６＿２には、一例として、信号ＳＥＬ２が入力されるものとする。信号ＳＥＬ２
は、例えば第１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば
信号ＳＥＬ２は、ある期間毎（例えばフレーム期間毎）に、ハイレベルとロウレベルとの
二つの状態を繰り返すデジタル信号である場合が多い。そして、信号ＳＥＬ２は、信号Ｓ
ＥＬ１の反転信号、又は信号ＳＥＬ１から位相が１８０°ずれた信号である場合が多く、
制御信号、反転クロック信号、又は反転クロック制御信号としての機能を有することが可
能である。よって、信号線、制御線、又は反転クロック線としての機能を有することが可
能である。例えば信号ＳＥＬ１がハイレベル及びロウレベルの一方であるとき、信号ＳＥ
Ｌ２はハイレベル及びロウレベルの他方であるようにすることもできる。ただし、これに
限定されない。例えば、信号ＳＥＬ２は、数フレーム毎、電源が投入される毎、又はラン
ダムに、ハイレベルとロウレベルとを繰り返すことが可能である。
配線１１７には、一例として、信号ＲＥが入力されるものとする。信号ＲＥは、例えば第
１の電圧状態及び第２の電圧状態を有する信号とすることができる。例えば信号ＲＥは、
デジタル信号である場合が多く、リセット信号としての機能を有することが可能である。
よって、配線１１７は、信号線としての機能を有することが可能である。ただし、これに
限定されない。例えば、複数の半導体装置が縦続接続されているとする。この場合、配線
１１７が別の段（例えば次の段）の半導体装置の配線１１１と接続される場合、信号ＲＥ
は、転送信号、ゲート信号、又は走査信号としての機能を有することが可能である。よっ
て、配線１１７は、出力信号線、ゲート信号線、又は走査線としての機能を有することが
可能である。
配線１１８には、一例として、電圧Ｖ１が供給されるものとする。電圧Ｖ１は、ロウレベ
ルの信号とおおむね等しい値である場合が多く、電源電圧、基準電圧、グランド電圧、又
は負電源電圧としての機能を有することが可能である。よって、配線１１８は、電源線、
又はグランドとしての機能を有することが可能である。ただし、これに限定されない。例
えば、配線１１８に信号ＣＫ１、信号ＣＫ２、信号ＳＥＬ１、又は信号ＳＥＬ２などを入
力することが可能である。よって、配線１１８は、信号線としての機能を有することが可
能である。この場合、トランジスタに逆バイアスを印加することが可能になるので、トラ
ンジスタの劣化を抑制することができる。
なお、これらの配線は、他にも様々な機能を有することが可能であるし、上記の機能のす
べてを有する必要はない。
なお、おおむねとは、ノイズによる誤差、プロセスのばらつきによる誤差、素子の作製工
程のばらつきによる誤差、及び／又は、測定誤差などの様々な誤差を含むものとする。
なお、一般的に電圧とは、２点間における電位差のことをいう場合があり、電位とは、あ
る一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギ
ー）のことをいう場合があるが、電子回路において、ある一点における電位と基準となる
電位（例えば接地電位）との差を該ある一点の電圧として示すことが多いため、本明細書
では、ある一点の電圧と示す場合には、特に指定する場合を除き、ある一点の電位と基準
となる電位との電位差を示すものとする。
なお、一例として、第１の状態、すなわちロウレベルの信号の電圧をＶ１とし、第２の状
態、すなわちハイレベルの信号の電圧をＶ２とする。そして、Ｖ２＞Ｖ１とする。よって
、電圧Ｖ１と記載する場合、電圧Ｖ１とは、信号のロウレベルとおおむね等しい値である
ものとする。一方で、電圧Ｖ２と記載する場合、電圧Ｖ２とは、信号のハイレベルとおお
むね等しい値であるものとする。ただし、これに限定されない。例えば、ロウレベルの信
号の電圧は、Ｖ１よりも低いことが可能であるし、Ｖ１よりも高いことが可能である。ま
たは、ハイレベルの信号の電圧は、Ｖ２よりも低いことが可能であるし、Ｖ２よりも高い
ことが可能である。例えば、回路構成によっては、ハイレベルの信号又はハイレベルの電
圧と記載する場合でも、その電圧はＶ２よりも低い場合があるし、Ｖ２よりも高い場合が
ある。または、回路構成によっては、ロウレベルの信号又はロウレベルの電圧と記載する
場合でも、その電圧はＶ１よりも低い場合があるし、Ｖ１よりも高い場合がある。
なお、信号ＣＫ１、及び／又は、信号ＣＫ２は、平衡であることが可能であるし、非平衡
（不平衡ともいう）であることが可能である。平衡とは、１周期のうち、ハイレベルにな
る期間とロウレベルになる期間とがおおむね等しいことをいう。非平衡とは、ハイレベル
になる期間とロウレベルになる期間とが異なることをいう。なお、ここでは異なるとはお
おむね等しい場合の範囲以外のものであるとする。
なお、信号ＣＫ１、及び信号ＣＫ２が非平衡である場合、信号ＣＫ２は、信号ＣＫ１の反
転信号ではない場合がある。この場合、信号ＣＫ１のハイレベルになる期間と、信号ＣＫ
２がハイレベルになる期間と、の長さはおおむね等しいことが可能である。ただし、これ
に限定されない。
次に、各回路、又は各トランジスタが有する機能について説明する。
回路１００は、一例として、ノードｎ１の電圧、及び／又は、ノードｎ２の電圧に応じて
、配線１１２と配線１１１との導通状態を制御する機能を有する。または、回路１００は
、配線１１２の電圧を配線１１１に供給するタイミングを制御する機能を有する。例えば
、配線１１２に、信号又は電圧など（例えば電圧Ｖ２又は信号ＣＫ１など）が供給される
場合、回路１００は、配線１１２に供給される信号又は電圧などを、配線１１１に供給す
るタイミングを制御する機能を有する。または、回路１００は、ハイレベルの信号（例え
ば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を有する。または、回
路１００は、配線１１１の電圧を上昇させるタイミングを制御する機能を有する。または
、回路１００は、ロウレベルの信号（例えば信号ＣＫ１）を配線１１１に供給するタイミ
ングを制御する機能を有する。または、回路１００は、配線１１１の電圧を減少させるタ
イミング又は維持するタイミングを制御する機能を有する。または、回路１００は、ノー
ドｎ１の電圧、及び／又は、ノードｎ２の電圧をブートストラップ動作によって上昇させ
るタイミングを制御する機能を有する。以上のように、回路１００は、制御回路、バッフ
ァ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定
されない。なお、回路１００は、上記の機能のすべてを有する必要はない。
回路２００は、一例として、入力される信号又は電圧（信号ＣＫ２、信号ＳＰ、信号ＲＥ
、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は、信号ＯＵＴなど）に応じて、ノー
ドｎ１の電圧、ノードｎ２の電圧、及び／又は、配線１１１の電圧を制御する機能を有す
る。または、回路２００は、ノードｎ１、及び／又は、ノードｎ２に、ハイレベルの信号
又は電圧Ｖ２を供給するタイミングを制御する機能を有する。または、回路２００は、ノ
ードｎ１の電圧、及び／又は、ノードｎ２の電圧を上昇させるタイミングを制御する機能
を有する。または、回路２００は、ノードｎ１、及び／又は、ノードｎ２に、ロウレベル
の信号又は電圧Ｖ１を供給するタイミングを制御する機能を有する。または、回路２００
は、ノードｎ１の電圧、及び／又は、ノードｎ２の電圧を減少させるタイミング又は維持
させるタイミングを制御する機能を有する。または、回路２００は、ノードｎ１、及び／
又は、ノードｎ２に、信号又は電圧などを供給しないタイミングを制御する機能を有する
。または、回路２００は、ノードｎ１、及び／又は、ノードｎ２を浮遊状態にするタイミ
ングを制御する機能を有する。または、回路２００は、配線１１１に、ロウレベルの信号
又は電圧Ｖ１を供給するタイミングを制御する機能を有する。または、回路２００は、配
線１１１の電圧を減少させるタイミング又は維持するタイミングを制御する機能を有する
。以上のように、回路２００は、制御回路としての機能を有することが可能である。ただ
し、これに限定されない。なお、回路２００は、上記の機能のすべてを有する必要はない
。
トランジスタ１０１＿１は、一例として、ノードｎ１の電圧に応じて、配線１１２と配線
１１１との導通状態を制御する機能を有する。または、トランジスタ１０１＿１は、配線
１１２の電圧を配線１１１に供給するタイミングを制御する機能を有する。例えば、配線
１１２に、信号又は電圧など（例えば電圧Ｖ２又は信号ＣＫ１など）が供給される場合、
トランジスタ１０１＿１は、配線１１２に供給される信号又は電圧などを、配線１１１に
供給するタイミングを制御する機能を有する。または、トランジスタ１０１＿１は、ハイ
レベルの信号（例えば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を
有する。または、トランジスタ１０１＿１は、配線１１１の電圧を上昇させるタイミング
を制御する機能を有する。または、トランジスタ１０１＿１は、ロウレベルの信号（例え
ば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を有する。または、ト
ランジスタ１０１＿１は、配線１１１の電圧を減少させるタイミング又は維持するタイミ
ングを制御する機能を有する。または、トランジスタ１０１＿１は、ブートストラップ動
作を行う機能を有する。または、トランジスタ１０１＿１は、ノードｎ１の電圧をブート
ストラップ動作によって上昇させる機能を有する。または、トランジスタ１０１＿１は、
オン又はオフになることにより、信号ＯＵＴの電圧状態を設定するか否かを制御する機能
を有する。以上のように、トランジスタ１０１＿１は、バッファ、又はスイッチなどとし
ての機能を有することが可能である。ただし、これに限定されない。なお、トランジスタ
１０１＿１は、上記の機能のすべてを有する必要はない。
トランジスタ１０１＿２は、一例として、ノードｎ２の電圧に応じて、配線１１２と配線
１１１との導通状態を制御する機能を有する。または、トランジスタ１０１＿２は、配線
１１２の電圧を配線１１１に供給するタイミングを制御する機能を有する。例えば、配線
１１２に、信号又は電圧など（例えば電圧Ｖ２又は信号ＣＫ１など）が供給される場合、
トランジスタ１０１＿２は、配線１１２に供給される信号又は電圧などを、配線１１１に
供給するタイミングを制御する機能を有する。または、トランジスタ１０１＿２は、ハイ
レベルの信号（例えば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を
有する。または、トランジスタ１０１＿２は、配線１１１の電圧を上昇させるタイミング
を制御する機能を有する。または、トランジスタ１０１＿２は、ロウレベルの信号（例え
ば信号ＣＫ１）を配線１１１に供給するタイミングを制御する機能を有する。または、ト
ランジスタ１０１＿２は、配線１１１の電圧を減少させるタイミング又は維持するタイミ
ングを制御する機能を有する。または、トランジスタ１０１＿２は、ブートストラップ動
作を行う機能を有する。または、トランジスタ１０１＿２は、ノードｎ２の電圧をブート
ストラップ動作によって上昇させる機能を有する。または、トランジスタ１０１＿２は、
オン又はオフになることにより、信号ＯＵＴの電圧状態を設定するか否かを制御する機能
を有する。以上のように、トランジスタ１０１＿２は、バッファ、又はスイッチなどとし
ての機能を有することが可能である。ただし、これに限定されない。なお、トランジスタ
１０１＿２は、上記の機能のすべてを有する必要はない。
次に、図１（Ａ）の半導体装置の動作の一例について、図２のタイミングチャートを参照
して説明する。図２のタイミングチャートには、信号ＳＥＬ１、信号ＳＥＬ２、信号ＣＫ
１、信号ＣＫ２、信号ＳＰ、信号ＲＥ、ノードｎ１の電圧（Ｖａ１）、ノードｎ２の電圧
（Ｖａ２）、及び信号ＯＵＴを示す。なお、図１（Ａ）の半導体装置の動作は、図２のタ
イミングチャートに限定されず、様々なタイミングによって制御されることが可能である
。
なお、図２のタイミングチャートは、複数の期間（以下、期間のことをフレーム期間とも
いう）を有し、各期間は、複数のサブ期間（以下、サブ期間のことを１ゲート選択期間と
もいう）を有する。例えば、図２のタイミングチャートは、期間Ｔ１、及び期間Ｔ２とい
う複数の期間を有する。期間Ｔ１は、期間Ａ１、期間Ｂ１、期間Ｃ１、期間Ｄ１、及び期
間Ｅ１という複数のサブ期間を有し、期間Ｔ２は、期間Ａ２、期間Ｂ２、期間Ｃ２、期間
Ｄ２、及び期間Ｅ２という複数のサブ期間を有する。ただし、これに限定されない。例え
ば、図２のタイミングチャートは、期間Ｔ１、及び期間Ｔ２とは別の期間を有することが
可能であるし、期間Ｔ１と期間Ｔ２との一方を省略することが可能である。または、期間
Ｔ１は、期間Ａ１〜Ｅ１の他にも様々な期間を有することが可能であるし、期間Ａ１〜Ｅ
１のいずれかを省略することが可能である。または、期間Ｔ２は、期間Ａ２〜Ｅ２の他に
も様々な期間を有することが可能であるし、期間Ａ２〜Ｅ２のいずれかを省略することが
可能である。
なお、一例として、期間Ｔ１と期間Ｔ２とは、交互に配置されるものとする。ただし、こ
れに限定されず、期間Ｔ１と期間Ｔ２とは様々な順番に配置されることが可能である。
なお、一例として、期間Ｔ１において、期間Ａ１、期間Ｂ１、及び期間Ｃ１が順に配置さ
れる。その後、期間Ｔ１の終わりまで（又は期間Ｔ２の始まりまで）、期間Ｄ１と期間Ｅ
１とが交互に配置されるものとする。ただし、これに限定されない。例えば、期間Ｔ１の
始まりから、期間Ａ１の始まりまでの期間に、期間Ｄ１、及び／又は、期間Ｅ１を配置す
ることが可能である。
なお、一例として、期間Ｔ２において、期間Ａ２、期間Ｂ２、及び期間Ｃ２が順に配置さ
れる。その後、期間Ｔ２の終わりまで（又は期間Ｔ１の始まりまで）、期間Ｄ２と期間Ｅ
２とが交互に配置されるものとする。ただし、これに限定されない。例えば、期間Ｔ２の
始まりから、期間Ａ２の始まりまでの期間に、期間Ｄ２、及び／又は、期間Ｅ２を配置す
ることが可能である。
まず、期間Ｔ１の動作について説明する。期間Ｔ１では、信号ＳＥＬ１はハイレベルにな
り、信号ＳＥＬ２がロウレベルになる。
期間Ａ１において、図３（Ａ）に示すように、信号ＳＰはハイレベルになる。すると、回
路２００は、ハイレベルの信号又は電圧Ｖ２をノードｎ１に供給する。よって、ノードｎ
１の電圧は、上昇し始める。一方で、回路２００は、ロウレベルの信号又は電圧Ｖ１をノ
ードｎ２に供給する。よって、ノードｎ２の電圧は、おおむねＶ１になるように減少する
。または、おおむねＶ１に維持される。この結果、トランジスタ１０１＿２はオフになる
。その後、ノードｎ１の電圧は上昇し続け、やがて、ノードｎ１の電圧がＶ１＋Ｖｔｈ１
０１＿１（Ｖｔｈ１０１＿１：トランジスタ１０１＿１の閾値電圧）＋Ｖｘまで上昇する
。このときＶｘは０より大きい値である。すると、トランジスタ１０１＿１はオンになる
ので、配線１１２と配線１１１とは、トランジスタ１０１＿１を介して導通状態になる。
よって、ロウレベルの信号ＣＫ１は、配線１１２からトランジスタ１０１＿１を介して配
線１１１に供給される。この結果、信号ＯＵＴは、ロウレベルになる。その後、ノードｎ
１の電圧はさらに上昇する。やがて、回路２００は、ノードｎ１への信号又は電圧の供給
を止めるので、回路２００とノードｎ１とは非導通状態になる。この結果、ノードｎ１は
、浮遊状態になり、ノードｎ１の電圧は、Ｖ１＋Ｖｔｈ１０１＿１＋Ｖｘの値に維持され
る。ただし、これに限定されない。例えば、期間Ａ１において、回路２００は、Ｖ１＋Ｖ
ｔｈ１０１＿１＋Ｖｘの電圧をノードｎ１に供給し続けることが可能である。
なお、期間Ａ１において、回路２００は、ロウレベルの信号又は電圧Ｖ１を配線１１１に
供給することが可能であるし、信号又は電圧などを配線１１１に供給しないことが可能で
ある。
次に、期間Ｂ１において、図３（Ｂ）に示すように、信号ＳＰはロウレベルになる。する
と、回路２００は、信号又は電圧などをノードｎ１に供給しないままになる。よって、ノ
ードｎ１は、浮遊状態のままになるので、ノードｎ１の電圧は、Ｖ１＋Ｖｔｈ１０１＿１
＋Ｖｘの値のままになる。つまり、トランジスタ１０１＿１はオンのままになるので、配
線１１２と配線１１１とはトランジスタ１０１＿１を介して導通状態のままになる。一方
で、回路２００は、ロウレベルの信号又は電圧Ｖ１をノードｎ２に供給する。よって、ノ
ードｎ２の電圧は、おおむねＶ１のままになる。この結果、トランジスタ１０１＿２はオ
フのままになる。このとき、信号ＣＫ１はロウレベルからハイレベルに上昇する。すると
、ハイレベルの信号ＣＫ１は、配線１１２からトランジスタ１０１＿１を介して配線１１
１に供給されるので、配線１１１の電圧が上昇し始める。すると、ノードｎ１は浮遊状態
のままなので、ノードｎ１の電圧は、トランジスタ１０１＿１のゲートと第２の端子との
間の寄生容量によって、Ｖ２＋Ｖｔｈ１０１＿１＋Ｖｘの値まで上昇する。いわゆる、ブ
ートストラップ動作である。こうして、配線１１１の電圧がＶ２まで上昇することが可能
になる。このようにして、信号ＯＵＴは、ハイレベルになる。
なお、期間Ｂ１において、回路２００は、信号又は電圧などを配線１１１に供給していな
い場合が多い。ただし、これに限定されず、回路２００は、ハイレベルの信号又は電圧Ｖ
２などを配線１１１に供給することが可能である。
次に、期間Ｃ１において、図３（Ｃ）に示すように、信号ＲＥがハイレベルになる。する
と、回路２００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又
は、配線１１１に供給する。よって、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は
、配線１１１の電圧は、おおむねＶ１になる。この結果、トランジスタ１０１＿１、及び
トランジスタ１０１＿２はオフになるので、配線１１２と配線１１１とは非導通状態にな
る。そして、信号ＯＵＴは、ロウレベルになる。
なお、期間Ｃ１において、ノードｎ１の電圧が減少するタイミングよりも、信号ＣＫ１が
ロウレベルになるタイミングの方が早い場合がある。つまり、トランジスタ１０１＿１が
オフになる前に、信号ＣＫ１がロウレベルになる場合がある。よって、ロウレベルの信号
ＣＫ１は、配線１１２からトランジスタ１０１＿１を介して配線１１１に供給される場合
がある。このような場合、トランジスタ１０１＿１のチャネル幅は、例えば他のトランジ
スタを有する場合に他のトランジスタのチャネル幅より大きい場合が多いので、信号ＯＵ
Ｔの立ち下がり時間を短くすることができる。よって、期間Ｃ１においては、回路２００
からロウレベルの信号又は電圧Ｖ１が配線１１１に供給される場合と、配線１１２からト
ランジスタ１０１＿１を介してロウレベルの信号が配線１１１に供給される場合と、回路
２００からロウレベルの信号又は電圧Ｖ１が配線１１１に供給され、且つ配線１１２から
トランジスタ１０１＿１を介してロウレベルの信号が配線１１１に供給される場合とがあ
る。
次に、期間Ｄ１、及び期間Ｅ１において、図３（Ｄ）に示すように、回路２００は、ロウ
レベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又は、配線１１１に供給す
る。すると、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は、配線１１１の電圧は、
おおむねＶ１のままになる。よって、トランジスタ１０１＿１、及びトランジスタ１０１
＿２はオフのままになるので、配線１１２と配線１１１とは非導通状態のままになる。そ
して、信号ＯＵＴは、ロウレベルのままになる。
なお、期間Ｄ１と期間Ｅ１との一方の期間において、回路２００は、ロウレベルの信号又
は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又は、配線１１１に供給し、他方の期間に
おいて、回路２００は、信号又は電圧をノードｎ１、ノードｎ２、及び／又は、配線１１
１に供給しないことが可能である。
次に、期間Ｔ２の動作について説明する。期間Ｔ２では、信号ＳＥＬ１はロウレベルにな
り、信号ＳＥＬ２はハイレベルになる。
期間Ａ２において、図４（Ａ）に示すように、信号ＳＰはハイレベルになる。すると、回
路２００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１に供給する。よって、ノードｎ
１の電圧は、おおむねＶ１になるように減少する。または、おおむねＶ１に維持される。
この結果、トランジスタ１０１＿１はオフになる。一方で、回路２００は、ハイレベルの
信号又は電圧Ｖ２をノードｎ２に供給する。よって、ノードｎ２の電圧は、上昇し始める
。その後、ノードｎ２の電圧は上昇し続け、やがて、ノードｎ２の電圧がＶ１＋Ｖｔｈ１
０１＿２（Ｖｔｈ１０１＿２：トランジスタ１０１＿２の閾値電圧）＋Ｖｘまで上昇する
。すると、トランジスタ１０１＿２はオンになるので、配線１１２と配線１１１とは、ト
ランジスタ１０１＿２を介して導通状態になる。よって、ロウレベルの信号ＣＫ１は、配
線１１２からトランジスタ１０１＿２を介して配線１１１に供給される。この結果、信号
ＯＵＴは、ロウレベルになる。その後、ノードｎ２の電圧はさらに上昇する。やがて、回
路２００は、ノードｎ２への信号又は電圧の供給を止めるので、回路２００とノードｎ２
とは非導通状態になる。この結果、ノードｎ２は、浮遊状態になり、ノードｎ２の電圧は
、Ｖ１＋Ｖｔｈ１０１＿２＋Ｖｘの値に維持される。ただし、これに限定されない。例え
ば、回路２００は、Ｖ１＋Ｖｔｈ１０１＿２＋Ｖｘの電圧をノードｎ２に供給し続けるこ
とが可能である。
なお、期間Ａ２において、回路２００は、ロウレベルの信号又は電圧Ｖ１を配線１１１に
供給することが可能であるし、信号又は電圧などを配線１１１に供給しないことが可能で
ある。
次に、期間Ｂ２において、図４（Ｂ）に示すように、信号ＳＰはロウレベルになる。する
と、回路２００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１に供給する。よって、ノ
ードｎ１の電圧は、おおむねＶ１のままになる。この結果、トランジスタ１０１＿１はオ
フのままになる。一方で、回路２００は、信号又は電圧などをノードｎ２に供給しないま
まになる。よって、ノードｎ２は、浮遊状態のままになるので、ノードｎ２の電圧は、Ｖ
１＋Ｖｔｈ１０１＿２＋Ｖｘの値のままになる。つまり、トランジスタ１０１＿２はオン
のままになるので、配線１１２と配線１１１とはトランジスタ１０１＿２を介して導通状
態のままになる。このとき、信号ＣＫ１はロウレベルからハイレベルに上昇する。すると
、ハイレベルの信号ＣＫ１は、配線１１２からトランジスタ１０１＿２を介して配線１１
１に供給されるので、配線１１１の電圧が上昇し始める。すると、ノードｎ２は浮遊状態
のままなので、ノードｎ２の電圧は、トランジスタ１０１＿２のゲートと第２の端子との
間の寄生容量によって、Ｖ２＋Ｖｔｈ１０１＿２＋Ｖｘの値まで上昇する。いわゆる、ブ
ートストラップ動作である。こうして、配線１１１の電圧がＶ２まで上昇することが可能
になる。このようにして、信号ＯＵＴは、ハイレベルになる。
なお、期間Ｂ２において、回路２００は、信号又は電圧などを配線１１１に供給していな
い場合が多い。ただし、これに限定されず、回路２００は、ハイレベルの信号又は電圧Ｖ
２などを配線１１１に供給することが可能である。
次に、期間Ｃ２において、図４（Ｃ）に示すように、信号ＲＥがハイレベルになる。する
と、回路２００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又
は、配線１１１に供給する。よって、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は
、配線１１１の電圧は、Ｖ１になる。この結果、トランジスタ１０１＿１、及びトランジ
スタ１０１＿２はオフになるので、配線１１２と配線１１１とは非導通状態になる。そし
て、信号ＯＵＴは、ロウレベルになる。
なお、期間Ｃ２において、ノードｎ１の電圧が減少するタイミングよりも、信号ＣＫ１が
ロウレベルになるタイミングの方が早い場合がある。つまり、トランジスタ１０１＿２が
オフになる前に、信号ＣＫ１がロウレベルになる場合がある。よって、ロウレベルの信号
ＣＫ１は、配線１１２からトランジスタ１０１＿１を介して配線１１１に供給される場合
がある。このような場合、トランジスタ１０１＿１のチャネル幅は、例えば他のトランジ
スタを有する場合に他のトランジスタのチャネル幅より大きい場合が多いので、信号ＯＵ
Ｔの立ち下がり時間を短くすることができる。よって、期間Ｃ２においては、回路２００
からロウレベルの信号又は電圧Ｖ１が配線１１１に供給される場合と、配線１１２からト
ランジスタ１０１＿１を介してロウレベルの信号が配線１１１に供給される場合と、回路
２００からロウレベルの信号又は電圧Ｖ１を配線１１１が供給され、且つ配線１１２から
トランジスタ１０１＿１を介してロウレベルの信号が配線１１１に供給される場合とがあ
る。
次に、期間Ｄ２、及び期間Ｅ２において、図４（Ｄ）に示すように、回路２００は、ロウ
レベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又は、配線１１１に供給す
る。すると、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は、配線１１１の電圧は、
おおむねＶ１のままになる。よって、トランジスタ１０１＿１、及びトランジスタ１０１
＿２はオフのままになるので、配線１１２と配線１１１とは非導通状態のままになる。そ
して、信号ＯＵＴは、ロウレベルのままになる。
なお、期間Ｄ２と期間Ｅ２との一方の期間において、回路２００は、ロウレベルの信号又
は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又は、配線１１１に供給し、他方の期間に
おいて、回路２００は、信号又は電圧をノードｎ１、ノードｎ２、及び／又は、配線１１
１に供給しないことが可能である。
以上のように、期間Ｔ１において、トランジスタ１０１＿２はオフになり、期間Ｔ２にお
いて、トランジスタ１０１＿１はオフになることが可能である。よって、トランジスタ１
０１＿１〜１０１＿２がオンになる回数、トランジスタ１０１＿１〜１０１＿２に大きな
Ｖｇｓが印加される回数、及び／又は、トランジスタ１０１＿１〜１０１＿２がオンにな
る時間、をそれぞれ少なくすることができるので、トランジスタ１０１＿１〜１０１＿２
の特性劣化を抑制することができる。
または、トランジスタの特性劣化を抑制できることによって、様々なメリットを得ること
ができる。例えば、配線１１１が画素と接続される場合、画素が保持するビデオ信号は、
信号ＯＵＴの波形に影響を受けることがある。例えば、信号ＯＵＴのハイレベルの電圧が
Ｖ２まで上昇しない場合、画素が有するトランジスタ（例えば選択トランジスタ、又はス
イッチングトランジスタ）がオンになる時間は短くなる。この結果、画素へのビデオ信号
の書き込み不足を生じ、表示品位が低下してしまうことがある。または、信号ＯＵＴの立
ち下がり時間、及び立ち上がり時間が長くなる場合、選択された行に属する画素に、別の
行に属する画素へのビデオ信号が書き込まれてしまうことがある。この結果、表示品位が
低下してしまう。または、信号ＯＵＴの立ち下がり時間がばらつく場合、画素が保持する
ビデオ信号へのフィードスルーの影響がばらついてしまうことがある。この結果、クロス
トーク等により引き起こされる表示ムラを生じてしまう。
しかしながら、本実施の形態の半導体装置は、トランジスタの特性劣化を抑制することが
できる。よって、信号ＯＵＴのハイレベルの電圧をＶ２まで上昇させることができるので
、画素が有するトランジスタがオンになる時間を長くすることができる。この結果、画素
に十分な時間でビデオ信号を書き込むことができるので、表示品位の向上を図ることがで
きる。または、信号ＯＵＴの立ち下がり時間、及び立ち上がり時間を短くすることができ
るので、選択された行に属する画素に、別の行に属する画素へのビデオ信号が書き込まれ
てしまうことを防止することができる。この結果、表示品位の向上を図ることができる。
または、信号ＯＵＴの立ち下がり時間のばらつきを抑制することができるので、画素が保
持するビデオ信号へのフィードスルーの影響のばらつきを抑制することできる。よって、
表示ムラを抑制することができる。
または、本実施の形態の半導体装置では、全てのトランジスタの極性をＮチャネル型又は
Ｐチャネル型とすることが可能である。したがって、ＣＭＯＳ回路と比較して、工程数の
削減、歩留まりの向上、信頼性の向上、又はコストの削減を図ることができる。特に、画
素部などを含めて、全てのトランジスタがＮチャネル型の場合、トランジスタの半導体層
として、非単結晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体
などを用いることが可能になる。ただし、これらの半導体を用いたトランジスタは、劣化
しやすい場合が多い。しかし本実施の形態の半導体装置は、トランジスタの劣化を抑制す
ることができる。
または、トランジスタの劣化を抑制することができるので、トランジスタが劣化した場合
のことを考慮し、トランジスタのチャネル幅を大きくする必要がない。よって、トランジ
スタのチャネル幅を小さくすることができる。
なお、期間Ｔ１において、トランジスタ１０１＿１がオンになる期間（期間Ａ１、及び期
間Ｂ１）を第１の期間又は第１のサブ期間と呼び、トランジスタ１０１＿１がオフになる
期間（期間Ｃ１、期間Ｄ１、及び期間Ｅ１）を第２の期間又は第２のサブ期間と呼ぶこと
が可能である。同様に、期間Ｔ２において、トランジスタ１０１＿２がオンになる期間（
期間Ａ２、及び期間Ｂ２）を第３の期間又は第３のサブ期間と呼び、トランジスタ１０１
＿２がオフになる期間（期間Ｃ２、期間Ｄ２、及び期間Ｅ２）を第４の期間又は第４のサ
ブ期間と呼ぶことが可能である。
なお、トランジスタ１０１＿１がオンになる期間（期間Ａ１、及び期間Ｂ１）は、トラン
ジスタ１０１＿１がオフになる期間（期間Ｃ１〜Ｅ１）よりも短い場合が多い。または、
トランジスタ１０１＿２がオンになる期間（期間Ａ２、及び期間Ｂ２）は、トランジスタ
１０１＿２がオフになる期間（期間Ｃ２〜Ｅ２）よりも短い場合が多い。または、トラン
ジスタ１０１＿１がオンになる期間と、トランジスタ１０１＿２がオンになる期間とは、
おおむね等しい長さである場合が多い。ただし、これに限定されない。
なお、期間Ｔ１において、期間Ｂ１は、選択期間としての機能を有し、期間Ａ１、期間Ｃ
１、期間Ｄ１、及び期間Ｅ１は、非選択期間として機能を有することが可能である。同様
に、期間Ｔ２において、期間Ｂ２は、選択期間としての機能を有し、期間Ａ２、期間Ｃ２
、期間Ｄ２、及び期間Ｅ２は、非選択期間として機能を有することが可能である。
なお、期間Ａ１及び期間Ａ２は、セット期間、又はスタート期間として機能を有すること
が可能である。期間Ｂ１及び期間Ｂ２は、選択期間としての機能を有することが可能であ
る。または、期間Ｃ１及び期間Ｃ２は、リセット期間としての機能を有することが可能で
ある。
なお、期間Ｔ１、及び期間Ｔ２は、フレーム期間としての機能を有することが可能である
。なお、フレーム周波数は、おおむね６０Ｈｚ（又は５０Ｈｚ）であることが好ましい。
ただし、これに限定されない。例えば、フレーム周波数を６０Ｈｚよりも高くすることに
よって、動画のぼやけ、又は残像を改善することができる。ただし、フレーム周波数が高
すぎると、駆動周波数が高くなるので、消費電力が増加してしまう。よって、消費電力の
増加を抑制するためには、フレーム周波数は、６０Ｈｚ（又は５０Ｈｚ）以上３６０Ｈｚ
以下であることが好ましい。より好ましくは、６０Ｈｚ（又は５０Ｈｚ）以上２４０Ｈｚ
以下であることが好ましい。さらに好ましくは、６０Ｈｚ（又は５０Ｈｚ）以上１２０Ｈ
ｚ（又は１００Ｈｚ）以下であることが好ましい。一方で、フレーム周波数を６０Ｈｚよ
りも低くすることによって、外部回路を簡単な構成にすることができる。または、消費電
力を低減することができる。よって、携帯電話などのモバイル機器にも本発明の一態様で
ある半導体装置を適用することができる。ただし、フレーム周波数が低すぎると、画素の
保持容量が大きくなり、画素の開口率が下がってしまう。よって、開口率の低下を抑制す
るためには、フレーム周波数は、１５Ｈｚ以上６０Ｈｚ（又は５０Ｈｚ）以下であること
が好ましい。より好ましくは、３０Ｈｚ以上６０Ｈｚ（又は５０Ｈｚ）以下であることが
好ましい。
なお、期間Ａ１〜Ｅ１、及び期間Ａ２〜Ｅ２は、サブ期間、又は１ゲート選択期間として
の機能を有することが可能である。
なお、期間又はサブ期間のことを、ステップ、処理、又は動作と言い換えることが可能で
ある。例えば、第１の期間と記載する場合、第１のステップ、第１の処理、又は第１の動
作と言い換えることが可能である。
なお、期間Ｔ１の開始時刻から、期間Ａ１の開始時刻までの時間は、期間Ｔ２の開始時刻
から、期間Ａ２の開始時刻までの時間とおおむね等しいことが好ましい。ただし、これに
限定されない。
なお、信号ＣＫ１、及び信号ＣＫ２は、非平衡であることが可能である。図５（Ａ）に一
例として、１周期のうち、ハイレベルになる期間がロウレベルになる期間よりも短い場合
のタイミングチャートを示す。ハイレベルになる期間をロウレベルになる期間よりも短く
することによって、期間Ｃ１、又は期間Ｃ２において、ロウレベルの信号ＣＫ１を配線１
１１に供給することが可能になるので、信号ＯＵＴの立ち下がり時間を短くすることがで
きる。特に、配線１１１が画素部に延伸して形成される場合、画素への不正なビデオ信号
の書き込みを防止することができる。ただし、これに限定されない。例えば、１周期のう
ち、ハイレベルになる期間がロウレベルになる期間よりも長いことが可能である。
なお、半導体装置には、多相のクロック信号を用いることが可能である。例えば、半導体
装置には、ｎ（ｎは自然数）相のクロック信号を用いることが可能である。ｎ相のクロッ
ク信号とは、周期がそれぞれ１／ｎ周期ずつずれたｎ個のクロック信号のことである。図
５（Ｂ）には、一例として、半導体装置に３相のクロック信号を用いる場合のタイミング
チャートを示す。ただし、これに限定されない。
なお、ｎが大きいほど、クロック周波数が低くなるので、消費電力の低減を図ることがで
きる。ただし、ｎが大きすぎると、信号の数が増えるので、レイアウト面積が大きくなっ
たり、外部回路の規模が大きくなったりする場合がある。よって、ｎ＜８であることが好
ましい。より好ましくは、ｎ＜６であることが好ましい。さらに好ましくは、ｎ＝４、又
はｎ＝３であることが好ましい。ただし、これに限定されない。
なお、トランジスタ１０１＿１とトランジスタ１０１＿２とは、同時にオンになることが
可能である。この場合、例えば、回路２００は、ノードｎ１、及びノードｎ２に、ハイレ
ベルの信号又は電圧Ｖ２を供給することが可能である。
なお、トランジスタ１０１＿１のチャネル幅と、トランジスタ１０１＿２のチャネル幅と
は、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しく
することによって、電流供給能力をおおむね等しくすることができる。または、トランジ
スタの劣化の程度をおおむね等しくすることができる。よって、選択されるトランジスタ
が切り替わっても、信号ＯＵＴの波形をおおむね等しくすることができる。なお、同様の
理由で、トランジスタ１０１＿１のチャネル長と、トランジスタ１０１＿２のチャネル長
とは、おおむね等しいことが好ましい。ただし、これに限定されない。
なお、トランジスタのチャネル幅と記載する場合、トランジスタのＷ／Ｌ（Ｗはチャネル
幅、Ｌはチャネル長）比と言い換えることが可能である。
なお、トランジスタ１０１＿１、及びトランジスタ１０１＿２はゲート信号線などの大き
な負荷を駆動させるので、トランジスタ１０１＿１のチャネル幅、及びトランジスタ１０
１＿２のチャネル幅は、大きいほうが好ましい。例えば、トランジスタ１０１＿１のチャ
ネル幅、及びトランジスタ１０１＿２のチャネル幅は、１０００μｍ〜３００００μｍで
あることが好ましい。より好ましくは２０００μｍ〜２００００μｍであることが好まし
い。さらに好ましくは、３０００μｍ〜８０００μｍ、又は１００００μｍ〜１８０００
μｍであることが好ましい。ただし、これに限定されない。
なお、図１（Ａ）で述べる構成において、図１（Ｂ）に示すように、回路１００は、トラ
ンジスタ１０１＿１〜１０１＿Ｎ（Ｎは２以上の自然数）という複数のトランジスタを有
することが可能である。トランジスタ１０１＿１〜１０１＿Ｎの第１の端子は、配線１１
２と接続される。トランジスタ１０１＿１〜１０１＿Ｎの第２の端子は、配線１１１と接
続される。トランジスタ１０１＿１〜１０１＿Ｎのゲートは、回路２００と接続される。
なお、トランジスタ１０１＿１〜１０１＿Ｎのゲートと回路２００との接続箇所を、各々
、ノードｎ１〜ｎＮと示す。ただし、これに限定されない。
なお、Ｎが大きいことによって、トランジスタがオンになる回数、又はトランジスタがオ
ンになる時間を、それぞれ減らすことができる。よって、Ｎが大きいほど、トランジスタ
の劣化を抑制することができる。ただし、Ｎが大きすぎると、トランジスタの数が増えす
ぎてしまい、回路規模が大きくなってしまう。よって、Ｎは、６以下であることが好まし
い。より好ましくは４以下であることが好ましい。さらに好ましくは、Ｎ＝２、又はＮ＝
３であることが好ましい。
なお、図１（Ａ）〜（Ｂ）で述べる構成において、図１（Ｃ）に示すように、トランジス
タ１０１＿１の第１の端子とトランジスタ１０１＿２の第１の端子とは、別々の配線と接
続されることが可能である。図１（Ｃ）の一例では、配線１１２は配線１１２Ａ〜１１２
Ｂという複数の配線に分割される。そして、トランジスタ１０１＿１の第１の端子は、配
線１１２Ａと接続され、トランジスタ１０１＿２の第１の端子は、配線１１２Ｂと接続さ
れる。なお、配線１１２Ａ〜１１２Ｂは、配線１１２と同様の機能を有することが可能で
ある。よって、配線１１２Ａ〜１１２Ｂには、信号ＣＫ１などの信号を入力することが可
能である。ただし、これに限定されない。例えば、配線１１２Ａと配線１１２Ｂとに、別
々の電圧、又は別々の信号を供給することが可能である。
なお、図１（Ａ）〜（Ｃ）で述べる構成において、図１（Ｄ）に示すように、トランジス
タ１０１＿１のゲートと第２の端子との間に容量素子１０２＿１を接続し、トランジスタ
１０１＿２のゲートと第２の端子との間に容量素子１０２＿２を接続することが可能であ
る。こうすることによって、ブートストラップ動作時に、ノードｎ１の電圧、又はノード
ｎ２の電圧が上昇しやすくなる。よって、トランジスタ１０１＿１、及びトランジスタ１
０１＿２のＶｇｓを大きくすることができるので、これらのトランジスタのチャネル幅を
小さくすることができる。または、信号ＯＵＴの立ち下がり時間、又は立ち上がり時間を
短くすることができる。ただし、これに限定されない。例えば、容量素子として、ＭＩＳ
容量を用いることが可能である。
なお、容量素子１０２＿１〜１０２＿２の一方の電極の材料は、トランジスタ１０１＿１
〜１０１＿２のゲートと同様の材料であることが好ましい。容量素子１０２＿１〜１０２
＿２の他方の電極の材料は、トランジスタ１０１＿１〜１０１＿２のソース又はドレイン
と同様の材料であることが好ましい。こうすることによって、レイアウト面積を小さくす
ることができる。または、容量値を大きくすることができる。ただし、これに限定されな
い。
なお、容量素子１０２＿１の容量値と、容量素子１０２＿２の容量値とはおおむね等しい
ことが好ましい。または、容量素子１０２＿１の一方の電極と他方の電極とが重なる面積
と、容量素子１０２＿２の一方の電極と他方の電極とが重なる面積とは、おおむね等しい
ことが好ましい。こうすることによって、トランジスタ１０１＿１及びトランジスタ１０
１＿２を互いに切り替えて用いても、トランジスタ１０１＿１のＶｇｓとトランジスタ１
０１＿２のＶｇｓとをおおむね等しくすることが可能なので、信号ＯＵＴの波形をおおむ
ね等しくすることができる。ただし、これに限定されない。
なお、図１（Ａ）〜（Ｄ）で述べる構成において、図１（Ｅ）に示すように、トランジス
タ１０１＿１を、一方の端子（以下、正極ともいう）がノードｎ１と接続され、他方の端
子（以下、負極ともいう）が配線１１１と接続されるダイオード１０１ａ＿１と置き換え
、トランジスタ１０１＿２を、一方の端子がノードｎ２と接続され、他方の端子が配線１
１１と接続されるダイオード１０１ａ＿２と置き換えることが可能である。ただし、これ
に限定されない。例えば、図１（Ａ）〜（Ｄ）で述べる構成において、図１（Ｆ）に示す
ように、トランジスタ１０１＿１の第１の端子をノードｎ１に接続させることによって、
トランジスタ１０１＿１をダイオード接続させた構成にすることが可能である。同様に、
トランジスタ１０１＿２の第１の端子をノードｎ２に接続させることによって、トランジ
スタ１０１＿２をダイオード接続させた構成にすることが可能である。
なお、図１（Ａ）〜（Ｆ）で述べる構成において、図６（Ａ）に示すように、信号ＯＵＴ
とは別に、転送用の信号を生成することが可能である。例えば、複数の半導体装置が縦続
接続されているとする。この場合、転送用の信号は、ゲート信号線に入力されずに、次の
段の半導体装置にスタート信号として入力される場合が多いので、転送用の信号の遅延又
はなまりは、信号ＯＵＴと比較して小さくなる場合が多い。したがって、遅延又はなまり
が小さい信号を用いて、半導体装置を駆動することができるので、半導体装置の出力信号
の遅延を低減することができる。または、ノードｎ１、又はノードｎ２を充電するタイミ
ングを早くすることができるので、動作範囲を広くすることができる。ただし、これに限
定されない。
このために、図６（Ａ）に示すように、本実施の形態の半導体装置は、回路１５０を有す
ることが可能である。回路１５０は、トランジスタ１５１＿１〜１５１＿２という複数の
トランジスタを有する。トランジスタ１５１＿１〜１５１＿２は、トランジスタ１０１＿
１〜１０１＿２と同じ極性であることが好ましく、Ｎチャネル型であるものとする。ただ
し、これに限定されず、トランジスタ１５１＿１〜１５１＿２は、Ｐチャネル型であるこ
とが可能である。
トランジスタ１５１＿１の第１の端子は、配線１１２と接続され、トランジスタ１５１＿
１の第２の端子は、配線１１９と接続され、トランジスタ１５１＿１のゲートは、ノード
ｎ１と接続される。トランジスタ１５１＿２の第１の端子は、配線１１２と接続され、ト
ランジスタ１５１＿２の第２の端子は、配線１１９と接続され、トランジスタ１５１＿２
のゲートは、ノードｎ２と接続される。
配線１１９は、一例として、複数の半導体装置が縦続接続されているとすると、別の段（
例えば次の段）の半導体装置の配線１１５と接続される場合が多い。この場合、配線１１
１は、画素部に延伸して形成されることが可能である。または、画素が有するトランジス
タ（例えばスイッチングトランジスタ、選択トランジスタ）のゲートと接続されることが
可能である。ただし、これに限定されない。例えば、配線１１９は、画素部に延伸して配
置されることが可能である。または、配線１１９は、画素が有するトランジスタのゲート
と接続されることが可能である。または、配線１１９は、別の段（例えば前の段）の半導
体装置の配線１１７と接続されることが可能である。
配線１１９からは、一例として、信号ＳＯＵＴが出力されるものとする。信号ＳＯＵＴは
、ハイレベルとロウレベルとを有するデジタル信号である場合が多く、半導体装置の出力
信号としての機能を有することが可能である。よって、配線１１９は、信号線、又は出力
信号線としての機能を有することが可能である。例えば、複数の半導体装置が縦続接続さ
れているとする。この場合、配線１１９は、別の段（例えば次の段）の半導体装置の配線
１１５と接続される場合が多いので、信号ＳＯＵＴは、転送用の信号、又はスタート信号
としての機能を有することが可能である。ただし、これに限定されない。例えば、配線１
１９が画素部に延伸して配置される場合、又は配線１１９が画素のトランジスタのゲート
と接続される場合、信号ＳＯＵＴは、ゲート信号、走査信号、又は選択信号としての機能
を有することが可能である。よって、配線１１９は、ゲート信号線、又は走査線としての
機能を有することが可能である。別の例として、配線１１９が別の段（例えば前の段）の
半導体装置の配線１１７と接続される場合、信号ＳＯＵＴは、リセット信号としての機能
を有することが可能である。
回路１５０は、一例として、ノードｎ１の電圧、及び／又は、ノードｎ２の電圧に応じて
、配線１１２と配線１１９との導通状態を制御する機能を有する。または、回路１５０は
、配線１１２の電圧を配線１１９に供給するタイミングを制御する機能を有する。例えば
、配線１１２に、信号又は電圧など（例えば電圧Ｖ２又は信号ＣＫ１など）が供給される
場合、回路１５０は、配線１１２に供給される信号又は電圧などを、配線１１９に供給す
るタイミングを制御する機能を有する。または、回路１５０は、ハイレベルの信号（例え
ば信号ＣＫ１）を配線１１９に供給するタイミングを制御する機能を有する。または、回
路１５０は、配線１１９の電圧を上昇させるタイミングを制御する機能を有する。または
、回路１５０は、ロウレベルの信号（例えば信号ＣＫ１）を配線１１９に供給するタイミ
ングを制御する機能を有する。または、回路１５０は、配線１１９の電圧を減少させるタ
イミング又は維持するタイミングを制御する機能を有する。または、回路１５０は、ノー
ドｎ１の電圧、及び／又は、ノードｎ２の電圧をブートストラップ動作によって上昇させ
るタイミングを制御する機能を有する。以上のように、回路１５０は、制御回路、バッフ
ァ回路、又はスイッチなどとしての機能を有することが可能である。ただし、これに限定
されない。なお、回路１５０は、上記の機能のすべてを有する必要はない。
トランジスタ１５１＿１は、一例として、ノードｎ１の電圧に応じて、配線１１２と配線
１１９との導通状態を制御する機能を有する。または、トランジスタ１５１＿１は、配線
１１２の電圧を配線１１９に供給するタイミングを制御する機能を有する。例えば、配線
１１２に、信号又は電圧など（例えば電圧Ｖ２又は信号ＣＫ１など）が供給される場合、
トランジスタ１５１＿１は、配線１１２に供給される信号又は電圧などを、配線１１９に
供給するタイミングを制御する機能を有する。または、トランジスタ１５１＿１は、ハイ
レベルの信号（例えば信号ＣＫ１）を配線１１９に供給するタイミングを制御する機能を
有する。または、トランジスタ１５１＿１は、配線１１９の電圧を上昇させるタイミング
を制御する機能を有する。または、トランジスタ１５１＿１は、ロウレベルの信号（例え
ば信号ＣＫ１）を配線１１９に供給するタイミングを制御する機能を有する。または、ト
ランジスタ１５１＿１は、配線１１９の電圧を減少させるタイミング又は維持するタイミ
ングを制御する機能を有する。または、トランジスタ１５１＿１は、ブートストラップ動
作を行う機能を有する。または、トランジスタ１５１＿１は、ノードｎ１の電圧をブート
ストラップ動作によって上昇させる機能を有する。以上のように、トランジスタ１５１＿
１は、バッファ、又はスイッチなどとしての機能を有することが可能である。ただし、こ
れに限定されない。なお、トランジスタ１５１＿１は、上記の機能のすべてを有する必要
はない。
トランジスタ１５１＿２は、一例として、ノードｎ２の電圧に応じて、配線１１２と配線
１１９との導通状態を制御する機能を有する。または、トランジスタ１５１＿２は、配線
１１２の電圧を配線１１９に供給するタイミングを制御する機能を有する。例えば、配線
１１２に、信号又は電圧など（例えば電圧Ｖ２又は信号ＣＫ１など）が供給される場合、
トランジスタ１５１＿２は、配線１１２に供給される信号又は電圧などを、配線１１９に
供給するタイミングを制御する機能を有する。または、トランジスタ１５１＿２は、ハイ
レベルの信号（例えば信号ＣＫ１）を配線１１９に供給するタイミングを制御する機能を
有する。または、トランジスタ１５１＿２は、配線１１９の電圧を上昇させるタイミング
を制御する機能を有する。または、トランジスタ１５１＿２は、ロウレベルの信号（例え
ば信号ＣＫ１）を配線１１９に供給するタイミングを制御する機能を有する。または、ト
ランジスタ１５１＿２は、配線１１９の電圧を減少させるタイミング又は維持するタイミ
ングを制御する機能を有する。または、トランジスタ１５１＿２は、ブートストラップ動
作を行う機能を有する。または、トランジスタ１５１＿２は、ノードｎ２の電圧をブート
ストラップ動作によって上昇させる機能を有する。以上のように、トランジスタ１５１＿
２は、バッファ、又はスイッチなどとしての機能を有することが可能である。ただし、こ
れに限定されない。なお、トランジスタ１５１＿２は、上記の機能のすべてを有する必要
はない。
図７のタイミングチャート、図８（Ａ）〜（Ｄ）の半導体装置の模式図、及び図９（Ａ）
〜（Ｄ）の半導体装置の模式図に示すように、トランジスタ１５１＿１〜１５１＿２は、
トランジスタ１０１＿１〜１０１＿２とおおむね等しいタイミングで動作する場合が多い
。例えば、期間Ａ１〜Ｂ１において、トランジスタ１０１＿１がオンになると、トランジ
スタ１５１＿１もオンになる。その後、期間Ｃ１〜Ｅ１において、トランジスタ１０１＿
１がオフになると、トランジスタ１５１＿１もオフになる。そして、期間Ａ２〜Ｂ２にお
いて、トランジスタ１０１＿２がオンになると、トランジスタ１５１＿２もオンになる。
その後、期間Ｃ２〜Ｅ２において、トランジスタ１０１＿２がオフになると、トランジス
タ１５１＿２もオフになる。よって、信号ＳＯＵＴは、信号ＯＵＴとおおむね等しいタイ
ミングでハイレベルとロウレベルとが切り替わる場合が多い。ただし、これに限定されな
い。
なお、トランジスタ１５１＿１のチャネル幅と、トランジスタ１５１＿２のチャネル幅と
は、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しく
することによって、電流供給能力をおおむね等しくすることができる。または、トランジ
スタの劣化の程度をおおむね等しくすることができる。よって、選択されるトランジスタ
が切り替わっても、信号ＳＯＵＴの波形をおおむね等しくすることができる。なお、同様
の理由で、トランジスタ１５１＿１のチャネル長と、トランジスタ１５１＿２のチャネル
長とは、おおむね等しいことが好ましい。ただし、これに限定されない。
なお、信号ＳＯＵＴが転送用の信号として用いられ、信号ＯＵＴがゲート信号、走査信号
、又は選択信号として用いられる場合、配線１１９の負荷は、配線１１１の負荷よりも小
さくなる場合が多い。よって、トランジスタ１５１＿１のチャネル幅は、トランジスタ１
０１＿１のチャネル幅よりも小さいことが好ましい。同様に、トランジスタ１５１＿２の
チャネル幅は、トランジスタ１０１＿２のチャネル幅よりも小さいことが好ましい。ただ
し、これに限定されない。
なお、トランジスタ１５１＿１のチャネル長は、トランジスタ１０１＿１のチャネル長と
おおむね等しいことが好ましい。または、トランジスタ１５１＿２のチャネル長は、トラ
ンジスタ１０１＿２のチャネル長とおおむね等しいことが好ましい。ただし、これに限定
されない。
なお、トランジスタ１５１＿１のチャネル幅、及びトランジスタ１５１＿２のチャネル幅
は、１００μｍ〜５０００μｍであることが好ましい。より好ましくは、３００μｍ〜２
０００μｍであることが好ましい。さらに好ましくは、５００μｍ〜１０００μｍである
ことが好ましい。ただし、これに限定されない。
なお、図６（Ａ）で述べる構成において、図６（Ｂ）に示すように、図１（Ｂ）と同様に
、回路１５０は、トランジスタ１５１＿１〜１５１＿Ｎ（Ｎは２以上の自然数）という複
数のトランジスタを有することが可能である。トランジスタ１５１＿１〜１５１＿Ｎの第
１の端子は、配線１１２と接続される。トランジスタ１５１＿１〜１５１＿Ｎの第２の端
子は、配線１１９と接続される。トランジスタ１５１＿１〜１５１＿Ｎのゲートは、各々
、ノードｎ１〜ｎＮのいずれかと接続される。ただし、これに限定されない。
なお、図６（Ａ）〜（Ｂ）で述べる構成において、図６（Ｃ）に示すように、図１（Ｃ）
と同様に、トランジスタ１５１＿１の第１の端子とトランジスタ１５１＿２の第１の端子
とは、別々の配線と接続されることが可能である。図６（Ｃ）の一例では、配線１１２は
、配線１１２Ｃ〜１１２Ｄという複数の配線に分割される。そして、トランジスタ１５１
＿１の第１の端子は、配線１１２Ｃと接続され、トランジスタ１５１＿２の第１の端子は
、配線１１２Ｄと接続される。ただし、これに限定されない。
なお、図６（Ａ）〜（Ｃ）で述べる構成において、図６（Ｄ）に示すように、図１（Ｄ）
と同様に、トランジスタ１５１＿１のゲートと第２の端子との間に容量素子１５２＿１を
接続し、トランジスタ１５１＿２のゲートと第２の端子との間に容量素子１５２＿２を接
続することが可能である。ただし、これに限定されない。
なお、容量素子１５２＿１の容量値と、容量素子１５２＿２の容量値とはおおむね等しい
ことが好ましい。または、容量素子１５２＿１の一方の電極と他方の電極とが重なる面積
と、容量素子１５２＿２の一方の電極と他方の電極とが重なる面積とは、おおむね等しい
ことが好ましい。こうすることによって、トランジスタ１５１＿１及びトランジスタ１５
１＿２を互いに切り替えて用いても、トランジスタ１５１＿１のＶｇｓとトランジスタ１
５１＿２のＶｇｓとをおおむね等しくすることが可能なので、信号ＳＯＵＴの波形をおお
むね等しくすることができる。ただし、これに限定されない。
なお、図６（Ａ）〜（Ｄ）で述べる構成において、図６（Ｅ）に示すように、図１（Ｅ）
と同様に、トランジスタ１５１＿１を、一方の端子がノードｎ１と接続され、他方の端子
が配線１１９と接続されるダイオード１５１ａ＿１と置き換えることが可能である。同様
に、トランジスタ１５１＿２を、一方の端子がノードｎ２と接続され、他方の端子が配線
１１９と接続されるダイオード１５１ａ＿２と置き換えることが可能である。ただし、こ
れに限定されない。例えば、図６（Ａ）〜（Ｄ）で述べる構成において、図６（Ｆ）に示
すように、図１（Ｆ）と同様に、トランジスタ１５１＿１の第１の端子をノードｎ１に接
続させることによって、トランジスタ１５１＿１をダイオード接続させた構成にすること
が可能である。同様に、トランジスタ１５１＿２の第１の端子をノードｎ２に接続させる
ことによって、トランジスタ１５１＿２をダイオード接続させた構成にすることが可能で
ある。
なお、図６（Ａ）〜（Ｆ）で述べる構成において、図６（Ｇ）に示すように、トランジス
タ１５１＿１の第２の端子とトランジスタ１５１＿２の第２の端子とは、別々の配線と接
続されることが可能である。図６（Ｇ）の一例では、配線１１９は、配線１１９Ａ〜１１
９Ｂという複数の配線に分割される。そして、トランジスタ１５１＿１の第２の端子は、
配線１１９Ａと接続され、トランジスタ１５１＿２の第２の端子は、配線１１９Ｂと接続
される。ただし、これに限定されない。
（実施の形態２）
本実施の形態の一例は、第１の端子が第１の配線と電気的に接続され、且つ第２の端子が
第２の配線と電気的に接続される第１のトランジスタと、第１の端子が第１の配線と電気
的に接続され、且つ第２の端子が第２の配線と電気的に接続される第２のトランジスタと
、第１のトランジスタのゲートと電気的に接続され、且つ第２のトランジスタのゲートと
電気的に接続される第１の回路と、第１のトランジスタのゲートと電気的に接続され、第
２のトランジスタのゲートと電気的に接続され、且つ第２の配線と電気的に接続される第
２の回路と、第１のトランジスタのゲートと電気的に接続され、第２のトランジスタのゲ
ートと電気的に接続され、且つ第２の配線と電気的に接続される第３の回路と、を有し、
第１の回路は、第１の信号が第１の電圧状態になり、且つ第２の信号が第２の電圧状態に
なる場合に、第１のトランジスタのゲートの電圧を上昇させる機能と、第１の信号が第１
の電圧状態になり、且つ第３の信号が第２の電圧状態になる場合に、第２のトランジスタ
のゲートの電圧を上昇させる機能と、を有し、第２の回路は、第１のトランジスタのゲー
トと第２のトランジスタのゲートと第２の配線とのいずれかが第１の電圧状態になる場合
、第１のトランジスタのゲートと第２のトランジスタのゲートと第２の配線とのいずれか
に第１の電圧状態の信号又は電圧を出力する機能を有し、第３の回路は、第４の信号が第
２の電圧状態の場合に、第１のトランジスタのゲートと第２のトランジスタのゲートと第
２の配線とのいずれかに第１の電圧状態の信号又は電圧を出力する機能を有するものであ
る。
本実施の形態の一例は、第１の端子が第１の配線と電気的に接続され、且つ第２の端子が
第２の配線と電気的に接続される第１のトランジスタと、第１の端子が第１の配線と電気
的に接続され、且つ第２の端子が第２の配線と電気的に接続される第２のトランジスタと
、第１の端子が第３の配線と電気的に接続され、第２の端子が第１のトランジスタのゲー
トと電気的に接続され、且つゲートが第３の配線と電気的に接続される第３のトランジス
タと、第１の端子が第３の配線と電気的に接続され、第２の端子が第２のトランジスタの
ゲートと電気的に接続され、且つゲートが第３の配線と電気的に接続される第４のトラン
ジスタと、第１の端子が第４の配線と電気的に接続され、第２の端子が第２のトランジス
タのゲートと電気的に接続され、且つゲートが第５の配線と電気的に接続される第５のト
ランジスタと、第１の端子が第４の配線と電気的に接続され、第２の端子が第１のトラン
ジスタのゲートと電気的に接続され、且つゲートが第６の配線と電気的に接続される第６
のトランジスタとを有するものである。
本実施の形態の半導体装置の一例について説明する。本実施の形態の半導体装置は、実施
の形態１で述べる回路２００に用いることが可能である。なお、実施の形態１で述べる内
容は、その説明を省略する。なお、本実施の形態で述べる内容は、実施の形態１で述べる
内容と適宜組み合わせることができる。
まず、回路２００の一例について、図１０を参照して説明する。図１０の一例では、回路
２００は、回路３００、回路４００、及び回路５００を有する。回路３００は回路２００
の一部を示し、回路４００は回路２００の一部を示し、回路５００は回路２００の一部を
示す。回路３００、回路４００、及び回路５００の回路の一部又はすべては、回路３００
、回路４００及び回路５００のそれぞれで、互いに共有することが可能である。
回路３００は、一例として、配線１１５、配線１１６＿１、配線１１６＿２、配線１１８
、ノードｎ１、及びノードｎ２と接続される。回路４００は、一例として、配線１１１、
配線１１３、配線１１４、配線１１８、ノードｎ１、及びノードｎ２と接続される。回路
５００は、一例として、配線１１１、配線１１７、配線１１８、ノードｎ１、及びノード
ｎ２と接続される。ただし、これに限定されない。例えば、回路３００、回路４００、及
び回路５００は、その構成に応じて、他にも様々な配線、又は様々なノードと接続される
ことが可能である。
なお、回路３００、回路４００、及び回路５００は、上述した配線のすべてと接続される
必要はなく、上述した配線のいずれかと接続されていないことが可能である。例えば、回
路３００は、配線１１３、及び／又は、配線１１４と接続されることが可能である。別の
例として、回路３００は、配線１１８と接続されていないことが可能である。別の例とし
て、回路４００は、配線１１３と配線１１４との一方と接続されていないことが可能であ
る。別の例として、回路５００は、配線１１１と接続されていないことが可能である。た
だし、これに限定されない。
回路３００は、一例として、入力される信号（例えば、信号ＳＰ、信号ＳＥＬ１、及び／
又は信号ＳＥＬ２など）に応じて、ノードｎ１の電圧、及び／又は、ノードｎ２の電圧を
制御する機能を有する。または、回路３００は、ノードｎ１、及び／又は、ノードｎ２に
、ハイレベルの信号又は電圧Ｖ２などを供給するタイミングを制御する機能を有する。ま
たは、回路３００は、ノードｎ１の電圧、及び／又は、ノードｎ２の電圧を上昇させるタ
イミングを制御する機能を有する。または、回路３００は、ノードｎ１、及び／又は、ノ
ードｎ２に、ロウレベルの信号又は電圧Ｖ１などを供給するタイミングを制御する機能を
有する。または、回路３００は、ノードｎ１の電圧、及び／又は、ノードｎ２の電圧を減
少させるタイミング又は維持させるタイミングを制御する機能を有する。または、回路３
００は、ノードｎ１、及び／又は、ノードｎ２に、信号又は電圧などを供給しないタイミ
ングを制御する機能を有する。または、回路３００は、ノードｎ１、及び／又は、ノード
ｎ２を浮遊状態にするタイミングを制御する機能を有する。以上のように、回路３００は
、制御回路としての機能を有する。ただし、これに限定されない。なお、回路３００は、
上記の機能のすべてを有する必要はない。
回路４００は、一例として、入力される信号又は供給される電圧（例えば信号ＣＫ２、配
線１１４、配線１１８、信号ＯＵＴ、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は
配線１１１の電圧など）に応じて、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は、
配線１１１の電圧を制御する機能を有する。または、回路４００は、ノードｎ１、ノード
ｎ２、及び／又は、配線１１１に、ロウレベルの信号又は電圧Ｖ１を供給するタイミング
を制御する機能を有する。または、回路４００は、ノードｎ１の電圧、ノードｎ２の電圧
、及び／又は、配線１１１の電圧を減少させるタイミング又は維持するタイミングを制御
する機能を有する。または、回路４００は、ノードｎ１、及び／又は、ノードｎ２に、信
号又は電圧などを供給しないタイミングを制御する機能を有する。または、回路４００は
、ノードｎ１、及び／又は、ノードｎ２を浮遊状態にするタイミングを制御する機能を有
する。以上のように、回路４００は、制御回路としての機能を有する。ただし、これに限
定されない。なお、回路４００は、上記の機能のすべてを有する必要はない。
回路５００は、一例として、入力される信号（例えば信号ＲＥなど）に応じて、配線１１
８とノードｎ１との導通状態、配線１１８とノードｎ２との導通状態、及び／又は、配線
１１８と配線１１１との導通状態を制御する機能を有する。または、回路５００は、配線
１１８の電圧を、ノードｎ１、ノードｎ２、及び／又は、配線１１１に供給するタイミン
グを制御する機能を有する。例えば、配線１１８に、信号又は電圧など（例えば信号ＣＫ
２、又は電圧Ｖ１など）が供給される場合、回路５００は、配線１１８に供給される信号
又は電圧などを、ノードｎ１、ノードｎ２、及び／又は、配線１１１に供給するタイミン
グを制御する機能を有する。または、回路５００は、ノードｎ１、ノードｎ２、及び／又
は、配線１１１に、ロウレベルの信号又は電圧Ｖ１を供給するタイミングを制御する機能
を有する。または、回路５００は、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は、
配線１１１の電圧を減少させるタイミング又は維持するタイミングを制御する機能を有す
る。以上のように、回路５００は、制御回路、又はスイッチなどとしての機能を有する。
ただし、これに限定されない。なお、回路５００は、上記の機能のすべてを有する必要は
ない。
なお、回路３００、回路４００、及び回路５００は、回路２００の一部を示す場合が多い
ので、回路２００は、回路３００、回路４００、及び回路５００の機能の一部又はすべて
を組み合わせた機能を有することが可能である。または、回路３００、回路４００、及び
回路５００は、各々、回路２００の機能の一部又はすべてを有することが可能である。た
だし、これに限定されない。
次に、図１０の半導体装置の動作の一例について説明する。なお、図１０の半導体装置の
動作は、図１の半導体装置の動作と共通するところが多いので、図２のタイミングチャー
トを参照して説明する。なお、図１０の半導体装置は、図２のタイミングチャートに限定
されず、様々なタイミングによって制御されることが可能である。
まず、期間Ｔ１の動作について説明する。期間Ｔ１では、信号ＳＥＬ１はハイレベルにな
り、信号ＳＥＬ２がロウレベルになる。
期間Ａ１において、図１１（Ａ）に示すように、信号ＳＰはハイレベルになる。すると、
回路３００は、電圧Ｖ２又はハイレベルの信号をノードｎ１に供給する。一方で、回路３
００は、ロウレベルの信号又は電圧Ｖ１をノードｎ２に供給する。その後、実施の形態１
で述べるように、ノードｎ１の電圧がＶ１＋Ｖｔｈ１０１＿１以上になったところで、回
路３００は、ノードｎ１への信号又は電圧の供給を止める。よって、回路３００とノード
ｎ１とは非導通状態になる。ただし、これに限定されない。例えば、回路３００は、Ｖ１
＋Ｖｔｈ１０１＿１以上の電圧をノードｎ１に供給し続けることが可能である。
なお、期間Ａ１において、回路４００は、信号又は電圧などをノードｎ１に供給しない場
合が多い。なお、回路４００は、ロウレベルの信号又は電圧Ｖ１を、ノードｎ２、及び／
又は、配線１１１に供給することが可能であるし、供給しないことが可能である。
なお、期間Ａ１において、回路５００は、信号又は電圧などをノードｎ１、ノードｎ２、
及び／又は、配線１１１に供給しない場合が多い。
次に、期間Ｂ１において、図１１（Ｂ）に示すように、回路３００は、信号又は電圧など
をノードｎ１に供給しないままになる。よって、回路３００とノードｎ１とは非導通状態
のままになる。一方で、回路３００は、ロウレベルの信号又は電圧Ｖ１をノードｎ２に供
給する。
なお、期間Ｂ１において、回路４００は、信号又は電圧などをノードｎ１、及び配線１１
１に供給しない場合が多い。なお、回路４００は、ロウレベルの信号又は電圧Ｖ１をノー
ドｎ２に供給することが可能であるし、供給しないことが可能である。
なお、期間Ｂ１において、回路５００は、信号又は電圧などをノードｎ１、ノードｎ２、
及び／又は、配線１１１に供給しない場合が多い。
次に、期間Ｃ１において、図１１（Ｃ）に示すように、信号ＲＥはハイレベルになる。す
ると、回路５００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／
又は、配線１１１に供給する。
なお、期間Ｃ１において、回路３００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、
及び／又は、ノードｎ２に供給することが可能であるし、供給しないことが可能である。
なお、期間Ｃ１において、回路４００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、
ノードｎ２、及び／又は、配線１１１に供給することが可能であるし、供給しないことが
可能である。
次に、期間Ｄ１、及び期間Ｅ１において、図１２（Ａ）に示すように、回路４００は、ロ
ウレベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又は、配線１１１に供給
する。ただし、これに限定されない。例えば、期間Ｄ１と期間Ｅ１との一方の期間におい
て、回路４００は、電圧Ｖ１又はロウレベルの信号をノードｎ１、ノードｎ２、及び／又
は、配線１１１に供給し、他方の期間において、回路４００は、電圧又は信号をノードｎ
１、ノードｎ２、及び／又は、配線１１１に供給しないことが可能である。
なお、期間Ｄ１、及び期間Ｅ１において、回路３００は、ロウレベルの信号又は電圧Ｖ１
をノードｎ１、及び／又は、ノードｎ２に供給することが可能であるし、供給しないこと
が可能である。
なお、期間Ｄ１、及び期間Ｅ１において、回路５００は、信号又は電圧などをノードｎ１
、ノードｎ２、及び／又は、配線１１１に供給しない場合が多い。
次に、期間Ｔ２の動作について説明する。期間Ｔ２では、信号ＳＥＬ１はロウレベルにな
り、信号ＳＥＬ２はハイレベルになる。
期間Ａ２において、図１２（Ｂ）に示すように、信号ＳＰはハイレベルになる。すると、
回路３００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１に供給する。一方で、回路３
００は、電圧Ｖ２又はハイレベルの信号をノードｎ２に供給する。その後、実施の形態１
で述べるように、ノードｎ２の電圧がＶ１＋Ｖｔｈ１０１＿２以上になったところで、回
路３００は、ノードｎ２への信号又は電圧の供給を止める。よって、回路３００とノード
ｎ２とは非導通状態になる。ただし、これに限定されない。例えば、回路３００は、Ｖ１
＋Ｖｔｈ１０１＿２以上の電圧をノードｎ２に供給し続けることが可能である。
なお、期間Ａ２において、回路４００は、信号又は電圧などをノードｎ２に供給しない場
合が多い。なお、回路４００は、ロウレベルの信号又は電圧Ｖ１を、ノードｎ１、及び／
又は、配線１１１に供給することが可能であるし、供給しないことが可能である。
なお、期間Ａ２において、回路５００は、信号又は電圧などをノードｎ１、ノードｎ２、
及び／又は、配線１１１に供給しない場合が多い。
次に、期間Ｂ２において、図１２（Ｃ）に示すように、回路３００は、ロウレベルの信号
又は電圧Ｖ１をノードｎ１に供給する。一方で、回路３００は、信号又は電圧などをノー
ドｎ２に供給しないままになる。よって、回路３００とノードｎ２とは非導通状態のまま
になる。
なお、期間Ｂ２において、回路４００は、信号又は電圧などをノードｎ２、及び配線１１
１に供給しない場合が多い。なお、回路４００は、ロウレベルの信号又は電圧Ｖ１をノー
ドｎ１に供給することが可能であるし、供給しないことが可能である。
なお、期間Ｂ２において、回路５００は、信号又は電圧などをノードｎ１、ノードｎ２、
及び／又は、配線１１１に供給しない場合が多い。
次に、期間Ｃ２において、図１３（Ａ）に示すように、信号ＲＥはハイレベルになる。す
ると、回路５００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／
又は、配線１１１に供給する。
なお、期間Ｃ２において、回路３００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、
及び／又は、ノードｎ２に供給することが可能であるし、供給しないことが可能である。
なお、期間Ｃ２において、回路４００は、ロウレベルの信号又は電圧Ｖ１をノードｎ１、
ノードｎ２、及び／又は、配線１１１に供給することが可能であるし、供給しないことが
可能である。
次に、期間Ｄ２、及び期間Ｅ２において、図１３（Ｂ）に示すように、回路４００は、ロ
ウレベルの信号又は電圧Ｖ１をノードｎ１、ノードｎ２、及び／又は、配線１１１に供給
する。ただし、これに限定されない。例えば、期間Ｄ２と期間Ｅ２との一方の期間におい
て、回路４００は、電圧Ｖ１又はロウレベルの信号をノードｎ１、ノードｎ２、及び／又
は、配線１１１に供給し、他方の期間において、回路４００は、電圧又は信号をノードｎ
１、ノードｎ２、及び／又は、配線１１１に供給しないことが可能である。
なお、期間Ｄ２、及び期間Ｅ２において、回路３００は、ロウレベルの信号又は電圧Ｖ１
をノードｎ１、及び／又は、ノードｎ２に供給することが可能であるし、供給しないこと
が可能である。
なお、期間Ｄ２、及び期間Ｅ２において、回路５００は、信号又は電圧などをノードｎ１
、ノードｎ２、及び／又は、配線１１１に供給しない場合が多い。
次に、回路３００の具体例について、図１４（Ａ）を参照して説明する。回路３００は、
トランジスタ３０１＿１〜３０１＿２という複数のトランジスタ、及びトランジスタ３０
２＿１〜３０２＿２という複数のトランジスタを有する。トランジスタ３０１＿１〜３０
１＿２、及びトランジスタ３０２＿１〜３０２＿２は、トランジスタ１０１＿１〜１０１
＿２と同じ極性であることが好ましく、Ｎチャネル型であるものとする。ただし、これに
限定されず、トランジスタ３０１＿１〜３０１＿２、及びトランジスタ３０２＿１〜３０
２＿２は、Ｐチャネル型であることが可能である。
トランジスタ３０１＿１の第１の端子は、配線１１５と接続され、トランジスタ３０１＿
１の第２の端子は、ノードｎ１と接続され、トランジスタ３０１＿１のゲートは、配線１
１５と接続される。トランジスタ３０１＿２の第１の端子は、配線１１５と接続され、ト
ランジスタ３０１＿２の第２の端子は、ノードｎ２と接続され、トランジスタ３０１＿２
のゲートは、配線１１５と接続される。トランジスタ３０２＿１の第１の端子は、配線１
１８と接続され、トランジスタ３０２＿１の第２の端子は、ノードｎ２と接続され、トラ
ンジスタ３０２＿１のゲートは、配線１１６＿１と接続される。トランジスタ３０２＿２
の第１の端子は、配線１１８と接続され、トランジスタ３０２＿２の第２の端子は、ノー
ドｎ１と接続され、トランジスタ３０２＿２のゲートは、配線１１６＿２と接続される。
トランジスタ３０１＿１は、一例として、配線１１５とノードｎ１との導通状態を制御す
る機能を有する。または、トランジスタ３０１＿１は、配線１１５の電圧をノードｎ１に
供給するタイミングを制御する機能を有する。例えば、配線１１５に、信号又は電圧（例
えば信号ＳＰ、電圧Ｖ２など）が供給される場合、トランジスタ３０１＿１は、配線１１
５に供給される信号又は電圧をノードｎ１に供給するタイミングを制御する機能を有する
。または、トランジスタ３０１＿１は、ハイレベルの信号（例えば信号ＳＰ）又は電圧Ｖ
２をノードｎ１に供給するタイミングを制御する機能を有する。または、トランジスタ３
０１＿１は、ノードｎ１の電圧を上昇させるタイミングを制御する機能を有する。または
、信号又は電圧などをノードｎ１に供給しないタイミングを制御する機能を有する。また
は、トランジスタ３０１＿１は、ノードｎ１を浮遊状態にするタイミングを制御する機能
を有する。以上のように、トランジスタ３０１＿１は、スイッチ、整流素子、ダイオード
、又はダイオード接続された構成のトランジスタなどとしての機能を有する。又はトラン
ジスタ３０１＿１は、オン又はオフになることによりトランジスタ１０１＿１をオフにす
るか否かを制御する機能を有する。又はトランジスタ３０１＿１は、オン又はオフになる
ことによりダイオード１０１ａ＿１（図１（Ｅ）に示す）を非導通状態にするか否かを制
御する機能を有する。ただし、これに限定されない。なお、トランジスタ３０１＿１は、
上記の機能のすべてを有する必要はない。
トランジスタ３０１＿２は、一例として、配線１１５とノードｎ２との導通状態を制御す
る機能を有する。または、トランジスタ３０１＿２は、配線１１５の電圧をノードｎ２に
供給するタイミングを制御する機能を有する。例えば、配線１１５に、信号又は電圧（例
えば信号ＳＰ、電圧Ｖ２など）が供給される場合、トランジスタ３０１＿２は、配線１１
５に供給される信号又は電圧をノードｎ２に供給するタイミングを制御する機能を有する
。または、トランジスタ３０１＿２は、ハイレベルの信号（例えば信号ＳＰ）又は電圧Ｖ
２をノードｎ２に供給するタイミングを制御する機能を有する。または、トランジスタ３
０１＿２は、ノードｎ２の電圧を上昇させるタイミングを制御する機能を有する。または
、信号又は電圧などをノードｎ２に供給しないタイミングを制御する機能を有する。また
は、トランジスタ３０１＿２は、ノードｎ２を浮遊状態にするタイミングを制御する機能
を有する。以上のように、トランジスタ３０１＿２は、スイッチ、整流素子、ダイオード
、又はダイオード接続された構成のトランジスタなどとしての機能を有する。又はトラン
ジスタ３０１＿２は、オン又はオフになることによりトランジスタ１０１＿２をオフにす
るか否かを制御する機能を有する。又はトランジスタ３０１＿２は、オン又はオフになる
ことによりダイオード１０１ａ＿２（図１（Ｅ）に示す）を非導通状態にするか否かを制
御する機能を有する。ただし、これに限定されない。なお、トランジスタ３０１＿２は、
上記の機能のすべてを有する必要はない。
トランジスタ３０２＿１は、一例として、配線１１８とノードｎ２との導通状態を制御す
る機能を有する。または、トランジスタ３０２＿１は、配線１１８の電圧をノードｎ２に
供給するタイミングを制御する機能を有する。例えば、配線１１８に、信号又は電圧（例
えば信号ＳＥＬ２、電圧Ｖ１など）が供給される場合、トランジスタ３０２＿１は、配線
１１８に供給される信号又は電圧をノードｎ２に供給するタイミングを制御する機能を有
する。または、トランジスタ３０２＿１は、ロウレベルの信号又は電圧Ｖ１をノードｎ２
に供給するタイミングを制御する機能を有する。または、トランジスタ３０２＿１は、ノ
ードｎ２の電圧を減少させるタイミング又は維持するタイミングを制御する機能を有する
。または、トランジスタ３０２＿１は、トランジスタ１０１＿２をオフにするか否かを制
御する。つまり、トランジスタ１０１＿２をオフにするタイミングを制御する。以上のよ
うに、トランジスタ３０２＿１は、スイッチとしての機能を有する。ただし、これに限定
されない。なお、トランジスタ３０２＿１は、上記の機能のすべてを有する必要はない。
トランジスタ３０２＿２は、一例として、配線１１８とノードｎ１との導通状態を制御す
る機能を有する。または、トランジスタ３０２＿２は、配線１１８の電圧をノードｎ１に
供給するタイミングを制御する機能を有する。例えば、配線１１８に、信号又は電圧（例
えば信号ＳＥＬ１、電圧Ｖ１など）が供給される場合、トランジスタ３０２＿２は、配線
１１８に供給される信号又は電圧をノードｎ１に供給するタイミングを制御する機能を有
する。または、トランジスタ３０２＿２は、ロウレベルの信号又は電圧Ｖ１をノードｎ１
に供給するタイミングを制御する機能を有する。または、トランジスタ３０２＿２は、ノ
ードｎ１の電圧を減少させるタイミング又は維持するタイミングを制御する機能を有する
。または、トランジスタ３０２＿２は、トランジスタ１０１＿１をオフにするか否かを制
御する。つまり、トランジスタ１０１＿１をオフにするタイミングを制御する。以上のよ
うに、トランジスタ３０２＿２は、スイッチとしての機能を有する。ただし、これに限定
されない。なお、トランジスタ３０２＿２は、上記の機能のすべてを有する必要はない。
次に、図１４（Ａ）の半導体装置の動作の一例について説明する。なお、図１４（Ａ）の
半導体装置の動作は、図１（Ａ）の半導体装置の動作と共通するところが多いので、図２
のタイミングチャートを参照して説明する。なお、図１４（Ａ）の半導体装置は、図２の
タイミングチャートに限定されず、様々なタイミングによって制御されることが可能であ
る。
期間Ａ１において、図１５（Ａ）に示すように、信号ＳＰはハイレベルになる。すると、
トランジスタ３０１＿１、及びトランジスタ３０１＿２はオンになるので、配線１１５と
ノードｎ１とは導通状態になり、配線１１５とノードｎ２とは導通状態になる。よって、
ハイレベルの信号ＳＰは、配線１１５からトランジスタ３０１＿１を介してノードｎ１に
供給される。このとき、信号ＳＥＬ２はロウレベルになる。すると、トランジスタ３０２
＿２はオフになるので、配線１１８とノードｎ１とは非導通状態になる。よって、ノード
ｎ１の電圧は上昇し始める。やがて、ノードｎ１の電圧は、トランジスタ３０１＿１のゲ
ートの電圧（例えば信号ＳＰのハイレベルの電圧（Ｖ２））からトランジスタ３０１＿１
の閾値電圧（Ｖｔｈ３０１＿１）を引いた値（Ｖ２−Ｖｔｈ３０１＿１）まで上昇する。
すると、トランジスタ３０１＿１はオフになるので、配線１１５とノードｎ１とは非導通
状態になる。一方で、ハイレベルの信号ＳＰは、配線１１５からトランジスタ３０１＿２
を介してノードｎ２に供給される。このとき、信号ＳＥＬ１はハイレベルになる。すると
、トランジスタ３０２＿１はオンになるので、配線１１８とノードｎ２とは導通状態にな
る。よって、電圧Ｖ１は、配線１１８からトランジスタ３０２＿１を介してノードｎ２に
供給される。この結果、ノードｎ２の電圧は、トランジスタ３０１＿２とトランジスタ３
０２＿１との抵抗比で決定される。よって、トランジスタ３０２＿１のチャネル幅をトラ
ンジスタ３０１＿２のチャネル幅よりも大きくすることによって、ノードｎ２の電圧を低
い値（例えばＶ１）にすることが可能である。
期間Ｂ１〜期間Ｅ１において、図１５（Ｂ）〜（Ｃ）及び図１６（Ａ）に示すように、信
号ＳＰはロウレベルになる。すると、トランジスタ３０１＿１、及びトランジスタ３０１
＿２はオフになるので、配線１１５とノードｎ１とは非導通状態になり、配線１１５とノ
ードｎ２とは非導通状態になる。このとき、信号ＳＥＬ１はハイレベルになり、信号ＳＥ
Ｌ２はロウレベルになる。すると、トランジスタ３０２＿１はオンになり、トランジスタ
３０２＿２はオフになるので、配線１１８とノードｎ２とは導通状態になり、配線１１８
とノードｎ１とは非導通状態になる。よって、電圧Ｖ１は、配線１１８からトランジスタ
３０２＿１を介してノードｎ２に供給される。
期間Ａ２において、図１６（Ｂ）に示すように、信号ＳＰはハイレベルになる。すると、
トランジスタ３０１＿１、及びトランジスタ３０１＿２はオンになるので、配線１１５と
ノードｎ１とは導通状態になり、配線１１５とノードｎ２とは導通状態になる。ハイレベ
ルの信号ＳＰは、配線１１５からトランジスタ３０１＿１を介してノードｎ１に供給され
る。このとき、信号ＳＥＬ２はハイレベルになる。すると、トランジスタ３０２＿２はオ
ンになるので、配線１１８とノードｎ１とは導通状態になる。よって、電圧Ｖ１は、配線
１１８からトランジスタ３０２＿２を介してノードｎ１に供給される。この結果、ノード
ｎ１の電圧は、トランジスタ３０１＿１とトランジスタ３０２＿２との抵抗比で決定され
る。よって、トランジスタ３０２＿２のチャネル幅をトランジスタ３０１＿１のチャネル
幅よりも大きくすることによって、ノードｎ１の電圧を低い値（例えばＶ１）にすること
が可能である。一方で、ハイレベルの信号ＳＰは、配線１１５からトランジスタ３０１＿
２を介してノードｎ２に供給される。このとき、信号ＳＥＬ１はロウレベルになる。する
と、トランジスタ３０２＿１はオフになるので、配線１１８とノードｎ２とは非導通状態
になる。よって、ノードｎ２の電圧は上昇し始める。やがて、ノードｎ２の電圧は、トラ
ンジスタ３０１＿２のゲートの電圧（例えば信号ＳＰのハイレベルの電圧（Ｖ２））から
トランジスタ３０１＿２の閾値電圧（Ｖｔｈ３０１＿２）を引いた値（Ｖ２−Ｖｔｈ３０
１＿２）まで上昇する。すると、トランジスタ３０１＿２はオフになるので、配線１１５
とノードｎ２とは非導通状態になる。
期間Ｂ２〜期間Ｅ２において、図１６（Ｃ）及び図１７（Ａ）〜（Ｃ）に示すように、信
号ＳＰはロウレベルになる。すると、トランジスタ３０１＿１、及びトランジスタ３０１
＿２はオフになるので、配線１１５とノードｎ１とは非導通状態になり、配線１１５とノ
ードｎ２とは非導通状態になる。このとき、信号ＳＥＬ１はロウレベルになり、信号ＳＥ
Ｌ２はハイレベルになる。すると、トランジスタ３０２＿１はオフになり、トランジスタ
３０２＿２はオンになるので、配線１１８とノードｎ２とは非導通状態になり、配線１１
８とノードｎ１とは導通状態になる。よって、電圧Ｖ１は、配線１１８からトランジスタ
３０２＿２を介してノードｎ１に供給される。
以上のように、信号ＳＥＬ１と信号ＳＥＬ２との一方をハイレベルにする。こうして、ノ
ードｎ１の電圧とノードｎ２との電圧との一方を低い値（例えばＶ１）に維持することに
よって、トランジスタ１０１＿１とトランジスタ１０１＿２とのどちらをオンにするのか
を選択する。ただし、これに限定されない。例えば、信号ＳＥＬ１と信号ＳＥＬ２との両
方をロウレベルにすることが可能である。この場合、ノードｎ１の電圧とノードｎ２の電
圧との両方が上昇させることが可能になる。よって、トランジスタ１０１＿１とトランジ
スタ１０１＿２との両方がオンになるので、配線１１２と配線１１１とは、トランジスタ
１０１＿１とトランジスタ１０１＿２とを並列に介して導通状態になる。よって、信号Ｏ
ＵＴの立ち下がり時間又は立ち上がり時間を短くすることができる。
なお、トランジスタ３０１＿１のチャネル幅と、トランジスタ３０１＿２のチャネル幅と
は、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しく
することによって、電流供給能力をおおむね等しくすることができる。または、トランジ
スタの劣化の程度をおおむね等しくすることができる。よって、ノードｎ１の電圧とノー
ドｎ２の電圧とをおおむね等しくすることができるので、信号ＯＵＴの波形をおおむね等
しくすることができる。なお、同様の理由で、トランジスタ３０１＿１のチャネル長と、
トランジスタ３０１＿２のチャネル長とは、おおむね等しいことが好ましい。ただし、こ
れに限定されない。
なお、トランジスタ３０１＿１のチャネル幅、及びトランジスタ３０１＿２のチャネル幅
は、５００μｍ〜３０００μｍであることが好ましい。より好ましくは、８００μｍ〜２
５００μｍであることが好ましい。さらに好ましくは、１０００μｍ〜２０００μｍであ
ることが好ましい。ただし、これに限定されない。
なお、トランジスタ３０２＿１のチャネル幅と、トランジスタ３０２＿２のチャネル幅と
は、おおむね等しいことが好ましい。このように、トランジスタサイズをおおむね等しく
することによって、電流供給能力をおおむね等しくすることができる。または、トランジ
スタの劣化の程度をおおむね等しくすることができる。よって、ノードｎ１の電圧とノー
ドｎ２の電圧とをおおむね等しくすることができるので、信号ＯＵＴの波形をおおむね等
しくすることができる。なお、同様の理由で、トランジスタ３０２＿１のチャネル長と、
トランジスタ３０２＿２のチャネル長とは、おおむね等しいことが好ましい。ただし、こ
れに限定されない。
なお、トランジスタ３０２＿１のチャネル幅は、トランジスタ３０１＿２のチャネル幅よ
りも大きいことが好ましい。こうして、期間Ａ２において、ノードｎ１の電圧を低い値（
例えばＶ１）にすることが可能になる。好ましくは、トランジスタ３０２＿１のチャネル
幅は、トランジスタ３０１＿２のチャネル幅のおおむね１０倍以下であることが好ましい
。より好ましくは、７倍以下であることが好ましい。さらに好ましくは、３倍以下である
ことが好ましい。ただし、これに限定されない。
なお、トランジスタ３０２＿２のチャネル幅は、トランジスタ３０１＿１のチャネル幅よ
りも大きいことが好ましい。こうして、期間Ａ１において、ノードｎ２の電圧を低い値（
例えばＶ１）にすることが可能になる。好ましくは、トランジスタ３０２＿２のチャネル
幅は、トランジスタ３０１＿１のチャネル幅のおおむね１０倍以下であることが好ましい
。より好ましくは、７倍以下であることが好ましい。さらに好ましくは、３倍以下である
ことが好ましい。ただし、これに限定されない。
なお、トランジスタ３０１＿１のチャネル幅、及びトランジスタ３０１＿２のチャネル幅
は、６００μｍ〜３５００μｍであることが好ましい。より好ましくは、１０００μｍ〜
３０００μｍであることが好ましい。さらに好ましくは、１５００μｍ〜２５００μｍで
あることが好ましい。ただし、これに限定されない。
なお、図１４（Ａ）で述べる構成において、図１４（Ｂ）に示すように、トランジスタ３
０２＿１の第１の端子とトランジスタ３０２＿２の第１の端子とは、別々の配線と接続さ
れることが可能である。図１４（Ｂ）の一例では、配線１１８は配線１１８Ａ〜１１８Ｂ
という複数の配線に分割される。そして、トランジスタ３０２＿１の第１の端子は、配線
１１８Ｂと接続され、トランジスタ３０２＿２の第１の端子は、配線１１８Ａと接続され
る。ただし、これに限定されない。なお、配線１１８Ａ〜１１８Ｂは、配線１１８と同様
の機能を有することが可能である。よって、配線１１８Ａ〜１１８Ｂには、信号ＣＫ１な
どの信号を入力することが可能である。ただし、これに限定されない。例えば、配線１１
８Ａ〜１１８Ｂには、別々の電圧、又は別々の信号を供給することが可能である。
なお、図１４（Ａ）〜（Ｂ）で述べる構成において、図１４（Ｃ）に示すように、トラン
ジスタ３０２＿１を、一方の端子がノードｎ２と接続され、他方の端子が配線１１６＿１
と接続されるダイオード３０２ａ＿１と置き換えることが可能である。同様に、トランジ
スタ３０２＿２を、一方の端子がノードｎ１と接続され、他方の端子が配線１１６＿２と
接続されるダイオード３０２ａ＿２と置き換えることが可能である。例えばダイオード３
０２ａ＿１は、導通状態又は非導通状態になることによりトランジスタ１０１＿２をオフ
にするか否かを制御する機能を有する。又はダイオード３０２ａ＿２は、導通状態又は非
導通状態になることによりトランジスタ１０１＿１をオフにするか否かを制御する機能を
有する。又はダイオード３０２ａ＿１は、導通状態又は非導通状態になることによりダイ
オード１０１ａ＿２（図１（Ｅ）に示す）を非導通状態にするか否かを制御する機能を有
する。又はダイオード３０２ａ＿２は、導通状態又は非導通状態になることによりダイオ
ード１０１ａ＿１（図１（Ｅ）に示す）を非導通状態にするか否かを制御する機能を有す
る。ただし、これに限定されない。例えば、図１４（Ａ）〜（Ｂ）で述べる構成において
、図１４（Ｄ）に示すように、トランジスタ３０２＿１の第１の端子は配線１１６＿１と
接続され、トランジスタ３０２＿１のゲートがノードｎ２と接続されることによって、ト
ランジスタ３０２＿１をダイオード接続された構成にすることが可能である。同様に、ト
ランジスタ３０２＿２の第１の端子は配線１１６＿２と接続され、トランジスタ３０２＿
２のゲートがノードｎ１と接続されることによって、トランジスタ３０２＿２をダイオー
ド接続された構成にすることが可能である。
なお、図１４（Ａ）〜（Ｄ）で述べる構成において、図１４（Ｅ）に示すように、トラン
ジスタ３０２＿１の第１の端子は配線１１６＿２と接続されることが可能である。または
、トランジスタ３０２＿２の第１の端子は配線１１６＿１と接続されることが可能である
。こうすることによって、トランジスタ３０２＿１がオフになる期間においては、第１の
端子にハイレベルの信号が供給されることが可能である。または、トランジスタ３０２＿
２がオフになる期間においては、第１の端子にハイレベルの信号が供給されることが可能
である。よって、トランジスタに逆バイアスを印加することができるので、トランジスタ
の特性劣化を緩和することができる。ただし、これに限定されない。
なお、図１４（Ａ）〜（Ｅ）で述べる構成において、図１８（Ａ）に示すように、トラン
ジスタ３０１＿１の第１の端子とトランジスタ３０１＿２の第１の端子とは、別々の配線
と接続されることが可能である。図１８（Ａ）の一例では、配線１１５は、配線１１５Ａ
〜１１５Ｂという複数の配線に分割することが可能である。この場合、一例として、配線
１１５Ａは、図６（Ｇ）に示す配線１１９Ａと配線１１９Ｂとの一方と接続され、配線１
１５Ｂは、配線１１９Ａと配線１１９Ｂとの他方と接続されることが可能である。ただし
、これに限定されない。なお、配線１１５Ａ〜１１５Ｂは、配線１１５と同様の機能を有
することが可能である。よって、配線１１５Ａ〜１１５Ｂには、信号ＳＰなどの信号を入
力することが可能である。ただし、これに限定されない。例えば、配線１１５Ａ〜１１５
Ｂには、別々の電圧、又は別々の信号を供給することが可能である。
なお、図１４（Ａ）〜（Ｅ）、及び図１８（Ａ）で述べる構成において、図１８（Ｂ）に
示すように、トランジスタ３０１＿１のゲート、及びトランジスタ３０１＿２のゲートは
、配線１１４と接続されることが可能である。ただし、これに限定されない。例えば、ト
ランジスタ３０１＿１のゲート、及びトランジスタ３０１＿２のゲートは、配線１１３と
接続されることが可能である。別の例として、トランジスタ３０１＿１のゲート、及びト
ランジスタ３０１＿２のゲートは、配線１１５と接続される場合、トランジスタ３０１＿
１の第１の端子、及びトランジスタ３０１＿２の第１の端子は、配線１１３、又は配線１
１４と接続されることが可能である。
なお、図１４（Ａ）〜（Ｅ）、及び図１８（Ａ）〜（Ｂ）で述べる構成において、図１８
（Ｃ）〜（Ｄ）に示すように、回路３００は、トランジスタ３０３＿１〜３０３＿２とい
う複数のトランジスタを有することが可能である。トランジスタ３０３＿１〜３０３＿２
は、トランジスタ３０１＿１〜３０１＿２と同じ極性であることが好ましく、Ｎチャネル
型である場合が多い。ただし、これに限定されず、トランジスタ３０３＿１〜３０３＿２
は、Ｐチャネル型であることが可能である。
トランジスタ３０３＿１の第１の端子は、トランジスタ３０１＿１の第２の端子と接続さ
れ、トランジスタ３０３＿１の第２の端子は、ノードｎ１と接続され、トランジスタ３０
３＿１のゲートは、トランジスタ３０１＿１の第２の端子と接続される。トランジスタ３
０３＿２の第１の端子は、トランジスタ３０１＿２の第２の端子と接続され、トランジス
タ３０３＿２の第２の端子は、ノードｎ２と接続され、トランジスタ３０３＿２のゲート
は、トランジスタ３０１＿２の第２の端子と接続される。ただし、これに限定されない。
トランジスタ３０３＿１は、一例として、ノードｎ１を浮遊状態にするタイミングを制御
する機能を有する。または、トランジスタ３０３＿１は、ノードｎ１からの電荷の漏れを
防止する機能を有する。または、トランジスタ３０３＿１は、ノードｎ１の電圧の減少を
防止する機能を有する。または、トランジスタ３０３＿１は、整流素子、ダイオード、又
はダイオード接続された構成のトランジスタなどとしての機能を有する。ただし、これに
限定されない。なお、トランジスタ３０３＿１は、上記の機能のすべてを有する必要はな
い。
トランジスタ３０３＿２は、一例として、ノードｎ２を浮遊状態にするタイミングを制御
する機能を有する。または、トランジスタ３０３＿２は、ノードｎ２からの電荷の漏れを
防止する機能を有する。または、トランジスタ３０３＿２は、ノードｎ２の電圧の減少を
防止する機能を有する。以上のように、トランジスタ３０３＿２は、整流素子、ダイオー
ド、又はダイオード接続された構成のトランジスタなどとしての機能を有する。ただし、
これに限定されない。なお、トランジスタ３０３＿２は、上記の機能のすべてを有する必
要はない。
なお、図１４（Ａ）〜（Ｅ）、及び図１８（Ａ）〜（Ｄ）で述べる構成において、図１８
（Ｅ）〜（Ｆ）に示すように、トランジスタ３０２＿１の第２の端子は、トランジスタ３
０１＿２の第２の端子と、トランジスタ３０３＿２の第１の端子と接続されることが可能
である。または、トランジスタ３０２＿２の第２の端子は、トランジスタ３０１＿１の第
２の端子と、トランジスタ３０３＿１の第１の端子と接続されることが可能である。ただ
し、これに限定されない。
なお、図１４（Ａ）〜（Ｅ）、及び図１８（Ａ）〜（Ｆ）で述べる構成において、図１９
（Ａ）〜（Ｂ）に示すように、トランジスタ３０３＿１のゲートは、配線１１５と接続さ
れることが可能である。または、トランジスタ３０３＿２のゲートは、配線１１５と接続
されることが可能である。ただし、これに限定されない。例えば、トランジスタ３０３＿
１のゲート、及びトランジスタ３０３＿２は、別々の配線と接続されることが可能である
。別の例として、トランジスタ３０３＿１のゲート、及びトランジスタ３０３＿２のゲー
トは、配線１１４と接続されることが可能である。別の例として、トランジスタ３０３＿
１のゲートは、配線１１６＿１と接続され、トランジスタ３０３＿２のゲートは、配線１
１６＿２と接続されることが可能である。
なお、図１４（Ａ）〜（Ｅ）、図１８（Ａ）〜（Ｆ）、及び図１９（Ａ）〜（Ｂ）で述べ
る構成において、図１９（Ｃ）〜（Ｄ）に示すように、トランジスタ３０３＿１は、トラ
ンジスタ３０１＿１の第１の端子側に接続されることが可能である。または、トランジス
タ３０３＿２は、トランジスタ３０１＿２の第１の端子側に接続されることが可能である
。図１９（Ｃ）〜（Ｄ）の一例では、トランジスタ３０３＿１の第１の端子は、配線１１
５と接続され、トランジスタ３０３＿１の第２の端子は、トランジスタ３０１＿１の第１
の端子と接続され、トランジスタ３０１＿１のゲートは、配線１１５と接続される。トラ
ンジスタ３０３＿２の第１の端子は、配線１１５と接続され、トランジスタ３０３＿２の
第２の端子は、トランジスタ３０１＿２の第１の端子と接続され、トランジスタ３０１＿
２のゲートは、配線１１５と接続される。ただし、これに限定されない。
なお、図１４（Ａ）〜（Ｅ）、図１８（Ａ）〜（Ｆ）、及び図１９（Ａ）〜（Ｄ）で述べ
る構成において、図１９（Ｅ）に示すように、トランジスタ３０３＿１を抵抗素子３０４
＿１に置き換えることが可能である。または、トランジスタ３０３＿２を抵抗素子３０４
＿２に置き換えることが可能である。抵抗素子３０４＿１、及び抵抗素子３０４＿２とし
ては、トランジスタ又はダイオードだけでなく、透光性を有する電極（例えば画素電極、
ＩＴＯ、ＩＺＯ）などの材料を用いることが可能である。ただし、これに限定されない。
なお、図１４（Ａ）〜（Ｅ）、図１８（Ａ）〜（Ｆ）、及び図１９（Ａ）〜（Ｅ）で述べ
る構成において、図１９（Ｆ）に示すように、ダイオード接続された構成のトランジスタ
を、ダイオードに置き換えることが可能である。ダイオード３０１ｄ＿１〜３０１ｄ＿２
は、トランジスタ３０１＿１〜３０１＿２と同様な機能を有する。ダイオード３０３ｄ＿
１〜３０３ｄ＿２は、トランジスタ３０３＿１〜３０３＿２と同様な機能を有する。ただ
し、これに限定されない。例えば、ダイオード接続された構成のトランジスタを、整流作
用を有する回路に置き換えることが可能である。この場合、当該回路は、少なくとも一つ
のダイオード又はダイオード接続された構成のトランジスタを有することが好ましいが、
これに限定されない。
なお、例えば、ダイオードとしてトランジスタを用いる場合に、当該トランジスタがＰチ
ャネル型であるとする。この場合、一例として、図１７（Ｃ）に示すように、トランジス
タ３０１ｐ＿１〜３０１ｐ＿２、及びトランジスタ３０３ｐ＿１〜３０３ｐ＿２において
、ゲートと第２の端子が接続されることが多い。なお、トランジスタ３０１ｐ＿１〜３０
１ｐ＿２は、トランジスタ３０１＿１〜３０１＿２と同様の機能を有し、Ｐチャネル型で
あるものとする。トランジスタ３０３ｐ＿１〜３０３ｐ＿２は、トランジスタ３０３＿１
〜３０３＿２と同様の機能を有し、Ｐチャネル型であるものとする。ただし、これに限定
されない。
なお、図１４（Ａ）〜（Ｅ）、図１８（Ａ）〜（Ｆ）、図１７（Ｃ）、及び図１９（Ａ）
〜（Ｄ）で述べる構成において、図２０（Ａ）に示すように、トランジスタとして、Ｐチ
ャネル型トランジスタを用いることが可能である。トランジスタ１０１ｐ＿１〜１０１ｐ
＿２は、トランジスタ１０１＿１〜１０１＿２と同様の機能を有し、Ｐチャネル型である
。トランジスタ３０２ｐ＿１〜３０２ｐ＿２は、トランジスタ３０２＿１〜３０２＿２と
同様の機能を有し、Ｐチャネル型である。そして、図２０（Ｂ）に示すように、トランジ
スタの極性がＰチャネル型の場合、配線１１３には電圧Ｖ１が供給され、配線１１８には
電圧Ｖ２が供給され、信号ＣＫ１、信号ＣＫ２、信号ＳＰ、信号ＳＥＬ１、信号ＳＥＬ２
、信号ＲＥ、ノードｎ１の電圧、ノードｎ２の電圧、及び信号ＯＵＴは、図２のタイミン
グチャートと比較して反転していることを付記する。
（実施の形態３）
本実施の形態では、半導体装置の一例について説明する。本実施の形態の半導体装置は、
実施の形態２で述べる回路４００に用いることが可能である。なお、実施の形態１〜実施
の形態２で述べる内容は、その説明を省略する。なお、本実施の形態で述べる内容は、実
施の形態１〜実施の形態２で述べる内容と適宜組み合わせることができる。
まず、回路４００の一例について、図２１（Ａ）を参照して説明する。図２１（Ａ）の一
例では、回路４００は、回路６００、トランジスタ４０１＿１〜４０１＿２という複数の
トランジスタ、及びトランジスタ４０２を有する。トランジスタ４０１＿１、トランジス
タ４０１＿２、及びトランジスタ４０２は、トランジスタ１０１＿１〜１０１＿２と同じ
極性であることが好ましく、Ｎチャネル型であるものとする。ただし、これに限定されず
、トランジスタ４０１＿１、トランジスタ４０１＿２、及びトランジスタ４０２は、Ｐチ
ャネル型であることが可能である。なお、回路４００は、これらのトランジスタの全てを
有する必要はなく、これらのトランジスタの一部を省略することが可能である。
トランジスタ４０１＿１の第１の端子は、配線１１８と接続され、トランジスタ４０１＿
１の第２の端子は、ノードｎ１と接続される。トランジスタ４０１＿２の第１の端子は、
配線１１８と接続され、トランジスタ４０１＿２の第２の端子は、ノードｎ２と接続され
る。トランジスタ４０２の第１の端子は、配線１１８と接続され、トランジスタ４０２の
第２の端子は、配線１１１と接続される。回路６００は、配線１１１、配線１１４、配線
１１８、ノードｎ１、ノードｎ２、トランジスタ４０１＿１のゲート、トランジスタ４０
１＿２のゲート、及び／又は、トランジスタ４０２のゲートと接続される。ただし、これ
に限定されない。例えば、回路６００は、その構成に応じて、他にも様々な配線、又は様
々なノードと接続されることが可能である。または、回路６００は、上述した配線のすべ
てと接続される必要はなく、上述した配線のいずれかと接続されていないことが可能であ
る。
なお、トランジスタ４０１＿１のゲートと回路６００との接続箇所をノードｍ１と示し、
トランジスタ４０１＿２のゲートと回路６００との接続箇所をノードｍ２と示し、トラン
ジスタ４０２のゲートと回路６００との接続箇所をノードｋと示す。
なお、トランジスタ４０１＿１は、一例として、配線１１８とノードｎ１との導通状態を
制御する機能を有する。または、トランジスタ４０１＿１は、配線１１８の電圧をノード
ｎ１に供給するタイミングを制御する機能を有する。例えば、配線１１８に信号又は電圧
など（例えば信号ＣＫ２又は電圧Ｖ１など）が供給される場合、トランジスタ４０１＿１
は、配線１１８に供給される信号又は電圧などを、ノードｎ１に供給するタイミングを制
御する機能を有する。または、トランジスタ４０１＿１は、ロウレベルの信号又は電圧Ｖ
１をノードｎ１に供給するタイミングを制御する機能を有する。または、トランジスタ４
０１＿１は、ノードｎ１の電圧を減少又は維持させるタイミングを制御する機能を有する
。以上のように、トランジスタ４０１＿１は、スイッチとしての機能を有することが可能
である。ただし、これに限定されない。なお、トランジスタ４０１＿１は、上記の機能の
すべてを有する必要はない。
なお、トランジスタ４０１＿２は、一例として、配線１１８とノードｎ２との導通状態を
制御する機能を有する。または、トランジスタ４０１＿２は、配線１１８の電圧をノード
ｎ２に供給するタイミングを制御する機能を有する。例えば、配線１１８に信号又は電圧
など（例えば信号ＣＫ２又は電圧Ｖ１など）が供給される場合、トランジスタ４０１＿２
は、配線１１８に供給される信号又は電圧などを、ノードｎ２に供給するタイミングを制
御する機能を有する。または、トランジスタ４０１＿２は、ロウレベルの信号又は電圧Ｖ
１をノードｎ２に供給するタイミングを制御する機能を有する。または、トランジスタ４
０１＿２は、ノードｎ２の電圧を減少又は維持させるタイミングを制御する機能を有する
。以上のように、トランジスタ４０１＿２は、スイッチとしての機能を有することが可能
である。ただし、これに限定されない。なお、トランジスタ４０１＿２は、上記の機能の
すべてを有する必要はない。
なお、トランジスタ４０２は、一例として、配線１１８と配線１１１との導通状態を制御
する機能を有する。または、トランジスタ４０２は、配線１１８の電圧を配線１１１に供
給するタイミングを制御する機能を有する。例えば、配線１１８に信号又は電圧など（例
えば信号ＣＫ２又は電圧Ｖ１など）が供給される場合、トランジスタ４０２は、配線１１
８に供給される信号又は電圧などを、配線１１１に供給するタイミングを制御する機能を
有する。または、トランジスタ４０２は、ロウレベルの信号又は電圧Ｖ１を配線１１１に
供給するタイミングを制御する機能を有する。または、トランジスタ４０２は、配線１１
１の電圧を減少又は維持させるタイミングを制御する機能を有する。以上のように、トラ
ンジスタ４０２は、スイッチとしての機能を有することが可能である。ただし、これに限
定されない。なお、トランジスタ４０２は、上記の機能のすべてを有する必要はない。
回路６００は、一例として、ノードｎ１の電圧、ノードｎ２の電圧、及び／又は、配線１
１１の電圧に応じて、ノードｍ１の電圧、ノードｍ２の電圧、及び／又は、ノードｋの電
圧を制御する機能を有する。または、回路６００は、ノードｍ１、ノードｍ２、及び／又
は、ノードｋに、ハイレベルの信号、ロウレベルの信号、電圧Ｖ１、又は電圧Ｖ２などを
供給するタイミングを制御する機能を有する。または、回路６００は、ノードｍ１の電圧
、ノードｍ２の電圧、及び／又は、ノードｋの電圧を上昇させるタイミング、減少させる
タイミング、又は維持させるタイミングを制御する機能を有する。ただし、これに限定さ
れない。なお、回路６００は、上記の機能のすべてを有する必要はない。
次に、図２１（Ａ）の半導体装置の動作の一例について、図２１（Ｂ）のタイミングチャ
ートを参照して説明する。図２１（Ｂ）のタイミングチャートには、信号ＳＥＬ１、信号
ＳＥＬ２、信号ＣＫ１、信号ＣＫ２、信号ＳＰ、信号ＲＥ、ノードｎ１の電圧（Ｖａ１）
、ノードｎ２の電圧（Ｖａ２）、ノードｍ１の電圧（Ｖｂ１）、ノードｍ２の電圧（Ｖｂ
２）、ノードｋの電圧（Ｖｃ）、及び信号ＯＵＴの一例を示す。なお、図２１（Ａ）の半
導体装置は、図２１（Ｂ）のタイミングチャートに限定されず、様々なタイミングによっ
て制御されることが可能である。
期間Ａ１において、図２２（Ａ）に示すように、回路３００はハイレベルの信号又は電圧
Ｖ２をノードｎ１に供給するので、ノードｎ１の電圧は上昇し、Ｖ１＋Ｖｔｈ１０１＿１
＋Ｖｘとなる。このときＶｘは０より大きい値である。回路３００はロウレベルの信号又
は電圧Ｖ１をノードｎ２に供給するので、ノードｎ２の電圧は減少する。またロウレベル
の信号ＣＫ１が配線１１１に供給されるので、配線１１１の電圧は減少する。回路６００
は、一例として、これらの電圧（ノードｎ１の電圧、ノードｎ２の電圧、及び配線１１１
の電圧）にしたがって、ロウレベルの信号又は電圧Ｖ１をノードｍ１に供給し、ハイレベ
ルの信号又は電圧Ｖ２をノードｍ２に供給し、ハイレベルの信号又は電圧Ｖ２をノードｋ
に供給する。よって、トランジスタ４０１＿１はオフになるので、配線１１８とノードｎ
１とは非導通状態になる。トランジスタ４０１＿２はオンになるので、配線１１８とノー
ドｎ２とは導通状態になる。よって、電圧Ｖ１は、配線１１８からトランジスタ４０１＿
２を介してノードｎ２に供給される。トランジスタ４０２はオンになるので、配線１１８
と配線１１１とは導通状態になる。よって、電圧Ｖ１は、配線１１８からトランジスタ４
０２を介して配線１１１に供給される。ただし、これに限定されない。例えば、回路６０
０は、ロウレベルの信号又は電圧Ｖ１をノードｍ２、及び／又は、ノードｋに供給するこ
とが可能である。よって、トランジスタ４０１＿２はオフになることが可能なので、配線
１１８とノードｎ２とは非導通状態になることが可能である。または、トランジスタ４０
２はオフになることが可能なので、配線１１８と配線１１１とは非導通状態になることが
可能である。
期間Ｂ１において、図２２（Ｂ）に示すように、ブートストラップ動作によって、ノード
ｎ１の電圧は上昇し、Ｖ２＋Ｖｔｈ１０１＿１＋Ｖｘとなる。回路３００はロウレベルの
信号又は電圧Ｖ１をノードｎ２に供給するので、ノードｎ２の電圧は低い値（例えばＶ１
）に維持される。また、ハイレベルの信号ＣＫ１が配線１１１に供給されるので、配線１
１１の電圧は上昇する。回路６００は、これらの電圧（ノードｎ１の電圧、ノードｎ２の
電圧、及び配線１１１の電圧）にしたがって、ロウレベルの信号又は電圧Ｖ１をノードｍ
１に供給し、ハイレベルの信号又は電圧Ｖ２をノードｍ２に供給し、ロウレベルの信号又
は電圧Ｖ１をノードｋに供給する。よって、トランジスタ４０１＿１はオフになるので、
配線１１８とノードｎ１とは非導通状態になる。トランジスタ４０１＿２はオンになるの
で、配線１１８とノードｎ２とは導通状態になる。よって、電圧Ｖ１は、配線１１８から
トランジスタ４０１＿２を介してノードｎ２に供給される。トランジスタ４０２はオフに
なるので、配線１１８と配線１１１とは非導通状態になる。ただし、これに限定されない
。例えば、回路６００は、ロウレベルの信号又は電圧Ｖ１をノードｍ２に供給することが
可能である。よって、トランジスタ４０１＿２はオフになることが可能なので、配線１１
８とノードｎ２とは非導通状態になることが可能である。
期間Ｃ１〜Ｅ１において、図２２（Ｃ）、及び図２３（Ａ）に示すように、ノードｎ１、
ノードｎ２、及び配線１１１には、ロウレベルの信号又は電圧Ｖ１が供給されるので、ノ
ードｎ１の電圧、ノードｎ２の電圧、及び配線１１１の電圧は減少、又は低い値（例えば
Ｖ１）に維持される。回路６００は、一例として、これらの電圧（ノードｎ１の電圧、ノ
ードｎ２の電圧、及び配線１１１の電圧）にしたがって、ハイレベルの信号又は電圧Ｖ２
をノードｍ１に供給し、ハイレベルの信号又は電圧Ｖ２をノードｍ２に供給し、ハイレベ
ルの信号又は電圧Ｖ２をノードｋに供給する。よって、トランジスタ４０１＿１はオンに
なるので、配線１１８とノードｎ１とは導通状態になる。よって、電圧Ｖ２は、配線１１
８からトランジスタ４０１＿１を介してノードｎ１に供給される。トランジスタ４０１＿
２はオンになるので、配線１１８とノードｎ２とは導通状態になる。よって、電圧Ｖ１は
、配線１１８からトランジスタ４０１＿２を介してノードｎ２に供給される。トランジス
タ４０２はオンになるので、配線１１８と配線１１１とは導通状態になる。よって、電圧
Ｖ１は、配線１１８からトランジスタ４０２を介して配線１１１に供給される。ただし、
これに限定されない。例えば、回路６００は、ロウレベルの信号又は電圧Ｖ１をノードｍ
１、ノードｍ２、及び／又は、ノードｋに供給することが可能である。よって、トランジ
スタ４０１＿１はオフになることが可能なので、配線１１８とノードｎ１とは非導通状態
になることが可能である。または、トランジスタ４０１＿２はオフになることが可能なの
で、配線１１８とノードｎ２とは非導通状態になることが可能である。または、トランジ
スタ４０２はオフになることが可能なので、配線１１８と配線１１１とは非導通状態にな
ることが可能である。
なお、期間Ｅ１と期間Ｄ１との一方の期間において、回路６００は、ハイレベルの信号又
は電圧Ｖ２をノードｍ１、ノードｍ２、及び／又は、ノードｋに供給し、他方の期間にお
いて、回路６００は、ロウレベルの信号又は電圧Ｖ１をノードｍ１、ノードｍ２、及び／
又は、ノードｋに供給することが可能である。こうすることによって、それぞれトランジ
スタがオンになる時間又は回数が低減されるので、トランジスタの劣化を抑制することが
できる。
期間Ａ２において、図２３（Ｂ）に示すように、回路３００はロウレベルの信号又は電圧
Ｖ１をノードｎ１に供給するので、ノードｎ１の電圧は減少する。回路３００はハイレベ
ルの信号又は電圧Ｖ２をノードｎ２に供給するので、ノードｎ２の電圧は上昇し、Ｖ１＋
Ｖｔｈ１０１＿２＋Ｖｘとなる。このときＶｘは０より大きい値である。また、ロウレベ
ルの信号ＣＫ１が配線１１１に供給されるので、配線１１１の電圧は減少する。回路６０
０は、一例として、これらの電圧（ノードｎ１の電圧、ノードｎ２の電圧、及び配線１１
１の電圧）にしたがって、ハイレベルの信号又は電圧Ｖ２をノードｍ１に供給し、ロウレ
ベルの信号又は電圧Ｖ１をノードｍ２に供給し、ハイレベルの信号又は電圧Ｖ２をノード
ｋに供給する。よって、トランジスタ４０１＿１はオンになるので、配線１１８とノード
ｎ１とは導通状態になる。よって、電圧Ｖ１は、配線１１８からトランジスタ４０１＿１
を介してノードｎ１に供給される。トランジスタ４０１＿２はオフになるので、配線１１
８とノードｎ２とは非導通状態になる。トランジスタ４０２はオンになるので、配線１１
８と配線１１１とは導通状態になる。よって、電圧Ｖ１は、配線１１８からトランジスタ
４０２を介して配線１１１に供給される。ただし、これに限定されない。例えば、回路６
００は、ロウレベルの信号又は電圧Ｖ１をノードｍ１、及び／又は、ノードｋに供給する
ことが可能である。よって、トランジスタ４０１＿１はオフになることが可能なので、配
線１１８とノードｎ１とは非導通状態になることが可能である。または、トランジスタ４
０２はオフになることが可能なので、配線１１８と配線１１１とは非導通状態になること
が可能である。
期間Ｂ２において、図２３（Ｃ）に示すように、回路３００はロウレベルの信号又は電圧
Ｖ１をノードｎ１に供給するので、ノードｎ１の電圧は低い値（例えばＶ１）に維持され
る。ブートストラップ動作によって、ノードｎ２の電圧は上昇し、Ｖ２＋Ｖｔｈ１０１＿
２＋Ｖｘとなる。また、ハイレベルの信号ＣＫ１が配線１１１に供給されるので、配線１
１１の電圧は上昇する。回路６００は、一例として、これらの電圧（ノードｎ１の電圧、
ノードｎ２の電圧、及び配線１１１の電圧）にしたがって、ハイレベルの信号又は電圧Ｖ
２をノードｍ１に供給し、ロウレベルの信号又は電圧Ｖ１をノードｍ２に供給し、ロウレ
ベルの信号又は電圧Ｖ１をノードｋに供給する。よって、トランジスタ４０１＿１はオン
になるので、配線１１８とノードｎ１とは導通状態になる。よって、電圧Ｖ１は、配線１
１８からトランジスタ４０１＿１を介してノードｎ１に供給される。トランジスタ４０１
＿２はオフになるので、配線１１８とノードｎ２とは非導通状態になる。トランジスタ４
０２はオフになるので、配線１１８と配線１１１とは非導通状態になる。ただし、これに
限定されない。例えば、回路６００は、ロウレベルの信号又は電圧Ｖ１をノードｍ１に供
給することが可能である。よって、トランジスタ４０１＿１はオフになることが可能なの
で、配線１１８とノードｎ１とは非導通状態になることが可能である。
期間Ｃ２〜Ｅ２において、図２４（Ａ）、及び図２４（Ｂ）に示すように、ノードｎ１、
ノードｎ２、及び配線１１１には、ロウレベルの信号又は電圧Ｖ１が供給されるので、ノ
ードｎ１の電圧、ノードｎ２の電圧、及び配線１１１の電圧は減少、又は低い値（例えば
Ｖ１）に維持される。回路６００は、一例として、これらの電圧（ノードｎ１の電圧、ノ
ードｎ２の電圧、及び配線１１１の電圧）にしたがって、ハイレベルの信号又は電圧Ｖ２
をノードｍ１に供給し、ハイレベルの信号又は電圧Ｖ２をノードｍ２に供給し、ハイレベ
ルの信号又は電圧Ｖ２をノードｋに供給する。よって、トランジスタ４０１＿１はオンに
なるので、配線１１８とノードｎ１とは導通状態になる。よって、電圧Ｖ２は、配線１１
８からトランジスタ４０１＿１を介してノードｎ１に供給される。トランジスタ４０１＿
２はオンになるので、配線１１８とノードｎ２とは導通状態になる。よって、電圧Ｖ１は
、配線１１８からトランジスタ４０１＿２を介してノードｎ２に供給される。トランジス
タ４０２はオンになるので、配線１１８と配線１１１とは導通状態になる。よって、電圧
Ｖ１は、配線１１８からトランジスタ４０２を介して配線１１１に供給される。ただし、
これに限定されない。例えば、回路６００は、ロウレベルの信号又は電圧Ｖ１をノードｍ
１、ノードｍ２、及び／又は、ノードｋに供給することが可能である。よって、トランジ
スタ４０１＿１はオフになることが可能なので、配線１１８とノードｎ１とは非導通状態
になることが可能である。または、トランジスタ４０１＿２はオフになることが可能なの
で、配線１１８とノードｎ２とは非導通状態になることが可能である。または、トランジ
スタ４０２はオフになることが可能なので、配線１１８と配線１１１とは非導通状態にな
ることが可能である。
なお、期間Ｅ２と期間Ｄ２との一方の期間において、回路６００は、ハイレベルの信号又
は電圧Ｖ２をノードｍ１、ノードｍ２、及び／又は、ノードｋに供給し、他方の期間にお
いて、回路６００は、ロウレベルの信号又は電圧Ｖ１をノードｍ１、ノードｍ２、及び／
又は、ノードｋに供給することが可能である。こうすることによって、トランジスタがオ
ンになる時間又は回数が低減されるので、トランジスタの劣化を抑制することができる。
なお、トランジスタ４０１＿１のチャネル幅とトランジスタ４０１＿２のチャネル幅とは
おおむね等しいことが好ましい。こうして、期間Ｔ１におけるノードｎ１の電圧の変化と
、期間Ｔ２におけるノードｎ２の電圧の変化とをおおむね等しくすることができる。よっ
て、信号ＯＵＴの波形をおおむね等しくすることができる。なお、同様の理由で、トラン
ジスタ４０１＿１のチャネル長とトランジスタ４０１＿２のチャネル長とはおおむね等し
いことが好ましい。ただし、これに限定されない。
なお、トランジスタ４０１＿１のチャネル幅、及びトランジスタ４０１＿２のチャネル幅
は、１００μｍ〜４０００μｍであることが好ましい。より好ましくは５００μｍ〜３０
００μｍであることが好ましい。さらに好ましくは、１０００μｍ〜２０００μｍである
ことが好ましい。ただし、これに限定されない。
なお、トランジスタ４０２のチャネル幅は、５００μｍ〜５０００μｍであることが好ま
しい。より好ましくは、１０００μｍ〜３０００μｍであることが好ましい。さらに好ま
しくは、２０００μｍ〜３０００μｍであることが好ましい。ただし、これに限定されな
い。
なお、図２１（Ａ）で述べる構成において、図２５（Ａ）に示すように、複数のトランジ
スタを並列になるように接続することが可能である。そして、当該複数のトランジスタは
順番又はランダムにオンになることが可能である。図２５（Ａ）には、一例として、二つ
のトランジスタが並列に接続される場合の構成を示す。この場合、二つのトランジスタは
、１ゲート選択期間毎に、又はクロック信号の半周期毎に、オンとオフとを繰り返すこと
が可能である。トランジスタ４０１＿１、トランジスタ４０１＿２、及びトランジスタ４
０２において、それぞれと並列になるように、トランジスタ４１１＿１〜４１１＿２、及
びトランジスタ４１２が接続される。トランジスタ４１１＿１の第１の端子は配線１１８
と接続され、トランジスタ４１１＿１の第２の端子はノードｎ１と接続され、トランジス
タ４１１＿１のゲートは回路６００と接続される。トランジスタ４１１＿２の第１の端子
は配線１１８と接続され、トランジスタ４１１＿２の第２の端子はノードｎ２と接続され
、トランジスタ４１１＿２のゲートは回路６００と接続される。トランジスタ４１２の第
１の端子は配線１１８と接続され、トランジスタ４１２の第２の端子は配線１１１と接続
され、トランジスタ４１２のゲートは回路６００と接続される。ただし、これに限定され
ない。例えば、トランジスタ４１１＿１〜４１１＿２、及びトランジスタ４１２のいずれ
かのみを追加することが可能である。
なお、図２５（Ａ）において、トランジスタ４０１＿１、トランジスタ４１１＿１、トラ
ンジスタ４０１＿２、及びトランジスタ４１１＿２を省略することによって、回路４００
は、回路６００、トランジスタ４０２、及びトランジスタ４１２のみを有することが可能
である。または、図２５（Ａ）において、トランジスタ４０１＿１、トランジスタ４１１
＿１、トランジスタ４０２、及びトランジスタ４１２を省略することによって、回路４０
０は、回路６００、トランジスタ４０１＿２、及びトランジスタ４１１＿２のみを有する
ことが可能である。または、図２５（Ａ）において、トランジスタ４０１＿２、トランジ
スタ４１１＿２、トランジスタ４０２、及びトランジスタ４１２を省略することによって
、回路４００は、回路６００、トランジスタ４０１＿１、及びトランジスタ４１１＿１の
みを有することが可能である。ただし、これに限定されない。
なお、図２５（Ａ）において、トランジスタ４０１＿１のチャネル幅は、トランジスタ４
１１＿１のチャネル幅とは、おおむね等しいことが好ましい。トランジスタ４０１＿２の
チャネル幅は、トランジスタ４１１＿２のチャネル幅とは、おおむね等しいことが好まし
い。トランジスタ４０２のチャネル幅は、トランジスタ４１２のチャネル幅とは、おおむ
ね等しいことが好ましい。したがって、例えば、トランジスタ４１１＿１のチャネル幅、
及びトランジスタ４１１＿２のチャネル幅は、１００μｍ〜４０００μｍであることが好
ましい。より好ましくは５００μｍ〜３０００μｍであることが好ましい。さらに好まし
くは、１０００μｍ〜２０００μｍであることが好ましい。トランジスタ４１２のチャネ
ル幅は、５００μｍ〜５０００μｍであることが好ましい。より好ましくは、１０００μ
ｍ〜３０００μｍであることが好ましい。さらに好ましくは、２０００μｍ〜３０００μ
ｍであることが好ましい。ただし、これに限定されない。
なお、図２１（Ａ）、及び図２５（Ａ）で述べる構成において、図２５（Ｂ）に示すよう
に、トランジスタ４１１＿１の第１の端子は、配線１１５＿１と接続され、トランジスタ
４１１＿１のゲートは、配線１１３と接続されることが可能である。または、トランジス
タ４１１＿２の第１の端子は、配線１１５＿２と接続され、トランジスタ４１１＿２のゲ
ートは、配線１１３と接続されることが可能である。または、トランジスタ４１２のゲー
トは、配線１１３と接続されることが可能である。こうすることによって、トランジスタ
４１１＿１〜４１１＿２、及びトランジスタ４１２の導通状態を制御するための回路を省
略することができる。ただし、これに限定されない。例えば、トランジスタ４０１＿１の
第２の端子、トランジスタ４０１＿２の第２の端子、及び／又は、トランジスタ４０２の
第２の端子は、配線１１３と接続されることが可能である。こうすることによって、トラ
ンジスタに逆バイアスを印加することができるので、トランジスタの特性劣化を抑制する
ことが可能である。
なお、図２１（Ａ）、及び図２５（Ａ）〜（Ｂ）で述べる構成において、図２６（Ａ）に
示すように、トランジスタ４０１＿１〜４０１＿２のゲート、及びトランジスタ４０２の
ゲートは、お互いに接続されることが可能である。なお、トランジスタ４０１＿１〜４０
１＿２のゲート、及びトランジスタ４０２のゲートと、回路６００と、の接続箇所をノー
ドｊと示す。この場合、回路６００は、期間Ａ１〜Ｂ１、及び期間Ａ２〜Ｂ２において、
ロウレベルの信号又は電圧Ｖ１をノードｊに供給することが可能である。一方で、回路６
００は、期間Ｃ１〜Ｅ１、及び期間Ｃ２〜Ｅ２において、ハイレベルの信号又は電圧Ｖ２
をノードｊに供給することが可能である。よって、トランジスタ４０１＿１、トランジス
タ４０１＿２、及びトランジスタ４０２は、期間Ａ１〜Ｂ１、及び期間Ａ２〜Ｂ２におい
てオフになり、期間Ｃ１〜Ｅ１、及び期間Ｃ２〜Ｅ２においてオンになることが可能であ
る。こうして、トランジスタ４０１＿１、トランジスタ４０１＿２、及びトランジスタ４
０２の導通状態を制御するための回路を共通にすることができるので、回路規模の簡略化
を図ることができる。ただし、これに限定されない。例えば、回路６００は、期間Ｄ１と
期間Ｅ１との一方、及び期間Ｄ２と期間Ｅ２との一方において、ロウレベルの信号又は電
圧Ｖ１をノードｊに供給することが可能である。または、回路６００は、期間Ｃ１〜Ｅ１
と、期間Ｃ２〜Ｅ２との一方において、ロウレベルの信号又は電圧Ｖ１をノードｊに供給
することが可能である。こうすることによって、トランジスタが１ゲート選択期間毎、又
は１フレーム毎に、オンとオフとを繰り返すことが可能になるので、トランジスタの特性
劣化を抑制することができる。別の例として、図２６（Ｂ）に示すように、トランジスタ
４０２のゲートは、トランジスタ４０１＿１のゲートとトランジスタ４０１＿２のゲート
との一方のみと接続されることが可能である。
なお、図２１（Ａ）、図２５（Ａ）〜（Ｂ）及び図２６（Ａ）〜（Ｂ）で述べる構成にお
いて、図２６（Ｃ）に示すように、トランジスタ４０１＿１の第１の端子、トランジスタ
４０１＿２の第１の端子、及びトランジスタ４０２の第１の端子は、別々の配線と接続さ
れることが可能である。図２６（Ａ）では、一例として、配線１１８は、配線１１８Ｃ〜
１１８Ｆという複数の配線に分割される。そして、回路６００は、配線１１８Ｃと接続さ
れ、トランジスタ４０１＿１の第１の端子は、配線１１８Ｄと接続され、トランジスタ４
０１＿２の第１の端子は、配線１１８Ｅと接続され、トランジスタ４０２の第１の端子は
、配線１１８Ｆと接続される。ただし、これに限定されない。なお、配線１１８Ｃ〜１１
８Ｆは、配線１１８と同様の機能を有することが可能である。よって、配線１１８Ｃ〜１
１８Ｆには、電圧Ｖ１などの電圧を入力することが可能である。ただし、これに限定され
ない。例えば、配線１１８Ｃ〜１１８Ｆには、別々の電圧又は別々の信号を供給すること
が可能である。
なお、図２１（Ａ）、図２５（Ａ）〜（Ｂ）及び図２６（Ａ）〜（Ｃ）で述べる構成にお
いて、図２７（Ａ）に示すように、トランジスタ４０１＿１を、一方の端子（以下、正極
ともいう）がノードｎ１と接続され、他方の端子（以下、負極ともいう）がノードｍ１と
接続されるダイオード４０１ａ＿１と置き換えることが可能である。または、トランジス
タ４０１＿２を、一方の端子（以下、正極ともいう）がノードｎ２と接続され、他方の端
子（以下、負極ともいう）がノードｍ２と接続されるダイオード４０１ａ＿２と置き換え
ることが可能である。または、トランジスタ４０２を、一方の端子（以下、正極ともいう
）が配線１１１と接続され、他方の端子（以下、負極ともいう）がノードｋと接続される
ダイオード４０２ａと置き換えることが可能である。ただし、これに限定されない。例え
ば、図２１（Ａ）、図２５（Ａ）〜（Ｂ）及び図２６（Ａ）〜（Ｃ）で述べる構成におい
て、図２７（Ｂ）に示すように、トランジスタ４０１＿１の第１の端子がノードｍ１と接
続され、トランジスタ４０１＿１の第２の端子がノードｎ１と接続されることによって、
トランジスタ４０１＿１をダイオード接続された構成にすることが可能である。または、
トランジスタ４０１＿２の第１の端子がノードｍ２と接続され、トランジスタ４０１＿２
の第２の端子がノードｎ２と接続されることによって、トランジスタ４０１＿２をダイオ
ード接続された構成にすることが可能である。トランジスタ４０２の第１の端子がノード
ｋと接続され、トランジスタ４０２の第２の端子が配線１１１と接続されることによって
、トランジスタ４０２をダイオード接続された構成にすることが可能である。
次に、回路６００の具体例について、図２８（Ａ）を参照して説明する。回路６００は、
回路６０１＿１〜６０１＿２、及び回路６０２を有する。回路６０１＿１〜６０１＿２、
及び回路６０２は、一例として、ＮＯＴ回路、又はインバータとしての機能を有すること
が可能である。回路６０１＿１の入力端子は、ノードｎ１と接続され、回路６０１＿１の
出力端子は、ノードｍ１と接続される。回路６０１＿２の入力端子は、ノードｎ２と接続
され、回路６０１＿２の出力端子は、ノードｍ２と接続される。回路６０２の入力端子は
、配線１１１と接続され、回路６０２の出力端子は、ノードｋと接続される。
回路６００の別の例について、図２８（Ｂ）を参照して説明する。回路６００は、回路６
０３を有する。回路６０３は、一例として、２入力のＮＯＲ回路として機能を有すること
が可能である。回路６０３の一方の入力端子は、ノードｎ１と接続され、回路６０３の他
方の入力端子は、ノードｎ２と接続され、回路６０３の出力端子は、ノードｊと接続され
る。
回路６００の別の例について、図２８（Ｃ）を参照して説明する。回路６００は、回路６
１１＿１〜６１１＿２、及び回路６１２を有する。回路６１１＿１〜６１１＿２、及び回
路６１２は、一例として、２入力のＡＮＤ回路とＮＯＴ回路とを組み合わせた論理回路と
しての機能を有することが可能である。回路６１１＿１の一方の入力端子は、配線１１３
と接続され、回路６１１＿１の他方の入力端子は、ノードｎ１と接続され、回路６１１＿
１の出力端子は、ノードｍ１と接続される。回路６１１＿２の一方の入力端子は、配線１
１３と接続され、回路６１１＿２の他方の入力端子は、ノードｎ２と接続され、回路６１
１＿２の出力端子は、ノードｍ２と接続される。回路６１２の一方の入力端子は、配線１
１３と接続され、回路６１２の他方の入力端子は、配線１１１と接続され、回路６１２の
出力端子は、ノードｋと接続される。
回路６００の別の例について、図２８（Ｄ）を参照して説明する。回路６００は、回路６
１３を有する。回路６１３は、３入力のＡＮＤ回路とＮＯＴ回路とを組み合わせた論理回
路としての機能を有することが可能である。回路６１３の第１の入力端子は、配線１１３
と接続され、回路６１３の第２の入力端子は、ノードｎ１と接続され、回路６１３の第３
の入力端子は、ノードｎ２と接続され、回路６１３の出力端子は、ノードｊと接続される
。
回路６００の別の例について、図２８（Ｅ）を参照して説明する。回路６００は、回路６
２１＿１〜６２１＿２、及び回路６２２を有する。回路６２１＿１〜６２１＿２、及び回
路６２２は、一例として、２入力のＮＯＲ回路としての機能を有することが可能である。
回路６２１＿１の一方の入力端子は、配線１１３と接続され、回路６２１＿１の他方の入
力端子は、ノードｎ１と接続され、回路６２１＿１の出力端子は、ノードｍ１と接続され
る。回路６２１＿２の一方の入力端子は、配線１１３と接続され、回路６２１＿２の他方
の入力端子は、ノードｎ２と接続され、回路６２１＿２の出力端子は、ノードｍ２と接続
される。回路６２２の一方の入力端子は、配線１１３と接続され、回路６２２の他方の入
力端子は、配線１１１と接続され、回路６２２の出力端子は、ノードｋと接続される。
回路６００の別の例について、図２８（Ｆ）を参照して説明する。回路６００は、回路６
２３を有する。回路６２３は、３入力のＮＯＲ回路としての機能を有することが可能であ
る。回路６２３の第１の入力端子は、配線１１３と接続され、回路６２３の第２の入力端
子は、ノードｎ１と接続され、回路６２３の第３の入力端子は、ノードｎ２と接続され、
回路６２３の出力端子は、ノードｊと接続される。
回路６００の別の例について、図２８（Ｇ）を参照して説明する。回路６００は、回路６
１４を有する。回路６１４は、２入力のＡＮＤ回路とＮＯＴ回路とを組み合わせた論理回
路としての機能を有することが可能である。回路６１４の第１の入力端子は、配線１１３
と接続され、回路６１４の第２の入力端子は配線１１１と接続され、回路６１４の出力端
子は、ノードｊと接続される。
回路６００の別の例について、図２８（Ｈ）を参照して説明する。回路６００は、回路６
２４を有する。回路６２４は、２入力のＮＯＲ回路としての機能を有することが可能であ
る。回路６２４の第１の入力端子は、配線１１３と接続され、回路６２４の第２の入力端
子は、配線１１１と接続され、回路６２４の出力端子は、ノードｊと接続される。
次に、図２８（Ａ）〜（Ｆ）に示す回路６０１＿１〜６０１＿２、回路６０２、回路６０
３、回路６１１＿１〜６１１＿２、回路６１２、回路６１３、回路６２１＿１〜６２１＿
２、回路６２２、及び回路６２３の一例について、図２９（Ａ）〜（Ｆ）、及び図３０（
Ａ）〜（Ｄ）を参照して説明する。ただし、回路６０１＿１〜６０１＿２、回路６０２、
回路６０３、回路６１１＿１〜６１１＿２、回路６１２、回路６１３、回路６２１＿１〜
６２１＿２、回路６２２、及び回路６２３としては、他にも様々な構成を用いることが可
能である。
図２９（Ａ）の回路は、第１の端子が配線１１４と接続され、第２の端子が出力端子６９
１と接続され、ゲートが配線１１４と接続されるトランジスタ６３１と、第１の端子が配
線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲートが入力端子６９２
と接続されるトランジスタ６３２を有する。図２９（Ａ）の回路は、回路６０１＿１、回
路６０１＿２、及び／又は、回路６０２などに適用することが可能である。よって、出力
端子６９１は、ノードｍ１、ノードｍ２、又はノードｋなどと接続されることが可能であ
る。または、入力端子６９２は、ノードｎ１、ノードｎ２、又は配線１１１などと接続さ
れることが可能である。
図２９（Ｂ）の回路は、第１の端子が配線１１４と接続され、第２の端子がトランジスタ
６３３のゲートと接続され、ゲートが配線１１４と接続されるトランジスタ６３１と、第
１の端子が配線１１８と接続され、第２の端子がトランジスタ６３３のゲートと接続され
、ゲートが入力端子６９２と接続されるトランジスタ６３２と、第１の端子が配線１１４
と接続され、第２の端子が出力端子６９１と接続されるトランジスタ６３３と、第１の端
子が配線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲートが入力端子
６９２と接続されるトランジスタ６３４とを有する。図２９（Ｂ）の回路は、回路６０１
＿１、回路６０１＿２、及び／又は、回路６０２などに適用することが可能である。よっ
て、出力端子６９１は、ノードｍ１、ノードｍ２、又はノードｋなどと接続されることが
可能である。または、入力端子６９２は、ノードｎ１、ノードｎ２、又は配線１１１など
と接続されることが可能である。
図２９（Ｃ）の回路は、第１の端子が配線１１４と接続され、第２の端子が出力端子６９
１と接続され、ゲートが配線１１４と接続されるトランジスタ６４１と、第１の端子が配
線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲートが入力端子６９２
と接続されるトランジスタ６４２と、第１の端子が配線１１８と接続され、第２の端子が
出力端子６９１と接続され、ゲートが入力端子６９３と接続されるトランジスタ６４３と
を有する。図２９（Ｃ）の回路は、回路６０３、回路６２１＿１、回路６２１＿２、回路
６２２、又は回路６２４などに適用することが可能である。よって、出力端子６９１は、
ノードｊ、ノードｍ１、ノードｍ２、又はノードｋなどと接続されることが可能である。
または、入力端子６９２〜６９３は、ノードｎ１、ノードｎ２、配線１１１、又は配線１
１３などと接続されることが可能である。
図２９（Ｄ）の回路は、第１の端子が配線１１４と接続され、第２の端子がトランジスタ
６４４のゲートと接続され、ゲートが配線１１４と接続されるトランジスタ６４１と、第
１の端子が配線１１８と接続され、第２の端子がトランジスタ６４４のゲートと接続され
、ゲートが入力端子６９２と接続されるトランジスタ６４２と、第１の端子が配線１１８
と接続され、第２の端子がトランジスタ６４４のゲートと接続され、ゲートが入力端子６
９３と接続されるトランジスタ６４３と、第１の端子が配線１１４と接続され、第２の端
子が出力端子６９１と接続されるトランジスタ６４４と、第１の端子が配線１１８と接続
され、第２の端子が出力端子６９１と接続され、ゲートが入力端子６９２と接続されるト
ランジスタ６４５と、第１の端子が配線１１８と接続され、第２の端子が出力端子６９１
と接続され、ゲートが入力端子６９３と接続されるトランジスタ６４６とを有する。図２
９（Ｄ）の回路は、回路６０３、回路６２１＿１、回路６２１＿２、回路６２２、又は回
路６２４などに適用することが可能である。よって、出力端子６９１は、ノードｊ、ノー
ドｍ１、ノードｍ２、又はノードｋなどと接続されることが可能である。または、入力端
子６９２〜６９３は、ノードｎ１、ノードｎ２、配線１１１、又は配線１１３などと接続
されることが可能である。
図２９（Ｅ）の回路は、第１の端子が配線１１４と接続され、第２の端子が出力端子６９
１と接続され、ゲートが配線１１４と接続されるトランジスタ６４１と、第１の端子が配
線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲートが入力端子６９２
と接続されるトランジスタ６４２と、第１の端子が配線１１８と接続され、第２の端子が
出力端子６９１と接続され、ゲートが入力端子６９３と接続されるトランジスタ６４３と
、第１の端子が配線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲート
が入力端子６９４と接続されるトランジスタ６４７とを有する。図２９（Ｅ）の回路は、
回路６２３などに適用することが可能である。よって、出力端子６９１は、ノードｊなど
と接続されることが可能である。または、入力端子６９２〜６９４は、ノードｎ１、ノー
ドｎ２、又は配線１１３などと接続されることが可能である。
図２９（Ｆ）の回路は、第１の端子が配線１１４と接続され、第２の端子がトランジスタ
６４４のゲートと接続され、ゲートが配線１１４と接続されるトランジスタ６４１と、第
１の端子が配線１１８と接続され、第２の端子がトランジスタ６４４のゲートと接続され
、ゲートが入力端子６９２と接続されるトランジスタ６４２と、第１の端子が配線１１８
と接続され、第２の端子がトランジスタ６４４のゲートと接続され、ゲートが入力端子６
９３と接続されるトランジスタ６４３と、第１の端子が配線１１８と接続され、第２の端
子がトランジスタ６４４のゲートと接続され、ゲートが入力端子６９４と接続されるトラ
ンジスタ６４７と、第１の端子が配線１１４と接続され、第２の端子が出力端子６９１と
接続されるトランジスタ６４４と、第１の端子が配線１１８と接続され、第２の端子が出
力端子６９１と接続され、ゲートが入力端子６９２と接続されるトランジスタ６４５と、
第１の端子が配線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲートが
入力端子６９３と接続されるトランジスタ６４６と、第１の端子が配線１１８と接続され
、第２の端子が出力端子６９１と接続され、ゲートが入力端子６９４と接続されるトラン
ジスタ６４８とを有する。図２９（Ｆ）の回路は、回路６２３などに適用することが可能
である。よって、出力端子６９１は、ノードｊなどと接続されることが可能である。また
は、入力端子６９２〜６９４は、ノードｎ１、ノードｎ２、又は配線１１３などと接続さ
れることが可能である。
図３０（Ａ）の回路は、第１の端子が入力端子６９２と接続され、第２の端子がトランジ
スタ６５３のゲートと接続され、ゲートが入力端子６９２と接続されるトランジスタ６５
１と、第１の端子が配線１１８と接続され、第２の端子がトランジスタ６５３のゲートと
接続され、ゲートが入力端子６９３と接続されるトランジスタ６５２と、第１の端子が入
力端子６９２と接続され、第２の端子が出力端子６９１と接続されるトランジスタ６５３
と、第１の端子が配線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲー
トが入力端子６９３と接続されるトランジスタ６５４とを有する。図３０（Ａ）の回路は
、回路６１１＿１、回路６１１＿２、回路６１２、及び／又は、回路６１４などに適用す
ることが可能である。よって、出力端子６９１は、ノードｍ１、ノードｍ２、又はノード
ｋなどと接続されることが可能である。または、入力端子６９２は、配線１１３などと接
続されることが可能である。または、入力端子６９３〜６９４は、ノードｎ１、ノードｎ
２、又は配線１１１などと接続されることが可能である。
図３０（Ｂ）の回路は、第１の端子が入力端子６９２と接続され、第２の端子がトランジ
スタ６５３のゲートと接続され、ゲートが入力端子６９２と接続されるトランジスタ６５
１と、第１の端子が配線１１８と接続され、第２の端子がトランジスタ６５３のゲートと
接続され、ゲートが入力端子６９３と接続されるトランジスタ６５２と、第１の端子が入
力端子６９２と接続され、第２の端子が出力端子６９１と接続されるトランジスタ６５３
と、第１の端子が配線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲー
トが入力端子６９３と接続されるトランジスタ６５４と、第１の端子が配線１１８と接続
され、第２の端子がトランジスタ６５３のゲートと接続され、ゲートが入力端子６９４と
接続されるトランジスタ６５５と、第１の端子が配線１１８と接続され、第２の端子が出
力端子６９１と接続され、ゲートが入力端子６９４と接続されるトランジスタ６５６とを
有する。図３０（Ｂ）の回路は、回路６１３などに適用することが可能である。よって、
出力端子６９１は、ノードｊなどと接続されることが可能である。または、入力端子６９
２は、配線１１３などと接続されることが可能である。または、入力端子６９３〜６９４
は、ノードｎ１、又はノードｎ２などと接続されることが可能である。
図３０（Ｃ）の回路は、第１の端子が配線１１８と接続され、第２の端子が出力端子６９
１と接続され、ゲートが入力端子６９３と接続されるトランジスタ６６１と、一方の電極
が入力端子６９２と接続され、他方の電極が出力端子６９１と接続される容量素子６６２
とを有する。図３０（Ｃ）の回路は、回路６１１＿１、回路６１１＿２、回路６１２、及
び／又は、回路６１４などに適用することが可能である。よって、出力端子６９１は、ノ
ードｍ１、ノードｍ２、ノードｋ、又はノードｊなどと接続されることが可能である。ま
たは、入力端子６９２は、配線１１３などと接続されることが可能である。または、入力
端子６９３は、ノードｎ１、ノードｎ２、又は配線１１１などと接続されることが可能で
ある。
図３０（Ｄ）の回路は、第１の端子が配線１１８と接続され、第２の端子が出力端子６９
１と接続され、ゲートが入力端子６９３と接続されるトランジスタ６６１と、一方の電極
が入力端子６９２と接続され、他方の電極が出力端子６９１と接続される容量素子６６２
と、第１の端子が配線１１８と接続され、第２の端子が出力端子６９１と接続され、ゲー
トが入力端子６９４と接続されるトランジスタ６６３とを有する。図３０（Ｄ）の回路は
、回路６１３などに適用することが可能である。よって、出力端子６９１は、ノードｊな
どと接続されることが可能である。または、入力端子６９２は、配線１１３などと接続さ
れることが可能である。または、入力端子６９３〜６９４は、ノードｎ１、又はノードｎ
２などと接続されることが可能である。
なお、回路構成は、図２９（Ａ）〜（Ｆ）、及び図３０（Ａ）〜（Ｄ）に限定されない。
例えば、図２９（Ａ）〜（Ｆ）、及び図３０（Ａ）〜（Ｄ）で述べる構成において、図３
０（Ｅ）に示すように、トランジスタの各端子は、別々の配線又は別々の端子と接続され
ることが可能である。図３０（Ｅ）の一例では、トランジスタ６５１の第１の端子は、配
線６８１と接続され、トランジスタ６５３の第１の端子は、配線６８２と接続され、トラ
ンジスタ６５２の第１の端子は、配線６８３と接続され、トランジスタ６５４の第１の端
子は、配線６８４と接続される。ただし、これに限定されない。
別の例として、図２９（Ａ）〜（Ｆ）、及び図３０（Ａ）〜（Ｅ）で述べる構成において
、図３０（Ｆ）に示すように、ダイオード接続された構成のトランジスタの代わりに、抵
抗素子、又はダイオードなどの別の素子を用いることが可能である。図３０（Ｆ）の一例
では、トランジスタ６３１の代わりに、素子６３１Ａが用いられる。素子６３１Ａの一方
の端子は配線１１４と接続され、素子６３１Ａの他方の端子は出力端子６９１と接続され
る。素子６３１Ａは、抵抗成分を有する素子（例えば抵抗素子、又はダイオードなど）と
しての機能を有する。
別の例として、図２９（Ａ）〜（Ｆ）、及び図３０（Ａ）〜（Ｆ）で述べる構成において
、図３０（Ｇ）に示すように、容量素子として、トランジスタ、又はＭＩＳ容量を用いる
ことが可能である。図３０（Ｇ）の一例では、容量素子６６２としてトランジスタ６６２
Ａが用いられる。トランジスタ６６２Ａの第１の端子及び第２の端子は、出力端子６９１
と接続され、トランジスタ６６２Ａのゲートは入力端子６９２と接続される。
（実施の形態４）
本実施の形態では、半導体装置の一例について説明する。本実施の形態の半導体装置は、
実施の形態２で述べる回路５００に用いることが可能である。なお、実施の形態１〜実施
の形態３で述べる内容は、その説明を省略する。なお、本実施の形態で述べる内容は、実
施の形態１〜実施の形態３で述べる内容と適宜組み合わせることができる。
まず、回路５００の一例について、図３１（Ａ）を参照して説明する。図３１（Ａ）の一
例では、回路５００は、トランジスタ５０１＿１、トランジスタ５０１＿２、及びトラン
ジスタ５０２を有する。トランジスタ５０１＿１、トランジスタ５０１＿２、及びトラン
ジスタ５０２は、トランジスタ１０１＿１〜１０１＿２と同じ極性であることが好ましく
、Ｎチャネル型であるものとする。ただし、これに限定されず、トランジスタ５０１＿１
、トランジスタ５０１＿２、及びトランジスタ５０２は、Ｐチャネル型であることが可能
である。なお、回路５００は、これらのトランジスタの全てを有する必要はなく、これら
のトランジスタの一部を省略することが可能である。
トランジスタ５０１＿１の第１の端子は、配線１１８と接続され、トランジスタ５０１＿
１の第２の端子は、ノードｎ１と接続され、トランジスタ５０１＿１のゲートは、配線１
１７と接続される。トランジスタ５０１＿２の第１の端子は、配線１１８と接続され、ト
ランジスタ５０１＿２の第２の端子は、ノードｎ２と接続され、トランジスタ５０１＿２
のゲートは、配線１１７と接続される。トランジスタ５０２の第１の端子は、配線１１８
と接続され、トランジスタ５０２の第２の端子は、配線１１１と接続され、トランジスタ
５０２のゲートは、配線１１７と接続される。
トランジスタ５０１＿１は、一例として、配線１１８とノードｎ１との導通状態を制御す
る機能を有する。または、トランジスタ５０１＿１は、配線１１８の電圧をノードｎ１に
供給するタイミングを制御する機能を有する。例えば、配線１１８に信号又は電圧など（
例えば信号ＣＫ２又は電圧Ｖ１など）が供給される場合、トランジスタ５０１＿１は、配
線１１８に供給される信号又は電圧などをノードｎ１に供給するタイミングを制御する機
能を有する。または、トランジスタ５０１＿１は、ロウレベルの信号又は電圧Ｖ１をノー
ドｎ１に供給するタイミングを制御する機能を有する。または、トランジスタ５０１＿１
は、ノードｎ１の電圧を減少させるタイミング又は維持させるタイミングを制御する機能
を有する。以上のように、トランジスタ５０１＿１は、スイッチとしての機能を有するこ
とが可能である。ただし、これに限定されない。なお、トランジスタ５０１＿１は、上記
の機能のすべてを有する必要はない。
トランジスタ５０１＿２は、一例として、配線１１８とノードｎ２との導通状態を制御す
る機能を有する。または、トランジスタ５０１＿２は、配線１１８の電圧をノードｎ２に
供給するタイミングを制御する機能を有する。例えば、配線１１８に信号又は電圧など（
例えば信号ＣＫ２又は電圧Ｖ１など）が供給される場合、トランジスタ５０１＿２は、配
線１１８に供給される信号又は電圧などを、ノードｎ２に供給するタイミングを制御する
機能を有する。または、トランジスタ５０１＿２は、ロウレベルの信号又は電圧Ｖ１をノ
ードｎ２に供給するタイミングを制御する機能を有する。または、トランジスタ５０１＿
２は、ノードｎ２の電圧を減少させるタイミング又は維持させるタイミングを制御する機
能を有する。以上のように、トランジスタ５０１＿２は、スイッチとしての機能を有する
ことが可能である。ただし、これに限定されない。なお、トランジスタ５０１＿２は、上
記の機能のすべてを有する必要はない。
トランジスタ５０２は、一例として、配線１１８と配線１１１との導通状態を制御する機
能を有する。または、トランジスタ５０２は、配線１１８の電圧を配線１１１に供給する
タイミングを制御する機能を有する。例えば、配線１１８に信号又は電圧など（例えば信
号ＣＫ２又は電圧Ｖ１など）が供給される場合、トランジスタ５０２は、配線１１８に供
給される信号又は電圧などを、配線１１１に供給するタイミングを制御する機能を有する
。または、トランジスタ５０２は、ロウレベルの信号又は電圧Ｖ１を配線１１１に供給す
るタイミングを制御する機能を有する。または、トランジスタ５０２は、配線１１１の電
圧を減少させるタイミング又は維持させるタイミングを制御する機能を有する。以上のよ
うに、トランジスタ５０２は、スイッチとしての機能を有することが可能である。ただし
、これに限定されない。なお、トランジスタ５０２は、上記の機能のすべてを有する必要
はない。
次に、図３１（Ａ）の半導体装置の動作の一例について説明する。なお、図３１（Ａ）の
半導体装置の動作は、図１（Ａ）の半導体装置の動作と共通するところが多いので、図２
のタイミングチャートを参照して説明する。なお、図３１（Ａ）の半導体装置は、図２の
タイミングチャートに限定されず、様々なタイミングによって制御されることが可能であ
る。
期間Ａ１〜Ｂ１、期間Ｄ１〜Ｅ１、期間Ａ２〜Ｂ２、及び期間Ｃ２〜Ｅ２において、図３
２（Ａ）〜（Ｂ）、図３３（Ａ）〜（Ｃ）、及び図３４（Ｂ）に示すように、信号ＲＥは
、ロウレベルになる。すると、トランジスタ５０１＿１〜５０１＿２、及びトランジスタ
５０２はオフになる。
期間Ｃ１、及び期間Ｃ２において、図３２（Ｃ）、及び図３４（Ａ）に示すように、信号
ＲＥは、ハイレベルになる。すると、トランジスタ５０１＿１はオンになるので、配線１
１８とノードｎ１とは、トランジスタ５０１＿１を介して導通状態になる。よって、電圧
Ｖ１は、配線１１８からトランジスタ５０１＿１を介してノードｎ１に供給される。トラ
ンジスタ５０１＿２はオンになるので、配線１１８とノードｎ２とは、トランジスタ５０
１＿２を介して導通状態になる。よって、電圧Ｖ１は、配線１１８からトランジスタ５０
１＿２を介してノードｎ２に供給される。トランジスタ５０２はオンになるので、配線１
１１と配線１１８とは、トランジスタ５０２を介して導通状態になる。よって、電圧Ｖ１
は、配線１１８からトランジスタ５０２を介して配線１１１に供給される。
なお、トランジスタ５０１＿１のチャネル幅とトランジスタ５０１＿２のチャネル幅とは
おおむね等しいことが好ましい。こうして、期間Ｔ１におけるノードｎ１の電圧の変化と
、期間Ｔ２におけるノードｎ２の電圧の変化とをおおむね等しくすることができる。よっ
て、信号ＯＵＴの波形をおおむね等しくすることができる。なお、同様の理由で、トラン
ジスタ５０１＿１のチャネル長とトランジスタ５０１＿２のチャネル長とはおおむね等し
いことが好ましい。ただし、これに限定されない。
なお、トランジスタ５０１＿１のチャネル幅及びトランジスタ５０１＿２のチャネル幅は
、トランジスタ５０２のチャネル幅よりも小さいことが好ましい。こうして、期間Ｃ１に
おけるノードｎ１の電圧が減少する時間と、期間Ｃ２におけるノードｎ２の電圧が減少す
る期間とを短くすることができる。よって、ロウレベルの信号ＣＫ１は、トランジスタ１
０１＿１又はトランジスタ１０１＿２を介して配線１１１に供給されるので、信号ＯＵＴ
の立ち下がり時間を短くすることができる。または、期間Ｃ１及び期間Ｃ２において、電
圧Ｖ１は、トランジスタ５０２を介して配線１１１に供給されるので、信号ＯＵＴの立ち
下がり時間を短くすることができる。
なお、トランジスタ５０１＿１のチャネル幅及びトランジスタ５０１＿２のチャネル幅は
、１００μｍ〜３０００μｍであることが好ましい。より好ましくは、３００μｍ〜２０
００μｍであることが好ましい。さらに好ましくは、３００μｍ〜１０００μｍであるこ
とが好ましい。ただし、これに限定されない。
なお、トランジスタ５０２のチャネル幅は、５００μｍ〜５０００μｍであることが好ま
しい。より好ましくは、１０００μｍ〜３００００μｍであることが好ましい。さらに好
ましくは、２０００μｍ〜３０００μｍであることが好ましい。ただし、これに限定され
ない。
なお、図３１（Ａ）で述べる構成において、図３１（Ｂ）に示すように、トランジスタ５
０１＿１の第１の端子、トランジスタ５０１＿２の第１の端子、及びトランジスタ５０２
の第１の端子は、別々の配線と接続されることが可能である。図３１（Ｂ）の一例では、
配線１１８は、配線１１８Ｇ〜１１８Ｉという複数の配線に分割される。そして、トラン
ジスタ５０１＿１の第１の端子は配線１１８Ｇと接続され、トランジスタ５０１＿２の第
１の端子は配線１１８Ｈと接続され、トランジスタ５０２の第１の端子は配線１１８Ｉと
接続される。ただし、これに限定されない。なお、配線１１８Ｇ〜１１８Ｉは、配線１１
８と同様の機能を有することが可能である。よって、配線１１８Ｇ〜１１８Ｉには電圧Ｖ
１などの電圧を入力することが可能であり、信号線として機能することが可能である。た
だし、これに限定されない。例えば、配線１１８Ｇ〜１１８Ｉには、別々の信号又は別々
の電圧を供給することが可能である。
なお、図３１（Ａ）〜（Ｂ）で述べる構成において、図３１（Ｃ）に示すように、トラン
ジスタ５０１＿１を、一方の端子がノードｎ１と接続され、他方の端子が配線１１８と接
続されるダイオード５０１ａ＿１と置き換えることが可能である。または、トランジスタ
５０１＿２を、一方の端子がノードｎ２と接続され、他方の端子が配線１１８と接続され
るダイオード５０１ａ＿２と置き換えることが可能である。または、トランジスタ５０２
を、一方の端子が配線１１１と接続され、他方の端子が配線１１８と接続されるダイオー
ド５０２ａと置き換えることが可能である。ただし、これに限定されない。例えば、図３
１（Ａ）〜（Ｂ）で述べる構成において、図３１（Ｄ）に示すように、トランジスタ５０
１＿１のゲート端子がノードｎ１に接続されることによって、トランジスタ５０１＿１を
ダイオード接続された構成にすることが可能である。同様に、トランジスタ５０１＿２の
ゲート端子がノードｎ２に接続されることによって、トランジスタ５０１＿２をダイオー
ド接続された構成にすることが可能である。同様に、トランジスタ５０２のゲート端子が
配線１１１に接続されることによって、トランジスタ５０２をダイオード接続された構成
にすることが可能である。
ここで、実施の形態１〜実施の形態４で述べる内容を組み合わせる場合の半導体装置の一
例について、図３５〜図３６に示す。ただし、これに限定されず、他にも実施の形態１〜
実施の形態４で述べる内容を組み合わせて、半導体装置を様々な構成とすることが可能で
ある。
図３５の半導体装置では、回路１００として、図１（Ａ）で述べる構成が用いられる。回
路３００として、図１８（Ｂ）で述べる構成が用いられる。回路４００として、図２６（
Ａ）で述べる構成が用いられる。回路５００として、図３１（Ａ）で述べる構成が用いら
れる。回路６００として、図２８（Ｂ）で述べる構成が用いられる。回路６０３として、
図２９（Ｄ）で述べる構成が用いられる。ただし、これに限定されない。
図３６の半導体装置では、回路１００として、図１（Ａ）で述べる構成が用いられる。回
路３００として、図１４（Ｂ）で述べる構成が用いられる。回路４００として、図２５（
Ａ）で述べる構成が用いられる。回路５００として、図３１（Ａ）で述べる構成が用いら
れる。回路６００として、図２８（Ｈ）で述べる構成が用いられる。回路６２４として、
図３０（Ａ）で述べる構成が用いられる。ただし、これに限定されない。
一例として、図３５に示す半導体装置の動作について説明する。ここでは、図２に示すタ
イミングチャートを用いて説明する。
期間Ａ１において、信号ＳＰはハイレベルになる。よって、トランジスタ３０１＿１はオ
ンになるので、配線１１４とノードｎ１は導通状態になる。トランジスタ３０１＿２はオ
ンになるので、配線１１４とノードｎ２とは導通状態になる。このとき、信号ＳＥＬ１は
ハイレベルになり、信号ＳＥＬ２はロウレベルになる。すると、トランジスタ３０２＿１
はオンになり、トランジスタ３０２＿２はオフになるので、配線１１８とノードｎ２とは
導通状態になる。この結果、ノードｎ１の電圧は上昇し、ノードｎ２の電圧は低い値（例
えばＶ１）に維持される。すると、トランジスタ１０１＿１はオンになり、トランジスタ
１０１＿２はオフになるので、配線１１２と配線１１１とが導通状態になる。このとき、
回路６００において、トランジスタ６４２及びトランジスタ６４５がオンになり、トラン
ジスタ６４３及びトランジスタ６４６がオフになる。よって、配線１１８とトランジスタ
６４４のゲートとは導通状態になり、配線１１８とノードｊとは導通状態になる。この結
果、トランジスタ６４４のゲートの電圧は低い値（例えばＶ１）になる。すると、トラン
ジスタ６４４はオフになるので、配線１１４とノードｊとは非導通状態になる。よって、
ノードｊの電圧は低い値（例えばＶ１）になるので、トランジスタ４０１＿１、トランジ
スタ４０１＿２、及びトランジスタ４０２はオフになる。このとき、信号ＲＥはロウレベ
ルになる。すると、トランジスタ５０１＿１〜５０１＿２及びトランジスタ５０２はオフ
になる。よって、配線１１８とノードｎ１とは非導通状態になり、配線１１８とノードｎ
２とは導通状態になり、配線１１８と配線１１１とは非導通状態になる。
期間Ｂ１において、信号ＳＰはロウレベルになる。すると、トランジスタ３０１＿１はオ
フになるので、配線１１４とノードｎ１とは非導通状態になる。トランジスタ３０１＿２
はオフになるので、配線１１４とノードｎ２とは非導通状態になる。このとき、信号ＳＥ
Ｌ１はハイレベルのままであり、信号ＳＥＬ２はロウレベルのままになる。すると、トラ
ンジスタ３０２＿１はオンのままになり、トランジスタ３０２＿２はオフのままになるの
で、配線１１８とノードｎ２とは導通状態のままになる。この結果、ノードｎ１の電圧は
ブートストラップ動作によって上昇し、ノードｎ２の電圧は低い値（例えばＶ１）のまま
になる。すると、トランジスタ１０１＿１はオンのままになり、トランジスタ１０１＿２
はオフのままになるので、配線１１２と配線１１１とが導通状態のままになる。このとき
、回路６００において、期間Ａ１と同様に、トランジスタ６４２及びトランジスタ６４５
がオンのままになり、トランジスタ６４３及びトランジスタ６４６がオフのままになる。
よって、トランジスタ６４４がオフのままになり、ノードｊの電圧は低い値（例えばＶ１
）のままになる。すると、トランジスタ４０１＿１、トランジスタ４０１＿２、及びトラ
ンジスタ４０２はオフのままになる。このとき、信号ＲＥはロウレベルのままになる。す
ると、トランジスタ５０１＿１〜５０１＿２及びトランジスタ５０２はオフのままになる
。よって、配線１１８とノードｎ１とは非導通状態のままになり、配線１１８とノードｎ
２とは導通状態のままになり、配線１１８と配線１１１とは非導通状態のままになる。
期間Ｃ１において、信号ＳＰはロウレベルのままである。すると、トランジスタ３０１＿
１及びトランジスタ３０１＿２はオフのままになるので、配線１１４とノードｎ１とは非
導通状態のままになり、配線１１４とノードｎ２とは非導通状態のままになる。このとき
、信号ＳＥＬ１はハイレベルのままであり、信号ＳＥＬ２はロウレベルのままになる。す
ると、トランジスタ３０２＿１はオンのままになり、トランジスタ３０２＿２はオフのま
まになるので、配線１１８とノードｎ２とは導通状態のままになる。このとき、信号ＲＥ
はハイレベルになる。すると、トランジスタ５０１＿１〜５０１＿２及びトランジスタ５
０２はオンになるので、配線１１８とノードｎ１とは導通状態になり、配線１１８とノー
ドｎ２とは導通状態になり、配線１１８と配線１１１とは導通状態になる。この結果、ノ
ードｎ１の電圧、ノードｎ２の電圧、及び配線１１１の電圧は減少する。すると、トラン
ジスタ１０１＿１及びトランジスタ１０１＿２はオフになるので、配線１１２と配線１１
１とは非導通状態になる。このとき、回路６００において、トランジスタ６４２、トラン
ジスタ６４３、トランジスタ６４５、及びトランジスタ６４６がオフになる。すると、電
圧Ｖ２は、トランジスタ６４１を介してトランジスタ６４４のゲートに供給されるので、
トランジスタ６４４のゲートの電圧が上昇する。よって、トランジスタ６４４はオンにな
るので、配線１１４とノードｊとは導通状態になる。この結果、これらのトランジスタの
ゲートの電圧は上昇し、トランジスタ４０１＿１、トランジスタ４０１＿２、及びトラン
ジスタ４０２はオンになる。
期間Ｄ１、及び期間Ｅ１において、信号ＳＰはロウレベルのままである。すると、トラン
ジスタ３０１＿１及びトランジスタ３０１＿２はオフのままになるので、配線１１４とノ
ードｎ１とは非導通状態のままになり、配線１１４とノードｎ２とは非導通状態のままに
なる。このとき、信号ＳＥＬ１はハイレベルのままであり、信号ＳＥＬ２はロウレベルの
ままになる。すると、トランジスタ３０２＿１はオンのままになり、トランジスタ３０２
＿２はオフのままになるので、配線１１８とノードｎ２とは導通状態のままになる。この
とき、回路６００において、トランジスタ６４２、トランジスタ６４３、トランジスタ６
４５、及びトランジスタ６４６はオフのままになるので、ノードｊの電圧は高いままにな
る。よって、トランジスタ４０１＿１、トランジスタ４０１＿２、及びトランジスタ４０
２はオンになるので、配線１１８とノードｎ１とは導通状態になり、配線１１８とノード
ｎ２とは導通状態になり、配線１１８と配線１１１とは導通状態になる。この結果、ノー
ドｎ１、ノードｎ２、及び配線１１１の電圧は、低い値（例えばＶ１）に維持される。す
ると、トランジスタ１０１＿１及びトランジスタ１０１＿２はオフになるので、配線１１
２と配線１１１とは非導通状態になる。
期間Ａ２において、信号ＳＰはハイレベルになる。よって、トランジスタ３０１＿１はオ
ンになるので、配線１１４とノードｎ１は導通状態になる。トランジスタ３０１＿２はオ
ンになるので、配線１１４とノードｎ２とは導通状態になる。このとき、信号ＳＥＬ１は
ロウレベルになり、信号ＳＥＬ２はハイレベルになる。すると、トランジスタ３０２＿１
はオフになり、トランジスタ３０２＿２はオンになるので、配線１１８とノードｎ１とは
導通状態になる。この結果、ノードｎ１の電圧は低い値（例えばＶ１）に維持され、ノー
ドｎ２の電圧は上昇する。すると、トランジスタ１０１＿１はオフになり、トランジスタ
１０１＿２はオンになるので、配線１１２と配線１１１とが導通状態になる。このとき、
回路６００において、トランジスタ６４２及びトランジスタ６４５がオフになり、トラン
ジスタ６４３及びトランジスタ６４６がオンになる。よって、配線１１８とトランジスタ
６４４のゲートとは導通状態になり、配線１１８とノードｊとは導通状態になる。この結
果、トランジスタ６４４のゲートの電圧は低い値（例えばＶ１）になる。すると、トラン
ジスタ６４４はオフになるので、配線１１４とノードｊとは非導通状態になる。よって、
これらのトランジスタのゲートの電圧は低い値（例えばＶ１）になるので、トランジスタ
４０１＿１、トランジスタ４０１＿２、及びトランジスタ４０２はオフになる。このとき
、信号ＲＥはロウレベルになる。すると、トランジスタ５０１＿１〜５０１＿２及びトラ
ンジスタ５０２はオフになる。よって、配線１１８とノードｎ１とは導通状態になり、配
線１１８とノードｎ２とは非導通状態になり、配線１１８と配線１１１とは非導通状態に
なる。
期間Ｂ２において、信号ＳＰはロウレベルになる。すると、トランジスタ３０１＿１はオ
フになるので、配線１１４とノードｎ１とは非導通状態になる。トランジスタ３０１＿２
はオフになるので、配線１１４とノードｎ２とは非導通状態になる。このとき、信号ＳＥ
Ｌ１はロウレベルのままであり、信号ＳＥＬ２はハイレベルのままになる。すると、トラ
ンジスタ３０２＿１はオフのままになり、トランジスタ３０２＿２はオンのままになるの
で、配線１１８とノードｎ１とは導通状態のままになる。この結果、ノードｎ１の電圧は
低い値（例えばＶ１未満）のままになり、ノードｎ２の電圧はブートストラップ動作によ
って上昇する。すると、トランジスタ１０１＿１はオフのままになり、トランジスタ１０
１＿２はオンのままになるので、配線１１２と配線１１１とが導通状態のままになる。こ
のとき、回路６００において、期間Ａ１と同様に、トランジスタ６４２及びトランジスタ
６４５がオフのままになり、トランジスタ６４３及びトランジスタ６４６がオンのままに
なる。よって、トランジスタ６４４がオフのままになり、トランジスタ４０１＿１、トラ
ンジスタ４０１＿２、及びトランジスタ４０２のゲートの電圧は低い値（例えばＶ１）の
ままになる。すると、トランジスタ４０１＿１、トランジスタ４０１＿２、及びトランジ
スタ４０２はオフのままになる。このとき、信号ＲＥはロウレベルのままになる。すると
、トランジスタ５０１＿１〜５０１＿２及びトランジスタ５０２はオフのままになる。よ
って、配線１１８とノードｎ１とは導通状態のままになり、配線１１８とノードｎ２とは
非導通状態のままになり、配線１１８と配線１１１とは非導通状態のままになる。
期間Ｃ２において、信号ＳＰはロウレベルのままである。すると、トランジスタ３０１＿
１及びトランジスタ３０１＿２はオフのままになるので、配線１１４とノードｎ１とは非
導通状態のままになり、配線１１４とノードｎ２とは非導通状態のままになる。このとき
、信号ＳＥＬ１はロウレベルのままであり、信号ＳＥＬ２はハイレベルのままになる。す
ると、トランジスタ３０２＿１はオフのままになり、トランジスタ３０２＿２はオンのま
まになるので、配線１１８とノードｎ１とは導通状態のままになる。このとき、信号ＲＥ
はハイレベルになる。すると、トランジスタ５０１＿１〜５０１＿２及びトランジスタ５
０２はオンになるので、配線１１８とノードｎ１とは導通状態になり、配線１１８とノー
ドｎ２とは導通状態になり、配線１１８と配線１１１とは導通状態になる。この結果、ノ
ードｎ１の電圧、ノードｎ２の電圧、及び配線１１１の電圧は減少する。すると、トラン
ジスタ１０１＿１及びトランジスタ１０１＿２はオフになるので、配線１１２と配線１１
１とは非導通状態になる。このとき、回路６００において、トランジスタ６４２、トラン
ジスタ６４３、トランジスタ６４５、及びトランジスタ６４６がオフになる。すると、電
圧Ｖ２は、トランジスタ６４１を介してトランジスタ６４４のゲートに供給されるので、
トランジスタ６４４のゲートの電圧が上昇する。よって、トランジスタ６４４はオンにな
るので、配線１１４とノードｊとは導通状態になる。この結果、トランジスタ４０１＿１
、トランジスタ４０１＿２、及びトランジスタ４０２のゲートの電圧は上昇し、トランジ
スタ４０１＿１、トランジスタ４０１＿２、及びトランジスタ４０２はオンになる。
期間Ｄ２、及び期間Ｅ２において、信号ＳＰはロウレベルのままである。すると、トラン
ジスタ３０１＿１及びトランジスタ３０１＿２はオフのままになるので、配線１１４とノ
ードｎ１とは非導通状態のままになり、配線１１４とノードｎ２とは非導通状態のままに
なる。このとき、信号ＳＥＬ１はロウレベルのままであり、信号ＳＥＬ２はハイレベルの
ままになる。すると、トランジスタ３０２＿１はオフのままになり、トランジスタ３０２
＿２はオンのままになるので、配線１１８とノードｎ１とは導通状態のままになる。この
とき、回路６００において、トランジスタ６４２、トランジスタ６４３、トランジスタ６
４５、及びトランジスタ６４６はオフのままになるので、ノードｊの電圧は高いままにな
る。よって、トランジスタ４０１＿１、トランジスタ４０１＿２、及びトランジスタ４０
２はオンになるので、配線１１８とノードｎ１とは導通状態になり、配線１１８とノード
ｎ２とは導通状態になり、配線１１８と配線１１１とは導通状態になる。この結果、ノー
ドｎ１、ノードｎ２、及び配線１１１の電圧は、低い値（例えばＶ１）に維持される。す
ると、トランジスタ１０１＿１及びトランジスタ１０１＿２はオフになるので、配線１１
２と配線１１１とは非導通状態になる。
さらに、図３５に示す半導体装置の動作検証を行った。検証結果について図４９を用いて
説明する。図４９は、本実施の形態の半導体装置の検証結果を示す図である。なお検証は
、ＳＰＩＣＥシミュレータを用いて行った。また、比較例として図３５に示す半導体装置
のトランジスタ１０１＿２、トランジスタ３０１＿２、トランジスタ３０２＿１、トラン
ジスタ３０２＿２、トランジスタ４０１＿２、トランジスタ５０１＿２、トランジスタ６
４３、トランジスタ６４６を設けない回路構成の半導体装置についても動作検証を行った
。また、検証は、高電源電圧（Ｖｄｄともいう）＝３０Ｖ、Ｖｓｓ＝０Ｖ、クロック周波
数＝２５ｋＨｚ（１周期＝４０μｓｅｃ）、各トランジスタの移動度＝１ｃｍ２／Ｖｓ、
各トランジスタの閾値電圧＝５Ｖ、出力容量＝５０ｐＦとして行った。
図４９（Ａ）は、比較例の半導体装置における検証結果のタイミングチャートである。図
４９（Ａ）に示すように、比較例の半導体装置では、期間Ｔ１及び期間Ｔ２とも一つのス
タートパルスである信号ＳＰに従ってノードｎ１の電圧が変化し、ノードｎ１の電圧に従
ってトランジスタ１０１＿１がオンになり、配線１１２と配線１１１とは、トランジスタ
１０１＿１を介して導通状態になり、信号ＣＫ１が配線１１２からトランジスタ１０１＿
１を介して配線１１１に供給される。
図４９（Ｂ）は、図３５に示す半導体装置における検証結果のタイミングチャートである
。図４９（Ｂ）に示すように、図３５に示す半導体装置では、期間Ｔ１では、信号ＳＰに
従ってノードｎ１の電圧が変化し、ノードｎ１の電圧に従ってトランジスタ１０１＿１が
オンになり、配線１１２と配線１１１とは、トランジスタ１０１＿１を介して導通状態に
なり、信号ＣＫ１が配線１１２からトランジスタ１０１＿１を介して配線１１１に供給さ
れ、期間Ｔ２では、信号ＳＰに従ってノードｎ２の電圧が変化し、ノードｎ２の電圧に従
ってトランジスタ１０１＿２がオンになり、配線１１２と配線１１１とは、トランジスタ
１０１＿２を介して導通状態になり、信号ＣＫ１が配線１１２からトランジスタ１０１＿
２を介して配線１１１に供給される。よって図４９に示すように、本実施の形態の半導体
装置では、各期間で異なるトランジスタをオンにして動作することにより、各トランジス
タがオンになる回数及びオンになる時間を低減することができることがわかる。
（実施の形態５）
本実施の形態では、表示装置の一例、表示装置が有するシフトレジスタの一例、及び表示
装置が有する画素の一例について説明する。当該シフトレジスタは、実施の形態１〜実施
の形態４で述べる半導体装置を有することが可能である。なお、シフトレジスタを、半導
体装置、又はゲートドライバと示すことが可能である。なお、実施の形態１〜実施の形態
４で述べる内容は、その説明を省略する。なお、実施の形態１〜実施の形態４で述べる内
容は、本実施の形態で述べる内容と適宜組み合わせることができる。
まず、図３７（Ａ）〜（Ｄ）を参照して、表示装置の一例について説明する。表示装置は
、回路１００１、回路１００２、回路１００３＿１、画素部１００４、及び端子１００５
を有する。画素部１００４には、回路１００３＿１から複数の配線が延伸して配置される
ことが可能である。当該複数の配線は、ゲート信号線又は走査線としての機能を有するこ
とが可能である。または、画素部１００４には、回路１００２から複数の配線が延伸して
配置されることが可能である。当該複数の配線は、ビデオ信号線又はデータ線としての機
能を有する。そして、回路１００３＿１から延伸して配置される複数の配線と、回路１０
０２から延伸して配置される複数の配線とに対応して、複数の画素が配置される。ただし
、これに限定されない。例えば、画素部１００４には、他にも様々な配線が配置されるこ
とが可能である。当該配線は、ゲート信号線、データ線、電源線、又は容量線などとして
の機能を有することが可能である。
回路１００１は、回路１００２、及び回路１００３＿１に、信号、電圧、又は電流などを
供給する機能を有する。または、回路１００１は、回路１００２、及び回路１００３＿１
を制御する機能を有する。このように、回路１００１は、コントローラ、制御回路、タイ
ミングジェネレータ、電源回路、又はレギュレータなどとしての機能を有することが可能
である。ただし、これに限定されない。
回路１００２は、ビデオ信号を画素部１００４に供給する機能を有する。または、回路１
００２は、画素部１００４が有する画素の輝度又は透過率などを制御する機能を有する。
このように、回路１００２は、駆動回路、ソースドライバ、又は信号線駆動回路などとし
ての機能を有する。ただし、これに限定されない。
回路１００３＿１は、走査信号、又はゲート信号を画素部１００４に供給する機能を有す
る。または、回路１００３＿１は、画素部１００４が有する画素を選択する機能を有する
。このように、回路１００３＿１は、駆動回路、ゲートドライバ、又は走査線駆動回路と
しての機能を有する。ただし、これに限定されない。
なお、図３７（Ａ）に示すように、回路１００１及び回路１００２は、画素部１００４が
形成される基板１００６とは別の基板（例えば半導体基板又はＳＯＩ基板など）に形成さ
れることが可能である。または、回路１００３＿１は、画素部１００４と同じ基板１００
６に形成されることが可能である。回路１００３＿１の駆動周波数は、回路１００１又は
回路１００２と比較して、遅い場合が多い。よって、トランジスタの半導体層として、非
結晶半導体、非晶質半導体、微結晶半導体、酸化物半導体、有機半導体などを用いること
が容易になる。この結果、表示装置を大きくすることができる。また、表示装置を安価に
製造することができる。ただし、これに限定されない。
なお、図３７（Ａ）で述べる構成において、図３７（Ｂ）に示すように、表示装置は、回
路１００３＿２を有することが可能である。回路１００３＿２は、回路１００３＿１と同
様の機能を有する。例えば、回路１００３＿１と回路１００３＿２とは、同じタイミング
で信号を画素部１００４に供給することが可能である。こうすることによって、負荷を低
減することができるので、表示装置を大きくすることができる。ただし、これに限定され
ない。例えば、回路１００３＿１は奇数段の画素を選択し、回路１００３＿２は偶数段の
画素を選択することが可能である。こうすることによって、駆動周波数が小さくなるので
、消費電力の低減を図ることができる。または、１段当たりのレイアウトすることが可能
な面積を広くすることができるので、表示装置を高精細にすることができる。
なお、図３７（Ａ）〜（Ｂ）で述べる構成において、図３７（Ｃ）に示すように、回路１
００２を画素部１００４と同じ基板１００６に形成することが可能である。ただし、これ
に限定されない。
なお、図３７（Ａ）〜（Ｃ）で述べる構成において、図３７（Ｄ）に示すように、回路１
００２の一部（例えば回路１００２ａ）を画素部１００４と同じ基板１００６に形成し、
回路１００２の別の一部（例えば回路１００２ｂ）を画素部１００４とは別の基板に形成
することが可能である。この場合、回路１００２ａとしては、スイッチ、シフトレジスタ
、及び／又は、セレクタなどの比較的駆動周波数が低い回路を用いることが可能である。
ただし、これに限定されない。
次に、画素部１００４が有する画素の一例について、図３７（Ｅ）を参照して説明する。
画素３０２０は、トランジスタ３０２１、液晶素子３０２２、及び容量素子３０２３を有
する。トランジスタ３０２１の第１の端子は、配線３０３１と接続され、トランジスタ３
０２１の第２の端子は、液晶素子３０２２の一方の電極及び容量素子３０２３の一方の電
極と接続され、トランジスタ３０２１のゲートは、配線３０３２と接続される。液晶素子
３０２２の他方の電極は、電極３０３４と接続され、容量素子３０２３の他方の電極は、
配線３０３３と接続される。
配線３０３１には、一例として、図３７（Ａ）〜（Ｄ）で述べる回路１００２からビデオ
信号が入力される。よって、配線３０３１は、信号線、ビデオ信号線、又はソース信号線
としての機能を有することが可能である。配線３０３２には、一例として、図３７（Ａ）
〜（Ｄ）で述べる回路１００３＿１、及び／又は、回路１００３＿２から走査信号、選択
信号、又はゲート信号が入力される。よって、配線３０３２は、信号線、走査線、又はゲ
ート信号線としての機能を有することが可能である。配線３０３３及び電極３０３４には
、一例として、図３７（Ａ）〜（Ｄ）で述べる回路１００１から一定の電圧が供給される
ことが可能である。よって、配線３０３３は、電源線、又は容量線としての機能を有する
ことが可能である。または、電極３０３４は、共通電極、又は対向電極としての機能を有
することが可能である。ただし、これに限定されない。例えば、配線３０３１には、プリ
チャージ電圧が供給されることが可能である。プリチャージ電圧は、電極３０３４に供給
される電圧とおおむね等しい値である場合が多い。別の例として、配線３０３３には、信
号が入力されることが可能である。こうして、液晶素子３０２２に印加される電圧を制御
することが可能になるので、ビデオ信号の振幅を小さくできたり、反転駆動を実現できた
りする。別の例として、電極３０３４に信号が入力されることが可能である。こうして、
フレーム反転駆動を実現することができる。
トランジスタ３０２１は、配線３０３１と、液晶素子３０２２の一方の電極との導通状態
を制御する機能を有する。または、画素にビデオ信号を書き込むタイミングを制御する機
能を有する。このように、トランジスタ３０２１は、スイッチとしての機能を有する。容
量素子３０２３は、液晶素子３０２２の一方の電極の電圧と、配線３０３３の電圧との電
位差を保持する機能を有する。または、液晶素子３０２２に印加される電圧を一定となる
ように保持する機能を有する。このように、容量素子３０２３は、保持容量としての機能
を有する。ただし、これに限定されない。
次に、シフトレジスタの一例について、図３８を参照して説明する。当該シフトレジスタ
は、回路１００２、回路１００３＿１、及び／又は、回路１００３＿２に含まれることが
可能である。
シフトレジスタ１１００は、フリップフロップ１１０１＿１〜１１０１＿Ｎという複数の
フリップフロップを有する。図３８の一例では、フリップフロップ１１０１＿１〜１１０
１＿Ｎとして、各々、図１（Ａ）の半導体装置が用いられる。ただし、これに限定されず
、フリップフロップ１１０１＿１〜１１０１＿Ｎとしては、他にも例えば実施の形態１〜
実施の形態４で述べる半導体装置若しくは回路を用いることが可能である。
シフトレジスタ１１００は、配線１１１１＿１〜１１１１＿Ｎ、配線１１１２、配線１１
１３、配線１１１４、配線１１１５、配線１１１６＿１、配線１１１６＿２、配線１１１
７、及び配線１１１８と接続される。そして、フリップフロップ１１０１＿ｉ（ｉは、２
〜Ｎのいずれか一）において、配線１１１、配線１１２、配線１１３、配線１１４、配線
１１５、配線１１６＿１、配線１１６＿２、配線１１７、及び配線１１８、は、各々、配
線１１１１＿ｉ、配線１１１２、配線１１１３、配線１１１４、配線１１１１＿ｉ−１、
配線１１１６＿１、配線１１１６＿２、配線１１１１＿ｉ＋１、配線１１１８と接続され
る。ただし、奇数段のフリップフロップと、偶数段のフリップフロップとでは、配線１１
２及び配線１１３の接続先が逆になる場合が多い。なお、フリップフロップ１１０１＿１
において、配線１１５は、配線１１１５と接続される場合が多い。なお、フリップフロッ
プ１１０１＿Ｎにおいて、配線１１７は、配線１１１７と接続される場合が多い。ただし
、これに限定されない。
配線１１１１＿１〜１１１１＿Ｎからは、一例として、各々、信号ＧＯＵＴ＿１〜ＧＯＵ
Ｔ＿Ｎが出力されるものとする。信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎは、各々、フリップフ
ロップ１１０１＿１〜１１０１＿Ｎの出力信号であり、信号ＯＵＴと同様の機能を有する
。よって、配線１１１１＿１〜１１１１＿Ｎは、配線１１１と同様の機能を有することが
可能である。配線１１１２には、一例として、信号ＧＣＫ１が入力され、配線１１１３に
は、一例として、信号ＧＣＫ２が入力されるものとする。信号ＧＣＫ１、及び信号ＧＣＫ
２は、信号ＣＫ１又は信号ＣＫ２と同様の機能を有する。よって、配線１１１２、及び配
線１１１３は、配線１１２又は配線１１３と同様の機能を有することが可能である。配線
１１１４には、一例として、電圧Ｖ２が供給されるものとする。よって、配線１１１４は
、配線１１４と同様の機能を有することが可能である。配線１１１５には、一例として、
信号ＧＳＰが入力されるものとする。信号ＧＳＰは、信号ＳＰと同様の機能を有する。よ
って、配線１１１５は、配線１１５と同様の機能を有することが可能である。配線１１１
６＿１には、一例として、信号ＳＥＬ１が入力され、配線１１１６＿２には、一例として
、信号ＳＥＬ２が入力されるものとする。よって、配線１１１６＿１は、配線１１６＿１
と同様の機能を有することが可能であり、配線１１１６＿２は、配線１１６＿２と同様の
機能を有することが可能である。配線１１１７には、一例として、信号ＧＲＥが入力され
るものとする。信号ＧＲＥは、信号ＲＥと同様の機能を有する。よって、配線１１１７は
、配線１１７と同様の機能を有することが可能である。配線１１１８には、一例として、
電圧Ｖ１が供給されるものとする。よって、配線１１１８は、配線１１８と同様の機能を
有することが可能である。ただし、これに限定されず、これらの配線には、他にも様々な
信号、様々な電圧、又は様々な電流を入力することが可能である。
次に、図３８のシフトレジスタの動作について、図３９のタイミングチャートを参照して
説明する。図３９のタイミングチャートには、一例として、信号ＧＣＫ１、信号ＧＣＫ２
、信号ＧＳＰ、信号ＧＲＥ、信号ＳＥＬ１、信号ＳＥＬ２、信号ＧＯＵＴ＿１〜ＧＯＵＴ
＿Ｎを示す。
ｋ（ｋは２以上の自然数）フレーム目におけるフリップフロップ１１０１＿ｉ（ｉは２乃
至Ｎの自然数）の動作について説明する。まず、ｋフレーム目では、信号ＳＥＬ１はハイ
レベルになり、信号ＳＥＬ２はロウレベルになる。よって、信号ＯＵＴ＿ｉ−１がハイレ
ベルになると、フリップフロップ１１０１＿ｉは、期間Ａ１における動作を開始する。そ
の後、信号ＧＣＫ１、及び信号ＧＣＫ２が反転すると、フリップフロップ１１０１＿ｉは
、期間Ｂ１における動作を開始する。よって、信号ＯＵＴ＿ｉは、ハイレベルになる。信
号ＯＵＴ＿ｉは、フリップフロップ１１０１＿ｉ＋１に入力されるので、フリップフロッ
プ１１０１＿ｉ＋１は、期間Ａ１における動作を開始する。その後、信号ＧＣＫ１、及び
信号ＧＣＫ２が再び反転すると、フリップフロップ１１０１＿ｉ＋１は、期間Ｂ１におけ
る動作を開始する。よって、信号ＯＵＴ＿ｉ＋１はハイレベルになる。信号ＯＵＴ＿ｉ−
１は、フリップフロップ１１０１＿ｉに入力されるので、フリップフロップ１１０１＿ｉ
は、期間Ｃ１における動作を開始する。よって、信号ＧＯＵＴ＿ｉは、ロウレベルになる
。その後、再び信号ＳＯＵＴ１＿ｉ−１がハイレベルになるまでは、フリップフロップ１
１０１＿ｉは、期間Ｄ１における動作と期間Ｅ１における動作とを繰り返す。または、そ
の後、信号ＳＥＬ１がロウレベルになり、信号ＳＥＬ２がハイレベルになるまでは、フリ
ップフロップ１１０１＿ｉは、期間Ｄ１における動作と期間Ｅ１における動作とを繰り返
す。
ｋ＋１フレーム目におけるフリップフロップ１１０１＿ｉの動作について説明する。まず
、ｋ＋１フレーム目では、信号ＳＥＬ１はロウレベルになり、信号ＳＥＬ２はハイレベル
になる。よって、信号ＯＵＴ＿ｉ−１がハイレベルになると、フリップフロップ１１０１
＿ｉは、期間Ａ２における動作を開始する。その後、信号ＧＣＫ１、及び信号ＧＣＫ２が
反転すると、フリップフロップ１１０１＿ｉは、期間Ｂ２における動作を開始する。よっ
て、信号ＯＵＴ＿ｉは、ハイレベルになる。信号ＯＵＴ＿ｉは、フリップフロップ１１０
１＿ｉ＋１に入力されるので、フリップフロップ１１０１＿ｉ＋１は、期間Ａ２における
動作を開始する。その後、信号ＧＣＫ１、及び信号ＧＣＫ２が再び反転すると、フリップ
フロップ１１０１＿ｉ＋１は、期間Ｂ２における動作を開始する。よって、信号ＯＵＴ＿
ｉ＋１はハイレベルになる。信号ＯＵＴ＿ｉ−１は、フリップフロップ１１０１＿ｉに入
力されるので、フリップフロップ１１０１＿ｉは、期間Ｃ２における動作を開始する。よ
って、信号ＧＯＵＴ＿ｉは、ロウレベルになる。その後、再び信号ＳＯＵＴ１＿ｉ−１が
ハイレベルになるまでは、フリップフロップ１１０１＿ｉは、期間Ｄ２における動作と期
間Ｅ２における動作とを繰り返す。または、その後、信号ＳＥＬ１がハイレベルになり、
信号ＳＥＬ２がロウレベルになるまでは、フリップフロップ１１０１＿ｉは、期間Ｄ２に
おける動作と期間Ｅ２における動作とを繰り返す。
なお、フリップフロップ１１０１＿１では、前の段のフリップフロップの出力信号の代わ
りに、信号ＧＳＰが配線１１１５を介して入力される。よって、フリップフロップ１１０
１＿１は、信号ＧＳＰがハイレベルになると期間Ａ１における動作、又は期間Ａ２におけ
る動作を開始する。
なお、フリップフロップ１１０１＿Ｎでは、次の段のフリップフロップの出力信号の代わ
りに、信号ＧＲＥが配線１１１７を介して入力される。よって、信号ＧＲＥがハイレベル
になると、フリップフロップ１１０１＿Ｎは、期間Ｃ１における動作、又は期間Ｃ２にお
ける動作を開始する。
（実施の形態６）
本実施の形態では、信号線駆動回路の一例について説明する。なお、信号線駆動回路を半
導体装置、又は信号生成回路と示すことが可能である。
信号線駆動回路の一例について、図４６（Ａ）を参照して説明する。信号線駆動回路は、
回路２００１、及び回路２００２を有する。回路２００２は、回路２００２＿１〜２００
２＿Ｎという複数の回路を有する。回路２００２＿１〜２００２＿Ｎは、各々、トランジ
スタ２００３＿１〜２００３＿ｋという複数のトランジスタを有する。トランジスタ２０
０３＿１〜２００３＿ｋは、Ｎチャネル型であるものとする。ただし、これに限定されず
、トランジスタ２００３＿１〜２００３＿ｋは、Ｐチャネル型とすることが可能であるし
、ＣＭＯＳ型のスイッチとすることが可能である。
信号線駆動回路の接続関係について、回路２００２＿１を例にして説明する。トランジス
タ２００３＿１〜２００３＿ｋの第１の端子は、各々、配線２００４＿１〜２００４＿ｋ
と接続される。トランジスタ２００３＿１〜２００３＿ｋの第２の端子は、各々、配線Ｓ
１〜Ｓｋと接続される。トランジスタ２００３＿１〜２００３＿ｋのゲートは、配線２０
０５＿１と接続される。
回路２００１は、配線２００５＿１〜２００５＿Ｎに順番にハイレベルの信号を出力する
機能を有する。または、回路２００２＿１〜２００２＿Ｎを順番に選択する機能を有する
。このように、回路２００１は、シフトレジスタとしての機能を有する。ただし、これに
限定されない。回路２００１は、配線２００５＿１〜２００５＿Ｎに様々な順番でハイレ
ベルの信号を出力することが可能である。または、回路２００２＿１〜２００２＿Ｎを様
々な順番で選択することが可能である。このように、回路２００１は、デコーダとしての
機能を有することが可能である。
回路２００２＿１は、配線２００４＿１〜２００４＿ｋと配線Ｓ１〜Ｓｋとの導通状態を
制御する機能を有する。または、回路２００２＿１は、配線２００４＿１〜２００４＿ｋ
の電圧を配線Ｓ１〜Ｓｋに供給する機能を有する。このように、回路２００２＿１は、セ
レクタとしての機能を有することが可能である。ただし、これに限定されない。なお、回
路２００２＿２〜２００２＿Ｎは、回路２００２＿１と同様の機能を有することが可能で
ある。
トランジスタ２００３＿１〜２００３＿Ｎは、各々、配線２００４＿１〜２００４＿ｋと
配線Ｓ１〜Ｓｋとの導通状態を制御する機能を有する。または、トランジスタ２００３＿
１〜２００３＿Ｎは、各々、配線２００４＿１〜２００４＿ｋの電圧を配線Ｓ１〜Ｓｋに
供給する機能を有する。例えば、トランジスタ２００３＿１は、配線２００４＿１と配線
Ｓ１との導通状態を制御する機能を有する。または、トランジスタ２００３＿１は、配線
２００４＿１の電圧を配線Ｓ１に供給する機能を有する。このように、トランジスタ２０
０３＿１〜２００３＿Ｎは、各々、スイッチとしての機能を有することが可能である。た
だし、これに限定されない。
なお、配線２００４＿１〜２００４＿ｋには、各々、信号が入力される場合が多い。当該
信号は、画像情報又は画像信号に応じたアナログ信号である場合が多い。画像情報又は画
像信号に応じたアナログ信号は、ビデオ信号としての機能を有することが可能である。よ
って、配線２００４＿１〜２００４＿ｋは、信号線としての機能を有することが可能であ
る。ただし、これに限定されない。例えば、画素構成によっては、配線２００４＿１〜２
００４＿ｋに入力される信号がデジタル信号であることが可能であるし、アナログ電圧で
あることが可能であるし、アナログ電流であることが可能である。
次に、図４６（Ａ）の信号線駆動回路の動作について、図４６（Ｂ）のタイミングチャー
トを参照して説明する。図４６（Ｂ）には、信号２０１５＿１〜２０１５＿Ｎ、及び信号
２０１４＿１〜２０１４＿ｋの一例を示す。信号２０１５＿１〜２０１５＿Ｎは、各々、
回路２００１の出力信号の一例であり、信号２０１４＿１〜２０１４＿ｋは、各々、配線
２００４＿１〜２００４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１
動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例
として、期間Ｔ０、及び期間Ｔ１〜期間ＴＮに分割される。期間Ｔ０は、選択された行に
属する画素にプリチャージ用の電圧を同時に印加するための期間であり、プリチャージ期
間としての機能を有することが可能である。期間Ｔ１〜ＴＮは、各々、選択された行に属
する画素にビデオ信号を書き込むための期間であり、書き込み期間としての機能を有する
ことが可能である。
まず、期間Ｔ０において、回路２００１は、配線２００５＿１〜２００５＿Ｎに、ハイレ
ベルの信号を供給する。すると、例えば、回路２００２＿１において、トランジスタ２０
０３＿１〜２００３＿ｋがオンになるので、配線２００４＿１〜２００４＿ｋと、配線Ｓ
１〜Ｓｋとが導通状態になる。このとき、配線２００４＿１〜２００４＿ｋには、プリチ
ャージ電圧Ｖｐが供給される。よって、プリチャージ電圧Ｖｐは、トランジスタ２００３
＿１〜２００３＿ｋを介して、配線Ｓ１〜Ｓｋにそれぞれ出力される。よって、プリチャ
ージ電圧Ｖｐは、選択された行に属する画素に書き込まれるので、選択された行に属する
画素がプリチャージされる。
期間Ｔ１〜期間ＴＮにおいて、回路２００１は、ハイレベルの信号を配線２００５＿１〜
２００５＿Ｎに順番に出力する。例えば、期間Ｔ１において、回路２００１は、ハイレベ
ルの信号を配線２００５＿１に出力する。すると、トランジスタ２００３＿１〜２００３
＿ｋはオンになるので、配線２００４＿１〜２００４＿ｋと、配線Ｓ１〜Ｓｋとが導通状
態になる。このとき、配線２００４＿１〜２００４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔ
ａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、トランジスタ
２００３＿１〜２００３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列
目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画
素に、ｋ列ずつ順番にビデオ信号が書き込まれる。
以上のように、ビデオ信号が複数の列ずつ画素に書き込まれることによって、ビデオ信号
の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことが
できるので、歩留まりの向上、信頼性の向上、部品点数の削減、及び／又は、コストの削
減を図ることができる。または、ビデオ信号が複数の列ずつ画素に書き込まれることによ
って、書き込み時間を長くすることができる。よって、ビデオ信号の書き込み不足を防止
することができるので、表示品位の向上を図ることができる。
なお、ｋを大きくすることによって、外部回路との接続数を減らすことができる。ただし
、ｋが大きすぎると、画素への書き込み時間が短くなる。よって、ｋ≦６であることが好
ましい。より好ましくはｋ≦３であることが好ましい。さらに好ましくはｋ＝２であるこ
とが好ましい。ただし、これに限定されない。
特に、画素の色要素がｎ（ｎは自然数）個である場合、ｋ＝ｎ、又はｋ＝ｎ×ｄ（ｄは自
然数）であることが好ましい。例えば、画素の色要素が赤（Ｒ）と緑（Ｇ）と青（Ｂ）と
の三つに分割される場合、ｋ＝３、又はｋ＝３×ｄであることが好ましい。ただし、これ
に限定されない。例えば、画素がｍ（ｍは自然数）個のサブ画素（以下サブピクセル又は
副画素ともいう）に分割される場合、ｋ＝ｍ、又はｋ＝ｍ×ｄであることが好ましい。例
えば、画素が２個のサブ画素に分割される場合、ｋ＝２であることが好ましい。または、
画素の色要素がｎ個である場合、ｋ＝ｍ×ｎ、又はｋ＝ｍ×ｎ×ｄであることが好ましい
。ただし、これに限定されない。
なお、図４６（Ｃ）に示すように、回路２００１の駆動周波数、及び回路２００２の駆動
周波数は、遅い場合が多いので、回路２００１、及び回路２００２は、画素部２００７と
同じ基板に形成されることが可能である。こうして、画素部が形成される基板と、外部回
路との接続数を減らすことができるので、歩留まりの向上、信頼性の向上、部品数の削減
、又はコストの削減などを図ることができる。特に、信号線駆動回路２００６も画素部２
００７と同じ基板に形成されることによって、さらに外部回路との接続数を減らすことが
できる。ただし、これに限定されない。例えば、図４６（Ｄ）に示すように、回路２００
１は画素部２００７とは別の基板に形成され、回路２００２は、画素部２００７と同じ基
板に形成されることが可能である。この場合でも、画素部が形成される基板と、外部回路
との接続数を減らすことができるので、歩留まりの向上、信頼性の向上、部品数の削減、
又はコストの削減などを図ることができる。または、画素部２００７と同じ基板に形成す
る回路が少なくなるので、額縁を小さくすることができる。
なお、回路２００１としては、実施の形態１〜実施の形態５で述べる半導体装置又はシフ
トレジスタを用いることが可能である。こうすることによって、トランジスタの劣化を抑
制することができるので、信号線駆動回路の寿命を長くすることができる。
（実施の形態７）
本実施の形態では、保護回路の一例について説明する。
まず、保護回路の一例について、図４７（Ａ）を参照して説明する。保護回路３０００は
、配線３０１１に接続される半導体装置（例えばトランジスタ、容量素子、回路など）な
どがＥＳＤ（静電気放電）によって破壊されることを防止する目的で設けられる。保護回
路３０００は、トランジスタ３００１、及びトランジスタ３００２を有する。トランジス
タ３００１、及びトランジスタ３００２は、Ｎチャネル型である場合が多い。ただし、こ
れに限定されず、Ｐチャネル型であることが可能である。
トランジスタ３００１の第１の端子は、配線３０１２と接続され、トランジスタ３００１
の第２の端子は、配線３０１１と接続され、トランジスタ３００１のゲートは、配線３０
１１と接続される。トランジスタ３００２の第１の端子は、配線３０１３と接続され、ト
ランジスタ３００２の第２の端子は、配線３０１１と接続され、トランジスタ３００２の
ゲートは、配線３０１３と接続される。
配線３０１１には、一例として、信号（例えば、走査信号、ビデオ信号、クロック信号、
スタート信号、リセット信号、又は選択信号など）、又は、電圧（負電源電圧、グランド
電圧、正電源電圧など）が供給されることが可能である。配線３０１２には、一例として
、正電源電圧（Ｖｄｄ）が供給されるものとする。配線３０１３には、一例として、負電
源電圧（Ｖｓｓ）、又はグランド電圧などが供給されるものとする。ただし、これに限定
されない。
配線３０１１の電圧がＶｓｓ〜Ｖｄｄの間の値であれば、トランジスタ３００１、及びト
ランジスタ３００２はオフになる。よって、配線３０１１に供給される電圧又は信号など
は、配線３０１１と接続される半導体デバイスに供給される。ただし、静電気などの影響
によって、配線３０１１に、電源電圧よりも高い電圧、又は電源電圧よりも低い電圧が供
給される場合がある。そして、この電源電圧よりも高い電圧又は電源電圧よりも低い電圧
によって、配線３０１１と接続される半導体デバイスが破壊されることがある。このよう
な半導体デバイスの静電破壊を防止するために、配線３０１１に電源電圧よりも高い電圧
が供給される場合、トランジスタ３００１がオンになる。すると、配線３０１１の電荷は
、トランジスタ３００１を介して配線３０１２に移動するので、配線３０１１の電圧が減
少する。一方で、配線３０１１に電源電圧よりも低い電圧が供給される場合、トランジス
タ３００２がオンになる。すると、配線３０１１の電荷は、トランジスタ３００２を介し
て配線３０１３に移動するので、配線３０１１の電圧が上昇する。こうして、配線３０１
１と接続される半導体デバイスの静電破壊を防ぐことができる。
なお、図４７（Ａ）で述べる構成において、図４７（Ｂ）に示すように、トランジスタ３
００２を省略することが可能である。または、図４７（Ａ）で述べる構成において、図４
７（Ｃ）に示すように、トランジスタ３００１を省略することが可能である。ただし、こ
れに限定されない。
なお、図４７（Ａ）〜（Ｃ）で述べる構成において、図４７（Ｄ）に示すように、配線３
０１１と配線３０１２との間に、トランジスタを直列に接続することが可能である。また
は、配線３０１１と配線３０１３との間に、トランジスタを直列に接続することが可能で
ある。トランジスタ３００３の第１の端子は、配線３０１２と接続され、トランジスタ３
００３の第２の端子は、トランジスタ３００１の第１の端子と接続され、トランジスタ３
００３のゲートは、トランジスタ３００１の第１の端子と接続される。トランジスタ３０
０４の第１の端子は、配線３０１３と接続され、トランジスタ３００４の第２の端子は、
トランジスタ３００２の第１の端子と接続され、トランジスタ３００４のゲートは、配線
３０１３と接続される。ただし、これに限定されない。例えば、図４７（Ｅ）に示すよう
に、トランジスタ３００１のゲートとトランジスタ３００３のゲートとは接続されること
が可能である。または、トランジスタ３００２のゲートとトランジスタ３００４のゲート
とは接続されることが可能である。
なお、図４７（Ａ）〜（Ｅ）で述べる構成において、図４７（Ｆ）に示すように、配線３
０１１と配線３０１２との間に、トランジスタを並列に接続されることが可能である。ま
たは、配線３０１１と配線３０１３との間に、トランジスタを並列に接続することが可能
である。トランジスタ３００３の第１の端子は、配線３０１２と接続され、トランジスタ
３００３の第２の端子は、配線３０１１と接続され、トランジスタ３００３のゲートは、
配線３０１１と接続される。トランジスタ３００４の第１の端子は、配線３０１３と接続
され、トランジスタ３００４の第２の端子は、配線３０１１と接続され、トランジスタ３
００４のゲートは、配線３０１３と接続される。
なお、図４７（Ａ）〜（Ｆ）で述べる構成において、図４７（Ｇ）に示すように、トラン
ジスタ３００１のゲートと第１の端子との間に、容量素子３００５と抵抗素子３００６と
を並列に接続することが可能である。または、トランジスタ３００２のゲートと第１の端
子との間に、容量素子３００７と抵抗素子３００８とを並列に接続することが可能である
。こうすることによって、保護回路３０００自体の破壊又は劣化を防止することができる
。例えば、配線３０１１に電源電圧よりも高い電圧が供給される場合、トランジスタ３０
０１のＶｇｓが大きくなる。よって、トランジスタ３００１がオンになるので、配線３０
１１の電圧が減少する。しかし、トランジスタ３００１のゲートと第２の端子との間には
、大きな電圧が印加されるので、トランジスタ３００１が破壊、又は劣化することがある
。これを防止するために、トランジスタ３００１のゲートの電圧を上昇させて、トランジ
スタ３００１のＶｇｓを小さくする。これを実現するために、容量素子３００５が用いら
れる。トランジスタ３００１がオンになると、トランジスタ３００１の第１の端子が瞬間
的に上昇する。すると、容量素子３００５の容量結合によって、トランジスタ３００１の
ゲートの電圧が上昇する。こうして、トランジスタ３００１のＶｇｓを小さくすることが
でき、トランジスタ３００１の破壊又は劣化を抑制することができる。ただし、これに限
定されない。同様に、配線３０１１に電源電圧よりも低い電圧が供給されると、トランジ
スタ３００２の第１の端子の電圧が瞬間的に減少する。すると、容量素子３００７の容量
結合によって、トランジスタ３００２のゲートの電圧が減少する。こうして、トランジス
タ３００２のＶｇｓを小さくすることができるので、トランジスタ３００２の破壊又は劣
化を抑制することができる。
ここで、図４７（Ａ）〜（Ｇ）で述べる保護回路は、様々なところに用いることが可能で
ある。図４８（Ａ）には、一例として、ゲート信号線に保護回路を設ける場合の構成を示
す。この場合、配線３０１２、及び配線３０１３は、ゲートドライバ３１００に接続され
る配線のいずれかと接続されることが可能である。こうすることによって、電源の数、及
び配線の数を減らすことができる。図４８（Ｂ）には、一例として、ＦＰＣなどの外部か
ら信号又は電圧が供給される端子に、保護回路を設ける場合の構成を示す。この場合、配
線３０１２、及び配線３０１３は、外部端子のいずれかと接続されることが可能である。
例えば、配線３０１２は端子３１０１ａと接続され、配線３０１３が端子３１０１ｂと接
続されるとする。この場合、端子３１０１ａに設けられる保護回路において、トランジス
タ３００１を省略することが可能である。同様に、端子３１０１ｂに設けられる保護回路
において、トランジスタ３００２を省略することが可能である。こうすることによって、
トランジスタの数を減らすことができるので、レイアウト面積の縮小を図ることができる
。
（実施の形態８）
本実施の形態では、トランジスタの構造の一例について図４０（Ａ）、（Ｂ）、及び（Ｃ
）を参照して説明する。
図４０（Ａ）は、トップゲート型のトランジスタの構造の一例、又は表示装置の構造の一
例を示す図である。図４０（Ｂ）は、ボトムゲート型のトランジスタの構造の一例、又は
表示装置の構造の一例を示す図である。図４０（Ｃ）は、半導体基板を用いて作製される
トランジスタの構造の一例を示す図である。
図４０（Ａ）のトランジスタの一例は、基板５２６０の上に形成される絶縁層５２６１と
、絶縁層５２６１の上に形成され、領域５２６２ａ、領域５２６２ｂ、領域５２６２ｃ、
領域５２６２ｄ、及び５２６２ｅを有する半導体層５２６２と、半導体層５２６２を覆う
ように形成される絶縁層５２６３と、半導体層５２６２及び絶縁層５２６３の上に形成さ
れる導電層５２６４と、絶縁層５２６３及び導電層５２６４の上に形成され、開口部を有
する絶縁層５２６５と、絶縁層５２６５の上及び絶縁層５２６５の開口部に形成される導
電層５２６６と、を有する。
図４０（Ｂ）のトランジスタの一例は、基板５３００と、基板５３００の上に形成される
導電層５３０１と、導電層５３０１を覆うように形成される絶縁層５３０２と、導電層５
３０１及び絶縁層５３０２の上に形成される半導体層５３０３ａと、半導体層５３０３ａ
の上に形成される半導体層５３０３ｂと、半導体層５３０３ｂの上及び絶縁層５３０２の
上に形成される導電層５３０４と、絶縁層５３０２の上及び導電層５３０４の上に形成さ
れ、開口部を有する絶縁層５３０５と、絶縁層５３０５の上及び絶縁層５３０５の開口部
に形成される導電層５３０６と、を有する。
図４０（Ｃ）のトランジスタの一例は、領域５３５３及び領域５３５５を有する半導体基
板５３５２と、半導体基板５３５２の上に形成される絶縁層５３５６と、半導体基板５３
５２の上に形成される絶縁層５３５４と、絶縁層５３５６の上に形成される導電層５３５
７と、絶縁層５３５４、絶縁層５３５６、及び導電層５３５７の上に形成され、開口部を
有する絶縁層５３５８と、絶縁層５３５８の上及び絶縁層５３５８の開口部に形成される
導電層５３５９とを有する。こうして、領域５３５０と領域５３５１とに、各々、トラン
ジスタが作製される。
なお、本実施の形態におけるトランジスタを用いて表示装置を構成する場合、例えば図４
０（Ａ）に示すように、導電層５２６６の上及び絶縁層５２６５の上に形成され、開口部
を有する絶縁層５２６７と、絶縁層５２６７の上及び絶縁層５２６７の開口部に形成され
る導電層５２６８と、絶縁層５２６７の上及び導電層５２６８の上に形成され、開口部を
有する絶縁層５２６９と、絶縁層５２６９の上及び絶縁層５２６９の開口部に形成される
発光層５２７０と、絶縁層５２６９の上及び発光層５２７０の上に形成される導電層５２
７１と、を形成することが可能である。
また、図４０（Ｂ）に示すように、絶縁層５３０５の上及び導電層５３０６の上に配置さ
れる液晶層５３０７と、液晶層５３０７の上に形成される導電層５３０８と、を形成する
ことが可能である。
絶縁層５２６１は、下地膜として機能することが可能である。絶縁層５３５４は、素子間
分離層（例えばフィールド酸化膜）として機能する。絶縁層５２６３、絶縁層５３０２、
絶縁層５３５６は、ゲート絶縁膜として機能することが可能である。導電層５２６４、導
電層５３０１、導電層５３５７は、ゲート電極として機能することが可能である。絶縁層
５２６５、絶縁層５２６７、絶縁層５３０５、及び絶縁層５３５８は、層間膜、又は平坦
化膜として機能することが可能である。導電層５２６６、導電層５３０４、及び導電層５
３５９は、配線、トランジスタの電極、又は容量素子の電極などとして機能することが可
能である。導電層５２６８、及び導電層５３０６は、画素電極、又は反射電極などとして
機能することが可能である。絶縁層５２６９は、隔壁として機能することが可能である。
導電層５２７１、及び導電層５３０８は、対向電極、又は共通電極などとして機能するこ
とが可能である。
基板５２６０、及び基板５３００の一例としては、ガラス基板、石英基板、半導体基板（
例えばシリコン基板）、ＳＯＩ基板、プラスチック基板、金属基板、ステンレス基板、ス
テンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有
する基板又は可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガ
ラス、アルミノホウケイ酸ガラスなどがある。可撓性基板の一例としては、ポリエチレン
テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフ
ォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂な
どがある。他にも、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリ
フッ化ビニル、塩化ビニルなど）、繊維状な材料を含む紙、基材フィルム（ポリエステル
、ポリアミド、ポリイミド、無機蒸着フィルム、紙類等）などがある。
半導体基板５３５２としては、一例として、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基
板を用いることが可能である。領域５３５３は、一例として、半導体基板５３５２に不純
物が添加された領域であり、ウェルとして機能する。例えば、半導体基板５３５２がｐ型
の導電型を有する場合、領域５３５３は、ｎ型の導電型を有し、ｎウェルとして機能する
。一方で、半導体基板５３５２がｎ型の導電型を有する場合、領域５３５３は、ｐ型の導
電型を有し、ｐウェルとして機能する。領域５３５５は、一例として、不純物が半導体基
板５３５２に添加された領域であり、ソース領域又はドレイン領域として機能する。なお
、半導体基板５３５２に、ＬＤＤ領域を形成することが可能である。
絶縁層５２６１の一例としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒
化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）
などの酸素若しくは窒素を有する膜、又はこれらの積層構造などがある。絶縁層５２６１
が２層構造で設けられる場合の一例としては、１層目の絶縁層として窒化珪素膜を設け、
２層目の絶縁層として酸化珪素膜を設けることが可能である。絶縁層５２６１が３層構造
で設けられる場合の一例としては、１層目の絶縁層として酸化珪素膜を設け、２層目の絶
縁層として窒化珪素膜を設け、３層目の絶縁層として酸化珪素膜を設けることが可能であ
る。
半導体層５２６２、半導体層５３０３ａ、及び半導体層５３０３ｂの一例としては、非単
結晶半導体（例えば、非晶質（アモルファス）シリコン、多結晶シリコン、微結晶シリコ
ンなど）、単結晶半導体、酸化物半導体（例えば、ＺｎＯ、ＩｎＧａＺｎＯ、ＩＺＯ、Ｉ
ＴＯ、ＳｎＯ、ＴｉＯ、ＡＺＴＯ）、化合物半導体（例えば、ＳｉＧｅ、ＧａＡｓ）、有
機半導体、又はカーボンナノチューブなどがある。
なお、例えば、領域５２６２ａは、不純物が半導体層５２６２に添加されていない真性の
状態であり、チャネル領域として機能する。ただし、領域５２６２ａに不純物を添加する
ことが可能であり、領域５２６２ａに添加される不純物は、領域５２６２ｂ、領域５２６
２ｃ、領域５２６２ｄ、又は領域５２６２ｅに添加される不純物の濃度よりも低いことが
好ましい。領域５２６２ｂ、及び領域５２６２ｄは、領域５２６２ｃ又は領域５２６２ｅ
よりも低濃度の不純物が添加された領域であり、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ：ＬＤＤ）領域として機能する。ただし、領域５２６２ｂ、及び領域５２６２
ｄを省略することが可能である。領域５２６２ｃ、及び領域５２６２ｅは、高濃度に不純
物が半導体層５２６２に添加された領域であり、ソース領域又はドレイン領域として機能
する。
なお、半導体層５３０３ｂは、不純物元素としてリンなどが添加された半導体層であり、
ｎ型の導電型を有する。
なお、半導体層５３０３ａとして、酸化物半導体、又は化合物半導体が用いられる場合、
半導体層５３０３ｂを省略することが可能である。
絶縁層５２６３、絶縁層５３０２、及び絶縁層５３５６の一例としては、酸化珪素（Ｓｉ
Ｏｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸
化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）などの酸素若しくは窒素を有する膜、又はこれら
の積層構造などがある。
導電層５２６４、導電層５２６６、導電層５２６８、導電層５２７１、導電層５３０１、
導電層５３０４、導電層５３０６、導電層５３０８、導電層５３５７、及び導電層５３５
９は、単層構造又は積層構造とすることができ、導電膜を用いて形成される。導電膜の一
例としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（
Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、
白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マンガン（Ｍｎ）、コバルト（Ｃ
ｏ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、炭素（Ｃ
）、スカンジウム（Ｓｃ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫
（Ｓｎ）、ジルコニウム（Ｚｒ）、セシウム（Ｃｓ）によって構成される群から選ばれた
一つの元素の単体膜、又は、群から選ばれた一つ又は複数の元素を含む化合物などがある
。なお、単体膜又は化合物は、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、及び／又は、
酸素（Ｏ）などを含むことが可能である。なお、化合物の一例としては、前述した複数の
元素から選ばれた一つ若しくは複数の元素を含む合金（例えば、インジウム錫酸化物（Ｉ
ＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳ
Ｏ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミニ
ウムネオジム（Ａｌ−Ｎｄ）、アルミニウムタングステン（Ａｌ−Ｗ）、アルミニウムジ
ルコニウム（Ａｌ−Ｚｒ）、アルミニウムチタン（Ａｌ−Ｔｉ）、アルミニウムセシウム
（Ａｌ−Ｃｓ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）、モ
リブデンタングステン（Ｍｏ−Ｗ）、モリブデンタンタル（Ｍｏ−Ｔａ）などの合金材料
）、前述した複数の元素から選ばれた一つ若しくは複数の元素と窒素との化合物（例えば
、窒化チタン、窒化タンタル、窒化モリブデンなどの窒化膜）、又は、前述した複数の元
素から選ばれた一つ若しくは複数の元素とシリコンとの化合物（例えば、タングステンシ
リサイド、チタンシリサイド、ニッケルシリサイド、アルミニウムシリコン、モリブデン
シリコンなどのシリサイド膜）などがある。他にも、例えば、カーボンナノチューブ、有
機ナノチューブ、無機ナノチューブ、又は金属ナノチューブなどのナノチューブ材料があ
る。
絶縁層５２６５、絶縁層５２６７、絶縁層５２６９、絶縁層５３０５、及び絶縁層５３５
８の一例としては、単層構造の絶縁層、又はこれらの積層構造などがある。絶縁層の一例
としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、若しくは酸化窒化珪素（Ｓｉ
ＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の酸素若し
くは窒素を含む膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、又は、シ
ロキサン樹脂、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシク
ロブテン、若しくはアクリル等の有機材料などがある。
なお、絶縁層５３０５の上及び導電層５３０６の上には、配向膜として機能する絶縁層、
突起部として機能する絶縁層などを形成することが可能である。
なお、導電層５３０８の上には、カラーフィルタ、ブラックマトリクス、又は突起部とし
て機能する絶縁層などを形成することが可能である。導電層５３０８の下には、配向膜と
して機能する絶縁層を形成することが可能である。
本実施の形態のトランジスタは、実施の形態１〜実施の形態７で述べるものに適用するこ
とが可能である。特に、図４０（Ｂ）において、半導体層として、非晶質半導体、微結晶
半導体、有機半導体、又は酸化物半導体などを用いる場合、トランジスタが劣化してしま
う場合がある。よって、本実施の形態のトランジスタを半導体装置、シフトレジスタ、表
示装置、又は様々な回路に用いると、これらの寿命が短くなってしまう。しかし、実施の
形態１〜実施の形態７で述べるものでは、トランジスタの劣化を抑制することができる。
したがって、本実施の形態のトランジスタを実施の形態１〜実施の形態７で述べるものに
適用することによって、これらの寿命を長くすることができる。
（実施の形態９）
本実施の形態では、表示装置の断面構造の一例について、図４１（Ａ）、（Ｂ）、及び（
Ｃ）を参照して説明する。なお、ここでは一例として液晶表示装置について説明する。
図４１（Ａ）は、表示装置の上面図の一例である。基板５３９１に、駆動回路５３９２と
画素部５３９３とが形成されている。駆動回路５３９２の一例としては、走査線駆動回路
、又は信号線駆動回路などがある。画素部５３９３は画素を有し、画素は、駆動回路５３
９２により動作が制御される。例えば液晶表示装置の場合には、駆動回路５３９２の出力
信号により画素の液晶素子に印加される電圧が設定される。
図４１（Ｂ）には、図４１（Ａ）のＡ−Ｂ断面の一例を示す。そして、図４１（Ｂ）には
、基板５４００と、基板５４００の上に形成される導電層５４０１と、導電層５４０１を
覆うように形成される絶縁層５４０２と、導電層５４０１及び絶縁層５４０２の上に形成
される半導体層５４０３ａと、半導体層５４０３ａの上に形成される半導体層５４０３ｂ
と、半導体層５４０３ｂの上及び絶縁層５４０２の上に形成される導電層５４０４と、絶
縁層５４０２の上及び導電層５４０４の上に形成され、開口部を有する絶縁層５４０５と
、絶縁層５４０５の上及び絶縁層５４０５の開口部に形成される導電層５４０６と、絶縁
層５４０５の上及び導電層５４０６の上に配置される絶縁層５４０８と、絶縁層５４０５
の上に形成される液晶層５４０７と、液晶層５４０７の上及び絶縁層５４０８の上に形成
される導電層５４０９と、導電層５４０９の上に形成される基板５４１０とを示す。
導電層５４０１は、ゲート電極として機能することが可能である。絶縁層５４０２は、ゲ
ート絶縁膜として機能することが可能である。導電層５４０４は、配線、トランジスタの
電極、又は容量素子の電極などとして機能することが可能である。絶縁層５４０５は、層
間膜、又は平坦化膜として機能することが可能である。導電層５４０６は、配線として機
能することが可能である。絶縁層５４０８は、シール材として機能することが可能である
。導電層５４０９は、対向電極、又は共通電極として機能することが可能である。
ここで、駆動回路５３９２と、導電層５４０９との間には、寄生容量が生じることがある
。この結果、駆動回路５３９２の出力信号又は各ノードの電圧に、なまり又は遅延などが
生じてしまう。または、消費電力が大きくなってしまう。しかし、図４１（Ｂ）に示すよ
うに、駆動回路５３９２の上に、シール材として機能することが可能な絶縁層５４０８を
形成することによって、駆動回路５３９２と、導電層５４０９との間に生じる寄生容量を
低減することができる。なぜなら、シール材の誘電率は、液晶層の誘電率よりも低い場合
が多いからである。したがって、駆動回路５３９２の出力信号又は各ノードの電圧のなま
り又は遅延を低減することができる。または、駆動回路５３９２の消費電力を低減するこ
とができる。
なお、図４１（Ｃ）に示すように、駆動回路５３９２の一部の上に、シール材として機能
することが可能な絶縁層５４０８が形成されることが可能である。このような場合でも、
駆動回路５３９２と、導電層５４０９との間に生じる寄生容量を低減することができるの
で、駆動回路５３９２の出力信号又は各ノードの電圧のなまり又は遅延を低減することが
できる。ただし、これに限定されず、駆動回路５３９２の上に、シール材として機能する
ことが可能な絶縁層５４０８が形成されていないことが可能である。
以上、本実施の形態では、表示装置の断面構造の一例について説明した。このような構造
と、実施の形態１〜実施の形態７で述べるものとを組み合わせることが可能である。例え
ば、トランジスタの半導体層として、非晶質半導体、微結晶半導体、有機半導体、又は酸
化物半導体などを用いる場合、トランジスタのチャネル幅が大きくなる場合が多い。しか
し、本実施の形態のように、駆動回路の寄生容量を小さくできると、トランジスタのチャ
ネル幅を小さくすることができる。よって、レイアウト面積の縮小を図ることができるの
で、表示装置の額縁を狭くすることができる。または、表示装置を高精細にすることがで
きる。
（実施の形態１０）
本実施の形態では、トランジスタ、及び容量素子の作製工程の一例を示す。特に、半導体
層として、酸化物半導体を用いる場合の作製工程について説明する。
図４２（Ａ）〜（Ｃ）を参照して、トランジスタ、及び容量素子の作製工程の一例につい
て説明する。図４２（Ａ）〜（Ｃ）には、トランジスタ５４４１、及び容量素子５４４２
の作製工程の一例である。トランジスタ５４４１は、逆スタガ型薄膜トランジスタの一例
であり、酸化物半導体層上にソース電極またはドレイン電極を介して配線が設けられてい
るトランジスタの例である。
まず、基板５４２０上に、スパッタリング法により第１導電層を全面に形成する。次に、
第１フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用い
て、選択的に第１導電層のエッチングを行い、導電層５４２１、及び導電層５４２２を形
成する。導電層５４２１は、ゲート電極として機能することが可能であり、導電層５４２
２は、容量素子の一方の電極として機能することが可能である。ただし、これに限定され
ず、導電層５４２１、及び導電層５４２２は、配線、ゲート電極、又は容量素子の電極と
して機能する部分を有することが可能である。この後、レジストマスクを除去する。
次に、絶縁層５４２３をプラズマＣＶＤ法またはスパッタリング法を用いて導電層５４２
１及び導電層５４２２を介して基板５４２０の全面に形成する。絶縁層５４２３は、ゲー
ト絶縁層として機能することが可能であり、導電層５４２１、及び導電層５４２２を覆う
ように形成される。なお、絶縁層５４２３の膜厚は、５０ｎｍ〜２５０ｎｍである場合が
多い。
次に、第２フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスク
を用いて、絶縁層５４２３を選択的にエッチングして導電層５４２１に達するコンタクト
ホール５４２４を形成する。この後、レジストマスクを除去する。ただし、これに限定さ
れず、コンタクトホール５４２４を省略することが可能である。または、酸化物半導体層
の形成後に、コンタクトホール５４２４を形成することが可能である。ここまでの段階で
の断面図が図４２（Ａ）に相当する。
次に、酸化物半導体層をスパッタリング法により全面に形成する。ただし、これに限定さ
れず、酸化物半導体層をスパッタリング法により形成し、さらにその上にバッファ層（例
えばｎ＋層）を形成することが可能である。なお、酸化物半導体層の膜厚は、５ｎｍ〜２
００ｎｍである場合が多い。
次に、第３フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスク
を用いて、選択的に酸化物半導体層のエッチングを行う。この後、レジストマスクを除去
する。
次に、スパッタリング法により第２導電層を全面に形成する。次に、第４フォトマスクを
用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に第２導電
層のエッチングを行い、導電層５４２９、導電層５４３０、及び導電層５４３１を形成す
る。導電層５４２９は、コンタクトホール５４２４を介して導電層５４２１と接続される
。導電層５４２９、及び導電層５４３０は、ソース電極又はドレイン電極として機能する
ことが可能であり、導電層５４３１は、容量素子の他方の電極として機能することが可能
である。ただし、これに限定されず、導電層５４２９、導電層５４３０、及び導電層５４
３１は、配線、ソース若しくはドレイン電極、又は容量素子の電極として機能する部分を
含むことが可能である。ここまでの段階での断面図が図４２（Ｂ）に相当する。
次に、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。この熱
処理により酸化物半導体層５４２５の原子レベルの再配列が行われる。このように、熱処
理（光アニールも含む）によりキャリアの移動を阻害する歪が解放される。なお、この加
熱処理を行うタイミングは限定されず、酸化物半導体の形成後であれば、様々なタイミン
グで行うことが可能である。
次に、絶縁層５４３２を全面に形成する。絶縁層５４３２は、単層構造であることが可能
であるし、積層構造であることが可能である。例えば、絶縁層５４３２として有機絶縁層
を用いる場合、有機絶縁層の材料である組成物を塗布し、大気雰囲気下または窒素雰囲気
下で２００℃〜６００℃の加熱処理を行って、有機絶縁層を形成する。このように、酸化
物半導体層５４２５に接する有機絶縁層を形成することにより、信頼性の高い薄膜トラン
ジスタを作製することができる。なお、絶縁層５４３２として有機絶縁層を用いる場合、
有機絶縁層の下に、窒化珪素膜、又は酸化珪素膜を設けることが可能である。
次に、第３導電層を全面に形成する。次に、第５フォトマスクを用いたフォトリソグラフ
ィ工程により形成したレジストマスクを用いて第３導電層を選択的にエッチングして、導
電層５４３３、及び導電層５４３４を形成する。ここまでの段階での断面図が図４２（Ｃ
）に相当する。導電層５４３３、及び導電層５４３４は、配線、画素電極、反射電極、透
光性電極、又は容量素子の電極として機能することが可能である。特に、導電層５４３４
は、導電層５４２２と接続されるので、容量素子５４４２の電極として機能することが可
能である。ただし、これに限定されず、第１導電層を用いて形成された導電層と第２導電
層を用いて形成された導電層とを接続する機能を有することが可能である。例えば、導電
層５４３３と導電層５４３４とを接続することによって、導電層５４２２と導電層５４３
０とを第３導電層（導電層５４３３及び導電層５４３４）を介して接続されることが可能
になる。
以上の工程により、トランジスタ５４４１と容量素子５４４２とを作製することができる
。
なお、図４２（Ｄ）に示すように、酸化物半導体層５４２５の上に絶縁層５４３５を形成
することが可能である。
なお、図４２（Ｅ）に示すように、第２導電層をパターニングした後に、酸化物半導体層
５４２５を形成することが可能である。
なお、本実施の形態の基板、絶縁層、導電層、及び半導体層としては、他の実施の形態に
述べる材料、又は本明細書において述べる材料と同様なものを用いることが可能である。
（実施の形態１１）
本実施の形態では、シフトレジスタのレイアウト図（以下、上面図ともいう）について説
明する。本実施の形態では、一例として、実施の形態５に述べるシフトレジスタのレイア
ウト図について説明する。なお、本実施の形態において説明する内容は、実施の形態５に
述べるシフトレジスタの他にも、実施の形態１〜実施の形態６の半導体装置、シフトレジ
スタ、又は表示装置に適用することが可能である。なお、本実施の形態のレイアウト図は
一例であって、これに限定されるものではないことを付記する。
本実施の形態のレイアウト図について、図４３を参照して説明する。図４３には、一例と
して、図１４（Ａ）に示すシフトレジスタのレイアウト図を示す。なお、図４３の右部に
示すハッチングパターンは、それぞれのハッチングパターンに付されている符号の構成要
素のハッチングパターンを示すものである。
図４３に示すトランジスタ、又は配線などは、導電層９０１、半導体層９０２、導電層９
０３、導電層９０４、及びコンタクトホール９０５によって構成される。ただし、これに
限定されず、別の導電層、絶縁膜、又は別のコンタクトホールを形成することが可能であ
る。例えば、導電層９０１と導電層９０３とを接続するためのコンタクトホールを追加す
ることが可能である。
導電層９０１は、ゲート電極、又は配線として機能する部分を含むことが可能である。半
導体層９０２は、トランジスタの半導体層として機能する部分を含むことが可能である。
導電層９０３は、配線、ソース電極、又はドレイン電極として機能する部分を含むことが
可能である。導電層９０４は、透光性を有する電極、画素電極、又は配線として機能する
部分を含むことが可能である。コンタクトホール９０５は、導電層９０１と導電層９０４
とを接続する機能、又は導電層９０３と導電層９０４とを接続する機能を有する。
本実施の形態では、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ３
０１＿１、トランジスタ３０１＿２、及びトランジスタ３０２＿１〜３０２＿２において
、第２端子としての機能を有する導電層９０３と、導電層９０１とが重なる面積は、第１
端子としての機能を有する導電層９０３と、導電層９０１とが重なる面積よりも小さいこ
とが好ましい。こうすることによって、第２の端子への電界の集中を抑制することができ
るので、トランジスタの劣化、又はトランジスタの破壊を抑制することができる。ただし
、これに限定されず第２の端子としての機能を有する導電層９０１と、導電層９０３とが
重なる面積は、第１端子としての機能を有する導電層９０３と、導電層９０１とが重なる
面積よりも大きいことが可能である。
なお、導電層９０１と導電層９０３とが重なる部分には、半導体層９０２を形成すること
が可能である。こうすることによって、導電層９０１と導電層９０３との間の寄生容量を
小さくすることができるので、ノイズの低減を図ることができる。同様の理由で、導電層
９０３と導電層９０４とが重なる部分には、半導体層９０２を形成することが可能である
。
なお、導電層９０１の一部の上に導電層９０４を形成し、当該導電層９０１は、コンタク
トホール９０５を介して導電層９０４と接続されることが可能である。こうすることによ
って、配線抵抗を下げることができる。または、導電層９０１の一部の上に導電層９０３
、及び導電層９０４を形成し、当該導電層９０１は、コンタクトホール９０５を介して当
該導電層９０４と接続され、当該導電層９０３は、別のコンタクトホール９０５を介して
当該導電層９０４と接続されることが可能である。こうすることによって、配線抵抗をさ
らに下げることができる。
なお、導電層９０３の一部の上に導電層９０４を形成し、当該導電層９０３は、コンタク
トホール９０５を介して導電層９０４と接続されることが可能である。こうすることによ
って、配線抵抗を下げることができる。
なお、導電層９０４の一部の下に導電層９０１、又は導電層９０３を形成し、当該導電層
９０４は、コンタクトホール９０５を介して、当該導電層９０１、又は当該導電層９０３
と接続されることが可能である。こうすることによって、配線抵抗を下げることができる
。
なお、すでに述べたように、トランジスタ１０１＿１のゲートと第１の端子との間の寄生
容量よりも、トランジスタ１０１＿１のゲートと第２の端子との間の寄生容量を大きくす
ることが可能である。図４３に示すように、トランジスタ１０１＿１の第１の端子として
機能することが可能な導電層９０３の幅を幅９３１と示し、トランジスタ１０１＿１の第
２の端子として機能することが可能な導電層９０３の幅を幅９３２と示す。そして、幅９
３１は、幅９３２よりも大きいことが可能である。こうすることによって、トランジスタ
１０１＿１のゲートと第１の端子との間の寄生容量よりも、トランジスタ１０１＿１のゲ
ートと第２の端子との間の寄生容量を大きくすることが可能である。ただし、これに限定
されない。
なお、すでに述べたように、トランジスタ１０１＿２のゲートと第１の端子との間の寄生
容量よりも、トランジスタ１０１＿２のゲートと第２の端子との間の寄生容量を大きくす
ることが可能である。図４３に示すように、トランジスタ１０１＿２の第１の電極として
機能することが可能な導電層９０３の幅を幅９４１と示し、トランジスタ１０１＿２の第
２の電極として機能することが可能な導電層９０３の幅を幅９４２と示す。そして、幅９
４１は、幅９４２よりも大きいことが可能である。こうすることによって、トランジスタ
１０１＿２のゲートと第１の端子との間の寄生容量よりも、トランジスタ１０１＿２のゲ
ートと第２の端子との間の寄生容量を大きくすることが可能である。ただし、これに限定
されない。
（実施の形態１２）
本実施の形態においては、電子機器の例について説明する。
図４４（Ａ）乃至図４４（Ｈ）、図４５（Ａ）乃至図４５（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５（電源スイッチ、又は表示装置の動作を制御する操作
スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度
、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電
流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を
含むもの）、マイクロフォン５００８、等を有することができる。
図４４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図４４（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図４４（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図４４（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図４４（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図４４（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図４４（Ｇ）はテレビ受
像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
４４（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図４５（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図４５（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図４５（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図４５（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部分受信サービス用チュ
ーナ、等を有することができる。
図４４（Ａ）乃至図４４（Ｈ）、図４５（Ａ）乃至図４５（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図４４（Ａ）乃至図４４（Ｈ）、図４５（Ａ）乃至図４５（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。特に、表示部が実施の形態１〜実施の形態６で述べるものを有する場
合、トランジスタの劣化を抑制することができるので、表示部の寿命を長くすることがで
きる。ただし、これに限定されない。電子機器が実施の形態１〜実施の形態６で述べるも
のを有することによって、電子機器の寿命を長くすることができる。
次に、半導体装置の応用例を説明する。
図４５（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図４５（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペ
ースを広く必要とすることなく設置可能である。
図４５（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示
す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者
は表示パネル５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
次に、半導体装置を、移動体と一体にして設けた例について示す。
図４５（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル
５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から
入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有
していてもよい。
図４５（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図４５（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を
設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０
３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮に
より乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作す
ることで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
１００ 回路
１０１ トランジスタ
１０２ 容量素子
１１１ 配線
１１２ 配線
１１３ 配線
１１４ 配線
１１５ 配線
１１６ 配線
１１７ 配線
１１８ 配線
１１９ 配線
１５０ 回路
１５１ トランジスタ
１５２ 容量素子
２００ 回路
３００ 回路
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ 抵抗素子
４００ 回路
４０１ トランジスタ
４０２ トランジスタ
４１１ トランジスタ
４１２ トランジスタ
５００ 回路
５０１ トランジスタ
５０２ トランジスタ
６００ 回路
６０１ 回路
６０２ 回路
６０３ 回路
６１１ 回路
６１２ 回路
６１３ 回路
６１４ 回路
６２１ 回路
６２２ 回路
６２３ 回路
６２４ 回路
６３１ トランジスタ
６３２ トランジスタ
６３３ トランジスタ
６３４ トランジスタ
６４１ トランジスタ
６４２ トランジスタ
６４３ トランジスタ
６４４ トランジスタ
６４５ トランジスタ
６４６ トランジスタ
６４７ トランジスタ
６４８ トランジスタ
６５１ トランジスタ
６５２ トランジスタ
６５３ トランジスタ
６５４ トランジスタ
６５５ トランジスタ
６５６ トランジスタ
６６１ トランジスタ
６６２ 容量素子
６６３ トランジスタ
６８１ 配線
６８２ 配線
６８３ 配線
６８４ 配線
６９１ 出力端子
６９２ 入力端子
６９３ 入力端子
６９４ 入力端子
６９５ 入力端子
９０１ 導電層
９０２ 半導体層
９０３ 導電層
９０４ 導電層
９０５ コンタクトホール
９３１ 幅
９３２ 幅
９４１ 幅
９４２ 幅
１００１ 回路
１００２ 回路
１００３ 回路
１００４ 画素部
１００５ 端子
１００６ 基板
１０１ａ ダイオード
１０１ｐ トランジスタ
１１００ シフトレジスタ
１１０１ フリップフロップ
１１１１ 配線
１１１２ 配線
１１１３ 配線
１１１４ 配線
１１１５ 配線
１１１６ 配線
１１１７ 配線
１１１８ 配線
１１２Ａ 配線
１１２Ｂ 配線
１１２Ｃ 配線
１１２Ｄ 配線
１１５Ａ 配線
１１５Ｂ 配線
１１８Ａ 配線
１１８Ｂ 配線
１１８Ｃ 配線
１１８Ｄ 配線
１１８Ｅ 配線
１１８Ｆ 配線
１１８Ｇ 配線
１１８Ｈ 配線
１１８Ｉ 配線
１１９Ａ 配線
１１９Ｂ 配線
１５１ａ ダイオード
２０００ 回路
２００１ 回路
２００２ 回路
２００３ トランジスタ
２００４ 配線
２００５ 配線
２００６ 信号線駆動回路
２００７ 画素部
２０１４ 信号
２０１５ 信号
３０００ 保護回路
３００１ トランジスタ
３００２ トランジスタ
３００３ トランジスタ
３００４ トランジスタ
３００５ 容量素子
３００６ 抵抗素子
３００７ 容量素子
３００８ 抵抗素子
３０１１ 配線
３０１２ 配線
３０１３ 配線
３０１ｄ ダイオード
３０１ｐ トランジスタ
３０２０ 画素
３０２１ トランジスタ
３０２２ 液晶素子
３０２３ 容量素子
３０２ａ ダイオード
３０２ｐ トランジスタ
３０３１ 配線
３０３２ 配線
３０３３ 配線
３０３４ 電極
３０３ｄ ダイオード
３０３ｐ トランジスタ
３１００ ゲートドライバ
４０１ａ ダイオード
４０２ａ ダイオード
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０１ａ ダイオード
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０２ａ ダイオード
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５０３３ 光源
５０３４ 投射レンズ
５２６０ 基板
５２６１ 絶縁層
５２６２ 半導体層
５２６３ 絶縁層
５２６４ 導電層
５２６５ 絶縁層
５２６６ 導電層
５２６７ 絶縁層
５２６８ 導電層
５２６９ 絶縁層
５２７０ 発光層
５２７１ 導電層
５２７３ 絶縁層
５３００ 基板
５３０１ 導電層
５３０２ 絶縁層
５３０４ 導電層
５３０５ 絶縁層
５３０６ 導電層
５３０７ 液晶層
５３０８ 導電層
５３５０ 領域
５３５１ 領域
５３５２ 半導体基板
５３５３ 領域
５３５４ 絶縁層
５３５５ 領域
５３５６ 絶縁層
５３５７ 導電層
５３５８ 絶縁層
５３５９ 導電層
５３９１ 基板
５３９２ 駆動回路
５３９３ 画素部
５４００ 基板
５４０１ 導電層
５４０２ 絶縁層
５４０４ 導電層
５４０５ 絶縁層
５４０６ 導電層
５４０７ 液晶層
５４０８ 絶縁層
５４０９ 導電層
５４１０ 基板
５４２０ 基板
５４２１ 導電層
５４２２ 導電層
５４２３ 絶縁層
５４２４ コンタクトホール
５４２５ 酸化物半導体層
５４２９ 導電層
５４３０ 導電層
５４３１ 導電層
５４３２ 絶縁層
５４３３ 導電層
５４３４ 導電層
５４３５ 絶縁層
５４４１ トランジスタ
５４４２ 容量素子
６３１Ａ 抵抗素子
６６２Ａ トランジスタ
１００２ａ 回路
１００２ｂ 回路
３１０１ａ 端子
３１０１ｂ 端子
５２６２ａ 領域
５２６２ｂ 領域
５２６２ｃ 領域
５２６２ｄ 領域
５２６２ｅ 領域
５３０３ａ 半導体層
５３０３ｂ 半導体層
５４０３ａ 半導体層
５４０３ｂ 半導体層

Claims (5)

  1. 第１乃至第３のトランジスタを有し、
    前記第１乃至第３のトランジスタは、同じ極性であり、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第２の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第１の配線には、クロック信号が入力されることを特徴とするシフトレジスタ。
  2. 第１乃至第３のトランジスタを有し、
    前記第１乃至第３のトランジスタは、同じ極性であり、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第２の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第１の配線には、クロック信号が入力されることを特徴とする半導体装置。
  3. 第１乃至第３のトランジスタを有し、
    前記第１乃至第３のトランジスタは、同じ極性であり、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第２の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第１乃至第３のトランジスタのゲートは、互いに直接接続されておらず、
    前記第１の配線には、クロック信号が入力されることを特徴とする半導体装置。
  4. 第１乃至第３のトランジスタを有し、
    前記第１乃至第３のトランジスタは、同じ極性であり、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第２の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第１乃至第３のトランジスタのゲートには、互いに異なる信号が入力され、
    前記第１の配線には、クロック信号が入力されることを特徴とする半導体装置。
  5. 第１乃至第３のトランジスタを有し、
    前記第１乃至第３のトランジスタは、同じ極性であり、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と直接接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第２の配線と直接接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と直接接続され、
    前記第１乃至第３のトランジスタのゲートの電位は、互いに独立して制御され、
    前記第１の配線には、クロック信号が入力されることを特徴とする半導体装置。
JP2016246287A 2009-03-26 2016-12-20 シフトレジスタ及び半導体装置 Active JP6140880B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009077201 2009-03-26
JP2009077201 2009-03-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016024314A Division JP6067897B2 (ja) 2009-03-26 2016-02-12 表示装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017090937A Division JP6309670B2 (ja) 2009-03-26 2017-05-01 シフトレジスタ及び半導体装置

Publications (2)

Publication Number Publication Date
JP2017097945A JP2017097945A (ja) 2017-06-01
JP6140880B2 true JP6140880B2 (ja) 2017-06-07

Family

ID=42783554

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010069224A Active JP5528872B2 (ja) 2009-03-26 2010-03-25 半導体装置及び液晶表示装置
JP2014084257A Active JP5778821B2 (ja) 2009-03-26 2014-04-16 半導体装置及び電子機器
JP2015137375A Active JP5997812B2 (ja) 2009-03-26 2015-07-09 表示装置及び電子機器
JP2016024314A Active JP6067897B2 (ja) 2009-03-26 2016-02-12 表示装置及び電子機器
JP2016165297A Active JP6178474B2 (ja) 2009-03-26 2016-08-26 半導体装置
JP2016246287A Active JP6140880B2 (ja) 2009-03-26 2016-12-20 シフトレジスタ及び半導体装置
JP2017090937A Active JP6309670B2 (ja) 2009-03-26 2017-05-01 シフトレジスタ及び半導体装置
JP2018046370A Active JP6676683B2 (ja) 2009-03-26 2018-03-14 半導体装置
JP2020042735A Withdrawn JP2020112809A (ja) 2009-03-26 2020-03-12 半導体装置
JP2021205974A Active JP7235422B2 (ja) 2009-03-26 2021-12-20 半導体装置
JP2023026797A Pending JP2023081895A (ja) 2009-03-26 2023-02-23 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2010069224A Active JP5528872B2 (ja) 2009-03-26 2010-03-25 半導体装置及び液晶表示装置
JP2014084257A Active JP5778821B2 (ja) 2009-03-26 2014-04-16 半導体装置及び電子機器
JP2015137375A Active JP5997812B2 (ja) 2009-03-26 2015-07-09 表示装置及び電子機器
JP2016024314A Active JP6067897B2 (ja) 2009-03-26 2016-02-12 表示装置及び電子機器
JP2016165297A Active JP6178474B2 (ja) 2009-03-26 2016-08-26 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2017090937A Active JP6309670B2 (ja) 2009-03-26 2017-05-01 シフトレジスタ及び半導体装置
JP2018046370A Active JP6676683B2 (ja) 2009-03-26 2018-03-14 半導体装置
JP2020042735A Withdrawn JP2020112809A (ja) 2009-03-26 2020-03-12 半導体装置
JP2021205974A Active JP7235422B2 (ja) 2009-03-26 2021-12-20 半導体装置
JP2023026797A Pending JP2023081895A (ja) 2009-03-26 2023-02-23 半導体装置

Country Status (2)

Country Link
US (6) US8872751B2 (ja)
JP (11) JP5528872B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101459A (ja) * 2009-03-26 2018-06-28 株式会社半導体エネルギー研究所 シフトレジスタ及び半導体装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US8330702B2 (en) 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US8319528B2 (en) * 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
KR101943293B1 (ko) * 2009-10-16 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
US9030837B2 (en) * 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
TWI417557B (zh) * 2011-11-03 2013-12-01 Global Unichip Corp 電子測試系統與相關方法
TW201412027A (zh) * 2012-09-14 2014-03-16 Chicony Electronics Co Ltd 矩陣測試方法、系統及電壓時脈控制方法
CN103198866B (zh) * 2013-03-06 2015-08-05 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、阵列基板以及显示装置
JP2015015440A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器
CN103488018B (zh) * 2013-09-25 2016-03-23 深圳市华星光电技术有限公司 液晶显示装置及其显示控制方法
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
KR102309625B1 (ko) * 2015-01-20 2021-10-06 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
KR102371896B1 (ko) * 2015-06-29 2022-03-11 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102418492B1 (ko) * 2015-06-30 2022-07-06 엘지디스플레이 주식회사 플렉서블 유기발광표시패널
KR102481068B1 (ko) * 2016-01-04 2022-12-27 삼성디스플레이 주식회사 표시장치
US9734910B1 (en) * 2016-01-22 2017-08-15 SK Hynix Inc. Nonvolatile memory cells having lateral coupling structures and nonvolatile memory cell arrays including the same
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN107621709B (zh) * 2017-10-10 2020-06-05 上海天马微电子有限公司 显示面板及显示装置
CN111656430B (zh) * 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
JP7040125B2 (ja) * 2018-02-28 2022-03-23 株式会社デンソー 駆動対象スイッチの駆動回路
DE102018214475A1 (de) * 2018-08-27 2020-02-27 Robert Bosch Gmbh ESD-Schutzvorrichtung für ein MEMS-Element
CN110956915B (zh) * 2018-09-27 2021-08-24 合肥鑫晟光电科技有限公司 栅极驱动单元电路、栅极驱动电路、显示装置和驱动方法
CN109326254B (zh) * 2018-11-07 2020-09-08 深圳市华星光电技术有限公司 一种输出信号控制电路及控制方法
CN111223459B (zh) * 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
CN109671720B (zh) 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124263A (en) 1980-03-05 1981-09-29 Hitachi Ltd Semiconductor device
JPS57129993A (en) 1981-02-03 1982-08-12 Aoki Kanri Kogyo Kk Joining method of branched part of pipeline
JPH0261620A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置
JPH0590427A (ja) 1991-09-25 1993-04-09 Mitsubishi Electric Corp 半導体集積回路装置
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
FR2743662B1 (fr) 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
KR100242244B1 (ko) 1997-08-09 2000-02-01 구본준 스캐닝 회로
JPH1186586A (ja) 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
JP3036513B2 (ja) 1998-06-10 2000-04-24 日本電気株式会社 液晶表示装置
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100281336B1 (ko) 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
JP4501048B2 (ja) 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4439761B2 (ja) 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4310939B2 (ja) * 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
US7020675B2 (en) 2002-03-26 2006-03-28 Intel Corporation Multiplier using MOS channel widths for code weighting
US7023410B2 (en) 2002-04-08 2006-04-04 Samsung Electronics Co., Ltd. Liquid crystal display device
US6845140B2 (en) * 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
JP2004094058A (ja) 2002-09-02 2004-03-25 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR100487439B1 (ko) 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 평판표시장치의 양방향 구동 회로 및 구동 방법
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP2003241201A (ja) 2003-03-17 2003-08-27 Seiko Epson Corp 液晶装置およびその製造方法並びに電子機器
TW589612B (en) 2003-04-16 2004-06-01 Au Optronics Corp Display driving circuit
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR100913303B1 (ko) * 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
KR20040097503A (ko) * 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
US7486269B2 (en) 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
JP2005285168A (ja) * 2004-03-29 2005-10-13 Alps Electric Co Ltd シフトレジスタ及びそれを用いた液晶駆動回路
KR101023726B1 (ko) 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101057891B1 (ko) * 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
US8605027B2 (en) 2004-06-30 2013-12-10 Samsung Display Co., Ltd. Shift register, display device having the same and method of driving the same
KR101110133B1 (ko) 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR101066493B1 (ko) * 2004-12-31 2011-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
JP4993544B2 (ja) 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
EP1869911A2 (en) * 2005-04-06 2007-12-26 Mark Mitchell Kaplan Integrated mobile application server and communication gateway
KR101107714B1 (ko) * 2005-04-22 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법
KR20060123913A (ko) * 2005-05-30 2006-12-05 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 표시장치
KR101143004B1 (ko) * 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101183431B1 (ko) 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
US7203264B2 (en) 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
KR101166819B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
JP5100993B2 (ja) * 2005-09-09 2012-12-19 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶駆動回路およびこれを有する液晶表示装置
US7310402B2 (en) 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US7529333B2 (en) * 2005-10-27 2009-05-05 Lg Display Co., Ltd. Shift register
WO2007080813A1 (en) * 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
JP5128102B2 (ja) * 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
JP2007317288A (ja) 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
NL1032063C2 (nl) * 2006-06-27 2008-01-02 Maasland Nv Combinatie van een melkbeker en een flexibele melkslang, koppelstuk, alsmede werkwijze voor het bewaken van integriteit van flexibele melkslang.
KR101264691B1 (ko) * 2006-06-30 2013-05-16 엘지디스플레이 주식회사 쉬프트 레지스터
TWI338275B (en) 2006-08-24 2011-03-01 Au Optronics Corp Shift register with lower coupling effect and the related lcd
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5079425B2 (ja) 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI349906B (en) * 2006-09-01 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and display apparatus
TWI349908B (en) 2006-09-14 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and flat display apparatus
TWI514347B (zh) * 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI346929B (en) * 2006-10-13 2011-08-11 Au Optronics Corp Gate driver and driving method of liquid crystal display device
KR101281498B1 (ko) * 2006-10-31 2013-07-02 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP4970004B2 (ja) * 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
KR101326075B1 (ko) * 2007-01-12 2013-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101296645B1 (ko) 2007-03-12 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
KR101352108B1 (ko) * 2007-04-10 2014-01-14 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 가지는 액정 표시 장치, 이의구동 방법
JP2008276849A (ja) 2007-04-27 2008-11-13 Mitsubishi Electric Corp 画像表示装置および半導体装置
US8610655B2 (en) 2007-05-10 2013-12-17 Samsung Display Co., Ltd. Method for removing noise, switching circuit for performing the same and display device having the switching circuit
US8803781B2 (en) 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2009034749A1 (ja) * 2007-09-12 2009-03-19 Sharp Kabushiki Kaisha シフトレジスタ
JP5125569B2 (ja) * 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
JP4582216B2 (ja) 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8872751B2 (en) 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8319528B2 (en) 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101459A (ja) * 2009-03-26 2018-06-28 株式会社半導体エネルギー研究所 シフトレジスタ及び半導体装置
US11114054B2 (en) 2009-03-26 2021-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US11114054B2 (en) 2021-09-07
JP6067897B2 (ja) 2017-01-25
JP2017038370A (ja) 2017-02-16
JP6309670B2 (ja) 2018-04-11
US9576983B2 (en) 2017-02-21
JP6676683B2 (ja) 2020-04-08
JP2022040142A (ja) 2022-03-10
US8872751B2 (en) 2014-10-28
US9268185B2 (en) 2016-02-23
JP7235422B2 (ja) 2023-03-08
JP2017182868A (ja) 2017-10-05
JP2023081895A (ja) 2023-06-13
US10460690B2 (en) 2019-10-29
JP2017097945A (ja) 2017-06-01
JP5997812B2 (ja) 2016-09-28
JP2014197679A (ja) 2014-10-16
US20170162161A1 (en) 2017-06-08
US20210398501A1 (en) 2021-12-23
JP5778821B2 (ja) 2015-09-16
JP2018101459A (ja) 2018-06-28
JP2016096360A (ja) 2016-05-26
JP5528872B2 (ja) 2014-06-25
US20150042918A1 (en) 2015-02-12
US20160163743A1 (en) 2016-06-09
JP2020112809A (ja) 2020-07-27
JP6178474B2 (ja) 2017-08-09
US20100245307A1 (en) 2010-09-30
JP2016012725A (ja) 2016-01-21
US20200118510A1 (en) 2020-04-16
JP2010252318A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP6309670B2 (ja) シフトレジスタ及び半導体装置
JP7460841B2 (ja) 表示装置
JP6117268B2 (ja) 半導体装置
KR102052859B1 (ko) 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
JP2010250303A (ja) 液晶表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6140880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250