CN109326254B - 一种输出信号控制电路及控制方法 - Google Patents
一种输出信号控制电路及控制方法 Download PDFInfo
- Publication number
- CN109326254B CN109326254B CN201811320284.7A CN201811320284A CN109326254B CN 109326254 B CN109326254 B CN 109326254B CN 201811320284 A CN201811320284 A CN 201811320284A CN 109326254 B CN109326254 B CN 109326254B
- Authority
- CN
- China
- Prior art keywords
- time control
- output
- control
- signal
- level shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000000630 rising effect Effects 0.000 claims abstract description 69
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 238000005034 decoration Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009459 flexible packaging Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
本发明揭露一种输出信号控制电路及控制方法，应用于液晶面板的驱动电路，驱动电路包括电平转换器。本发明可以通过总线控制模块调整输出信号的上升时间和下降时间。搭配不同的液晶屏时，可以根据瞬时峰值电流和充电效果等实际情况，调节电平转换器输出信号的上升时间和下降时间，从而调整瞬时峰值电流的大小。
Description
技术领域
本发明涉及液晶显示技术领域，尤其是涉及一种可以调整电平转换器输出信号的上升时间和下降时间的输出信号控制电路及控制方法。
背景技术
随着光电与半导体技术的发展，面板显示器也得到了蓬勃发展。在诸多面板显示器中，具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性的TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)，近来已成为市场的主流。GOA(Gate Driver on Array，阵列基板行驱动)技术，是利用现有TFT-LCD阵列(Array)制程将栅极(Gate)行驱动电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。由于GOA电路可直接制作于液晶面板周围，简化了制程工艺，而且还可降低产品成本，提高液晶面板的集成度，使面板趋向于更加薄型化。
COF(Chip On Film，常称覆晶薄膜)，是将驱动IC固定于柔性线路板上的晶粒软膜构装技术。GOA技术因为其省略栅极(Gate)COF，成本相对COF技术较低，是目前常用的面板显示技术。电平转换器(Level Shifter)IC是GOA架构中不可缺少的IC，其输出信号CK为GOA架构中TFT充放电的控制信号。而输出信号CK上升时间/下降时间的快慢影响到液晶屏(Cell)内GOA架构中TFT充放电的瞬时峰值(peak)电流：输出信号CK上升时间/下降时间越快，瞬时峰值电流越大；输出信号CK上升时间/下降时间越慢，瞬时峰值电流越小。
而瞬时峰值电流过大可能会引起Cell内TFT和线路被击穿，以及引起传导等问题；上升时间过慢则会造成充电不足。同一颗电平转换器IC搭配不同Cell时，由于不同Cell的电阻电容(RC)不同，以及输出信号CK在PCBA(Printed Circuit Board+Assembly，是一种焊接上电子元器件的线路板)上走线不同造成的RC不一样，从而对瞬时峰值电流的影响也不一样。
因此，现有电平转换器输出信号的上升时间和下降时间可调方面有待改进和发展。
发明内容
本发明的目的在于，提供一种输出信号控制电路及控制方法，解决现有技术的不足，实现电平转换器输出信号的上升时间和下降时间可以调整。
为实现上述目的，本发明提供了一种输出信号控制电路，应用于液晶面板的驱动电路，所述驱动电路包括电平转换器，所述电平转换器的输入端用于接收第一电压信号或第二电压信号；所述输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块；所述上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一所述上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至所述电平转换器的输出端，所有所述上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；所述下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一所述下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端，所有所述下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端；所述总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。
为实现上述目的，本发明还提供了一种输出信号控制方法，采用本发明所述的输出信号控制电路，所述输出信号控制电路耦接至电平转换器的输出端；所述方法包括以下步骤：通过所述总线控制模块接收外部的时钟信号和数据信号；通过所述总线控制模块输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间；或者，通过所述总线控制模块输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。
本发明的优点在于，本发明可以通过总线控制模块调整输出信号的上升时间和下降时间。搭配不同的液晶屏时，可以根据瞬时峰值电流和充电效果等实际情况，调节电平转换器输出信号的上升时间和下降时间，从而调整瞬时峰值电流的大小。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1，本发明所述的输出信号控制电路一实施例所示的架构示意图；
图2，本发明所述的输出信号控制电路一实施例所示的电路图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
本发明所述的输出信号控制电路应用于液晶面板的驱动电路，驱动电路包括电平转换器，电平转换器的输入端用于接收第一电压信号或第二电压信号；输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块。上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至电平转换器的输出端，所有上升时间控制开关的控制端均电连接至总线控制模块的第一输出端。下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至电平转换器的输出端，所有下降时间控制开关的控制端均电连接至总线控制模块的第二输出端。总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整电平转换器的输出端的输出信号的下降时间。
其中，第一电压信号输入端可以为高电平电压信号输入端，用于输入高电平电压信号；相应的，第二电压信号输入端为低电平电压信号输入端，用于输入低电平电压信号。
优选的，输出信号控制电路与电平转换器可以集成在同一芯片内，也即把电平转换器IC做成内部可以通过总线控制模块(I2C)调整输出信号的上升时间和下降时间的IC。
参考图1，本发明所述的输出信号控制电路一实施例所示的架构示意图；所述的输出信号控制电路，应用于液晶面板的驱动电路；输出信号控制电路包括上升时间控制电阻阵列101、下降时间控制电阻阵列102以及总线控制模块103。在本实施例中，驱动电路还包括电平转换器12、输出信号开关单元14以及开关控制模块16，电平转换器12的输入端用于接收第一电压信号或第二电压信号。其中，上升时间控制电阻阵列101、下降时间控制电阻阵列102、总线控制模块103、输出信号开关单元14以及开关控制模块16集成在同一芯片10内。
上升时间控制电阻阵列101，包括两个并联的上升时间控制电阻(R11、R12)，每一上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关(S11、S12)电连接输出信号开关单元14的第一输入端(即另一端通过一上升时间控制开关耦接至电平转换器的输出端)，所有上升时间控制开关(S11、S12)的控制端均电连接至总线控制模块103的第一输出端。
下降时间控制电阻阵列102，包括两个并联的下降时间控制电阻(R21、R22)，每一下降时间控制电阻均为一端通过一下降时间控制开关(S21、S22)电连接第二电压信号输入端，另一端电连接输出信号开关单元14的第二输入端(即每一下降时间控制电阻另一端耦接至电平转换器的输出端)，所有下降时间控制开关(S21、S22)的控制端均电连接至总线控制模块103的第二输出端。
总线控制模块103，输入端用于接收外部的时钟信号SCL和数据信号SDA，第一输出端用于输出上升时间控制信号控制上升时间控制电阻阵列101中接入电路的上升时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号CK的上升时间；第二输出端用于输出下降时间控制信号控制下降时间控制电阻阵列102中接入电路的下降时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号CK的下降时间。
输出信号开关单元14，第一输入端电连接上升时间控制电阻阵列101，第二输入端电连接下降时间控制电阻阵列102，输出端电连接电平转换器12的输出端，控制端电连接开关控制模块16。
开关控制模块16，用于输出第一控制信号控制输出信号开关单元13连通上升时间控制电阻阵列101与电平转换器12的输出端，以使电平转换器12的输出端输出上升后的输出信号CK(即第一电压信号)，或者输出第二控制信号控制输出信号开关单元14连通下降时间控制电阻阵列102与电平转换器12的输出端，以使电平转换器12的输出端输出下降后的输出信号CK(即第二电压信号)。
优选的，输出信号控制电路、电平转换器12、输出信号开关单元14以及开关控制模块16也可以集成在同一芯片内，也即把电平转换器IC做成内部可以通过总线控制模块(I2C)调整输出信号的上升时间和下降时间的IC。
本发明提供的输出信号控制电路，通过总线控制模块控制上升时间控制开关以及下降时间控制开关的打开/闭合状况。当上升时间控制开关全部闭合时，上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量最多(电阻全部接入电路)，输出信号的上升时间最快，电路温度低，充电速度快，瞬时峰值电流最大；当只有一个上升时间控制开关闭合时，上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量最少(只有一个电阻接入电路)，输出信号的上升时间最慢，电路温度高，充电速度慢，瞬时峰值电流小。当下降时间控制开关全部闭合时，下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量最多(电阻全部接入电路)，输出信号的下降时间最快，电路温度低，放电速度快，瞬时峰值电流最大；当只有一个下降时间控制开关闭合时，下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量最少(只有一个电阻接入电路)，输出信号的下降时间最慢，电路温度高，放电速度慢，瞬时峰值电流小。搭配不同的液晶屏时，可以根据瞬时峰值电流和充电效果等实际情况，调节电平转换器输出信号的上升时间和下降时间，从而调整瞬时峰值电流的大小。
参考图2，本发明所述的输出信号控制电路一实施例所示的电路图。所述的输出信号控制电路，应用于液晶面板的驱动电路，驱动电路还包括电平转换器12、输出信号开关单元14以及开关控制模块16；输出信号控制电路包括上升时间控制电阻阵列101、下降时间控制电阻阵列102以及总线(I2C)控制模块103。其中，上升时间控制电阻阵列101、下降时间控制电阻阵列102、总线控制模块103、输出信号开关单元14以及开关控制模块16集成在同一芯片10内。
在本实施例中，第一电压信号输入端为高电平电压信号输入端VGH；相应的，第二电压信号输入端为低电平电压信号输入端VGL。
在本实施例中，输出信号控制电路、电平转换器12、输出信号开关单元14以及开关控制模块16可以集成在同一芯片内，也即把电平转换器IC做成内部可以通过总线控制模块(I2C)调整输出信号的上升时间和下降时间的IC。
在本实施例中，上升时间控制电阻阵列101包括三个并联的上升时间控制电阻R11、R12、R13；第一上升时间控制电阻R11一端通过第一上升时间控制开关S11电连接高电平电压信号输入端VGH，另一端电连接输出信号开关单元14的第一输入端(即第一上升时间控制开关S11耦接至电平转换器12的输出端)；第二上升时间控制电阻R12一端通过第二上升时间控制开关S12电连接高电平电压信号输入端VGH，另一端电连接输出信号开关单元14的第一输入端(即第二上升时间控制开关S12耦接至电平转换器12的输出端)；第三上升时间控制电阻R13一端通过第三上升时间控制开关S13电连接高电平电压信号输入端VGH，另一端电连接输出信号开关单元14的第一输入端(即第三上升时间控制开关S13耦接至电平转换器12的输出端)；第一-第三上升时间控制开关S11、S12、S13的控制端均电连接至总线控制模块103的第一输出端。
相应的，总线控制模块103根据接收到的外部的时钟信号SCL和数据信号SDA输出上升时间控制信号，当所输出的上升时间控制信号仅控制第一上升时间控制开关S11、第二上升时间控制开关S12、第三上升时间控制开关S13的其中之一闭合，使得相应的上升时间控制电阻接入电路时(例如，仅控制第一上升时间控制开关S11闭合，使得第一上升时间控制电阻R11接入电路)，电平转换器12的输出端的输出信号CK的上升时间小于预设上升时间阈值；当所输出的上升时间控制信号控制第一上升时间控制开关S11、第二上升时间控制开关S12和第三上升时间控制开关S13均闭合，使得第一上升时间控制电阻R11、第二上升时间控制电阻R12和第三上升时间控制电阻R13均接入电路时，电平转换器12的输出端的输出信号CK的上升时间大于预设上升时间阈值。也即，当S11、S12、S13全部闭合时，R11、R12、R13全部接入电路，CK上升时间最快，IC温度低，充电速度最快，peak电流最大；当S11、S12、S13中任意两个闭合时，R11、R12、R13中相应的两个接入电路，CK上升时间较快(例如，等于预设上升时间阈值)，IC温度较高，充电速度较快，peak电流较大；当S11、S12、S13只有一个闭合时，R11、R12、R13中相应的只有一个接入电路，CK上升时间最慢，IC温度高，充电速度慢，peak电流小。
在本实施例中，下降时间控制电阻阵列102包括三个并联的下降时间控制电阻R21、R22、R23；第一下降时间控制电阻R21一端通过第一下降时间控制开关S21电连接低电平电压信号输入端VGL，另一端电连接输出信号开关单元14的第二输入端(即第一下降时间控制开关S21耦接至电平转换器12的输出端)；第二下降时间控制电阻R22一端通过第二下降时间控制开关S22电连接低电平电压信号输入端VGL，另一端电连接输出信号开关单元14的第二输入端(即第二下降时间控制开关S22耦接至电平转换器12的输出端)；第三下降时间控制电阻R23一端通过第三下降时间控制开关S23电连接低电平电压信号输入端VGL，另一端电连接输出信号开关单元14的第二输入端(即第三下降时间控制开关S23耦接至电平转换器12的输出端)；第一-第三下降时间控制开关S21、S22、S23的控制端均电连接至总线控制模块103的第二输出端。
相应的，总线控制模块103根据接收到的外部的时钟信号SCL和数据信号SDA输出下降时间控制信号，当所输出的下降时间控制信号仅控制第一下降时间控制开关S21、第二下降时间控制开关S22、第三下降时间控制开关S23的其中之一闭合，使得相应的下降时间控制电阻接入电路时(例如，仅控制第一下降时间控制开关S21闭合，使得第一下降时间控制电阻R21接入电路)，电平转换器12的输出端的输出信号CK的下降时间小于预设下降时间阈值；当所输出的下降时间控制信号控制第一下降时间控制开关S21、第二下降时间控制开关S22和第三下降时间控制开关S23均闭合，使得第一下降时间控制电阻R21、第二下降时间控制电阻R22和第三下降时间控制电阻R23均接入电路时，电平转换器12的输出端的输出信号CK的下降时间大于预设下降时间阈值。也即，当S21、S22、S23全部闭合时，R21、R22、R23全部接入电路，CK下降时间最快，IC温度低，放电速度最快，peak电流最大；当S21、S22、S23中任意两个闭合时，R21、R22、R23中相应的两个接入电路，CK下降时间较快(例如，等于预设下降时间阈值)，IC温度较高，放电速度较快，peak电流较大；当S21、S22、S23只有一个闭合时，R21、R22、R23中相应的只有一个接入电路，CK下降时间最慢，IC温度高，放电速度慢，peak电流小。
在本实施例中，输出信号开关单元14包括第一晶体管M1和第二晶体管M2；第一晶体管M1的栅极(即输出信号开关单元14的控制端)电连接开关控制模块16的第一输出端，源极(即输出信号开关单元14的第一输入端)电连接上升时间控制电阻阵列101，漏极(即输出信号开关单元14的输出端)电连接电平转换器12的输出端；第二晶体管M2的栅极(即输出信号开关单元14的控制端)电连接开关控制模块16的第二输出端，源极(即输出信号开关单元14的第二输入端)电连接下降时间控制电阻阵列102，漏极(即输出信号开关单元14的输出端)电连接电平转换器12的输出端。
开关控制模块16，用于输出第一控制信号控制输出信号开关单元14连通上升时间控制电阻阵列101与电平转换器12的输出端，以使电平转换器12的输出端输出上升后的输出信号CK，或者输出第二控制信号控制输出信号开关单元14连通下降时间控制电阻阵列102与电平转换器12的输出端，以使电平转换器12的输出端输出下降后的输出信号CK。也即，当第一晶体管M1接收到第一控制信号时导通，连通上升时间控制电阻阵列101与电平转换器12的输出端，以使电平转换器12的输出端输出上升后的输出信号CK(即高电平电压信号)；当第二晶体管M2接收到第二控制信号时导通，连通下降时间控制电阻阵列102与电平转换器12的输出端，以使电平转换器12的输出端输出下降后的输出信号CK(即低电平电压信号)。
其中，第一晶体管M1为PMOS管，第二晶体管M2为NMOS管。
本发明在Level shifter IC内部增加I2C控制模块，以及电阻R11、R12、R13、R21、R22、R23，以及相应的开关S11、S12、S13、S21、S22、S23，电阻R11、R12、R13为控制上升时间的电阻，电阻R21、R22、R23为控制下降时间的电阻，通过I2C控制模块控制开关S11、S12、S13、S21、S22、S23的闭合状况。也即，本发明把Level shifter IC做成内部可以通过I2C调整输出信号CK的上升时间和下降时间的IC，搭配不同的Cell时可以根据peak电流和充电效果等实际情况，调节Level shifter的上升时间和下降时间，从而调整peak电流的大小。
本发明还提供了一种输出信号控制方法，采用本发明所述的输出信号控制电路，输出信号控制电路耦接至电平转换器12的输出端；所述方法包括以下步骤：通过总线控制模块103接收外部的时钟信号SCL和数据信号SDA；通过总线控制模块103输出上升时间控制信号控制上升时间控制电阻阵列101中接入电路的上升时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号CK的上升时间；或者，通过总线控制模块103输出下降时间控制信号控制下降时间控制电阻阵列102中接入电路的下降时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号CK的下降时间。输出信号控制电路的电路连接方式及工作原理参照图1-2及相应说明，此处不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种输出信号控制电路，应用于液晶面板的驱动电路，所述驱动电路包括电平转换器，所述电平转换器的输入端用于接收第一电压信号或第二电压信号；其特征在于，所述输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块，其中，所述输出信号控制电路与所述电平转换器集成在同一芯片内；
所述上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一所述上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至所述电平转换器的输出端，所有所述上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端，其中，所述第一电压信号输入端为高电平电压信号输入端；
所述下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一所述下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端，所有所述下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端，其中，所述第二电压信号输入端为低电平电压信号输入端；
所述总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。
2.如权利要求1所述的输出信号控制电路，其特征在于，所述上升时间控制电阻阵列包括三个并联的上升时间控制电阻；第一上升时间控制电阻一端通过第一上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；第二上升时间控制电阻一端通过第二上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；第三上升时间控制电阻一端通过第三上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；
所述第一上升时间控制开关、第二上升时间控制开关、第三上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；
所述总线控制模块根据接收到的外部的时钟信号和数据信号输出上升时间控制信号，当所输出的上升时间控制信号仅控制所述第一上升时间控制开关、第二上升时间控制开关、第三上升时间控制开关的其中之一闭合，使得相应的上升时间控制电阻接入电路时，所述电平转换器的输出端的输出信号的上升时间小于预设上升时间阈值，当所输出的上升时间控制信号控制所述第一上升时间控制开关、第二上升时间控制开关和第三上升时间控制开关均闭合，使得所述第一上升时间控制电阻、第二上升时间控制电阻和第三上升时间控制电阻均接入电路时，所述电平转换器的输出端的输出信号的上升时间大于预设上升时间阈值。
3.如权利要求1所述的输出信号控制电路，其特征在于，所述下降时间控制电阻阵列包括三个并联的下降时间控制电阻；第一下降时间控制电阻一端通过第一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；第二下降时间控制电阻一端通过第二下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；第三下降时间控制电阻一端通过第三下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；
所述第一下降时间控制开关、第二下降时间控制开关、第三下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端；
所述总线控制模块根据接收到的外部的时钟信号和数据信号输出下降时间控制信号，当所输出的下降时间控制信号仅控制所述第一下降时间控制开关、第二下降时间控制开关、第三下降时间控制开关的其中之一闭合，使得相应的下降时间控制电阻接入电路时，所述电平转换器的输出端的输出信号的下降时间小于预设下降时间阈值，当所输出的下降时间控制信号控制所述第一下降时间控制开关、第二下降时间控制开关和第三下降时间控制开关均闭合，使得所述第一下降时间控制电阻、第二下降时间控制电阻和第三下降时间控制电阻均接入电路时，所述电平转换器的输出端的输出信号的下降时间大于预设下降时间阈值。
4.如权利要求1所述的输出信号控制电路，其特征在于，所述驱动电路还包括输出信号开关单元以及开关控制模块；
所述输出信号开关单元，第一输入端电连接所述上升时间控制电阻阵列，第二输入端电连接所述下降时间控制电阻阵列，输出端电连接所述电平转换器的输出端，控制端电连接所述开关控制模块；
所述开关控制模块，用于输出第一控制信号控制所述输出信号开关单元连通所述上升时间控制电阻阵列与所述电平转换器的输出端，以使所述电平转换器的输出端输出上升后的输出信号，或者输出第二控制信号控制所述输出信号开关单元连通所述下降时间控制电阻阵列与所述电平转换器的输出端，以使所述电平转换器的输出端输出下降后的输出信号。
5.如权利要求4所述的输出信号控制电路，其特征在于，所述输出信号开关单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极电连接所述开关控制模块的第一输出端，源极电连接所述上升时间控制电阻阵列，漏极电连接所述电平转换器的输出端；
所述第二晶体管的栅极电连接所述开关控制模块的第二输出端，源极电连接所述下降时间控制电阻阵列，漏极电连接所述电平转换器的输出端；
当所述第一晶体管接收到所述第一控制信号时导通，连通所述上升时间控制电阻阵列与所述电平转换器的输出端，以使所述电平转换器的输出端输出上升后的输出信号；当所述第二晶体管接收到所述第二控制信号时导通，连通所述下降时间控制电阻阵列与所述电平转换器的输出端，以使所述电平转换器的输出端输出下降后的输出信号。
6.如权利要求5所述的输出信号控制电路，其特征在于，所述第一晶体管为PMOS管，所述第二晶体管为NMOS管。
7.一种输出信号控制方法，采用权利要求1所述的输出信号控制电路，所述输出信号控制电路耦接至电平转换器的输出端；其特征在于，所述方法包括以下步骤：
通过所述总线控制模块接收外部的时钟信号和数据信号；
通过所述总线控制模块输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间；或者，
通过所述总线控制模块输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811320284.7A CN109326254B (zh) | 2018-11-07 | 2018-11-07 | 一种输出信号控制电路及控制方法 |
| PCT/CN2018/121196 WO2020093524A1 (zh) | 2018-11-07 | 2018-12-14 | 一种输出信号控制电路及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811320284.7A CN109326254B (zh) | 2018-11-07 | 2018-11-07 | 一种输出信号控制电路及控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326254A CN109326254A (zh) | 2019-02-12 |
| CN109326254B true CN109326254B (zh) | 2020-09-08 |
Family
ID=65260469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811320284.7A Active CN109326254B (zh) | 2018-11-07 | 2018-11-07 | 一种输出信号控制电路及控制方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109326254B (zh) |
| WO (1) | WO2020093524A1 (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8872751B2 (en) * | 2009-03-26 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having interconnected transistors and electronic device including the same |
| JP5195650B2 (ja) * | 2009-06-03 | 2013-05-08 | セイコーエプソン株式会社 | 液晶表示装置、制御方法および電子機器 |
| CN103236234A (zh) * | 2013-04-28 | 2013-08-07 | 合肥京东方光电科技有限公司 | 一种栅极驱动器及显示装置 |
| CN103268754A (zh) * | 2013-05-28 | 2013-08-28 | 上海中科高等研究院 | 上升下降时间控制电路及amoled驱动控制信号产生电路 |
| KR20150073674A (ko) * | 2013-12-23 | 2015-07-01 | 삼성전자주식회사 | 디스플레이 구동회로 및 그 구동방법 |
| TW201624445A (zh) * | 2014-12-25 | 2016-07-01 | 中華映管股份有限公司 | 終端阻抗調整方法 |
| CN104916249B (zh) * | 2015-06-29 | 2017-11-14 | 厦门天马微电子有限公司 | 一种用于显示面板的驱动电路和显示装置 |
| CN107665674B (zh) * | 2016-07-29 | 2019-07-26 | 京东方科技集团股份有限公司 | 电平转换器及其操作方法、栅极驱动电路和显示装置 |
| CN106328091B (zh) * | 2016-11-04 | 2018-12-07 | 深圳市华星光电技术有限公司 | 液晶显示设备、数据驱动芯片及其驱动能力调节方法 |
| CN106782425B (zh) * | 2017-03-30 | 2019-05-31 | 深圳市华星光电技术有限公司 | 输入电压上升时间控制电路 |
| CN107393491B (zh) * | 2017-07-18 | 2018-08-14 | 深圳市华星光电半导体显示技术有限公司 | 时钟信号输出电路及液晶显示装置 |
-
2018
- 2018-11-07 CN CN201811320284.7A patent/CN109326254B/zh active Active
- 2018-12-14 WO PCT/CN2018/121196 patent/WO2020093524A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020093524A1 (zh) | 2020-05-14 |
| CN109326254A (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8957882B2 (en) | Gate drive circuit and display apparatus having the same | |
| US20200020291A1 (en) | Shift Register Circuit, Method for Driving the Same, Gate Drive Circuit, and Display Panel | |
| US20100079443A1 (en) | Apparatus, shift register unit, liquid crystal display device and method for eliminating afterimage | |
| KR101957066B1 (ko) | 자기보상 기능을 구비하는 게이트 전극 구동회로 | |
| KR100745406B1 (ko) | 양방향 쉬프트 기능을 가지는 비정질-실리콘 박막트랜지스터 게이트 구동 쉬프트 레지스터 | |
| CN102819998B (zh) | 移位寄存器和显示装置 | |
| KR100752602B1 (ko) | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 | |
| KR100853720B1 (ko) | 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치 | |
| CN101383133B (zh) | 一种用于消除残影的移位缓存器单元 | |
| CN102855938B (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
| US8860700B2 (en) | Driving circuit of a liquid crystal device and related driving method | |
| CN1953030B (zh) | 控制电路装置和采用该控制电路装置的液晶显示器 | |
| CN109427277B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| KR20080000205A (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
| KR20160087887A (ko) | 집적 게이트 구동회로 및 집적 게이트 구동회로를 구비한 디스플레이 패널 | |
| CN105632565A (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN106652869B (zh) | 用于显示面板的控制电路、驱动方法和显示装置 | |
| CN105206234A (zh) | 移位寄存器单元、栅极驱动方法、电路和栅极驱动装置 | |
| CN107369425B (zh) | Goa驱动电路及具有该goa驱动电路的液晶显示装置 | |
| CN109326254B (zh) | 一种输出信号控制电路及控制方法 | |
| CN100511389C (zh) | 驱动装置 | |
| CN114758605B (zh) | 一种demux驱动电路及其控制方法 | |
| CN103745706B (zh) | 三阶驱动的阵列基板行驱动电路 | |
| KR101385465B1 (ko) | 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법 | |
| CN101149906A (zh) | 液晶显示面板及其驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |