CN114758605B - 一种demux驱动电路及其控制方法 - Google Patents

Abstract

本发明公开一种demux驱动电路及其控制方法，至少包括Demux_R线、Demux_G线和Demux_B线，Demux_R线电连接第四晶体管并通过第四晶体管连接VGL电位，Demux_G线电连接第五晶体管并通过第五晶体管连接VGL电位，Demux_B线电连接第六晶体管并通过第六晶体管连接VGL电位，第四晶体管、第五晶体管和第六晶体管的控制端一一对应连接第一控制信号OE1、第二控制信号OE2和第三控制信号OE3；第一控制信号OE1、第二控制信号OE2、第三控制信号OE3分别控制对应的晶体管分时段打开使得Demux_R、Demux_G、Demux_B信号在非充电时间保持VGL低电位。本发明将非充电时段的Demux信号维持在VGL准位，以预防错充问题。

Description

一种demux驱动电路及其控制方法

技术领域

本发明涉及面板显示技术，尤其涉及一种demux驱动电路及其控制方法。

背景技术

随着显示技术的更新迭代，一种分时复用souce线的技术（Demux）应运而生，Demux信号是IC提供的。如图1所示，现有技术中TFT1，TFT2，TFT3分时段打开，所以S1充电时间被分为T1,T2,T3三段，T1为R1画素充电时间，T2为G1画素充电时间，T3为B1画素充电时间。如图2所示，当Demux信号从两边往中间传导时，传导到中间部分时Demux就会出现拖尾，假如当Demux_R信号出现拖尾时且拖尾长度越过T1时间段而到了T2时间的时候，由于TFT1还未完全关紧所以T2时间段的资料就会错充到R1画素中。

即现有技术在双边驱动电路中Demux信号从Demux线左右两边往中间传导，由于RCloading的存在Demux信号在传导过程中越来越弱，从而导致Demux信号传导到中间部分时出现严重拖尾，如图2所示的倾斜虚线部分，进而导致错充然后出现显示异常。

发明内容

本发明的目的在于提供一种demux驱动电路及其控制方法，将非充电时段的Demux信号维持在VGL准位，以解决Demux信号传导过程中衰减拖尾而导致的错充问题，以避免面板显示异常。

本发明采用的技术方案是：

一种demux驱动电路，其包括多条Demux线，Demux线的两端均分别接入IC芯片的两端，Demux线至少包括Demux_R线、Demux_G线和Demux_B线，Demux_R线电连接R子像素的开关晶体管以控制R子像素充放电，Demux_G线电连接G子像素的开关晶体管以控制G子像素充放电，Demux_B线电连接B子像素的开关晶体管以控制B子像素充放电；Demux_R线电连接第四晶体管的输入端，第四晶体管的输出端连接VGL电位，第四晶体管的控制端连接第一控制信号OE1；Demux_G线电连接第五晶体管的输入端，第五晶体管的输出端连接VGL电位，第五晶体管的控制端连接第二控制信号OE2；Demux_B线电连接第六晶体管的输入端，第六晶体管的输出端连接VGL电位，第六晶体管的控制端连接第三控制信号OE3；

第一控制信号OE1、第二控制信号OE2、第三控制信号OE3分别对应控制第四晶体管、第五晶体管和第六晶体管分时段打开使得Demux_R、Demux_G、Demux_B信号在非充电时间保持VGL（低）电位，即在非充电时段的R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管处于关紧状态。

进一步地，R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管、第四晶体管、第五晶体管和第六晶体管均为薄膜晶体管TFT。

进一步地，第一控制信号OE1、第二控制信号OE2、第三控制信号OE3均与IC芯片，并由IC芯片驱动输出。

一种demux驱动电路的控制方法，其包括以下阶段：

T1阶段： 当Demux_R信号输出高电位时，第一控制信号OE1输出低电位，控制第二控制信号OE2和第三控制信号OE3输出高电位， R子像素的开关晶体管打开，第四晶体管关闭，R子像素充电；同时第五晶体管和第六晶体管打开使Demux_G信号和Demux_B信号维持在VGL低电位以避免错充；当Demux_R信号开始下降时，控制第一控制信号OE1和第三控制信号OE3输出高电位，第二控制信号OE2输出低电位，第五晶体管、G子像素的开关晶体管和B子像素的开关晶体管关闭，第四晶体管和第六晶体管打开，Demux_R信号的下降沿快速拉到VGL低电位使得R子像素的开关晶体管关紧以避免错充；

T2阶段：当Demux_G信号输出高电位时，控制第一控制信号OE1和第三控制信号OE3输出高电位，第二控制信号OE2输出低电位，G子像素的开关晶体管打开，第五晶体管关闭，G子像素充电；同时第四晶体管和第六晶体管打开使Demux_R信号和Demux_B信号维持在VGL低电位以避免错充；当Demux_G信号开始下降时，控制第一控制信号OE1和第二控制信号OE2输出高电位，第三控制信号OE3输出低电位，第六晶体管、R子像素的开关晶体管和B子像素的开关晶体管关闭，第四晶体管和第五晶体管打开，Demux_G信号的下降沿快速拉到VGL低电位使得G子像素的开关晶体管关紧以避免错充；

T3阶段：当Demux_B信号输出高电位时，控制第一控制信号OE1和第二控制信号OE2输出高电位，第三控制信号OE3输出低电位，B子像素的开关晶体管打开，第六晶体管关闭，B子像素充电；同时第四晶体管和第五晶体管打开使Demux_R信号和Demux_G信号维持在VGL低电位以避免错充；当Demux_B信号开始下降时，控制第一控制信号OE1、第二控制信号OE2和第三控制信号OE3输出高电位，R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管关闭，第四晶体管、第五晶体管和第六晶体管打开，Demux_G信号的下降沿快速拉到VGL低电位使得B子像素的开关晶体管关紧以避免错充。

本发明采用以上技术方案，利用OE1，OE2，OE3信号分别控制三个TFT（TFT4~6）分时段打开，使得Demux_R, Demux_G, Demux_B信号在非充电时间保持VGL准位（低电位），使得在非充电时段的TFT1，TFT2，TFT3处于关紧状态以避免错充。本发明将非充电时段的Demux信号维持在VGL准位，以预防错充问题。

附图说明

以下结合附图和具体实施方式对本发明做进一步详细说明；

图1为现有技术的demux驱动电路示意图；

图2为现有技术的demux驱动电路的demux驱动波形示意图；

图3为本发明的demux驱动电路示意图；

图4为本发明的demux驱动电路的demux驱动波形示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述

如图3或4所示，本发明公开了一种demux驱动电路，其包括多条Demux线，Demux线的两端均分别接入IC芯片的两端，Demux线至少包括Demux_R线、Demux_G线和Demux_B线，Demux_R线电连接R子像素的开关晶体管以控制R子像素充放电，Demux_G线电连接G子像素的开关晶体管以控制G子像素充放电，Demux_B线电连接B子像素的开关晶体管以控制B子像素充放电；Demux_R线电连接第四晶体管的输入端，第四晶体管的输出端连接VGL电位，第四晶体管的控制端连接第一控制信号OE1；Demux_G线电连接第五晶体管的输入端，第五晶体管的输出端连接VGL电位，第五晶体管的控制端连接第二控制信号OE2；Demux_B线电连接第六晶体管的输入端，第六晶体管的输出端连接VGL电位，第六晶体管的控制端连接第三控制信号OE3；

第一控制信号OE1、第二控制信号OE2、第三控制信号OE3分别对应控制第四晶体管、第五晶体管和第六晶体管分时段打开使得Demux_R、Demux_G、Demux_B信号在非充电时间保持VGL（低）电位，即在非充电时段的R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管处于关紧状态。

进一步地，R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管、第四晶体管、第五晶体管和第六晶体管均为薄膜晶体管TFT。

下面就本发明的具体工作原理做详细说明：

本发明利用OE1，OE2，OE3信号分别控制三个TFT（TFT4~6）分时段打开，使得Demux_R, Demux_G, Demux_B信号在非充电时间保持VGL准位（低电位），使得在非充电时段的TFT1，TFT2，TFT3处于关紧状态以避免错充。

如图4所示的EM驱动波形各阶段具体如下：

T1： 当Demux_R，OE2，OE3都是high准位时，OE1为low准位，TFT1打开，TFT4关闭，S1给R1画素充电同时TFT5，TFT6打开使Demux_G,Demux_B维持在VGL（低电位）以避免错充。当Demux_R开始下降时，OE1&OE3为high，OE2为low，TFT5/TFT2/TFT3关闭，TFT4/TFT6打开，Demux_R的下降沿尽快拉到VGL使得TFT1关紧以避免错充。

T2：当Demux_G，OE1，OE3都是high准位时，OE2为low准位，TFT2打开，TFT5关闭，S1给G1画素充电同时TFT4，TFT6打开使Demux_R,Demux_B维持在VGL（低电位）以避免错充。当Demux_G开始下降时，OE2&OE1为high，OE3为low，TFT6/TFT1/TFT3关闭，TFT4/TFT5打开，Demux_G的下降沿尽快拉到VGL使得TFT2关紧以避免错充。

T3：当Demux_B，OE1，OE2都是high准位时，OE3为low准位，TFT3打开，TFT6关闭，S1给B1画素充电同时TFT4，TFT5打开使Demux_R,Demux_G维持在VGL（低电位）以避免错充。当Demux_B开始下降时，OE3&OE2&OE1为high， TFT1/TFT2/TFT3关闭，TFT4/TFT5/TFT6打开，Demux_G的下降沿尽快拉到VGL使得TFT3关紧以避免错充。

为避免OE信号拖尾而把Demux信号拉low，可适当调整OE信号的占空比（如T1时段的OE2）。相比较于Demux信号，OE信号的RC loading要轻很多，故不存在OE信号拖尾严重的情况。

本发明采用以上技术方案，利用OE1，OE2，OE3信号分别控制三个TFT（TFT4~6）分时段打开，使得Demux_R, Demux_G, Demux_B信号在非充电时间保持VGL准位（低电位），使得在非充电时段的TFT1，TFT2，TFT3处于关紧状态以避免错充。本发明将非充电时段的Demux信号维持在VGL准位，以预防错充问题。

显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

Claims (4)

1.一种demux驱动电路，其特征在于：其包括多条Demux线，Demux线的两端均分别接入IC芯片的两端，Demux线至少包括Demux_R线、Demux_G线和Demux_B线，Demux_R线电连接R子像素的开关晶体管以控制R子像素充放电，Demux_G线电连接G子像素的开关晶体管以控制G子像素充放电，Demux_B线电连接B子像素的开关晶体管以控制B子像素充放电；Demux_R线电连接第四晶体管的输入端，第四晶体管的输出端连接VGL电位，第四晶体管的控制端连接第一控制信号OE1；Demux_G线电连接第五晶体管的输入端，第五晶体管的输出端连接VGL电位，第五晶体管的控制端连接第二控制信号OE2；Demux_B线电连接第六晶体管的输入端，第六晶体管的输出端连接VGL电位，第六晶体管的控制端连接第三控制信号OE3；

第一控制信号OE1、第二控制信号OE2、第三控制信号OE3分别对应控制第四晶体管、第五晶体管和第六晶体管分时段打开使得Demux_R、Demux_G、Demux_B信号在非充电时间保持VGL低电位，即在非充电时段的R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管处于关紧状态。

2.根据权利要求1所述的一种demux驱动电路，其特征在于：R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管、第四晶体管、第五晶体管和第六晶体管均为薄膜晶体管TFT。

3.根据权利要求1所述的一种demux驱动电路，其特征在于：第一控制信号OE1、第二控制信号OE2、第三控制信号OE3均与IC芯片，并由IC芯片驱动输出。

4.一种demux驱动电路的控制方法，采用权利要求1至3任一项所述的一种demux驱动电路，其特征在于：方法包括以下阶段：

T1阶段： 当Demux_R信号输出高电位时，第一控制信号OE1输出低电位，控制第二控制信号OE2和第三控制信号OE3输出高电位， R子像素的开关晶体管打开，第四晶体管关闭，R子像素充电；同时第五晶体管和第六晶体管打开使Demux_G信号和Demux_B信号维持在VGL低电位以避免错充；当Demux_R信号开始下降时，控制第一控制信号OE1和第三控制信号OE3输出高电位，第二控制信号OE2输出低电位，第五晶体管、G子像素的开关晶体管和B子像素的开关晶体管关闭，第四晶体管和第六晶体管打开，Demux_R信号的下降沿快速拉到VGL低电位使得R子像素的开关晶体管关紧以避免错充；

T2阶段：当Demux_G信号输出高电位时，控制第一控制信号OE1和第三控制信号OE3输出高电位，第二控制信号OE2输出低电位，G子像素的开关晶体管打开，第五晶体管关闭，G子像素充电；同时第四晶体管和第六晶体管打开使Demux_R信号和Demux_B信号维持在VGL低电位以避免错充；当Demux_G信号开始下降时，控制第一控制信号OE1和第二控制信号OE2输出高电位，第三控制信号OE3输出低电位，第六晶体管、R子像素的开关晶体管和B子像素的开关晶体管关闭，第四晶体管和第五晶体管打开，Demux_G信号的下降沿快速拉到VGL低电位使得G子像素的开关晶体管关紧以避免错充；

T3阶段：当Demux_B信号输出高电位时，控制第一控制信号OE1和第二控制信号OE2输出高电位，第三控制信号OE3输出低电位，B子像素的开关晶体管打开，第六晶体管关闭，B子像素充电；同时第四晶体管和第五晶体管打开使Demux_R信号和Demux_G信号维持在VGL低电位以避免错充；当Demux_B信号开始下降时，控制第一控制信号OE1、第二控制信号OE2和第三控制信号OE3输出高电位，R子像素的开关晶体管、G子像素的开关晶体管、B子像素的开关晶体管关闭，第四晶体管、第五晶体管和第六晶体管打开，Demux_G信号的下降沿快速拉到VGL低电位使得B子像素的开关晶体管关紧以避免错充。

Images