CN100375991C - 显示装置的驱动器电路和显示装置 - Google Patents

Abstract

本发明揭示一种显示装置的驱动器电路和显示装置。显示装置的驱动器电路在定时脉冲的各输出线上具有输入供给该输出线的定时脉冲和对按该定时脉冲进行写入的数据信号线(SL)作预充电用的预充电用脉冲的或非电路(NOR)。由此，能实现一种显示装置驱动器电路，其内部具有预充电电路，在从驱动能力小的预充电电源对信号供给线进行预充电时，又能将移位寄存器的级数固定为所需的最低限度，又能真正避免导致信号供给线上预充电电位与视频信号冲突的情况。

Description

显示装置的驱动器电路和显示装置

发明领域

本发明涉及对显示装置的信号供给线进行预充电后供给写入用的信号的驱动器电路和显示装置。

发明背景

按点依次驱动的有源矩阵型液晶显示装置中，进行液晶板的交流驱动时，在通过数据信号线对象素供给视频信号前对各数据信号线进行预充电，使各象素稳定地充电到希望的电量。这时，一次对全部数据信号线进行预充电，则由于全部数据信号线的总布线电容大，必须提高预充电电源的驱动能力。作为能解决此问题的技术，已有的组成是：对每一数据信号线少的单元进行预充电。

例如，1995年11月10日公开的日本国公开专利公报“专利公开平7-295520号公报”(对应于1997年11月11日公布的美国专利第5686936号，下文记为“专利文献1”)中，揭示的组成为：在一条数据信号线输出视频信号时，用对数据信号线驱动器的移位寄存器输出的视频信号取样用的信号使另一数据信号线的开关为导通状态，从预充电电路进行预充电。

该组成中，为了按点依次对数据信号线输出视频信号，在各数据信号线设置具有包含TFT的MOSFET等电容性控制端子(例如栅极)，控制该控制端子的充电电压，按点依次切换导通和非导通。一般由多级触发器组成的移位寄存器往水平方向移位并输出按点依次切换此开关的控制信号(例如栅极信号)。各数据信号线上也分别设置同样的开关，按点依次切换导通和非导通，以进行预充电。

根据上述公报的组成，通过在数据信号线驱动器的内部设置进行预充电用的电路，可谋求确保液晶显示装置的足够边缘面积等，减小预充电电路的面积。

然而，专利文献1的数据信号线驱动器将通断切换对视频信号取样用的开关的信号也用作使另一数据信号线的预充电开关通断的信号，因而使显示均匀性降低等，存在显示质量劣化的问题。

即，基于交流驱动进行的预充电，其进行使各数据信号线和象素电容的电位变化大到极性相对于上次视频信号取样时反相的程度，因而这时开关的通断带来大的脉冲状充电电流。由于上述开关的控制端子是电容性的，使该大充电电流的较高频率分量通过控制端子的电容传到开关的控制信号电路，造成控制信号电路的电位摆动，进而可能通过视频信号写入用的开关的控制端子造成供给数据信号线的视频信号抖动。这种视频信号抖动造成显示均匀性降低等，使显示质量劣化。

作为解决此课题的措施，本案申请人先前申请并已公开的美国专利申请公开公报第2003-0234761号(2003年12月25日公开，下文记为“专利文献2”)中，揭示一种使取样用的开关通断的信号的输出电路和使预充电用的开关通断的信号的输出电路不被共用的组成。据此，能避免伴随预充电流过数据信号线的大电流通过预充电用的开关的电容性控制端子，使这时应写入到进行写入的数据信号线的视频信号电位抖动。

下面，用图22和图23说明上述专利文献2揭示的数据信号线驱动器的一组成例。

如图22所示，数据信号线驱动器131具有移位寄存器131a和取样部131b。而且，移位寄存器131a具有多级置位复位型触发器srff1、srff2、……，并且与各级对应地具有开关电路asw1、asw2、……。

触发器srff1、srff2、srff3、……的输出依次为dq1、q1、q2、……。其中：第2级及其后的触发器srff2的输出信号q1、q2、……通过具有取样部131b的缓冲器Buf1、Buf2、……输入到开关v_asw1、v_asw2、……。取样部3B的开关v_asw1、v_asw2、……是具有电容性控制端子(例如栅极)的开关，用输出信号q1、q2、……的输入进行导通。导通时，对数据信号线sl1、s12、……输出共同输入的模拟视频信号VIDEO的电位。即，输出信号q1、q2、……是视频信号VIDEO的取样定时脉冲。

这些输出信号dq1、q1、q2、……也作为开关电路asw1、asw2、asw3、……的控制信号被输入。开关电路asw1、asw2、……导通时，奇数级输入时钟信号sck，偶数级输入时钟信号sckb，并分别进行输出。时钟信号sckb是时钟信号sck的反相信号。

这些开关电路asw1、asw2、……的输出依次为dsr1、sr1、sr2、……，这些输出信号成为下级触发器srff的置位信号，同时也成为上级触发器srff的复位信号，而且这里成为取样部131b的开关p_aws2、p_aws3、……的输入信号。在首级触发器srffl输入启动脉冲ssp，作为置位信号，该启动脉冲ssp也成为开关p_asw1的输入信号。

这些取样部131b的开关p_asw1、p_asw2、……与开关v_asw1、v_asw2、……相同，是具有电容性控制端子的开关，用启动脉冲ssp、输出信号dsr1、sr1、sr2、……的输入进行导通，并且导通时，对数据信号线sl1、sl 2、……输出共同输入的预充电电位PVID。即，启动脉冲ssp、输出信号dsr1、sr1、sr2、……是预充电用的控制信号。

数据信号线sl1、sl2、……上设置扫描信号线gl1、gl2、……与其正交。于是，在数据信号线sl与扫描信号线gl的交点上矩阵状地形成象素Pixl_1、Pixl_2、……。

图23是上述组成的数据信号线驱动器131的时序图。输入启动脉冲ssp时，也将其输入到开关p_asw1，对数据信号线sl1进行预充电。这时，由于开关v asw1为非导通，预充电电位PVID与视频信号VIDEO在数据信号线sl1上不冲突。

通过输入启动脉冲ssp，从触发器srff1输出输出信号dql，从而开关电路asw1导通，输入时钟信号sck，并输出输出信号dsr1。输出信号dsr1成为触发器srff2的置位信号，使触发器srff2输出输出信号q1。

由于输出输出信号q1，开关asw2导通，开关asw2使时钟信号sckb输入，并输出信号sr1。输出信号q1又作为定时脉冲，通过缓冲器Buf1，使开关v_asw1导通。由此，数据信号线sl1提供视频信号VIDEO。这时，由于启动脉冲ssp已变成低电平，开关p_asw1变成非导通。因此，这时预充电电位PVID与视频信号VIDEO在数据信号线sl1上不冲突。

又由于输出信号dsr1使开关p_asw2导通，视频信号VIDEO得以输出到数据信号线sl1，同时还对数据信号线s12进行预充电。这样进行数据信号线sln的预充电后，将视频信号VIDEO供给数据信号线sln，并且在供给该视频信号VIDEO的期间进行数据信号线s1(n+1)的预充电。依次重复此运作，从而按点依次进行取样。

本案申请人先前申请并且已公开的日本国公开专利公报“专利公开2001-135093号公报”(2001年5月18日公开)(对应于2004年4月20日公布的美国专利第6724361号，下文记为“专利文献3”)中，揭示一种组成，接收构成各级移位寄存器的置位复位型触发器的输出，并由开关电路输入时钟信号，将该时钟信号作为下级置位复位型触发器的置位信号。本案申请人先前申请并且已公开的日本国公开专利公报(对应于2004年4月20日公布的美国专利第6724361号，下文记为“专利文献4”)和“专利公开2000-339985号公报”(2000年12月8日公开)(对应于2003年9月18日公开的美国专利申请公开公报第2003-0174115号，下文记为“专利文献5”)中，揭示一种组成，接收构成各级移位寄存器的置位复位型触发器的输出，并输入时钟信号，进行该时钟信号的电平移位后，将其作为下级置位复位型触发器的置位信号。

然而，上述专利文献2揭示的本案申请人先前提出的数据信号线驱动器131的组成中，预充电电位PVID与视频信号VIDEO在数据信号线s1上冲突，不能在数据信号线s1上写入正常的视频信号电位，可能导致图像质量降低的缺陷。

即，例如着眼于第2条数据信号线sl2进行说明时，如图23所示，使该数据信号线s12的预充电用的开关p_asw2通断的输出信号dsr1和使数据信号线s12的取样用的开关v_asw2通断的输出信号q2与具有相互反相关系的时钟信号sck、sckb的各上升缘同步，并设计成脉冲不相互重叠。

然而，实际上脉冲的上升缘和下降缘都存在不坚挺等，可能局部重叠。输出信号dsr1不是下降缘，而输出信号q2上升时，预充电用的开关p_asw2和取样用的开关v_asw2同时导通，预充电电位PVID与视频信号VIDEO在数据信号线sl2上冲突。结果，应在数据信号线sl2上取样的视频信号的电位抖动，图像质量降低。

上述专利文献2揭示的数据信号线驱动器的组成在使预充电用的开关通断的信号的下降缘后，延迟半个时钟周期，才使设置在同一数据信号线上的取样用开关的通断信号上升。利用这种组成，确实能避免预充电电位与视频信号在数据信号线上冲突。

装在便携用设备等上的显示装置要求小型，尤其要求显示区外边缘狭小，以便小型化。然而，这样延迟半个时钟周期，增加该份额的移位寄存器的触发器数量，导致显示区外的边缘增大。在围上移位寄存器的输出信号布线方面，要求要利用尽可能靠近数据信号线的触发器的输出，但不能满足此要求。

这样，已有的数据信号线驱动器等显示装置驱动器电路中，在由内部设置的充电电路从驱动能力小的预充电电源对数据信号线等信号供给线进行预充电时，不能又使移位寄存器级数固定为所需的最低限度，又真正避免导致预充电电位与视频信号冲突的情况。存在问题。又，专利公开平5-216441号公报(1993年8月27日公开)(对应于欧洲专利公开公报第0533823号(1993年08月04日公开)，下文记为“专利文献6”)中，仅揭示相邻的取样脉冲不重叠，对预充电无任何揭示或暗示。

发明内容

本发明的目的在于，提供一种内部具有预充电电路并且从驱动能力小的预充电电源对信号供给线进行预充电时能又使移位寄存器级数固定为所需的最低限度又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况的显示装置驱动器电路和具有该驱动器电路的显示装置。

为了达到目的，本发明的第1显示装置驱动器电路，具有为显示装置的多条信号供给线分别设置的第1开关的写入电路，用于通过各所述第1开关的导通对各所述信号供给线写入写入信号、具有多级触发器并依次输出使所述第1开关导通用的定时脉冲的移位寄存器、以及具有为所述信号供给线分别设置的第2开关的预充电电路，用于通过所述第2开关对各所述信号供给线进行预充电；所述移位寄存器具有对应于在执行写入中进行预充电的所述信号供给线的多个脉冲信号供给电路，当由所述触发器输出的所述定时脉冲被输入时，各脉冲信号供给电路接收与所述定时脉冲不同的时钟信号，并将与该时钟信号同步的脉冲信号作为预充电用脉冲，输出到没有正被执行写入的规定的所述信号供给线所对应的所述第2开关，使该第2开关导通；所述定时脉冲的各输出线具有具备重叠电路的防重叠部，该去重叠电路从供给该输出线的所述定时脉冲去除与对按该定时脉冲进行写入的所述信号供给线作预充电用的所述预充电用脉冲重叠的部分，其中所述防重叠部还在所述预充电用脉冲的各输出线上具有切除供给该输出线的所述预充电用脉冲的前端的脉冲前端去除电路，同时还将所述脉冲前端去除电路切除前端的预充电用脉冲输入到所述去重叠电路。

根据上述组成，利用触发器输出写入信号的写入定时脉冲使写入电路的第1开关导通，而利用脉冲信号供给电路取入并输出的与定时脉冲分开的时钟信号使预充电电路的第2开关导通。

在写入有效时间形成各信号供给线写入的时间，但触发器输出定时脉冲时，输入其前级触发器输出的定时脉冲的脉冲信号供给电路取入并输出的时钟信号使非处在写入时间中的规定信号供给线进行预充电。

这样，在对信号供给线进行写入的期间，能对别的信号供给线进行预充电。这时，使提供写入定时脉冲的系统与提供进行预充电的信号的系统分开，因而能避免伴随预充电流过信号供给线的大电流通过第2开关的电容性控制端子，使这时进行写入的信号供给线的写入信号的电位抖动。而且根据上述组成，设在所述定时脉冲的各输出线的去重叠电路从供给各输出线的所述定时脉冲去除与对按该定时脉冲进行写入的信号线进行预充电用的预充电用脉冲重叠的部分。因此，即使如上述专利文献2揭示的组成那样，利用预充电脉冲的后端(下降缘)和定时脉冲的前端(上升缘)同步的触发器输出，预充电脉冲的后端和定时脉冲的前端也不重叠，能真正防止分别设在各信号线的成对的取样用的第1开关与预充电用的第2开关同时导通，从而可避免导致写入信号与预充电电位在信号供给线上冲突的情况。

定时脉冲重叠也在视频信号线产生电位抖动，因而造成显示均匀性降低等，使图像质量受损，但如上文所述那样，通过用对应的预充电用脉冲的后端规定定时脉冲的前端，虽然也取决于预充电用脉冲的后端偏移量，但会形成部分切除定时脉冲的前端的波形，这种情况下，同时也能避免定时脉冲重叠。

由此，能提供内部具有预充电电路并且从驱动能力小的预充电电源对信号供给线进行预充电时能又使移位寄存器级数固定为所需的最低限度又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况的显示装置驱动器电路。

根据这点，由于脉冲前端去除电路切去预充电用脉冲的前端，即使预充电用脉冲的前端、后端产生不坚挺，也不会产生预充电用脉冲的重叠。因而，除所述第1显示装置驱动器电路的作用外，其作用还能真正避免导致对连非设想同时充电的信号供给线也进行预充电，从而预充电电源的驱动能力不足的情况。

所述第1、第2显示装置驱动器电路中，又能使其中：所述触发器是置位复位型触发器；各所述脉冲信号供给电路也将所述脉冲信号作为输出所述定时脉冲的所述触发器的次级的所述触发器的置位信号输出。

所述第1、第2显示装置驱动器电路中，又能使其中：所述脉冲信号供给电路是开关电路，或所述脉冲信号供给电路是电平移位器电路。

用开关电路构成所述脉冲信号电路时，可减小电路规模；所述脉冲信号供给电路是电平移位器时，其优点在于，外部输入的信号振幅小于移位寄存器的驱动电压，且该振幅原样不变的情况下移位寄存器不能正常工作时，电平移位器中通过对输入信号进行电平移位，也能使移位寄存器正常工作。

所述第1、第2显示装置驱动器电路中，又能使其中：所述定时脉冲的各所述输出线与所述信号供给线的数量对应，并依次使各所述第1开关导通，同时还与所述信号供给线数对应地配备所述脉冲信号供给电路，并依次使所述第2开关导通。

这样，对利用来自触发器的定时脉冲依次对各信号供给线进行写入的“按点依次驱动制”的驱动器电路，在内部配备由开关电路控制信号供给线的按点依次导通的预充电电路，从而可提供从驱动能力小的预充电电源对信号供给线进行预充电时能又使移位寄存器级数固定为所需的最低限度又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况的显示装置驱动器电路。

所述第1、第2显示装置驱动器电路中，又能使其中：所述定时脉冲的各所述输出线与将i根(i为2以上的整数)所述信号供给线作为1单元的组数对应，使各所述第1开关在所述组内同时导通而且每组依次导通，同时还与所述组数对应地配备所述脉冲信号供给电路，使各所述第2开关在所述组内同时导通而且每组依次导通。

这样，对利用来自触发器的定时脉冲以多根为1单元依次对信号供给线进行写入的“多点同时驱动制”的驱动器电路，在内部配备由开关电路控制信号供给线的多点同时导通的预充电电路，从而可提供从驱动能力小的预充电电源对信号供给线进行预充电时能又使移位寄存器级数固定为所需的最低限度又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况的显示装置驱动器电路。

又，为了达到上述目的，本发明的显示装置，具有多个象素、与所述象素对应设置的作为多条信号供给线的数据信号线和作为多条信号供给线的扫描信号线、对所述数据信号线和所述象素写入作为写入信号的视频信号的数据信号线驱动器、以及对所述扫描信号线写入作为写入信号的扫描信号以便选择写入所述视频信号的象素的扫描信号线驱动器，其中：使所述数据信号线驱动器为所述任一种显示装置驱动器电路。

根据上述的本发明，数据信号线驱动器中，内部具有预充电电路，从驱动能力小的预充电电源对信号供给线进行预充电时，能又使移位寄存器级数固定为所需的最低限度，又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况。因此，可提供显示均匀性提高的高显示质量的显示装置。

由下文所示的记述会充分理解本发明的其他目的、特征和优点。在以下参照附图的说明中会明白本发明的利点。

附图说明

图1是所示本发明实施方式1的数据信号线驱动器的组成的电路框图。

图2是图1的数据信号线驱动器的运作所涉及的信号的时序图。

图3是图1的数据信号线驱动器的运作所涉及的信号的较详细的时序图。

图4是所示本发明实施方式2的数据信号线驱动器的组成的电路框图。

图5是图4的数据信号线驱动器的运作所涉及的信号的时序图。

图6是示出具有其他结构的脉冲信号供给电路以代替开关电路的数据信号线驱动器的组成的电路框图。

图7是所示本发明实施方式3的数据信号线驱动器的组成的电路框图。

图8是图7的数据信号线驱动器的运作所涉及的信号的时序图。

图9是所示本发明实施方式4的数据信号线驱动器的组成的电路框图。

图10是图9的数据信号线驱动器的运作所涉及的信号的时序图。

图11是示出本发明实施方式5的显示装置的组成的电路框图。

图12是示出本发明实施方式6的其他数据信号线驱动器的组成的电路框图。

图13是示出本发明实施方式6的数据信号线驱动器的部分组成的电路框图。

图14是示出一例开关电路的组成的电路图。

图15是示出一例取样部的缓冲器电路的电路图。

图16是示出一例防重叠部的延迟电路的组成的电路图。

图17是示出所述延迟电路的输入信号、输出信号等的波形的时序图。

图18是示出一例防重叠部的缓冲器电路的组成的电路图。

图19是示出一例电平移位器电路的组成的电路图。

图20是示出所述电平移位器电路的输入信号、输出信号等的波形的时序图。

图21是示出另一例电平移位器电路的组成的电路图。

图22是示出已有的数据信号线驱动器的组成的电路框图。

图23是图22的数据信号线驱动器的运作所涉及的信号的时序图。

具体实施方式

实施方式1

用图1～图3和图14～图18说明一本发明实施方式如下。

本实施方式的显示装置驱动器电路是液晶显示装置的数据信号线驱动器。图1示出这种数据信号线驱动器31的组成。

数据信号线驱动器31具有移位寄存器31a、取样部31b和防重叠部31c。

移位寄存器31a具有多级置位复位型触发器SRFF1、SRFF2、……、和多个开关电路(脉冲信号供给电路)ASW1、ASW2、……。开关电路ASWk(k＝1、2、……)将触发器SRFFk的Q输出作为导通(开)和非导通(关)的控制信号。k为奇数的开关电路ASWk导通时，取入外部供给源供给的与后文所述定时脉冲分开的时钟信号(脉冲信号，预充电用脉冲)SCK，并加以输出。k为偶数的开关电路ASWk导通时，也同样取入与后文所述定时脉冲分开的外部供给源供给的时钟信号(脉冲信号，预充电用脉冲)SCKB，并加以输出。时钟信号SCKB是时钟信号SCK的反相信号。

开关电路ASW1、ASW2、……通过与将触发器SRFF1、SRFF2、……的QB(Q杠，Q的反相)输出送到开关V_ASW1、V_ASW12、……(后文说明)的信号线S1分开的信号线S2将时钟信号SCK、SCKB(后文阐述的DSWO1、SWO1、SWO2、……)输出到开关P_ASW1、P_ASW2、……(后文说明)。开关电路ASW1、ASW2、……又通过与将触发器SRFF1、SRFF2、……的输出送到开关V_ASW1、V_ASW2、……(后文说明)的信号线S1分开的信号线从外部供给源取入时钟信号SCK、SCKB。

开关电路ASW1的输出是输出信号DSWO1，开关电路ASW2、ASW3、……的输出依次为输出信号SWO1、SWO2、……。各开关电路ASWk的输出信号成为输入QB输出的相应触发器SRFFk(k＝1、2、……)各自的次级触发器SRFF(k+1)的置位信号，又成为输入QB输出的相应触发器SRFF k各自的前一级触发器SRFF(k-1)的复位信号。

这里，各开关电路ASW1、ASW2、……的输出信号成为对具有后文所述取样部31b的预充电电路的开关P_ASW2、P_ASW3、……的输入信号。即，输出信号DSWO1、SWO1、SWO2、……成为后文所述的预充电用脉冲。然后，各开关电路ASW k的输出信号分别通过后文所述防重叠部31c具有的延迟电路Delay_P2、Delay_P3、……和缓冲器电路Buffer_P2、Buffer_P3、……输入到开关P_AWS2、P_AWS3、……，后文详细说明。

根据图14说明一例可用作开关电路ASW1、ASW2、……的开关电路。图14是示出一例开关电路的组成的电路图。

开关电路由反相器电路INV11、用P沟道MOS晶体管pl1和N沟道MOS晶体管nl1构成的CMOS开关、以及N沟道MOS晶体管nl2组成。根据外部输入的控制信号ENB，控制信号ENB为低电平(Low)时，N沟道MOS晶体管nl2阻断，CMOS开关的P沟道MOS晶体管pl1和N沟道MOS晶体管nl1导通，使外部输入的信号CKIN作为输出信号OUT原样输出。控制信号ENB为高电平(High)时，N沟道MOS晶体管nl2导通，CMOS开关的P沟道MOS晶体管pl1和N沟道MOS晶体管nl1阻断，输出信号OUT固定为低电平。输入信号CKIN相当于图1中的时钟信号SCK或SCKB。输出信号OUT相当于图1中的输出信号DSWO1、SWO1、SWO2、……。

触发器SRFFk的QB(Q的反相信号)输出在k＝1时为输出信号DQB1，并且相对于k＝2、3、……依次为输出信号QB1、QB2、……。作为第1级触发器SRFF1的置位信号，输入外部输入的启动脉冲SSP。此启动脉冲SSP也成为输入到开关P_ASW1的预充电用脉冲。该情况下，还通过后文所述防重叠部31c的延迟电路Delay_Pl和缓冲区电路Buffer_P1输入到开关P_ASW1。

将触发器SRFF1的输出信号DQB1输入到开关电路ASW1，触发器SRFF2、SRFF2、……的输出信号QB1、QB2、……依次输入到开关电路ASW2、ASW3、……，同时还通过后文所述取样部31b具有的缓冲器电路Buffer_S1、Buffer_S2、……输入到取样部31b具有的开关V_ASW1、V_ASW2、……。即，输出信号QB1、QB2、……成为后文所述视频信号VIDEO的取样定时脉冲。然后，一旦将输出信号QB1、QB2、……输入到后面说明的防重叠部31c的或非电路NOR1、NOR2、……，就通过该电路输入到缓冲器电路Buffer_S1、Buffer_S2……，后文详细说明。

取样部(写入电路、预充电电路)31b具有缓冲器电路Buffer_S1、Buffer_S2……、开关V_ASW1、V_ASW2、……和预充电电路。预充电电路具有开关P_ASW1、P_ASW2、……。由缓冲器电路Buffer_S1、Buffer_S2……和开关V_ASW1、V_ASW2、……构成写入电路。

如图15所示，缓冲器电路Buffer_Sn(n＝1、2、……)是分别级联4个反相器电路的缓冲器。其输入是将所述移位寄存器31a输出的输出信号QB n(n＝1、2、……)作为一个输入信号的防重叠部31c具有的或非电路NOR n的各输出(后文说明的OUT1、OUT2、……)。

由输入信号直接输入到栅极(第1控制端子)G的N沟道MOS晶体管(TFT)和栅极G输入将输入信号反相的信号的P沟道MOS晶体管(TFT)构成的模拟开关、以及使所述输入信号反相并且又具有可对P沟道MOS晶体管的栅极G具有的电容充分充放电的能力又输入到栅极G的反相器电路组成作为第1开关的开关V_ASW n(n＝1、2、……)。该反相器电路也可考虑使所述输入信号反相，而且具有缓冲器Buffer_Sn的部分功能。所述模拟开关的输入信号是缓冲器电路Buffer_Sn的输出信号。

各MOS晶体管的栅极G是电容性控制端子，开关V_ASWn根据栅极充电电压切换导通和非导通。在各开关V_ASWn的模拟开关的沟道路径的一端共同输入外部供给的模拟视频信号(写入信号)VIDEO。

由输入信号直接输入到栅极(第2控制端子)G’的N沟道MOS晶体管和栅极G’输入将输入信号反相的信号的P沟道MOS晶体管构成的模拟开关、以及使所述输入信号反相并且又具有可对P沟道MOS晶体管的栅极G’具有的电容充分充放电的能力又输入到栅极G’的反相器电路组成作为第2开关的开关P_ASWn(n＝1、2、……)。该反相器电路也可考虑使所述输入信号反相，而且具有后文所述缓冲器Buffer_Pn的部分功能。从上述说明可知，所述模拟开关的输入信号也是触发器SRFFk(k＝n)的置位信号。启动脉冲SSP、输出信号DSWO1、SWO1、SWO2、……是通过防重叠部31c具有的延迟电路Delay_P1、Delay_P2、……和缓冲器电路Buffer_P1、Buffer_P2、……输出的信号DSR1、SR1、SR2、……。

各MOS晶体管的栅极G’是电容性控制端子，开关P_ASWn根据栅极的充电电压切换导通和非导通。在各开关P_ASWn的模拟开关的沟道路径的一端共同输入外部施加的预充电电位PVID。

各开关V_ASWn的模拟开关的沟道路径的另一端和各开关P_ASWn的模拟开关的沟道路径的另一端连接设在液晶显示板的数据信号线(信号供给线)SLn(n＝1、2、……)。液晶显示板还设置扫描信号线GL1、GL2、……，使其与数据信号线SLn正交。数据信号线SLn与扫描信号线GLm(m＝1、2、……)的交点上矩阵状地形成象素Pixm_n(m＝1、2、……，n＝1、2、……)。与通常的有源矩阵型液晶显示装置相同，各象素具有N沟道MOS晶体管(TFT)、液晶电容和辅助电容。按规定周期选择扫描信号线GLm，在进行选择的期间，使扫描信号线GLm上连接的象素的MOS晶体管导通。

防重叠部31c具有作为脉冲前端去除电路的延迟电路Delay_P1、Delay_P2、……、缓冲器电路Buffer_P1、Buffer_P2、……加以及作为去重叠电路的或非电路NOR1、NOR2、……。

脉冲前端去除电路是使输入信号的脉冲上升缘(前端)延迟以切除脉冲的前端部分的电路，具有通过切除预充电用脉冲的前端真正消除预充电脉冲重叠的功能。由此，能真正避免导致对连非设想同时充电的数据信号线也进行预充电而造成预充电电位PVID的驱动能力不足的情况。

这里，将图16所示的延迟电路Delay_P用作脉冲前端去除电路。延迟电路Delay_P的结构为：通过反相器电路inv使输入信号in反相后分成2路，一路的信号B原样输入或非电路nor，另一路信号A通过多个级联的反相器电路以便使信号延迟后，输入到或非电路nor。如图17的时序图所示，输出信号out能仅使输入信号in的脉冲上升缘(前端)延迟，而其脉冲下降缘(后端)保持原样。

对从所述移位寄存器31a连接到取样部31b的开关P_ASW n的各预充电用脉冲的输出线分别配备延迟电路Delay_Pn。

延迟电路Delay_P1的输入信号是启动脉冲SSP，延迟电路Delay_P2、Delay_P3、……的输入信号依次为输出信号DSWO1、SWO1、SWO2、……。延迟电路Delay_P1、Delay_P2、……的输出依次为输出信号DDO1、DO1、DO2、……。将各延迟电路Delay_Pn的输出信号分别输入到相应的缓冲器电路Buffer_P1、Buffer_P2、……。

各缓冲器电路Buffer_Pn是对输入信号进行电流放大的电路，例如，如图 18 所示，是级联多个(图中为4个)反相器电路的缓冲器。缓冲器电路Buffer_P1、Buffer_P2、……的输出依次为DSR1、SR1、SR2、……。将各缓冲器电路Buffer_P n的输出信号分别输入到相应的开关P_ASW n。

去重叠电路是从输入到开关V_ASW n的定时脉冲去除与输入到开关P_ASW n的预充电用脉冲重叠的部分的电路。由此，即使利用预充电用脉冲的后端(下降缘)与定时脉冲的前端(上升缘)同步的触发器输出，预充电用脉冲的后端与定时脉冲的前端也不重叠，能真正防止设在各数据信号线SLn的成对取样用开关V_ASW n与预充电用开关P_ASW n同时导通，可避免导致视频信号VIDEO与预充电电位PVID在数据信号线SL上冲突的情况。

这样通过用相应的预充电用脉冲的后端规定定时脉冲的前端，虽然取决于预充电用脉冲后端的偏移量，但会形成切除部分定时脉冲的前端的波形，这种情况下，同时还能避免定时脉冲重叠。

这里，使用或非电路NOR1、NOR2、……，该电路分别将作为定时脉冲的触发器SRFF2、SRFF3、……的输出信号QB1、QB2、……和作为预充电用脉冲的缓冲器电路Buffer_P1、Buffer_P2、……的各输出信号DSR1、SR1、SR2、……当作输入信号。

例如，如果是或非电路NOR1，则输入触发器SRFF2的输出信号QB1和缓冲器电路Buffer P1的输出信号DSR1。或非电路NOR2，则输入触发器SRFF3的输出信号QB2和缓冲器电路BufferP2的输出信号SR1。

或非电路NOR1、NOR2、……的输出依次为输出信号OUT1、OUT2、……。将各或非电路NOR n的输出信号分别输入到相应的缓冲器电路Buffer_S1、Buffer_S2、……。

接着，用图2、图3的时序图说明上述结构的数据信号线驱动器31的运作。这里，说明选择某扫描信号线GLm的一周期。

通过在第1级触发器SRFF输入启动脉冲SSP，使第1级触发器SRFF1置位，并输出输出信号DQB1。该启动脉冲SSP通过延迟电路Delay_P1和缓冲器电路Buffer_P1后变成输出信号DSR1，输入到开关P_ASW1。由此，使开关P_ASW1的模拟开关导通(下文表示为开关导通或非导通)，对数据信号线SL1施加预充电电位PVID，并对数据信号线SL1和选择的象素的电容进行预充电。这时，通过设置或非电路NOR1，使开关V_ASW1可靠地非导通，从而预充电电位PVID与视频信号VIDEO在数据信号线SL1上不冲突。

另一方面，移位寄存器31a中，利用来自第1级触发器SRFF1的输出信号DQB1使开关电路ASW1导通，开关电路ASW1输入时钟信号SCK，并输出输出信号DSWO1。利用该输出信号DSWO1的输出，使第2级触发器SRFF2置位，并输出输出信号QB1。该输出信号QB1通过或非电路NOR1和缓冲器电路Buffer_S1后变成输出信号SMP1，使开关V_ASW1导通。由此，对数据信号线SL1供给视频信号VIDEO，并将数据信号线SL1和象素电容充电到规定的电压。即，进行视频信号VIDEO的取样，启动上述规定周期中成为各数据信号线依次取样的时间的取样有效时间(写入有效时间)。这时，启动脉冲SSP也真正变成低电平，因而开关P_ASW1成为非导通，使预充电电位PVID与视频信号VIDEO在数据信号线SL1上不冲突。

输出信号DSWO1通过延迟电路Delay_P2和缓冲器电路Buffer_P2后变成输出信号SR1，输入到开关P_ASW2。由此，使模拟开关P_ASW2导通，因而在将视频信号VIDEO输出到数据信号线SL1的同时，对数据信号线SL2和象素电容进行预充电。

移位寄存器31a中，由输出信号QB1使开关ASW2导通，从而开关ASW2输入时钟信号SCKB，并输出输出信号SWO1。

该输出信号SWO1成为触发器SRFF3的置位信号，同时也成为触发器SRFF1的复位信号，因而SRFF1的输出信号DQB1变成低电平。由此，使开关ASW1变成非导通。

这样，对数据信号线SLn进行预充电后，将视频信号VIDEO供给数据信号线S Ln，并且在供给该视频信号VIDEO的期间，依次重复进行数据信号线SL(n+1)的预充电的运作，按点依次进行取样。此运作进行的准则为：触发器SRFFk和开关电路ASWk将定时脉冲在移位寄存器31a中往后级触发器SRFF依次传送。如图2所示，每时钟信号SCK、SCKB的半周期重复前后各取样的时间。此情况下，由各取样的时间中的定时脉冲下降缘(后端)时的象素电容和数据信号线的充电电位决定取样电位。

图3是较详细的时序图。将作为对第1条数据信号线SL进行预充电用的预充电用脉冲的启动脉冲SSP输入到延迟电路Delay_P1，从而切除脉冲前端，成为输出信号DDO1。将该输出信号DDO1输入到缓冲器电路Buffer_P1，从而变成定时上进一步延迟一定时间的输出信号DSR1。此输出信号DSR1使开关P_ASW1导通，对数据信号线SL1进行预充电到预充电电位PVID。还将该输出信号DSR1输入到输入对视频信号VIDEO取样用的定时脉冲(即输出信号QB1)的或非电路NOR1。或非电路NOR1的输出OUT1限制输出信号1DSR1为高电平的期间，通过输出信号DSR1形成低电平，开始成为高电平。将该输出信号OUT1输入到缓冲器电路Buffer_S1，从而变成定时上进一步延迟一定时间的输出信号SMP1，该输出信号SMP1使开关V_ASW1导通，对数据信号线SL1写入视频信VIDEO。其后，运作相同。

从图3可知，仅在作为最后的预充电用脉冲的输出信号DSR1下降后，输出信号SMP1才能上升，因而能真正避免导致数据信号线SL1上预充电电位PVID与视频信号VIDEO冲突的情况。对输出信号SR1和输出SMP2、输出信号SR2和输出信号SMP3也相同。

这时，关注输出信号SMP1的脉冲下降缘和输出信号SMP3的脉冲上升缘时，判明脉冲不重叠。这是因为通过对后续的输出信号SMP3的脉冲上升缘(前端)规定在作为与此相关的预充电用脉冲的输出信号SR2下降后，成为切除部分该输出信号SMP3的脉冲前端的状态。这样，本结构中，能避免预充电用脉冲与定时脉冲重叠，同时还能避免定时脉冲之间重叠。

为了消除这种定时脉冲重叠，最好结构上做成真正去除定时脉冲的前端，即最好输入到或非电路NOR的最后预充电用脉冲的后端与定时脉冲的前端重叠。

本实施方式的组成中，来自延迟电路Delay_P的输出DDO1、DO1、……在对预充电用脉冲进行电流放大用的缓冲器电路Buffer_P受到延迟，因而作为最后预充电用脉冲的缓冲器电路Buffer_P输出的输出信号DSR1、SR1、……的后端与输出信号QB1、QB2、……的前端有效地重叠，能真正去除定时脉冲的前端。也将延迟电路Delay_P设计成使信号后端的延迟尽量小，但信号只要通过电路就必然产生延迟，因而可以说除缓冲器电路Buffer_P产生的延迟外，延迟电路Delay_P产生的延迟也有助于消除定时脉冲重叠。

输入到或非电路NOR的预充电用脉冲的延迟量不足于能通过去除定时脉冲前端防止定时脉冲之间重叠时，可在延迟电路Delay_P前或缓冲器电路Buffer_P前添加延迟用的反相器，或者在将缓冲器Buffer_P的输出信号DSR1、SR1、SR2、……输入到或非电路NOR的输出线上添加延迟用的反相器电路。

预充电用脉冲或定时脉冲的前端与定时脉冲的后端重叠时，对显示的影响大。这是因为：脉冲的前端意味着开关P_ASW或开关V_ASW开路，而这些开关P_ASW、V_ASW开路时还没有对数据信号线SL充分充电，所以在与数据信号线SL之间具有电容的部位造成大电位变动。因此，所述延迟电路Delay_P除具有防止预充电用脉冲之间重叠的功能外，还具有防止预充电用脉冲的前端与定时脉冲的后端重叠的功能。

从图3还可知，本数据信号线驱动器31的组成中，由于使作为预充电用脉冲的输出信号DSR1、SR1、……各自的前端延迟，预充电用脉冲之间不重叠，由此，真正避免导致连非设想同时充电的数据信号线SL也接到预充电电位PVID而形成预充电电源驱动能力不足的情况；根据本组成，能真正逐条数据信号线SL进行预充电。

前文所述取样有效时间是启动取样时，到末级数据信号线驱动器SL的取样结束为止的时间，通过开关电路ASW k取入从与定时脉冲分开的另一供给源输入的时钟信号SCK、SCKB并将其输出，以对控制端子(栅极G’)充电，使开关P_ASW n(n＝k+1)导通，进行不在该时间内进行取样的期间中的对数据信号线的预充电。在取样有效时间常进行这种预充电，因而开关电路ASW k的总数等于在取样有效时间进行预充电的数据信号线SL的数量。对取样有效时间外进行的预充电(例如对数据信号线LS1的预充电)，可以未必使用这种开关电路。

此情况下，可在对数据信号线SL进行视频信号VIDEO取样的期间，进行另一数据信号线SL的预充电。这时，由于供给取样的定时脉冲的系统与供给进行预充电的信号的系统分开，不共用开关V_ASW的控制信号电路和P_ASW的控制信号电路。由此，能避免伴随预充电流过数据信号线SL的大电流通过开关P_ASW的电容性控制端子(栅极G’)，使这时进行写入的数据信号线SL的视频信号VIDEO的电位抖动。

实施方式2

用图4和图5说明本发明另一实施方式如下。为了说明方便，使具有与上述实施方式1所述的组成单元相同的功能的组成单元带有相同的符号，并省略其说明，仅说明不同点。

本实施方式的显示装置驱动器电路是液晶显示装置的数据信号线驱动器。图4示出这种数据信号线驱动器32的组成。

数据信号线驱动器32具有移位寄存器32a、取样部32b和防重叠部32c。

移位寄存器32a和防重叠32c与图1的移位寄存器31a和防重叠部31c组成相同，仅取样部32b的组成不同。具体而言，图1的取样部31b在第1条数据信号线SL1的另一输入端设置连接虚拟象素Pixm_D(m＝1、2、……)的虚拟数据信号线DSL，同时还一起设置与该信号线对应的缓冲器电路Buffer_SD。而且，图1的移位寄存器31a通过反相器电路将未利用的第1级触发器SRFF1的输出信号DQB1输入到该缓冲器电路Buffer_SD。

这种组成的数据信号线驱动器32适合用作具有虚拟的数据信号线和象素的显示装置的驱动器电路。由于通常将虚拟象素设在称为黑矩阵的遮光体下面，屏幕上不出现该象素的显示。因此，不需要对虚拟的象素和数据信号线DSL进行预充电。

图5示出表示上述结构的数据信号线驱动器32的运作的时序图。信号传递原理与图1时相同，因而省略详细说明。

作为所述实施方式1、2的各数据信号线驱动器电路的数据信号线驱动器31、32中，结构上也可做成包含利用具有图6所示相位差检测部23和波形定时整形部24构成移位寄存器31a、32a的开关电路ASW1、ASW2、……的移位寄存器31a’、32a’。

相位差检测部23从输入到下级触发器SRFF的时钟信号(SCK或SCKB)的波形去除波形(SCKB或SCK)与其他时钟信号重叠的部分，产生去重叠时钟信号。这里，相位差检测部23检测出时钟信号SCK和SCKB的波形，提取时钟信号SCK与时钟信号SCKB不重叠的波形，将其作为新时钟信号(去重叠时钟信号)产生。

相位差检测部23在奇数级和偶数级产生的时钟信号不同，奇数级用的相位差检测部23a输出输出信号A1、A3、……，作为奇数级用的时钟信号。输出信号A1、A3、……成为从时钟信号SCK去除时钟信号SCK与时钟信号SCKB均为高电平的偏移部分的信号。偶数级用的相位差检测部23b输出输出信号A2、A4、……，作为偶数级用的时钟信号。输出信号A2、A4、……成为从时钟信号SCK去除时钟信号SCK与时钟信号SCKB均为高电平的偏移部分的信号。这样，产生新的时钟信号，从而作为奇数级用的时钟信号的输出信号A1、A3、……和作为偶数级用的时钟信号的输出信号A2、A4、……变成高电平期间不相互重叠的信号。

波形定时整形部24对相应的触发器SRFF的输出信号QB为低电平的周期提取作为相应的相位差检测部23产生的新时钟信号的时钟信号A(A1、A2、A3、……)成为例如高电平的周期，并产生输出信号X(X1、X2、……)，奇数级和偶数级结构相同。波形定时整形部24的输出信号X(X1、X2、……)成为各自的下级触发器SRFF的置位信号，同时还输入到图1或图4中作为防重叠部31c、32c的脉冲前端去除电路的延迟电路Delay_P2、Delay_P3、……，以代替输出信号DSWO1、SWO1、……。输出信号X(X1、X2、……)也作为复位信号输入到各自的前级触发器SRFF，使前级触发器SRFF复位。

通过结构上做成具有这种输入控制部22的移位寄存器31a’、32a’，即使时钟信号SCK、SGKB产生相位偏移，存在时钟信号SCK与SCKB重叠的时间，置位复位型触发器SRFF组成的移位寄存器也能正常工作无误。

实施方式3

用图7、图8和图19～图21说明本发明又一实施方式如下。使具有与所述实施方式1、2说明的组成单元相同的功能的组成单元带有相同的符号，省略其说明。

本实施方式的显示装置驱动器电路是液晶显示装置的数据信号线驱动器。图7示出酌这种数据信号线驱动器33的组成。

数据信号线驱动器33具有移位寄存器33a、取样部33b和防重叠部33c。

取样部33b和防重叠33c与图1的取样部31b和防重叠部31c组成相同，仅移位寄存器33a的组成不同。

移位寄存器33a具有图1的触发器SRFF k(k＝1、2、……)和电平移位器电路LSDO、LSD1、LS1、LS2、……。电平移位器电路LSDO、LSD1、LS1、LS2、……依次置换图1的开关电路ASW1、ASW2、ASW3、……。各电平移位器电路LSDO、LSD1、LS1、LS2、……结构相同，输入触发器的低电平QB输出时，取入时钟信号SCK、SCKB，用于进行电平移位。电平移位器电路LSD1、LS2、LS4、……进行时钟信号SCK的波形电平移位，电平移位器电路LSDO、LS1、LS3、……进行时钟信号SCKB的波形电平移位。然后，作为移位的结果，电平移位器电路LSDO、LSD1、LS1、LS2、……分别依次输出输出信号DLSO1、LSO1、LSO2、……(预充电用脉冲)。这些输出信分别成为下级触发器的置位信号。

电平移位器电路LSDO输入启动脉冲SSP、SSPB，以便进行输入到第1级触发器的启动脉冲SSP的电平移位。启动脉冲SSPB是启动脉冲SSP的反相信号。电平移位器电路LSDO进行启动脉冲SSP的电平移位后，输出输出信号DLSO2。

即，本实施方式的数据信号线驱动器33适合用作从外部输入的时钟信号SCK、SCKB和启动脉冲信号SSP的信号电压电平低时的显示装置驱动器电路。

防重叠部33c与图1的防重叠部31c内部组成相同。因此，移位寄存器33a的输出信号DLSO2、DLSO1、LSO1、LSO2、……依次通过延迟电路Delay_PI、Delay_P2、Delay_P3、……和缓冲器电路Buffer_P1、Buffer_P2、Buffer_P3、……后，成为输出信号DSR1、SR1、SR2、……，形成开关P_ASW1、P_ASW2、P_ASW3、……的输入信号。将这些输出信号DSR1、SR1、SR2、……输入到相应的或非电路NOR1、NOR2、……。数据信号线SL n(n＝1、2、……)、扫描信号线SLm(m＝1、2、……)和象素Pixm_n(m＝1、2、……，n＝1、2、……)与图1中的相同。

这里，根据图19再下文说明一例可用作电平移位器电路LSDO、LSD1、LS1、LS2、……的电平移位器电路。图19是示出一例电平移位器的组成的电路图。

电平移位器电路在外部输入的控制信号ENB为低电平时，从外部输入时钟信号SCK、SCKB，并将队时钟信号SCK进行电平移位后的信号作为输出信号OUT输出。控制信号ENB相当于图7的触发器的QB输出。输出信号OUT相当于图7的输出信号DLSO1、LSO1、LSO2……。

但是，电平移位器电路为电平移位器电路LSDO时，输入启动脉冲SSP、SSPB，以代替时钟信号SCK、SCKB，并输出对时钟信号SSP进行电平移位后的信号作为输出信号OUT。

图19的电平移位器电路根据来自外部的控制信号ENB控制运作，并且在控制信号ENB为低电平时开始工作。本电平移位器电路在控制信号ENB为高电平时，总输出低电平作为输出信号OUT。

下面，用图19和图20的时序图说明所述电平移位器电路的运作。图20是示出所述电平移位器电路的输入信号、节点信号和输出信号的波形的时序图。

现在，如图20的时序图所示，控制信号ENB为低电平，并且时钟信号SCK为高电平，则根据反相器电路INV3使控制信号ENB反相后的反相信号，P沟道MOS晶体管p3、p4阻断，N沟道MOS晶体管n1、n2导通。这时，利用P沟道MOS晶体管p1、p2和N沟道MOS晶体管n3、n4使节点a在时钟信号SCK为高电平时通过P沟道MOS晶体管p2输入高电平信号，从而节点a变成高电平。接着，时钟信号SCK为低电平时，使节点a通过N沟道MOS晶体管n4输入低电平信号，从而节点a变成迪电平。由反相器电路INV1、INV2将节点a的各状态(高电平或低电平)传到电平移位器电路的输出端，作为输出信号OUT输出。此信号成为电平移位的时钟信号SCK，出现在输出端。这时，由于连接ENB的N沟道MOS晶体管n5的栅极上输入低电平信号，N沟道MOS晶体管n5阻断。

接着，控制信号ENB为高电平时，根据反相器电路INV3使控制信号ENB反相后的反相信号，P沟道MOS晶体管p3、p4导通，而N沟道MOS晶体管n1、n2阻断。这时，P沟道MOS晶体管p1、p2的栅极通过P沟道MOS晶体管p3、p4，从电源VCC输入电源电压VCC。因而，P沟道MOS晶体管p1、p2阻断，没有从电源VCC流通断流的路径。又由于连接ENB的N沟道MOS晶体管n5的栅极上输入高电平信号，N沟道MOS晶体管n5导通，使节点a变成低电平。由此，所述电平移位器电路的输出信号OUT成为低电平。因此，即使以低于电源电压VCC的电位的振幅输入时钟信号SCK，也能以低电平的方式取得所述电平移位器电路的输出信号OUT。由于控制信号ENB为高电平时，没有从电源VCC流通电流的路径，可抑制不需要的耗电。

虽然没有说明运作，但具有图21的组成的电平移位器电路也取得与图19的电平移位器电路相同的效果。图21是示出另一例电平移位器电路的电路图。

图8的时序图示出上述结构的数据信号线驱动器33的运作。输入启动脉冲SSP、SPPB时，电平移位器电路LSDO对其进行电平移位后，输出输出信号DLSO2。于是，从触发器SRFF1输出输出信号DQB1，同时还就启动脉冲SSP输入到开关P_ASW1。由此，使开关P_ASW1导通，对数据信号线SL1施加预充电电位PVID，从而对数据信号线SL1和选择的象素的电容进行预充电。这时，或非电路NOR1也使开关V_ASW1真正非导通，因而预充电电位PVID与视频信号在数据信号线SL1上不冲突。

通过对输出信号DQB1进行输入，电平移位器电路LSD1取入时钟信号SCK、SCKB，进行时钟信号SCK的电平移位后，输出输出信号DLSO1。该信号DLSO1成为触发器SRFF2的置位信号，使触发器SRFF2输出输出信号QB1。通过输入该信号QB1，电平移位器电路LS1取入时钟信号SCK、SCKB，进行时钟信号SCKB的电平移位后，输出输出信号LSO1。输出信号QB1作为定时脉冲，通过缓冲器电路Buffer_S1使开关V_ASW1导通。由此，对数据信号线SL1供给视频信号VIDEO，将数据信号线SL1和象素电容充电到规定的电压。即，进行视频信号VIDEO的取样，使成为所述规定周期中各数据信号线依次取样的时间的取样有效时间开始。

这时，输出信号DSR1已真正变成低电平，因而开关PASW1成为非导通，使预充电电位PVID与视频信号VIDEO在数据信号线SL1上不冲突。又由于输出信号SR1使开关P_ASW2导通，使视频信号VIDEO输出到数据信号线SLI，同时还对数据信号线SL2和象素电容充电。另一方面，输出信号LSO1成为触发器SRFF1的复位信号，因而SRFF1的输出信号DQB1变成高电平。由此，电平移位器电路LSD1停止电平移位的运作。

将相互级联的D触发器用作构成移位寄存器的触发器，则为了上文那样控制电平移位器电路工作的执行和停止，必须使用各级D触发器的输入信号和输出信号两者。与此相反，本实施方式的移位寄存器33a使用置位复位型触发器，因而为了控制电平移位器电路工作的执行和停止，可仅用前级触发器的输出信号，使结构简化。

实施方式4

用图9、图10说明本发明另一实施方式如下。为了说明方便，使具有与上述实施方式1～3所述的组成单元相同的功能的组成单元带有相同的符号，并省略其说明，仅说明不同点。

本实施方式的显示装置驱动器电路是液晶显示装置的数据信号线驱动器。图9示出这种数据信号线驱动器34的组成。

数据信号线驱动器34具有移位寄存器34a、取样部34b和防重叠部34c。

移位寄存器34a和防重叠34c与图7的移位寄存器33a和防重叠部33c组成相同，仅取样部34b的组成不同。具体而言，图7的取样部33b在第1条数据信号线SL1的另一输入端设置连接虚拟象素Pixm_D(m＝1、2、……)的虚拟数据信号线DSL，同时还一起设置与该信号线对应的缓冲器电路Buffer_SD。而且，图7的移位寄存器33a通过反相器电路将未利用的第1级触发器SRFF1的输出信号DQB1输入到该缓冲器电路Buffer_SD。

这种组成的数据信号线驱动器34适合用作具有虚拟的数据信号线和象素的显示装置的驱动器电路。由于通常将虚拟象素设在称为黑矩阵的遮光体下面，屏幕上不出现该象素的显示。因此，不需要对虚拟的象素和数据信号线DSL进行预充电。

图10示出表示上述结构的数据信号线驱动器34的运作的时序图。信号传递原理与图7时相同，因而省略详细说明。

实施方式5

用图11说明本发明又一实施方式如下。使具有与上述实施方式1～4所述的组成单元相同的功能的组成单元带有相同的符号，并省略其说明。

图11示出作为本实施方式显示装置的液晶显示装置1的组成。

液晶显示装置1是进行象素按点依次且交流地驱动的有源矩阵型液晶显示装置，包含具有矩阵状配置的象素Pix的显示部2、驱动各象素Pix的数据信号线驱动器3和扫描线驱动器4、控制电路5、以及数据信号线SL……和扫描信号线GL……。控制电路5在产生表示各象素Pix的显示状态的视频信号VIDEO时，可根据该视频信号VIDEO显示图像。

这里，显示部2与实施方式1至4所述的Pixm_n(m＝1、2、……，n＝1、2、……)和虚拟象素相同。数据信号线驱动器3中使用实施方式1至4所述的数据信号线驱动器31～35的任一种。数据信号线驱动器3的移位寄存器3a和取样部(写入电路、预充电电路)3b相当于实施方式1至4所述的移位寄存器31a～34a和取样部31b～34b。

扫描信号线驱动器4是按线依次驱动实施方式1至4所述扫描信号线GL n并选择其分别连接的象素的MOSFET(TFT)的电路。扫描信号线驱动器4具有传送按线依次选择扫描线GL的定时信号用的移位寄存器4a。

将所述显示部2、数据信号线驱动器3和扫描线驱动器4设置在同一衬底上，以减少制造时的劳力、布线电容和布线电阻。为了集成较多的象素，并扩大显示面积，由玻璃衬底上形成的多晶硅薄膜晶体管构成所述显示部2、数据信号线驱动器3和扫描信号线驱动器4。用600度以下的处理温度制造所述多晶硅薄膜晶体管，以便使用普通玻璃衬底(形变点为600度以下的玻璃衬底)，也不产生形变点以上的处理引起的翘曲或弯挠。

控制电路5产生时钟信号SCK和SCKB、启动脉冲SSP、预充电电位PVID和视频信号VIDEO，往数据信号线驱动器3输出。控制电路5还产生时钟信号GCK、启动脉冲GSP和信号GPS，往扫描信号线驱动器4输出。

利用上述结构，液晶显示装置1可取得实施方式1至4所述的效果，能以高显示质量进行显示。

本发明的显示装置不限于液晶显示装置，也可以是有机EL显示装置，只要是需要对布线进行充电的显示装置，均可。

实施方式6

根据图12、图13说明本发明另一实施方式如下。使具有与上述实施方式1～5所述组成单元相同的功能的组成单元带有相同的符号，省略其说明。

上述实施方式1～4的显示装置驱动器电路示出进行对多条数据信号线依次写入的“按点依次驱动制”驱动器电路。例如，观察一下实施方式1的显示装置驱动器电路：已说明控制取样用的开关V_ASW导通和非导通的移位寄存器的输出QB、对构成移位寄存器的触发器SRFF次级的置位信号以及控制预充电用的开关P ASW的导通和非导通的信号SR分别与1个系统的开关关联的事例，但如图12所示，取样为RGB信号的3个系统也可用本发明。

如图13所示，将视频信号按相位展开成多个系统，并使视频信号取样周期延迟的装置也可用本发明。为了简化制图，用与图12不同的标号表示预充电用开关和本取样用开关，但实际上也可考虑用与图12相同的标号。同样，移位寄存器也不是与图12不同，实际上可考虑与图12相同的结构。但是，缓冲器群需要对预充电和取样的系统数做成驱动能力足够。

这里，如图12和图13所示，在将i(i为2以上的整数)根信号作为1单元，使取样为i系统的情况下，利用来自触发器的定时脉冲，使取样用开关在单元内同时导通，同时还按每一单元依次导通，而且与单元数对应地配备开关地按路。基本运作与1个系统时相同，但不同点是：使取样用开关和预充电用开关多个同时导通。

本发明不限于图12和图13，实施方式1至4的显示装置驱动器电路中，能用图12和图13那样使预充电和取样的系统数为多个的结构。

本发明的第1显示装置驱动器电路，设置分别对设在显示装置的多条信号供给线具有第1开关并且利用各所述第1开关的导通写入对各所述信号供给线的写入信号的写入电路、具有多级触发器并依次输出使所述第1开关导通用的移位寄存器、以及分别对所述信号供给线具有第2开关并且利用所述第2开关对各所述信号供给线进行预充电的预充电电路，其中：所述移位寄存器与执行写入中进行预充电的所述信号供给线对应地具有多个脉冲信号供给电路，该电路输入所述触发器输出的所述定时脉冲时，输入与该定时脉冲分开的时钟信号，将与该时钟信号同步的脉冲信号作为预充电用脉冲，输出到不正在执行写入的规定的所述信号供给线所对应的所述第2开关，使该第2开关导通，而且所述定时脉冲的各输出线具有去重叠电路，该去重叠电路从供给该输出线的所述定时脉冲去除与对按该定时脉冲进行写入的所述信号供给线作预充电用的所述预充电用脉冲重叠的部分。

根据上述组成，利用触发器输出写入信号的写入定时脉冲使写入电路的第1开关导通，而利用脉冲信号供给电路取入并输出的与定时脉冲分开的时钟信号使预充电电路的第2开关导通。

在写入有效时间形成各信号供给线写入的时间，但触发器输出定时脉冲时，输入其前级触发器输出的定时脉冲的脉冲信号供给电路取入并输出的时钟信号使非处在写入时间中的规定信号供给线进行预充电。

这样，在对信号供给线进行写入的期间，能对别的信号供给线进行预充电。这时，使提供写入定时脉冲的系统与提供进行预充电的信号的系统分开，因而能避免伴随预充电流过信号供给线的大电流通过第2开关的电容性控制端子，使这时进行写入的信号供给线的写入信号的电位抖动。而且根据上述组成，设在所述定时脉冲的各输出线的去重叠电路从供给各输出线的所述定时脉冲去除与对按该定时脉冲进行写入的信号线进行预充电用的预充电用脉冲重叠的部分。因此，即使如上述专利文献2揭示的组成那样，利用预充电脉冲的后端(下降缘)和定时脉冲的前端(上升缘)同步的触发器输出，预充电脉冲的后端和定时脉冲的前端也不重叠，能真正防止分别设在各信号线的成对的取样用的第1开关与预充电用的第2开关同时导通，从而可避免导致写入信号与预充电电位在信号供给线上冲突的情况。

定时脉冲重叠也在视频信号线产生电位抖动，因而造成显示均匀性降低等，使图像质量受损，但如上文所述那样，通过用对应的预充电用脉冲的后端规定定时脉冲的前端，虽然也取决于预充电用脉冲的后端偏移量，但会形成部分切除定时脉冲的前端的波形，这种情况下，同时也能避免定时脉冲重叠。

由此，能提供内部具有预充电电路并且从驱动能力小的预充电电源对信号供给线进行预充电时能又使移位寄存器级数固定为所需的最低限度又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况的显示装置驱动器电路。

本发明的第2显示装置驱动器电路，设置分别对设在显示装置的多条信号供给线具有第1开关并且利用各所述第1开关的导通写入对各所述信号供给线的写入信号的写入电路、具有多级触发器并依次输出使所述第1开关导通用的移位寄存器、以及分别对所述信号供给线具有第2开关并且利用所述第2开关对各所述信号供给线进行预充电的预充电电路，其中：所述移位寄存器与执行写入中进行预充电的所述信号供给线对应地具有多个脉冲信号供给电路，该电路输入所述触发器输出的所述定时脉冲时，输入与该定时脉冲分开的时钟信号，将与该时钟信号同步的脉冲信号作为预充电用脉冲，输出到不正在执行写入的规定的所述信号供给线所对应的所述第2开关，使该第2开关导通，而且所述定时脉冲的各输出线具有去重叠电路，该去重叠电路从供给该输出线的所述定时脉冲去除与对按该定时脉冲进行写入的所述信号供给线作预充电用的所述预充电用脉冲重叠的部分。

即，该装置的组成为：在上述第1显示装置驱动器电路中，又使预充电用脉冲的各输出线路具有切除供给该输出线的预充电用脉冲的前端的脉冲前端去除电路，同时还对所述去重叠电路输入切除该前端的预充电用脉冲。

根据这点，由于脉冲前端去除电路切去预充电用脉冲的前端，即使预充电用脉冲的前端、后端产生不坚挺，也不会产生预充电用脉冲的重叠。因而，除所述第1显示装置驱动器电路的作用外，其作用还能真正避免导致对连非设想同时充电的信号供给线也进行预充电，从而预充电电源的驱动能力不足的情况。

所述第1、第2显示装置驱动器电路中，又能使其中：所述触发器是置位复位型触发器；各所述脉冲信号供给电路也将所述脉冲信号作为输出所述定时脉冲的所述触发器的次级的所述触发器的置位信号输出。

所述第1、第2显示装置驱动器电路中，又能使其中：所述脉冲信号供给电路是开关电路，或所述脉冲信号供给电路是电平移位器电路。

用开关电路构成所述脉冲信号电路时，可减小电路规模；所述脉冲信号供给电路是电平移位器时，其优点在于，外部输入的信号振幅小于移位寄存器的驱动电压，且该振幅原样不变的情况下移位寄存器不能正常工作时，电平移位器中通过对输入信号进行电平移位，也能使移位寄存器正常工作。

所述第1、第2显示装置驱动器电路中，又能使其中：所述定时脉冲的各所述输出线与所述信号供给线的数量对应，并依次使各所述第1开关导通，同时还与所述信号供给线数对应地配备所述脉冲信号供给电路，并依次使所述第2开关导通。

这样，对利用来自触发器的定时脉冲依次对各信号供给线进行写入的“按点依次驱动制”的驱动器电路，在内部配备由开关电路控制信号供给线的按点依次导通的预充电电路，从而可提供从驱动能力小的预充电电源对信号供给线进行预充电时能又使移位寄存器级数固定为所需的最低限度又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况的显示装置驱动器电路。

所述第1、第2显示装置驱动器电路中，又能使其中：所述定时脉冲的各所述输出线与将i根(i为2以上的整数)所述信号供给线作为1单元的组数对应，使各所述第1开关在所述组内同时导通而且每组依次导通，同时还与所述组数对应地配备所述脉冲信号供给电路，使各所述第2开关在所述组内同时导通而且每组依次导通。

这样，对利用来自触发器的定时脉冲以多根为1单元依次对信号供给线进行写入的“多点同时驱动制”的驱动器电路，在内部配备由开关电路控制信号供给线的多点同时导通的预充电电路，从而可提供从驱动能力小的预充电电源对信号供给线进行预充电时能又使移位寄存器级数固定为所需的最低限度又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况的显示装置驱动器电路。

又，本发明的显示装置，具有多个象素、与所述象素对应设置的作为多条信号供给线的数据信号线和作为多条信号供给线的扫描信号线、对所述数据信号线和所述象素写入作为写入信号的视频信号的数据信号线驱动器、以及对所述扫描信号线写入作为写入信号的扫描信号以便选择写入所述视频信号的象素的扫描信号线驱动器，其中：使所述数据信号线驱动器为所述任一种显示装置驱动器电路。

根据上述的本发明，数据信号线驱动器中，内部具有预充电电路，从驱动能力小的预充电电源对信号供给线进行预充电时，能又使移位寄存器级数固定为所需的最低限度，又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况。因此，可提供显示均匀性提高的高显示质量的显示装置。

综上所述，本发明的第1显示装置驱动器电路，其中：所述移位寄存器与执行写入中进行预充电的所述信号供给线对应地具有多个脉冲信号供给电路，该电路输入所述触发器输出的所述定时脉冲时，输入与该定时脉冲分开的时钟信号，将与该时钟信号同步的脉冲信号作为预充电用脉冲，输出到不正在执行写入的规定的所述信号供给线所对应的所述第2开关，使该第2开关导通，而且所述定时脉冲的各输出线具有去重叠电路，该去重叠电路从供给该输出线的所述定时脉冲去除与对按该定时脉冲进行写入的所述信号供给线作预充电用的所述预充电用脉冲重叠的部分。

因此，具有的效果为：能提供一种显示装置驱动器电路，该电路内部具有预充电电路，从驱动能力小的预充电电源对信号供给线进行预充电时，能又使移位寄存器级数固定为所需的最低限度，又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况。

综上所述，本发明的显示装置结构上做成具有多个象素、与所述象素对应设置的作为多条信号供给线的数据信号线和作为多条信号供给线的扫描信号线、对所述数据信号线和所述象素写入作为写入信号的视频信号的数据信号线驱动器、以及对所述扫描信号线写入作为写入信号的扫描信号以便选择写入所述视频信号的象素的扫描信号线驱动器，其中：使所述数据信号线驱动器为所述任一种显示装置驱动器电路。

因此，数据信号线驱动器中，内部具有预充电电路，从驱动能力小的预充电电源对信号供给线进行预充电时，能又使移位寄存器级数固定为所需的最低限度，又真正避免导致预充电电位与视频信号在信号供给线上冲突的情况，从而具有能提供显示均匀性提高的高显示质量显示装置的效果。

本发明适合用于图像显示装置等显示装置的数据信号线驱动电路等值。

发明详细说明部分中完成的具体实施方式或实施例终究是说明本发明技术内容的，不应仅限于这种具体例作狭义解释，在本发明精神和以下所述权利要求书范围内可作各种变换并付诸实施。

Claims (20)

1.一种显示装置驱动器电路，其特征在于，包含

具有为显示装置的多条信号供给线分别设置的第1开关的写入电路，用于通过各所述第1开关的导通对各所述信号供给线写入写入信号、

具有多级触发器并依次输出使所述第1开关导通用的定时脉冲的移位寄存器、以及

具有为所述信号供给线分别设置的第2开关的预充电电路，用于通过所述第2开关对各所述信号供给线进行预充电；

所述移位寄存器具有对应于在执行写入中进行预充电的所述信号供给线的多个脉冲信号供给电路，当由所述触发器输出的所述定时脉冲被输入时，各脉冲信号供给电路接收与所述定时脉冲不同的时钟信号，并将与该时钟信号同步的脉冲信号作为预充电用脉冲，输出到没有正被执行写入的规定的所述信号供给线所对应的所述第2开关，使该第2开关导通；

所述定时脉冲的各输出线具有具备重叠电路的防重叠部，该去重叠电路从供给该输出线的所述定时脉冲去除与对按该定时脉冲进行写入的所述信号供给线作预充电用的所述预充电用脉冲重叠的部分，

其中所述防重叠部还在所述预充电用脉冲的各输出线上具有切除供给该输出线的所述预充电用脉冲的前端的脉冲前端去除电路，

同时还将所述脉冲前端去除电路切除前端的预充电用脉冲输入到所述去重叠电路。

2.如权利要求1中所述的驱动器电路，其特征在于，

所述脉冲前端去除电路是延迟电路。

3.如权利要求2中所述的驱动器电路，其特征在于，

所述延迟电路包含

输出从所述脉冲信号供给电路输入的预充电用脉冲的反相信号的反相器电路、

配备在所述反相器电路的后级并且输出使所述反相信号延迟的延迟反相信号的延迟用反相器电路、以及

配备在所述反相器电路和所述延迟用反相器电路的后级并且将能输入所述反相信号和所述延迟反相信号的输出信号作为供给所述去重叠电路的预充电用脉冲输出的或非电路。

4.如权利要求1至3中任一项所述的驱动器电路，其特征在于，

所述防重叠部还包含对从所述脉冲前端去除电路输入的预充电用脉冲进行电流放大的缓冲器电路。

5.如权利要求4中所述的驱动器电路，其特征在于，

所述缓冲器电路由多个反相器电路级联而成。

6.如权利要求1至3中任一项所述的驱动器电路，其特征在于，

所述触发器是置位复位型触发器；各所述脉冲信号供给电路也将所述脉冲信号作为输出所述定时脉冲的所述触发器的次级的所述触发器的置位信号输出。

7.如权利要求1至3中任一项所述的驱动器电路，其特征在于，

所述脉冲信号供给电路是开关电路。

8.如权利要求1至3中任一项所述的驱动器电路，其特征在于，

所述脉冲信号供给电路是电平移位器电路。

9.如权利要求1至3中任一项所述的驱动器电路，其特征在于，

所述定时脉冲的各所述输出线与所述信号供给线的数量对应，并依次使各所述第1开关导通，

同时还与所述信号供给线数对应地配备所述脉冲信号供给电路，并依次使所述第2开关导通。

10.如权利要求1至3中任一项所述的驱动器电路，其特征在于，

所述定时脉冲的各所述输出线与将i根(i为2以上的整数)所述信号供给线作为1单元的组数对应，使各所述第1开关在所述组内同时导通而且每组依次导通，

同时还与所述组数对应地配备所述脉冲信号供给电路，使各所述第2开关在所述组内同时导通而且每组依次导通。

11.一种显示装置，具有多个象素、与所述象素对应设置的作为多条信号供给线的数据信号线和作为多条信号供给线的扫描信号线、对所述数据信号线和所述象素写入作为写入信号的视频信号的数据信号线驱动器、以及对所述扫描信号线写入作为写入信号的扫描信号以便选择写入所述视频信号的象素的扫描信号线驱动器，其特征在于，

所述数据信号线驱动器包含

具有为显示装置的多条信号供给线分别设置的第1开关的写入电路，用于通过各所述第1开关的导通对各所述信号供给线写入写入信号、

具有多级触发器并依次输出使所述第1开关导通用的定时脉冲的移位寄存器、以及

具有为所述信号供给线分别设置的第2开关的预充电电路，用于通过所述第2开关对各所述信号供给线进行预充电；

所述移位寄存器具有对应于在执行写入中进行预充电的所述信号供给线的多个脉冲信号供给电路，当由所述触发器输出的所述定时脉冲被输入时，各脉冲信号供给电路接收与该定时脉冲不同的时钟信号，并将与该时钟信号同步的脉冲信号作为预充电用脉冲，输出到没有正被执行写入的规定的所述信号供给线所对应的所述第2开关，使该第2开关导通；

所述定时脉冲的各输出线具有具备重叠电路的防重叠部，该去重叠电路从供给该输出线的所述定时脉冲去除与对按该定时脉冲进行写入的所述信号供给线作预充电用的所述预充电用脉冲重叠的部分，

其中所述驱动器电路的所述防重叠部还具有设置在所述预充电用脉冲的各输出线上的切除供给该输出线的所述预充电用脉冲的前端的脉冲前端去除电路，

同时还将所述脉冲前端去除电路切除前端的预充电用脉冲输入到所述去重叠电路。

12.如权利要求11中所述的显示装置，其特征在于，

所述脉冲前端去除电路是延迟电路。

13.如权利要求12中所述的显示装置，其特征在于，

所述延迟电路包含

输出对从所述脉冲信号供给电路输入的预充电用脉冲的反相信号的反相器电路、

配备在所述反相器电路的后级并且输出使所述反相信号延迟的延迟反相信号的延迟用反相器电路、以及

配备在所述反相器电路和所述延迟用反相器电路的后级并且将能输入所述反相信号和所述延迟反相信号的输出信号作为供给所述去重叠电路的预充电用脉冲输出的或非电路。

14.如权利要求11至13中任一项所述的显示装置，其特征在于，

所述防重叠部还包含对从所述脉冲前端去除电路输入的预充电用脉冲进行电流放大的缓冲器电路。

15.如权利要求14中所述的显示装置，其特征在于，

所述缓冲器电路由多个反相器电路级联而成。

16.如权利要求11至14中任一项所述的显示装置，其特征在于，

所述触发器是置位复位型触发器；各所述脉冲信号供给电路也将所述脉冲信号作为输出所述定时脉冲的所述触发器的次级的所述触发器的置位信号输出。

17.如权利要求11至14中任一项所述的显示装置，其特征在于，

所述驱动器电路的所述脉冲信号供给电路是开关电路。

18.如权利要求11至14中任一项所述的显示装置，其特征在于，

所述驱动器电路的所述脉冲信号供给电路是电平移位器电路。

19.如权利要求11至14中任一项所述的显示装置，其特征在于，

所述驱动器电路中，

所述定时脉冲的各所述输出线与所述信号供给线的数量对应，并依次使各所述第1开关导通，

同时还与所述信号供给线数对应地配备所述脉冲信号供给电路，并依次使所述第2开关导通。

20.如权利要求11至14中任一项所述的显示装置，其特征在于，

所述驱动器电路中，

所述定时脉冲的各所述输出线与将i根(i为2以上的整数)所述信号供给线作为1单元的组数对应，使各所述第1开关在所述组内同时导通而且每组依次导通，

同时还与所述组数对应地配备所述脉冲信号供给电路，使各所述第2开关在所述组内同时导通而且每组依次导通。

Images