1273540 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於對顯示裝置之信號供應線實施預先充電 後只供應以寫入爲目的之信號之驅動電路及顯示裝置。 【先前技術】 點順序驅動之主動矩陣型液晶顯示裝置在執行液晶面 Φ 板之交流驅動時，在經由資料信號線對象素供應視頻信號 前會對各資料信號線實施預先充電（Pre-Charge)，用以對 各象素實施安定之期望電荷量之充電。此時，若一次對全 部資料信號線執行預先充電，則全部資料信號線之配線電 容之合計會較大，故必須提高預先充電電源之驅動能力。 可解決此問題之技術上，可採用以較少資料信號線爲單位 來實施預先充電之構成。 如1 995年11月10日公開之日本國公開特許公報 φ 「特開平7-295 5 20號公報」（對應於1 997年11月11曰 發行之美國專利第5，6 8 6,9 3 6號，以下稱爲「專利文獻 ' 1」）所示之構成，係對1條資料信號線輸出視頻信號時， _ 利用以實施資料信號線驅動器之移位暫存器輸出之視頻信 號之取樣爲目的之信號，使其他之1條資料信號線之開關 成爲ON狀態，以預先充電電源實施預先充電。 構成日寸’爲了以點順序¥彳資料信號線輸出視頻信號 爲目的，在各資料信號線配設具有含TFT在內之MOSFET 等電容性控制端子（例如閘極）之開關，利用控制該控制端 -4- (2) 1273540 子之充電電壓來依點順序切換導通及斷開。依點順序切換 該開關之控制信號（例如閘極信號），一般而言，係利用由 複數段正反器所構成之移位暫存器實施水平方向之移位並 輸出。此外，各資料信號線亦分別配設著以實施預先充電 爲目的之可依點順序切換導通及斷開之開關。 依據上述公報之構成，在資料信號線驅動器之內部配 設以預先充電爲目的之電路，可確保液晶顯示裝置之充份 φ 邊框面積等而實現預先充電電路面積之減少。 然而，專利文獻1之資料信號線驅動器時，因爲用以 切換以取樣視頻信號爲目的之取樣用開關之信號亦當做用 以切換其他資料信號線之預先充電用開關之信號使用，而 有顯示均一性降低等顯示品質劣化之問題。 亦即，以交流驅動實施之預先充電爲了使各資料信號 線及象素電容之電相位對於前一次視頻信號取樣時產大極 性反轉之較大變化，此時之開關之切換會產生較大之脈衝 φ 狀充電電流。因爲上述開關之控制端子係電容性，該較大 充電電流之相對較高之頻率成分可能會經由控制端子之電 ' 容傳達至開關之控制信號電路而使控制信號電路之電位產 ^ 生波動，且可能進一步經由該視頻信號寫入用開關之控制 端子導致提供給資料信號線之視頻信號之波動。此種視頻 信號之波動會導致顯示均一性降低等而使顯示品質劣化。 爲了解決上述課題，如本專利申請人已提出申請且已 獲得公開之美國專利申請公開公報第2003 -023 476 1號 (2003年12月25日公開）（以下稱爲「專利文獻2」）所 (3) 1273540 示’其構成上，係未共用切換取樣用開關之信號之輸出電 路、及切換預先充電用開關之信號之輸出電路之構成。依 據該公報，可避免以下之情形，亦即，因爲預先充電而流 過資料信號線之較大電流，經由預先充電用開關之電容性 控制端子，而使此時應寫入執行寫入之資料信號線之視頻 信號電位產生波動。 以下，參照第22圖及第23圖，針對上述專利文獻2 φ 所示之資料信號線驅動器之一構成例進行說明。 如第22圖所示，資料信號線驅動器131具有移位暫 存器131a及取樣部131b。其次，移位暫存器131a具有 複數段之設定 重設型正反器srffl、srff2、…，且具有 對應各段之開關電路aswl、asw2、…。 正反器srffl、srff2、srff3、…之輸出依序爲輸出信 號dql、ql、q2、…。其中，第2段以後之正反器srff2 以後之輸出信號q 1、q2、…會經由取樣部1 3 1 b所具有之 緩衝器 Bufl 、 Buf2 、…輸入至開關 v — aswl 、 v 一 asw2、…。取樣部131b之開關v_aswl、v_asw2、…係 ' 具有電容性控制端子（例如閘極）之開關，會因爲輸出信號 • ql、q2、…之輸入而導通。導通時，共用之輸入之類比視 頻信號 VIDEO之電位會輸出至資料信號線sll、 sl2、…。亦即，輸出信號ql、q2、…係視頻信號VIDEO 之取樣之時序脈衝。 此外，該輸出信號dql、ql、q2、…亦會被視爲開關 電路asw 1、asw2、asw3、…之控制信號而依序輸入。開 -6 - (4) 1273540 關電路aswl、asw2、…爲導通，若爲奇數段，會取得時 鐘信號sck並輸出，若爲偶數段，會取得時鐘信號sckb 並輸出。時鐘信號sckb係時鐘信號sck之反轉信號。 其次，該開關電路aswl、asw2、…之輸出依序爲輸 出信號dsrl、srl、sr2、…，該輸出信號係下一段之正反 器srff之設定信號，且爲上一段之正反器srff之重設信 號，而且，此處會成爲針對取樣部131b之開關p_asw2、 φ P_asw3、…之輸入信號。此外，將起動脈衝ssp視爲設定 信號並輸入至第一段正反器srffl，該起動脈衝ssp亦是 針對開關P_aswl之輸入信號。 該取樣部 131b之開關p_aswl、p_asw2、…與開關 v_aswl、v_asw2、…相同，係具有電容性控制端子之開 關，會因爲起動脈衝ssp、輸出信號dsrl、srl、sr2、…之 輸入而導通，導通時，共用之輸入之預先充電電位PVID 會輸出至資料信號線si 1、sl2、…。亦即，起動脈衝 φ ssp、輸出信號dsrl、srl、sr2、…係以預先充電爲目的之 控制信號。 ~ 資料信號線sll、sl2、…以垂直方式配設著掃描信號 k 線gll、gl2、…。其次，資料信號線sl及掃描信號線gl 之交點會形成矩陣狀象素Pix匕1、Pixl_2、…。 第2 3圖係上述構成之資料信號線驅動器丨3 1之時序 圖。起動脈衝ssp被輸入後，亦會被輸入至開關 p_aswl，資料信號線sll會被預先充電。此時，因爲開關 v_aswl爲斷開，故不會出現預先充電電位PVID及視頻信 (5) 1273540 號VIDEO在資料信號線sll上發生衝突的情形。 此外，因爲起動脈衝ssp之輸入，正反器srffl會輸 出輸出信號dql，因此，開關電路aswl會導通，而取得 時鐘信號sck並輸出輸出信號dsrl。輸出信號dsrl會成 爲正反器srff2之設定信號，正反器srff2則會輸出輸出 信號q 1。 因爲輸出信號ql之輸出，開關asw2會導通，開關 ^ asw2會取得時鐘信號sckb並輸出輸出信號sr 1。此外， 輸出信號ql會被視爲時序脈衝，而經由緩衝器Bufl使開 關v_aswl導通。因此，可對資料信號線sll提供視頻信 號VIDEO。此時，因爲起動脈衝ssp已成爲Low，故開關 p_aswl成爲斷開。因此，此時亦不會出現預先充電電位 PV ID及視頻信號VIDEO在資料信號線sll上發生衝突的 情形。 此外，因爲開關p_asw2因輸出信號dsrl而被導通， φ 故視頻信號VIDEO被輸出至資料信號線sll，同時，對資 料信號線sl2進行預先充電。 ‘ 如此，在對資料信號線sin實施預先充電後對資料信 ' 號線sin提供視頻信號VIDEO且在供應該視頻信號 VIDEO之期間依序對資料信號線sl(n+l)重複實施預先充 電之動作，故可依點順序執行取樣。 此外’如本專利申請人已提出申請且已獲得公開之日 本國公開特許公報「特開2 0 0 1 - 1 3 5 0 9 3號公報」（2 0 0 1年 5月1 8日公開）（對應2〇〇4年04月20日發行之美國專利 (6) 1273540 第6,724,3 6 1號，以下稱爲「專利文獻3」）所示，其構成 上，係受取構成移位暫存器之各段之設定·重設型正反器 之輸出並利用開關電路取得時鐘信號，且將該時鐘信號視 爲下一段之設定·重設型正反器之設定信號之構成。此 外，如本專利申請人已提出申請且已獲得公開之日本國公 開特許公報（對應2004年04月20日發行之美國特許第 6,724,3 6 1號，以下稱爲「專利文獻4」）及「日本特開 φ 2000-339985號公報」（2000年12月8日公開）（對應美國 專利申請公開公報第2003-0 1 74 1 1 5號（2003年09月18曰 公開），以下稱爲「專利文獻5」）所示，其構成上，係受 取構成移位暫存器之各段之設定·重設型正反器之輸出並 取得時鐘信號，實施該時鐘信號之位準移位並將其視爲下 一段之設定·重設型正反器之設定信號之構成。 然而，如上述專利文獻2所示之本專利申請人先前提 出之資料信號線驅動器1 3 1之構成時，預先充電電位 φ PVID及視頻信號VIDEO可能會在資料信號線si上發生 衝突，而無法將正常視頻信號電位寫入至資料信號線si ‘ 並導致畫質變差之問題。 •亦即，其設計上，例如針對第2條資料信號線sl2進 行說明，用以切換該資料信號線s 12之預先充電用開關 p_asw2之輸出信號dsrl、及用以切換資料信號線512之取 樣用開關V —asw2之輸出信號q2如第23圖所示，會同步 產生互相具有反轉關係之時鐘信號sck、sckb，脈衝間不 會互相重疊。 -9- (7) 1273540 然而，實際上，脈衝之產生及消失可能會因爲延遲等 而產生部份重疊。若輸出信號dsrl未完全消失而輸出信 號q2已產生，則預先充電用開關p_aSw2及取樣用開關 v__asw2會同時成爲導通，預先充電電位PVID及視頻信號 VIDEO會在資料信號線S12上發生衝突。結果，應對資料 信號線sl2進行取樣之視頻信號之電位會產生波動而使畫 質變差。 此外，上述專利文獻2亦記載著如下所述之資料信號 線驅動器之構成，亦即，用以切換預先充電用開關之信號 消失後延遲半時鐘週期，再產生用以切換配設於同資料信 號線之取樣用開關之信號。此種構成可確實避免預先充電 電位及視頻信號在資料信號線上發生衝突。 搭載於攜帶型機器等之顯示裝置時，要求小型化，尤 其是，以小型化爲目的之顯示區外之邊框應該較爲狹窄。 然而’如上面所述，延遲半時鐘週期必須增加相對之移位 φ 暫存器之正反器數，而導致顯示區外之邊框之擴大。此 外，移位暫存器之輸出信號之配線，最好能利用最靠近資 料信號線之正反器之輸出，然而，無法滿足此種期望。 如此’針對如傳統資料信號線驅動器等之顯示裝置之 驅動電路’利用配設於內部之預先充電電路以驅動能力較 小之預先充電電源對資料信號線等信號供應線實施預先充 電時，有必須擁有最小必要之移位暫存器之段數、及確實 避免預先充電電位及視頻信號不會在信號供應線上發生衝 突之情形之無法解決的問題。此外，專利文獻3〜5並無 -10- (8) 1273540 任何預先充電相關之記載。此外，日本特開平5 1 644 1 號公報（ 1 993年8月27日公開）（對應歐洲專利公開公報第 〇,5 5 3,823號（ 1 993年08月04日公開），以下稱爲「專利 文獻6」）只記載著使鄰接取樣脈衝不要重疊，然而，並 無任何預先充電相關之記載。 【發明內容】 JI 本發明之目的係提供一種內部具有預先充電電路，利 用驅動能力較小之預先充電電源對信號供應線實施預先充 電時，可擁有最小必要之移位暫存器之段數、及確實避免 預先充電電位及視頻信號不會在信號供應線上發生衝突之 顯示裝置之驅動電路、及具有該驅動電路之顯示裝置。 爲了達成目的，本發明之第1顯示裝置之驅動電路係 配設著：具有針對配設於顯示裝置之複數之各信號供應線 之第1開關，利用各上述第1開關之導通將寫入信號寫入 Φ 至各上述信號供應線之寫入電路；具有複數段之正反器， 依序輸出以導通上述第1開關爲目的之時序脈衝之移位暫 存器；以及具有針對上述各信號供應線之第2開關，利用 各上述第2開關之導通對各上述信號供應線實施預先充電 之預先充電電路；之顯示裝置之驅動電路，其特徵爲，上 述移位暫存器以對應正在執行寫入之預先充電之上述信號 供應線之方式，具有複數脈衝信號供應電路，用以在上述 正反器所輸出之上述時序脈衝被輸入時，會取得該時序脈 衝以外之其他時鐘信號，將與該時鐘信號爲同步之脈衝信 -11 - 1273540 Ο) 號視爲預先充電用脈衝，輸出至對應未執行寫入之特定之 上述信號供應線之上述第2開關而使該第2開關形成導 通’而且，上述時序脈衝之各輸出線具有重疊防止部，係 由用以從提供給該輸出線之上述時序脈衝除去與以利用該 時序脈衝對執行寫入之上述信號供應線實施預先充電爲目 的之上述預先充電用脈衝之重疊部份之重疊除去電路所構 成。 B 依據上述構成，寫入電路之第1開關會因爲正反器輸 出寫入信號之寫入時序脈衝而導通，而且，預先充電電路 之第2開關會因爲脈衝信號供應電路取得該時序脈衝以外 之其他時鐘信號並輸出而導通。 寫入實效期間係各信號供應線執行寫入之期間，然 而，正反器若輸出時序脈衝，則被輸入該上一段之正反器 所輸出之時序脈衝之脈衝信號供應電路所取得並輸出之時 鐘信號，會執行非寫入期間之特定信號供應線之預先充 φ 電。 如此，對信號供應線寫入寫入信號之期間，可對其他 信號供應線實施預先充電。此外，因爲供應寫入時序脈衝 之系統、及供應用以執行預先充電之信號之系統係分離， 可避免因爲預先充電而流過信號供應線之較大電流經由第 1開關及第2開關之電容性控制端子而使當時執行寫入之 信號供應線之寫入信號之電位產生波動。其次，依據上述 構成，配設於上述時序脈衝之各輸出線之重疊除去電路， 會從提供給各輸出線之上述時序脈衝，除去與以對利用該 -12- (10) 1273540 時序脈衝執行寫入之信號供應線實施預先充電爲目的之預 先充電用脈衝之重疊部份。因此，如上述專利文獻2之構 成所示，即使利用預先充電用脈衝之後端（消失）及時序脈 衝之前端（產生）爲同步之正反器之輸出，預先充電用脈衝 之後端及時序脈衝之前端不會重疊，可確實防止分別配設 於各信號供應線之成對之取樣用之第1開關及預先充電用 之第2開關同時導通，故可確實施避免寫入信號及預先充 g 電電位在信號供應線上發生衝突。 此外，因爲時序脈衝間之重疊亦會導致視頻信號線之 電位波動，而導致顯示均一性降低等使圖像品質變差，然 而，如上所述，以對應之預先充電用脈衝之後端規定時序 脈衝之前端，亦會依據預先充電用脈衝之後端之偏置量而 定，會成爲時序脈衝之前端被部份除去之波形，此時，亦 可同時避免時序脈衝間之重疊。 因此，可提供一種顯示裝置之驅動電路，內部具有預 φ 先充電電路且以驅動能力較小之預先充電電源對信號供應 線實施預先充電時，可擁有最小必要之移位暫存器之段 數、及確實避免預先充電電位及視頻信號在信號供應線上 發生衝突。 上述顯示裝置之驅動電路之構成上，上述重疊防止部 應進一步具有配設於上述預先充電用脈衝之各輸出線之用 以除去供應給該輸出線之上述預先充電用脈衝之前端之脈 衝前端除去電路，同時，應對上述重疊除去電路輸入利用 前述脈衝前端除去電路除去前端之預先充電用脈衝。 -13- (11) 1273540 因此，因爲脈衝前端除去電路會除去預先充電用脈衝 之前端，即使預先充電用脈衝之前端·後端發生延遲’亦 不會發生預先充電用脈衝間之重疊。結果，除了具有前述 第1顯示裝置之驅動電路之作用以外，尙具有以下之作 用，亦即，可確實避免對不應同時進行充電之信號供應線 實施預先充電而出現預先充電電源之驅動能力不足之情 形。 II 上述第1、第2顯示裝置之驅動電路之特徵，亦可以 爲如下所示，亦即，上述正反器爲設定·重設型正反器， 各上述脈衝信號供應電路將上述脈衝信號視爲輸出上述時 序脈衝之上述正反器之下一段之上述正反器之設定信號來 輸出。 此外，上述第1、第2顯示裝置之驅動電路之特徵， 亦可以爲如下所示，亦即，上述脈衝信號供應電路係開關 電路、或上述脈衝信號供應電路係位準移位器電路。 φ 上述脈衝信號供應電路由開關電路所構成時，具有可 縮小電路規模之優點，而上述脈衝信號供應電路爲位準移 位器電路時，則具有下述優點，亦即，即使因爲外部輸入 之信號之振幅小於移位暫存器之驅動電壓而無法直接以該 振幅使移位暫存器執行正常動作，位準移位器電路亦可利 用對輸入之信號實施位準移位而使移位暫存器正常執行動 作。 此外，上述第1、第2顯示裝置之驅動電路之特徵， 亦可以爲如下所示，亦即，上述時序脈衝之各上述輸出線 -14- (12) 1273540 及上述信號供應線之數係互相對應，除了依序使各上述第 1開關導通以外，尙具有對應上述信號供應線之數之上述 脈衝信號供應電路並依序使上述第2開關導通。 如此，可提供如下所示之顯示裝置之驅動電路，亦 即，針對利用來自正反器之時序脈衝依序對各信號供應線 執行寫入之所謂點順序驅動方式之驅動電路，使其內部具 有利用開關電路以點順序方式控制信號供應線之導通之預 φ 先充電電路，在利用驅動能力較小之充電電源對信號供應 線實施預先充電時，可擁有最小必要之移位暫存器之段 數、及確實避免預先充電電位及視頻信號在信號供應線上 發生衝突。 此外，上述第1、第2顯示裝置之驅動電路之特徵， 亦可以爲如下所示，亦即，上述時序脈衝之各上述輸出線 及以i (i爲2以上之整數）條上述信號供應線爲1單位之群 組數係互相對應，依序使各群組之上述群組內之各上述第 φ 1開關同時導通，同時，具有對應上述群組數之上述脈衝 信號供應電路，依序使各上述群組之上述群組內之上述第 ' 2開關同時導通。 -如此，可提供如下所示之顯示裝置之驅動電路，亦 即，針對利用來自正反器之時序脈衝依序同時對複數條信 號供應線執行寫入之所謂多點同時驅動方式之驅動電路’ 使其內部具有利用開關電路以多點同時方式控制信號供應 線之導通之預先充電電路，在利用驅動能力較小之充電電 源對信號供應線實施預先充電時，可擁有最小必要之移位 -15- (13) 1273540 暫存器之段數、及確實避免預先充電電位及視頻信號在信 號供應線上發生衝突。 此外，本發明之顯示裝置爲了達成上述目的，係具 有：複數之象素；對應上述象素配設之當做複數信號供應 線使用之資料信號線及當做複數信號供應線使用之掃描信 號線；用以將當做寫入信號使用之視頻信號寫入上述資料 信號線及上述象素之資料信號線驅動器；以及以選擇寫入 (| 上述視頻信號之象素爲目的，用以將當做寫入信號使用之 掃描信號寫入上述掃描信號線之掃描信號線驅動器；之顯 示裝置’其特徵爲，將上述資料信號線驅動器當做上述其 中任一顯示裝置之驅動電路使用。 依據上述發明，資料信號線驅動器之內部具有預先充 電電路’以驅動能力較小之預先充電電源對信號供應線實 施預先充電時，可擁有最小必要之移位暫存器之段數、及 確實避免預先充電電位及視頻信號在信號供應線上發生衝 φ 突。因此，可提供顯示均一性提高之顯示品質較佳之顯示 裝置。 本發明之其他目的、特徴、以及優點，由以下參照圖 面之說明可獲得充分了解。 【實施方式】 (實施形態1) 其次，參照第1圖〜第3圖及第14圖〜第18圖，針 對本發明之一實施形態進行說明。 -16- (14) 1273540 本實施形態之顯示裝置之驅動電路係液晶顯示裝置之 貝料ig號線驅動器。第1圖係此種資料信號線驅動器3 1 之構成。 貝料is 5虎線驅動器3 1具有移位暫存器3 1 a、取樣部 3 1 b '以及重疊防止部3 1 c。 移位暫存窃31a具有複數段之設定·重設型正反器 SRFF1 ^ SRFF2.....及複數開關電路（脈衝信號供應電
路）ASW1、ASW2、…。開關電路 ASWk(k=l、2、.·）將正 反器SRFFk之Q輸出當做導通（開）及斷開（關）之控制信號 使用。k爲奇數之開關電路AS Wk在導通時，會取得不同 於後述之時序脈衝之其他由外部供應源提供之時鐘信號 (脈衝信號、預先充電用脈衝）SCK並輸出。此外，k爲偶 數之開關電路AS Wk在導通時，同樣會取得不同於時序脈 衝之其他由外部供應源提供之時鐘信號（脈衝信號、預先 充電用脈衝）SCKB並輸出。時鐘信號SCKB係時鐘信號 SCK之反轉信號。 開關電路 ASW1、ASW2、…經由與將正反器 SRFF1、SRFF2、…之QB(Q-、Q之反轉）輸出傳送至開關 V — ASW1、V — ASW12、…（後述）之信號線S1分離之信號線 S2，將時鐘信號SCK、SCKB(後述之輸出信號DSW01、 SW01、SW02、…）輸出至開關 P — ASW1、P_ASW2、…（後 述）。此外，開關電路ASW1、ASW2、…經由與將正反器 SRFF1 、 SRFF2 ••之 QB 輸出傳送至 V —ASW1 、 V_ASW2、…（後述）之信號線S1分離之信號線，從外部之 -17- (15) 1273540 供應源讀取時鐘信號SCK、SCKB。 開關電路A S W 1之輸出係輸出信號D S W Ο 1，開關電 路ASW2、ASW3、…之輸出則依序爲輸出信號SW01、 SW02、…。各開關電路ASWk之輸出信號會成爲對應於 被輸入QB輸出之各正反器SRFFk(k=l、2、…）之下一段 之正反器SRFF(k+l)之設定信號，此外，會成爲對應於被 輸入 QB輸出之各正反器 SRFFk之上一段之正反器 φ SRFF(k-l)之重設信號。 此外，此處之各開關電路 AS Wl、AS W2、…之輸出 信號會成爲針對後述之具有取樣部31b之預先充電電路之 開關P_AS W2、P_AS W3、…之輸入信號。亦即，輸出信 號DSWOl、SWOl、SW02、…會成爲後述之預先充電用 脈衝。其次，後面會進行詳細說明，各開關電路AS Wk之 輸出信號會分別經由後述之重疊防止部3 1 c具有之延遲電 路 Delay_P2、Delay —P3、…及緩衝電路 Buffer —P2、 • Buffer —P3、…被輸入至開關 P — AS W2、P —AS W3、…。 可當做開關電路AS Wl、AS W2、…使用之開關電路 ' 實例係以第1 4圖爲基礎來進行說明。第1 4圖係開關電路 •之一實例構成之電路圖。 開關電路係由反相電路INV1 1、由P通道MOS電晶 體pi 1及N通道MOS電晶體nl 1所構成之CMOS開關、 以及N通道MOS電晶體nl2所構成。對應從外部輸入之 控制信號ENB，控制信號ENB爲Low時，N通道MOS電 晶體nl2會斷開，CMOS開關之P通道MOS電晶體pll -18- (16) 1273540 及N通道MOS電晶體nil會導通，從外部輸入之信號 CKIN會被視爲輸出信號OUT並直接輸出。此外，控制信 號ENB爲High時，CMOS開關之P通道MOS電晶體pll 及N通道MOS電晶體nil會斷開，N通道MOS電晶體 nl2會導通，輸出信號OUT固定爲Low。控制信號ENB 相當於第1圖之正反器SRFFk之QB輸出。此外，輸入信 號CKIN相當於第1圖之時鐘信號SCK或SCKB。此外， φ 輸出信號 OUT相當於第1圖之輸出信號 DSW01、 SWOl、SW02、…。 正反器SRFFk之QB(Q之反轉信號）輸出在k=l時爲 輸出信號DQB1，k = 2、3、…時依序爲輸出信號 QB1、 QB2、…。會輸入從外部輸入之起動脈衝SSP當做第一段 之正反器SRFF1之設定信號。該起動脈衝SSP亦是被輸 入至開關P_ASW1之預先充電用脈衝。此時，亦會經由後 述之重疊防止部31c之延遲電路Delay_Pl及緩衝電路 φ Buffer^Pl 輸入至開關 P_ASW1。 正反器SRFF1之輸出信號DQB1被輸入至開關電路 ' ASW1，正反器SRFF2、SRFF3、…之輸出信號QB1、QB2、 * …則依序被輸入至開關電路AS W2、AS W3、…，而且， 經由後述之取樣部31b所具有之緩衝電路Buffer_S1、 Buffer_S2、…被輸入至取樣部 31b 所具有之開關 V — ASW1、V一ASW2、…。亦即，輸出信號QB 1、QB2、… 會成爲後述之視頻信號VIDEO之取樣之時序脈衝。其 次，後面會進行詳細說明，輸出信號QB1、QB2、…會被 -19- (17) 1273540 先輸入至後述之重疊防止部31c之非或電路NOR 1、 NOR2、…，並經由其被輸入至緩衝電路 Buffer_Sl、 Buffer_S 2、…。 取樣部（寫入電路、預先充電電路）3 lb具有緩衝電路
Buffer SI、Buffer S2.....開關 V ASW1、V ASW2、 — — — — …、以及預先充電電路。預先充電電路具有開關 P —ASW1、P — ASW2、…。利用緩衝電路 Buffer —S1、 p Buffer —S 2.....及開關 V —A S W 1、V —A S W2、…構成寫入 電路。 緩衝電路Buffer_Sn(n= 1、2、…）如第1 5圖所示，係 串聯4個反相電路之緩衝器。該輸入係將前述移位暫存器 31a輸出之輸出信號QBn(n=l、2、…）當做輸入信號之一 之重疊防止部31c所具有之非或電路NORn之各輸出（後 述之 OUT1、OUT2、…）。 第1開關之開關V_ASWn(n=l、2、…）係由：由直 φ 接將輸入信號輸入至閘極（第1控制端子）G之N通道 MOS電晶體（TFT)、及將對輸入信號實施反轉後之信號輸 入至閘極G之P通道MOS電晶體（TFT)所構成之類比開 關；及具有可對P通道MOS電晶體之閘極G所具有之電 容充分實施充放電之能力，用以對上述輸入信號實施反轉 並輸入至閘極G之反相電路；所構成（該反相電路係用以 對上述輸入信號進行反轉並具有緩衝電路Buffer__Sri之部 份機能）。上述類比開關之輸入信號係緩衝電路Buffer_Sn 之輸出信號。 -20- (18) 1273540 各MOS電晶體之閘極G係電容性控制端子，開關 V_ASWn對應閘極之充電電壓來切換導通及斷開。對各開 關 V_ASWn之類比開關之通道路徑之一端同步輸入外部 供應之類比視頻信號（寫入信號）VIDEO。 第2開關之開關P_ASWn(n=l、2、…）係由：由直接 將輸入信號輸入至閘極（第2控制端子）G’之N通道MOS 電晶體、及將對該輸入信號實施反轉後之信號輸入至閘極 g G’之P通道MOS電晶體所構成之類比開關；及具有可 對P通道MOS電晶體之閘極G’所具有之電容充分實施 充放電之能力，用以對上述輸入信號實施反轉並輸入至閘 極G’之反相電路；所構成（該反相電路係用以對上述輸 入信號進行反轉並具有後述之緩衝電路BUffer_Pii之部份 機能）。由前述說明可知，上述類比開關之輸入信號係經 由重疊防止部 31c所具有之延遲電路 Delay_Pl、 Delay —P2、…、及緩衝電路 Buffer__P 1、Buffer —P 2、…輸 φ 出之起動脈衝 SSP、輸出信號 DSW01、SW01、 SW02、…之信號 DSR1、SRI、SR2、…，同時，也是正 反器SRFFk(k = n)之設定信號。 各MOS電晶體之閘極G’係電容性控制端子，開關 P.ASWn對應閘極之充電電壓來切換導通及斷開。對各開 關P_ASWn之類比開關之通道路徑之一端同步輸入外部施 加之預先充電電位PVID。 此外，各開關 V_ASWn之類比開關之通道路徑之另 一端、及各開關P_ASWn之類比開關之通道路徑之另一端 -21 - (19) 1273540 連結至配設於液晶顯示面板之資料信號線（信號供應 線）SLn(n=l、2、…）。液晶顯示面板尙配設著與資料信號 線S L η垂直之掃描信號線〇 l 1、G L 2、…。資料信號線 SLn及掃描信號線GLm(m=l、2、…）之交點形成矩陣狀之 象素 P i X in 一 n (Hi = 1、2、…，η = 1、2、…）。各象奉跑通常 之主動矩陣型液晶顯示裝置相同，具有Ν通道]viOS電晶 體（TFT)、液晶電容、以及補助電容。依特定週期選擇掃 ^ 描丨s號線GLm，選擇期間，使連結於掃描信號線GLm之 象素之MOS電晶體成爲導通。 重疊防止部3 1 c具有脈衝前端除去電路之延遲電路 Delay —PI 、Delay_P2.....緩衝電路 Buffer —P1 、
Buffer —P2.....以及重疊除去電路之非或電路NOR 1、 N O R 2、· · ·。
脈衝前端除去電路會延遲輸入信號之脈衝之產生（前 端）’係用以削除脈衝之前端部份之電路，具有以除去預 φ 先充電用脈衝之前端來確實除去預先充電用脈衝間之重疊 之機能。因此，因可確實避免因爲對未預定同時進行充電 < 之資料信號線亦進行預先充電而出現預先充電電位PVID •之驅動能力不足之情形。 此處之脈衝前端除去電路係使用如第1 6圖所示之延 遲電路Delay_P。延遲電路Delay_P之構成上，係利用反 相電路inv對輸入信號in實施反轉後將其分成2個信 號，一方之信號B直接輸入至非或電路nor，另一方之信 號A則經由以延遲信號爲目的之複數串聯反相電路輸入 -22- (20) 1273540 至非或電路nor。如第17圖之時序圖所示，輸出信號out 之消失（後端）與輸入信號in之脈衝之消失（後端）相同，只 延遲脈衝之產生（前端）。 分別對應從上述移位暫存器3 1 a連結至取樣部3 1 b之 開關P_ASWn之各預先充電用脈衝之輸出線配設著延遲電 路 Delay_Pno 延遲電路Delay_Pl之輸入信號係起動脈衝SSP，延 g 遲電路Delay_P2、Delay_P3、…之輸入信號則依序爲輸 出信號 DSW01、SW01、SW02、…。此外，延遲電路 Delay_Pl、Delay__P2、…之輸出依序爲輸出信號DD01、 DOl、D02、…。各延遲電路Delay_Pn之輸出信號會分別 被輸入至對應之緩衝電路Buffer_Pl、Buffer_P2、…。 各緩衝電路BUffer_Pn係用以對輸入信號實施電流增 幅之電路，如第1 8圖所示，係串聯著複數（圖中爲4個） 反相電路之緩衝器。緩衝電路B u f f e r _ P 1、B u f f e r _ P 2、… φ 之輸出依序爲輸出信號DSR1、SRI、SR2、…。各緩衝電 路Buffer_Pn之輸出信號會分別被輸入至對應之開關 P_ASWn。 重疊除去電路係用以從被輸入至開關V_ASWn之時 序脈衝除去與被輸入至開關P_ASWn之預先充電用脈衝重 疊之部份之電路。因此，即使利用預先充電用脈衝之後端 (消失）及時序脈衝之前端（產生）爲同步之正反器之輸出， 預先充電用脈衝之後端及時序脈衝之前端不會重疊，而可 確實防止配設於各資料信號線SLn之成對之取樣用開關 -23- (21) 1273540 V —ASWn及預先充電用開關P_ASWn同時導通， 避免視頻信號VIDEO及預先充電電位PVID在 線SL上發生衝突的情形。 此外，以規定對應時序脈衝前端之預先充電 端，當然亦與預先充電用脈衝之後端之偏置量相 爲時序脈衝之前端被部份除去之波形，此時，亦 免時序脈衝間之重疊。 ϋ 此處，係使用將時序脈衝之正反器 SRFF3、…之輸出信號QB1、QB2.....及預先 衝之緩衝電路Buffer_Pl、Buffer_P2、…之各輸 信號DSR1、SRI、SR2、…分別視爲輸入信號之 NOR1、NOR2、…。 例如，若爲非或電路NOR1，會輸入正反器 輸出信號 QB1、及緩衝電路 Buffer_Pl之| DSR1。此外，若爲非或電路NOR2，則會輸J • SRFF3之輸出信號QB2、及緩衝電路Buffer„_P2 號 SR1。 非或電路NOR1、NOR2、…之輸出依序爲 OUT1、OUT2、…。各非或電路NORn之輸出信 別輸入至對應之緩衝電路Buffer_Sl、Buffer_S2、 其次，參照第2圖及第3圖之時序圖，針對 之資料信號線驅動器3 1之動作進行說明。此處 擇某一掃描信號線GLm之1期間進行說明。
對第一段之正反器SRFF輸入起動脈衝SSP 且可確實 資料信號 用脈衝後 關，會成 可同時避 SRFF2 、 充電用脈 出之輸出 非或電路 SRFF2 之 奋出信號 人正反器 之輸出信 輸出信號 號會被分 • · · · 〇 上述構成 係針對選 ，可設定 -24- (22) 1273540 第一段之正反器SRFF1並輸出輸出信號DQB1。此外，該 起動脈衝SSP會經由延遲電路Deiay_pi及緩衝電路 Buffer —P1而成爲輸出信號DSR1並被輸出至開關 P一ASW1。因此，開關P-ASW1之類比開關會導通（以下， 以開關導通或斷開來表現），對資料信號線s L丨施加預先 充電電位PVID，而對資料信號線SL1及選取之象素之電 容進行預先充電。此時，因爲配設著非或電路NOR1，開 φ 關V-ASW1會確實斷開，預先充電電位PVID及視頻信號 VIDEO不會在資料信號線sli上發生衝突。 另一方面，移位暫存器31a會依據來自第一段之正反 器SRFF1之輸出信號DQB1使開關電路ASW1成爲導 通，開關電路ASW1則會取得時鐘信號SCK並輸出輸出 信號DSW01。依據該輸出信號DSW01之輸出設定第2段 之正反器SRFF2，並輸出輸出信號QB1。該輸出信號QB1 會經由非或電路NOR1及緩衝電路Buffer_Sl而成爲輸出 φ 信號SMP1，並使開關V_ASW1成爲導通。因此，可對資 料信號線SL1提供視頻信號 VIDEO，並將資料信號線 1 SL 1及象素電容充電至特定電壓。亦即，執行視頻信號 “ VIDEO之取樣，上述特定週期中之各資料信號線依序開 始取樣期間之取樣實效期間（寫入實效期間）。此時，因爲 起動脈衝SSP亦會確實成爲Low，故開關P_ASW1會成爲 斷開，預先充電電位PVID及視頻信號VIDEO不會在資 料信號線SL1上發生衝突。 此外，輸出信號DSW01會經由延遲電路Delay_P2及 -25- (23) 1273540 緩衝電路Buffer_P2而成爲輸出信號SRI，並被輸入至開 關P__AS W2。因此，因爲類比開關P_AS W2成爲導通，視 頻信號VIDEO會被輸出至資料信號線SL1，同時，對資 料信號線SL2及象素電容實施預先充電。 此外，移位暫存器31a會依據輸出信號QB1使開關 ASW2成爲導通，開關ASW2會取得時鐘信號SCKB並輸 出輸出信號SW01。 B 該輸出信號 SW01會成爲正反器SRFF3之設定信 號，同時，也會成爲正反器 SRFF1之重設信號，故 SRFF1之輸出信號DQB1爲Low。因此，開關ASW1爲斷 開。 如此，對資料信號線SLn實施預先充電後，對資料信 號線SLn提供視頻信號 VIDEO並在供應該視頻信號 VIDEO之期間對資料信號線SL(n+l)實施預先充電，依序 重複執行上述動作，可以點順序實施取樣。該動作亦是以 φ 正反器SRFFk及開關電路ASWk將移位暫存器31a中之 時序脈衝依序傳送至後段之正反器SRFF之動作爲準。如 第2圖所示，前後之各取樣之期間會有時鐘信號s cK、 SCKB之半週期份之重複。此時，各取樣期間之時序脈衝 消失（後端）時之象素電容及資料信號線之充電電位會決定 取樣電位。 第3圖係更詳細之時序圖。以對第1線之資料信號·線 S L實施預先充電爲目的之預先充電用脈衝之起動脈衝 SSP被輸入至延遲電路Delay_P1，脈衝前端會被削除而成 -26- (24) Ϊ273540 爲輸出信號DD01。該輸出信號DD01被輸入至緩衝電路 Buffer_Pl，而成爲時序上進一步延遲一定時間之輸出信 號DSR1。該輸出信號DSR1會使開關P_ASW1成爲導 通，而對資料信號線SL1實施預先充電電位PVID之預先 充電。此外，該輸出信號DSR1亦會輸入至非或電路 N0R1，前述非或電路N0R1會被輸入以對第1線之資料 信號線SL實施視頻信號VIDEO之取樣爲目的之時序脈衝 B 之輸出信號QB1。來自非或電路N0R1之輸出0UT1在輸 出信號DSR1爲High之期間會受到規制，而在輸出信號 DSR1爲Low時才成爲High。該輸出信號0UT1被輸入至 緩衝電路Buff er_Sl，而成爲時序上進一步延遲一定時間 之輸出信號SMP1，該輸出信號SMP1使開關V_ASW1成 爲導通，而對資料信號線SL1寫入視頻信號VIDEO。以 下亦相同。 由第3圖可知，因爲只有最後之預先充電用脈衝之輸 φ 出信號DSR1消失後輸出信號SMP1才會產生，故可確實 避免預先充電電位PVID及視頻信號VIDEO在資料信號 線SL1上發生衝突之情形。輸出信號SR1及輸出信號 SMP2、以及輸出信號SR2及輸出信號SMP3亦相同。 此外，檢視輸出信號SMP 1之脈衝之消失及輸出信號 S MP3之脈衝之產生，可知脈衝間不會發生重疊。亦即， 因爲規定相關之預先充電用脈衝之輸出信號SR2消失後 才開始產生後續之輸出信號SMP3之脈衝（前端），故爲該 輸出信號SMP3之脈衝前端被部份削除之形狀。如此，依 -27- (25) 1273540 重 路 Λ八 刖 一 P 衝 預 號 、 此 端 延 路 延 之 路 白 輸 脈 之 據本構成，不但可避免預先充電用脈衝及時序脈衝之 疊，同時可避免時序脈衝間之重疊。 此外，其構成上，爲了除去此種時序脈衝間之重疊 最好能確實除去時序脈衝之前端，亦即，被輸入非或電 NOR之最後之預先充電用脈衝之後端應與時序脈衝之 端重疊。 依據本實施形態之構成，因爲來自延遲電路Delay φ 之輸出信號DDOl、D01、…會被以實施預先充電用脈 之電流增幅爲目的之緩衝電路Buffer_P延遲，最後之 先充電用脈衝之緩衝電路Bnffer_P所輸出之輸出信 DSR1、SR1、…之後端會有效地與輸出信號 QB1 QB2、…之前端重疊，而確實除去時序脈衝之前端。 外，延遲電路Del ay_P之設計上，雖然極力減少信號後 之延遲，然而，因爲信號只要通過電路就必然會發生 遲，加上緩衝電路Buffer_P所導致之延遲，故延遲電 φ Delay_P所導致之延遲亦有利於除去時序脈衝間之重疊。 此外，輸入至非或電路NOR之預先充電用脈衝之 ' 遲量不足以利用除去時序脈衝之前端來防止時序脈衝間 •重疊時，亦可在延遲電路 Delay_P之前或緩衝電 Buffer_P之前追加延遲用反相電路，或者，亦可在將來 緩衝電路Buffer_P之輸出信號DSR1、SRI、SR2、… 入至非或電路N OR之輸出線追加延遲用反相電路。 此外，若預先充電用脈衝或時序脈衝之前端與時序 衝之後端重疊，對顯示會產生很大的影響。亦即，脈衝 -28- (26) 1273540 前端係代表開關P —ASW或開關 V —ASW之開路，開關 P一ASW及V —ASW開關爲開路時，因爲資料信號線SL當 未進行充分充電，開關P_ASW及V —ASW成爲開路之瞬 間，與資料信號線S L間存在電容時，會導致較大之電位 變動。因此，上述延遲電路Delay-P除了具有防止預先充 電用脈衝間重疊之機能，尙具有防止預先充電用脈衝之前 端及時序脈衝之後端重疊之機能。 • 此外，依據本資料信號線驅動器3 1之構成，由第3 圖可知，因爲延遲各預先充電用脈衝之輸出信號DSR1、 S R 1、…之前端’預先充電用脈衝間不會出現重疊，因 此’可確實避免未預定同時進行充電之資料信號線SL亦 連結至預先充電電位PVID而導致預先充電電源之驅動能 力不足之情形，依據本構成，可確實地逐一針對資料信號 線SL實施預先充電。 此外，前面所述之取樣實效期間係開始取樣至對最後 # 段之資料信號線驅動器SL結束取樣爲止之期間，對於該 期間中處於非實施取樣期間之資料信號線之預先充電，係 利用開關電路AS Wk取得不同於時序脈衝之從其他供應源 輸入之時鐘信號SCK、SCKB並輸出而對控制端子（閘極 〇’）進行充電並使開關？_八3^¥11(11 = 1^+1)成爲導通之方式 來實施。爲了在取樣實效期間隨時實施此種預先充電，開 關電路AS Wk之總數等於取樣實效期間實施預先充電之資 料信號線SL之數。取樣實效期間外實施之預先充電（例 如，對資料信號線LS 1之預先充電）則不一定要使用此種 -29- (27) 1273540 開關電路。 此外，在對資料信號線SL實施視頻信號VIDEO之取 樣之期間，可對其他資料信號線S L實施之預先充電。此 外’因爲供應取樣之時序脈衝之系統與供應用以執行預先 充電之信號之系統係分開，開關V_ASW之控制信號電路 及P_ASW之控制信號電路不會出現共用的情形。因此， 可避免以下之情形，亦即，預先充電所導致之流過資料信 ϋ 號線SL之大電流經由開關p_ASW之電容性控制端子（閘 極G’ ）而使當時執行寫入之資料信號線SL之視頻信號 VIDEO之電位產生波動。 (實施形態2) 其次，參照第4圖及第5圖，針對本發明之其他實施 形態進行說明。此外，爲了說明上之方便，具有與前述實 施形態1所述之構成要素相同機能之構成要素附與相同符 φ 號並省略其說明，只針對相異處進行說明。 本實施形態之顯示裝置之驅動電路係液晶顯示裝置之 資料信號線驅動器。第4圖係此種資料信號線驅動器3 2 之構成。 資料信號線驅動器32具有移位暫存器32a、取樣部 32b、以及重疊防止部32c。 移位暫存器32a及重疊防止部32c與第1圖之移位暫 存器3 1 a及重疊防止部3 2 c之構成相同，只有取樣部3 2 b 之構成不同。具體而言，第1圖之取樣部3 1 b之第1線之 -30- (28) 1273540 資料信號線s L 1之輸入側進一步配設著連結著虛擬象素 Pixm —D(m=l、2、· ·）之虛擬資料信號線D S L，而且，亦 同時配設著對應其之緩衝電路Buffer_SD。其次，第1圖 之移位暫存器31a未利用之第一段之正反器SRFF1之輸 出信號 DQB1會經由反相電路輸入至該緩衝電路 Buffer_SD 〇 此種構成之資料信號線驅動器3 2最適合使用於具有 φ 虛擬資料信號線及象素之顯示裝置之驅動電路。此外，虛 擬之象素因爲通常係配設於被稱爲黑色矩陣之遮光體之 下，該象素之顯示不會顯現於畫面。因此，無需對虛擬象 素及資料信號線DSL實施預先充電。 第5圖係上述構成之資料信號線驅動器3 2之動作時 序圖。信號傳送之原理與第1圖相同，故省略詳細說明。 此外，上述實施形態1、2之各資料信號線驅動電路 之資料信號線驅動器31、32，其移位暫存器31a、32a之 φ 開關電路ASW1、ASW2、…之構成上，亦可具有由具有 第6圖所示之相位差檢測部23及波形時序整形部24之輸 ’入控制電路22所構成之移位暫存器31a’、32a’。 ~ 相位差檢測部23係用以從輸入至下一段之正反器 SRFF之時鐘信號（SCK或SCKB)之波形除去與其他時鐘信 號波形（SCKB或SCK)重疊之部份並產生重疊除去時鐘信 號。此處，相位差檢測部23係檢測時鐘信號SCK及時鐘 信號SCKB之波形，析出時鐘信號SCK及時鐘信號SCKB 未重疊之波形，並將其視爲新時鐘信號（重疊除去時鐘信 •31 - (29) 1273540 號）。 相位差檢測部23之奇數段及偶數段所產生之時鐘信 號不同，奇數段用之相位差檢測部23a將輸出信號A1、 A3、…當做奇數段用之時鐘信號輸出。輸出信號 A1、 A3、…係從時鐘信號SCK除去時鐘信號SCK及時鐘信號 SCKB皆爲High之偏離部份所得到之信號。偶數段用之 相位差檢測部23b將輸出信號A2、A4、…當做偶數段用 φ 之時鐘信號輸出。輸出信號A2、A4、…係從時鐘信號 SCKB除去時鐘信號SCK及時鐘信號SCKB皆爲High之 偏離部份所得到之信號。以此方式產生新時鐘信號時，奇 數段用之時鐘信號之輸出信號A1、A3、…及偶數段用之 時鐘信號輸出信號A2、A4、…爲Hig,,h期間不會重疊之信 號。 波形時序整形部24在對應之正反器SRFF之輸出信 號QB爲Low期間，會析出對應之相位差檢測部23所產 φ 生之新時鐘信號之輸出信號A(A1、A2、A3、…）例如爲 High之期間並產生輸出信號X(X1、X2、…），奇數段及 < 偶數段爲相同構成。波形時序整形部24之輸出信號 • X(X1、X2、…）分別會成爲下一段之正反器SRFF之設定 信號，而且，會取代輸出信號DSWOl、SW01、…而被輸 入至第1圖或第4圖之重疊防止部31c、32c之脈衝前端 除去電路之延遲電路 Delay_P2、Delay__P3、…。此外， 輸出信號X(X1、X2、…）亦會分別被視爲重設信號並輸入 至上一段之正反器SRFF，而重設上一段之正反器SRFF。 -32- (30) 1273540 利用具有此種輸入控制部22之移位暫存器3 1a’ 、 32a’之構成，例如在時鐘信號SCK、SCKB出現相位偏 離而存在時鐘信號 SCK及SCKB重疊之期間時，由設 定·重設型正反器SRFF所構成之移位暫存器亦不會出現 錯誤動作而能正常運作。 (實施形態3) B 以下，參照第7圖、第8圖、以及第19圖〜第21 圖，針對本發明之另一其他實施形態進行說明。此外，具 有與前述實施形態1、2所述之構成要素相同機能之構成 要素附與相同符號並省略其說明。 本實施形態之顯示裝置之驅動電路係液晶顯示裝置之 資料信號線驅動器。第7圖係此種資料信號線驅動器3 3 之構成。 資料信號線驅動器3 3具有移位暫存器3 3 a、取樣部 φ 33b、以及重疊防止部Be。 重疊防止部3 3 c及取樣部3 3 b與第1圖之重疊防止部 3 1 c及取樣部3 1 b之構成相同，只有移位暫存器3 3 a之構 成不同。 移位暫存器33a具有第1圖之正反器SRFFk(k=l、 2、…）、及位準移位器電路 LSDO、LSD1、LSI、 LS2、…。位準移位器電路LSD1、LSI、LS2、…係用以 依序置換第1圖之開關電路ASW1、ASW2、ASW3、…。 位準移位器電路L S D 1、L S 1、L S 2、…皆具有相同構成， -33- (31) 1273540 被輸入正反器之Low之QB輸出時，取得時鐘信號SCK、 SCKB，並利用其實施位準移位。位準移位器電路LSD1、 LS2、LS4、…係實施時鐘信號SCK之波形之位準移位， 位準移位器電路L S D 0、L S 1、L S 3、…係實施時鐘信號 SCKB之波形之位準移位。其次，位準移位器電路 LSD1、LSI、LS2分別依序將輸出信號 DLS01、L01、 L S Ο 2、…（預先充電用脈衝）當做位準移位之結果並進行輸 • 出。該輸出信號分別成爲下一段之正反器之設定信號。 此外，位準移位器電路LS D0係以執行被輸入至第一 段之正反器之起動脈衝SSP之位準移位爲目的而被輸入起 動脈衝SSP、SSPB之位準移位器電路。起動脈衝SSPB係 起動脈衝SSP之反轉信號。位準移位器電路LSD0執行起 動脈衝SSP之位準移位並輸出輸出信號DLS02。 亦即，本實施形態之資料信號線驅動器3 3最適合使 用於從外部輸入之時鐘信號SCK、SCKB或起動脈衝信號 φ SSP之信號之電壓位準較低之顯示裝置之驅動電路。 重疊防止部3 3 c之內部構成與第1圖之重疊防止部 ^ 3 1 c相同。此外，取樣部3 3 b之內部構成亦與第1圖之取 •樣部 3 1 b相同。因此，移位暫存器3 3 a之輸出信號 DLS02、 DLSOl、 LSOl、 LS02、…依序經由延遲電路 Delay — PI、Delay_P2、De 1 ay_P3、…、及緩衝電路 Buffer — PI、Buffer — P2、Buffer — P3、…而成爲輸出信號 DSR1、SRI、SR2、…，並成爲開關 P —ASW1、P_ A S W2、 P__ASW3、…之輸入信號。此外，該輸出信號 DSR1、 -34- (32) 1273540 SRI、SR2、…會被輸入至對應之非或電路 NOR1、 NOR2、··。資料信號線SLn(n=l、2、…）、掃描信號線 SLm(m=l、2、…）、以及象素 Pixm一n(m=l、2、…、 n=l、2、…）係與第1圖相同。 此處，參照第1 9圖，針對可當做位準移位器電路 LSDO、LSD1、LSI、LS2、…使用之位準移位器電路實例 進行說明。第1 9圖係位準移位器電路之一實例構成之電 g 路圖。 位準移位器電路在從外部輸入之控制信號ENB爲 Low時，從外部取得時鐘信號SCK、SCKB，將對時鐘信 號SCK實施位準移位所得到之信號當做輸出信號OUT並 輸出。控制信號ENB相當於第7圖之正反器之QB輸出。 此外，輸出信號 OUT係相當於第 7圖之輸出信號 DLSO1、LSO1、LS02、…。 然而，位準移位器電路爲位準移位器電路LSD0時， φ 會取得起動脈衝 SSP、SSPB而非取得時鐘信號 SCK、 SCKB，將對時鐘信號SSP實施位準移位所得到之信號當 做輸出信號OUT並輸出。 第1 9圖之位準移位器電路對應來自外部之控制信號 ENB來控制動作，控制信號ENB爲Low時開始執行動 作。此外，本位準移位器電路在控制信號ENB爲High 時，會隨時輸出Low之輸出信號OUT。 以下，參照第1 9圖之記號及第20圖之時序圖，針對 上述位準移位器電路之動作進行說明。第20圖係上述位 •35- (33) 1273540 準移位器電路之輸入信號、節點之信號、以及輸出信號之 波形之時序圖。 如第20圖之時序圖所示，控制信號ENB爲Low，若 時鐘信號SCK爲High，對應利用反相電路INV3對控制 信號ENB實施反轉所得到之反轉信號，使p通道MOS電 晶體p3、p4成爲斷開，而使N通道MOS電晶體nl、n2 成爲導通。此時，若時鐘信號SCK爲High，則會利用P g 通道MOS電晶體pi、p2及N通道MOS電晶體n3、n4經 由P通道MOS電晶體p2對節點a輸入High之信號，節 點a會成爲High。其次，若時鐘信號SCK爲Low，會經 由N通道MOS電晶體π4對節點a輸入Low之信號，節 點a會成爲Low。節點a之各狀態（High或Low)由反相電 路INV1、INV2傳送至位準移位器電路之輸出端，並將其 視爲輸出信號OUT進行輸出。該信號會成爲經過位準移 位之時鐘信號S C K而出現於輸出端。此時，因爲會對連 φ 結著ENB之N通道MOS電晶體n5之閘極輸入Low之信 號，N通道MOS電晶體n5處於斷開。 其次，若控制信號ENB爲High，對應利用反相電路 INV3對控制信號ENB實施反轉所得到之反轉信號，使p 通道MOS電晶體p3、p4成爲導通，另一方面，使N通道 MOS電晶體nl、n2成爲斷開。此時，電源Vcc經由P通 道MOS電晶體p3、p4對P通道MOS電晶體PI、p2之閘 極輸入電源電壓VCC。因此，p通道MOS電晶體pi、p2 處於斷開’來自電源VCC之電流路徑消失。此外，因爲 -36- (34) 1273540 對連結著ENB之N通道MOS電晶體n5之閘極輸入High 之信號，N通道MOS電晶體n5處於導通，節點a成爲 Low。因此，上述位準移位器電路之輸出信號OUT爲 L o w。因此，即使輸入電位振幅低於電源電壓v C C之時鐘 信號SCK，上述位準移位器電路之輸出信號0UT亦爲 Low。此外，控制信號ENB爲High時，因爲來自電源 VCC之電流路徑消失，可抑制不必要之電力消耗。 φ 此外，雖然未針對動作進行說明，然而，具有第21 圖之構成之位準移位器電路亦可獲得與第19圖之位準移 位器電路相同之效果。此外，第21圖係位準移位器電路 之其他實例構成之電路圖。 第8圖之時序圖係上述構成之資料信號線驅動器3 3 之動作。輸入起動脈衝SSP、SSPB後，位準移位器電路 LSD0執彳了該位準移位並輸出輸出信號DLS02。因此，除 了正反器SRFF1輸出輸出信號DQB1以外，起動脈衝SSP φ 亦會被輸入至開關P_ASW1。因此，開關P_ASW1處於導 通，而對資料信號線SL1施加預先充電電位PVID。因 此，對資料信號線SL 1及選取之象素之電量實施預先充 電。此時’開關V_ASW1因爲非或電路NOR1而確實處於 斷開狀態，預先充電電位PVID及視頻信號VIDEO不會 在資料信號線SL 1上發生衝突。 此外，位準移位器電路LSD 1會因爲被輸入輸出信號 DQB1而取得時鐘信號SCk、SCKB，對時鐘信號SCK實 施位準移位並輸出輸出信號DLS01。輸出信號DLS01會 -37- (35) 1273540 成爲正反器SRFF2之設定信號，正反器SRFF2則輸出輸 出信號QB1。位準移位器電路LSI會因爲被輸入輸出信 號QB1而取得時鐘信號SCKB、SCK，對時鐘信號SCKB 實施位準移位並輸出輸出信號l S 01。此外，輸出信號 QB1會被視爲時序脈衝而經由緩衝電路使開關 V_ASW1成爲導通。因此，可以對資料信號線sli提供視 頻信號VIDEO，而將資料信號線SL1及象素電容充電至 φ 特定電壓。亦即，開始執行視頻信號VIDEO之取樣，而 依序使上述特定週期中之各資料信號線處於取樣期間之取 樣實效期間。 此時，因爲輸出信號DSR1已經確實成爲Low，故開 關P_ASW1處於斷開，預先充電電位PVId及視頻信號 VIDEO不會在資料信號線SL1上發生衝突。此外，因爲 輸出信號 SR1使開關P_ASW2處於導通，視頻信號 VIDEO會被輸出至資料信號線SL1，同時，對資料信號線 φ SL2及象素電容實施預先充電。另一方面，因爲輸出信號 LSOl會成爲正反器SRFF1之重設信號，故SRFF1之輸出 < 信號DQB1爲High。因此，位準移位器電路LSD1會停止 f 位準移位動作。 此外’若使用互相串聯之D正反器當做用以構成移 位暫存器之正反器，爲了控制如上所述之位準移位器電路 之動作之執行及停止，必須使用各段之D正反器之輸入 信號及輸出信號之雙方。相對於此，本實施形態之移位暫 存器3 3 a因爲使用設定.重設型正反器，故控制位準移位 -38- (36) 1273540 器電路之動作之執行及停止只需使用上一段之正反器之輸 出信號，而可實施構成之簡化。 (實施形態4) 以下，參照第9圖及第10圖，針對本發明之其他實 施形態進行說明。此外，爲了說明上之方便，具有與前述 實施形態1〜3所述之構成要素相同機能之構成要素附與 相同符號並省略其說明，只針對相異處進行說明。 本實施形態之顯示裝置之驅動電路係液晶顯示裝置之 資料信號線驅動器。第9圖係此種資料信號線驅動器34 之構成。 資料信號線驅動器34具有移位暫存器34a、取樣部 34b、以及重疊防止部34c。 移位暫存器3 4a及重疊防止部34c與第7圖之移位暫 存器3 3 a及重疊防止部3 3 c之構成相同，只有取樣部3 4b 之構成不同。具體而言，第7圖之取樣部3 3b之第1線之 資料信號線SL 1之輸入側進一步配設著連結著虛擬象素 Pixm_D(m=l、2、…）之虛擬資料信號線D S L，而且，亦 同時配設著對應其之緩衝電路Buffer__SD。其次，第7圖 之移位暫存器33a未利用之第一段之正反器SRFFi之輸 出信號 DQB1會經由反相電路輸入至該緩衝電路 Buffer SD。 有虛 具 ， 於外 用此 使 。 合路 適電 最動 區 4 3 I 之 器置 動裝 驅示 線顯 號之 信素 料象 資及 之線 成號 構信 種料 此資 擬 虛 -39- (37) 1273540 擬之象素因爲通常係配設於被稱爲黑色矩陣之遮光體之 下，該象素之顯示不會顯現於畫面。因此，無需對虛擬象 素Pixm —D及資料信號線DSL實施預先充電。 第1 0圖係上述構成之資料信號線驅動器3 4之動作時 序圖。信號傳送之原理與第7圖相同，故省略詳細說明。 (實施形態5 ) p 以下，參照第1 1圖，針對本發明之另一其他實施形 態進行說明。此外，具有與前述實施形態1〜4所述之構 成要素相同機能之構成要素附與相同符號並省略其說明。 第1 1圖係本實施形態之顯示裝置液晶顯示裝置1之 構成。 液晶顯示裝置1係以點順序執行象素之交流驅動之主 動矩陣型液晶顯示裝置，具有：具有配設成矩陣狀之象素 Pix之顯示部2 ;用以驅動各象素Pix之資料信號線驅動 # 器3及掃描信號線驅動器4 ;控制電路5 ;資料信號線 SL···;以及掃描信號線GL···。若控制電路5產生用以表 示各象素Pix之顯示狀態之視頻信號VIDEO，則依據該視 頻信號VIDEO顯示圖像。 此處之顯示部 2係與實施形態1至 4所述之
Plxm^n(m=l > 2.....n=l、2、…）及虛擬之象素相同。 資料信號線驅動器3使用實施形態1至4所述之資料信號 線驅動器3 1〜3 5之其中任一個。資料信號線驅動器3之 移暫存器3a及取樣SD(寫入電路、預先充電電路）3b相 -40- (38) 1273540 當於實施形態1至4所述之移位暫存器3 la〜34a及取樣 SD31b〜34b 。 此外，掃描信號線驅動器4係以線順序驅動實施形態 1至4所述之掃描信號線GLn並用以選擇分別連結於其之 象素之MOSFET(TFT)之電路。此外，掃描信號線驅動器4 具有以傳送依線順序執行掃描信號線GL之選擇之時序信 號爲目的之移位暫存器4a。 ϋ 爲了減少製造步驟、配線電容、以及配線電阻，上述 顯示部2、資料信號線驅動器3、以及掃描信號線驅動器 4係配設於同一基板上。此外，爲了累積較多之象素Pix 來擴大顯示面積，上述顯示部2、資料信號線驅動器3、 以及掃描信號線驅動器4係由形成於玻璃基板上之多晶矽 薄膜電晶體所構成。此外，使用通常之玻璃基板（畸變點 爲6 0 0度以下之玻璃基板）時，應避免畸變點以上之處理 所導致之反翹或撓曲，而以600度以下之處理溫度製造上 φ 述多結晶薄膜矽電晶體。 此外，控制電路5產生時鐘信號SCK、SCKB、起動 脈衝SSP、預先充電電位PVID、以及視頻信號VIDEO並 輸出至資料信號線驅動器3。此外，控制電路5會產生時 鐘信號GCK、起動脈衝GSP、以及信號GPS並輸出至掃 描信號線驅動器4。 依據上述構成，液晶顯示裝置1可獲得實施形態1至 4所述之效果，實現高顯示品質之顯示。 此外，本發明之顯示裝置並未限定爲液晶顯示裝置， -41 - (39) 1273540 可以爲有機EL顯示裝置等，只要爲必須實施配線電 充電之顯示裝置皆可。 (實施形態6) 以下，參照第1 2圖及第1 3圖，針對本發明之另 他貫施形態進行說明。此外，具有與前述實施形態 所述之構成要素相同機能之構成要素附與相同符號並 _ 其說明。 前述實施形態1〜4之顯示裝置之驅動電路係依 複數資料信號線執行寫入之所謂點順序驅動方式之驅 路。例如，以實施形態1之顯示裝置之驅動電路爲例 以控制取樣用開關V_ASW之導通·斷開之移位暫存 輸出QB、針對用以構成移位暫存器之正反器SRFF 一段之設定信號、以及用以控制預先充電用開關 之導通·斷開之信號SR，已分別針對1系統之開關 φ 事例進行說明，然而，如第1 2圖所示，對於RGB信 3系統皆可利用本發明來進行取樣。 此外，如第1 3圖所示之在複數系統中將視頻信 以相展開並延遲視頻信號之取樣週期者亦適用本發明 外，爲了簡化圖面之作成，預先充電用開關及本取樣 關係以不同於第1 2圖之記號來表示，然而，實際上 可使用與第12圖相同之物。同樣的，移位暫存器不 與第12圖不同之物，實際上，亦可以爲與第12圖相 構成。但是，緩衝器群必須具有相對於預先充電及取 容之 一其 1〜5 省略 序對 動電 ，用 器之 之下 AS W 相關 號之 號予 。此 用開 ，亦 必爲 同之 樣之 -42- (40) 1273540 系統數之充分驅動能力。 此處，如第12圖及第13圖所示，以i(i爲2以上之 整數）條信號供應線爲1單位、對i系統實施取樣時，利 用來自正反器之時序脈衝，不但可依序使各單位色之單位 內之取樣用開關同時形成導通，同時，具有對應單位數之 開關電路，並依序使各單位之單位內之預先充電用開關同 時形成導通。基本動作係與1系統時相同，不同之處爲同 ϋ 時使複數個取樣用開關及預先充電用開關形成導通。 此外，本發明並未受限於第1 2圖及第1 3圖之形態， 實施形態1至4之顯示裝置之驅動電路亦可應用於如第 12圖及第13圖所示之具有複數之預先充電及取樣之系統 數。. ·' 本發明之第1顯示裝置之驅動電路係配設著：具有針 對配設於顯示裝置之複數之各信號供應線之第1開關，利 用各上述第1開關之導通將寫入信號寫入至各上述信號供 Φ 應線之寫入電路；具有複數段之正反器，依序輸出以導通 上述第1開關爲目的之時序脈衝之移位暫存器；以及具有 針對上述各信號供應線之第2開關，利用各上述第2開關 之導通對各上述信號供應線實施預先充電之預先充電電 路；之顯示裝置之驅動電路，其特徵爲’上述移位暫存器 以對應正在執行寫入之預先充電之上述信號供應線之方 式，具有複數脈衝信號供應電路，用以在從上述正反器輸 出之上述時序脈衝被輸入時，會取得該時序脈衝以外之其 他時鐘信號，並將與該時鐘信號爲同步之脈衝信號視爲預 -43- (41) (41)1273540 先充電用脈衝且輸出至對應未執行寫入之特定之上述信號 供應線之上述第2開關而使該第2開關形成導通，而且， 上述時序脈衝之各輸出線具備用以從提供給該輸出線之上 述時序脈衝除去與以對利用該時序脈衝執行寫入之上述信 號供應線實施預先充電爲目的之上述預先充電用脈衝之重 疊部份之重疊除去電路。 依據上述構成，寫入電路之第1開關會因爲正反器輸 出寫入信號之寫入時序脈衝而導通，而且，預先充電電路 之第2開關會因爲脈衝信號供應電路取得時序脈衝以外之 其他時鐘信號並輸出而導通。 寫入實效期間係各信號供應線執行寫入之期間，然 而，正反器若輸出時序脈衝，則被輸入該上一段之正反器 所輸出之時序脈衝之脈衝信號供應電路所取得並輸出之時 鐘信號，會執行非寫入期間之特定信號供應線之預先充 電。 如此，對信號供應線寫入寫入信號之期間，可對其他 信號供應線實施預先充電。此外，因爲供應寫入時序脈衝 之系統、及供應用以執行預先充電之信號之系統係分離， 可避免因爲預先充電而流過信號供應線之較大電流經由第 1開關及第2開關之電容性控制端子而使當時執行寫入之 信號供應線之寫入信號之電位產生波動。其次，依據上述 構成，配設於上述時序脈衝之各輸出線之重疊除去電路， 會從提供給各輸出線之上述時序脈衝，除去與以對利用該 時序脈衝執行寫入之信號供應線實施預先充電爲目的之預 -44- (42) 1273540 先充電用脈衝之重疊部份。因此，如上述專利文獻2之構 成所示，即使利用預先充電用脈衝之後端（消失）及時序脈 衝之前端（產生）爲同步之正反器之輸出’預先充電用脈衝 之後端及時序脈衝之前端不會重疊，可確實防止分別配設 於各信號供應線之成對之取樣用之第1開關及預先充電用 之第2開關同時導通，故可確實施避免寫入信號及預先充 電電位在信號供應線上發生衝突。 g 此外，因爲時序脈衝間之重疊亦會導致視頻信號線之 電位波動，而導致顯示均一性降低等使圖像品質變差，然 而，如上所述，以對應之預先充電用脈衝之後端規定時序 脈衝之前端，亦會依據預先充電用脈衝之後端之偏置量而 定，會成爲時序脈衝之前端被部份除去之波形’此時’亦 可同時避免時序脈衝間之重疊。 因此，可提供一種顯示裝置之驅動電路，內部具有預 先充電電路且以驅動能力較小之預先充電電源對信號供應 φ 線實施預先充電時，可擁有最小必要之移位暫存器之段 數、及確實避免預先充電電位及視頻信號在信號供應線上 發生衝突。 本發明之第2顯示裝置之驅動電路係配設著：具有針 對配設於顯示裝置之複數之各信號供應線之第1開關，利 用各上述第1開關之導通將寫入信號寫入至各上述信號供 應線之寫入電路；具有複數段之正反器，依序輸出以導通 上述第1開關爲目的之時序脈衝之移位暫存器；以及具有 針對上述各信號供應線之第2開關，利用各上述第2開關 -45- (43) 1273540 之導通對各上述信號供應線實施預先充電之預先充電電 路；之顯示裝置之驅動電路，其特徵爲，上述移位暫存器 以對應正在執行寫入之預先充電之上述信號供應線之方 式’具有複數脈衝信號供應電路，用以在從上述正反器輸 出之上述時序脈衝被輸入時，會取得該時序脈衝以外之其 他時鐘信號，並將與該時鐘信號爲同步之脈衝信號視爲預 先充電用脈衝且輸出至對應未執行寫入之特定之上述信號 φ 供應線之上述第2開關而使該第2開關形成導通，而且， 上述預先充電用脈衝之各輸出線具備用以除去供應給該輸 出線之上述預先充電用脈衝之前端之脈衝前端除去電路， 同時，上述時序脈衝之各輸出線具備用以從提供給該輸出 線之上述時序脈衝除去與以對利用該時序脈衝執行寫入之 上述信號供應線實施預先充電爲目的之上述預先充電用脈 衝之重疊部份之重疊除去電路。 亦即，上述第1顯示裝置之驅動電路之構成上，預先 φ 充電用脈衝之各輸出線進一步具有用以除去提供給該輸出 線之預先充電用脈衝之前端之脈衝前端除去電路，而且， > 會對上述重疊除去電路輸入該前端已被除去之預先充電用 > 脈衝。 依據此構成，因爲脈衝前端除去電路會除去預先充電 用脈衝之前端，即使預先充電用脈衝之前端·後端出現落 後的情形，亦不會發生預先充電用脈衝間之重疊。結果， 除了具有前述第1顯示裝置之驅動電路之作用以外，可確 實避免對不應同時進行充電之信號供應線實施預先充電而 -46 - (44) 1273540 出現預先充電電源之驅動能力不足之情形。 上述第1、第2顯示裝置之驅動電路之特徵，亦可以 爲如下所示，亦即，上述正反器係設定·重設型正反器， 各上述脈衝信號供應電路亦會輸出上述脈衝信號當做輸出 上述時序脈衝之上述正反器之下一段之上述正反器之設定 信號。 此外，上述第1、第2顯示裝置之驅動電路之特徵， φ 亦可以爲如下所示，亦即，上述脈衝信號供應電路係開關 電路、或上述脈衝信號供應電路係位準移位器電路。 上述脈衝信號供應電路由開關電路所構成時，具有可 縮小電路規模之優點，上述脈衝信號供應電路爲位準移位 器電路時則具有下述優點，亦即，即使因爲外部輸入之信 號之振幅小於移位暫存器之驅動電壓而無法直接以該振幅 使移位暫存器執行正常動作時，位準移位器電路亦可利用 對輸入之信號實施位準移位而使移位暫存器正常執行動 • 作。 此外，上述第1、第2顯示裝置之驅動電路之特徵亦 可以爲如下所示，亦即，上述時序脈衝之各上述輸出線及 ’上述信號供應線之數係互相對應，除了依序使各上述第1 開關導通以外，尙具有對應上述信號供應線之數之上述脈 衝信號供應電路並依序使上述第2開關導通。 如此，可提供如下所示之顯示裝置之驅動電路，亦 β口，針對利用來自正反器之時序脈衝依序對各信號供應線 執行寫入之所謂點順序驅動方式之驅動電路，使其內部具 -47- (45) 1273540 有利用開關電路以點順序方式控制信號供應線之導通之預 先充電電路，在利用驅動能力較小之充電電源對信號供應 線實施預先充電時，可擁有最小必要之移位暫存器之段 數、及確實避免預先充電電位及視頻信號在信號供應線上 發生衝突。 此外，上述第1、第2顯示裝置之驅動電路之特徵， 係上述時序脈衝之各上述輸出線與i(i爲2以上之整數）條 p 上述信號供應線爲1單位之群組數係互相對應，不但可依 序使各群組之上述群組內之各上述第1開關同時導通，同 時，具有對應上述群組數之上述脈衝信號供應電路，且可 依序使各上述群組之上述群組內之上述第2開關同時導 通。 丨 如此，可提供如下所示之顯示裝置之驅動電路，亦 即，針對利用來自正反器之時序脈衝依序同時對複數條信 號供應線執行寫入之所謂多點同時驅動方式之驅動電路， φ 使其內部具有利用開關電路以多點同時方式控制信號供應 線之導通之預先充電電路，在利用驅動能力較小之充電電 源對信號供應線實施預先充電時，可擁有最小必要之移位 暫存器之段數、及確實避免預先充電電位及視頻信號在信 號供應線上發生衝突。 此外，本發明之顯示裝置係具有··複數之象素；對應 上述象素配設之當做複數信號供應線使用之資料信號線及 複數信號供應線使用之掃描信號線；用以將當做寫入信號 使用之視頻信號寫入上述資料信號線及上述象素之資料信 -48 - (46) 1273540 號線驅動器；以及以選擇寫入上述視頻信號之象素爲目 的，用以將當做寫入信號使用之寫入上述掃描信號線之掃 描信號之掃描信號線驅動器；之顯示裝置，其特徵爲，將 上述資料信號線驅動器當做上述其一顯示裝置之驅動電路 使用。 依據上述發明，資料信號線驅動器之內部具有預先充 電電路，以驅動能力較小之預先充電電源對信號供應線實 φ 施預先充電時，可擁有最小必要之移位暫存器之段數、及 確實避免預先充電電位及視頻信號在信號供應線上發生衝 突。因此，可提供顯示均一性提高之顯示品質較佳之顯示 裝置。 本發明之第1顯示裝，置之驅動電路之構成如上所示， 上述移位暫存器以對應正在執行寫入之預先充電之上述信 號供應線之方式，具有複數脈衝信號供應電路，用以在上 述正反器所輸出之上述時序脈衝被輸入時，會取得該時序 φ 脈衝以外之其他時鐘信號，將與該時鐘信號爲同步之脈衝 信號視爲預先充電用脈衝，輸出至對應未執行寫入之特定 ^ 之上述信號供應線之上述第2開關而使該第2開關形成導 •通，而且，上述時序脈衝之各輸出線具有：用以從提供給 該輸出線之上述時序脈衝除去與以利用該時序脈衝對執行 寫入之上述信號供應線實施預先充電爲目的之上述預先充 電用脈衝之重疊部份之重疊除去電路。 因此，具有可提供如示之顯示裝置之驅動電路之效 果，亦即，內部具有預先充電電路且以驅動能力較小之預 -49- (47) 1273540 先充電電源對信號供應線實施預先充電時，可擁有最小必 要之移位暫存器之段數、及確實避免預先充電電位及視頻 信號在信號供應線上發生衝突。 本發明之顯示裝置之構成如上所示，係具有：複數之 象素；對應上述象素配設之當做複數信號供應線使用之資 料信號線及當做複數信號供應線使用之掃描信號線；用以 將當做寫入信號使用之視頻信號寫入上述資料信號線及上 φ 述象素之資料信號線驅動器；以及以選擇寫入上述視頻信 號之象素爲目的，用以將當做寫入信號使用之掃描信號寫 入上述掃描信號線之掃描信號線驅動器；之顯示裝置，將 上述資料信號線驅動器當做上述其中任一顯示裝置之驅動 電路使用。 因此，資料信號線驅動器之內部具有預先充電電路， 以驅動能力較小之預先充電電源對信號供應線實施預先充 電時，可擁有最小必要之移位暫存器之段數、及確實避免 φ 預先充電電位及視頻信號在信號供應線上發生衝突，而具 有可提供顯示均一性提高之顯示品質較佳之顯示裝置之效 ，果。 β 可應用於圖像顯示裝置等之顯示裝置之資料信號線驅 動電路等。 發明之詳細說明所示之具體實施形態及實施例，只是 爲了說明本發明之技術內容，不能以狹義之解釋來使本發 明受限於該具體例，只要在本發明之精神及其記載之專利 申請範圍內，可進行各種變更。 -50- (48) 1273540 【圖式簡單說明】 第1圖係本發明第1實施形態之資料信號線驅動器構 成之電路方塊圖。 第2圖係第1圖之資料信號線驅動器之動作相關信號 之時序圖。 第3圖係第1圖之資料信號線驅動器之動作相關信號 p 之更詳細之時序圖。 第4圖係本發明第2實施形態之資料信號線驅動器構 成之電路方塊圖。 第5圖係第4圖之資料信號線驅動器之動作相關信號 之時序圖。 第6圖係具有用以取代開關電路之其他構成之脈衝信 號供應電路之資料信號線驅動器構成之電路方塊圖。 第7圖係本發明第3實施形態之資料信號線驅動器構 φ 成之電路方塊圖。 第8圖係第7圖之資料信號線驅動器之動作相關信號 之時序圖。 第9圖係本發明第4實施形態之資料信號線驅動器構 成之電路方塊圖。 第1 〇圖係第9圖之資料信號線驅動器之動作相關信 號之時序圖。 第1 1圖係本發明第5實施形態之顯示裝置構成之電 路方塊圖。 -51 - (49) 1273540 第1 2圖係本發明第6實施形態之其他資料信號線驅 動器構成之電路方塊圖。 第1 3圖係本發明第6實施形態之資料信號線驅動器 部份構成之電路方塊圖。 第1 4圖係開關電路之一實例構成之電路圖。 第1 5圖係取樣部之緩衝電路之一實例構成之電路 圖。 ^ . 第16圖係重疊防止部之延遲電路之一實例構成之電 路圖。 第17圖係上述延遲電路之輸入信號及輸出信號等之 波形之時序圖。 第1 8圖係重疊防止部之緩衝電路之一實例構成之電 路圖。 第19圖係位準移位器電路之一實例構成之電路圖。 第20圖係上述位準移位器電路之輸入信號、節點信 φ 號、以及輸出信號之波形之時序圖。 第2 1圖係位準移位器電路之其他實例構成之電路 圖。 第22圖係傳統資料信號線驅動器構成之電路方塊 圖。 第23圖係第22圖之資料信號線驅動器之動作相關信 號之時序圖。 【主要元件符號說明】 - 52- (50)1273540 1 液晶顯示裝置（顯示裝置） 3 3a 資料信號線驅動器（顯示裝置之驅動電路） 移位暫存器 3b 取樣部（寫入電路、預先充電電路） 4 掃描信號線驅動器 4 a 移位暫存器 3 1 〜34 資料信號線驅動器（顯示裝置之驅動電路） 3 1 a 〜3 4 a .、31a’、32a’ 移位暫存器 3 lb〜34b取樣部（寫入電路、預先充電電路） 3 1 c〜34c 重疊防止部 AS W 開關電路（脈衝信號供應電路） V_AS W 開關（第1開關） P_AS W 開關（第2開關） SRFF 正反器（設定·重設型之正反器） LS 位準移位器電路（脈衝信號供應電路） NOR 非或電路（重疊除去電路） D e1 ay_P 延遲電路（脈衝前端除去電路） GL 掃描信號線（信號供應線） SL 資料信號線（信號供應線） Pix 象素 G 閘極（第1控制端子） G， 閘極（第2控制端子） S C K、S C K B 時鐘信號 SSOn 實施過位準移位之時鐘信號 -53- (51)1273540 VIDEO 視頻信號（寫入信號） QB1、QB2、…輸出信號（時序脈衝）
-54-