JP6134537B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6134537B2
JP6134537B2 JP2013038115A JP2013038115A JP6134537B2 JP 6134537 B2 JP6134537 B2 JP 6134537B2 JP 2013038115 A JP2013038115 A JP 2013038115A JP 2013038115 A JP2013038115 A JP 2013038115A JP 6134537 B2 JP6134537 B2 JP 6134537B2
Authority
JP
Japan
Prior art keywords
region
film
oxide semiconductor
oxygen
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013038115A
Other languages
English (en)
Other versions
JP2013211543A5 (ja
JP2013211543A (ja
Inventor
普司 大野
普司 大野
裕一 渡邊
裕一 渡邊
楠本　直人
直人 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013038115A priority Critical patent/JP6134537B2/ja
Publication of JP2013211543A publication Critical patent/JP2013211543A/ja
Publication of JP2013211543A5 publication Critical patent/JP2013211543A5/ja
Application granted granted Critical
Publication of JP6134537B2 publication Critical patent/JP6134537B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P30/202—

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置、およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
酸化物半導体における酸素欠損や、不純物として含まれる水素はドナーとなることが知られており、トランジスタのチャネル形成領域に酸化物半導体を用いる場合は、酸素欠損、水素、および水分等の極力少ない酸化物半導体層を用いることが好ましい。しかしながら、酸化物半導体層や該酸化物半導体層に接する絶縁膜などの脱水、脱水素化処理として行う熱処理では、酸化物半導体層から酸素も同時に脱離してしまう。
酸化物半導体層からの酸素脱離はトランジスタの電気特性変動の要因となるため、酸化物半導体層から脱離した酸素を補う必要がある。そのため、酸化物半導体層への酸素供給能力の高い方法の開発が望まれている。
したがって、本発明の一態様は、トランジスタのチャネル形成領域への酸素供給能力が高く、電気特性の優れたトランジスタを提供することを目的の一つとする。また、該トランジスタの作製方法を提供することを目的の一つとする。
本明細書に開示する本発明の一態様は、ソース領域およびドレイン領域の酸素濃度が、チャネル形成領域よりも高いトランジスタ、およびその作製方法に関する。
本明細書に開示する本発明の一態様は、絶縁表面上に形成された、ソース領域、ドレイン領域、およびチャネル形成領域を有する酸化物半導体層と、酸化物半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、チャネル形成領域と重畳するゲート電極と、ソース領域と接するソース電極と、ドレイン領域と接するドレイン電極と、を有し、ソース領域およびドレイン領域は、チャネル形成領域よりも酸素濃度が高い部位を有することを特徴とする半導体装置である。
上記酸化物半導体層において、チャネル形成領域は、ｃ軸に配向した結晶を含み、ソース領域およびドレイン領域における、チャネル形成領域よりも酸素濃度が高い部位は、非晶質であることが好ましい。
また、ソース領域およびドレイン領域における、チャネル形成領域よりも酸素濃度が高い部位には、酸化物半導体層の導電率を高める不純物が添加されていることが好ましい。
また、ゲート電極、ソース電極、およびドレイン電極の少なくとも一つは、上記酸化物半導体層とは異なる禁制帯幅を持つ半導体層を有する半導体装置と電気的に接続されていてもよい。
また、ゲート絶縁膜上およびゲート電極上には、酸化アルミニウムを含む絶縁膜が形成されていることが好ましい。
また、本明細書に開示する本発明の他の一態様は、絶縁表面を有する基板を準備する工程と、絶縁表面上に酸化物半導体層を形成する工程と、酸化物半導体層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に酸化物半導体層と重畳するようにゲート電極を形成する工程と、酸化物半導体層において、ゲート電極と重畳しない領域に酸素を添加する工程と、酸化物半導体層において、ゲート電極と重畳しない領域に不純物を添加し、ソース領域、ドレイン領域、およびチャネル形成領域を形成する工程と、ゲート絶縁膜、およびゲート電極上に絶縁膜を形成する工程と、酸化物半導体層を加熱処理する工程と、ソース領域と接するソース電極、およびドレイン領域と接するドレイン電極を形成する工程と、を上記順序で行うことを特徴とする半導体装置の作製方法である。
また、本明細書に開示する本発明の他の一態様は、絶縁表面を有する基板を準備する工程と、絶縁表面上に酸化物半導体層を形成する工程と、酸化物半導体層と接するソース電極およびドレイン電極を形成する工程と、酸化物半導体層、ソース電極、およびドレイン電極上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に酸化物半導体層と重畳するようにゲート電極を形成する工程と、酸化物半導体層において、ゲート電極、ソース電極、およびドレイン電極と重畳しない領域に酸素を添加する工程と、酸化物半導体層において、ゲート電極、ソース電極、およびドレイン電極と重畳しない領域に不純物を添加し、ソース領域、ドレイン領域、およびチャネル形成領域を形成する工程と、ゲート絶縁膜、およびゲート電極上に絶縁膜を形成する工程と、酸化物半導体層を加熱処理する工程と、を上記順序で行うことを特徴とする半導体装置の作製方法である。
なお、上記二つの半導体装置の作製方法において、酸化物半導体層への不純物の添加は、酸化物半導体層への酸素の添加前、絶縁膜の形成後、または、酸化物半導体層の加熱処理後であってもよい。
また、本明細書に開示する本発明の他の一態様は、絶縁表面を有する基板を準備する工程と、絶縁表面上にソース電極およびドレイン電極を形成する工程と、ソース電極およびドレイン電極と接する酸化物半導体層を形成する工程と、ソース電極、ドレイン電極、および酸化物半導体層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にソース電極、ドレイン電極、および酸化物半導体層のそれぞれの一部と重畳するゲート電極を形成する工程と、酸化物半導体層において、ゲート電極と重畳しない領域に酸素を添加する工程と、ゲート絶縁膜、およびゲート電極上に絶縁膜を形成する工程と、酸化物半導体層を加熱処理する工程と、を有することを特徴とする半導体装置の作製方法である。
上記半導体装置の作製方法において、絶縁膜は、酸化アルミニウムを含む絶縁膜であることが好ましい。
本発明の一態様を用いることにより、チャネル形成領域への酸素供給能力が高く、電気特性の優れたトランジスタを提供することができる。
本発明の一態様の半導体装置を示す上面図および断面図。 本発明の一態様の半導体装置を示す上面図および断面図。 本発明の一態様の半導体装置を示す上面図および断面図。 本発明の一態様の半導体装置の作製方法を説明する図。 本発明の一態様の半導体装置の作製方法を説明する図。 本発明の一態様の半導体装置の作製方法を説明する図。 半導体装置の一態様を示す断面図および回路図。 半導体装置の一態様を示す回路図および斜視図。 ＣＰＵの構成例を示すブロック図およびその一部の回路の構成例を示す図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 過剰酸素の移動の計算に用いたモデル図。 図１３のモデル図の計算結果。 酸素欠損の移動の計算に用いたモデル図。 図１５のモデル図の計算結果。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。
（実施の形態１）
本実施の形態では、本発明の一態様における半導体装置、およびその作製方法を説明する。
図１（Ａ）は、本発明の一態様におけるトランジスタの上面図であり、図１（Ｂ）は、図１（Ａ）に示す線分Ａ１−Ａ２における断面図である。なお、図１（Ａ）では明瞭化のため、一部の構成要素を省いて図示してある。
図１（Ａ）、（Ｂ）に示すトランジスタ１９１は、基板１００上に形成された下地絶縁膜１１０、該下地絶縁膜上に形成された酸化物半導体層１２０、該酸化物半導体層上に形成されたゲート絶縁膜１３０、該ゲート絶縁膜上に形成されたゲート電極１４０、該ゲート絶縁膜および該ゲート電極上に形成された保護膜１６０、該保護膜上に形成された平坦化膜１７０、該保護膜および該平坦化膜に形成されたコンタクトホールを通じて該酸化物半導体層と接するソース電極１５０ａ、ドレイン電極１５０ｂを有する。なお、保護膜１６０および平坦化膜１７０は必要に応じて設ければよい。
また、図１（Ａ）、（Ｂ）は本発明の一態様に用いることのできる自己整合型のトップゲート型トランジスタの一例を示すものであり、各構成要素の種類、形状、および位置関係を限定するものではない。
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
基板１００は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ１９１のゲート電極１４０、ソース電極１５０ａ、およびドレイン電極１５０ｂの少なくとも一つは、他のデバイスと電気的に接続されていてもよい。
下地絶縁膜１１０は、基板１００からの不純物の拡散を防止する役割を有するほか、酸化物半導体層１２０に酸素を供給する役割を担うことができるため、酸素を含む絶縁膜であることが好ましい。また、上述のように基板１００が他のデバイスが形成された基板である場合、下地絶縁膜１１０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
酸化物半導体層１２０は島状に加工されており、ゲート絶縁膜１３０を介してゲート電極１４０と重畳している。酸化物半導体層１２０において、ゲート電極１４０と重畳した領域はチャネル形成領域１２０ａとなり、ゲート電極１４０と重畳しない領域はソース領域またはドレイン領域１２０ｂとなる。
チャネル形成領域１２０ａは、ｃ軸に配向した結晶を含む酸化物半導体で形成する。ここで、ｃ軸に配向した結晶とは、結晶軸のｃ軸が膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶のことをいう。
それに対し、ソース領域またはドレイン領域１２０ｂは非晶質とする。非晶質であるソース領域またはドレイン領域１２０ｂはゲッタリングサイトとなる欠陥等を多く含むため、チャネル形成領域１２０ａ、下地絶縁膜１１０、およびゲート絶縁膜１３０に含まれる水素や水分などをゲッタリングすることができる。また、非晶質であるソース領域またはドレイン領域１２０ｂでは、トランジスタの製造工程や動作環境においてチャネル形成領域１２０ａに混入しようとする水素や水分などをゲッタリングすることもできる。
ここで、ソース領域またはドレイン領域１２０ｂは、チャネル形成領域１２０ａよりも多くの酸素を含んで形成されている。このソース領域またはドレイン領域１２０ｂに含まれる過剰の酸素をチャネル形成領域１２０ａに拡散させることで、トランジスタの作製工程における加熱工程などで発生したチャネル形成領域１２０ａの酸素欠損などを補填することができる。また、トランジスタの長期動作や動作環境に起因して発生するチャネル形成領域１２０ａの酸素欠損なども補填することもできる。
ｃ軸に配向した結晶を含む酸化物半導体で形成されたチャネル形成領域１２０ａは、横方向（ｃ軸とは略垂直方向）に酸素原子が移動しやすい特徴を有するため、ソース領域またはドレイン領域１２０ｂの方向から効率よくチャネル形成領域１２０ａに酸素を拡散させることができる。なお、チャネル形成領域１２０ａは、化学量論組成よりも多くの酸素を含む、酸素過剰な状態であることが好ましい。
また、ソース領域またはドレイン領域１２０ｂには、酸化物半導体層の導電率を高める不純物が添加されていることが好ましい。該不純物には、例えば、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、炭素（Ｃ）のいずれかから選択される一つ以上を用いることができる。
ゲート絶縁膜１３０およびゲート電極１４０上には、保護膜１６０として酸化アルミニウムを含む絶縁膜が形成されていることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。したがって、酸化アルミニウム膜は、作製工程中および作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物の酸化物半導体層１２０への混入、および酸化物半導体層１２０を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として用いることに適している。なお、ゲート絶縁膜１３０およびゲート電極１４０と、保護膜１６０との間に他の絶縁膜が形成されていてもよい。
なお、本発明の一態様に用いることのできるトランジスタは、図２（Ａ）、（Ｂ）に示す構造であってもよい。
図２（Ａ）は、トランジスタの上面図であり、図２（Ｂ）は、図２（Ａ）に示す線分Ｂ１−Ｂ２における断面図である。なお、図２（Ａ）では明瞭化のため、一部の構成要素を省いて図示してある。
図２（Ａ）、（Ｂ）に示すトランジスタ１９２は、基板１００上に形成された下地絶縁膜１１０、該下地絶縁膜上に形成された酸化物半導体層１２０、該酸化物半導体層に接して形成されたソース電極１５０ａおよびドレイン電極１５０ｂ、該酸化物半導体層、該ソース電極および該ドレイン電極上に形成されたゲート絶縁膜１３０、該ゲート絶縁膜上に形成されたゲート電極１４０、該ゲート絶縁膜および該ゲート電極上に形成された保護膜１６０、該保護膜上に形成された平坦化膜１７０を有する。なお、保護膜１６０および平坦化膜１７０は必要に応じて設ければよい。
トランジスタ１９２は、ソース電極１５０ａおよびドレイン電極１５０ｂの位置がトランジスタ１９１とは異なる。またそれに伴い、酸化物半導体層１２０にはチャネル形成領域１２０ａ、ソース領域またはドレイン領域１２０ｂに加え、領域１２０ｃが形成される。
ソース領域またはドレイン領域１２０ｂは、ゲート電極１４０を形成後に酸素や、導電率を高める不純物をイオン注入法等で添加することにより形成する。トランジスタ１９１では、ゲート電極１４０がマスクとなり、酸化物半導体層１２０のゲート電極１４０と重畳しない領域には全て酸素や、導電率を高める不純物が添加され、ソース領域またはドレイン領域１２０ｂが形成される。一方、トランジスタ１９２では、ソース電極１５０ａおよびドレイン電極１５０ｂもマスクとなるため、酸化物半導体層１２０には領域１２０ｃが形成される。
領域１２０ｃは、チャネル形成領域１２０ａと同様に導電率を高める不純物が添加されない領域であるが、ソース電極１５０ａおよびドレイン電極１５０ｂである金属材料が接する領域であり、その抵抗は無視することができる。したがって、領域１２０ｃはソース領域またはドレイン領域の一部であるということができる。
また、本発明の一態様に用いることのできるトランジスタは、図３（Ａ）、（Ｂ）に示す構造であってもよい。
図３（Ａ）は、トランジスタの上面図であり、図３（Ｂ）は、図３（Ａ）に示す線分Ｃ１−Ｃ２における断面図である。なお、図３（Ａ）では明瞭化のため、一部の構成要素を省いて図示してある。
図３（Ａ）、（Ｂ）に示すトランジスタ１９３は、基板１００上に形成された下地絶縁膜１１０、該下地絶縁膜上に形成されたソース電極１５０ａおよびドレイン電極１５０ｂ、該ソース電極およびドレイン電極に接して形成された酸化物半導体層１２０、該ソース電極、ドレイン電極および酸化物半導体層１２０上に形成されたゲート絶縁膜１３０、該ゲート絶縁膜上に形成されたゲート電極１４０、該ゲート絶縁膜および該ゲート電極上に形成された保護膜１６０、該保護膜上に形成された平坦化膜１７０を有する。なお、保護膜１６０および平坦化膜１７０は必要に応じて設ければよい。
トランジスタ１９３は、トランジスタ１９１およびトランジスタ１９２とは異なり、ソース電極１５０ａおよびドレイン電極１５０ｂの一部とゲート電極１４０の一部とが重畳する構造である。したがって、チャネル形成領域１２０ａと、ソース電極１５０ａまたはドレイン電極１５０ｂとが接した状態となるため、ソース領域またはドレイン領域１２０ｂに不純物を添加して低抵抗化する工程を省くこともできる。
次に、図１（Ａ）、（Ｂ）に示すトランジスタ１９１の作製方法について、図４を用いて説明する。
まず、基板１００上に下地絶縁膜１１０を形成する。基板１００の材料は限定されず、後の加熱工程などに耐えうる材質であればよい。例えば、ガラス基板などの絶縁基板やシリコンウェハーなどの半導体基板などを用いることができる。また、前述したように、他のデバイスが形成された基板であってもよい。
下地絶縁膜１１０は、プラズマＣＶＤ法またはスパッタ法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。また、上記材料の積層であってもよく、少なくとも酸化物半導体層１２０と接する上層は、酸化物半導体層１２０への酸素の供給源となりえる酸素を含む材料で形成することが好ましい。
次に、下地絶縁膜１１０上に酸化物半導体膜を成膜し、フォトリソグラフィ法およびエッチング法を用いて島状に加工して酸化物半導体層１２０を形成する（図４（Ａ）参照）。
酸化物半導体膜は成膜後に、該酸化物半導体膜に含まれる過剰な水素（水や水酸基を含む）を低減または除去（脱水化または脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は、３００℃以上７００℃以下、または基板にガラス基板などを用いている場合は、基板の歪み点未満とする。熱処理は、減圧下、窒素や希ガスなどの不活性雰囲気下、または酸素を含む雰囲気下で行うことが好ましい。
この熱処理によって、ｎ型の導電性を付与する不純物である水素を酸化物半導体膜から低減または除去することができる。また、下地絶縁膜１１０として酸素を含む絶縁層を適用した場合、この熱処理によって下地絶縁膜１１０に含まれる酸素が酸化物半導体膜へと供給されうる。酸素を下地絶縁膜１１０から供給することによって、脱水化または脱水素化処理によって増加した酸化物半導体膜の酸素欠損を補填することが可能である。
なお、脱水化または脱水素化のための熱処理は、島状の酸化物半導体層１２０の形成後に行ってもよい。また、トランジスタの作製工程の他の加熱処理と兼ねてもよい。
上記熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス、酸素等に、水分、水素などが含まれないことが好ましい。または、上記ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、熱処理で酸化物半導体膜を加熱した後、加熱温度を維持、またはその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガスまたは一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって増加した酸素欠損を補填するため酸素を供給することによって、酸化物半導体膜を高純度化およびｉ型（真性）化することができる。
また、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理法などによって、酸化物半導体膜に酸素を供給する方法を用いてもよい。この場合は、酸化物半導体膜に直接酸素を供給する他、後に形成されるゲート絶縁膜１３０を介して酸素を供給してもよい。
酸化物半導体膜への酸素の導入は、脱水化または脱水素化処理を行った後であれば工程順は限定されない。また、上記脱水化または脱水素化処理を行った酸化物半導体膜への酸素の導入は複数回行ってもよい。
酸化物半導体膜は、非晶質であってもよいし、結晶成分を有していてもよい。非晶質の酸化物半導体膜を用いる場合には、後の作製工程において、酸化物半導体膜に熱処理を行うことによって、結晶性酸化物半導体膜としてもよい。非晶質酸化物半導体膜を結晶化させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは、４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。なお、当該熱処理は、作製工程における他の熱処理を兼ねることも可能である。
酸化物半導体膜の成膜方法は、スパッタ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜は、スパッタターゲット表面に対し、略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
酸化物半導体膜を成膜する際、できる限り酸化物半導体膜に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタ法を用いて成膜を行う場合には、スパッタ装置の成膜室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いる。
また、成膜室内の残留水分を除去しつつ水素および水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体膜の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
また、酸化物半導体膜をスパッタ法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上、好ましくは９５％以上とする。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な酸化物半導体膜を成膜することができる。
また、基板を高温に保持した状態で酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性酸化物半導体層を形成することができる。
上記酸化物半導体膜に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法としては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。特に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることからＤＣスパッタ法を用いることが好ましい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
また酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
また、初期の酸化物半導体層１２０は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態を有する膜を用いることができる。好ましくは、酸化物半導体層は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とすることが好ましい。
ＣＡＡＣ−ＯＳ膜で構成された酸化物半導体膜は、スパッタ法によっても作製することができる。スパッタ法によってＣＡＡＣ−ＯＳ膜を得るには酸化物半導体膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好適には２００℃〜４００℃、さらに好適には２５０℃〜３００℃にすると好ましい。また、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタ粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタ粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタ粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
また、酸化物半導体層１２０は、複数の酸化物半導体層が積層された構造でもよい。例えば、酸化物半導体層１２０を第１の酸化物半導体層と第２の酸化物半導体層の積層として、第１の酸化物半導体層と第２の酸化物半導体層に、異なる組成の金属酸化物を用いてもよい。
また、第１の酸化物半導体層と第２の酸化物半導体層の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
この時、第１の酸化物半導体層と第２の酸化物半導体層のうち、ゲート電極に近い側（チャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ≦Ｇａ（Ｇａの含有率はＩｎの含有率以上）とするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性をさらに高めることが可能となる。
また、第１の酸化物半導体層と第２の酸化物半導体層に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体膜、多結晶酸化物半導体膜、非晶質酸化物半導体膜、またはＣＡＡＣ−ＯＳ膜を適宜組み合わせた構成としてもよい。また、第１の酸化物半導体層と第２の酸化物半導体層の少なくともどちらか一方に非晶質酸化物半導体膜を適用すると、酸化物半導体層１２０の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
一方で、非晶質酸化物半導体膜は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体層は、ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物半導体を適用することが好ましい。
また、酸化物半導体層１２０を３層以上の積層構造とし、複数層の結晶性を有する酸化物半導体層で非晶質酸化物半導体層を挟む構造としてもよい。また、結晶性を有する酸化物半導体層と非晶質酸化物半導体層を交互に積層する構造としてもよい。
また、酸化物半導体層１２０を複数層の積層構造とする場合の上記構成は、それぞれを適宜組み合わせて用いることができる。
また、酸化物半導体層１２０を複数層の積層構造とし、各酸化物半導体層の形成後に酸素を導入してもよい。酸素の導入は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。
各酸化物半導体層の形成毎に酸素を導入することで、酸化物半導体内の酸素欠損を低減する効果を高めることができる。
本実施の形態においては、ＣＡＡＣ−ＯＳ膜を初期の酸化物半導体層１２０に用いる例として説明する。
次に、酸化物半導体層１２０上にゲート絶縁膜１３０をプラズマＣＶＤ法またはスパッタ法等により形成する。ゲート絶縁膜１３０には、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いることができる。
また、ゲート絶縁膜１３０の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減することができる。また、ゲート絶縁膜１３０は、上記材料の単層構造に限らず、積層構造であってもよい。
なお、ゲート絶縁膜１３０は、酸化物半導体層１２０と接する絶縁膜であるため、酸素を含む絶縁膜とすることが好ましく、可能な限り水、水素などの不純物が含まれないことが好ましい。しかしながら、プラズマＣＶＤ法では原料ガスに水素が含まれるため、スパッタ法と比較して膜中の水素濃度を低減させることが困難である。したがって、プラズマＣＶＤ法でゲート絶縁膜１３０を形成する場合は、成膜後に水素の低減、または除去を目的とした熱処理（脱水化または脱水素化処理）を行うことが好ましい。
熱処理の温度は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、またはガラス基板を用いている場合は、ガラス基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、ゲート絶縁膜１３０に対して真空（減圧）雰囲気下６５０℃において１時間の加熱処理を行う。
なお、熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。なお、熱処理装置としてＧＲＴＡ装置を用いる場合には、その処理時間が短いため、６５０℃〜７００℃の高温に加熱した不活性ガス中で基板を加熱してもよい。
熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
熱処理によって、ゲート絶縁膜１３０の脱水化または脱水素化を行うことができ、トランジスタの特性変動を引き起こす水素、または水などの不純物が排除されたゲート絶縁膜１３０を形成することができる。
脱水化または脱水素化処理を行う熱処理においては、ゲート絶縁膜１３０表面は水素または水分等の放出を妨害するような状態（例えば、水素または水分等を通過させない膜などを設けるなど）とせず、ゲート絶縁膜１３０は表面を露出した状態とすることが好ましい。
また、脱水化または脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。
また、脱水化または脱水素化されたゲート絶縁膜１３０に対して加酸素化処理を行ってもよい。例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理法などによって、ゲート絶縁膜１３０に酸素を供給することができる。この処理において、同時に酸化物半導体層１２０に酸素を供給してもよい。
次に、ゲート絶縁膜１３０上にスパッタ法等で導電膜を形成し、フォトリソグラフィ法およびエッチング法を用いて、ゲート電極１４０を形成する（図４（Ｂ）参照）。
ゲート電極１４０となる導電膜には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いることができる。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極１４０は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極１４０の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることもできる。また、上記導電性材料と、前述した金属材料の積層構造とすることもできる。
また、ゲート電極１４０として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリオフのスイッチング素子を実現できる。
例えば、中間層に銅、上層または下層の一方に銅の拡散を防止する窒化タングステン、他方に窒化タンタルを形成した三層構造の導電層をゲート電極１４０として用いることができる。なお、上記電極構造では、銅を封じ込めるためにフォトリソグラフィ工程およびエッチング工程が増加してしまうが、銅の拡散を抑制する効果は非常に高く、トランジスタの信頼性を高めることができる。
また、ゲート電極１４０、およびそれらと同時に形成することのできる他の電極や配線は、端部をテーパー形状にすることが好ましい。電極や配線の端部をテーパー形状とすることで、それらの上部に形成される絶縁膜等の被覆性を向上させることができ、該被覆性の不良にともなう電気特性の低下および信頼性の低下を抑えることができる。なお、電極や配線の端部のテーパー角は４０°〜８０°とすることがより好ましい。
ゲート電極１４０形成後には熱処理を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜５分間、熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、熱処理を行ってもよい。
次に、ゲート電極１４０をマスクとして、酸素１０１を酸化物半導体層１２０に添加し、チャネル形成領域１２０ａ、およびソース領域またはドレイン領域１２０ｂを形成する（図４（Ｃ）参照）。例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理法などによって、ゲート絶縁膜１３０を介して酸化物半導体層１２０に酸素を供給することができる。この処理において、同時にゲート絶縁膜１３０に酸素を供給してもよい。
本実施の形態では、イオン注入法を用いて、ソース領域またはドレイン領域１２０ｂとなる領域に酸素１０１を注入する。例えば、酸化物半導体層１２０の膜厚が３０ｎｍ、ゲート絶縁膜１３０の膜厚が２０ｎｍの場合、加速電圧を５〜３０ｋＶとし、ドーズ量１×１０１５／ｃｍ２〜５×１０１６／ｃｍ２のＯ＋を注入すればよい。または、加速電圧を１０〜６０ｋＶとし、ドーズ量５×１０１４／ｃｍ２〜２．５×１０１６／ｃｍ２のＯ２ ＋を注入すればよい。
ここで、初期の酸化物半導体層１２０はＣＡＡＣ−ＯＳ膜であり、チャネル形成領域はその形態を維持するが、ソース領域またはドレイン領域１２０ｂとなる領域は、注入された酸素原子によるダメージなどによって結晶成分を構成する原子の秩序性が崩れ、非晶質化する。
次に、酸化物半導体層１２０において、ソース領域またはドレイン領域１２０ｂとなる領域を低抵抗化するため、該領域に不純物を添加し、ソース領域またはドレイン領域１２０ｂを形成する。該不純物の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
酸化物半導体層１２０の導電率を高める不純物としては、例えば、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、および炭素（Ｃ）のいずれかから選択される一つ以上を用いることができる。
該不純物の添加工程は、加速電圧、ドーズ量などの注入条件、また、通過させる膜の膜厚を適宜設定して制御すればよい。例えば、ソース領域またはドレイン領域１２０ｂとなる領域に添加される不純物としてリンを用いる場合、不純物が添加される領域の不純物濃度を５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下とすることが好ましい。
なお、上記イオン注入工程において、ＣＯ＋またはＣＯ２ ＋を注入することで、ソース領域またはドレイン領域１２０ｂに酸素と炭素を同時に添加することができ、イオン注入工程を１回とすることができる。また、ＣＯ２ ＋ではＯ２ ＋より質量が大きいため、注入プロファイルのピーク位置をより浅くすることができ、薄膜への注入に適しているということができる。
なお、不純物の添加は、基板を加熱しながら行ってもよい。また、酸化物半導体層１２０への不純物添加処理は、複数回行ってもよく、不純物の種類も複数種用いてもよい。また、不純物の添加は、ソース領域またはドレイン領域１２０ｂとなる領域に酸素を添加する前、保護膜１６０の形成後、または酸化物半導体層１２０の熱処理後に行ってもよい。
次に、ゲート絶縁膜１３０およびゲート電極１４０上に保護膜１６０を形成することが好ましい。保護膜１６０としては、例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜などの絶縁膜を用いることができる。
なお、保護膜１６０としては、酸化アルミニウム膜を用いることがより好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
なお、酸化アルミニウム膜は、酸化アルミニウム膜をスパッタ法などで直接成膜する、またはアルミニウム（Ａｌ）膜をスパッタ法等で成膜後に、酸素プラズマ処理、酸素のイオン注入、酸素のイオンドーピングなどを行うことによって形成することができる。
また、保護膜１６０は、酸化シリコン膜、酸化ガリウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜のいずれか一つ以上の絶縁膜と、酸化アルミニウム膜との積層であってもよい。
また、保護膜１６０に対して加酸素化処理を行ってもよい。例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理法などによって、保護膜１６０に酸素を供給することができる。
次に、酸化物半導体層１２０の熱処理を行うことによりソース領域またはドレイン領域１２０ｂに添加されている酸素の横方向への拡散を助長させ、先のゲート絶縁膜１３０の脱水、脱水素化のための熱処理などによりチャネル形成領域１２０ａに形成された酸素欠損を補填する。酸化物半導体層１２０の熱処理は、ゲート絶縁膜１３０の脱水、脱水素化のための熱処理と同様の方法を用いることができる。なお、この熱処理は、ソース領域またはドレイン領域１２０ｂとなる領域に酸素を添加する工程以降のいずれの段階で行ってもよいが、保護膜１６０の形成後に行うことがより好ましい。保護膜１６０によって該保護膜より外側に酸素が放出されることを防ぐことができ、ソース領域またはドレイン領域１２０ｂに添加されている酸素を効率よくチャネル形成領域１２０ａに拡散させることができる。
なお、ソース領域またはドレイン領域１２０ｂからチャネル形成領域１２０ａに拡散する酸素は、ソース領域またはドレイン領域１２０ｂに添加されている酸素の一部であり、ソース領域またはドレイン領域１２０ｂに含まれる酸素がチャネル形成領域１２０ａよりも多い状態は保持される。したがって、ソース領域またはドレイン領域１２０ｂは、常にチャネル形成領域１２０ａに対する酸素供給源とすることができ、トランジスタの長期動作や動作環境に起因して発生するチャネル形成領域１２０ａの酸素欠損なども補填することもできる。なお、ソース領域またはドレイン領域１２０ｂに含まれる過剰の酸素は、常温においてもチャネル形成領域１２０ａに拡散させることができる。
次に、必要に応じて、保護膜１６０上に平坦化膜１７０を形成する。該平坦化膜としては、保護膜１６０として用いることのできる絶縁膜の他、ポリイミド系樹脂、アクリル系樹脂、ポリイミドアミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで平坦化膜を形成してもよい。また、ＣＭＰ法等によって形成した膜の表面を平坦化処理してもよい。
例えば、平坦化膜１７０として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば、窒素雰囲気下、２５０℃、１時間）して形成することができる。
次に、フォトリソグラフィ法およびエッチング法を用いて平坦化膜１７０、保護膜１６０、およびゲート絶縁膜１３０にコンタクトホールを形成する。そして、該コンタクトホールを充填する導電膜をスパッタ法などを用いて平坦化膜１７０上に形成し、フォトリソグラフィ法およびエッチング法を用いてソース電極１５０ａおよびドレイン電極１５０ｂを形成する（図４（Ｄ）参照）。
なお、上記導電膜としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン等から選ばれた元素、または上述した元素を成分とする合金、または上述した元素を組み合わせた合金などを用いることができる。また、該導電膜は単層でも２層以上の積層としてもよい。例えば、アルミニウムや銅などの金属膜の下側、または上側、若しくはその両方にクロム、タンタル、チタン、モリブデン、タングステン等の高融点金属膜やそれらの導電性窒化膜を積層する構成とすることもできる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
以上により、図１（Ａ）、（Ｂ）に示したトランジスタ１９１を作製することができる。
また、図２（Ａ）、（Ｂ）に示したトランジスタ１９２の作製方法は次の通りである。
まず、基板１００上に形成した下地絶縁膜１１０上に酸化物半導体層１２０を形成する（図５（Ａ）参照）。
次に、該酸化物半導体層の一部と接するソース電極１５０ａおよびドレイン電極１５０ｂを形成し、該酸化物半導体層および該ソース電極およびドレイン電極上にゲート絶縁膜１３０を形成する（図５（Ｂ）参照）。
次に、イオン注入法等によりゲート電極１４０、ソース電極１５０ａ、およびドレイン電極１５０ｂをマスクとして、酸化物半導体層１２０に酸素および導電率を高める不純物を添加し、チャネル形成領域１２０ａ、ソース領域またはドレイン領域１２０ｂ、および領域１２０ｃを形成する（図５（Ｃ）参照）。
次に、保護膜１６０形成後に熱処理を行い、ソース領域またはドレイン領域１２０ｂからチャネル形成領域１２０ａに酸素を拡散させる。
そして、必要に応じて平坦化膜１７０を形成する（図５（Ｄ）参照）。
以上により、図２（Ａ）、（Ｂ）に示したトランジスタ１９２を作製することができる。なお、トランジスタ１９２はトランジスタ１９１と同様の材料を用いて形成することができ、その詳細はトランジスタ１９１の作製方法を参照することができる。
また、図３（Ａ）、（Ｂ）に示したトランジスタ１９３の作製方法は次の通りである。
まず、基板１００上に形成した下地絶縁膜１１０上にソース電極１５０ａおよびドレイン電極１５０ｂを形成する。
次に、ソース電極１５０ａおよびドレイン電極１５０ｂの一部と接するように酸化物半導体層１２０を形成する（図６（Ａ）参照）。
次に、ソース電極１５０ａ、ドレイン電極１５０ｂ、および酸化物半導体層１２０上にゲート絶縁膜１３０を形成し、該ゲート絶縁膜上にゲート電極１４０を形成する（図６（Ｂ）参照）。
次に、イオン注入法等によりゲート電極１４０をマスクとして酸化物半導体層１２０に酸素を添加し、チャネル形成領域１２０ａ、ソース領域またはドレイン領域１２０ｂを形成する（図６（Ｃ）参照）。なお、ソース領域またはドレイン領域１２０ｂには、導電率を高める不純物を添加してもよい。
次に、保護膜１６０形成後に熱処理を行い、ソース領域またはドレイン領域１２０ｂからチャネル形成領域１２０ａに酸素を拡散させる。
そして、必要に応じて平坦化膜１７０を形成する（図６（Ｄ）参照）。
以上により、図３（Ａ）、（Ｂ）に示したトランジスタ１９３を作製することができる。なお、トランジスタ１９３はトランジスタ１９１と同様の材料を用いて形成することができ、その詳細はトランジスタ１９１の作製方法を参照することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
図７は、半導体装置の構成の一例である。図７（Ａ）に、半導体装置の断面図を、図７（Ｂ）に半導体装置の回路図をそれぞれ示す。
図７（Ａ）および図７（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ３２００を有し、上部に第２の半導体材料を用いたトランジスタ３２０２および容量素子３２０４を有している。なお、トランジスタ３２０２としては、実施の形態１の図１に示すトランジスタを適用する例を示している。また、容量素子３２０４は、一方の電極をトランジスタ３２０２のゲート電極、他方の電極をトランジスタ３２０２のソース電極またはドレイン電極、誘電体をトランジスタ３２０２の保護膜および平坦化膜と同じ材料を用いる構造とすることで、トランジスタ３２０２と同時に形成することができる。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタを用いる他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図７（Ａ）におけるトランジスタ３２００は、半導体材料（例えば、結晶性シリコンなど）を含む基板３０００に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、不純物領域に接する金属間化合物領域と、チャネル形成領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
基板３０００上にはトランジスタ３２００を囲むように素子分離絶縁層３１０６が設けられており、トランジスタ３２００を覆うように絶縁層３２２０が設けられている。なお、素子分離絶縁層３１０６は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの素子分離技術を用いて形成することができる。
例えば、結晶性シリコン基板を用いたトランジスタ３２００は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ３２０２および容量素子３２０４の形成前の処理として、トランジスタ３２００を覆う絶縁層３２２０にＣＭＰ処理を施して、絶縁層３２２０を平坦化すると同時にトランジスタ３２００のゲート電極の上面を露出させる。
トランジスタ３２００のゲート電極上には、該ゲート電極と電気的に接続する接続配線３２１０が設けられている。また、絶縁層３２２０上にはトランジスタ３２０２が設けられ、そのソース電極またはドレイン電極の一方と接続配線３２１０は電気的に接続される。また、接続配線３２１０は容量素子３２０４の一方の電極としても作用する。
図７（Ａ）に示すトランジスタ３２０２は、酸化物半導体層にチャネルが形成されるトップゲート型トランジスタである。トランジスタ３２０２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図７（Ａ）に示すように、トランジスタ３２００と容量素子３２０４は重畳するように形成することができるため、その占有面積を低減することができる。したがって、半導体装置の集積度を高めることができる。
次に、図７（Ａ）に対応する回路構成の一例を図７（Ｂ）に示す。
図７（Ｂ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ３２００のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ３２００のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ３２０２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ３２０２のゲート電極とは、電気的に接続されている。そして、トランジスタ３２００のゲート電極と、トランジスタ３２０２のソース電極またはドレイン電極の他方は、容量素子３２０４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子３２０４の電極の他方は電気的に接続されている。
図７（Ｂ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ３２０２がオン状態となる電位にして、トランジスタ３２０２をオン状態とする。これにより、第３の配線の電位が、トランジスタ３２００のゲート電極、および容量素子３２０４に与えられる。すなわち、トランジスタ３２００のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ３２０２がオフ状態となる電位にして、トランジスタ３２０２をオフ状態とすることにより、トランジスタ３２００のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ３２０２のオフ電流は極めて小さいため、トランジスタ３２００のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さないメモリセルにおいては、ゲート電極の状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体装置、および該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態２に示した構成と異なる半導体装置の説明を行う。
図８（Ａ）は、半導体装置の回路構成の一例を示し、図８（Ｂ）は半導体装置の一例を示す概念図である。なお、当該半導体装置に含まれるトランジスタ４１６２としては、実施の形態１で説明したトランジスタを用いることができる。また、容量素子４２５４は、実施の形態２で説明した容量素子３２０４と同様に、トランジスタ４１６２の作製工程にて同時に作製することができる。
図８（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ４１６２のソース電極とは電気的に接続され、ワード線ＷＬとトランジスタ４１６２のゲート電極とは電気的に接続され、トランジスタ４１６２のドレイン電極と容量素子４２５４の第１の端子とは電気的に接続されている。
次に、図８（Ａ）に示す半導体装置（メモリセル４２５０）に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ４１６２がオン状態となる電位として、トランジスタ４１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子４２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ４１６２がオフ状態となる電位として、トランジスタ４１６２をオフ状態とすることにより、容量素子４２５４の第１の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ４１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ４１６２をオフ状態とすることで、容量素子４２５４の第１の端子の電位（あるいは、容量素子４２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ４１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子４２５４とが導通し、ビット線ＢＬと容量素子４２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子４２５４の第１の端子の電位（あるいは容量素子４２５４に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子４２５４の第１の端子の電位をＶ、容量素子４２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセル４２５０の状態として、容量素子４２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図８（Ａ）に示す半導体装置は、トランジスタ４１６２のオフ電流が極めて小さいという特徴から、容量素子４２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図８（Ｂ）に示す半導体装置について、説明を行う。
図８（Ｂ）に示す半導体装置は、上部に記憶回路として図８（Ａ）に示したメモリセル４２５０を複数有するメモリセルアレイ４２５１（メモリセルアレイ４２５１ａおよび４２５１ｂ）を有し、下部に、メモリセルアレイ４２５１を動作させるために必要な周辺回路４２５３を有する。なお、周辺回路４２５３は、メモリセルアレイ４２５１と電気的に接続されている。
図８（Ｂ）に示した構成とすることにより、周辺回路４２５３をメモリセルアレイ４２５１の直下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路４２５３に設けられるトランジスタは、トランジスタ４１６２とは異なる半導体材料を用いることが好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることがより好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
なお、図８（Ｂ）に示した半導体装置では、メモリセルアレイ４２５１がメモリセルアレイ４２５１ａとメモリセルアレイ４２５１ｂの積層である構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良いし、単層であってもよい。
トランジスタ４１６２は、酸化物半導体を用いて形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
また、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、上記実施の形態に開示したトランジスタを少なくとも一部に用いて構成されるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）について説明する。
図９（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図９（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェイス（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェイス（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭ Ｉ／Ｆ１１８９は、別チップに設けてもよい。もちろん、図９（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェイス１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図９（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルには、上記実施の形態に記載されているメモリセルを用いることができる。
図９（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、論理反転素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。論理反転素子によるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図９（Ｂ）または図９（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図９（Ｂ）および図９（Ｃ）の回路の説明を行う。
図９（Ｂ）および図９（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチング素子に、上記実施の形態に開示したトランジスタを含む記憶回路の構成の一例を示す。
図９（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的には、各メモリセル１１４２には、上記実施の形態に記載されているメモリセルを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図９（Ｂ）では、スイッチング素子１１４１として、上記実施の形態に開示したトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図９（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図９（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図９（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
上記実施の形態に記載されているメモリセルにおいては、電源電圧の供給を停止した場合においてもデータを保持することが可能である。よって、メモリセル群１１４３を含むＣＰＵ全体に対する電源電圧の供給が適宜停止される場合であっても、当該ＣＰＵの動作が遅延することがない。具体的には、当該メモリセル群１１４３においては、電源電圧の供給が停止される期間に渡って所望のデータが保持される。そして、当該ＣＰＵは、電源電圧の供給が再開される際に当該保持されているデータを用いて即座に動作することが可能である。また、このようにＣＰＵに対する電源電圧の供給を適宜停止することによって、消費電力の低減を図ることが可能である。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、光ディスクなどの記録媒体に静止画または動画を記録、または再生する装置、オーディオプレイヤー、ラジオ、ステレオ、電話機、トランシーバ、携帯無線機、携帯電話、ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアーコンディショナーなどの空調設備、食器洗浄器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、内燃機関や電力を用いる電動機により推進する移動体なども、電子制御されるものは電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例の一部を図１０乃至図１２に示す。
図１０（Ａ）は、表示部を有するテーブルを示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１に示すトランジスタは、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１０（Ｂ）は、オーディオプレイヤーであり、本体５０２１には表示部５０２３と、耳に装着するための固定部５０２２と、スピーカ、操作ボタン５０２４、外部メモリスロット５０２５等が設けられている。実施の形態１のトランジスタ、または実施の形態２に示したメモリを本体５０２１に内蔵されているメモリやＣＰＵなどに適用することにより、より省電力化されたオーディオプレイヤーとすることができる。
さらに、図１０（Ｂ）に示すオーディオプレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図１０（Ｃ）はコンピュータであり、ＣＰＵを含む本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、その表示部９２０３に実施の形態１のトランジスタを用いることができる。また、実施の形態４に示したＣＰＵを利用すれば、省電力化されたコンピュータとすることが可能となる。
図１１（Ａ）および図１１（Ｂ）は２つ折り可能なタブレット型端末である。図１１（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
図１１（Ａ）および図１１（Ｂ）に示すような携帯機器においては、画像データの一時記憶などにメモリが使用されている。例えば、実施の形態２、または実施の形態３に説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きの切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１１（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１１（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１１（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。したがって、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１１（Ａ）および図１１（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１１（Ｂ）に示す充放電制御回路９６３４の構成、および動作について図１１（Ｃ）にブロック図を示し説明する。図１１（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１１（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
図１２（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。実施の形態１に示すトランジスタを用いて表示部８００２に用いることが可能である。
表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの、半導体表示装置を用いることができる。
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、実施の形態２乃至５のいずれかに示すメモリやＣＰＵを用いることが可能である。
図１２（Ａ）において、室内機８２００および室外機８２０４を有するエアーコンディショナーは、実施の形態４のＣＰＵを用いた電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１２（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。或いは、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。実施の形態４に示したＣＰＵは、酸化物半導体を用いたＣＰＵであるため、耐熱性に優れており、信頼性の高いエアーコンディショナーを実現できる。
図１２（Ａ）において、電気冷凍冷蔵庫８３００は、酸化物半導体を用いたＣＰＵを備える電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１２（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。実施の形態４に示したＣＰＵを電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。
図１２（Ｂ）において、電子機器の一例である電気自動車の例を示す。図１２（Ｃ）は、該電気自動車の内部に関する図である。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。実施の形態２乃至５のいずれかに示すメモリやＣＰＵを電気自動車９７００に用いることによって省電力化が図れる。
駆動装置９７０３は、直流電動機若しくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
なお、上記に例示した電子機器は、太陽電池、圧電素子、熱電変換素子、および／または無接点電力伝送モジュールなどの電力供給手段により、直接電力が供給される構成を有していてもよい。また、蓄電装置を介して電力が供給される構成を有していてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
＜参考例１＞
本明細書で開示されるトランジスタの構造は、チャネル形成領域がＣＡＡＣ−ＯＳ膜で形成されるトランジスタの構造として有用である。以下、ＣＡＡＣ−ＯＳ膜では、横方向に酸素が拡散しやすい点について詳述する。
ここでは、酸化物半導体膜の一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯと呼ぶ。）膜における、過剰酸素（化学量論比を越えて存在している酸素原子）および酸素欠損の動きやすさについて、科学技術計算結果を参照して説明する。
なお、計算は、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるＩＧＺＯのＩｎ−Ｏ面に過剰酸素または酸素欠損が一つ存在するモデルを構造最適化によって作成（図１３（Ａ）乃至（Ｃ）および図１５（Ａ）乃至（Ｃ）を参照）し、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて最小エネルギー経路に沿った中間構造に対するエネルギーをそれぞれ算出した。
計算は、密度汎関数理論（ＤＦＴ）に基づく計算プログラムソフト「ＯｐｅｎＭＸ」を用いて行った。パラメータについて以下に説明する。
基底関数には、擬原子局在基底関数を用いた。この基底関数は、分極基底系ＳＴＯ（Ｓｌａｔｅｒ Ｔｙｐｅ Ｏｒｂｉｔａｌ）に分類される。
汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。
カットオフエネルギーは２００Ｒｙとした。
サンプリングｋ点は、５×５×３とした。
過剰酸素の動きやすさについての計算では、計算モデル内に存在する原子の数を８５個とし、酸素欠損の動きやすさについての計算では、計算モデル内に存在する原子の数を８３個とした。
過剰酸素または酸素欠損の動きやすさは、過剰酸素または酸素欠損が各々のサイトへ移動する際に越えることを要するエネルギーバリアの高さＥｂを計算することにより評価する。すなわち、移動に際して越えるエネルギーバリアの高さＥｂが高ければ移動しにくく、エネルギーバリアの高さＥｂが低ければ移動しやすい。
まず、過剰酸素の移動について説明する。過剰酸素の移動の計算に用いたモデルを図１３に示す。なお、モデルの縦方向が結晶軸のｃ軸である。計算は、以下の２つの遷移形態について行った。計算結果は、図１４に示す。図１４では、横軸を（過剰酸素の移動の）経路長とし、縦軸を図１３（Ａ）のモデルＡの状態のエネルギーに対する（移動に要する）エネルギーとしている。
過剰酸素の移動について、上記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。
なお、図１３（Ａ）乃至（Ｃ）中の”１”と表記されている酸素原子をモデルＡの第１の酸素原子と呼ぶ。図１３（Ａ）乃至（Ｃ）中の”２”と表記されている酸素原子をモデルＡの第２の酸素原子と呼ぶ。図１３（Ａ）乃至（Ｃ）中の”３”と表記されている酸素原子をモデルＡの第３の酸素原子と呼ぶ。
図１４から明らかなように、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、０．５３ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、２．３８ｅＶである。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。
すなわち、モデルＡの第１の酸素原子の移動は、モデルＡの第３の酸素原子を押し出す方向よりも、モデルＡの第２の酸素原子を押し出す方向に移動しやすいといえる。したがって、酸素原子はインジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。
次に、酸素欠損の移動について説明する。酸素欠損の移動の計算に用いたモデルを図１５に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図１６に示す。図１６では、横軸を（酸素欠損の移動の）経路長とし、縦軸を図１５（Ａ）のモデルＡの状態のエネルギーに対する（移動に要する）エネルギーとしている。
酸素欠損の移動について、上記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。
なお、図１５（Ａ）乃至（Ｃ）中の点線で描画している丸は、酸素欠損を表している。
図１６から明らかなように、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、１．８１ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、４．１０ｅＶである。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。
すなわち、モデルＡの酸素欠損はモデルＣの酸素欠損の位置よりも、モデルＢの酸素欠損の位置のほうが移動しやすいといえる。したがって、酸素欠損もインジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。
次に、前述した４つの遷移形態の起こりやすさを別の側面から比較するために、これらの遷移の温度依存性について説明する。前述した４つの遷移形態は、（１）過剰酸素の第１の遷移（２）過剰酸素の第２の遷移（３）酸素欠損の第１の遷移（４）酸素欠損の第２の遷移の４つである。
これらの遷移の温度依存性は、単位時間あたりの移動頻度により比較する。ここで、ある温度Ｔ（Ｋ）における移動頻度Ｚ（／秒）は、化学的に安定な位置における酸素原子の振動数Ｚｏ（／秒）を用いると、以下の式（１）で表される。
なお、式（１）において、Ｅｂｍａｘは各遷移におけるエネルギーバリアの高さＥｂの最大値であり、ｋはボルツマン定数である。また、Ｚｏ＝１．０×１０１３（／秒）を計算に用いる。
過剰酸素または酸素欠損が１秒間あたりに１度だけエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）を越えて移動する場合（Ｚ＝１（／秒）の場合）、Ｔについて式（１）を解くと以下の通りである。
（１）過剰酸素の第１の遷移 Ｚ＝１においてＴ＝２０６Ｋ（−６７℃）
（２）過剰酸素の第２の遷移 Ｚ＝１においてＴ＝９２３Ｋ（６５０℃）
（３）酸素欠損の第１の遷移 Ｚ＝１においてＴ＝７０１Ｋ（４２８℃）
（４）酸素欠損の第２の遷移 Ｚ＝１においてＴ＝１５９０Ｋ（１３１７℃）
一方、Ｔ＝３００Ｋ（２７℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０４（／秒）
（２）過剰酸素の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．０×１０−２７（／秒）
（３）酸素欠損の第１の遷移 Ｔ＝３００ＫにおいてＺ＝４．３×１０−１８（／秒）
（４）酸素欠損の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．４×１０−５６（／秒）
また、Ｔ＝７２３Ｋ（４５０℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．０×１０９（／秒）
（２）過剰酸素の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−４（／秒）
（３）酸素欠損の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５（／秒）
（４）酸素欠損の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−１６（／秒）
上記計算結果に鑑みると、過剰酸素は、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。また、酸素欠損も、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。
また、Ｔ＝３００Ｋにおいて、インジウム原子の層に沿った過剰酸素の移動は非常に起こりやすいが、他の遷移形態は起こりにくい。Ｔ＝７２３Ｋにおいては、インジウム原子の層に沿う過剰酸素の移動のみならず、インジウム原子の層に沿う酸素欠損の移動も起こりやすいが、過剰酸素についても酸素欠損についてもインジウム原子の層を横断する移動は困難である。
したがって、例えばＣＡＡＣ−ＯＳ膜のように、インジウム原子の層が当該膜の被形成面または表面に平行な面上に存在する場合には、過剰酸素および酸素欠損のいずれも当該膜の被形成面または表面に沿って移動しやすいといえる。
以上説明したように、ＣＡＡＣ−ＯＳ膜では当該膜の被形成面または表面に沿って過剰酸素は移動しやすい。したがって、トランジスタのチャネル形成領域がＣＡＡＣ−ＯＳ膜である場合、チャネル形成領域に対して縦方向（下地絶縁膜およびゲート絶縁膜）からよりも、横方向（ソース領域およびドレイン領域）からの方が酸素が拡散しやすいといえる。
なお、上述した説明では過剰酸素または酸素欠損がインジウム原子の層を横断する場合について説明したが、酸化物半導体膜に含まれるインジウム以外の金属についても同様である。
１００ 基板
１０１ 酸素
１１０ 下地絶縁膜
１２０ 酸化物半導体層
１２０ａ チャネル形成領域
１２０ｂ ソース領域またはドレイン領域
１２０ｃ 領域
１３０ ゲート絶縁膜
１４０ ゲート電極
１５０ａ ソース電極
１５０ｂ ドレイン電極
１６０ 保護膜
１７０ 平坦化膜
１９１ トランジスタ
１９２ トランジスタ
１９３ トランジスタ
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェイス
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェイス
１１９９ ＲＯＭ
３０００ 基板
３１０６ 素子分離絶縁層
３２００ トランジスタ
３２０２ トランジスタ
３２０４ 容量素子
３２１０ 接続配線
３２２０ 絶縁層
４１６２ トランジスタ
４２５０ メモリセル
４２５１ メモリセルアレイ
４２５１ａ メモリセルアレイ
４２５１ｂ メモリセルアレイ
４２５３ 周辺回路
４２５４ 容量素子
５０２１ 本体
５０２２ 固定部
５０２３ 表示部
５０２４ 操作ボタン
５０２５ 外部メモリスロット
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (5)

  1. ソース領域、ドレイン領域、及びチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記チャネル形成領域と重なる領域を有するゲート電極と、
    前記ソース領域と接する領域を有するソース電極と、
    前記ドレイン領域と接する領域を有するドレイン電極と、を有し、
    前記ソース領域及び前記ドレイン領域は、前記チャネル形成領域よりも酸素濃度が高い領域を有し、
    前記ソース領域または前記ドレイン領域から前記チャネル形成領域に対し、常温において酸素が拡散されることを特徴とする半導体装置。
  2. ソース領域、ドレイン領域、及びチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記チャネル形成領域と重なる領域を有するゲート電極と、
    前記ソース領域と接する領域を有するソース電極と、
    前記ドレイン領域と接する領域を有するドレイン電極と、を有し、
    前記ソース領域及び前記ドレイン領域は、前記チャネル形成領域よりも酸素濃度が高い領域を有し、
    前記チャネル形成領域は、前記酸化物半導体層の表面の法線ベクトルと平行な方向にｃ軸が配向した結晶を含み、
    前記ソース領域または前記ドレイン領域から前記チャネル形成領域に対し、常温において酸素が拡散されることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記ゲート絶縁膜及び前記ゲート電極上に設けられた、酸化アルミニウムを含む絶縁膜を有することを特徴とする半導体装置。
  4. 前記チャネル形成領域下に前記チャネル形成領域に接する下地絶縁膜を有し、
    前記下地絶縁膜は酸素を含む絶縁膜からなることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記ソース領域または前記ドレイン領域に不純物（酸素を除く。）が添加されていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
JP2013038115A 2012-02-28 2013-02-28 半導体装置 Expired - Fee Related JP6134537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013038115A JP6134537B2 (ja) 2012-02-28 2013-02-28 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012040837 2012-02-28
JP2012040837 2012-02-28
JP2013038115A JP6134537B2 (ja) 2012-02-28 2013-02-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2013211543A JP2013211543A (ja) 2013-10-10
JP2013211543A5 JP2013211543A5 (ja) 2016-02-18
JP6134537B2 true JP6134537B2 (ja) 2017-05-24

Family

ID=49001861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013038115A Expired - Fee Related JP6134537B2 (ja) 2012-02-28 2013-02-28 半導体装置

Country Status (3)

Country Link
US (2) US20130221345A1 (ja)
JP (1) JP6134537B2 (ja)
KR (2) KR20130098924A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959693B1 (ko) 2009-10-09 2019-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9887297B2 (en) * 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
US20150145826A1 (en) * 2013-11-26 2015-05-28 Samsung Electro-Mechanics Co., Ltd. Touch sensor
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015162633A (ja) * 2014-02-28 2015-09-07 株式会社東芝 半導体装置
CN104241299B (zh) * 2014-09-02 2017-02-15 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
KR20250050134A (ko) 2015-11-20 2025-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 상기 반도체 장치를 가지는 표시 장치, 및 상기 반도체 장치를 가지는 전자 기기
KR20170087568A (ko) * 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
WO2017175095A1 (en) 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106790805A (zh) * 2016-12-20 2017-05-31 北京小米移动软件有限公司 柔性电子设备
KR102494122B1 (ko) * 2018-03-21 2023-02-02 삼성전자주식회사 반도체 소자
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
KR102861219B1 (ko) 2018-11-01 2025-09-18 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
KR102736890B1 (ko) * 2020-06-22 2024-12-03 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 표시장치
JP2022077434A (ja) * 2020-11-11 2022-05-23 日本放送協会 薄膜トランジスタとその製造方法、及び表示装置
US12113115B2 (en) 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same
JP7671625B2 (ja) * 2021-05-19 2025-05-02 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
CN113488512A (zh) * 2021-06-23 2021-10-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20230025585A (ko) 2021-08-13 2023-02-22 삼성전자주식회사 반도체 소자
JP2023148580A (ja) * 2022-03-30 2023-10-13 厦門天馬顕示科技有限公司 酸化物半導体薄膜トランジスタ装置及びその製造方法
WO2023243073A1 (ja) * 2022-06-17 2023-12-21 シャープディスプレイテクノロジー株式会社 半導体装置、半導体装置の製造方法
DE102023125283B4 (de) * 2022-10-25 2026-01-22 Lg Display Co., Ltd. Dünnschichttransistor, Verfahren zur Herstellung desselben und Anzeigevorrichtung, die diesen aufweist

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5581092A (en) 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3765936B2 (ja) * 1998-12-21 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5250493B2 (ja) * 2008-07-16 2013-07-31 株式会社半導体エネルギー研究所 発光装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011159697A (ja) * 2010-01-29 2011-08-18 Dainippon Printing Co Ltd 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101800844B1 (ko) 2010-04-23 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20130054275A (ko) 2010-04-23 2013-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5784479B2 (ja) * 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9112036B2 (en) * 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20140024866A (ko) * 2011-06-17 2014-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130187150A1 (en) 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102083380B1 (ko) 2012-01-25 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9006733B2 (en) 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer

Also Published As

Publication number Publication date
KR20200037195A (ko) 2020-04-08
US20160163880A1 (en) 2016-06-09
KR20130098924A (ko) 2013-09-05
US10872982B2 (en) 2020-12-22
US20130221345A1 (en) 2013-08-29
KR102170001B1 (ko) 2020-10-26
JP2013211543A (ja) 2013-10-10

Similar Documents

Publication Publication Date Title
KR102170001B1 (ko) 반도체 장치 및 그 제작 방법
JP7393110B2 (ja) 半導体装置
JP6419911B2 (ja) 半導体装置
JP6499246B2 (ja) 半導体装置
US9640639B2 (en) Semiconductor device and method for manufacturing the same
US9219164B2 (en) Semiconductor device with oxide semiconductor channel
US20190386140A1 (en) Semiconductor device
JP6186166B2 (ja) 半導体装置
JP6131060B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6134537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees