JP6122462B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6122462B2
JP6122462B2 JP2015083833A JP2015083833A JP6122462B2 JP 6122462 B2 JP6122462 B2 JP 6122462B2 JP 2015083833 A JP2015083833 A JP 2015083833A JP 2015083833 A JP2015083833 A JP 2015083833A JP 6122462 B2 JP6122462 B2 JP 6122462B2
Authority
JP
Japan
Prior art keywords
pixel
data
transistor
memory
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015083833A
Other languages
English (en)
Other versions
JP2015158685A (ja
Inventor
小山　潤
潤 小山
三宅　博之
博之 三宅
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015083833A priority Critical patent/JP6122462B2/ja
Publication of JP2015158685A publication Critical patent/JP2015158685A/ja
Application granted granted Critical
Publication of JP6122462B2 publication Critical patent/JP6122462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed
    • G09G2340/145—Solving problems related to the presentation of information to be displayed related to small screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、表示装置に関し、特に発光素子を有する表示装置に関する。また、発光素子
を有する表示装置を含んだ電子機器に関する。
近年、通信技術の進歩に伴って、携帯電話が普及している。今後は更に動画の伝送やよ
り多くの情報伝達が予想される。一方、パーソナルコンピュータ（ＰＣ）もその軽量化に
よって、モバイル対応の製品が生産されている。電子手帳に始まったＰＤＡと呼ばれる情
報端末も多数生産され普及しつつある。また、表示装置の発展により、それらの携帯情報
機器のほとんどにはフラットパネルディスプレイが装備されている。
また、アクティブマトリクス型の表示装置の中でも、近年、低温ポリシリコン薄膜トラ
ンジスタ（以下薄膜トランジスタをＴＦＴと表記する）を用いた表示装置の製品化が進め
られている。低温ポリシリコンでは画素だけでなく、画素部の周囲に信号線駆動回路を一
体形成することが可能であるため、表示装置の小型化や、高精細化が可能であり、今後は
さらに普及が見込まれる。
このようなモバイル機器用の表示装置においては、電子ブックなどの表示をおこなう場
合が考えられる。そのような場合においては、画面を静止させ、そのときには、表示装置
を駆動するためのコントローラ、ドライバを停止することによって、消費電力の低減をは
かることが考えられてきた。そのための１つとして画素領域にスタティックメモリ（通常
はＳＲＡＭであるがＳＲＡＭでなくとも良い）を配置し、そのスタティックメモリに静止
画の情報を記憶することによって、静止画を表示し続けるものがあった。その例を以下の
特許文献１に示す。
また、携帯情報機器には小型液晶テレビ、デジタルスチルカメラ、ビデオカメラ等も含
まれる。このような自然画を表示する携帯情報機器のディスプレイにはデルタ配列のディ
スプレイが使用されることが多い。デルタ配列とは図２に示すように１行ごとに画素をず
らして配列する方法である。デルタ配列は自然画を表示することにおいて、過去からよく
使用される配列であった。
特開２００１−２２２２５６号公報
前述した従来の表示装置には以下に示すような不具合があった。スタティックメモリを
構成するためには通常６個の素子が必要であり、１つの画素の中に、６個以上の素子を配
置しなければならなかった。
図２に従来のデルタ配列をおこなった画素の図を示す。図２において、画素部分は画素
電極２０１とそれを駆動する回路素子２０２によって構成される。
デルタ配列は主としてＡＶ機器に用いられ、自然画を少ない画素数で表示しやすいとい
う特徴があるが、画素を１列おきに、半分ずつずらして配置するため、画素の素子に信号
または電源を供給するための配線が複雑となり、画素電極間面積を多く必要とし、配線の
寄生抵抗、寄生容量が増加させていた。これは図２において、回路素子２０２の周囲には
並行配線が多数配置されることからも容易に想定できることである。
特に、前述した様にスタティックメモリを内蔵する場合はさらにこの効果が顕著となり
、寄生抵抗や寄生容量が増大し、信号の遅延時間を増加させる原因となっていた。また、
素子数は多くなくとも、容量素子などで多くの面積を必要とする場合においても同様に、
遅延時間を増加させる原因になっていた。
以上のような問題を鑑み本発明ではデルタ配列を用い、且つ、画素内部にスタティック
メモリなど複数の素子を配置しても、寄生抵抗や寄生容量を小さくし、遅延時間の増大し
にくい表示装置、およびそれらを用いた電子機器を提供することを課題とする。
以上のような問題を解決するため、本発明は、デルタ配置において、スタティックメモ
リなどの素子数が多い場合、または画素に含ませることが必要な素子の面積が大きい場合
に画素電極の形状を多角形として配列させることを特徴としている。
本発明の一は、基板上にデルタ配列された複数の発光素子と、発光素子の各に配置され
た画素駆動素子とを有している表示装置である。この表示装置において、発光素子の少な
くとも一方の電極形状は、多角形としている。
本発明の一は、基板上にデルタ配列された複数の発光素子と、発光素子の各に配置され
た画素駆動素子とを有している表示装置である。この表示装置において、発光素子の各に
対応して配置されたスタティックメモリを有し、該発光素子の少なくとも一方の電極形状
は、多角形としている。
この場合において、画素駆動素子またはスタティックメモリに信号または電力を供給す
る配線は、多角形の画素電極に沿った斜め配線で配設されている。
また、八辺を有し、ある一辺と、隣の一辺の長さの差が、ある一辺の長さの２０％以下
、好ましくは１０％以下となる辺により構成された多角形の形状を有する画素電極とする
ことが好ましい。すなわち、八角形若しくはそれに近い多角形とすることが好ましい。な
お、八角形若しくはそれに近い多角形が有する角部のうち、少なくとも一つの角部が丸み
を帯びていても良い。
本発明の一は、上記発明の構成において、高階調を表示する第１の表示モードと、低階
調を表示する第２の表示モードとを有し、当該複数の表示モードを切替可能とする表示装
置である。この場合において、第１の表示モードは６４階調以上の階調表示を可能とし、
第２の表示モードは２階調の表示を可能とする構成であってもよい。
以上に示したように、本発明は、画素電極の形状を八角形にすることによって、デルタ
配列を行いながら、素子の配列を有効におこない、スタティックメモリなどを１つの画素
に１つ以上配置したとしても、配線の寄生抵抗や配線の寄生容量を低減でき、遅延時間の
増加を抑えることができる。また素子、配線の配置が容易となる。
本発明のデルタ配列画素の概略図。 従来のデルタ配置画素の概略図。 本発明のデルタ配列画素の拡大図。 本発明の画素の実施例の等価回路を示す図。 本発明のサブフレームの実施例を示す図。 本発明のサブフレームの実施例を示す図。 コントローラのブロック図。 コントローラのブロック図。 本発明を用いた電子機器の実施例を示す図。 本発明の実施例を用いた携帯電話のブロック図。 本発明の実施例を用いたフォーマット変換回路のブロック図。 画素フォーマットの変換を示す図。 画素フォーマットの変換を示す図。 画素フォーマットの変換を示す図。
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従
って、本実施の形態の記載内容に限定して解釈されるものではない。
図１に八角形の画素電極を持つ画素の例を示す。１０１が１つの画素を表し、１０２が
画素を駆動する回路を配置する場所を表す。図１に示すように回路を配置する領域１０２
を都合良く得ることが可能になり、前述した従来の正方形または長方形の画素に比べて効
率的な配置が可能になる。
図３に図１の画素を拡大した場合の構成例を示す。図３は図１の領域１０２を表してい
る。図３の３１０は画素電極を表し、３１１が画素電極３１０の電位を制御する回路を表
している。３０２は３１１に接続されるデータ線、３０７は他の画素電極を制御する回路
につながるデータ線、３０４は第１の走査線、３０５は第２の走査線である。また、３０
８、３０９は他の画素を制御する走査線である。３０３は電源供給線、３０６は他の画素
の電源供給線である。３０１は配線を含めた画素回路を表している。また、３１２は低電
位側電源線である。
ここで、データ線３０２、３０７、走査線３０４、３０５、３０８、３０９、低電位側
電源線３１２は図３にあるように八角形の画素の斜めの辺に沿った形で形成されている。
このような形状をとることによって、配線クロスによる不要な寄生容量の発生や、配線長
の増加による寄生抵抗の増加を防ぐことが可能になる。また素子、配線の配置を容易にす
ることが可能になる。
以上、本実施の形態では、八角形の画素電極を持つ画素の例について説明したが、本発
明はこれに限定されず多角形の画素電極を適用することができる。特に、八辺を有し、あ
る一辺と、隣の一辺の長さの差が、ある一辺の長さの２０％以下、好ましくは１０％以下
となる辺により構成された多角形の形状を有する画素電極とすることが好ましい。すなわ
ち、八角形若しくはそれに近い多角形とすることが好ましい。
図４に図３の３０１の回路構成例を示す。図４の４０１が図３の３１１に対応する。図
４の４０２はデータ線、４２１は第１の走査線、４０４は第２の走査線、４０３は電源供
給線、４０５はスイッチングＴＦＴ、４０９は駆動ＴＦＴ、４１５は発光素子、４１７は
発光素子の第１の電極、４１６は発光素子の第２の電極を表す。また４１０から４１３の
ＴＦＴはスタティックメモリを構成している。４０６はスタティックメモリに書き込みを
おこないやすくするためのスイッチＴＦＴで、スイッチングＴＦＴ４０５と逆極性のＴＦ
Ｔを用いる。また、４０７はスタティックメモリの出力を駆動ＴＦＴ４０９のゲートに入
力するためのスイッチＴＦＴである。スイッチＴＦＴ４０８は駆動ＴＦＴ４０９のゲート
を電源供給線４０３に接続するもので、駆動ＴＦＴ４０９をオフするために用いる。４１
４はスタティックメモリの低電位側電源である。
図４では、第１の走査線４２１の信号によりスイッチングＴＦＴ４０５をオンまたはオ
フすることで、データ線４０２のデータをスタティックメモリに記憶させるかどうかが決
まる。このスタティックメモリに記憶されたデータと第２の走査線４０４の信号によって
駆動ＴＦＴ４０９がオンまたはオフするかが決まり、オンの時には発光素子が発光する。
以下において、本実施形態における動作について説明をおこなう。
まず、発光素子を点灯させるデータを書き込む場合について説明する。データ線４０２
にはロウ電位の信号が入力される。次に、第１の走査線４２１がハイになるとスイッチン
グＴＦＴ４０５がオンして、データ線のロウ電位がＴＦＴ４１０、ＴＦＴ４１１で構成さ
れるインバータに入力され、ＴＦＴ４１０、４１１で構成されるインバータの出力はハイ
になる。このインバータ出力はＴＦＴ４１２、ＴＦＴ４１３で構成されるインバータに入
力される。ＴＦＴ４１２、４１３で構成されるインバータの出力はロウであり、スイッチ
ＴＦＴ４０７を介して、駆動ＴＦＴ４０９のゲートに入力される。
スイッチＴＦＴ４０６は第１の走査線がハイである間はオフとなっている。図４におい
て駆動ＴＦＴ４０９はＰ型ＴＦＴであるので、ロウ電位がゲートに入力されるとオンし、
発光素子の第１の電極４１７と電源供給線４０３は電気的に接続（短絡）し、発光素子に
電流が流れ、発光がおこなわれる。このとき、第２の走査線４０４はハイであるものとす
る。
次に、発光素子を点灯させないデータを書き込む場合について説明する。データ線４０
２にはハイ電位の信号が入力される。次に、第１の走査線４２１がハイになるとスイッチ
ングＴＦＴ４０５がオンして、データ線のハイ電位がＴＦＴ４１０、ＴＦＴ４１１で構成
されるインバータに入力され、ＴＦＴ４１０、４１１で構成されるインバータの出力はロ
ウになる。このインバータ出力はＴＦＴ４１２、ＴＦＴ４１３で構成されるインバータに
入力される。ＴＦＴ４１２、４１３で構成されるインバータの出力はハイであり、スイッ
チＴＦＴ４０７を介して、駆動ＴＦＴ４０９のゲートに入力される。
スイッチＴＦＴ４０６は第１の走査線４２１がハイである間はオフとなっている。図４
において、駆動ＴＦＴ４０９はＰ型ＴＦＴであるので、ハイ電位がゲートに入力されると
オフし、発光素子の第１の電極４１７と電源供給線４０３は電気的に接続（短絡）せず、
発光素子に電流が流れず、発光がおこなわれない。このとき、第２の走査線４０４はハイ
であるものとする。
次に、発光素子を消灯させる場合について説明する。消灯時には第１の走査線４２１は
ロウであるので、スイッチングＴＦＴ４０５はオフし、データ線４０２の電位は画素には
書き込まれない。スイッチＴＦＴ４０６がオンし、データはすでに書き込まれたものが保
持されている。第２の走査線４０４がロウとなり、スイッチＴＦＴ４０７はオフとなり、
駆動ＴＦＴ４０９とスタティックメモリは遮断される。スイッチＴＦＴ４０８を介して、
電源供給線４０３の電位が駆動ＴＦＴ４０９のゲートに入力される。
駆動ＴＦＴ４０９はＰ型ＴＦＴであるので、電源供給線４０３の電位がゲートに入力さ
れるとオフし、発光素子の第１の電極４１７と電源供給線４０３は電気的に接続（短絡）
接続せず、発光素子に電流が流れず、消灯される。
以上のように本実施例は動作する。尚、スタティックメモリを用いた回路構成は本実施
例に記載したものに限定されず他の構成をとったものでも良い。
また、スタティックメモリは電源を切断しない限り、記憶状態を保持できるためドライ
バや後述するコントローラなどをすべて停止させることが可能となり、静止画を表示する
場合には低消費電力化をはかることが可能である。
スタティックメモリを用いた表示は、スタティックメモリの出力値が０または１を表す
デジタル値であるから、アナログ的な表示はできない。従って階調表示をおこなうときは
時間階調を用いる。時間階調の原理について説明をおこなう。
時間階調はある一定の輝度で発光する素子の点灯時間を変化させて、階調を表示するも
のである。たとえば、１フレーム期間中すべて点灯すれば点灯率は１００％となる。また
１フレーム期間中の半分の期間点灯すれば点灯率は５０％となる。フレーム周波数がある
程度高ければ、一般的には６０Ｈｚ以上であれば、人間の目では点滅が認識できず、中間
調として認識される。このようにして、点灯率を変化させることによって、階調を表現す
ることが可能である。
図５（Ａ）は横軸に時間をとり、縦軸に表示画面の画素の縦軸をとったものである。こ
の例では、表示画面は上から順に書き込みをおこなっており、そのため、表示が遅れるこ
とになる。この実施例では上から順に書き込みをおこなっているが、これには限定されな
い。以下４ビットを例にとり説明をおこなうが本発明は４ビットに限定されるものではな
い。
図５（Ａ）では、１フレームを４つのサブフレーム（Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４
）に分けている。それぞれのサブフレームの期間の長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ３
：Ｔｓ４＝８：４：２：１となっている。これらのサブフレームを組み合わせることによ
って、点灯期間の長さを０〜１５までのいずれかに設定することが可能である。このよう
に１フレームを２のべき乗のサブフレームに区切って階調を表現できる。
また、Ｔｓ４では点灯期間が短いため、画面の下半分の書き込みが終了する前に、上半
分を消灯する必要があり、書き込みと消去を並行しておこなっている。
図５（Ｂ）は図５（Ａ）と異なる時間区分で階調表現をおこなったものである。図５（
Ａ）の階調表現手段では上位ビットが変化したときに、疑似輪郭と呼ばれる不具合が発生
する。これは人間の目が、例えば７階調目と８階調目を交互に見たときに映像が本来の階
調とは異なって見えるように錯覚をする、というものである。
従って、図５（Ｂ）では上位ビットを分割し、上述した疑似輪郭現象を軽減しているも
のである。具体的には、最上位ビット（ここではＴｓ１）を４つに分割し、１フレーム内
部に配置している。また、第２ビット（ここではＴｓ２）を２分割し、１フレーム内部に
配置している。このようにして、時間的に長いビットを分割し、疑似輪郭の軽減をおこな
っている。
図６（Ａ）は疑似輪郭が発生しないように、サブフレームを２のべき乗ではなく等間隔
で区分したものである。この方式では大きなビットの区切りがないので、疑似輪郭は発生
しないが、階調自体は荒くなる。すなわち、階調がサブフレームの倍数で表現されてしま
うため、サブフレームの倍数以外の階調をうまく表示できない。従って、ＦＲＣ（フレー
ムレートコントロール）またはディザなどを用いて、階調補完をおこなう必要がある。
図６（Ｂ）は２値表示のみをおこなう場合のものである。この場合は１フレーム中に１
サブフレームのみ存在するので、書き換え回数も１フレームに１回となり、コントローラ
、ドライバの消費電力を低減することが可能になる。
自然画を表示しない場合には、階調数は多くなくても良いので、消費電力を優先した表
示が可能となる。このような表示と前述した図５（Ａ）、図５（Ｂ）、図６（Ａ）などを
組み合わせることによって、大きな階調数が必要な場合と、少ない階調で十分な場合を使
い分けて、消費電力の削減が可能になる。
図６（Ｃ）は４階調を表現するもので１フレーム期間に３回の書き込みをおこなって表
示をおこなう。これは図６（Ｂ）よりは階調数が多く必要であるが、図６（Ａ）ほど多く
を必要としない場合などに適応される。
このようにサブフレームの構成方法は多数あり、ここに記載されている方法には限定さ
れない。時間階調方式ではコントローラから入力する信号で上記の方式が設定できるので
ディスプレイが多くの切り替え機能を持たなくとも、上記のいずれかから選択が可能にな
る。
本実施例は、発明を実施するための最良の形態、及び、実施例１と自由に組み合わせる
ことが可能である。
時間階調方式の駆動方法を行うための信号を、ディスプレイのソース信号線駆動回路及
びゲート信号線駆動回路に供給する回路について、図７及び図８を用いて説明する。
本明細書中では、表示装置に入力される映像信号を、デジタルビデオ信号と呼ぶことに
する。なおここでは、４ビットのデジタルビデオ信号を入力して、画像を表示する表示装
置を例に説明する。ただし、本発明は４ビットに限定されるものではない。
信号制御回路７０１にデジタルビデオ信号が読み込まれ、ディスプレイ７００にデジタ
ル映像信号（ＶＤ）を出力する。また、本明細書中では、信号制御回路においてデジタル
ビデオ信号を編集し、ディスプレイに入力する信号に変換したものを、デジタル映像信号
と呼ぶ。ディスプレイ７００の、ソース信号線駆動回路７０７及びゲート信号線駆動回路
７０８を駆動するための信号は、ディスプレイコントローラ７０２によって入力されてい
る。
信号制御回路７０１及びディスプレイコントローラ７０２の構成について説明する。な
お、ディスプレイ７００のソース信号線駆動回路７０７は、シフトレジスタ７１０、ＬＡ
Ｔ（Ａ）７１１、ＬＡＴ（Ｂ）７１２によって構成される。他に、図示していないが、レ
ベルシフタやバッファ等を設けてもよい。また、本発明はこのような構成に限定するもの
ではない。
信号制御回路７０１は、ＣＰＵ７０４、メモリ７０５、メモリ７０６及びメモリコント
ローラ７０３によって構成されている。信号制御回路７０１の詳細は図８に示す。
信号制御回路７０１に入力されたデジタルビデオ信号は、メモリコントローラ７０３に
よって制御されるスイッチ７１３を介してメモリ７０５に入力される。ここで、メモリ７
０５は、ディスプレイ７００の画素部７０９の全画素分の４ビットのデジタルビデオ信号
を、記憶可能な容量を有する。メモリ７０５に１フレーム期間分の信号が記憶されると、
メモリコントローラ７０３によって、各ビットの信号が順に読み出される。デジタル映像
信号ＶＤはスイッチ７１４を介して、ディスプレイ７００に入力される。
メモリ７０５に記憶された信号の読み出しが始まると、今度は、メモリ７０６に、スイ
ッチ７１３を介して、次のフレーム期間に対応するデジタルビデオ信号が入力され、記憶
され始める。メモリ７０６もメモリ７０５と同様に、表示装置の全画素分の４ビットのデ
ジタルビデオ信号を記憶可能な容量を有するとする。メモリ７０６に１フレーム期間分の
信号が記憶されると、メモリコントローラ７０３によって、各ビットの信号が順に読み出
される。デジタル映像信号ＶＤはスイッチ７１４を介して、ディスプレイ７００に入力さ
れる。メモリ７０６に記憶された信号の読み出しが始まると、メモリ７０５には次の書き
込みがはじまる。これを繰り返すことによって、ディスプレイに信号を供給する。
このように、信号制御回路７０１は、それぞれ１フレーム期間分ずつの４ビットのデジ
タルビデオ信号を記憶することができるメモリ７０５及びメモリ７０６を有し、このメモ
リ７０５とメモリ７０６とを交互に用いて、デジタルビデオ信号をディスプレイ７００に
供給する。
ここでは、２つのメモリ７０５及びメモリ７０６を、交互に用いて信号を記憶する信号
制御回路７０１について示したが、一般に、複数フレーム分の情報を記憶することができ
るメモリを有し、これらのメモリを交互に用いることで時間階調表示に必要な信号を得る
ことが可能である。
本実施例は、発明を実施するための最良の形態、実施例１、及び、実施例２と自由に組
み合わせることが可能である。
携帯電話ではＱＶＧＡのフォーマットが広く使用されている。従ってＱＶＧＡのフォー
マットが使用できれば、ＱＶＧＡ対応のソフトウエアがそのまま使用できるので、新たな
ソフト開発が不要となり、開発費の低減が可能になる。また、ユーザーも普段使用してい
る携帯電話と同様な機能を得ることが可能になり、利便性が向上する。
従って、本発明では、ＱＶＧＡのソフトで画像信号を処理し、その後、フォーマット変
換を用いて、ＱＶＧＡのデータをＨＶＧＡ（ハーフＶＧＡ）またはＶＧＡ、ＳＶＧＡなど
の高解像モードに展開することによって、高解像ディスプレイを用いて、ＱＶＧＡの画像
を得ることが可能になる。
図１０にセットのブロック図を示す。各ブロックはアンテナ１００１、ＲＦ回路１００
２、ベースバンド回路１００３、コントローラ１００４、ディスプレイ１００７によって
構成される。ベースバンド部をＱＶＧＡ対応のものとすることによって、携帯電話のシス
テムをそのまま使用することが可能になる。
コントローラの内部にはフォーマット変換回路１００５、クロック制御信号発生回路１
００６を有し、ベースバンド回路１００３から送られる信号をＱＶＧＡから、その他の信
号に変換する。
フォーマット変換の実施例として図１１のようなものがあげられる。図１１はメモリ１
１０１、メモリ１１０２、メモリ制御回路１１０３より構成される。ベースバンド回路か
ら送られた信号はまずメモリ１１０１に記憶される。次に配列を変えてメモリ１１０２に
データを転送する。メモリ制御回路１１０３はこれらメモリ１１０１、メモリ１１０２の
タイミングを制御する。
次に図１２に示すような変換をおこなうための動作について説明する。ＱＶＧＡからＶ
ＧＡに変換を行うためには、ＱＶＧＡの画素数が２４０×３２０であり、ＶＧＡの画素数
が４８０×６４０であるため、縦横とも２倍にする必要がある。その変換動作としては縦
横に対して、メモリ１１０１より同じデータを２回読み出し、メモリ１１０２に書き込む
ことでフォーマット変換が可能になる。
ＱＶＧＡの画面を図１２（Ａ）に示すような２画素×２画素の単位に分割する。それを
メモリ１１０１からメモリ１１０２に送る際には、それぞれの画素データを４回ずつ読み
出し、図１２（Ｂ）に示すように４×４のデータを作製する。このようにして縦横とも２
倍のデータをもつ表示に用いる画像データを構成することが可能である。
次にＱＶＧＡからＳＶＧＡに変換を行う場合、ＱＶＧＡの画素数が２４０×３２０であ
り、ＳＶＧＡの画素数が６００×８００であるため、縦横とも２．５倍にする必要がある
。この場合は単純に読み出し回数を増やした場合では整数倍しかできないため、以下の方
法をおこなう。
ＱＶＧＡの画面を図１３（Ａ）に示すような２画素×２画素の単位に分割する。それを
メモリ１１０１からメモリ１１０２に送る際には、フレームによって画素ごとの読み出し
回数を変えることで２．５倍を実現する。
まず、第１のフレームにおいては図１３（Ｂ）に示すようにメモリ１１０１から画素Ａ
のデータを９回、画素Ｂのデータを６回、画素Ｃのデータを６回、画素Ｄのデータを４回
読み出し、メモリ１１０２に記憶する。
次に第２のフレームにおいては図１３（Ｃ）に示すようにメモリ１１０１から画素Ａの
データを６回、画素Ｂのデータを９回、画素Ｃのデータを４回、画素Ｄのデータを６回読
み出し、メモリ１１０２に記憶する。
次に第３のフレームにおいては図１３（Ｄ）に示すようにメモリ１１０１から画素Ａの
データを６回、画素Ｂのデータを４回、画素Ｃのデータを９回、画素Ｄのデータを６回読
み出し、メモリ１１０２に記憶する。
次に第４のフレームにおいては図１３（Ｅ）に示すようにメモリ１１０１から画素Ａの
データを４回、画素Ｂのデータを６回、画素Ｃのデータを６回、画素Ｄのデータを９回読
み出し、メモリ１１０２に記憶する。
これによって、第１フレーム〜第４フレーム間において、どの画素も合計２５回の読み
出しがおこなわれ、平均６．２５回の読み出しがおこなわれる。縦横に関しては２．５倍
になっていることになる。このようにして縦横とも２．５倍のデータをもつ表示に用いる
画像データを構成することが可能である。
次にＱＶＧＡからＨＶＧＡに変換を行う場合、ＱＶＧＡの画素数が２４０×３２０であ
り、ＨＶＧＡの画素数が３２０×４８０であるため、縦横とも１．３３３倍以上にする必
要がある。この場合は単純に読み出し回数を増やした場合では整数倍しかできないため、
以下の方法をおこなう。また、ＨＶＧＡは画面アスペクト比が３：４でないため、一部表
示がおこなえない領域があるがこの場合はその部分を黒表示にするなどして対応する。
ＱＶＧＡの画面を図１４（Ａ）に示すような３画素×３画素の単位に分割する。それを
メモリ１１０１からメモリ１１０２に送る際には、フレームによって画素ごとに読み出し
回数を変えることで１．３３３倍を実現する。
まず、第１のフレームにおいては図１４（Ｂ）に示すようにメモリ１１０１から画素Ａ
のデータを４回、画素Ｂのデータを２回、画素Ｃのデータを２回、画素Ｄのデータを２回
、画素Ｅのデータを１回、画素Ｆのデータを１回、画素Ｇのデータを２回、画素Ｈのデー
タを１回、画素Ｉのデータを１回読み出し、メモリ１１０２に記憶する。
次に、第２のフレームにおいては図１４（Ｃ）に示すようにメモリ１１０１から画素Ａ
のデータを２回、画素Ｂのデータを４回、画素Ｃのデータを２回、画素Ｄのデータを１回
、画素Ｅのデータを２回、画素Ｆのデータを１回、画素Ｇのデータを１回、画素Ｈのデー
タを２回、画素Ｉのデータを１回読み出し、メモリ１１０２に記憶する。
次に、第３のフレームにおいては図１４（Ｄ）に示すようにメモリ１１０１から画素Ａ
のデータを２回、画素Ｂのデータを２回、画素Ｃのデータを４回、画素Ｄのデータを１回
、画素Ｅのデータを１回、画素Ｆのデータを２回、画素Ｇのデータを１回、画素Ｈのデー
タを１回、画素Ｉのデータを２回読み出し、メモリ１１０２に記憶する。
次に、第４のフレームにおいては図１４（Ｅ）に示すようにメモリ１１０１から画素Ａ
のデータを２回、画素Ｂのデータを１回、画素Ｃのデータを１回、画素Ｄのデータを４回
、画素Ｅのデータを２回、画素Ｆのデータを２回、画素Ｇのデータを２回、画素Ｈのデー
タを１回、画素Ｉのデータを１回読み出し、メモリ１１０２に記憶する。
次に、第５のフレームにおいては図１４（Ｆ）に示すようにメモリ１１０１から画素Ａ
のデータを１回、画素Ｂのデータを２回、画素Ｃのデータを１回、画素Ｄのデータを２回
、画素Ｅのデータを４回、画素Ｆのデータを２回、画素Ｇのデータを１回、画素Ｈのデー
タを２回、画素Ｉのデータを１回読み出し、メモリ１１０２に記憶する。
次に、第６のフレームにおいては図１４（Ｇ）に示すようにメモリ１１０１から画素Ａ
のデータを１回、画素Ｂのデータを１回、画素Ｃのデータを２回、画素Ｄのデータを２回
、画素Ｅのデータを２回、画素Ｆのデータを４回、画素Ｇのデータを１回、画素Ｈのデー
タを１回、画素Ｉのデータを２回読み出し、メモリ１１０２に記憶する。
次に、第７のフレームにおいては図１４（Ｈ）に示すようにメモリ１１０１から画素Ａ
のデータを２回、画素Ｂのデータを１回、画素Ｃのデータを１回、画素Ｄのデータを２回
、画素Ｅのデータを１回、画素Ｆのデータを１回、画素Ｇのデータを４回、画素Ｈのデー
タを２回、画素Ｉのデータを２回読み出し、メモリ１１０２に記憶する。
次に、第８のフレームにおいては図１４（Ｉ）に示すようにメモリ１１０１から画素Ａ
のデータを１回、画素Ｂのデータを２回、画素Ｃのデータを１回、画素Ｄのデータを１回
、画素Ｅのデータを２回、画素Ｆのデータを１回、画素Ｇのデータを２回、画素Ｈのデー
タを４回、画素Ｉのデータを２回読み出し、メモリ１１０２に記憶する。
次に、第９のフレームにおいては図１４（Ｊ）に示すようにメモリ１１０１から画素Ａ
のデータを１回、画素Ｂのデータを１回、画素Ｃのデータを２回、画素Ｄのデータを１回
、画素Ｅのデータを１回、画素Ｆのデータを２回、画素Ｇのデータを２回、画素Ｈのデー
タを２回、画素Ｉのデータを４回読み出し、メモリ１１０２に記憶する。
これによって、第１フレーム〜第９フレーム間において、どの画素も合計１６回の読み
出しがおこなわれ、平均１．７７７回の読み出しがおこなわれる。縦横に関しては１．３
３３倍になっていることになる。このようにして縦横とも１．３３３倍のデータをもつ表
示に用いる画像データを構成することが可能である。
以上によって、ＱＶＧＡからＶＧＡ、ＳＶＧＡ、ＨＶＧＡへの変換が可能となる。尚、
フォーマット変換の方式は以上に述べた方式には限定されず、他の方式を用いても良い。
本実施例は、発明を実施するための最良の形態、実施例１乃至実施例３と自由に組み合
わせることが可能である。
本発明の電気機器について図９を参照して説明する。
図９（Ａ）はデジタルカメラであり、本体３１０１、表示部３１０２、受像部３１０３
、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。このデジ
タルカメラにおいて、表示部３１０２は、実施の形態若しくは実施例１乃至４で説明した
ものと同様の画素を備えている。すなわち、画素の構成として、デルタ配列をおこないな
がら、素子の配列を有効におこない、スタティックメモリなどを１つの画素に１つ以上配
置したとしても、配線の寄生抵抗や配線の寄生容量を低減でき、遅延時間の増加を抑える
ことができる。また素子及び配線の配置が容易となるという特徴を有している。このよう
な特徴により、デジタルカメラにおいて、低消費電力化を図ることができる。それにより
、バッテリーを小型化することができ、軽量薄型化されたデジタルカメラを提供すること
ができる。また、動画及び静止画のいずれについても高品位な画像を表示することができ
る。
図９（Ｂ）はコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キ
ーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。
このコンピュータにおいて、表示部３２０３は、実施の形態若しくは実施例１乃至４で説
明したものと同様の画素を備えている。すなわち、画素の構成として、デルタ配列をおこ
ないながら、素子の配列を有効におこない、スタティックメモリなどを１つの画素に１つ
以上配置したとしても、配線の寄生抵抗や配線の寄生容量を低減でき、遅延時間の増加を
抑えることができる。また素子及び配線の配置が容易となるという特徴を有している。こ
のような特徴により、コンピュータにおいて、低消費電力化を図ることができる。それに
より、バッテリーを小型化することができ、軽量薄型化されたコンピュータを提供するこ
とができる。また、同じ用量のバッテリーを搭載した場合には、充電しないで使用するこ
とのできる時間を延ばすことができる。また、動画及び静止画のいずれについても高品位
な画像を表示することができる。
図９（Ｃ）は携帯情報端末装置であり、本体３３０１、表示部３３０２、スイッチ３３
０３、操作キー３３０４、赤外線ポート３３０５等を含む。この携帯情報端末において、
表示部３３０２は、実施の形態若しくは実施例１乃至４で説明したものと同様の画素を備
えている。すなわち、画素の構成として、デルタ配列をおこないながら、素子の配列を有
効におこない、スタティックメモリなどを１つの画素に１つ以上配置したとしても、配線
の寄生抵抗や配線の寄生容量を低減でき、遅延時間の増加を抑えることができる。また素
子及び配線の配置が容易となるという特徴を有している。このような特徴により、携帯情
報端末装置において、低消費電力化を図ることができる。それにより、バッテリーを小型
化することができ、小型軽量化された携帯情報端末装置を提供することができる。また、
同じ用量のバッテリーを搭載した場合には、充電しないで使用することのできる時間を延
ばすことができる。また、動画及び静止画のいずれについても高品位な画像を表示するこ
とができる。
図９（Ｄ）は記録媒体読み込み部を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体３４０１、筐体３４０２、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）読込部３
４０５、操作キー３４０６、表示部（ａ）３４０３、表示部（ｂ）３４０４等を含む。こ
の画像再生装置において、表示部（ａ）３４０３、表示部（ｂ）３４０４は、実施の形態
若しくは実施例１乃至４で説明したものと同様の画素を備えている。すなわち、画素の構
成として、デルタ配列をおこないながら、素子の配列を有効におこない、スタティックメ
モリなどを１つの画素に１つ以上配置したとしても、配線の寄生抵抗や配線の寄生容量を
低減でき、遅延時間の増加を抑えることができる。また素子及び配線の配置が容易となる
という特徴を有している。このような特徴により、画像再生装置において、低消費電力化
を図ることができる。それにより、バッテリーを小型化することができ、小型軽量化され
た画像再生装置を提供することができる。また、バッテリーモードで使用する場合には、
長時間の再生が可能であり、映像を鑑賞することのできる時間を延ばすことができる。
図９（Ｅ）は折りたたみ式携帯表示装置であり、本体３５０１に表示部３５０２が設け
られている。この携帯表示装置において、表示部３５０２は、実施の形態若しくは実施例
１乃至４で説明したものと同様の画素を備えている。すなわち、画素の構成として、デル
タ配列をおこないながら、素子の配列を有効におこない、スタティックメモリなどを１つ
の画素に１つ以上配置したとしても、配線の寄生抵抗や配線の寄生容量を低減でき、遅延
時間の増加を抑えることができる。また素子及び配線の配置が容易となるという特徴を有
している。このような特徴により、携帯表示装置において、低消費電力化を図ることがで
きる。それにより、バッテリーを小型化することができ、本体３５０１の小型軽量化を図
ることができる。
図９（Ｆ）は腕時計であり、ベルト３６０１、表示部３６０２、操作スイッチ３６０３
、音声出力部３６０４等を含む。この腕時計において、表示部３６０２は、実施の形態若
しくは実施例１乃至４で説明したものと同様の画素を備えている。すなわち、画素の構成
として、デルタ配列をおこないながら、素子の配列を有効におこない、スタティックメモ
リなどを１つの画素に１つ以上配置したとしても、配線の寄生抵抗や配線の寄生容量を低
減でき、遅延時間の増加を抑えることができる。また素子及び配線の配置が容易となると
いう特徴を有している。このような特徴により、腕時計において、低消費電力化を図るこ
とができる。それにより、バッテリーを小型化することができ、小型軽量化された腕時計
を提供することができる。
図９（Ｇ）は携帯電話機であり、本体３７０１は、筐体３７０２、表示部３７０３、音
声入力部３７０４、アンテナ３７０５、操作キー３７０６、外部接続ポート３７０７など
を含む。この携帯電話機において、表示部３７０３は、実施の形態若しくは実施例１乃至
４で説明したものと同様の画素を備えている。すなわち、画素の構成として、デルタ配列
をおこないながら、素子の配列を有効におこない、スタティックメモリなどを１つの画素
に１つ以上配置したとしても、配線の寄生抵抗や配線の寄生容量を低減でき、遅延時間の
増加を抑えることができる。また素子及び配線の配置が容易となるという特徴を有してい
る。このような特徴により、携帯電話機において、低消費電力化を図ることができる。そ
れにより、バッテリーを小型化することができ、軽量化された携帯電話機を提供すること
ができる。また、同じ用量のバッテリーを搭載した場合には、充電しないで使用すること
のできる時間を延ばすことができる。また、動画及び静止画のいずれについても高品位な
画像を表示することができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。
なお、本実施例は、発明を実施するための最良の形態、実施例１乃至実施例４と自由に
組み合わせることが可能である。

Claims (1)

  1. 基板上にデルタ配列された複数の画素を有し、
    前記画素の各々は、画素電極と、前記画素電極の電位を制御する回路とを有し、
    前記画素電極の電位を制御する回路の各々は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、スタティックメモリとを有し、
    前記第１のトランジスタのゲートは、第１の走査線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、データ線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方、及び前記スタティックメモリの入力端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第１の走査線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記スタティックメモリの出力端子、及び前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのゲートは、第２の走査線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記画素電極と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、電源供給線と電気的に接続され、
    前記第１のトランジスタと前記第２のトランジスタとは、逆の特性を有し、
    前記第３のトランジスタと前記第４のトランジスタとは、逆の特性を有し、
    前記画素電極の形状が八角形であることを特徴とする表示装置。
JP2015083833A 2005-03-31 2015-04-16 表示装置 Expired - Fee Related JP6122462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015083833A JP6122462B2 (ja) 2005-03-31 2015-04-16 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005104455 2005-03-31
JP2005104455 2005-03-31
JP2015083833A JP6122462B2 (ja) 2005-03-31 2015-04-16 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014095608A Division JP5815074B2 (ja) 2005-03-31 2014-05-06 表示装置の駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016209286A Division JP2017027082A (ja) 2005-03-31 2016-10-26 表示装置

Publications (2)

Publication Number Publication Date
JP2015158685A JP2015158685A (ja) 2015-09-03
JP6122462B2 true JP6122462B2 (ja) 2017-04-26

Family

ID=37493683

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2012258199A Withdrawn JP2013077014A (ja) 2005-03-31 2012-11-27 表示装置
JP2012268946A Withdrawn JP2013061676A (ja) 2005-03-31 2012-12-10 表示装置
JP2014095608A Expired - Fee Related JP5815074B2 (ja) 2005-03-31 2014-05-06 表示装置の駆動方法
JP2015083833A Expired - Fee Related JP6122462B2 (ja) 2005-03-31 2015-04-16 表示装置
JP2016209286A Withdrawn JP2017027082A (ja) 2005-03-31 2016-10-26 表示装置
JP2018105822A Active JP6620188B2 (ja) 2005-03-31 2018-06-01 表示装置
JP2019109198A Withdrawn JP2019204093A (ja) 2005-03-31 2019-06-12 表示装置
JP2020013506A Withdrawn JP2020101806A (ja) 2005-03-31 2020-01-30 表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2012258199A Withdrawn JP2013077014A (ja) 2005-03-31 2012-11-27 表示装置
JP2012268946A Withdrawn JP2013061676A (ja) 2005-03-31 2012-12-10 表示装置
JP2014095608A Expired - Fee Related JP5815074B2 (ja) 2005-03-31 2014-05-06 表示装置の駆動方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2016209286A Withdrawn JP2017027082A (ja) 2005-03-31 2016-10-26 表示装置
JP2018105822A Active JP6620188B2 (ja) 2005-03-31 2018-06-01 表示装置
JP2019109198A Withdrawn JP2019204093A (ja) 2005-03-31 2019-06-12 表示装置
JP2020013506A Withdrawn JP2020101806A (ja) 2005-03-31 2020-01-30 表示装置

Country Status (2)

Country Link
US (1) US8866707B2 (ja)
JP (8) JP2013077014A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008242358A (ja) 2007-03-29 2008-10-09 Eastman Kodak Co アクティブマトリクス型表示装置
US9041625B2 (en) * 2010-04-21 2015-05-26 Lg Display Co., Ltd. Subpixel arrangement structure for a display device and display device
US9299946B2 (en) 2011-03-31 2016-03-29 Sharp Kabushiki Kaisha Display substrate, organic electroluminescent display device, and manufacturing method for display substrate and organic electroluminescent display device
CN104992654B (zh) * 2011-07-29 2019-02-22 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法
US10832616B2 (en) 2012-03-06 2020-11-10 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
KR101615332B1 (ko) 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
CN104508547B (zh) * 2012-07-19 2017-09-19 夏普株式会社 液晶显示装置
KR101900914B1 (ko) * 2012-09-18 2018-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101485166B1 (ko) 2013-04-25 2015-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 마스크 유닛
KR101427593B1 (ko) 2013-04-26 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104425547B (zh) * 2013-09-11 2019-01-04 昆山国显光电有限公司 一种有机发光显示器及其制作方法
JP2015090814A (ja) * 2013-11-06 2015-05-11 株式会社ジャパンディスプレイ 表示装置
CN103904105A (zh) * 2014-03-13 2014-07-02 昆山允升吉光电科技有限公司 一种oled显示屏的像素结构
CN104576695B (zh) 2014-12-22 2017-08-25 信利（惠州）智能显示有限公司 Oled像素排列结构及显示装置
US10839733B2 (en) * 2015-09-21 2020-11-17 Apple Inc. Display having gate lines with zigzag extensions
JP6614228B2 (ja) 2017-11-29 2019-12-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6604374B2 (ja) * 2017-12-26 2019-11-13 セイコーエプソン株式会社 電気光学装置及び電子機器
US10943326B2 (en) 2018-02-20 2021-03-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP6872571B2 (ja) 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US10991319B2 (en) 2018-10-09 2021-04-27 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN112768500B (zh) * 2018-12-13 2023-10-31 昆山国显光电有限公司 像素排列结构、显示面板及显示装置
CN109524449B (zh) * 2019-01-09 2020-12-04 昆山国显光电有限公司 像素结构、显示基板和显示装置
JP2021197249A (ja) 2020-06-11 2021-12-27 株式会社エンビジョンＡｅｓｃジャパン 負極電極、リチウムイオン二次電池、リチウムイオン二次電池用負極電極の製造方法、および、リチウムイオン二次電池用負極電極シートの製造方法
JP2022152394A (ja) 2021-03-29 2022-10-12 セイコーエプソン株式会社 光学モジュールおよび画像表示装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671306B2 (ja) * 1983-03-30 1994-09-07 キヤノン株式会社 画像読み取り装置
US4505974A (en) 1983-10-03 1985-03-19 Formica Corporation Decorative laminate having mar-resistant surface
JPS63105572A (ja) * 1986-10-22 1988-05-10 Matsushita Electric Ind Co Ltd 解像度変換装置
JP2828981B2 (ja) 1987-12-25 1998-11-25 株式会社日立製作所 液晶ディスプレイパネル
US5192945A (en) 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
JP2892444B2 (ja) 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
JPH04285917A (ja) 1991-03-15 1992-10-12 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH04333094A (ja) 1991-05-08 1992-11-20 Hitachi Ltd 液晶表示装置
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5576857A (en) * 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
KR970004885B1 (ko) 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
JPH07281637A (ja) * 1994-04-11 1995-10-27 Hitachi Ltd 液晶ディスプレイ・マルチ解像度表示方法
JP3071648B2 (ja) 1994-10-24 2000-07-31 シャープ株式会社 液晶表示素子
JP3036512B2 (ja) * 1998-05-26 2000-04-24 日本電気株式会社 液晶表示装置
JP2000227770A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP3676948B2 (ja) * 1999-07-07 2005-07-27 アルプス電気株式会社 画素数変換回路及びこれを用いた画像表示装置
JP4497596B2 (ja) 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
JP2001222256A (ja) 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
US7002659B1 (en) 1999-11-30 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal panel and liquid crystal projector
JP4797129B2 (ja) 2000-06-16 2011-10-19 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
JP2002140036A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4651791B2 (ja) * 2000-08-29 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置、その製造方法、及びその駆動方法
JP2002156954A (ja) 2000-09-05 2002-05-31 Toshiba Corp 液晶表示装置
KR100467990B1 (ko) 2000-09-05 2005-01-24 가부시끼가이샤 도시바 표시 장치
JP3620490B2 (ja) * 2000-11-22 2005-02-16 ソニー株式会社 アクティブマトリクス型表示装置
JP3705123B2 (ja) 2000-12-05 2005-10-12 セイコーエプソン株式会社 電気光学装置、階調表示方法および電子機器
TW536689B (en) * 2001-01-18 2003-06-11 Sharp Kk Display, portable device, and substrate
JP2002287718A (ja) * 2001-01-18 2002-10-04 Sharp Corp 表示装置、携帯機器、基板
KR100374021B1 (ko) * 2001-01-19 2003-02-26 주식회사 윌서치 인터넷 텔레비젼의 디스플레이 구동기 및 구동방법
JP2002268867A (ja) * 2001-03-13 2002-09-20 Sony Corp 表示装置及び表示方法、プログラム記録媒体並びにプログラム
US7009590B2 (en) * 2001-05-15 2006-03-07 Sharp Kabushiki Kaisha Display apparatus and display method
JP3875128B2 (ja) 2001-11-08 2007-01-31 シャープ株式会社 表示装置および表示方法
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP4024583B2 (ja) * 2001-08-30 2007-12-19 シャープ株式会社 表示装置および表示方法
JP2003108031A (ja) 2001-09-27 2003-04-11 Toshiba Corp 表示装置
TW574529B (en) 2001-09-28 2004-02-01 Tokyo Shibaura Electric Co Organic electro-luminescence display device
JP2003108073A (ja) 2001-09-28 2003-04-11 Toshiba Corp 自己発光型表示装置
JP4380954B2 (ja) 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
JP2003107505A (ja) 2001-10-01 2003-04-09 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
JP3980910B2 (ja) * 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3909580B2 (ja) 2002-04-10 2007-04-25 株式会社 日立ディスプレイズ 表示装置
JP3700679B2 (ja) 2002-05-21 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
CN1229682C (zh) 2002-05-21 2005-11-30 精工爱普生株式会社 电光装置和电子设备
JP2004038065A (ja) * 2002-07-08 2004-02-05 Seiko Epson Corp 携帯機器
JP2004109865A (ja) 2002-09-20 2004-04-08 Canon Inc ファインダー装置及びそれを有する光学機器
JP4244617B2 (ja) 2002-11-12 2009-03-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法
TWI359394B (en) * 2002-11-14 2012-03-01 Semiconductor Energy Lab Display device and driving method of the same
DE60335300D1 (de) 2003-02-13 2011-01-20 Fujifilm Corp Anzeigevorrichtung und herstellungsverfahren dafür
JP3900123B2 (ja) * 2003-07-30 2007-04-04 セイコーエプソン株式会社 液晶表示装置、及び電子機器
JP4165337B2 (ja) * 2003-08-18 2008-10-15 セイコーエプソン株式会社 液晶表示装置、及び電子機器
US7414264B2 (en) * 2003-12-30 2008-08-19 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
JP5177957B2 (ja) 2005-03-31 2013-04-10 株式会社半導体エネルギー研究所 表示装置、およびそれを用いた電子機器

Also Published As

Publication number Publication date
JP2019204093A (ja) 2019-11-28
US8866707B2 (en) 2014-10-21
JP2018146979A (ja) 2018-09-20
JP2013077014A (ja) 2013-04-25
US20060274090A1 (en) 2006-12-07
JP5815074B2 (ja) 2015-11-17
JP2015158685A (ja) 2015-09-03
JP2014170241A (ja) 2014-09-18
JP6620188B2 (ja) 2019-12-11
JP2020101806A (ja) 2020-07-02
JP2013061676A (ja) 2013-04-04
JP2017027082A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6620188B2 (ja) 表示装置
JP5177957B2 (ja) 表示装置、およびそれを用いた電子機器
KR101037554B1 (ko) 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법
US7425937B2 (en) Device and driving method thereof
US8242971B2 (en) Display device and method of driving the same
JP3618687B2 (ja) 表示装置
JP4628447B2 (ja) 半導体装置
JP2008181133A (ja) 表示装置及びその駆動方法
JP3883817B2 (ja) 表示装置
JP2008170842A (ja) 電気光学装置、駆動回路および電子機器
JP2008158439A (ja) アクティブマトリクス型表示パネル
JP5498648B2 (ja) 表示装置の駆動方法
JP4503250B2 (ja) マルチウィンドウ表示装置
JP4467900B2 (ja) 発光装置の駆動方法
US20230230522A1 (en) Display device
JP4188000B2 (ja) 半導体表示装置
JP5346436B2 (ja) 制御回路
JP2004046135A (ja) 発光装置及び発光装置の駆動方法
JP2006039452A (ja) 電気光学装置及び電子機器
JP2007279479A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170331

R150 Certificate of patent or registration of utility model

Ref document number: 6122462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees