JP3676948B2

JP3676948B2 - 画素数変換回路及びこれを用いた画像表示装置

Info

Publication number: JP3676948B2
Application number: JP19372199A
Authority: JP
Inventors: 達巳藤由
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1999-07-07
Filing date: 1999-07-07
Publication date: 2005-07-27
Anticipated expiration: 2019-07-07
Also published as: JP2001022342A; KR20010021037A; US6624825B1; EP1067477A3; TW521260B; KR100367900B1; EP1067477A2

Description

【０００１】
【発明の属する技術分野】
本発明は、画素数拡大機能を備えた画素数変換回路及び画像表示装置に係わる。
【０００２】
【従来の技術】
パーソナルコンピュータ等の表示装置の大画面化、高精細化に伴い、解像度変換機能を備えた画像表示装置が一般的になってきた。そのような表示装置において、従来、ＶＧＡ（６４０×４８０ドット）の入力信号をＳＸＧＡ（１２８０×１０２４ドット）の表示エリアに拡大表示する場合は、縦横を２倍に拡大して表示するのが一般的である。その場合の変換方法は元の１画素のデータを縦横２倍の４画素のデータにそのまま適用していた。
【０００３】
従来の縦横を２倍拡大変換の方法を図１０に示す。元の４画素のデータをＡ、Ｂ、Ｃ、Ｄとして縦横２倍の１６画素に変換する場合、Ａ、Ｂ、Ｃ、Ｄの元の１画素の各データを縦横２倍の４画素データにそのまま適用して表示を行う。実質的には４画素を１画素に見立てて表示を行っていた。
【０００４】
【発明が解決しようとする課題】
パーソナルコンピュータ等の表示装置は、一般的に大画面化と高精細化を両立しながら発展してきた。言い換えると、表示エリアの単位面積当たりの情報量は変化せずに表示する情報量が増えてきている。よって、従来の変換方法で縦横２倍の拡大表示を行うと、表示エリア単位面積当たりの情報量が縦横各々１／２になるので、表示エリアに対する情報量の密度が低下する事になる。よって、表示装置において文字を表示する場合に輪郭部のギザギザ等が目立つ様になり、著しく画質が劣化していた。
【０００５】
図１１に拡大前の画像例を、図１２に従来の縦横２倍の拡大変換を行った後の画像例を示す。図１１では文字の輪郭のギザギザが目立つ事はないが、図１２においては、文字曲線部分において輪郭のギザギザが目立ち、表示の情報量の密度の低下により画質が劣化する事がわかる。本発明の目的は、表示の情報量の密度の低下による画質の劣化を起こす事無く、縦横２倍に画素数の拡大を行う画素数変換回路を提供する事にある。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、本発明の画像表示装置は、入力された前記画像信号を２値化して１個の変換対象画素に対応する画像データと該変換対応画素を上下左右斜め方向から取り囲む８画素にそれぞれ対応する８個の画像データとからなる３行３列９個の入力画像データの配列パターンと、３行３列９個の２値画像データの組み合わせからなる全配列パターンのうちの特定の配列パターンとを比較してこれらの一致、不一致を判断するデータ配列パターン比較手段と、前記入力画像データの配列パターンと前記特定の配列パターンとが一致した場合には前記変換対象画素を上下方向、左右方向ともに２倍に拡大した４画素に対応する４個の画像データの一部に前記変換対象画素の画像データとは異なる画像データを付与し、前記入力画像データの配列パターンと前記特定の配列パターンとが不一致の場合には前記４個の画像データの全てに前記変換対象画素の画像データと同一の画像データを付与する拡大画像データ発生手段とを具備し、前記特定の配列パターンが、前記変換対象画素を囲む８個の画素の画像データの中で前記変換対象画素の画像データと異なる画像データの数が３個の場合でその異なる画像データが隣接する組み合わせが２個の場合には、前記変換対象画素の位置が偶数行偶数列または奇数行奇数列である場合のみ、前記拡大画像データ発生手段が、生成する４画素の画像データのうち前記異なる画像データを有する画素に共に接する位置に対応する画像データのみを前記変換対象画素の画像データと異ならせることを特徴とするものである。
【０００７】
この構成によれば、変換対象画素自体の画像データとその周囲８画素の画像データの情報を拡大後の４画素の画像データに反映させるものであり、全９画素の画像データのパターンと特定パターンとの比較から、その画像が例えば斜め方向の輪郭の一部を構成するものであると判断できるような場合には、４画素の画像データの一部に変換対象画素の画像データと異なる画像データを付与するようにした。これにより、斜め方向の輪郭部分のギザギザを細かくすることができ、拡大による画質劣化を防止することができる。
また、この構成により、変換対象画素が連続した斜め方向の輪郭の一部を構成する場合においても変換対象画素の上下方向、左右方向ともに２倍に拡大した４画素に対応する４個の画像データの一部に安易に前記変換対象画素の画像データとは異なる画像データを付与することなく、拡大による画質劣化を防止することができる。
【０００８】
また、前記特定の配列パターンが前記変換対象画素の画像データと該変換対象画素を囲む上下の画素のどちらか一方かつ左右の画素のどちらか一方の画像データとが異なる場合の配列パターンであり、その場合に前記拡大画像データ発生手段が、生成する４画素の画像データのうち前記異なる画像データを有する画素に共に接する位置に対応する画像データのみを前記変換対象画素の画像データと異ならせることが好ましい。
【０００９】
この構成により、入力画像データの配列パターンと前記特定の配列パターンとが一致した場合には、変換対象画素が例えば斜め方向の輪郭の一部を構成するものであると判断できるようになり、その一致した前記特定の配列パターンにより、前記変換対象画素を上下方向、左右方向ともに２倍に拡大した４画素に対応する４個の画像データのうちどの画素の画像データに変換対象画素の画像データと異なる画像データを付与すればよいかを特定して、斜め方向の輪郭部分のギザギザを細かくすることができ、拡大による画質劣化を防止することができる。
【００１０】
さらに、前記特定の配列パターンが、前記変換対象画素を囲む８個の画素の画像データの中で前記変換対象画素の画像データと異なる画像データの数が３個の場合でその異なる画像データが隣接する組み合わせが１個以上であるか、または前記変換対象画素の画像データと異なる画像データの数が４個の場合でその異なる画像データが隣接する組み合わせが２個以上であるか、または前記変換対象画素の画像データと異なる画像データの数が５個の場合でその異なる画像データが隣接する組み合わせが３個以上である場合に、前記拡大画像データ発生手段が、生成する４画素の画像データのうち前記異なる画像データを有する画素に共に接する位置に対応する画像データのみを前記変換対象画素の画像データと異ならせることが好ましい。
【００１１】
この構成により、変換対象画素が複雑な斜め方向の輪郭の一部を構成する場合において変換対象画素の上下方向、左右方向ともに２倍に拡大した４画素に対応する４個の画像データの一部に安易に前記変換対象画素の画像データとは異なる画像データを付与することなく、拡大による画質劣化を防止することができる。
【００１４】
本発明の画像表示装置は、前記画素数変換回路を画像表示装置に適用したものであり、この画像表示装置によれば、画質劣化を伴うことなく上下方向、左右方向ともに２倍に拡大表示が行える。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明が適用される画像表示装置の構成の一例であって、画素数変換回路における縦横２倍拡大処理周辺のブロック図である。図２は本発明の拡大変換処理の概念説明図である。図２の入力画像データＤの中心にある変換対象画素Ａはその周囲の８画素を参照する事によりＡ１〜Ａ４の４つの画素に変換される。
【００１６】
図１において、入力映像信号１は、周囲８画素分のデータを参照できる様にラインメモリ群２による１ライン遅延処理により３ライン分の映像信号として画素数変換回路３に入力される。画素数変換回路３は、変換対象となる画素のデータとその周囲８画素のデータとを参照して１画素を４画素のデータに変換し、更に１ライン毎の信号４に変換した後、表示部５において拡大表示を行う。
【００１７】
変換処理について詳細に説明する。変換対象画素とその周囲８画素のデータは２値化処理を行った後にそれらの配置の照合を行う。２値化処理を行う為の閾値は参照している画素データのダイナミックレンジ中心や平均値を用いるか、映像信号の性質に合わせて適宜可変しても良い。今後、２値化処理後の画素データを「０」、「１」と表現する。これらの２値パターンは「０」を黒で「１」を白で表現すると、変換対象画素が０（黒）の場合、周囲８画素のデータのパターンには図４のパターンが考えられる。同様に、変換対象画素が１（白）の場合、図５のパターンが考えられる。この他に、各パターンを９０°、１８０°、２７０°回転したパターンが存在するが、ここでは省略する。これらの２値パターンのうち、大部分のパターンに関しては、変換前の変換対象画素のデータをそのまま変換後の４画素全てに適用すればよいが、破線で囲んだパターンおよびこれらパターンの９０°、１８０°、２７０°回転パターンのみは、図６、図７に示した以下に説明する規則に従って変換すれば、拡大時の画質劣化が防止できることを、本発明者は実験により確認した。
【００１８】
図６、図７は、図４、図５中で破線で囲んだ変換対象画素とその周囲の画素８画素を含む９画素の各パターンにおいて、変換対象画素を矢印で示した各々の４画素に変換する事を示しており、図６は変換対象画素が０（黒）の場合、図７は変換対象画素が１（白）の場合を示している。具体的に説明すると、図６の６ａのパターンについては、変換対象画素が０（黒）で、変換後の４画素は左下の１画素のみ１（白）で残りは０（黒）となる。この時の変換は、変換後の４画素のうち０（黒）となった画素には２値化前の変換対象画素のデータがそのまま適用され、１（白）となった画素には２値化前の周囲８画素のうち丸印の画素データの平均値を適応する。この様にして、９画素を参照しながら６ｂ〜６ｈのパターンも同様にして変換処理を行うが、６ａおよび６ｅに示す網掛けの画素について照合時は画素データは０（黒）でも１（白）でも良い。
【００１９】
例えば、図６のパターン６ａは、本発明の解決手段に記載したように、変換対象画素の画像データ（０（黒））と変換対象画素を囲む上下の画素のどちらか一方、かつ左右の画素のどちらか一方の画像データとが異なる（１（白））場合であり、生成する４画素の画像データのうち、その画像データが異なっている画素（左横と中央下の１（白））に共に接する位置（左下）に対応する画像データのみを変換対象画素の画像データと異ならせたもの（１（白））である。さらに、図６のパターン６ａは、網掛けの画素が１（白）の場合、解決手段に記載したように、変換対象画素の画像データ（０（黒））と異なる画像データ（１（白））を持つ画素が隣接する組み合わせが３つ（左横と左下、左下と中央下、中央下と右下の１（白）の画素）の場合であり、生成する４画素の画像データのうち上下どちらか一方と左右どちらか一方の画像データが異なっている画素（左横、中央下の１（白））に共に接する位置（左下）に対応する画像データのみを変換対象画素の画像データと異ならせたもの（１（白））である。なお、上記の「画素が隣接する組み合わせ」とは、画素が上下方向、左右方向にのみ隣接している場合を言い、斜め方向に隣接している場合は含まない。
【００２０】
図７は、図６の０（黒）、１（白）の値が反転した場合であるが、処理は同様に行う。またこの場合も、変換後の４画素のうち、１（白）となった画素は２値化前の変換対象画素のデータをそのまま適用し、０（黒）となった画素は２値化前の周囲８画素のうちの丸印の画素データの平均値を適用する、また図６、図７の各パターンを９０°、１８０°、２７０°回転した場合についても同様の処理を行う。
【００２１】
ただし、図６の６ｈや図７の７ｈ（点線囲い部）については、変換処理の際に特別の配慮が必要である。例えば図形等を表示する場合などで０（黒）、１（白）の境界が画素の並びで４５°方向に連続して続く場合、６ｈと７ｈの変換処理を交互に行う事になり、結果は図８に示すようなパターンとなる。もし仮に変換対象画素がどの位置にあるかにかかわらず、一様に図６の６ｈおよび図７の７ｈの変換を行ったとすると、図６の６ｈのように、変換対象画素が０（黒）の時に変換後の４画素の右上の画素が１（白）となり、図７の７ｈのパターンを１８０°回転させた場合のように、変換対象画素が１（白）の時に変換後の４画素の左下の画素が０（黒）となる。この場合、変換後の結果は、図８において、符号ａ１１、ａ２２、ａ３３で示す４画素の右上の画素に１（白）を付与し、符号ａ１２、ａ２３で示す４画素の左下の画素に０（黒）を付与した後の状態となる。これを変換前の図６の６ｈの状態と比べてみると、変換前にギザギザの谷であった部分が変換後のギザギザの山の部分となり、変換前の山の部分が変換後に谷の部分になるだけのことであって、ギザギザの山谷の大きさ自体は変わらないため、画質劣化は防止できない。
【００２２】
そこで、それを回避するため、変換対象画素が偶数行偶数列および奇数行奇数列の時のみ、図６の６ｈおよび図７の７ｈの変換処理を行うこととする。図８の例で具体的に言えば、偶数行偶数列および奇数行奇数列にあたる符号ａ１１、ａ２２、ａ３３で示す４画素に対しては右上の画素に１（白）を付与する変換を行うが、偶数行偶数列および奇数行奇数列にあたらない符号ａ１２、ａ２３、で示す４画素に対しては左下の画素に０（黒）を付与する変換を行わず、４画素全てを１（白）とする。すると、図８のパターンにおいて、黒が付与されている画素が白になり、図６の６ｈおよび図７の７ｈの変換を一様に行った場合に比べてギザギザが細かくなることになり、画質劣化を防止することができる。
【００２３】
図１１の画像について本発明の縦横２倍の拡大変換を行った後の画像例を図９に示す。図１２と比較すると、情報量の密度の低下による画質劣化を伴う事無く拡大表示が行えることがわかる。
【００２４】
次に、上記のような変換処理を行う回路の具体例について説明する。図３は、本実施形態における画素数変換回路３のブロック図である。ここでの処理は基本的にはディジタル回路で構成される事を前提としているが、ブロック図においてはクロック信号等は煩雑さを考慮して省略してある。３ライン分の映像信号６は２値化コンパレータ７（データ配列パターン比較手段）と平均値算出回路２５（拡大画像データ発生手段）に入力される。２値化コンパレータ７では、入力された映像信号を逐次２値化する。その後、２値化コンパレータ７では、変換対象となる１画素とその周囲８画素の２値化データ（０、１）を保持しながら照合回路Ａ８（データ配列パターン比較手段）にそれらのデータを出力する。
【００２５】
一方、パターン保持回路９（データ配列パターン比較手段）は、図６の各パターンに対応する３×３＝９画素の２値パターンを０、１の値で保持しており、ＲＯＭやＲＡＭ等のデバイスで構成され、各パターンに対応するデータを照合回路Ａ８に出力する。照合回路Ａ８においては、２値化コンパレータ７からの各画素データの出力とパターン保持回路９の出力をそれぞれの位置に対応させて一致検出を行う。この時、図６の各パターンの各々について９画素全てが一致した場合と９画素全てが不一致な場合のみ一致検出信号１１を一致フラグレジスタＡ１０に送出する。９画素全てが不一致な場合も検出する事で図６と白黒が反転した図７の各パターンについても一致検出を行う事と等価になる。一致検出信号１１は、図６の８パターンのうちどのパターンと一致したのかを識別できる情報と一致したパターンの回転の情報、すなわち０°、９０°、１８０°、２７０°のうちどの回転パターンであったのかを識別できる情報が含まれる。
【００２６】
２値化コンパレータ７が照合回路Ａ８に出力するパターンは、３ライン分の映像信号６の位置情報そのものに対応したパターンであり、回転の情報としては０°に対応する。また、一致フラグレジスタＡ１０の初期状態は、一致検出がされていない状態にセットされており、照合回路Ａ８から送られる一致検出信号１１により一致検出情報があった場合にのみその情報を保持する。
【００２７】
次に、２値化コンパレータ７より変換対象となる１画素とその周囲８画素の２値化データが９０°マッピング回路Ａ１２（データ配列パターン比較手段）に送出され、９０°マッピング回路Ａ１２では、変換対象以外の周辺の画素の２値化データが変換対象画素を中心に９０°回転したパターンで９画素の２値化データを保持し、照合回路Ｂ１３（データ配列パターン比較手段）に出力される。パターン保持回路９は、照合回路Ｂ１３にも照合回路Ａ８に出力しているものと同じ９画素の２値パターンのデータを出力しており、この場合も照合回路Ｂ１３は照合回路Ａ８と同様の一致検出を行う。照合回路Ｂ１３により一致が検出された場合は、一致検出信号１４には一致したパターンを識別する情報とパターンの回転の情報として９０°であった事を示す情報が含まれ、一致フラグレジスタＢ１５に保持される事になる。
【００２８】
この様にして、９０°マッピング回路Ａ１２、９０°マッピング回路Ｂ１６（データ配列パターン比較手段）、９０°マッピング回路Ｃ２０（データ配列パターン比較手段）により、図６で示した各パターンの９０°、１８０°、２７０°のパターンにおいて一致検出を行う。また、一致フラグレジスタＡ１０、一致フラグレジスタＢ１５、一致フラグレジスタＣ１９、一致フラグレジスタＤ２３はそれぞれを構成する保持要素がシフトレジスタ構成になっており、図６の各パターンの０°、９０°、１８０°、２７０°の回転毎の一致検出情報が順次保持されるようにし、図６で示した各パターンの０°、９０°、１８０°、２７０°において一致検出がされなかった場合には、一致フラグレジスタＤ２３の出力２４は一致フラグレジスタＡ１０の初期状態が出力される事になる。
【００２９】
これらの一致検出処理は、各パターンの回転毎にいわゆるパイプライン処理を行う構成になっているが、全ての一致検出処理を一括で行うことができれば、この構成の限りではない。
【００３０】
平均値算出回路２５は、３ライン分の映像信号６と一致フラグレジスタＤ２３の出力２５に基づき、図６、図７に示した変換処理を行う。その処理は、変換後の４画素に対して変換対象画素のデータをそのまま適用する画素と、図６、図７の各パターンに丸印で示した画素のデータの平均値を求め、その値を適用する画素を決定し、変換後の４画素のデータを算出する事であり、論理的な演算回路で構成される。図６、図７の６ｈ、７ｈの処理を行うに際しては同期信号２９とクロックを計数する事によって偶数行、偶数列等の判別を行い、処理を行う事になる。
【００３１】
平均値算出回路２５は、変換後の４画素のデータ２８を出力するが、画素データとしては２ラインにまたがるデータであるので、一般的な映像信号とのインターフェースを考慮し、ラインメモリ群２６及びＭＵＸ（マルチプレクサ）２７を使用して１ラインのシーケンシャルな画素データに変換して１ライン毎の信号４を出力する。
【００３２】
【発明の効果】
以上説明したように、２値化されて入力される画像データの１画素のデータとそれを囲む周囲８画素のデータを参照してそれら９画素のデータより１画素に対応する４画素のデータを発生する事により、情報量の密度の低下による画質劣化を伴う事無く拡大表示を行う事ができる。
【図面の簡単な説明】
【図１】本発明の画素数変換回路の一実施形態を示すブロック図である。
【図２】本発明の拡大変換処理の概念説明図である。
【図３】図１に示した画素数変換回路のブロック図である。
【図４】入力画像データの中心にある変換対象画素が０（黒）の場合の周辺８画素のパターンを示した図である。
【図５】入力画像データの中心にある変換対象画素が１（白）の場合の周辺８画素のパターンを示した図である。
【図６】本発明において変換対象画素が０（黒）の場合の画素数変換規則を示した図である。
【図７】本発明において変換対象画素が１（白）の場合の画素数変換規則を示した図である。
【図８】本発明による画像例での問題点を示した図である。
【図９】本発明の縦横２倍の拡大変換を行った後の画像例である。
【図１０】従来の縦横２倍拡大変換の方法の説明図である。
【図１１】拡大前の画像例である。
【図１２】従来の縦横２倍の拡大変換を行った後の画像例である。
【符号の説明】
１入力映像信号
２ラインメモリ群
３画素数変換回路
４１ライン毎の信号
５表示部
６３ライン分の映像信号
７２値化コンパレータ（データ配列パターン比較手段）
８照合回路Ａ（データ配列パターン比較手段）
９パターン保持回路（データ配列パターン比較手段）
１０一致フラグレジスタＡ
１１一致検出信号
１２９０°マッピング回路Ａ（データ配列パターン比較手段）
１３照合回路Ｂ（データ配列パターン比較手段）
１４一致検出信号
１５一致フラグレジスタＢ
１６９０°マッピング回路Ｂ（データ配列パターン比較手段）
１７照合回路Ｃ（データ配列パターン比較手段）
１８一致検出信号
１９一致フラグレジスタＣ
２０９０°マッピング回路Ｃ（データ配列パターン比較手段）
２１照合回路Ｄ（データ配列パターン比較手段）
２２一致検出信号
２３一致フラグレジスタＤ
２４一致フラグレジスタＤの出力
２５平均値算出回路（拡大画像データ発生手段）
２６ラインメモリ群
２７ＭＵＸ（マルチプレクサ）
２８変換後の４画素のデータ
２９同期信号

Claims

入力される画像信号の水平画素数および垂直画素数をそれぞれ２倍して出力する画素数変換回路であって、入力された前記画像信号を２値化して１個の変換対象画素に対応する画像データと該変換対象画素を上下左右斜め方向から取り囲む８画素にそれぞれ対応する８個の画像データとからなる３行３列９個の入力画像データの配列パターンと、３行３列９個の２値画像データの組み合わせからなる全配列パターンの中から選択された特定の配列パターンとを比較してこれらの一致、不一致を判断するデータ配列パターン比較手段と、前記入力画像データの配列パターンと前記特定の配列パターンとが一致した場合には前記変換対象画素を上下方向、左右方向ともに２倍に拡大した４画素に対応する４個の画像データの一部に前記変換対象画素の画像データとは異なる画像データを付与し、前記入力画像データの配列パターンと前記特定の配列パターンとが不一致の場合には前記４個の画像データに全てに前記変換対象画素の画像データと同一の画像データを付与する拡大画像データ発生手段とを具備し、
前記特定の配列パターンが、前記変換対象画素を囲む８個の画素の画像データの中で前記変換対象画素の画像データと異なる画像データの数が３個の場合でその異なる画像データが隣接する組み合わせが２個の場合には、前記変換対象画素の位置が偶数行偶数列および奇数行奇数列である場合のみ、前記拡大画像データ発生手段が、生成する４画素の画像データのうち前記異なる画像データを有する画素に共に接する位置に対応する画像データのみを前記変換対象画素の画像データと異ならせることを特徴とする画素数変換回路。
前記特定の配列パターンが、前記変換対象画素の画像データと該変換対象画素を囲む上下の画素のどちらか一方かつ左右の画素のどちらか一方の画像データとが異なる場合の配列パターンであり、その場合に前記拡大画像データ発生手段が、生成する４画素の画像データのうち前記異なる画像データを有する画素に共に接する位置に対応する画像データのみを前記変換対象画素の画像データと異ならせることを特徴とする請求項１に記載の画素数変換回路。
前記特定の配列パターンが、前記変換対象画素を囲む８個の画素の画像データの中で前記変換対象画素の画像データと異なる画像データの数が３個の場合でその異なる画像データが隣接する組み合わせが１個以上であるか、または前記変換対象画素の画像データと異なる画像データの数が４個の場合でその異なる画像データが隣接する組み合わせが２個以上であるか、または前記変換対象画素の画像データと異なる画像データの数が５個の場合でその異なる画像データが隣接する組み合わせが３個以上である場合に、前記拡大画像データ発生手段が、生成する４画素の画像データのうち前記異なる画像データを有する画素に共に接する位置に対応する画像データのみを前記変換対象画素の画像データと異ならせることを特徴とする請求項２に記載の画素数変換回路。
請求項１ないし３のいずれか一項に記載の画素数変換回路を具備したことを特徴とする画像表示装置。