JPS63254578A - パタ−ン認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パターン認識の分野において、テレビカメラ
等で楊影される未知のパターンと記憶した既知のパター
ンとの一致度を計測し、未知の画面中から既知のパター
ンを見つけ出すパターン認識装置に関するものである。

〔従来の技術〕

第６図は、例えば特開昭５５−３４８００号公報に示さ
れた従来のパターン認識装置を示す図であり、同図にお
いて、■はテレビカメラ、２はビデオ処理回路、３はら
せん型シフトレジスタ、４は相関演算回路、５はタイミ
ング信号発生回路、６は基準メモリ制御論理回路、７は
ピーク検出回路である。

次に動作について説明する。探索される入カバターンは
テレビカメラ１で撮影され、テレビカメラ１から出力さ
れるビデオ信号はビデオ処理回路２で２値デジタル画像
に変換される。ビデオ処理回路２の出力はラスク走査さ
れた２値のビットパターンである。

次いで、この２値のビットパターンはらせん型シフトレ
ジスタ３に入力される。らせん型シフトレジスタ３では
、ラスク走査される１次元のビットパターンを１走査線
ずつ遅延させることによって２次元パターンを発生させ
る。らせん型シフトレジスタ３の出力は相関演算回路４
に入力される。

相関演算回路４では、らせん型シフトレジスタ３から入
力される２次元パターンである探索パターンと記憶され
ている基準パターンとの各ビットの一致した個数がカウ
ントされ、その合計が出力される。ビットの一致は、通
常、対応するビットごとに排他的論理和演算を行ない、
結果がＯになったビットの個数をカウントすることによ
って行なわれる。相関演算回路４の出力は探索パターン
と基準パターンとの一致の度合を示しているので、この
値をホスト計算機又はピーク検出器７で監視すれば、基
準パターンと最もよく一致する探索パターン内の切出し
座標ｘｆｃ認識することができる。

〔発明が解決しようとする問題点〕

従来のパターン認識装置は以上のように構成されている
ので、テレビカメラ１が１画面を走査する時間内には１
つの基準パターンとのマツチング（照合）しか行なうこ
とができず、複数のパターンを探索するには基準パター
ン１つにつき１画面走査の時間を必要とするか、または
同一の相関演算回路を複数組持たせることが必要である
という問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、相関演算回路を増設することな
く、１画面走査時間以内の時間で複数の基準パターンと
のマツチングのできるパターン認識装置を得ることにあ
る。

〔問題点を解決するための手段〕

このような目的を達成するために本発明による装置は、
ビデオ信号を入力して２値パターンを得るビデオ処理回
路と、２値パターンを探索パターンとし、この探索パタ
ーン中の縦方向に連続したｍ画素を並列に取り出すパタ
ーンシフト回路と、このパターンシフト回路から取り出
されたｍ個の信号をｍ×ｎ画素の部分パターンとして一
時的に記憶し、別に記憶されたｍ×ｎ画素の基準パター
ンと部分パターンとを比較して両パターンの画素値の一
致する個数を計数し相関値として出力する相関演算回路
と、相関値の最大値と相関値が最大になる探索パターン
中の位置とを記憶する最大値保持回路とを設けるように
したものである。

〔作用〕

本発明による装置においては、探索パターンの巡回型シ
フト動作とらせん型シフト動作とを走査線によって切り
替え、巡回型シフト動作を行なう期間に走査線ごとに異
なる基準パターンを相関演算回路に入力し、１画面の走
査期間内に複数の基準パターンと部分パターンとの比較
・照合を行なう。

〔実施例〕

本発明に係わるパターン認識装置の一実施例を第１図に
示す。第１図において、１１はテレビカメラ、１２はビ
デオ信号ａのデジタル化と同期信号すの分離を行ない探
索パターンＣを出力するビデオ処理回路、１３はらせん
型シフトと巡回型シフトとを行ない遅延された探索パタ
ーン信号ｄ１〜ｄ４を出力するパターンシフト回路、１
４はパターンシフト回路１３から送出される２値パター
ンである探索パターンと基準パターンとの照合を行ない
相関データｆを出力する相関演算回路である。

また、１５はビデオ処理回路１２で検出された同期信号
すを基準にして装置各部に供給するタイミング信号ｇ、
ｈ、ｉ、にとアドレスデータｊを発生するタイミング制
御回路、１６は複数の基準パターンを一時的に記憶しア
ドレスデータｊに応じた基準パターン信号ｅ１〜ｅ４を
出力する基準パターンメモリ、１７は相関演算値の最大
値とその位置（切出し座標）を保持する最大値保持回路
、１８は装置全体の制御を行なうホストＣＰＵであり、
ホストＣＰ０１８とタイミング制御回路１５、基準パタ
ーンメモリ１６．最大値保持回路１７はシステムバス１
９で結合されている。また、本実施例において、パター
ンシフ１−回路１３は、第２図に示すように、マルチプ
レクサ１３１と１ラインシフトレジスタ１３２から構成
されている。

次に動作について説明する。テレビカメラｌで撮影され
た探索パターンはラスク走査で１次元のアナログ信号に
変換され、ビデオ信号ａとして出力される。ビデオ信号
ａはビデオ処理回路１２に入力され、映像信号と同期信
号すに分離される。

映像信号は基準電圧と比較されて２値化される。

２値化された探索パターンＣはパターンシフト回路１３
に入力される。本実施例においては、パターンシフト回
路１３には４個の１ラインシフトレジスタ１３２があり
、マルチプレクサ１３１が接点Ａ側に切り換えられてパ
ターンシフト回路１３がらせん型シフト動作を行なって
いる時には、２値化された探索パターンＣの情報が１ラ
インシフトレジスタ１３２に記憶され、前段の１ライン
シフトレジスタの出力が次段の１ラインシフトレジスタ
の入力となるので、探索パターンは順次転送されていき
、相関演算回路１４へ送出される探索パターンは走査線
ごとに更新される。この相関演算回路１４へ送出される
探索パターンはパターンシフト回路１３の探索パターン
の一部のパターンとしての部分パターンである。マルチ
プレクサが接点Ｂ側に切り換えられて巡回型シフト動作
を行なうときには、１ラインシフトレジスタ１３２には
２値化された探索パターンＣのデータは入力されず、同
一の１ラインシフトレジスタ１３２の出力が再び入力さ
れるので、パターンシフト回路１３からは同じ探索パタ
ーンが走査線ごとに相関演算回路１４へと入力される。

相関演算回路１４には、第３図に示すように、探索パタ
ーンシフトレジスタ４１１と基準パターンシフトレジス
タ４１２があり、２つのレジスタの対応するビットの値
が一致しているかを調べるＥＸＯＲ（排他論理和）回路
４１３がレジスタのビットの個数だけ備えられている。

このＥＸＯＲ回路４１３の出力が「１」のときは対応す
る２つのレジスタの値は不一致であり、「０」のときは
一致である。ＥＸＯＲ回路４１３の出力が「０」である
個数を計数回路４１４で計数することにより、１次元の
パターンの一致度を求めることができる。本実施例では
、パターンシフト回路１３の出力の組と同じ個数の一次
元相関演算回路１４１を用いており、これらの出力の総
和が加算回路１４２で演算されて、相関演算の結果であ
る相関データｆとして出力される。

一方、Ｊｌパターンメモリ１６にはシステムバス１９を
経由して複数個の基準パターンが書き込まれており、タ
イミング制御回路１５で発生するアドレスにより、その
うちの１つが選択されて出力され、相関演算回路１４へ
入力される。本実施例を用いて同時に４個の基準パター
ンとのマツチングを行なう場合の動作タイミングについ
て第４図のタイミング図に従って説明する。

第４図において、（ａ）のｂｌはビット信号すから分離
された垂直同期信号で画面の走査始まりを示し、（ｂ）
のｂ２は水平同期信号で走査の左端を示している。第４
図（Ｃ１のｇはマルチプレクサ１３１の切換信号であり
、＋ｄｌのｊは基準パターンメモリに与えられるアドレ
ス信号で、どの基準パターンを選択するかを表わしてい
る。

第５図は第４図の一部を拡大したものであり、（ａ）は
水平同期信号ｂ　１　、　（ｂｌはマルチプレクサ切換
信号ｇ、（Ｃ１は基準パターンアドレス信号ｊを示す。

第５図（ｄｉのｈはパターンシフト回路１３および相関
演算回路１４に与えられる探索パターンシフトクロック
ｈであり、（ｅ）のｉは基準パターンの読出しと相関演
算回路１４への転送を行なう基準パターンシフトクロッ
クである。また、第５図（ｆ）のｆは相関データを示し
、Ｔ１〜Ｔ４は相関演算回路１４から出力される相関デ
ータｆが有効である期間を示している。

第４図に示されるように、パターンシフト回路１３のマ
ルチプレクサ１３１は、４走査線毎に１走査線期間の間
（第５図（ｆ）の期間ＴＯ）、接点Ａ側に切り換えられ
、第５図（ｄ）の探索パターンシフトクロックｈに従い
、らせん型シフトを行なう。

このとき新しい探索パターンが１ラインシフトレジスタ
１３２に書き込まれ、今まで書き込まれていた探索パタ
ーンは次段の１ラインシフトレジスタへと転送されると
共に相関演算回路１４の探索パターンレジスタ４１１へ
転送される。それ以外の期間（第５図（ｆ）の期間Ｔｌ
、Ｔ２．Ｔ３）の期間はマルチプレクサ１３１は接点Ｂ
側に切り換えられ、同じ探索パターンが相関演算回路１
４へ転送される。この４走査線期間Ｔｏ、Ｔｌ、Ｔ２゜
Ｔ３に、タイミング制御回路１５は、基準パターンのア
ドレスを基準パターンＩＩＱＩＩから“３”まで５ｏ−
３３というように各走査線毎に切り換え、基準パターン
は、シフトクロックｉ　（第５図（ｅ））に従って、相
関演算回路１４の基準パターンレジスタ４１２に転送さ
れる。すなわち、相関演算回路１４の相関値出力ｆは、
第５図（ｆ＋のゝ期間Ｔｏにおいては探索パターンと基
準パターン“０”との相関を表わし、次の走査線期間Ｔ
１の出力ｆは基準パターン″１°との相関を表わしてい
る。

この相関値（相関データ）ｆは最大値保持回路１７に送
られ、ここで各基準パターン毎に分類され、同一の基準
パターンについてその相関値の探索パターン内での最大
値と比較される。新たな最大値が見つかると、最大値保
持回路１７は、その値と最大値を生じた探索パターン中
の座標値を示す探索パターンアドレスｋを記憶し、１画
面の探索が終了したのち、この値がホストＣＰＵ１８か
ら読み出され、基準パターンに最も一致したパターンを
持つ探索パターン内の切出し位置（切出し座標）と一致
の度合を示す相関値が得られる。

なお、上記実施例では基準パターンを４個持つ例につい
て説明したが、この個数は４個に限定するものではなく
、第５図に示す巡回型シフトの期間を調整することによ
って任意の個数ｍを選ぶことが可能である。この場合、
部分パターンの画素数は、相関演算回路１４０基準パタ
ーンシフトレジスタ４１２のビット数をｎとすれば、ｍ
×ｎとなる。

また、上記実施例ではパターンシフト回路１３にシフト
レジスタを用いているが、これは１走査線分のパターン
の記憶と遅延を生じるものであれば、他の手法を用いて
もよい。

さらに、上記実施例ではテレビカメラ１１の映像信号を
同期の基準としているが、タイミング制御回路１５で基
準同期信号を発生させ、これを用いてテレビカメラ１１
を制御してもよい。

さらに上記実施例では最大値保持回路１７はハードウェ
アで実現されているが、ソフトウェアで実現することも
可能である。

〔発明の効果〕

以上説明したように本発明は、各走査線毎に複数の基準
パターンを入れ換え、その間、同じ探索パターンを繰り
返し相関演算回路に入力することにより、１画面の探索
パターンをテレビカメラが送出する期間内に複数の基準
パターンと上記探索パターンとの照合を同時に実行する
ことができるので、探索パターンの種類が未知の場合に
照合時間を短縮できるという効果がある。

【図面の簡単な説明】

第１図は本発明に係わるパターン認識装置の一実施例を
示す系統図、第２図は第１図の装置を構成するパターン
シフト回路を示す系統図、第３図は第１図の装置を構成
する相関演算回路を示す系統図、第４図は本発明の一実
施例の動作を示すタイミング図、第５図は第４図の一部
を拡大した拡大タイミング図、第６図は従来のパターン
認識装置を示す系統図である。 １１・・・テレビカメラ、１２・・・ビデオ処理回路、
１３・・・パターンシフト回路、１４・・・相関演算回
路、１５・・・タイミング制御回路、１６・・・基準パ
ターンメモリ、１７・・・最大値保持回路、１８・・・
ホストＣＰＵ５１９・・・システムバス。

Claims (1)

【特許請求の範囲】
1. ビデオ信号を入力して２値パターンを得るビデオ処理回
   路と、前記２値パターンを探索パターンとし、この探索
   パターン中の縦方向に連続したｍ画素を並列に取り出す
   パターンシフト回路と、このパターンシフト回路から取
   り出されたｍ個の信号をｍ×ｎ画素の部分パターンとし
   て一時的に記憶し、別に記憶されたｍ×ｎ画素の基準パ
   ターンと前記部分パターンとを比較して両パターンの画
   素値の一致する個数を計数し相関値として出力する相関
   演算回路と、相関値の最大値と相関値が最大になる探索
   パターン中の位置とを記憶する最大値保持回路とを備え
   、前記パターンシフト回路において、探索パターンの巡
   回型シフト動作とらせん型シフト動作とを走査線によっ
   て切り替え、巡回型シフト動作を行なう期間に走査線ご
   とに異なる基準パターンを前記相関演算回路に入力する
   ことにより、１画面の走査期間内に複数の基準パターン
   と前記部分パターンとの照合を可能にしたことを特徴と
   するパターン認識装置。