JPH0535869A - パターン認識装置 - Google Patents

Abstract

(57)【要約】 【目的】 標準パターンと最も良く似たパターンのある
位置の認識結果を高速で得る。 【構成】 テレビカメラ１１の画像信号のディジタル画
像からなる標準パターンデータを第１の巡回シフトレジ
スタ群１４に記憶し、認識時にはディジタル画像から切
り出しアドレスに基づいて切り出した、被認識パターン
データがパイプラインレジスタ群１９から順次転送さ
れ、パイプラインレジスタ群１９からのデータが第２の
巡回シフトレジスタ群２０に転送され、第１の巡回シフ
トレジスタ群１４から出力されるデータと、第２の巡回
シフトレジスタ群２０から出力されるデータとの認識判
定を回路群２２で行い、判定結果をパターン領域ごとに
合計した不一致度が最も小さくなるような切り出しアド
レスを求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビカメラ等からの
画像から目的対象物を検出するパターン認識装置に関す
る。

【０００２】

【従来の技術】従来、この種のパターン認識装置は、テ
レビカメラから得られた画像に対し、パターンマッチン
グを適用することにより認識が行われている。

【０００３】図６は従来のパターン認識装置の構成を示
している。図６において、３１は、テレビカメラであ
り、認識動作を行う対象物体の画像を得る。３３は画像
メモリであり、テレビカメラ３１から得られた入力画像
を一画面について取り込み、記憶する。３４は標準パタ
ーンメモリであり、入力画像から本従来例では１６×１
６画素の領域を切り出して標準パターンとして記憶す
る。

【０００４】３５は切り出しアドレス発生回路であり、
画像メモリ３３の入力画像において、標準パターンと照
合する領域を決定する切り出しアドレスを順次発生する
ものである。３６は掃引アドレス発生回路であり、画像
メモリ３３および標準パターンメモリ３４において１６
×１６画素の領域を掃引する掃引アドレスを発生し、こ
の信号は標準パターンメモリ３４に標準パターンメモリ
読み出しアドレスとして送出される。

【０００５】３７は加算器であり、切り出しアドレス発
生回路３５から送出される切り出しアドレスおよび掃引
アドレス発生回路３６から送出される掃引アドレスを受
け、この両者の加算を行い画像メモリ３３に対し画像メ
モリ読み出しアドレスとして送出される。３８は認識判
定回路であり、画像メモリ３３から出力される入力画像
データと、標準パターンメモリ３４から出力される標準
パターン画像データとを認識判定し、両者の不一致の度
合いを数値にして出力する。

【０００６】３９は累算器であり、掃引アドレス発生回
路３６が掃引を始める前にリセットされ、認識判定回路
３８から出力される入力画像と標準パターン画像結果を
１６×１６画素の領域の掃引の間、累算して評価値とし
て保持する。４０は最小値保持回路であり、切り出しア
ドレス発生回路３５が入力画像の切り出しを開始する前
に本回路の持つ最小値がリセットされ、１６×１６画素
の領域の掃引が終了する毎に、累算器３９の出力が保持
している評価値と本回路の持つ最小値を比較して、評価
値の方が小さい時には最小値を評価値で置き換えると共
に、置き換えたことを示す置き換えパルスを出力する。
４１は切り出しアドレス保持レジスタで、切り出しアド
レス発生回路３５の発生する切り出しアドレスを受け、
最小値保持回路４０が置き換えパルスを出力した時、切
り出しアドレスをこの切り出しアドレス保持レジスタで
記憶する。

【０００７】次に、上記構成の動作について説明する。
図６において、テレビカメラ３１、画像メモリ３３を動
作させて得られた入力画像から認識対象となる形状のう
ち特徴をとらえた部分を標準パターンとして記憶させて
おき、これを標準パターンメモリ３４にセットしてお
く。以下の認識動作は、画像メモリ３３の切り出しアド
レスを変更しながら評価の最小値を求める第１の大きな
ループ動作と、画像メモリ読み出しアドレスおよび標準
パターンメモリ読み出しアドレスを掃引しながら評価値
を求める第２の小さなループ動作に分かれている。ここ
で、第２のループ動作は第１のループの中に含まれる。

【０００８】まず、第１の大きなループ動作に先立っ
て、切り出しアドレス発生回路３５より最小値保持回路
４０に対し最小値リセット信号を送り、最小値を適当に
大きな値に設定しておく。次に、第１の大きなループ動
作に入り、切り出しアドレス発生回路３５の出力する切
り出しアドレスをＸ方向に８、Ｙ方向に８の短形の領域
を掃引するように変更しながら評価の最小値を求める。
第１の大きなループにおける切り出しアドレスの１つに
対して、掃引アドレス発生回路３６より累算器リセット
信号を出力し、累算器３９の評価値を０にする。

【０００９】次に、第２の小さなループ動作に入り、掃
引アドレス発生回路３６は１６×１６の領域を掃引する
ように掃引アドレスを発生する。掃引アドレスは標準パ
ターンメモリ読み出しアドレスとなり、最初、標準パタ
ーンの左上のコーナーの画素を示すアドレスから始まっ
て、標準パターンの１６×１６の領域を掃引するように
次々と出力される。掃引アドレスは加算器３７において
切り出しアドレス発生回路３５から出力される切り出し
アドレスと加算され画像メモリ読み出しアドレスとな
る。

【００１０】画像メモリ読み出しアドレスは最初、入力
画像の切り出しアドレスから始まって、このアドレスを
左上のコーナーとする１６×１６の領域を掃引するよう
に次々と出力される。掃引アドレスは加算器３７におい
て切り出しアドレス発生回路３５から出力される切り出
しアドレスと加算され画像メモリ読み出しアドレスとな
る。画像メモリ読み出しアドレスは最初、入力画像の切
り出しアドレスから始まって、このアドレスを左上のコ
ーナーとする１６×１６の領域を掃引するように次々と
出力される。画像メモリ読み出しアドレスは画像メモリ
３３に送られ、画像メモリ３３に記憶されている入力画
像の読み出しのアドレスを決定する。画像メモリ３３か
ら、このように読み出された入力画像は認識判定回路３
８に送られる。

【００１１】一方、標準パターン読み出しアドレスは標
準パターンメモリ３４に送られ、標準パターンメモリ３
４に記憶されている標準パターン画像の読み出しのアド
レスを決定する。標準パターンメモリ３４から、このよ
うに読み出された標準パターン画像は認識判定回路３８
に送られ、先の画像メモリ３３から送られた入力画像と
この標準パターン画像が認識判定され、その結果が累算
器３９に送られる。累算器３９では、掃引アドレス発生
回路３６の指示により、画像メモリ３３と標準パターン
メモリ３４の１６×１６の領域の掃引に従って、その１
画素毎に認識判定回路３８の出力を累算器に加算する。

【００１２】画像メモリ３３と標準パターンメモリ３４
の１６×１６の領域の掃引が終了すると累算器３９には
評価値が得られており、この値を最小値保持回路４０に
送出する。最小値保持回路４０では、掃引アドレス発生
回路３６の出力する評価ストロープ信号により評価値と
最小値を比較し、評価値の方が小さい時は最小値を評価
値により置き換えると共に、置き換えパルスを切り出し
アドレス保持回路４１に出力する。切り出しアドレス保
持回路４１では、切り出しアドレス発生回路３５の出力
する切り出しアドレスを置き換えパルスに従って保持
し、評価の最小値を得た切り出しアドレスを記憶する。

【００１３】画像メモリ３３と標準パターンメモリ３４
の１６×１６の領域の掃引を行う第２の小さなループ動
作が終了し、評価ストロープ信号により評価値と最小値
を比較すると、切り出しアドレス発生回路３５の出力す
る切り出しアドレスを次の値として第１の大きなループ
の実行を続ける。切り出しアドレス発生回路３５の出力
する切り出しアドレスＸ、Ｙそれぞれ８の短形領域の掃
引を行うと第１の大きなループ動作を終了し、最小の評
価値およびそれを得たＸ、Ｙの値が求められ、目的とす
る認識動作を終了する。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来の認識装置では、１６×１６の領域からなるパターン
を８×８領域掃引し、評価値の最小となる位置を求める
のに必要な画像メモリ読み出し回数は、（１６×１６）
×（８×８）＝１６３８４回にもおよび、時間がかかる
という問題があった。

【００１５】本発明は、上記課題を解決するものであ
り、標準パターンと最も良く似たパターンのある位置の
認識結果を高速で得ることができる優れたパターン認識
装置を提供することを目的とするものである。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、本発明のパターン認識装置は、撮像部から得られる
ディジタル画像の標準パターンデータを記憶しておく第
１の巡回シフトレジスタ群と、認識時にはディジタル画
像から切り出しアドレスに基づいて切り出した、被認識
パターンデータが順次転送されるパイプラインレジスタ
群と、パイプラインレジスタ群からデータが転送される
第２の巡回シフトレジスタ群と、第１の巡回シフトレジ
スタ群から出力されるデータと、第２の巡回シフトレジ
スタ群から出力されるデータとの認識判定を行う回路群
とを備えて判定結果をパターン領域ごとに合計した不一
致度が最も小さくなるような切り出しアドレスを求める
ものである。

【００１７】

【作用】上記のような構成により、本発明のパターン認
識装置は、撮像部からデジタル画像フレームメモリに取
り込み、入力画像とするが、この一部を水平方向にＭ
列、垂直方向にＮ行、切り出してＭ×Ｎ画素からなる標
準パターンとして第１の巡回シフトレジスタ群に、あら
かじめ記憶しておく。次に、認識動作はフレームメモリ
の入力画像と、標準パターンとの対応する各画素データ
毎の不一致の程度を数値にした不一致度の全パターン画
素内での合計値が、最小となる点を、水平方向にＸ画素
分（水平探索領域）、垂直方向にＹ画素分（垂直探索領
域）、探した中から求めることによる。

【００１８】そのため、まず、フレームメモリの入力画
像から、標準パターンの１行分（Ｍ画素）と対応する被
認識パターン１行分にＬ画素分加えた（Ｍ＋Ｌ）画素分
の画素データを順次切り出し、パイプラインレジスタ群
にロードする。以降、行を隣の行に順次移動しながら、
標準パターンの全行分Ｎ−１に垂直探索領域Ｙを加えた
（Ｎ−１＋Ｙ）行分のロードを行う。これが終了した
ら、（Ｍ＋Ｌ）画素を切り出す先頭の位置を水平方向に
（Ｌ＋１）だけ移動して、上記のロードを（Ｎ−１＋
Ｙ）行分行う。以降同様にして、（Ｎ−１＋Ｙ）行分の
ロードを、Ｘ／（Ｌ＋１）回繰り返す。すなわち、（Ｍ
＋Ｌ）×（Ｎ−１＋Ｙ）×｛Ｘ／（Ｌ＋１）｝画素分の
回数だけ、メモリデータアクセスを行う。

【００１９】一方、並行して、（Ｍ＋Ｌ）画素分がパイ
プラインレジスタ群にロードされ、そろうたびに、パイ
プラインレジスタ群から、第２の巡回シフトレジスタ群
（（Ｍ＋Ｌ）行、Ｎ回巡回）にデータ（（Ｍ＋Ｌ）画素
分）のロードを同時行う。このロードをＮ−１回行った
後、第２の巡回シフトレジスタ群にデータを満たし、と
ころてん式にはきだす更新動作となるロードを、Ｙ回行
う。つまり、合計（Ｎ−１＋Ｙ）回のロードを行うこと
になる。

【００２０】この後者のＹ回のロードと並行して、満た
されている第２の巡回シフトレジスタのデータと、第１
の巡回シフトレジスタ群の標準パターンデータとの認識
判定を、（Ｙ×（Ｌ＋１））探索領域分行い、判定結果
が最も良くなる入力画像の切り出し位置を求める。以降
同様にして、パイプラインレジスタから、第２の巡回シ
フトレジスタへの（Ｎ＋Ｙ）回のロードと、並行する認
識判定をＸ／（Ｌ＋１）回繰り返す。

【００２１】以上により探索領域（Ｘ×Ｙ）で、認識判
定が結果が最も良くなる入力画像の切り出し位置が求ま
る。

【００２２】このように、被認識パターンデータをパイ
プラインレジスタ群にロードする動作と、このレジスタ
群から第２の巡回シフトレジスタ群にロードする動作
と、第２の巡回シフトレジスタ群とあらかじめ収集され
た標準パターンである第１の巡回シフトレジスタ群との
認識判定動作とを、並行して行うことにより、認識判定
が結果が最も良くなる入力画像の切り出し位置を入力画
像の中から求めることが、従来に比べ少ないメモリーア
クセス回数で実行可能となり、高速の認識動作ができる
ようになる。

【００２３】

【実施例】以下、本発明のパターン認識装置の一実施例
について図面をもとに説明する。

【００２４】図１は実施例の構成を示すものであり、Ｍ
＝１６，Ｎ＝１６，Ｘ＝８，Ｙ＝８，Ｌ＝１として以下
に説明する。

【００２５】１１はテレビカメラであり、認識動作を行
う対象物体の画像を得る。１２はＡ／Ｄコンバータであ
り、テレビカメラ１１からの画像信号をディジタル値に
変換する。１３はフレームメモリであり、Ａ／Ｄコンバ
ータ１２にて得られたディジタル値の入力画像を一画面
について取り込み、記憶する。１４は第１の巡回シフト
レジスタ群であり、入力画像から本実施例ではＭ×Ｎ＝
１６×１６画素の領域を切り出して標準パターンとして
予め記憶する。１５は切り出しアドレス発生回であり、
フレームメモリ１３の入力画像において、標準パターン
と照合する領域を決定する切り出しアドレスＸ，Ｙを本
実施例ではＸ×Ｙ＝８×８回順次発生するものである。

【００２６】１６は掃引アドレス発生回路回であり、フ
レームメモリ１３において本実施例では（Ｍ＋Ｌ）×Ｎ
＝１７×１６画素の領域を掃引する掃引アドレスＸ，Ｙ
を発生する。１７はアドレス合成器であり、切り出しア
ドレス発生回１５から送出される切り出しアドレスＸ，
Ｙおよび掃引アドレス発生回１６から送出される掃引ア
ドレスＸ，Ｙを受け、この両者の合成を行いフレームメ
モリ１３に対しフレームメモリ読み出しアドレスとして
送出される。

【００２７】１８はロードデータ切り換え器であり、掃
引アドレス発生回路１６から送出される掃引アドレスＸ
に従い、フレームメモリ１３からの画像データを切換え
出力する。１９はパイプラインレジスタ群であり、ロー
ドデータ切換え器からの画像データが、本実施例ではＭ
＋Ｌ＝１７画素ロードされる。２０は第２の巡回シフト
レジスタであり、ロードクロックにより、パイプライン
レジスタ群１９に蓄えられているＭ＋Ｎ＝１７画素のデ
ータを同時にところてん式に入力し、（Ｍ＋Ｌ）×Ｎ＝
１７×１６画素のデータが蓄えられる。

【００２８】２１は判定データ選択器であり、第２巡回
シフトレジスタ２０からのＭ＋Ｌ＝１７画素のデータの
中からＭ＝１６画素のデータを選択し、出力する。２２
は判定回路群であり、判定データ選択器２１からの画像
データと、第１の巡回シフトレジスタ１４からの標準パ
ターンデータを受け、各々につき同時に認識判定を行い
不一致の度合いを不一致度として、Ｍ＝１６個出力す
る。

【００２９】２４は、加算器であり、判定回路群２２か
ら出力されるＭ＝１６個判定結果を加算する。２５は累
算器であり、第２の巡回シフトレジスタ群のＮ＝１６回
の巡回シフト開始直前にリセットされ、第２の巡回シフ
トレジスタ群２０の中のＭ×Ｎ＝１６×１６画素のデー
タと、第１の巡回シフトレジスタ群の中の同数のデータ
同志とを判定不一致度の合計値を、累算して評価値とし
て保持する。

【００３０】２６は最小値保持回路であり、切り出しア
ドレス発生回路１５が入力画像の切り出しを開始する前
に本回路の持つ最小値がリセットされ、第２の巡回シフ
トレジスタ群のＮ＝１６回の巡回シフトが終了する毎
に、累算器２５の出力が保持している評価値と本回路の
保持する最小値を比較して、評価値の方が小さい時には
最小値を評価値で置き換えると共に、置き換えたことを
示す置き換えパルスを出力する。２７は切り出しアドレ
ス保持回路で、切り出しアドレス発生回路１５の発生す
る切り出しアドレスを受け、最小値保持回路２７が置き
換えパルスを出力した時、切り出しアドレスをこの切り
出しアドレス保持回路にて記憶する。

【００３１】図２は動作のタイミングを説明する図であ
る。図２は、切り出しアドレス発生回路１５の出力する
最小値リセット信号、切り出しアドレスＸ，Ｙを表し、
さらに掃引アドレス発生回路１６の出力する掃引アドレ
スＸ，Ｙ、パイプラインレジスタロードクロック信号
（０〜１６）、第２巡回シフトレジスタロードクロック
信号、第１、２巡回シフトレジスタ巡回クロック信号、
判定データ選択信号、累算器リセット信号および評価ス
トローブ信号アドレス合成器１７の出力するフレームメ
モリ読み出しアドレスを表している。

【００３２】図３はＸ方向、Ｙ方向共に２３画素からな
るフレームメモリの入力画像のアドレスを説明する図で
ある。

【００３３】図４は第１の巡回シフトレジスタ群を説明
する図であり、これは、巡回シフトがＮ＝１６回可能な
シフトレジスタＭ＝１６個の合計２５６個のレジスタか
ら構成されている。

【００３４】図５は第２の巡回シフトレジスタ群を説明
する図であり、これは、巡回シフトがＮ＝１６回可能な
シフトレジスタＭ＋Ｌ＝１７個の合計２７２個のレジス
タから構成されている。

【００３５】以上の図１、図２、図３、図４、図５を用
いて動作について説明する。テレビカメラ１１、Ａ／Ｄ
コンバータ１２およびフレームメモリ１３が動作して得
られた入力画像から、認識対象となる形状のうち特徴を
とらえた部分を水平方向にＭ列、垂直方向にＮ行、切り
出して、Ｍ×Ｎ画素からなる標準パターンとして、図５
の様に、第１の巡回シフトレジスタ群１４に記憶してお
く。

【００３６】以下の認識動作は、フレームメモリ１３へ
のフレームメモリ読み出しアドレスを変更しながら読み
出されるデータを、パイプラインレジスタ群１９にロー
ドする第１の動作と、パイプラインレジスタ群１９の各
データを、第２巡回シフトレジスタ群にロードする第２
の動作と、第１の巡回シフトレジスタ群１４と、第２の
巡回シフトレジスタ群２０との認識判定を行う第３の動
作から成っている。第１〜第３の動作は、並行して実行
される。

【００３７】まず、第１の動作に先立って、切り出しア
ドレス発生回路１５より最小値保持回路２６に対し最小
値リセット信号を送り、最小値を適当に大きな値に設定
しておき、第１の動作に入る。

【００３８】第１の動作では、フレームメモリの入力画
像から、標準パターンの１行分（Ｍ＝１６画素）と対応
する被認識パターン１行分にＬ＝１画素分加えた（Ｍ＋
Ｎ＝１７）画素分の画素データを順次切り出し、パイプ
ラインレジスタ群にロードする。これは、フレームメモ
リ１３上の、掃引アドレス発生回路１６と、切り出しア
ドレス発生回路１５からの出力を受け、アドレス合成器
１７から出力されるフレームメモリ読み出しアドレスが
示すアドレスのデータをロードデータ切り換え器１８に
入力する。ロードデータ切り換え器１８では、掃引アド
レス発生回路１６からの掃引アドレスＸに従い、パイプ
ラインレジスタ群１９へのデータパスの切換えが行わ
れ、かつ、接続されたパイプラインレジスタには掃引ア
ドレス発生回路１６からパイプラインレジスタロードク
ロック信号が入力される。この結果、フレームメモリか
らのデータが、掃引アドレスＸに従ったパイプラインレ
ジスタにロードされる。

【００３９】具体的には、最初、切り出しアドレスはＸ
＝Ｙ＝０、掃引アドレスは、Ｙ＝０とする。掃引アドレ
スＸは、パイプラインレジスタロードクロック信号（０
〜１６）と図２の様に対応しながら０〜１６とインクリ
メントとする。

【００４０】以降行を、隣の行に順次変えながら標準パ
ターンの全行Ｎ−１＝１５行と、垂直探索領域Ｙ＝８を
加えた（Ｎ−１＋Ｙ＝２３）行分のロードを行う。前者
のロード時の切り出しアドレスはＸ＝Ｙ＝０とし、掃引
アドレスＸは、パイプラインレジスタクロック信号（０
〜１６）と図２の様に対応しながら０〜１６のインクリ
メントを繰り返す。掃引アドレスＹは、図２の様に掃引
アドレスＸが０になるたびに１ずつインクリメントす
る。後者のロード時は、切り出しアドレスＸ＝０とし、
掃引アドレスＹ＝１５とする。掃引アドレスＸは、パイ
プラインレジスタロードクロック信号（０〜１６）と図
２の様に対応しながら０〜１６のインクリメントを繰り
返す。切り出しアドレスＹは、図２の様に掃引アドレス
Ｘが０になるたびに１ずつインクリメントする。

【００４１】これが終了したら、（Ｍ＋Ｌ＝１７）画素
を切り出す先頭のアドレスを水平方向に（Ｌ＋１＝２）
だけ移動し、上記の（Ｎ−１＋Ｙ）＝２３行のロード
を、Ｘ／（Ｌ＋１）＝４回同様に繰り返す。すなわち、
（Ｍ＋Ｌ）×（Ｎ−１＋Ｙ）×｛Ｘ／（Ｌ＋１）｝＝１
５６４画素分の回数だけ、メモリーデータアクセスを行
う。この繰り返すロードの時、切り出しアドレスＸは、
切り出し先頭のアドレスが水平に移動するたびに、Ｌ＋
１＝２ずつ加算されていく。他の切り出しアドレスＹ、
掃引アドレスＸ，Ｙは、上記と同様に変化する。

【００４２】一方、並行して、第２の動作が実行され
る。すなわち、（Ｍ＋Ｌ＝１７）画素分がパイプライン
レジスタ群１９にロードされ、そろうたびに、掃引アド
レス発生回路１６からの第２巡回シフトレジスタロード
クロック信号に従い、パイプラインレジスタ群１９か
ら、第２の巡回シフトレジスタ群２０に（Ｍ＋Ｌ＝１
７）画素分のデータのロードが、図２の様なタイミング
で、同時に行われる。このロードは認識動作が終了する
まで繰り返し実行される。

【００４３】そして、第３の動作は、第２巡回シフトレ
ジスタロードクロック信号によるロードがＮ回行われ、
第２の巡回シフトレジスタ群２０にデータが満たされる
と開始される。

【００４４】まず、掃引アドレス発生回路１６より累算
器リセット信号を出力し、累算器２５の評価値を０にす
る。そして、次の第２巡回シフトレジスタロードクロッ
ク信号が来るまでの間に、満たされている第２の巡回シ
フトレジスタ群２０のデータと、第１の巡回シフトレジ
スタ群１４の標準パターンデータとの認定判定を、Ｌ＋
１＝２回行う。すなわち、掃引アドレス発生回路１６か
らの判定データ選択信号に従い、判定データ選択器２１
が図１のＡ、Ｂ側に交互に切換えられる。まず、Ａ側に
固定されている間に、掃引アドレス発生回路１６からの
第１、２巡回シフトレジスタ巡回クロック信号により、
第１の巡回シフトレジスタ群１４からのデータ群と、第
２の巡回シフトレジスタ群２０から判定データ選択器２
１を経たデータ群が、判定回路群２２に入力される。

【００４５】判定回路群２２では、各々のデータ同志の
不一致の程度を数値にして１６個の不一致度データを、
加算器２４に出力する。加算器２４では、不一致データ
を加算し、累算器２５に出力する。累算器２５では、不
一致度データの累算を行う。この累算が、Ｎ＝１６回行
われると、累算器には、評価値が得られており、この値
を最小値保持回路２６に送出する。

【００４６】最小値保持回路２６では、掃引アドレス発
生回路１６の出力する評価ストロープ信号により評価値
と最小値を比較し、評価値の方が小さい時は最小値を評
価値に置き換えると共に、置き換えパルスを切り出しア
ドレス保持回路２７に出力する。切り出しアドレス保持
回路２７では、切り出しアドレス発生回路１５の出力す
る切り出しアドレスを置き換えパルスに従って保持し、
評価値を最小にした切り出しアドレスを記憶する。一
方、評価値が最小値よりも大きいか等しい時は最小値の
置き換えも、切り出しパルスの出力もしない。この後、
判定データ選択器２１が図１のＢ側に切換えられ、同様
な評価値算出が合計（Ｌ＋１）×Ｎ＝１６回行われる。

【００４７】以上の、第２巡回シフトレジスタロードク
ロック信号によるロードがＮ回行われ、第２の巡回シフ
トレジスタ群２０にデータが満たされるまで何もしない
動作と、１６回の評価算出動作が交互にＭ＝８回と実行
されると、最小値保持回路２６と、切り出しアドレス保
持回路２７には、各々、最小評価値、評価アドレスが得
られており、目的とした認識動作を終了する。

【００４８】このように、上記実施例によれば、被認識
パターンデータをパイプラインレジスタ群にロードする
第１の動作と、このレジスタ群から第２の巡回シフトレ
ジスタ群にロードする第２の動作と、第２の巡回シフト
レジスタ群とあらかじめ収集された標準パターンである
第１の巡回シフトレジスタ群との認識判定を行う第３の
動作とを、並行して行うことにより、認識判定が結果が
最も良くなる入力画像の切り出し位置を入力画像の中か
ら求めることが、従来に比べ少ないメモリーアクセス回
数で実行可能となり、高速の認識動作が可能となる。

【００４９】以下に従来例との数値的な比較結果を表す
と、従来例はＫ＝Ｍ×Ｎ×Ｘ×Ｙであり、本実施例で
は、 Ｋ＝｛（Ｍ＋Ｌ）×（Ｎ−１＋Ｙ）×Ｘ｝／（Ｌ＋１） ここで、Ｋ＝メモリーアクセス回数 Ｍ＝標準パターン水平方向画素数 Ｎ＝標準パターン垂直方向画素数 Ｘ＝探索領域水平方向画素数 Ｙ＝探索領域垂直方向画素数 Ｌ＝補助レジスタ垂直方向画素数（０，１，２，…） となる。したがって、Ｍ＝１６，Ｎ＝１６，Ｘ＝８，Ｙ
＝８，Ｌ＝１の場合、従来例では、Ｋ＝１６×１６×８
×８ ＝１６３８４となり、本実施例では、Ｋ＝（１６
＋１）×（１６−１＋８）×８／（１＋１）＝１５６４
であり、少ないメモリーアクセス回数で高速の認識動作
ができる。

【００５０】

【発明の効果】上記説明から明らかなように、本発明の
パターン認識装置は、被認識パターンデータをパイプラ
インレジスタ群にロードする第１の動作と、このレジス
タ群から第２の巡回シフトレジスタ群にロードする第２
の動作と、第２の巡回シフトレジスタ群とあらかじめ収
集された標準パターンである第１の巡回シフトレジスタ
群との認識判定を行う第３の動作とを並行して行い、認
識判定が結果が最も良くなる入力画像の切り出し位置を
入力画像の中から求めることにより、従来に比べ少ない
メモリーアクセス回数で実行可能となり、高速で認識動
作ができるという効果を有する。

【図面の簡単な説明】

【図１】本発明のパターン認識装置の一実施例における
構成を示すブロック図

【図２】実施例における動作のタイミングを示すタイミ
ングチャート

【図３】フレームメモリ上の画素のアドレス、切り出し
アドレス掃引領域、同領域の画素を始点とする被認識領
域の関係を示す説明図

【図４】第１の巡回シフトレジスタ群のデータ構成を示
す説明図

【図５】第２の巡回シフトレジスタ群のデータ構成を示
す説明図

【図６】従来例のパターン認識装置の構成を示すブロッ
ク図

【符号の説明】

１１ テレビカメラ １３ フレームメモリ １４ 第１の巡回シフトレジスタ群 １５ 切り出しアドレス発生回路 １６ 掃引アドレス発生回路 １７ アドレス合成器 １８ コードデータ切換え器 １９ パイプラインレジスタ群 ２０ 第２の巡回シフトレジスタ群 ２１ 判定データ選択器 ２２ 判定回路群 ２４ 加算器 ２５ 累算器 ２６ 最小値保持回路 ２７ 切り出しアドレス保持回路

Claims (1)

1. 【特許請求の範囲】 【請求項１】 撮像部からのディジタル画像からなる標
   準パターンデータを記憶しておく第１の巡回シフトレジ
   スタ群と、認識時にはディジタル画像から切り出しアド
   レスに基づいて切り出した上記被認識パターンデータが
   順次転送されるパイプラインレジスタ群と、このパイプ
   ラインレジスタ群からデータが転送される第２の巡回シ
   フトレジスタ群と、上記第１の巡回シフトレジスタ群か
   ら出力されるデータと、上記第２の巡回シフトレジスタ
   群から出力されるデータとの認識判定を行う回路群とを
   備えて判定結果をパターン領域ごとに合計した不一致度
   が最も小さくなるような切り出しアドレスを求めること
   を特徴とするパターン認識装置。