JPH06178289A - 動きベクトル検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 回路構成の複雑化及び回路規模の大型化、更
には処理時間の遅延等の点について解決した動きベクト
ル検出回路を提供する。 【構成】 各演算回路から出力される評価関数値と評価
関数値保持回路１１４に保持されている内容とを比較回
路１１２により比較し、この比較結果によりその時の演
算回路からの評価関数値とそれに対応するベクトル値と
を各々評価関数値保持回路、ベクトル値保持回路１１３
の内容とする。更に、演算回路からの評価関数値の比較
が終わり次第ベクトルが０に対応する評価関数値より求
めた変換値と評価関数値保持回路に保持されている内容
とを比較回路で比較し、その結果を動き補償有り無しの
判定結果として出力する。或いは、その結果により評価
関数値保持回路及びベクトル値保持回路の保持動作を制
御するように構成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、動画像の動き検出予
測信号を用いるテレビ電話や動画像蓄積装置等におい
て、動画像の符号化（圧縮）を行う動き補償符号化装置
等に設けられ、画素データの動きを検出する動きベクト
ル検出回路に関するものである。

【０００２】

【従来の技術】従来、テレビ電話や動画像蓄積装置等に
おいて、動画像は処理の柔軟性に富むディジタルデータ
として扱われるが、その動画像データをディジタルデー
タとして直接表現すると、膨大なデータ量となる。そこ
で、通信の効率化や記録媒体の節約等のために、動画像
を符号化して通信あるいは記録することが行われる。

【０００３】動画像の符号化では、符号化効率を向上さ
せるのに、動き補償が有効であり、これに関する技術が
下記文献に記載されている。 文献１：安田靖彦監修「画像伝送における高能率符号化
技術」（昭６２−３−３１）（株）トリケプス、ｐ．２
３１〜２３３ 文献２：テレビジョン学会誌、４２［１１］（１９８
８）大久保栄著「テレビ会議／電話方式の国際標準化動
向」ｐ．１２１９〜１２２５ 動き補償とは、符号化対象フレーム（現フレーム）を小
さな矩形ブロックに分割し、各ブロックに対して、前フ
レームの中から最も近似度が高い部分を検出（動き検
出）し、これを予測信号として、用いるものである。

【０００４】図２（ａ）〜（ｃ）は、この動き検出の説
明図である。図２（ａ）は、現フレームと前フレームの
対応を示す図である。Ｆ_tは現フレーム、Ｆ_t-1は前フレ
ーム、Ａ（ｎ，ｍ）は現フレームＦ_tの分割された１ブ
ロック、Ｂ（ｎ，ｍ）は前フレームのＡ（ｎ，ｍ）に対
応する検索対象ブロックである。Ａ（ｎ，ｍ＋１）はＡ
（ｎ，ｍ）の隣のブロック、Ｂ（ｎ，ｍ＋１）はＡ
（ｎ，ｍ＋１）に対応する検索対象ブロックである。Ｂ
ｓ（ｎ，ｍ）（０、０）、Ｂｓ（ｎ，ｍ＋１）（０，
０）はブロックＡ（ｎ，ｍ）、Ａ（ｎ，ｍ＋１）と同じ
位置で同じ大きさのブロックである。ここで、ｎは画面
の上からｎ番目のブロックを、ｍは画面の左からｍ番目
のブロックを示すパラメータである。

【０００５】図２（ｂ）は、ブロックＡ（ｎ，ｍ）に対
応する検索範囲、すなわちＢ（ｎ，ｍ）の大きさを示す
図である。図２（ｃ）は検索のためのＢ（ｎ，ｍ）内の
ブロックＢｓ（ｎ，ｍ）（ｐ，ｑ）の移動を示す図であ
る。

【０００６】Ｂｓ（ｎ，ｍ）（ｐ，ｑ）はＡ（ｎ，ｍ）
とＢ（ｎ，ｍ）内で比較されるブロックを示すものであ
る。ベクトルｐ，ｑはＢｓ（ｎ，ｍ）（０，０）の位置
を中心に、そのブロック位置を垂直方向にｐ、水平方向
にｑ画素分だけ移動させたことを示す。Ｂｓ（ｎ，ｍ）
（ｐ，ｑ）はＢ（ｎ，ｍ）内であるから、 −ｒ１≦ｐ≦ｒ２， −ｃ１≦ｑ≦ｃ２ となる。ここで、ブロックＡ（ｎ，ｍ）内の各画素の値
をｘ_t（ｉ_M・ｎ＋ｉ，ｊ_M・ｍ＋ｊ）で表し（ブロック
の大きさをｉ_M×ｊ_Mとする）、比較されるブロックＢｓ
（ｎ，ｍ）（ｐ．ｑ）内の各画素の値をｘ_t-1（ｉ_M・ｎ
＋ｉ＋ｐ，ｊ_M・ｍ＋ｊ＋ｑ）で表す。

【０００７】一般的に、Ｂ（ｎ，ｍ）内で、Ａ（ｎ，
ｍ）と最も近似度の高い部分を検出するのに、ｐ，ｑを
変化させ、評価関数としてＡ（ｎ，ｍ）とＢｓ（ｎ，
ｍ）（ｐ，ｑ）の差分絶対値を求め、その値が最も小さ
いものを近似度の高いものとする。すなわち、各ｐ，ｑ
に対し、 ΣΣ｜ｘ_t(i_M・n+i,j_M・m+j)−ｘ_t-1(i_M・n+i+p,j_M・m+j+q)｜ （１） i j の計算を行い、この結果が最小となるｐ，ｑを求める。
実際には、前フレームＦ_t-1と現フレームＦ_tのデータ
は、それぞれフレームメモリに格納され、その間で、
ｐ，ｑを少しずつずらしながら、式（１）の計算が行わ
れる。

【０００８】この（ｐ，ｑ）を動きベクトルとし、Ｂｓ
（ｎ，ｍ）（ｐ，ｑ）を予測信号として、符号化対象フ
レームとなる現フレームＦ_tのブロックＡ（ｎ，ｍ）を
符号化する替わりに、動きベクトルと、予測信号のＢｓ
（ｎ，ｍ）（ｐ，ｑ）と現フレームＦ_tのブロックＡ
（ｎ，ｍ）との誤差を符号化した方が符号化効率を向上
できる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記構
成では、次のような課題があった。すなわち前記式
（１）の計算では、ベクトル（ｐ，ｑ）がベクトル
（０，０）に近い場合、図２（ｃ）に示すように、Ｂｓ
（ｎ，ｍ）（０，０）とＢｓ（ｎ，ｍ）（ｐ，ｑ）に含
まれる画素のかなりの部分が共通な画素となるが、画素
単位ではそれぞれずれた画素での計算となるため、各ベ
クトル毎に各々独立に式（１）を計算しなければならな
い。更に図２（ａ）に示すように、検索対象のブロック
Ｂ（ｎ，ｍ）、Ｂ（ｎ，ｍ＋１）も共通画素を含むが、
それぞれ別のブロックＡ（ｎ，ｍ）、Ａ（ｎ，ｍ＋１）
との計算となるため、画素データの読み出しが複数回に
なり、その制御が複雑になる。このため、このような動
き検出処理機能を有する動き補償符号化装置等において
は、一般にソフトウエアで制御が可能なマイクロプロセ
ッサ等のプロセッサを用いて計算を行っている。

【００１０】しかし、この場合、扱う計算量が非常に多
いため、処理に時間がかかるという問題を有している。
即ち、現フレームＦ_tのあるブロックＡ（ｎ，ｍ）と、
それと比較される前フレームＦ_t-1のブロックＢｓ
（ｎ，ｍ）（ｐ，ｑ）との計算では、それぞれのブロッ
クの大きさがｉ_M×ｊ_M回の差分絶対値の累積加算が行わ
れる。これがそれぞれの動きベクトル、つまりｐ，ｑの
とり得る数だけ、（ｒ１＋ｒ２＋１）×（ｃ１＋ｃ２＋
１）回繰り返される。

【００１１】これだけの計算を行って、ブロックＡ
（ｎ，ｍ）に対する動きベクトルが求まる。従って、現
フレームＦ_tのある１個のブロックＡ（ｎ，ｍ）に対し
て、ｉ_M×ｊ_M×（ｒ１＋ｒ２＋１）×（ｃ１＋ｃ２＋
１）回の差分絶対値の累積加算が行われる。これが現フ
レームＦ_tの各ブロックについて行われるため、膨大な
計算量となる。

【００１２】そこで、計算を行うベクトル数を制限する
ことが考えられる。即ち、実用上問題がない程度にベク
トルを間引くことによって、計算量を減らそうとするも
のである。しかし、一般にマイクロプロセッサ等のプロ
セッサは、各計算をシリアルに行っていくため、このよ
うな間引きを行っても、まだ複数回同じ画素データを読
み込んだり、かなりの量の計算をしなければならない。
これを、リアルタイム処理を行う装置に適用する場合、
一般的に複数のプロセッサを用いて式（１）の計算を高
速に行い、その結果を比較し、動きベクトルを求める。

【００１３】ところで、動画像を符号化する際に、ほと
んどの場合、上述した動きベクトルと予測信号のＢｓ
（ｎ，ｍ）（ｐ，ｑ）と、現フレームＦ_tのブロックＡ
（ｎ，ｍ）との誤差を符号化した方が効率が良い。しか
し、各ベクトルでの計算結果であまり差がない場合な
ど、如何に式（１）の結果が最低値となっても、動きベ
クトルの情報を付加すると、かえって符号化効率が低下
する場合がある。このような場合、動きベクトルを用い
ない同位置での差分データや、そのままの画素データを
符号化した方が良いため、それに応じてそれらの方法を
切り換えて符号化した方がより効率的である。この切り
換えは、式（１）の結果の最低値Ｅ_minと（ｐ，ｑ）＝
（０，０）に対する式（１）の値Ｅ_(0,0)より決定する
方法がよく用いられる。

【００１４】符号化時の符号の割当にもよるが、一般的
には図５に示すような特性を用いて動き補償有り無しを
決定する。図において横軸はＥ_(0,0)で、縦軸はＥ_minで
ある。斜線領域は、動き補償有りの領域で、動きベクト
ルと予測信号のＢｓ（ｎ，ｍ）（ｐ，ｑ）と、現フレー
ムＦ_tのブロックＡ（ｎ，ｍ）との誤差が符号化され、
斜線以外の領域は、動き補償無しの領域で、動きベクト
ルを用いないで同位置での差分データやそのままの画素
データが符号化される。

【００１５】一般に、Ｅ_min，Ｅ_(0,0)を求めるのに、複
数のプロセッサにより式（１）を計算し、各ベクトルに
対応する結果をメモリに格納し、その中から各値を比較
して最低となるＥ_minとそのベクトル値及びＥ_(0,0)を出
力するように構成される。しかし、このように構成され
た回路は、各ベクトルに対する計算結果を格納するメモ
リや、複数のプロセッサを有しており、該プロセッサ間
のメモリの書き込みなどの制御がかなり複雑で、回路の
規模も大きくなってしまうという問題があり、更にＥ
_min，Ｅ_(0,0)の値から図５に示す特性により、動き補償
有り無しの判定の際に、単純な大小比較ではないため、
処理に時間がかかるという問題点を有している。

【００１６】本発明は、前記従来技術が持っていた課題
として、回路構成の複雑化及び回路規模の大型化、更に
は処理時間の遅延等の点について解決した動きベクトル
検出回路を提供することを目的とする。

【００１７】

【課題を解決するための手段】この発明は、前記課題を
解決するために、１フレーム内を複数個のブロックに分
割し、現時点における現フレーム内の現ブロックと前時
点における前フレーム内の探索範囲ブロックとの比較に
より画素データの動きを検出する動きベクトル検出回路
において、現ブロックの画素データと探索範囲ブロック
の画素データとを入力し、両ブロックにおける対応する
画素位置のずれを表わすベクトルに対する評価関数値を
探索範囲内の各ベクトルに対して求める複数個の演算回
路と、保持制御信号に基づき前記演算回路から出力され
る評価関数値を保持する第１の保持手段と、前記保持制
御信号に基づき前記第１の保持手段に保持される評価関
数値に対応するベクトル値を保持する第２の保持手段
と、前記ベクトル値が０に対応する前記演算回路から出
力された評価関数値より計算され、動き補償有りの領域
と無しの領域との略境界線上の値に変換した変換値を出
力する判定演算回路と、前記各演算回路から出力される
評価関数値と前記第１の保持手段の内容とを比較し、そ
の比較結果に応じた保持制御信号を出力して前記第１及
び第２の保持手段の保持動作を制御すると共に前記変換
値と前記第１の保持手段の内容とを比較しその結果を出
力する比較回路とを備えたものである。

【００１８】

【作用】本発明によれば、以上のように動きベクトル検
出回路を構成したので、探索範囲ブロックの画素データ
及び現ブロックの画素データが入力されると、現ブロッ
クの画素データは、直列遅延回路で適宜遅延されて各演
算回路に入力される。各演算回路では、現ブロックと探
索範囲ブロックにおける対応する画素位置のずれを表わ
すベクトルに対応した評価関数値を求め、それを第１の
保持回路及び比較回路に出力する。また、ベクトル値が
０である評価関数値は判定演算回路にも出力される。

【００１９】比較回路では、各々の評価関数値を比較
し、その比較結果に応じた制御信号を出力して第１及び
第２の保持手段の保持動作を制御する。また、この比較
回路では、前記判定演算回路から出力された変換値と第
１の保持手段の内容を比較し、その結果を出力し、或い
は第１及び第２の保持手段の保持動作を制御する。比較
回路によって選択されたベクトルのベクトル値或いはそ
れに対応する値が第２の保持手段に保持されると共に、
評価関数値が第１の保持手段に保持され、更に動き補償
有り無しの判定結果が出力される。或いは、判定後のベ
クトル値或いはそれに対応する値及び評価関数値が各々
第２、第１の保持手段に保持される。

【００２０】このように、簡単な構成で高速に動きベク
トルを検出し、そのベクトル値、評価関数値、動き補償
有り無しの判定結果の出力、或いは動き補償有り無しの
判定結果後のベクトル値、評価関数値の出力が行えるた
め、前記課題が解決できるのである。

【００２１】

【実施例】図１は、本発明の一実施例を示す動きベクト
ル検出回路の構成を示すブロック図である。この動きベ
クトル検出回路は、例えば現フレームの現ブロックの大
きさが４×４画素で、比較されるフレームとして前フレ
ームの探索範囲ブロックが８×８画素の大きさとした場
合の回路例を示したものである。この動きベクトル検出
回路は、現ブロックの画素データＤａが入力される入力
端子１ａ、探索範囲ブロックの画素データＤｂが入力さ
れる入力端子１ｂ，動き補償有り無しの判定結果を出力
する端子２ａ、現ブロックに対する評価関数値の最低値
を出力する出力端子２ｂ，及び前記最低となった時のベ
クトル値の出力端子２を有している。入力端子１ｂに
は、５段の演算回路群１０、３０、５０、７０、９０が
接続されている。更に、各演算回路群の出力には、比較
回路１１２、第２の保持手段であるベクトル値保持回路
１１３、第１の保持手段である評価関数値保持回路１１
４、及び判定演算回路１１５が接続されている。また、
ベクトル値発生回路１１１の出力信号Ｖ₀は判定演算回
路１１５に、出力信号Ｖはベクトル値保持回路１１３に
各々接続されている。

【００２２】初段の演算回路群１０は、各ベクトルに対
応した評価関数値を計算する５個の演算回路１１〜１５
と、現ブロックの入力画素データＤａを遅延させる８個
の遅延回路２１〜２８とで構成されている。評価関数と
して、現ブロックの画素データＤａと探索範囲ブロック
の画素データＤｂとの差分絶対値の累積値を用いる場
合、演算回路１１〜１５は差分絶対値回路及び累積加算
回路より構成される。

【００２３】遅延回路２１〜２８は、例えばクロック信
号に同期して入力画素データＤａを一時保存するレジス
タで構成されている。そして、入力端子１ａは遅延回路
２１の入力側に接続され、その出力側が遅延回路２２へ
と、順に遅延回路２８まで直列に接続されている。入力
端子１ａは演算回路１１の入力側にも接続され、遅延回
路２１〜２４の出力側が演算回路１２から１５の入力側
にも接続されている。また、入力端子１ｂは、演算回路
１１〜１５の入力側に接続され、その演算回路１１〜１
５の出力側がバス３を介して比較回路１１２及び評価関
数値保持回路１１４、判定演算回路１１５に接続されて
いる。

【００２４】次段の演算回路群３０も初段の演算回路群
１０と同様に、演算回路３１〜３５及び遅延回路４１〜
４８で構成されている。そして、初段の演算回路群１０
内の遅延回路２８の出力側が、次段の演算回路群３０内
の遅延回路４１及び演算回路３１の入力側へと接続され
ている。以下同様に、３〜５段の演算回路５０、７０、
９０も、ほぼ同一の回路で構成されている。

【００２５】図１において、各回路間は信号のビット数
分のデータ幅を持つバスによって接続されている。例え
ば、入力端子１ａ、１ｂからの入力画素データＤａ、Ｄ
ｂが各々８ビットで与えられる場合、各演算回路への入
力線及び遅延回路の入出力線は、各々８ビットとなる。
また、各差分絶対値は８ビットとなるが、現ブロックの
大きさが４×４で１６回の差分絶対値の累積加算が行わ
れ、各々の演算回路から出力されるため、その出力線の
データ幅は１２ビットとなる。そして、その出力線は、
共通のバス３を介して、比較回路１１２及び評価関数値
保持回路１１４、判定演算回路１１５の入力側に接続さ
れている。

【００２６】ベクトル値発生回路１１１は、ベクトルが
零ベクトルである時に保持制御信号Ｖ₀を出力すると共
に、ベクトル値Ｖを出力する機能を有している。ベクト
ル値Ｖは、ベクトル保持回路１１３に入力され、その出
力は出力端子２ｃに接続されている。

【００２７】判定演算回路１１５の内部は、保持回路１
１６及びＲＯＭ１１７により構成され、各演算回路の出
力が保持回路１１６に入力され、保持制御信号Ｖ₀は保
持回路１１６の保持制御端子に入力されている。保持回
路１１６の出力は、ＲＯＭ１１７のアドレスに入力さ
れ、その出力は比較回路１１２に入力されている。タイ
ミング回路１１８は演算回路９５が処理中のブロックの
最後の評価関数値を出力し、比較回路１１２で比較され
た直後であることを示す信号Ｔ_endを出力する機能を有
している。信号Ｔ_endは比較回路１１２と禁止回路１２
１に入力されている。

【００２８】比較回路１１２の内部はセレクタ１１９及
び比較器１２０より構成され、セレクタ１１９には各演
算回路の出力と判定演算回路１１５内のＲＯＭ１１７の
出力が入力され、更に、切り替え信号として信号Ｔ_end
が入力され、その出力は比較器１２０の一方の入力端子
に入力されている。比較器１２０の出力は、禁止回路１
２１に入力されると共に出力端子２ａに接続されてい
る。

【００２９】禁止回路１２１の出力は、ベクトル値保持
回路１１３及び評価関数値保持回路１１４の各保持制御
端子に入力されている。評価関数値保持回路１１４の出
力は、比較回路１１２内の比較器１２０の他方の入力端
子に接続され、更に、出力端子２ｂにも接続されてい
る。

【００３０】以上のように構成された動きベクトル検出
回路の動作を図３（ａ）、（ｂ）及び図４、図５を参照
しつつ説明する。

【００３１】図３（ａ）、（ｂ）は現ブロック及び探索
範囲を示す図であり、図３（ａ）は現ブロックを示す。
Ａ（ｎ，ｍ）、Ａ（ｎ，ｍ＋１）、・・・は４×４画素
のブロックである。ブロックＡ（ｎ，ｍ）の左上の画素
をｘ_t（４ｎ，４ｍ）とし、そのブロック内の画素をｘ_t
（４ｎ＋ｉ、４ｍ＋ｊ）とする。また、ブロックＡ
（ｎ，ｍ＋１）の左上の画素をｘ_t（４ｎ，４ｍ＋１）
とし、そのブロック内の画素をｘ_t（４ｎ＋ｉ，４ｍ＋
１＋ｊ）とする。

【００３２】図３（ｂ）は探索範囲ブロックを示す図で
ある。現ブロックＡ（ｎ，ｍ）に対し、上下左右に各々
±２の範囲で動きベクトルを検出する場合、Ｂ（ｎ，
ｍ）、Ｂ（ｎ，ｍ＋１）、・・・の探索範囲ブロックの
大きさは８×８画素となる。現ブロックＡ（ｎ，ｍ）の
画素ｘ_t（４ｎ，４ｍ）と位置的に対応するＢ（ｎ，
ｍ）の画素をｘ_t-1（４ｎ，４ｍ）とし、そのブロック
内の画素をｘ_t-1（４ｎ＋ｉ＋ｐ，４ｍ＋ｊ＋ｑ）とす
る。ここで、探索範囲ブロックどうしは各々重なり合う
部分があり、例えばＢ（ｎ，ｍ）のｘ_t-1（４ｎ−２，
４ｍ＋２）とＢ（ｎ，ｍ＋１）のｘ_t-1（４ｎ−２，４
（ｍ＋１）−２）とは同じ画素を示すことになる。

【００３３】図４はデータ入力タイミングを示す図で、
Ｄａは入力端子１ａから入力されて演算回路１１に入力
される現ブロックの画素データ、Ｄｂは入力端子１ｂか
ら入力される探索範囲ブロック内の画素データである。
Ｓａは演算回路１１がその時の入力データについて演算
を行うか停止するかを示すタイミング信号である。Ｄａ
１は遅延回路２１の出力で、演算回路１２に入力される
現ブロックのデータである。Ｓｂは演算回路１２がその
時の入力データについて演算を行うか停止するかを示す
タイミング信号である。Ｅａは評価関数値Ｅ_(-2,-2)、
Ｅｂは評価関数値Ｅ_(-1,-2)である。

【００３４】入力端子１ｂから入力される探索範囲ブロ
ックの画素データＤｂは、図３（ｂ）のブロックの左上
から縦方向に逐次入力する。ブロックの左下即ちｘ_t-1
（４ｎ＋２，４ｍ−２）の画素データＤｂが入力された
後は、次の列のｘ_t-1（４ｎ−２，４ｍ−１）から連続
して入力される。つまり、図４に示すような画素データ
Ｄｂの入力となり、このデータが同時に与えられる。

【００３５】入力端子１ａから入力される現ブロックの
画素データＤａは、図３（ａ）のブロックの左上から縦
方向に逐次入力する。ブロックの左下、即ちｘ_t（４ｎ
＋３，４ｍ）の画素データＤａが入力された後は、一時
入力を停止し、探索範囲ブロックの走査が次の列に移っ
たと同時に現ブロックの次の列の画素データＤａの入力
を開始する。そして、入力端子１ａ，１ｂへの入力は、
ブロックＡ（ｎ，ｍ）の列の先頭及びブロックＢ（ｎ，
ｍ）の列の先頭画素が各々同期して入力される。

【００３６】このように入力された画素データに対し
て、演算回路１１は逐次差分の絶対値を計算し、その結
果の累積加算を行う。この演算回路１１において、現ブ
ロックのｘ_t（４ｎ＋３，４ｍ＋３）の画素データＤａ
が入力され、演算された時点で式（１）に基づきｐ＝−
２、ｑ＝−２つまり、 の計算を行ったことになる。Ｅ_{（ｐ，ｑ）}は式（１）の
計算結果を表している。この結果、ベクトル（ｐ，ｑ）
＝（−２，−２）に対する評価関数値Ｅ_(-2,-2)が次の
タイミングで演算回路１１からバス３に出力される。こ
のタイミングが図４のＥａに示されている。

【００３７】演算回路１２でも同様の計算が行われる。
但し、入力端子１ａから入力された画素データＤａは、
遅延回路２１によって当該現ブロックの画素データが１
つずつずれたタイミングで入力されているため、（ｐ，
ｑ）＝（−１，−２）つまり、 の計算が行われる。この計算値は、時間的に演算回路１
１の出力より１サイクル遅れてバス３に出力される。

【００３８】このようにして、初段の演算回路群１０は
演算回路１１〜１５のｐ＝−２〜２、ｑ＝−２のベクト
ル（ｐ，ｑ）に対応する評価関数値を各々１サイクルず
つずれたタイミングで出力する。次段の演算回路群３０
では、初段の直列に接続された遅延回路２１〜２８によ
り、ブロックＡ（ｎ，ｍ）の一列ずれたデータが与えら
れるため、ｐ＝−２〜２、ｑ＝−１の各ベクトル（ｐ，
ｑ）に対応する評価関数値を各々１サイクルずれたタイ
ミングで出力する。但し、演算回路１５の出力から演算
回路３１の出力タイミングは４サイクル遅れる。

【００３９】以上のようにして、全演算回路１１〜１
５、３１〜３５、・・・から、ｐ＝−２〜＋２、ｑ＝−
２〜＋２の全ベクトルに対応する評価関数値が、時間的
にずれてバス３に出力され、比較回路１１２、評価関数
値保持回路１１４、判定演算回路１１５に転送される。

【００４０】ベクトル値発生回路１１１は各演算回路１
１〜１５、３１〜３５、・・・の出力に同期して各々に
対応するベクトル値Ｖをベクトル値保持回路１１３に出
力する。比較回路１１２は演算回路１１の計算結果が出
力される時、つまり、当該ブロックに対する最初の評価
関数値が転送される時には、無条件に禁止回路１２１を
通して保持信号をベクトル値保持回路１１３、評価関数
値保持回路１１４に出力し、その時のベクトル値、評価
関数値が保持される。

【００４１】以後、逐次転送されてくる評価関数値と評
価関数値保持回路１１４に保持されている値とを比較回
路１１２が比較する。保持されている値の方が小さい場
合、比較回路１１２から保持制御信号が出力されずその
ままの値が保持されたままになる。これに対し、比較回
路１１２で比較した結果、転送されてきた値が小さい場
合、比較回路１１２が保持制御信号を出力するため転送
されてきた評価関数値とそれに対応するベクトル値発生
回路１１１から出力されたベクトル値Ｖとが新たに保持
される。

【００４２】このようにして逐次比較し、演算回路９５
の出力が比較回路１１２で比較された時点で、評価関数
値保持回路１１４及びベクトル値保持回路１１３にはそ
のブロックの最低となる評価関数値とベクトル値（即
ち、動きベクトル）が保持されていることになり、それ
らの値が出力端子２ｂ，２ｃから出力される。

【００４３】ところで、ベクトル値発生回路１１１はベ
クトル値が（ｐ，ｑ）＝（０，０）に対応する評価関数
値が転送されてくるときだけ保持制御信号Ｖ₀を出力
し、その値が判定演算回路内の保持回路１１６に保持さ
れる。保持回路１１６の出力はＲＯＭ１１７のアドレス
に入力される。ＲＯＭ１１７には予め図５に示す特性が
書き込まれており、評価関数値Ｅ_(0,0)の変換値ＴＥ
_(0,0)が出力される。ここで、もしＥ_(0,0)の値がｘ1で
あったとすると、図５に示す境界線上の値ｙ1を変換値
ＴＥ_(0,0)として出力するし、Ｅ_(0,0)の値がｘ2であっ
たとすると、境界線上の値ｙ2を変換値ＴＥ_(0,0)として
出力する。この値は次のブロックのベクトル値が（ｐ，
ｑ）＝（０，０）に対応する評価関数値が転送されてく
るまで変化しない。

【００４４】タイミング回路１１８が、演算回路９５が
処理中のブロックの最後の評価関数値を出力し、比較回
路１１２内で比較された直後であることを示す信号Ｔ
_endを出力すると、比較回路１１２内のセレクタ１１９
は比較器１２０の入力として判定演算回路１１５の出
力、即ち変換値ＴＥ_(0.0)を選択し、評価関数値保持回
路１１４の内容、即ちそのブロックの評価関数値の最小
値Ｅ_minと比較を行う。もし変換値ＴＥ_(0,0)の方が小さ
い場合は、演算回路からの評価関数値との比較と同様
に、比較回路１１２は保持制御信号を出力する。これは
図５で示す特性の動き補償無しの領域であることを示し
ている。従って、この保持制御信号は、動き補償無しの
信号として出力端子２ａに出力される。逆に、保持信号
が出力されない場合は、動き補償有りの領域で有ること
を示している。

【００４５】タイミング回路１１８の出力は出力端子２
ａｔにも接続され、出力端子２ａに動き補償有り無しの
判定結果が出力されるタイミングを外部の回路に出力で
きるようになっている。

【００４６】禁止回路１２１は信号Ｔ_endが入力される
と、ベクトル値保持回路１１３、評価関数値保持回路１
１４に対して保持制御信号が出力されないようになって
おり、動き補償無しと判定された場合にそれらの保持回
路１１３、１１４の内容が変化するのを防止している。

【００４７】このように現ブロックの画素データ、探索
範囲のブロックの画素データを一通り入力するだけで、
簡単な回路で高速に動きベクトルとその評価関数値及び
動き補償有り無しの判定結果を求めることができる。そ
して、この判定結果を用いれば簡単に符号化方法の切り
換えが行えるため、動画像の符号化装置等といった種々
の装置への適用が可能となる。

【００４８】尚、本発明は上記実施例に限定されない。
例えば、上記実施例では現ブロックを４×４、探索範囲
ブロックを８×８としたが、これら以外の数に変更して
も良い。また、ベクトル値保持回路１１３及び評価関数
値保持回路１１４の入力部にセレクタを設けて、タイミ
ング回路１１８が信号Ｔ_endを出力したときに、ベクト
ル値保持回路１１３にはベクトルが０を示す値を入力
し、評価関数値保持回路１１４にはベクトルが０の評価
関数値、即ち保持回路１１６の出力を入力するように
し、比較回路１１２の出力を禁止回路１２１を通さずに
各々の保持回路１１３、１１４の保持制御信号として入
力すれば、比較回路１１２で動き補償無しの判定結果を
出力した際に自動的にベクトル値が０でその時の評価関
数値が各々の保持回路１１３、１１４に保持される。こ
れによって、出力端子２ｃ，２ｂには判定結果後のベク
トル値と評価関数値を出力でき、このように構成しても
良い。

【００４９】更に、上記実施例では判定演算回路１１５
にＲＯＭを用いたが、判定演算回路１１５にベクトルが
０に対応する評価関数値が入力されてから、その出力の
変換値が比較回路１１２で使用されるまでは、かなりの
時間があり、処理速度の遅いマイクロプロセッサ等で変
換値を計算するようにしても良い。

【００５０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、各演算回路から出力される評価関数値と評価関数
値保持回路に保持されている内容とを比較回路により比
較する。そして、この比較結果によりその時の演算回路
からの評価関数値とそれに対応するベクトル値とを各々
評価関数値保持回路、ベクトル値保持回路の内容とす
る。更に、そのブロックの演算回路からの評価関数値の
比較が終わり次第ベクトルが０に対応する評価関数値よ
り求めた変換値と評価関数値保持回路に保持されている
内容とを比較回路で比較し、その結果を動き補償有り無
しの判定結果として出力する。或いは、その結果により
評価関数値保持回路及びベクトル値保持回路の保持動作
を制御するように構成している。そのため、簡単で小規
模な回路でありながら、高速に動きベクトルの検出及び
動き補償有り無しの判定を行い、動きベクトル値及びそ
の評価関数値及び判定結果を出力できる。或いは、判定
後の動きベクトル値及びその評価関数値を出力できるの
で、判定のための比較回路等を別個に持つ必要がないた
め、簡単な構成で符号化の方法の切り換えが行える符号
化装置等の種々の装置への適用が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例の動きベクトル検出回路の構成
を示すブロック図である。

【図２】動き検出の説明図である。

【図３】現ブロック及び探索ブロックの説明図である。

【図４】データ入力のタイミング図である。

【図５】動き補償有り無しの判定を行うための特性図で
ある。

【符号の説明】

１０ 演算回路群 ３０ 演算回路群 ５０ 演算回路群 ７０ 演算回路群 ９０ 演算回路群 ２１〜２８ 遅延回路 ４１〜４８ 遅延回路 ６１〜６８ 遅延回路 ８１〜８８ 遅延回路 １０１〜１０４ 遅延回路 １１１ ベクトル値発生回路 １１２ 比較回路 １１３ ベクトル値保持回路 １１４ 評価関数値保持回路 １１５ 判定演算回路 １１６ 保持回路 １１７ ＲＯＭ １１８ タイミング回路 １１９ セレクタ １２０ 比較器 １２１ 禁止回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １フレーム内を複数個のブロックに分割
   し、現時点における現フレーム内の現ブロックと前時点
   における前フレーム内の探索範囲ブロックとの比較によ
   り画素データの動きを検出する動きベクトル検出回路に
   おいて、 現ブロックの画素データと探索範囲ブロックの画素デー
   タとを入力し、両ブロックにおける対応する画素位置の
   ずれを表わすベクトルに対する評価関数値を探索範囲内
   の各ベクトルに対して求める複数個の演算回路と、 保持制御信号に基づき前記演算回路から出力される評価
   関数値を保持する第１の保持手段と、 前記保持制御信号に基づき前記第１の保持手段に保持さ
   れる評価関数値に対応するベクトル値を保持する第２の
   保持手段と、 前記ベクトル値が０に対応する前記演算回路から出力さ
   れた評価関数値より計算され、動き補償有りの領域と無
   しの領域との略境界線上の値に変換した変換値を出力す
   る判定演算回路と、 前記各演算回路から出力される評価関数値と前記第１の
   保持手段の内容とを比較し、その比較結果に応じた保持
   制御信号を出力して前記第１及び第２の保持手段の保持
   動作を制御すると共に前記変換値と前記第１の保持手段
   の内容とを比較しその結果を出力する比較回路とを備え
   たことを特徴とする動きベクトル検出回路。