JP2866325B2 - 動きベクトル探索装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル動画像
の情報圧縮に適用される動きベクトル探索装置に係り、
特に、現画像の一部を構成する現符号化ブロックの画素
データと前符号化画像上のサーチウィンドウ内の複数の
候補ブロックの画素データとに基づいて算出されたそれ
ぞれのディストーションによって動きベクトルを探索す
る動きベクトル探索装置に関する。

【０００２】

【従来の技術】文字、図形、音声、映像などの異なる情
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。

【０００３】各種のメディアの情報量には大きな差があ
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。

【０００４】動画像情報の圧縮方式の一つとして、動画
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表す。以下、
単純フレーム間予測符号化方式および動き補償フレーム
間予測符号化方式について説明する。

【０００５】図８９は単純フレーム間予測符号化方式を
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像１００の各画素デー
タと前符号化画像２００の各画素データとの差分値を算
出し、この差分値を適当な閾値と比較して、有意画素デ
ータと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像２００から現画像１００を予測する際に省略する
ことのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像２００から現画像１００を予測する際に削減すること
が可能なデータである。

【０００６】なお、前符号化画像２００は、現画像１０
０よりも過去の画像であっても、未来の画像であっても
よいが、現画像１００よりも時間的に先に符号化される
画像である。例えば、図８９に示すように、前符号化画
像２００における人物像１０が現画像１００において右
方向に移動してる場合、有意画素データを示す領域は、
２つの有意画素領域２０および２１によって示される。
有意画素領域２０に位置的に対応する現画像１００上の
画素データは、この画素データと有意画素領域２０との
差分値および有意画素領域２０によって表すことがで
き、有意画素領域２１に位置的に対応する現画像１００
上の画素データは、この画素データと有意画素領域２１
との差分値および有意画素領域２１によって表すことが
できる。残りの非有意画素領域は、この非有意画素領域
と位置的に対応する前符号化画像２００の画素データそ
のものによって表すことができる。

【０００７】単純フレーム間予測符号化方式では、有意
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素数を少なくして圧縮効率をさらに向上することも
できるが、閾値を高くしすぎると、画像の動きがぎくし
ゃくして不自然になったり、動くべき画像の一部が残像
として現れたりするため、画像品質が著しく劣化すると
いった不具合が発生する。

【０００８】このように、単純フレーム間予測符号化方
式では、現画像１００を前符号化画像２００の同一位置
の画素データに基づいて予測するので、現画像１００と
前符号化画像２００との間の画像上の変化が小さいとき
には高い圧縮効率を実現することができるが、図８９に
示されるように、画像の一部が画像上で大幅に移動する
ような場合には、単純フレーム間予測符号化方式よりも
次に説明する動き補償フレーム間予測符号化方式を用い
た方が圧縮効率は高くなる。

【０００９】動き補償フレーム間予測符号化方式では、
図９０に示されるように、人物像１０が移動した場合、
図９０に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表し、この動きベクトルＭＶと前符号化画像２００の人
物像１０を形成する画素データとによって、現画像１０
０上の人物像１０を予測する。この場合、有意画素領域
は領域２０のみになる。したがって、動き補償フレーム
間予測符号化方式のほうが、有意画素数を大幅に少なく
することができるので、画像情報の圧縮効率を大幅に向
上することができる。

【００１０】ところで、国際標準方式であるＩＴＵ−Ｔ
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図９１に示すよ
うに、現画像１０１を複数のブロックに分割し、その一
つのブロック（以下、現符号化ブロックと呼ぶ）１７０
に類似した同一サイズの複数のブロック３７０（以下、
候補ブロックと呼ぶ）を含むサーチウィンドウ２７０を
前符号化画像２０１上で特定し、サーチウインド２７０
内に含まれる複数の候補ブロック３７０と現符号化ブロ
ック１７０とのディストーションを算出する。

【００１１】ここで、ディストーションとは、各候補ブ
ロック３７０と現符号化ブロック１７０との類似性を表
すものであり、各候補ブロック内の位置的に対応する画
素データの差分値をそれぞれ求め、これらの差分値が相
殺されないように絶対値演算または二乗演算によって正
数データに変換して累積した値で示される。次に、算出
されたディストーションの中から最小の値をもつディス
トーションを特定し、この最小ディストーションを有す
る候補ブロック３７０と現符号化ブロック１７０に基づ
いて動きベクトルＭＶが算出される。

【００１２】さらに、現符号化ブロック１７０、サーチ
ウィンドウ２７０、候補ブロック３７０の関係について
説明する。図９２（ｂ）に示すように、現符号化ブロッ
ク１７０がＮ行Ｍ列の画素から構成され、図９２（ａ）
に示すように、サーチウィンドウ２７０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック１７０に
類似した候補ブロック３７０は、サーチウィンドウ２７
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。

【００１３】また、現符号化ブロック１７０の左上角の
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ２７０内でこの画素データａ（０，０）に位置
的に対応する各候補ブロック３７０の画素の取り得る範
囲は、図９２（ａ）の斜線領域で示される。現符号化ブ
ロック１７０内の画素データと各候補ブロック３７０内
の画素データとの位置的な対応関係を図９３に示す。図
９３に示すように、現符号化ブロック１７０内の画素デ
ータａ（ｍ，ｎ）に位置的に対応する各候補ブロック３
７０内の画素データは、サーチウィンドウ２７０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表される。ここで、ｈ
およびｌはサーチウィンドウ２７０内の各候補ブロック
３７０を特定する値であり、サーチウィンドウ２７０内
の画素データｂ（ｌ，ｈ）は候補ブロック３７０の左上
角の画素データであり、現符号化ブロック１７０の左上
角の画素データａ（０，０）に位置的に対応する。

【００１４】図９２および図９３に示された現符号化ブ
ロック１７０、サーチウィンドウ２７０および複数の候
補ブロック３７０において、現符号化ブロック１７０と
各候補ブロック３７０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表され
る。

【００１５】

【数１】

【００１６】ここで、‖‖はディストーションを演算す
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表され、現符号化ブロック１７０の画素データおよび
位置的に対応する各候補ブロック３７０の画素データの
差分値である局所ディストーションを示している。ノル
ム演算は、一般に、絶対値演算および二乗演算が用いら
れるが、計算の複雑さと効率の点で絶対値演算が最も頻
繁に用いられる。

【００１７】なお、動き補償フレーム間予測方式におい
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。

【００１８】この全点探索法を用いて動きベクトルを求
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表す
データ信号を処理するための方法および回路が知られて
いる。この方法および回路においては、演算時間を短縮
するため、候補ブロックの数だけプロセッサエレメント
を配置して、プロセッサエレメントに供給されたサーチ
エリアのデータを全体として上方向、下方向および左方
向に切り換えてスキャニングを行うことでディストーシ
ョンを求めている。

【００１９】すなわち、図９４および図９５に示すよう
に、ｌおよびｈを ｌ＝０，１，２，３ ｈ＝０，１，２，３ で表すとすると、まず、各プロセッサエレメントにサー
チウィンドウの画素データが入力されるとともに、現符
号化ブロックの画素データａ（０，０）が入力されたサ
イクル０では、各プロセッサエレメントでは、局所ディ
ストーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。

【００２０】次のサイクル１では、サーチウィンドウの
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。

【００２１】次いで、サイクル２では、サーチウィンド
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。

【００２２】次いで、サイクル３では、サーチウィンド
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として９個の候補ブロックに
対応する各候補ブロックと現符号化ブロックとのディス
トーションが計算される。

【００２３】次いで、この９個のディストーションの中
から検出された最小ディストーションに基づいて動きベ
クトルが求められる。また、国際標準ＩＴＵ−ＴのＨ．
２６１およびＩＳＯ／ＩＥＣ１１１７２−２では、順次
走査方式の画像の符号化のみを取り扱っていたのに対し
て、国際標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８１８
−２では、さらに、インタレース走査方式の画像の符号
化も取扱っている。

【００２４】インタレース走査方式は、単純に順次１ラ
イン毎に垂直走査を行う順次走査方式に対して、所定の
走査ライン毎に飛び越して垂直走査を行い、飛び越した
走査ラインの本数に対応した走査回数によってフレーム
を構成するものである。例えば、２：１インタレース走
査方式は、１枚のフレームを奇数走査ラインからなるフ
ィールドと偶数走査ラインからなるフィールドとの２枚
のフィールドで構成し、まず一方のフィールドの走査を
行なってから他方のフィールドの走査を行うものであ
る。このインタレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。

【００２５】インタレース走査方式の画像には、フレー
ムを符号化の単位とするフレーム構造とフィールドを符
号化の単位とするフィールド構造との両方が提供され、
さらに、予測方式には、フレーム予測方式とフィールド
予測方式とがある。ただし、フィールド構造の場合に
は、フレーム予測方式は使えない。以下、フィールド構
造におけるフィールド予測方式の例を説明する。

【００２６】フィールド構造におけるフィールド予測方
式は、過去に符号化されたフィールドに基づいて現画像
フィールドを予測する方式である。例えば、図９６に示
すように、時間が経過する順に、奇数走査ラインからな
る第１フィールド６０１、偶数走査ラインからなる第２
フィールド６０２および奇数走査ラインからなる第３フ
ィールド６０３があり、斜線で示された人物像１１が画
面の左下から右上の方向に移動しているとする。

【００２７】フィールド構造におけるフィールド予測方
式は、すでに符号化された第１フィールド６０１から第
３フィールド６０３を動きベクトルＭＶ１によって予測
するものであり、または、すでに符号化された第２フィ
ールド６０２から第３フィールド６０３を動きベクトル
ＭＶ２によって予測するものである。なお、予測のもと
になるフィールドは、すでに符号化されたフィールドで
あれば第３フィールド６０３よりも、過去の画像でも未
来の画像でも良い。

【００２８】また、フィールド構造における１６×８フ
ィールド予測方式では、例えば、図９６に示された第１
フィールド６０１から第３フィールドを予測する場合、
図９７に示すように、第３フィールドを時間ｎ、第２フ
ィールドを時間（ｎ−１）、第１フィールドを時間（ｎ
−２）とし、第１フィールド６０１および第３フィール
ド６０３の奇数走査ラインを構成する各画素を白丸で表
し、第２フィールド６０２の偶数走査ラインを構成する
各画素を黒丸で表し、第３フィールド６０３内の垂直４
画素の現画像フィールドブロック７００が、現画像フィ
ールドブロック７００の上半分を構成する垂直２画素の
現画像第１セグメントブロック７０１と現画像フィール
ドブロック７００の下半分を構成する現画像第２セグメ
ントブロック７０２とからなるとすると、第３フィール
ドは、以下に示す２本の動きベクトルに基づいて予測さ
れる。

【００２９】すなわち、動きベクトルＭＶ１１は、現画
像第１セグメントブロック７０１を現符号化ブロックと
し、この現画像第１セグメントブロック７０１の画素デ
ータと第１フィールド６０１の複数の第１セグメント候
補ブロック８０１の画素データに基づいて求められ、動
きベクトルＭＶ１２は、現画像第２セグメントブロック
７０２を現符号化ブロックとし、この現画像第２セグメ
ントブロック７０２の画素データと第１フィールド６０
１の複数の第２セグメント候補ブロック８０２の画素デ
ータに基づいて求められるものである。

【００３０】同様に、図９８に示すように、第２フィー
ルド６０２に対しても、現画像第１セグメントブロック
７０１を現符号化ブロックとし、この現画像第１セグメ
ントブロック７０１の画素データと第２フィールド６０
２の複数の第１セグメント候補ブロック８１１の画素デ
ータとに基づいて動きベクトルＭＶ２１が求められ、現
画像第２セグメントブロック７０２を現符号化ブロック
とし、この現画像第２セグメントブロック７０２の画素
データと第２フィールド６０２の複数の第２セグメント
候補ブロック８１２の画素データとに基づいて動きベク
トルＭＶ２２が求められる。

【００３１】

【発明が解決しようとする課題】しかしながら、従来の
動きベクトル探索装置にあっては、現画像フィールドブ
ロック７００、現画像第１セグメントブロック７０１お
よび現画像第２セグメントブロック７０２のそれぞれの
動きベクトルＭＶ１，ＭＶ１１，ＭＶ１２を同時に求め
ようとするとき、現画像フィールドの動きベクトルを求
めるフィールド動きベクトル探索装置と現画像第１セグ
メントブロックの動きベクトルを求める第１セグメント
動きベクトル探索装置と現画像第２セグメントブロック
の動きベクトルを求める第２セグメント動きベクトル探
索装置との３つの回路を構成し、並列動作によって、フ
ィールド動きベクトル探索装置において現画像フィール
ドブロックに対応する複数のディストーションを算出す
ると同時に、第１セグメント動きベクトル探索装置にお
いて現画像第１セグメントブロックに対応する複数のデ
ィストーションを算出し、第２セグメント動きベクトル
探索装置において現画像第２セグメントブロックに対応
する複数のディストーションを算出することが考えられ
るが、回路規模が大きくなってしまうといった問題があ
った。

【００３２】また、フィールドブロックの動きベクトル
を求める動作と第１セグメントブロックの動きベクトル
を求める動作と第２セグメントブロックの動きベクトル
を求める動作とを並列に処理するため、現画像フィール
ドブロック、現画像第１セグメントブロックおよび現画
像第２セグメントブロックのそれぞれの画素データを並
列して読み出す信号バンド幅、並びに、サーチウィンド
ウのフィールドブロック、第１セグメントブロックおよ
び第２セグメントブロックのそれぞれの候補ブロックの
画素データを並列して読み出す信号バンド幅が必要とな
るため、回路が複雑になってしまうといった問題があっ
た。

【００３３】また、従来の動きベクトル探索装置にあっ
ては、回路規模を小さくするため、現画像フィールドブ
ロックの一方のセグメントブロックの動きベクトルを求
めるセグメント動きベクトル探索装置を構成し、まず、
現画像第１セグメントブロックの動きベクトルを求め、
次いで、現画像第２セグメントブロックの動きベクトル
を求め、さらに、現画像フィールドブロックの動きベク
トルを求めることが考えられる。

【００３４】しかしながら、上記ベクトルの中から最適
な動きベクトルを求める場合には、第１セグメントブロ
ックの動きベクトルを求めるときに算出された第１セグ
メントブロックのディストーションをメモリに記憶して
おき、次いで、第２セグメントブロックの動きベクトル
を求めるときに算出された第２セグメントブロックのデ
ィストーションをメモリに記憶しておき、現画像フィー
ルドブロックに対応するディストーションが算出された
ときに、メモリから第１セグメントブロックおよび第２
セグメントブロックのディストーションを一々読み出
し、最適な動きベクトルを求めるので、現画像第１セグ
メントブロックのディストーションおよび現画像第２セ
グメントブロックのディストーションを記憶するメモリ
を構成して回路規模が大きくなってしまうとともに、処
理が複雑になってしまうといった問題があった。

【００３５】さらに、従来の全点探索法を適用した動き
ベクトル探索装置にあっては、サーチウィンドウ内の候
補ブロックの数に応じてディストーションを算出するプ
ロセッサエレメントを回路上に配置する必要があるの
で、広い探索範囲を設定して動きベクトルを探索したい
場合には、プロセッサエレメントの数が膨大となってし
まい、回路が非常に複雑になってしまうといった問題が
あった。

【００３６】ところで、上記動きベクトルＭＶ１、ＭＶ
１１およびＭＶ１２をそれぞれ求めようとするとき、例
えば、図９７に示された現画像フィールドブロック７０
０の動きベクトルＭＶ１は、現画像フィールドブロック
７００をそれぞれ現符号化ブロックとし、この現画像フ
ィールドブロック７００の画素データと第１フィールド
６０１の複数のフィールド候補ブロック８００の画素デ
ータに基づいて求めることができるが、現画像第１セグ
メントブロック７０１および現画像第２セグメントブロ
ック７０２のそれぞれの動きベクトルＭＶ１１、ＭＶ１
２を求めるときに算出された第１セグメント候補ブロッ
ク８０１に対応する複数のディストーションと第２セグ
メント候補ブロック８０２に対応する複数のディストー
ションとを複数のフィールド候補ブロック８００に対応
するように加算された複数のディストーションに基づい
て求めることができる。

【００３７】また、上記動きベクトルＭＶ２、ＭＶ２１
およびＭＶ２２をそれぞれ求めようとするときも同様
に、図９８に示された現画像フィールドブロック７００
の動きベクトルＭＶ２は、現画像第１セグメントブロッ
ク７０１および現画像第２セグメントブロック７０２の
それぞれの動きベクトルＭＶ２１、ＭＶ２２を求めると
きに算出された第１セグメント候補ブロック８１１に対
応する複数のディストーションと第２セグメント候補ブ
ロック８１２に対応する複数のディストーションとを複
数のフィールド候補ブロック８１０に対応するように加
算された複数のディストーションに基づいて求めること
ができる。

【００３８】そこで、本発明は、現符号化ブロックの画
素データと位置的に対応するサーチウィンドウの画素デ
ータに基づいてディストーションを算出するプロセッサ
エレメントにフリップフロップ回路を追加するだけで、
現画像第１セグメントブロックの複数のディストーショ
ンと現画像第２セグメントブロックの複数のディストー
ションを時分割処理で算出し、回路を簡素化し、かつ、
回路規模を小さくすることができる動きベクトル探索装
置を提供することを目的とする。

【００３９】また、本発明は、図９４および図９５に示
された上方向、下方向および左方向にサーチウィンドウ
内の画素データを転送して保持する画素データ転送保持
機能および転送されたサーチウィンドウの画素データと
現符号化ブロックの画素データとに基づいてディストー
ションを算出するディストーション算出機能の２つの機
能を有するプロセッサエレメントに対して、画素データ
転送保持機能のみを有する中間レジスタを設け、必要な
候補ブロック数に応じたプロセッサエレメントを設ける
とともに、プロセッサエレメントおよび中間レジスタの
総数がサーチウィンドウの画素数に対応するように中間
レジスタを各プロセッサエレメントの間に配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的な探索方法により探索範囲を広くすることができる動
きベクトル探索装置を提供することを目的とする。

【００４０】さらに、転送方向を上下方向に行なってい
たものをプロセッサエレメントの列に応じて上方向また
は下方向のどちらかに決定することにより、転送バスの
数を削減することを目的とする。

【００４１】

【課題を解決するための手段】請求項１記載の発明は、
インタレース走査方式の動画像を部分的に構成する現画
像フィールドを、前記動画像を部分的に構成する参照画
像フィールドに基づいて予測するのに用いられる複数の
動きベクトルを探索する動きベクトル探索装置であり、
前記現画像フィールドが、現画像第１セグメントおよび
現画像第２セグメントを含み、さらに、画素データをそ
れぞれ有する複数の画素により表わされる現画像フィー
ルドブロックを含み、該現画像フィールドブロックが、
前記現画像第１セグメントを部分的に構成する現画像第
１セグメントブロックおよび前記現画像第２セグメント
を部分的に構成する現画像第２セグメントブロックから
なり、前記参照画像フィールドが、参照画像第１セグメ
ントおよび参照画像第２セグメントを含み、さらに、画
素データをそれぞれ有する複数の画素により表わされる
サーチウインドウを含み、該サーチウインドウが、複数
のフィールド候補ブロックを含み、該フィールド候補ブ
ロックが、前記参照画像第１セグメントを部分的に構成
する第１セグメント候補ブロックおよび前記参照画像第
２セグメントを部分的に構成する第２セグメント候補ブ
ロックからなり、現画像フィールドブロックと各フィー
ルド候補ブロックが同一サイズであり、現画像フィール
ドブロックの現画像第１セグメントブロックおよび現画
像第２セグメントブロックのそれぞれが、各フィールド
候補ブロックの第１セグメント候補ブロックおよび第２
セグメント候補ブロックのそれぞれと同一サイズであ
り、前記複数の動きベクトルが、前記現画像フィールド
ブロックと該現画像フィールドブロックに最も類似した
フィールド候補ブロックとの変位を表わすフィールド動
きベクトルと、現画像第１セグメントブロックと該現画
像第１セグメントブロックに最も類似した第１セグメン
ト候補ブロックとの変位を表わす第１セグメント動きベ
クトルと、現画像第２セグメントブロックと該現画像第
２セグメントブロックに最も類似した第２セグメント候
補ブロックとの変位を表わす第２セグメント動きベクト
ルと、を含む動きベクトル探索装置であって、現画像フ
ィールドブロックの画素データを出力する現画像ブロッ
クデータ出力手段と、前記サーチウインドウの画素デー
タを出力するサーチウインドウデータ出力手段と、前記
フィールド候補ブロックの数より多い複数のレジスタユ
ニットを有し、前記サーチウインドウデータ出力手段か
らサーチウインドウの画素データを入力し、入力された
画素データを前記レジスタユニット間で繰り返し転送さ
せ、各レジスタユニットに保持させるサーチウインドウ
データ転送保持手段と、前記フィールド候補ブロックと
同数の演算器を有し、サーチウインドウデータ転送保持
手段のフィールド候補ブロックと同数のレジスタユニッ
トのそれぞれに保持されたサーチウインドウの画素デー
タを各演算器に入力するとともに、現画像ブロックデー
タ出力手段から現画像フィールドブロックの画素データ
を各演算器に入力し、各演算器に、現画像第１セグメン
トブロックと各第１セグメント候補ブロックとの差を表
わす第１セグメントブロックディストーションおよび現
画像第２セグメントブロックと各第２セグメント候補ブ
ロックとの差を表わす第２セグメントブロックディスト
ーションを時分割演算させるセグメントブロックディス
トーション算出手段と、該セグメントブロックディスト
ーション算出手段により算出された各第１セグメントブ
ロックディストーションおよび各第２セグメントブロッ
クディストーションを加算することにより、現画像フィ
ールドブロックと各フィールド候補ブロックとの差を表
わすフィールドブロックディストーションを算出するフ
ィールドブロックディストーション算出手段と、セグメ
ントブロックディストーション算出手段により算出され
た第１セグメントブロックディストーションのうちの最
小の第１セグメントブロックディストーションを検出し
て、該最小の第１セグメントブロックディストーション
に対応する第１セグメント候補ブロック、並びに、セグ
メントブロックディストーション算出手段により算出さ
れた第２セグメントブロックディストーションのうちの
最小の第２セグメントブロックディストーションを検出
して、該最小の第２セグメントブロックディストーショ
ンに対応する第２セグメント候補ブロックを特定するセ
グメントブロック特定手段と、フィールドブロックディ
ストーション算出手段により算出されたフィールドブロ
ックディストーションのうちの最小のフィールドブロッ
クディストーションを検出して、該最小のフィールドブ
ロックディストーションに対応するフィールド候補ブロ
ックを特定するフィールドブロック特定手段と、を有す
ることを特徴とする。

【００４２】請求項２記載の発明は、請求項１記載の動
きベクトル探索装置において、前記サーチウインドウデ
ータ転送保持手段の各レジスタユニットが、入力端子お
よび出力端子を有し、他のレジスタユニットから画素デ
ータを入力端子を通して入力して出力端子を通して出力
する第１フリップフロップと、入力端子および出力端子
を有し、第１フリップロップから画素データを入力端子
を通して入力して出力端子を通して他のレジスタユニッ
トに画素データを出力する第２フリップフロップと、か
らなり、前記セグメントブロックディストーション算出
手段の各演算器が、前記レジスタユニットの第２フリッ
プフロップから画素データを入力して、互いに位置的に
対応する現画像第１セグメントブロックの画素データと
第１セグメント候補ブロックの画素データとの差を表わ
す第１局所ディストーション、並びに、互いに位置的に
対応する現画像第２セグメントブロックの画素データと
第２セグメント候補ブロックの画素データとの差を表わ
す第２局所ディストーションを算出する局所ディストー
ション算出ユニットと、局所ディストーション算出ユニ
ットにより算出された第１セグメント候補ブロックに対
応する第１局所ディストーションの総和を算出して、前
記第１セグメントブロックディストーションを算出する
とともに、局所ディストーション算出ユニットにより算
出された第２セグメント候補ブロックに対応する第２局
所ディストーションの総和を算出して、前記第２セグメ
ントブロックディストーションを算出する局所ディスト
ーション総和ユニットと、を有し、該局所ディストーシ
ョン総和ユニットが、第１、第２入力端子および出力端
子を有し、第１および第２入力端子に入力されたデータ
を加算し、出力端子を通して出力する加算器と、入力端
子および出力端子を有し、加算器からデータを入力端子
を通して入力して、出力端子を通して出力する第１フリ
ップフロップと、入力端子および出力端子を有し、第１
フリップフロップからデータを入力端子を通して入力し
て出力端子を通して出力する第２フリップフロップと、
を有し、局所ディストーション総和ユニットの加算器
が、局所ディストーション算出ユニットから第１および
第２局所ディストーションを第１入力端子を通して入力
するとともに、局所ディストーション総和ユニットの第
２フリップフロップからデータを第２入力端子を通して
入力し、全ての前記レジスタユニットの第１および第２
フリップフロップ、並びに、全ての前記局所ディストー
ション総和ユニットの第１および第２フリップフロップ
が、同じクロックパルスにより動作することを特徴とす
る。

【００４３】請求項３記載の発明は、請求項２記載の動
きベクトル探索装置において、前記セグメントブロック
ディストーション算出手段の各演算器が、局所ディスト
ーション総和ユニットにより算出された第１および第２
セグメントブロックディストーションをそれぞれフィー
ルドブロックディストーション算出手段に転送するとと
もに、セグメントブロック特定手段に転送するディスト
ーション転送ユニットを有し、該ディストーション転送
ユニットが、入力端子および出力端子を有して、局所デ
ィストーション総和ユニットにより算出された第１およ
び第２セグメントブロックディストーションを入力端子
を通して入力して、出力端子を通して出力する第１フリ
ップフロップと、入力端子および出力端子を有して、第
１フリップフロップから第１および第２セグメントブロ
ックディストーションを入力端子を通して入力して、フ
ィールドブロックディストーション算出手段に出力端子
を通して出力するとともに、セグメントブロック特定手
段に出力端子を通して出力する第２フリップフロップ
と、を有し、全ての前記レジスタユニットの第１および
第２フリップフロップ、全ての前記局所ディストーショ
ン総和ユニットの第１および第２フリップフロップ、並
びに、全ての前記ディストーション転送ユニットの第１
および第２フリップフロップが、同じクロックパルスに
より動作することを特徴とする。

【００４４】請求項４記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フィールドブロック
ディストーション算出手段が、前記サーチウインドウ内
で垂直方向に並んだフィールド候補ブロックと同数設け
られ、セグメントブロックディストーション算出手段か
ら、該フィールド候補ブロックの第１セグメント候補ブ
ロックに対応する第１セグメントブロックディストーシ
ョンをそれぞれ入力して、同時に保持するフリップフロ
ップと、該フリップフロップと同数設けられ、サーチウ
インドウ内で垂直方向に並んだフィールド候補ブロック
の第２セグメント候補ブロックに対応する第２セグメン
トブロックディストーションをそれぞれ入力するととも
に、フィールドブロックディストーション算出手段の各
フリップフロップに保持された第１セグメントブロック
ディストーションを入力して、入力された第１セグメン
トディストーションと第２セグメントディストーション
を加算して、フィールドブロックディストーションを算
出する加算器と、を有することを特徴とする。

【００４５】請求項５記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フィールドブロック
ディストーション算出手段が、前記サーチウインドウ内
で水平方向に並んだフィールド候補ブロックと同数設け
られ、セグメントブロックディストーション算出手段か
ら、該フィールド候補ブロックの第１セグメント候補ブ
ロックに対応する第１セグメントブロックディストーシ
ョンをそれぞれ入力して、同時に保持するフリップフロ
ップと、該フリップフロップと同数設けられ、サーチウ
インドウ内で水平方向に並んだフィールド候補ブロック
の第２セグメント候補ブロックに対応する第２セグメン
トブロックディストーションをそれぞれ入力するととも
に、フィールドブロックディストーション算出手段の各
フリップフロップに保持された第１セグメントブロック
ディストーションを入力して、入力された第１セグメン
トディストーションと第２セグメントディストーション
を加算して、フィールドブロックディストーションを算
出する加算器と、を有することを特徴とする。

【００４６】請求項６記載の発明は、請求項１記載の動
きベクトル探索装置において、前記セグメントブロック
特定手段が、セグメントブロックディストーション算出
手段から、前記サーチウインドウ内で垂直方向に一列に
並んだ第１セグメント候補ブロックに対応する第１セグ
メントブロックディストーションを、最も外側の列から
同時に入力するとともに、次いで、前記サーチウインド
ウ内で垂直方向に一列に並んだ第２セグメント候補ブロ
ックに対応する第２セグメントディストーションを、最
も外側の列から同時に入力し、サーチウインドウ内の全
ての第１および第２セグメントブロックディストーショ
ンが入力されるまで、前記入力動作を繰り返し、第１セ
グメントブロックディストーションのうちの最小の第１
セグメントブロックディストーション、並びに、第２セ
グメントブロックディストーションのうちの最小の第２
セグメントブロックディストーションを検出することを
特徴とする。

【００４７】請求項７記載の発明は、請求項１記載の動
きベクトル探索装置において、前記セグメントブロック
特定手段が、セグメントブロックディストーション算出
手段から、前記サーチウインドウ内で水平方向に一列に
並んだ第１セグメント候補ブロックに対応する第１セグ
メントブロックディストーションを、最も外側の列から
同時に入力するとともに、次いで、前記サーチウインド
ウ内で水平方向に一列に並んだ第２セグメント候補ブロ
ックに対応する第２セグメントディストーションを、最
も外側の列から同時に入力し、サーチウインドウ内の全
ての第１および第２セグメントブロックディストーショ
ンが入力されるまで、前記入力動作を繰り返し、第１セ
グメントブロックディストーションのうちの最小の第１
セグメントブロックディストーション、並びに、第２セ
グメントブロックディストーションのうちの最小の第２
セグメントブロックディストーションを検出することを
特徴とする。

【００４８】請求項８記載の発明は、請求項１記載の動
きベクトル探索装置において、前記現画像フィールドブ
ロックが上下のブロックからなり、前記現画像第１セグ
メントブロックおよび前記現画像第２セグメントブロッ
クが、該現画像フィールドブロックの上側のブロックお
よび下側のブロックからなることを特徴とする。

【００４９】請求項９記載の発明は、請求項１記載の動
きベクトル探索装置において、前記現画像フィールドブ
ロックが左右のブロックからなり、前記現画像第１セグ
メントブロックおよび前記現画像第２セグメントブロッ
クが、該現画像フィールドブロックの左側のブロックお
よび右側のブロックからなることを特徴とする。

【００５０】請求項１０記載の発明は、請求項１記載の
動きベクトル探索装置において、Ｈ、Ｌ、ＮおよびＭを
自然数とし、前記現画像フィールドブロックが、（Ｎ×
２）行Ｍ列の画素からなり、該現画像フィールドブロッ
クの前記現画像第１セグメントブロックが、Ｎ行Ｍ列の
画素からなり、前記現画像第２セグメントブロックが、
Ｎ行Ｍ列の画素からなるとともに、前記サーチウインド
ウが、（Ｈ＋Ｎ）行Ｌ列の画素からなり、該サーチウイ
ンドウの前記フィールド候補ブロックが、（Ｎ×２）行
Ｍ列画素からなり、該フィールド候補ブロックの前記第
１セグメント候補ブロックが、Ｎ行Ｍ列の画素からな
り、前記第２セグメント候補ブロックが、Ｎ行Ｍ列の画
素からなる動きベクトル探索装置であって、前記サーチ
ウインドウデータ転送保持手段の複数のレジスタユニッ
トが、（Ｈ−Ｎ＋２）行（Ｌ−Ｍ＋２）列のマトリック
ス状に想像上配置されるものとし、１行目から（Ｈ−Ｎ
＋１）行目までの１列目から（Ｌ−Ｍ＋１）行目の
｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個のレジスタユニ
ットを転送レジスタユニットとし、（Ｈ−Ｎ＋２）行目
の１列目から（Ｌ−Ｍ＋１）列目の（Ｌ−Ｍ＋１）個の
レジスタユニットをサイドレジスタユニットとし、（Ｌ
−Ｍ＋２）列目の全てのレジスタユニットを入力レジス
タユニットとするとき、ｎを（Ｈ−Ｎ＋１）以下の自然
数、ｍを（Ｌ−Ｍ＋１）以下の自然数とし、（Ｌ−Ｍ＋
１）列目の各転送レジスタユニットと（Ｌ−Ｍ＋１）列
目のサイドレジスタユニットとに、各入力レジスタユニ
ットから互いに異なる第１セグメント候補ブロックの１
画素分の画素データを転送させ、互いに異なる第２セグ
メント候補ブロックの１画素分の画素データを続けて転
送させる第１転送制御手段と、該第１転送制御手段によ
る画素データの転送動作に同期して、２列目以降のｍ列
目の各転送レジスタユニットから（ｍ−１）列目の各転
送レジスタユニットに、並びに、２列目以降のｍ列目の
サイドレジスタユニットから（ｍ−１）列目のサイドユ
ニットに、第１セグメント候補ブロックの１画素分の画
素データを転送させ、第２セグメント候補ブロックの１
画素分の画素データを続けて転送させる第２転送制御手
段と、演算器に接続された転送レジスタユニットを含む
列のみの列数をカウントしたときの奇数番目の列を奇数
列、偶数番目の列を偶数列と呼ぶものとして、該第２転
送制御手段による画素データの転送動作の後、奇数列の
サイドレジスタユニットから同列の１行目の転送レジス
タユニットに、奇数列の１行目から（Ｈ−Ｎ）行目まで
のｎ行目の転送レジスタユニットから同列の（ｎ＋１）
行目の転送レジスタユニットに、並びに、奇数列の（Ｈ
−Ｎ＋１）行目の転送レジスタユニットから同列のサイ
ドレジスタユニットに、第１セグメント候補ブロックの
１画素分の画素データを転送させ、第２セグメント候補
ブロックの１画素分の画素データを続けて転送させる第
３転送制御手段と、該第３転送制御手段による画素デー
タの転送動作に同期して、偶数列のサイドレジスタユニ
ットから同列の（Ｈ−Ｎ＋１）行目の転送レジスタユニ
ットに、偶数列の（Ｈ−Ｎ＋１）行目から２行目までの
ｎ行目のレジスタユニットから同列の（ｎ−１）行目の
転送レジスタユニットに、並びに、偶数列の１行目の転
送レジスタユニットから同列のサイドレジスタユニット
に、第１セグメント候補ブロックの１画素分の画素デー
タを転送させ、第２セグメント候補ブロックの１画素分
の画素データを続けて転送させる第４転送制御手段と、
第１転送制御手段による画素データの転送動作から第４
転送制御手段による画素データの転送動作までを繰り返
させる第５転送制御手段と、ｎ行目の転送レジスタユニ
ットに接続された演算器をｎ行目の演算器、ｍ列目の転
送レジスタユニットに接続された演算器をｍ列目の演算
器と呼ぶとすると、１列目の演算器に前記第１セグメン
ト候補ブロックの画素データが初めて転送されるタイミ
ングに同期して、奇数列の各演算器に前記現画像第１セ
グメントブロックの１画素分の画素データを入力し、１
列目の演算器に前記第２セグメント候補ブロックの画素
データが初めて転送されるタイミングに同期して、奇数
列の各演算器に前記現画像第２セグメントブロックの１
画素分の画素データを入力し、以後、第２転送制御手段
および第３転送制御手段による画素データの転送タイミ
ングに同期して奇数列の各演算器に、前記現画像第１セ
グメントブロックおよび現画像第２セグメントブロック
の全ての画素データが入力されるまで、現画像ブロック
データ出力ユニットから１画素分づつ続けて画素データ
を転送させる第６転送制御手段と、１列目の演算器に前
記第１セグメント候補ブロックの画素データが初めて転
送されるタイミングに同期して、偶数列の各演算器に、
前記第６転送制御手段により奇数列の各演算器に最初に
入力された画素データとは異なる前記現画像第１セグメ
ントブロックの１画素分の画素データを入力し、１列目
の演算器に前記第２セグメント候補ブロックの画素デー
タが初めて転送されるタイミングに同期して、偶数列の
各演算器に、前記第６転送制御手段により奇数列の各演
算器に最初に入力された画素データとは異なる前記現画
像第２セグメントブロックの１画素分の画素データを入
力し、以後、第２転送制御手段および第４転送制御手段
による画素データの転送タイミングに同期して偶数列の
各演算器に、前記現画像第１セグメントブロックおよび
現画像第２セグメントブロックの全ての画素データが入
力されるまで、現画像ブロックデータ出力ユニットから
１画素分づつ続けて画素データを転送させる第７転送制
御手段と、前記各演算器に、第６転送制御手段および第
７転送制御手段により入力された現画像第１セグメント
ブロックの画素データと第６転送制御手段および第７転
送制御手段による画素データの転送タイミングに同期し
て入力された第１セグメント候補ブロックの画素データ
とに基づいて、前記各第１セグメントブロックディスト
ーションを算出させるとともに、第６転送制御手段およ
び第７転送制御手段により入力された現画像第２セグメ
ントブロックの画素データと第６転送制御手段および第
７転送制御手段による画素データの転送タイミングに同
期して入力された第２セグメント候補ブロックの画素デ
ータとに基づいて、前記各第２セグメントブロックディ
ストーションを算出させるディストーション算出制御手
段と、を有することを特徴とする。

【００５１】請求項１１記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記レジスタユニッ
トの各転送レジスタユニット、サイドレジスタユニット
および入力レジスタユニットが、入力端子および出力端
子を有し、画素データを入力端子を通して入力して出力
端子を通して出力する第１フリップフロップと、入力端
子および出力端子を有し、第１フリップフロップから画
素データを入力端子を通して入力して出力端子を通して
出力する第２フリップフロップと、を有することを特徴
とする。

【００５２】請求項１２記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記セグメントブロ
ックディストーション算出手段が、｛（Ｈ−Ｎ＋１）×
（Ｌ−Ｍ＋１）｝個の演算器からなることを特徴とす
る。請求項１３記載の発明は、請求項１０記載の動きベ
クトル探索装置において、前記サイドレジスタユニット
が、各列の１行目の転送レジスタユニットに電気的に接
続された第１サイドレジスタグループと、各列の（Ｈ−
Ｎ＋１）行目の転送レジスタユニットに電気的に接続さ
れた第２サイドレジスタグループに分類され、第１サイ
ドレジスタグループの各サイドレジスタユニットが、画
素データを入力して一時的に保持し出力する直列に互い
に電気的に接続された（Ｎ−１）個のレジスタからな
り、第２サイドレジスタグループの各サイドレジスタユ
ニットが、画素データを入力して一時的に保持し出力す
る直列に互いに電気的に接続された（Ｎ−１）個のレジ
スタからなることを特徴とする。

【００５３】請求項１４記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記各サイドレジス
タユニットが、画素データを入力して一時的に保持し出
力する直列に互いに電気的に接続された（Ｎ−１）個の
レジスタからなることを特徴とする。請求項１５記載の
発明は、請求項１０記載の動きベクトル探索装置におい
て、前記現画像ブロックデータ出力手段が、現画像第１
セグメントブロックおよび現画像第２セグメントブロッ
ク内の各列の画素データをそれぞれ第１行目から第Ｎ行
目まで昇順に入力する動作を、第１列から第Ｍ列まで昇
順に実行し、入力した現画像第１セグメントブロックお
よび現画像第２セグメントブロックの各列の画素データ
をそれぞれ行の昇順に出力する動作を列の昇順に実行す
ると同時に、各列の画素データを行の降順に出力する動
作を列の昇順に実行することを特徴とする。

【００５４】請求項１６記載の発明は、請求項１５記載
の動きベクトル探索装置において、前記現画像ブロック
データ出力手段が、直列に互いに電気的に接続された
（Ｎ＋１）個のレジスタユニットを有する第１現画像ブ
ロックデータ出力ユニットと、直列に互いに電気的に接
続されたＮ個のレジスタユニットを有する第２現画像ブ
ロックデータ出力ユニットと、からなり、第１現画像ブ
ロックデータ出力ユニットのレジスタユニットのうちの
一端のレジスタユニットの出力端子が偶数列の各演算器
に電気的に接続され、第１現画像ブロックデータ出力ユ
ニットの他のレジスタユニットの出力端子が第２現画像
ブロックデータ出力ユニットの各レジスタユニットの入
力端子に電気的に接続され、第２現画像ブロックデータ
出力ユニットのレジスタユニットのうちの一端のレジス
タユニットの出力端子が奇数列の各演算器に電気的に接
続され、第１現画像ブロックデータ出力ユニットの出力
端子から現画像第１セグメントブロックおよび現画像第
２セグメントブロック内の各列の画素データを行の昇順
に出力する動作を列の昇順に実行すると同時に、第２現
画像ブロックデータ出力ユニットの出力端子から現画像
第１セグメントブロックおよび現画像第２セグメントブ
ロック内の各列の画素データを行の降順に出力する動作
を列の昇順に実行することを特徴とする。

【００５５】請求項１７記載の発明は、請求項１６記載
の動きベクトル探索装置において、前記第１現画像ブロ
ックデータ出力ユニットおよび前記第２現画像ブロック
データ出力ユニットの各レジスタユニットが、入力端子
および出力端子を有し、画素データを入力端子を通して
入力して出力端子を通して出力する第１フリップフロッ
プと、入力端子および出力端子を有し、第１フリップフ
ロップから画素データを入力端子を通して入力して出力
端子を通して出力する第２フリップフロップと、を有す
ることを特徴とする。

【００５６】請求項１８記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記セグメントブロ
ックディストーション算出手段の各演算器と、該演算器
と同数のサーチウインドウデータ転送保持手段の前記各
転送レジスタユニットとによって、それぞれプロセッサ
エレメントが構成されることを特徴とする。請求項１９
記載の発明は、請求項１０記載の動きベクトル探索装置
において、前記セグメントブロックディストーション算
出手段の各演算器が転送レジスタユニットに接続され、
それぞれに接続されている各転送レジスタユニットとと
もにマトリックス状に配置されるものとするとき、それ
ぞれの行の一端に位置する演算器が、前記フィールドブ
ロックディストーション算出手段および前記セグメント
ブロック特定手段に第１セグメントブロックディストー
ションを出力するとともに、第２セグメントブロックデ
ィストーションを出力し、各演算器が第１セグメントブ
ロックディストーションおよび第２セグメントブロック
ディストーションの算出を終了した後、フィールドブロ
ックディストーション算出手段およびセグメントブロッ
ク特定手段に各ディストーションを出力する各演算器か
らフィールドブロックディストーション算出手段および
セグメントブロック特定手段にディストーションを転送
するとともに、フィールドブロックディストーション算
出手段およびセグメントブロック特定手段に各ディスト
ーションを出力する各演算器に向けてその他の各演算器
から、それぞれ隣の列の各演算器に各ディストーション
を転送させ、さらに、全ての演算器で算出されたディス
トーションがフィールドブロックディストーション算出
手段およびセグメントブロック特定手段に転送されるま
で、前記ディストーションの転送動作を繰り返すことを
特徴とする。

【００５７】請求項２０記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記セグメントブロ
ックディストーション算出手段の各演算器が転送レジス
タユニットに接続され、それぞれに接続されている各転
送レジスタユニットとともにマトリックス状に配置され
るものとするとき、それぞれの列の一端に位置する演算
器が、前記フィールドブロックディストーション算出手
段および前記セグメントブロック特定手段に第１セグメ
ントブロックディストーションを出力するとともに、第
２セグメントブロックディストーションを出力し、各演
算器が第１セグメントブロックディストーションおよび
第２セグメントブロックディストーションの算出を終了
した後、フィールドブロックディストーション算出手段
およびセグメントブロック特定手段に各ディストーショ
ンを出力する各演算器からフィールドブロックディスト
ーション算出手段およびセグメントブロック特定手段に
ディストーションを転送するとともに、フィールドブロ
ックディストーション算出手段およびセグメントブロッ
ク特定手段に各ディストーションを出力する各演算器に
向けてその他の各演算器から、それぞれ隣の行の各演算
器に各ディストーションを転送させ、さらに、全ての演
算器で算出されたディストーションがフィールドブロッ
クディストーション算出手段およびセグメントブロック
特定手段に転送されるまで、前記ディストーションの転
送動作を繰り返すことを特徴とする。

【００５８】請求項２１記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記現画像フィール
ドブロックを第１現画像フィールドブロックと呼ぶとと
もに、前記サーチウインドウを第１サーチウインドウと
呼び、該第１現画像フィールドブロックに対して列方向
に隣接するもう一つの現画像フィールドブロックを第２
現画像フィールドブロックと呼ぶとともに、該第１サー
チウインドウからＭ画素分だけ列方向にずれたもう一つ
のサーチウインドウを第２サーチウインドウと呼ぶとす
るとき、前記サーチウインドウデータ出力手段が、第１
サーチウインドウの範囲を越えて、第２サーチウインド
ウの範囲の画素データまで入力レジスタユニットに出力
させるとともに、現画像ブロックデータ出力手段が、第
１現画像フィールドブロックの画素データを転送後、第
１現画像フィールドブロックを、第２現画像フィールド
ブロックに置き換えて、第２現画像フィールドブロック
の画素データを転送させる前記第６転送制御手段および
第７転送制御手段を繰り返し動作させ、前記セグメント
ブロックディストーション算出手段による前記第２サー
チウインドウに対応するディストーションの算出が終了
する前に、前記第１サーチウインドウに対応するディス
トーションの転送動作が終了することを特徴とする。

【００５９】

【作用】請求項１記載の発明では、サーチウインドウデ
ータ出力手段によって、サーチウインドウの画素データ
が出力される。次に、サーチウインドウデータ転送保持
手段によって、前記サーチウインドウデータ出力手段か
らサーチウインドウの画素データを入力し、入力された
画素データをレジスタユニット間で繰り返し転送させ、
各レジスタユニットに保持される。

【００６０】また、現画像ブロックデータ出力手段によ
って、現画像フィールドブロックの画素データが出力さ
れる。次に、セグメントブロックディストーション算出
手段によって、サーチウインドウデータ転送保持手段の
フィールド候補ブロックと同数のレジスタユニットのそ
れぞれに保持されたサーチウインドウの画素データを各
演算器に入力させるとともに、現画像ブロックデータ出
力手段から現画像フィールドブロックの画素データを各
演算器に入力させ、各演算器に、現画像第１セグメント
ブロックと各第１セグメント候補ブロックとの差を表わ
す第１セグメントブロックディストーションおよび現画
像第２セグメントブロックと各第２セグメント候補ブロ
ックとの差を表わす第２セグメントブロックディストー
ションを時分割演算させる。

【００６１】次に、フィールドブロックディストーショ
ン算出手段によって、該セグメントブロックディストー
ション算出手段により算出された各第１セグメントブロ
ックディストーションおよび各第２セグメントブロック
ディストーションを加算させることにより、現画像フィ
ールドブロックと各フィールド候補ブロックとの差を表
わすフィールドブロックディストーションを算出させ
る。

【００６２】また、セグメントブロック特定手段によっ
て、セグメントブロックディストーション算出手段によ
り算出された第１セグメントブロックディストーション
のうちの最小の第１セグメントブロックディストーショ
ンを検出して、該最小の第１セグメントブロックディス
トーションに対応する第１セグメント候補ブロック、並
びに、セグメントブロックディストーション算出手段に
より算出された第２セグメントブロックディストーショ
ンのうちの最小の第２セグメントブロックディストーシ
ョンを検出して、該最小の第２セグメントブロックディ
ストーションに対応する第２セグメント候補ブロックを
特定させる。

【００６３】次に、フィールドブロック特定手段によっ
て、フィールドブロックディストーション算出手段によ
り算出されたフィールドブロックディストーションのう
ちの最小のフィールドブロックディストーションを検出
して、該最小のフィールドブロックディストーションに
対応するフィールド候補ブロックを特定させる。このた
め、従来、現画像の第１セグメント動きベクトルを求め
る第１セグメント動きベクトル探索装置と現画像の第２
セグメント動きベクトルを求める第２セグメント動きベ
クトル探索装置との２つの回路を並列動作させることに
よってそれぞれの動きベクトルを求めていたのに対し
て、セグメントブロックディストーション算出手段によ
って、フィールド候補ブロックの数と同数の演算器によ
って第１セグメントブロックディストーションおよび第
２セグメントブロックディストーションを時分割演算で
算出することができるので、回路規模を半減することが
できる。

【００６４】また、回路規模を小さくするために、ま
ず、第１セグメントブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２セグメントブロ
ックディストーションを算出したとき、メモリから第１
セグメントブロックディストーションを一々読み出し、
フィールドブロックディストーションを算出する従来の
動きベクトル探索装置に対して、セグメントブロックデ
ィストーション算出手段によって、フィールド候補ブロ
ックと同数の演算器で第１セグメントブロックディスト
ーションおよび第２セグメントブロックディストーショ
ンを時分割で算出することができるので、第１セグメン
トブロックディストーションをメモリに記憶して再度読
み出す必要がなく、回路規模が大きくなることを防止す
るとともに、処理を簡素化することができる。

【００６５】請求項２記載の発明では、請求項１記載の
動きベクトル探索装置において、前記サーチウインドウ
データ転送保持手段の各レジスタユニットが、第１フリ
ップフロップと第２フリップフロップを有し、前記セグ
メントブロックディストーション算出手段の各演算器
が、局所ディストーション算出ユニットと局所ディスト
ーション総和ユニットを有し、該局所ディストーション
総和ユニットが、加算器、第１フリップフロップおよび
第２フリップフロップを有し、全ての前記レジスタユニ
ットの第１および第２フリップフロップ、並びに、全て
の前記局所ディストーション総和ユニットの第１および
第２フリップフロップが、同じクロックパルスにより動
作するように構成する。

【００６６】まず、前記サーチウィンドウデータ転送保
持手段の各レジスタが、第１フリップフロップによっ
て、前記サーチウィンドウの画素データを入力端子を通
して入力し、出力端子を通して出力し、次いで、第２フ
リップフロップによって、第１フリップフロップから出
力された画素データを入力端子を通して入力し、出力端
子を通して出力する。

【００６７】次に、前記セグメントブロックディストー
ション算出手段の各演算器が、局所ディストーション算
出ユニットによって、前記レジスタの第２フリップフロ
ップから画素データを入力し、互いに位置的に対応する
現画像第１セグメントブロックの画素データと第１セグ
メント候補ブロックの画素データとの差を表す第１局所
ディストーションを算出するとともに、互いに位置的に
対応する現画像第２セグメントブロックの画素データと
第２セグメント候補ブロックの画素データとの差を表す
第２局所ディストーションを算出する。

【００６８】次に、各演算器の局所ディストーション総
和ユニットが、加算器によって、局所ディストーション
算出ユニットから出力されたデータと局所ディストーシ
ョン総和ユニットの第２フリップフロップから出力され
たデータをそれぞれ第１入力端子および第２入力端子を
通して入力し、入力されたデータを加算して出力端子を
通して出力し、次いで、第１フリップフロップによっ
て、加算器から出力されたデータを入力端子を通して入
力して出力端子を通して出力し、次いで、第２フリップ
フロップによって、第１フリップフロップから出力され
たデータを入力端子を通して入力し出力端子を通して出
力する動作を繰り返し、局所ディストーション算出ユニ
ットにより算出された第１セグメント候補ブロックに対
応する第１局所ディストーションの総和を算出して前記
第１セグメントブロックディストーションを算出すると
ともに、局所ディストーション算出ユニットによって算
出された第２セグメント候補ブロックに対応する第２局
所ディストーションの総和を算出して前記第２セグメン
トブロックディストーションを算出する。

【００６９】このため、レジスタの第２フリップフロッ
プにラッチされて局所ディストーション算出ユニットで
算出された局所ディストーションと局所ディストーショ
ン総和ユニットの第２フリップフロップにラッチされた
データとを加算器によって累積演算を行うことができる
ので、レジスタの第１フリップフロップおよびディスト
ーション総和ユニットの第１フリップフロップでは、同
一の現画像セグメントブロックに対応するデータを保持
するとともに、レジスタの第２フリップフロップおよび
ディストーション総和ユニットの第２フリップフロップ
においても、それぞれ第１フリップフロップと異なる同
一の現画像セグメントブロックに対応するデータを保持
することができる。このため、第１セグメントブロック
ディストーションおよび第２セグメントブロックディス
トーションをそれぞれ時分割で算出することができる。

【００７０】また、直列に電気的に接続された２つのフ
リップフロップによってレジスタおよびディストーショ
ン総和ユニットを構成することができるので、容易に回
路を構成することができる。請求項３記載の発明では、
請求項２記載の動きベクトル探索装置において、前記セ
グメントブロックディストーション算出手段の各演算器
が、ディストーション転送ユニットを有し、該ディスト
ーション転送ユニットが、第１フリップフロップと第２
フリップフロップを有し、全ての前記レジスタユニット
の第１および第２フリップフロップ、全ての前記局所デ
ィストーション総和ユニットの第１および第２フリップ
フロップ、並びに、全ての前記ディストーション転送ユ
ニットの第１および第２フリップフロップが、同じクロ
ックパルスにより動作するように構成する。

【００７１】まず、前記セグメントブロックディストー
ション算出手段の各演算器のディストーション転送ユニ
ットが、第１フリップフロップによって、前記局所ディ
ストーション総和ユニットによって算出された第１セグ
メントブロックディストーションおよび第２セグメント
ブロックディストーションを入力端子を通して入力して
出力端子を通して出力する。

【００７２】次に、第２フリップフロップによって、第
１フリップフロップから第１セグメントブロックディス
トーションおよび第２セグメントブロックディストーシ
ョンを入力端子を通して入力し、前記セグメントブロッ
ク特定手段およびフィールドブロックディストーション
算出手段に出力端子を通して出力する。このため、レジ
スタ、ディストーション総和ユニットおよびディストー
ション転送ユニットのそれぞれの第１フリップフロップ
では、同一の現画像セグメントブロックに対応するデー
タを保持するとともに、レジスタ、ディストーション総
和ユニットおよびディストーション転送ユニットのそれ
ぞれの第２フリップフロップにおいても、それぞれ第１
フリップフロップに保持されたデータと異なる同一の現
画像セグメントブロックに対応するデータを保持するこ
とができる。このため、第１セグメントブロックディス
トーションおよび第２セグメントブロックディストーシ
ョンをそれぞれ時分割で出力することができる。

【００７３】また、直列に電気的に接続された２つのフ
リップフロップによってディストーション転送ユニット
を構成することができるので、容易に回路を構成するこ
とができる。請求項４記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フィールドブロック
ディストーション算出手段が、前記サーチウィンドウ内
で垂直方向に並んだフィールド候補ブロックと同数設け
られたフリップフロップによって、セグメントブロック
ディストーション算出手段の各演算器から出力されたフ
ィールド候補ブロックの第１セグメント候補ブロックに
対応する第１セグメントブロックディストーションをそ
れぞれ同時に入力して保持する。

【００７４】次に、前記フリップフロップと同数設けら
れた加算器によって、サーチウィンドウ内で垂直方向に
並んだフィールド候補ブロックの第２セグメント候補ブ
ロックに対応する第２セグメントブロックディストーシ
ョンをそれぞれ入力するとともに、フィールドブロック
ディストーション算出手段の各フリップフロップに保持
された第１セグメントブロックディストーションを入力
し、入力された第１セグメントブロックディストーショ
ンと第２セグメントブロックディストーションとを加算
してフィールドブロックディストーションを算出する。

【００７５】このため、サーチウィンドウ内で垂直方向
に並んだフィールド候補ブロックと同数のフリップフロ
ップおよび加算器によって、それぞれの行に対応する演
算器で算出された第１および第２セグメントブロックデ
ィストーションから順次フィールドブロックディストー
ションを算出することができるので、レジスタと演算器
が想像上配置されたマトリックス状にセグメントブロッ
クディストーション算出手段の演算器と同数のフリップ
フロップおよび加算器を設ける必要がなく、セグメント
ブロックディストーション算出手段と別のエリアにフィ
ールドブロックディストーション算出手段をユニットと
して配置することができる。従って、フィールドブロッ
クディストーションを算出する回路の規模を小さくする
ことができる。

【００７６】請求項５記載の発明では、請求項１記載の
動きベクトル探索装置において、前記フィールドブロッ
クディストーション算出手段が、前記サーチウィンドウ
内で水平方向に並んだフィールド候補ブロックと同数設
けられたフリップフロップによって、セグメントブロッ
クディストーション算出手段の各演算器から出力された
このフィールド候補ブロックの第１セグメント候補ブロ
ックに対応する第１セグメントブロックディストーショ
ンをそれぞれ同時に入力して保持する。

【００７７】次に、前記フリップフロップと同数設けら
れた加算器によって、サーチウィンドウ内で水平方向に
並んだフィールド候補ブロックの第２セグメント候補ブ
ロックに対応する第２セグメントブロックディストーシ
ョンをそれぞれ入力するとともに、フィールドブロック
ディストーション算出手段の各フリップフロップに保持
された第１セグメントブロックディストーションを入力
し、入力された第１セグメントブロックディストーショ
ンと第２セグメントブロックディストーションとを加算
してフィールドブロックディストーションを算出する。

【００７８】このため、サーチウィンドウ内で水平方向
に並んだフィールド候補ブロックと同数のフリップフロ
ップおよび加算器によって、それぞれの列に対応する演
算器で算出された第１および第２セグメントブロックデ
ィストーションから順次フィールドブロックディストー
ションを算出することができるので、レジスタと演算器
が想像上配置されたマトリックス状にセグメントブロッ
クディストーション算出手段の演算器と同数のフリップ
フロップおよび加算器を設ける必要がなく、セグメント
ブロックディストーション算出手段と別のエリアにフィ
ールドブロックディストーション算出手段をユニットと
して配置することができる。従って、フィールドブロッ
クディストーションを算出する回路の規模を小さくする
ことができる。

【００７９】請求項６記載の発明では、請求項１記載の
動きベクトル探索装置において、前記セグメントブロッ
ク特定手段が、まず、セグメントブロックディストーシ
ョン算出手段から、前記サーチウィンドウ内で垂直方向
に一列に並んだ第１セグメント候補ブロックに対応する
第１セグメントブロックディストーションに対して、最
も外側の列の第１セグメントブロックディストーション
をそれぞれ同時に入力するとともに、前記サーチウィン
ドウ内で垂直方向に一列に並んだ第２セグメント候補ブ
ロックに対応する第２セグメントブロックディストーシ
ョンに対して、最も外側の列の第２セグメントブロック
ディストーションをそれぞれ同時に入力する。

【００８０】次に、前記サーチウィンドウ内の全ての第
１セグメントブロックディストーションおよび第２セグ
メントブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の列から順次列毎に第１セグ
メントブロックディストーションおよび第２セグメント
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１セグメントブロックディストーシ
ョンの中から最小の第１セグメントブロックディストー
ションを検出するとともに、入力された全ての第２セグ
メントブロックディストーションの中から最小の第２セ
グメントブロックディストーションを検出する。

【００８１】このため、同時に入力された第１または第
２セグメントブロックディストーションに基づいて、セ
グメントブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２セグメント候補ブ
ロックの垂直方向の位置を特定することができるととも
に、第１または第２セグメントブロックディストーショ
ンがセグメントブロック特定手段に入力された順番に基
づいて、セグメントブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２セグメ
ント候補ブロックの水平方向の位置を特定することがで
きる。

【００８２】従って、最小の第１および第２セグメント
ブロックディストーションが検出された演算器の配置位
置に基づいて、それぞれ第１セグメント動きベクトルお
よび第２セグメント動きベクトルを特定することができ
る。請求項７記載の発明では、請求項１記載の動きベク
トル探索装置において、前記セグメントブロック特定手
段が、まず、セグメントブロックディストーション算出
手段から、前記サーチウィンドウ内で水平方向に一列に
並んだ第１セグメント候補ブロックに対応する第１セグ
メントブロックディストーションに対して、最も外側の
行の第１セグメントブロックディストーションをそれぞ
れ同時に入力するとともに、前記サーチウィンドウ内で
水平方向に一行に並んだ第２セグメント候補ブロックに
対応する第２セグメントブロックディストーションに対
して、最も外側の行の第２セグメントブロックディスト
ーションをそれぞれ同時に入力する。

【００８３】次に、前記サーチウィンドウ内の全ての第
１セグメントブロックディストーションおよび第２セグ
メントブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の行から順次行毎に第１セグ
メントブロックディストーションおよび第２セグメント
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１セグメントブロックディストーシ
ョンの中から最小の第１セグメントブロックディストー
ションを検出するとともに、入力された全ての第２セグ
メントブロックディストーションの中から最小の第２セ
グメントブロックディストーションを検出する。

【００８４】このため、同時に入力された第１または第
２セグメントブロックディストーションに基づいて、セ
グメントブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２セグメント候補ブ
ロックの水平方向の位置を特定することができるととも
に、第１または第２セグメントブロックディストーショ
ンがセグメントブロック特定手段に入力された順番に基
づいて、セグメントブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２セグメ
ント候補ブロックの垂直方向の位置を特定することがで
きる。

【００８５】従って、最小の第１および第２セグメント
ブロックディストーションが検出された演算器の配置位
置に基づいてそれぞれ第１セグメント動きベクトルおよ
び第２セグメント動きベクトルを特定することができ
る。請求項８記載の発明では、請求項１記載の動きベク
トル探索装置において、前記現画像第１セグメントブロ
ックおよび前記現画像第２セグメントブロックが、該現
画像フィールドブロックの上側のブロックおよび下側の
ブロックからなる。

【００８６】このため、上側および下側のそれぞれの現
画像セグメントブロックおよび現画像フィールドブロッ
クに対して、第１セグメント動きベクトル、第２セグメ
ント動きベクトルおよびフィールド動きベクトルをそれ
ぞれ求めることができる。請求項９記載の発明では、請
求項１記載の動きベクトル探索装置において、前記現画
像第１セグメントブロックおよび前記現画像第２セグメ
ントブロックが、該現画像フィールドブロックの左側の
ブロックおよび右側のブロックからなる。

【００８７】このため、左側および右側のそれぞれの現
画像セグメントブロックおよび現画像フィールドブロッ
クに対して、第１セグメント動きベクトル、第２セグメ
ント動きベクトルおよびフィールド動きベクトルをそれ
ぞれ求めることができる。請求項１０記載の発明では、
請求項１記載の動きベクトル探索装置において、第１転
送制御手段が、（Ｌ−Ｍ＋１）列目の各転送レジスタユ
ニットと（Ｌ−Ｍ＋１）列目のサイドレジスタユニット
とに、各入力レジスタユニットから互いに異なる第１セ
グメント候補ブロックの１画素分の画素データを転送さ
せ、互いに異なる第２セグメント候補ブロックの１画素
分の画素データを続けて転送させる。

【００８８】同時に、第２転送制御手段が、２列目以降
のｍ列目の各転送レジスタユニットから（ｍ−１）列目
の各転送レジスタユニットに、並びに、２列目以降のｍ
列目のサイドレジスタユニットから（ｍ−１）列目のサ
イドユニットに、第１セグメント候補ブロックの１画素
分の画素データを転送させ、第２セグメント候補ブロッ
クの１画素分の画素データを続けて転送させる。

【００８９】次いで、第３転送制御手段が、奇数列のサ
イドレジスタユニットから同列の１行目の転送レジスタ
ユニットに、奇数列の１行目から（Ｈ−Ｎ）行目までの
ｎ行目の転送レジスタユニットから同列の（ｎ＋１）行
目の転送レジスタユニットに、並びに、奇数列の（Ｈ−
Ｎ＋１）行目の転送レジスタユニットから同列のサイド
レジスタユニットに、第１セグメント候補ブロックの１
画素分の画素データを転送させ、第２セグメント候補ブ
ロックの１画素分の画素データを続けて転送させる。

【００９０】同時に、第４転送制御手段が、偶数列のサ
イドレジスタユニットから同列の（Ｈ−Ｎ＋１）行目の
転送レジスタユニットに、偶数列の（Ｈ−Ｎ＋１）行目
から２行目までのｎ行目のレジスタユニットから同列の
（ｎ−１）行目の転送レジスタユニットに、並びに、偶
数列の１行目の転送レジスタユニットから同列のサイド
レジスタユニットに、第１セグメント候補ブロックの１
画素分の画素データを転送させ、第２セグメント候補ブ
ロックの１画素分の画素データを続けて転送させる。

【００９１】次いで、第５転送制御手段が、第１転送制
御手段による画素データの転送動作から第４転送制御手
段による画素データの転送動作までを繰り返させる。次
いで、第６転送制御手段が、１列目の演算器に前記第１
セグメント候補ブロックの画素データが初めて転送され
るタイミングに同期して、奇数列の各演算器に前記現画
像第１セグメントブロックの１画素分の画素データを入
力し、１列目の演算器に前記第２セグメント候補ブロッ
クの画素データが初めて転送されるタイミングに同期し
て、奇数列の各演算器に前記現画像第２セグメントブロ
ックの１画素分の画素データを入力し、以後、第２転送
制御手段および第３転送制御手段による画素データの転
送タイミングに同期して奇数列の各演算器に、前記現画
像第１セグメントブロックおよび現画像第２セグメント
ブロックの全ての画素データが入力されるまで、現画像
ブロックデータ出力ユニットから１画素分づつ続けて画
素データを転送させる。

【００９２】同時に、第７転送制御手段が、１列目の演
算器に前記第１セグメント候補ブロックの画素データが
初めて転送されるタイミングに同期して、偶数列の各演
算器に、前記第６転送制御手段により奇数列の各演算器
に最初に入力された画素データとは異なる前記現画像第
１セグメントブロックの１画素分の画素データを入力
し、１列目の演算器に前記第２セグメント候補ブロック
の画素データが初めて転送されるタイミングに同期し
て、偶数列の各演算器に、前記第６転送制御手段により
奇数列の各演算器に最初に入力された画素データとは異
なる前記現画像第２セグメントブロックの１画素分の画
素データを入力し、以後、第２転送制御手段および第４
転送制御手段による画素データの転送タイミングに同期
して偶数列の各演算器に、前記現画像第１セグメントブ
ロックおよび現画像第２セグメントブロックの全ての画
素データが入力されるまで、現画像ブロックデータ出力
ユニットから１画素分づつ続けて画素データを転送させ
る。

【００９３】また、ディストーション算出制御手段が、
前記各演算器に、第６転送制御手段および第７転送制御
手段により入力された現画像第１セグメントブロックの
画素データと第６転送制御手段および第７転送制御手段
による画素データの転送タイミングに同期して入力され
た第１セグメント候補ブロックの画素データとに基づい
て、前記各第１セグメントブロックディストーションを
算出させるとともに、第６転送制御手段および第７転送
制御手段により入力された現画像第２セグメントブロッ
クの画素データと第６転送制御手段および第７転送制御
手段による画素データの転送タイミングに同期して入力
された第２セグメント候補ブロックの画素データとに基
づいて、前記各第２セグメントブロックディストーショ
ンを算出させる。

【００９４】このため、従来、現画像の第１セグメント
動きベクトルを求める第１セグメント動きベクトル探索
装置と現画像の第２セグメント動きベクトルを求める第
２セグメント動きベクトル探索装置との２つの回路を並
列動作させることによってそれぞれの動きベクトルを求
めていたのに対して、セグメントブロックディストーシ
ョン算出手段によって、フィールド候補ブロックの数と
同数の演算器によって第１セグメントブロックディスト
ーションおよび第２セグメントブロックディストーショ
ンを時分割演算で算出することができるので、回路規模
を半減することができる。

【００９５】また、回路規模を小さくするために、ま
ず、第１セグメントブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２セグメントブロ
ックディストーションを算出したとき、メモリから第１
セグメントブロックディストーションを一々読み出し、
フィールドブロックディストーションを算出する従来の
動きベクトル探索装置に対して、セグメントブロックデ
ィストーション算出手段によって、フィールド候補ブロ
ックと同数の演算器で第１セグメントブロックディスト
ーションおよび第２セグメントブロックディストーショ
ンを時分割で算出することができるので、第１セグメン
トブロックディストーションをメモリに記憶して再度読
み出す必要がなく、回路規模が大きくなることを防止す
るとともに、処理を簡素化することができる。

【００９６】さらに、全点探索法による従来の動きベク
トル探索装置に対して、演算器の数を｛（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）｝個よりも少なくすることができるの
で、演算器の数を削減することにより、回路規模を小さ
くすることができ、かつ、広い範囲で簡略的な探索方法
で動きベクトルを求めることができる。請求項１１記載
の発明では、請求項１０記載の動きベクトル探索装置に
おいて、前記レジスタユニットの各転送レジスタユニッ
ト、サイドレジスタユニットおよび入力レジスタユニッ
トが、第１フリップフロップと第２フリップフロップを
有し、第１セグメントと第２セグメントのブロックの画
素データを交互に転送させる。

【００９７】このため、第１セグメントと第２セグメン
トのブロックの画素データの転送を時分割に行なうこと
ができるまた、直列に電気的に接続された２つのフリッ
プフロップによってレジスタを構成することができるの
で、容易に回路を構成することができる。請求項１２記
載の発明では、請求項１０記載の動きベクトル探索装置
において、前記セグメントブロックディストーション算
出手段が｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の演算
器を有するように構成される。

【００９８】このため、｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋
１）｝個の候補ブロックに対応したディストーションを
算出することができるので、確実に全点探索法により予
測精度の高い第１および第２セグメントブロックディス
トーション、並びに、フィールドブロックディストーシ
ョンを求めることができる。請求項１３記載の発明で
は、請求項１０記載の動きベクトル探索装置において、
前記サイドレジスタユニットが、各列の１行目の転送レ
ジスタユニットに電気的に接続された第１サイドレジス
タグループと、各列の（Ｈ−Ｎ＋１）行目の転送レジス
タユニットに電気的に接続された第２サイドレジスタグ
ループに分類され、第１サイドレジスタグループの各サ
イドレジスタユニットが、直列に互いに電気的に接続さ
れた（Ｎ−１）個のレジスタからなり、第２サイドレジ
スタグループの各サイドレジスタユニットが、直列に互
いに電気的に接続された（Ｎ−１）個のレジスタからな
る。

【００９９】このため、サイドレジスタユニットを、転
送レジスタユニットと同じレジスタで構成することがで
きるので、回路を容易に構成することができる。請求項
１４記載の発明では、請求項１０記載の動きベクトル探
索装置において、前記各サイドレジスタユニットが、直
列に互いに電気的に接続された（Ｎ−１）個のレジスタ
からなる。

【０１００】このため、サイドレジスタユニットを、転
送レジスタユニットと同じレジスタで構成することがで
きるので、回路を容易に構成することができる。また、
サイドレジスタユニットのレジスタに不要なデータが入
力されることがないため、有効に活用できる。また、各
レジスタを列毎にリング状に電気的に接続させることが
でき、各レジスタ間の距離を均一に配置することができ
るので、各レジスタ間に短い転送バスを形成することが
できるとともに、各レジスタ間の転送時間を均一にする
ことができる。従って、誤りの少ない安定した回路を形
成することができる。

【０１０１】請求項１５記載の発明では、請求項１０記
載の動きベクトル探索装置において、前記現画像ブロッ
クデータ出力手段が、現画像第１セグメントブロックお
よび現画像第２セグメントブロック内の各列の画素デー
タをそれぞれ第１行目から第Ｎ行目まで昇順に入力する
動作を、第１列から第Ｍ列まで昇順に実行し、入力した
現画像第１セグメントブロックおよび現画像第２セグメ
ントブロックの各列の画素データをそれぞれ行の昇順に
出力する動作を列の昇順に実行すると同時に、各列の画
素データを行の降順に出力する動作を列の昇順に実行す
る。

【０１０２】このため、現画像ブロックデータ出力手段
に、順序良く画素データの取込みを行なっても、セグメ
ントブロックディストーション算出手段の演算器には、
奇数列と偶数列にそれぞれ別の画素データを出力させる
ことができる。請求項１６記載の発明では、請求項１５
記載の動きベクトル探索装置において、前記現画像ブロ
ックデータ出力手段が、（Ｎ＋１）個のレジスタユニッ
トを有する第１現画像ブロックデータ出力ユニットと、
Ｎ個のレジスタユニットを有する第２現画像ブロックデ
ータ出力ユニットと、からなり、第２現画像ブロックデ
ータ出力ユニットのレジスタユニットのうちの一端のレ
ジスタユニットの出力端子が奇数列の各演算器に電気的
に接続され、第１現画像ブロックデータ出力ユニットの
レジスタユニットのうちの一端のレジスタユニットの出
力端子が偶数列の各演算器に電気的に接続される。

【０１０３】このため、第１現画像ブロックデータ出力
ユニットと第２現画像ブロックデータ出力ユニットか
ら、現画像第１セグメントブロックおよび現画像第２セ
グメントブロック内の各列の画素データを出力すること
ができる。請求項１７記載の発明では、請求項１６記載
の動きベクトル探索装置において、前記第１現画像ブロ
ックデータ出力ユニットおよび前記第２現画像ブロック
データ出力ユニットの各レジスタユニットが、第１フリ
ップフロップと第２フリップフロップを有する。

【０１０４】このため、第１および第２現画像ブロック
画素データをそれぞれ時分割で出力することができる。
また、直列に電気的に接続された２つのフリップフロッ
プによってレジスタを構成することができるので、容易
に回路を構成することができる。請求項１８記載の発明
では、請求項１０記載の動きベクトル探索装置におい
て、前記セグメントブロックディストーション算出手段
の各演算器と、該演算器と同数のサーチウインドウデー
タ転送保持手段の前記各転送レジスタユニットとによっ
て、それぞれプロセッサエレメントが構成される。

【０１０５】このため、サーチウィンドウデータ転送手
段の各レジスタとセグメントブロックディストーション
算出手段の各演算器を共通制御信号によって同一時刻に
同一動作を行うように制御することができるので、演算
処理の並列化による高速処理を行うことができる。請求
項１９記載の発明では、請求項１０記載の動きベクトル
探索装置において、それぞれの行の一端に位置する演算
器が、前記フィールドブロックディストーション算出手
段および前記セグメントブロック特定手段に第１セグメ
ントブロックディストーションを出力するとともに、第
２セグメントブロックディストーションを出力し、各演
算器が第１セグメントブロックディストーションおよび
第２セグメントブロックディストーションの算出を終了
した後、フィールドブロックディストーション算出手段
およびセグメントブロック特定手段に各ディストーショ
ンを出力する各演算器からフィールドブロックディスト
ーション算出手段およびセグメントブロック特定手段に
ディストーションを転送するとともに、フィールドブロ
ックディストーション算出手段およびセグメントブロッ
ク特定手段に各ディストーションを出力する各演算器に
向けてその他の各演算器から、それぞれ隣の列の各演算
器に各ディストーションを転送させ、さらに、全ての演
算器で算出されたディストーションがフィールドブロッ
クディストーション算出手段およびセグメントブロック
特定手段に転送されるまで、前記ディストーションの転
送動作を繰り返す。

【０１０６】このため、同一行の演算器で算出されたそ
れぞれの第１および第２セグメントブロックディストー
ションを順次各演算器を介して一方向に転送し、同一行
の一端の演算器からフィールドブロックディストーショ
ン算出手段およびセグメントブロック特定手段にそれぞ
れ第１および第２セグメントブロックディストーション
を転送することができるので、第１および第２セグメン
トブロックディストーションを転送する方向にフィール
ドブロックディストーション算出手段およびセグメント
ブロック特定手段を容易にユニットとして配置すること
ができる。

【０１０７】また、一端の演算器のディストーション転
送ユニットからフィールドブロックディストーション算
出手段およびセグメントブロック特定手段へ第１および
第２セグメントブロックを出力する転送バスを演算器の
存在する行数に削減することができるとともに、短い転
送バスを形成することができる。さらに、同一行の各演
算器の間にも短い転送バスを形成することができるの
で、各演算器間の転送時間を均一にすることができる。
従って、誤りの少ない安定した回路を形成することがで
きる。

【０１０８】請求項２０記載の発明では、請求項１０記
載の動きベクトル探索装置において、それぞれの列の一
端に位置する演算器が、前記フィールドブロックディス
トーション算出手段および前記セグメントブロック特定
手段に第１セグメントブロックディストーションを出力
するとともに、第２セグメントブロックディストーショ
ンを出力し、各演算器が第１セグメントブロックディス
トーションおよび第２セグメントブロックディストーシ
ョンの算出を終了した後、フィールドブロックディスト
ーション算出手段およびセグメントブロック特定手段に
各ディストーションを出力する各演算器からフィールド
ブロックディストーション算出手段およびセグメントブ
ロック特定手段にディストーションを転送するととも
に、フィールドブロックディストーション算出手段およ
びセグメントブロック特定手段に各ディストーションを
出力する各演算器に向けてその他の各演算器から、それ
ぞれ隣の行の各演算器に各ディストーションを転送さ
せ、さらに、全ての演算器で算出されたディストーショ
ンがフィールドブロックディストーション算出手段およ
びセグメントブロック特定手段に転送されるまで、前記
ディストーションの転送動作を繰り返す。

【０１０９】このため、同一列の演算器で算出されたそ
れぞれの第１および第２セグメントブロックディストー
ションを順次各演算器を介して一方向に転送し、同一列
の一端の演算器からフィールドブロックディストーショ
ン算出手段およびセグメントブロック特定手段にそれぞ
れ第１および第２セグメントブロックディストーション
を転送することができるので、第１および第２セグメン
トブロックディストーションを転送する方向にフィール
ドブロックディストーション算出手段およびセグメント
ブロック特定手段を容易にユニットとして配置すること
ができる。

【０１１０】また、一端の演算器のディストーション転
送ユニットからフィールドブロックディストーション算
出手段およびセグメントブロック特定手段へ第１および
第２セグメントブロックを出力する転送バスを演算器の
存在する列数に削減することができるとともに、短い転
送バスを形成することができる。さらに、同一列の各演
算器のディストーション転送ユニットの間にも短い転送
バスを形成することができるので、各演算器間の転送時
間を均一にすることができる。従って、誤りの少ない安
定した回路を形成することができる。

【０１１１】請求項２１記載の発明では、請求項１０記
載の動きベクトル探索装置において、前記サーチウイン
ドウデータ出力手段が、第１サーチウインドウの範囲を
越えて、第２サーチウインドウの範囲の画素データまで
入力レジスタユニットに出力させるとともに、現画像ブ
ロックデータ出力手段が、第１現画像フィールドブロッ
クの画素データを転送後、第１現画像フィールドブロッ
クを、第２現画像フィールドブロックに置き換えて、第
２現画像フィールドブロックの画素データを転送させる
前記第６転送制御手段および第７転送制御手段を繰り返
し動作させ、前記セグメントブロックディストーション
算出手段による前記第２サーチウインドウに対応するデ
ィストーションの算出が終了する前に、前記第１サーチ
ウインドウに対応するディストーションの転送動作が終
了する。

【０１１２】このため、セグメントブロックディストー
ション算出手段によって、第１現画像フィールドブロッ
クに隣接する第２現画像フィールドブロックに対応する
第１および第２セグメントブロックディストーションを
順次求めることができる。また、第１サーチウィンドウ
と第２サーチウィンドウとで共通する画素データを重複
することなく第２サーチウィンドウの画素データをサー
チウィンドウデータ出力手段から出力することができる
ので、第２サーチウィンドウのデータを始めから出力し
直す必要がなく、処理効率を大幅に向上させることがで
きる。

【０１１３】

【発明の実施の形態】

【０１１４】

【実施例】以下、本発明を図面に基づいて説明する。図
１〜図４３は、本発明に係る動きベクトル探索装置の第
１実施例を示す図である。図１に示すように、動きベク
トル探索装置は、現画像ブロックデータ出力手段１００
０、サーチウインドウデータ出力手段２０００、サーチ
ウインドウデータ転送保持手段３０００、セグメントブ
ロックディストーション算出手段４０００、セグメント
ブロック特定手段５０００、フィールドブロックディス
トーション算出手段６０００、フィールドブロック特定
手段７０００および信号出力ユニット８０００からな
り、図２、図３に示された現画像フィールドＰａを部分
的に構成する一つの現画像フィールドブロック１１０の
フィールド動きベクトル、現画像第１セグメントＰａ１
を部分的に構成する一つの現画像第１セグメントブロッ
ク１１１の第１セグメント動きベクトルおよび現画像第
２セグメントＰａ２を部分的に構成する一つの現画像第
２セグメントブロック１１２の第２セグメント動きベク
トルを、現画像フィールドＰａよりも先に符号化された
図２に示された参照画像フィールドＰｂに含まれる参照
画像第１セグメントＰｂ１および参照画像第２セグメン
トＰｂ２に基づいて探索するものである。

【０１１５】現画像ブロックデータ出力手段１０００
は、現画像第１セグメントＰａ１および現画像第２セグ
メントＰａ２を部分的に構成する一つの現画像第１セグ
メントブロック１１１および現画像第２セグメントブロ
ック１１２の画素データをサーチウインドウデータ転送
保持手段３０００に出力するものである。現画像第１セ
グメントブロック１１１および現画像第２セグメントブ
ロック１１２は任意のブロックサイズであってよいが、
以下の説明では、図４に示されるように、現画像第１セ
グメントブロックとして、画素データａ（０，０）、ａ
（０，１）、ａ（１，０）およびａ（１，１）、現画像
第２セグメントブロックとして、画素データａ（０，
２）、ａ（０，３）、ａ（１，２）およびａ（１，３）
からなる４×２画素サイズのブロックとする。

【０１１６】サーチウインドウデータ出力手段２０００
は、現画像フィールドブロック１１０に類似した複数の
参照画像フィールドブロックを含む参照画像フィールド
Ｐｂ上の範囲をサーチウインドウとして特定されたサー
チウインドウ２１０内の各フィールド候補ブロックを、
図４に示されるようにフィールド候補ブロック３１０と
して、各フィールド候補ブロック３１０内の各画素デー
タをサーチウインドウデータ転送保持手段３０００に出
力するものである。

【０１１７】サーチウインドウ２１０のサイズは、現画
像フィールドブロック１１０より大きければ任意のサイ
ズでよいが、以下の説明では、サーチウインドウ２１０
は、図４に示されるように画素データｃ（０，０）、ｃ
（０，１）、ｃ（０，２）、ｃ（０，３）、ｃ（０，
４）、ｃ（０，５）、ｃ（１，０）、ｃ（１，１）、ｃ
（１，２）、ｃ（１，３）、ｃ（１，４）、ｃ（１，
５）、ｃ（２，０）、ｃ（２，１）、ｃ（２，２）、ｃ
（２，３）、ｃ（２，４）、ｃ（２，５）、ｃ（３，
０）、ｃ（３，１）、ｃ（３，２）、ｃ（３，３）、ｃ
（３，４）およびｃ（３，５）からなる６×４画素サイ
ズである。

【０１１８】サーチウインドウデータ転送保持手段３０
００は、サイドレジスタＳＲ、入力レジスタＩＲおよび
プロセッサエレメントＰＥの転送レジスタユニットから
なり、入力された画素データをレジスタユニット間で繰
り返し転送させ、各レジスタユニットに保持させるもの
である。セグメントブロックディストーション算出手段
４０００は、プロセッサエレメントＰＥの演算器からな
り、現画像第１セグメントブロック１１１内の各画素デ
ータをサーチウインドウ２１０の各第１セグメント候補
ブロック３１１内の位置的に対応する各画素データおよ
び現画像第２セグメントブロック１１２内の各画素デー
タをサーチウインドウ２１０の各第２セグメント候補ブ
ロック３１２内の位置的に対応する各画素データから減
算したものを正数データに変換し、正数変換後の各画素
のディストーションすなわち局所ディストーションをセ
グメントブロック単位に合計することによって、現画像
第１セグメントＰａ１上の現画像第１セグメントブロッ
ク１１１と参照画像第１セグメントＰｂ１上のサーチウ
インドウ２１０内の各第１セグメント候補ブロック３１
１および現画像第２セグメントＰａ２上の現画像第２セ
グメントブロック１１２と参照画像第２セグメントＰｂ
２上のサーチウインドウ２１０内の各第２セグメント候
補ブロック３１２との間の各ディストーションを算出す
るものである。

【０１１９】セグメントブロック特定手段５０００は、
セグメントブロックディストーション算出手段４０００
により算出された第１セグメントブロックディストーシ
ョンのうちの最小の第１セグメントブロックディストー
ションを検出して、検出された最小の第１セグメントブ
ロックディストーションに対応する第１セグメント候補
ブロック、並びに、セグメントブロックディストーショ
ン算出手段４０００により算出された第２セグメントブ
ロックディストーションのうちの最小の第２セグメント
ブロックディストーションを検出して、検出された最小
の第２セグメントブロックディストーションに対応する
第２セグメント候補ブロックを特定するするものであ
る。

【０１２０】フィールドブロックディストーション算出
手段６０００は、セグメントブロックディストーション
算出手段４０００により算出された各第１セグメントブ
ロックディストーションおよび各第２セグメントブロッ
クディストーションを加算することにより、現画像フィ
ールドブロック１１０と各フィールド候補ブロック３１
０との差を表わすフィールドブロックディストーション
を算出するものである。

【０１２１】フィールドブロック特定手段７０００は、
フィールドブロックディストーション算出手段６０００
により算出されたフィールドブロックディストーション
のうちの最小のフィールドブロックディストーションを
検出して、検出された最小のフィールドブロックディス
トーションに対応するフィールド候補ブロックを特定す
るものである。

【０１２２】信号出力ユニット８０００は、現画像ブロ
ックデータ出力手段１０００、サーチウインドウデータ
出力手段２０００、サーチウインドウデータ転送保持手
段３０００、セグメントブロックディストーション算出
手段４０００、セグメントブロック特定手段５０００、
フィールドブロックディストーション算出手段６０００
およびフィールドブロック特定手段７０００の動作を制
御するものである。

【０１２３】ここで、図２〜図５に示される図は、現画
像フィールドブロック１１０、現画像第１セグメントブ
ロック１１１、現画像第２セグメントブロック１１２、
サーチウインドウ２１０および該サーチウインドウ２１
０内の各フィールド候補ブロック３１０、第１セグメン
ト候補ブロック３１１、第２セグメント候補ブロック３
１２の関係を示す図である。

【０１２４】図６に示されるように、信号出力ユニット
８０００は、第１〜第９信号出力端子Ｐ１〜Ｐ９を有し
ており、各信号出力端子Ｐ１〜Ｐ９から出力される各信
号は、現画像ブロックデータ出力手段１０００、サーチ
ウインドウデータ出力手段２０００、サーチウインドウ
データ転送保持手段３０００、セグメントブロックディ
ストーション算出手段４０００、セグメントブロック特
定手段５０００、フィールドブロックディストーション
算出手段６０００およびフィールドブロック特定手段７
０００の各手段の動作を制御するための信号であり、各
手段に出力される。

【０１２５】信号出力ユニット８０００の各信号出力端
子Ｐ１〜Ｐ９から出力される各信号は、図７から図１１
に示される。図９に示される図は、セグメントブロック
特定手段５０００に出力される信号を示す図であり、図
１０に示される図は、フィールドブロックディストーシ
ョン算出手段６０００およびフィールドブロック特定手
段７０００に出力される信号を示す図である。また、こ
れらの信号は、２値のパルス信号であり、ローレベルの
ときは０を表わし、ハイレベルのときは１を表わす。

【０１２６】ここで、図７、図８および図９に示された
Ｒは、現画像ブロックデータ出力手段１０００に入力さ
れる現画像ブロックの画素データを示し、Ｓ０およびＳ
１は、サーチウインドウデータ出力手段２０００からサ
ーチウインドウデータ転送手段３０００に入力されるサ
ーチウインドウの画素データを示す。信号出力ユニット
８０００の各信号出力端子Ｐ１〜Ｐ９から出力される各
信号は、以下のとおりである。

【０１２７】第１信号出力端子Ｐ１から出力される信号
は、クロックパルス信号ＣＫ１であり、第２信号出力端
子Ｐ２から出力される信号は、クロックパルス信号ＣＫ
１と同じパルス幅および同じ周期をもつパルス信号ＣＫ
２がクロックパルス信号ＣＫ１の１クロック目に同期し
て出力される。第３信号出力端子Ｐ３から出力される信
号は、初期状態がハイレベルであり、クロックパルス信
号ＣＫ１の４倍のパルス幅のパルス信号ＳＬがクロック
パルス信号ＣＫ１の２クロック目の立ち下がりに同期し
て出力され、以後クロックパルス信号ＣＫ１の４倍の周
期で出力される。

【０１２８】第４信号出力端子Ｐ４から出力される信号
は、クロックパルス信号ＣＫ１の４倍のパルス幅のパル
ス信号ＬＤ１がクロックパルス信号ＣＫ１の１３クロッ
ク目の立ち下がりに同期して出力され、以後クロックパ
ルス信号ＣＫ１の８倍の周期で出力される。第５信号出
力端子Ｐ５から出力される信号は、クロックパルス信号
ＣＫ１の４倍のパルス幅のパルス信号ＬＤ２がクロック
パルス信号ＣＫ１の２３クロック目の立ち下がりに同期
して出力され、以後クロックパルス信号ＣＫ１の８倍の
周期で出力される。第６信号出力端子Ｐ６から出力され
る信号は、クロックパルス信号ＣＫ１の４倍のパルス幅
のパルス信号ＬＤ３がクロックパルス信号ＣＫ１の２５
クロック目の立ち下がりに同期して出力され、以後クロ
ックパルス信号ＣＫ１の８倍の周期で出力される。

【０１２９】第７信号出力端子Ｐ７から出力される信号
は、クロックパルス信号ＣＫ１の２倍のパルス幅のパル
ス信号ＣＴＥがクロックパルス信号ＣＫ１の２３クロッ
ク目の立ち下がりに同期して出力され、以後クロックパ
ルス信号ＣＫ１の２倍の周期で出力される。第８信号出
力端子Ｐ８から出力される信号は、クロックパルス信号
ＣＫ１の２倍のパルス幅のパルス信号ＳＭＶ１がクロッ
クパルス信号ＣＫ１の３０クロック目の立ち下がりに同
期して出力され、以後クロックパルス信号ＣＫ１の８倍
の周期で出力される。第９信号出力端子Ｐ９から出力さ
れる信号は、クロックパルス信号ＣＫ１の２倍のパルス
幅のパルス信号ＳＭＶ２がクロックパルス信号ＣＫ１の
３１クロック目の立ち下がりに同期して出力され、以後
クロックパルス信号ＣＫ１の８倍の周期で出力される。

【０１３０】動きベクトル探索装置の各手段の具体例を
以下に説明する。図１において、現画像ブロックデータ
出力手段１０００は、図１２に示すように、第１現画像
ブロックデータ出力ユニット１１００および第２現画像
ブロックデータ出力ユニット１２００からなり、さら
に、第１現画像ブロックデータ出力ユニット１１００
は、第１フリップフロップ１１１１、１１２１、１１３
１および第２フリップフロップ１１１２、１１２２、１
１３２からなり、第２現画像ブロックデータ出力ユニッ
ト１２００は、第１フリップフロップ１２１１、１２２
１、第２フリップフロップ１２１２、１２２２およびセ
レクタ１２３０からなる。

【０１３１】第１フリップフロップ１１１１、１１２
１、１１３１、１２１１、１２２１および第２フリップ
フロップ１１１２、１１２２、１１３２、１２１２、１
２２２は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。

【０１３２】セレクタ１２３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。

【０１３３】現画像ブロックデータ出力手段１０００の
全ての第１フリップフロップ１１１１、１１２１、１１
３１、１２１１、１２２１および全ての第２フリップフ
ロップ１１１２、１１２２、１１３２、１２１２、１２
２２の信号入力端子Ｓは、信号出力ユニット８０００の
第１信号出力端子Ｐ１に電気的に接続されている。第１
フリップフロップ１１１１のデータ入力端子Ａは、図示
しない現画像第１セグメントブロックおよび現画像第２
セグメントブロックの出力元に電気的に接続され、第２
フリップフロップ１１１２のデータ入力端子Ａは、第１
フリップフロップ１１１１のデータ出力端子Ｙに電気的
に接続されている。第１フリップフロップ１１２１のデ
ータ入力端子Ａは、第２フリップフロップ１１１２のデ
ータ出力端子Ｙに電気的に接続され、第２フリップフロ
ップ１１２２のデータ入力端子Ａは、第１フリップフロ
ップ１１２１のデータ出力端子Ｙに電気的に接続されて
いる。第１フリップフロップ１１３１のデータ入力端子
Ａは、第２フリップフロップ１１２２のデータ出力端子
Ｙに電気的に接続され、第２フリップフロップ１１３２
のデータ入力端子Ａは、第１フリップフロップ１１３１
のデータ出力端子Ｙに電気的に接続されている。

【０１３４】第１フリップフロップ１２１１のデータ入
力端子Ａは、第２フリップフロップ１１２２のデータ出
力端子Ｙに電気的に接続され、第２フリップフロップ１
２１２のデータ入力端子Ａは、第１フリップフロップ１
２１１のデータ出力端子Ｙに電気的に接続されている。
第１フリップフロップ１２２１のデータ入力端子Ａは、
セレクタ１２３０のデータ出力端子Ｙに電気的に接続さ
れ、第２フリップフロップ１２２２のデータ入力端子Ａ
は、第１フリップフロップ１２２１のデータ出力端子Ｙ
に電気的に接続されている。

【０１３５】セレクタ１２３０の信号入力端子Ｓは、信
号出力ユニット８０００の第３信号出力端子Ｐ３に電気
的に接続され、セレクタ１２３０の第１データ入力端子
Ａは、第２フリップフロップ１２１２のデータ出力端子
Ｙに電気的に接続され、第２データ入力端子Ｂは、第２
フリップフロップ１１１２のデータ出力端子Ｙに電気的
に接続されている。

【０１３６】詳しくは、第１フリップフロップ１１１１
のデータ入力端子Ａに現画像第１セグメントブロックお
よび現画像第２セグメントブロックの画素データａ
（０，０）、ａ（０，２）、ａ（０，１）、ａ（０，
３）、ａ（１，０）、ａ（１，２）・・・が、図７〜図
１１に示すパルス信号ＣＫ１の９、１０、１１、１２、
１３、１４・・・クロック目のそれぞれのパルスに同期
して記載順に入力されるようになっている。そして、第
２フリップフロップ１１３２のデータ出力端子Ｙから画
素データａ（０，０）、ａ（０，２）、ａ（０，１）、
ａ（０，３）、ａ（１，０）、ａ（１，２）・・・が、
パルス信号ＣＫ１の１４、１５、１６、１７、１８、１
９・・・クロック目のそれぞれのパルスに同期して記載
順に出力されるようになっており、第２フリップフロッ
プ１２２２のデータ出力端子Ｙから画素データａ（０，
１）、ａ（０，３）、ａ（０，０）、ａ（０，２）、ａ
（１，１）、ａ（１，３）・・・が、パルス信号ＣＫ１
の１４、１５、１６、１７、１８、１９・・・クロック
目のそれぞれのパルスに同期して記載順に出力されるよ
うになっている。

【０１３７】サーチウインドウデータ出力手段２０００
は、後述するサーチウインドウデータ転送保持手段３０
００の入力レジスタＩＲ（３，０）の入力端子にサーチ
ウインドウの画素データｃ（０，０）、ｃ（０，２）、
ｃ（０，１）、ｃ（０，３）、ｃ（１，０）、ｃ（１，
２）・・・を、入力レジスタＩＲ（３，２）の入力端子
にサーチウインドウの画素データｃ（０，２）、ｃ
（０，４）、ｃ（０，３）、ｃ（０，５）、ｃ（１，
２）、ｃ（１，４）・・・を、クロックパルス信号ＣＫ
１の１クロック毎にそれぞれのクロックに同期して記載
順に出力されるようになっている。

【０１３８】サーチウインドウデータ転送保持手段３０
００およびセグメントブロックディストーション算出手
段４０００は、９個のプロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）、ＰＥ（１，
０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ（２，
０）、ＰＥ（２，１）、ＰＥ（２，２）、５個のサイド
レジスタＳＲ（０，−１）、ＳＲ（１，−１）、ＳＲ
（２，−１）、ＳＲ（１，３）、ＳＲ（２，３）、並び
に、４個の入力レジスタＩＲ（３，−１）、ＩＲ（３，
０）、ＩＲ（３，１）、ＩＲ（３，２）を有している。
ｘ＝０，１，２，３、ｙ＝−１，０，１，２，３とし
て、上述の各プロセッサエレメントＰＥをＰＥ（ｘ，
ｙ）、各サイドレジスタＳＲをＳＲ（ｘ，ｙ）、各入力
レジスタＩＲをＩＲ（ｘ，ｙ）と表わすものとする。

【０１３９】奇数列すなわち第１列および第３列のプロ
セッサエレメントの入出力端子は図１３（ａ）に示さ
れ、偶数列すなわち第２列のプロセッサエレメントの入
出力端子は図１３（ｂ）に示される。同図に示されるよ
うに、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）
は、入力端子Ｘ、ＹＤｉ、ＹＬｉおよびＤｉ、並びに、
出力端子ＹＤｏ、ＤｏおよびＹＬｏを有し、さらに信号
出力ユニット８０００の各信号出力端子に接続された入
力端子（図示省略）を有している。また、偶数列の各プ
ロセッサエレメント（ｘ，ｙ）では、ＹＤｉ、ＹＤｏの
かわりに入力端子ＹＵｉおよび出力端子ＹＵｏを有して
いる。

【０１４０】各プロセッサエレメントの詳細構成を図１
４に示す。同図において、各プロセッサエレメントＰＥ
（ｘ，ｙ）は、セレクタ３１１０、第１フリップフロッ
プ３１２１、第２フリップフロップ３１２２、減算器４
１１０、正数変換器４１２０、加算器４２１０、第１フ
リップフロップ４２２１、第２フリップフロップ４２２
２、反転器４２３０、論理積演算器４２４０、セレクタ
４３１０、第１フリップフロップ４３２１および第２フ
リップフロップ４３２２を備えている。

【０１４１】セレクタ３１１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。

【０１４２】第１フリップフロップ３１２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３１２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。

【０１４３】減算器４１１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータから第２
データ入力端子Ｂに入力されたデータを減算してデータ
出力端子Ｙから出力するものである。正数変換器４１２
０は、データ入力端子Ａおよびデータ出力端子Ｙを有
し、データ入力端子Ａに入力されたデータを絶対値演算
または二乗演算により正数データに変換してデータ出力
端子Ｙから出力するものである。

【０１４４】加算器４２１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータと第２デ
ータ入力端子Ｂに入力されたデータを加算してデータ出
力端子Ｙから出力するものである。第１フリップフロッ
プ４２２１は、Ｄフリップフロップからなり、データ入
力端子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号のパルスに同期し
て、データ入力端子Ａに入力されているデータをデータ
出力端子Ｙにラッチするものである。

【０１４５】第２フリップフロップ４２２２は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。反転器４２３０は、信号入力端子Ａおよ
び信号出力端子Ｙを有し、信号入力端子Ａに入力された
信号が０を表わす信号である場合には、信号出力端子Ｙ
に１を表わす信号を出力し、入力された信号が１を表わ
す信号である場合には、信号出力端子Ｙに０を表わす信
号を出力するものである。

【０１４６】論理積演算器４２４０は、信号入力端子
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂに入力された信
号およびデータが共に１を表わすときのみ１を表わすデ
ータをデータ出力端子Ｙに出力し、どちらか一方でも０
を表わす信号またはデータが入力された場合には、０を
表わすデータをデータ出力端子Ｙに出力するものであ
る。言い換えれば、信号入力端子Ａに入力された信号が
０を表わす信号の場合には、データ出力端子Ｙに０を表
わすデータを出力し、信号入力端子Ａに入力された信号
が１を表わす信号の場合には、データ出力端子Ｙにデー
タ入力端子Ｂに入力されたデータを出力するものであ
る。

【０１４７】セレクタ４３１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。

【０１４８】第１フリップフロップ４３２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ４３２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。

【０１４９】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ３１１０の第１データ入力端子Ａは、プロセッ
サエレメントＰＥ（ｘ，ｙ）が奇数列にある場合には、
別のプロセッサエレメントＰＥ（ｘ，ｙ−１）の第２フ
リップフロップ３１２２のデータ出力端子またはサイド
レジスタＳＲ（ｘ，ｙ−１）のデータ出力端子に入力端
子ＹＤｉを介して電気的に接続され、プロセッサエレメ
ントＰＥ（ｘ，ｙ）が偶数列にある場合には、別のプロ
セッサエレメントＰＥ（ｘ，ｙ＋１）の第２フリップフ
ロップ３１２２のデータ出力端子またはサイドレジスタ
ＳＲ（ｘ，ｙ＋１）のデータ出力端子に入力端子ＹＵｉ
を介して電気的に接続されている。

【０１５０】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ３１１０の第２データ入力端子Ｂは、別のプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリップフ
ロップ３１２２のデータ出力端子または入力レジスタＩ
Ｒ（ｘ＋１，ｙ）のデータ出力端子に入力端子ＹＬｉを
介して電気的に接続されている。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）のセレクタ３１１０の信号入力
端子Ｓは、信号出力ユニット８０００の第３信号出力端
子Ｐ３に電気的に接続されている。

【０１５１】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第１フリップフロップ３１２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ３１１
０のデータ出力端子Ｙに電気的に接続され、第１フリッ
プフロップ３１２１の信号入力端子Ｓは信号出力ユニッ
ト８０００の第１信号出力端子Ｐ１に電気的に接続され
ている。

【０１５２】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２フリップフロップ３１２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ３１２１のデータ出力端子に電気的に接続され、
第２フリップフロップ３１２２の信号入力端子Ｓは信号
出力ユニット８０００の第１信号出力端子Ｐ１に電気的
に接続されている。

【０１５３】各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０の第１データ入力端子Ａは同じプロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
１２２のデータ出力端子に電気的に接続され、減算器４
１１０の第２データ入力端子Ｂは、奇数列の各プロセッ
サエレメントにおいては、現画像ブロックデータ出力手
段１０００の第２フリップフロップ１１３２のデータ出
力端子に入力端子Ｘを介して電気的に接続され、偶数列
の各プロセッサエレメントにおいては、現画像ブロック
データ出力手段１０００の第２フリップフロップ１２２
２のデータ出力端子に入力端子Ｘを介して電気的に接続
されている。

【０１５４】各プロセッサエレメントＰＥ（ｘ，ｙ）の
正数変換器４１２０のデータ入力端子は同じプロセッサ
エレメントＰＥ（ｘ，ｙ）の減算器４１１０のデータ出
力端子に電気的に接続されている。各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の加算器４２１０の第１データ入力
端子Ａは同じプロセッサエレメントＰＥ（ｘ，ｙ）の正
数変換器４１２０のデータ出力端子に電気的に接続さ
れ、加算器４２１０の第２データ入力端子Ｂは同じプロ
セッサエレメントＰＥ（ｘ，ｙ）の論理積演算器４２４
０のデータ出力端子Ｙに電気的に接続されている。

【０１５５】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第１フリップフロップ４２２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の加算器４２１０
のデータ出力端子に電気的に接続され、第１フリップフ
ロップ４２２１の信号入力端子Ｓは信号出力ユニット８
０００の第１信号出力端子Ｐ１に電気的に接続されてい
る。

【０１５６】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２フリップフロップ４２２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ４２２１のデータ出力端子に電気的に接続され、
第２フリップフロップ４２２２の信号入力端子Ｓは信号
出力ユニット８０００の第１信号出力端子Ｐ１に電気的
に接続されている。

【０１５７】各プロセッサエレメントＰＥ（ｘ，ｙ）の
反転器４２３０の信号入力端子は信号出力ユニット８０
００の第４信号出力端子Ｐ４に電気的に接続されてい
る。各プロセッサエレメントＰＥ（ｘ，ｙ）の論理積演
算器４２４０の信号入力端子Ａは同じプロセッサエレメ
ントＰＥ（ｘ，ｙ）の反転器４２３０の信号出力端子に
電気的に接続され、論理積演算器４２４０のデータ入力
端子Ｂは同じプロセッサエレメントＰＥ（ｘ，ｙ）の第
２フリップフロップ４２２２のデータ出力端子に電気的
に接続されている。

【０１５８】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ４３１０の第１データ入力端子Ａは、別のプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリップフ
ロップ４３２２のデータ出力端子に入力端子Ｄｉを介し
て電気的に接続され、セレクタ４３１０の第２データ入
力端子Ｂは、同じプロセッサエレメントＰＥ（ｘ，ｙ）
の第２フリップフロップ４２２２のデータ出力端子に電
気的に接続され、セレクタ４３１０の信号入力端子Ｓ
は、信号出力ユニット８０００の第４信号出力端子Ｐ４
に電気的に接続されている。

【０１５９】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第１フリップフロップ４３２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ４３１
０のデータ出力端子Ｙに電気的に接続され、第１フリッ
プフロップ４３２１の信号入力端子Ｓは信号出力ユニッ
ト８０００の第２信号出力端子Ｐ２に電気的に接続され
ている。

【０１６０】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２フリップフロップ４３２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ４３２１のデータ出力端子に電気的に接続され、
第２フリップフロップ４３２２の信号入力端子Ｓは信号
出力ユニット８０００の第２信号出力端子Ｐ２に電気的
に接続されている。

【０１６１】図１におけるサーチウインドウデータ転送
保持手段３０００の入力レジスタＩＲ（ｘ，ｙ）の構成
例を図１５に示す。同図に示すように、入力レジスタＩ
Ｒ（ｘ，ｙ）は、第１フリップフロップ３２２１および
第２フリップフロップ３２２２からなる。第１フリップ
フロップ３２２１は、Ｄフリップフロップからなり、デ
ータ入力端子、信号入力端子Ｓおよびデータ出力端子を
有し、信号入力端子Ｓに入力された信号のパルスに同期
して、データ入力端子に入力されているデータをデータ
出力端子にラッチするものである。

【０１６２】第２フリップフロップ３２２２は、Ｄフリ
ップフロップからなり、データ入力端子、信号入力端子
Ｓおよびデータ出力端子を有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子に入力
されているデータをデータ出力端子にラッチするもので
ある。入力レジスタＩＲ（ｘ，ｙ）の内の入力レジスタ
ＩＲ（３，−１）およびＩＲ（３，１）の第１フリップ
フロップ３２２１のデータ入力端子は別の入力レジスタ
ＩＲ（ｘ，ｙ＋１）の第２フリップフロップ３２２２の
データ出力端子に電気的に接続され、入力レジスタＩＲ
（３，０）およびＩＲ（３，２）の第１フリップフロッ
プ３２２１のデータ入力端子は、サーチウインドウデー
タ出力手段２０００のデータ出力端子に電気的に接続さ
れ、全ての入力レジスタＩＲ（ｘ，ｙ）の第１フリップ
フロップ３２２１の信号入力端子Ｓは信号出力ユニット
８０００の第１信号出力端子Ｐ１に電気的に接続されて
いる。

【０１６３】各入力レジスタＩＲ（ｘ，ｙ）の第２フリ
ップフロップ３２２２のデータ入力端子は同じ入力レジ
スタＩＲ（ｘ，ｙ）の第１フリップフロップ３２２１の
データ出力端子に電気的に接続され、第２フリップフロ
ップ３２２２の信号入力端子Ｓは信号出力ユニット８０
００の第１信号出力端子Ｐ１に電気的に接続されてい
る。

【０１６４】図１におけるサーチウインドウデータ転送
保持手段３０００のサイドレジスタＳＲ（ｘ，ｙ）の構
成例を図１６、図１７に示す。図１６に示す図は、奇数
列の各サイドレジスタＳＲ（ｘ，ｙ）を示す図であり、
図１７に示す図は、偶数列の各サイドレジスタＳＲ
（ｘ，ｙ）を示す図である。図１６に示すように、奇数
列の各サイドレジスタＳＲ（ｘ，ｙ）は、入力端子ＹＤ
ｉ、ＹＬｉおよび出力端子ＹＤｏ、ＹＬｏを有し、さら
に信号出力ユニット８０００の各信号出力端子に接続さ
れた入力端子（図示省略）を有している。また、図１７
に示すように、偶数列の各サイドレジスタＳＲ（ｘ，
ｙ）は、入力端子ＹＵｉ、ＹＬｉおよび出力端子ＹＵ
ｏ、ＹＬｏを有し、さらに信号出力ユニット８０００の
各信号出力端子に接続された入力端子（図示省略）を有
している。

【０１６５】各サイドレジスタＳＲ（ｘ，ｙ）は、図１
６、図１７に示すように、セレクタ３３１０、第１フリ
ップフロップ３３２１および第２フリップフロップ３３
２２からなる。セレクタ３３１０は、第１データ入力端
子Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号が０のとき第１データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１のとき第２データ入力端子Ｂに入力
されているデータをデータ出力端子Ｙから出力するもの
である。

【０１６６】第１フリップフロップ３３２１は、Ｄフリ
ップフロップからなり、データ入力端子、信号入力端子
Ｓおよびデータ出力端子を有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子に入力
されているデータをデータ出力端子にラッチするもので
ある。第２フリップフロップ３３２２は、Ｄフリップフ
ロップからなり、データ入力端子、信号入力端子Ｓおよ
びデータ出力端子を有し、信号入力端子Ｓに入力された
信号のパルスに同期して、データ入力端子に入力されて
いるデータをデータ出力端子にラッチするものである。

【０１６７】ここで、サイドレジスタＳＲ（０，−
１）、ＳＲ（２，−１）においては、入力端子ＹＤｉ、
出力端子ＹＬｏは無くて良く、サイドレジスタＳＲ
（２，３）においては、入力端子ＹＬｉ、出力端子ＹＤ
ｏは無くて良い。また、サイドレジスタＳＲ（１，−
１）においては、入力端子ＹＬｉ、出力端子ＹＵｏは無
くて良く、サイドレジスタＳＲ（１，３）においては、
入力端子ＹＵｉ、出力端子ＹＬｏは無くて良い。これ
は、本実施例において、現画像第１、第２セグメントブ
ロックの大きさを（２×２）画素としたためで、一般的
には、現画像第１、第２セグメントブロックの大きさが
Ｎ行の画素からなるとすると、上下のサイドレジスタ
は、図１８に示すように、たてにサイドレジスタが（Ｎ
−１）個ならぶので、一番外側に位置するサイドレジス
タＳＲ以外では、上記省略はできない。すなわち、上側
のサイドレジスタグループを第１サイドレジスタグルー
プ、下側のサイドレジスタグループを第２サイドレジス
タグループとすると、奇数列の第１サイドレジスタグル
ープでは、入力端子ＹＤｉは必要であり、奇数列の第２
サイドレジスタグループでは、出力端子ＹＤｏは必要で
ある。また、偶数列の第１サイドレジスタグループで
は、出力端子ＹＵｏは必要であり、偶数列の第２サイド
レジスタグループでは、入力端子ＹＵｉは必要である。

【０１６８】各サイドレジスタＳＲ（ｘ，ｙ）のセレク
タ３３１０の第１データ入力端子Ａは、サイドレジスタ
ＳＲ（ｘ，ｙ）が奇数列にある場合には、別のサイドレ
ジスタＳＲ（ｘ，ｙ−１）の第２フリップフロップ３３
２２のデータ出力端子またはプロセッサエレメントＰＥ
（ｘ，ｙ−１）のデータ出力端子に入力端子ＹＤｉを介
して電気的に接続され、サイドレジスタＳＲ（ｘ，ｙ）
が偶数列にある場合には、別のサイドレジスタＳＲ
（ｘ，ｙ＋１）の第２フリップフロップ３３２２のデー
タ出力端子またはプロセッサエレメントＰＥ（ｘ，ｙ＋
１）のデータ出力端子に入力端子ＹＵｉを介して電気的
に接続されている。

【０１６９】セレクタ３３１０の第２データ入力端子Ｂ
は、別のサイドレジスタＳＲ（ｘ＋１，ｙ）の第２フリ
ップフロップ３３２２のデータ出力端子または入力レジ
スタＩＲ（ｘ＋１，ｙ）のデータ出力端子に入力端子Ｙ
Ｌｉを介して電気的に接続されている。また、各サイド
レジスタＳＲ（ｘ，ｙ）のセレクタ３３１０の信号入力
端子Ｓは信号出力ユニット８０００の第３信号出力端子
Ｐ３に電気的に接続されている。

【０１７０】各サイドレジスタＳＲ（ｘ，ｙ）の第１フ
リップフロップ３３２１のデータ入力端子は同じサイド
レジスタＳＲ（ｘ，ｙ）のセレクタ３３１０のデータ出
力端子Ｙに電気的に接続され、第１フリップフロップ３
３２１の信号入力端子Ｓは信号出力ユニット８０００の
第１信号出力端子Ｐ１に電気的に接続されている。各サ
イドレジスタＳＲ（ｘ，ｙ）の第２フリップフロップ３
３２２のデータ入力端子は同じサイドレジスタＳＲ
（ｘ，ｙ）の第１フリップフロップ３３２１のデータ出
力端子に電気的に接続され、第２フリップフロップ３３
２２の信号入力端子Ｓは信号出力ユニット８０００の第
１信号出力端子Ｐ１に電気的に接続されている。

【０１７１】図１９は、セグメントブロック特定手段５
０００の詳細なブロック構成図であり、同図において、
セグメントブロック特定手段５０００は、最小セグメン
トディストーション検出ユニット５１００、セグメント
動きベクトル垂直成分検出ユニット５２００およびセグ
メント動きベクトル水平成分検出ユニット５３００から
なり、最小セグメントディストーション検出ユニット５
１００は、比較器５１１０、比較器５１２０、セレクタ
５１３０、第１フリップフロップ５１４１、第２フリッ
プフロップ５１４２、論理和演算器５１５０、第１セレ
クタ付きフリップフロップ５１８０および第２セレクタ
付きフリップフロップ５１９０からなる。

【０１７２】また、セグメント動きベクトル垂直成分検
出ユニット５２００は、セレクタ５２２０、第１フリッ
プフロップ５２３１、第２フリップフロップ５２３２、
換算テーブル５２４０、第１セレクタ付きフリップフロ
ップ５２８０および第２セレクタ付きフリップフロップ
５２９０からなり、セグメント動きベクトル水平成分検
出ユニット５３００は、カウンタ５３１０、セレクタ５
３２０、第１フリップフロップ５３３１、第２フリップ
フロップ５３３２、換算テーブル５３４０、第１セレク
タ付きフリップフロップ５３８０および第２セレクタ付
きフリップフロップ５３９０からなる。

【０１７３】比較器５１１０は、データ入力端子Ａ０、
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１、Ａ２に入力されたデータの中で最
小の値を持つデータを出力端子Ｙから出力し、最小の値
を持つデータの入力された入力端子がＡ０ならば０を、
Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍから
出力するものである。

【０１７４】比較器５１２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。

【０１７５】セレクタ５１３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０１７６】第１フリップフロップ５１４１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５１４２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。

【０１７７】論理和演算器５１５０は、信号入力端子
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂのいずれか一方
に１を表わす信号またはデータが入力された場合には、
データ出力端子Ｙに１を表わすデータを出力し、信号入
力端子Ａおよびデータ入力端子Ｂの両入力端子に０を表
わす信号およびデータが入力された場合のみ、データ出
力端子Ｙに０を表わすデータを出力するものである。言
い換えれば、信号入力端子Ａに入力された信号が１を表
わす信号の場合には、１を表わす信号をデータ出力端子
Ｙに出力し、信号入力端子Ａに入力された信号が０であ
る場合には、データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙに出力するものである。

【０１７８】第１セレクタ付きフリップフロップ５１８
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、セレ
クタ９１１０およびフリップフロップ９１２０からな
る。セレクタ９１１０は、第１データ入力端子Ａ、第２
データ入力端子Ｂ、信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１を表わす信号のとき、データ入力端
子Ｂに入力されているデータをデータ出力端子Ｙから出
力するものである。

【０１７９】フリップフロップ９１２０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。第２セレクタ付きフリップフロップ５１９０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、第１セ
レクタ付きフリップフロップ５１８０と同様の構成であ
る。

【０１８０】セレクタ５２２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０１８１】第１フリップフロップ５２３１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５２３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。

【０１８２】換算テーブル５２４０は、データ入力端子
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ５２８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０
に示されるように、第１セレクタ付きフリップフロップ
５１８０と同様の構成である。

【０１８３】第２セレクタ付きフリップフロップ５２９
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、第１
セレクタ付きフリップフロップ５１８０と同様の構成で
ある。カウンタ５３１０は、信号入力端子ＣＫ、ＣＬ、
ＥＮおよびカウント出力端子Ｑｎを有し、信号入力端子
ＣＬに入力された信号のパルスに同期してカウント出力
端子Ｑｎの出力を０にリセットし、信号入力端子ＣＫ、
ＥＮに入力された信号のパルスがともに１を表わす信号
のときにカウント出力端子Ｑｎの出力カウントをカウン
トアップして、信号入力端子ＣＫに入力された信号のパ
ルスに同期して出力するものである。

【０１８４】セレクタ５３２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０１８５】第１フリップフロップ５３３１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５３３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。

【０１８６】換算テーブル５３４０は、データ入力端子
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ５３８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０
に示されるように、第１セレクタ付きフリップフロップ
５１８０と同様の構成である。

【０１８７】第２セレクタ付きフリップフロップ５３９
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、第１
セレクタ付きフリップフロップ５１８０と同様の構成で
ある。さらに、比較器５１１０のデータ入力端子Ａ０
は、プロセッサエレメントＰＥ（０，０）の第２フリッ
プフロップ４３２２のデータ出力端子Ｙに、プロセッサ
エレメントＰＥ（０，０）の出力端子Ｄｏを介して電気
的に接続され、データ入力端子Ａ１は、プロセッサエレ
メントＰＥ（０，１）のフリップフロップ４３２２のデ
ータ出力端子Ｙに、プロセッサエレメントＰＥ（０，
１）の出力端子Ｄｏを介して電気的に接続され、データ
入力端子Ａ２は、プロセッサエレメントＰＥ（０，２）
のフリップフロップ４３２２のデータ出力端子Ｙに、プ
ロセッサエレメントＰＥ（０，２）の出力端子Ｄｏを介
して電気的に接続されている。

【０１８８】比較器５１２０の第１データ入力端子Ａ
は、比較器５１１０のデータ出力端子Ｙに電気的に接続
され、第２データ入力端子Ｂは、論理和演算器５１５０
のデータ出力端子Ｙに電気的に接続されている。セレク
タ５１３０の第１データ入力端子Ａは、比較器５１１０
のデータ出力端子Ｙに電気的に接続され、第２データ入
力端子Ｂは、論理和演算器５１５０のデータ出力端子Ｙ
に電気的に接続され、信号入力端子Ｓは、比較器５１２
０の信号出力端子Ｙに電気的に接続されている。

【０１８９】第１フリップフロップ５１４１のデータ入
力端子Ａは、セレクタ５１３０のデータ出力端子Ｙに電
気的に接続され、信号入力端子Ｓは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。第２フリップフロップ５１４２のデータ入力端子
Ａは、第１フリップフロップ５１４１のデータ出力端子
Ｙに電気的に接続され、信号入力端子Ｓは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。

【０１９０】論理和演算器５１５０の信号入力端子Ａ
は、信号出力ユニット８０００の第５信号出力端子Ｐ５
に電気的に接続され、データ入力端子Ｂは、第２フリッ
プフロップ５１４２のデータ出力端子Ｙに電気的に接続
されている。第１セレクタ付きフリップフロップ５１８
０のデータ入力端子Ｉは、第２フリップフロップ５１４
２のデータ出力端子Ｙに電気的に出力され、信号入力端
子Ｅは、信号出力ユニット８０００の第８信号出力端子
Ｐ８に電気的に接続され、信号入力端子Ｆは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。

【０１９１】セレクタ９１１０の第１データ入力端子Ａ
は、フリップフロップ９１２０のデータ出力端子Ｙに電
気的に接続され、フリップフロップ９１２０のデータ入
力端子Ａは、セレクタ９１１０のデータ出力端子Ｙに電
気的に接続されている。また、セレクタ９１１０のデー
タ入力端子Ｂ、信号入力端子Ｓおよびフリップフロップ
９１２０の信号出力端子は、セレクタ付きフリップフロ
ップのデータ入力端子Ｉ、信号入力端子Ｅ、Ｆを通し
て、それぞれのセレクタ付きフリップフロップにおいて
説明する出力端子に電気的に接続されている。

【０１９２】第２セレクタ付きフリップフロップ５１９
０のデータ入力端子Ｉは、第２フリップフロップ５１４
２のデータ出力端子Ｙに電気的に出力され、信号入力端
子Ｅは、信号出力ユニット８０００の第９信号出力端子
Ｐ９に電気的に接続され、信号入力端子Ｆは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。

【０１９３】セレクタ５２２０の第１データ入力端子Ａ
は、第２フリップフロップ５２３２のデータ出力端子Ｙ
に電気的に接続され、第２データ入力端子Ｂは、比較器
５１１０のデータ出力端子Ｍに電気的に接続され、信号
入力端子Ｓは、比較器５１２０の信号出力端子Ｙに電気
的に接続されている。第１フリップフロップ５２３１の
データ入力端子Ａは、セレクタ５２２０のデータ出力端
子Ｙに電気的に接続され、信号入力端子Ｓは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。

【０１９４】第２フリップフロップ５２３２のデータ入
力端子Ａは、第１フリップフロップ５２３１のデータ出
力端子Ｙに電気的に接続され、信号入力端子Ｓは、信号
出力ユニット８０００の第２信号出力端子Ｐ２に電気的
に接続されている。換算テーブル５２４０のデータ入力
端子Ａは、第２フリップフロップ５２３２のデータ出力
端子Ｙに電気的に接続されている。

【０１９５】第１セレクタ付きフリップフロップ５２８
０のデータ入力端子Ｉは、換算テーブル５２４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第８信号出力端子Ｐ８に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。

【０１９６】第２セレクタ付きフリップフロップ５２９
０のデータ入力端子Ｉは、換算テーブル５２４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。

【０１９７】カウンタ５３１０の信号入力端子ＣＫは、
信号出力ユニット８０００の第２信号出力端子Ｐ２に電
気的に接続され、信号入力端子ＣＬは、信号出力ユニッ
ト８０００の第５信号出力端子Ｐ５に電気的に接続さ
れ、信号入力端子ＥＮは、信号出力ユニット８０００の
第７信号出力端子Ｐ７に電気的に接続されている。セレ
クタ５３２０の第１データ入力端子Ａは、第２フリップ
フロップ５３３２のデータ出力端子Ｙに電気的に接続さ
れ、第２データ入力端子Ｂは、カウンタ５３１０のカウ
ント出力端子Ｑｎに電気的に接続され、信号入力端子Ｓ
は、比較器５１２０の信号出力端子Ｙに電気的に接続さ
れている。

【０１９８】第１フリップフロップ５３３１のデータ入
力端子Ａは、セレクタ５３２０のデータ出力端子Ｙに電
気的に接続され、信号入力端子Ｓは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。第２フリップフロップ５３３２のデータ入力端子
Ａは、第１フリップフロップ５３３１のデータ出力端子
Ｙに電気的に接続され、信号入力端子Ｓは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。

【０１９９】換算テーブル５３４０のデータ入力端子Ａ
は、第２フリップフロップ５３３２のデータ出力端子Ｙ
に電気的に接続されている。第１セレクタ付きフリップ
フロップ５３８０のデータ入力端子Ｉは、換算テーブル
５３４０のデータ出力端子Ｙに電気的に出力され、信号
入力端子Ｅは、信号出力ユニット８０００の第８信号出
力端子Ｐ８に電気的に接続され、信号入力端子Ｆは、信
号出力ユニット８０００の第２信号出力端子Ｐ２に電気
的に接続されている。

【０２００】第２セレクタ付きフリップフロップ５３９
０のデータ入力端子Ｉは、換算テーブル５３４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。

【０２０１】図２１は、フィールドブロックディストー
ション算出手段６０００の詳細なブロック構成図であ
り、同図において、フィールドブロックディストーショ
ン算出手段６０００は、フリップフロップ６１１０、６
２１０、６３１０、加算器６１２０、６２２０、６３２
０およびセレクタ付きフリップフロップ６１３０、６２
３０、６３３０からなる。

【０２０２】フリップフロップ６１１０、６２１０、６
３１０は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。加算器６１２０、６２
２０、６３２０は、第１データ入力端子Ａ、第２データ
入力端子Ｂおよびデータ出力端子Ｙを有し、第１データ
入力端子Ａに入力されたデータと第２データ入力端子Ｂ
に入力されたデータを加算してデータ出力端子Ｙから出
力するものである。

【０２０３】セレクタ付きフリップフロップ６１３０、
６２３０、６３３０は、データ入力端子Ｉ、信号入力端
子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０に示さ
れるように、セレクタ９１１０およびフリップフロップ
９１２０からなり、セグメントブロック特定手段５００
０の第１セレクタ付きフリップフロップ５１８０と同様
の構成である。

【０２０４】さらに、フリップフロップ６１１０のデー
タ入力端子Ａは、プロセッサエレメントＰＥ（０，０）
の第２フリップフロップ４３２２のデータ出力端子Ｙ
に、プロセッサエレメントＰＥ（０，０）の出力端子Ｄ
ｏを介して電気的に接続されている。加算器６１２０の
第１データ入力端子Ａは、フリップフロップ６１１０の
データ出力端子Ｙに電気的に接続され、第２データ入力
端子Ｂは、プロセッサエレメントＰＥ（０，０）の第２
フリップフロップ４３２２のデータ出力端子Ｙに、プロ
セッサエレメントＰＥ（０，０）の出力端子Ｄｏを介し
て電気的に接続されている。

【０２０５】セレクタ付きフリップフロップ６１３０の
データ入力端子Ｉは、加算器６１２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。フリ
ップフロップ６２１０のデータ入力端子Ａは、プロセッ
サエレメントＰＥ（０，１）のフリップフロップ４３２
２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続されて
いる。

【０２０６】加算器６２２０の第１データ入力端子Ａ
は、フリップフロップ６２１０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、プロセッサ
エレメントＰＥ（０，１）の第２フリップフロップ４３
２２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続されて
いる。

【０２０７】セレクタ付きフリップフロップ６２３０の
データ入力端子Ｉは、加算器６２２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。フリ
ップフロップ６３１０のデータ入力端子Ａは、プロセッ
サエレメントＰＥ（０，２）のフリップフロップ４３２
２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，２）の出力端子Ｄｏを介して電気的に接続されて
いる。

【０２０８】加算器６３２０の第１データ入力端子Ａ
は、フリップフロップ６３１０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、プロセッサ
エレメントＰＥ（０，２）の第２フリップフロップ４３
２２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，２）の出力端子Ｄｏを介して電気的に接続されて
いる。

【０２０９】セレクタ付きフリップフロップ６３３０の
データ入力端子Ｉは、加算器６３２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。図２
２は、フィールドブロック特定手段７０００の詳細なブ
ロック構成図であり、同図において、フィールドブロッ
ク特定手段７０００は、最小フィールドディストーショ
ン検出ユニット７１００、フィールド動きベクトル垂直
成分検出ユニット７２００およびフィールド動きベクト
ル水平成分検出ユニット７３００からなり、最小フィー
ルドディストーション検出ユニット７１００は、比較器
７１１０、比較器７１２０、セレクタ７１３０、フリッ
プフロップ７１４０、論理和演算器７１５０およびセレ
クタ付きフリップフロップ７１８０からなる。

【０２１０】また、フィールド動きベクトル垂直成分検
出ユニット７２００は、セレクタ７２２０、フリップフ
ロップ７２３０、換算テーブル７２４０およびセレクタ
付きフリップフロップ７２８０からなり、フィールド動
きベクトル水平成分検出ユニット７３００は、カウンタ
７３１０、セレクタ７３２０、フリップフロップ７３３
０、換算テーブル７３４０およびセレクタ付きフリップ
フロップ７３８０からなる。

【０２１１】比較器７１１０は、データ入力端子Ａ０、
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１、Ａ２に入力されたデータの中で最
小の値を持つデータを出力端子Ｙから出力し、最小の値
を持つデータの入力された入力端子がＡ０ならば０を、
Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍから
出力するものである。

【０２１２】比較器７１２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。

【０２１３】セレクタ７１３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０２１４】フリップフロップ７１４０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。論理和演算器７１５０は、信号入力端子Ａ、
データ入力端子Ｂおよびデータ出力端子Ｙを有し、信号
入力端子Ａおよびデータ入力端子Ｂのいずれか一方に１
を表わす信号またはデータが入力された場合には、デー
タ出力端子Ｙに１を表わすデータを出力し、信号入力端
子Ａおよびデータ入力端子Ｂの両入力端子に０を表わす
信号およびデータが入力された場合のみ、データ出力端
子Ｙに０を表わすデータを出力するものである。言い換
えれば、信号入力端子Ａに入力された信号が１を表わす
信号の場合には、１を表わすデータをデータ出力端子Ｙ
に出力し、信号入力端子Ａに入力された信号が０である
場合には、データ入力端子Ｂに入力されているデータを
データ出力端子Ｙに出力するものである。

【０２１５】セレクタ付きフリップフロップ７１８０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、セレク
タ９１１０およびフリップフロップ９１２０からなり、
セグメントブロック特定手段５０００の第１セレクタ付
きフリップフロップ５１８０と同様の構成である。セレ
クタ７２２０は、第１データ入力端子Ａ、第２データ入
力端子Ｂ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号が０を表わす信号
のとき、データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力し、信号入力端子Ｓに入力され
た信号が１を表わす信号のとき、データ入力端子Ｂに入
力されているデータをデータ出力端子Ｙから出力するも
のである。

【０２１６】フリップフロップ７２３０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル７２４０は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。

【０２１７】セレクタ付きフリップフロップ７２８０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、セグメ
ントブロック特定手段５０００の第１セレクタ付きフリ
ップフロップ５１８０と同様の構成である。カウンタ７
３１０は、信号入力端子ＣＫ、ＣＬ、ＥＮおよびカウン
ト出力端子Ｑｎを有し、信号入力端子ＣＬに入力された
信号のパルスに同期してカウント出力端子Ｑｎの出力を
０にリセットし、信号入力端子ＣＫ、ＥＮに入力された
信号のパルスがともに１を表わす信号のときにカウント
出力端子Ｑｎの出力カウントをカウントアップして、信
号入力端子ＣＫに入力された信号のパルスに同期して出
力するものである。

【０２１８】セレクタ７３２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０２１９】フリップフロップ７３３０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル７３４０は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。

【０２２０】セレクタ付きフリップフロップ７３８０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、セグメ
ントブロック特定手段５０００の第１セレクタ付きフリ
ップフロップ５１８０と同様の構成である。さらに、比
較器７１１０のデータ入力端子Ａ０は、フィールドブロ
ック特定手段６０００のセレクタ付きフリップフロップ
６１３０のデータ出力端子Ｏに電気的に接続され、デー
タ入力端子Ａ１は、フィールドブロック特定手段６００
０のセレクタ付きフリップフロップ６２３０のデータ出
力端子Ｏに電気的に接続され、データ入力端子Ａ２は、
フィールドブロック特定手段６０００のセレクタ付きフ
リップフロップ６３３０のデータ出力端子Ｏに電気的に
接続されている。

【０２２１】比較器７１２０の第１データ入力端子Ａ
は、比較器７１１０のデータ出力端子Ｙに電気的に接続
され、第２データ入力端子Ｂは、論理和演算器７１５０
のデータ出力端子Ｙに電気的に接続されている。セレク
タ７１３０の第１データ入力端子Ａは、比較器７１１０
のデータ出力端子Ｙに電気的に接続され、第２データ入
力端子Ｂは、論理和演算器７１５０のデータ出力端子Ｙ
に電気的に接続され、信号入力端子Ｓは、比較器７１２
０の信号出力端子Ｙに電気的に接続されている。

【０２２２】フリップフロップ７１４０のデータ入力端
子Ａは、セレクタ７１３０のデータ出力端子Ｙに電気的
に接続され、信号入力端子Ｓは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。論理和演算器７１５０の信号入力端子Ａは、信号出
力ユニット８０００の第６信号出力端子Ｐ６に電気的に
接続され、データ入力端子Ｂは、フリップフロップ７１
４０のデータ出力端子Ｙに電気的に接続されている。

【０２２３】セレクタ付きフリップフロップ７１８０の
データ入力端子Ｉは、フリップフロップ７１４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。

【０２２４】セレクタ７２２０の第１データ入力端子Ａ
は、フリップフロップ７２３０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、セレクタ７
１１０のデータ出力端子Ｍに電気的に接続され、信号入
力端子Ｓは、比較器７１２０の信号出力端子Ｙに電気的
に接続されている。フリップフロップ７２３０のデータ
入力端子Ａは、セレクタ７２２０のデータ出力端子Ｙに
電気的に接続され、信号入力端子Ｓは、信号出力ユニッ
ト８０００の第２信号出力端子Ｐ２に電気的に接続され
ている。

【０２２５】換算テーブル７２４０のデータ入力端子Ａ
は、フリップフロップ７２３０のデータ出力端子Ｙに電
気的に接続されている。セレクタ付きフリップフロップ
７２８０のデータ入力端子Ｉは、換算テーブル７２４０
のデータ出力端子Ｙに電気的に出力され、信号入力端子
Ｅは、信号出力ユニット８０００の第９信号出力端子Ｐ
９に電気的に接続され、信号入力端子Ｆは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。

【０２２６】カウンタ７３１０の信号入力端子ＣＫは、
信号出力ユニット８０００の第２信号出力端子Ｐ２に電
気的に接続され、信号入力端子ＣＬは、信号出力ユニッ
ト８０００の第６信号出力端子Ｐ６に電気的に接続さ
れ、信号入力端子ＥＮは、信号出力ユニット８０００の
第７信号出力端子Ｐ７に電気的に接続されている。セレ
クタ７３２０の第１データ入力端子Ａは、フリップフロ
ップ７３３０のデータ出力端子Ｙに電気的に接続され、
第２データ入力端子Ｂは、カウンタ７３１０のカウント
出力端子Ｑｎに電気的に接続され、信号入力端子Ｓは、
比較器７１２０の信号出力端子Ｙに電気的に接続されて
いる。

【０２２７】フリップフロップ７３３０のデータ入力端
子Ａは、セレクタ７３２０のデータ出力端子Ｙに電気的
に接続され、信号入力端子Ｓは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。換算テーブル７３４０のデータ入力端子Ａは、フリ
ップフロップ７３３０のデータ出力端子Ｙに電気的に接
続されている。

【０２２８】セレクタ付きフリップフロップ７３８０の
データ入力端子Ｉは、換算テーブル７３４０のデータ出
力端子Ｙに電気的に出力され、信号入力端子Ｅは、信号
出力ユニット８０００の第９信号出力端子Ｐ９に電気的
に接続され、信号入力端子Ｆは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。

【０２２９】次に、作用を説明する。最初に、現画像ブ
ロックデータ出力手段１０００およびサーチウインドウ
データ出力手段２０００からサーチウインドウデータ転
送保持手段３０００に入力される画素データの流れを説
明するとともに、サーチウインドウデータ転送保持手段
３０００のデータ保持状態およびセグメントブロックデ
ィストーション算出手段４０００における演算状態を説
明する。

【０２３０】なお、図７〜図１１のパルス信号ＳＬおよ
びパルス信号ＣＫ１のタイミングから理解されるよう
に、パルス信号ＣＫ１の各パルスが発せられる前に、パ
ルス信号ＳＬの信号が変化し、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）のセレクタ３１１０では、パルス信号ＣＫ
１の１クロック目が発せられる前に、第２データ入力端
子Ｂが選択され、３クロック目が発せられる前に、第１
データ入力端子Ａが選択され、この選択がクロックパル
ス信号ＣＫ１の２クロック毎に、以後の各クロックで繰
り返される。また、現画像ブロックデータ出力手段１０
００のセレクタ１２３０では、パルス信号ＣＫ１の１ク
ロック目が発せられる前に、第２データ入力端子Ｂが選
択され、３クロック目が発せられる前に、第１データ入
力端子Ａが選択され、この選択がクロックパルス信号Ｃ
Ｋ１の２クロック毎に、以後の各クロックで繰りされ
る。

【０２３１】一方、図１に示されるように、各入力レジ
スタＩＲ（ｘ，ｙ）では、データ入力端子に入力されて
いる各データがクロックパルス信号ＣＫ１の各パルスに
同期してラッチされて、他のレジスタやプロセッサエレ
メントに出力され、図１４に示されるように、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ
３１２１では、セレクタ３１１０で選択されているデー
タ入力端子に入力されている各データがパルス信号ＣＫ
１の各パルスに同期してラッチされ、第２フリップフロ
ップ３１２２に出力され、次のパルスに同期して第２フ
リップフロップ３１２２から他のプロセッサエレメント
やレジスタに出力端子ＹＬｏ、ＹＤｏ、ＹＵｏを通して
出力される。

【０２３２】また、図１２に示されるように、現画像ブ
ロックデータ出力手段１０００の第１フリップフロップ
１２２１では、セレクタ１２３０で選択されているデー
タ入力端子に入力されている各データがパルス信号ＣＫ
１の各パルスに同期してラッチされ、第２フリップフロ
ップ１２２２に出力され、次のパルスに同期して第２フ
リップフロップ１２２２から奇数列の各プロセッサエレ
メントに出力端子を通して出力される。

【０２３３】よって、以下で説明する各入力レジスタＩ
Ｒ（ｘ，ｙ）に対しての画素データの入力は、各入力レ
ジスタＩＲ（ｘ，ｙ）の第１、第２フリップフロップ３
２２１、３２２２におけるラッチ時を意味するものと
し、各サイドレジスタＳＲ（ｘ，ｙ）に対しての画素デ
ータの入力は、各サイドレジスタＳＲ（ｘ，ｙ）の第
１、第２フリップフロップ３３２１、３３２２における
ラッチ時を意味するものとする。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）に対しての画素データの入力
は、各プロセッサエレメントＰＥ（ｘ，ｙ）の第１、第
２フリップフロップ３１２１、３１２２におけるラッチ
時を意味するものとする。

【０２３４】クロックパルス信号ＣＫ１のパルス信号に
同期して、各入力レジスタは、図１における下側の入力
レジスタおよびサーチウインドウデータ出力手段２００
０からデータを入力するようになっており、クロックパ
ルス信号ＣＫ１の各クロック毎に上述の動作が繰り返さ
れる。また、クロックパルス信号ＣＫ１の１、２クロッ
ク目には、各プロセッサエレメントおよび各レジスタは
図１における右側のプロセッサエレメントあるいはレジ
スタからデータを入力し、３、４クロック目には、奇数
列の各プロセッサエレメントおよび各レジスタは図１に
おける上側のプロセッサエレメントあるいはレジスタか
らデータを入力し、偶数列の各プロセッサエレメントお
よび各レジスタでは図１における下側のプロセッサエレ
メントあるいはレジスタからデータを入力するようにな
っており、クロックパルス信号ＣＫ１の２クロック毎
に、以後の各クロックにおいて上述の動作が繰り返され
る。

【０２３５】詳しく説明すると、クロックパルス信号Ｃ
Ｋ１の１クロック目に同期して、図２３に示されるよう
に、サーチウインドウデータ出力手段２０００から、画
素データｃ（０，０）が入力レジスタＩＲ（３，０）の
第１フリップフロップ３２２１に、画素データｃ（０，
２）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。

【０２３６】次いで、クロックパルス信号ＣＫ１の２ク
ロック目に同期して、図２４に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、それぞれ伝送される。同時
に、サーチウインドウデータ出力手段２０００から、画
素データｃ（０，２）が入力レジスタＩＲ（３，０）の
第１フリップフロップ３２２１に、画素データｃ（０，
４）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。

【０２３７】次いで、クロックパルス信号ＣＫ１の３ク
ロック目に同期して、図２５に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（３，０）の第２
フリップフロップ３２２２から入力レジスタＩＲ（３，
−１）の第１フリップフロップ３２２１に、画素データ
ｃ（０，２）が入力レジスタＩＲ（３，０）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，２）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（３，１）の第１フリップフロップ３２２１
に、画素データｃ（０，４）が入力レジスタＩＲ（３，
２）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、それぞれ伝送される。

【０２３８】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（０，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（０，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の４クロック目
に同期して、図２６に示されるように、画素データｃ
（０，０）が入力レジスタＩＲ（３，−１）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，０）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（３，−１）の第１フリップフロップ３２２
１に、画素データｃ（０，１）が入力レジスタＩＲ
（３，０）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｃ（０，２）が
入力レジスタＩＲ（３，１）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、画素デー
タｃ（０，４）が入力レジスタＩＲ（３，２）の第２フ
リップフロップ３２２２から入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１に、画素データｃ
（０，３）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。

【０２３９】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（０，３）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（０，５）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の５クロック目
に同期して、図２７に示されるように、画素データｃ
（０，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（０，２）が入力レジスタＩＲ（３，−１）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｃ（０，１）が入力レジスタＩＲ
（３，０）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，０）の第１フリップフロップ
３１２１に、画素データｃ（０，３）が入力レジスタＩ
Ｒ（３，０）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（０，２）
が入力レジスタＩＲ（３，１）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１に、画素データｃ（０，
４）が入力レジスタＩＲ（３，１）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、画
素データｃ（０，３）が入力レジスタＩＲ（３，２）の
第２フリップフロップ３２２２からプロセッサエレメン
トＰＥ（２，２）の第１フリップフロップ３１２１に、
画素データｃ（０，５）が入力レジスタＩＲ（３，２）
の第１フリップフロップ３２２１から第２フリップフロ
ップ３２２２に、それぞれ伝送される。

【０２４０】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（１，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（１，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の６クロック目
に同期して、図２８に示されるように、画素データｃ
（０，０）がサイドレジスタＳＲ（２，−１）の第１フ
リップフロップ３３２１から第２フリップフロップ３３
２２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，−１）の第２フリップフロップ３２２２からサイ
ドレジスタＳＲ（２，−１）の第１フリップフロップ３
３２１に、画素データｃ（０，１）がプロセッサエレメ
ントＰＥ（２，０）の第１フリップフロップ３１２１か
ら第２フリップフロップ３１２２に、画素データｃ
（０，３）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，４）が入力レ
ジスタＩＲ（３，１）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，１）の第１フリッ
プフロップ３１２１に、画素データｃ（０，３）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，５）が入力レジスタＩＲ（３，２）の第
２フリップフロップ３２２２からプロセッサエレメント
ＰＥ（２，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。

【０２４１】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（１，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｃ（１，２）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｃ（１，４）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。

【０２４２】次いで、クロックパルス信号ＣＫ１の７ク
ロック目に同期して、図２９に示されるように、画素デ
ータｃ（０，０）がサイドレジスタＳＲ（２，−１）の
第２フリップフロップ３３２２からプロセッサエレメン
トＰＥ（２，０）の第１フリップフロップ３１２１に、
画素データｃ（０，２）がサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１に、画素データｃ（０，
３）がプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１に、画素データｃ（０，４）がプロセッサ
エレメントＰＥ（２，１）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｃ（０，３）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、画素デ
ータｃ（０，５）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。

【０２４３】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｃ（１，２）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（１，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｃ（１，４）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。

【０２４４】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（１，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（１，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の８クロック目
に同期して、図３０に示されるように、画素データｃ
（０，０）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（０，２）がサイドレジスタ
ＳＲ（２，−１）の第２フリップフロップ３３２２から
プロセッサエレメントＰＥ（２，０）の第１フリップフ
ロップ３１２１に、画素データｃ（０，１）がプロセッ
サエレメントＰＥ（２，１）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（０，３）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（２，１）の第１フリップフロップ３１２１
に、画素データｃ（０，２）がプロセッサエレメントＰ
Ｅ（２，２）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｃ（０，４）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１に、画素データｃ
（０，３）がサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１から第２フリップフロップ３３２
２に、画素データｃ（０，５）がプロセッサエレメント
ＰＥ（２，２）の第２フリップフロップ３１２２からサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１に、それぞれ伝送される。

【０２４５】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（１，２）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（１，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（１，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｃ（１，４）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（１，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。

【０２４６】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（１，３）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（１，５）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の９クロック目
に同期して、図３１に示されるように、画素データｃ
（０，０）がプロセッサエレメントＰＥ（２，０）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，０）の第１フリップフロップ３１２１に、画
素データｃ（０，２）がプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（０，１）が
プロセッサエレメントＰＥ（２，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（０，３）がプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（０，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（０，４）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，３）がサイドレジスタＳＲ（２，３）の
第２フリップフロップ３３２２からサイドレジスタＳＲ
（１，３）の第１フリップフロップ３３２１に、画素デ
ータｃ（０，５）がサイドレジスタＳＲ（２，３）の第
１フリップフロップ３３２１から第２フリップフロップ
３３２２に、それぞれ伝送される。

【０２４７】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｃ（１，２）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（１，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｃ（１，３）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（１，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｃ（１，４）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（１，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｃ（１，
５）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。

【０２４８】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（２，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（２，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の９クロック目に同期して、図示
しないデータ入力手段から、画素データａ（０，０）が
第１フリップフロップ１１１１に入力される。

【０２４９】次いで、クロックパルス信号ＣＫ１の１０
クロック目に同期して、図３２に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，２）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｃ（０，３）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｃ（０，４）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（１，２）の第１フリップフロップ３１２１に、
画素データｃ（０，３）がサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｃ（０，５）がサイド
レジスタＳＲ（２，３）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１に、それぞれ伝送される。

【０２５０】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｃ
（１，２）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（１，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，３）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（１，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（１，４）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（１，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（１，５）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。

【０２５１】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（２，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｃ（２，２）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｃ（２，４）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。

【０２５２】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の１０クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１１１１から第２フリップフロップ１１１２に伝送さ
れ、同時に、データ入力手段から画素データａ（０，
２）が第１フリップフロップ１１１１に入力される。次
いで、クロックパルス信号ＣＫ１の１１クロック目に同
期して、図３３に示されるように、画素データｃ（０，
０）がプロセッサエレメントＰＥ（１，０）の第２フリ
ップフロップ３１２２からサイドレジスタＳＲ（１，−
１）の第１フリップフロップ３３２１に、画素データｃ
（０，２）がプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（０，１）がプロセッサエレ
メントＰＥ（１，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，０）の第１フリッ
プフロップ３１２１に、画素データｃ（０，３）がプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，２）がプロセッサエレメントＰＥ（１，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，１）の第１フリップフロップ３１２
１に、画素データｃ（０，４）がプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（０，
３）がサイドレジスタＳＲ（１，３）の第２フリップフ
ロップ３３２２からプロセッサエレメントＰＥ（１，
２）の第１フリップフロップ３１２１に、画素データｃ
（０，５）がサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１から第２フリップフロップ３３２
２に、それぞれ伝送される。

【０２５３】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｃ（１，２）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（１，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｃ（１，３）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（１，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｃ（１，４）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（１，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｃ（１，５）がプ
ロセッサエレメントＰＥ（３，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。

【０２５４】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｃ（２，２）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（２，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｃ（２，４）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。

【０２５５】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（２，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（２，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１１クロック目に同期して、画
素データａ（０，０）が第２フリップフロップ１１１２
から第１フリップフロップ１１２１に、画素データａ
（０，２）が第１フリップフロップ１１１１から第２フ
リップフロップ１１１２に、それぞれ伝送され、同時
に、データ入力手段から、画素データａ（０，１）が第
１フリップフロップ１１１１に入力される。

【０２５６】次いで、クロックパルス信号ＣＫ１の１２
クロック目に同期して、図３４に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（１，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（１，０）の第２フリップフロップ３１
２２からサイドレジスタＳＲ（１，−１）の第１フリッ
プフロップ３３２１に、画素データｃ（０，１）がプロ
セッサエレメントＰＥ（１，０）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，３）がプロセッサエレメントＰＥ（１，
１）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，０）の第１フリップフロップ３１２
１に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（０，
４）がプロセッサエレメントＰＥ（１，２）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（１，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（１，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，５）がサイド
レジスタＳＲ（１，３）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（１，２）の第１フリ
ップフロップ３１２１に、それぞれ伝送される。

【０２５７】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（１，２）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，３）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，４）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がサイ
ドレジスタＳＲ（２，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（１，５）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、それぞ
れ伝送される。

【０２５８】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（２，２）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（２，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（２，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｃ（２，４）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（２，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。

【０２５９】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（２，３）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（２，５）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１２クロック目に同期して、画
素データａ（０，０）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に、画素データａ
（０，２）が第２フリップフロップ１１１２から第１フ
リップフロップ１１２１に、画素データａ（０，１）が
第１フリップフロップ１１１１から第２フリップフロッ
プ１１１２に、それぞれ伝送される。同時に、データ入
力手段から画素データａ（０，３）が第１フリップフロ
ップ１１１１に入力される。

【０２６０】次いで、クロックパルス信号ＣＫ１の１３
クロック目に同期して、図３５に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（１，−１）
の第２フリップフロップ３３２２からサイドレジスタＳ
Ｒ（０，−１）の第１フリップフロップ３３２１に、画
素データｃ（０，２）がサイドレジスタＳＲ（１，−
１）の第１フリップフロップ３３２１からの第２フリッ
プフロップ３３２２に、画素データｃ（０，１）がプロ
セッサエレメントＰＥ（１，０）の第２フリップフロッ
プ３１２２からプロセッサエレメントＰＥ（０，０）の
第１フリップフロップ３１２１に、画素データｃ（０，
３）がプロセッサエレメントＰＥ（１，０）の第１フリ
ップフロップ３１２１からプ第２フリップフロップ３１
２２に、画素データｃ（０，２）がプロセッサエレメン
トＰＥ（１，１）の第２フリップフロップ３１２２から
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１に、画素データｃ（０，４）がプロセッ
サエレメントＰＥ（１，１）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（０，３）がプロセッサエレメントＰＥ（１，２）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（０，２）の第１フリップフロップ３１２１
に、画素データｃ（０，５）がプロセッサエレメントＰ
Ｅ（１，２）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、それぞれ伝送される。

【０２６１】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｃ（１，２）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｃ（１，３）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｃ（１，４）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｃ（１，５）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。

【０２６２】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｃ（２，２）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（２，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｃ（２，３）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（２，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｃ（２，４）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（２，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｃ（２，
５）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。

【０２６３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（３，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（３，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１３クロック目に同期して、画
素データａ（０，０）が第２フリップフロップ１１２２
から第１フリップフロップ１２１１および第１フリップ
フロップ１１３１に伝送され、画素データａ（０，２）
が第１フリップフロップ１１２１から第２フリップフロ
ップ１１２２に、画素データａ（０，１）が第２フリッ
プフロップ１１１２から第１フリップフロップ１２２１
および第１フリップフロップ１１２１に、画素データａ
（０，３）が第１フリップフロップ１１１１から第２フ
リップフロップ１１１２に、それぞれ伝送される。同時
に、データ入力手段から画素データａ（１，０）が第１
フリップフロップ１１１１に入力される。

【０２６４】次いで、クロックパルス信号ＣＫ１の１４
クロック目に同期して、図３６に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（０，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｃ（０，２）がサイドレジ
スタＳＲ（１，−１）の第２フリップフロップ３３２２
からのサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（０，０）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（１，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（０，０）の第１フリップフロップ３１２
１に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（０，１）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（０，
４）がプロセッサエレメントＰＥ（１，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，５）がプロセ
ッサエレメントＰＥ（１，２）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１に、それぞれ伝送される。

【０２６５】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（１，２）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２１
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｃ（１，３）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，４）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（１，５）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。

【０２６６】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｃ
（２，２）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（２，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（２，３）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（２，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（２，４）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（２，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（２，５）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。

【０２６７】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（３，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｃ（３，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｃ（３，４）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。

【０２６８】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の１４クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データａ（０，２）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（０，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データａ
（０，３）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データａ（１，０）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送され、同時に、データ入力手段から画素デー
タａ（１，２）が第１フリップフロップ１１１１に入力
される。

【０２６９】次いで、クロックパルス信号ＣＫ１の１５
クロック目に同期して、図３７に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（０，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｃ（０，２）がサイドレジスタＳＲ
（０，−１）の第１フリップフロップ３３２１からの第
２フリップフロップ３３２２に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（０，０）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，２）がプロセ
ッサエレメントＰＥ（０，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１に、画素データｃ（０，
４）がプロセッサエレメントＰＥ（０，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｃ（０，５）がプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、それぞれ伝送される。

【０２７０】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（１，０）の第２フリップフロップ３
１２２からサイドレジスタＳＲ（１，−１）の第１フリ
ップフロップ３３２１に、画素データｃ（１，２）がプ
ロセッサエレメントＰＥ（１，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（１，１）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（１，０）の第１フリップフロップ
３１２１に、画素データｃ（１，３）がプロセッサエレ
メントＰＥ（１，１）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１に、画
素データｃ（１，４）がプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，３）が
サイドレジスタＳＲ（１，３）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１に、画素データｃ（１，
５）がサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１から第２フリップフロップ３３２２に、
それぞれ伝送される。

【０２７１】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｃ（２，２）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（２，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｃ（２，３）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（２，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｃ（２，４）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（２，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｃ（２，５）がプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。

【０２７２】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｃ（３，２）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（３，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｃ（３，４）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。

【０２７３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（３，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（３，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１５クロック目に同期して、画
素データａ（０，３）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（０，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（０，２）が
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に、画素データａ（０，２）が第１フリップ
フロップ１１３１から第２フリップフロップ１１３２
に、画素データａ（０，１）が第２フリップフロップ１
１２２から第１フリップフロップ１１３１に、画素デー
タａ（０，３）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データａ（１，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データａ（１，２）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データａ（１，１）が第１フリップフロップ１
１１１に入力される。

【０２７４】次いで、クロックパルス信号ＣＫ１の１６
クロック目に同期して、図３８に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，２）がサイド
レジスタＳＲ（０，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３１２１に、画素データｃ（０，１）が
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１から第２フリップフロップ３１２２に、
画素データｃ（０，３）がプロセッサエレメントＰＥ
（０，０）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（０，１）の 第１フリップフロッ
プ３１２１に、画素データｃ（０，２）がプロセッサエ
レメントＰＥ（０，２）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（０，４）がプロセッサエレメントＰＥ（０，１）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。

【０２７５】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（１，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，１）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（１，３）がプロセ
ッサエレメントＰＥ（１，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（１，
２）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｃ（１，４）がプロセッサエレメント
ＰＥ（１，２）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（１，３）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｃ（１，５）がサイドレジスタＳＲ（１，３）の第２フ
リップフロップ３３２２からプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１に、それぞ
れ伝送される。

【０２７６】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（２，２）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（２，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，３）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（２，４）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がサイ
ドレジスタＳＲ（２，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（２，５）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、それぞ
れ伝送される。

【０２７７】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（３，２）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（３，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（３，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｃ（３，４）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（３，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。

【０２７８】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（３，３）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（３，５）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１６クロック目に同期して、画
素データａ（０，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（０，２）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（０，１）が
第１フリップフロップ１１３１から第２フリップフロッ
プ１１３２に、画素データａ（０，３）が第２フリップ
フロップ１１２２から第１フリップフロップ１１３１
に、画素データａ（１，０）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に、画素デー
タａ（１，２）が第２フリップフロップ１１１２から第
１フリップフロップ１１２１に、画素データａ（１，
１）が第１フリップフロップ１１１１から第２フリップ
フロップ１１１２に、それぞれ伝送される。同時に、デ
ータ入力手段から画素データａ（１，３）が第１フリッ
プフロップ１１１１に入力される。

【０２７９】次いで、クロックパルス信号ＣＫ１の１７
クロック目に同期して、図３９に示されるように、画素
データｃ（０，２）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，３）がプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｃ（０，４）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。

【０２８０】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（１，−１）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｃ（１，２）がサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（１，１）がプロセッサエレメントＰＥ（１，０）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（０，０）の第１フリップフロップ３１２１に、
画素データｃ（１，３）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，４）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，５）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、それ
ぞれ伝送される。

【０２８１】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｃ（２，２）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｃ（２，３）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｃ（２，４）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｃ（２，５）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。

【０２８２】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｃ（３，２）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（３，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｃ（３，３）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（３，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｃ（３，４）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（３，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｃ（３，
５）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。

【０２８３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（４，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（４，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１７クロック目に同期して、画
素データａ（０，２）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（０，３）が第１フリップフロップ１１３１から第２フ
リップフロップ１１３２に、画素データａ（１，０）が
第２フリップフロップ１１２２から第１フリップフロッ
プ１２１１および第１フリップフロップ１１３１に、画
素データａ（１，２）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に伝送され、画素デ
ータａ（１，１）が第２フリップフロップ１１１２から
第１フリップフロップ１２２１および第１フリップフロ
ップ１１２１に、画素データａ（１，３）が第１フリッ
プフロップ１１１１から第２フリップフロップ１１１２
に、それぞれ伝送される。同時に、データ入力手段から
画素データａ（２，０）が第１フリップフロップ１１１
１に入力される。

【０２８４】次いで、クロックパルス信号ＣＫ１の１８
クロック目に同期して、図４０に示されるように、画素
データｃ（１，０）がサイドレジスタＳＲ（０，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｃ（１，２）がサイドレジ
スタＳＲ（１，−１）の第２フリップフロップ３３２２
からサイドレジスタＳＲ（０，−１）の第１フリップフ
ロップ３３２１に、画素データｃ（１，１）がプロセッ
サエレメントＰＥ（０，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（１，３）がプロセッサエレメントＰＥ（１，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｃ（１，２）がプロセッサエレメントＰ
Ｅ（０，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｃ（１，４）
がプロセッサエレメントＰＥ（１，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，３）がプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１から第２フリップフロップ
２１２２に、画素データｃ（１，５）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。

【０２８５】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（２，２）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２１からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｃ（２，３）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（２，４）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（２，５）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。

【０２８６】また、画素データｃ（３，０）がサイドレ
ジステＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｃ
（３，２）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１リップフロップ３３２１に、画素データｃ
（３，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（３，３）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（３，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（３，４）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の１フリップフロップ３１２１に、画素デー
タｃ（３，３）がプロセッサエレメントＰＥ（２，２）
の第１フリップフロップ３１２１から第２フリップフロ
ップ３１２２に、画素データｃ（３，５）が入力レジス
タＩＲ（３，２）の第２フリップフロップ３２２２から
プロセッサエレメントＰＥ（２，２）の第１フリップフ
ロップ３１２１に、それぞれ伝送される。

【０２８７】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（４，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２リップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｃ（４，２）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｃ（４，４）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。

【０２８８】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の１８クロック目に同期
して、画素データａ（１，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データａ（１，２）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（１，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データａ
（１，３）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１と第１フリップフロップ１１２
１に、画素データａ（２，０）が第１フリップフロップ
１１１１から第２フリップフロップ１１１２に、それぞ
れ伝送される。同時に、データ入力手段から画素データ
ａ（２，２）が第１フリップフロップ１１１１に入力さ
れる。

【０２８９】次いで、クロックパルス信号ＣＫ１の１９
クロック目に同期して、図４１に示されるように、画素
データｃ（１，０）がサイドレジスタＳＲ（０，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｃ（１，２）がサイドレジスタＳＲ
（０，−１）の第１フリップフロップ３３２１から第２
フリップフロップ３３２２に、画素データｃ（１，１）
がプロセッサエレメントＰＥ（０，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，３）がプロセッサエレメントＰＥ（０，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，２）がプロセッサエレ
メントＰＥ（０，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，４）がプロ
セッサエレメントＰＥ（０，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（１，５）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。

【０２９０】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（１，０）の第２フリップフロップ３
１２２からサイドレジスタＳＲ（０，−１）の第１フリ
ップフロップ３３２１に、画素データｃ（２，２）がプ
ロセッサエレメントＰＥ（１，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｃ（２，１）がプロセッサエレメントＰＥ
（１，１）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（１，０）の第１フリップフロップ
３１２１に、画素データｃ（２，３）がプロセッサエレ
メントＰＥ（１，１）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１に、画
素データｃ（２，４）がプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，３）が
サイドレジスタＳＲ（１，３）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１に、画素データｃ（２，
５）がサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１から第２フリップフロップ３３２２に、
それぞれ伝送される。

【０２９１】また、画素データｃ（３，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｃ（３，２）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（３，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｃ（３，３）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（３，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｃ（３，４）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（３，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｃ（３，５）がプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。

【０２９２】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｃ（４，２）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（４，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｃ（４，４）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。

【０２９３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（４，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（４，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１９クロック目に同期して、画
素データａ（１，３）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（１，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（１，２）が
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に、画素データａ（１，２）が第１フリップ
フロップ１１３１から第２フリップフロップ１１３２
に、画素データａ（１，１）が第２フリップフロップ１
１２２から第１フリップフロップ１１３１に、画素デー
タａ（１，３）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データａ（２，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データａ（２，２）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データａ（２，１）が第１フリップフロップ１
１１１に入力される。

【０２９４】次いで、クロックパルス信号ＣＫ１の２０
クロック目に同期して、図４２に示されるように、画素
データｃ（１，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ２１２２に、画素データｃ（１，２）がサイド
レジスタＳＲ（０，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３１２１に、画素データｃ（１，１）が
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１から第２フリップフロップ３１２２に、
画素データｃ（１，３）がプロセッサエレメントＰＥ
（０，０）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１に、画素データｃ（１，２）がプロセッサエレ
メントＰＥ（０，２）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｃ
（１，４）がプロセッサエレメントＰＥ（０，１）の第
２フリップフロップ３１２１からプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。

【０２９５】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（１，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（２，１）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（２，３）がプロセ
ッサエレメントＰＥ（１，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（２，
２）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｃ（２，４）がプロセッサエレメント
ＰＥ（１，２）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（２，３）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｃ（２，５）がサイドレジスタＳＲ（１，３）の第２フ
リップフロップ３３２２からプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１に、それぞ
れ伝送される。

【０２９６】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（３，２）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（３，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（３，３）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（３，４）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）がサイ
ドレジスイタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｃ（３，５）がプロセッサエレメントＰＥ（２，２）
の第２フリップフロップ３１２２からサイドレジスタＳ
Ｒ（２，３）の第１フリップフロップ３３２１に、それ
ぞれ伝送される。

【０２９７】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（４，２）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（４，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（４，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｃ（４，４）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（４，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。

【０２９８】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（４，３）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（４，５）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の２０クロック目に同期して、画
素データａ（１，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（１，２）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（１，１）が
第１フリップフロップ１１３１から第２フリップフロッ
プ１１３２に、画素データａ（１，３）が第２フリップ
フロップ１１２２から第１フリップフロップ１１３１
に、画素データａ（２，０）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に、画素デー
タａ（２，２）が第２フリップフロップ１１１２から第
１フリップフロップ１１２１に、画素データａ（２，
１）が第１フリップフロップ１１１１から第２フリップ
フロップ１１１２に、それぞれ伝送される。同時に、デ
ータ入力手段から画素データａ（２，３）が第１フリッ
プフロップ１１１１に入力される。

【０２９９】次いで、クロックパルス信号ＣＫ１の２１
クロック目に同期して、図４３に示されるように、画素
データｃ（１，２）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（１，３）がプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｃ（１，４）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。

【０３００】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（１，−１）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｃ（２，２）がサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（２，１）がプロセッサエレメントＰＥ（１，０）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（０，０）の第１フリップフロップ３１２１に、
画素データｃ（２，３）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，４）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（２，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，５）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、それ
ぞれ伝送される。

【０３０１】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｃ（３，２）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｃ（３，３）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｃ（３，４）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（３，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｃ（３，５）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。

【０３０２】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｃ（４，２）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（４，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｃ（４，３）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（４，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｃ（４，４）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（４，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｃ（４，
５）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。

【０３０３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（５，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（５，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の２１クロック目に同期して、画
素データａ（１，２）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（１，３）が第１フリップフロップ１１３１から第２フ
リップフロップ１１３２に、画素データａ（２，０）が
第２フリップフロップ１１２２から第１フリップフロッ
プ１２１１および第１フリップフロップ１１３１に、画
素データａ（２，２）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に、画素データａ
（２，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データａ（２，３）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送される。同時に、データ入力手段から画素デ
ータａ（３，０）が第１フリップフロップ１１１１に入
力される。

【０３０４】一方、クロックパルス信号ＣＫ１の１４ク
ロック目のアップエッヂから２２クロック目のアップエ
ッヂまでの間の期間ｃ１４、ｃ１５、ｃ１６、ｃ１７、
ｃ１８、ｃ１９、ｃ２０、ｃ２１において、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の各素子では、以下の演算
がなされている。すなわち、期間ｃ１４においては、図
３６に示すように、各画素データｃ（０，１）、ｃ
（０，２）、ｃ（０，３）、ｃ（１，０）、ｃ（１，
１）、ｃ（１，２）、ｃ（２，１）、ｃ（２，２）およ
びｃ（２，３）が、各プロセッサエレメントのセレクタ
３１１０、第１フリップフロップ３１２１および第２フ
リップフロップ３１２２を経由して、それぞれ記載順に
対応するプロセッサエレメントＰＥ（０，０）、ＰＥ
（０，１）、ＰＥ（０，２）、ＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）の減算器４１１０に第１デ
ータ入力端子Ａを介して入力される。すなわち、奇数列
の各プロセッサエレメントＰＥ（ｘ，ｙ）には、ｃ
（ｘ，ｙ＋１）が入力され、偶数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）には、ｃ（ｘ，ｙ）が入力され
る。

【０３０５】また、同時に奇数列の各プロセッサエレメ
ントでは現画像ブロックの画素データａ（０，１）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（０，０）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０に第２データ入力端子Ｂを介して
入力される。

【０３０６】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器４１１０によりｃ
（ｘ，ｙ＋１）−ａ（０，１）が演算され、偶数列の各
プロセッサエレメント（ｘ、ｙ）では、ｃ（ｘ，ｙ）−
ａ（０，０）が演算されて、正数変換器４１２０によ
り、 （奇数） |c(x,y+1) -a(0,1)| （偶数） |c(x,y) -a(0,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０には、信号入力端子Ａを介して信号ＬＤ
１が入力される。この信号ＬＤ１が期間ｃ１４の前の期
間ｃ１３において、１を表わす信号を出力するため、反
転器４２３０から信号出力端子Ｙを介して、０を表わす
信号が出力される。この信号が論理積演算器４２４０に
信号入力端子Ａを介して入力されるため、データ入力端
子Ｂ側から入力されるデータにかかわらず、データ出力
端子Ｙを介してデータ０が出力され、加算器４２１０に
データ入力端子Ｂを介して０が入力される。よって、加
算器４２１０では、第１データ入力端子Ａを介して入力
される上記データと第２入力端子Ｂを介して入力される
０とが加算され、 （奇数） |c(x,y+1) -a(0,1)| （偶数） |c(x,y) -a(0,0)| が第１フリップフロップ４２２１に入力される。

【０３０７】期間ｃ１５においては、図３７に示すよう
に、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０には、第１データ入力端子Ａを介して、
ｃ（ｘ，ｙ＋３）が入力され、また、各プロセッサエレ
メントＰＥ（ｘ，ｙ）の減算器４１１０には、第２デー
タ入力端子Ｂを介して、現画像ブロックの画素データａ
（０，３）が入力される。偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第１データ
入力端子Ａを介して、ｃ（ｘ，ｙ＋２）が入力され、ま
た、各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４
１１０には、第２データ入力端子Ｂを介して、現画像ブ
ロックの画素データａ（０，２）が入力される。

【０３０８】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ，ｙ＋
３）−ａ（０，３）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｃ（ｘ，ｙ＋２）−ａ
（０，２）が演算されて、正数変換器４１２０により （奇数） |c(x,y+3) -a(0,3)| （偶数） |c(x,y+2) -a(0,2)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０に、信号入力端子Ａを介して１を表わす
信号が入力されるため、反転器４２３０から信号出力端
子Ｙを介して、０を表わす信号が出力される。この信号
が論理積演算器４２４０に信号入力端子Ａを介して入力
されるため、データ入力端子Ｂ側から入力されるデータ
にかかわらず、データ出力端子Ｙを介してデータ０が出
力され、加算器４２１０にデータ入力端子Ｂを介して０
が入力される。よって、加算器４２１０では、第１デー
タ入力端子Ａを介して入力される上記データと第２入力
端子Ｂを介して入力される０とが加算され、 （奇数） |c(x,y+3) -a(0,3)| （偶数） |c(x,y+2) -a(0,2)| が第１フリップフロップ４２２１に入力される。また、
第１フリップフロップ４２２１から前回計算されたデー
タ （奇数） |c(x,y+1) -a(0,1)| （偶数） |c(x,y) -a(0,0)| が第２フリップフロップ４２２２に入力される。

【０３０９】期間ｃ１６において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には、第２データ入力端子Ｂを介して、現
画像ブロックの画素データａ（０，０）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器４１１０には、第１データ入力端子Ａを介して、ｃ
（ｘ，ｙ＋１）が入力され、また、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ
入力端子Ｂを介して、現画像ブロックの画素データａ
（０，１）が入力される。

【０３１０】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ，ｙ）−
ａ（０，０）が演算され、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、ｃ（ｘ，ｙ＋１）−ａ（０，
１）が演算されて、正数変換器４１２０により （奇数） |c(x,y) -a(0,0)| （偶数） |c(x,y+1) -a(0,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１４において計算さ
れた上記値が第２フリップフロップ４２２２より論理積
演算器４２４０を通して入力される。加算器４２１０で
は、上記二つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ （奇数） |c(x,y+3) -a(0,3)| （偶数） |c(x,y+2) -a(0,2)| が第２フリップフロップ４２２２に入力される。

【０３１１】期間ｃ１７において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ，ｙ＋２）が入力
され、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０には、第２データ入力端子Ｂを介して、
現画像ブロックの画素データａ（０，２）が入力され
る。偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０には、第１データ入力端子Ａを介して、
ｃ（ｘ，ｙ＋３）が入力され、また、各プロセッサエレ
メントＰＥ（ｘ，ｙ）の減算器４１１０には、第２デー
タ入力端子Ｂを介して、現画像ブロックの画素データａ
（０，３）が入力される。

【０３１２】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ，ｙ＋
２）−ａ（０，２）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｃ（ｘ，ｙ＋３）−ａ
（０，３）が演算されて、正数変換器４１２０により （奇数） |c(x,y+2) -a(0,2)| （偶数） |c(x,y+3) -a(0,3)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１５において計算さ
れた上記値が第２フリップフロップ４２２２より論理積
演算器４２４０を通して入力される。加算器４２１０で
は、上記二つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。

【０３１３】期間ｃ１８において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ＋１）が
入力され、また、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第２データ入力端子Ｂを介
して、現画像ブロックの画素データａ（１，１）が入力
される。偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第１データ入力端子Ａを介
して、ｃ（ｘ＋１，ｙ）が入力され、また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
２データ入力端子Ｂを介して、現画像ブロックの画素デ
ータａ（１，０）が入力される。

【０３１４】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，ｙ
＋１）−ａ（１，１）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器４１１０によ
りｃ（ｘ＋１，ｙ）−ａ（１，０）が演算されて、正数
変換器４１２０により （奇数） |c(x+1,y+1)-a(1,1)| （偶数） |c(x+1,y) -a(1,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。加算器４２１０には第２データ入
力端子Ｂを介して、期間ｃ１６において計算された上記
値が第２フリップフロップ４２２２より論理積演算器４
２４０を介して入力される。加算器４２１０では、上記
２つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。

【０３１５】期間ｃ１９において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ＋３）が
入力され、また、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第２データ入力端子Ｂを介
して、現画像ブロックの画素データａ（１，３）が入力
される。偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第１データ入力端子Ａを介
して、ｃ（ｘ＋１，ｙ＋２）が入力され、また、各プロ
セッサエレメントＰＥ（ｘ，ｙ）の減算器４１１０に
は、第２データ入力端子Ｂを介して、現画像ブロックの
画素データａ（１，２）が入力される。

【０３１６】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，ｙ
＋３）−ａ（１，３）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器４１１０によ
りｃ（ｘ＋１，ｙ＋２）−ａ（１，２）が演算されて、
正数変換器４１２０により （奇数） |c(x+1,y+3)-a(1,3)| （偶数） |c(x+1,y+2)-a(1,2)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。加算器４２１０には第２データ入
力端子Ｂを介して、期間ｃ１６において計算された上記
値が第２フリップフロップ４２２２より論理積演算器４
２４０を介して入力される。加算器４２１０では、上記
２つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。

【０３１７】期間ｃ２０において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には第１
データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には第２データ入力端子Ｂを介して、現画
像ブロックの画素データａ（１，０）が入力される。偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器
４１１０には第１データ入力端子Ａを介して、ｃ（ｘ＋
１，ｙ＋１）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データａ
（１，１）が入力される。

【０３１８】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，
ｙ）−ａ（１，０）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、減算器４１１０により
ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）が演算されて、正
数変換器４１２０により （奇数） |c(x+1,y) -a(1,0)| （偶数） |c(x+1,y+1)-a(1,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１８において計算さ
れた上記値がフリップフロップ４２２２より論理積演算
器４２４０を介して入力される。加算器４２１０では、
上記２つのデータが加算され、 （奇数） |c(x,y+1) -a(0,1)| ＋ |c(x,y) -a(0,0)| ＋ |c(x+1,y+1)-a(1,1)| ＋ |c(x+1,y) -a(1,0)| ・・・（Ｑ１） （偶数） |c(x,y) -a(0,0)| ＋ |c(x,y+1) -a(0,1)| ＋ |c(x+1,y) -a(1,0)| ＋ |c(x+1,y+1)-a(1,1)| ・・・（Ｑ２） が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。

【０３１９】期間ｃ２１において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には第１
データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ＋２）が入
力され、また、各プロセッサエレメントＰＥ（ｘ，ｙ）
の減算器４１１０には第２データ入力端子Ｂを介して、
現画像ブロックの画素データａ（１，２）が入力され
る。偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０には第１データ入力端子Ａを介して、ｃ
（ｘ＋１，ｙ＋３）が入力され、また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）の減算器４１１０には、第２デ
ータ入力端子Ｂを介して、現画像ブロックの画素データ
ａ（１，３）が入力される。

【０３２０】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，ｙ
＋２）−ａ（１，２）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器４１１０によ
りｃ（ｘ＋１，ｙ＋３）−ａ（１，３）が演算されて、
正数変換器４１２０により （奇数） |c(x+1,y+2)-a(1,2)| （偶数） |c(x+1,y+3)-a(1,3)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１９において計算さ
れた上記値がフリップフロップ４２２２より論理積演算
器４２４０を介して入力される。加算器４２１０では、
上記２つのデータが加算され、 （奇数） |c(x,y+3) -a(0,3)| ＋ |c(x,y+2) -a(0,2)| ＋ |c(x+1,y+3)-a(1,3)| ＋ |c(x+1,y+2)-a(1,2)| ・・・（Ｑ３） （偶数） |c(x,y+2) -a(0,2)| ＋ |c(x,y+3) -a(0,3)| ＋ |c(x+1,y+2)-a(1,2)| ＋ |c(x+1,y+3)-a(1,3)| ・・・（Ｑ４） が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。

【０３２１】ここで、上記式（Ｑ２）は、図２〜図５に
示された参照画像第１セグメントＰｂ１の第１セグメン
ト候補ブロック３１１と、現画像第１セグメントＰａ１
の現画像第１セグメントブロック１１１とのディストー
ションを表わす式である。また、奇数列のプロセッサエ
レメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ１）
は、変形すると偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）から出力される上記式（Ｑ２）と同等である
ので、奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）と
偶数列のプロセッサエレメントＰＥ（ｘ，ｙ）は、いず
れも各ディストーションを表わすデータを出力する。

【０３２２】また、上記式（Ｑ３）、（Ｑ４）について
も、同様に参照画像第２セグメントＰｂ２の第２セグメ
ント候補ブロック３１２と、現画像第２セグメントＰａ
２の現画像第２セグメントブロック１１２とのディスト
ーションを表わす式である。したがって、各プロセッサ
エレメントＰＥ（ｘ，ｙ）において、サーチウインドウ
２１０内の全てのセグメントブロックディストーショ
ン、本実施例では９個の第１セグメント候補ブロック３
１１のそれぞれと、現画像第１セグメントブロック１１
１との各ディストーション、９個の第２セグメント候補
ブロック３１２のそれぞれと、現画像第２セグメントブ
ロック１１２との各ディストーションが算出されたこと
になる。

【０３２３】以下の説明では、上記式（Ｑ１）、（Ｑ
２）をＤ１（ｘ，ｙ）、上記式（Ｑ３）、（Ｑ４）をＤ
２（ｘ，ｙ）とし、作用の説明に戻る。期間ｃ２１の間
に発せられるパルス信号ＬＤ１に同期して、セレクタ４
３１０のデータ出力端子Ｙが第２フリップフロップ４２
２２のデータ出力端子Ｙに入力端子Ｂを介して接続さ
れ、パルス信号ＣＫ１の２２クロック目、すなわち、パ
ルス信号ＣＫ２に同期して、Ｄ１（ｘ，ｙ）が第１フリ
ップフロップ４３２１にラッチされ、第１フリップフロ
ップ４２２１からＤ２（ｘ，ｙ）が第２フリップフロッ
プ４２２２に入力される。

【０３２４】期間ｃ２３において、パルス信号ＬＤ１は
期間ｃ２２のままであるので、Ｄ２（ｘ，ｙ）が第１フ
リップフロップ４３２１にラッチされ、第１フリップフ
ロップ４３２１からＤ１（ｘ，ｙ）が第２フリップフロ
ップ４３２２に入力される。期間ｃ２４において、第１
フリップフロップ４３２１からＤ２（ｘ，ｙ）が第２フ
リップフロップ４３２２に入力され、第２フリップフロ
ップ４３２２からＤ１（ｘ，ｙ）が各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記ディ
ストーションＤ１（ｘ，ｙ）は、プロセッサエレメント
の出力端子Ｄｏを介してフィールドブロックディストー
ション算出手段６０００のフリップフロップ６１１０、
６２１０、６３１０、加算器６１２０、６２２０、６３
２０およびセグメントブロック特定手段５０００の比較
器５１１０に、それぞれ入力される。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）のセレクタ４３１０は、第
１データ入力端子Ａを選択しているため、プロセッサエ
レメントＰＥ（１，０）、ＰＥ（１，１）、ＰＥ（１，
２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，
２）で算出された上記ディストーションＤ１（ｘ，ｙ）
は、パルス信号ＣＫ２の２４クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝
送される。

【０３２５】期間ｃ２５において、第２フリップフロッ
プ４３２２からＤ２（ｘ，ｙ）が各プロセッサエレメン
トＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力される。
このとき、プロセッサエレメントＰＥ（０，０）、ＰＥ
（０，１）、ＰＥ（０，２）で算出された上記ディスト
ーションＤ２（ｘ，ｙ）は、プロセッサエレメントの出
力端子Ｄｏを介してフィールドブロックディストーショ
ン算出手段６０００のフリップフロップ６１１０、６２
１０、６３１０、加算器６１２０、６２２０、６３２０
およびセグメントブロック特定手段５０００の比較器５
１１０に、それぞれ入力される。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）のセレクタ４３１０は、第１デ
ータ入力端子Ａを選択しているため、プロセッサエレメ
ントＰＥ（１，０）、ＰＥ（１，１）、ＰＥ（１，
２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，
２）で算出された上記ディストーションＤ２（ｘ，ｙ）
は、パルス信号ＣＫ２の２５クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝
送されるとともに、各プロセッサエレメントＰＥ（ｘ−
１，ｙ）の第１フリップフロップ４３２１からＤ１
（ｘ，ｙ）が第２フリップフロップ４３２２に入力され
る。

【０３２６】期間ｃ２６において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２
１からＤ２（ｘ，ｙ）が第２フリップフロップ４３２２
に入力され、第２フリップフロップ４３２２からＤ１
（ｘ，ｙ）が各プロセッサエレメントＰＥ（ｘ−１，
ｙ）の出力端子Ｄｏを介して出力される。このとき、プ
ロセッサエレメントＰＥ（０，０）、ＰＥ（０，１）、
ＰＥ（０，２）から出力されるディストーションＤ１
（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄｏを
介してフィールドブロックディストーション算出手段６
０００のフリップフロップ６１１０、６２１０、６３１
０、加算器６１２０、６２２０、６３２０およびセグメ
ントブロック特定手段５０００の比較器５１１０に、そ
れぞれ入力される。また、プロセッサエレメントＰＥ
（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算出さ
れた上記ディストーションＤ１（ｘ，ｙ）は、パルス信
号ＣＫ２の２４クロック目に同期して、各プロセッサエ
レメントＰＥ（ｘ−２，ｙ）にそれぞれ伝送される。

【０３２７】期間ｃ２７において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第２フリップフロップ４３２
２からＤ２（ｘ，ｙ）が出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）から出力されるディス
トーションＤ２（ｘ，ｙ）は、プロセッサエレメントの
出力端子Ｄｏを介してフィールドブロックディストーシ
ョン算出手段６０００のフリップフロップ６１１０、６
２１０、６３１０、加算器６１２０、６２２０、６３２
０およびセグメントブロック特定手段５０００の比較器
５１１０に、それぞれ入力される。また、プロセッサエ
レメントＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，
２）で算出された上記ディストーションＤ２（ｘ，ｙ）
は、パルス信号ＣＫ２の２７クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−２，ｙ）にそれぞれ伝
送されるとともに、各プロセッサエレメントＰＥ（ｘ−
２，ｙ）の第１フリップフロップ４３２１からＤ１
（ｘ，ｙ）が第２フリップフロップ４３２２に入力され
る。

【０３２８】期間ｃ２８において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３２
１からＤ２（ｘ，ｙ）が第２フリップフロップ４３２２
に入力され、第２フリップフロップ４３２２からＤ１
（ｘ，ｙ）が各プロセッサエレメントＰＥ（ｘ−２，
ｙ）の出力端子Ｄｏを介して出力される。このとき、プ
ロセッサエレメントＰＥ（０，０）、ＰＥ（０，１）、
ＰＥ（０，２）から出力されるディストーションＤ１
（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄｏを
介してフィールドブロックディストーション算出手段６
０００のフリップフロップ６１１０、６２１０、６３１
０、加算器６１２０、６２２０、６３２０およびセグメ
ントブロック特定手段５０００の比較器５１１０に、そ
れぞれ入力される。

【０３２９】期間ｃ２９において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第２フリップフロップ４３２
２からＤ２（ｘ，ｙ）が出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）から出力されるディス
トーションＤ２（ｘ，ｙ）は、プロセッサエレメントの
出力端子Ｄｏを介してフィールドブロックディストーシ
ョン算出手段６０００のフリップフロップ６１１０、６
２１０、６３１０、加算器６１２０、６２２０、６３２
０およびセグメントブロック特定手段５０００の比較器
５１１０に、それぞれ入力される。

【０３３０】次に、セグメントブロック特定手段５００
０の作用について説明する。セグメントブロック特定手
段５０００では、比較器５１１０に各データ入力端子Ａ
０、Ａ１、Ａ２を介して、サーチウインドウデータ転送
保持手段３０００およびセグメントブロックディストー
ション算出手段４０００の各プロセッサエレメントＰＥ
（ｘ，ｙ）によって求められたそれぞれのセグメントブ
ロックディストーションが入力される。以下の説明で
は、信号の表わす２値を”０”と”１”とし、また、各
プロセッサエレメントＰＥ（ｘ，ｙ）から算出された第
１セグメントブロックディストーションをＤ１（ｘ，
ｙ）、第２セグメントブロックディストーションをＤ２
（ｘ，ｙ）として説明する。

【０３３１】まず、期間ｃ２３において、パルス信号Ｌ
Ｄ２に同期して、論理和演算器５１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ５３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ２に同期して入力さ
れた信号により、カウンタ５３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。

【０３３２】次に、パルス信号ＣＫ２の２４クロック目
に同期して、Ｄ１（０，０）、Ｄ１（０，１）、Ｄ１
（０，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中から最も小さ
いディストーションが選択されて、データ出力端子Ｙを
介して最小のディストーションが出力され、最小のディ
ストーションに対応するデータ入力端子をＬＭＶｙと
し、０、１または２がデータ出力端子Ｍを介して出力さ
れる。本実施例では、図９に示されるように最小のディ
ストーションはＤ１（０，０）であり、ＬＭＶｙは０で
ある。

【０３３３】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器５１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。

【０３３４】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤ１（０，０）と、第２データ入
力端子Ｂを介して入力された上記最大値のデータを比較
し、Ｄ１（０，０）の方が小さいため信号出力端子Ｙを
介して１が出力される。セレクタ５１３０では、信号入
力端子Ｓを介して１が入力されるため、データ入力端子
Ａを介して入力されているＤ１（０，０）がデータ出力
端子Ｙを介して出力され、第１フリップフロップ５１４
１に入力される。

【０３３５】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、信号入力端子ＣＬに入力される信号ＬＤ２
によってリセットされたデータ０がカウント出力端子Ｑ
ｎを介してＣＴｘとして出力される。

【０３３６】次に、パルス信号ＣＫ２の２５クロック目
に同期して、Ｄ２（０，０）、Ｄ２（０，１）、Ｄ２
（０，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
ディストーションＤ２（０，２）がデータ出力端子Ｙを
介して出力され、Ｄ２（０，２）が入力されたデータ入
力端子Ａ２を表わす２が、データ出力端子Ｍを介して出
力される。

【０３３７】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器５１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。

【０３３８】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤ２（０，２）と、第２データ入
力端子Ｂを介して入力された上記最大値のデータを比較
し、Ｄ２（０，２）の方が小さいため信号出力端子Ｙを
介して１が出力される。セレクタ５１３０では、信号入
力端子Ｓを介して１が入力されるため、データ入力端子
Ａを介して入力されているＤ２（０，２）がデータ出力
端子Ｙを介して出力され、第１フリップフロップ５１４
１に入力される。

【０３３９】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち２を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、リセットされたデータ０がカウント出力端
子Ｑｎを介してＣＴｘとして出力される。

【０３４０】同時に、パルス信号ＣＫ２の２５クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤ１（０，０）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ０がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。

【０３４１】次に、パルス信号ＣＫ２の２６クロック目
に同期して、Ｄ１（１，０）、Ｄ１（１，１）、Ｄ１
（１，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
ディストーションＤ１（１，２）がデータ出力端子Ｙを
介して出力され、Ｄ１（１，２）が入力されたデータ入
力端子Ａ２を表わす２が、データ出力端子Ｍを介して出
力される。

【０３４２】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄ１（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤ１（０，０）がそのままデータ出力端子Ｙを介し
て出力される。

【０３４３】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤ１（１，２）と、第２データ入
力端子Ｂを介して入力されたＤ１（０，０）を比較し、
Ｄ１（０，０）の方が小さいため信号出力端子Ｙを介し
て０が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して０が入力されるため、データ入力端子Ｂを
介して入力されているＤ１（０，０）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。

【０３４４】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
て第１フリップフロップ５２３１に出力される。カウン
タ５３１０では、ＣＫ２のパルス信号に同期して、パル
ス信号ＣＴＥによりカウントアップされたデータ１がカ
ウント出力端子Ｑｎを介してＣＴｘとして出力される。

【０３４５】同時に、パルス信号ＣＫ２の２６クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤ２（０，２）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ２がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。

【０３４６】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２７クロック目に同期
して、Ｄ２（１，０）、Ｄ２（１，１）、Ｄ２（１，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤ２（１，１）がデータ出力端子Ｙを介し
て出力され、Ｄ２（１，１）が入力されたデータ入力端
子Ａ１を表わす１が、データ出力端子Ｍを介して出力さ
れる。

【０３４７】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄ２（０，２）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤ２（０，２）がそのままデータ出力端子Ｙを介し
て出力される。

【０３４８】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤ２（１，１）と、第２データ入
力端子Ｂを介して入力されたＤ２（０，２）を比較し、
Ｄ２（１，１）の方が小さいため信号出力端子Ｙを介し
て１が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して１が入力されるため、データ入力端子Ａを
介して入力されているＤ２（１，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。

【０３４９】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、データ１がカウント出力端子Ｑｎを介して
ＣＴｘとして出力される。

【０３５０】同時に、パルス信号ＣＫ２の２７クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤ１（０，０）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ０がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。

【０３５１】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ２がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２８クロック目に同期
して、Ｄ１（２，０）、Ｄ１（２，１）、Ｄ１（２，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤ１（２，１）がデータ出力端子Ｙを介し
て出力され、Ｄ１（２，１）が入力されたデータ入力端
子Ａ１を表わす１が、データ出力端子Ｍを介して出力さ
れる。

【０３５２】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄ１（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤ１（０，０）がそのままデータ出力端子Ｙを介し
て出力される。

【０３５３】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤ１（２，１）と、第２データ入
力端子Ｂを介して入力されたＤ１（０，０）を比較し、
Ｄ１（２，１）の方が小さいため信号出力端子Ｙを介し
て１が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して１が入力されるため、データ入力端子Ａを
介して入力されているＤ１（２，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。

【０３５４】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、パルス信号ＣＴＥによりカウントアップさ
れたデータ２がカウント出力端子Ｑｎを介してＣＴｘと
して出力される。

【０３５５】同時に、パルス信号ＣＫ２の２８クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤ２（１，１）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ１がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ１がデータ出力端
子Ｙを介して出力される。

【０３５６】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２９クロック目に同期
して、Ｄ２（２，０）、Ｄ２（２，１）、Ｄ２（２，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤ２（２，０）がデータ出力端子Ｙを介し
て出力され、Ｄ２（２，０）が入力されたデータ入力端
子Ａ０を表わす０が、データ出力端子Ｍを介して出力さ
れる。

【０３５７】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄ２（１，１）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤ２（１，１）がそのままデータ出力端子Ｙを介し
て出力される。

【０３５８】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤ２（２，０）と、第２データ入
力端子Ｂを介して入力されたＤ２（１，１）を比較し、
Ｄ２（１，１）の方が小さいため信号出力端子Ｙを介し
て０が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して０が入力されるため、データ入力端子Ａを
介して入力されているＤ２（２，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。

【０３５９】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ１を入力し、データ出力端子Ｙを介し
て第１フリップフロップ５２３１に出力される。カウン
タ５３１０では、ＣＫ２のパルス信号に同期して、デー
タ２がカウント出力端子Ｑｎを介してＣＴｘとして出力
される。同時に、パルス信号ＣＫ２の２９クロック目に
同期して、第１フリップフロップ５１４１では、入力デ
ータＤ１（２，１）がデータ出力端子Ｙを介して出力さ
れ、第１フリップフロップ５２３１では、入力データ１
がデータ出力端子Ｙを介して出力され、第１フリップフ
ロップ５３３１では、入力データ２がデータ出力端子Ｙ
を介して出力される。

【０３６０】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ１がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ１がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の３０クロック目に同期
して、第１フリップフロップ５１４１では、入力データ
Ｄ２（１，１）がデータ出力端子Ｙを介して出力され、
第１フリップフロップ５２３１では、入力データ１がデ
ータ出力端子Ｙを介して出力され、第１フリップフロッ
プ５３３１では、入力データ１がデータ出力端子Ｙを介
して出力される。

【０３６１】また、第２フリップフロップ５２３２で
は、入力データ１がＭｙとしてデータ出力端子Ｙを介し
て出力され、換算テーブル５２４０では、データ入力端
子Ａを介して入力されたデータ１が動きベクトルに換算
され、データ出力端子Ｙを介して換算データ０が出力さ
れ、第２フリップフロップ５３３２では、入力データ２
がＭｘとしてデータ出力端子Ｙを介して出力され、換算
テーブル５３４０では、データ入力端子Ａを介して入力
されたデータ２が動きベクトルに換算され、データ出力
端子Ｙを介して換算データ１が出力される。

【０３６２】次に、パルス信号ＣＫ２の３１クロック目
に同期して、第２フリップフロップ５２３２では、入力
データ１がＭｙとしてデータ出力端子Ｙを介して出力さ
れ、換算テーブル５２４０では、データ入力端子Ａを介
して入力されたデータ１が動きベクトルに換算され、デ
ータ出力端子Ｙを介して換算データ０が出力され、第２
フリップフロップ５３３２では、入力データ１がＭｘと
してデータ出力端子Ｙを介して出力され、換算テーブル
５３４０では、データ入力端子Ａを介して入力されたデ
ータ１が動きベクトルに換算され、データ出力端子Ｙを
介して換算データ０が出力される。

【０３６３】また、第１セレクタ付きフリップフロップ
５１８０では、入力信号ＳＭＶ１が入力されるため、セ
レクタ９１１０により選択されているＤ１（２，１）
が、フリップフロップ９１２０から出力され、第１セグ
メントブロックディストーションＭｉｎＤｉｓＳｇ１と
してＤ１（２，１）がデータ出力端子Ｏを介して出力さ
れ、第１セレクタ付きフリップフロップ５２８０では、
入力信号ＳＭＶ１が入力されるため、セレクタ９１１０
により選択されているデータ０が、フリップフロップ９
１２０から出力され、第１セグメント動きベクトル垂直
成分ＭＶＳｇ１ｙとしてデータ０がデータ出力端子Ｏを
介して出力され、第１セレクタ付きフリップフロップ５
３８０では、入力信号ＳＭＶ１が入力されるため、セレ
クタ９１１０により選択されているデータ１が、フリッ
プフロップ９１２０から出力され、第１セグメント動き
ベクトル水平成分ＭＶＳｇ１ｘとしてデータ１がデータ
出力端子Ｏを介して出力される。

【０３６４】次に、パルス信号ＣＫ２の３２クロック目
に同期して、第２セレクタ付きフリップフロップ５１９
０では、入力信号ＳＭＶ２が入力されるため、セレクタ
９１１０により選択されているＤ２（１，１）が、フリ
ップフロップ９１２０から出力され、第２セグメントブ
ロックディストーションＭｉｎＤｉｓＳｇ２としてＤ２
（１，１）がデータ出力端子Ｏを介して出力され、第２
セレクタ付きフリップフロップ５２９０では、入力信号
ＳＭＶ２が入力されるため、セレクタ９１１０により選
択されているデータ０が、フリップフロップ９１２０か
ら出力され、第２セグメント動きベクトル垂直成分ＭＶ
Ｓｇ２ｙとしてデータ０がデータ出力端子Ｏを介して出
力され、第２セレクタ付きフリップフロップ５３９０で
は、入力信号ＳＭＶ２が入力されるため、セレクタ９１
１０により選択されているデータ０が、フリップフロッ
プ９１２０から出力され、第２セグメント動きベクトル
水平成分ＭＶＳｇ２ｘとしてデータ０がデータ出力端子
Ｏを介して出力される。

【０３６５】以上により、現画像第１セグメントブロッ
ク１１１に対応する最小第１セグメントブロックディス
トーションＤ１（２，１）と第１セグメント動きベクト
ル（１，０）が求まり、現画像第２セグメントブロック
１１２に対応する最小第２セグメントブロックディスト
ーションＤ２（１，１）と第２セグメント動きベクトル
（０，０）が求まる。

【０３６６】したがって、セグメントブロック特定手段
５０００により、サーチウインドウ２１０内の全ての第
１セグメント候補ブロック３１１と現画像第１セグメン
トブロック１１１との間の最小第１セグメントブロック
ディストーションＭｉｎＤｉｓＳｇ１および最小第１セ
グメントブロックディストーションに対応する第１セグ
メント動きベクトルＭＶ１ｘ、ｙが算出されるととも
に、サーチウインドウ２１０内の全ての第２セグメント
候補ブロック３１２と現画像第２セグメントブロック１
１２との間の最小第２セグメントブロックディストーシ
ョンＭｉｎＤｉｓＳｇ２および最小第２セグメントブロ
ックディストーションに対応する第２セグメント動きベ
クトルＭＶ２ｘ、ｙが算出される。

【０３６７】次に、フィールドブロックディストーショ
ン算出手段６０００の作用について説明する。フィール
ドブロックディストーション算出手段６０００では、フ
リップフロップ６１１０、６２１０、６３１０にデータ
入力端子Ａを介して、セグメントブロックディストーシ
ョン算出手段３０００の各プロセッサエレメントＰＥ
（ｘ，ｙ）によって求められたそれぞれのセグメントブ
ロックディストーションが入力されるとともに、加算器
６１２０、６２２０、６３２０にデータ入力端子Ｂを介
して、上記それぞれのセグメントブロックディストーシ
ョンが入力される。

【０３６８】まず、パルス信号ＣＫ２の２４クロック目
に同期して、Ｄ１（０，０）、Ｄ１（０，１）、Ｄ１
（０，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介してそれぞ
れ入力される。次に、パルス信号ＣＫ２の２５クロック
目に同期して、Ｄ２（０，０）、Ｄ２（０，１）、Ｄ２
（０，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤ１（０，
０）、Ｄ１（０，１）、Ｄ１（０，２）が出力され、そ
れぞれ加算器６１２０、６２２０、６３２０に第１デー
タ入力端子Ａを介して入力される。加算器６１２０、６
２２０、６３２０では、第１データ入力端子Ａを介して
入力されるＤ１（０，０）、Ｄ１（０，１）、Ｄ１
（０，２）と第２データ入力端子Ｂを介して入力される
Ｄ２（０，０）、Ｄ２（０，１）、Ｄ２（０，２）がそ
れぞれ加算され、フィールドブロックディストーション
Ｄｉｓ（０，０）、Ｄｉｓ（０，１）、Ｄｉｓ（０，
２）として、データ出力端子Ｙを介して出力される。

【０３６９】次に、パルス信号ＣＫ２の２６クロック目
に同期して、Ｄ１（１，０）、Ｄ１（１，１）、Ｄ１
（１，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介して入力さ
れる。セレクタ付きフリップフロップ６１３０、６２３
０、６３３０では、入力信号ＣＴＥが入力されるため、
セレクタ９１１０により選択されているＤｉｓ（０，
０）、Ｄｉｓ（０，１）、Ｄｉｓ（０，２）が、フリッ
プフロップ９１２０から出力され、データ出力端子Ｏを
介してフィールドブロック特定手段７０００の比較器７
１１０に出力される。

【０３７０】次に、パルス信号ＣＫ２の２７クロック目
に同期して、Ｄ２（１，０）、Ｄ２（１，１）、Ｄ２
（１，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤ１（１，
０）、Ｄ１（１，１）、Ｄ１（１，２）が出力される。
加算器６１２０、６２２０、６３２０では、第１データ
入力端子Ａを介して入力されるＤ１（１，０）、Ｄ１
（１，１）、Ｄ１（１，２）と第２データ入力端子Ｂを
介して入力されるＤ２（１，０）、Ｄ２（１，１）、Ｄ
２（１，２）がそれぞれ加算され、フィールドブロック
ディストーションＤｉｓ（１，０）、Ｄｉｓ（１，
１）、Ｄｉｓ（１，２）として、データ出力端子Ｙを介
して出力される。

【０３７１】次に、パルス信号ＣＫ２の２８クロック目
に同期して、Ｄ１（２，０）、Ｄ１（２，１）、Ｄ１
（２，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介して入力さ
れる。セレクタ付きフリップフロップ６１３０、６２３
０、６３３０では、入力信号ＣＴＥが入力されるため、
セレクタ９１１０により選択されているＤｉｓ（１，
０）、Ｄｉｓ（１，１）、Ｄｉｓ（１，２）が、フリッ
プフロップ９１２０から出力され、データ出力端子Ｏを
介してフィールドブロック特定手段７０００の比較器７
１１０に出力される。

【０３７２】次に、パルス信号ＣＫ２の２９クロック目
に同期して、Ｄ２（２，０）、Ｄ２（２，１）、Ｄ２
（２，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤ１（２，
０）、Ｄ１（２，１）、Ｄ１（２，２）が出力される。
加算器６１２０、６２２０、６３２０では、第１データ
入力端子Ａを介して入力されるＤ１（２，０）、Ｄ１
（２，１）、Ｄ１（２，２）と第２データ入力端子Ｂを
介して入力されるＤ２（２，０）、Ｄ２（２，１）、Ｄ
２（２，２）がそれぞれ加算され、フィールドブロック
ディストーションＤｉｓ（２，０）、Ｄｉｓ（２，
１）、Ｄｉｓ（２，２）として、データ出力端子Ｙを介
して出力される。

【０３７３】次に、パルス信号ＣＫ２の３０クロック目
に同期して、セレクタ付きフリップフロップ６１３０、
６２３０、６３３０では、入力信号ＣＴＥが入力される
ため、セレクタ９１１０により選択されているＤｉｓ
（２，０）、Ｄｉｓ（２，１）、Ｄｉｓ（２，２）が、
フリップフロップ９１２０から出力され、データ出力端
子Ｏを介してフィールドブロック特定手段７０００の比
較器７１１０に出力される。

【０３７４】次に、フィールドブロック特定手段７００
０の作用について説明する。フィールドブロック特定手
段７０００では、比較器７１１０に各データ入力端子Ａ
０、Ａ１、Ａ２を介して、フィールドブロックディスト
ーション算出手段６０００の加算器６１２０、６２２
０、６３２０によって求められたそれぞれのフィールド
ブロックディストーションが入力される。

【０３７５】まず、期間ｃ２５において、パルス信号Ｌ
Ｄ３に同期して、論理和演算器７１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ７３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ３に同期して入力さ
れた信号により、カウンタ７３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。

【０３７６】次に、パルス信号ＣＫ２の２６クロック目
に同期して、Ｄｉｓ（０，０）、Ｄｉｓ（０，１）、Ｄ
ｉｓ（０，２）が、比較器７１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器７
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中から最も
小さいディストーションが選択されて、データ出力端子
Ｙを介して最小のディストーションが出力され、最小の
ディストーションに対応するデータ入力端子をＬＭＶｙ
とし、０、１または２がデータ出力端子Ｍを介して出力
される。本実施例では、図１０に示されるように最小の
ディストーションはＤｉｓ（０，０）であり、ＬＭＶｙ
は０である。

【０３７７】第２フリップフロップ７１４０では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器７１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。

【０３７８】比較器７１２０では、第１データ入力端子
Ａを介して入力されたＤｉｓ（０，０）と、第２データ
入力端子Ｂを介して入力された上記最大値のデータを比
較し、Ｄｉｓ（０，０）の方が小さいため信号出力端子
Ｙを介して１が出力される。セレクタ７１３０では、信
号入力端子Ｓを介して１が入力されるため、データ入力
端子Ａを介して入力されているＤｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、フリップフロップ７１
４０に入力される。

【０３７９】セレクタ７２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介してフリップフロップ７２３０に出力さ
れる。カウンタ７３１０では、ＣＫ２のパルス信号に同
期して、信号入力端子ＣＬに入力される信号ＬＤ３によ
ってリセットされたデータ０がカウント出力端子Ｑｎを
介してＣＴｘとして出力される。

【０３８０】次に、パルス信号ＣＫ２の２７クロック目
に同期して、フリップフロップ７２３０では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ７３３０では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の２８クロック目に同期して、Ｄｉｓ
（１，０）、Ｄｉｓ（１，１）、Ｄｉｓ（１，２）が、
比較器７１１０にデータ入力端子Ａ０、Ａ１、Ａ２を介
してそれぞれ入力される。比較器７１１０では、データ
入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力された
データが比較され、その中で最も小さいディストーショ
ンＤｉｓ（１，２）がデータ出力端子Ｙを介して出力さ
れ、Ｄｉｓ（１，２）が入力されたデータ入力端子Ａ２
を表わす２が、データ出力端子Ｍを介して出力される。

【０３８１】フリップフロップ７１４０では、パルス信
号ＣＫ２のパルスに同期して、Ｄｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、論理和演算器７１５０
では、信号入力端子Ａを介して入力されている信号が０
なので、データ入力端子Ｂを介して入力されているデー
タＤｉｓ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。

【０３８２】比較器７１２０では、第１データ入力端子
Ａを介して入力されたＤｉｓ（１，２）と、第２データ
入力端子Ｂを介して入力されたＤｉｓ（０，０）を比較
し、Ｄｉｓ（０，０）の方が小さいため信号出力端子Ｙ
を介して０が出力される。セレクタ７１３０では、信号
入力端子Ｓを介して０が入力されるため、データ入力端
子Ｂを介して入力されているＤｉｓ（０，０）がデータ
出力端子Ｙを介して出力され、フリップフロップ７１４
０に入力される。

【０３８３】セレクタ７２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
てフリップフロップ７２３０に出力される。カウンタ７
３１０では、ＣＫ２のパルス信号に同期して、パルス信
号ＣＴＥによりカウントアップされたデータ１がカウン
ト出力端子Ｑｎを介してＣＴｘとして出力される。

【０３８４】次に、パルス信号ＣＫ２の２９クロック目
に同期して、フリップフロップ７２３０では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ７３３０では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の３０クロック目に同期して、Ｄｉｓ
（２，０）、Ｄｉｓ（２，１）、Ｄｉｓ（２，２）が、
比較器７１１０にデータ入力端子Ａ０、Ａ１、Ａ２を介
してそれぞれ入力される。比較器７１１０では、データ
入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力された
データが比較され、その中で最も小さいディストーショ
ンＤｉｓ（２，１）がデータ出力端子Ｙを介して出力さ
れ、Ｄｉｓ（２，１）が入力されたデータ入力端子Ａ１
を表わす１が、データ出力端子Ｍを介して出力される。

【０３８５】フリップフロップ７１４０では、パルス信
号ＣＫ２のパルスに同期して、Ｄｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、論理和演算器７１５０
では、信号入力端子Ａを介して入力されている信号が０
なので、データ入力端子Ｂを介して入力されているデー
タＤｉｓ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。

【０３８６】比較器７１２０では、第１データ入力端子
Ａを介して入力されたＤｉｓ（２，１）と、第２データ
入力端子Ｂを介して入力されたＤｉｓ（０，０）を比較
し、Ｄｉｓ（２，１）の方が小さいため信号出力端子Ｙ
を介して１が出力される。セレクタ７１３０では、信号
入力端子Ｓを介して１が入力されるため、データ入力端
子Ａを介して入力されているＤｉｓ（２，１）がデータ
出力端子Ｙを介して出力され、フリップフロップ７１４
０に入力される。

【０３８７】セレクタ７２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介してフリップフロップ７２３０に出力さ
れる。カウンタ７３１０では、ＣＫ２のパルス信号に同
期して、パルス信号ＣＴＥによりカウントアップされた
データ２がカウント出力端子Ｑｎを介してＣＴｘとして
出力される。

【０３８８】次に、パルス信号ＣＫ２の３１クロック目
に同期して、フリップフロップ７１４０では、入力デー
タＤｉｓ（２，１）がデータ出力端子Ｙを介して出力さ
れ、フリップフロップ７２３０では、入力データ１がＭ
ｙとしてデータ出力端子Ｙを介して出力され、換算テー
ブル７２４０では、データ入力端子Ａを介して入力され
たデータ１が動きベクトルに換算され、データ出力端子
Ｙを介して換算データ０が出力され、フリップフロップ
７３３０では、入力データ２がＭｘとしてデータ出力端
子Ｙを介して出力され、換算テーブル７３４０では、デ
ータ入力端子Ａを介して入力されたデータ２が動きベク
トルに換算され、データ出力端子Ｙを介して換算データ
１が出力される。

【０３８９】次に、パルス信号ＣＫ２の３２クロック目
に同期して、セレクタ付きフリップフロップ７１８０で
は、入力信号ＳＭＶ２が入力されるため、セレクタ９１
１０により選択されているＤｉｓ（２，１）が、フリッ
プフロップ９１２０から出力され、フィールドブロック
ディストーションＭｉｎＤｉｓＦｉとしてＤｉｓ（２，
１）がデータ出力端子Ｏを介して出力され、セレクタ付
きフリップフロップ７２８０では、入力信号ＳＭＶ２が
入力されるため、セレクタ９１１０により選択されてい
るデータ０が、フリップフロップ９１２０から出力さ
れ、フィールド動きベクトル垂直成分ＭＶＦｉｙとして
データ０がデータ出力端子Ｏを介して出力され、セレク
タ付きフリップフロップ７３８０では、入力信号ＳＭＶ
２が入力されるため、セレクタ９１１０により選択され
ているデータ１が、フリップフロップ９１２０から出力
され、フィールド動きベクトル水平成分ＭＶＦｉｘとし
てデータ１がデータ出力端子Ｏを介して出力される。

【０３９０】以上により、現画像フィールドブロック１
１０に対応する最小フィールドブロックディストーショ
ンＤｉｓ（２，１）とフィールド動きベクトル（１，
０）が求まる。したがって、フィールドブロック特定手
段７０００により、サーチウインドウ２１０内の全ての
フィールド候補ブロック３１０と現画像フィールドブロ
ック１１０との間の最小フィールドブロックディストー
ションＭｉｎＤｉｓＦｉおよび最小フィールドブロック
ディストーションに対応するフィールド動きベクトルＭ
ＶＦｉｘ、ｙが算出される。

【０３９１】図４４〜図４９は、本発明に係る動きベク
トル探索装置の第２実施例を示す図である。ここでは、
第１実施例において対象にした現画像フィールドブロッ
ク１１０およびサーチウインドウ２１０をそれぞれ第１
現画像フィールドブロック１１０および第１サーチウイ
ンドウ２１０とし、該第１現画像フィールドブロック１
１０および第１サーチウインドウ２１０に対しＭ画素分
横にずれた第２現画像フィールドブロック１２０および
第２サーチウインドウ２２０を探索対象にし、第１実施
例に続いて動きベクトルを探索する場合について説明す
る。

【０３９２】サーチウインドウデータ転送保持手段３０
００およびセグメントブロックディストーション算出手
段４０００では、クロックパルス信号ＣＫ１の２２クロ
ック目に同期して、図４４に示されるように、画素デー
タｃ（２，０）がサイドレジスタＳＲ（０，−１）の第
１フリップフロップ３３２１から第２フリップフロップ
３３２２に、画素データｃ（２，２）がサイドレジスタ
ＳＲ（１，−１）の第２フリップフロップ３３２２から
サイドレジスタＳＲ（０，−１）の第１フリップフロッ
プ３３２１に、画素データｃ（２，１）がプロセッサエ
レメントＰＥ（０，０）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（２，３）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（０，０）の第１フリップフロップ３１２１に、画
素データｃ（２，２）がプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，４）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，３）がプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（２，５）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。

【０３９３】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（３，２）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２１
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｃ（３，３）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（３，４）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（３，５）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。

【０３９４】また、画素データｃ（４，０）がサイドレ
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｃ
（４，２）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（４，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（４，３）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（４，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（４，４）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（４，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（４，５）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。

【０３９５】また、画素データｃ（５，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に伝送され、画素デー
タｃ（５，２）が入力レジスタＩＲ（３，２）の第１フ
リップフロップ３２２１から第２フリップフロップ３２
２２に、それぞれ伝送される。同時に、サーチウインド
ウデータ出力手段２０００から、画素データｃ（５，
２）が入力レジスタＩＲ（３，０）の第１フリップフロ
ップ３２２１に、画素データｃ（５，４）が入力レジス
タＩＲ（３，２）の第１フリップフロップ３２２１に入
力される。

【０３９６】さらに、画像ブロックデータ出力手段１０
００では、パルス信号ＣＫ１の２２クロック目に同期し
て、画素データａ（２，０）が第１フリップフロップ１
１３１から第２フリップフロップ１１３２に伝送され、
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に伝送され、画素データａ（２，２）が第２
フリップフロップ１１２２から第１フリップフロップ１
１３１および第１フリップフロップ１２１１に伝送さ
れ、画素データａ（２，１）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に伝送され、
第１フリップフロップ１２２１から第２フリップフロッ
プ１２２２に伝送され、画素データａ（２，３）が第２
フリップフロップ１１１２から第１フリップフロップ１
１２１および第１フリップフロップ１２２１に伝送さ
れ、画素データａ（３，０）が第１フリップフロップ１
１１１から第２フリップフロップ１１１２に伝送され、
データ入力手段から、画素データａ（３，２）が第１フ
リップフロップ１１１１に入力される。

【０３９７】以下同様にして、現画像第１セグメントブ
ロックａ（２，０）、ａ（２，１）、ａ（３，０）、ａ
（３，１）の各画素データと該現画像第１セグメントブ
ロックに対応するサーチエリア内の各画素データおよび
現画像第２セグメントブロックａ（２，２）、ａ（２，
３）、ａ（３，２）、ａ（３，３）の各画素データと該
現画像第２セグメントブロックに対応するサーチエリア
内の各画素データが、クロックパルス信号ＣＫ１のパル
ス信号に同期して次々に入力される。

【０３９８】一方、クロックパルス信号ＣＫ１の２２ク
ロック目のアップエッヂから３０クロック目のアップエ
ッヂまでの間の期間ｃ２２、ｃ２３、ｃ２４、ｃ２５、
ｃ２６、ｃ２７、ｃ２８、ｃ２９において、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の各素子では、以下の演算
がなされている。すなわち、期間ｃ２２においては、図
４４に示すように、各画素データｃ（２，１）、ｃ
（２，２）、ｃ（２，３）、ｃ（３，０）、ｃ（３，
１）、ｃ（３，２）、ｃ（４，１）、ｃ（４，２）およ
びｃ（４，３）が、各プロセッサエレメント（ｘ，ｙ）
のセレクタ３１１０、第１フリップフロップ３１２１お
よび第２フリップフロップ３１２２を経由して、それぞ
れ記載順に対応するプロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）、ＰＥ（１，
０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ（２，
０）、ＰＥ（２，１）、ＰＥ（２，２）の減算器４１１
０に第１データ入力端子Ａを介して入力される。すなわ
ち、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）に
は、ｃ（ｘ＋２，ｙ＋１）が入力され、偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）には、ｃ（ｘ＋２，
ｙ）が入力される。

【０３９９】また、同時に奇数列の各プロセッサエレメ
ントでは現画像ブロックの画素データａ（２，１）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（２，０）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０に第２データ入力端子Ｂを介して
入力される。

【０４００】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ
＋２，ｙ＋１）−ａ（２，１）が演算され、偶数列の各
プロセッサエレメント（ｘ，ｙ）では、ｃ（ｘ＋２，
ｙ）−ａ（２，０）が演算されて、正数変換器４１２０
により、 （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y) -a(2,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０には、信号入力端子を介して信号ＬＤ１
が入力される。この信号ＬＤ１が期間ｃ２２の前の期間
ｃ２１において、１を表わす信号を出力するため、反転
器４２３０から信号出力端子を介して、０を表わす信号
が出力される。この信号が論理積演算器４２４０に信号
入力端子Ａを介して入力されるため、データ入力端子Ｂ
側から入力されるデータにかかわらず、データ出力端子
Ｙを介してデータ０が出力され、加算器４２１０にデー
タ入力端子Ｂを介して０が入力される。よって、加算器
４２１０では、第１データ入力端子Ａを介して入力され
る上記データと第２入力端子Ｂを介して入力される０と
が加算され、 （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y) -a(2,0)| が第１フリップフロップ４２２１に入力される。

【０４０１】期間ｃ２３においても、期間ｃ２２と同様
な計算がなされて、正数変換器４１２０により （奇数） |c(x+2,y+3)-a(2,3)| （偶数） |c(x+2,y+2)-a(2,2)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、加算器４２１０にはデータ
入力端子Ｂを介して０が入力される。よって、加算器４
２１０では、上記二つのデータが加算され、 （奇数） |c(x+2,y+3)-a(2,3)| （偶数） |c(x+2,y+2)-a(2,2)| が第１フリップフロップ４２２１に入力される。また、
第１フリップフロップ４２２１から前回計算されたデー
タ （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y) -a(2,0)| が第２フリップフロップ４２２２に入力される。

【０４０２】以下、第１実施例と同様にして、期間ｃ２
４では、加算器４２１０により、 が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から （奇数） |c(x+2,y+3)-a(2,3)| （偶数） |c(x+2,y+2)-a(2,2)| が第２フリップフロップ４２２２に入力される。

【０４０３】期間ｃ２５では、加算器４２１０により、 が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。

【０４０４】期間ｃ２６では、加算器４２１０により、 が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。

【０４０５】期間ｃ２７では、加算器４２１０により、 が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。

【０４０６】期間ｃ２８では、加算器４２１０により、 （奇数） |c(x+2,y+1)-a(2,1)| ＋ |c(x+2,y) -a(2,0)| ＋ |c(x+3,y+1)-a(3,1)| ＋ |c(x+3,y) -a(3,0)| ・・・（Ｑ５） （偶数） |c(x+2,y) -a(2,0)| ＋ |c(x+2,y+1)-a(2,1)| ＋ |c(x+3,y) -a(3,0)| ＋ |c(x+3,y+1)-a(3,1)| ・・・（Ｑ６） が算出されて、第１フリップフロップ４２２１に入力され、第１フリップフロッ
プ４２２１から が第２フリップフロップ４２２２に入力される。

【０４０７】期間ｃ２９では、加算器４２１０により、 （奇数） |c(x+2,y+3)-a(2,3)| ＋ |c(x+2,y+2)-a(2,2)| ＋ |c(x+3,y+3)-a(3,3)| ＋ |c(x+3,y+2)-a(3,2)| ・・・（Ｑ７） （偶数） |c(x+2,y+2)-a(2,2)| ＋ |c(x+2,y+3)-a(2,3)| ＋ |c(x+3,y+2)-a(3,2)| ＋ |c(x+3,y+3)-a(3,3)| ・・・（Ｑ８） が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。

【０４０８】ここで、実施例１の説明からもわかるよう
に、上記式（Ｑ５）は、上記式（Ｑ６）と同等であり、
２つの式は、図２〜図５、図４５〜図４８に示された第
１サーチウインドウ２１０から２画素分だけ列方向にず
れたもう一つのサーチウインドウ、すなわち、第２サー
チウインドウ２２０内に含まれる９個の第１セグメント
候補ブロック３２１のそれぞれと、現画像第１セグメン
トブロック１１１に対して列方向に隣接するもう一つの
現画像第１セグメントブロック１２１とのディストーシ
ョンを表わす式であり、上記期間に該ディストーション
が算出されたことになる。

【０４０９】また、上記式（Ｑ７）は、上記式（Ｑ８）
と同等であり、２つの式は、第２サーチウインドウ２２
０内に含まれる９個の第２セグメント候補ブロック３２
２のそれぞれと、現画像第２セグメントブロック１２２
とのディストーションを表わす式であり、上記期間に該
ディストーションが算出されたことになる。次に、パル
ス信号ＣＫ１の３０クロック目、すなわち、パルス信号
ＣＫ２に同期して、Ｄ１（ｘ＋２，ｙ）が第１フリップ
フロップ４３２１にラッチされ、第１フリップフロップ
４２２１からＤ２（ｘ＋２，ｙ）が第２フリップフロッ
プ４２２２に入力される。

【０４１０】期間ｃ３１において、パルス信号ＬＤ１は
期間ｃ３０のままであるので、Ｄ２（ｘ＋２，ｙ）が第
１フリップフロップ４３２１にラッチされ、第１フリッ
プフロップ４３２１からＤ１（ｘ＋２，ｙ）が第２フリ
ップフロップ４３２２に入力される。期間ｃ３２におい
て、第１フリップフロップ４３２１からＤ２（ｘ＋２，
ｙ）が第２フリップフロップ４３２２に入力され、第２
フリップフロップ４３２２からＤ１（ｘ＋２，ｙ）が各
プロセッサエレメントＰＥ（ｘ，ｙ）の出力端子Ｄｏを
介して出力される。このとき、プロセッサエレメントＰ
Ｅ（０，０）、ＰＥ（０，１）、ＰＥ（０，２）で算出
された上記ディストーションＤ１（ｘ＋２，ｙ）は、プ
ロセッサエレメントの出力端子Ｄｏを介してフィールド
ブロックディストーション算出手段６０００のフリップ
フロップ６１１０、６２１０、６３１０、加算器６１２
０、６２２０、６３２０およびセグメントブロック特定
手段５０００の比較器５１１０に、それぞれ入力され
る。また、各プロセッサエレメントＰＥ（ｘ，ｙ）のセ
レクタ４３１０は、第１データ入力端子Ａを選択してい
るため、プロセッサエレメントＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）で算出された上記ディスト
ーションＤ１（ｘ＋２，ｙ）は、パルス信号ＣＫ２の３
２クロック目に同期して、各プロセッサエレメントＰＥ
（ｘ−１，ｙ）にそれぞれ伝送される。

【０４１１】期間ｃ３３において、第２フリップフロッ
プ４３２２からＤ２（ｘ＋２，ｙ）が各プロセッサエレ
メントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記ディ
ストーションＤ２（ｘ＋２，ｙ）は、プロセッサエレメ
ントの出力端子Ｄｏを介してフィールドブロックディス
トーション算出手段６０００のフリップフロップ６１１
０、６２１０、６３１０、加算器６１２０、６２２０、
６３２０およびセグメントブロック特定手段５０００の
比較器５１１０に、それぞれ入力される。また、各プロ
セッサエレメントＰＥ（ｘ，ｙ）のセレクタ４３１０
は、第１データ入力端子Ａを選択しているため、プロセ
ッサエレメントＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ
（２，２）で算出された上記ディストーションＤ２（ｘ
＋２，ｙ）は、パルス信号ＣＫ２の３３クロック目に同
期して、各プロセッサエレメントＰＥ（ｘ−１，ｙ）に
それぞれ伝送されるとともに、各プロセッサエレメント
ＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２１か
らＤ１（ｘ＋２，ｙ）が第２フリップフロップ４３２２
に入力される。

【０４１２】期間ｃ３４において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２
１からＤ２（ｘ＋２，ｙ）が第２フリップフロップ４３
２２に入力され、第２フリップフロップ４３２２からＤ
１（ｘ＋２，ｙ）が各プロセッサエレメントＰＥ（ｘ−
１，ｙ）の出力端子Ｄｏを介して出力される。このと
き、プロセッサエレメントＰＥ（０，０）、ＰＥ（０，
１）、ＰＥ（０，２）から出力されるディストーション
Ｄ１（ｘ＋２，ｙ）は、プロセッサエレメントの出力端
子Ｄｏを介してフィールドブロックディストーション算
出手段６０００のフリップフロップ６１１０、６２１
０、６３１０、加算器６１２０、６２２０、６３２０お
よびセグメントブロック特定手段５０００の比較器５１
１０に、それぞれ入力される。また、プロセッサエレメ
ントＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，２）
で算出された上記ディストーションＤ１（ｘ＋２，ｙ）
は、パルス信号ＣＫ２の３４クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−２，ｙ）にそれぞれ伝
送される。

【０４１３】期間ｃ３５において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第２フリップフロップ４３２
２からＤ２（ｘ＋２，ｙ）が出力端子Ｄｏを介して出力
される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）から出力される
ディストーションＤ２（ｘ＋２，ｙ）は、プロセッサエ
レメントの出力端子Ｄｏを介してフィールドブロックデ
ィストーション算出手段６０００のフリップフロップ６
１１０、６２１０、６３１０、加算器６１２０、６２２
０、６３２０およびセグメントブロック特定手段５００
０の比較器５１１０に、それぞれ入力される。また、プ
ロセッサエレメントＰＥ（２，０）、ＰＥ（２，１）、
ＰＥ（２，２）で算出された上記ディストーションＤ２
（ｘ＋２，ｙ）は、パルス信号ＣＫ２の３５クロック目
に同期して、各プロセッサエレメントＰＥ（ｘ−２，
ｙ）にそれぞれ伝送されるとともに、各プロセッサエレ
メントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３
２１からＤ１（ｘ＋２，ｙ）が第２フリップフロップ４
３２２に入力される。

【０４１４】期間ｃ３６において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３２
１からＤ２（ｘ＋２，ｙ）が第２フリップフロップ４３
２２に入力され、第２フリップフロップ４３２２からＤ
１（ｘ＋２，ｙ）が各プロセッサエレメントＰＥ（ｘ−
２，ｙ）の出力端子Ｄｏを介して出力される。このと
き、プロセッサエレメントＰＥ（０，０）、ＰＥ（０，
１）、ＰＥ（０，２）から出力されるディストーション
Ｄ１（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄ
ｏを介してフィールドブロックディストーション算出手
段６０００のフリップフロップ６１１０、６２１０、６
３１０、加算器６１２０、６２２０、６３２０およびセ
グメントブロック特定手段５０００の比較器５１１０
に、それぞれ入力される。

【０４１５】期間ｃ３７において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第２フリップフロップ４３２
２からＤ２（ｘ＋２，ｙ）が出力端子Ｄｏを介して出力
される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）から出力される
ディストーションＤ２（ｘ＋２，ｙ）は、プロセッサエ
レメントの出力端子Ｄｏを介してフィールドブロックデ
ィストーション算出手段６０００のフリップフロップ６
１１０、６２１０、６３１０、加算器６１２０、６２２
０、６３２０およびセグメントブロック特定手段５００
０の比較器５１１０に、それぞれ入力される。

【０４１６】次に、セグメントブロック特定手段５００
０では、比較器５１１０に各データ入力端子Ａ０、Ａ
１、Ａ２を介して、サーチウインドウデータ転送保持手
段３０００およびセグメントブロックディストーション
算出手段４０００の各プロセッサエレメントＰＥ（ｘ，
ｙ）によって求められたそれぞれの第１セグメントブロ
ックディストーションＤ１（ｘ＋２，ｙ）および第２セ
グメントブロックディストーションＤ２（ｘ＋２，ｙ）
が入力され、第１実施例と同様にして、第１サーチウイ
ンドウ２１０に対して２画素分だけ列方向にずれた第２
サーチウインドウ２２０内の第１セグメント候補ブロッ
ク３２１および第２セグメント候補ブロック３２２と現
画像フィールド１１０に対して列方向に隣接するもう一
つの現画像フィールド１２０内の現画像第１セグメント
ブロック１２１および現画像第２セグメントブロック１
２２との間の最小第１セグメントブロックディストーシ
ョンＭｉｎＤｉｓＳｇ１、最小第２セグメントブロック
ディストーションＭｉｎＤｉｓＳｇ２およびＭｉｎＤｉ
ｓＳｇ１、ＭｉｎＤｉｓＳｇ２に対応する動きベクトル
ＭＶ１（ｘ，ｙ）、ＭＶ２（ｘ，ｙ）が算出される。

【０４１７】また、フィールドブロックディストーショ
ン算出手段６０００では、加算器６１２０、６２２０、
６３２０に各データ入力端子Ａ、Ｂを介して、サーチウ
インドウデータ転送保持手段３０００およびセグメント
ブロックディストーション算出手段４０００の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）によって求められたそれ
ぞれの第１セグメントブロックディストーションＤ１
（ｘ＋２，ｙ）および第２セグメントブロックディスト
ーションＤ２（ｘ＋２，ｙ）が入力され、第１実施例と
同様にして、第１サーチウインドウ２１０に対して２画
素分だけ列方向にずれた第２サーチウインドウ２２０内
のそれぞれのフィールド候補ブロック３２０と現画像フ
ィールドブロック１１０に対して列方向に隣接する第２
現画像フィールドブロック１２０との間の各フィールド
ブロックディストーションＤｉＳ（ｘ＋２，ｙ）が算出
される。

【０４１８】次に、フィールドブロック特定手段７００
０では、比較器７１１０に各データ入力端子Ａ０、Ａ
１、Ａ２を介して、フィールドブロックディストーショ
ン算出手段６０００の各加算器６１２０、６２２０、６
３２０によって求められたそれぞれのフィールドブロッ
クディストーションＤｉｓ（ｘ＋２，ｙ）が入力され、
第１実施例と同様にして、第１サーチウインドウ２１０
に対して２画素分だけ列方向にずれた第２サーチウイン
ドウ２２０内のフィールド候補ブロック３２０と現画像
フィールドブロック１１０に対して列方向に隣接する第
２現画像フィールドブロック１２０との間の最小フィー
ルドブロックディストーションＭｉｎＤｉＳＦｉおよび
ＭｉｎＤｉｓＦｉに対応する動きベクトルＭＶＦｉ
（ｘ，ｙ）が算出される。

【０４１９】以上により、サーチウインドウに対して列
方向にずれた別のサーチウインドウ内のフィールド候補
ブロックと現画像フィールドに対して列方向に隣接する
もう一つの現画像フィールドとの間の最小フィールドブ
ロックディストーションＭｉｎＤｉＳＦｉ、最小第１セ
グメントブロックディストーションＭｉｎＤｉｓＳｇ
１、最小第２セグメントブロックディストーションＭｉ
ｎＤｉｓＳｇ２およびそれぞれに対応する動きベクトル
ＭＶＦｉ（ｘ，ｙ）、ＭＶ１（ｘ，ｙ）、ＭＶ２（ｘ，
ｙ）が算出される。この算出経過を図４９に示す。

【０４２０】また、別々の現画像フィールドブロック１
１０、１２０、１３０・・・に対するそれぞれのサーチ
ウインドウ２１０、２２０、２３０・・・の画素データ
は、サーチウインドウ間において重複するデータが有る
が、上記操作により、サーチウインドウ内の同一データ
を重複して入力させることなく、次々に連続して各現画
像ブロックの動きベクトルと最小ディストーションを求
めることができる。

【０４２１】図５０〜図５２は本発明に係わる動きベク
トル探索装置のサイドレジスタの配置をかえた第３実施
例を示す図である。図５０は、第１実施例における同じ
列に上下２つあるサイドレジスタユニットを、１つにま
とめセレクタによってデータの流れを制御するものであ
る。具体的に説明すると、２列目にあったサイドレジス
タＳＲ（１，−１）、ＳＲ（１，３）を図１７に示すサ
イドレジスタに置き換え、サイドレジスタＳＲ（１，−
１）とし、３列目にあったサイドレジスタＳＲ（２，−
１）、ＳＲ（２，３）を図１６に示すサイドレジスタに
置き換え、サイドレジスタＳＲ（２，−１）として、サ
イドレジスタを置き換えたものである。

【０４２２】また、この実施例において、サーチウイン
ドウデータ転送保持手段３０００およびセグメントブロ
ックディストーション算出手段４０００をグループ毎に
大きく捉らえると、入力レジスタ群、サイドレジスタ
群、プロセッサエレメント群としてみることができ、図
５１（ｂ）のように表わせる。図５１（ａ）は、サイド
レジスタ群が第１サイドレジスタ群と第２サイドレジス
タ群に分れて表わされる前述の第１実施例を表わす図で
ある。

【０４２３】図１６、図１７に示すサイドレジスタＳＲ
（ｘ，ｙ）は、第１実施例と構成は同じであり、サイド
レジスタＳＲ（２，−１）のセレクタ３３１０の第１デ
ータ入力端子Ａは、プロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２のデータ出力端子
Ｙに入力端子ＹＬｉを介して電気的に接続され、プロセ
ッサエレメントＰＥ（１，２）のセレクタ３１１０の第
１データ入力端子Ａは、サイドレジスタＳＲ（１，−
１）の第２フリップフロップ３３２２のデータ出力端子
Ｙに入力端子ＹＵｉを介して電気的に接続されている。

【０４２４】ここで、サイドレジスタＳＲ（１，−
１）、ＳＲ（２，−１）における作用を説明する。ま
ず、クロックパルス信号ＣＫ１の５クロック目に同期し
て、画素データｃ（０，０）が入力レジスタＩＲ（３，
−１）の第２フリップフロップ３２２２からサイドレジ
スタＳＲ（２，−１）の第１フリップフロップ３３２１
に伝送される。

【０４２５】次いで、クロックパルス信号ＣＫ１の６ク
ロック目に同期して、画素データｃ（０，０）がサイド
レジスタＳＲ（２，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（０，２）が入力レジスタＩＲ（３，−１）の第２フ
リップフロップ３２２２からサイドレジスタＳＲ（２，
−１）の第１フリップフロップ３３２１に、それぞれ伝
送される。

【０４２６】次いで、クロックパルス信号ＣＫ１の７ク
ロック目に同期して、画素データｃ（０，０）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（２，０）の第１フ
リップフロップ３１２１に、画素データｃ（０，２）が
サイドレジスタＳＲ（２，−１）の第１フリップフロッ
プ３３２１から第２フリップフロップ３３２２に、画素
データｃ（０，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。

【０４２７】次いで、クロックパルス信号ＣＫ１の８ク
ロック目に同期して、画素データｃ（０，２）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（２，０）の第１フ
リップフロップ３１２１に、画素データｃ（０，３）が
サイドレジスタＳＲ（２，−１）の第１フリップフロッ
プ３３２１から第２フリップフロップ３３２２に、画素
データｃ（０，５）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。

【０４２８】次いで、クロックパルス信号ＣＫ１の９ク
ロック目に同期して、画素データｃ（０，３）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からサイドレジスタＳＲ（１，−１）の第１フリッ
プフロップ３３２１に、画素データｃ（０，５）がサイ
ドレジスタＳＲ（２，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｃ（１，０）が入力レジスタＩＲ（３，−１）の第２
フリップフロップ３２２２からサイドレジスタＳＲ
（２，−１）の第１フリップフロップ３３２１に、それ
ぞれ伝送される。

【０４２９】次いで、クロックパルス信号ＣＫ１の１０
クロック目に同期して、画素データｃ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｃ（０，５）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，０）がサイドレジスタＳＲ（２，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｃ（１，２）が入力レジス
タＩＲ（３，−１）の第２フリップフロップ３２２２か
らサイドレジスタＳＲ（２，−１）の第１フリップフロ
ップ３３２１に、それぞれ伝送される。

【０４３０】次いで、クロックパルス信号ＣＫ１の１１
クロック目に同期して、画素データｃ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（１，２）の第１
フリップフロップ３１２１に、画素データｃ（０，５）
がサイドレジスタＳＲ（１，−１）の第１フリップフロ
ップ３３２１から第２フリップフロップ３３２２に、画
素データｃ（０，０）がプロセッサエレメントＰＥ
（１，０）の第２フリップフロップ３１２２からサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１に、それぞれ伝送される。

【０４３１】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｃ（１，２）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（１，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。

【０４３２】次いで、クロックパルス信号ＣＫ１の１２
クロック目に同期して、画素データｃ（０，５）がサイ
ドレジスタＳＲ（１，−１）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（１，２）の第１
フリップフロップ３１２１に、画素データｃ（０，０）
がサイドレジスタＳＲ（１，−１）の第１フリップフロ
ップ３３２１から第２フリップフロップ３３２２に、画
素データｃ（０，２）がプロセッサエレメントＰＥ
（１，０）の第２フリップフロップ３１２２からサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１に、それぞれ伝送される。

【０４３３】また、画素データｃ（１，２）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｃ（１，３）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（１，５）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。

【０４３４】以下、上記動作を繰り返すことにより、各
々のプロセッサエレメントにおいて各ディストーション
を算出することができる。また、このとき、サイドレジ
スタＳＲ（１，−１）、ＳＲ（２，−１）を含む列を図
５２に示すようにリング状に配置し、転送バスの長さを
短く、転送バスどうしの長さの差を小さく、または同一
にすることができる。

【０４３５】図５３〜図８５は、本発明に係る動きベク
トル探索装置の第４実施例を示す図である。ここでは、
第１実施例においてサーチウインドウデータ転送保持手
段３０００に中間レジスタを設けて、第１実施例のプロ
セッサエレメントと同じ数のプロセッサエレメント数で
第１実施例のサーチウインドウよりも大きなサーチウイ
ンドウを対象にして、動きベクトルを探索する場合につ
いて説明する。

【０４３６】図５４は、この実施例における現画像ブロ
ックとサーチウインドウを示す図であり、同図におい
て、ハッチングされている位置を左上の頂点とするブロ
ックを候補ブロックとする。図５３は、図５４に示され
た候補ブロックよりディストーションを求めるサーチウ
インドウデータ転送保持手段３０００およびセグメント
ブロックディストーション算出手段４０００の具体的構
成例を示す図である。サーチウインドウデータ転送保持
手段３０００およびセグメントブロックディストーショ
ン算出手段４０００は、９個のプロセッサエレメントＰ
Ｅ（０，０）、ＰＥ（０，２）、ＰＥ（０，４）、ＰＥ
（２，０）、ＰＥ（２，２）、ＰＥ（２，４）、ＰＥ
（４，０）、ＰＥ（４，２）、ＰＥ（４，４）、５個の
サイドレジスタＳＲ（０，−１）、ＳＲ（２，−１）、
ＳＲ（４，−１）、ＳＲ（２，５）、ＳＲ（４，５）、
６個の入力レジスタＩＲ（５，−１）、ＩＲ（５，
０）、ＩＲ（５，１）、ＩＲ（５，２）、ＩＲ（５，
３）、ＩＲ（５，４）に加えて、６個の中間レジスタＩ
ＰＡ（０，１）、ＩＰＡ（０，３）、ＩＰＡ（２，
１）、ＩＰＡ（２，３）、ＩＰＡ（４，１）、ＩＰＡ
（４，３）および１２個の中間レジスタＩＰＢ（１，−
１）、ＩＰＢ（１，０）、ＩＰＢ（１，１）、ＩＰＢ
（１，２）、ＩＰＢ（１，３）、ＩＰＢ（１，４）、Ｉ
ＰＢ（３，０）、ＩＰＢ（３，１）、ＩＰＢ（３，
２）、ＩＰＢ（３，３）、ＩＰＢ（３，４）、ＩＰＢ
（３，５）を有している。ｘ＝０，１，２，３，４，
５、ｙ＝−１，０，１，２，３，４，５として、上述の
各プロセッサエレメントＰＥをＰＥ（ｘ，ｙ）、各サイ
ドレジスタＳＲをＳＲ（ｘ，ｙ）、各入力レジスタＩＲ
をＩＲ（ｘ，ｙ）、各中間レジスタＩＰＡ（ｘ，ｙ）を
ＩＰＡ（ｘ，ｙ）、各中間レジスタＩＰＢ（ｘ，ｙ）を
ＩＰＢ（ｘ，ｙ）と表わすものとする。

【０４３７】同図において、ＰＥ（ｘ，ｙ）、ＳＲ
（ｘ，ｙ）、ＩＲ（ｘ，ｙ）は、図１に示すそれぞれの
ＰＥ（ｘ，ｙ）、ＳＲ（ｘ，ｙ）、ＩＲ（ｘ，ｙ）と構
成は同じであり、各プロセッサエレメントＰＥ（ｘ，
ｙ）のセレクタ４３１０の第１データ入力端子Ａは、別
のプロセッサエレメントＰＥ（ｘ＋２，ｙ）の第２フリ
ップフロップ４３２２のデータ出力端子Ｙに入力端子Ｄ
ｉを介して電気的に接続されている。

【０４３８】図５５、図５６は、図５３に示された各中
間レジスタＩＰＡ（ｘ，ｙ）の入出力端子の配置および
構成を示す図である。ＩＰＡ（ｘ，ｙ）は、プロセッサ
エレメントの存在する列のみに、プロセッサエレメント
とプロセッサエレメントの間に存在し、プロセッサエレ
メントの存在する列のみを数えるものとして、奇数列と
偶数列とに分けると、各中間レジスタＩＰＡ（ｘ，ｙ）
は、奇数列では、図５５に示すように、データ入力端子
ＹＤｉ、ＹＬｉおよびデータ出力端子ＹＤｏを有し、偶
数列では、図５６に示すように、データ入力端子ＹＬ
ｉ、ＹＵｉおよびデータ出力端子ＹＵｏを有し、さら
に、奇数列、偶数列ともに信号出力ユニット８０００の
各信号出力端子に接続された入力端子（図示省略）を有
している。

【０４３９】図５７は、図５３に示された各中間レジス
タＩＰＢ（ｘ，ｙ）の入出力端子の配置および構成を示
す図である。図５７において、各中間レジスタＩＰＢ
（ｘ，ｙ）は、データ入力端子ＹＬｉおよびデータ出力
端子ＹＬｏを有し、さらに、信号出力ユニット８０００
の各信号出力端子に接続された入力端子（図示省略）を
有している。

【０４４０】奇数列において、各中間レジスタＩＰＡ
（ｘ，ｙ）のデータ入力端子ＹＤｉは、プロセッサエレ
メントＰＥ（ｘ，ｙ−１）のデータ出力端子ＹＤｏに電
気的に接続され、データ入力端子ＹＬｉは、中間レジス
タＩＰＢ（ｘ＋１，ｙ）のデータ出力端子または入力レ
ジスタＩＲ（ｘ＋１，ｙ）のデータ出力端子に電気的に
接続され、データ出力端子ＹＤｏは、プロセッサエレメ
ントＰＥ（ｘ，ｙ＋１）のデータ入力端子ＹＤｉに電気
的に接続されている。

【０４４１】偶数列において、各中間レジスタＩＰＡ
（ｘ，ｙ）のデータ入力端子ＹＬｉは、中間レジスタＩ
ＰＢ（ｘ＋１，ｙ）のデータ出力端子に電気的に接続さ
れ、データ入力端子ＹＵｉは、プロセッサエレメントＰ
Ｅ（ｘ，ｙ＋１）のデータ出力端子ＹＵｏに電気的に接
続され、データ出力端子ＹＵｏは、プロセッサエレメン
トＰＥ（ｘ，ｙ−１）のデータ入力端子ＹＵｉに電気的
に接続されている。

【０４４２】各中間レジスタＩＰＢ（ｘ，ｙ）のデータ
入力端子ＹＬｉは、プロセッサエレメントＰＥ（ｘ＋
１，ｙ）のデータ出力端子ＹＬｏ、中間レジスタＩＰＡ
（ｘ＋１，ｙ）のデータ出力端子またはサイドレジスタ
ＳＲ（ｘ＋１，ｙ）のデータ出力端子に電気的に接続さ
れ、データ出力端子ＹＬｏは、プロセッサエレメントＰ
Ｅ（ｘ−１，ｙ）のデータ入力端子ＹＬｉ、中間レジス
タＩＰＡ（ｘ−１，ｙ）のデータ入力端子またはサイド
レジスタＳＲ（ｘ−１，ｙ）のデータ入力端子に電気的
に接続されている。

【０４４３】上述の各中間レジスタＩＰＡ（ｘ，ｙ）の
詳細構成は、図５５、図５６に示される。同図におい
て、各中間レジスタＩＰＡ（ｘ，ｙ）は、セレクタ３６
１０、第１フリップフロップ３６２１および第２フリッ
プフロップ３６２２を備えている。セレクタ３６１０
は、第１データ入力端子Ａ、第２データ入力端子Ｂ、信
号入力端子Ｓおよびデータ出力端子Ｙを有しており、信
号入力端子Ｓに入力された信号が０であるとき、第１デ
ータ入力端子Ａに入力されているデータをデータ出力端
子Ｙから出力し、信号入力端子Ｓに入力された信号が１
のとき、第２データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙから出力するものである。

【０４４４】第１フリップフロップ３６２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。上述の各中間レジスタＩＰＢ（ｘ，ｙ）の
詳細構成は、図５７に示される。同図において、各中間
レジスタＩＰＢ（ｘ，ｙ）は、セレクタ３５１０、第１
フリップフロップ３５２１および第２フリップフロップ
３５２２を備えている。

【０４４５】セレクタ３５１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有しており、信号入力端子Ｓに入力され
た信号が０であるとき、第１データ入力端子Ａに入力さ
れているデータをデータ出力端子Ｙから出力し、信号入
力端子Ｓに入力された信号が１のとき、第２データ入力
端子Ｂに入力されているデータをデータ出力端子Ｙから
出力するものである。

【０４４６】第１フリップフロップ３５２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。第２フリップフロップ３５２２は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。

【０４４７】図５５、図５６に戻り、各中間レジスタＩ
ＰＡ（ｘ，ｙ）のセレクタ３６１０の第１データ入力端
子Ａは、奇数列においては、別のプロセッサエレメント
ＰＥ（ｘ，ｙ−１）の第２フリップフロップ３１２２の
データ出力端子Ｙに入力端子ＹＤｉを介して電気的に接
続され、偶数列においては、別のプロセッサエレメント
ＰＥ（ｘ，ｙ＋１）の第２フリップフロップ３１２２の
データ出力端子Ｙに入力端子ＹＵｉを介して電気的に接
続され、セレクタ３６１０の第２データ入力端子Ｂは、
別の中間レジスタＩＰＢ（ｘ＋１，ｙ）の第２フリップ
フロップ３５２２のデータ出力端子Ｙまたは入力レジス
タＩＲ（ｘ＋１，ｙ）のデータ出力端子に入力端子ＹＬ
ｉを介して電気的に接続されている。

【０４４８】また、各中間レジスタＩＰＡ（ｘ，ｙ）の
セレクタ３６１０の信号入力端子Ｓは、信号出力ユニッ
ト８０００の第３信号出力端子Ｐ３に電気的に接続され
ている。各中間レジスタＩＰＡ（ｘ，ｙ）の第１フリッ
プフロップ３６２１のデータ入力端子Ａは同じ中間レジ
スタＩＰＡ（ｘ，ｙ）のセレクタ３６１０のデータ出力
端子Ｙに電気的に接続され、第１フリップフロップ３６
２１の信号入力端子Ｓは信号出力ユニット８０００の第
１信号出力端子Ｐ１に電気的に接続されている。

【０４４９】各中間レジスタＩＰＡ（ｘ，ｙ）の第２フ
リップフロップ３６２２のデータ入力端子Ａは同じ中間
レジスタＩＰＡ（ｘ，ｙ）の第１フリップフロップ３６
２１のデータ出力端子Ｙに電気的に接続され、第２フリ
ップフロップ３６２２の信号入力端子Ｓは信号出力ユニ
ット８０００の第１信号出力端子Ｐ１に電気的に接続さ
れている。

【０４５０】図５７に戻り、各中間レジスタＩＰＢ
（ｘ，ｙ）のセレクタ３５１０の第１データ入力端子Ａ
は、同じ中間レジスタＩＰＢ（ｘ，ｙ）の第２フリップ
フロップ３５２２のデータ出力端子Ｙに電気的に接続さ
れ、セレクタ３５１０の第２データ入力端子Ｂは、別の
プロセッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリッ
プフロップ３１２２のデータ出力端子Ｙ、中間レジスタ
ＩＰＡ（ｘ＋１，ｙ）の第２フリップフロップ３６２２
のデータ出力端子ＹまたはサイドレジスタＳＲ（ｘ＋
１，ｙ）の第２フリップフロップ３３２２のデータ出力
端子Ｙに入力端子ＹＬｉを介して電気的に接続されてい
る。

【０４５１】また、各中間レジスタＩＰＢ（ｘ，ｙ）の
セレクタ３５１０の信号入力端子Ｓは、信号出力ユニッ
ト８０００の第３信号出力端子Ｐ３に電気的に接続され
ている。各中間レジスタＩＰＢ（ｘ，ｙ）の第１フリッ
プフロップ３５２１のデータ入力端子Ａは、同じ中間レ
ジスタＩＰＢ（ｘ，ｙ）のセレクタ３５１０のデータ出
力端子Ｙに電気的に接続され、第１フリップフロップ３
５２１の信号入力端子Ｓは、信号出力ユニット８０００
の第１信号出力端子Ｐ１に電気的に接続されている。

【０４５２】各中間レジスタＩＰＢ（ｘ，ｙ）の第２フ
リップフロップ３５２２のデータ入力端子Ａは、同じ中
間レジスタＩＰＢ（ｘ，ｙ）の第１フリップフロップ３
５２１のデータ出力端子Ｙに電気的に接続され、第２フ
リップフロップ３５２２の信号入力端子Ｓは、信号出力
ユニット８０００の第１信号出力端子Ｐ１に電気的に接
続されている。

【０４５３】次に、作用を説明する。最初に、現画像ブ
ロックデータ出力手段１０００およびサーチウインドウ
データ出力手段２０００からサーチウインドウデータ転
送保持手段３０００に入力される画素データの流れを説
明するとともに、サーチウインドウデータ転送保持手段
３０００のデータ保持状態およびセグメントブロックデ
ィストーション算出手段４０００における演算状態を説
明する。

【０４５４】なお、図５８〜図６１のパルス信号ＳＬお
よびクロックパルス信号ＣＫ１のタイミングにおける動
作は、第１実施例と同様であり、第１実施例に同一の動
作については、特に必要が無い限り省略する。第１実施
例と同様に、以下で説明する各入力レジスタＩＲ（ｘ，
ｙ）に対しての画素データの入力は、各入力レジスタＩ
Ｒ（ｘ，ｙ）の第１、第２フリップフロップ３２２１、
３２２２におけるラッチ時を意味するものとし、各サイ
ドレジスタＳＲ（ｘ，ｙ）に対しての画素データの入力
は、各サイドレジスタＳＲ（ｘ，ｙ）の第１、第２フリ
ップフロップ３３２１、３３２２におけるラッチ時を意
味するものとする。また、各プロセッサエレメントＰＥ
（ｘ，ｙ）に対しての画素データの入力は、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第１、第２フリップフロ
ップ３１２１、３１２２におけるラッチ時を意味するも
のとする。各中間レジスタＩＰＡ（ｘ，ｙ）に対しての
画素データの入力は、各中間レジスタＩＰＡ（ｘ，ｙ）
の第１、第２フリップフロップ３６２１、３６２２にお
けるラッチ時を意味するものとし、各中間レジスタＩＰ
Ｂ（ｘ，ｙ）に対しての画素データの入力は、各中間レ
ジスタＩＰＢ（ｘ，ｙ）の第１、第２フリップフロップ
３５２１、３５２２におけるラッチ時を意味するものと
する。

【０４５５】クロックパルス信号ＣＫ１のパルス信号に
同期して、各入力レジスタは、図５３における下側の入
力レジスタおよびサーチウインドウデータ出力手段２０
００からデータを入力するようになっており、クロック
パルス信号ＣＫ１の各クロック毎に上述の動作が繰り返
される。また、クロックパルス信号ＣＫ１の１、２クロ
ック目には、各プロセッサエレメントおよび各レジスタ
は図１における右側のプロセッサエレメントあるいはレ
ジスタからデータを入力し、３、４クロック目には、奇
数列の各プロセッサエレメントおよび各レジスタは図１
における上側のプロセッサエレメントあるいはレジスタ
からデータを入力し、偶数列の各プロセッサエレメント
および各レジスタでは図１における下側のプロセッサエ
レメントあるいはレジスタからデータを入力するように
なっており、クロックパルス信号ＣＫ１の以後の各クロ
ックにおいて上述の動作が繰り返される。

【０４５６】詳しく説明すると、クロックパルス信号Ｃ
Ｋ１の１クロック目に同期して、サーチウインドウデー
タ出力手段２０００から、画素データｅ（０，０）が入
力レジスタＩＲ（５，０）の第１フリップフロップ３２
２１に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第１フリップフロップ３２２１に、画素デ
ータｅ（０，４）が入力レジスタＩＲ（５，４）の第１
フリップフロップ３２２１に、それぞれ入力される。

【０４５７】次いで、クロックパルス信号ＣＫ１の２ク
ロック目に同期して、図６３に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，４）が
入力レジスタＩＲ（５，４）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。同時に、サーチウインドウデータ出力手段
２０００から、画素データｅ（０，２）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（０，４）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（０，
６）が入力レジスタＩＲ（５，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。

【０４５８】次いで、クロックパルス信号ＣＫ１の３ク
ロック目に同期して、図６４に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，０）の第２
フリップフロップ３２２２から入力レジスタＩＲ（５，
−１）の第１フリップフロップ３２２１に、画素データ
ｅ（０，２）が入力レジスタＩＲ（５，０）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（５，１）の第１フリップフロップ３２２１
に、画素データｅ（０，４）が入力レジスタＩＲ（５，
２）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｅ（０，４）が入力レ
ジスタＩＲ（５，４）の第２フリップフロップ３２２２
から入力レジスタＩＲ（５，３）の第１フリップフロッ
プ３２２１に、画素データｅ（０，６）が入力レジスタ
ＩＲ（５，４）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。

【０４５９】同時に、サーチウインドウデータ出力手段
２０００から、画素データｅ（０，１）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（０，３）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（０，
５）が入力レジスタＩＲ（５，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。

【０４６０】次いで、クロックパルス信号ＣＫ１の４ク
ロック目に同期して、図６５に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，−１）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｅ（０，２）が入力レジスタＩ
Ｒ（５，０）の第２フリップフロップ３２２２から入力
レジスタＩＲ（５，−１）の第１フリップフロップ３２
２１に、画素データｅ（０，１）が入力レジスタＩＲ
（５，０）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，２）が
入力レジスタＩＲ（５，１）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、画素デー
タｅ（０，４）が入力レジスタＩＲ（５，２）の第２フ
リップフロップ３２２２から入力レジスタＩＲ（５，
１）の第１フリップフロップ３２２１に、画素データｅ
（０，３）が入力レジスタＩＲ（５，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｅ（０，６）が入力レジスタＩＲ（５，
４）の第２フリップフロップ３２２２から入力レジスタ
ＩＲ（５，３）の第１フリップフロップ３２２１に、画
素データｅ（０，５）が入力レジスタＩＲ（５，４）の
第１フリップフロップ３２２１から第２フリップフロッ
プ３２２２に、それぞれ伝送される。

【０４６１】同時に、サーチウインドウデータ出力手段
２０００から、画素データｅ（０，３）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（０，５）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（０，
７）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。

【０４６２】次いで、クロックパルス信号ＣＫ１の５ク
ロック目に同期して、図６６に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，−１）の第
２フリップフロップ３２２２からサイドレジスタＳＲ
（４，−１）の第１フリップフロップ３３２１に、画素
データｅ（０，２）が入力レジスタＩＲ（５，−１）の
第１フリップフロップ３２２１から第２フリップフロッ
プ３２２２に、画素データｅ（０，１）が入力レジスタ
ＩＲ（５，０）の第２フリップフロップ３２２２からプ
ロセッサエレメントＰＥ（４，０）の第１フリップフロ
ップ３１２１に、画素データｅ（０，３）が入力レジス
タＩＲ（５，０）の第１フリップフロップ３２２１から
第２フリップフロップ３２２２に、画素データｅ（０，
２）が入力レジスタＩＲ（５，１）の第２フリップフロ
ップ３２２２から中間レジスタＩＰＡ（４，１）の第１
フリップフロップ３６２１に、画素データｅ（０，４）
が入力レジスタＩＲ（５，１）の第１フリップフロップ
３２２１から第２フリップフロップ３２２２に、画素デ
ータｅ（０，３）が入力レジスタＩＲ（５，２）の第２
フリップフロップ３２２２からプロセッサエレメントＰ
Ｅ（４，２）の第１フリップフロップ３１２１に、画素
データｅ（０，５）が入力レジスタＩＲ（５，２）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｅ（０，４）が入力レジスタＩ
Ｒ（５，３）の第２フリップフロップ３２２２から中間
レジスタＩＰＡ（４，３）の第１フリップフロップ３６
２１に、画素データｅ（０，６）が入力レジスタＩＲ
（５，３）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，５）が
入力レジスタＩＲ（５，４）の第２フリップフロップ３
２２２からプロセッサエレメントＰＥ（４，２）の第１
フリップフロップ３１２１に、画素データｅ（０，７）
が入力レジスタＩＲ（５，４）の第１フリップフロップ
３２２１から第２フリップフロップ３２２２に、それぞ
れ伝送される。

【０４６３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｅ（１，０）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（１，２）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（１，
４）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。

【０４６４】次いで、クロックパルス信号ＣＫ１の６ク
ロック目に同期して、図６７に示されるように、画素デ
ータｅ（０，０）がサイドレジスタＳＲ（４，−１）の
第１フリップフロップ３３２１から第２フリップフロッ
プ３３２２に、画素データｅ（０，２）が入力レジスタ
ＩＲ（５，−１）の第２フリップフロップ３２２２から
サイドレジスタＳＲ（４，−１）の第１フリップフロッ
プ３３２１に、画素データｅ（０，１）がプロセッサエ
レメントＰＥ（４，０）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｅ
（０，３）が入力レジスタＩＲ（５，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（４，０）の第１フリップフロップ３１２１に、画素デ
ータｅ（０，２）が中間レジスタＩＰＡ（４，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｅ（０，４）が入力レジスタＩ
Ｒ（５，１）の第２フリップフロップ３２２２から中間
レジスタＩＰＡ（４，１）の第１フリップフロップ３１
２１に、画素データｅ（０，３）がプロセッサエレメン
トＰＥ（４，２）の第１フリップフロップ３１２１から
第２フリップフロップ３１２２に、画素データｅ（０，
５）が入力レジスタＩＲ（５，２）の第２フリップフロ
ップ３２２２からプロセッサエレメントＰＥ（４，２）
の第１フリップフロップ３１２１に、画素データｅ
（０，４）が中間レジスタＩＰＡ（４，３）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｅ（０，６）が入力レジスタＩＲ
（５，３）の第２フリップフロップ３２２２から中間レ
ジスタＩＰＡ（４，３）の第１フリップフロップ３１２
１に、画素データｅ（０，５）がプロセッサエレメント
ＰＥ（４，３）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｅ（０，
７）が入力レジスタＩＲ（５，４）の第２フリップフロ
ップ３２２２からプロセッサエレメントＰＥ（４，４）
の第１フリップフロップ３１２１に、それぞれ伝送され
る。

【０４６５】また、画素データｅ（１，０）が入力レジ
スタＩＲ（５，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｅ
（１，２）が入力レジスタＩＲ（５，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｅ（１，４）が入力レジスタＩＲ（５，
４）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、それぞれ伝送される。

【０４６６】同時に、サーチウインドウデータ出力手段
２０００から、画素データｅ（１，２）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（１，４）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（１，
６）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。

【０４６７】以下、図６８〜図７７に示されるように画
素データの入力を行ない、以降も同じように画素データ
の入力を行なう。また、クロックパルス信号ＣＫ１の１
７クロック目よりクロックパルス信号ＣＫ１のパルス信
号毎に、現画像ブロックデータ出力手段１０００に画素
データａ（０，０）、ａ（０，２）、ａ（０，１）、ａ
（０，３）、ａ（１，０）、ａ（１，２）、ａ（１，
１）、ａ（１，３）、ａ（２，０）、ａ（２，２）、ａ
（２，１）、ａ（２，３）・・・が入力される。

【０４６８】クロックパルス信号ＣＫ１の２２パルス目
に同期して、図７８に示すように、１列目のプロセッサ
エレメントに始めて画素データが入力されて、同時に各
プロセッサエレメントに、現画像ブロック出力手段１０
００から画素データが入力される。以後、クロックパル
ス信号ＣＫ１の２３から２９クロック目に同期して、各
プロセッサエレメントにおいてディストーションの計算
がなされる。

【０４６９】各プロセッサエレメントにおいて計算され
たディストーションは、第１実施例と同様に、セグメン
トブロック特定手段５０００にそれぞれ入力され、最小
第１セグメントブロックディストーションＭｉｎＤｉｓ
Ｓｇ１および最小第１セグメントブロックディストーシ
ョンに対応する第１セグメント動きベクトルＭＶ１
（ｘ，ｙ）が算出されるとともに、最小第２セグメント
ブロックディストーションＭｉｎＤｉｓＳｇ２および最
小第２セグメントブロックディストーションに対応する
第２セグメント動きベクトルＭＶ２（ｘ，ｙ）が算出さ
れる。

【０４７０】また、各プロセッサエレメントにおいて計
算されたディストーションは、第１実施例と同様に、フ
ィールドブロックディストーション算出手段６０００に
それぞれ入力され、各フィールドブロックディストーシ
ョンＤｉｓ（ｘ，ｙ）が、フィールドブロック特定手段
７０００に出力される。フィールドブロック特定手段７
０００では、第１実施例と同様に、最小フィールドブロ
ックディストーションＭｉｎＤｉｓＦｉおよび最小フィ
ールドブロックディストーションに対応するフィールド
動きベクトルＭＶＦｉ（ｘ，ｙ）が算出される。

【０４７１】したがって、本実施例においても、各ディ
ストーションおよび各動きベクトルを算出することがで
きる。また、第２実施例のように、現画像ブロックデー
タ出力手段１０００およびサーチウインドウデータ出力
手段２０００から続けて画像データを出力させることに
より、現画像ブロックに隣接するもう一つの現画像ブロ
ックに対応する各ディストーションおよび各動きベクト
ルを算出することができる。

【０４７２】また、第３実施例のように、同じ列に上下
２つあるサイドレジスタおよび中間レジスタＩＰＢを、
１つにまとめて図８６のように置き換えることができ
る。具体的には、３列目にあるサイドレジスタＳＲ
（２，−１）とＳＲ（２，５）を図１７に示すサイドレ
ジスタＳＲ（２，−１）に置き換えて、５列目にあるサ
イドレジスタＳＲ（４，−１）、Ｄ１（４，５）を図１
６に示すサイドレジスタＳＲ（４，−１）に置き換え、
さらに、４列目にある中間レジスタＩＰＢ（３，５）を
サイドレジスタＳＲ（２，−１）とＳＲ（４，−１）と
の間において中間レジスタＩＰＢ（３，−１）としたも
のである。これにより、各ディストーションおよび各動
きベクトルを算出することができる。

【０４７３】また、上記実施例では、プロセッサエレメ
ントと中間レジスタを等間隔に配置した例を示したが、
図８７、図８８に示されるように、プロセッサエレメン
トを中央部に密集させ、周縁部を粗く配置することもで
き、さらに、プロセッサエレメントを放射状に配置等、
配置の仕方は自由であり、探索対象のサーチウインド
ウ、参照画像の候補ブロックに合せて配置するものであ
る。

【０４７４】

【発明の効果】請求項１記載の発明によれば、セグメン
トブロックディストーション算出手段によって、フィー
ルド候補ブロックの数と同数の演算器によって第１セグ
メントブロックディストーションおよび第２セグメント
ブロックディストーションを時分割演算で算出すること
ができるので、回路規模を小さくすることができる。

【０４７５】請求項２記載の発明によれば、レジスタの
第２フリップフロップにラッチされたサーチウィンドウ
の画素データと現画像ブロックデータ出力手段によって
出力された画素データに基づいて局所ディストーション
算出ユニットで算出された局所ディストーションと局所
ディストーション総和ユニットの第２フリップフロップ
にラッチされた局所ディストーションとを加算器によっ
て累積演算を行うことができるので、レジスタの第１フ
リップフロップおよびディストーション総和ユニットの
第１フリップフロップでは、同一の現画像セグメントブ
ロックに対応するデータを保持するとともに、レジスタ
の第２フリップフロップおよびディストーション総和ユ
ニットの第２フリップフロップにおいても、それぞれ第
１フリップフロップと異なる同一の現画像セグメントブ
ロックに対応するデータを保持することができる。この
ため、第１セグメントブロックディストーションおよび
第２セグメントブロックディストーションをそれぞれ時
分割で算出することができる。また、直列に電気的に接
続された２つのフリップフロップによってレジスタおよ
びディストーション総和ユニットを構成することができ
るので、容易に回路を構成することができる。

【０４７６】請求項３記載の発明によれば、レジスタ、
ディストーション総和ユニットおよびディストーション
転送ユニットのそれぞれの第１フリップフロップでは、
同一の現画像セグメントブロックに対応するデータを保
持するとともに、レジスタ、ディストーション総和ユニ
ットおよびディストーション転送ユニットのそれぞれの
第２フリップフロップにおいても、それぞれ第１フリッ
プフロップに保持されたデータと異なる同一の現画像セ
グメントブロックに対応するデータを保持することがで
きる。このため、第１セグメントブロックディストーシ
ョンおよび第２セグメントブロックディストーションを
それぞれ時分割で出力することができる。また、直列に
電気的に接続された２つのフリップフロップによってデ
ィストーション転送ユニットを構成することができるの
で、容易に回路を構成することができる。

【０４７７】請求項４記載の発明によれば、サーチウィ
ンドウ内で垂直方向に並んだフィールド候補ブロックと
同数のフリップフロップおよび加算器によって、それぞ
れの行に対応する演算器で算出された第１および第２セ
グメントブロックディストーションから順次フィールド
ブロックディストーションを算出することができるの
で、セグメントブロックディストーション算出手段と別
のエリアにフィールドブロックディストーション算出手
段をユニットとして配置することができる。したがっ
て、フィールドブロックディストーションを算出する回
路の規模を小さくすることができる。

【０４７８】請求項５記載の発明によれば、サーチウィ
ンドウ内で水平方向に並んだフィールド候補ブロックと
同数のフリップフロップおよび加算器によって、それぞ
れの列に対応する演算器で算出された第１および第２セ
グメントブロックディストーションから順次フィールド
ブロックディストーションを算出することができるの
で、セグメントブロックディストーション算出手段と別
のエリアにフィールドブロックディストーション算出手
段をユニットとして配置することができる。したがっ
て、フィールドブロックディストーションを算出する回
路の規模を小さくすることができる。

【０４７９】請求項６記載の発明によれば、同時に入力
された第１または第２セグメントブロックディストーシ
ョンに基づいて、セグメントブロックディストーション
算出手段の各演算器の配置位置に対応する第１または第
２セグメント候補ブロックの垂直方向の位置を特定する
ことができるとともに、第１または第２セグメントブロ
ックディストーションがセグメントブロック特定手段に
入力された順番に基づいて、セグメントブロックディス
トーション算出手段の各演算器の配置位置に対応する第
１または第２セグメント候補ブロックの水平方向の位置
を特定することができる。したがって、最小の第１およ
び第２セグメントブロックディストーションが検出され
た演算器の配置位置に基づいて、それぞれ第１セグメン
ト動きベクトルおよび第２セグメント動きベクトルを特
定することができる。

【０４８０】請求項７記載の発明によれば、同時に入力
された第１または第２セグメントブロックディストーシ
ョンに基づいて、セグメントブロックディストーション
算出手段の各演算器の配置位置に対応する第１または第
２セグメント候補ブロックの水平方向の位置を特定する
ことができるとともに、第１または第２セグメントブロ
ックディストーションがセグメントブロック特定手段に
入力された順番に基づいて、セグメントブロックディス
トーション算出手段の各演算器の配置位置に対応する第
１または第２セグメント候補ブロックの垂直方向の位置
を特定することができる。したがって、最小の第１およ
び第２セグメントブロックディストーションが検出され
た演算器の配置位置に基づいて、それぞれ第１セグメン
ト動きベクトルおよび第２セグメント動きベクトルを特
定することができる。

【０４８１】請求項８記載の発明によれば、上側および
下側のそれぞれの現画像セグメントブロックおよび現画
像フィールドブロックに対して、第１セグメント動きベ
クトル、第２セグメント動きベクトルおよびフィールド
動きベクトルをそれぞれ求めることができる。したがっ
て、左右の変化が大きい画像に対して、容易に動きベク
トルを特定することができる。

【０４８２】請求項９記載の発明によれば、左側および
右側のそれぞれの現画像セグメントブロックおよび現画
像フィールドブロックに対して、第１セグメント動きベ
クトル、第２セグメント動きベクトルおよびフィールド
動きベクトルをそれぞれ求めることができる。したがっ
て、上下の変化が大きい画像に対して、容易に動きベク
トルを特定することができる。

【０４８３】請求項１０記載の発明によれば、演算器の
数を｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個よりも少な
くすることができるので、演算器の数を削減することに
より、回路規模を小さくすることができ、かつ、広い範
囲で簡略的な探索方法で動きベクトルを求めることがで
きる。請求項１１記載の発明によれば、各レジスタにお
いて、第１および第２フリップフロップによって、それ
ぞれ異なるセグメントの画素データを保持することがで
きる。このため、参照画像第１セグメントブロックの画
素データおよび参照画像第２セグメントブロックの画素
データをそれぞれ時分割で転送することができ、演算器
の構成も簡素化することができる。また、直列に電気的
に接続された２つのフリップフロップによってレジスタ
を構成することができるので、容易に回路を構成するこ
とができる。

【０４８４】請求項１２記載の発明によれば、｛（Ｈ−
Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の候補ブロックに対応し
たディストーションを算出することができるので、確実
に全点探索法により予測精度の高い第１および第２セグ
メントブロックディストーション、並びに、フィールド
ブロックディストーションを求めることができる。請求
項１３記載の発明によれば、サイドレジスタユニット
を、転送レジスタユニットと同じレジスタで構成するこ
とができるので、回路を容易に構成することができる。

【０４８５】請求項１４記載の発明によれば、サイドレ
ジスタユニットを、転送レジスタユニットと同じレジス
タで構成することができるので、回路を容易に構成する
ことができる。また、サイドレジスタユニットのレジス
タに不要なデータが入力されることがないため、有効に
活用できる。また、各レジスタを列毎にリング状に電気
的に接続させることができ、各レジスタ間の距離を均一
に配置することができるので、各レジスタ間に短い転送
バスを形成することができるとともに、各レジスタ間の
転送時間を均一にすることができる。したがって、誤り
の少ない安定した回路を形成することができる。

【０４８６】請求項１５記載の発明によれば、現画像ブ
ロックデータ出力手段が、現画像第１セグメントブロッ
クおよび現画像第２セグメントブロック内の各列の画素
データをそれぞれ第１行目から第Ｎ行目まで昇順に入力
する動作を、第１列から第Ｍ列まで昇順に実行し、入力
した現画像第１セグメントブロックおよび現画像第２セ
グメントブロックの各列の画素データをそれぞれ行の昇
順に出力する動作を列の昇順に実行すると同時に、各列
の画素データを行の降順に出力する動作を列の昇順に実
行する。このため、現画像ブロックデータ出力手段に、
順序良く画素データの取込みを行なっても、セグメント
ブロックディストーション算出手段の演算器には、奇数
列と偶数列にそれぞれ別の画素データを出力させること
ができる。

【０４８７】請求項１６記載の発明によれば、現画像ブ
ロックデータ出力手段が、（Ｎ＋１）個のレジスタユニ
ットを有する第１現画像ブロックデータ出力ユニット
と、Ｎ個のレジスタユニットを有する第２現画像ブロッ
クデータ出力ユニットと、からなり、第２現画像ブロッ
クデータ出力ユニットの出力端子が奇数列の各演算器に
電気的に接続され、第１現画像ブロックデータ出力ユニ
ットの出力端子が偶数列の各演算器に電気的に接続され
る。このため、第１現画像ブロックデータ出力ユニット
と第２現画像ブロックデータ出力ユニットから、現画像
第１セグメントブロックおよび現画像第２セグメントブ
ロック内の各列の画素データを出力することができる。

【０４８８】請求項１７記載の発明によれば、第１現画
像ブロックデータ出力ユニットおよび第２現画像ブロッ
クデータ出力ユニットの各レジスタユニットが、第１フ
リップフロップと第２フリップフロップを有する。この
ため、第１および第２現画像ブロック画素データをそれ
ぞれ時分割で出力することができる。また、直列に電気
的に接続された２つのフリップフロップによってレジス
タを構成することができるので、容易に回路を構成する
ことができる。

【０４８９】請求項１８記載の発明によれば、セグメン
トブロックディストーション算出手段の各演算器と該演
算器と同数のサーチウインドウデータ転送保持手段の各
転送レジスタユニットを共通制御信号によって同一時刻
に同一動作を行うように制御することができるので、演
算処理の並列化による高速処理を行うことができる。請
求項１９記載の発明によれば、同一行の演算器で算出さ
れたそれぞれの第１および第２セグメントブロックディ
ストーションを順次各演算器を介して一方向に転送し、
同一行の一端の演算器からフィールドブロックディスト
ーション算出手段およびセグメントブロック特定手段に
それぞれ第１および第２セグメントブロックディストー
ションを転送することができるので、第１および第２セ
グメントブロックディストーションを転送する方向にフ
ィールドブロックディストーション算出手段およびセグ
メントブロック特定手段を容易にユニットとして配置す
ることができる。

【０４９０】また、一端の演算器からフィールドブロッ
クディストーション算出手段およびセグメントブロック
特定手段へ第１および第２セグメントブロックを出力す
る転送バスを演算器の存在する行数に削減することがで
きるとともに、短い転送バスを形成することができる。
さらに、同一行の各演算器の間にも短い転送バスを形成
することができるので、各演算器間の転送時間を均一に
することができる。したがって、誤りの少ない安定した
回路を形成することができる。

【０４９１】請求項２０記載の発明によれば、同一列の
演算器で算出されたそれぞれの第１および第２セグメン
トブロックディストーションを順次各演算器を介して一
方向に転送し、同一列の一端の演算器からフィールドブ
ロックディストーション算出手段およびセグメントブロ
ック特定手段にそれぞれ第１および第２セグメントブロ
ックディストーションを転送することができるので、第
１および第２セグメントブロックディストーションを転
送する方向にフィールドブロックディストーション算出
手段およびセグメントブロック特定手段を容易にユニッ
トとして配置することができる。

【０４９２】また、一端の演算器からフィールドブロッ
クディストーション算出手段およびセグメントブロック
特定手段へ第１および第２セグメントブロックを出力す
る転送バスを演算器の存在する列数に削減することがで
きるとともに、短い転送バスを形成することができる。
さらに、同一列の各演算器の間にも短い転送バスを形成
することができるので、各演算器間の転送時間を均一に
することができる。したがって、誤りの少ない安定した
回路を形成することができる。

【０４９３】請求項２１記載の発明によれば、セグメン
トブロックディストーション算出手段によって、第１現
画像フィールドブロックに隣接する第２現画像フィール
ドブロックに対応する第１および第２セグメントブロッ
クディストーションを順次求めることができる。また、
第１サーチウィンドウと第２サーチウィンドウとで共通
する画素データを重複することなく第２サーチウィンド
ウの画素データをサーチウィンドウデータ出力手段から
出力することができるので、第２サーチウィンドウのデ
ータを始めから出力し直す必要がなく、処理効率を大幅
に向上させることができる。

【図面の簡単な説明】

【図１】本発明に係わる動きベクトル探索装置の構成例
を示す図である。

【図２】現画像および参照画像の第１セグメント、第２
セグメントおよびフィールドを示す図である。

【図３】現画像第１、第２セグメントブロックおよび第
１、第２セグメントサーチウインドウを示す図である。

【図４】現画像ブロックのサーチウインドウにおける一
対応例を示す図である。

【図５】第１、第２セグメントサーチウインドウにおけ
る第１、第２セグメント候補ブロックを示す図である。

【図６】図１に示された動きベクトル探索装置の信号出
力ユニットにおける各手段に対する信号経路を示す図で
ある。

【図７】図６に示された信号出力ユニットから出力され
る各信号のタイミングチャートである。

【図８】図６に示された信号出力ユニットから出力され
る各信号のタイミングチャートである。

【図９】図６に示された信号出力ユニットから出力され
る各信号のタイミングチャートである。

【図１０】図６に示された信号出力ユニットから出力さ
れる各信号のタイミングチャートである。

【図１１】図６に示された信号出力ユニットから出力さ
れる各信号のタイミングチャートである。

【図１２】図１に示された現画像ブロックデータ出力手
段の詳細な回路図である。

【図１３】図１に示された各プロセッサエレエントの入
出力端子の配置を示す図である。

【図１４】図１に示された各プロセッサエレメントの詳
細な回路図である。

【図１５】図１に示された入力レジスタの入出力端子の
配置および詳細な回路図を示す図である。

【図１６】図１に示されたサイドレジスタの入出力端子
の配置および詳細な回路図を示す図である。

【図１７】図１に示されたサイドレジスタの入出力端子
の配置および詳細な回路図を示す図である。

【図１８】現画像フィールドブロックの行数が（Ｎ×
２）の場合のサイドレジスタの配置を示す図である。

【図１９】図１に示されたセグメントブロック特定手段
の詳細な回路図である。

【図２０】図１９に示されたセレクタ付きフリップフロ
ップの詳細な回路図である。

【図２１】図１に示されたフィールドブロックディスト
ーション算出手段の詳細な回路図である。

【図２２】図１に示されたフィールドブロック特定手段
の詳細な回路図である。

【図２３】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図２４】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図２５】図７〜図１１に示されたクロックパルス信号
ＣＫ１の３パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図２６】図７〜図１１に示されたクロックパルス信号
ＣＫ１の４パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図２７】図７〜図１１に示されたクロックパルス信号
ＣＫ１の５パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図２８】図７〜図１１に示されたクロックパルス信号
ＣＫ１の６パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図２９】図７〜図１１に示されたクロックパルス信号
ＣＫ１の７パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図３０】図７〜図１１に示されたクロックパルス信号
ＣＫ１の８パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。

【図３１】図７〜図１１に示されたクロックパルス信号
ＣＫ１の９パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置、および、現
画像ブロック画素データの現画像ブロックデータ出力手
段内の各フリップフロップにおけるデータ位置を示す図
である。

【図３２】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図３３】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図３４】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図３５】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１３パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図３６】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１４パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図３７】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１５パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図３８】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１６パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図３９】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１７パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図４０】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１８パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図４１】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１９パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図４２】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図４３】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図４４】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。

【図４５】現画像ブロックに隣接する別の現画像ブロッ
クを示す図である。

【図４６】第１サーチウインドウからＭ画素分だけ列方
向にずれた別のサーチウインドウを示す図である。

【図４７】Ｍ画素分だけ列方向にずれた現画像ブロック
とサーチウインドウの対応関係をを示す図である。

【図４８】Ｍ画素分だけ列方向にずれた第１、第２セグ
メントサーチウインドウにおける第１、第２セグメント
候補ブロックを示す図である。

【図４９】パイプライン処理の工程を示す図である

【図５０】本発明に係わる動きベクトル探索装置の第２
構成例を示す図である。

【図５１】図１、図５０に示された動きベクトル探索装
置の機能別構成図を示す図である。

【図５２】図５０に示されたサーチウインドウデータ転
送手段の二つの列の配置を示す図の一例である。

【図５３】本発明に係わる動きベクトル探索装置の第３
構成例を示す図である。

【図５４】現画像ブロックのサーチウインドウにおける
一対応例を示す図である。

【図５５】図５３に示された中間レジスタの入出力端子
の配置および詳細な回路図を示す図である。

【図５６】図５３に示された中間レジスタの入出力端子
の配置および詳細な回路図を示す図である。

【図５７】図５３に示された中間レジスタの入出力端子
の配置および詳細な回路図を示す図である。

【図５８】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。

【図５９】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。

【図６０】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。

【図６１】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。

【図６２】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図６３】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図６４】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の３パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図６５】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の４パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図６６】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の５パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図６７】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の６パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図６８】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の７パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図６９】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の８パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図７０】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の９パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。

【図７１】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１０パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。

【図７２】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１１パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。

【図７３】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１２パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。

【図７４】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１３パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。

【図７５】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１４パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。

【図７６】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１５パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。

【図７７】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１６パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。

【図７８】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２２パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図７９】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２３パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図８０】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２４パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図８１】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２５パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図８２】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２６パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図８３】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２７パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図８４】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２８パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図８５】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２９パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。

【図８６】本発明に係わる動きベクトル探索装置の第４
構成例を示す図である。

【図８７】図１に示されたサーチウインドウデータ転送
保持手段の各レジスタおよびセグメントブロックディス
トーション算出手段の各演算器の別の配置を示す図であ
る。

【図８８】図１に示されたサーチウインドウデータ転送
保持手段の各レジスタおよびセグメントブロックディス
トーション算出手段の各演算器の別の配置を示す図であ
る。

【図８９】従来の単純フレーム間予測を説明する図であ
る。

【図９０】従来の動き補償フレーム間予測を説明する図
である。

【図９１】従来の現符号化ブロックとサーチウインドウ
を説明する図である。

【図９２】従来の現符号化ブロックと探索領域を説明す
る図である。

【図９３】従来の現符号化ブロック内の画素と候補ブロ
ック内の画素との位置関係を説明する図である。

【図９４】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図である

【図９５】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図である

【図９６】従来のフィールド構造における予測方式を説
明する図である

【図９７】従来のフィールド構造における予測方式を説
明する図である

【図９８】従来のフィールド構造における予測方式を説
明する図である

【符号の説明】

１０、１１ 人物像 ２０、２１ 有意画素領域 １００、１０１ 現画像 １１０ 現画像フィールドブロック、第１現画像フィー
ルドブロック １１１、１２１ 現画像第１セグメントブロック １１２、１２２ 現画像第２セグメントブロック １２０ 第２現画像フィールドブロック １３０ 第３現画像フィールドブロック １７０ 現符号化ブロック ２００、２０１ 前符号化画像 ２１０ サーチウインドウ、第１サーチウインドウ ２１１、２２１ 第１セグメントサーチウインドウ ２１２、２２２ 第２セグメントサーチウインドウ ２２０ 第２サーチウインドウ ２３０ 第３サーチウインドウ ２７０ サーチウインドウ ３１０、３２０ フィールド候補ブロック ３１１、３２１ 第１セグメント候補ブロック ３１２、３２２ 第２セグメント候補ブロック ３７０ 候補ブロック ６０１ 第１フィールド ６０２ 第２フィールド ６０３ 第３フィールド ７００ 現画像フィールドブロック ７０１ 現画像第１セグメントブロック ７０２ 現画像第２セグメントブロック ８００、８１０ フィールド候補ブロック ８０１、８１１ 第１セグメント候補ブロック ８０２、８１２ 第２セグメント候補ブロック １０００ 現画像ブロックデータ出力手段 １１００ 第１現画像ブロックデータ出力ユニット １１１１、１１２１、１１３１ 第１フリップフロップ １１１２、１１２２、１１３２ 第２フリップフロップ １２００ 第２現画像ブロックデータ出力ユニット １２１１、１２２１ 第１フリップフロップ １２１２、１２２２ 第２フリップフロップ １２３０ セレクタ ２０００ サーチウインドウデータ出力手段 ３０００ サーチウインドウデータ転送保持手段 ３１１０ セレクタ ３１２１ 第１フリップフロップ ３１２２ 第２フリップフロップ ３２２１ 第１フリップフロップ ３２２２ 第２フリップフロップ ３３１０ セレクタ ３３２１ 第１フリップフロップ ３３２２ 第２フリップフロップ ３５１０ セレクタ ３５２１ 第１フリップフロップ ３５２２ 第２フリップフロップ ３６１０ セレクタ ３６２１ 第１フリップフロップ ３６２２ 第２フリップフロップ ４０００ セグメントブロックディストーション算出手
段 ４１１０ 減算器 ４１２０ 正数変換器 ４２１０ 加算器 ４２２１ 第１フリップフロップ ４２２２ 第２フリップフロップ ４２３０ 反転器 ４２４０ 論理積演算器 ４３１０ セレクタ ４３２１ 第１フリップフロップ ４３２２ 第２フリップフロップ ５０００ セグメントブロック特定手段 ５１００ 最小セグメントディストーション検出ユニッ
ト ５１１０ 比較器 ５１２０ 比較器 ５１３０ セレクタ ５１４１ 第１フリップフロップ ５１４２ 第２フリップフロップ ５１５０ 論理和演算器 ５１８０ 第１セレクタ付きフリップフロップ ５１９０ 第２セレクタ付きフリップフロップ ５２００ セグメント動きベクトル垂直成分検出ユニッ
ト ５２２０ セレクタ ５２３１ 第１フリップフロップ ５２３２ 第２フリップフロップ ５２４０ 換算テーブル ５２８０ 第１セレクタ付きフリップフロップ ５２９０ 第２セレクタ付きフリップフロップ ５３００ セグメント動きベクトル水平成分検出ユニッ
ト ５３１０ カウンタ ５３２０ セレクタ ５３３１ 第１フリップフロップ ５３３２ 第２フリップフロップ ５３４０ 換算テーブル ５３８０ 第１セレクタ付きフリップフロップ ５３９０ 第２セレクタ付きフリップフロップ ６０００ フィールドブロックディストーション算出手
段 ６１１０、６２１０、６３１０ フリップフロップ ６１２０、６２２０、６３２０ 加算器 ６１３０、６２３０、６３３０ セレクタ付きフリップ
フロップ ７０００ フィールドブロック特定手段 ７１００ 最小フィールドディストーション検出ユニッ
ト ７１１０ 比較器 ７１２０ 比較器 ７１３０ セレクタ ７１４０ フリップフロップ ７１５０ 論理和演算器 ７１８０ セレクタ付きフリップフロップ ７２００ フィールド動きベクトル垂直成分検出ユニッ
ト ７２２０ セレクタ ７２３０ フリップフロップ ７２４０ 換算テーブル ７２８０ セレクタ付きフリップフロップ ７３００ フィールド動きベクトル水平成分検出ユニッ
ト ７３１０ カウンタ ７３２０ セレクタ ７３３０ フリップフロップ ７３４０ 換算テーブル ７３８０ セレクタ付きフリップフロップ ８０００ 信号出力ユニット ９１１０ セレクタ ９１２０ フリップフロップ

Claims (21)

(57)【特許請求の範囲】
1. 【請求項１】動画像を部分的に構成する現画像フィール
   ドを、前記動画像を部分的に構成する参照画像フィール
   ドに基づいて予測するのに用いられる複数の動きベクト
   ルを探索する動きベクトル探索装置であり、前記現画像
   フィールドが、現画像第１セグメントおよび現画像第２
   セグメントを含み、さらに、画素データをそれぞれ有す
   る複数の画素により表わされる現画像フィールドブロッ
   クを含み、該現画像フィールドブロックが、前記現画像
   第１セグメントを部分的に構成する現画像第１セグメン
   トブロックおよび前記現画像第２セグメントを部分的に
   構成する現画像第２セグメントブロックからなり、前記
   参照画像フィールドが、参照画像第１セグメントおよび
   参照画像第２セグメントを含み、さらに、画素データを
   それぞれ有する複数の画素により表わされるサーチウイ
   ンドウを含み、該サーチウインドウが、複数のフィール
   ド候補ブロックを含み、該フィールド候補ブロックが、
   前記参照画像第１セグメントを部分的に構成する第１セ
   グメント候補ブロックおよび前記参照画像第２セグメン
   トを部分的に構成する第２セグメント候補ブロックから
   なり、現画像フィールドブロックと各フィールド候補ブ
   ロックが同一サイズであり、現画像フィールドブロック
   の現画像第１セグメントブロックおよび現画像第２セグ
   メントブロックのそれぞれが、各フィールド候補ブロッ
   クの第１セグメント候補ブロックおよび第２セグメント
   候補ブロックのそれぞれと同一サイズであり、前記複数
   の動きベクトルが、前記現画像フィールドブロックと該
   現画像フィールドブロックに最も類似したフィールド候
   補ブロックとの変位を表わすフィールド動きベクトル
   と、現画像第１セグメントブロックと該現画像第１セグ
   メントブロックに最も類似した第１セグメント候補ブロ
   ックとの変位を表わす第１セグメント動きベクトルと、
   現画像第２セグメントブロックと該現画像第２セグメン
   トブロックに最も類似した第２セグメント候補ブロック
   との変位を表わす第２セグメント動きベクトルと、を含
   む動きベクトル探索装置であって、 現画像フィールドブロックの画素データを出力する現画
   像ブロックデータ出力手段と、 前記サーチウインドウの画素データを出力するサーチウ
   インドウデータ出力手段と、 前記フィールド候補ブロックの数より多い複数のレジス
   タユニットを有し、前記サーチウインドウデータ出力手
   段からサーチウインドウの画素データを入力し、入力さ
   れた画素データを前記レジスタユニット間で繰り返し転
   送させ、各レジスタユニットに保持させるサーチウイン
   ドウデータ転送保持手段と、 前記フィールド候補ブロックと同数の演算器を有し、サ
   ーチウインドウデータ転送保持手段のフィールド候補ブ
   ロックと同数のレジスタユニットのそれぞれに保持され
   たサーチウインドウの画素データを各演算器に入力する
   とともに、現画像ブロックデータ出力手段から現画像フ
   ィールドブロックの画素データを各演算器に入力し、各
   演算器に、現画像第１セグメントブロックと各第１セグ
   メント候補ブロックとの差を表わす第１セグメントブロ
   ックディストーションおよび現画像第２セグメントブロ
   ックと各第２セグメント候補ブロックとの差を表わす第
   ２セグメントブロックディストーションを時分割演算さ
   せるセグメントブロックディストーション算出手段と、 該セグメントブロックディストーション算出手段により
   算出された各第１セグメントブロックディストーション
   および各第２セグメントブロックディストーションを加
   算することにより、現画像フィールドブロックと各フィ
   ールド候補ブロックとの差を表わすフィールドブロック
   ディストーションを算出するフィールドブロックディス
   トーション算出手段と、 セグメントブロックディストーション算出手段により算
   出された第１セグメントブロックディストーションのう
   ちの最小の第１セグメントブロックディストーションを
   検出して、該最小の第１セグメントブロックディストー
   ションに対応する第１セグメント候補ブロック、並び
   に、セグメントブロックディストーション算出手段によ
   り算出された第２セグメントブロックディストーション
   のうちの最小の第２セグメントブロックディストーショ
   ンを検出して、該最小の第２セグメントブロックディス
   トーションに対応する第２セグメント候補ブロックを特
   定するセグメントブロック特定手段と、 フィールドブロックディストーション算出手段により算
   出されたフィールドブロックディストーションのうちの
   最小のフィールドブロックディストーションを検出し
   て、該最小のフィールドブロックディストーションに対
   応するフィールド候補ブロックを特定するフィールドブ
   ロック特定手段と、を有することを特徴とする動きベク
   トル探索装置。
2. 【請求項２】請求項１記載の動きベクトル探索装置にお
   いて、 前記サーチウインドウデータ転送保持手段の各レジスタ
   ユニットが、 入力端子および出力端子を有し、他のレジスタユニット
   から画素データを入力端子を通して入力して出力端子を
   通して出力する第１フリップフロップと、入力端子およ
   び出力端子を有し、第１フリップロップから画素データ
   を入力端子を通して入力して出力端子を通して他のレジ
   スタユニットに画素データを出力する第２フリップフロ
   ップと、からなり、 前記セグメントブロックディストーション算出手段の各
   演算器が、 前記レジスタユニットの第２フリップフロップから画素
   データを入力して、互いに位置的に対応する現画像第１
   セグメントブロックの画素データと第１セグメント候補
   ブロックの画素データとの差を表わす第１局所ディスト
   ーション、並びに、互いに位置的に対応する現画像第２
   セグメントブロックの画素データと第２セグメント候補
   ブロックの画素データとの差を表わす第２局所ディスト
   ーションを算出する局所ディストーション算出ユニット
   と、 局所ディストーション算出ユニットにより算出された第
   １セグメント候補ブロックに対応する第１局所ディスト
   ーションの総和を算出して、前記第１セグメントブロッ
   クディストーションを算出するとともに、局所ディスト
   ーション算出ユニットにより算出された第２セグメント
   候補ブロックに対応する第２局所ディストーションの総
   和を算出して、前記第２セグメントブロックディストー
   ションを算出する局所ディストーション総和ユニット
   と、を有し、 該局所ディストーション総和ユニットが、第１、第２入
   力端子および出力端子を有し、第１および第２入力端子
   に入力されたデータを加算し、出力端子を通して出力す
   る加算器と、入力端子および出力端子を有し、加算器か
   らデータを入力端子を通して入力して、出力端子を通し
   て出力する第１フリップフロップと、入力端子および出
   力端子を有し、第１フリップフロップからデータを入力
   端子を通して入力して出力端子を通して出力する第２フ
   リップフロップと、を有し、 局所ディストーション総和ユニットの加算器が、局所デ
   ィストーション算出ユニットから第１および第２局所デ
   ィストーションを第１入力端子を通して入力するととも
   に、局所ディストーション総和ユニットの第２フリップ
   フロップからデータを第２入力端子を通して入力し、 全ての前記レジスタユニットの第１および第２フリップ
   フロップ、並びに、全ての前記局所ディストーション総
   和ユニットの第１および第２フリップフロップが、同じ
   クロックパルスにより動作することを特徴とする動きベ
   クトル探索装置。
3. 【請求項３】請求項２記載の動きベクトル探索装置にお
   いて、 前記セグメントブロックディストーション算出手段の各
   演算器が、 局所ディストーション総和ユニットにより算出された第
   １および第２セグメントブロックディストーションをそ
   れぞれフィールドブロックディストーション算出手段に
   転送するとともに、セグメントブロック特定手段に転送
   するディストーション転送ユニットを有し、 該ディストーション転送ユニットが、入力端子および出
   力端子を有して、局所ディストーション総和ユニットに
   より算出された第１および第２セグメントブロックディ
   ストーションを入力端子を通して入力して、出力端子を
   通して出力する第１フリップフロップと、入力端子およ
   び出力端子を有して、第１フリップフロップから第１お
   よび第２セグメントブロックディストーションを入力端
   子を通して入力して、フィールドブロックディストーシ
   ョン算出手段に出力端子を通して出力するとともに、セ
   グメントブロック特定手段に出力端子を通して出力する
   第２フリップフロップと、を有し、 全ての前記レジスタユニットの第１および第２フリップ
   フロップ、全ての前記局所ディストーション総和ユニッ
   トの第１および第２フリップフロップ、並びに、全ての
   前記ディストーション転送ユニットの第１および第２フ
   リップフロップが、同じクロックパルスにより動作する
   ことを特徴とする動きベクトル探索装置。
4. 【請求項４】請求項１記載の動きベクトル探索装置にお
   いて、 前記フィールドブロックディストーション算出手段が、 前記サーチウインドウ内で垂直方向に並んだフィールド
   候補ブロックと同数設けられ、セグメントブロックディ
   ストーション算出手段から、該フィールド候補ブロック
   の第１セグメント候補ブロックに対応する第１セグメン
   トブロックディストーションをそれぞれ入力して、同時
   に保持するフリップフロップと、 該フリップフロップと同数設けられ、サーチウインドウ
   内で垂直方向に並んだフィールド候補ブロックの第２セ
   グメント候補ブロックに対応する第２セグメントブロッ
   クディストーションをそれぞれ入力するとともに、フィ
   ールドブロックディストーション算出手段の各フリップ
   フロップに保持された第１セグメントブロックディスト
   ーションを入力して、入力された第１セグメントディス
   トーションと第２セグメントディストーションを加算し
   て、フィールドブロックディストーションを算出する加
   算器と、を有することを特徴とする動きベクトル探索装
   置。
5. 【請求項５】請求項１記載の動きベクトル探索装置にお
   いて、 前記フィールドブロックディストーション算出手段が、 前記サーチウインドウ内で水平方向に並んだフィールド
   候補ブロックと同数設けられ、セグメントブロックディ
   ストーション算出手段から、該フィールド候補ブロック
   の第１セグメント候補ブロックに対応する第１セグメン
   トブロックディストーションをそれぞれ入力して、同時
   に保持するフリップフロップと、 該フリップフロップと同数設けられ、サーチウインドウ
   内で水平方向に並んだフィールド候補ブロックの第２セ
   グメント候補ブロックに対応する第２セグメントブロッ
   クディストーションをそれぞれ入力するとともに、フィ
   ールドブロックディストーション算出手段の各フリップ
   フロップに保持された第１セグメントブロックディスト
   ーションを入力して、入力された第１セグメントディス
   トーションと第２セグメントディストーションを加算し
   て、フィールドブロックディストーションを算出する加
   算器と、を有することを特徴とする動きベクトル探索装
   置。
6. 【請求項６】請求項１記載の動きベクトル探索装置にお
   いて、 前記セグメントブロック特定手段が、 セグメントブロックディストーション算出手段から、前
   記サーチウインドウ内で垂直方向に一列に並んだ第１セ
   グメント候補ブロックに対応する第１セグメントブロッ
   クディストーションを、最も外側の列から同時に入力す
   るとともに、次いで、前記サーチウインドウ内で垂直方
   向に一列に並んだ第２セグメント候補ブロックに対応す
   る第２セグメントディストーションを、最も外側の列か
   ら同時に入力し、サーチウインドウ内の全ての第１およ
   び第２セグメントブロックディストーションが入力され
   るまで、前記入力動作を繰り返し、第１セグメントブロ
   ックディストーションのうちの最小の第１セグメントブ
   ロックディストーション、並びに、第２セグメントブロ
   ックディストーションのうちの最小の第２セグメントブ
   ロックディストーションを検出することを特徴とする動
   きベクトル探索装置。
7. 【請求項７】請求項１記載の動きベクトル探索装置にお
   いて、 前記セグメントブロック特定手段が、 セグメントブロックディストーション算出手段から、前
   記サーチウインドウ内で水平方向に一列に並んだ第１セ
   グメント候補ブロックに対応する第１セグメントブロッ
   クディストーションを、最も外側の列から同時に入力す
   るとともに、次いで、前記サーチウインドウ内で水平方
   向に一列に並んだ第２セグメント候補ブロックに対応す
   る第２セグメントディストーションを、最も外側の列か
   ら同時に入力し、サーチウインドウ内の全ての第１およ
   び第２セグメントブロックディストーションが入力され
   るまで、前記入力動作を繰り返し、第１セグメントブロ
   ックディストーションのうちの最小の第１セグメントブ
   ロックディストーション、並びに、第２セグメントブロ
   ックディストーションのうちの最小の第２セグメントブ
   ロックディストーションを検出することを特徴とする動
   きベクトル探索装置。
8. 【請求項８】請求項１記載の動きベクトル探索装置にお
   いて、 前記現画像フィールドブロックが上下のブロックからな
   り、前記現画像第１セグメントブロックおよび前記現画
   像第２セグメントブロックが、該現画像フィールドブロ
   ックの上側のブロックおよび下側のブロックからなるこ
   とを特徴とする動きベクトル探索装置。
9. 【請求項９】請求項１記載の動きベクトル探索装置にお
   いて、 前記現画像フィールドブロックが左右のブロックからな
   り、前記現画像第１セグメントブロックおよび前記現画
   像第２セグメントブロックが、該現画像フィールドブロ
   ックの左側のブロックおよび右側のブロックからなるこ
   とを特徴とする動きベクトル探索装置。
10. 【請求項１０】請求項１記載の動きベクトル探索装置に
    おいて、 Ｈ、Ｌ、ＮおよびＭを自然数とし、前記現画像フィール
    ドブロックが、（Ｎ×２）行Ｍ列の画素からなり、該現
    画像フィールドブロックの前記現画像第１セグメントブ
    ロックが、Ｎ行Ｍ列の画素からなり、前記現画像第２セ
    グメントブロックが、Ｎ行Ｍ列の画素からなるととも
    に、前記サーチウインドウが、（Ｈ＋Ｎ）行Ｌ列の画素
    からなり、該サーチウインドウの前記フィールド候補ブ
    ロックが、（Ｎ×２）行Ｍ列画素からなり、該フィール
    ド候補ブロックの前記第１セグメント候補ブロックが、
    Ｎ行Ｍ列の画素からなり、前記第２セグメント候補ブロ
    ックが、Ｎ行Ｍ列の画素からなる動きベクトル探索装置
    であって、 前記サーチウインドウデータ転送保持手段の複数のレジ
    スタユニットが、（Ｈ−Ｎ＋２）行（Ｌ−Ｍ＋２）列の
    マトリックス状に想像上配置されるものとし、１行目か
    ら（Ｈ−Ｎ＋１）行目までの１列目から（Ｌ−Ｍ＋１）
    行目の｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個のレジス
    タユニットを転送レジスタユニットとし、（Ｈ−Ｎ＋
    ２）行目の１列目から（Ｌ−Ｍ＋１）列目の（Ｌ−Ｍ＋
    １）個のレジスタユニットをサイドレジスタユニットと
    し、（Ｌ−Ｍ＋２）列目の全てのレジスタユニットを入
    力レジスタユニットとするとき、 ｎを（Ｈ−Ｎ＋１）以下の自然数、ｍを（Ｌ−Ｍ＋１）
    以下の自然数とし、 （Ｌ−Ｍ＋１）列目の各転送レジスタユニットと（Ｌ−
    Ｍ＋１）列目のサイドレジスタユニットとに、各入力レ
    ジスタユニットから互いに異なる第１セグメント候補ブ
    ロックの１画素分の画素データを転送させ、互いに異な
    る第２セグメント候補ブロックの１画素分の画素データ
    を続けて転送させる第１転送制御手段と、 該第１転送制御手段による画素データの転送動作に同期
    して、２列目以降のｍ列目の各転送レジスタユニットか
    ら（ｍ−１）列目の各転送レジスタユニットに、並び
    に、２列目以降のｍ列目のサイドレジスタユニットから
    （ｍ−１）列目のサイドユニットに、第１セグメント候
    補ブロックの１画素分の画素データを転送させ、第２セ
    グメント候補ブロックの１画素分の画素データを続けて
    転送させる第２転送制御手段と、 演算器に接続された転送レジスタユニットを含む列のみ
    の列数をカウントしたときの奇数番目の列を奇数列、偶
    数番目の列を偶数列と呼ぶものとして、 該第２転送制御手段による画素データの転送動作の後、
    奇数列のサイドレジスタユニットから同列の１行目の転
    送レジスタユニットに、奇数列の１行目から（Ｈ−Ｎ）
    行目までのｎ行目の転送レジスタユニットから同列の
    （ｎ＋１）行目の転送レジスタユニットに、並びに、奇
    数列の（Ｈ−Ｎ＋１）行目の転送レジスタユニットから
    同列のサイドレジスタユニットに、第１セグメント候補
    ブロックの１画素分の画素データを転送させ、第２セグ
    メント候補ブロックの１画素分の画素データを続けて転
    送させる第３転送制御手段と、 該第３転送制御手段による画素データの転送動作に同期
    して、偶数列のサイドレジスタユニットから同列の（Ｈ
    −Ｎ＋１）行目の転送レジスタユニットに、偶数列の
    （Ｈ−Ｎ＋１）行目から２行目までのｎ行目のレジスタ
    ユニットから同列の（ｎ−１）行目の転送レジスタユニ
    ットに、並びに、偶数列の１行目の転送レジスタユニッ
    トから同列のサイドレジスタユニットに、第１セグメン
    ト候補ブロックの１画素分の画素データを転送させ、第
    ２セグメント候補ブロックの１画素分の画素データを続
    けて転送させる第４転送制御手段と、 第１転送制御手段による画素データの転送動作から第４
    転送制御手段による画素データの転送動作までを繰り返
    させる第５転送制御手段と、 ｎ行目の転送レジスタユニットに接続された演算器をｎ
    行目の演算器、ｍ列目の転送レジスタユニットに接続さ
    れた演算器をｍ列目の演算器と呼ぶとすると、 １列目の演算器に前記第１セグメント候補ブロックの画
    素データが初めて転送されるタイミングに同期して、奇
    数列の各演算器に前記現画像第１セグメントブロックの
    １画素分の画素データを入力し、１列目の演算器に前記
    第２セグメント候補ブロックの画素データが初めて転送
    されるタイミングに同期して、奇数列の各演算器に前記
    現画像第２セグメントブロックの１画素分の画素データ
    を入力し、以後、第２転送制御手段および第３転送制御
    手段による画素データの転送タイミングに同期して奇数
    列の各演算器に、前記現画像第１セグメントブロックお
    よび現画像第２セグメントブロックの全ての画素データ
    が入力されるまで、現画像ブロックデータ出力ユニット
    から１画素分づつ続けて画素データを転送させる第６転
    送制御手段と、 １列目の演算器に前記第１セグメント候補ブロックの画
    素データが初めて転送されるタイミングに同期して、偶
    数列の各演算器に、前記第６転送制御手段により奇数列
    の各演算器に最初に入力された画素データとは異なる前
    記現画像第１セグメントブロックの１画素分の画素デー
    タを入力し、１列目の演算器に前記第２セグメント候補
    ブロックの画素データが初めて転送されるタイミングに
    同期して、偶数列の各演算器に、前記第６転送制御手段
    により奇数列の各演算器に最初に入力された画素データ
    とは異なる前記現画像第２セグメントブロックの１画素
    分の画素データを入力し、以後、第２転送制御手段およ
    び第４転送制御手段による画素データの転送タイミング
    に同期して偶数列の各演算器に、前記現画像第１セグメ
    ントブロックおよび現画像第２セグメントブロックの全
    ての画素データが入力されるまで、現画像ブロックデー
    タ出力ユニットから１画素分づつ続けて画素データを転
    送させる第７転送制御手段と、 前記各演算器に、第６転送制御手段および第７転送制御
    手段により入力された現画像第１セグメントブロックの
    画素データと第６転送制御手段および第７転送制御手段
    による画素データの転送タイミングに同期して入力され
    た第１セグメント候補ブロックの画素データとに基づい
    て、前記各第１セグメントブロックディストーションを
    算出させるとともに、 第６転送制御手段および第７転送制御手段により入力さ
    れた現画像第２セグメントブロックの画素データと第６
    転送制御手段および第７転送制御手段による画素データ
    の転送タイミングに同期して入力された第２セグメント
    候補ブロックの画素データとに基づいて、前記各第２セ
    グメントブロックディストーションを算出させるディス
    トーション算出制御手段と、を有することを特徴とする
    動きベクトル探索装置。
11. 【請求項１１】請求項１０記載の動きベクトル探索装置
    において、 前記レジスタユニットの各転送レジスタユニット、サイ
    ドレジスタユニットおよび入力レジスタユニットが、入
    力端子および出力端子を有し、画素データを入力端子を
    通して入力して出力端子を通して出力する第１フリップ
    フロップと、入力端子および出力端子を有し、第１フリ
    ップフロップから画素データを入力端子を通して入力し
    て出力端子を通して出力する第２フリップフロップと、
    を有することを特徴とする動きベクトル探索装置。
12. 【請求項１２】請求項１０記載の動きベクトル探索装置
    において、 前記セグメントブロックディストーション算出手段が、
    ｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の演算器からな
    ることを特徴とする動きベクトル探索装置。
13. 【請求項１３】請求項１０記載の動きベクトル探索装置
    において、 前記サイドレジスタユニットが、各列の１行目の転送レ
    ジスタユニットに電気的に接続された第１サイドレジス
    タグループと、各列の（Ｈ−Ｎ＋１）行目の転送レジス
    タユニットに電気的に接続された第２サイドレジスタグ
    ループに分類され、 第１サイドレジスタグループの各サイドレジスタユニッ
    トが、画素データを入力して一時的に保持し出力する直
    列に互いに電気的に接続された（Ｎ−１）個のレジスタ
    からなり、 第２サイドレジスタグループの各サイドレジスタユニッ
    トが、画素データを入力して一時的に保持し出力する直
    列に互いに電気的に接続された（Ｎ−１）個のレジスタ
    からなることを特徴とする動きベクトル探索装置。
14. 【請求項１４】請求項１０記載の動きベクトル探索装置
    において、 前記各サイドレジスタユニットが、画素データを入力し
    て一時的に保持し出力する直列に互いに電気的に接続さ
    れた（Ｎ−１）個のレジスタからなることを特徴とする
    動きベクトル探索装置。
15. 【請求項１５】請求項１０記載の動きベクトル探索装置
    において、 前記現画像ブロックデータ出力手段が、現画像第１セグ
    メントブロックおよび現画像第２セグメントブロック内
    の各列の画素データをそれぞれ第１行目から第Ｎ行目ま
    で昇順に入力する動作を、第１列から第Ｍ列まで昇順に
    実行し、 入力した現画像第１セグメントブロックおよび現画像第
    ２セグメントブロックの各列の画素データをそれぞれ行
    の昇順に出力する動作を列の昇順に実行すると同時に、
    各列の画素データを行の降順に出力する動作を列の昇順
    に実行することを特徴とする動きベクトル探索装置。
16. 【請求項１６】請求項１５記載の動きベクトル探索装置
    において、 前記現画像ブロックデータ出力手段が、直列に互いに電
    気的に接続された（Ｎ＋１）個のレジスタユニットを有
    する第１現画像ブロックデータ出力ユニットと、直列に
    互いに電気的に接続されたＮ個のレジスタユニットを有
    する第２現画像ブロックデータ出力ユニットと、からな
    り、 第１現画像ブロックデータ出力ユニットのレジスタユニ
    ットのうちの一端のレジスタユニットの出力端子が偶数
    列の各演算器に電気的に接続され、第１現画像ブロック
    データ出力ユニットの他のレジスタユニットの出力端子
    が第２現画像ブロックデータ出力ユニットの各レジスタ
    ユニットの入力端子に電気的に接続され、 第２現画像ブロックデータ出力ユニットのレジスタユニ
    ットのうちの一端のレジスタユニットの出力端子が奇数
    列の各演算器に電気的に接続され、 第１現画像ブロックデータ出力ユニットの出力端子から
    現画像第１セグメントブロックおよび現画像第２セグメ
    ントブロック内の各列の画素データを行の昇順に出力す
    る動作を列の昇順に実行すると同時に、第２現画像ブロ
    ックデータ出力ユニットの出力端子から現画像第１セグ
    メントブロックおよび現画像第２セグメントブロック内
    の各列の画素データを行の降順に出力する動作を列の昇
    順に実行することを特徴とする動きベクトル探索装置。
17. 【請求項１７】請求項１６記載の動きベクトル探索装置
    において、 前記第１現画像ブロックデータ出力ユニットおよび前記
    第２現画像ブロックデータ出力ユニットの各レジスタユ
    ニットが、 入力端子および出力端子を有し、画素データを入力端子
    を通して入力して出力端子を通して出力する第１フリッ
    プフロップと、入力端子および出力端子を有し、第１フ
    リップフロップから画素データを入力端子を通して入力
    して出力端子を通して出力する第２フリップフロップ
    と、を有することを特徴とする動きベクトル探索装置。
18. 【請求項１８】請求項１０記載の動きベクトル探索装置
    において、 前記セグメントブロックディストーション算出手段の各
    演算器と、該演算器と同数のサーチウインドウデータ転
    送保持手段の前記各転送レジスタユニットとによって、
    それぞれプロセッサエレメントが構成されることを特徴
    とする動きベクトル探索装置。
19. 【請求項１９】請求項１０記載の動きベクトル探索装置
    において、 前記セグメントブロックディストーション算出手段の各
    演算器が転送レジスタユニットに接続され、それぞれに
    接続されている各転送レジスタユニットとともにマトリ
    ックス状に配置されるものとするとき、 それぞれの行の一端に位置する演算器が、前記フィール
    ドブロックディストーション算出手段および前記セグメ
    ントブロック特定手段に第１セグメントブロックディス
    トーションを出力するとともに、第２セグメントブロッ
    クディストーションを出力し、 各演算器が第１セグメントブロックディストーションお
    よび第２セグメントブロックディストーションの算出を
    終了した後、フィールドブロックディストーション算出
    手段およびセグメントブロック特定手段に各ディストー
    ションを出力する各演算器からフィールドブロックディ
    ストーション算出手段およびセグメントブロック特定手
    段にディストーションを転送するとともに、フィールド
    ブロックディストーション算出手段およびセグメントブ
    ロック特定手段に各ディストーションを出力する各演算
    器に向けてその他の各演算器から、それぞれ隣の列の各
    演算器に各ディストーションを転送させ、 さらに、全ての演算器で算出されたディストーションが
    フィールドブロックディストーション算出手段およびセ
    グメントブロック特定手段に転送されるまで、前記ディ
    ストーションの転送動作を繰り返すことを特徴とする動
    きベクトル探索装置。
20. 【請求項２０】請求項１０記載の動きベクトル探索装置
    において、 前記セグメントブロックディストーション算出手段の各
    演算器が転送レジスタユニットに接続され、それぞれに
    接続されている各転送レジスタユニットとともにマトリ
    ックス状に配置されるものとするとき、 それぞれの列の一端に位置する演算器が、前記フィール
    ドブロックディストーション算出手段および前記セグメ
    ントブロック特定手段に第１セグメントブロックディス
    トーションを出力するとともに、第２セグメントブロッ
    クディストーションを出力し、 各演算器が第１セグメントブロックディストーションお
    よび第２セグメントブロックディストーションの算出を
    終了した後、フィールドブロックディストーション算出
    手段およびセグメントブロック特定手段に各ディストー
    ションを出力する各演算器からフィールドブロックディ
    ストーション算出手段およびセグメントブロック特定手
    段にディストーションを転送するとともに、フィールド
    ブロックディストーション算出手段およびセグメントブ
    ロック特定手段に各ディストーションを出力する各演算
    器に向けてその他の各演算器から、それぞれ隣の行の各
    演算器に各ディストーションを転送させ、 さらに、全ての演算器で算出されたディストーションが
    フィールドブロックディストーション算出手段およびセ
    グメントブロック特定手段に転送されるまで、前記ディ
    ストーションの転送動作を繰り返すことを特徴とする動
    きベクトル探索装置。
21. 【請求項２１】請求項１０記載の動きベクトル探索装置
    において、 前記現画像フィールドブロックを第１現画像フィールド
    ブロックと呼ぶとともに、前記サーチウインドウを第１
    サーチウインドウと呼び、該第１現画像フィールドブロ
    ックに対して列方向に隣接するもう一つの現画像フィー
    ルドブロックを第２現画像フィールドブロックと呼ぶと
    ともに、該第１サーチウインドウからＭ画素分だけ列方
    向にずれたもう一つのサーチウインドウを第２サーチウ
    インドウと呼ぶとするとき、 前記サーチウインドウデータ出力手段が、第１サーチウ
    インドウの範囲を越えて、第２サーチウインドウの範囲
    の画素データまで入力レジスタユニットに出力させると
    ともに、現画像ブロックデータ出力手段が、第１現画像
    フィールドブロックの画素データを転送後、第１現画像
    フィールドブロックを、第２現画像フィールドブロック
    に置き換えて、第２現画像フィールドブロックの画素デ
    ータを転送させる前記第６転送制御手段および第７転送
    制御手段を繰り返し動作させ、 前記セグメントブロックディストーション算出手段によ
    る前記第２サーチウインドウに対応するディストーショ
    ンの算出が終了する前に、前記第１サーチウインドウに
    対応するディストーションの転送動作が終了することを
    特徴とする動きベクトル探索装置。