JP3115511B2 - 動きベクトル探索装置 - Google Patents
動きベクトル探索装置Info
- Publication number
- JP3115511B2 JP3115511B2 JP17707895A JP17707895A JP3115511B2 JP 3115511 B2 JP3115511 B2 JP 3115511B2 JP 17707895 A JP17707895 A JP 17707895A JP 17707895 A JP17707895 A JP 17707895A JP 3115511 B2 JP3115511 B2 JP 3115511B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- distortion
- block
- integer
- pixel block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル動画像
の圧縮における動きベクトル探索装置に関するものであ
る。
の圧縮における動きベクトル探索装置に関するものであ
る。
【０００２】
【従来の技術】図２７にはディジタル動画像のデータ量
を圧縮するために用いるフレーム間予測の概念が示さ
れ、同図（ａ）には、前符号化画像Ａ（ｔ＝ｔ０）から
（ｃ）に示す現符号化画像Ｃ（ｔ＝ｔ１）を予測してい
る。前符号化画像Ａから現符号化画像Ｃを直接予測する
フレーム間予測と、動きベクトルを用いた前符号化画像
Ａの平行移動画像から現符号化画像Ｃを予測する動き補
償フレーム間予測がある。この動き補償予測では、同図
（ｂ）に示すように、破線で示した位置の前符号化画像
Ａから、実線で示した現符号化画像Ｃの位置を予測し動
きベクトルＭＶを得て、この動きベクトルＭＶを用いて
予測を行い、（ｃ）に示す現符号化画像Ｃを得ている。
この動き補償フレーム間予測を用いることによって、フ
レーム間予測のみに比べて一般にそのデータ量を大幅に
圧縮できる。
を圧縮するために用いるフレーム間予測の概念が示さ
れ、同図（ａ）には、前符号化画像Ａ（ｔ＝ｔ０）から
（ｃ）に示す現符号化画像Ｃ（ｔ＝ｔ１）を予測してい
る。前符号化画像Ａから現符号化画像Ｃを直接予測する
フレーム間予測と、動きベクトルを用いた前符号化画像
Ａの平行移動画像から現符号化画像Ｃを予測する動き補
償フレーム間予測がある。この動き補償予測では、同図
（ｂ）に示すように、破線で示した位置の前符号化画像
Ａから、実線で示した現符号化画像Ｃの位置を予測し動
きベクトルＭＶを得て、この動きベクトルＭＶを用いて
予測を行い、（ｃ）に示す現符号化画像Ｃを得ている。
この動き補償フレーム間予測を用いることによって、フ
レーム間予測のみに比べて一般にそのデータ量を大幅に
圧縮できる。
【０００３】動画像を圧縮して符号化する国際標準方式
であるＩＴＵ−Ｔ Ｈ．２６１のような動き補償予測符
号化装置では、図２８のように入力される現画像をまず
ブロック状に分割し、前符号化画像Ａ中からの最適な予
測ブロックＢＢに対し平行移動量を計算し、この移動量
を動きベクトルＭＶとして符号化し、この動きベクトル
ＭＶで示された位置にある前符号化画像Ａの予測ブロッ
クＢＢと現画像Ｂの符号化ブロックＢＰとの差分を符号
化することにより圧縮効率を高めている。図２８中のＷ
は、サーチウィンドウを示す。
であるＩＴＵ−Ｔ Ｈ．２６１のような動き補償予測符
号化装置では、図２８のように入力される現画像をまず
ブロック状に分割し、前符号化画像Ａ中からの最適な予
測ブロックＢＢに対し平行移動量を計算し、この移動量
を動きベクトルＭＶとして符号化し、この動きベクトル
ＭＶで示された位置にある前符号化画像Ａの予測ブロッ
クＢＢと現画像Ｂの符号化ブロックＢＰとの差分を符号
化することにより圧縮効率を高めている。図２８中のＷ
は、サーチウィンドウを示す。
【０００４】さらに国際標準方式であるＩＳＯ／ＩＥＣ
１１１７２−２および現在標準化が行われているＩＳ
Ｏ／ＩＥＣ １３８１８−２（以下、両者をＭＰＥＧと
呼ぶ）では、上記方式に加えて、図２９に示すように、
前符号化画像Ａ（図２８）の整理画素ｂ０，０、ｂ１，
０、ｂ０，１、ｂ１，１から１／２画素Ｈｈ，Ｈｄ，Ｈ
ｖを得て１／２画素精度の画像を生成し、これに対し動
きベクトルＭＶを探索することにより、さらに予測精度
を高めている。
１１１７２−２および現在標準化が行われているＩＳ
Ｏ／ＩＥＣ １３８１８−２（以下、両者をＭＰＥＧと
呼ぶ）では、上記方式に加えて、図２９に示すように、
前符号化画像Ａ（図２８）の整理画素ｂ０，０、ｂ１，
０、ｂ０，１、ｂ１，１から１／２画素Ｈｈ，Ｈｄ，Ｈ
ｖを得て１／２画素精度の画像を生成し、これに対し動
きベクトルＭＶを探索することにより、さらに予測精度
を高めている。
【０００５】この動きベクトルＭＶを検出する手法に
は、多くの技術が存在するが、その中で最も一般的な方
法は、連続するフレーム間のある大きさの画素ブロック
毎の処理を基本としたものであり、ブロック・マッチン
グ法と呼ばれている。ブロック・マッチング法では、図
２８に示す現画像Ｂにおける参照ブロック（現符号化ブ
ロックＢＰ）は前符号化画像ＡのサーチウィンドウＷに
囲まれた領域に含まれる同じ大きさの候補ブロック（予
測ブロックＢＢ）との算術演算結果同士の算術的比較に
より探索される。そのフレーム間の比較に使用する算術
演算結果は、ディストーションと呼ばれ、２つのブロッ
クの類似性の単位として使用される。最も小さいディス
トーション値を持つ候補ブロックは、最良のマッチング
を示すものであり、それを参照ブロックＢＰと関連づけ
る動きベクトルＭＶとにより、動き予測を行う。探索す
るサーチウィンドウ内に含まれる可能な全てのブロック
が参照ブロックＢＰと逐次比較されるとき、このプロセ
スは全点探索法（フル・サーチ・ブロック・マッチング
法）と呼ばれる。
は、多くの技術が存在するが、その中で最も一般的な方
法は、連続するフレーム間のある大きさの画素ブロック
毎の処理を基本としたものであり、ブロック・マッチン
グ法と呼ばれている。ブロック・マッチング法では、図
２８に示す現画像Ｂにおける参照ブロック（現符号化ブ
ロックＢＰ）は前符号化画像ＡのサーチウィンドウＷに
囲まれた領域に含まれる同じ大きさの候補ブロック（予
測ブロックＢＢ）との算術演算結果同士の算術的比較に
より探索される。そのフレーム間の比較に使用する算術
演算結果は、ディストーションと呼ばれ、２つのブロッ
クの類似性の単位として使用される。最も小さいディス
トーション値を持つ候補ブロックは、最良のマッチング
を示すものであり、それを参照ブロックＢＰと関連づけ
る動きベクトルＭＶとにより、動き予測を行う。探索す
るサーチウィンドウ内に含まれる可能な全てのブロック
が参照ブロックＢＰと逐次比較されるとき、このプロセ
スは全点探索法（フル・サーチ・ブロック・マッチング
法）と呼ばれる。
【０００６】図３０には、ブロック・マッチング法にお
けるブロックの関係が示されている。同図（ａ）は、探
索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）に対する
サーチウィンドウＷ（ｘ；０〜Ｋ−１，ｙ；０〜Ｈ−
１）と現符号化ブロックＢＰ（水平サイズ；Ｍ，垂直サ
イズ；Ｎ）の関係が示され、同図（ｂ）には、サーチウ
ィンドウＷ内の候補ブロックＢＢの画素の位置と現符号
化ブロックＢＰの画素の位置の関係が示されている。
けるブロックの関係が示されている。同図（ａ）は、探
索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）に対する
サーチウィンドウＷ（ｘ；０〜Ｋ−１，ｙ；０〜Ｈ−
１）と現符号化ブロックＢＰ（水平サイズ；Ｍ，垂直サ
イズ；Ｎ）の関係が示され、同図（ｂ）には、サーチウ
ィンドウＷ内の候補ブロックＢＢの画素の位置と現符号
化ブロックＢＰの画素の位置の関係が示されている。
【０００７】図３０では、（ｂ）の現符号化ブロックＢ
Ｐと、（ｂ）のサーチウィンドウＷ内に破線で示す候補
ブロックＢＢのブロック間累積誤差値であるディストー
ションＤ（ｋ，ｈ）は下記のように表される。
Ｐと、（ｂ）のサーチウィンドウＷ内に破線で示す候補
ブロックＢＢのブロック間累積誤差値であるディストー
ションＤ（ｋ，ｈ）は下記のように表される。
【０００８】
【数１】
【０００９】ただし、ａ，ｂはそれぞれＢＰ，ＢＢ内の
画素値であり、最初のΣはｍ＝０からＭ−１までの加算
を表し、次のΣはｎ＝０からＮ−１までの加算を表して
いる。‖‖は、ディストーションを演算するためのノル
ムを示しており、ｄ（ｋ，ｈ）は局所ディストーション
を示している。このノルム演算の内、絶対値演算と２乗
演算が最も一般的に使用される。その中で誤差絶対値和
は、その計算の複雑さと効率の点で、良いトレードオフ
を提供するから最も頻繁に用いられる。
画素値であり、最初のΣはｍ＝０からＭ−１までの加算
を表し、次のΣはｎ＝０からＮ−１までの加算を表して
いる。‖‖は、ディストーションを演算するためのノル
ムを示しており、ｄ（ｋ，ｈ）は局所ディストーション
を示している。このノルム演算の内、絶対値演算と２乗
演算が最も一般的に使用される。その中で誤差絶対値和
は、その計算の複雑さと効率の点で、良いトレードオフ
を提供するから最も頻繁に用いられる。
【００１０】全点探索法の場合、このディストーション
を探索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）の全
ての点で算出し、その中から一番小さい値を持つ点をそ
の動きベクトルＭＶとする。また、１／２画素精度の探
索は、図２９に示すように、サーチウィンドウＷ内の整
数画素ｂ０，０、ｂ１，０、ｂ０，１、ｂ１，１から水
平方向と垂直方向と対角方向に１／２画素Ｈｈ，Ｈｖ，
Ｈｄを生成し、この生成した１／２画素Ｈｈ，Ｈｖ，Ｈ
ｄに対し、探索を行う。このため、整数画素ｂ０，０、
ｂ１，０、ｂ０，１、ｂ１，１のみの探索に比べて、４
倍の画素について探索を行わなければならない。
を探索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）の全
ての点で算出し、その中から一番小さい値を持つ点をそ
の動きベクトルＭＶとする。また、１／２画素精度の探
索は、図２９に示すように、サーチウィンドウＷ内の整
数画素ｂ０，０、ｂ１，０、ｂ０，１、ｂ１，１から水
平方向と垂直方向と対角方向に１／２画素Ｈｈ，Ｈｖ，
Ｈｄを生成し、この生成した１／２画素Ｈｈ，Ｈｖ，Ｈ
ｄに対し、探索を行う。このため、整数画素ｂ０，０、
ｂ１，０、ｂ０，１、ｂ１，１のみの探索に比べて、４
倍の画素について探索を行わなければならない。
【００１１】この１／２画素精度の探索は、従来、図３
１で示される様に１つの動きベクトル探索器ＭＥＰを使
用し、整数画素データであるサーチウィンドウデータを
１／２画素生成部Ｈ，Ｖ，Ｄに加え、セレクタＳＥＬに
探索フェーズ信号を入れ、整数画素の符号化ブロックデ
ータと得られた１／２画素の符号化ブロックデータを用
いて時分割で整数画素の探索と、また各１／２画素の位
置の探索を行っていた。
１で示される様に１つの動きベクトル探索器ＭＥＰを使
用し、整数画素データであるサーチウィンドウデータを
１／２画素生成部Ｈ，Ｖ，Ｄに加え、セレクタＳＥＬに
探索フェーズ信号を入れ、整数画素の符号化ブロックデ
ータと得られた１／２画素の符号化ブロックデータを用
いて時分割で整数画素の探索と、また各１／２画素の位
置の探索を行っていた。
【００１２】また、図３２で示すように整数画素と各１
／２画素に対し、それぞれに動きベクトル探索器ＭＥＰ
を配置し（図３２では４個）、並列処理を行い探索を行
っていた。なお、ＭＩＮは最小値検出部である。図３３
は、従来例で使用されていたブロードキャスト型の全点
探索法を使用した動きベクトル探索器ＭＥＰの例である
（特開平２−２１３２９１号公報参照）。この例では、
タイミング制御部ＴＩＭ，サイドレジスタＳＲ，入力レ
ジスタＩＲ，プロセッサ・エレメントである演算部Ｐ
Ｅ，最小値検出部ＭＶＤにより構成されている。
／２画素に対し、それぞれに動きベクトル探索器ＭＥＰ
を配置し（図３２では４個）、並列処理を行い探索を行
っていた。なお、ＭＩＮは最小値検出部である。図３３
は、従来例で使用されていたブロードキャスト型の全点
探索法を使用した動きベクトル探索器ＭＥＰの例である
（特開平２−２１３２９１号公報参照）。この例では、
タイミング制御部ＴＩＭ，サイドレジスタＳＲ，入力レ
ジスタＩＲ，プロセッサ・エレメントである演算部Ｐ
Ｅ，最小値検出部ＭＶＤにより構成されている。
【００１３】その動作は、サーチウィンドウデータ入力
線Ｓ０，Ｓ１より入力レジスタＩＲに入力されたサーチ
ウィンドウデータは上方向へ現符号化ブロックデータの
垂直方向サイズＮに対しＮ−１クロックシフトされ、次
に左方向へ１クロックシフトされ、次に下方向へＮ−１
クロックシフトされ、次にまた１クロック左方向へシフ
トされ、以下、上記動作が繰り返される。このサーチウ
ィンドウデータのシフトに合わせて現符号化ブロックデ
ータ入力線Ｒにより現符号化ブロックデータが入力され
各プロセッサエレメント（演算部）ＰＥに探索領域Ｅの
位置に対応したディストーションが算出され、このディ
ストーションは左方向にシフトされながら動きベクトル
検出部ＭＶＤで比較され、最小値をもつものを動きベク
トルとする。
線Ｓ０，Ｓ１より入力レジスタＩＲに入力されたサーチ
ウィンドウデータは上方向へ現符号化ブロックデータの
垂直方向サイズＮに対しＮ−１クロックシフトされ、次
に左方向へ１クロックシフトされ、次に下方向へＮ−１
クロックシフトされ、次にまた１クロック左方向へシフ
トされ、以下、上記動作が繰り返される。このサーチウ
ィンドウデータのシフトに合わせて現符号化ブロックデ
ータ入力線Ｒにより現符号化ブロックデータが入力され
各プロセッサエレメント（演算部）ＰＥに探索領域Ｅの
位置に対応したディストーションが算出され、このディ
ストーションは左方向にシフトされながら動きベクトル
検出部ＭＶＤで比較され、最小値をもつものを動きベク
トルとする。
【００１４】図３４は、図３３の演算部ＰＥの構成を示
す図である。図３４の（ａ）はチップの端子配置を示
し、図３４の（ｂ）は、演算部ＰＥの構成のブロック図
を示す。３入力セレクタＳＥＬ２，２入力セレクタＳＥ
Ｌ１，減算器ＳＵＢ，加算器ＡＤＤ，絶対値変換器ＡＢ
Ｓ，ＤフリップフロップＤにより構成されている。その
動作は、３入力セレクタＳＥＬ２により、サーチウィン
ドウデータのシフト方向，上，下，左方向（図３３にお
ける方向）が選択される。このサーチウィンドウデータ
はセレクタＳＥＬ２とＤフリップフロップＤを介し減算
器ＳＵＢの入力Ａに入力され、端子Ｘより入力される現
符号化ブロックデータと差分がとられる。この差分値デ
ータは絶対値変換器ＡＢＳにより絶対値に変換され次の
加算器ＡＤＤにより差分値データの累算が行われ、ディ
ストーションが得られる、この求められたディストーシ
ョンは２入力セレクタＳＥＬ１によりＤフリップフロッ
プＤに転送され、出力端子Ｄｏにより動きベクトル検出
部ＭＶＤに順次転送される。
す図である。図３４の（ａ）はチップの端子配置を示
し、図３４の（ｂ）は、演算部ＰＥの構成のブロック図
を示す。３入力セレクタＳＥＬ２，２入力セレクタＳＥ
Ｌ１，減算器ＳＵＢ，加算器ＡＤＤ，絶対値変換器ＡＢ
Ｓ，ＤフリップフロップＤにより構成されている。その
動作は、３入力セレクタＳＥＬ２により、サーチウィン
ドウデータのシフト方向，上，下，左方向（図３３にお
ける方向）が選択される。このサーチウィンドウデータ
はセレクタＳＥＬ２とＤフリップフロップＤを介し減算
器ＳＵＢの入力Ａに入力され、端子Ｘより入力される現
符号化ブロックデータと差分がとられる。この差分値デ
ータは絶対値変換器ＡＢＳにより絶対値に変換され次の
加算器ＡＤＤにより差分値データの累算が行われ、ディ
ストーションが得られる、この求められたディストーシ
ョンは２入力セレクタＳＥＬ１によりＤフリップフロッ
プＤに転送され、出力端子Ｄｏにより動きベクトル検出
部ＭＶＤに順次転送される。
【００１５】図３５は、従来例を示す他の例で、図３３
と同じように全点探索法を使用したフロー型の動きベク
トル探索器ＭＥＰの例である（論文ＩＥＥＥ Ｔｒａｎ
ｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔ ａｎｄ Ｓ
ｙｓｔｅｍｓ，Ｖｏｌ．３６，Ｎｏ．１０，０ｃｔ．１
９８９参照）。この例では、局所ディストーション算出
部ＡＤ，局所ディストーション累算部Ａ，動きベクトル
検出部ＭＶＤにより構成されている。局所ディストーシ
ョン累算器Ａは図１９のように構成される。
と同じように全点探索法を使用したフロー型の動きベク
トル探索器ＭＥＰの例である（論文ＩＥＥＥ Ｔｒａｎ
ｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔ ａｎｄ Ｓ
ｙｓｔｅｍｓ，Ｖｏｌ．３６，Ｎｏ．１０，０ｃｔ．１
９８９参照）。この例では、局所ディストーション算出
部ＡＤ，局所ディストーション累算部Ａ，動きベクトル
検出部ＭＶＤにより構成されている。局所ディストーシ
ョン累算器Ａは図１９のように構成される。
【００１６】図３６は、図３５の局所ディストーション
算出部ＡＤの構成を示す図である。図３６の（ａ）はチ
ップの端子配置を示し、図３６の（ｂ）は構成のブロッ
ク図を示す。減算器ＳＵＢ，加算器ＡＤＤ，絶対値変換
器ＡＢＳより構成されている。その動作は、各入力線Ｓ
０，Ｓ１，Ｓ２，Ｓ３よりサーチウィンドウデータが入
力され、順次左下方向にシフトされる。現符号化ブロッ
クデータはサーチウィンドウデータの入力タイミングに
合わせて入力端子Ｒ０，Ｒ１により繰り返し入力され、
順次右方向へシフトされる。まず、局所ディストーショ
ンは各縦方向の列の位置で下方向にシフトされ、その列
と行の位置の差分値と加算され、下方向に転送され、次
々とその列と行の位置の差分値と加算され、最下部の局
所ディストーション算出部ＡＤの出力は１列分の局所デ
ィストーションが算出される。この１列分の局所ディス
トーションは局所ディストーション累算部Ａにより、現
符号ブロックの列数Ｍ分の累算が行われ、ディストーシ
ョンが算出され動きベクトル検出部ＭＶＤにより、ディ
ストーションの比較が順次行われ最小値を持つものを動
きベクトルとする。
算出部ＡＤの構成を示す図である。図３６の（ａ）はチ
ップの端子配置を示し、図３６の（ｂ）は構成のブロッ
ク図を示す。減算器ＳＵＢ，加算器ＡＤＤ，絶対値変換
器ＡＢＳより構成されている。その動作は、各入力線Ｓ
０，Ｓ１，Ｓ２，Ｓ３よりサーチウィンドウデータが入
力され、順次左下方向にシフトされる。現符号化ブロッ
クデータはサーチウィンドウデータの入力タイミングに
合わせて入力端子Ｒ０，Ｒ１により繰り返し入力され、
順次右方向へシフトされる。まず、局所ディストーショ
ンは各縦方向の列の位置で下方向にシフトされ、その列
と行の位置の差分値と加算され、下方向に転送され、次
々とその列と行の位置の差分値と加算され、最下部の局
所ディストーション算出部ＡＤの出力は１列分の局所デ
ィストーションが算出される。この１列分の局所ディス
トーションは局所ディストーション累算部Ａにより、現
符号ブロックの列数Ｍ分の累算が行われ、ディストーシ
ョンが算出され動きベクトル検出部ＭＶＤにより、ディ
ストーションの比較が順次行われ最小値を持つものを動
きベクトルとする。
【００１７】
【発明が解決しようとする課題】従来例では、この１／
２画素精度の探索は、整数画素精度の探索と別々に、ま
た各１／２画素の位置に対しても別々に処理を行ってい
たため、整数画素のみの探索に比べて、演算時間が４倍
または、回路規模が４倍必要であった。また、１／２画
素の探索を行う時に各処理毎に前符号化画像および現符
号化画像から同一データを４回繰り返し読み出してい
た。このため、これらの画素の読み出しを高速に行う必
要があった。
２画素精度の探索は、整数画素精度の探索と別々に、ま
た各１／２画素の位置に対しても別々に処理を行ってい
たため、整数画素のみの探索に比べて、演算時間が４倍
または、回路規模が４倍必要であった。また、１／２画
素の探索を行う時に各処理毎に前符号化画像および現符
号化画像から同一データを４回繰り返し読み出してい
た。このため、これらの画素の読み出しを高速に行う必
要があった。
【００１８】また、これらのデータの繰り返し読みを避
けるために並列処理を行った場合、動きベクトル探索器
が４個必要になり複雑な回路となってしまっていた。本
発明の目的は、整数画素のスキャン手段を共有すること
により１／２画素のディストーションを整数画素のディ
ストーションの算出と同時に行うようにして、処理の迅
速化と回路の簡略化を図ることを目的とする。
けるために並列処理を行った場合、動きベクトル探索器
が４個必要になり複雑な回路となってしまっていた。本
発明の目的は、整数画素のスキャン手段を共有すること
により１／２画素のディストーションを整数画素のディ
ストーションの算出と同時に行うようにして、処理の迅
速化と回路の簡略化を図ることを目的とする。
【００１９】さらに、隣り合う位置の画素差分値を使用
して１／２画素のディストーションを算出することによ
り、より一層の回路の簡略化を図ることを目的とする。
して１／２画素のディストーションを算出することによ
り、より一層の回路の簡略化を図ることを目的とする。
【００２０】
【課題を解決するための手段】請求項１記載の発明に係
る動きベクトル探索装置は、上記課題を解決するため、
現符号化フレーム内のブロックを前符号化フレーム内の
ブロックから整数画素と１／２画素を用いて予測するた
めの動きベクトルを探索する動きベクトル探索装置にお
いて、前符号化フレームの各位置に対する候補ブロック
のディストーションを算出するときに、前記整数画素の
サーチエリアデータを転送させながらディストーション
を算出させ、該整数画素のサーチエリアデータをスキャ
ンする手段を、整数画素のディストーション算出部と１
／２画素のディストーション算出部において共通に使用
して、該整数画素のサーチエリアデータの１回の転送毎
に整数画素のディストーションと１／２画素のディスト
ーションを同時に演算する演算手段を備え、 該演算手段
が、前符号化フレームの各位置に対する候補ブロックの
ディストーションを算出するときに、隣り合う整数画素
の差分値を使用して、１／２画素の差分値を算出する手
段を有することを特徴とするものである。
る動きベクトル探索装置は、上記課題を解決するため、
現符号化フレーム内のブロックを前符号化フレーム内の
ブロックから整数画素と１／２画素を用いて予測するた
めの動きベクトルを探索する動きベクトル探索装置にお
いて、前符号化フレームの各位置に対する候補ブロック
のディストーションを算出するときに、前記整数画素の
サーチエリアデータを転送させながらディストーション
を算出させ、該整数画素のサーチエリアデータをスキャ
ンする手段を、整数画素のディストーション算出部と１
／２画素のディストーション算出部において共通に使用
して、該整数画素のサーチエリアデータの１回の転送毎
に整数画素のディストーションと１／２画素のディスト
ーションを同時に演算する演算手段を備え、 該演算手段
が、前符号化フレームの各位置に対する候補ブロックの
ディストーションを算出するときに、隣り合う整数画素
の差分値を使用して、１／２画素の差分値を算出する手
段を有することを特徴とするものである。
【００２１】
【００２２】請求項２記載の発明に係る動きベクトル探
索装置は、上記課題を解決するため、請求項１記載の動
きベクトル探索装置であって、隣り合う整数画素の差分
値に対して遅延を調整する手段を有するフロー型のディ
ストーション算出回路に適用したことを特徴とするもの
である。請求項３記載の発明に係る動きベクトル探索装
置は、上記課題を解決するため、請求項１記載の動きベ
クトル探索装置であって、ブロードキャスト型のディス
トーション算出回路に適用したことを特徴とする動きベ
クトル探索装置。
索装置は、上記課題を解決するため、請求項１記載の動
きベクトル探索装置であって、隣り合う整数画素の差分
値に対して遅延を調整する手段を有するフロー型のディ
ストーション算出回路に適用したことを特徴とするもの
である。請求項３記載の発明に係る動きベクトル探索装
置は、上記課題を解決するため、請求項１記載の動きベ
クトル探索装置であって、ブロードキャスト型のディス
トーション算出回路に適用したことを特徴とする動きベ
クトル探索装置。
【００２３】請求項４記載の発明に係る動きベクトル探
索装置は、上記課題を解決するため、請求項１〜３のい
ずれか１項に記載の動きベクトル探索装置において、動
きベクトルを算出するときに各水平位置あるいは垂直位
置の１ラインに各ディストーションを整列させるための
多重化手段を有することを特徴とするものである。請求
項５記載の発明に係る動きベクトル探索装置は、上記課
題を解決するため、請求項１〜３のいずれか１項に記載
の動きベクトル探索装置において、動きベクトルを算出
するときに各水平あるいは垂直１ラインのディストーシ
ョンを順次比較するための遅延を調整する手段を有する
ことを特徴とするものである。
索装置は、上記課題を解決するため、請求項１〜３のい
ずれか１項に記載の動きベクトル探索装置において、動
きベクトルを算出するときに各水平位置あるいは垂直位
置の１ラインに各ディストーションを整列させるための
多重化手段を有することを特徴とするものである。請求
項５記載の発明に係る動きベクトル探索装置は、上記課
題を解決するため、請求項１〜３のいずれか１項に記載
の動きベクトル探索装置において、動きベクトルを算出
するときに各水平あるいは垂直１ラインのディストーシ
ョンを順次比較するための遅延を調整する手段を有する
ことを特徴とするものである。
【００２４】請求項６記載の発明に係る動きベクトル探
索装置は、上記課題を解決するため、前符号化フレーム
に基づいて現符号化フレームを予測するのに用いられる
動きベクトルを探索する動きベクトル探索装置であり、
現符号化フレームが、複数の整数画素によって表される
現符号化ブロックにより部分的に構成され、前符号化フ
レームが、複数の整数画素を含むサーチウインドウによ
り部分的に構成され、該サーチウインドウが、現符号化
ブロックと同一サイズの複数の候補ブロックを含み、こ
れら候補ブロックが、サーチウインドウの前記整数画素
により表される複数の整数画素候補ブロック、並びに、
前記サーチウインドウの隣合う整数画素間の１／２画素
により表される複数の１／２画素候補ブロックからな
り、前記動きベクトルが、現符号化ブロックと該現符号
化ブロックに最も類似した候補ブロックとの間の変位に
より表される動きベクトル探索装置であって、前記サー
チウインドウの整数画素データを出力するサーチウイン
ドウデータ出力手段と、該サーチウインドウデータ出力
手段からサーチウインドウの整数画素データを入力し、
前記サーチウインドウの少なくとも２つの整数画素のデ
ータを同時に保持するサーチウインドウデータ入力保持
手段と、を有し、該サーチウィンドウデータ入力保持手
段により保持されるサーチウインドウの整数画素データ
がサーチウインドウの他の整数画素データに繰り返し置
き換えられることを特徴とし、さらに、現符号化ブロッ
クの整数画素データを出力する現符号化ブロックデータ
出力手段と、該現符号化ブロックデータ出力手段から出
力された現符号化ブロックの整数画素データとサーチウ
インドウデータ入力保持手段により保持されたサーチウ
インドウの整数画素データに基づいて、現符号化ブロッ
クと各整数画素候補ブロックとの間の差を表す整数画素
ブロックディストーションを算出する整数画素ブロック
ディストーション算出手段と、を有し、該整数画素ブロ
ックディストーション算出手段が、複数の整数画素ブロ
ック局所ディストーションを算出し、これら整数画素ブ
ロック局所ディストーションは、互いに同数の整数画素
ブロック局所ディストーショングループに分類され、各
整数画素ブロック局所ディストーショングループの各整
数画素ブロック局所ディストーションが、現符号化ブロ
ックの各整数画素と各整数画素候補ブロックの各整数画
素との互いに位置的に対応する画素同士の差を表し、前
記各整数画素ブロックディストーションは、各整数画素
ブロック局所ディストーションに基づいて算出され、さ
らに、前記整数画素ブロックディストーション算出手段
により算出された整数画素ブロック局所ディストーショ
ンに基づいて、現符号化ブロックと各１／２画素候補ブ
ロックとの差を表す１／２画素ブロックディストーショ
ンを算出する１／２画素ブロックディストーション算出
手段と、前記整数画素ブロックディストーションおよび
１／２画素ブロックディストーションの中から最小ディ
ストーションを検出して、現符号化ブロックに最も類似
した前記候補ブロックを特定する最小ディストーション
検出手段と、を有することを特徴とするものである。
索装置は、上記課題を解決するため、前符号化フレーム
に基づいて現符号化フレームを予測するのに用いられる
動きベクトルを探索する動きベクトル探索装置であり、
現符号化フレームが、複数の整数画素によって表される
現符号化ブロックにより部分的に構成され、前符号化フ
レームが、複数の整数画素を含むサーチウインドウによ
り部分的に構成され、該サーチウインドウが、現符号化
ブロックと同一サイズの複数の候補ブロックを含み、こ
れら候補ブロックが、サーチウインドウの前記整数画素
により表される複数の整数画素候補ブロック、並びに、
前記サーチウインドウの隣合う整数画素間の１／２画素
により表される複数の１／２画素候補ブロックからな
り、前記動きベクトルが、現符号化ブロックと該現符号
化ブロックに最も類似した候補ブロックとの間の変位に
より表される動きベクトル探索装置であって、前記サー
チウインドウの整数画素データを出力するサーチウイン
ドウデータ出力手段と、該サーチウインドウデータ出力
手段からサーチウインドウの整数画素データを入力し、
前記サーチウインドウの少なくとも２つの整数画素のデ
ータを同時に保持するサーチウインドウデータ入力保持
手段と、を有し、該サーチウィンドウデータ入力保持手
段により保持されるサーチウインドウの整数画素データ
がサーチウインドウの他の整数画素データに繰り返し置
き換えられることを特徴とし、さらに、現符号化ブロッ
クの整数画素データを出力する現符号化ブロックデータ
出力手段と、該現符号化ブロックデータ出力手段から出
力された現符号化ブロックの整数画素データとサーチウ
インドウデータ入力保持手段により保持されたサーチウ
インドウの整数画素データに基づいて、現符号化ブロッ
クと各整数画素候補ブロックとの間の差を表す整数画素
ブロックディストーションを算出する整数画素ブロック
ディストーション算出手段と、を有し、該整数画素ブロ
ックディストーション算出手段が、複数の整数画素ブロ
ック局所ディストーションを算出し、これら整数画素ブ
ロック局所ディストーションは、互いに同数の整数画素
ブロック局所ディストーショングループに分類され、各
整数画素ブロック局所ディストーショングループの各整
数画素ブロック局所ディストーションが、現符号化ブロ
ックの各整数画素と各整数画素候補ブロックの各整数画
素との互いに位置的に対応する画素同士の差を表し、前
記各整数画素ブロックディストーションは、各整数画素
ブロック局所ディストーションに基づいて算出され、さ
らに、前記整数画素ブロックディストーション算出手段
により算出された整数画素ブロック局所ディストーショ
ンに基づいて、現符号化ブロックと各１／２画素候補ブ
ロックとの差を表す１／２画素ブロックディストーショ
ンを算出する１／２画素ブロックディストーション算出
手段と、前記整数画素ブロックディストーションおよび
１／２画素ブロックディストーションの中から最小ディ
ストーションを検出して、現符号化ブロックに最も類似
した前記候補ブロックを特定する最小ディストーション
検出手段と、を有することを特徴とするものである。
【００２５】請求項７記載の発明に係る動きベクトル探
索装置は、上記課題を解決するため、請求項６記載の動
きベクトル探索装置において、Ｎ、Ｍ、ＨおよびＫをそ
れぞれ自然数とするとき、前記現符号化ブロックの整数
画素が、Ｎ行Ｍ列のマトリックス状に配置され、前記サ
ーチウインドウの整数画素が、Ｈ行Ｋ列のマトリックス
状に配置され、ＨおよびＫが、ＮおよびＭよりそれぞれ
大きく、前記サーチウインドウデータ入力保持手段が、
サーチウインドウの整数画素データを互いの間でシフト
させる（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジスタを
有し、これらレジスタがサーチウインドウの（Ｋ−Ｍ＋
１）×（Ｈ−Ｎ＋１）個の整数画素データを同時に保持
し、前記整数画素ブロックディストーション算出手段
が、各レジスタから整数画素データを入力して整数画素
ブロックディストーションをそれぞれ算出する（Ｋ−Ｍ
＋１）×（Ｈ−Ｎ＋１）個の整数画素ブロックディスト
ーション算出ユニットを有することを特徴とするもので
ある。
索装置は、上記課題を解決するため、請求項６記載の動
きベクトル探索装置において、Ｎ、Ｍ、ＨおよびＫをそ
れぞれ自然数とするとき、前記現符号化ブロックの整数
画素が、Ｎ行Ｍ列のマトリックス状に配置され、前記サ
ーチウインドウの整数画素が、Ｈ行Ｋ列のマトリックス
状に配置され、ＨおよびＫが、ＮおよびＭよりそれぞれ
大きく、前記サーチウインドウデータ入力保持手段が、
サーチウインドウの整数画素データを互いの間でシフト
させる（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジスタを
有し、これらレジスタがサーチウインドウの（Ｋ−Ｍ＋
１）×（Ｈ−Ｎ＋１）個の整数画素データを同時に保持
し、前記整数画素ブロックディストーション算出手段
が、各レジスタから整数画素データを入力して整数画素
ブロックディストーションをそれぞれ算出する（Ｋ−Ｍ
＋１）×（Ｈ−Ｎ＋１）個の整数画素ブロックディスト
ーション算出ユニットを有することを特徴とするもので
ある。
【００２６】請求項８記載の発明に係る動きベクトル探
索装置は、上記課題を解決するため、請求項７記載の動
きベクトル探索装置において、前記１／２画素候補ブロ
ックが、各整数画素候補ブロックから垂直方向に１／２
画素ピッチずれた第１の１／２画素候補ブロック、各整
数画素候補ブロックから水平方向に１／２画素ピッチず
れた第２の１／２画素候補ブロック、並びに、各整数画
素候補ブロックから対角方向に１／２画素ピッチずれた
第３の１／２画素候補ブロックからなり、１／２画素ブ
ロックディストーションが、現符号化ブロックと各第１
の１／２画素候補ブロックとの間の差を表す第１の１／
２画素ブロックディストーション、現符号化ブロックと
各第２の１／２画素候補ブロックとの差を表す第２の１
／２画素ブロックディストーション、並びに、現符号化
ブロックと各第３の１／２画素候補ブロックとの差を表
す第３の１／２画素ブロックディストーションからな
り、前記１／２画素ブロックディストーション算出手段
が、第１の１／２画素ブロックディストーションをそれ
ぞれ算出する（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１の１
／２画素ブロックディストーション算出ユニット、第２
の１／２画素ブロックディストーションをそれぞれ算出
する（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１／２画素
ブロックディストーション算出ユニット、並びに、第３
の１／２画素ブロックディストーションをそれぞれ算出
する（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２画素ブロ
ックディストーションをそれぞれ算出する第３の１／２
画素ブロックディストーション算出ユニットを有し、各
整数画素ブロックディストーション算出ユニットが、整
数画素ブロック局所ディストーショングループを算出す
る局所ディストーション算出デバイスと、各整数画素ブ
ロック局所ディストーショングループに基づいて整数画
素ブロックディストーションを算出するディストーショ
ン算出デバイスと、を有し、各第１の１／２画素ブロッ
クディストーション算出ユニットが、互いに位置的に対
応する第１の１／２画素候補ブロックの各画素と現符号
化ブロックの各画素との差をそれぞれ表す複数の局所デ
ィストーションを含む複数の第１の１／２画素ブロック
局所ディストーショングループのそれぞれを算出する局
所ディストーション算出デバイスと、各第１の１／２画
素ブロック局所ディストーショングループに基づいて、
第１の１／２画素ブロックディストーションを算出する
ディストーション算出デバイスと、を有し、各第２の１
／２画素ブロックディストーション算出ユニットが、互
いに位置的に対応する第２の１／２画素候補ブロックの
各画素と現符号化ブロックの各画素との差をそれぞれ表
す複数の局所ディストーションを含む複数の第２の１／
２画素ブロック局所ディストーショングループのそれぞ
れを算出する局所ディストーション算出デバイスと、各
第２の１／２画素ブロック局所ディストーショングルー
プに基づいて、第２の１／２画素ブロックディストーシ
ョンを算出するディストーション算出デバイスと、を有
し、各第３の１／２画素ブロックディストーション算出
ユニットが、互いに位置的に対応する第３の１／２画素
候補ブロックの各画素と現符号化ブロックの各画素との
差をそれぞれ表す複数の局所ディストーションを含む複
数の第３の１／２画素ブロック局所ディストーショング
ループのそれぞれを算出する局所ディストーション算出
デバイスと、各第３の１／２画素ブロック局所ディスト
ーショングループに基づいて、各第３の１／２画素ブロ
ックディストーションを算出するディストーション算出
デバイスと、を有することを特徴とするものである。
索装置は、上記課題を解決するため、請求項７記載の動
きベクトル探索装置において、前記１／２画素候補ブロ
ックが、各整数画素候補ブロックから垂直方向に１／２
画素ピッチずれた第１の１／２画素候補ブロック、各整
数画素候補ブロックから水平方向に１／２画素ピッチず
れた第２の１／２画素候補ブロック、並びに、各整数画
素候補ブロックから対角方向に１／２画素ピッチずれた
第３の１／２画素候補ブロックからなり、１／２画素ブ
ロックディストーションが、現符号化ブロックと各第１
の１／２画素候補ブロックとの間の差を表す第１の１／
２画素ブロックディストーション、現符号化ブロックと
各第２の１／２画素候補ブロックとの差を表す第２の１
／２画素ブロックディストーション、並びに、現符号化
ブロックと各第３の１／２画素候補ブロックとの差を表
す第３の１／２画素ブロックディストーションからな
り、前記１／２画素ブロックディストーション算出手段
が、第１の１／２画素ブロックディストーションをそれ
ぞれ算出する（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１の１
／２画素ブロックディストーション算出ユニット、第２
の１／２画素ブロックディストーションをそれぞれ算出
する（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１／２画素
ブロックディストーション算出ユニット、並びに、第３
の１／２画素ブロックディストーションをそれぞれ算出
する（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２画素ブロ
ックディストーションをそれぞれ算出する第３の１／２
画素ブロックディストーション算出ユニットを有し、各
整数画素ブロックディストーション算出ユニットが、整
数画素ブロック局所ディストーショングループを算出す
る局所ディストーション算出デバイスと、各整数画素ブ
ロック局所ディストーショングループに基づいて整数画
素ブロックディストーションを算出するディストーショ
ン算出デバイスと、を有し、各第１の１／２画素ブロッ
クディストーション算出ユニットが、互いに位置的に対
応する第１の１／２画素候補ブロックの各画素と現符号
化ブロックの各画素との差をそれぞれ表す複数の局所デ
ィストーションを含む複数の第１の１／２画素ブロック
局所ディストーショングループのそれぞれを算出する局
所ディストーション算出デバイスと、各第１の１／２画
素ブロック局所ディストーショングループに基づいて、
第１の１／２画素ブロックディストーションを算出する
ディストーション算出デバイスと、を有し、各第２の１
／２画素ブロックディストーション算出ユニットが、互
いに位置的に対応する第２の１／２画素候補ブロックの
各画素と現符号化ブロックの各画素との差をそれぞれ表
す複数の局所ディストーションを含む複数の第２の１／
２画素ブロック局所ディストーショングループのそれぞ
れを算出する局所ディストーション算出デバイスと、各
第２の１／２画素ブロック局所ディストーショングルー
プに基づいて、第２の１／２画素ブロックディストーシ
ョンを算出するディストーション算出デバイスと、を有
し、各第３の１／２画素ブロックディストーション算出
ユニットが、互いに位置的に対応する第３の１／２画素
候補ブロックの各画素と現符号化ブロックの各画素との
差をそれぞれ表す複数の局所ディストーションを含む複
数の第３の１／２画素ブロック局所ディストーショング
ループのそれぞれを算出する局所ディストーション算出
デバイスと、各第３の１／２画素ブロック局所ディスト
ーショングループに基づいて、各第３の１／２画素ブロ
ックディストーションを算出するディストーション算出
デバイスと、を有することを特徴とするものである。
【００２７】請求項９記載の発明に係る動きベクトル探
索装置は、上記課題を解決するため、請求項８記載の動
きベクトル探索装置において、各第１の１／２画素ブロ
ックディストーション算出ユニットの局所ディストーシ
ョン算出デバイスが、互いに垂直方向に１画素ピッチず
れた一対の整数画素候補ブロックに対応する整数画素ブ
ロックディストーションをそれぞれ算出する一対の整数
画素ブロックディストーション算出ユニットの局所ディ
ストーション算出デバイスから、局所ディストーション
を入力し、これらの入力した局所ディストーションに基
づいて、各第１の１／２画素ブロック局所ディストーシ
ョングループを算出し、各第２の１／２画素ブロックデ
ィストーション算出ユニットの局所ディストーション算
出デバイスが、互いに水平方向に１画素ピッチずれた一
対の整数画素候補ブロックに対応する整数画素ブロック
ディストーションをそれぞれ算出する一対の整数画素ブ
ロックディストーション算出ユニットの局所ディストー
ション算出デバイスから、局所ディストーション入力
し、これらの入力した局所ディストーションに基づい
て、各第２の１／２画素ブロック局所ディストーション
グループを算出し、各第３の１／２画素ブロックディス
トーション算出ユニットの局所ディストーション算出デ
バイスが、互いに水平方向に１画素ピッチずれた一対の
１／２画素候補ブロックに対応する第２の１／２画素ブ
ロックディストーションをそれぞれ算出する一対の第２
の１／２画素ブロックディストーション算出ユニットの
局所ディストーション算出デバイスから、局所ディスト
ーションを入力し、これらの入力した局所ディストーシ
ョンに基づいて、各第３の１／２画素ブロック局所ディ
ストーショングループを算出することを特徴とするもの
である。
索装置は、上記課題を解決するため、請求項８記載の動
きベクトル探索装置において、各第１の１／２画素ブロ
ックディストーション算出ユニットの局所ディストーシ
ョン算出デバイスが、互いに垂直方向に１画素ピッチず
れた一対の整数画素候補ブロックに対応する整数画素ブ
ロックディストーションをそれぞれ算出する一対の整数
画素ブロックディストーション算出ユニットの局所ディ
ストーション算出デバイスから、局所ディストーション
を入力し、これらの入力した局所ディストーションに基
づいて、各第１の１／２画素ブロック局所ディストーシ
ョングループを算出し、各第２の１／２画素ブロックデ
ィストーション算出ユニットの局所ディストーション算
出デバイスが、互いに水平方向に１画素ピッチずれた一
対の整数画素候補ブロックに対応する整数画素ブロック
ディストーションをそれぞれ算出する一対の整数画素ブ
ロックディストーション算出ユニットの局所ディストー
ション算出デバイスから、局所ディストーション入力
し、これらの入力した局所ディストーションに基づい
て、各第２の１／２画素ブロック局所ディストーション
グループを算出し、各第３の１／２画素ブロックディス
トーション算出ユニットの局所ディストーション算出デ
バイスが、互いに水平方向に１画素ピッチずれた一対の
１／２画素候補ブロックに対応する第２の１／２画素ブ
ロックディストーションをそれぞれ算出する一対の第２
の１／２画素ブロックディストーション算出ユニットの
局所ディストーション算出デバイスから、局所ディスト
ーションを入力し、これらの入力した局所ディストーシ
ョンに基づいて、各第３の１／２画素ブロック局所ディ
ストーショングループを算出することを特徴とするもの
である。
【００２８】請求項１０記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項８記載の
動きベクトル探索装置において、各第１の１／２画素ブ
ロックディストーション算出ユニットの局所ディストー
ション算出デバイスが、互いに垂直方向に１画素ピッチ
ずれた整数画素候補ブロックに対応する整数画素ブロッ
クディストーションをそれぞれ算出する一対の整数画素
ブロックディストーション算出ユニットの局所ディスト
ーション算出デバイスから、局所ディストーションを入
力し、これらの入力した局所ディストーションに基づい
て、各第１の１／２画素ブロック局所ディストーション
グループを算出し、各第２の１／２画素ブロックディス
トーション算出ユニットの局所ディストーション算出デ
バイスが、互いに水平方向に１画素ピッチずれた整数画
素候補ブロックに対応する整数画素ブロックディストー
ションをそれぞれ算出する一対の整数画素ブロックディ
ストーション算出ユニットの局所ディストーション算出
デバイスから、局所ディストーション入力し、これらの
入力した局所ディストーションに基づいて、各第２の１
／２画素ブロック局所ディストーショングループを算出
し、各第３の１／２画素ブロックディストーション算出
ユニットの局所ディストーション算出デバイスが、互い
に垂直方向に１画素ピッチずれた１／２画素候補ブロッ
クに対応する第１の１／２画素ブロックディストーショ
ンをそれぞれ算出する一対の第１の１／２画素ブロック
ディストーション算出ユニットの局所ディストーション
算出デバイスから、局所ディストーションを入力し、こ
れらの入力した局所ディストーションに基づいて、各第
３の１／２画素ブロック局所ディストーショングループ
を算出することを特徴とするものである。
探索装置は、上記課題を解決するため、請求項８記載の
動きベクトル探索装置において、各第１の１／２画素ブ
ロックディストーション算出ユニットの局所ディストー
ション算出デバイスが、互いに垂直方向に１画素ピッチ
ずれた整数画素候補ブロックに対応する整数画素ブロッ
クディストーションをそれぞれ算出する一対の整数画素
ブロックディストーション算出ユニットの局所ディスト
ーション算出デバイスから、局所ディストーションを入
力し、これらの入力した局所ディストーションに基づい
て、各第１の１／２画素ブロック局所ディストーション
グループを算出し、各第２の１／２画素ブロックディス
トーション算出ユニットの局所ディストーション算出デ
バイスが、互いに水平方向に１画素ピッチずれた整数画
素候補ブロックに対応する整数画素ブロックディストー
ションをそれぞれ算出する一対の整数画素ブロックディ
ストーション算出ユニットの局所ディストーション算出
デバイスから、局所ディストーション入力し、これらの
入力した局所ディストーションに基づいて、各第２の１
／２画素ブロック局所ディストーショングループを算出
し、各第３の１／２画素ブロックディストーション算出
ユニットの局所ディストーション算出デバイスが、互い
に垂直方向に１画素ピッチずれた１／２画素候補ブロッ
クに対応する第１の１／２画素ブロックディストーショ
ンをそれぞれ算出する一対の第１の１／２画素ブロック
ディストーション算出ユニットの局所ディストーション
算出デバイスから、局所ディストーションを入力し、こ
れらの入力した局所ディストーションに基づいて、各第
３の１／２画素ブロック局所ディストーショングループ
を算出することを特徴とするものである。
【００２９】請求項１１記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１０記載
の動きベクトル探索装置において、前記（Ｋ−Ｍ＋１）
×（Ｈ−Ｎ＋１）個のレジスタが、（Ｋ−Ｍ）×（Ｈ−
Ｎ）個のレジスタを含む第１レジスタグループ、（Ｈ−
Ｎ）個のレジスタを含む第２レジスタグループ、（Ｋ−
Ｍ）個のレジスタを含む第３レジスタグループ、並び
に、１個のレジスタを含む第４レジスタグループに分類
され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画
素ブロックディストーション算出ユニットが、（Ｋ−
Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディストーショ
ン算出ユニットを含む第１ユニットグループ、（Ｈ−
Ｎ）個の整数画素ブロックディストーション算出ユニッ
トを含む第２ユニットグループ、（Ｋ−Ｍ）個の整数画
素ブロックディストーション算出ユニットを含む第３ユ
ニットグループ、並びに、１個の整数画素ブロックディ
ストーション算出ユニットを含む第４ユニットグループ
に分類され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１
の１／２画素ブロックディストーション算出ユニット
が、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｈ−Ｎ）個の第１の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類され、前記（Ｋ−Ｍ）×（Ｈ−Ｎ＋
１）個の第２の１／２画素ブロックディストーション算
出ユニットが、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／
２画素ブロックディストーション算出ユニットを含む第
１ユニットグループ、並びに、（Ｋ−Ｍ）個の第２の１
／２画素ブロックディストーション算出ユニットを含む
第２ユニットグループに分類され、前記レジスタの第１
レジスタグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個
のレジスタのそれぞれ、整数画素ブロックディストーシ
ョン算出ユニットの第１ユニットグループに含まれた
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディスト
ーション算出ユニットのそれぞれ、第１の１／２画素ブ
ロックディストーション算出ユニットの第１ユニットグ
ループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１
／２画素ブロックディストーション算出ユニットのそれ
ぞれ、第２の１／２画素ブロックディストーション算出
ユニットの第１ユニットグループに含まれた（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第２の１／２画素ブロックディストー
ション算出ユニットのそれぞれ、並びに、（Ｋ−Ｍ）×
（Ｈ−Ｎ）個の第３の１／２画素ブロックディストーシ
ョン算出ユニットのそれぞれが、協同して第１のプロセ
ッサエレメントを構成し、各第１のプロセッサエレメン
トに含まれた整数画素ブロックディストーション算出ユ
ニットが、それぞれの第１のプロセッサエレメントに含
まれたレジスタからサーチウインドウの整数画素データ
を入力し、同一の第１のプロセッサエレメントに含まれ
た整数画素ブロックディストーション算出ユニット、並
びに、第１、第２および第３の１／２画素ブロックディ
ストーション算出ユニットが、互いに１／２画素ピッチ
ずれた整数画素候補ブロック、第１、第２および第３の
１／２画素候補ブロックのそれぞれに対応する整数画素
ブロックディストーション、並びに、第１、第２および
第３の１／２画素ブロックディストーションを算出し、
前記レジスタの第２レジスタグループに含まれた（Ｈ−
Ｎ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第２ユニットグループに含ま
れた（Ｈ−Ｎ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第１の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｈ−Ｎ）個の第１の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第２
のプロセッサエレメントを構成し、各第２のプロセッサ
エレメントに含まれた整数画素ブロックディストーショ
ン算出ユニットが、それぞれの第２のプロセッサエレメ
ントに含まれたレジスタからサーチウインドウの整数画
素データを入力し、同一の第２のプロセッサエレメント
に含まれた整数画素ブロックディストーション算出ユニ
ットおよび第１の１／２画素ブロックディストーション
算出ユニットが、互いに１／２画素ピッチずれた整数画
素候補ブロックおよび第１の１／２画素候補ブロックの
それぞれに対応する整数画素ブロックディストーション
および第１の１／２画素ブロックディストーションをそ
れぞれ算出し、前記レジスタの第３レジスタグループに
含まれた（Ｋ−Ｍ）個のレジスタのそれぞれ、整数画素
ブロックディストーション算出ユニットの第３ユニット
グループに含まれた（Ｋ−Ｍ）個の整数画素ブロックデ
ィストーション算出ユニットのそれぞれ、第２の１／２
画素ブロックディストーション算出ユニットの第２ユニ
ットグループに含まれた（Ｋ−Ｍ）個の第２の１／２画
素ブロックディストーション算出ユニットのそれぞれ
が、協同して第３のプロセッサエレメントを構成し、各
第３のプロセッサエレメントに含まれた整数画素ブロッ
クディストーション算出ユニットが、それぞれの第３の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力し、同一の第３のプロ
セッサエレメントに含まれた整数画素ブロックディスト
ーション算出ユニットおよび第２の１／２画素ブロック
ディストーション算出ユニットが、互いに１／２画素ピ
ッチずれた整数画素候補ブロックおよび第２の１／２画
素候補ブロックのそれぞれに対応する整数画素ブロック
ディストーションおよび第２の１／２画素ブロックディ
ストーションをそれぞれ算出し、前記レジスタの第４レ
ジスタグループに含まれたレジスタ、並びに、整数画素
ブロックディストーション算出ユニットの第４ユニット
グループに含まれた整数画素ブロックディストーション
算出ユニットが、協同して第４のプロセッサエレメント
を構成し、第４のプロセッサエレメントに含まれた整数
画素ブロックディストーション算出ユニットが、第４の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力することを特徴とする
ものである。
探索装置は、上記課題を解決するため、請求項１０記載
の動きベクトル探索装置において、前記（Ｋ−Ｍ＋１）
×（Ｈ−Ｎ＋１）個のレジスタが、（Ｋ−Ｍ）×（Ｈ−
Ｎ）個のレジスタを含む第１レジスタグループ、（Ｈ−
Ｎ）個のレジスタを含む第２レジスタグループ、（Ｋ−
Ｍ）個のレジスタを含む第３レジスタグループ、並び
に、１個のレジスタを含む第４レジスタグループに分類
され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画
素ブロックディストーション算出ユニットが、（Ｋ−
Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディストーショ
ン算出ユニットを含む第１ユニットグループ、（Ｈ−
Ｎ）個の整数画素ブロックディストーション算出ユニッ
トを含む第２ユニットグループ、（Ｋ−Ｍ）個の整数画
素ブロックディストーション算出ユニットを含む第３ユ
ニットグループ、並びに、１個の整数画素ブロックディ
ストーション算出ユニットを含む第４ユニットグループ
に分類され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１
の１／２画素ブロックディストーション算出ユニット
が、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｈ−Ｎ）個の第１の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類され、前記（Ｋ−Ｍ）×（Ｈ−Ｎ＋
１）個の第２の１／２画素ブロックディストーション算
出ユニットが、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／
２画素ブロックディストーション算出ユニットを含む第
１ユニットグループ、並びに、（Ｋ−Ｍ）個の第２の１
／２画素ブロックディストーション算出ユニットを含む
第２ユニットグループに分類され、前記レジスタの第１
レジスタグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個
のレジスタのそれぞれ、整数画素ブロックディストーシ
ョン算出ユニットの第１ユニットグループに含まれた
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディスト
ーション算出ユニットのそれぞれ、第１の１／２画素ブ
ロックディストーション算出ユニットの第１ユニットグ
ループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１
／２画素ブロックディストーション算出ユニットのそれ
ぞれ、第２の１／２画素ブロックディストーション算出
ユニットの第１ユニットグループに含まれた（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第２の１／２画素ブロックディストー
ション算出ユニットのそれぞれ、並びに、（Ｋ−Ｍ）×
（Ｈ−Ｎ）個の第３の１／２画素ブロックディストーシ
ョン算出ユニットのそれぞれが、協同して第１のプロセ
ッサエレメントを構成し、各第１のプロセッサエレメン
トに含まれた整数画素ブロックディストーション算出ユ
ニットが、それぞれの第１のプロセッサエレメントに含
まれたレジスタからサーチウインドウの整数画素データ
を入力し、同一の第１のプロセッサエレメントに含まれ
た整数画素ブロックディストーション算出ユニット、並
びに、第１、第２および第３の１／２画素ブロックディ
ストーション算出ユニットが、互いに１／２画素ピッチ
ずれた整数画素候補ブロック、第１、第２および第３の
１／２画素候補ブロックのそれぞれに対応する整数画素
ブロックディストーション、並びに、第１、第２および
第３の１／２画素ブロックディストーションを算出し、
前記レジスタの第２レジスタグループに含まれた（Ｈ−
Ｎ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第２ユニットグループに含ま
れた（Ｈ−Ｎ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第１の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｈ−Ｎ）個の第１の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第２
のプロセッサエレメントを構成し、各第２のプロセッサ
エレメントに含まれた整数画素ブロックディストーショ
ン算出ユニットが、それぞれの第２のプロセッサエレメ
ントに含まれたレジスタからサーチウインドウの整数画
素データを入力し、同一の第２のプロセッサエレメント
に含まれた整数画素ブロックディストーション算出ユニ
ットおよび第１の１／２画素ブロックディストーション
算出ユニットが、互いに１／２画素ピッチずれた整数画
素候補ブロックおよび第１の１／２画素候補ブロックの
それぞれに対応する整数画素ブロックディストーション
および第１の１／２画素ブロックディストーションをそ
れぞれ算出し、前記レジスタの第３レジスタグループに
含まれた（Ｋ−Ｍ）個のレジスタのそれぞれ、整数画素
ブロックディストーション算出ユニットの第３ユニット
グループに含まれた（Ｋ−Ｍ）個の整数画素ブロックデ
ィストーション算出ユニットのそれぞれ、第２の１／２
画素ブロックディストーション算出ユニットの第２ユニ
ットグループに含まれた（Ｋ−Ｍ）個の第２の１／２画
素ブロックディストーション算出ユニットのそれぞれ
が、協同して第３のプロセッサエレメントを構成し、各
第３のプロセッサエレメントに含まれた整数画素ブロッ
クディストーション算出ユニットが、それぞれの第３の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力し、同一の第３のプロ
セッサエレメントに含まれた整数画素ブロックディスト
ーション算出ユニットおよび第２の１／２画素ブロック
ディストーション算出ユニットが、互いに１／２画素ピ
ッチずれた整数画素候補ブロックおよび第２の１／２画
素候補ブロックのそれぞれに対応する整数画素ブロック
ディストーションおよび第２の１／２画素ブロックディ
ストーションをそれぞれ算出し、前記レジスタの第４レ
ジスタグループに含まれたレジスタ、並びに、整数画素
ブロックディストーション算出ユニットの第４ユニット
グループに含まれた整数画素ブロックディストーション
算出ユニットが、協同して第４のプロセッサエレメント
を構成し、第４のプロセッサエレメントに含まれた整数
画素ブロックディストーション算出ユニットが、第４の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力することを特徴とする
ものである。
【００３０】請求項１２記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、前符号化フレー
ムに基づいて現符号化フレームを予測するのに用いられ
る動きベクトルを探索する動きベクトル探索装置であ
り、現符号化フレームが、複数の整数画素によって表さ
れる現符号化ブロックにより部分的に構成され、前符号
化フレームが、複数の整数画素を含むサーチウインドウ
により部分的に構成され、該サーチウインドウが、現符
号化ブロックと同一サイズの複数の候補ブロックを含
み、これら候補ブロックが、サーチウインドウの前記整
数画素により表される複数の整数画素候補ブロック、並
びに、前記サーチウインドウの隣合う整数画素間の１／
２画素により表される複数の１／２画素候補ブロックか
らなり、前記動きベクトルが、現符号化ブロックと該現
符号化ブロックに最も類似した候補ブロックとの間の変
位により表される動きベクトル探索装置であって、前記
サーチウインドウの整数画素データを出力するサーチウ
インドウデータ出力手段と、該サーチウインドウデータ
出力手段からサーチウインドウの整数画素データを入力
し、前記サーチウインドウの少なくとも２つの整数画素
のデータを同時に保持するサーチウインドウデータ入力
保持手段と、を有し、該サーチウィンドウデータ入力保
持手段により保持されるサーチウインドウの整数画素デ
ータがサーチウインドウの他の整数画素データに繰り返
し置き換えられることを特徴とし、さらに、現符号化ブ
ロックの整数画素データを出力する現符号化ブロックデ
ータ出力手段と、該現符号化ブロックデータ出力手段か
ら出力された現符号化ブロックの整数画素データとサー
チウインドウデータ入力保持手段により保持されたサー
チウインドウの整数画素データに基づいて、現符号化ブ
ロックと各整数画素候補ブロックとの間の差を表す整数
画素ブロックディストーションを算出する整数画素ブロ
ックディストーション算出手段と、前記現符号化ブロッ
クデータ出力手段から出力された現符号化ブロックの整
数画素データとサーチウインドウデータ入力保持手段に
より保持されたサーチウインドウの整数画素データに基
づいて、現符号化ブロックと各１／２画素候補ブロック
との間の差を表す１／２画素ブロックディストーション
を算出する１／２画素ブロックディストーション算出手
段と、前記整数画素ブロックディストーションおよび１
／２画素ブロックディストーションの中から最小ディス
トーションを検出して、現符号化ブロックに最も類似し
た候補ブロックを特定する最小ディストーション検出手
段と、を備えたことを特徴とするものである。
探索装置は、上記課題を解決するため、前符号化フレー
ムに基づいて現符号化フレームを予測するのに用いられ
る動きベクトルを探索する動きベクトル探索装置であ
り、現符号化フレームが、複数の整数画素によって表さ
れる現符号化ブロックにより部分的に構成され、前符号
化フレームが、複数の整数画素を含むサーチウインドウ
により部分的に構成され、該サーチウインドウが、現符
号化ブロックと同一サイズの複数の候補ブロックを含
み、これら候補ブロックが、サーチウインドウの前記整
数画素により表される複数の整数画素候補ブロック、並
びに、前記サーチウインドウの隣合う整数画素間の１／
２画素により表される複数の１／２画素候補ブロックか
らなり、前記動きベクトルが、現符号化ブロックと該現
符号化ブロックに最も類似した候補ブロックとの間の変
位により表される動きベクトル探索装置であって、前記
サーチウインドウの整数画素データを出力するサーチウ
インドウデータ出力手段と、該サーチウインドウデータ
出力手段からサーチウインドウの整数画素データを入力
し、前記サーチウインドウの少なくとも２つの整数画素
のデータを同時に保持するサーチウインドウデータ入力
保持手段と、を有し、該サーチウィンドウデータ入力保
持手段により保持されるサーチウインドウの整数画素デ
ータがサーチウインドウの他の整数画素データに繰り返
し置き換えられることを特徴とし、さらに、現符号化ブ
ロックの整数画素データを出力する現符号化ブロックデ
ータ出力手段と、該現符号化ブロックデータ出力手段か
ら出力された現符号化ブロックの整数画素データとサー
チウインドウデータ入力保持手段により保持されたサー
チウインドウの整数画素データに基づいて、現符号化ブ
ロックと各整数画素候補ブロックとの間の差を表す整数
画素ブロックディストーションを算出する整数画素ブロ
ックディストーション算出手段と、前記現符号化ブロッ
クデータ出力手段から出力された現符号化ブロックの整
数画素データとサーチウインドウデータ入力保持手段に
より保持されたサーチウインドウの整数画素データに基
づいて、現符号化ブロックと各１／２画素候補ブロック
との間の差を表す１／２画素ブロックディストーション
を算出する１／２画素ブロックディストーション算出手
段と、前記整数画素ブロックディストーションおよび１
／２画素ブロックディストーションの中から最小ディス
トーションを検出して、現符号化ブロックに最も類似し
た候補ブロックを特定する最小ディストーション検出手
段と、を備えたことを特徴とするものである。
【００３１】請求項１３記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１２記載
の動きベクトル探索装置において、Ｎ、Ｍ、ＨおよびＫ
をそれぞれ自然数とするとき、前記現符号化ブロックの
整数画素が、Ｎ行Ｍ列のマトリックス状に配置され、前
記サーチウインドウの整数画素が、Ｈ行Ｋ列のマトリッ
クス状に配置され、ＨおよびＫが、ＮおよびＭよりそれ
ぞれ大きく、前記サーチウインドウデータ入力保持手段
が、サーチウインドウの整数画素データを互いの間でシ
フトさせる（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジス
タを有し、これらレジスタがサーチウインドウの（Ｋ−
Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画素データを同時に
保持し、前記整数画素ブロックディストーション算出手
段が、各レジスタから整数画素データを入力して整数画
素ブロックディストーションをそれぞれ算出する（Ｋ−
Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画素ブロックディス
トーション算出ユニットを有することを特徴とするもの
である。
探索装置は、上記課題を解決するため、請求項１２記載
の動きベクトル探索装置において、Ｎ、Ｍ、ＨおよびＫ
をそれぞれ自然数とするとき、前記現符号化ブロックの
整数画素が、Ｎ行Ｍ列のマトリックス状に配置され、前
記サーチウインドウの整数画素が、Ｈ行Ｋ列のマトリッ
クス状に配置され、ＨおよびＫが、ＮおよびＭよりそれ
ぞれ大きく、前記サーチウインドウデータ入力保持手段
が、サーチウインドウの整数画素データを互いの間でシ
フトさせる（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジス
タを有し、これらレジスタがサーチウインドウの（Ｋ−
Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画素データを同時に
保持し、前記整数画素ブロックディストーション算出手
段が、各レジスタから整数画素データを入力して整数画
素ブロックディストーションをそれぞれ算出する（Ｋ−
Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画素ブロックディス
トーション算出ユニットを有することを特徴とするもの
である。
【００３２】請求項１４記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１３記載
の動きベクトル探索装置において、前記１／２画素候補
ブロックが、各整数画素候補ブロックから垂直方向に１
／２画素ピッチずれた第１の１／２画素候補ブロック、
各整数画素候補ブロックから水平方向に１／２画素ピッ
チずれた第２の１／２画素候補ブロック、並びに、各整
数画素候補ブロックから対角方向に１／２画素ピッチず
れた第３の１／２画素候補ブロックからなり、前記１／
２画素ブロックディストーションが、現符号化ブロック
と各第１の１／２画素候補ブロックとの間の差を表す第
１の１／２画素ブロックディストーション、現符号化ブ
ロックと各第２の１／２画素候補ブロックとの差を表す
第２の１／２画素ブロックディストーション、並びに、
現符号化ブロックと各第３の１／２画素候補ブロックと
の差を表す第３の１／２画素ブロックディストーション
からなり、前記１／２画素ブロックディストーション算
出手段が、第１の１／２画素ブロックディストーション
をそれぞれ算出する（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第
１の１／２画素ブロックディストーション算出ユニッ
ト、第２の１／２画素ブロックディストーションをそれ
ぞれ算出する（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１
／２画素ブロックディストーション算出ユニット、並び
に、第３の１／２画素ブロックディストーションをそれ
ぞれ算出する（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２
画素ブロックディストーションをそれぞれ算出する第３
の１／２画素ブロックディストーション算出ユニットを
有し、各第１の１／２画素ブロックディストーション算
出ユニットが、一対のレジスタから、互いに垂直方向に
隣接して並ぶサーチウインドウの一対の整数画素のデー
タを入力して、これら整数画素の間の１／２画素のデー
タを算出し、各第２の１／２画素ブロックディストーシ
ョン算出ユニットが、一対のレジスタから、互いに水平
方向に隣接して並ぶサーチウインドウの一対の整数画素
のデータを入力して、これら整数画素の間の１／２画素
のデータを算出し、各第３の１／２画素ブロックディス
トーション算出ユニットが、４個のレジスタから、互い
に隣接してマトリックス状に配置されたサーチウインド
ウの４つの整数画素のデータを入力して、これら整数画
素の中心に位置する１／２画素のデータを算出すること
を特徴とするものである。
探索装置は、上記課題を解決するため、請求項１３記載
の動きベクトル探索装置において、前記１／２画素候補
ブロックが、各整数画素候補ブロックから垂直方向に１
／２画素ピッチずれた第１の１／２画素候補ブロック、
各整数画素候補ブロックから水平方向に１／２画素ピッ
チずれた第２の１／２画素候補ブロック、並びに、各整
数画素候補ブロックから対角方向に１／２画素ピッチず
れた第３の１／２画素候補ブロックからなり、前記１／
２画素ブロックディストーションが、現符号化ブロック
と各第１の１／２画素候補ブロックとの間の差を表す第
１の１／２画素ブロックディストーション、現符号化ブ
ロックと各第２の１／２画素候補ブロックとの差を表す
第２の１／２画素ブロックディストーション、並びに、
現符号化ブロックと各第３の１／２画素候補ブロックと
の差を表す第３の１／２画素ブロックディストーション
からなり、前記１／２画素ブロックディストーション算
出手段が、第１の１／２画素ブロックディストーション
をそれぞれ算出する（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第
１の１／２画素ブロックディストーション算出ユニッ
ト、第２の１／２画素ブロックディストーションをそれ
ぞれ算出する（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１
／２画素ブロックディストーション算出ユニット、並び
に、第３の１／２画素ブロックディストーションをそれ
ぞれ算出する（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２
画素ブロックディストーションをそれぞれ算出する第３
の１／２画素ブロックディストーション算出ユニットを
有し、各第１の１／２画素ブロックディストーション算
出ユニットが、一対のレジスタから、互いに垂直方向に
隣接して並ぶサーチウインドウの一対の整数画素のデー
タを入力して、これら整数画素の間の１／２画素のデー
タを算出し、各第２の１／２画素ブロックディストーシ
ョン算出ユニットが、一対のレジスタから、互いに水平
方向に隣接して並ぶサーチウインドウの一対の整数画素
のデータを入力して、これら整数画素の間の１／２画素
のデータを算出し、各第３の１／２画素ブロックディス
トーション算出ユニットが、４個のレジスタから、互い
に隣接してマトリックス状に配置されたサーチウインド
ウの４つの整数画素のデータを入力して、これら整数画
素の中心に位置する１／２画素のデータを算出すること
を特徴とするものである。
【００３３】請求項１５記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１４記載
の動きベクトル探索装置において、前記（Ｋ−Ｍ＋１）
×（Ｈ−Ｎ＋１）個のレジスタが、（Ｋ−Ｍ）×（Ｈ−
Ｎ）個のレジスタを含む第１レジスタグループ、（Ｈ−
Ｎ）個のレジスタを含む第２レジスタグループ、（Ｋ−
Ｍ）個のレジスタを含む第３レジスタグループ、並び
に、１個のレジスタを含む第４レジスタグループに分類
され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画
素ブロックディストーション算出ユニットが、（Ｋ−
Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディストーショ
ン算出ユニットを含む第１ユニットグループ、（Ｈ−
Ｎ）個の整数画素ブロックディストーション算出ユニッ
トとを含む第２ユニットグループ、（Ｋ−Ｍ）個の整数
画素ブロックディストーション算出ユニットを含む第３
ユニットグループ、並びに、１個の整数画素ブロックデ
ィストーション算出ユニットを含む第４ユニットグルー
プに分類され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第
１の１／２画素ブロックディストーション算出ユニット
が、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｈ−Ｎ）個の第１の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類され、前記（Ｋ−Ｍ）×（Ｈ−Ｎ＋
１）個の第２の１／２画素ブロックディストーション算
出ユニットが、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／
２画素ブロックディストーション算出ユニットを含む第
１ユニットグループ、並びに、（Ｋ−Ｍ）個の第２の１
／２画素ブロックディストーション算出ユニットを含む
第２ユニットグループに分類され、前記レジスタの第１
レジスタグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個
のレジスタのそれぞれ、整数画素ブロックディストーシ
ョン算出ユニットの第１ユニットグループに含まれた
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディスト
ーション算出ユニットのそれぞれ、第１の１／２画素ブ
ロックディストーション算出ユニットの第１ユニットグ
ループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１
／２画素ブロックディストーション算出ユニットのそれ
ぞれ、第２の１／２画素ブロックディストーション算出
ユニットの第１ユニットグループに含まれた（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第２の１／２画素ブロックディストー
ション算出ユニットのそれぞれ、並びに、（Ｋ−Ｍ）×
（Ｈ−Ｎ）個の第３の１／２画素ブロックディストーシ
ョン算出ユニットのそれぞれが、協同して第１のプロセ
ッサエレメントを構成し、各第１のプロセッサエレメン
トに含まれた整数画素ブロックディストーション算出ユ
ニットが、それぞれの第１のプロセッサエレメントに含
まれたレジスタからサーチウインドウの整数画素データ
を入力し、同一の第１のプロセッサエレメントに含まれ
た整数画素ブロックディストーション算出ユニット、並
びに、第１、第２および第３の１／２画素ブロックディ
ストーション算出ユニットが、互いに１／２画素ピッチ
ずれた整数画素候補ブロック、第１、第２および第３の
１／２画素候補ブロックのそれぞれに対応する整数画素
ブロックディストーション、並びに、第１、第２および
第３の１／２画素ブロックディストーションを算出し、
前記レジスタの第２レジスタグループに含まれた（Ｈ−
Ｎ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第２ユニットグループに含ま
れた（Ｈ−Ｎ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第１の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｈ−Ｎ）個の第１の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第２
のプロセッサエレメントを構成し、各第２のプロセッサ
エレメントに含まれた整数画素ブロックディストーショ
ン算出ユニットが、それぞれの第２のプロセッサエレメ
ントに含まれたレジスタからサーチウインドウの整数画
素データを入力し、同一の第２のプロセッサエレメント
に含まれた整数画素ブロックディストーション算出ユニ
ットおよび第１の１／２画素ブロックディストーション
算出ユニットが、互いに１／２画素ピッチずれた整数画
素候補ブロックおよび第１の１／２画素候補ブロックの
それぞれに対応する整数画素ブロックディストーション
および第１の１／２画素ブロックディストーションをそ
れぞれ算出し、前記レジスタの第３レジスタグループに
含まれた（Ｋ−Ｍ）個のレジスタのそれぞれ、整数画素
ブロックディストーション算出ユニットの第３ユニット
グループに含まれた（Ｋ−Ｍ）個の整数画素ブロックデ
ィストーション算出ユニットのそれぞれ、第２の１／２
画素ブロックディストーション算出ユニットの第２ユニ
ットグループに含まれた（Ｋ−Ｍ）個の第２の１／２画
素ブロックディストーション算出ユニットのそれぞれ
が、協同して第３のプロセッサエレメントを構成し、各
第３のプロセッサエレメントに含まれた整数画素ブロッ
クディストーション算出ユニットが、それぞれの第３の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力し、同一の第３のプロ
セッサエレメントに含まれた整数画素ブロックディスト
ーション算出ユニットおよび第２の１／２画素ブロック
ディストーション算出ユニットが、互いに１／２画素ピ
ッチずれた整数画素候補ブロックおよび第２の１／２画
素候補ブロックのそれぞれに対応する整数画素ブロック
ディストーションおよび第２の１／２画素ブロックディ
ストーションをそれぞれ算出し、前記レジスタの第４レ
ジスタグループに含まれたレジスタ、並びに、整数画素
ブロックディストーション算出ユニットの第４ユニット
グループに含まれた整数画素ブロックディストーション
算出ユニットが、協同して第４のプロセッサエレメント
を構成し、第４のプロセッサエレメントに含まれた整数
画素ブロックディストーション算出ユニットが、第４の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力することを特徴とする
ものである。
探索装置は、上記課題を解決するため、請求項１４記載
の動きベクトル探索装置において、前記（Ｋ−Ｍ＋１）
×（Ｈ−Ｎ＋１）個のレジスタが、（Ｋ−Ｍ）×（Ｈ−
Ｎ）個のレジスタを含む第１レジスタグループ、（Ｈ−
Ｎ）個のレジスタを含む第２レジスタグループ、（Ｋ−
Ｍ）個のレジスタを含む第３レジスタグループ、並び
に、１個のレジスタを含む第４レジスタグループに分類
され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画
素ブロックディストーション算出ユニットが、（Ｋ−
Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディストーショ
ン算出ユニットを含む第１ユニットグループ、（Ｈ−
Ｎ）個の整数画素ブロックディストーション算出ユニッ
トとを含む第２ユニットグループ、（Ｋ−Ｍ）個の整数
画素ブロックディストーション算出ユニットを含む第３
ユニットグループ、並びに、１個の整数画素ブロックデ
ィストーション算出ユニットを含む第４ユニットグルー
プに分類され、前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第
１の１／２画素ブロックディストーション算出ユニット
が、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｈ−Ｎ）個の第１の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類され、前記（Ｋ−Ｍ）×（Ｈ−Ｎ＋
１）個の第２の１／２画素ブロックディストーション算
出ユニットが、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／
２画素ブロックディストーション算出ユニットを含む第
１ユニットグループ、並びに、（Ｋ−Ｍ）個の第２の１
／２画素ブロックディストーション算出ユニットを含む
第２ユニットグループに分類され、前記レジスタの第１
レジスタグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個
のレジスタのそれぞれ、整数画素ブロックディストーシ
ョン算出ユニットの第１ユニットグループに含まれた
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディスト
ーション算出ユニットのそれぞれ、第１の１／２画素ブ
ロックディストーション算出ユニットの第１ユニットグ
ループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１
／２画素ブロックディストーション算出ユニットのそれ
ぞれ、第２の１／２画素ブロックディストーション算出
ユニットの第１ユニットグループに含まれた（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第２の１／２画素ブロックディストー
ション算出ユニットのそれぞれ、並びに、（Ｋ−Ｍ）×
（Ｈ−Ｎ）個の第３の１／２画素ブロックディストーシ
ョン算出ユニットのそれぞれが、協同して第１のプロセ
ッサエレメントを構成し、各第１のプロセッサエレメン
トに含まれた整数画素ブロックディストーション算出ユ
ニットが、それぞれの第１のプロセッサエレメントに含
まれたレジスタからサーチウインドウの整数画素データ
を入力し、同一の第１のプロセッサエレメントに含まれ
た整数画素ブロックディストーション算出ユニット、並
びに、第１、第２および第３の１／２画素ブロックディ
ストーション算出ユニットが、互いに１／２画素ピッチ
ずれた整数画素候補ブロック、第１、第２および第３の
１／２画素候補ブロックのそれぞれに対応する整数画素
ブロックディストーション、並びに、第１、第２および
第３の１／２画素ブロックディストーションを算出し、
前記レジスタの第２レジスタグループに含まれた（Ｈ−
Ｎ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第２ユニットグループに含ま
れた（Ｈ−Ｎ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第１の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｈ−Ｎ）個の第１の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第２
のプロセッサエレメントを構成し、各第２のプロセッサ
エレメントに含まれた整数画素ブロックディストーショ
ン算出ユニットが、それぞれの第２のプロセッサエレメ
ントに含まれたレジスタからサーチウインドウの整数画
素データを入力し、同一の第２のプロセッサエレメント
に含まれた整数画素ブロックディストーション算出ユニ
ットおよび第１の１／２画素ブロックディストーション
算出ユニットが、互いに１／２画素ピッチずれた整数画
素候補ブロックおよび第１の１／２画素候補ブロックの
それぞれに対応する整数画素ブロックディストーション
および第１の１／２画素ブロックディストーションをそ
れぞれ算出し、前記レジスタの第３レジスタグループに
含まれた（Ｋ−Ｍ）個のレジスタのそれぞれ、整数画素
ブロックディストーション算出ユニットの第３ユニット
グループに含まれた（Ｋ−Ｍ）個の整数画素ブロックデ
ィストーション算出ユニットのそれぞれ、第２の１／２
画素ブロックディストーション算出ユニットの第２ユニ
ットグループに含まれた（Ｋ−Ｍ）個の第２の１／２画
素ブロックディストーション算出ユニットのそれぞれ
が、協同して第３のプロセッサエレメントを構成し、各
第３のプロセッサエレメントに含まれた整数画素ブロッ
クディストーション算出ユニットが、それぞれの第３の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力し、同一の第３のプロ
セッサエレメントに含まれた整数画素ブロックディスト
ーション算出ユニットおよび第２の１／２画素ブロック
ディストーション算出ユニットが、互いに１／２画素ピ
ッチずれた整数画素候補ブロックおよび第２の１／２画
素候補ブロックのそれぞれに対応する整数画素ブロック
ディストーションおよび第２の１／２画素ブロックディ
ストーションをそれぞれ算出し、前記レジスタの第４レ
ジスタグループに含まれたレジスタ、並びに、整数画素
ブロックディストーション算出ユニットの第４ユニット
グループに含まれた整数画素ブロックディストーション
算出ユニットが、協同して第４のプロセッサエレメント
を構成し、第４のプロセッサエレメントに含まれた整数
画素ブロックディストーション算出ユニットが、第４の
プロセッサエレメントに含まれたレジスタからサーチウ
インドウの整数画素データを入力することを特徴とする
ものである。
【００３４】請求項１６記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、前符号化フレー
ムに基づいて現符号化フレームを予測するのに用いられ
る動きベクトルを探索する動きベクトル探索装置であ
り、現符号化フレームが、複数の整数画素によって表さ
れる現符号化ブロックにより部分的に構成され、前符号
化フレームが、複数の整数画素を含むサーチウインドウ
により部分的に構成され、該サーチウインドウが、現符
号化ブロックと同一サイズの複数の候補ブロックを含
み、これら候補ブロックが、サーチウインドウの前記整
数画素により表される複数の整数画素候補ブロック、並
びに、前記サーチウインドウの隣合う整数画素間の１／
２画素により表される複数の１／２画素候補ブロックか
らなり、前記動きベクトルが、現符号化ブロックと該現
符号化ブロックに最も類似した候補ブロックとの間の変
位により表される動きベクトル探索装置であって、前記
サーチウインドウの整数画素データを出力するサーチウ
インドウデータ出力手段と、該サーチウインドウデータ
出力手段からサーチウインドウの整数画素データを入力
し、前記サーチウインドウの少なくとも２つの整数画素
のデータを同時に保持するサーチウインドウデータ入力
保持手段と、を有し、該サーチウィンドウデータ入力保
持手段により保持されるサーチウインドウの整数画素デ
ータがサーチウインドウの他の整数画素データに繰り返
し置き換えられることを特徴とし、さらに、現符号化ブ
ロックの整数画素データを出力する現符号化ブロックデ
ータ出力手段と、現符号化ブロックデータ出力手段から
現符号化ブロックの整数画素データを入力し、現符号化
ブロックの少なくとも２つの整数画素のデータを同時に
保持する現符号化ブロックデータ入力保持手段と、を有
し、該現符号化ブロックデータ入力保持手段により保持
される現符号化ブロックの整数画素データが現符号化ブ
ロックの他の整数画素データに繰り返し置き換えられる
ことを特徴とし、さらに、現符号化ブロックデータ入力
保持手段により保持された現符号化ブロックの整数画素
データとサーチウインドウデータ入力保持手段により保
持されたサーチウインドウの整数画素データに基づい
て、現符号化ブロックと各整数画素候補ブロックとの間
の差を表す整数画素ブロックディストーションを算出す
る整数画素ブロックディストーション算出手段と、を有
し、該整数画素ブロックディストーション算出手段が、
複数の整数画素ブロック局所ディストーションを算出
し、これら整数画素ブロック局所ディストーションは、
互いに同数の整数画素ブロック局所ディストーショング
ループに分類され、各整数画素ブロック局所ディストー
ショングループの整数画素ブロック局所ディストーショ
ンが、現符号化ブロックの各整数画素と各整数画素候補
ブロックの各整数画素との互いに位置的に対応する画素
同士の差を表し、前記各整数画素ブロックディストーシ
ョンは、各整数画素ブロック局所ディストーショングル
ープに基づいて算出されることを特徴とし、さらに、前
記整数画素ブロックディストーション算出手段により算
出された整数画素ブロック局所ディストーションに基づ
いて、現符号化ブロックと各１／２画素候補ブロックと
の差を表す１／２画素ブロックディストーションを算出
する１／２画素ブロックディストーション算出手段と、
前記整数画素ブロックディストーションおよび１／２画
素ブロックディストーションの中から最小ディストーシ
ョンを検出して、現符号化ブロックに最も類似した候補
ブロックを特定する最小ディストーション検出手段と、
を有することを特徴とするものである。
探索装置は、上記課題を解決するため、前符号化フレー
ムに基づいて現符号化フレームを予測するのに用いられ
る動きベクトルを探索する動きベクトル探索装置であ
り、現符号化フレームが、複数の整数画素によって表さ
れる現符号化ブロックにより部分的に構成され、前符号
化フレームが、複数の整数画素を含むサーチウインドウ
により部分的に構成され、該サーチウインドウが、現符
号化ブロックと同一サイズの複数の候補ブロックを含
み、これら候補ブロックが、サーチウインドウの前記整
数画素により表される複数の整数画素候補ブロック、並
びに、前記サーチウインドウの隣合う整数画素間の１／
２画素により表される複数の１／２画素候補ブロックか
らなり、前記動きベクトルが、現符号化ブロックと該現
符号化ブロックに最も類似した候補ブロックとの間の変
位により表される動きベクトル探索装置であって、前記
サーチウインドウの整数画素データを出力するサーチウ
インドウデータ出力手段と、該サーチウインドウデータ
出力手段からサーチウインドウの整数画素データを入力
し、前記サーチウインドウの少なくとも２つの整数画素
のデータを同時に保持するサーチウインドウデータ入力
保持手段と、を有し、該サーチウィンドウデータ入力保
持手段により保持されるサーチウインドウの整数画素デ
ータがサーチウインドウの他の整数画素データに繰り返
し置き換えられることを特徴とし、さらに、現符号化ブ
ロックの整数画素データを出力する現符号化ブロックデ
ータ出力手段と、現符号化ブロックデータ出力手段から
現符号化ブロックの整数画素データを入力し、現符号化
ブロックの少なくとも２つの整数画素のデータを同時に
保持する現符号化ブロックデータ入力保持手段と、を有
し、該現符号化ブロックデータ入力保持手段により保持
される現符号化ブロックの整数画素データが現符号化ブ
ロックの他の整数画素データに繰り返し置き換えられる
ことを特徴とし、さらに、現符号化ブロックデータ入力
保持手段により保持された現符号化ブロックの整数画素
データとサーチウインドウデータ入力保持手段により保
持されたサーチウインドウの整数画素データに基づい
て、現符号化ブロックと各整数画素候補ブロックとの間
の差を表す整数画素ブロックディストーションを算出す
る整数画素ブロックディストーション算出手段と、を有
し、該整数画素ブロックディストーション算出手段が、
複数の整数画素ブロック局所ディストーションを算出
し、これら整数画素ブロック局所ディストーションは、
互いに同数の整数画素ブロック局所ディストーショング
ループに分類され、各整数画素ブロック局所ディストー
ショングループの整数画素ブロック局所ディストーショ
ンが、現符号化ブロックの各整数画素と各整数画素候補
ブロックの各整数画素との互いに位置的に対応する画素
同士の差を表し、前記各整数画素ブロックディストーシ
ョンは、各整数画素ブロック局所ディストーショングル
ープに基づいて算出されることを特徴とし、さらに、前
記整数画素ブロックディストーション算出手段により算
出された整数画素ブロック局所ディストーションに基づ
いて、現符号化ブロックと各１／２画素候補ブロックと
の差を表す１／２画素ブロックディストーションを算出
する１／２画素ブロックディストーション算出手段と、
前記整数画素ブロックディストーションおよび１／２画
素ブロックディストーションの中から最小ディストーシ
ョンを検出して、現符号化ブロックに最も類似した候補
ブロックを特定する最小ディストーション検出手段と、
を有することを特徴とするものである。
【００３５】請求項１７記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１６記載
の動きベクトル探索装置において、Ｎ、Ｍ、ＨおよびＫ
をそれぞれ自然数とするとき、前記現符号化ブロックの
整数画素が、Ｎ行Ｍ列のマトリックス状に配置され、前
記サーチウインドウの整数画素がＨ行Ｋ列のマトリック
ス状に配置され、ＨおよびＫが、ＮおよびＭよりそれぞ
れ大きく、前記１／２画素候補ブロックが、各整数画素
候補ブロックから垂直方向に１／２画素ピッチずれた第
１の１／２画素候補ブロック、各整数画素候補ブロック
から水平方向に１／２画素ピッチずれた第２の１／２画
素候補ブロック、並びに、各整数画素候補ブロックから
対角方向に１／２画素ピッチずれた第３の１／２画素候
補ブロックからなり、１／２画素ブロックディストーシ
ョンが、現符号化ブロックと各第１の１／２画素候補ブ
ロックとの間の差を表す第１の１／２画素ブロックディ
ストーション、現符号化ブロックと各第２の１／２画素
候補ブロックとの差を表す第２の１／２画素ブロックデ
ィストーション、並びに、現符号化ブロックと各第３の
１／２画素候補ブロックとの差を表す第３の１／２画素
ブロックディストーションからなり、前記整数画素ブロ
ックディストーション算出手段が、（Ｋ−Ｍ＋１）個の
整数画素ブロックディストーション算出デバイスグルー
プからなり、これら整数画素ブロックディストーション
算出デバイスグループのそれぞれは、互いに水平方向に
並ぶ整数画素候補ブロックのそれぞれに対応する整数画
素ブロックディストーションを算出し、前記第１の１／
２画素ブロックディストーション算出手段が、（Ｋ−Ｍ
＋１）個の第１の１／２画素ブロックディストーション
算出デバイスグループ、（Ｋ−Ｍ）個の第２の１／２画
素ブロックディストーション算出デバイスグループ、並
びに、（Ｋ−Ｍ）個の第３の１／２画素ブロックディス
トーション算出デバイスグループを有し、各第１の１／
２画素ブロックディストーション算出デバイスグループ
は、水平方向に一直線上に並ぶ第１の１／２画素候補ブ
ロックのそれぞれに対応する第１の１／２画素ブロック
ディストーションを算出し、各第２の１／２画素ブロッ
クディストーション算出デバイスグループは、水平方向
に一直線上に並ぶ第２の１／２画素候補ブロックのそれ
ぞれに対応する第２の１／２画素ブロックディストーシ
ョンを算出し、各第３の１／２画素ブロックディストー
ション算出デバイスグループは、水平方向に一直線上に
並ぶ第３の１／２画素候補ブロックのそれぞれに対応す
る第３の１／２画素ブロックディストーションを算出す
ることを特徴とするものである。
探索装置は、上記課題を解決するため、請求項１６記載
の動きベクトル探索装置において、Ｎ、Ｍ、ＨおよびＫ
をそれぞれ自然数とするとき、前記現符号化ブロックの
整数画素が、Ｎ行Ｍ列のマトリックス状に配置され、前
記サーチウインドウの整数画素がＨ行Ｋ列のマトリック
ス状に配置され、ＨおよびＫが、ＮおよびＭよりそれぞ
れ大きく、前記１／２画素候補ブロックが、各整数画素
候補ブロックから垂直方向に１／２画素ピッチずれた第
１の１／２画素候補ブロック、各整数画素候補ブロック
から水平方向に１／２画素ピッチずれた第２の１／２画
素候補ブロック、並びに、各整数画素候補ブロックから
対角方向に１／２画素ピッチずれた第３の１／２画素候
補ブロックからなり、１／２画素ブロックディストーシ
ョンが、現符号化ブロックと各第１の１／２画素候補ブ
ロックとの間の差を表す第１の１／２画素ブロックディ
ストーション、現符号化ブロックと各第２の１／２画素
候補ブロックとの差を表す第２の１／２画素ブロックデ
ィストーション、並びに、現符号化ブロックと各第３の
１／２画素候補ブロックとの差を表す第３の１／２画素
ブロックディストーションからなり、前記整数画素ブロ
ックディストーション算出手段が、（Ｋ−Ｍ＋１）個の
整数画素ブロックディストーション算出デバイスグルー
プからなり、これら整数画素ブロックディストーション
算出デバイスグループのそれぞれは、互いに水平方向に
並ぶ整数画素候補ブロックのそれぞれに対応する整数画
素ブロックディストーションを算出し、前記第１の１／
２画素ブロックディストーション算出手段が、（Ｋ−Ｍ
＋１）個の第１の１／２画素ブロックディストーション
算出デバイスグループ、（Ｋ−Ｍ）個の第２の１／２画
素ブロックディストーション算出デバイスグループ、並
びに、（Ｋ−Ｍ）個の第３の１／２画素ブロックディス
トーション算出デバイスグループを有し、各第１の１／
２画素ブロックディストーション算出デバイスグループ
は、水平方向に一直線上に並ぶ第１の１／２画素候補ブ
ロックのそれぞれに対応する第１の１／２画素ブロック
ディストーションを算出し、各第２の１／２画素ブロッ
クディストーション算出デバイスグループは、水平方向
に一直線上に並ぶ第２の１／２画素候補ブロックのそれ
ぞれに対応する第２の１／２画素ブロックディストーシ
ョンを算出し、各第３の１／２画素ブロックディストー
ション算出デバイスグループは、水平方向に一直線上に
並ぶ第３の１／２画素候補ブロックのそれぞれに対応す
る第３の１／２画素ブロックディストーションを算出す
ることを特徴とするものである。
【００３６】請求項１８記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１７記載
の動きベクトル探索装置において、前記整数画素ブロッ
クディストーションのそれぞれが、互いに位置的に対応
する各整数画素候補ブロックの各整数画素と現符号化ブ
ロックの各整数画素との差をそれぞれ表すＭ×Ｎ個の局
所ディストーションによって定まり、第１、第２および
第３の１／２画素ブロックディストーションのそれぞれ
が、互いに位置的に対応する前記第１、第２および第３
の各１／２画素候補ブロックの各１／２画素と現符号化
ブロックの各整数画素との差をそれぞれ表すＭ×Ｎ個の
局所ディストーションによって定まり、各整数画素ブロ
ックディストーション算出デバイスグループは、Ｎ個の
局所ディストーション算出デバイスを有し、各局所ディ
ストーション算出デバイスは、垂直方向に一直線上に並
ぶ各整数画素候補ブロックに含まれるとともに水平方向
に一直線上に並ぶＭ個の整数画素にそれぞれ対応するＭ
個の局所ディストーションを算出し、各第１の１／２画
素ブロックディストーション算出デバイスグループは、
Ｎ個の局所ディストーション算出デバイスを有し、各局
所ディストーション算出デバイスは、垂直方向に一直線
上に並ぶ各第１の１／２画素候補ブロックに含まれると
ともに水平方向に一直線上に並ぶＭ個の１／２画素にそ
れぞれ対応するＭ個の局所ディストーションを算出し、
各第２の１／２画素ブロックディストーション算出デバ
イスグループは、Ｎ個の局所ディストーション算出デバ
イスを有し、各局所ディストーション算出デバイスは、
垂直方向に一直線上に並ぶ各第２の１／２画素候補ブロ
ックに含まれるとともに水平方向に一直線上に並ぶＭ個
の１／２画素にそれぞれ対応するＭ個の局所ディストー
ションを算出し、各第３の１／２画素ブロックディスト
ーション算出デバイスグループは、Ｎ個の局所ディスト
ーション算出デバイスを有し、各局所ディストーション
算出デバイスは、垂直方向に一直線上に並ぶ各第３の１
／２画素候補ブロックに含まれるとともに水平方向に一
直線上に並ぶＭ個の１／２画素にそれぞれ対応するＭ個
の局所ディストーションを算出することを特徴とするも
のである。
探索装置は、上記課題を解決するため、請求項１７記載
の動きベクトル探索装置において、前記整数画素ブロッ
クディストーションのそれぞれが、互いに位置的に対応
する各整数画素候補ブロックの各整数画素と現符号化ブ
ロックの各整数画素との差をそれぞれ表すＭ×Ｎ個の局
所ディストーションによって定まり、第１、第２および
第３の１／２画素ブロックディストーションのそれぞれ
が、互いに位置的に対応する前記第１、第２および第３
の各１／２画素候補ブロックの各１／２画素と現符号化
ブロックの各整数画素との差をそれぞれ表すＭ×Ｎ個の
局所ディストーションによって定まり、各整数画素ブロ
ックディストーション算出デバイスグループは、Ｎ個の
局所ディストーション算出デバイスを有し、各局所ディ
ストーション算出デバイスは、垂直方向に一直線上に並
ぶ各整数画素候補ブロックに含まれるとともに水平方向
に一直線上に並ぶＭ個の整数画素にそれぞれ対応するＭ
個の局所ディストーションを算出し、各第１の１／２画
素ブロックディストーション算出デバイスグループは、
Ｎ個の局所ディストーション算出デバイスを有し、各局
所ディストーション算出デバイスは、垂直方向に一直線
上に並ぶ各第１の１／２画素候補ブロックに含まれると
ともに水平方向に一直線上に並ぶＭ個の１／２画素にそ
れぞれ対応するＭ個の局所ディストーションを算出し、
各第２の１／２画素ブロックディストーション算出デバ
イスグループは、Ｎ個の局所ディストーション算出デバ
イスを有し、各局所ディストーション算出デバイスは、
垂直方向に一直線上に並ぶ各第２の１／２画素候補ブロ
ックに含まれるとともに水平方向に一直線上に並ぶＭ個
の１／２画素にそれぞれ対応するＭ個の局所ディストー
ションを算出し、各第３の１／２画素ブロックディスト
ーション算出デバイスグループは、Ｎ個の局所ディスト
ーション算出デバイスを有し、各局所ディストーション
算出デバイスは、垂直方向に一直線上に並ぶ各第３の１
／２画素候補ブロックに含まれるとともに水平方向に一
直線上に並ぶＭ個の１／２画素にそれぞれ対応するＭ個
の局所ディストーションを算出することを特徴とするも
のである。
【００３７】請求項１９記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１８記載
の動きベクトル探索装置において、前記サーチウインド
ウデータ入力保持手段が、サーチウインドウの整数画素
データを互いの間でシフトして、それぞれ保持する（Ｋ
−Ｍ＋１）×Ｎ個のレジスタを有し、前記現符号化ブロ
ックデータ入力保持手段が、現符号化ブロックの整数画
素データを互いの間でシフトして、それぞれ保持する
（Ｋ−Ｍ＋１）×Ｎ個のレジスタを有し、整数画素ブロ
ックディストーション算出デバイスグループそれぞれの
局所ディストーション算出デバイスが、サーチウインド
ウデータ入力保持手段のレジスタおよび現符号化ブロッ
クデータ入力保持手段のレジスタから整数画素データを
入力して、局所ディストーションを算出することを特徴
とするものである。
探索装置は、上記課題を解決するため、請求項１８記載
の動きベクトル探索装置において、前記サーチウインド
ウデータ入力保持手段が、サーチウインドウの整数画素
データを互いの間でシフトして、それぞれ保持する（Ｋ
−Ｍ＋１）×Ｎ個のレジスタを有し、前記現符号化ブロ
ックデータ入力保持手段が、現符号化ブロックの整数画
素データを互いの間でシフトして、それぞれ保持する
（Ｋ−Ｍ＋１）×Ｎ個のレジスタを有し、整数画素ブロ
ックディストーション算出デバイスグループそれぞれの
局所ディストーション算出デバイスが、サーチウインド
ウデータ入力保持手段のレジスタおよび現符号化ブロッ
クデータ入力保持手段のレジスタから整数画素データを
入力して、局所ディストーションを算出することを特徴
とするものである。
【００３８】請求項２０記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１９記載
の動きベクトル探索装置において、前記第１の１／２画
素ブロックディストーション算出デバイスグループそれ
ぞれの局所ディストーション算出デバイスが、互いに垂
直方向に１画素ピッチずれた一対の整数画素候補ブロッ
クにそれぞれ対応する整数画素ブロックディストーショ
ンを算出する一対の整数画素ブロックディストーション
算出デバイスグループの局所ディストーション算出デバ
イスから、局所ディストーションを入力して、第１の１
／２画素ブロックディストーションの局所ディストーシ
ョンを算出し、第２の１／２画素ブロックディストーシ
ョン算出デバイスグループそれぞれの局所ディストーシ
ョン算出デバイスが、互いに水平方向に１画素ピッチず
れた一対の整数画素候補ブロックにそれぞれ対応する整
数画素ブロックディストーションを算出する一対の整数
画素ブロックディストーション算出デバイスグループの
局所ディストーション算出デバイスから、局所ディスト
ーションを入力して、第２の１／２画素ブロックディス
トーションの局所ディストーションを算出し、第３の１
／２画素ブロックディストーション算出デバイスグルー
プそれぞれの局所ディストーション算出デバイスが、互
いに水平方向に１画素ピッチずれた一対の第２の１／２
画素候補ブロックにそれぞれ対応する第２の１／２画素
ブロックディストーションを算出する一対の第２の１／
２画素ブロックディストーション算出デバイスグループ
の局所ディストーション算出デバイスから、局所ディス
トーションを入力して、第３の１／２画素ブロックディ
ストーションの局所ディストーションを算出することを
特徴とするものである。
探索装置は、上記課題を解決するため、請求項１９記載
の動きベクトル探索装置において、前記第１の１／２画
素ブロックディストーション算出デバイスグループそれ
ぞれの局所ディストーション算出デバイスが、互いに垂
直方向に１画素ピッチずれた一対の整数画素候補ブロッ
クにそれぞれ対応する整数画素ブロックディストーショ
ンを算出する一対の整数画素ブロックディストーション
算出デバイスグループの局所ディストーション算出デバ
イスから、局所ディストーションを入力して、第１の１
／２画素ブロックディストーションの局所ディストーシ
ョンを算出し、第２の１／２画素ブロックディストーシ
ョン算出デバイスグループそれぞれの局所ディストーシ
ョン算出デバイスが、互いに水平方向に１画素ピッチず
れた一対の整数画素候補ブロックにそれぞれ対応する整
数画素ブロックディストーションを算出する一対の整数
画素ブロックディストーション算出デバイスグループの
局所ディストーション算出デバイスから、局所ディスト
ーションを入力して、第２の１／２画素ブロックディス
トーションの局所ディストーションを算出し、第３の１
／２画素ブロックディストーション算出デバイスグルー
プそれぞれの局所ディストーション算出デバイスが、互
いに水平方向に１画素ピッチずれた一対の第２の１／２
画素候補ブロックにそれぞれ対応する第２の１／２画素
ブロックディストーションを算出する一対の第２の１／
２画素ブロックディストーション算出デバイスグループ
の局所ディストーション算出デバイスから、局所ディス
トーションを入力して、第３の１／２画素ブロックディ
ストーションの局所ディストーションを算出することを
特徴とするものである。
【００３９】請求項２１記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項２０記載
の動きベクトル探索装置において、前記整数画素ブロッ
クディストーション算出デバイスグループの（Ｋ−Ｍ）
×Ｎ個の局所ディストーション算出デバイスのそれぞ
れ、第１の１／２画素ブロックディストーション算出デ
バイスグループの（Ｋ−Ｍ）×Ｎ個の局所ディストーシ
ョン算出デバイスのそれぞれ、第２の１／２画素ブロッ
クディストーション算出デバイスグループの（Ｋ−Ｍ）
×Ｎ個の局所ディストーション算出デバイスのそれぞ
れ、並びに、第３の１／２画素ブロックディストーショ
ン算出デバイスグループの（Ｋ−Ｍ）×Ｎ個の局所ディ
ストーション算出デバイスのそれぞれが、協同して第１
のプロセッサエレメントを構成し、互いに１／２画素ピ
ッチづつずれた整数画素候補ブロック、第１、第２およ
び第３の１／２画素候補ブロックの水平方向に一直線上
に並んだ整数画素および１／２画素に対応する局所ディ
ストーションが、同一の第１のプロセッサエレメントに
含まれた整数画素ブロックディストーション算出デバイ
スグループ、第１、第２および第３の１／２画素ブロッ
クディストーション算出デバイスグループの局所ディス
トーション算出デバイスにより算出され、前記整数画素
ブロックディストーション算出デバイスグループの残り
のうちのＮ個の局所ディストーション算出デバイスのそ
れぞれ、第１の１／２画素ブロックディストーション算
出デバイスグループのＮ個の局所ディストーション算出
デバイスのそれぞれが、協同して第２のプロセッサエレ
メントを構成し、互いに１／２画素ピッチづつずれた整
数画素候補ブロックおよび第１の１／２画素候補ブロッ
クの水平方向に並んだ整数画素および１／２画素にそれ
ぞれ対応する局所ディストーションが、同一の第２のプ
ロセッサエレメントに含まれた整数画素ブロックディス
トーション算出デバイスグループおよび第１の１／２画
素ブロックディストーション算出デバイスグループの局
所ディストーション算出デバイスにより算出されること
を特徴とするものである。
探索装置は、上記課題を解決するため、請求項２０記載
の動きベクトル探索装置において、前記整数画素ブロッ
クディストーション算出デバイスグループの（Ｋ−Ｍ）
×Ｎ個の局所ディストーション算出デバイスのそれぞ
れ、第１の１／２画素ブロックディストーション算出デ
バイスグループの（Ｋ−Ｍ）×Ｎ個の局所ディストーシ
ョン算出デバイスのそれぞれ、第２の１／２画素ブロッ
クディストーション算出デバイスグループの（Ｋ−Ｍ）
×Ｎ個の局所ディストーション算出デバイスのそれぞ
れ、並びに、第３の１／２画素ブロックディストーショ
ン算出デバイスグループの（Ｋ−Ｍ）×Ｎ個の局所ディ
ストーション算出デバイスのそれぞれが、協同して第１
のプロセッサエレメントを構成し、互いに１／２画素ピ
ッチづつずれた整数画素候補ブロック、第１、第２およ
び第３の１／２画素候補ブロックの水平方向に一直線上
に並んだ整数画素および１／２画素に対応する局所ディ
ストーションが、同一の第１のプロセッサエレメントに
含まれた整数画素ブロックディストーション算出デバイ
スグループ、第１、第２および第３の１／２画素ブロッ
クディストーション算出デバイスグループの局所ディス
トーション算出デバイスにより算出され、前記整数画素
ブロックディストーション算出デバイスグループの残り
のうちのＮ個の局所ディストーション算出デバイスのそ
れぞれ、第１の１／２画素ブロックディストーション算
出デバイスグループのＮ個の局所ディストーション算出
デバイスのそれぞれが、協同して第２のプロセッサエレ
メントを構成し、互いに１／２画素ピッチづつずれた整
数画素候補ブロックおよび第１の１／２画素候補ブロッ
クの水平方向に並んだ整数画素および１／２画素にそれ
ぞれ対応する局所ディストーションが、同一の第２のプ
ロセッサエレメントに含まれた整数画素ブロックディス
トーション算出デバイスグループおよび第１の１／２画
素ブロックディストーション算出デバイスグループの局
所ディストーション算出デバイスにより算出されること
を特徴とするものである。
【００４０】請求項２２記載の発明に係る動きベクトル
探索装置は、上記課題を解決するため、請求項１８記載
の動きベクトル探索装置において、前記最小ディストー
ション検出手段が、垂直方向に一直線上に並んだ整数画
素候補ブロックに対応する整数画素ブロックディストー
ションのうち、並びに、垂直方向に一直線上に並んだ１
／２画素候補ブロックに対応する１／２画素ブロックデ
ィストーションのうちから、それぞれの直線毎に最小の
ディストーションをそれぞれ特定する｛２（Ｋ−Ｍ＋
１）−１｝個の第１のディストーション特定ユニット
と、該第１のディストーション特定ユニットにより特定
されたディストーションの中から最小のディストーショ
ンを、前記最小ディストーションとして特定する第２の
ディストーション特定ユニットと、を有することを特徴
とするものである。
探索装置は、上記課題を解決するため、請求項１８記載
の動きベクトル探索装置において、前記最小ディストー
ション検出手段が、垂直方向に一直線上に並んだ整数画
素候補ブロックに対応する整数画素ブロックディストー
ションのうち、並びに、垂直方向に一直線上に並んだ１
／２画素候補ブロックに対応する１／２画素ブロックデ
ィストーションのうちから、それぞれの直線毎に最小の
ディストーションをそれぞれ特定する｛２（Ｋ−Ｍ＋
１）−１｝個の第１のディストーション特定ユニット
と、該第１のディストーション特定ユニットにより特定
されたディストーションの中から最小のディストーショ
ンを、前記最小ディストーションとして特定する第２の
ディストーション特定ユニットと、を有することを特徴
とするものである。
【００４１】
【作用】請求項１記載の発明では、整数画素のディスト
ーションを算出する時に、同時に１／２画素のディスト
ーションが算出され、特に、整数画素の差分を利用して
１／２画素データを生成することなく１／２画素の差分
が算出される。
ーションを算出する時に、同時に１／２画素のディスト
ーションが算出され、特に、整数画素の差分を利用して
１／２画素データを生成することなく１／２画素の差分
が算出される。
【００４２】請求項２記載の発明では、請求項１記載の
発明において、フロー型のディストーション算出回路に
適用するものである。請求項３記載の発明では、請求項
１記載の発明において、ブロードキャスト型のディスト
ーション算出回路に適用するものである。請求項４記載
の発明では、請求項１〜３のいずれか１項に記載の発明
において、多重化手段により水平位置あるいは垂直位置
の１ラインに各ディストーションは整列される。
発明において、フロー型のディストーション算出回路に
適用するものである。請求項３記載の発明では、請求項
１記載の発明において、ブロードキャスト型のディスト
ーション算出回路に適用するものである。請求項４記載
の発明では、請求項１〜３のいずれか１項に記載の発明
において、多重化手段により水平位置あるいは垂直位置
の１ラインに各ディストーションは整列される。
【００４３】請求項５記載の発明では、請求項１〜３の
いずれか１項に記載の発明において、遅延調整手段によ
り水平あるいは垂直の１ラインは順次遅延されて比較が
行われる。請求項６記載の発明では、１／２画素ブロッ
クディストーション算出手段が、整数画素ブロックディ
ストーション算出手段により算出された整数画素ブロッ
ク局所ディストーションに基づいて、現符号化ブロック
と各１／２画素候補ブロックとの差を表す１／２画素ブ
ロックディストーションを算出する。したがって、１／
２画素ブロックディストーション算出用のデータ入力保
持手段をサーチウインドウデータ入力保持手段と別個に
設けることなく、整数画素ブロックディストーション算
出手段と１／２画素ブロックディストーション算出手段
が、整数画素ブロックディストーションおよび１／２画
素ブロックディストーションを同時に算出することがで
き、また、サーチウインドウ内の１／２画素データを算
出することなく、１／２画ブロックディストーションを
算出することができる。この結果、装置の回路規模を小
さくするとともに、ディストーション算出に要する時間
を短縮することができる。
いずれか１項に記載の発明において、遅延調整手段によ
り水平あるいは垂直の１ラインは順次遅延されて比較が
行われる。請求項６記載の発明では、１／２画素ブロッ
クディストーション算出手段が、整数画素ブロックディ
ストーション算出手段により算出された整数画素ブロッ
ク局所ディストーションに基づいて、現符号化ブロック
と各１／２画素候補ブロックとの差を表す１／２画素ブ
ロックディストーションを算出する。したがって、１／
２画素ブロックディストーション算出用のデータ入力保
持手段をサーチウインドウデータ入力保持手段と別個に
設けることなく、整数画素ブロックディストーション算
出手段と１／２画素ブロックディストーション算出手段
が、整数画素ブロックディストーションおよび１／２画
素ブロックディストーションを同時に算出することがで
き、また、サーチウインドウ内の１／２画素データを算
出することなく、１／２画ブロックディストーションを
算出することができる。この結果、装置の回路規模を小
さくするとともに、ディストーション算出に要する時間
を短縮することができる。
【００４４】請求項７記載の発明では、請求項６記載の
動きベクトル探索装置において、サーチウインドウのサ
イズおよび現符号化ブロックのサイズに応じた個数のレ
ジスタおよび整数画素ブロックディストーション算出ユ
ニットが設けられ、整数画素ブロックディストーション
算出手段の回路設計が容易になる。請求項８記載の発明
では、請求項７記載の動きベクトル探索装置において、
サーチウインドウのサイズおよび現符号化ブロックのサ
イズに応じて個数の第１の１／２画素ブロックディスト
ーション算出ユニット、第２の１／２画素ブロックディ
ストーション算出ユニットおよび第３の１／２画素ブロ
ックディストーション算出ユニットが設けられ、１／２
画素ブロックディストーション算出手段の回路設計が容
易になる。
動きベクトル探索装置において、サーチウインドウのサ
イズおよび現符号化ブロックのサイズに応じた個数のレ
ジスタおよび整数画素ブロックディストーション算出ユ
ニットが設けられ、整数画素ブロックディストーション
算出手段の回路設計が容易になる。請求項８記載の発明
では、請求項７記載の動きベクトル探索装置において、
サーチウインドウのサイズおよび現符号化ブロックのサ
イズに応じて個数の第１の１／２画素ブロックディスト
ーション算出ユニット、第２の１／２画素ブロックディ
ストーション算出ユニットおよび第３の１／２画素ブロ
ックディストーション算出ユニットが設けられ、１／２
画素ブロックディストーション算出手段の回路設計が容
易になる。
【００４５】請求項９記載の発明では、請求項８記載の
動きベクトル探索装置において、１／２画素を算出する
ことなく１／２画素ブロックディストーションを算出す
るための１／２画素ブロックディストーション算出手段
の具体的構成を提供することができる。請求項１０記載
の発明では、請求項８記載の動きベクトル探索装置にお
いて、１／２画素を算出することなく１／２画素ブロッ
クディストーションを算出するための１／２画素ブロッ
クディストーション算出手段の具体的な、また、請求項
１０とは異なる構成を提供することができる。
動きベクトル探索装置において、１／２画素を算出する
ことなく１／２画素ブロックディストーションを算出す
るための１／２画素ブロックディストーション算出手段
の具体的構成を提供することができる。請求項１０記載
の発明では、請求項８記載の動きベクトル探索装置にお
いて、１／２画素を算出することなく１／２画素ブロッ
クディストーションを算出するための１／２画素ブロッ
クディストーション算出手段の具体的な、また、請求項
１０とは異なる構成を提供することができる。
【００４６】請求項１１記載の発明では、請求項１０記
載の動きベクトル探索装置において、整数画素ブロック
ディストーション算出ユニット、整数画素ブロックディ
ストーション算出ユニットに整数画素ブロックディスト
ーションを供給するレジスタ、整数画素ブロックディス
トーション算出ユニットからデータを入力する第１、第
２および第３の１／２画素ブロックディストーション算
出ユニットのそれぞれが、一つのプロセッサエレメント
に収納される。このため、プロセッサエレメント単位の
回路設計およびプロセッサエレメント単位の回路接続が
可能になり、装置全体の設計が容易になる。
載の動きベクトル探索装置において、整数画素ブロック
ディストーション算出ユニット、整数画素ブロックディ
ストーション算出ユニットに整数画素ブロックディスト
ーションを供給するレジスタ、整数画素ブロックディス
トーション算出ユニットからデータを入力する第１、第
２および第３の１／２画素ブロックディストーション算
出ユニットのそれぞれが、一つのプロセッサエレメント
に収納される。このため、プロセッサエレメント単位の
回路設計およびプロセッサエレメント単位の回路接続が
可能になり、装置全体の設計が容易になる。
【００４７】請求項１２記載の発明では、整数画素ブロ
ックディストーション算出手段および１／２画素ブロッ
クディストーション算出手段が、サーチウインドウデー
タ入力保持手段により保持されたサーチウインドウデー
タを共用して、整数画素ブロックディストーションおよ
び１／２画素ブロックディストーションを同時に算出す
ることができる。この結果、装置の回路規模を小さくす
るとともに、ディストーション算出に要する時間を短縮
することができる。
ックディストーション算出手段および１／２画素ブロッ
クディストーション算出手段が、サーチウインドウデー
タ入力保持手段により保持されたサーチウインドウデー
タを共用して、整数画素ブロックディストーションおよ
び１／２画素ブロックディストーションを同時に算出す
ることができる。この結果、装置の回路規模を小さくす
るとともに、ディストーション算出に要する時間を短縮
することができる。
【００４８】請求項１３記載の発明では、請求項１２記
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
のレジスタおよび整数画素ブロックディストーション算
出ユニットが設けられ、整数画素ブロックディストーシ
ョン算出手段の回路設計が容易になる。請求項１４記載
の発明では、請求項１３記載の動きベクトル探索装置に
おいて、１／２画素データを算出してから１／２画素ブ
ロックディストーションを算出する１／２画素ブロック
ディストーション算出手段の具体的構成を提供すること
ができる。
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
のレジスタおよび整数画素ブロックディストーション算
出ユニットが設けられ、整数画素ブロックディストーシ
ョン算出手段の回路設計が容易になる。請求項１４記載
の発明では、請求項１３記載の動きベクトル探索装置に
おいて、１／２画素データを算出してから１／２画素ブ
ロックディストーションを算出する１／２画素ブロック
ディストーション算出手段の具体的構成を提供すること
ができる。
【００４９】請求項１５記載の発明では、請求項１４記
載の動きベクトル探索装置において、整数画素ブロック
ディストーション算出ユニット、該整数画素ブロック算
出ユニットにより算出される整数画素ブロックディスト
ーションに対応する整数画素候補ブロックから垂直、水
平および対角方向に１／２画素ピッチずれた第１、第２
および第３の１／２画素候補ブロックに対応する１／２
画素候補ブロックディストーションを算出する第１、第
２および第３の１／２画素ブロックディストーション算
出ユニットのそれぞれが、一つのプロセッサエレメント
に収納される。このため、プロセッサエレメント単位の
回路設計およびプロセッサエレメント単位の回路接続が
可能になり、装置全体の設計が容易になる。
載の動きベクトル探索装置において、整数画素ブロック
ディストーション算出ユニット、該整数画素ブロック算
出ユニットにより算出される整数画素ブロックディスト
ーションに対応する整数画素候補ブロックから垂直、水
平および対角方向に１／２画素ピッチずれた第１、第２
および第３の１／２画素候補ブロックに対応する１／２
画素候補ブロックディストーションを算出する第１、第
２および第３の１／２画素ブロックディストーション算
出ユニットのそれぞれが、一つのプロセッサエレメント
に収納される。このため、プロセッサエレメント単位の
回路設計およびプロセッサエレメント単位の回路接続が
可能になり、装置全体の設計が容易になる。
【００５０】請求項１６記載の発明では、１／２画素ブ
ロックディストーション算出手段が、整数画素ブロック
ディストーション算出手段により算出された整数画素ブ
ロック局所ディストーションに基づいて、現符号化ブロ
ックと各１／２画素候補ブロックとの差を表す１／２画
素ブロックディストーションを算出する。したがって、
１／２画素ブロックディストーション算出用のデータ入
力保持手段をサーチウインドウデータ入力保持手段と別
個に設けることなく、整数画素ブロックディストーショ
ン算出手段と１／２画素ブロックディストーション算出
手段が、整数画素ブロックディストーションおよび１／
２画素ブロックディストーションを同時に算出すること
ができ、また、サーチウインドウ内の１／２画素データ
を算出することなく、１／２画ブロックディストーショ
ンを算出することができる。この結果、装置の回路規模
を小さくするとともに、ディストーション算出に要する
時間を短縮することができる。
ロックディストーション算出手段が、整数画素ブロック
ディストーション算出手段により算出された整数画素ブ
ロック局所ディストーションに基づいて、現符号化ブロ
ックと各１／２画素候補ブロックとの差を表す１／２画
素ブロックディストーションを算出する。したがって、
１／２画素ブロックディストーション算出用のデータ入
力保持手段をサーチウインドウデータ入力保持手段と別
個に設けることなく、整数画素ブロックディストーショ
ン算出手段と１／２画素ブロックディストーション算出
手段が、整数画素ブロックディストーションおよび１／
２画素ブロックディストーションを同時に算出すること
ができ、また、サーチウインドウ内の１／２画素データ
を算出することなく、１／２画ブロックディストーショ
ンを算出することができる。この結果、装置の回路規模
を小さくするとともに、ディストーション算出に要する
時間を短縮することができる。
【００５１】請求項１７記載の発明では、請求項１６記
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
の整数画素ブロックディストーション算出デバイスグル
ープ、第１の１／２画素ブロックディストーション算出
デバイスグループ、第２の１／２画素ブロックディスト
ーション算出デバイスグループ、並びに、第３の１／２
画素ブロックディストーション算出デバイスグループが
設けられ、整数画素ブロックディストーション算出手段
の回路設計が容易になる。請求項１８記載の発明では、
請求項１７記載の動きベクトル探索装置において、整数
画素ブロックディストーション算出デバイスグループ、
第１の１／２画素ブロックディストーション算出デバイ
スグループ、第２の１／２画素ブロックディストーショ
ン算出デバイスグループ、並びに、第３の１／２画素ブ
ロックディストーション算出デバイスグループの具体的
構成を提供することができる。
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
の整数画素ブロックディストーション算出デバイスグル
ープ、第１の１／２画素ブロックディストーション算出
デバイスグループ、第２の１／２画素ブロックディスト
ーション算出デバイスグループ、並びに、第３の１／２
画素ブロックディストーション算出デバイスグループが
設けられ、整数画素ブロックディストーション算出手段
の回路設計が容易になる。請求項１８記載の発明では、
請求項１７記載の動きベクトル探索装置において、整数
画素ブロックディストーション算出デバイスグループ、
第１の１／２画素ブロックディストーション算出デバイ
スグループ、第２の１／２画素ブロックディストーショ
ン算出デバイスグループ、並びに、第３の１／２画素ブ
ロックディストーション算出デバイスグループの具体的
構成を提供することができる。
【００５２】請求項１９記載の発明では、請求項１８記
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
のレジスタがサーチウインドウデータ入力保持手段とし
て、また、現符号化ブロックデータ入力保持手段として
設けられ、が、サーチウインドウデータ入力保持手段お
よび現符号化ブロックデータ入力保持手段の具体的構成
を提供することができる。また、各整数画素ブロックデ
ィストーション算出デバイスグループ内の局所ディスト
ーション算出デバイスが整数画素ブロックディストーシ
ョンの局所ディストーションを算出すため、各整数画素
ブロックディストーション算出デバイスグループ内で算
出された局所ディストーションを総和することにより、
整数画素ブロックディストーションを算出することがで
きる。
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
のレジスタがサーチウインドウデータ入力保持手段とし
て、また、現符号化ブロックデータ入力保持手段として
設けられ、が、サーチウインドウデータ入力保持手段お
よび現符号化ブロックデータ入力保持手段の具体的構成
を提供することができる。また、各整数画素ブロックデ
ィストーション算出デバイスグループ内の局所ディスト
ーション算出デバイスが整数画素ブロックディストーシ
ョンの局所ディストーションを算出すため、各整数画素
ブロックディストーション算出デバイスグループ内で算
出された局所ディストーションを総和することにより、
整数画素ブロックディストーションを算出することがで
きる。
【００５３】請求項２０記載の発明では、請求項１９記
載の動きベクトル探索装置において、各第１、第２およ
び第３の１／２画素ブロックディストーション算出デバ
イスグループ内の局所ディストーション算出デバイスが
各第１、第２および第３の１／２画素ブロックディスト
ーションの局所ディストーションを算出すため、各１／
２画素ブロックディストーション算出デバイスグループ
内で算出された局所ディストーションを総和することに
より、第１、第２および第３の１／２画素ブロックディ
ストーションを算出することができる。
載の動きベクトル探索装置において、各第１、第２およ
び第３の１／２画素ブロックディストーション算出デバ
イスグループ内の局所ディストーション算出デバイスが
各第１、第２および第３の１／２画素ブロックディスト
ーションの局所ディストーションを算出すため、各１／
２画素ブロックディストーション算出デバイスグループ
内で算出された局所ディストーションを総和することに
より、第１、第２および第３の１／２画素ブロックディ
ストーションを算出することができる。
【００５４】請求項２１記載の発明では、請求項２０記
載の動きベクトル探索装置において、整数画素ブロック
ディストーション算出デバイスグループ、第１、第２お
よび第３の１／２画素ブロックディストーション算出デ
バイスグループの各局所ディストーション算出デバイス
が、一つのプロセッサエレメントに収納される。このた
め、プロセッサエレメント単位の回路設計およびプロセ
ッサエレメント単位の回路接続が可能になり、装置全体
の設計が容易になる。
載の動きベクトル探索装置において、整数画素ブロック
ディストーション算出デバイスグループ、第１、第２お
よび第３の１／２画素ブロックディストーション算出デ
バイスグループの各局所ディストーション算出デバイス
が、一つのプロセッサエレメントに収納される。このた
め、プロセッサエレメント単位の回路設計およびプロセ
ッサエレメント単位の回路接続が可能になり、装置全体
の設計が容易になる。
【００５５】請求項２２記載の発明では、請求項１８記
載の動きベクトル探索装置において、最小ディストーシ
ョン検出手段の具体的構成を提供することができる。
載の動きベクトル探索装置において、最小ディストーシ
ョン検出手段の具体的構成を提供することができる。
【００５６】
【００５７】
【実施例】各１／２画素Ｈｈ，Ｈｖ，Ｈｄの位置は、隣
り合う整数画素から次の式（１），（２），（３）で求
められる。
り合う整数画素から次の式（１），（２），（３）で求
められる。
【００５８】
【数２】
【００５９】現符号化画像のブロック内の各画素に対応
する前符号化画像の対応するブロック内の対応する各画
素の差分値の絶対値の総和、あるいは対応する差分値の
２乗の総和をディストーションと呼ぶ。前符号化画像の
ある位置（ｋ，ｈ），（ｋ＋１，ｈ），（ｋ，ｈ＋
１），（ｋ＋１，ｈ＋１）のブロックに対応するディス
トーションはそれぞれ下記の式（４），（５），
（６），（７）のように表される。
する前符号化画像の対応するブロック内の対応する各画
素の差分値の絶対値の総和、あるいは対応する差分値の
２乗の総和をディストーションと呼ぶ。前符号化画像の
ある位置（ｋ，ｈ），（ｋ＋１，ｈ），（ｋ，ｈ＋
１），（ｋ＋１，ｈ＋１）のブロックに対応するディス
トーションはそれぞれ下記の式（４），（５），
（６），（７）のように表される。
【００６０】また、前符号化画像のある１／２画素位置
（ｋ＋１／２，ｈ），（ｋ，ｈ＋１／２），（ｋ＋１／
２，ｈ＋１／２）のブロックに対応するディストーショ
ンはそれぞれ下記の式（８），（９），（１０）のよう
に表される。この式（８），（９），（１０）でわかる
ように、１／２画素のディストーションを求める時に、
整数画素のディストーションを求める時に使用した画素
を繰り返し読み込んでいる。また、各１／２画素位置に
おいても、整数画素のディストーションを求める時に使
用した画素を繰り返し読み込んでいる。
（ｋ＋１／２，ｈ），（ｋ，ｈ＋１／２），（ｋ＋１／
２，ｈ＋１／２）のブロックに対応するディストーショ
ンはそれぞれ下記の式（８），（９），（１０）のよう
に表される。この式（８），（９），（１０）でわかる
ように、１／２画素のディストーションを求める時に、
整数画素のディストーションを求める時に使用した画素
を繰り返し読み込んでいる。また、各１／２画素位置に
おいても、整数画素のディストーションを求める時に使
用した画素を繰り返し読み込んでいる。
【００６１】したがって、この隣り合う整数画素を利用
すれば、同一画素を繰り返し読み込まずに整数画素のデ
ィストーションと１／２画素のディストーションを同時
に求めることが可能である。さらに、下記の式（８），
（９），（１０）でわかるように、１／２画素のディス
トーションＤ（ｋ，ｈ）を求める時に、隣り合う整数画
素の差分値から１／２画素の差分値を求めることが可能
なことがわかる。この性質を利用すると、隣り合う整数
画素の差分値を利用して、１／２画素の差分値を求める
ことで回路の簡単化が可能である。
すれば、同一画素を繰り返し読み込まずに整数画素のデ
ィストーションと１／２画素のディストーションを同時
に求めることが可能である。さらに、下記の式（８），
（９），（１０）でわかるように、１／２画素のディス
トーションＤ（ｋ，ｈ）を求める時に、隣り合う整数画
素の差分値から１／２画素の差分値を求めることが可能
なことがわかる。この性質を利用すると、隣り合う整数
画素の差分値を利用して、１／２画素の差分値を求める
ことで回路の簡単化が可能である。
【００６２】
【数３】
【００６３】
【数４】
【００６４】
【数５】
【００６５】
【数６】
【００６６】
【数７】
【００６７】
【数８】
【００６８】
【数９】
【００６９】図１から図１２には、上記性質を利用した
請求項１記載の発明の第１実施例が示されている。図１
において、ＭＶＤは動きベクトル検出部、ＴＩＭはタイ
ミング制御部、ＩＲは入力レジスタ、ＳＲはサイドレジ
スタ、ＰＥはプロセッサエレメント（演算部）、Ｒは現
符号化ブロック入力線、Ｓ０，Ｓ１はサーチウィンドウ
データ入力線を示す。
請求項１記載の発明の第１実施例が示されている。図１
において、ＭＶＤは動きベクトル検出部、ＴＩＭはタイ
ミング制御部、ＩＲは入力レジスタ、ＳＲはサイドレジ
スタ、ＰＥはプロセッサエレメント（演算部）、Ｒは現
符号化ブロック入力線、Ｓ０，Ｓ１はサーチウィンドウ
データ入力線を示す。
【００７０】図２（ａ）は、本実施例のサーチエリアの
データと符号化ブロック（テンプレート）の関係を示し
ている。図中のａ０，０、ａ１，０、・・・はテンプレ
ート内の整数画素、ｂ０，０、ｂ１，０、・・・はサー
チウィンドウ内の整数画素を示す。ここで表記ａｘ，ｙ
およびｂｘ，ｙはａ（ｘ，ｙ）およびｂ（ｘ，ｙ）と同
じものである。本実施例ではテンプレートサイズが水平
方向、垂直方向とも２画素を、また探索範囲は水平方
向、垂直方向とも−１〜＋１画素の１／２画素精度を使
用しているが、本発明ではこれらのサイズは本質的に重
要ではない。
データと符号化ブロック（テンプレート）の関係を示し
ている。図中のａ０，０、ａ１，０、・・・はテンプレ
ート内の整数画素、ｂ０，０、ｂ１，０、・・・はサー
チウィンドウ内の整数画素を示す。ここで表記ａｘ，ｙ
およびｂｘ，ｙはａ（ｘ，ｙ）およびｂ（ｘ，ｙ）と同
じものである。本実施例ではテンプレートサイズが水平
方向、垂直方向とも２画素を、また探索範囲は水平方
向、垂直方向とも−１〜＋１画素の１／２画素精度を使
用しているが、本発明ではこれらのサイズは本質的に重
要ではない。
【００７１】図１の動作について説明する。サーチウィ
ンドウデータは入力線Ｓ０およびＳ１から入力され、ま
たテンプレートデータは現符号化ブロック入力線Ｒから
入力される。ＭＶは動きベクトルを表し、ＭｉｎＤｉｓ
は動きベクトルＭＶの最小ディストーションを示す。図
３はプロセッサエレメントＰＥのチップの端子配置を示
し、図４は、図１のプロセッサエレメントＰＥの詳細構
成を示すブロック図である。これらの図において、１は
３入力セレクタ、１５，１６，１７，１８は２入力セレ
クタ、２，１１，１２，１３，１４，１９，２０，２
１，２２はＤフリップフロップ、７，８，９，１０は加
算器、３は整数画素差分算出部（ＤＩＦＩ）、４，５，
６は１／２画素差分算出部（ＤＩＦＨ）である。また、
１００〜１３６は信号線を示し、Ｘ，ＹＤｉ，ＹＬｉ，
ＹＵ・・・等は符号と同時に端子を表している。
ンドウデータは入力線Ｓ０およびＳ１から入力され、ま
たテンプレートデータは現符号化ブロック入力線Ｒから
入力される。ＭＶは動きベクトルを表し、ＭｉｎＤｉｓ
は動きベクトルＭＶの最小ディストーションを示す。図
３はプロセッサエレメントＰＥのチップの端子配置を示
し、図４は、図１のプロセッサエレメントＰＥの詳細構
成を示すブロック図である。これらの図において、１は
３入力セレクタ、１５，１６，１７，１８は２入力セレ
クタ、２，１１，１２，１３，１４，１９，２０，２
１，２２はＤフリップフロップ、７，８，９，１０は加
算器、３は整数画素差分算出部（ＤＩＦＩ）、４，５，
６は１／２画素差分算出部（ＤＩＦＨ）である。また、
１００〜１３６は信号線を示し、Ｘ，ＹＤｉ，ＹＬｉ，
ＹＵ・・・等は符号と同時に端子を表している。
【００７２】３入力セレクタ１は、ＳＵ，ＳＬがそれぞ
れ０，０のとき入力Ａが選択され、１，０の時入力Ｂが
選択され、０，１／１，１の時入力Ｃが選択される。２
入力セレクタ１５，１６，１７，１８は、Ｓが０の時入
力Ａが選択され、１の時入力Ｂが選択される。１１，１
２，１３，１４のＤフリップフロップはＣＬにより０に
クリアされる。
れ０，０のとき入力Ａが選択され、１，０の時入力Ｂが
選択され、０，１／１，１の時入力Ｃが選択される。２
入力セレクタ１５，１６，１７，１８は、Ｓが０の時入
力Ａが選択され、１の時入力Ｂが選択される。１１，１
２，１３，１４のＤフリップフロップはＣＬにより０に
クリアされる。
【００７３】Ｘは、符号化ブロックのデータが入力され
る。ＹＬｉは、図１（以下、上、下、左、右というとき
は図１においてであり、以下、一々断らないが同様とす
る）において、右隣のＰＥまたはＩＲからサーチウィン
ドウの整数画素データが入力される。ＹＤｉは、上隣の
ＰＥまたはＳＲからサーチウィンドウの整数画素データ
が入力される。
る。ＹＬｉは、図１（以下、上、下、左、右というとき
は図１においてであり、以下、一々断らないが同様とす
る）において、右隣のＰＥまたはＩＲからサーチウィン
ドウの整数画素データが入力される。ＹＤｉは、上隣の
ＰＥまたはＳＲからサーチウィンドウの整数画素データ
が入力される。
【００７４】ＹＵｉは、下隣のＰＥまたはＳＲからサー
チウィンドウの整数画素データが入力される。ＹＬｏ
は、左隣のＰＥへ整数画素データを転送する。ＴＤｏ
は、下隣のＰＥまたはＳＲへ整数データを転送する。Ｙ
Ｕｏは、上隣のＰＥまたはＳＲへ整数データを転送す
る。
チウィンドウの整数画素データが入力される。ＹＬｏ
は、左隣のＰＥへ整数画素データを転送する。ＴＤｏ
は、下隣のＰＥまたはＳＲへ整数データを転送する。Ｙ
Ｕｏは、上隣のＰＥまたはＳＲへ整数データを転送す
る。
【００７５】ＨＵｉは、下隣のＰＥから画素差分が入力
される。ＨＬｉは、右隣のＰＥから画素差分が入力され
る。ＨＸｉは、下隣のＰＥから水平方向が１／２画素に
当たる画素差分が入力される。ＨＵｏは、上隣のＰＥへ
画素差分を転送する。
される。ＨＬｉは、右隣のＰＥから画素差分が入力され
る。ＨＸｉは、下隣のＰＥから水平方向が１／２画素に
当たる画素差分が入力される。ＨＵｏは、上隣のＰＥへ
画素差分を転送する。
【００７６】ＨＬｏは、左隣のＰＥへ画素差分を転送す
る。ＨＸｏは、上隣のＰＥへ水平方向が１／２画素に当
たる画素差分を転送する。ＤＩｏは、左隣のＰＥまたは
ＭＶＤへ式（４）による整数画素のディストーションを
転送する。ＤＨｏは、左隣のＰＥまたはＭＶＤへ式
（８）による１／２画素のディストーションを転送す
る。
る。ＨＸｏは、上隣のＰＥへ水平方向が１／２画素に当
たる画素差分を転送する。ＤＩｏは、左隣のＰＥまたは
ＭＶＤへ式（４）による整数画素のディストーションを
転送する。ＤＨｏは、左隣のＰＥまたはＭＶＤへ式
（８）による１／２画素のディストーションを転送す
る。
【００７７】ＤＶｏは、左隣のＰＥまたはＭＶＤへ式
（９）による１／２画素のディストーションを転送す
る。ＤＤｏは、左隣のＰＥまたはＭＶＤへ式（１０）に
よる１／２画素のディストーションを転送する。ＤＩｉ
は、右隣のＰＥから式（４）による整数画素のディスト
ーションが入力される。
（９）による１／２画素のディストーションを転送す
る。ＤＤｏは、左隣のＰＥまたはＭＶＤへ式（１０）に
よる１／２画素のディストーションを転送する。ＤＩｉ
は、右隣のＰＥから式（４）による整数画素のディスト
ーションが入力される。
【００７８】ＤＨｉは、右隣のＰＥから式（８）による
１／２画素のディストーションが入力される。ＤＶｉ
は、右隣のＰＥから式（９）による１／２画素のディス
トーションが入力される。ＤＤｉは、右隣のＰＥから式
（１０）による１／２画素のディストーションが入力さ
れる。
１／２画素のディストーションが入力される。ＤＶｉ
は、右隣のＰＥから式（９）による１／２画素のディス
トーションが入力される。ＤＤｉは、右隣のＰＥから式
（１０）による１／２画素のディストーションが入力さ
れる。
【００７９】ここで、図１の９個のプロセッサエレメン
トＰＥのうち、中央のＰＥにおける動作を図４のプロセ
ッサエレメントの構成図を用いて説明する。まず、図１
１のタイムチャートに示されているように初期化（Ｉｎ
ｉｔｉａｌｉｚｅ）が行われ、各プロセッサエレメント
およびサイドレジスタにサーチウィンドウのデータが転
送される。この初期化の間のＣＫ１の各クロックにおけ
るサーチウインドウデータの転送過程は、図８（ａ）−
（ｃ）および図９（ａ）−（ｃ）に順々に示される。図
８および後述の図１０に示された格子の各升目は、図１
に示される入力レジスタＩＲ、サイドレジスタＳＲおよ
びプロセッサエレメントＰＥに相当する。
トＰＥのうち、中央のＰＥにおける動作を図４のプロセ
ッサエレメントの構成図を用いて説明する。まず、図１
１のタイムチャートに示されているように初期化（Ｉｎ
ｉｔｉａｌｉｚｅ）が行われ、各プロセッサエレメント
およびサイドレジスタにサーチウィンドウのデータが転
送される。この初期化の間のＣＫ１の各クロックにおけ
るサーチウインドウデータの転送過程は、図８（ａ）−
（ｃ）および図９（ａ）−（ｃ）に順々に示される。図
８および後述の図１０に示された格子の各升目は、図１
に示される入力レジスタＩＲ、サイドレジスタＳＲおよ
びプロセッサエレメントＰＥに相当する。
【００８０】次に、図１１の期間（ａ）の時、図１０で
示されているように図１の中央のＰＥにおける整数画素
の画素成分の絶対値｜ｂ１，１−ａ０，０｜，水平方向
が１／２画素の画素差分の絶対値｜ｂ１．５，１−ａ
０，０｜，垂直方向が１／２画素差分の絶対値｜ｂ１，
１．５−ａ０，０｜，水平方向及び垂直方向が１／２画
素の画素差分の絶対値｜ｂ１．５，１．５−ａ０，０｜
が算出される。ＳＵ，ＳＬ＝１，０なので上方向にサー
チエリアのデータがスキャンされる。
示されているように図１の中央のＰＥにおける整数画素
の画素成分の絶対値｜ｂ１，１−ａ０，０｜，水平方向
が１／２画素の画素差分の絶対値｜ｂ１．５，１−ａ
０，０｜，垂直方向が１／２画素差分の絶対値｜ｂ１，
１．５−ａ０，０｜，水平方向及び垂直方向が１／２画
素の画素差分の絶対値｜ｂ１．５，１．５−ａ０，０｜
が算出される。ＳＵ，ＳＬ＝１，０なので上方向にサー
チエリアのデータがスキャンされる。
【００８１】次に、図１１の期間（ｂ）の時、整数画素
の画素差分の絶対値和｜ｂ１，１−ａ０，０｜＋｜ｂ
１，２−ａ０，１｜，水平方向が１／２画素の画素差分
の絶対値和｜ｂ１．５，１−ａ０，０｜＋｜ｂ１．５，
２−ａ０，１｜，垂直方向が１／２画素の画素差分の絶
対値和｜ｂ１，１．５−ａ０，０｜＋｜ｂ１，２．５−
ａ０，１｜，水平方向及び垂直方向が１／２画素の画素
差分の絶対値和｜ｂ１．５，１．５−ａ０，０｜＋｜ｂ
１．５，２．５−ａ０，１｜が算出される。ＳＵ，ＳＬ
＝０，１なので左方向にサーチエリアのデータがスキャ
ンされる。
の画素差分の絶対値和｜ｂ１，１−ａ０，０｜＋｜ｂ
１，２−ａ０，１｜，水平方向が１／２画素の画素差分
の絶対値和｜ｂ１．５，１−ａ０，０｜＋｜ｂ１．５，
２−ａ０，１｜，垂直方向が１／２画素の画素差分の絶
対値和｜ｂ１，１．５−ａ０，０｜＋｜ｂ１，２．５−
ａ０，１｜，水平方向及び垂直方向が１／２画素の画素
差分の絶対値和｜ｂ１．５，１．５−ａ０，０｜＋｜ｂ
１．５，２．５−ａ０，１｜が算出される。ＳＵ，ＳＬ
＝０，１なので左方向にサーチエリアのデータがスキャ
ンされる。
【００８２】次に、図１１の期間（ｃ）の時、整数画素
の画素差分の絶対値和｜ｂ１，１−ａ０，０｜＋｜ｂ
１，２−ａ０，１｜＋｜ｂ２，２−ａ１，１｜，水平方
向が１／２画素の画素差分の絶対値和｜ｂ１．５，１−
ａ０，０｜＋｜ｂ１．５，２−ａ０，１｜＋｜ｂ２．
５，２−ａ１，１｜，垂直方向が１／２画素の画素差分
の絶対値和｜ｂ１，１．５−ａ０，０｜＋｜ｂ１，２．
５−ａ０，１｜＋｜ｂ２，２．５−ａ１，１｜，水平方
向及び垂直方向が１／２画素の画素差分の絶対値和｜ｂ
１．５，１．５−ａ０，０｜＋｜ｂ１．５，２．５−ａ
０，１｜＋｜ｂ２．５，２．５−ａ１，１｜が算出され
る。ＳＵ，ＳＬ＝０，０なので下方向にサーチエリアの
データがスキャンされる。
の画素差分の絶対値和｜ｂ１，１−ａ０，０｜＋｜ｂ
１，２−ａ０，１｜＋｜ｂ２，２−ａ１，１｜，水平方
向が１／２画素の画素差分の絶対値和｜ｂ１．５，１−
ａ０，０｜＋｜ｂ１．５，２−ａ０，１｜＋｜ｂ２．
５，２−ａ１，１｜，垂直方向が１／２画素の画素差分
の絶対値和｜ｂ１，１．５−ａ０，０｜＋｜ｂ１，２．
５−ａ０，１｜＋｜ｂ２，２．５−ａ１，１｜，水平方
向及び垂直方向が１／２画素の画素差分の絶対値和｜ｂ
１．５，１．５−ａ０，０｜＋｜ｂ１．５，２．５−ａ
０，１｜＋｜ｂ２．５，２．５−ａ１，１｜が算出され
る。ＳＵ，ＳＬ＝０，０なので下方向にサーチエリアの
データがスキャンされる。
【００８３】次に、図１１の期間（ｄ）の時、整数画素
の画素差分の絶対値和｜ｂ１，１−ａ０，０｜＋｜ｂ
１，２−ａ０，１｜＋｜ｂ２，２−ａ１，１｜＋｜ｂ
２，１−ａ１，０｜，水平方向が１／２画素の画素差分
の絶対値和｜ｂ１．５，１−ａ０，０｜＋｜ｂ１．５，
２−ａ０，１｜＋｜ｂ２．５，２−ａ１，１｜＋｜ｂ
２．５，１−ａ１，０｜，垂直方向が１／２画素の画素
差分の絶対値和｜ｂ１，１．５−ａ０，０｜＋｜ｂ１，
２．５−ａ０，１｜＋｜ｂ２，２．５−ａ１，１｜＋｜
ｂ２，１．５−ａ１，０｜，水平方向及び垂直方向が１
／２画素の画素差分の絶対値和｜ｂ１．５，１．５−ａ
０，０｜＋｜ｂ１．５，２．５−ａ０，１｜＋｜ｂ２．
５，２．５−ａ１，１｜＋｜ｂ２．５，１．５−ａ１，
０｜が算出され、各位置におけるディストーションが求
められる。
の画素差分の絶対値和｜ｂ１，１−ａ０，０｜＋｜ｂ
１，２−ａ０，１｜＋｜ｂ２，２−ａ１，１｜＋｜ｂ
２，１−ａ１，０｜，水平方向が１／２画素の画素差分
の絶対値和｜ｂ１．５，１−ａ０，０｜＋｜ｂ１．５，
２−ａ０，１｜＋｜ｂ２．５，２−ａ１，１｜＋｜ｂ
２．５，１−ａ１，０｜，垂直方向が１／２画素の画素
差分の絶対値和｜ｂ１，１．５−ａ０，０｜＋｜ｂ１，
２．５−ａ０，１｜＋｜ｂ２，２．５−ａ１，１｜＋｜
ｂ２，１．５−ａ１，０｜，水平方向及び垂直方向が１
／２画素の画素差分の絶対値和｜ｂ１．５，１．５−ａ
０，０｜＋｜ｂ１．５，２．５−ａ０，１｜＋｜ｂ２．
５，２．５−ａ１，１｜＋｜ｂ２．５，１．５−ａ１，
０｜が算出され、各位置におけるディストーションが求
められる。
【００８４】さらに、この求めたディストーションはＬ
Ｄ＝１によりそれぞれ１９，２０，２１，２２のＤフリ
ップフロップに転送される。この求められたディストー
ションは各ＰＥの１９，２０，２１，２２のＤプリップ
フロップ中をスキャンしながら、図６と図７から構成さ
れる動きベクトル検出部ＭＶＤに転送される。
Ｄ＝１によりそれぞれ１９，２０，２１，２２のＤフリ
ップフロップに転送される。この求められたディストー
ションは各ＰＥの１９，２０，２１，２２のＤプリップ
フロップ中をスキャンしながら、図６と図７から構成さ
れる動きベクトル検出部ＭＶＤに転送される。
【００８５】動きベクトル検出部ＭＶＤは、図６の最小
ディストーション検出部と図７の動きベクトル算出部に
より構成される。これらの詳細は後述する。動きベクト
ル検出部では図１１のタイムチャートで示すように、図
６の最小ディストーション検出部の１０入力セレクタの
入力を比較器ＣＭＰにより次々比較しながら、それまで
の最小値と比べ小さい値が入力されるとＭｉｎ＝１を出
力し、そのディストーションをＤフリップフロップにス
トアさせる。図７の動きベクトル検出部では、最小ディ
ストーション検出部からのＭｉｎ＝１によりカウンタの
値をＤフリップフロップにストアさせる。図１２で示す
ように図１の実施例ではカウンタＣＴｈ，ＣＴｖはそれ
ぞれ５進カウンタとなっている。図１２では、動きベク
トルＭＶｘ＝１．５，ＭＶｙ＝０．５が最終的に求めら
れている。本実施例では、動きベクトルは図２のサーチ
ウィンドウのｂ０，０をＭＶｘ＝０，ＭＶｙ＝０と置い
ている。例えば、ｂ１，１をＭＶｘ＝０，ＭＶｙ＝０と
基準をとれば図１２で求まった動きベクトルはＭＶｘ＝
０．５，ＭＶｙ＝−０．５となる。上記の動きベクトル
の基準は本発明では重要ではなくテーブルの参照等で行
うことが可能である。
ディストーション検出部と図７の動きベクトル算出部に
より構成される。これらの詳細は後述する。動きベクト
ル検出部では図１１のタイムチャートで示すように、図
６の最小ディストーション検出部の１０入力セレクタの
入力を比較器ＣＭＰにより次々比較しながら、それまで
の最小値と比べ小さい値が入力されるとＭｉｎ＝１を出
力し、そのディストーションをＤフリップフロップにス
トアさせる。図７の動きベクトル検出部では、最小ディ
ストーション検出部からのＭｉｎ＝１によりカウンタの
値をＤフリップフロップにストアさせる。図１２で示す
ように図１の実施例ではカウンタＣＴｈ，ＣＴｖはそれ
ぞれ５進カウンタとなっている。図１２では、動きベク
トルＭＶｘ＝１．５，ＭＶｙ＝０．５が最終的に求めら
れている。本実施例では、動きベクトルは図２のサーチ
ウィンドウのｂ０，０をＭＶｘ＝０，ＭＶｙ＝０と置い
ている。例えば、ｂ１，１をＭＶｘ＝０，ＭＶｙ＝０と
基準をとれば図１２で求まった動きベクトルはＭＶｘ＝
０．５，ＭＶｙ＝−０．５となる。上記の動きベクトル
の基準は本発明では重要ではなくテーブルの参照等で行
うことが可能である。
【００８６】図５は、図４のプロセッサエレメントＰＥ
中の整数画素差分算出部ＤＩＦＩと１／２画素差分算出
部ＤＩＦＨの構成例を示すもので、Ａ−Ｂは減算器、Ａ
＋Ｂは加算器、ＡＢＳ／ＳＱＲは絶対値／自乗値算出器
を示す。その動作は、ＤＩＦＩでは、減算器により各画
素差分を算出し、その結果に対しノルム演算を行ったも
のをＡＤとして出力している。ＤＩＦＩでは、加算器に
入力される当位置の画素差分値と隣の位置の画素差分値
により式（８），（９），（１０）の１／２画素の差分
値を算出し、その結果に対しノルム演算（絶対値変換あ
るいは２乗演算）を行ったものをＡＤとして出力してい
る。
中の整数画素差分算出部ＤＩＦＩと１／２画素差分算出
部ＤＩＦＨの構成例を示すもので、Ａ−Ｂは減算器、Ａ
＋Ｂは加算器、ＡＢＳ／ＳＱＲは絶対値／自乗値算出器
を示す。その動作は、ＤＩＦＩでは、減算器により各画
素差分を算出し、その結果に対しノルム演算を行ったも
のをＡＤとして出力している。ＤＩＦＩでは、加算器に
入力される当位置の画素差分値と隣の位置の画素差分値
により式（８），（９），（１０）の１／２画素の差分
値を算出し、その結果に対しノルム演算（絶対値変換あ
るいは２乗演算）を行ったものをＡＤとして出力してい
る。
【００８７】図６は、サイクル４で得られた各画素位置
でのディストーションを各プロセッサエレメントから読
み出しながら、その最小値を検出している。その動作
は、まず、Ｄフリップフロップは最大値（例えば全ビッ
トを“１”に）にセットされる。そして、各プロセッサ
エレメントから入力されるディストーションは図６の表
に示すように図１２の期間（ｅ），（ｆ），（ｇ）にお
いてセレクタＳＥＬにより各ディストーションの水平位
置，垂直位置を整列させて、比較器ＣＭＰに入力させ
る。比較器ではＤフリップフロップのデータと順次比較
が行われ、セレクタから入力されるディストーションが
Ｄフリップフロップのデータより小さい時最小値検出タ
イミングＭｉｎ＝１を出力し、その値をＤフリップフロ
ップにストアさせる。全てのディストーションが入力さ
れると、Ｄフリップフロップには最小ディストーション
がストアされる。
でのディストーションを各プロセッサエレメントから読
み出しながら、その最小値を検出している。その動作
は、まず、Ｄフリップフロップは最大値（例えば全ビッ
トを“１”に）にセットされる。そして、各プロセッサ
エレメントから入力されるディストーションは図６の表
に示すように図１２の期間（ｅ），（ｆ），（ｇ）にお
いてセレクタＳＥＬにより各ディストーションの水平位
置，垂直位置を整列させて、比較器ＣＭＰに入力させ
る。比較器ではＤフリップフロップのデータと順次比較
が行われ、セレクタから入力されるディストーションが
Ｄフリップフロップのデータより小さい時最小値検出タ
イミングＭｉｎ＝１を出力し、その値をＤフリップフロ
ップにストアさせる。全てのディストーションが入力さ
れると、Ｄフリップフロップには最小ディストーション
がストアされる。
【００８８】図７は、図６の最小ディストーション検出
部から得られた最小値検出タイミングから、動きベクト
ルを導き出している。その動作は、垂直方向ベクトルカ
ウンタＣＴｖおよび水平方向ベクトルカウンタＣＴｈは
まずＬＤ＝１により０にクリアされる。そして、図１２
に示すようにカウントアップしながら図６の最小ディス
トーション検出部から送られる最小値検出タイミングＭ
ｉｎ＝１からそのカウンタ値をＤフリップフロップにス
トアさせる。最後に得られた最小値検出タイミングＭｉ
ｎ＝１によりＤフリップフロップにストアされたカウン
タ値が動きベクトルとなる。
部から得られた最小値検出タイミングから、動きベクト
ルを導き出している。その動作は、垂直方向ベクトルカ
ウンタＣＴｖおよび水平方向ベクトルカウンタＣＴｈは
まずＬＤ＝１により０にクリアされる。そして、図１２
に示すようにカウントアップしながら図６の最小ディス
トーション検出部から送られる最小値検出タイミングＭ
ｉｎ＝１からそのカウンタ値をＤフリップフロップにス
トアさせる。最後に得られた最小値検出タイミングＭｉ
ｎ＝１によりＤフリップフロップにストアされたカウン
タ値が動きベクトルとなる。
【００８９】図１２は、図１での実施例におけるプロセ
ッサエレメントＰＥの演算の実行サイクル、つまり、入
力信号のタイミングを示したものである。ａｉ，ｊはａ
（ｉ，ｊ）とｂｉ，ｊはｂ（ｉ，ｊ）と等価である。左
上のａｘ，ｘは図１のＲからの入力データを示し、右側
のｂｘ，ｘは図１のＳ０，Ｓ１からの入力データを示し
ている。また、左側のＤＩ，ＤＶ，ＤＨ，ＤＤは図１の
９個のうちの中央のプロセッサエレメントＰＥにより、
得られるディストーションの途中結果を表している。そ
れぞれ、ＤＩは整数画素、ＤＶは垂直方向１／２画素、
ＤＨは水平方向１／２画素、ＤＤは対角方向１／2 画素
のディストーションを表している。
ッサエレメントＰＥの演算の実行サイクル、つまり、入
力信号のタイミングを示したものである。ａｉ，ｊはａ
（ｉ，ｊ）とｂｉ，ｊはｂ（ｉ，ｊ）と等価である。左
上のａｘ，ｘは図１のＲからの入力データを示し、右側
のｂｘ，ｘは図１のＳ０，Ｓ１からの入力データを示し
ている。また、左側のＤＩ，ＤＶ，ＤＨ，ＤＤは図１の
９個のうちの中央のプロセッサエレメントＰＥにより、
得られるディストーションの途中結果を表している。そ
れぞれ、ＤＩは整数画素、ＤＶは垂直方向１／２画素、
ＤＨは水平方向１／２画素、ＤＤは対角方向１／2 画素
のディストーションを表している。
【００９０】図１０（ａ）に示されたサイクル１では、
事前にＳ０，Ｓ１を使用し本実行サイクルと同様な方法
で、あらかじめデータを入力させてある。ここでは、Ｓ
０，Ｓ１にサーチエリアのデータが入力される時、各プ
ロセッサエレメント９個の各部で同時にＲ入力ａ０，０
に対する差分値が整数画素，１／２画素同時に演算が行
われる。
事前にＳ０，Ｓ１を使用し本実行サイクルと同様な方法
で、あらかじめデータを入力させてある。ここでは、Ｓ
０，Ｓ１にサーチエリアのデータが入力される時、各プ
ロセッサエレメント９個の各部で同時にＲ入力ａ０，０
に対する差分値が整数画素，１／２画素同時に演算が行
われる。
【００９１】図１０（ｂ）に示されたサイクル２では、
サイクル１で求められた局所ディストーションにａ０，
１の差分値が同時に加えられる。図１０（ｃ）に示され
たサイクル３では、サイクル２で求められた局所ディス
トーションにａ１，１の差分値が同時に加えられる。図
１０（ｄ）に示されたサイクル４では、サイクル３で求
められた局所ディストーションにａ１，０の差分値が同
時に加えられる。この結果、１／２画素の位置を含めて
２５点のディストーションが求められる。
サイクル１で求められた局所ディストーションにａ０，
１の差分値が同時に加えられる。図１０（ｃ）に示され
たサイクル３では、サイクル２で求められた局所ディス
トーションにａ１，１の差分値が同時に加えられる。図
１０（ｄ）に示されたサイクル４では、サイクル３で求
められた局所ディストーションにａ１，０の差分値が同
時に加えられる。この結果、１／２画素の位置を含めて
２５点のディストーションが求められる。
【００９２】図１から図１２は、請求項６記載の発明に
係る動きベクトル探索装置の一実施例をも示しており、
この請求項６記載の発明に係る動きベクトル探索装置の
一実施例を図１から図１２を用いて以下に説明する。図
１に示された装置は、前符号化フレームに基づいて現符
号化フレームを予測するのに用いられる動きベクトルを
探索する動きベクトル探索装置である。現符号化フレー
ムは、複数の整数画素によって表される現符号化ブロッ
クにより部分的に構成され、前符号化フレームは、複数
の整数画素を含むサーチウインドウにより部分的に構成
される。
係る動きベクトル探索装置の一実施例をも示しており、
この請求項６記載の発明に係る動きベクトル探索装置の
一実施例を図１から図１２を用いて以下に説明する。図
１に示された装置は、前符号化フレームに基づいて現符
号化フレームを予測するのに用いられる動きベクトルを
探索する動きベクトル探索装置である。現符号化フレー
ムは、複数の整数画素によって表される現符号化ブロッ
クにより部分的に構成され、前符号化フレームは、複数
の整数画素を含むサーチウインドウにより部分的に構成
される。
【００９３】サーチウインドウは、現符号化ブロックと
同一サイズの複数の候補ブロックを含み、これら候補ブ
ロックは、サーチウインドウの整数画素により表される
複数の整数画素候補ブロック、並びに、サーチウインド
ウの隣合う整数画素間の１／２画素により表される複数
の１／２画素候補ブロックからなる。動きベクトルは、
現符号化ブロックと該現符号化ブロックに最も類似した
候補ブロックとの間の変位により表される。
同一サイズの複数の候補ブロックを含み、これら候補ブ
ロックは、サーチウインドウの整数画素により表される
複数の整数画素候補ブロック、並びに、サーチウインド
ウの隣合う整数画素間の１／２画素により表される複数
の１／２画素候補ブロックからなる。動きベクトルは、
現符号化ブロックと該現符号化ブロックに最も類似した
候補ブロックとの間の変位により表される。
【００９４】図２（ａ）および（ｂ）に示されるよう
に、サーチウインドウは符号６０、現符号化ブロックは
符号５０、整数画素候補ブロックは符号６１ｉ、第１の
１／２画素候補ブロックは符号６１ｖ、第２の１／２画
素候補ブロックは符号６１ｈ、第３の１／２画素候補ぶ
ろっくは符号６１ｄによりそれぞれ表される。各第１の
１／２画素候補ブロック６１ｖは、各整数画素候補ブロ
ック６１ｉから１／２画素ピッチだけ垂直下方にずれた
位置の候補ブロックであり、各第２の１／２画素候補ブ
ロック６１ｈは、各整数画素候補ブロック６１ｉから１
／２画素ピッチだけ水平右方にずれた位置の候補ブロッ
クであり、各第３の１／２画素候補ブロック６１ｄは、
各整数画素候補ブロック６１ｉから１／２画素ピッチだ
け対角右下方にずれた候補ブロックである。
に、サーチウインドウは符号６０、現符号化ブロックは
符号５０、整数画素候補ブロックは符号６１ｉ、第１の
１／２画素候補ブロックは符号６１ｖ、第２の１／２画
素候補ブロックは符号６１ｈ、第３の１／２画素候補ぶ
ろっくは符号６１ｄによりそれぞれ表される。各第１の
１／２画素候補ブロック６１ｖは、各整数画素候補ブロ
ック６１ｉから１／２画素ピッチだけ垂直下方にずれた
位置の候補ブロックであり、各第２の１／２画素候補ブ
ロック６１ｈは、各整数画素候補ブロック６１ｉから１
／２画素ピッチだけ水平右方にずれた位置の候補ブロッ
クであり、各第３の１／２画素候補ブロック６１ｄは、
各整数画素候補ブロック６１ｉから１／２画素ピッチだ
け対角右下方にずれた候補ブロックである。
【００９５】サーチウインドウデータ出力手段は、サー
チウインドウ６０の整数画素データを出力するものであ
り、図１において符号４００により示される。サーチウ
インドウデータ入力保持手段は、サーチウインドウデー
タ出力手段４００からサーチウインドウの整数画素デー
タを入力し、サーチウインドウ６０の少なくとも２つの
整数画素のデータを同時に保持、本実施例では、２０個
の整数画素データを同時に保持するものであり、その保
持データを繰り返し置き換える。このサーチウインドウ
データ入力保持手段は、サイドレジスタ５０１−５０３
および５０９−５１１、入力レジスタ５０４−５０８、
並びに、各プロセッサエレメント２０１−２０９に含ま
れた転送レジスタ５１２−５２０により構成される。
チウインドウ６０の整数画素データを出力するものであ
り、図１において符号４００により示される。サーチウ
インドウデータ入力保持手段は、サーチウインドウデー
タ出力手段４００からサーチウインドウの整数画素デー
タを入力し、サーチウインドウ６０の少なくとも２つの
整数画素のデータを同時に保持、本実施例では、２０個
の整数画素データを同時に保持するものであり、その保
持データを繰り返し置き換える。このサーチウインドウ
データ入力保持手段は、サイドレジスタ５０１−５０３
および５０９−５１１、入力レジスタ５０４−５０８、
並びに、各プロセッサエレメント２０１−２０９に含ま
れた転送レジスタ５１２−５２０により構成される。
【００９６】現符号化ブロックデータ出力手段は、現符
号化ブロックの整数画素データを出力するものであり、
図１において符号３００により示される。整数画素ブロ
ックディストーション算出手段は、現符号化ブロックデ
ータ出力手段３００から出力された現符号化ブロックの
整数画素データとサーチウインドウデータ入力保持手段
により保持されたサーチウインドウの整数画素データに
基づいて、現符号化ブロック５０と各整数画素候補ブロ
ック６１ｉとの間の差を表す整数画素ブロックディスト
ーションを算出するものである。
号化ブロックの整数画素データを出力するものであり、
図１において符号３００により示される。整数画素ブロ
ックディストーション算出手段は、現符号化ブロックデ
ータ出力手段３００から出力された現符号化ブロックの
整数画素データとサーチウインドウデータ入力保持手段
により保持されたサーチウインドウの整数画素データに
基づいて、現符号化ブロック５０と各整数画素候補ブロ
ック６１ｉとの間の差を表す整数画素ブロックディスト
ーションを算出するものである。
【００９７】この整数画素ブロックディストーション算
出手段は、各プロセッサエレメント２０１−２０９に含
まれた整数画素ブロックディストーション算出ユニット
２２０により構成される。また、整数画素ブロックディ
ストーション算出手段は、複数の整数画素ブロック局所
ディストーションも算出する。これら整数画素ブロック
局所ディストーションは、互いに同数の整数画素ブロッ
ク局所ディストーショングループに分類され、各整数画
素ブロック局所ディストーショングループの各整数画素
ブロック局所ディストーションは、現符号化ブロック５
０の各整数画素と各整数画素候補ブロック６１ｉの各整
数画素との互いに位置的に対応する画素同士の差を表
す。各整数画素ブロックディストーションは、各整数画
素ブロック局所ディストーションに基づいて算出され
る。
出手段は、各プロセッサエレメント２０１−２０９に含
まれた整数画素ブロックディストーション算出ユニット
２２０により構成される。また、整数画素ブロックディ
ストーション算出手段は、複数の整数画素ブロック局所
ディストーションも算出する。これら整数画素ブロック
局所ディストーションは、互いに同数の整数画素ブロッ
ク局所ディストーショングループに分類され、各整数画
素ブロック局所ディストーショングループの各整数画素
ブロック局所ディストーションは、現符号化ブロック５
０の各整数画素と各整数画素候補ブロック６１ｉの各整
数画素との互いに位置的に対応する画素同士の差を表
す。各整数画素ブロックディストーションは、各整数画
素ブロック局所ディストーションに基づいて算出され
る。
【００９８】１／２画素ブロックディストーション算出
手段は、整数画素ブロックディストーション算出手段に
より算出された整数画素ブロック局所ディストーション
に基づいて、現符号化ブロック５０と各１／２画素候補
ブロック６１ｖ、６１ｈおよび６１ｄとの差を表す１／
２画素ブロックディストーションを算出するものであ
る。この１／２画素ブロックディストーション算出手段
は、各プロセッサエレメント２０１−２０９に含まれた
第１の１／２画素ブロックディストーション算出ユニッ
ト２３０、第２の１／２画素ブロックディストーション
算出ユニット２４０および第３の１／２画素ブロックデ
ィストーション算出ユニット２５０により構成される。
手段は、整数画素ブロックディストーション算出手段に
より算出された整数画素ブロック局所ディストーション
に基づいて、現符号化ブロック５０と各１／２画素候補
ブロック６１ｖ、６１ｈおよび６１ｄとの差を表す１／
２画素ブロックディストーションを算出するものであ
る。この１／２画素ブロックディストーション算出手段
は、各プロセッサエレメント２０１−２０９に含まれた
第１の１／２画素ブロックディストーション算出ユニッ
ト２３０、第２の１／２画素ブロックディストーション
算出ユニット２４０および第３の１／２画素ブロックデ
ィストーション算出ユニット２５０により構成される。
【００９９】最小ディストーション検出手段は、図１に
おけるＭＶＤにより構成され、整数画素ブロックディス
トーションおよび１／２画素ブロックディストーション
の中から最小ディストーションを検出して、現符号化ブ
ロック５０に最も類似した前記候補ブロックを特定する
ものである。転送レジスタ５１２−５２０の総数は、
（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個で表され、本実施例
では、Ｋ＝Ｈ＝４、Ｍ＝Ｎ＝２であるため、９個であ
る。同様に、整数画素データブロックディストーション
算出ユニット２２０の総数も、（Ｋ−Ｍ＋１）×（Ｈ−
Ｎ＋１）個であり、本実施例では９個である。
おけるＭＶＤにより構成され、整数画素ブロックディス
トーションおよび１／２画素ブロックディストーション
の中から最小ディストーションを検出して、現符号化ブ
ロック５０に最も類似した前記候補ブロックを特定する
ものである。転送レジスタ５１２−５２０の総数は、
（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個で表され、本実施例
では、Ｋ＝Ｈ＝４、Ｍ＝Ｎ＝２であるため、９個であ
る。同様に、整数画素データブロックディストーション
算出ユニット２２０の総数も、（Ｋ−Ｍ＋１）×（Ｈ−
Ｎ＋１）個であり、本実施例では９個である。
【０１００】１／２画素ブロックディストーションは、
現符号化ブロック５０と各第１の１／２画素候補ブロッ
ク６１ｖとの間の差を表す第１の１／２画素ブロックデ
ィストーション、現符号化ブロック５０と各第２の１／
２画素候補ブロック６１ｈとの差を表す第２の１／２画
素ブロックディストーション、並びに、現符号化ブロッ
ク５０と各第３の１／２画素候補ブロック６１ｄとの差
を表す第３の１／２画素ブロックディストーションから
なる。
現符号化ブロック５０と各第１の１／２画素候補ブロッ
ク６１ｖとの間の差を表す第１の１／２画素ブロックデ
ィストーション、現符号化ブロック５０と各第２の１／
２画素候補ブロック６１ｈとの差を表す第２の１／２画
素ブロックディストーション、並びに、現符号化ブロッ
ク５０と各第３の１／２画素候補ブロック６１ｄとの差
を表す第３の１／２画素ブロックディストーションから
なる。
【０１０１】第１の１／２画素ブロックディストーショ
ン算出ユニット２３０の総数は、（Ｋ−Ｍ＋１）×（Ｈ
−Ｎ）により表され、本実施例では、６個である。第２
の１／２画素ブロックディストーション算出ユニット２
４０の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）により表さ
れ、本実施例では、６個である。第３の１／２画素ブロ
ックディストーション算出ユニット、並びに、第３の１
／２画素ブロックディストーション算出ユニット２５０
の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ）により表され、本実
施例では、４個である。
ン算出ユニット２３０の総数は、（Ｋ−Ｍ＋１）×（Ｈ
−Ｎ）により表され、本実施例では、６個である。第２
の１／２画素ブロックディストーション算出ユニット２
４０の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）により表さ
れ、本実施例では、６個である。第３の１／２画素ブロ
ックディストーション算出ユニット、並びに、第３の１
／２画素ブロックディストーション算出ユニット２５０
の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ）により表され、本実
施例では、４個である。
【０１０２】図４において、各整数画素ブロックディス
トーション算出ユニット２２０は、整数画素ブロック局
所ディストーショングループを算出する局所ディストー
ション算出デバイス３と、各整数画素ブロック局所ディ
ストーショングループに基づいて整数画素ブロックディ
ストーションを算出するディストーション算出デバイス
２２５と、からなる。
トーション算出ユニット２２０は、整数画素ブロック局
所ディストーショングループを算出する局所ディストー
ション算出デバイス３と、各整数画素ブロック局所ディ
ストーショングループに基づいて整数画素ブロックディ
ストーションを算出するディストーション算出デバイス
２２５と、からなる。
【０１０３】各第１の１／２画素ブロックディストーシ
ョン算出ユニット２３０は、互いに位置的に対応する第
１の１／２画素候補ブロック６１ｖの各画素と現符号化
ブロック５０の各画素との差をそれぞれ表す複数の局所
ディストーションを含む複数の第１の１／２画素ブロッ
ク局所ディストーショングループのそれぞれを算出する
局所ディストーション算出デバイス２３０と、各第１の
１／２画素ブロック局所ディストーショングループに基
づいて、第１の１／２画素ブロックディストーションを
算出するディストーション算出デバイス２３５と、から
なる。
ョン算出ユニット２３０は、互いに位置的に対応する第
１の１／２画素候補ブロック６１ｖの各画素と現符号化
ブロック５０の各画素との差をそれぞれ表す複数の局所
ディストーションを含む複数の第１の１／２画素ブロッ
ク局所ディストーショングループのそれぞれを算出する
局所ディストーション算出デバイス２３０と、各第１の
１／２画素ブロック局所ディストーショングループに基
づいて、第１の１／２画素ブロックディストーションを
算出するディストーション算出デバイス２３５と、から
なる。
【０１０４】各第２の１／２画素ブロックディストーシ
ョン算出ユニット２４０は、互いに位置的に対応する第
２の１／２画素候補ブロック６１Ｈの各画素と現符号化
ブロック５０の各画素との差をそれぞれ表す複数の局所
ディストーションを含む複数の第２の１／２画素ブロッ
ク局所ディストーショングループのそれぞれを算出する
局所ディストーション算出デバイス６と、各第２の１／
２画素ブロック局所ディストーショングループに基づい
て、第２の１／２画素ブロックディストーションを算出
するディストーション算出デバイス２４５と、からな
る。
ョン算出ユニット２４０は、互いに位置的に対応する第
２の１／２画素候補ブロック６１Ｈの各画素と現符号化
ブロック５０の各画素との差をそれぞれ表す複数の局所
ディストーションを含む複数の第２の１／２画素ブロッ
ク局所ディストーショングループのそれぞれを算出する
局所ディストーション算出デバイス６と、各第２の１／
２画素ブロック局所ディストーショングループに基づい
て、第２の１／２画素ブロックディストーションを算出
するディストーション算出デバイス２４５と、からな
る。
【０１０５】各第３の１／２画素ブロックディストーシ
ョン算出ユニット２５０は、互いに位置的に対応する第
３の１／２画素候補ブロック６１ｄの各画素と現符号化
ブロック５０の各画素との差をそれぞれ表す複数の局所
ディストーションを含む複数の第３の１／２画素ブロッ
ク局所ディストーショングループのそれぞれを算出する
局所ディストーション算出デバイス５と、各第３の１／
２画素ブロック局所ディストーショングループに基づい
て、各第３の１／２画素ブロックディストーションを算
出するディストーション算出デバイス２５５と、からな
る。
ョン算出ユニット２５０は、互いに位置的に対応する第
３の１／２画素候補ブロック６１ｄの各画素と現符号化
ブロック５０の各画素との差をそれぞれ表す複数の局所
ディストーションを含む複数の第３の１／２画素ブロッ
ク局所ディストーショングループのそれぞれを算出する
局所ディストーション算出デバイス５と、各第３の１／
２画素ブロック局所ディストーショングループに基づい
て、各第３の１／２画素ブロックディストーションを算
出するディストーション算出デバイス２５５と、からな
る。
【０１０６】各第１の１／２画素ブロックディストーシ
ョン算出ユニット２３０の局所ディストーション算出デ
バイス４は、互いに垂直方向に１画素ピッチずれた一対
の整数画素候補ブロック６１ｉに対応する整数画素ブロ
ックディストーションをそれぞれ算出する一対の整数画
素ブロックディストーション算出ユニット２２０の局所
ディストーション算出デバイス３から、局所ディストー
ションを入力し、これらの入力した局所ディストーショ
ンに基づいて、各第１の１／２画素ブロック局所ディス
トーショングループを算出する。
ョン算出ユニット２３０の局所ディストーション算出デ
バイス４は、互いに垂直方向に１画素ピッチずれた一対
の整数画素候補ブロック６１ｉに対応する整数画素ブロ
ックディストーションをそれぞれ算出する一対の整数画
素ブロックディストーション算出ユニット２２０の局所
ディストーション算出デバイス３から、局所ディストー
ションを入力し、これらの入力した局所ディストーショ
ンに基づいて、各第１の１／２画素ブロック局所ディス
トーショングループを算出する。
【０１０７】各第２の１／２画素ブロックディストーシ
ョン算出ユニット２４０の局所ディストーション算出デ
バイス６は、互いに水平方向に１画素ピッチずれた一対
の整数画素候補ブロック６１ｉに対応する整数画素ブロ
ックディストーションをそれぞれ算出する一対の整数画
素ブロックディストーション算出ユニット２２０の局所
ディストーション算出デバイス２２５から、局所ディス
トーション入力し、これらの入力した局所ディストーシ
ョンに基づいて、各第２の１／２画素ブロック局所ディ
ストーショングループを算出する。
ョン算出ユニット２４０の局所ディストーション算出デ
バイス６は、互いに水平方向に１画素ピッチずれた一対
の整数画素候補ブロック６１ｉに対応する整数画素ブロ
ックディストーションをそれぞれ算出する一対の整数画
素ブロックディストーション算出ユニット２２０の局所
ディストーション算出デバイス２２５から、局所ディス
トーション入力し、これらの入力した局所ディストーシ
ョンに基づいて、各第２の１／２画素ブロック局所ディ
ストーショングループを算出する。
【０１０８】各第３の１／２画素ブロックディストーシ
ョン算出ユニット２５０の局所ディストーション算出デ
バイス５は、互いに水平方向に１画素ピッチずれた一対
の１／２画素候補ブロックに対応する第２の１／２画素
ブロックディストーションをそれぞれ算出する一対の第
２の１／２画素ブロックディストーション算出ユニット
２４０の局所ディストーション算出デバイス６から、局
所ディストーションを入力し、これらの入力した局所デ
ィストーションに基づいて、各第３の１／２画素ブロッ
ク局所ディストーショングループを算出する。なお、こ
の第３の１／２画素ブロックディストーション算出ユニ
ット２５０を、以下のように構成しても良い。すなわ
ち、各第３の１／２画素ブロックディストーション算出
ユニット２５０の局所ディストーション算出デバイス５
は、互いに垂直方向に１画素ピッチずれた１／２画素候
補ブロックに対応する第１の１／２画素ブロックディス
トーションをそれぞれ算出する一対の第１の１／２画素
ブロックディストーション算出ユニット２３０の局所デ
ィストーション算出デバイス４から、局所ディストーシ
ョンを入力し、これらの入力した局所ディストーション
に基づいて、各第３の１／２画素ブロック局所ディスト
ーショングループを算出するようにしてもよい。
ョン算出ユニット２５０の局所ディストーション算出デ
バイス５は、互いに水平方向に１画素ピッチずれた一対
の１／２画素候補ブロックに対応する第２の１／２画素
ブロックディストーションをそれぞれ算出する一対の第
２の１／２画素ブロックディストーション算出ユニット
２４０の局所ディストーション算出デバイス６から、局
所ディストーションを入力し、これらの入力した局所デ
ィストーションに基づいて、各第３の１／２画素ブロッ
ク局所ディストーショングループを算出する。なお、こ
の第３の１／２画素ブロックディストーション算出ユニ
ット２５０を、以下のように構成しても良い。すなわ
ち、各第３の１／２画素ブロックディストーション算出
ユニット２５０の局所ディストーション算出デバイス５
は、互いに垂直方向に１画素ピッチずれた１／２画素候
補ブロックに対応する第１の１／２画素ブロックディス
トーションをそれぞれ算出する一対の第１の１／２画素
ブロックディストーション算出ユニット２３０の局所デ
ィストーション算出デバイス４から、局所ディストーシ
ョンを入力し、これらの入力した局所ディストーション
に基づいて、各第３の１／２画素ブロック局所ディスト
ーショングループを算出するようにしてもよい。
【０１０９】転送レジスタ５１２−５２０は、（Ｋ−
Ｍ）×（Ｈ−Ｎ）個すなわち本実施例では４個のレジス
タ５１２、５１３、５１５および５１６を含む第１レジ
スタグループと、（Ｈ−Ｎ）個すなわち本実施例では２
個のレジスタ５１４および５１７を含む第２レジスタグ
ループと、（Ｋ−Ｍ）個すなわち本実施例では２個のレ
ジスタ５１８および５１９を含む第３レジスタグループ
と、１個のレジスタ５２０を含む第４レジスタグループ
に分類される。
Ｍ）×（Ｈ−Ｎ）個すなわち本実施例では４個のレジス
タ５１２、５１３、５１５および５１６を含む第１レジ
スタグループと、（Ｈ−Ｎ）個すなわち本実施例では２
個のレジスタ５１４および５１７を含む第２レジスタグ
ループと、（Ｋ−Ｍ）個すなわち本実施例では２個のレ
ジスタ５１８および５１９を含む第３レジスタグループ
と、１個のレジスタ５２０を含む第４レジスタグループ
に分類される。
【０１１０】整数画素ブロックディストーション算出ユ
ニット２２０は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個すなわち本
実施例では４個の整数画素ブロックディストーション算
出ユニットを含む第１ユニットグループと、（Ｈ−Ｎ）
個すなわち本実施例では２個の整数画素ブロックディス
トーション算出ユニットを含む第２ユニットグループ
と、（Ｋ−Ｍ）個すなわち本実施例では２個の整数画素
ブロックディストーション算出ユニットを含む第３ユニ
ットグループと、１個の整数画素ブロックディストーシ
ョン算出ユニットを含む第４ユニットグループと、に分
類される。
ニット２２０は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個すなわち本
実施例では４個の整数画素ブロックディストーション算
出ユニットを含む第１ユニットグループと、（Ｈ−Ｎ）
個すなわち本実施例では２個の整数画素ブロックディス
トーション算出ユニットを含む第２ユニットグループ
と、（Ｋ−Ｍ）個すなわち本実施例では２個の整数画素
ブロックディストーション算出ユニットを含む第３ユニ
ットグループと、１個の整数画素ブロックディストーシ
ョン算出ユニットを含む第４ユニットグループと、に分
類される。
【０１１１】第１の１／２画素ブロックディストーショ
ン算出ユニット２３０は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個す
なわち本実施例では４個の第１の１／２画素ブロックデ
ィストーション算出ユニットを含む第１ユニットグルー
プと、（Ｈ−Ｎ）個すなわち本実施例では２個の第１の
１／２画素ブロックディストーション算出ユニットを含
む第２ユニットグループと、に分類される。
ン算出ユニット２３０は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個す
なわち本実施例では４個の第１の１／２画素ブロックデ
ィストーション算出ユニットを含む第１ユニットグルー
プと、（Ｈ−Ｎ）個すなわち本実施例では２個の第１の
１／２画素ブロックディストーション算出ユニットを含
む第２ユニットグループと、に分類される。
【０１１２】第２の１／２画素ブロックディストーショ
ン算出ユニット２４０は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個す
なわち４個の第２の１／２画素ブロックディストーショ
ン算出ユニットを含む第１ユニットグループと、（Ｋ−
Ｍ）個すなわち２個の第２の１／２画素ブロックディス
トーション算出ユニットを含む第２ユニットグループ
と、に分類される。
ン算出ユニット２４０は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個す
なわち４個の第２の１／２画素ブロックディストーショ
ン算出ユニットを含む第１ユニットグループと、（Ｋ−
Ｍ）個すなわち２個の第２の１／２画素ブロックディス
トーション算出ユニットを含む第２ユニットグループ
と、に分類される。
【０１１３】第１レジスタグループに含まれた（Ｋ−
Ｍ）×（Ｈ−Ｎ）個のレジスタ５１２、５１３、５１
５、５１６、５１８および５１９のそれぞれ、整数画素
ブロックディストーション算出ユニットの第１ユニット
グループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画
素ブロックディストーション算出ユニット２２０のそれ
ぞれ、第１の１／２画素ブロックディストーション算出
ユニットの第１ユニットグループに含まれた（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第１の１／２画素ブロックディストー
ション算出ユニット２３０のそれぞれ、第２の１／２画
素ブロックディストーション算出ユニットの第１ユニッ
トグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２
の１／２画素ブロックディストーション算出ユニット２
４０のそれぞれ、並びに、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の
第３の１／２画素ブロックディストーション算出ユニッ
ト２５０のそれぞれが、協同して第１のプロセッサエレ
メント２０１、２０２、２０４、２０５、２０７および
２０８のそれぞれを構成している。
Ｍ）×（Ｈ−Ｎ）個のレジスタ５１２、５１３、５１
５、５１６、５１８および５１９のそれぞれ、整数画素
ブロックディストーション算出ユニットの第１ユニット
グループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画
素ブロックディストーション算出ユニット２２０のそれ
ぞれ、第１の１／２画素ブロックディストーション算出
ユニットの第１ユニットグループに含まれた（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第１の１／２画素ブロックディストー
ション算出ユニット２３０のそれぞれ、第２の１／２画
素ブロックディストーション算出ユニットの第１ユニッ
トグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２
の１／２画素ブロックディストーション算出ユニット２
４０のそれぞれ、並びに、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の
第３の１／２画素ブロックディストーション算出ユニッ
ト２５０のそれぞれが、協同して第１のプロセッサエレ
メント２０１、２０２、２０４、２０５、２０７および
２０８のそれぞれを構成している。
【０１１４】各第１のプロセッサエレメント２０１、２
０２、２０４、２０５、２０７および２０８に含まれた
整数画素ブロックディストーション算出ユニット２２０
が、それぞれの第１のプロセッサエレメント２０１、２
０２、２０４、２０５、２０７および２０８に含まれた
転送レジスタ５１２、５１３、５１５、５１６、５１８
および５１９からサーチウインドウの整数画素データを
入力する。
０２、２０４、２０５、２０７および２０８に含まれた
整数画素ブロックディストーション算出ユニット２２０
が、それぞれの第１のプロセッサエレメント２０１、２
０２、２０４、２０５、２０７および２０８に含まれた
転送レジスタ５１２、５１３、５１５、５１６、５１８
および５１９からサーチウインドウの整数画素データを
入力する。
【０１１５】同一の第１のプロセッサエレメント２０
１、２０２、２０４、２０５、２０７および２０８に含
まれた整数画素ブロックディストーション算出ユニット
２２０、並びに、第１、第２および第３の１／２画素ブ
ロックディストーション算出ユニット２３０、２４０お
よび２５０が、互いに１／２画素ピッチずれた整数画素
候補ブロック６１ｉ、第１、第２および第３の１／２画
素候補ブロック６１ｖ、６１ｈおよび６１ｄのそれぞれ
に対応する整数画素ブロックディストーション、並び
に、第１、第２および第３の１／２画素ブロックディス
トーションを算出する。
１、２０２、２０４、２０５、２０７および２０８に含
まれた整数画素ブロックディストーション算出ユニット
２２０、並びに、第１、第２および第３の１／２画素ブ
ロックディストーション算出ユニット２３０、２４０お
よび２５０が、互いに１／２画素ピッチずれた整数画素
候補ブロック６１ｉ、第１、第２および第３の１／２画
素候補ブロック６１ｖ、６１ｈおよび６１ｄのそれぞれ
に対応する整数画素ブロックディストーション、並び
に、第１、第２および第３の１／２画素ブロックディス
トーションを算出する。
【０１１６】第２レジスタグループに含まれた（Ｈ−
Ｎ）個の転送レジスタ５１４および５１７のそれぞれ、
整数画素ブロックディストーション算出ユニットの第２
ユニットグループに含まれた（Ｈ−Ｎ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第１の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｈ−Ｎ）個
の第１の１／２画素ブロックディストーション算出ユニ
ット２３０のそれぞれが、協同して第２のプロセッサエ
レメント２０３および２０６を構成する。
Ｎ）個の転送レジスタ５１４および５１７のそれぞれ、
整数画素ブロックディストーション算出ユニットの第２
ユニットグループに含まれた（Ｈ−Ｎ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第１の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｈ−Ｎ）個
の第１の１／２画素ブロックディストーション算出ユニ
ット２３０のそれぞれが、協同して第２のプロセッサエ
レメント２０３および２０６を構成する。
【０１１７】各第２のプロセッサエレメント２０３およ
び２０６に含まれた整数画素ブロックディストーション
算出ユニット２２０が、それぞれの第２のプロセッサエ
レメント２０３および２０６に含まれたレジスタ５１４
および５１７からサーチウインドウの整数画素データを
入力する。同一の第２のプロセッサエレメント２０３お
よび２０６に含まれた整数画素ブロックディストーショ
ン算出ユニット２２０および第１の１／２画素ブロック
ディストーション算出ユニット２３０が、互いに１／２
画素ピッチずれた整数画素候補ブロック６１ｉおよび第
１の１／２画素候補ブロック６１ｖのそれぞれに対応す
る整数画素ブロックディストーションおよび第１の１／
２画素ブロックディストーションをそれぞれ算出する。
び２０６に含まれた整数画素ブロックディストーション
算出ユニット２２０が、それぞれの第２のプロセッサエ
レメント２０３および２０６に含まれたレジスタ５１４
および５１７からサーチウインドウの整数画素データを
入力する。同一の第２のプロセッサエレメント２０３お
よび２０６に含まれた整数画素ブロックディストーショ
ン算出ユニット２２０および第１の１／２画素ブロック
ディストーション算出ユニット２３０が、互いに１／２
画素ピッチずれた整数画素候補ブロック６１ｉおよび第
１の１／２画素候補ブロック６１ｖのそれぞれに対応す
る整数画素ブロックディストーションおよび第１の１／
２画素ブロックディストーションをそれぞれ算出する。
【０１１８】第３レジスタグループに含まれた（Ｋ−
Ｍ）個の転送レジスタ５１８および５１９のそれぞれ、
整数画素ブロックディストーション算出ユニットの第３
ユニットグループに含まれた（Ｋ−Ｍ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第２の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｋ−Ｍ）個
の第２の１／２画素ブロックディストーション算出ユニ
ット２４０のそれぞれが、協同して第３のプロセッサエ
レメント２０７および２０８を構成している。
Ｍ）個の転送レジスタ５１８および５１９のそれぞれ、
整数画素ブロックディストーション算出ユニットの第３
ユニットグループに含まれた（Ｋ−Ｍ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第２の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｋ−Ｍ）個
の第２の１／２画素ブロックディストーション算出ユニ
ット２４０のそれぞれが、協同して第３のプロセッサエ
レメント２０７および２０８を構成している。
【０１１９】第３のプロセッサエレメント２０７および
２０８に含まれた整数画素ブロックディストーション算
出ユニット２２０は、それぞれの第３のプロセッサエレ
メント２０７および２０８に含まれた転送レジスタ５１
８および５１９からサーチウインドウの整数画素データ
を入力する。同一の第３のプロセッサエレメント２０７
および２０８に含まれた整数画素ブロックディストーシ
ョン算出ユニット２２０および第２の１／２画素ブロッ
クディストーション算出ユニット２４０は、互いに１／
２画素ピッチずれた整数画素候補ブロック６１ｉおよび
第２の１／２画素候補ブロック６１ｈのそれぞれに対応
する整数画素ブロックディストーションおよび第２の１
／２画素ブロックディストーションをそれぞれ算出す
る。
２０８に含まれた整数画素ブロックディストーション算
出ユニット２２０は、それぞれの第３のプロセッサエレ
メント２０７および２０８に含まれた転送レジスタ５１
８および５１９からサーチウインドウの整数画素データ
を入力する。同一の第３のプロセッサエレメント２０７
および２０８に含まれた整数画素ブロックディストーシ
ョン算出ユニット２２０および第２の１／２画素ブロッ
クディストーション算出ユニット２４０は、互いに１／
２画素ピッチずれた整数画素候補ブロック６１ｉおよび
第２の１／２画素候補ブロック６１ｈのそれぞれに対応
する整数画素ブロックディストーションおよび第２の１
／２画素ブロックディストーションをそれぞれ算出す
る。
【０１２０】第４レジスタグループに含まれた転送レジ
スタ５２０、並びに、整数画素ブロックディストーショ
ン算出ユニットの第４ユニットグループに含まれた整数
画素ブロックディストーション算出ユニット２２０は、
協同して第４のプロセッサエレメント５２０を構成して
いる。第４のプロセッサエレメント２０９に含まれた整
数画素ブロックディストーション算出ユニット２２０
は、第４のプロセッサエレメント５２０に含まれた転送
レジスタ５２０からサーチウインドウの整数画素データ
を入力する。
スタ５２０、並びに、整数画素ブロックディストーショ
ン算出ユニットの第４ユニットグループに含まれた整数
画素ブロックディストーション算出ユニット２２０は、
協同して第４のプロセッサエレメント５２０を構成して
いる。第４のプロセッサエレメント２０９に含まれた整
数画素ブロックディストーション算出ユニット２２０
は、第４のプロセッサエレメント５２０に含まれた転送
レジスタ５２０からサーチウインドウの整数画素データ
を入力する。
【０１２１】このように構成される動きベクトル探索装
置の動作は、前述の請求項１記載の発明に係る動きベク
トル探索装置の実施例の動作と同じであるため、ここで
はその説明は省略する。図１３から図１５には、上記性
質を利用した請求項１記載の発明に係る動きベクトル探
索装置の第２実施例が示されている。図１４に図１３中
のプロセッサエレメントＰＥのチップの端子配置を示す
外観図を、また、図１５にその回路構成のブロック図を
示す。これらの図で、図１，図３，図４中の符号と同じ
ものは同じ部分を示す。
置の動作は、前述の請求項１記載の発明に係る動きベク
トル探索装置の実施例の動作と同じであるため、ここで
はその説明は省略する。図１３から図１５には、上記性
質を利用した請求項１記載の発明に係る動きベクトル探
索装置の第２実施例が示されている。図１４に図１３中
のプロセッサエレメントＰＥのチップの端子配置を示す
外観図を、また、図１５にその回路構成のブロック図を
示す。これらの図で、図１，図３，図４中の符号と同じ
ものは同じ部分を示す。
【０１２２】図１の実施例では式（８），（９），（１
０）を使用して、１／２画素の位置のディストーション
を算出しているが、本実施例では（１），（２），
（３）を使用して１／２画素データを作り出してから画
素差分を行いディストーションを算出している。すなわ
ち、図１５において、２３，２５は２入力加算器で、２
４は４入力加算器である。２６，２８は入力を１／２に
する除算器であるが、１ビット下位方向にシフトするこ
とによって実現できる。２７は入力を１／４にする除算
器であるが、同じように２ビット下位方向にシフトする
ことによって実現できる。
０）を使用して、１／２画素の位置のディストーション
を算出しているが、本実施例では（１），（２），
（３）を使用して１／２画素データを作り出してから画
素差分を行いディストーションを算出している。すなわ
ち、図１５において、２３，２５は２入力加算器で、２
４は４入力加算器である。２６，２８は入力を１／２に
する除算器であるが、１ビット下位方向にシフトするこ
とによって実現できる。２７は入力を１／４にする除算
器であるが、同じように２ビット下位方向にシフトする
ことによって実現できる。
【０１２３】図１５中の３，４，５，６は、図４と異な
り全てＤＩＦＩが用いられる。動作は、図１の回路とま
ったく同じであるので、その詳細は省略する。図１３か
ら図１５は、請求項１２記載の発明に係る動きベクトル
探索装置の一実施例をも示しており、この請求項１２記
載の発明に係る動きベクトル探索装置の一実施例を図１
３から図１５を用いて以下に説明する。
り全てＤＩＦＩが用いられる。動作は、図１の回路とま
ったく同じであるので、その詳細は省略する。図１３か
ら図１５は、請求項１２記載の発明に係る動きベクトル
探索装置の一実施例をも示しており、この請求項１２記
載の発明に係る動きベクトル探索装置の一実施例を図１
３から図１５を用いて以下に説明する。
【０１２４】図１３において、サーチウインドウデータ
出力手段４００は、サーチウインドウ６０の整数画素デ
ータを出力するものである。サーチウインドウデータ入
力保持手段は、サーチウインドウデータ出力手段４００
からサーチウインドウの整数画素データを入力し、サー
チウインドウ６０の少なくとも２つの整数画素、本実施
例では、２０個の整数画素のデータを同時に保持するも
のである。また、サーチウィンドウデータ入力保持手段
により保持されるサーチウインドウの整数画素データは
サーチウインドウの他の整数画素データに繰り返し置き
換えられるようになっている。
出力手段４００は、サーチウインドウ６０の整数画素デ
ータを出力するものである。サーチウインドウデータ入
力保持手段は、サーチウインドウデータ出力手段４００
からサーチウインドウの整数画素データを入力し、サー
チウインドウ６０の少なくとも２つの整数画素、本実施
例では、２０個の整数画素のデータを同時に保持するも
のである。また、サーチウィンドウデータ入力保持手段
により保持されるサーチウインドウの整数画素データは
サーチウインドウの他の整数画素データに繰り返し置き
換えられるようになっている。
【０１２５】サーチウインドウデータ入力保持手段は、
サイドレジスタ５０１−５０３および５０９−５１１、
入力レジスタ５０４−５０８および転送レジスタ５１２
−５２０により構成される。現符号化ブロックデータ出
力手段３００は、現符号化ブロック５０の整数画素デー
タを出力するものである。
サイドレジスタ５０１−５０３および５０９−５１１、
入力レジスタ５０４−５０８および転送レジスタ５１２
−５２０により構成される。現符号化ブロックデータ出
力手段３００は、現符号化ブロック５０の整数画素デー
タを出力するものである。
【０１２６】整数画素ブロックディストーション算出手
段は、整数画素ブロックディストーション算出手段は、
現符号化ブロックデータ出力手段３００から出力された
現符号化ブロック５０の整数画素データとサーチウイン
ドウデータ入力保持手段により保持されたサーチウイン
ドウ６０の整数画素データに基づいて、現符号化ブロッ
ク５０と各整数画素候補ブロック６１ｉとの間の差を表
す整数画素ブロックディストーションを算出するもので
ある。整数画素ブロックディストーション算出手段は、
プロセッサエレメント７０１−７０９に収納された図１
５に示される整数画素ブロックディストーション算出ユ
ニット２２０により構成される。
段は、整数画素ブロックディストーション算出手段は、
現符号化ブロックデータ出力手段３００から出力された
現符号化ブロック５０の整数画素データとサーチウイン
ドウデータ入力保持手段により保持されたサーチウイン
ドウ６０の整数画素データに基づいて、現符号化ブロッ
ク５０と各整数画素候補ブロック６１ｉとの間の差を表
す整数画素ブロックディストーションを算出するもので
ある。整数画素ブロックディストーション算出手段は、
プロセッサエレメント７０１−７０９に収納された図１
５に示される整数画素ブロックディストーション算出ユ
ニット２２０により構成される。
【０１２７】１／２画素ブロックディストーション算出
手段は、現符号化ブロックデータ出力手段から出力され
た現符号化ブロック５０の整数画素データとサーチウイ
ンドウデータ入力保持手段により保持されたサーチウイ
ンドウ６０の整数画素データに基づいて、現符号化ブロ
ック５０と各１／２画素候補ブロック６１ｖ、６１ｈお
よび６１ｄとの間の差を表す１／２画素ブロックディス
トーションを算出するものである。
手段は、現符号化ブロックデータ出力手段から出力され
た現符号化ブロック５０の整数画素データとサーチウイ
ンドウデータ入力保持手段により保持されたサーチウイ
ンドウ６０の整数画素データに基づいて、現符号化ブロ
ック５０と各１／２画素候補ブロック６１ｖ、６１ｈお
よび６１ｄとの間の差を表す１／２画素ブロックディス
トーションを算出するものである。
【０１２８】１／２画素ブロックディストーション算出
手段は、プロセッサエレメント７０１−７０９に収納さ
れた図１５に示される第１の１／２画素ブロックディス
トーション算出ユニット７３０、第２の１／２画素ブロ
ックディストーション算出ユニット７４０および第３の
１／２画素ブロックディストーション算出ユニット７５
０により構成される。
手段は、プロセッサエレメント７０１−７０９に収納さ
れた図１５に示される第１の１／２画素ブロックディス
トーション算出ユニット７３０、第２の１／２画素ブロ
ックディストーション算出ユニット７４０および第３の
１／２画素ブロックディストーション算出ユニット７５
０により構成される。
【０１２９】最小ディストーション検出手段は符号ＭＶ
Ｄにより表され、整数画素ブロックディストーションお
よび１／２画素ブロックディストーションの中から最小
ディストーションを検出して、現符号化ブロック５０に
最も類似した候補ブロックを特定するものである。転送
レジスタ５１２−５２０の総数は、（Ｋ−Ｍ＋１）×
（Ｈ−Ｎ＋１）個で表され、本実施例では、Ｋ＝Ｈ＝
４、Ｍ＝Ｎ＝２であるため、９個である。同様に、整数
画素データブロックディストーション算出ユニット２２
０の総数も、（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個であ
り、本実施例では９個である。
Ｄにより表され、整数画素ブロックディストーションお
よび１／２画素ブロックディストーションの中から最小
ディストーションを検出して、現符号化ブロック５０に
最も類似した候補ブロックを特定するものである。転送
レジスタ５１２−５２０の総数は、（Ｋ−Ｍ＋１）×
（Ｈ−Ｎ＋１）個で表され、本実施例では、Ｋ＝Ｈ＝
４、Ｍ＝Ｎ＝２であるため、９個である。同様に、整数
画素データブロックディストーション算出ユニット２２
０の総数も、（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個であ
り、本実施例では９個である。
【０１３０】１／２画素ブロックディストーションは、
現符号化ブロック５０と各第１の１／２画素候補ブロッ
ク６１ｖとの間の差を表す第１の１／２画素ブロックデ
ィストーション、現符号化ブロック５０と各第２の１／
２画素候補ブロック６１ｈとの差を表す第２の１／２画
素ブロックディストーション、並びに、現符号化ブロッ
ク５０と各第３の１／２画素候補ブロック６１ｄとの差
を表す第３の１／２画素ブロックディストーションから
なる。
現符号化ブロック５０と各第１の１／２画素候補ブロッ
ク６１ｖとの間の差を表す第１の１／２画素ブロックデ
ィストーション、現符号化ブロック５０と各第２の１／
２画素候補ブロック６１ｈとの差を表す第２の１／２画
素ブロックディストーション、並びに、現符号化ブロッ
ク５０と各第３の１／２画素候補ブロック６１ｄとの差
を表す第３の１／２画素ブロックディストーションから
なる。
【０１３１】第１の１／２画素ブロックディストーショ
ン算出ユニット７３０の総数は、（Ｋ−Ｍ＋１）×（Ｈ
−Ｎ）により表され、本実施例では、６個である。第２
の１／２画素ブロックディストーション算出ユニット７
４０の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）により表さ
れ、本実施例では、６個である。第３の１／２画素ブロ
ックディストーション算出ユニット、並びに、第３の１
／２画素ブロックディストーション算出ユニット７５０
の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ）により表され、本実
施例では、４個である。
ン算出ユニット７３０の総数は、（Ｋ−Ｍ＋１）×（Ｈ
−Ｎ）により表され、本実施例では、６個である。第２
の１／２画素ブロックディストーション算出ユニット７
４０の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）により表さ
れ、本実施例では、６個である。第３の１／２画素ブロ
ックディストーション算出ユニット、並びに、第３の１
／２画素ブロックディストーション算出ユニット７５０
の総数は、（Ｋ−Ｍ）×（Ｈ−Ｎ）により表され、本実
施例では、４個である。
【０１３２】第１の１／２画素ブロックディストーショ
ン算出ユニット７３０の加算器２３および乗算器２６
は、一対のレジスタから、互いに垂直方向に隣接して並
ぶサーチウインドウの一対の整数画素のデータを入力、
すなわち図１３において互いに垂直方向に隣接して並ぶ
一対の転送レジスタから画素データを入力して、これら
整数画素の間の１／２画素のデータを算出する。
ン算出ユニット７３０の加算器２３および乗算器２６
は、一対のレジスタから、互いに垂直方向に隣接して並
ぶサーチウインドウの一対の整数画素のデータを入力、
すなわち図１３において互いに垂直方向に隣接して並ぶ
一対の転送レジスタから画素データを入力して、これら
整数画素の間の１／２画素のデータを算出する。
【０１３３】第２の１／２画素ブロックディストーショ
ン算出ユニット７４０の加算機２５および乗算器２８
は、一対のレジスタから、互いに水平方向に隣接して並
ぶサーチウインドウの一対の整数画素のデータを入力、
すなわち図１３において互いに水平宝庫に隣接して並ぶ
一つの転送レジスタから画素データを入力して、これら
整数画素の間の１／２画素のデータを算出し、各第３の
１／２画素ブロックディストーション算出ユニット７５
０の加算器２４および乗算器２７は、４個のレジスタか
ら、互いに隣接してマトリックス状に配置されたサーチ
ウインドウの４つの整数画素のデータを入力、すなわ
ち、図１３において互いに隣接してマトリックス状に配
置された４つの転送レジスタから画素データを入力し
て、これら整数画素の中心に位置する１／２画素のデー
タを算出する。
ン算出ユニット７４０の加算機２５および乗算器２８
は、一対のレジスタから、互いに水平方向に隣接して並
ぶサーチウインドウの一対の整数画素のデータを入力、
すなわち図１３において互いに水平宝庫に隣接して並ぶ
一つの転送レジスタから画素データを入力して、これら
整数画素の間の１／２画素のデータを算出し、各第３の
１／２画素ブロックディストーション算出ユニット７５
０の加算器２４および乗算器２７は、４個のレジスタか
ら、互いに隣接してマトリックス状に配置されたサーチ
ウインドウの４つの整数画素のデータを入力、すなわ
ち、図１３において互いに隣接してマトリックス状に配
置された４つの転送レジスタから画素データを入力し
て、これら整数画素の中心に位置する１／２画素のデー
タを算出する。
【０１３４】上述の（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個
の転送レジスタ５１２−５２０は、（Ｋ−Ｍ）×（Ｈ−
Ｎ）個の転送レジスタ５１２、５１３、５１５および５
１６を含む第１レジスタグループ、（Ｈ−Ｎ）個の転送
レジスタ５１４および５１７を含む第２レジスタグルー
プ、（Ｋ−Ｍ）個の転送レジスタ５１８および５１９を
含む第３レジスタグループ、並びに、１個の転送レジス
タ５２０を含む第４レジスタグループに分類される。
の転送レジスタ５１２−５２０は、（Ｋ−Ｍ）×（Ｈ−
Ｎ）個の転送レジスタ５１２、５１３、５１５および５
１６を含む第１レジスタグループ、（Ｈ−Ｎ）個の転送
レジスタ５１４および５１７を含む第２レジスタグルー
プ、（Ｋ−Ｍ）個の転送レジスタ５１８および５１９を
含む第３レジスタグループ、並びに、１個の転送レジス
タ５２０を含む第４レジスタグループに分類される。
【０１３５】（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数
画素ブロックディストーション算出ユニット２２０は、
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディスト
ーション算出ユニットを含む第１ユニットグループ、
（Ｈ−Ｎ）個の整数画素ブロックディストーション算出
ユニットとを含む第２ユニットグループ、（Ｋ−Ｍ）個
の整数画素ブロックディストーション算出ユニットを含
む第３ユニットグループ、並びに、１個の整数画素ブロ
ックディストーション算出ユニットを含む第４ユニット
グループに分類される。
画素ブロックディストーション算出ユニット２２０は、
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディスト
ーション算出ユニットを含む第１ユニットグループ、
（Ｈ−Ｎ）個の整数画素ブロックディストーション算出
ユニットとを含む第２ユニットグループ、（Ｋ−Ｍ）個
の整数画素ブロックディストーション算出ユニットを含
む第３ユニットグループ、並びに、１個の整数画素ブロ
ックディストーション算出ユニットを含む第４ユニット
グループに分類される。
【０１３６】（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１の１
／２画素ブロックディストーション算出ユニット７３０
は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｈ−Ｎ）個の第１の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類される。
／２画素ブロックディストーション算出ユニット７３０
は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第１の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｈ−Ｎ）個の第１の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類される。
【０１３７】（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１
／２画素ブロックディストーション算出ユニット７４０
は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｋ−Ｍ）個の第２の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類される。
／２画素ブロックディストーション算出ユニット７４０
は、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／２画素ブロ
ックディストーション算出ユニットを含む第１ユニット
グループ、並びに、（Ｋ−Ｍ）個の第２の１／２画素ブ
ロックディストーション算出ユニットを含む第２ユニッ
トグループに分類される。
【０１３８】第１レジスタグループに含まれた（Ｋ−
Ｍ）×（Ｈ−Ｎ）個の転送レジスタ５１２、５１３、５
１５および５１６のそれぞれ、整数画素ブロックディス
トーション算出ユニットの第１ユニットグループに含ま
れた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディ
ストーション算出ユニット２２０のそれぞれ、第１の１
／２画素ブロックディストーション算出ユニットの第１
ユニットグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個
の第１の１／２画素ブロックディストーション算出ユニ
ット７３０のそれぞれ、第２の１／２画素ブロックディ
ストーション算出ユニットの第１ユニットグループに含
まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／２画素ブ
ロックディストーション算出ユニット７４０のそれぞ
れ、並びに、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２
画素ブロックディストーション算出ユニット７５０のそ
れぞれが、協同して第１のプロセッサエレメント７０１
−７０９を構成している。
Ｍ）×（Ｈ−Ｎ）個の転送レジスタ５１２、５１３、５
１５および５１６のそれぞれ、整数画素ブロックディス
トーション算出ユニットの第１ユニットグループに含ま
れた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素ブロックディ
ストーション算出ユニット２２０のそれぞれ、第１の１
／２画素ブロックディストーション算出ユニットの第１
ユニットグループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個
の第１の１／２画素ブロックディストーション算出ユニ
ット７３０のそれぞれ、第２の１／２画素ブロックディ
ストーション算出ユニットの第１ユニットグループに含
まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／２画素ブ
ロックディストーション算出ユニット７４０のそれぞ
れ、並びに、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２
画素ブロックディストーション算出ユニット７５０のそ
れぞれが、協同して第１のプロセッサエレメント７０１
−７０９を構成している。
【０１３９】各第１のプロセッサエレメント７０１、７
０２、７０４および７０５に含まれた整数画素ブロック
ディストーション算出ユニット２２０は、それぞれの第
１のプロセッサエレメント７０１、７０２、７０４およ
び７０５に含まれた転送レジスタ５１２、５２３、５１
５および５１６からサーチウインドウの整数画素データ
を入力する。
０２、７０４および７０５に含まれた整数画素ブロック
ディストーション算出ユニット２２０は、それぞれの第
１のプロセッサエレメント７０１、７０２、７０４およ
び７０５に含まれた転送レジスタ５１２、５２３、５１
５および５１６からサーチウインドウの整数画素データ
を入力する。
【０１４０】同一の第１のプロセッサエレメント７０
１、７０２、７０４および７０５に含まれた整数画素ブ
ロックディストーション算出ユニット２２０、並びに、
第１、第２および第３の１／２画素ブロックディストー
ション算出ユニット７３０、７４０および７５０は、互
いに１／２画素ピッチずれた整数画素候補ブロック６１
ｉ、第１、第２および第３の１／２画素候補ブロック６
１ｖ、６１ｈおよび６１ｄのそれぞれに対応する整数画
素ブロックディストーション、並びに、第１、第２およ
び第３の１／２画素ブロックディストーションを算出す
る。
１、７０２、７０４および７０５に含まれた整数画素ブ
ロックディストーション算出ユニット２２０、並びに、
第１、第２および第３の１／２画素ブロックディストー
ション算出ユニット７３０、７４０および７５０は、互
いに１／２画素ピッチずれた整数画素候補ブロック６１
ｉ、第１、第２および第３の１／２画素候補ブロック６
１ｖ、６１ｈおよび６１ｄのそれぞれに対応する整数画
素ブロックディストーション、並びに、第１、第２およ
び第３の１／２画素ブロックディストーションを算出す
る。
【０１４１】第２レジスタグループに含まれた（Ｈ−
Ｎ）個の転送レジスタ５１４および５１７のそれぞれ、
整数画素ブロックディストーション算出ユニットの第２
ユニットグループに含まれた（Ｈ−Ｎ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第１の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｈ−Ｎ）個
の第１の１／２画素ブロックディストーション算出ユニ
ット７３０のそれぞれは、協同して第２のプロセッサエ
レメント７０３および７０６を構成する。
Ｎ）個の転送レジスタ５１４および５１７のそれぞれ、
整数画素ブロックディストーション算出ユニットの第２
ユニットグループに含まれた（Ｈ−Ｎ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第１の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｈ−Ｎ）個
の第１の１／２画素ブロックディストーション算出ユニ
ット７３０のそれぞれは、協同して第２のプロセッサエ
レメント７０３および７０６を構成する。
【０１４２】第２のプロセッサエレメント７０３および
７０６に含まれた整数画素ブロックディストーション算
出ユニット２２０は、それぞれの第２のプロセッサエレ
メント７０３および７０６に含まれた転送レジスタ５１
４および５１７からサーチウインドウの整数画素データ
を入力する。同一の第２のプロセッサエレメント７０３
および７０６に含まれた整数画素ブロックディストーシ
ョン算出ユニット２２０および第１の１／２画素ブロッ
クディストーション算出ユニット７３０は、互いに１／
２画素ピッチずれた整数画素候補ブロック６１ｉおよび
第１の１／２画素候補ブロック６１ｖのそれぞれに対応
する整数画素ブロックディストーションおよび第１の１
／２画素ブロックディストーションをそれぞれ算出す
る。
７０６に含まれた整数画素ブロックディストーション算
出ユニット２２０は、それぞれの第２のプロセッサエレ
メント７０３および７０６に含まれた転送レジスタ５１
４および５１７からサーチウインドウの整数画素データ
を入力する。同一の第２のプロセッサエレメント７０３
および７０６に含まれた整数画素ブロックディストーシ
ョン算出ユニット２２０および第１の１／２画素ブロッ
クディストーション算出ユニット７３０は、互いに１／
２画素ピッチずれた整数画素候補ブロック６１ｉおよび
第１の１／２画素候補ブロック６１ｖのそれぞれに対応
する整数画素ブロックディストーションおよび第１の１
／２画素ブロックディストーションをそれぞれ算出す
る。
【０１４３】第３レジスタグループに含まれた（Ｋ−
Ｍ）個の転送レジスタ５１８および５１９のそれぞれ、
整数画素ブロックディストーション算出ユニットの第３
ユニットグループに含まれた（Ｋ−Ｍ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第２の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｋ−Ｍ）個
の第２の１／２画素ブロックディストーション算出ユニ
ット７４０のそれぞれが、協同して第３のプロセッサエ
レメント７０７および７０８を構成している。
Ｍ）個の転送レジスタ５１８および５１９のそれぞれ、
整数画素ブロックディストーション算出ユニットの第３
ユニットグループに含まれた（Ｋ−Ｍ）個の整数画素ブ
ロックディストーション算出ユニット２２０のそれぞ
れ、第２の１／２画素ブロックディストーション算出ユ
ニットの第２ユニットグループに含まれた（Ｋ−Ｍ）個
の第２の１／２画素ブロックディストーション算出ユニ
ット７４０のそれぞれが、協同して第３のプロセッサエ
レメント７０７および７０８を構成している。
【０１４４】各第３のプロセッサエレメント７０７およ
び７０８に含まれた整数画素ブロックディストーション
算出ユニット２２０は、それぞれの第３のプロセッサエ
レメント７０７および７０８に含まれた転送レジスタ５
１８および５１９からサーチウインドウの整数画素デー
タを入力する。同一の第３のプロセッサエレメント７０
７および７０８に含まれた整数画素ブロックディストー
ション算出ユニット２２０および第２の１／２画素ブロ
ックディストーション算出ユニット７５０は、互いに１
／２画素ピッチずれた整数画素候補ブロック６１ｉおよ
び第２の１／２画素候補ブロック６１ｈのそれぞれに対
応する整数画素ブロックディストーションおよび第２の
１／２画素ブロックディストーションをそれぞれ算出す
る。
び７０８に含まれた整数画素ブロックディストーション
算出ユニット２２０は、それぞれの第３のプロセッサエ
レメント７０７および７０８に含まれた転送レジスタ５
１８および５１９からサーチウインドウの整数画素デー
タを入力する。同一の第３のプロセッサエレメント７０
７および７０８に含まれた整数画素ブロックディストー
ション算出ユニット２２０および第２の１／２画素ブロ
ックディストーション算出ユニット７５０は、互いに１
／２画素ピッチずれた整数画素候補ブロック６１ｉおよ
び第２の１／２画素候補ブロック６１ｈのそれぞれに対
応する整数画素ブロックディストーションおよび第２の
１／２画素ブロックディストーションをそれぞれ算出す
る。
【０１４５】第４レジスタグループに含まれた転送レジ
スタ５２０、並びに、整数画素ブロックディストーショ
ン算出ユニットの第４ユニットグループに含まれた整数
画素ブロックディストーション算出ユニット２２０は、
協同して第４のプロセッサエレメント７０９を構成して
いる。第４のプロセッサエレメント７０９に含まれた整
数画素ブロックディストーション算出ユニット５２０
は、第４のプロセッサエレメント７０９に含まれた転送
レジスタ５２０からサーチウインドウ６０の整数画素デ
ータを入力する。
スタ５２０、並びに、整数画素ブロックディストーショ
ン算出ユニットの第４ユニットグループに含まれた整数
画素ブロックディストーション算出ユニット２２０は、
協同して第４のプロセッサエレメント７０９を構成して
いる。第４のプロセッサエレメント７０９に含まれた整
数画素ブロックディストーション算出ユニット５２０
は、第４のプロセッサエレメント７０９に含まれた転送
レジスタ５２０からサーチウインドウ６０の整数画素デ
ータを入力する。
【０１４６】このように構成される動きベクトル探索装
置の動作は、前述の請求項１記載の発明に係る動きベク
トル探索装置の第２の実施例の動作と同じであるため、
ここではその説明は省略する。図１６は、請求項１記載
の発明に係る動きベクトル探索装置の第３実施例を示す
もので、フロー型のシストリックアレーに適用した例で
ある。ＰＥは、局所ディストーション算出部を示す。Ａ
は累算器を示す。ＭＶＤは動きベクトル検出部を示す。
ＴＩＭはタイミング制御部、Ｄは１段のＤフリップフロ
ップを示し、図中のＣＫによりデータが遅延される。Ｄ
2 は２段のＤフリップフロップを示し、図中のＣＫによ
りデータが遅延される。Ｓ０，Ｓ１，Ｓ２，Ｓ３はサー
チウィンドウのデータが入力される入力線、Ｒ０，Ｒ１
は現符号化ブロックのデータが入力される入力線であ
る。
置の動作は、前述の請求項１記載の発明に係る動きベク
トル探索装置の第２の実施例の動作と同じであるため、
ここではその説明は省略する。図１６は、請求項１記載
の発明に係る動きベクトル探索装置の第３実施例を示す
もので、フロー型のシストリックアレーに適用した例で
ある。ＰＥは、局所ディストーション算出部を示す。Ａ
は累算器を示す。ＭＶＤは動きベクトル検出部を示す。
ＴＩＭはタイミング制御部、Ｄは１段のＤフリップフロ
ップを示し、図中のＣＫによりデータが遅延される。Ｄ
2 は２段のＤフリップフロップを示し、図中のＣＫによ
りデータが遅延される。Ｓ０，Ｓ１，Ｓ２，Ｓ３はサー
チウィンドウのデータが入力される入力線、Ｒ０，Ｒ１
は現符号化ブロックのデータが入力される入力線であ
る。
【０１４７】図１７は、図１６の局所ディストーション
算出部ＰＥのチップの端子配列の外観を示し、図１８は
その内部の詳細を示している。図１８のＤＩＦＩは図５
（ａ）の整数画素差分算出部を示している。ＤＩＦＨは
図５（ｂ）の１／２画素差分算出部を示している。ＡＤ
Ｄは加算器を示し、Ｄは１段のＤフリップフロップを示
し、ＤM は図３０の現符号化ブロックの水平サイズＭに
相当するＭ段のＤフリップフロップを示し、ＣＫにより
データが遅延され、隣り合う画素位置の差分値と演算す
るため遅延調整させる。
算出部ＰＥのチップの端子配列の外観を示し、図１８は
その内部の詳細を示している。図１８のＤＩＦＩは図５
（ａ）の整数画素差分算出部を示している。ＤＩＦＨは
図５（ｂ）の１／２画素差分算出部を示している。ＡＤ
Ｄは加算器を示し、Ｄは１段のＤフリップフロップを示
し、ＤM は図３０の現符号化ブロックの水平サイズＭに
相当するＭ段のＤフリップフロップを示し、ＣＫにより
データが遅延され、隣り合う画素位置の差分値と演算す
るため遅延調整させる。
【０１４８】ＤＩＦｉは、右隣のＰＥから入力される整
数画素の画素差分である。ＤＩＦｏは、左隣のＰＥへ送
られる整数画素の画素差分である。ＰＤＩｉは、上隣の
ＰＥから入力される整数画素の局所ディストーションで
ある。ＰＤＨｉは、上隣のＰＥから入力される水平方向
が１／２画素の局所ディストーションである。
数画素の画素差分である。ＤＩＦｏは、左隣のＰＥへ送
られる整数画素の画素差分である。ＰＤＩｉは、上隣の
ＰＥから入力される整数画素の局所ディストーションで
ある。ＰＤＨｉは、上隣のＰＥから入力される水平方向
が１／２画素の局所ディストーションである。
【０１４９】ＰＤＶｉは、上隣のＰＥから入力される垂
直方向が１／２画素の局所ディストーションである。Ｐ
ＤＤｉは、上隣のＰＥから入力される水平方向および垂
直方向が１／２画素の局所ディストーションである。Ｐ
ＤＩｏは、下隣のＰＥまたは累算器Ａへ送られる整数画
素の局所ディストーションである。
直方向が１／２画素の局所ディストーションである。Ｐ
ＤＤｉは、上隣のＰＥから入力される水平方向および垂
直方向が１／２画素の局所ディストーションである。Ｐ
ＤＩｏは、下隣のＰＥまたは累算器Ａへ送られる整数画
素の局所ディストーションである。
【０１５０】ＰＤＨｏは、下隣のＰＥまたは累算器Ａへ
送られる水平方向が１／２画素の局所ディストーション
である。ＰＤＶｏは、下隣のＰＥまたは累算器Ａへ送ら
れる垂直方向が１／２画素の局所ディストーションであ
る。ＰＤＤｏは、下隣のＰＥまたは累算器Ａへ送られる
水平方向および垂直方向が１／２画素の局所ディストー
ションである。
送られる水平方向が１／２画素の局所ディストーション
である。ＰＤＶｏは、下隣のＰＥまたは累算器Ａへ送ら
れる垂直方向が１／２画素の局所ディストーションであ
る。ＰＤＤｏは、下隣のＰＥまたは累算器Ａへ送られる
水平方向および垂直方向が１／２画素の局所ディストー
ションである。
【０１５１】図１９は、図１６における累算器Ａの詳細
を示している。ＡＤＤは加算器、ＤはＤフリップフロッ
プを示して、ＣＬによって０にクリアされ、ＤＩＦから
入力される値を順次累算していく。図２０は、図１６の
動きベクトル検出部ＭＶＤの詳細を示している。図中の
４１，４２，４３，４４，４５，５１，５２，５３，５
４，５５，５６，５７，５８はＤフリップフロップを示
し、右肩の数字は段数を表わす、４６，４７，４８，４
９，５０は２入力のセレクタを示し、Ｓが０の時Ａが、
１の時Ｂが選択される。５９，６０，６１，６２，６
３，６４は最小ディストーション検出部（ＤＦＴ）を示
し、６５，６６は５入力セレクタを示している。
を示している。ＡＤＤは加算器、ＤはＤフリップフロッ
プを示して、ＣＬによって０にクリアされ、ＤＩＦから
入力される値を順次累算していく。図２０は、図１６の
動きベクトル検出部ＭＶＤの詳細を示している。図中の
４１，４２，４３，４４，４５，５１，５２，５３，５
４，５５，５６，５７，５８はＤフリップフロップを示
し、右肩の数字は段数を表わす、４６，４７，４８，４
９，５０は２入力のセレクタを示し、Ｓが０の時Ａが、
１の時Ｂが選択される。５９，６０，６１，６２，６
３，６４は最小ディストーション検出部（ＤＦＴ）を示
し、６５，６６は５入力セレクタを示している。
【０１５２】図２１は、図２０中の最小ディストーショ
ン検出部ＤＥＴの詳細を示したもので、ＣＮＴはカウン
タを、ＣＭＰは値の大小を判定する比較器を示し、ＳＥ
ＬはＳが０の時Ａが選択され、１の時Ｂが選択される２
入力セレクタを示し、Ｄ′はＬＤが１の時クロック入力
により値が全て１、つまり最大値にセットされるＤフリ
ップフロップを示し、Ｄは通常Ｄフリップフロップを示
す。
ン検出部ＤＥＴの詳細を示したもので、ＣＮＴはカウン
タを、ＣＭＰは値の大小を判定する比較器を示し、ＳＥ
ＬはＳが０の時Ａが選択され、１の時Ｂが選択される２
入力セレクタを示し、Ｄ′はＬＤが１の時クロック入力
により値が全て１、つまり最大値にセットされるＤフリ
ップフロップを示し、Ｄは通常Ｄフリップフロップを示
す。
【０１５３】ここで、図１６を図２２、２３のタイムチ
ャートと図２４のプロセッサエレメント中の画素データ
のスキャンにより動作を説明する。なお、図２４（ａ）
−（ｊ）のそれぞれに示された格子（実線）の各升目
は、図１６に示された各プロセッサエレメントの配置に
相当する。図２２のタイムチャートで示されているよう
にＲ０，Ｒ１，Ｓ０，Ｓ１，Ｓ２，Ｓ３にデータが入力
されると、図２４で示すようにプロセッサエレメント中
をそれぞれの画素データがスキャンされる。そして各プ
ロセッサエレメントで算出された局所ディストーション
は下隣のプロセッサエレメントに送られ、次の局所ディ
ストーションと加算される。この局所ディストーション
はプロセッサエレメント中を下方向に移動しながら、さ
らに局所ディストーションが加算され、最下位のプロセ
ッサエレメントまで移動して、その局所ディストーショ
ンが加算されると１垂直ライン分の局所ディストーショ
ンが得られる。この１垂直ライン分の局所ディストーシ
ョンは累算器Ａにより各垂直ラインがここで累算され全
ての垂直ラインを累算することにより、その候補ブロッ
クのディストーションが得られることになる。図２２で
は、Ｄｋ，ｈ′は図３０（ｂ）の破線の候補ブロックＢ
Ｂの下記の１垂直ライン分の局所ディストーションを示
している。
ャートと図２４のプロセッサエレメント中の画素データ
のスキャンにより動作を説明する。なお、図２４（ａ）
−（ｊ）のそれぞれに示された格子（実線）の各升目
は、図１６に示された各プロセッサエレメントの配置に
相当する。図２２のタイムチャートで示されているよう
にＲ０，Ｒ１，Ｓ０，Ｓ１，Ｓ２，Ｓ３にデータが入力
されると、図２４で示すようにプロセッサエレメント中
をそれぞれの画素データがスキャンされる。そして各プ
ロセッサエレメントで算出された局所ディストーション
は下隣のプロセッサエレメントに送られ、次の局所ディ
ストーションと加算される。この局所ディストーション
はプロセッサエレメント中を下方向に移動しながら、さ
らに局所ディストーションが加算され、最下位のプロセ
ッサエレメントまで移動して、その局所ディストーショ
ンが加算されると１垂直ライン分の局所ディストーショ
ンが得られる。この１垂直ライン分の局所ディストーシ
ョンは累算器Ａにより各垂直ラインがここで累算され全
ての垂直ラインを累算することにより、その候補ブロッ
クのディストーションが得られることになる。図２２で
は、Ｄｋ，ｈ′は図３０（ｂ）の破線の候補ブロックＢ
Ｂの下記の１垂直ライン分の局所ディストーションを示
している。
【０１５４】
【数１０】
【０１５５】図２２中のＤｋ，ｈは、図３０（ｂ）の破
線の候補ブロックＢＢのディストーションを表してい
る。
線の候補ブロックＢＢのディストーションを表してい
る。
【０１５６】
【数１１】
【０１５７】図２２では、ディストーションが時々刻々
求まっている様子が判る。次に図２２で示した累算器中
のディストーションは図２０で示される動きベクトル検
出部ＭＶＤに送られる。動きベクトル検出部ＭＶＤでは
各累算器から送られるディストーションをＤフリップフ
ロップ４１〜４５と２セレクタ４６〜５０を使用し、各
水平位置毎にデータを多重化させる。
求まっている様子が判る。次に図２２で示した累算器中
のディストーションは図２０で示される動きベクトル検
出部ＭＶＤに送られる。動きベクトル検出部ＭＶＤでは
各累算器から送られるディストーションをＤフリップフ
ロップ４１〜４５と２セレクタ４６〜５０を使用し、各
水平位置毎にデータを多重化させる。
【０１５８】さらに、セレクタの後段の５１，５２，５
３のＤフリップフロップにより、最小ディストーション
検出部６４で順次各水平位置毎の局所最小ディストーシ
ョンを比較できるように、遅延調整が行われる。最小デ
ィストーション検出部５９，６０，６１，６２，６３で
は、各水平位置毎の局所最小ディストーションが求めら
れ、その動きベクトルＭＶｘが得られる。
３のＤフリップフロップにより、最小ディストーション
検出部６４で順次各水平位置毎の局所最小ディストーシ
ョンを比較できるように、遅延調整が行われる。最小デ
ィストーション検出部５９，６０，６１，６２，６３で
は、各水平位置毎の局所最小ディストーションが求めら
れ、その動きベクトルＭＶｘが得られる。
【０１５９】各最小ディストーション検出部５９〜６３
で得られた各水平位置毎の局所最小ディストーション
は、セレクタ６５により順次最小ディストーション検出
部６４に送られ比較が行われる。最小ディストーション
検出部６４では、最小ディストーションと垂直方向の動
きベクトルＭＶｙが求められる。水平方向の動きベクト
ルは、得られた垂直方向の動きベクトルＭＶｙの値によ
りセレクタ６６から、最小ディストーション検出部５
９，６０，６１，６２，６３の最小ディストーションを
持つ水平方向の動きベクトルＭＶｘが得られる。
で得られた各水平位置毎の局所最小ディストーション
は、セレクタ６５により順次最小ディストーション検出
部６４に送られ比較が行われる。最小ディストーション
検出部６４では、最小ディストーションと垂直方向の動
きベクトルＭＶｙが求められる。水平方向の動きベクト
ルは、得られた垂直方向の動きベクトルＭＶｙの値によ
りセレクタ６６から、最小ディストーション検出部５
９，６０，６１，６２，６３の最小ディストーションを
持つ水平方向の動きベクトルＭＶｘが得られる。
【０１６０】図２５および図２６は、請求項１６記載の
発明に係る動きベクトル探索装置の一実施例を示してお
り、この請求項１６記載の発明に係る動きベクトル探索
装置の一実施例は、図１６から図２４の実施例と、現符
号化ブロックデータ出力手段、サーチウインドウデータ
出力手段およびレジスタ１１０１−１１０４、１１０
７、１２０１および１２０４が図２５に図示された以外
は、同じ構成になっており、同一の構成には同じ符号を
付してその説明は省略する。
発明に係る動きベクトル探索装置の一実施例を示してお
り、この請求項１６記載の発明に係る動きベクトル探索
装置の一実施例は、図１６から図２４の実施例と、現符
号化ブロックデータ出力手段、サーチウインドウデータ
出力手段およびレジスタ１１０１−１１０４、１１０
７、１２０１および１２０４が図２５に図示された以外
は、同じ構成になっており、同一の構成には同じ符号を
付してその説明は省略する。
【０１６１】図２５において、サーチウインドウデータ
出力手段１７１０は、サーチウインドウ６０の整数画素
データを出力するものである。サーチウインドウデータ
入力保持手段は、Ｄフリップフロップからなるレジスタ
１１０１−１１０７により構成され、サーチウインドウ
データ出力手段１７１０からサーチウインドウの整数画
素データを入力し、サーチウインドウ６０の少なくとも
２つの整数画素のデータ、本実施例では、７個の整数画
素のデータを同時に保持するものである。各レジスタ１
１０１−１１０７に保持される画素データは図２２に示
されるクロックＣＫに従ってシフトされるようになって
いる。
出力手段１７１０は、サーチウインドウ６０の整数画素
データを出力するものである。サーチウインドウデータ
入力保持手段は、Ｄフリップフロップからなるレジスタ
１１０１−１１０７により構成され、サーチウインドウ
データ出力手段１７１０からサーチウインドウの整数画
素データを入力し、サーチウインドウ６０の少なくとも
２つの整数画素のデータ、本実施例では、７個の整数画
素のデータを同時に保持するものである。各レジスタ１
１０１−１１０７に保持される画素データは図２２に示
されるクロックＣＫに従ってシフトされるようになって
いる。
【０１６２】現符号化ブロックデータ出力手段１７２０
は、現符号化ブロック５０の整数画素データを出力する
ものである。現符号化ブロックデータ入力保持手段は、
Ｄフリップフロップからなるレジスタ１２０１−１２０
６により構成され、現符号化ブロックデータ出力手段１
７２０から現符号化ブロック５０の整数画素データを入
力し、現符号化ブロック５０の少なくとも２つの整数画
素のデータ、本実施例では、６個の整数画素データを同
時に保持するものである。各レジスタ１２０１−１２０
６に保持される画素データは図２２に示されるクロック
ＣＫに従ってシフトされるようになっている。
は、現符号化ブロック５０の整数画素データを出力する
ものである。現符号化ブロックデータ入力保持手段は、
Ｄフリップフロップからなるレジスタ１２０１−１２０
６により構成され、現符号化ブロックデータ出力手段１
７２０から現符号化ブロック５０の整数画素データを入
力し、現符号化ブロック５０の少なくとも２つの整数画
素のデータ、本実施例では、６個の整数画素データを同
時に保持するものである。各レジスタ１２０１−１２０
６に保持される画素データは図２２に示されるクロック
ＣＫに従ってシフトされるようになっている。
【０１６３】整数画素ブロックディストーション算出手
段は、現符号化ブロックデータ入力保持手段により保持
された現符号化ブロック５０の整数画素データとサーチ
ウインドウデータ入力保持手段により保持されたサーチ
ウインドウ６０の整数画素データに基づいて、現符号化
ブロック５０と各整数画素候補ブロック６１ｉとの間の
差を表す整数画素ブロックディストーションを算出する
ものである。整数画素ブロックディストーション算出手
段は、図２５に示された整数画素ブロックディストーシ
ョン算出デバイスグループ２００１−２００３からな
る。
段は、現符号化ブロックデータ入力保持手段により保持
された現符号化ブロック５０の整数画素データとサーチ
ウインドウデータ入力保持手段により保持されたサーチ
ウインドウ６０の整数画素データに基づいて、現符号化
ブロック５０と各整数画素候補ブロック６１ｉとの間の
差を表す整数画素ブロックディストーションを算出する
ものである。整数画素ブロックディストーション算出手
段は、図２５に示された整数画素ブロックディストーシ
ョン算出デバイスグループ２００１−２００３からな
る。
【０１６４】整数画素ブロックディストーション算出手
段は、、整数画素ブロック局所ディストーションを算出
する。整数画素ブロック局所ディストーションは、互い
に同数の整数画素ブロック局所ディストーショングルー
プに分類され、各整数画素ブロック局所ディストーショ
ングループの整数画素ブロック局所ディストーション
が、現符号化ブロックの各整数画素と各整数画素候補ブ
ロックの各整数画素との互いに位置的に対応する画素同
士の差を表す。そして、整数画素ブロックディストーシ
ョンが、各整数画素ブロック局所ディストーショングル
ープに基づいて算出されるようになっている。
段は、、整数画素ブロック局所ディストーションを算出
する。整数画素ブロック局所ディストーションは、互い
に同数の整数画素ブロック局所ディストーショングルー
プに分類され、各整数画素ブロック局所ディストーショ
ングループの整数画素ブロック局所ディストーション
が、現符号化ブロックの各整数画素と各整数画素候補ブ
ロックの各整数画素との互いに位置的に対応する画素同
士の差を表す。そして、整数画素ブロックディストーシ
ョンが、各整数画素ブロック局所ディストーショングル
ープに基づいて算出されるようになっている。
【０１６５】この１／２画素ブロックディストーション
算出手段は、整数画素ブロックディストーション算出手
段により算出された整数画素ブロック局所ディストーシ
ョンに基づいて、現符号化ブロック５０と各１／２画素
候補ブロック６１ｖ、６１ｈおよび６１ｄとの差を表す
１／２画素ブロックディストーションを算出するもので
ある。
算出手段は、整数画素ブロックディストーション算出手
段により算出された整数画素ブロック局所ディストーシ
ョンに基づいて、現符号化ブロック５０と各１／２画素
候補ブロック６１ｖ、６１ｈおよび６１ｄとの差を表す
１／２画素ブロックディストーションを算出するもので
ある。
【０１６６】１／２画素ブロックディストーション算出
手段は、図２５に示された第１の１／２画素ブロックデ
ィストーション算出デバイスグループ２１０１−２１０
３、第２の１／２画素ブロックディストーション算出デ
バイスグループ２２０１および２２０２、並びに、第３
の１／２画素ブロックディストーション算出デバイスグ
ループ２３０１および２３０２により構成される。
手段は、図２５に示された第１の１／２画素ブロックデ
ィストーション算出デバイスグループ２１０１−２１０
３、第２の１／２画素ブロックディストーション算出デ
バイスグループ２２０１および２２０２、並びに、第３
の１／２画素ブロックディストーション算出デバイスグ
ループ２３０１および２３０２により構成される。
【０１６７】最小ディストーション算出手段は、図２５
において符号ＭＶＤにより表され、整数画素ブロックデ
ィストーションおよび１／２画素ブロックディストーシ
ョンの中から最小ディストーションを検出して、現符号
化ブロック５０に最も類似した候補ブロックを特定する
ものである。整数画素ブロックディストーション算出手
段の整数画素ブロックディストーション算出デバイスグ
ループ２００１−２００３の数は、（Ｋ−Ｍ＋１）で表
される。
において符号ＭＶＤにより表され、整数画素ブロックデ
ィストーションおよび１／２画素ブロックディストーシ
ョンの中から最小ディストーションを検出して、現符号
化ブロック５０に最も類似した候補ブロックを特定する
ものである。整数画素ブロックディストーション算出手
段の整数画素ブロックディストーション算出デバイスグ
ループ２００１−２００３の数は、（Ｋ−Ｍ＋１）で表
される。
【０１６８】各整数画素ブロックディストーション算出
デバイスグループ２００１−２００３は、互いに水平方
向に並ぶ整数画素候補ブロック６１ｉのそれぞれに対応
する整数画素ブロックディストーションを算出する。第
１の１／２画素ブロックディストーション算出手段の第
１の１／２画素ブロックディストーション算出デバイス
グループ２１０１−２１０３の数は、（Ｋ−Ｍ＋１）に
より表され、第２の１／２画素ブロックディストーショ
ン算出デバイスグループ２２０１および２２０２の数
は、（Ｋ−Ｍ）により表され、第３の１／２画素ブロッ
クディストーション算出デバイスグループ２３０１およ
び２３０２の数は、（Ｋ−Ｍ）により表される。
デバイスグループ２００１−２００３は、互いに水平方
向に並ぶ整数画素候補ブロック６１ｉのそれぞれに対応
する整数画素ブロックディストーションを算出する。第
１の１／２画素ブロックディストーション算出手段の第
１の１／２画素ブロックディストーション算出デバイス
グループ２１０１−２１０３の数は、（Ｋ−Ｍ＋１）に
より表され、第２の１／２画素ブロックディストーショ
ン算出デバイスグループ２２０１および２２０２の数
は、（Ｋ−Ｍ）により表され、第３の１／２画素ブロッ
クディストーション算出デバイスグループ２３０１およ
び２３０２の数は、（Ｋ−Ｍ）により表される。
【０１６９】各第１の１／２画素ブロックディストーシ
ョン算出デバイスグループ２１０１−２１０３は、水平
方向に一直線上に並ぶ第１の１／２画素候補ブロック６
１ｖのそれぞれに対応する第１の１／２画素ブロックデ
ィストーションを算出する。各第２の１／２画素ブロッ
クディストーション算出デバイスグループ２２０１およ
び２２０２は、水平方向に一直線上に並ぶ第２の１／２
画素候補ブロック６１ｈのそれぞれに対応する第２の１
／２画素ブロックディストーションを算出する。
ョン算出デバイスグループ２１０１−２１０３は、水平
方向に一直線上に並ぶ第１の１／２画素候補ブロック６
１ｖのそれぞれに対応する第１の１／２画素ブロックデ
ィストーションを算出する。各第２の１／２画素ブロッ
クディストーション算出デバイスグループ２２０１およ
び２２０２は、水平方向に一直線上に並ぶ第２の１／２
画素候補ブロック６１ｈのそれぞれに対応する第２の１
／２画素ブロックディストーションを算出する。
【０１７０】各第３の１／２画素ブロックディストーシ
ョン算出デバイスグループ２３０１および２３０２は、
水平方向に一直線上に並ぶ第３の１／２画素候補ブロッ
ク６１ｄのそれぞれに対応する第３の１／２画素ブロッ
クディストーションを算出する。整数画素ブロックディ
ストーションのそれぞれは、互いに位置的に対応する各
整数画素候補ブロック６１ｉの各整数画素と現符号化ブ
ロック５０の各整数画素との差をそれぞれ表すＭ×Ｎ個
すなわち本実施例では４個の局所ディストーションによ
って定まる。
ョン算出デバイスグループ２３０１および２３０２は、
水平方向に一直線上に並ぶ第３の１／２画素候補ブロッ
ク６１ｄのそれぞれに対応する第３の１／２画素ブロッ
クディストーションを算出する。整数画素ブロックディ
ストーションのそれぞれは、互いに位置的に対応する各
整数画素候補ブロック６１ｉの各整数画素と現符号化ブ
ロック５０の各整数画素との差をそれぞれ表すＭ×Ｎ個
すなわち本実施例では４個の局所ディストーションによ
って定まる。
【０１７１】第１、第２および第３の１／２画素ブロッ
クディストーションのそれぞれは、互いに位置的に対応
する第１、第２および第３の各１／２画素候補ブロック
６１ｖ、６１ｈおよび６１ｄの各１／２画素と現符号化
ブロック５０の各整数画素との差をそれぞれ表すＭ×Ｎ
個すなわち本実施例では４個の局所ディストーションに
よって定まる。
クディストーションのそれぞれは、互いに位置的に対応
する第１、第２および第３の各１／２画素候補ブロック
６１ｖ、６１ｈおよび６１ｄの各１／２画素と現符号化
ブロック５０の各整数画素との差をそれぞれ表すＭ×Ｎ
個すなわち本実施例では４個の局所ディストーションに
よって定まる。
【０１７２】各整数画素ブロックディストーション算出
デバイスグループ２００１−２００３は、Ｎ個の局所デ
ィストーション算出デバイス１５２０を有し、各局所デ
ィストーション算出デバイス１５２０は、垂直方向に一
直線上に並ぶ各整数画素候補ブロック６０ｉに含まれる
とともに水平方向に一直線上に並ぶＭ個の整数画素にそ
れぞれ対応するＭ個の局所ディストーションを算出す
る。
デバイスグループ２００１−２００３は、Ｎ個の局所デ
ィストーション算出デバイス１５２０を有し、各局所デ
ィストーション算出デバイス１５２０は、垂直方向に一
直線上に並ぶ各整数画素候補ブロック６０ｉに含まれる
とともに水平方向に一直線上に並ぶＭ個の整数画素にそ
れぞれ対応するＭ個の局所ディストーションを算出す
る。
【０１７３】各第１の１／２画素ブロックディストーシ
ョン算出デバイスグループ２１０１−２１０３は、Ｎ個
の局所ディストーション算出デバイス１５３０を有し、
各局所ディストーション算出デバイス１５３０は、垂直
方向に一直線上に並ぶ各第１の１／２画素候補ブロック
６１ｖに含まれるとともに水平方向に一直線上に並ぶＭ
個の１／２画素にそれぞれ対応するＭ個の局所ディスト
ーションを算出する。
ョン算出デバイスグループ２１０１−２１０３は、Ｎ個
の局所ディストーション算出デバイス１５３０を有し、
各局所ディストーション算出デバイス１５３０は、垂直
方向に一直線上に並ぶ各第１の１／２画素候補ブロック
６１ｖに含まれるとともに水平方向に一直線上に並ぶＭ
個の１／２画素にそれぞれ対応するＭ個の局所ディスト
ーションを算出する。
【０１７４】各第２の１／２画素ブロックディストーシ
ョン算出デバイスグループ２２０１および２２０２は、
Ｎ個の局所ディストーション算出デバイス１５４０を有
し、各局所ディストーション算出デバイス１５４０は、
垂直方向に一直線上に並ぶ各第２の１／２画素候補ブロ
ック６１ｈに含まれるとともに水平方向に一直線上に並
ぶＭ個の１／２画素にそれぞれ対応するＭ個の局所ディ
ストーションを算出する。
ョン算出デバイスグループ２２０１および２２０２は、
Ｎ個の局所ディストーション算出デバイス１５４０を有
し、各局所ディストーション算出デバイス１５４０は、
垂直方向に一直線上に並ぶ各第２の１／２画素候補ブロ
ック６１ｈに含まれるとともに水平方向に一直線上に並
ぶＭ個の１／２画素にそれぞれ対応するＭ個の局所ディ
ストーションを算出する。
【０１７５】各第３の１／２画素ブロックディストーシ
ョン算出デバイスグループ２３０１および２３０２は、
Ｎ個の局所ディストーション算出デバイス１５５０を有
し、各局所ディストーション算出デバイス１５５０は、
垂直方向に一直線上に並ぶ各第３の１／２画素候補ブロ
ック６１ｄに含まれるとともに水平方向に一直線上に並
ぶＭ個の１／２画素にそれぞれ対応するＭ個の局所ディ
ストーションを算出する。
ョン算出デバイスグループ２３０１および２３０２は、
Ｎ個の局所ディストーション算出デバイス１５５０を有
し、各局所ディストーション算出デバイス１５５０は、
垂直方向に一直線上に並ぶ各第３の１／２画素候補ブロ
ック６１ｄに含まれるとともに水平方向に一直線上に並
ぶＭ個の１／２画素にそれぞれ対応するＭ個の局所ディ
ストーションを算出する。
【０１７６】サーチウインドウデータ入力保持手段のレ
ジスタのうちプロセッサエレメント１５０１−１５０６
に画素データを供給するレジスタ１１０１−１１０３お
よび１１０５−１１０７の数は、（Ｋ−Ｍ＋１）×Ｎに
より表され、現符号化ブロックデータ入力保持手段のレ
ジスタ１２０１−１２０６の数は、（Ｋ−Ｍ＋１）×Ｎ
により表される。
ジスタのうちプロセッサエレメント１５０１−１５０６
に画素データを供給するレジスタ１１０１−１１０３お
よび１１０５−１１０７の数は、（Ｋ−Ｍ＋１）×Ｎに
より表され、現符号化ブロックデータ入力保持手段のレ
ジスタ１２０１−１２０６の数は、（Ｋ−Ｍ＋１）×Ｎ
により表される。
【０１７７】整数画素ブロックディストーション算出デ
バイスグループ２００１−２００３のそれぞれの局所デ
ィストーション算出デバイス１５２０が、サーチウイン
ドウデータ入力保持手段のレジスタ１１０１−１１０３
および１１０５−１１０７、並びに、現符号化ブロック
データ入力保持手段のレジスタ１２０１−１２０６から
整数画素データを入力して、局所ディストーションを算
出する。
バイスグループ２００１−２００３のそれぞれの局所デ
ィストーション算出デバイス１５２０が、サーチウイン
ドウデータ入力保持手段のレジスタ１１０１−１１０３
および１１０５−１１０７、並びに、現符号化ブロック
データ入力保持手段のレジスタ１２０１−１２０６から
整数画素データを入力して、局所ディストーションを算
出する。
【０１７８】第１の１／２画素ブロックディストーショ
ン算出デバイスグループ２１０１−２１０３のそれぞれ
の局所ディストーション算出デバイス１５２０は、互い
に垂直方向に１画素ピッチずれた一対の整数画素候補ブ
ロック６１ｉにそれぞれ対応する整数画素ブロックディ
ストーションを算出する一対の整数画素ブロックディス
トーション算出デバイスグループの局所ディストーショ
ン算出デバイス１５２０から、局所ディストーションを
入力して、第１の１／２画素ブロックディストーション
の局所ディストーションを算出する。
ン算出デバイスグループ２１０１−２１０３のそれぞれ
の局所ディストーション算出デバイス１５２０は、互い
に垂直方向に１画素ピッチずれた一対の整数画素候補ブ
ロック６１ｉにそれぞれ対応する整数画素ブロックディ
ストーションを算出する一対の整数画素ブロックディス
トーション算出デバイスグループの局所ディストーショ
ン算出デバイス１５２０から、局所ディストーションを
入力して、第１の１／２画素ブロックディストーション
の局所ディストーションを算出する。
【０１７９】第２の１／２画素ブロックディストーショ
ン算出デバイスグループ２２０１および２２０２のそれ
ぞれの局所ディストーション算出デバイス１５４０は、
互いに水平方向に１画素ピッチずれた一対の整数画素候
補ブロック６１ｉにそれぞれ対応する整数画素ブロック
ディストーションを算出する一対の整数画素ブロックデ
ィストーション算出デバイスグループの局所ディストー
ション算出デバイス１５２０から、局所ディストーショ
ンを入力して、第２の１／２画素ブロックディストーシ
ョンの局所ディストーションを算出する。
ン算出デバイスグループ２２０１および２２０２のそれ
ぞれの局所ディストーション算出デバイス１５４０は、
互いに水平方向に１画素ピッチずれた一対の整数画素候
補ブロック６１ｉにそれぞれ対応する整数画素ブロック
ディストーションを算出する一対の整数画素ブロックデ
ィストーション算出デバイスグループの局所ディストー
ション算出デバイス１５２０から、局所ディストーショ
ンを入力して、第２の１／２画素ブロックディストーシ
ョンの局所ディストーションを算出する。
【０１８０】第３の１／２画素ブロックディストーショ
ン算出デバイスグループ２３０１および２３０２のそれ
ぞれの局所ディストーション算出デバイス１５５０は、
互いに水平方向に１画素ピッチずれた一対の第２の１／
２画素候補ブロック６１ｈにそれぞれ対応する第２の１
／２画素ブロックディストーションを算出する一対の第
２の１／２画素ブロックディストーション算出デバイス
グループの局所ディストーション算出デバイス１５４０
から、局所ディストーションを入力して、第３の１／２
画素ブロックディストーションの局所ディストーション
を算出する。
ン算出デバイスグループ２３０１および２３０２のそれ
ぞれの局所ディストーション算出デバイス１５５０は、
互いに水平方向に１画素ピッチずれた一対の第２の１／
２画素候補ブロック６１ｈにそれぞれ対応する第２の１
／２画素ブロックディストーションを算出する一対の第
２の１／２画素ブロックディストーション算出デバイス
グループの局所ディストーション算出デバイス１５４０
から、局所ディストーションを入力して、第３の１／２
画素ブロックディストーションの局所ディストーション
を算出する。
【０１８１】整数画素ブロックディストーション算出デ
バイスグループ２００１および２００２の（Ｋ−Ｍ）×
Ｎ個の局所ディストーション算出デバイス１５２０のそ
れぞれ、第１の１／２画素ブロックディストーション算
出デバイスグループ２１０１および２１０２の（Ｋ−
Ｍ）×Ｎ個の局所ディストーション算出デバイス１５３
０のそれぞれ、第２の１／２画素ブロックディストーシ
ョン算出デバイスグループ２２０１および２２０２の
（Ｋ−Ｍ）×Ｎ個の局所ディストーション算出デバイス
１５４０のそれぞれ、並びに、第３の１／２画素ブロッ
クディストーション算出デバイスグループ２３０１およ
び２３０２の（Ｋ−Ｍ）×Ｎ個の局所ディストーション
算出デバイス１５５０のそれぞれが、協同して第１のプ
ロセッサエレメント１５０１、１５０２、１５０４およ
び１５０５を構成している。
バイスグループ２００１および２００２の（Ｋ−Ｍ）×
Ｎ個の局所ディストーション算出デバイス１５２０のそ
れぞれ、第１の１／２画素ブロックディストーション算
出デバイスグループ２１０１および２１０２の（Ｋ−
Ｍ）×Ｎ個の局所ディストーション算出デバイス１５３
０のそれぞれ、第２の１／２画素ブロックディストーシ
ョン算出デバイスグループ２２０１および２２０２の
（Ｋ−Ｍ）×Ｎ個の局所ディストーション算出デバイス
１５４０のそれぞれ、並びに、第３の１／２画素ブロッ
クディストーション算出デバイスグループ２３０１およ
び２３０２の（Ｋ−Ｍ）×Ｎ個の局所ディストーション
算出デバイス１５５０のそれぞれが、協同して第１のプ
ロセッサエレメント１５０１、１５０２、１５０４およ
び１５０５を構成している。
【０１８２】同一の第１のプロセッサエレメント１５０
１、１５０２、１５０４または１５０５に含まれた局所
ディストーション算出デバイス１５２０、１５３０、１
５４０および１５５０は、互いに１／２画素ピッチづつ
ずれた整数画素候補ブロック、第１、第２および第３の
１／２画素候補ブロックの水平方向に一直線上に並んだ
整数画素および１／２画素に対応する局所ディストーシ
ョンを算出する。
１、１５０２、１５０４または１５０５に含まれた局所
ディストーション算出デバイス１５２０、１５３０、１
５４０および１５５０は、互いに１／２画素ピッチづつ
ずれた整数画素候補ブロック、第１、第２および第３の
１／２画素候補ブロックの水平方向に一直線上に並んだ
整数画素および１／２画素に対応する局所ディストーシ
ョンを算出する。
【０１８３】整数画素ブロックディストーション算出デ
バイスグループ２００３の局所ディストーション算出デ
バイス１５２０のそれぞれ、第１の１／２画素ブロック
ディストーション算出デバイスグループ２１０３のＮ個
の局所ディストーション算出デバイス１５３０のそれぞ
れが、協同して第２のプロセッサエレメント１５０３お
よび１５０６を構成している。
バイスグループ２００３の局所ディストーション算出デ
バイス１５２０のそれぞれ、第１の１／２画素ブロック
ディストーション算出デバイスグループ２１０３のＮ個
の局所ディストーション算出デバイス１５３０のそれぞ
れが、協同して第２のプロセッサエレメント１５０３お
よび１５０６を構成している。
【０１８４】同一の第２のプロセッサエレメント１５０
３または１５０６に含まれた局所ディストーション算出
デバイス１５２０および１５３０は、互いに１／２画素
ピッチづつずれた整数画素候補ブロック６１ｉおよび第
１の１／２画素候補ブロック６１ｖの水平方向に並んだ
整数画素および１／２画素にそれぞれ対応する局所ディ
ストーションを算出する。
３または１５０６に含まれた局所ディストーション算出
デバイス１５２０および１５３０は、互いに１／２画素
ピッチづつずれた整数画素候補ブロック６１ｉおよび第
１の１／２画素候補ブロック６１ｖの水平方向に並んだ
整数画素および１／２画素にそれぞれ対応する局所ディ
ストーションを算出する。
【０１８５】最小ディストーション検出手段ＭＶＤは、
｛２（Ｋ−Ｍ＋１）−１｝個、本実施例では５個第１の
ディストーション特定ユニットと一つの第２のディスト
ーション特定ユニットを有する。各第１のディストーシ
ョン特定ユニットは、垂直方向に一直線上に並んだ整数
画素候補ブロックに対応する整数画素ブロックディスト
ーションのうち、並びに、垂直方向に一直線上に並んだ
１／２画素候補ブロックに対応する１／２画素ブロック
ディストーションのうちから、それぞれの直線毎に最小
のディストーションをそれぞれ特定するものである。
｛２（Ｋ−Ｍ＋１）−１｝個、本実施例では５個第１の
ディストーション特定ユニットと一つの第２のディスト
ーション特定ユニットを有する。各第１のディストーシ
ョン特定ユニットは、垂直方向に一直線上に並んだ整数
画素候補ブロックに対応する整数画素ブロックディスト
ーションのうち、並びに、垂直方向に一直線上に並んだ
１／２画素候補ブロックに対応する１／２画素ブロック
ディストーションのうちから、それぞれの直線毎に最小
のディストーションをそれぞれ特定するものである。
【０１８６】第２のディストーション特定ユニットは、
第１のディストーション特定ユニットにより特定された
ディストーションの中から最小のディストーションを、
最小ディストーションとして特定するものである。第１
のディストーション特定ユニットは、図２０の符号５９
−６３により示されるデバイスからなり、第２のディス
トーション特定ユニットは、図２０の符号６４に示され
るデバイスからなる。
第１のディストーション特定ユニットにより特定された
ディストーションの中から最小のディストーションを、
最小ディストーションとして特定するものである。第１
のディストーション特定ユニットは、図２０の符号５９
−６３により示されるデバイスからなり、第２のディス
トーション特定ユニットは、図２０の符号６４に示され
るデバイスからなる。
【０１８７】このように構成される動きベクトル探索装
置の動作は、サーチウインドウデータ出力手段１６１
０、現符号化ブロックデータ出力手段１７２０、並び
に、各プロセッサエレメント１５０１−１５０６に供給
するレジスタ１１０１−１１０４、１１０７、１２０１
および１２０４が図示されている以外は、前述の請求項
１記載の発明に係る動きベクトル探索装置の第３の実施
例の動作と同じであるため、その説明は省略する。
置の動作は、サーチウインドウデータ出力手段１６１
０、現符号化ブロックデータ出力手段１７２０、並び
に、各プロセッサエレメント１５０１−１５０６に供給
するレジスタ１１０１−１１０４、１１０７、１２０１
および１２０４が図示されている以外は、前述の請求項
１記載の発明に係る動きベクトル探索装置の第３の実施
例の動作と同じであるため、その説明は省略する。
【０１８８】
【発明の効果】請求項１記載の発明によれば、前符号化
フレームの各位置に対する候補ブロックのディストーシ
ョンを算出するときに、前記整数画素サーチウィンドウ
データをスキャンする手段を、整数画素のディストーシ
ョン算出部と１／２画素のディストーション算出部にお
いて共通に使用して、整数画素のディストーションと１
／２画素のディストーションを同時に求める演算手段を
備え、該演算手段が、前符号化フレームの各位置に対す
る候補ブロックのディストーションを算出するときに、
隣り合う整数画素の差分値を使用して、１／２画素の差
分値を算出する算出手段を有するので、従来の時分割探
索装置の場合と比較して、短時間に探索を行うことが可
能となり、また、データを１／２画素毎に繰り返し読み
出す必要がなく、データの入力速度を抑えることが可能
である。また、従来の並列探索の場合と比較するとハー
ドウェア量を小さくできるばかりでなく、機能が集約さ
れているので高速化が可能である。
フレームの各位置に対する候補ブロックのディストーシ
ョンを算出するときに、前記整数画素サーチウィンドウ
データをスキャンする手段を、整数画素のディストーシ
ョン算出部と１／２画素のディストーション算出部にお
いて共通に使用して、整数画素のディストーションと１
／２画素のディストーションを同時に求める演算手段を
備え、該演算手段が、前符号化フレームの各位置に対す
る候補ブロックのディストーションを算出するときに、
隣り合う整数画素の差分値を使用して、１／２画素の差
分値を算出する算出手段を有するので、従来の時分割探
索装置の場合と比較して、短時間に探索を行うことが可
能となり、また、データを１／２画素毎に繰り返し読み
出す必要がなく、データの入力速度を抑えることが可能
である。また、従来の並列探索の場合と比較するとハー
ドウェア量を小さくできるばかりでなく、機能が集約さ
れているので高速化が可能である。
【０１８９】
【０１９０】請求項２記載の発明によれば、請求項１記
載の発明を、フロー型のディストーション算出回路に適
用することができる。もブロードキャスト型のディスト
ーション算出回路にも適用できる。請求項３記載の発明
によれば、請求項１記載の発明を、ブロードキャスト型
のディストーション算出回路にも適用することができ
る。
載の発明を、フロー型のディストーション算出回路に適
用することができる。もブロードキャスト型のディスト
ーション算出回路にも適用できる。請求項３記載の発明
によれば、請求項１記載の発明を、ブロードキャスト型
のディストーション算出回路にも適用することができ
る。
【０１９１】請求項４記載の発明によれば、請求項１〜
３のいずれか１項に記載の発明において、動きベクトル
を算出するときに各水平位置あるいは垂直位置の１ライ
ンに各ディストーションを整列させるための多重化手段
を有するので、動きベクトルの算出を簡単に行うことが
可能である。請求項５記載の発明によれば、請求項１〜
３のいずれか１項に記載の発明において、動きベクトル
を算出するときに各水平あるいは垂直１ラインのディス
トーションを順次比較するための遅延を調整する手段を
有するので、動きベクトルの算出を簡単に行うことが可
能である。
３のいずれか１項に記載の発明において、動きベクトル
を算出するときに各水平位置あるいは垂直位置の１ライ
ンに各ディストーションを整列させるための多重化手段
を有するので、動きベクトルの算出を簡単に行うことが
可能である。請求項５記載の発明によれば、請求項１〜
３のいずれか１項に記載の発明において、動きベクトル
を算出するときに各水平あるいは垂直１ラインのディス
トーションを順次比較するための遅延を調整する手段を
有するので、動きベクトルの算出を簡単に行うことが可
能である。
【０１９２】請求項６記載の発明によれば、１／２画素
ブロックディストーション算出手段が、整数画素ブロッ
クディストーション算出手段により算出された整数画素
ブロック局所ディストーションに基づいて、現符号化ブ
ロックと各１／２画素候補ブロックとの差を表す１／２
画素ブロックディストーションを算出する。したがっ
て、１／２画素ブロックディストーション算出用のデー
タ入力保持手段をサーチウインドウデータ入力保持手段
と別個に設けることなく、整数画素ブロックディストー
ション算出手段と１／２画素ブロックディストーション
算出手段が、整数画素ブロックディストーションおよび
１／２画素ブロックディストーションを同時に算出する
ことができ、また、サーチウインドウ内の１／２画素デ
ータを算出することなく、１／２画ブロックディストー
ションを算出することができる。この結果、装置の回路
規模を小さくするとともに、ディストーション算出に要
する時間を短縮することができる。
ブロックディストーション算出手段が、整数画素ブロッ
クディストーション算出手段により算出された整数画素
ブロック局所ディストーションに基づいて、現符号化ブ
ロックと各１／２画素候補ブロックとの差を表す１／２
画素ブロックディストーションを算出する。したがっ
て、１／２画素ブロックディストーション算出用のデー
タ入力保持手段をサーチウインドウデータ入力保持手段
と別個に設けることなく、整数画素ブロックディストー
ション算出手段と１／２画素ブロックディストーション
算出手段が、整数画素ブロックディストーションおよび
１／２画素ブロックディストーションを同時に算出する
ことができ、また、サーチウインドウ内の１／２画素デ
ータを算出することなく、１／２画ブロックディストー
ションを算出することができる。この結果、装置の回路
規模を小さくするとともに、ディストーション算出に要
する時間を短縮することができる。
【０１９３】請求項７記載の発明によれば、請求項６記
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
のレジスタおよび整数画素ブロックディストーション算
出ユニットが設けられ、整数画素ブロックディストーシ
ョン算出手段の回路設計が容易になる。請求項８記載の
発明によれば、請求項７記載の動きベクトル探索装置に
おいて、サーチウインドウのサイズおよび現符号化ブロ
ックのサイズに応じて個数の第１の１／２画素ブロック
ディストーション算出ユニット、第２の１／２画素ブロ
ックディストーション算出ユニットおよび第３の１／２
画素ブロックディストーション算出ユニットが設けら
れ、１／２画素ブロックディストーション算出手段の回
路設計が容易になる。
載の動きベクトル探索装置において、サーチウインドウ
のサイズおよび現符号化ブロックのサイズに応じた個数
のレジスタおよび整数画素ブロックディストーション算
出ユニットが設けられ、整数画素ブロックディストーシ
ョン算出手段の回路設計が容易になる。請求項８記載の
発明によれば、請求項７記載の動きベクトル探索装置に
おいて、サーチウインドウのサイズおよび現符号化ブロ
ックのサイズに応じて個数の第１の１／２画素ブロック
ディストーション算出ユニット、第２の１／２画素ブロ
ックディストーション算出ユニットおよび第３の１／２
画素ブロックディストーション算出ユニットが設けら
れ、１／２画素ブロックディストーション算出手段の回
路設計が容易になる。
【０１９４】請求項９記載の発明によれば、請求項８記
載の動きベクトル探索装置において、１／２画素を算出
することなく１／２画素ブロックディストーションを算
出するための１／２画素ブロックディストーション算出
手段の具体的構成を提供することができる。請求項１０
記載の発明によれば、請求項８記載の動きベクトル探索
装置において、１／２画素を算出することなく１／２画
素ブロックディストーションを算出するための１／２画
素ブロックディストーション算出手段の具体的な、ま
た、請求項１０とは異なる構成を提供することができ
る。
載の動きベクトル探索装置において、１／２画素を算出
することなく１／２画素ブロックディストーションを算
出するための１／２画素ブロックディストーション算出
手段の具体的構成を提供することができる。請求項１０
記載の発明によれば、請求項８記載の動きベクトル探索
装置において、１／２画素を算出することなく１／２画
素ブロックディストーションを算出するための１／２画
素ブロックディストーション算出手段の具体的な、ま
た、請求項１０とは異なる構成を提供することができ
る。
【０１９５】請求項１１記載の発明によれば、請求項１
０記載の動きベクトル探索装置において、整数画素ブロ
ックディストーション算出ユニット、整数画素ブロック
ディストーション算出ユニットに整数画素ブロックディ
ストーションを供給するレジスタ、整数画素ブロックデ
ィストーション算出ユニットからデータを入力する第
１、第２および第３の１／２画素ブロックディストーシ
ョン算出ユニットのそれぞれが、一つのプロセッサエレ
メントに収納される。このため、プロセッサエレメント
単位の回路設計およびプロセッサエレメント単位の回路
接続が可能になり、装置全体の設計が容易になる。
０記載の動きベクトル探索装置において、整数画素ブロ
ックディストーション算出ユニット、整数画素ブロック
ディストーション算出ユニットに整数画素ブロックディ
ストーションを供給するレジスタ、整数画素ブロックデ
ィストーション算出ユニットからデータを入力する第
１、第２および第３の１／２画素ブロックディストーシ
ョン算出ユニットのそれぞれが、一つのプロセッサエレ
メントに収納される。このため、プロセッサエレメント
単位の回路設計およびプロセッサエレメント単位の回路
接続が可能になり、装置全体の設計が容易になる。
【０１９６】請求項１２記載の発明によれば、整数画素
ブロックディストーション算出手段および１／２画素ブ
ロックディストーション算出手段が、サーチウインドウ
データ入力保持手段により保持されたサーチウインドウ
データを共用して、整数画素ブロックディストーション
および１／２画素ブロックディストーションを同時に算
出することができる。この結果、装置の回路規模を小さ
くするとともに、ディストーション算出に要する時間を
短縮することができる。
ブロックディストーション算出手段および１／２画素ブ
ロックディストーション算出手段が、サーチウインドウ
データ入力保持手段により保持されたサーチウインドウ
データを共用して、整数画素ブロックディストーション
および１／２画素ブロックディストーションを同時に算
出することができる。この結果、装置の回路規模を小さ
くするとともに、ディストーション算出に要する時間を
短縮することができる。
【０１９７】請求項１３記載の発明によれば、請求項１
２記載の動きベクトル探索装置において、サーチウイン
ドウのサイズおよび現符号化ブロックのサイズに応じた
個数のレジスタおよび整数画素ブロックディストーショ
ン算出ユニットが設けられ、整数画素ブロックディスト
ーション算出手段の回路設計が容易になる。請求項１４
記載の発明によれば、請求項１３記載の動きベクトル探
索装置において、１／２画素データを算出してから１／
２画素ブロックディストーションを算出する１／２画素
ブロックディストーション算出手段の具体的構成を提供
することができる。
２記載の動きベクトル探索装置において、サーチウイン
ドウのサイズおよび現符号化ブロックのサイズに応じた
個数のレジスタおよび整数画素ブロックディストーショ
ン算出ユニットが設けられ、整数画素ブロックディスト
ーション算出手段の回路設計が容易になる。請求項１４
記載の発明によれば、請求項１３記載の動きベクトル探
索装置において、１／２画素データを算出してから１／
２画素ブロックディストーションを算出する１／２画素
ブロックディストーション算出手段の具体的構成を提供
することができる。
【０１９８】請求項１５記載の発明によれば、請求項１
４記載の動きベクトル探索装置において、整数画素ブロ
ックディストーション算出ユニット、該整数画素ブロッ
ク算出ユニットにより算出される整数画素ブロックディ
ストーションに対応する整数画素候補ブロックから垂
直、水平および対角方向に１／２画素ピッチずれた第
１、第２および第３の１／２画素候補ブロックに対応す
る１／２画素候補ブロックディストーションを算出する
第１、第２および第３の１／２画素ブロックディストー
ション算出ユニットのそれぞれが、一つのプロセッサエ
レメントに収納される。このため、プロセッサエレメン
ト単位の回路設計およびプロセッサエレメント単位の回
路接続が可能になり、装置全体の設計が容易になる。
４記載の動きベクトル探索装置において、整数画素ブロ
ックディストーション算出ユニット、該整数画素ブロッ
ク算出ユニットにより算出される整数画素ブロックディ
ストーションに対応する整数画素候補ブロックから垂
直、水平および対角方向に１／２画素ピッチずれた第
１、第２および第３の１／２画素候補ブロックに対応す
る１／２画素候補ブロックディストーションを算出する
第１、第２および第３の１／２画素ブロックディストー
ション算出ユニットのそれぞれが、一つのプロセッサエ
レメントに収納される。このため、プロセッサエレメン
ト単位の回路設計およびプロセッサエレメント単位の回
路接続が可能になり、装置全体の設計が容易になる。
【０１９９】請求項１６記載の発明によれば、１／２画
素ブロックディストーション算出手段が、整数画素ブロ
ックディストーション算出手段により算出された整数画
素ブロック局所ディストーションに基づいて、現符号化
ブロックと各１／２画素候補ブロックとの差を表す１／
２画素ブロックディストーションを算出する。したがっ
て、１／２画素ブロックディストーション算出用のデー
タ入力保持手段をサーチウインドウデータ入力保持手段
と別個に設けることなく、整数画素ブロックディストー
ション算出手段と１／２画素ブロックディストーション
算出手段が、整数画素ブロックディストーションおよび
１／２画素ブロックディストーションを同時に算出する
ことができ、また、サーチウインドウ内の１／２画素デ
ータを算出することなく、１／２画ブロックディストー
ションを算出することができる。この結果、装置の回路
規模を小さくするとともに、ディストーション算出に要
する時間を短縮することができる。
素ブロックディストーション算出手段が、整数画素ブロ
ックディストーション算出手段により算出された整数画
素ブロック局所ディストーションに基づいて、現符号化
ブロックと各１／２画素候補ブロックとの差を表す１／
２画素ブロックディストーションを算出する。したがっ
て、１／２画素ブロックディストーション算出用のデー
タ入力保持手段をサーチウインドウデータ入力保持手段
と別個に設けることなく、整数画素ブロックディストー
ション算出手段と１／２画素ブロックディストーション
算出手段が、整数画素ブロックディストーションおよび
１／２画素ブロックディストーションを同時に算出する
ことができ、また、サーチウインドウ内の１／２画素デ
ータを算出することなく、１／２画ブロックディストー
ションを算出することができる。この結果、装置の回路
規模を小さくするとともに、ディストーション算出に要
する時間を短縮することができる。
【０２００】請求項１７記載の発明によれば、請求項１
６記載の動きベクトル探索装置において、サーチウイン
ドウのサイズおよび現符号化ブロックのサイズに応じた
個数の整数画素ブロックディストーション算出デバイス
グループ、第１の１／２画素ブロックディストーション
算出デバイスグループ、第２の１／２画素ブロックディ
ストーション算出デバイスグループ、並びに、第３の１
／２画素ブロックディストーション算出デバイスグルー
プが設けられ、整数画素ブロックディストーション算出
手段の回路設計が容易になる。請求項１８記載の発明に
よれば、請求項１７記載の動きベクトル探索装置におい
て、整数画素ブロックディストーション算出デバイスグ
ループ、第１の１／２画素ブロックディストーション算
出デバイスグループ、第２の１／２画素ブロックディス
トーション算出デバイスグループ、並びに、第３の１／
２画素ブロックディストーション算出デバイスグループ
の具体的構成を提供することができる。
６記載の動きベクトル探索装置において、サーチウイン
ドウのサイズおよび現符号化ブロックのサイズに応じた
個数の整数画素ブロックディストーション算出デバイス
グループ、第１の１／２画素ブロックディストーション
算出デバイスグループ、第２の１／２画素ブロックディ
ストーション算出デバイスグループ、並びに、第３の１
／２画素ブロックディストーション算出デバイスグルー
プが設けられ、整数画素ブロックディストーション算出
手段の回路設計が容易になる。請求項１８記載の発明に
よれば、請求項１７記載の動きベクトル探索装置におい
て、整数画素ブロックディストーション算出デバイスグ
ループ、第１の１／２画素ブロックディストーション算
出デバイスグループ、第２の１／２画素ブロックディス
トーション算出デバイスグループ、並びに、第３の１／
２画素ブロックディストーション算出デバイスグループ
の具体的構成を提供することができる。
【０２０１】請求項１９記載の発明によれば、請求項１
８記載の動きベクトル探索装置において、サーチウイン
ドウのサイズおよび現符号化ブロックのサイズに応じた
個数のレジスタがサーチウインドウデータ入力保持手段
として、また、現符号化ブロックデータ入力保持手段と
して設けられ、が、サーチウインドウデータ入力保持手
段および現符号化ブロックデータ入力保持手段の具体的
構成を提供することができる。また、各整数画素ブロッ
クディストーション算出デバイスグループ内の局所ディ
ストーション算出デバイスが整数画素ブロックディスト
ーションの局所ディストーションを算出すため、各整数
画素ブロックディストーション算出デバイスグループ内
で算出された局所ディストーションを総和することによ
り、整数画素ブロックディストーションを算出すること
ができる。
８記載の動きベクトル探索装置において、サーチウイン
ドウのサイズおよび現符号化ブロックのサイズに応じた
個数のレジスタがサーチウインドウデータ入力保持手段
として、また、現符号化ブロックデータ入力保持手段と
して設けられ、が、サーチウインドウデータ入力保持手
段および現符号化ブロックデータ入力保持手段の具体的
構成を提供することができる。また、各整数画素ブロッ
クディストーション算出デバイスグループ内の局所ディ
ストーション算出デバイスが整数画素ブロックディスト
ーションの局所ディストーションを算出すため、各整数
画素ブロックディストーション算出デバイスグループ内
で算出された局所ディストーションを総和することによ
り、整数画素ブロックディストーションを算出すること
ができる。
【０２０２】請求項２０記載の発明によれば、請求項１
９記載の動きベクトル探索装置において、各第１、第２
および第３の１／２画素ブロックディストーション算出
デバイスグループ内の局所ディストーション算出デバイ
スが各第１、第２および第３の１／２画素ブロックディ
ストーションの局所ディストーションを算出すため、各
１／２画素ブロックディストーション算出デバイスグル
ープ内で算出された局所ディストーションを総和するこ
とにより、第１、第２および第３の１／２画素ブロック
ディストーションを算出することができる。
９記載の動きベクトル探索装置において、各第１、第２
および第３の１／２画素ブロックディストーション算出
デバイスグループ内の局所ディストーション算出デバイ
スが各第１、第２および第３の１／２画素ブロックディ
ストーションの局所ディストーションを算出すため、各
１／２画素ブロックディストーション算出デバイスグル
ープ内で算出された局所ディストーションを総和するこ
とにより、第１、第２および第３の１／２画素ブロック
ディストーションを算出することができる。
【０２０３】請求項２１記載の発明によれば、請求項２
０記載の動きベクトル探索装置において、整数画素ブロ
ックディストーション算出デバイスグループ、第１、第
２および第３の１／２画素ブロックディストーション算
出デバイスグループの各局所ディストーション算出デバ
イスが、一つのプロセッサエレメントに収納される。こ
のため、プロセッサエレメント単位の回路設計およびプ
ロセッサエレメント単位の回路接続が可能になり、装置
全体の設計が容易になる。
０記載の動きベクトル探索装置において、整数画素ブロ
ックディストーション算出デバイスグループ、第１、第
２および第３の１／２画素ブロックディストーション算
出デバイスグループの各局所ディストーション算出デバ
イスが、一つのプロセッサエレメントに収納される。こ
のため、プロセッサエレメント単位の回路設計およびプ
ロセッサエレメント単位の回路接続が可能になり、装置
全体の設計が容易になる。
【０２０４】請求項２２記載の発明によれば、請求項１
８記載の動きベクトル探索装置において、最小ディスト
ーション検出手段の具体的構成を提供することができ
る。
８記載の動きベクトル探索装置において、最小ディスト
ーション検出手段の具体的構成を提供することができ
る。
【図１】請求項１記載の発明に係る動きベクトル探索装
置の第１の実施例および請求項６記載の発明に係る動き
ベクトル探索装置の一実施例の構成を示す回路のブロッ
図である。
置の第１の実施例および請求項６記載の発明に係る動き
ベクトル探索装置の一実施例の構成を示す回路のブロッ
図である。
【図２】図１に示された動きベクトル探査装置における
探索領域のデータとテンプレートの関係および候補ブロ
ックの種類を説明する図である。
探索領域のデータとテンプレートの関係および候補ブロ
ックの種類を説明する図である。
【図３】図１に示された動きベクトル探索装置における
プロセッサエレメントのチップの端子配置を示す外観図
である。
プロセッサエレメントのチップの端子配置を示す外観図
である。
【図４】図１に示された動きベクトル探索装置における
プロセッサエレメントの詳細構成を示すブロック図であ
る。
プロセッサエレメントの詳細構成を示すブロック図であ
る。
【図５】図４に示されたプロセッサエレメント中の整数
画素差分算出部と１／２画素差分算出部の構成を示すブ
ロック図である。
画素差分算出部と１／２画素差分算出部の構成を示すブ
ロック図である。
【図６】図１に示されたＭＶＤの一部の構成を示すブロ
ック図である。
ック図である。
【図７】図１に示されたＭＶＤの残りの構成を示すブロ
ック図である。
ック図である。
【図８】図１に示された動きベクトル探索装置における
レジスタ間の画素データの転送過程を示す図である。
レジスタ間の画素データの転送過程を示す図である。
【図９】図１に示された動きベクトル探索装置における
レジスタ間の画素データの図８に続く転送過程を示す図
である。
レジスタ間の画素データの図８に続く転送過程を示す図
である。
【図１０】図１に示された動きベクトル探索装置におけ
るレジスタ間の画素データの図９に続く転送過程、並び
に、プロセッサエレメントにおけるディストーション算
出過程を示す図である。
るレジスタ間の画素データの図９に続く転送過程、並び
に、プロセッサエレメントにおけるディストーション算
出過程を示す図である。
【図１１】図１に示された動きベクトル探索装置の動作
を説明するタイミング図である。
を説明するタイミング図である。
【図１２】図１に示されたＭＶＤの動作を説明するタイ
ミング図である。
ミング図である。
【図１３】請求項１記載の発明に係る動きベクトル探索
装置の第２実施例および請求項１２記載の発明に係る動
きベクトル探索装置の一実施例の構成を示す回路のブロ
ック図である。
装置の第２実施例および請求項１２記載の発明に係る動
きベクトル探索装置の一実施例の構成を示す回路のブロ
ック図である。
【図１４】図１３に示されたプロセッサエレメントのチ
ップの端子配置を示す外観図である。
ップの端子配置を示す外観図である。
【図１５】図１３に示されたプロセッサエレメントの詳
細構成を示すブロック図である。
細構成を示すブロック図である。
【図１６】請求項１記載の発明に係る動きベクトル探索
装置の第３実施例の構成を示す回路のブロック図であ
る。
装置の第３実施例の構成を示す回路のブロック図であ
る。
【図１７】図１６に示されたプロセッサエレメントのチ
ップの端子配置を示す外観図である。
ップの端子配置を示す外観図である。
【図１８】図１６に示されたプロセッサエレメントの詳
細構成を示すブロック図である。
細構成を示すブロック図である。
【図１９】図１６に示された累算器Ａの詳細構成を示す
ブロック図である。
ブロック図である。
【図２０】図１６に示されたＭＶＤの詳細構成を示すブ
ロック図である。
ロック図である。
【図２１】図２０に示された最小ディストーション検出
部の詳細構成を示すブロック図である。
部の詳細構成を示すブロック図である。
【図２２】図１６に示された動きベクトル探索装置の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図２３】図１６に示されたＭＶＤの動作を説明するた
めの他のタイミングチャートである。
めの他のタイミングチャートである。
【図２４】図１６に示されたプロセッサエレメント中の
画素データのスキャン状況を説明する図である。
画素データのスキャン状況を説明する図である。
【図２５】請求項１６に記載された発明に係る動きベク
トル探索装置の一実施例を示すブロック図である。
トル探索装置の一実施例を示すブロック図である。
【図２６】図２５に示されたプロセッサエレメントの詳
細構成を示すブロック図である。
細構成を示すブロック図である。
【図２７】ディジタル動画像のデータ量を圧縮するため
に用いるフレーム間予測の概念の説明図である。
に用いるフレーム間予測の概念の説明図である。
【図２８】動きベクトルによるディジタル動画像のデー
タ圧縮を説明するための図である。
タ圧縮を説明するための図である。
【図２９】探索領域内の整数画素と１／２画素との関係
を示す図である。
を示す図である。
【図３０】ブロックマッチング法におけるブロックの関
係を説明するための図である。
係を説明するための図である。
【図３１】従来の１／２画素の探索を説明するための図
である。
である。
【図３２】従来の他の１／２画素の探索を説明するため
の図である。
の図である。
【図３３】従来の全点検索法による１／２画素の探索を
説明するための図である。
説明するための図である。
【図３４】図３３中のプロセッサエレメントのチップの
端子配置を示す外観図と詳細構成を示すブロック図であ
る。
端子配置を示す外観図と詳細構成を示すブロック図であ
る。
【図３５】従来の他の全点検索法による１／２画素の探
索を説明するための図である。
索を説明するための図である。
【図３６】図３５中の局所ディストーション算出部のチ
ップの端子配置を示す外観図と詳細構成を示すブロック
図である。
ップの端子配置を示す外観図と詳細構成を示すブロック
図である。
ＭＶＤ 動きベクトル検出部 ＴＩＭ タイミング制御部 ＰＥ プロセッサエレメント ＩＲ 入力レジスタ ＳＲ サイドレジスタ ＴＲ 転送レジスタ Ｒ 現符号化ブロックデータ入力線 Ｓ０ サーチウィンドウデータの入力線 Ｓ１ サーチウィンドウデータの入力線 Ｒ０ 入力線 Ｒ１ 入力線 ＤＥＴ 最小ディストーション検出部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 豊 東京都渋谷区代々木４丁目36番19号 株 式会社グラフィックス・コミュニケーシ ョン・ラボラトリーズ内 (56)参考文献 特開 平５−236466（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68 H03M 7/30 - 7/50
Claims (22)
- 【請求項１】現符号化フレーム内のブロックを前符号化
フレーム内のブロックから整数画素と１／２画素を用い
て予測するための動きベクトルを探索する動きベクトル
探索装置において、 前符号化フレームの各位置に対する候補ブロックのディ
ストーションを算出するときに、前記整数画素のサーチ
エリアデータを転送させながらディストーションを算出
させ、該整数画素のサーチエリアデータをスキャンする
手段を、整数画素のディストーション算出部と１／２画
素のディストーション算出部において共通に使用して、
該整数画素のサーチエリアデータの１回の転送毎に整数
画素のディストーションと１／２画素のディストーショ
ンを同時に演算する演算手段を備え、 該演算手段が、前符号化フレームの各位置に対する候補
ブロックのディストーションを算出するときに、隣り合
う整数画素の差分値を使用して、１／２画素の差分値を
算出する算出手段を 有することを特徴とする動きベクト
ル探索装置。 - 【請求項２】請求項１記載の動きベクトル探索装置であ
って、隣り合う整数画素の差分値に対して遅延を調整す
る手段を有するフロー型のディストーション算出回路に
適用したことを特徴とする動きベクトル探索装置。 - 【請求項３】請求項１記載の動きベクトル探索装置であ
って、ブロードキャスト型のディストーション算出回路
に適用したことを特徴とする動きベクトル探索装置。 - 【請求項４】請求項１〜３のいずれか１項に記載の動き
ベクトル探索装置において、動きベクトルを算出すると
きに各水平位置あるいは垂直位置の１ラインに各ディス
トーションを整列させるための多重化手段を有すること
を特徴とする動きベクトル探索装置。 - 【請求項５】請求項１〜３のいずれか１項に記載の動き
ベクトル探索装置において、動きベクトルを算出すると
きに各水平あるいは垂直１ラインのディストーションを
順次比較するための遅延を調整する手段を有することを
特徴とする動きベクトル探索装置。 - 【請求項６】前符号化フレームに基づいて現符号化フレ
ームを予測するのに用いられる動きベクトルを探索する
動きベクトル探索装置であり、現符号化フレームが、複
数の整数画素によって表される現符号化ブロックにより
部分的に構成され、前符号化フレームが、複数の整数画
素を含むサーチウインドウにより部分的に構成され、該
サーチウインドウが、現符号化ブロックと同一サイズの
複数の候補ブロックを含み、これら候補ブロックが、サ
ーチウインドウの前記整数画素により表される複数の整
数画素候補ブロック、並びに、前記サーチウインドウの
隣合う整数画素間の１／２画素により表される複数の１
／２画素候補ブロックからなり、前記動きベクトルが、
現符号化ブロックと該現符号化ブロックに最も類似した
候補ブロックとの間の変位により表される動きベクトル
探索装置であって、 前記サーチウインドウの整数画素データを出力するサー
チウインドウデータ出力手段と、 該サーチウインドウデータ出力手段からサーチウインド
ウの整数画素データを入力し、前記サーチウインドウの
少なくとも２つの整数画素のデータを同時に保持するサ
ーチウインドウデータ入力保持手段と、を有し、該サー
チウィンドウデータ入力保持手段により保持されるサー
チウインドウの整数画素データがサーチウインドウの他
の整数画素データに繰り返し置き換えられることを特徴
とし、 さらに、現符号化ブロックの整数画素データを出力する
現符号化ブロックデータ出力手段と、 該現符号化ブロックデータ出力手段から出力された現符
号化ブロックの整数画素データとサーチウインドウデー
タ入力保持手段により保持されたサーチウインドウの整
数画素データに基づいて、現符号化ブロックと各整数画
素候補ブロックとの間の差を表す整数画素ブロックディ
ストーションを算出する整数画素ブロックディストーシ
ョン算出手段と、を有し、 該整数画素ブロックディストーション算出手段が、複数
の整数画素ブロック局所ディストーションを算出し、こ
れら整数画素ブロック局所ディストーションは、互いに
同数の整数画素ブロック局所ディストーショングループ
に分類され、各整数画素ブロック局所ディストーション
グループの各整数画素ブロック局所ディストーション
が、現符号化ブロックの各整数画素と各整数画素候補ブ
ロックの各整数画素との互いに位置的に対応する画素同
士の差を表し、前記各整数画素ブロックディストーショ
ンは、各整数画素ブロック局所ディストーションに基づ
いて算出され、 さらに、前記整数画素ブロックディストーション算出手
段により算出された整数画素ブロック局所ディストーシ
ョンに基づいて、現符号化ブロックと各１／２画素候補
ブロックとの差を表す１／２画素ブロックディストーシ
ョンを算出する１／２画素ブロックディストーション算
出手段と、 前記整数画素ブロックディストーションおよび１／２画
素ブロックディストーションの中から最小ディストーシ
ョンを検出して、現符号化ブロックに最も類似した前記
候補ブロックを特定する最小ディストーション検出手段
と、を有することを特徴とする動きベクトル探索装置。 - 【請求項７】請求項６記載の動きベクトル探索装置にお
いて、 Ｎ、Ｍ、ＨおよびＫをそれぞれ自然数とするとき、前記
現符号化ブロックの整数画素が、Ｎ行Ｍ列のマトリック
ス状に配置され、前記サーチウインドウの整数画素が、
Ｈ行Ｋ列のマトリックス状に配置され、ＨおよびＫが、
ＮおよびＭよりそれぞれ大きく、 前記サーチウインドウデータ入力保持手段が、サーチウ
インドウの整数画素データを互いの間でシフトさせる
（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジスタを有し、
これらレジスタがサーチウインドウの（Ｋ−Ｍ＋１）×
（Ｈ−Ｎ＋１）個の整数画素データを同時に保持し、 前記整数画素ブロックディストーション算出手段が、各
レジスタから整数画素データを入力して整数画素ブロッ
クディストーションをそれぞれ算出する（Ｋ−Ｍ＋１）
×（Ｈ−Ｎ＋１）個の整数画素ブロックディストーショ
ン算出ユニットを有することを特徴とする動きベクトル
探索装置。 - 【請求項８】請求項７記載の動きベクトル探索装置にお
いて、 前記１／２画素候補ブロックが、各整数画素候補ブロッ
クから垂直方向に１／２画素ピッチずれた第１の１／２
画素候補ブロック、各整数画素候補ブロックから水平方
向に１／２画素ピッチずれた第２の１／２画素候補ブロ
ック、並びに、各整数画素候補ブロックから対角方向に
１／２画素ピッチずれた第３の１／２画素候補ブロック
からなり、 １／２画素ブロックディストーションが、現符号化ブロ
ックと各第１の１／２画素候補ブロックとの間の差を表
す第１の１／２画素ブロックディストーション、現符号
化ブロックと各第２の１／２画素候補ブロックとの差を
表す第２の１／２画素ブロックディストーション、並び
に、現符号化ブロックと各第３の１／２画素候補ブロッ
クとの差を表す第３の１／２画素ブロックディストーシ
ョンからなり、 前記１／２画素ブロックディストーション算出手段が、
第１の１／２画素ブロックディストーションをそれぞれ
算出する（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１の１／２
画素ブロックディストーション算出ユニット、第２の１
／２画素ブロックディストーションをそれぞれ算出する
（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１／２画素ブロ
ックディストーション算出ユニット、並びに、第３の１
／２画素ブロックディストーションをそれぞれ算出する
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２画素ブロック
ディストーションをそれぞれ算出する第３の１／２画素
ブロックディストーション算出ユニットを有し、 各整数画素ブロックディストーション算出ユニットが、
整数画素ブロック局所ディストーショングループを算出
する局所ディストーション算出デバイスと、各整数画素
ブロック局所ディストーショングループに基づいて整数
画素ブロックディストーションを算出するディストーシ
ョン算出デバイスと、を有し、 各第１の１／２画素ブロックディストーション算出ユニ
ットが、互いに位置的に対応する第１の１／２画素候補
ブロックの各画素と現符号化ブロックの各画素との差を
それぞれ表す複数の局所ディストーションを含む複数の
第１の１／２画素ブロック局所ディストーショングルー
プのそれぞれを算出する局所ディストーション算出デバ
イスと、各第１の１／２画素ブロック局所ディストーシ
ョングループに基づいて、第１の１／２画素ブロックデ
ィストーションを算出するディストーション算出デバイ
スと、を有し、 各第２の１／２画素ブロックディストーション算出ユニ
ットが、互いに位置的に対応する第２の１／２画素候補
ブロックの各画素と現符号化ブロックの各画素との差を
それぞれ表す複数の局所ディストーションを含む複数の
第２の１／２画素ブロック局所ディストーショングルー
プのそれぞれを算出する局所ディストーション算出デバ
イスと、各第２の１／２画素ブロック局所ディストーシ
ョングループに基づいて、第２の１／２画素ブロックデ
ィストーションを算出するディストーション算出デバイ
スと、を有し、 各第３の１／２画素ブロックディストーション算出ユニ
ットが、互いに位置的に対応する第３の１／２画素候補
ブロックの各画素と現符号化ブロックの各画素との差を
それぞれ表す複数の局所ディストーションを含む複数の
第３の１／２画素ブロック局所ディストーショングルー
プのそれぞれを算出する局所ディストーション算出デバ
イスと、各第３の１／２画素ブロック局所ディストーシ
ョングループに基づいて、各第３の１／２画素ブロック
ディストーションを算出するディストーション算出デバ
イスと、を有することを特徴とする動きベクトル探索装
置。 - 【請求項９】請求項８記載の動きベクトル探索装置にお
いて、各第１の１／２画素ブロックディストーション算
出ユニットの局所ディストーション算出デバイスが、互
いに垂直方向に１画素ピッチずれた一対の整数画素候補
ブロックに対応する整数画素ブロックディストーション
をそれぞれ算出する一対の整数画素ブロックディストー
ション算出ユニットの局所ディストーション算出デバイ
スから、局所ディストーションを入力し、これらの入力
した局所ディストーションに基づいて、各第１の１／２
画素ブロック局所ディストーショングループを算出し、 各第２の１／２画素ブロックディストーション算出ユニ
ットの局所ディストーション算出デバイスが、互いに水
平方向に１画素ピッチずれた一対の整数画素候補ブロッ
クに対応する整数画素ブロックディストーションをそれ
ぞれ算出する一対の整数画素ブロックディストーション
算出ユニットの局所ディストーション算出デバイスか
ら、局所ディストーション入力し、これらの入力した局
所ディストーションに基づいて、各第２の１／２画素ブ
ロック局所ディストーショングループを算出し、 各第３の１／２画素ブロックディストーション算出ユニ
ットの局所ディストーション算出デバイスが、互いに水
平方向に１画素ピッチずれた一対の１／２画素候補ブロ
ックに対応する第２の１／２画素ブロックディストーシ
ョンをそれぞれ算出する一対の第２の１／２画素ブロッ
クディストーション算出ユニットの局所ディストーショ
ン算出デバイスから、局所ディストーションを入力し、
これらの入力した局所ディストーションに基づいて、各
第３の１／２画素ブロック局所ディストーショングルー
プを算出することを特徴とする動きベクトル探索装置。 - 【請求項１０】請求項８記載の動きベクトル探索装置に
おいて、各第１の１／２画素ブロックディストーション
算出ユニットの局所ディストーション算出デバイスが、
互いに垂直方向に１画素ピッチずれた整数画素候補ブロ
ックに対応する整数画素ブロックディストーションをそ
れぞれ算出する一対の整数画素ブロックディストーショ
ン算出ユニットの局所ディストーション算出デバイスか
ら、局所ディストーションを入力し、これらの入力した
局所ディストーションに基づいて、各第１の１／２画素
ブロック局所ディストーショングループを算出し、 各第２の１／２画素ブロックディストーション算出ユニ
ットの局所ディストーション算出デバイスが、互いに水
平方向に１画素ピッチずれた整数画素候補ブロックに対
応する整数画素ブロックディストーションをそれぞれ算
出する一対の整数画素ブロックディストーション算出ユ
ニットの局所ディストーション算出デバイスから、局所
ディストーション入力し、これらの入力した局所ディス
トーションに基づいて、各第２の１／２画素ブロック局
所ディストーショングループを算出し、 各第３の１／２画素ブロックディストーション算出ユニ
ットの局所ディストーション算出デバイスが、互いに垂
直方向に１画素ピッチずれた１／２画素候補ブロックに
対応する第１の１／２画素ブロックディストーションを
それぞれ算出する一対の第１の１／２画素ブロックディ
ストーション算出ユニットの局所ディストーション算出
デバイスから、局所ディストーションを入力し、これら
の入力した局所ディストーションに基づいて、各第３の
１／２画素ブロック局所ディストーショングループを算
出することを特徴とする動きベクトル探索装置。 - 【請求項１１】請求項１０記載の動きベクトル探索装置
において、 前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジスタが、
（Ｋ−Ｍ）×（Ｈ−Ｎ）個のレジスタを含む第１レジス
タグループ、（Ｈ−Ｎ）個のレジスタを含む第２レジス
タグループ、（Ｋ−Ｍ）個のレジスタを含む第３レジス
タグループ、並びに、１個のレジスタを含む第４レジス
タグループに分類され、 前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画素ブロ
ックディストーション算出ユニットが、（Ｋ−Ｍ）×
（Ｈ−Ｎ）個の整数画素ブロックディストーション算出
ユニットを含む第１ユニットグループ、（Ｈ−Ｎ）個の
整数画素ブロックディストーション算出ユニットを含む
第２ユニットグループ、（Ｋ−Ｍ）個の整数画素ブロッ
クディストーション算出ユニットを含む第３ユニットグ
ループ、並びに、１個の整数画素ブロックディストーシ
ョン算出ユニットを含む第４ユニットグループに分類さ
れ、 前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１の１／２画素
ブロックディストーション算出ユニットが、（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第１の１／２画素ブロックディストー
ション算出ユニットを含む第１ユニットグループ、並び
に、（Ｈ−Ｎ）個の第１の１／２画素ブロックディスト
ーション算出ユニットを含む第２ユニットグループに分
類され、 前記（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１／２画素
ブロックディストーション算出ユニットが、（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第２の１／２画素ブロックディストー
ション算出ユニットを含む第１ユニットグループ、並び
に、（Ｋ−Ｍ）個の第２の１／２画素ブロックディスト
ーション算出ユニットを含む第２ユニットグループに分
類され、 前記レジスタの第１レジスタグループに含まれた（Ｋ−
Ｍ）×（Ｈ−Ｎ）個のレジスタのそれぞれ、整数画素ブ
ロックディストーション算出ユニットの第１ユニットグ
ループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素
ブロックディストーション算出ユニットのそれぞれ、第
１の１／２画素ブロックディストーション算出ユニット
の第１ユニットグループに含まれた（Ｋ−Ｍ）×（Ｈ−
Ｎ）個の第１の１／２画素ブロックディストーション算
出ユニットのそれぞれ、第２の１／２画素ブロックディ
ストーション算出ユニットの第１ユニットグループに含
まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／２画素ブ
ロックディストーション算出ユニットのそれぞれ、並び
に、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２画素ブロ
ックディストーション算出ユニットのそれぞれが、協同
して第１のプロセッサエレメントを構成し、 各第１のプロセッサエレメントに含まれた整数画素ブロ
ックディストーション算出ユニットが、それぞれの第１
のプロセッサエレメントに含まれたレジスタからサーチ
ウインドウの整数画素データを入力し、 同一の第１のプロセッサエレメントに含まれた整数画素
ブロックディストーション算出ユニット、並びに、第
１、第２および第３の１／２画素ブロックディストーシ
ョン算出ユニットが、互いに１／２画素ピッチずれた整
数画素候補ブロック、第１、第２および第３の１／２画
素候補ブロックのそれぞれに対応する整数画素ブロック
ディストーション、並びに、第１、第２および第３の１
／２画素ブロックディストーションを算出し、 前記レジスタの第２レジスタグループに含まれた（Ｈ−
Ｎ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第２ユニットグループに含ま
れた（Ｈ−Ｎ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第１の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｈ−Ｎ）個の第１の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第２
のプロセッサエレメントを構成し、 各第２のプロセッサエレメントに含まれた整数画素ブロ
ックディストーション算出ユニットが、それぞれの第２
のプロセッサエレメントに含まれたレジスタからサーチ
ウインドウの整数画素データを入力し、 同一の第２のプロセッサエレメントに含まれた整数画素
ブロックディストーション算出ユニットおよび第１の１
／２画素ブロックディストーション算出ユニットが、互
いに１／２画素ピッチずれた整数画素候補ブロックおよ
び第１の１／２画素候補ブロックのそれぞれに対応する
整数画素ブロックディストーションおよび第１の１／２
画素ブロックディストーションをそれぞれ算出し、 前記レジスタの第３レジスタグループに含まれた（Ｋ−
Ｍ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第３ユニットグループに含ま
れた（Ｋ−Ｍ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第２の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｋ−Ｍ）個の第２の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第３
のプロセッサエレメントを構成し、 各第３のプロセッサエレメントに含まれた整数画素ブロ
ックディストーション算出ユニットが、それぞれの第３
のプロセッサエレメントに含まれたレジスタからサーチ
ウインドウの整数画素データを入力し、 同一の第３のプロセッサエレメントに含まれた整数画素
ブロックディストーション算出ユニットおよび第２の１
／２画素ブロックディストーション算出ユニットが、互
いに１／２画素ピッチずれた整数画素候補ブロックおよ
び第２の１／２画素候補ブロックのそれぞれに対応する
整数画素ブロックディストーションおよび第２の１／２
画素ブロックディストーションをそれぞれ算出し、 前記レジスタの第４レジスタグループに含まれたレジス
タ、並びに、整数画素ブロックディストーション算出ユ
ニットの第４ユニットグループに含まれた整数画素ブロ
ックディストーション算出ユニットが、協同して第４の
プロセッサエレメントを構成し、 第４のプロセッサエレメントに含まれた整数画素ブロッ
クディストーション算出ユニットが、第４のプロセッサ
エレメントに含まれたレジスタからサーチウインドウの
整数画素データを入力することを特徴とする動きベクト
ル探索装置。 - 【請求項１２】前符号化フレームに基づいて現符号化フ
レームを予測するのに用いられる動きベクトルを探索す
る動きベクトル探索装置であり、現符号化フレームが、
複数の整数画素によって表される現符号化ブロックによ
り部分的に構成され、前符号化フレームが、複数の整数
画素を含むサーチウインドウにより部分的に構成され、
該サーチウインドウが、現符号化ブロックと同一サイズ
の複数の候補ブロックを含み、これら候補ブロックが、
サーチウインドウの前記整数画素により表される複数の
整数画素候補ブロック、並びに、前記サーチウインドウ
の隣合う整数画素間の１／２画素により表される複数の
１／２画素候補ブロックからなり、前記動きベクトル
が、現符号化ブロックと該現符号化ブロックに最も類似
した候補ブロックとの間の変位により表される動きベク
トル探索装置であって、 前記サーチウインドウの整数画素データを出力するサー
チウインドウデータ出力手段と、 該サーチウインドウデータ出力手段からサーチウインド
ウの整数画素データを入力し、前記サーチウインドウの
少なくとも２つの整数画素のデータを同時に保持するサ
ーチウインドウデータ入力保持手段と、を有し、 該サーチウィンドウデータ入力保持手段により保持され
るサーチウインドウの整数画素データがサーチウインド
ウの他の整数画素データに繰り返し置き換えられること
を特徴とし、 さらに、現符号化ブロックの整数画素データを出力する
現符号化ブロックデータ出力手段と、 該現符号化ブロックデータ出力手段から出力された現符
号化ブロックの整数画素データとサーチウインドウデー
タ入力保持手段により保持されたサーチウインドウの整
数画素データに基づいて、現符号化ブロックと各整数画
素候補ブロックとの間の差を表す整数画素ブロックディ
ストーションを算出する整数画素ブロックディストーシ
ョン算出手段と、 前記現符号化ブロックデータ出力手段から出力された現
符号化ブロックの整数画素データとサーチウインドウデ
ータ入力保持手段により保持されたサーチウインドウの
整数画素データに基づいて、現符号化ブロックと各１／
２画素候補ブロックとの間の差を表す１／２画素ブロッ
クディストーションを算出する１／２画素ブロックディ
ストーション算出手段と、 前記整数画素ブロックディストーションおよび１／２画
素ブロックディストーションの中から最小ディストーシ
ョンを検出して、現符号化ブロックに最も類似した候補
ブロックを特定する最小ディストーション検出手段と、
を備えたことを特徴とする動きベクトル探索装置。 - 【請求項１３】請求項１２記載の動きベクトル探索装置
において、 Ｎ、Ｍ、ＨおよびＫをそれぞれ自然数とするとき、前記
現符号化ブロックの整数画素が、Ｎ行Ｍ列のマトリック
ス状に配置され、前記サーチウインドウの整数画素が、
Ｈ行Ｋ列のマトリックス状に配置され、ＨおよびＫが、
ＮおよびＭよりそれぞれ大きく、 前記サーチウインドウデータ入力保持手段が、サーチウ
インドウの整数画素データを互いの間でシフトさせる
（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジスタを有し、
これらレジスタがサーチウインドウの（Ｋ−Ｍ＋１）×
（Ｈ−Ｎ＋１）個の整数画素データを同時に保持し、 前記整数画素ブロックディストーション算出手段が、各
レジスタから整数画素データを入力して整数画素ブロッ
クディストーションをそれぞれ算出する（Ｋ−Ｍ＋１）
×（Ｈ−Ｎ＋１）個の整数画素ブロックディストーショ
ン算出ユニットを有することを特徴とする動きベクトル
探索装置。 - 【請求項１４】請求項１３記載の動きベクトル探索装置
において、 前記１／２画素候補ブロックが、各整数画素候補ブロッ
クから垂直方向に１／２画素ピッチずれた第１の１／２
画素候補ブロック、各整数画素候補ブロックから水平方
向に１／２画素ピッチずれた第２の１／２画素候補ブロ
ック、並びに、各整数画素候補ブロックから対角方向に
１／２画素ピッチずれた第３の１／２画素候補ブロック
からなり、 前記１／２画素ブロックディストーションが、現符号化
ブロックと各第１の１／２画素候補ブロックとの間の差
を表す第１の１／２画素ブロックディストーション、現
符号化ブロックと各第２の１／２画素候補ブロックとの
差を表す第２の１／２画素ブロックディストーション、
並びに、現符号化ブロックと各第３の１／２画素候補ブ
ロックとの差を表す第３の１／２画素ブロックディスト
ーションからなり、 前記１／２画素ブロックディストーション算出手段が、
第１の１／２画素ブロックディストーションをそれぞれ
算出する（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１の１／２
画素ブロックディストーション算出ユニット、第２の１
／２画素ブロックディストーションをそれぞれ算出する
（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１／２画素ブロ
ックディストーション算出ユニット、並びに、第３の１
／２画素ブロックディストーションをそれぞれ算出する
（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２画素ブロック
ディストーションをそれぞれ算出する第３の１／２画素
ブロックディストーション算出ユニットを有し、 各第１の１／２画素ブロックディストーション算出ユニ
ットが、一対のレジスタから、互いに垂直方向に隣接し
て並ぶサーチウインドウの一対の整数画素のデータを入
力して、これら整数画素の間の１／２画素のデータを算
出し、 各第２の１／２画素ブロックディストーション算出ユニ
ットが、一対のレジスタから、互いに水平方向に隣接し
て並ぶサーチウインドウの一対の整数画素のデータを入
力して、これら整数画素の間の１／２画素のデータを算
出し、 各第３の１／２画素ブロックディストーション算出ユニ
ットが、４個のレジスタから、互いに隣接してマトリッ
クス状に配置されたサーチウインドウの４つの整数画素
のデータを入力して、これら整数画素の中心に位置する
１／２画素のデータを算出することを特徴とする動きベ
クトル探索装置。 - 【請求項１５】請求項１４記載の動きベクトル探索装置
において、 前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個のレジスタが、
（Ｋ−Ｍ）×（Ｈ−Ｎ）個のレジスタを含む第１レジス
タグループ、（Ｈ−Ｎ）個のレジスタを含む第２レジス
タグループ、（Ｋ−Ｍ）個のレジスタを含む第３レジス
タグループ、並びに、１個のレジスタを含む第４レジス
タグループに分類され、 前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ＋１）個の整数画素ブロ
ックディストーション算出ユニットが、（Ｋ−Ｍ）×
（Ｈ−Ｎ）個の整数画素ブロックディストーション算出
ユニットを含む第１ユニットグループ、（Ｈ−Ｎ）個の
整数画素ブロックディストーション算出ユニットとを含
む第２ユニットグループ、（Ｋ−Ｍ）個の整数画素ブロ
ックディストーション算出ユニットを含む第３ユニット
グループ、並びに、１個の整数画素ブロックディストー
ション算出ユニットを含む第４ユニットグループに分類
され、 前記（Ｋ−Ｍ＋１）×（Ｈ−Ｎ）個の第１の１／２画素
ブロックディストーション算出ユニットが、（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第１の１／２画素ブロックディストー
ション算出ユニットを含む第１ユニットグループ、並び
に、（Ｈ−Ｎ）個の第１の１／２画素ブロックディスト
ーション算出ユニットを含む第２ユニットグループに分
類され、 前記（Ｋ−Ｍ）×（Ｈ−Ｎ＋１）個の第２の１／２画素
ブロックディストーション算出ユニットが、（Ｋ−Ｍ）
×（Ｈ−Ｎ）個の第２の１／２画素ブロックディストー
ション算出ユニットを含む第１ユニットグループ、並び
に、（Ｋ−Ｍ）個の第２の１／２画素ブロックディスト
ーション算出ユニットを含む第２ユニットグループに分
類され、 前記レジスタの第１レジスタグループに含まれた（Ｋ−
Ｍ）×（Ｈ−Ｎ）個のレジスタのそれぞれ、整数画素ブ
ロックディストーション算出ユニットの第１ユニットグ
ループに含まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の整数画素
ブロックディストーション算出ユニットのそれぞれ、第
１の１／２画素ブロックディストーション算出ユニット
の第１ユニットグループに含まれた（Ｋ−Ｍ）×（Ｈ−
Ｎ）個の第１の１／２画素ブロックディストーション算
出ユニットのそれぞれ、第２の１／２画素ブロックディ
ストーション算出ユニットの第１ユニットグループに含
まれた（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第２の１／２画素ブ
ロックディストーション算出ユニットのそれぞれ、並び
に、（Ｋ−Ｍ）×（Ｈ−Ｎ）個の第３の１／２画素ブロ
ックディストーション算出ユニットのそれぞれが、協同
して第１のプロセッサエレメントを構成し、 各第１のプロセッサエレメントに含まれた整数画素ブロ
ックディストーション算出ユニットが、それぞれの第１
のプロセッサエレメントに含まれたレジスタからサーチ
ウインドウの整数画素データを入力し、 同一の第１のプロセッサエレメントに含まれた整数画素
ブロックディストーション算出ユニット、並びに、第
１、第２および第３の１／２画素ブロックディストーシ
ョン算出ユニットが、互いに１／２画素ピッチずれた整
数画素候補ブロック、第１、第２および第３の１／２画
素候補ブロックのそれぞれに対応する整数画素ブロック
ディストーション、並びに、第１、第２および第３の１
／２画素ブロックディストーションを算出し、 前記レジスタの第２レジスタグループに含まれた（Ｈ−
Ｎ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第２ユニットグループに含ま
れた（Ｈ−Ｎ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第１の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｈ−Ｎ）個の第１の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第２
のプロセッサエレメントを構成し、 各第２のプロセッサエレメントに含まれた整数画素ブロ
ックディストーション算出ユニットが、それぞれの第２
のプロセッサエレメントに含まれたレジスタからサーチ
ウインドウの整数画素データを入力し、 同一の第２のプロセッサエレメントに含まれた整数画素
ブロックディストーション算出ユニットおよび第１の１
／２画素ブロックディストーション算出ユニットが、互
いに１／２画素ピッチずれた整数画素候補ブロックおよ
び第１の１／２画素候補ブロックのそれぞれに対応する
整数画素ブロックディストーションおよび第１の１／２
画素ブロックディストーションをそれぞれ算出し、 前記レジスタの第３レジスタグループに含まれた（Ｋ−
Ｍ）個のレジスタのそれぞれ、整数画素ブロックディス
トーション算出ユニットの第３ユニットグループに含ま
れた（Ｋ−Ｍ）個の整数画素ブロックディストーション
算出ユニットのそれぞれ、第２の１／２画素ブロックデ
ィストーション算出ユニットの第２ユニットグループに
含まれた（Ｋ−Ｍ）個の第２の１／２画素ブロックディ
ストーション算出ユニットのそれぞれが、協同して第３
のプロセッサエレメントを構成し、 各第３のプロセッサエレメントに含まれた整数画素ブロ
ックディストーション算出ユニットが、それぞれの第３
のプロセッサエレメントに含まれたレジスタからサーチ
ウインドウの整数画素データを入力し、 同一の第３のプロセッサエレメントに含まれた整数画素
ブロックディストーション算出ユニットおよび第２の１
／２画素ブロックディストーション算出ユニットが、互
いに１／２画素ピッチずれた整数画素候補ブロックおよ
び第２の１／２画素候補ブロックのそれぞれに対応する
整数画素ブロックディストーションおよび第２の１／２
画素ブロックディストーションをそれぞれ算出し、 前記レジスタの第４レジスタグループに含まれたレジス
タ、並びに、整数画素ブロックディストーション算出ユ
ニットの第４ユニットグループに含まれた整数画素ブロ
ックディストーション算出ユニットが、協同して第４の
プロセッサエレメントを構成し、 第４のプロセッサエレメントに含まれた整数画素ブロッ
クディストーション算出ユニットが、第４のプロセッサ
エレメントに含まれたレジスタからサーチウインドウの
整数画素データを入力することを特徴とする動きベクト
ル探索装置。 - 【請求項１６】前符号化フレームに基づいて現符号化フ
レームを予測するのに用いられる動きベクトルを探索す
る動きベクトル探索装置であり、現符号化フレームが、
複数の整数画素によって表される現符号化ブロックによ
り部分的に構成され、前符号化フレームが、複数の整数
画素を含むサーチウインドウにより部分的に構成され、
該サーチウインドウが、現符号化ブロックと同一サイズ
の複数の候補ブロックを含み、これら候補ブロックが、
サーチウインドウの前記整数画素により表される複数の
整数画素候補ブロック、並びに、前記サーチウインドウ
の隣合う整数画素間の１／２画素により表される複数の
１／２画素候補ブロックからなり、前記動きベクトル
が、現符号化ブロックと該現符号化ブロックに最も類似
した候補ブロックとの間の変位により表される動きベク
トル探索装置であって、 前記サーチウインドウの整数画素データを出力するサー
チウインドウデータ出力手段と、 該サーチウインドウデータ出力手段からサーチウインド
ウの整数画素データを入力し、前記サーチウインドウの
少なくとも２つの整数画素のデータを同時に保持するサ
ーチウインドウデータ入力保持手段と、を有し、 該サーチウィンドウデータ入力保持手段により保持され
るサーチウインドウの整数画素データがサーチウインド
ウの他の整数画素データに繰り返し置き換えられること
を特徴とし、 さらに、現符号化ブロックの整数画素データを出力する
現符号化ブロックデータ出力手段と、 現符号化ブロックデータ出力手段から現符号化ブロック
の整数画素データを入力し、現符号化ブロックの少なく
とも２つの整数画素のデータを同時に保持する現符号化
ブロックデータ入力保持手段と、を有し、 該現符号化ブロックデータ入力保持手段により保持され
る現符号化ブロックの整数画素データが現符号化ブロッ
クの他の整数画素データに繰り返し置き換えられること
を特徴とし、 さらに、現符号化ブロックデータ入力保持手段により保
持された現符号化ブロックの整数画素データとサーチウ
インドウデータ入力保持手段により保持されたサーチウ
インドウの整数画素データに基づいて、現符号化ブロッ
クと各整数画素候補ブロックとの間の差を表す整数画素
ブロックディストーションを算出する整数画素ブロック
ディストーション算出手段と、を有し、 該整数画素ブロックディストーション算出手段が、複数
の整数画素ブロック局所ディストーションを算出し、こ
れら整数画素ブロック局所ディストーションは、互いに
同数の整数画素ブロック局所ディストーショングループ
に分類され、各整数画素ブロック局所ディストーション
グループの整数画素ブロック局所ディストーションが、
現符号化ブロックの各整数画素と各整数画素候補ブロッ
クの各整数画素との互いに位置的に対応する画素同士の
差を表し、前記各整数画素ブロックディストーション
は、各整数画素ブロック局所ディストーショングループ
に基づいて算出されることを特徴とし、 さらに、前記整数画素ブロックディストーション算出手
段により算出された整数画素ブロック局所ディストーシ
ョンに基づいて、現符号化ブロックと各１／２画素候補
ブロックとの差を表す１／２画素ブロックディストーシ
ョンを算出する１／２画素ブロックディストーション算
出手段と、 前記整数画素ブロックディストーションおよび１／２画
素ブロックディストーションの中から最小ディストーシ
ョンを検出して、現符号化ブロックに最も類似した候補
ブロックを特定する最小ディストーション検出手段と、
を有することを特徴とする動きベクトル探索装置。 - 【請求項１７】請求項１６記載の動きベクトル探索装置
において、 Ｎ、Ｍ、ＨおよびＫをそれぞれ自然数とするとき、前記
現符号化ブロックの整数画素が、Ｎ行Ｍ列のマトリック
ス状に配置され、前記サーチウインドウの整数画素がＨ
行Ｋ列のマトリックス状に配置され、ＨおよびＫが、Ｎ
およびＭよりそれぞれ大きく、 前記１／２画素候補ブロックが、各整数画素候補ブロッ
クから垂直方向に１／２画素ピッチずれた第１の１／２
画素候補ブロック、各整数画素候補ブロックから水平方
向に１／２画素ピッチずれた第２の１／２画素候補ブロ
ック、並びに、各整数画素候補ブロックから対角方向に
１／２画素ピッチずれた第３の１／２画素候補ブロック
からなり、 １／２画素ブロックディストーションが、現符号化ブロ
ックと各第１の１／２画素候補ブロックとの間の差を表
す第１の１／２画素ブロックディストーション、現符号
化ブロックと各第２の１／２画素候補ブロックとの差を
表す第２の１／２画素ブロックディストーション、並び
に、現符号化ブロックと各第３の１／２画素候補ブロッ
クとの差を表す第３の１／２画素ブロックディストーシ
ョンからなり、 前記整数画素ブロックディストーション算出手段が、
（Ｋ−Ｍ＋１）個の整数画素ブロックディストーション
算出デバイスグループからなり、これら整数画素ブロッ
クディストーション算出デバイスグループのそれぞれ
は、互いに水平方向に並ぶ整数画素候補ブロックのそれ
ぞれに対応する整数画素ブロックディストーションを算
出し、 前記第１の１／２画素ブロックディストーション算出手
段が、（Ｋ−Ｍ＋１）個の第１の１／２画素ブロックデ
ィストーション算出デバイスグループ、（Ｋ−Ｍ）個の
第２の１／２画素ブロックディストーション算出デバイ
スグループ、並びに、（Ｋ−Ｍ）個の第３の１／２画素
ブロックディストーション算出デバイスグループを有
し、 各第１の１／２画素ブロックディストーション算出デバ
イスグループは、水平方向に一直線上に並ぶ第１の１／
２画素候補ブロックのそれぞれに対応する第１の１／２
画素ブロックディストーションを算出し、 各第２の１／２画素ブロックディストーション算出デバ
イスグループは、水平方向に一直線上に並ぶ第２の１／
２画素候補ブロックのそれぞれに対応する第２の１／２
画素ブロックディストーションを算出し、 各第３の１／２画素ブロックディストーション算出デバ
イスグループは、水平方向に一直線上に並ぶ第３の１／
２画素候補ブロックのそれぞれに対応する第３の１／２
画素ブロックディストーションを算出することを特徴と
する動きベクトル探索装置。 - 【請求項１８】請求項１７記載の動きベクトル探索装置
において、 前記整数画素ブロックディストーションのそれぞれが、
互いに位置的に対応する各整数画素候補ブロックの各整
数画素と現符号化ブロックの各整数画素との差をそれぞ
れ表すＭ×Ｎ個の局所ディストーションによって定ま
り、 第１、第２および第３の１／２画素ブロックディストー
ションのそれぞれが、互いに位置的に対応する前記第
１、第２および第３の各１／２画素候補ブロックの各１
／２画素と現符号化ブロックの各整数画素との差をそれ
ぞれ表すＭ×Ｎ個の局所ディストーションによって定ま
り、 各整数画素ブロックディストーション算出デバイスグル
ープは、Ｎ個の局所ディストーション算出デバイスを有
し、各局所ディストーション算出デバイスは、垂直方向
に一直線上に並ぶ各整数画素候補ブロックに含まれると
ともに水平方向に一直線上に並ぶＭ個の整数画素にそれ
ぞれ対応するＭ個の局所ディストーションを算出し、 各第１の１／２画素ブロックディストーション算出デバ
イスグループは、Ｎ個の局所ディストーション算出デバ
イスを有し、各局所ディストーション算出デバイスは、
垂直方向に一直線上に並ぶ各第１の１／２画素候補ブロ
ックに含まれるとともに水平方向に一直線上に並ぶＭ個
の１／２画素にそれぞれ対応するＭ個の局所ディストー
ションを算出し、 各第２の１／２画素ブロックディストーション算出デバ
イスグループは、Ｎ個の局所ディストーション算出デバ
イスを有し、各局所ディストーション算出デバイスは、
垂直方向に一直線上に並ぶ各第２の１／２画素候補ブロ
ックに含まれるとともに水平方向に一直線上に並ぶＭ個
の１／２画素にそれぞれ対応するＭ個の局所ディストー
ションを算出し、 各第３の１／２画素ブロックディストーション算出デバ
イスグループは、Ｎ個の局所ディストーション算出デバ
イスを有し、各局所ディストーション算出デバイスは、
垂直方向に一直線上に並ぶ各第３の１／２画素候補ブロ
ックに含まれるとともに水平方向に一直線上に並ぶＭ個
の１／２画素にそれぞれ対応するＭ個の局所ディストー
ションを算出することを特徴とする動きベクトル探索装
置。 - 【請求項１９】請求項１８記載の動きベクトル探索装置
において、 前記サーチウインドウデータ入力保持手段が、サーチウ
インドウの整数画素データを互いの間でシフトして、そ
れぞれ保持する（Ｋ−Ｍ＋１）×Ｎ個のレジスタを有
し、 前記現符号化ブロックデータ入力保持手段が、現符号化
ブロックの整数画素データを互いの間でシフトして、そ
れぞれ保持する（Ｋ−Ｍ＋１）×Ｎ個のレジスタを有
し、 整数画素ブロックディストーション算出デバイスグルー
プそれぞれの局所ディストーション算出デバイスが、サ
ーチウインドウデータ入力保持手段のレジスタおよび現
符号化ブロックデータ入力保持手段のレジスタから整数
画素データを入力して、局所ディストーションを算出す
ることを特徴とする動きベクトル探索装置。 - 【請求項２０】請求項１９記載の動きベクトル探索装置
において、 前記第１の１／２画素ブロックディストーション算出デ
バイスグループそれぞれの局所ディストーション算出デ
バイスが、互いに垂直方向に１画素ピッチずれた一対の
整数画素候補ブロックにそれぞれ対応する整数画素ブロ
ックディストーションを算出する一対の整数画素ブロッ
クディストーション算出デバイスグループの局所ディス
トーション算出デバイスから、局所ディストーションを
入力して、第１の１／２画素ブロックディストーション
の局所ディストーションを算出し、 第２の１／２画素ブロックディストーション算出デバイ
スグループそれぞれの局所ディストーション算出デバイ
スが、互いに水平方向に１画素ピッチずれた一対の整数
画素候補ブロックにそれぞれ対応する整数画素ブロック
ディストーションを算出する一対の整数画素ブロックデ
ィストーション算出デバイスグループの局所ディストー
ション算出デバイスから、局所ディストーションを入力
して、第２の１／２画素ブロックディストーションの局
所ディストーションを算出し、 第３の１／２画素ブロックディストーション算出デバイ
スグループそれぞれの局所ディストーション算出デバイ
スが、互いに水平方向に１画素ピッチずれた一対の第２
の１／２画素候補ブロックにそれぞれ対応する第２の１
／２画素ブロックディストーションを算出する一対の第
２の１／２画素ブロックディストーション算出デバイス
グループの局所ディストーション算出デバイスから、局
所ディストーションを入力して、第３の１／２画素ブロ
ックディストーションの局所ディストーションを算出す
ることを特徴とする動きベクトル探索装置。 - 【請求項２１】請求項２０記載の動きベクトル探索装置
において、 前記整数画素ブロックディストーション算出デバイスグ
ループの（Ｋ−Ｍ）×Ｎ個の局所ディストーション算出
デバイスのそれぞれ、第１の１／２画素ブロックディス
トーション算出デバイスグループの（Ｋ−Ｍ）×Ｎ個の
局所ディストーション算出デバイスのそれぞれ、第２の
１／２画素ブロックディストーション算出デバイスグル
ープの（Ｋ−Ｍ）×Ｎ個の局所ディストーション算出デ
バイスのそれぞれ、並びに、第３の１／２画素ブロック
ディストーション算出デバイスグループの（Ｋ−Ｍ）×
Ｎ個の局所ディストーション算出デバイスのそれぞれ
が、協同して第１のプロセッサエレメントを構成し、 互いに１／２画素ピッチづつずれた整数画素候補ブロッ
ク、第１、第２および第３の１／２画素候補ブロックの
水平方向に一直線上に並んだ整数画素および１／２画素
に対応する局所ディストーションが、同一の第１のプロ
セッサエレメントに含まれた整数画素ブロックディスト
ーション算出デバイスグループ、第１、第２および第３
の１／２画素ブロックディストーション算出デバイスグ
ループの局所ディストーション算出デバイスにより算出
され、 前記整数画素ブロックディストーション算出デバイスグ
ループの残りのうちのＮ個の局所ディストーション算出
デバイスのそれぞれ、第１の１／２画素ブロックディス
トーション算出デバイスグループのＮ個の局所ディスト
ーション算出デバイスのそれぞれが、協同して第２のプ
ロセッサエレメントを構成し、 互いに１／２画素ピッチづつずれた整数画素候補ブロッ
クおよび第１の１／２画素候補ブロックの水平方向に並
んだ整数画素および１／２画素にそれぞれ対応する局所
ディストーションが、同一の第２のプロセッサエレメン
トに含まれた整数画素ブロックディストーション算出デ
バイスグループおよび第１の１／２画素ブロックディス
トーション算出デバイスグループの局所ディストーショ
ン算出デバイスにより算出されることを特徴とする動き
ベクトル探索装置。 - 【請求項２２】請求項１８記載の動きベクトル探索装置
において、 前記最小ディストーション検出手段が、 垂直方向に一直線上に並んだ整数画素候補ブロックに対
応する整数画素ブロックディストーションのうち、並び
に、垂直方向に一直線上に並んだ１／２画素候補ブロッ
クに対応する１／２画素ブロックディストーションのう
ちから、それぞれの直線毎に最小のディストーションを
それぞれ特定する｛２（Ｋ−Ｍ＋１）−１｝個の第１の
ディストーション特定ユニットと、 該第１のディストーション特定ユニットにより特定され
たディストーションの中から最小のディストーション
を、前記最小ディストーションとして特定する第２のデ
ィストーション特定ユニットと、を有することを特徴と
する動きベクトル探索装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17707895A JP3115511B2 (ja) | 1994-09-19 | 1995-07-13 | 動きベクトル探索装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-223014 | 1994-09-19 | ||
| JP22301494 | 1994-09-19 | ||
| JP17707895A JP3115511B2 (ja) | 1994-09-19 | 1995-07-13 | 動きベクトル探索装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08149483A JPH08149483A (ja) | 1996-06-07 |
| JP3115511B2 true JP3115511B2 (ja) | 2000-12-11 |
Family
ID=26497751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17707895A Expired - Fee Related JP3115511B2 (ja) | 1994-09-19 | 1995-07-13 | 動きベクトル探索装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115511B2 (ja) |
-
1995
- 1995-07-13 JP JP17707895A patent/JP3115511B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08149483A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3089165B2 (ja) | 動きベクトル探索装置 | |
| JP2636674B2 (ja) | 動画像の動きベクトル検出装置 | |
| KR0160618B1 (ko) | 실시간 움직임 추정장치 및 그 방법 | |
| US20050238102A1 (en) | Hierarchical motion estimation apparatus and method | |
| KR950014343B1 (ko) | 고화질 티브(hdtv)의 화상데이타 움직임 추정방법 및 그 장치 | |
| KR101578052B1 (ko) | 움직임 추정 장치 및 이를 구비하는 동영상 부호화 장치 | |
| US6516031B1 (en) | Motion vector detecting device | |
| KR20040047963A (ko) | 움직임 예측 유닛 및 방법 및 이러한 움직임 예측 유닛을구비하는 이미지 처리 장치 | |
| Baglietto et al. | Parallel implementation of the full search block matching algorithm for motion estimation | |
| JP3115511B2 (ja) | 動きベクトル探索装置 | |
| KR100359091B1 (ko) | 움직임추정장치 | |
| US6968011B2 (en) | Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices | |
| US20030012283A1 (en) | Motion vector detecting device and self-testing method therein | |
| JP2866326B2 (ja) | 動きベクトル探索装置 | |
| JP2866325B2 (ja) | 動きベクトル探索装置 | |
| JP2963369B2 (ja) | 動きベクトル探索装置 | |
| US8270478B2 (en) | Method and apparatus for computing a sliding sum of absolute differences | |
| JP2868457B2 (ja) | 動きベクトル探索装置 | |
| JP3698501B2 (ja) | 動きベクトル検出装置 | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JP2868441B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2931783B2 (ja) | 動きベクトル探索装置 | |
| JP2866324B2 (ja) | 動きベクトル探索装置 | |
| JP2861969B2 (ja) | 動きベクトル検出回路 | |
| JP2988836B2 (ja) | 動きベクトル探索方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |