JP3009674B2 - 動き検出器 - Google Patents
動き検出器Info
- Publication number
- JP3009674B2 JP3009674B2 JP63507635A JP50763588A JP3009674B2 JP 3009674 B2 JP3009674 B2 JP 3009674B2 JP 63507635 A JP63507635 A JP 63507635A JP 50763588 A JP50763588 A JP 50763588A JP 3009674 B2 JP3009674 B2 JP 3009674B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- frame
- value
- area
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
- G06T7/231—Analysis of motion using block-matching using full search
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
Description
【発明の詳細な説明】 〔利用分野〕 本発明は動きの推定に関する。特に、フレーム間差分
符号化を用いた映像符号器に利用するに適するが、これ
に限定されるものではない。
符号化を用いた映像符号器に利用するに適するが、これ
に限定されるものではない。
第１図は従来から知られている映像符号器の形態を示
す。映像信号（一般にはディジタル形式）は入力端子１
から入力される。減算器２はこの入力と予測回路３から
の予測信号との差を生成する。生成された差出力は符号
器４により符号化される。ここで行われる符号化は本発
明にとって本質的なものではないが、例えば量子化や変
換符号化のしきい値（零または微小な差異の伝送を抑圧
するため）を含むものと考えられる。予測回路３の入力
は、予測値と局部復号器６で復号化された符号化差信号
との加算値であり（このため、符号化および復号化の処
理による損失が予測ループ内に含まれる）、加算器５に
より求められる。
す。映像信号（一般にはディジタル形式）は入力端子１
から入力される。減算器２はこの入力と予測回路３から
の予測信号との差を生成する。生成された差出力は符号
器４により符号化される。ここで行われる符号化は本発
明にとって本質的なものではないが、例えば量子化や変
換符号化のしきい値（零または微小な差異の伝送を抑圧
するため）を含むものと考えられる。予測回路３の入力
は、予測値と局部復号器６で復号化された符号化差信号
との加算値であり（このため、符号化および復号化の処
理による損失が予測ループ内に含まれる）、加算器５に
より求められる。
差分符号化が基本的にフレーム間で行われ、予測回路
３は単純な１フレーム分の遅延回路により構成される。
ただし図示したように、動き推定回路７が設けられる。
この動き推定回路７は、符号化される画像のフレーム
と、予測回路３に供給された前のフレームとを比較す
る。現在のフレームの各ブロック（このブロックに画像
が分解されているとみなす）に対して、そのブロックに
最も似ている前のフレームの領域を識別する。識別され
た領域と着目するブロックとの間の位置の差異をベクト
ルで表し、このベクトルを以下「動きベクトル」という
（これは、このベクトルが、通常はテレビジョン画面に
表示された背景内での物質の移動を表すからである）。
この動きベクトルは予測回路３に供給され、前のフレー
ムの識別された領域を現在のフレームの対応するブロッ
クの位置に移動させる。これにより、予測回路３の出力
する予測値の精度が高められる。この結果、減算器２の
生成する差出力が平均的に小さくなり、符号器４による
画像信号の符号化を低ビット速度で行うことができる。
３は単純な１フレーム分の遅延回路により構成される。
ただし図示したように、動き推定回路７が設けられる。
この動き推定回路７は、符号化される画像のフレーム
と、予測回路３に供給された前のフレームとを比較す
る。現在のフレームの各ブロック（このブロックに画像
が分解されているとみなす）に対して、そのブロックに
最も似ている前のフレームの領域を識別する。識別され
た領域と着目するブロックとの間の位置の差異をベクト
ルで表し、このベクトルを以下「動きベクトル」という
（これは、このベクトルが、通常はテレビジョン画面に
表示された背景内での物質の移動を表すからである）。
この動きベクトルは予測回路３に供給され、前のフレー
ムの識別された領域を現在のフレームの対応するブロッ
クの位置に移動させる。これにより、予測回路３の出力
する予測値の精度が高められる。この結果、減算器２の
生成する差出力が平均的に小さくなり、符号器４による
画像信号の符号化を低ビット速度で行うことができる。
動き推定回路７は、典型的には、個々のブロックを前
のフレームの対応するブロックおよびそのブロック位置
から偏位した領域と比較しなければならず、処理層が非
常に大量になり、場合によっては、二つのフレームをメ
モリに蓄えて何度も読み出す必要がある。
のフレームの対応するブロックおよびそのブロック位置
から偏位した領域と比較しなければならず、処理層が非
常に大量になり、場合によっては、二つのフレームをメ
モリに蓄えて何度も読み出す必要がある。
本発明の動き検出器は、画像の一つのフレームを表現
する信号とその画像の他のフレームを表現する信号とを
入力としてそれぞれ一時的に蓄える手段と、この一時的
に蓄える手段に蓄えられた信号を読み出し、前記一つの
フレームが分割された複数のブロックのそれぞれについ
て、前記他のフレームの対応する領域およびあらかじめ
定められた二次元の調査範囲を表現する前記他のフレー
ムの位置的に偏位した複数の領域と比較する演算手段
と、前記複数のブロックのそれぞれについて、前記他の
フレームの領域のうちそのブロックに似ていると判断さ
れた領域の位置がそのブロックから偏位しているときに
その偏位を表すベクトル情報を生成する手段とを備え、
前記一時的に蓄える手段は、 （ｉ）画像の走査線方向におけるあらかじめ定められた
調査範囲に相当する周期で前記一つのフレームのひとつ
のブロックに対応する画素のグループが同時に出力され
るように、前記画像の走査線方向に互いに隣接せずに並
ぶ複数のブロックにそれぞれ対応する画素のグループを
一連のシーケンスとして各グループ毎に出力し、この一
連のシーケンスを、前記走査方向と垂直方向におけるあ
らかじめ定められた調査範囲に相当する走査線数ｐ回に
わたり繰り返す遅延・蓄積手段と、 （ii）前記ブロックと同じ大きさで分割された前記他の
フレームの一つの領域に対応する画素のグループと、そ
の領域から前記走査線方向に沿って偏位した複数の領域
のそれぞれに対応する同様の画素のグループとを一連の
シーケンスとし、この一連のシーケンスを出力した後
は、そのシーケンスが得られた複数の領域に対して走査
線方向に対して直交方向に偏位した複数の領域から得ら
れる同様のシーケンスを、前記遅延・蓄積手段によるｐ
回の繰り返しのそれぞれに対して走査線方向と直交方向
の偏位量を変えながら、順次出力する遅延手段と を含み、前記演算手段は、前記遅延・蓄積手段および前
記遅延手段のそれぞれのシーケンス毎に、前記遅延・蓄
積手段の出力する各ブロックの画素グループとそのブロ
ックに対応して前記遅延手段から出力される複数の領域
からそれぞれ得られた画素のグループとについて、その
ブロックの個々の画素と各領域の対応する画素との差の
絶対値の総和または他の単調増加偶関数の総和を求める
構成であることを特徴とする。
する信号とその画像の他のフレームを表現する信号とを
入力としてそれぞれ一時的に蓄える手段と、この一時的
に蓄える手段に蓄えられた信号を読み出し、前記一つの
フレームが分割された複数のブロックのそれぞれについ
て、前記他のフレームの対応する領域およびあらかじめ
定められた二次元の調査範囲を表現する前記他のフレー
ムの位置的に偏位した複数の領域と比較する演算手段
と、前記複数のブロックのそれぞれについて、前記他の
フレームの領域のうちそのブロックに似ていると判断さ
れた領域の位置がそのブロックから偏位しているときに
その偏位を表すベクトル情報を生成する手段とを備え、
前記一時的に蓄える手段は、 （ｉ）画像の走査線方向におけるあらかじめ定められた
調査範囲に相当する周期で前記一つのフレームのひとつ
のブロックに対応する画素のグループが同時に出力され
るように、前記画像の走査線方向に互いに隣接せずに並
ぶ複数のブロックにそれぞれ対応する画素のグループを
一連のシーケンスとして各グループ毎に出力し、この一
連のシーケンスを、前記走査方向と垂直方向におけるあ
らかじめ定められた調査範囲に相当する走査線数ｐ回に
わたり繰り返す遅延・蓄積手段と、 （ii）前記ブロックと同じ大きさで分割された前記他の
フレームの一つの領域に対応する画素のグループと、そ
の領域から前記走査線方向に沿って偏位した複数の領域
のそれぞれに対応する同様の画素のグループとを一連の
シーケンスとし、この一連のシーケンスを出力した後
は、そのシーケンスが得られた複数の領域に対して走査
線方向に対して直交方向に偏位した複数の領域から得ら
れる同様のシーケンスを、前記遅延・蓄積手段によるｐ
回の繰り返しのそれぞれに対して走査線方向と直交方向
の偏位量を変えながら、順次出力する遅延手段と を含み、前記演算手段は、前記遅延・蓄積手段および前
記遅延手段のそれぞれのシーケンス毎に、前記遅延・蓄
積手段の出力する各ブロックの画素グループとそのブロ
ックに対応して前記遅延手段から出力される複数の領域
からそれぞれ得られた画素のグループとについて、その
ブロックの個々の画素と各領域の対応する画素との差の
絶対値の総和または他の単調増加偶関数の総和を求める
構成であることを特徴とする。
走査線方向におけるあらかじめ定められた調査範囲は
その方向におけるブロックの範囲の二倍以上であり、遅
延・蓄積手段は、走査線方向におけるｑ番目のブロック
毎に相当する画素のグループを含む複数ｑ個（ｑは１以
上の整数）の異なるシーケンスを同時に生成する構成で
あり、演算手段は、それぞれのシーケンスに対する前記
加算値を生成するための複数ｑ個の回路を含むことがよ
い。
その方向におけるブロックの範囲の二倍以上であり、遅
延・蓄積手段は、走査線方向におけるｑ番目のブロック
毎に相当する画素のグループを含む複数ｑ個（ｑは１以
上の整数）の異なるシーケンスを同時に生成する構成で
あり、演算手段は、それぞれのシーケンスに対する前記
加算値を生成するための複数ｑ個の回路を含むことがよ
い。
遅延手段は、最初のシーケンスに対して走査線方向と
直交方向に偏位した領域に対応する付加的なシーケンス
を同時に得る構成であり、この付加的なシーケンスに応
答して、前記一つのフレームの個々のブロックを前記調
査範囲の延長部を表す前記他のフレームの複数の偏位し
た領域と比較する付加的な演算手段を備え、前記ベクト
ル情報を生成する手段は、前記演算手段および前記付加
的な演算手段の双方から加算値を受け取る構成であるこ
とがよい。
直交方向に偏位した領域に対応する付加的なシーケンス
を同時に得る構成であり、この付加的なシーケンスに応
答して、前記一つのフレームの個々のブロックを前記調
査範囲の延長部を表す前記他のフレームの複数の偏位し
た領域と比較する付加的な演算手段を備え、前記ベクト
ル情報を生成する手段は、前記演算手段および前記付加
的な演算手段の双方から加算値を受け取る構成であるこ
とがよい。
ベクトル情報を生成する手段は、一つのブロックにつ
いての前記演算手段の出力とそのブロックに対して似て
いると判断された前の値とを比較する手段と、他のブロ
ックに対する値を比較する間に中間段階の部分的な結果
を蓄える手段とを含むことができる。
いての前記演算手段の出力とそのブロックに対して似て
いると判断された前の値とを比較する手段と、他のブロ
ックに対する値を比較する間に中間段階の部分的な結果
を蓄える手段とを含むことができる。
ベクトル情報を生成する手段は、演算出力の出力値に
より表現される領域に対応するベクトル値を生成する手
段と、似ていると判断された最後の領域に対応するベク
トル値を選択する切替手段と、前記中間段階で蓄えられ
た部分的な結果に対応するベクトル値を蓄積する中間蓄
積手段とを含むことができる。
より表現される領域に対応するベクトル値を生成する手
段と、似ていると判断された最後の領域に対応するベク
トル値を選択する切替手段と、前記中間段階で蓄えられ
た部分的な結果に対応するベクトル値を蓄積する中間蓄
積手段とを含むことができる。
偏位していない領域については前記加算値に対してあ
らかじめ定められた割合に等しい値、その他の領域につ
いては前記加算値に等しい値を比較値とし、この比較値
がそのブロックに対する他の領域の比較値より小さいと
きにそのブロックとその領域とが似ていると判断する構
成とすることができる。
らかじめ定められた割合に等しい値、その他の領域につ
いては前記加算値に等しい値を比較値とし、この比較値
がそのブロックに対する他の領域の比較値より小さいと
きにそのブロックとその領域とが似ていると判断する構
成とすることができる。
本発明の一実施例について添付図面を参照して説明す
る。
る。
第１図は公知の映像符号器を示すブロック構成図。
第２図はテレビジョン画面を表す図であり、座標およ
び調査領域を示す図。
び調査領域を示す図。
第３図は本発明実施例の動き推定回路の一部（第５図
のP1）を表すブロック図。
のP1）を表すブロック図。
第４図は第２図における調査領域SNを示す図。
第５図は動き推定回路の全体構成を示すブロック構成
図。
図。
第６図は第５図における比較・並べ替えユニットCSO
のブロック構成図。
のブロック構成図。
ここで説明する動き推定回路は、一つのテレビジョン
画面を表す符号化された「現在」のフレームについて、
水平方向に８画素、鉛直方向に８走査線を含むブロック
に分割して処理するものとする。基本的にはインターレ
ース方式の場合にも本発明を同様に実施できるが、説明
を簡単にするため、ノン・インターレース方式の画像を
仮定する。動き推定回路は、それぞれのブロックに対し
て動きベクトルを生成する。動きベクトルは、前のフレ
ームの画像の指定された調査領域内で、着目しているブ
ロックに最も似ている８画素×８走査線の領域の位置を
示すものである。第２図は、８画素×８走査線のブロッ
クＮ（斜線で示す）を含む画面フィールドを、このブロ
ックＮに対する典型的な23画素×23走査線の調査領域を
長方形SNとともに示す。水平方向の画素および鉛直方向
の走査線を左上端の角を原点とする座標ｘ、ｙで表すと
き、左上端の座標がxN、yNで表されるブロックに対する
調査領域は、水平方向に〔xN−８〕から〔xN＋14〕、鉛
直方向に〔yN−８〕から〔yN＋14〕の領域となる。
画面を表す符号化された「現在」のフレームについて、
水平方向に８画素、鉛直方向に８走査線を含むブロック
に分割して処理するものとする。基本的にはインターレ
ース方式の場合にも本発明を同様に実施できるが、説明
を簡単にするため、ノン・インターレース方式の画像を
仮定する。動き推定回路は、それぞれのブロックに対し
て動きベクトルを生成する。動きベクトルは、前のフレ
ームの画像の指定された調査領域内で、着目しているブ
ロックに最も似ている８画素×８走査線の領域の位置を
示すものである。第２図は、８画素×８走査線のブロッ
クＮ（斜線で示す）を含む画面フィールドを、このブロ
ックＮに対する典型的な23画素×23走査線の調査領域を
長方形SNとともに示す。水平方向の画素および鉛直方向
の走査線を左上端の角を原点とする座標ｘ、ｙで表すと
き、左上端の座標がxN、yNで表されるブロックに対する
調査領域は、水平方向に〔xN−８〕から〔xN＋14〕、鉛
直方向に〔yN−８〕から〔yN＋14〕の領域となる。
動きベクトルを得るためには、着目するブロックと、
調査領域内における前のフレームの256個の８画素×８
走査線領域、すなわち左上端の画素の座標がxN＋ｕ、yN
＋ｖでｕ、ｖが−８〜＋７の領域とをそれぞれ比較して
調査する必要がある。動きベクトルはｕとｖとの値で表
され、比較結果が最も似ているものを示す。どれだけ似
ているかの試験は、従来からあるどのような方法を利用
してもよく、例えば、「現在の」ブロック内のそれぞれ
の画素と前のフレームの対応する領域との間の差の絶対
値の総和（または他の単調増加偶関数）を求める方法を
用いることができる。
調査領域内における前のフレームの256個の８画素×８
走査線領域、すなわち左上端の画素の座標がxN＋ｕ、yN
＋ｖでｕ、ｖが−８〜＋７の領域とをそれぞれ比較して
調査する必要がある。動きベクトルはｕとｖとの値で表
され、比較結果が最も似ているものを示す。どれだけ似
ているかの試験は、従来からあるどのような方法を利用
してもよく、例えば、「現在の」ブロック内のそれぞれ
の画素と前のフレームの対応する領域との間の差の絶対
値の総和（または他の単調増加偶関数）を求める方法を
用いることができる。
したがって、現在のフレームの画素値がａ（i,j）で
前のフレームの画素値がｂ（i,j）のとき、差の総和
は、 となる。
前のフレームの画素値がｂ（i,j）のとき、差の総和
は、 となる。
一般には、調査を現在の画像の各ブロックに対して順
番に行う。しかし、一つブロックに関連する調査領域が
多数のブロック（画像の端から離れたブロックの場合に
は24個の別のブロック）の調査領域と重なりあうので
（第２図において破線によりブロックＮ＋１として示し
た調査領域を参照）、フレームメモリに蓄えられた前の
フレーム情報に何度もアクセスする必要が生じる。これ
は、時間を費やすとともに、他の符号化機能に悪影響を
及ぼす。
番に行う。しかし、一つブロックに関連する調査領域が
多数のブロック（画像の端から離れたブロックの場合に
は24個の別のブロック）の調査領域と重なりあうので
（第２図において破線によりブロックＮ＋１として示し
た調査領域を参照）、フレームメモリに蓄えられた前の
フレーム情報に何度もアクセスする必要が生じる。これ
は、時間を費やすとともに、他の符号化機能に悪影響を
及ぼす。
ここで説明する動き推定回路は、 （ａ） 符号化しようとする画像の「現在の」フレーム
に対応するディジタル映像信号と、 （ｂ） 画像の前のフレームに対応するディジタル映像
信号と が実時間で入力されるものと仮定する。
に対応するディジタル映像信号と、 （ｂ） 画像の前のフレームに対応するディジタル映像
信号と が実時間で入力されるものと仮定する。
信号は、第一走査線上の連続する画素の輝度を表す８
ビットで１語のディジタル信号列（必要ならば色信号に
ついても同様に処理する）と、これに続く第二、第三お
よびその後続の走査線に対する同様の信号列とを含む。
ビットで１語のディジタル信号列（必要ならば色信号に
ついても同様に処理する）と、これに続く第二、第三お
よびその後続の走査線に対する同様の信号列とを含む。
第３図は装置の一部を示し、その動作は第４図を参照
して説明する。８画素×８走査線のブロックまたは領域
の画像内における「位置」を、その左上画素のｘ、ｙ座
標で定義する。したがって、第４図におけるブロックＮ
の位置はｘ、ｙである。第２図の装置は、ｘ、ｙの位置
の８画素×８走査線のブロックＮについて、〔ｘ＋
ｕ〕、〔ｙ＋ｖ〕の位置の８画素×８走査線の領域と比
較する。ここで、ｕは−８〜＋７であり、ｖは０〜＋７
である。すなわち、比較の対象となる領域は、その位置
が第４図に破線で示された領域のうち下側の領域S1内に
あるものである。第３図において、前のフレームは（９
画素遅延回路XDを経由して）入力端子PIから入力される
（図中のすべての信号経路は、交差する線とそれに隣接
する数字とで特に示さない限り８ビットである）。入力
されたフレームは、８個の一走査線遅延ユニットLD1〜L
D8により構成されたタップ付遅延線に供給される。この
タップ付遅延線により、画像の各走査線に対する信号が
遅延ユニットLD8から出力されるとともに、それに続く
７本の走査線に対する信号が遅延ユニットDL7、LD6…か
ら出力される。現在の画像信号は、入力端子CIを経由し
て、８個の遅延要素DS1〜DS8を含む遅延線に供給され
る。それぞれの遅延要素DS1〜DS8は一走査線分に相当す
る遅延ユニットを備え、各遅延要素DS1〜DS8の半分によ
り８走査線周期の遅延線を構成し、他の半分により循環
メモリを形成する。８走査線を一つのグループとし、そ
のグループの最後の走査線が遅延線に入力されたとき
に、各遅延要素DS1〜DS8の二つの部分の役割を反転され
る。これにより、次の８走査線が遅延線に入力されてい
るときに、既に入力された８走査線分のデータが循環メ
モリから繰り返し得られる。
して説明する。８画素×８走査線のブロックまたは領域
の画像内における「位置」を、その左上画素のｘ、ｙ座
標で定義する。したがって、第４図におけるブロックＮ
の位置はｘ、ｙである。第２図の装置は、ｘ、ｙの位置
の８画素×８走査線のブロックＮについて、〔ｘ＋
ｕ〕、〔ｙ＋ｖ〕の位置の８画素×８走査線の領域と比
較する。ここで、ｕは−８〜＋７であり、ｖは０〜＋７
である。すなわち、比較の対象となる領域は、その位置
が第４図に破線で示された領域のうち下側の領域S1内に
あるものである。第３図において、前のフレームは（９
画素遅延回路XDを経由して）入力端子PIから入力される
（図中のすべての信号経路は、交差する線とそれに隣接
する数字とで特に示さない限り８ビットである）。入力
されたフレームは、８個の一走査線遅延ユニットLD1〜L
D8により構成されたタップ付遅延線に供給される。この
タップ付遅延線により、画像の各走査線に対する信号が
遅延ユニットLD8から出力されるとともに、それに続く
７本の走査線に対する信号が遅延ユニットDL7、LD6…か
ら出力される。現在の画像信号は、入力端子CIを経由し
て、８個の遅延要素DS1〜DS8を含む遅延線に供給され
る。それぞれの遅延要素DS1〜DS8は一走査線分に相当す
る遅延ユニットを備え、各遅延要素DS1〜DS8の半分によ
り８走査線周期の遅延線を構成し、他の半分により循環
メモリを形成する。８走査線を一つのグループとし、そ
のグループの最後の走査線が遅延線に入力されたとき
に、各遅延要素DS1〜DS8の二つの部分の役割を反転され
る。これにより、次の８走査線が遅延線に入力されてい
るときに、既に入力された８走査線分のデータが循環メ
モリから繰り返し得られる。
したがって、第４図を参照すると（９画素のオフセッ
トを無視し、ｙが最初のブロックであると仮定する）、
ｙ＋７の走査線が入力されると、現在のフレームのｙ、
ｙ＋１、…ｙ＋７の走査線のデータが遅延要素DS8、DS
7、…DS1から出力され、その一方で、前のフレームの
ｙ、ｙ＋１、…ｙ＋７が遅延ユニットLD8、LD7、…LD1
から出力される。
トを無視し、ｙが最初のブロックであると仮定する）、
ｙ＋７の走査線が入力されると、現在のフレームのｙ、
ｙ＋１、…ｙ＋７の走査線のデータが遅延要素DS8、DS
7、…DS1から出力され、その一方で、前のフレームの
ｙ、ｙ＋１、…ｙ＋７が遅延ユニットLD8、LD7、…LD1
から出力される。
遅延ユニットLD8の出力と遅延要素DS8の出力とは（ど
ちらも８ビット幅）、画素速度をクロックとして、それ
ぞれ８段構成の直並列変換レジスタPS8、CS8に入力され
る。直並列変換レジスタCS8の８出力は、フレームの水
平ブロック構造に同期して16画素毎に、ラッチ回路CL8
にラッチされる。したがって、走査線ｙの画素ｘ＋７が
直並列変換レジスタCS8に入力されると、次のクロック
パルスで、ラッチ回路CL8の出力に画素ｘ〜〔ｘ＋７〕
が得られる。このとき、画素ｘ−８〜ｘ−１が、直並列
変換レジスタPS8の出力に得られる（９画素遅延回路XD
により）。
ちらも８ビット幅）、画素速度をクロックとして、それ
ぞれ８段構成の直並列変換レジスタPS8、CS8に入力され
る。直並列変換レジスタCS8の８出力は、フレームの水
平ブロック構造に同期して16画素毎に、ラッチ回路CL8
にラッチされる。したがって、走査線ｙの画素ｘ＋７が
直並列変換レジスタCS8に入力されると、次のクロック
パルスで、ラッチ回路CL8の出力に画素ｘ〜〔ｘ＋７〕
が得られる。このとき、画素ｘ−８〜ｘ−１が、直並列
変換レジスタPS8の出力に得られる（９画素遅延回路XD
により）。
直並列変換レジスタPS8およびCL8の出力は、減算器M8
1〜M88に供給され、差の絶対値の総和または他の単調増
加偶関数の総和が加算器A8により求められる。したがっ
て、上述した状況では、加算出力が、現在の画像ブロッ
クＮの第一走査線と第４図の破線で示した領域の第一走
査線との間の「差の総和」を表す。
1〜M88に供給され、差の絶対値の総和または他の単調増
加偶関数の総和が加算器A8により求められる。したがっ
て、上述した状況では、加算出力が、現在の画像ブロッ
クＮの第一走査線と第４図の破線で示した領域の第一走
査線との間の「差の総和」を表す。
遅延ユニットLD8および遅延要素DS8の出力に設けられ
た直並列変換レジスタPS8、CS8、ラッチ回路CL8、減算
器M81〜M88および加算器A8の構成は、遅延ユニットLD7
〜LD1および遅延要素DS7〜DS1のそれぞれの組み合せに
対しても同様に設けられる（第１図には図面の明確のた
め図示していない）。これらの動作は遅延ユニットLD8
および遅延要素DS8の出力に設けられたものと同等であ
るが、遅延線の上段にタップに接続されているので、処
理の対象となるのは同じ画像の後の７走査線である。加
算器A8〜A1の出力は加算器AAにより加算され、現在のブ
ロックＮと、前のフレームのうち第４図に破線で示した
８画素×８走査線の領域との間の「差の総和」が生成さ
れる。この値が上述した式のＥx,y（−8,0）である。
た直並列変換レジスタPS8、CS8、ラッチ回路CL8、減算
器M81〜M88および加算器A8の構成は、遅延ユニットLD7
〜LD1および遅延要素DS7〜DS1のそれぞれの組み合せに
対しても同様に設けられる（第１図には図面の明確のた
め図示していない）。これらの動作は遅延ユニットLD8
および遅延要素DS8の出力に設けられたものと同等であ
るが、遅延線の上段にタップに接続されているので、処
理の対象となるのは同じ画像の後の７走査線である。加
算器A8〜A1の出力は加算器AAにより加算され、現在のブ
ロックＮと、前のフレームのうち第４図に破線で示した
８画素×８走査線の領域との間の「差の総和」が生成さ
れる。この値が上述した式のＥx,y（−8,0）である。
１画素クロック周期の後には、直並列変換レジスタPS
8〜PS1が画素ｘ−８〜ｘ−１の代わりに、ｘ−７〜ｘを
蓄える。ラッチ回路CL8の出力は変化しないので、その
ときの比較結果は現在のブロックとブロック〔ｘ−
７〕、０との間のものとなり、加算器AAの出力はＥx,y
（−7,0）となる。この処理は16ブロック周期にわたり
続けられ、その結果、加算器AAはＥx,y（−8,0）、Ｅ
x,y（−7,0）、…Ｅx,y（7,0）の16個の値を生成する、
このようにして、第４図の調査領域s1に対する最初のパ
スが終了する。
8〜PS1が画素ｘ−８〜ｘ−１の代わりに、ｘ−７〜ｘを
蓄える。ラッチ回路CL8の出力は変化しないので、その
ときの比較結果は現在のブロックとブロック〔ｘ−
７〕、０との間のものとなり、加算器AAの出力はＥx,y
（−7,0）となる。この処理は16ブロック周期にわたり
続けられ、その結果、加算器AAはＥx,y（−8,0）、Ｅ
x,y（−7,0）、…Ｅx,y（7,0）の16個の値を生成する、
このようにして、第４図の調査領域s1に対する最初のパ
スが終了する。
このときまでに、現在のフレームの一つにおいて次の
ブロックＮ＋２の画素（すなわち水平座標で（ｘ＋16）
〜（ｘ＋23））が、新しく直並列変換レジスタCS8…に
蓄えられる。これらの画素はラッチ回路CL8…に入力さ
れ、これと同時に直並列変換レジスタPS8からは、新し
いブロックに対する調査点に対応して、画素（ｘ＋８）
〜（ｘ＋16）が出力される。この状態でブロックＮ＋２
に対して最初のパスを実行する。続いて、その走査線が
終了するまで、連続的に一つおきのブロックを処理す
る。
ブロックＮ＋２の画素（すなわち水平座標で（ｘ＋16）
〜（ｘ＋23））が、新しく直並列変換レジスタCS8…に
蓄えられる。これらの画素はラッチ回路CL8…に入力さ
れ、これと同時に直並列変換レジスタPS8からは、新し
いブロックに対する調査点に対応して、画素（ｘ＋８）
〜（ｘ＋16）が出力される。この状態でブロックＮ＋２
に対して最初のパスを実行する。続いて、その走査線が
終了するまで、連続的に一つおきのブロックを処理す
る。
走査線周期が終了すると、前のフレームの走査線ｙ＋
１が遅延ユニットLD8の出力に現れるが、遅延要素DS8の
出力には、その巡回動作により、現在のフレームの走査
線ｙが再び現れる。これにより、ブロックＮに対する第
二のパスを処理する。このときには、第４図の破線で示
した領域が１走査線だけ下にずれたものと比較する。こ
のようにして、８走査線周期の後に、ブロックＮと領域
S1で定義されたすべての領域との比較が完了する（同時
に、一つの行における偶数番目のすべてのブロックに対
する処理が完了する）。
１が遅延ユニットLD8の出力に現れるが、遅延要素DS8の
出力には、その巡回動作により、現在のフレームの走査
線ｙが再び現れる。これにより、ブロックＮに対する第
二のパスを処理する。このときには、第４図の破線で示
した領域が１走査線だけ下にずれたものと比較する。こ
のようにして、８走査線周期の後に、ブロックＮと領域
S1で定義されたすべての領域との比較が完了する（同時
に、一つの行における偶数番目のすべてのブロックに対
する処理が完了する）。
このとき、遅延要素DS8〜DS1にクロックが供給され、
現在のフレームの走査線ｙ＋８〜ｙ＋15がその出力に得
られる。これとほぼ同時に、前のフレームの走査線ｙ＋
８が遅延ユニットLD8の出力に現れ、次の行のブロック
を処理できるようになる。
現在のフレームの走査線ｙ＋８〜ｙ＋15がその出力に得
られる。これとほぼ同時に、前のフレームの走査線ｙ＋
８が遅延ユニットLD8の出力に現れ、次の行のブロック
を処理できるようになる。
したがって、減算器Ｍ、加算ユニットＡおよび加算器
AAが演算手段を構成し、現在のフレームの各ブロックを
前のフレームの対応する領域およびその偏位した複数の
領域と比較する。前述したブロック毎の方法とは異な
り、演算手段は、画像の特定の走査線を含むすべての比
較を連続して実行する。上述したように、これは、前の
フレーム用に合計で16走査線分だけ遅延させるための蓄
積容量が必要となる。
AAが演算手段を構成し、現在のフレームの各ブロックを
前のフレームの対応する領域およびその偏位した複数の
領域と比較する。前述したブロック毎の方法とは異な
り、演算手段は、画像の特定の走査線を含むすべての比
較を連続して実行する。上述したように、これは、前の
フレーム用に合計で16走査線分だけ遅延させるための蓄
積容量が必要となる。
しかし、ブロックＮに対する調査処理は不完全であ
る。すなわち、調査領域S2（第４図）については処理さ
れていない。また、奇数番目のブロックには注意が払わ
れていない。第５図を参照すると、第２図の構成は、
（９画素遅延回路XDを除いて）処理回路P1として表され
る。第二の処理回路P2は上側の調査領域S2を処理する回
路であり、その構成は処理回路P1と同等であるが、、前
のフレームの信号が８走査線分の遅延線（実用的には処
理回路P1の遅延ユニットLD8から取り出すことができる
が、第５図には明示的にELDとして示す）を経由して供
給され、調査領域S1より８走査線分前の調査領域S2を定
義することができる。調査領域SNがこれより小さい場合
（例えば17×17などの23×23より小さい場合）には、一
つの処理回路（適当な処理時間）で十分である。
る。すなわち、調査領域S2（第４図）については処理さ
れていない。また、奇数番目のブロックには注意が払わ
れていない。第５図を参照すると、第２図の構成は、
（９画素遅延回路XDを除いて）処理回路P1として表され
る。第二の処理回路P2は上側の調査領域S2を処理する回
路であり、その構成は処理回路P1と同等であるが、、前
のフレームの信号が８走査線分の遅延線（実用的には処
理回路P1の遅延ユニットLD8から取り出すことができる
が、第５図には明示的にELDとして示す）を経由して供
給され、調査領域S1より８走査線分前の調査領域S2を定
義することができる。調査領域SNがこれより小さい場合
（例えば17×17などの23×23より小さい場合）には、一
つの処理回路（適当な処理時間）で十分である。
偶数番目のブロックについては、処理回路P1、P2と同
等の処理回路P3、P4により処理する。処理回路P3、P4に
は、それぞれ処理回路P1、P2と同一の信号が入力され
る。ただし、処理回路P3、P4のラッチ回路CL8は、処理
回路P1、P2に供給されるクロックと８画素分だけ位相の
異なるクロックで（前と同様に16画素毎に）駆動され
る。ここでは処理回路P1〜P4が同等の回路構成をもつも
のとして説明する（これはモジュール構成をハードウェ
アで実現できるので便利である）が、必要な場合には、
処理回路内の一部の部品（例えば遅延要素DS8〜DS1）を
二以上の処理回路で共用することもできる。
等の処理回路P3、P4により処理する。処理回路P3、P4に
は、それぞれ処理回路P1、P2と同一の信号が入力され
る。ただし、処理回路P3、P4のラッチ回路CL8は、処理
回路P1、P2に供給されるクロックと８画素分だけ位相の
異なるクロックで（前と同様に16画素毎に）駆動され
る。ここでは処理回路P1〜P4が同等の回路構成をもつも
のとして説明する（これはモジュール構成をハードウェ
アで実現できるので便利である）が、必要な場合には、
処理回路内の一部の部品（例えば遅延要素DS8〜DS1）を
二以上の処理回路で共用することもできる。
次に「差の総和」の値Ｅを求める処理について説明す
る。現在のフレームの各ブロックに対して、Ｅの値が最
も小さくなる位置（u,v）を見つけることが必要であ
る。あるブロックに対するＥの値は、同じ水平の行に含
まれる他のブロックのＥ値とともに８走査線周期にわた
り分散して出力されるので、並べ替えが必要となる。偶
数ブロック、奇数ブロックのそれぞれに対する比較・並
べ替えユニットCSE、CSOを第５図に示す。この二つのユ
ニットCSE、CSOは、動きベクトル出力として、それぞれ
VOE、VOOを出力する。
る。現在のフレームの各ブロックに対して、Ｅの値が最
も小さくなる位置（u,v）を見つけることが必要であ
る。あるブロックに対するＥの値は、同じ水平の行に含
まれる他のブロックのＥ値とともに８走査線周期にわた
り分散して出力されるので、並べ替えが必要となる。偶
数ブロック、奇数ブロックのそれぞれに対する比較・並
べ替えユニットCSE、CSOを第５図に示す。この二つのユ
ニットCSE、CSOは、動きベクトル出力として、それぞれ
VOE、VOOを出力する。
第６図にユニットCSOの構成を示すが、ユニットCSEの
構成も同等である（入力のタイミングは当然に異な
る）。
構成も同等である（入力のタイミングは当然に異な
る）。
このユニットには、処理回路P1、P2の出力が供給され
る。ベクトル発生回路VGは、画素クロック（および走査
線同期パルスならびにフィールド同期パルス）に同期し
て、処理回路P1から受け取ったＥの値に対応するベクト
ル成分ｕの値（４ビット）および成分ｖの下位３ビット
を生成する。
る。ベクトル発生回路VGは、画素クロック（および走査
線同期パルスならびにフィールド同期パルス）に同期し
て、処理回路P1から受け取ったＥの値に対応するベクト
ル成分ｕの値（４ビット）および成分ｖの下位３ビット
を生成する。
処理回路P1およびP2から同期に受け取った二つのＥ値
は、常に現在の画像の同一ブロックに関するものであ
る。したがって、比較回路C1により容易に比較できる。
比較出力はデータ選択回路SEL1を制御し、受け取った値
の小さい方を出力させる。比較出力または、ベクトル発
生回路出力に付け加えられ、ベクトル成分ｖの最下位ビ
ットとなる。
は、常に現在の画像の同一ブロックに関するものであ
る。したがって、比較回路C1により容易に比較できる。
比較出力はデータ選択回路SEL1を制御し、受け取った値
の小さい方を出力させる。比較出力または、ベクトル発
生回路出力に付け加えられ、ベクトル成分ｖの最下位ビ
ットとなる。
ここまでの説明では、簡単化のため、着目するブロッ
クが画面の端から８走査線以内または８画素以内のブロ
ックであるときに生じる問題、すなわちｘ、ｙ、ｕ、ｖ
で定義された領域のあるものは走査線帰線期間またはフ
ィールド帰線期間に重なるという問題を無視した。この
問題は、そのような領域を無視することにより解決でき
る。境界検出回路BGは、 （ａ） 画像の上部では、その領域に対する結果が処理
回路P2により生成されるが、選択回路には処理回路P1か
らの出力を通過させる、 （ｂ） 画像の下部では、その両入に対する結果が処理
回路P1により生成されるが、選択回路には処理回路P2か
らの出力を通過させる、 （ｃ） 画像の側部では、その領域に対する結果を双方
の処理回路で生成するが、選択回路器の出力を最大値に
設定し、その一方で、並べ替えのときに異なる値を選択
させる ように、選択回路SEL1の動作を強制的に制御する。
クが画面の端から８走査線以内または８画素以内のブロ
ックであるときに生じる問題、すなわちｘ、ｙ、ｕ、ｖ
で定義された領域のあるものは走査線帰線期間またはフ
ィールド帰線期間に重なるという問題を無視した。この
問題は、そのような領域を無視することにより解決でき
る。境界検出回路BGは、 （ａ） 画像の上部では、その領域に対する結果が処理
回路P2により生成されるが、選択回路には処理回路P1か
らの出力を通過させる、 （ｂ） 画像の下部では、その両入に対する結果が処理
回路P1により生成されるが、選択回路には処理回路P2か
らの出力を通過させる、 （ｃ） 画像の側部では、その領域に対する結果を双方
の処理回路で生成するが、選択回路器の出力を最大値に
設定し、その一方で、並べ替えのときに異なる値を選択
させる ように、選択回路SEL1の動作を強制的に制御する。
ファーストイン・ファーストアウトメモリFIFO1は、
一つの行の各奇数ブロックについて、最少のＥ値を蓄積
する。すべての蓄積位置は、行の開始時点に最大値に設
定される。それぞれの処理回路からは、どのブロックＮ
に対しても、連続して16個のＥ値を生成する。そのうち
の最初のものを選択回路SEL1から受け取ると、比較回路
C2は、対応するブロックに対してメモリに記録された以
前の値と比較し、二つの値のどちらが小さい場合でも、
選択回路SEL2を制御してラッチ回路に入力させる。この
とき第二の選択回路SEL3は、ラッチ出力を比較回路C2
（および選択回路SEL1）に供給する。比較回路C2は、残
りの15個の値のそれぞれと、ラッチ回路L1に保持された
値とを比較する。これに続いて選択回路SEL1は、再び二
つのＥ値を比較してその小さい方を出力し、新しい値を
ラッチさせる。16個の値を比較した後、ラッチ回路の内
容が再びメモリに格納される。同様にして、選択回路SE
L4、SEL5およびラッチ回路L2は、第二のメモリFIFO2に
アクセスするために、それに以前に蓄えられたベクトル
と、（VGおよびC1から）入力されたベクトルとのいずれ
かを選択する。
一つの行の各奇数ブロックについて、最少のＥ値を蓄積
する。すべての蓄積位置は、行の開始時点に最大値に設
定される。それぞれの処理回路からは、どのブロックＮ
に対しても、連続して16個のＥ値を生成する。そのうち
の最初のものを選択回路SEL1から受け取ると、比較回路
C2は、対応するブロックに対してメモリに記録された以
前の値と比較し、二つの値のどちらが小さい場合でも、
選択回路SEL2を制御してラッチ回路に入力させる。この
とき第二の選択回路SEL3は、ラッチ出力を比較回路C2
（および選択回路SEL1）に供給する。比較回路C2は、残
りの15個の値のそれぞれと、ラッチ回路L1に保持された
値とを比較する。これに続いて選択回路SEL1は、再び二
つのＥ値を比較してその小さい方を出力し、新しい値を
ラッチさせる。16個の値を比較した後、ラッチ回路の内
容が再びメモリに格納される。同様にして、選択回路SE
L4、SEL5およびラッチ回路L2は、第二のメモリFIFO2に
アクセスするために、それに以前に蓄えられたベクトル
と、（VGおよびC1から）入力されたベクトルとのいずれ
かを選択する。
現在の行の八個のパスがすべて終了すると、メモリFI
FO1には、その行のそれぞれのブロックに対する最少の
「差の総和」の値Ｅが蓄えられ、メモリFIFO2には、対
応するベクトルｕ、ｖが蓄えられる。これらは、この後
に読み出され、次の行の処理に先立って出力VOOとして
出力される。
FO1には、その行のそれぞれのブロックに対する最少の
「差の総和」の値Ｅが蓄えられ、メモリFIFO2には、対
応するベクトルｕ、ｖが蓄えられる。これらは、この後
に読み出され、次の行の処理に先立って出力VOOとして
出力される。
ある状況では、ベクトル発生回路VGでもっと容易にベ
クトルを生成できる場合がある。それは、出力において
要求される符号化と異なる論理により符号化されたベク
トルを生成する場合であり、ベクトル・マッピング・ユ
ニットVMを用いればよい。ベクトル・マッピング・ユニ
ットVMを単純なルック・アップ・テーブルで実現でき
る。
クトルを生成できる場合がある。それは、出力において
要求される符号化と異なる論理により符号化されたベク
トルを生成する場合であり、ベクトル・マッピング・ユ
ニットVMを用いればよい。ベクトル・マッピング・ユニ
ットVMを単純なルック・アップ・テーブルで実現でき
る。
識別すべき前のフレームの領域が着目する現在のブロ
ックと少ししか異なっていないものと仮定した。しか
し、零ベクトルにバイアスを与える必要があることもあ
る。例えば、領域ｕ、ｖが、前のフレームのうちの動き
のない領域に対する値Ｅ（0,0）よりあらかじめ定めら
れた値だけ小さい差の総和の値Ｅ（ｕ、ｖ）を与えると
き、例えばＥ（0,0）の75％以下のときだけ、非零ベク
トルを出力することにする。これは、通常は処理回路P1
から受け取った値をそのまま出力し、ベクトル発生回路
VGからの信号VOが位置（0,0）を示したとき入力値を75
％の値にする回路、すなわちスケーリングユニットZVS
を用いることにより達成できる。
ックと少ししか異なっていないものと仮定した。しか
し、零ベクトルにバイアスを与える必要があることもあ
る。例えば、領域ｕ、ｖが、前のフレームのうちの動き
のない領域に対する値Ｅ（0,0）よりあらかじめ定めら
れた値だけ小さい差の総和の値Ｅ（ｕ、ｖ）を与えると
き、例えばＥ（0,0）の75％以下のときだけ、非零ベク
トルを出力することにする。これは、通常は処理回路P1
から受け取った値をそのまま出力し、ベクトル発生回路
VGからの信号VOが位置（0,0）を示したとき入力値を75
％の値にする回路、すなわちスケーリングユニットZVS
を用いることにより達成できる。
Claims (6)
- 【請求項１】画像の一つのフレームを表現する信号とそ
の画像の他のフレームを表現する信号とを入力としてそ
れぞれ一時的に蓄える手段（DS、CS、CL、LD、PS）と、 この一時的に蓄える手段に蓄えられた信号を読み出し、
前記一つのフレームが分割された複数のブロック（Ｎ）
のそれぞれについて、前記他のフレームの対応する領域
およびあらかじめ定められた二次元の調査範囲を表現す
る前記他のフレームの位置的に偏位した複数の領域と比
較する演算手段（P1およびP3のＭ、ＡおよびAA）と、 前記複数のブロックのそれぞれについて、前記他のフレ
ームの領域のうちそのブロックに似ていると判断された
領域の位置がそのブロックから偏位しているときにその
偏位を表すベクトル情報を生成する手段と を備え、 前記一時的に蓄える手段は、 （ｉ）画像の走査線方向におけるあらかじめ定められた
調査範囲に相当する周期で前記一つのフレームのひとつ
のブロックに対応する画素のグループが同時に出力され
るように、前記画像の走査線方向に互いに隣接せずに並
ぶ複数のブロックにそれぞれ対応する画素のグループを
一連のシーケンスとして各グループ毎に出力し、この一
連のシーケンスを、前記走査方向と垂直方向におけるあ
らかじめ定められた調査範囲に相当する走査線数ｐ回に
わたり繰り返す遅延・蓄積手段（DS、CS、CL）と、 （ii）前記ブロックと同じ大きさで分割された前記他の
フレームの一つの領域に対応する画素のグループと、そ
の領域から前記走査線方向に沿って偏位した複数の領域
のそれぞれに対応する同様の画素のグループとを一連の
シーケンスとし、この一連のシーケンスを出力した後
は、そのシーケンスが得られた複数の領域に対して走査
線方向に対して直交方向に偏位した複数の領域から得れ
る同様のシーケンスを、前記遅延・蓄積手段によるｐ回
の繰り返しのそれぞれに対して走査線方向と直交方向の
偏位量を変えながら、順次出力する遅延手段（LD、PS）
と を含み、 前記演算手段は、前記遅延・蓄積手段および前記遅延手
段のそれぞれのシーケンス毎に、前記遅延・蓄積手段の
出力する各ブロックの画素グループとそのブロックに対
応して前記遅延手段から出力される複数の領域からそれ
ぞれ得られた画素のグループとについて、そのブロック
の個々の画素と各領域の対応する画素との差の絶対値の
総和または他の単調増加偶関数の総和を求める構成であ
る ことを特徴とする動き検出器。 - 【請求項２】走査線方向におけるあらかじめ定められた
調査範囲はその方向におけるブロックの範囲の二倍以上
であり、 遅延・蓄積手段は、走査線方向におけるｑ番目のブロッ
ク毎に相当する画素のグループを含む複数ｑ個（ｑは１
以上の整数）の異なるシーケンスを同時に生成する構成
であり、 演算手段は、それぞれのシーケンスに対する前記加算値
を生成するための複数ｑ個の回路を含む 請求項１記載の動き検出器。 - 【請求項３】遅延手段は、最初のシーケンスに対して走
査線方向と直交方向に偏位した領域に対応する付加的な
シーケンスを同時に得る構成であり、 この付加的なシーケンスに応答して、前記一つのフレー
ムの個々のブロックを前記調査範囲の延長部（S2）を表
す前記他のフレームの複数の偏位した領域と比較する付
加的な演算手段（P2およびP4のＭ、ＡおよびAA）を備
え、 前記ベクトル情報を生成する手段（CSO、CSE）は、前記
演算手段（P1、P3内の）および前記付加的な演算手段
（P2、P4内の）の双方から加算値を受け取る構成である 請求項１または２記載の動き検出器。 - 【請求項４】ベクトル情報を生成する手段は、 一つのブロックについての前記演算手段の出力とそのブ
ロックに対して似ていると判断された前の値とを比較す
る手段（C1、C2）と、 他のブロックに対する値を比較する間に中間段階の部分
的な結果を蓄える手段（FIFO1）と を含む 請求項１ないし３のいずれかに記載の動き検出器。 - 【請求項５】ベクトル情報を生成する手段は、 演算出力の出力値により表現される領域に対応するベク
トル値を生成する手段（VG）と、 似ていると判断された最後の領域に対応するベクトル値
を選択する切替手段（SEL4、L2、SEL5）と、 前記中間段階で蓄えられた部分的な結果に対応するベク
トル値を蓄積する中間蓄積手段（FIFO2）と を含む請求項４記載の動き検出器。 - 【請求項６】偏位していない領域については前記加算値
に対してあらかじめ定められた割合に等しい値、その他
の領域については前記加算値に等しい値を比較値とし、
この比較値がそのブロックに対する他の領域の比較値よ
り小さいときにそのブロックとその領域とが似ていると
判断する構成である請求項１ないし５のいずれかに記載
の動き検出器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB878722612A GB8722612D0 (en) | 1987-09-25 | 1987-09-25 | Motion estimator |
| GB8722612 | 1987-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03502628A JPH03502628A (ja) | 1991-06-13 |
| JP3009674B2 true JP3009674B2 (ja) | 2000-02-14 |
Family
ID=10624380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63507635A Expired - Lifetime JP3009674B2 (ja) | 1987-09-25 | 1988-09-22 | 動き検出器 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US5083202A (ja) |
| EP (1) | EP0309251B1 (ja) |
| JP (1) | JP3009674B2 (ja) |
| AT (1) | ATE97534T1 (ja) |
| AU (1) | AU609536B2 (ja) |
| CA (1) | CA1318970C (ja) |
| DE (1) | DE3885695T2 (ja) |
| DK (1) | DK76990D0 (ja) |
| FI (1) | FI96563C (ja) |
| GB (2) | GB8722612D0 (ja) |
| HK (2) | HK135796A (ja) |
| IE (1) | IE61586B1 (ja) |
| WO (1) | WO1989003152A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897720A (en) * | 1988-03-14 | 1990-01-30 | Bell Communications Research, Inc. | Circuit implementation of block matching algorithm |
| GB8909498D0 (en) * | 1989-04-26 | 1989-06-14 | British Telecomm | Motion estimator |
| GB2231749B (en) * | 1989-04-27 | 1993-09-29 | Sony Corp | Motion dependent video signal processing |
| GB2231750B (en) * | 1989-04-27 | 1993-09-29 | Sony Corp | Motion dependent video signal processing |
| GB2231226B (en) * | 1989-04-27 | 1993-09-22 | Sony Corp | Motion dependent video signal processing |
| US4963961A (en) * | 1989-06-16 | 1990-10-16 | Burle Technologies, Inc. | Vertical motion detector |
| CA2092076A1 (en) * | 1990-09-20 | 1992-03-21 | Graham Alexander Thomas | Video image processing |
| US5210605A (en) * | 1991-06-11 | 1993-05-11 | Trustees Of Princeton University | Method and apparatus for determining motion vectors for image sequences |
| US6965644B2 (en) * | 1992-02-19 | 2005-11-15 | 8×8, Inc. | Programmable architecture and methods for motion estimation |
| US5461423A (en) * | 1992-05-29 | 1995-10-24 | Sony Corporation | Apparatus for generating a motion vector with half-pixel precision for use in compressing a digital motion picture signal |
| US5430886A (en) * | 1992-06-15 | 1995-07-04 | Furtek; Frederick C. | Method and apparatus for motion estimation |
| US5412435A (en) * | 1992-07-03 | 1995-05-02 | Kokusai Denshin Denwa Kabushiki Kaisha | Interlaced video signal motion compensation prediction system |
| DE4322343C2 (de) * | 1992-07-06 | 1996-10-02 | Mitsubishi Electric Corp | Mittel zum Erfassen eines Bewegungsvektors und Verfahren zum Bestimmen eines Bewegungsvektors |
| KR0160618B1 (ko) * | 1992-10-27 | 1999-01-15 | 윤종용 | 실시간 움직임 추정장치 및 그 방법 |
| US5471248A (en) * | 1992-11-13 | 1995-11-28 | National Semiconductor Corporation | System for tile coding of moving images |
| JP2636674B2 (ja) * | 1993-05-25 | 1997-07-30 | 日本電気株式会社 | 動画像の動きベクトル検出装置 |
| GB9315775D0 (en) * | 1993-07-30 | 1993-09-15 | British Telecomm | Processing image data |
| US5396284A (en) * | 1993-08-20 | 1995-03-07 | Burle Technologies, Inc. | Motion detection system |
| US5398068A (en) * | 1993-09-02 | 1995-03-14 | Trustees Of Princeton University | Method and apparatus for determining motion vectors for image sequences |
| JPH07115646A (ja) * | 1993-10-20 | 1995-05-02 | Sony Corp | 画像処理装置 |
| FR2719398B1 (fr) * | 1994-04-27 | 1996-07-19 | Sgs Thomson Microelectronics | Dispositif et procédé d'adressage d'une mémoire cache d'un circuit de compression d'images mobiles. |
| US5537155A (en) * | 1994-04-29 | 1996-07-16 | Motorola, Inc. | Method for estimating motion in a video sequence |
| GB2327827B (en) * | 1996-11-29 | 1999-06-30 | Sony Corp | Image processing apparatus |
| US6058142A (en) * | 1996-11-29 | 2000-05-02 | Sony Corporation | Image processing apparatus |
| JP4294743B2 (ja) | 1996-12-13 | 2009-07-15 | 富士通株式会社 | 動きベクトル探索装置および動画像符号化装置 |
| GB2360897A (en) * | 2000-03-31 | 2001-10-03 | Sony Uk Ltd | Video motion detection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075184A (ja) * | 1983-09-30 | 1985-04-27 | Nec Corp | 動画像信号の符号化方式とその装置 |
| US4670851A (en) * | 1984-01-09 | 1987-06-02 | Mitsubishi Denki Kabushiki Kaisha | Vector quantizer |
| JP2512894B2 (ja) * | 1985-11-05 | 1996-07-03 | ソニー株式会社 | 高能率符号化／復号装置 |
| DE3721074A1 (de) * | 1986-12-24 | 1988-07-07 | Licentia Gmbh | Schaltungsanordnung zur verschiebungsvektorsuche in der digitalen bildanalyse |
| EP0624035A1 (en) * | 1987-04-28 | 1994-11-09 | Mitsubishi Denki Kabushiki Kaisha | Image coding and decoding system |
| US4897720A (en) * | 1988-03-14 | 1990-01-30 | Bell Communications Research, Inc. | Circuit implementation of block matching algorithm |
-
1987
- 1987-09-25 GB GB878722612A patent/GB8722612D0/en active Pending
-
1988
- 1988-09-22 WO PCT/GB1988/000781 patent/WO1989003152A1/en active IP Right Grant
- 1988-09-22 CA CA000578199A patent/CA1318970C/en not_active Expired - Lifetime
- 1988-09-22 US US07/469,494 patent/US5083202A/en not_active Expired - Lifetime
- 1988-09-22 EP EP88308819A patent/EP0309251B1/en not_active Expired - Lifetime
- 1988-09-22 JP JP63507635A patent/JP3009674B2/ja not_active Expired - Lifetime
- 1988-09-22 AU AU24843/88A patent/AU609536B2/en not_active Ceased
- 1988-09-22 AT AT88308819T patent/ATE97534T1/de not_active IP Right Cessation
- 1988-09-22 DE DE3885695T patent/DE3885695T2/de not_active Expired - Lifetime
- 1988-09-23 IE IE288688A patent/IE61586B1/en not_active IP Right Cessation
-
1990
- 1990-03-22 GB GB9006474A patent/GB2229603B/en not_active Expired - Lifetime
- 1990-03-23 DK DK076990A patent/DK76990D0/da not_active Application Discontinuation
- 1990-03-23 FI FI901458A patent/FI96563C/fi not_active IP Right Cessation
-
1996
- 1996-07-25 HK HK135796A patent/HK135796A/xx not_active IP Right Cessation
- 1996-08-15 HK HK154596A patent/HK154596A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK135796A (en) | 1996-08-02 |
| GB2229603B (en) | 1991-08-14 |
| US5083202A (en) | 1992-01-21 |
| DK76990D0 (da) | 1990-03-23 |
| IE61586B1 (en) | 1994-11-16 |
| HK154596A (en) | 1996-08-23 |
| AU609536B2 (en) | 1991-05-02 |
| FI96563B (fi) | 1996-03-29 |
| DE3885695T2 (de) | 1994-06-23 |
| DE3885695D1 (de) | 1993-12-23 |
| FI96563C (fi) | 1996-07-10 |
| JPH03502628A (ja) | 1991-06-13 |
| AU2484388A (en) | 1989-04-18 |
| GB9006474D0 (en) | 1990-07-18 |
| EP0309251A1 (en) | 1989-03-29 |
| EP0309251B1 (en) | 1993-11-18 |
| GB2229603A (en) | 1990-09-26 |
| GB8722612D0 (en) | 1987-11-04 |
| CA1318970C (en) | 1993-06-08 |
| WO1989003152A1 (en) | 1989-04-06 |
| ATE97534T1 (de) | 1993-12-15 |
| FI901458A0 (fi) | 1990-03-23 |
| IE882886L (en) | 1989-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009674B2 (ja) | 動き検出器 | |
| KR100203913B1 (ko) | 모션 벡터 생성기 | |
| JPH10327415A (ja) | 動きベクトル検出装置 | |
| US6516031B1 (en) | Motion vector detecting device | |
| EP1472881B1 (en) | Unit for and method of estimating a current motion vector | |
| JPH06237441A (ja) | 映像信号多分岐回帰処理装置 | |
| JP3698501B2 (ja) | 動きベクトル検出装置 | |
| JP2866324B2 (ja) | 動きベクトル探索装置 | |
| JP2963369B2 (ja) | 動きベクトル探索装置 | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JP2868457B2 (ja) | 動きベクトル探索装置 | |
| JP3004685B2 (ja) | 動きベクトル検出回路 | |
| JP2868441B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2866325B2 (ja) | 動きベクトル探索装置 | |
| KR100205146B1 (ko) | 디지탈 비데오 인코더 시스템에서 움직임 예측 방법 | |
| JP2931783B2 (ja) | 動きベクトル探索装置 | |
| JP2868444B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2866326B2 (ja) | 動きベクトル探索装置 | |
| JP3585628B2 (ja) | 動きベクトル検出装置 | |
| JP2983170B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JPH06178289A (ja) | 動きベクトル検出回路 | |
| JPH08265763A (ja) | 動きベクトル検出方法及びその装置 | |
| JP2000308057A (ja) | 変換符号化装置及び変換符号化方法 | |
| IE901502A1 (en) | Motion estimator | |
| JPH07107485A (ja) | 動ベクトル検出方法 |