JP2868444B2 - 動きベクトル探索方法および探索装置 - Google Patents
動きベクトル探索方法および探索装置Info
- Publication number
- JP2868444B2 JP2868444B2 JP26811295A JP26811295A JP2868444B2 JP 2868444 B2 JP2868444 B2 JP 2868444B2 JP 26811295 A JP26811295 A JP 26811295A JP 26811295 A JP26811295 A JP 26811295A JP 2868444 B2 JP2868444 B2 JP 2868444B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- field
- block
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル動画像
の情報圧縮に適用される動きベクトル探索装置に係り、
特に、現画像の一部を構成する現符号化ブロックの画素
データと前符号化画像上のサーチウィンドウ内の複数の
候補ブロックの画素データとに基づいて算出されたそれ
ぞれのディストーションによって動きベクトルを探索す
る動きベクトル探索装置に関する。
の情報圧縮に適用される動きベクトル探索装置に係り、
特に、現画像の一部を構成する現符号化ブロックの画素
データと前符号化画像上のサーチウィンドウ内の複数の
候補ブロックの画素データとに基づいて算出されたそれ
ぞれのディストーションによって動きベクトルを探索す
る動きベクトル探索装置に関する。
【０００２】
【従来の技術】文字、図形、音声、映像などの異なる情
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。
【０００３】各種のメディアの情報量には大きな差があ
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。
【０００４】動画像情報の圧縮方式の一つとして、動画
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表わす。以
下、単純フレーム間予測符号化方式および動き補償フレ
ーム間予測符号化方式について説明する。
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表わす。以
下、単純フレーム間予測符号化方式および動き補償フレ
ーム間予測符号化方式について説明する。
【０００５】図６６は単純フレーム間予測符号化方式を
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像１００の各画素デー
タと前符号化画像２００の各画素データとの差分値を算
出し、この差分値を適当な閾値と比較して、有意画素デ
ータと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像２００から現画像１００を予測する際に省略する
ことのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像２００から現画像１００を予測する際に削減すること
が可能なデータである。
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像１００の各画素デー
タと前符号化画像２００の各画素データとの差分値を算
出し、この差分値を適当な閾値と比較して、有意画素デ
ータと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像２００から現画像１００を予測する際に省略する
ことのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像２００から現画像１００を予測する際に削減すること
が可能なデータである。
【０００６】なお、前符号化画像２００は、現画像１０
０よりも過去の画像であっても、未来の画像であっても
よいが、現画像１００よりも時間的に先に符号化される
画像である。例えば、図６６に示すように、前符号化画
像２００における人物像１０が現画像１００において右
方向に移動してる場合、有意画素データを示す領域は、
２つの有意画素領域２０および２１によって示される。
有意画素領域２０に位置的に対応する現画像１００上の
画素データは、この画素データと有意画素領域２０との
差分値および有意画素領域２０によって表わすことがで
き、有意画素領域２１に位置的に対応する現画像１００
上の画素データは、この画素データと有意画素領域２１
との差分値および有意画素領域２１によって表わすこと
ができる。残りの非有意画素領域は、この非有意画素領
域と位置的に対応する前符号化画像２００の画素データ
そのものによって表わすことができる。
０よりも過去の画像であっても、未来の画像であっても
よいが、現画像１００よりも時間的に先に符号化される
画像である。例えば、図６６に示すように、前符号化画
像２００における人物像１０が現画像１００において右
方向に移動してる場合、有意画素データを示す領域は、
２つの有意画素領域２０および２１によって示される。
有意画素領域２０に位置的に対応する現画像１００上の
画素データは、この画素データと有意画素領域２０との
差分値および有意画素領域２０によって表わすことがで
き、有意画素領域２１に位置的に対応する現画像１００
上の画素データは、この画素データと有意画素領域２１
との差分値および有意画素領域２１によって表わすこと
ができる。残りの非有意画素領域は、この非有意画素領
域と位置的に対応する前符号化画像２００の画素データ
そのものによって表わすことができる。
【０００７】単純フレーム間予測符号化方式では、有意
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素数を少なくして圧縮効率をさらに向上することも
できるが、閾値を高くしすぎると、画像の動きがぎくし
ゃくして不自然になったり、動くべき画像の一部が残像
として現れたりするため、画像品質が著しく劣化すると
いった不具合が発生する。
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素数を少なくして圧縮効率をさらに向上することも
できるが、閾値を高くしすぎると、画像の動きがぎくし
ゃくして不自然になったり、動くべき画像の一部が残像
として現れたりするため、画像品質が著しく劣化すると
いった不具合が発生する。
【０００８】このように、単純フレーム間予測符号化方
式では、現画像１００を前符号化画像２００の同一位置
の画素データに基づいて予測するので、現画像１００と
前符号化画像２００との間の画像上の変化が小さいとき
には高い圧縮効率を実現することができるが、図６６に
示されるように、画像の一部が画像上で大幅に移動する
ような場合には、単純フレーム間予測符号化方式よりも
次に説明する動き補償フレーム間予測符号化方式を用い
た方が圧縮効率は高くなる。
式では、現画像１００を前符号化画像２００の同一位置
の画素データに基づいて予測するので、現画像１００と
前符号化画像２００との間の画像上の変化が小さいとき
には高い圧縮効率を実現することができるが、図６６に
示されるように、画像の一部が画像上で大幅に移動する
ような場合には、単純フレーム間予測符号化方式よりも
次に説明する動き補償フレーム間予測符号化方式を用い
た方が圧縮効率は高くなる。
【０００９】動き補償フレーム間予測符号化方式では、
図６７に示されるように、人物像１０が移動した場合、
図６７に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表わし、この動きベクトルＭＶと前符号化画像２００の
人物像１０を形成する画素データとによって、現画像１
００上の人物像１０を予測する。この場合、有意画素領
域は領域２０のみになる。したがって、動き補償フレー
ム間予測符号化方式のほうが、有意画素数を大幅に少な
くすることができるので、画像情報の圧縮効率を大幅に
向上することができる。
図６７に示されるように、人物像１０が移動した場合、
図６７に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表わし、この動きベクトルＭＶと前符号化画像２００の
人物像１０を形成する画素データとによって、現画像１
００上の人物像１０を予測する。この場合、有意画素領
域は領域２０のみになる。したがって、動き補償フレー
ム間予測符号化方式のほうが、有意画素数を大幅に少な
くすることができるので、画像情報の圧縮効率を大幅に
向上することができる。
【００１０】ところで、国際標準方式であるＩＴＵ−Ｔ
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図６８に示すよ
うに、現画像１０１を複数のブロックに分割し、その一
つのブロック（以下、現符号化ブロックと呼ぶ）１７０
に類似した同一サイズの複数のブロック３７０（以下、
候補ブロックと呼ぶ）を含むサーチウィンドウ２７０を
前符号化画像２０１上で特定し、サーチウインド２７０
内に含まれる複数の候補ブロック３７０と現符号化ブロ
ック１７０とのディストーションを算出する。
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図６８に示すよ
うに、現画像１０１を複数のブロックに分割し、その一
つのブロック（以下、現符号化ブロックと呼ぶ）１７０
に類似した同一サイズの複数のブロック３７０（以下、
候補ブロックと呼ぶ）を含むサーチウィンドウ２７０を
前符号化画像２０１上で特定し、サーチウインド２７０
内に含まれる複数の候補ブロック３７０と現符号化ブロ
ック１７０とのディストーションを算出する。
【００１１】ここで、ディストーションとは、各候補ブ
ロック３７０と現符号化ブロック１７０との類似性を表
わすものであり、各候補ブロック内の位置的に対応する
画素データの差分値をそれぞれ求め、これらの差分値が
相殺されないように絶対値演算または二乗演算等によっ
て正数データに変換して累積した値で示される。次に、
算出されたディストーションの中から最小の値をもつデ
ィストーションを特定し、この最小ディストーションを
有する候補ブロック３７０と現符号化ブロック１７０に
基づいて動きベクトルＭＶが算出される。
ロック３７０と現符号化ブロック１７０との類似性を表
わすものであり、各候補ブロック内の位置的に対応する
画素データの差分値をそれぞれ求め、これらの差分値が
相殺されないように絶対値演算または二乗演算等によっ
て正数データに変換して累積した値で示される。次に、
算出されたディストーションの中から最小の値をもつデ
ィストーションを特定し、この最小ディストーションを
有する候補ブロック３７０と現符号化ブロック１７０に
基づいて動きベクトルＭＶが算出される。
【００１２】さらに、現符号化ブロック１７０、サーチ
ウィンドウ２７０、候補ブロック３７０の関係について
説明する。図６９（ｂ）に示すように、現符号化ブロッ
ク１７０がＮ行Ｍ列の画素から構成され、図６９（ａ）
に示すように、サーチウィンドウ２７０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック１７０に
類似した候補ブロック３７０は、サーチウィンドウ２７
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。
ウィンドウ２７０、候補ブロック３７０の関係について
説明する。図６９（ｂ）に示すように、現符号化ブロッ
ク１７０がＮ行Ｍ列の画素から構成され、図６９（ａ）
に示すように、サーチウィンドウ２７０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック１７０に
類似した候補ブロック３７０は、サーチウィンドウ２７
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。
【００１３】また、現符号化ブロック１７０の左上角の
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ２７０内でこの画素データａ（０，０）に位置
的に対応する各候補ブロック３７０の画素の取り得る範
囲は、図６９（ａ）の斜線領域で示される。現符号化ブ
ロック１７０内の画素データと各候補ブロック３７０内
の画素データとの位置的な対応関係を図７０に示す。図
７０に示すように、現符号化ブロック１７０内の画素デ
ータａ（ｍ，ｎ）に位置的に対応する各候補ブロック３
７０内の画素データは、サーチウィンドウ２７０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表わされる。ここで、
ｈおよびｌはサーチウィンドウ２７０内の各候補ブロッ
ク３７０を特定する値であり、サーチウィンドウ２７０
内の画素データｂ（ｌ，ｈ）は候補ブロック３７０の左
上角の画素データであり、現符号化ブロック１７０の左
上角の画素データａ（０，０）に位置的に対応する。
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ２７０内でこの画素データａ（０，０）に位置
的に対応する各候補ブロック３７０の画素の取り得る範
囲は、図６９（ａ）の斜線領域で示される。現符号化ブ
ロック１７０内の画素データと各候補ブロック３７０内
の画素データとの位置的な対応関係を図７０に示す。図
７０に示すように、現符号化ブロック１７０内の画素デ
ータａ（ｍ，ｎ）に位置的に対応する各候補ブロック３
７０内の画素データは、サーチウィンドウ２７０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表わされる。ここで、
ｈおよびｌはサーチウィンドウ２７０内の各候補ブロッ
ク３７０を特定する値であり、サーチウィンドウ２７０
内の画素データｂ（ｌ，ｈ）は候補ブロック３７０の左
上角の画素データであり、現符号化ブロック１７０の左
上角の画素データａ（０，０）に位置的に対応する。
【００１４】図６９および図７０に示された現符号化ブ
ロック１７０、サーチウィンドウ２７０および複数の候
補ブロック３７０において、現符号化ブロック１７０と
各候補ブロック３７０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表わされ
る。
ロック１７０、サーチウィンドウ２７０および複数の候
補ブロック３７０において、現符号化ブロック１７０と
各候補ブロック３７０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表わされ
る。
【００１５】
【数１】
【００１６】ここで、‖‖はディストーションを演算す
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表わされ、現符号化ブロック１７０の画素データおよ
び位置的に対応する各候補ブロック３７０の画素データ
の差分値である局所ディストーションを示している。ノ
ルム演算は、一般に、絶対値演算および二乗演算が用い
られるが、計算の複雑さと効率の点で絶対値演算が最も
頻繁に用いられる。
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表わされ、現符号化ブロック１７０の画素データおよ
び位置的に対応する各候補ブロック３７０の画素データ
の差分値である局所ディストーションを示している。ノ
ルム演算は、一般に、絶対値演算および二乗演算が用い
られるが、計算の複雑さと効率の点で絶対値演算が最も
頻繁に用いられる。
【００１７】なお、動き補償フレーム間予測方式におい
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。
【００１８】この全点探索法を用いて動きベクトルを求
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表わ
すデータ信号を処理するための方法および回路が知られ
ている。この方法および回路においては、演算時間を短
縮するため、候補ブロックの数だけプロセッサエレメン
トを配置して、プロセッサエレメントに供給されたサー
チエリアのデータを全体として上方向、下方向および左
方向に切り換えてスキャニングを行うことでディストー
ションを求めている。
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表わ
すデータ信号を処理するための方法および回路が知られ
ている。この方法および回路においては、演算時間を短
縮するため、候補ブロックの数だけプロセッサエレメン
トを配置して、プロセッサエレメントに供給されたサー
チエリアのデータを全体として上方向、下方向および左
方向に切り換えてスキャニングを行うことでディストー
ションを求めている。
【００１９】すなわち、図７１および図７２に示すよう
に、ｌおよびｈを ｌ＝０，１，２ ｈ＝０，１，２ で表わすとすると、まず、各プロセッサエレメントにサ
ーチウィンドウの画素データが入力されるとともに、現
符号化ブロックの画素データａ（０，０）が入力された
サイクル０では、各プロセッサエレメントでは、局所デ
ィストーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。
に、ｌおよびｈを ｌ＝０，１，２ ｈ＝０，１，２ で表わすとすると、まず、各プロセッサエレメントにサ
ーチウィンドウの画素データが入力されるとともに、現
符号化ブロックの画素データａ（０，０）が入力された
サイクル０では、各プロセッサエレメントでは、局所デ
ィストーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。
【００２０】次のサイクル１では、サーチウィンドウの
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。
【００２１】次いで、サイクル２では、サーチウィンド
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。
【００２２】次いで、サイクル３では、サーチウィンド
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として配置したプロセッサエ
レメントと同数の９個の候補ブロックに対応する各候補
ブロックと現符号化ブロックとのディストーションが計
算される。
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として配置したプロセッサエ
レメントと同数の９個の候補ブロックに対応する各候補
ブロックと現符号化ブロックとのディストーションが計
算される。
【００２３】次いで、この９個のディストーションの中
から検出された最小ディストーションに基づいて動きベ
クトルが求められる。一般に、動きベクトルを探索する
処理は、ディストーションの演算と画像メモリへのアク
セスが大部分を占め、膨大な処理を行うために高速のＬ
ＳＩが要求される。これに対し、上記動きベクトル探索
装置は、ＬＳＩチップ内に複数のプロセッサエレメント
を配置して、並列動作を行うことにより動きベクトル探
索処理の高速化を実現している。
から検出された最小ディストーションに基づいて動きベ
クトルが求められる。一般に、動きベクトルを探索する
処理は、ディストーションの演算と画像メモリへのアク
セスが大部分を占め、膨大な処理を行うために高速のＬ
ＳＩが要求される。これに対し、上記動きベクトル探索
装置は、ＬＳＩチップ内に複数のプロセッサエレメント
を配置して、並列動作を行うことにより動きベクトル探
索処理の高速化を実現している。
【００２４】また、国際標準ＩＴＵ−ＴのＨ．２６１お
よびＩＳＯ／ＩＥＣ１１１７２−２では、順次走査方式
の画像の符号化のみを取り扱っていたのに対して、国際
標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８１８−２で
は、さらに、インタレース走査方式の画像の符号化も取
扱っている。インタレース走査方式は、単純に順次１ラ
イン毎に垂直走査を行う順次走査方式に対して、所定の
走査ライン毎に飛び越して垂直走査を行い、飛び越した
走査ラインの本数に対応した走査回数によってフレーム
を構成するものである。例えば、２：１インタレース走
査方式は、１枚のフレームを奇数走査ラインからなるフ
ィールドと偶数走査ラインからなるフィールドとの２枚
のフィールドで構成し、まず一方のフィールドの走査を
行なってから他方のフィールドの走査を行うものであ
る。このインタレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。
よびＩＳＯ／ＩＥＣ１１１７２−２では、順次走査方式
の画像の符号化のみを取り扱っていたのに対して、国際
標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８１８−２で
は、さらに、インタレース走査方式の画像の符号化も取
扱っている。インタレース走査方式は、単純に順次１ラ
イン毎に垂直走査を行う順次走査方式に対して、所定の
走査ライン毎に飛び越して垂直走査を行い、飛び越した
走査ラインの本数に対応した走査回数によってフレーム
を構成するものである。例えば、２：１インタレース走
査方式は、１枚のフレームを奇数走査ラインからなるフ
ィールドと偶数走査ラインからなるフィールドとの２枚
のフィールドで構成し、まず一方のフィールドの走査を
行なってから他方のフィールドの走査を行うものであ
る。このインタレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。
【００２５】インタレース走査方式の画像には、フレー
ムを符号化の単位とするフレーム構造とフィールドを符
号化の単位とするフィールド構造との両方が提供され、
さらに、予測方式には、フレーム予測方式とフィールド
予測方式とがある。ただし、フィールド構造の場合に
は、フレーム予測方式は使えない。以下、フレーム構造
におけるそれぞれの予測方式の例を説明する。
ムを符号化の単位とするフレーム構造とフィールドを符
号化の単位とするフィールド構造との両方が提供され、
さらに、予測方式には、フレーム予測方式とフィールド
予測方式とがある。ただし、フィールド構造の場合に
は、フレーム予測方式は使えない。以下、フレーム構造
におけるそれぞれの予測方式の例を説明する。
【００２６】ここで、図７３に示すように、現画像フレ
ーム６００が奇数走査ラインからなる第１フィールド６
０１および偶数走査ラインからなる第２フィールド６０
２から構成され、前符号化フレーム７００が奇数走査ラ
インからなる第１フィールド７０１および偶数走査ライ
ンからなる第２フィールド７０２から構成され、前符号
化画像フレーム７００から現画像フレーム６００を予測
するとする。また、図９６に示すように、斜線で示され
た人物像１１が画面の左下から右上の方向に移動してい
るとする。
ーム６００が奇数走査ラインからなる第１フィールド６
０１および偶数走査ラインからなる第２フィールド６０
２から構成され、前符号化フレーム７００が奇数走査ラ
インからなる第１フィールド７０１および偶数走査ライ
ンからなる第２フィールド７０２から構成され、前符号
化画像フレーム７００から現画像フレーム６００を予測
するとする。また、図９６に示すように、斜線で示され
た人物像１１が画面の左下から右上の方向に移動してい
るとする。
【００２７】フレーム構造におけるフィールド予測方式
は、前符号化画像フレーム７００の第１フィールド７０
１または第２フィールド７０２から現画像フレーム６０
０の第１フィールド６０１を動きベクトルＭＶ１によっ
て予測し、前符号化画像フレーム７００の第１フィール
ド７０１または第２フィールド７０２から現画像フレー
ム６００の第２フィールド６０２を動きベクトルＭＶ２
によって予測し、この予測された２つのフィールドを合
成することによって現画像フレーム６００を予測する。
は、前符号化画像フレーム７００の第１フィールド７０
１または第２フィールド７０２から現画像フレーム６０
０の第１フィールド６０１を動きベクトルＭＶ１によっ
て予測し、前符号化画像フレーム７００の第１フィール
ド７０１または第２フィールド７０２から現画像フレー
ム６００の第２フィールド６０２を動きベクトルＭＶ２
によって予測し、この予測された２つのフィールドを合
成することによって現画像フレーム６００を予測する。
【００２８】フレーム構造におけるフレーム予測方式
は、前符号化画像フレーム７００から現画像フレーム６
００を動きベクトルＭＶによって予測する。結局、フレ
ーム構造では、フィールド予測方式による２本の動きベ
クトルＭＶ１，ＭＶ２とフレーム予測方式による１本の
動きベクトルＭＶが求められる。すなわち、図７４に示
すように、現画像を時間ｎ、前符号化画像を時間（ｎ−
１）とし、現画像および前符号化画像の奇数走査ライン
の各画素を白丸で表し、現画像および前符号化画像の偶
数走査ラインの各画素を黒丸で表し、垂直８画素の現画
像フレームブロック８００が垂直４画素の現画像第１フ
ィールドブロック８０１と垂直４画素の現画像第２フィ
ールドブロック８０２からなるとすると、動きベクトル
ＭＶ１は、現画像第１フィールドブロック８０１を現符
号化ブロックとし、この現画像第１フィールドブロック
８０１の画素データと前符号化画像の第１フィールドま
たは第２フィールドの複数の第１フィールド候補ブロッ
ク９０１の画素データに基づいて求められ、動きベクト
ルＭＶ２は、現画像第２フィールドブロック８０２を現
符号化ブロックとし、この現画像第２フィールドブロッ
ク８０２の画素データと前符号化画像の第１フィールド
または第２フィールドの複数の第２フィールド候補ブロ
ック９０２の画素データに基づいて求められ、動きベク
トルＭＶは、現画像フレームブロック８００を現符号化
ブロックとし、現画像フレームブロック８００の画素デ
ータと前符号化画像の複数のフレーム候補ブロック９０
０の画素データに基づいて求められる。
は、前符号化画像フレーム７００から現画像フレーム６
００を動きベクトルＭＶによって予測する。結局、フレ
ーム構造では、フィールド予測方式による２本の動きベ
クトルＭＶ１，ＭＶ２とフレーム予測方式による１本の
動きベクトルＭＶが求められる。すなわち、図７４に示
すように、現画像を時間ｎ、前符号化画像を時間（ｎ−
１）とし、現画像および前符号化画像の奇数走査ライン
の各画素を白丸で表し、現画像および前符号化画像の偶
数走査ラインの各画素を黒丸で表し、垂直８画素の現画
像フレームブロック８００が垂直４画素の現画像第１フ
ィールドブロック８０１と垂直４画素の現画像第２フィ
ールドブロック８０２からなるとすると、動きベクトル
ＭＶ１は、現画像第１フィールドブロック８０１を現符
号化ブロックとし、この現画像第１フィールドブロック
８０１の画素データと前符号化画像の第１フィールドま
たは第２フィールドの複数の第１フィールド候補ブロッ
ク９０１の画素データに基づいて求められ、動きベクト
ルＭＶ２は、現画像第２フィールドブロック８０２を現
符号化ブロックとし、この現画像第２フィールドブロッ
ク８０２の画素データと前符号化画像の第１フィールド
または第２フィールドの複数の第２フィールド候補ブロ
ック９０２の画素データに基づいて求められ、動きベク
トルＭＶは、現画像フレームブロック８００を現符号化
ブロックとし、現画像フレームブロック８００の画素デ
ータと前符号化画像の複数のフレーム候補ブロック９０
０の画素データに基づいて求められる。
【００２９】さらに、動きベクトルを求める方法は、現
画像フレームブロック８００内の現画像第１フィールド
ブロック８０１および第２フィールドブロック８０２に
対して、前符号化画像上の候補ブロックの取り方によっ
て同一パリティーフェーズおよび異パリティーフェーズ
に分けられる。図７５に示すように、現画像を時間ｎ、
前符号化画像を時間（ｎ−１）とし、現画像および前符
号化画像の奇数走査ラインの各画素を白丸で表し、現画
像および前符号化画像の偶数走査ラインの各画素を黒丸
で表し、垂直８画素の現画像フレームブロック８１０が
垂直４画素の現画像第１フィールドブロック８１１と垂
直４画素の第２フィールドブロック８１２からなるとす
ると、同一パリティーフェーズは、現画像第１フィール
ドブロック８１１の画素データと前符号化画像の第１フ
ィールドの複数の候補ブロック９１１の画素データに基
づいて動きベクトルＭＶ１１を求めるとともに、現画像
第２フィールドブロック８１２の画素データと前符号化
画像の第２フィールドの複数の候補ブロック９１２の画
素データに基づいて動きベクトルＭＶ２１を求め、現画
像フレームブロック８１０の画素データと第１フィール
ド候補ブロック９１１および第２フィールド候補ブロッ
ク９１２を含む複数のフレーム候補ブロック９１０の画
素データに基づいて動きベクトルを求めるものである。
画像フレームブロック８００内の現画像第１フィールド
ブロック８０１および第２フィールドブロック８０２に
対して、前符号化画像上の候補ブロックの取り方によっ
て同一パリティーフェーズおよび異パリティーフェーズ
に分けられる。図７５に示すように、現画像を時間ｎ、
前符号化画像を時間（ｎ−１）とし、現画像および前符
号化画像の奇数走査ラインの各画素を白丸で表し、現画
像および前符号化画像の偶数走査ラインの各画素を黒丸
で表し、垂直８画素の現画像フレームブロック８１０が
垂直４画素の現画像第１フィールドブロック８１１と垂
直４画素の第２フィールドブロック８１２からなるとす
ると、同一パリティーフェーズは、現画像第１フィール
ドブロック８１１の画素データと前符号化画像の第１フ
ィールドの複数の候補ブロック９１１の画素データに基
づいて動きベクトルＭＶ１１を求めるとともに、現画像
第２フィールドブロック８１２の画素データと前符号化
画像の第２フィールドの複数の候補ブロック９１２の画
素データに基づいて動きベクトルＭＶ２１を求め、現画
像フレームブロック８１０の画素データと第１フィール
ド候補ブロック９１１および第２フィールド候補ブロッ
ク９１２を含む複数のフレーム候補ブロック９１０の画
素データに基づいて動きベクトルを求めるものである。
【００３０】一方、異パリティーフェーズは、現画像第
１フィールドブロック８１１の画素データと前符号化画
像の第２フィールドの複数の第２フィールド候補ブロッ
ク９２２の画素データに基づいて動きベクトルＭＶ１２
を求めるとともに、現画像第２フィールドブロック８１
２の画素データと前符号化画像の第１フィールドの複数
の第１フィールド候補ブロック９２１の画素データに基
づいて動きベクトルＭＶ２２を求め、現画像フレームブ
ロック８１０の画素データと第１フィールド候補ブロッ
ク９２１および第２フィールド候補ブロック９２２を含
む複数のフレーム候補ブロック９２０の画素データに基
づいて動きベクトルを求めるものである。
１フィールドブロック８１１の画素データと前符号化画
像の第２フィールドの複数の第２フィールド候補ブロッ
ク９２２の画素データに基づいて動きベクトルＭＶ１２
を求めるとともに、現画像第２フィールドブロック８１
２の画素データと前符号化画像の第１フィールドの複数
の第１フィールド候補ブロック９２１の画素データに基
づいて動きベクトルＭＶ２２を求め、現画像フレームブ
ロック８１０の画素データと第１フィールド候補ブロッ
ク９２１および第２フィールド候補ブロック９２２を含
む複数のフレーム候補ブロック９２０の画素データに基
づいて動きベクトルを求めるものである。
【００３１】最終的には、これらの動きベクトルの中か
らフィールド予測方式による２本の動きベクトルＭＶ
１，ＭＶ２とフレーム予測方式による１本の動きベクト
ルＭＶから最適な動きベクトルが選択される。
らフィールド予測方式による２本の動きベクトルＭＶ
１，ＭＶ２とフレーム予測方式による１本の動きベクト
ルＭＶから最適な動きベクトルが選択される。
【００３２】
【発明が解決しようとする課題】しかしながら、従来の
動きベクトル探索装置にあっては、図７１〜図７２に示
すように、サーチウィンドウの画素データは、ディスト
ーションの算出に使用され、最も左の列のプロセッサエ
レメントの左方向にスキャンされると消滅し、複数の現
画像ブロックに対してそれぞれサーチウィンドウを設定
してディストーションを算出する場合、同じサーチウィ
ンドウの画素データを参照画像の画素データが記憶され
た画像メモリに何回もアクセスする必要があるため、プ
ロセッサエレメントによりディストーションを演算する
時間より、入力すべきサーチウィンドウの画素データを
画像メモリにアクセスする時間のほうが長くかかってし
まい、画像メモリへの参照画像の画素データのアクセス
速度が全体の処理速度の向上を妨げる原因となってしま
うといった問題があった。
動きベクトル探索装置にあっては、図７１〜図７２に示
すように、サーチウィンドウの画素データは、ディスト
ーションの算出に使用され、最も左の列のプロセッサエ
レメントの左方向にスキャンされると消滅し、複数の現
画像ブロックに対してそれぞれサーチウィンドウを設定
してディストーションを算出する場合、同じサーチウィ
ンドウの画素データを参照画像の画素データが記憶され
た画像メモリに何回もアクセスする必要があるため、プ
ロセッサエレメントによりディストーションを演算する
時間より、入力すべきサーチウィンドウの画素データを
画像メモリにアクセスする時間のほうが長くかかってし
まい、画像メモリへの参照画像の画素データのアクセス
速度が全体の処理速度の向上を妨げる原因となってしま
うといった問題があった。
【００３３】そこで、本発明は、同じサーチウィンドウ
の画素データを共有する複数の現画像ブロックに対し
て、一つの現画像ブロックに対応するディストーション
の算出に使用されたサーチウィンドウの画素データのう
ち、プロセッサエレメントから消滅してしまう画素デー
タを保持するレジスタを設け、レジスタに保持された画
素データを再度プロセッサエレメントに戻して異なる現
画像ブロック対応するディストーションを算出すること
で、サーチウィンドウの画素データを画像メモリにアク
セスするデータ量を少なくし、相対的に動きベクトル探
索処理を高速化することができる動きベクトル探索方法
および探索装置を提供することを目的とする。
の画素データを共有する複数の現画像ブロックに対し
て、一つの現画像ブロックに対応するディストーション
の算出に使用されたサーチウィンドウの画素データのう
ち、プロセッサエレメントから消滅してしまう画素デー
タを保持するレジスタを設け、レジスタに保持された画
素データを再度プロセッサエレメントに戻して異なる現
画像ブロック対応するディストーションを算出すること
で、サーチウィンドウの画素データを画像メモリにアク
セスするデータ量を少なくし、相対的に動きベクトル探
索処理を高速化することができる動きベクトル探索方法
および探索装置を提供することを目的とする。
【００３４】さらに、従来の動きベクトル探索装置にあ
っては、現画像フレームブロック８００、現画像第１フ
ィールドブロック８０１および現画像第２フィールドブ
ロック８０２のそれぞれの動きベクトルＭＶ，ＭＶ１，
ＭＶ２を同時に求めようとするとき、現画像フレームの
動きベクトルを求めるフレーム動きベクトル探索装置と
現画像の第１フィールドの動きベクトルを求める第１フ
ィールド動きベクトル探索装置と現画像の第２フィール
ドの動きベクトルを求める第２フィールド動きベクトル
探索装置との３つの回路を構成し、並列動作によって、
フレーム動きベクトル探索装置においてフレームの現符
号化ブロックに対応する複数のディストーションを算出
すると同時に、第１フィールド動きベクトル探索装置に
おいて第１フィールドの現符号化ブロックに対応する複
数のディストーションを算出し、第２フィールド動きベ
クトル探索装置において第２フィールドの現符号化ブロ
ックに対応するディストーションを算出することが考え
られるが、回路規模が大きくなってしまうといった問題
があった。
っては、現画像フレームブロック８００、現画像第１フ
ィールドブロック８０１および現画像第２フィールドブ
ロック８０２のそれぞれの動きベクトルＭＶ，ＭＶ１，
ＭＶ２を同時に求めようとするとき、現画像フレームの
動きベクトルを求めるフレーム動きベクトル探索装置と
現画像の第１フィールドの動きベクトルを求める第１フ
ィールド動きベクトル探索装置と現画像の第２フィール
ドの動きベクトルを求める第２フィールド動きベクトル
探索装置との３つの回路を構成し、並列動作によって、
フレーム動きベクトル探索装置においてフレームの現符
号化ブロックに対応する複数のディストーションを算出
すると同時に、第１フィールド動きベクトル探索装置に
おいて第１フィールドの現符号化ブロックに対応する複
数のディストーションを算出し、第２フィールド動きベ
クトル探索装置において第２フィールドの現符号化ブロ
ックに対応するディストーションを算出することが考え
られるが、回路規模が大きくなってしまうといった問題
があった。
【００３５】また、フレームの動きベクトルを求める動
作と第１フィールドの動きベクトルを求める動作と第２
フィールドの動きベクトルを求める動作とを並列に処理
するため、フレーム、第１フィールドおよび第２フィー
ルドのそれぞれの画素データを並列して読み出す信号バ
ンド幅、並びに、サーチウィンドウのフレーム、第１フ
ィールドおよび第２フィールドのそれぞれの画素データ
を並列して読み出す信号バンド幅が必要となるため、回
路が複雑になってしまうといった問題があった。
作と第１フィールドの動きベクトルを求める動作と第２
フィールドの動きベクトルを求める動作とを並列に処理
するため、フレーム、第１フィールドおよび第２フィー
ルドのそれぞれの画素データを並列して読み出す信号バ
ンド幅、並びに、サーチウィンドウのフレーム、第１フ
ィールドおよび第２フィールドのそれぞれの画素データ
を並列して読み出す信号バンド幅が必要となるため、回
路が複雑になってしまうといった問題があった。
【００３６】また、従来の動きベクトル探索装置にあっ
ては、回路規模を小さくするため、現画像の一方のフィ
ールドの動きベクトルを求めるフィールド動きベクトル
探索装置を構成し、まず、現画像の第１フィールドの動
きベクトルを求め、次いで、現画像の第２フィールドの
動きベクトルを求め、さらに、現画像フレームの動きベ
クトルを求めることが考えられる。
ては、回路規模を小さくするため、現画像の一方のフィ
ールドの動きベクトルを求めるフィールド動きベクトル
探索装置を構成し、まず、現画像の第１フィールドの動
きベクトルを求め、次いで、現画像の第２フィールドの
動きベクトルを求め、さらに、現画像フレームの動きベ
クトルを求めることが考えられる。
【００３７】しかしながら、最適な動きベクトルを求め
るために、第１フィールドの動きベクトルを求めるとき
に算出された第１フィールドのディストーションをメモ
リに記憶しておき、次いで、第２フィールドの動きベク
トルを求めるときに算出された第２フィールドのディス
トーションをメモリに記憶しておき、フレームのディス
トーションが算出されたときに、メモリから第１フィー
ルドおよび第２フィールドのディストーションを一々読
み出し、最適な動きベクトルを求めるので、第１フィー
ルドのディストーションおよび第２フィールドのディス
トーションを記憶するメモリを構成して回路規模が大き
くなってしまうとともに、処理が複雑になってしまうと
いった問題があった。
るために、第１フィールドの動きベクトルを求めるとき
に算出された第１フィールドのディストーションをメモ
リに記憶しておき、次いで、第２フィールドの動きベク
トルを求めるときに算出された第２フィールドのディス
トーションをメモリに記憶しておき、フレームのディス
トーションが算出されたときに、メモリから第１フィー
ルドおよび第２フィールドのディストーションを一々読
み出し、最適な動きベクトルを求めるので、第１フィー
ルドのディストーションおよび第２フィールドのディス
トーションを記憶するメモリを構成して回路規模が大き
くなってしまうとともに、処理が複雑になってしまうと
いった問題があった。
【００３８】ところで、例えば図７４に示された現画像
フレームブロック８００の動きベクトルＭＶは、現画像
フレームブロック８００をそれぞれ現符号化ブロックと
し、この現画像フレームブロック８００の画素データと
前符号化画像の複数の候補ブロック９００の画素データ
に基づいて求めることができるが、現画像第１フィール
ドブロック８０１および現画像第２フィールドブロック
８０２のそれぞれの動きベクトルＭＶ１，ＭＶ２を求め
るときに算出された第１フィールドの複数のディストー
ションと第２フィールドの複数のディストーションとを
複数の候補ブロック９００に対応するように加算された
複数のディストーションに基づいて求めることができ
る。
フレームブロック８００の動きベクトルＭＶは、現画像
フレームブロック８００をそれぞれ現符号化ブロックと
し、この現画像フレームブロック８００の画素データと
前符号化画像の複数の候補ブロック９００の画素データ
に基づいて求めることができるが、現画像第１フィール
ドブロック８０１および現画像第２フィールドブロック
８０２のそれぞれの動きベクトルＭＶ１，ＭＶ２を求め
るときに算出された第１フィールドの複数のディストー
ションと第２フィールドの複数のディストーションとを
複数の候補ブロック９００に対応するように加算された
複数のディストーションに基づいて求めることができ
る。
【００３９】そこで、本発明は、現符号化ブロックの画
素データと位置的に対応するサーチウィンドウの画素デ
ータに基づいてディストーションを算出するプロセッサ
エレメントにフリップフロップ回路を追加するだけで、
第１フィールドの複数のディストーションと第２フィー
ルドの複数のディストーションを時分割処理で算出し、
それぞれのディストーションを加算することによりフレ
ームのディストーションを求め、フレーム動きベクトル
を算出することによって、回路を簡素化し、かつ、回路
規模を小さくすることができる動きベクトル探索装置を
提供することを目的とする。
素データと位置的に対応するサーチウィンドウの画素デ
ータに基づいてディストーションを算出するプロセッサ
エレメントにフリップフロップ回路を追加するだけで、
第１フィールドの複数のディストーションと第２フィー
ルドの複数のディストーションを時分割処理で算出し、
それぞれのディストーションを加算することによりフレ
ームのディストーションを求め、フレーム動きベクトル
を算出することによって、回路を簡素化し、かつ、回路
規模を小さくすることができる動きベクトル探索装置を
提供することを目的とする。
【００４０】
【課題を解決するための手段】請求項１に記載の発明
は、動画像を部分的に構成する現画像フレームを、前記
動画像を部分的に構成する参照画像フレームに基づいて
予測するのに用いられる複数の動きベクトルを探索する
動きベクトル探索方法であり、前記現画像フレームが、
現画像第１フィールドおよび現画像第２フィールドから
なるとともに、画素データをそれぞれ有する複数の画素
により表わされる現画像フレームブロックを含み、該現
画像フレームブロックが、前記現画像第１フィールドを
部分的に構成する現画像第１フィールドブロックおよび
前記現画像第２フィールドを部分的に構成する現画像第
２フィールドブロックからなり、前記参照画像フレーム
が、参照画像第１フィールドおよび参照画像第２フィー
ルドからなるとともに、画素データをそれぞれ有する複
数の画素により表わされるサーチウインドウを含み、該
サーチウインドウが、複数のフレーム候補ブロックを含
み、該フレーム候補ブロックが、前記参照画像第１フィ
ールドを部分的に構成する第１フィールド候補ブロック
および前記参照画像第２フィールドを部分的に構成する
第２フィールド候補ブロックからなり、現画像フレーム
ブロックと各フレーム候補ブロックが同一サイズであ
り、現画像フレームブロックの現画像第１フィールドブ
ロックおよび現画像第２フィールドブロックのそれぞれ
が、各フレーム候補ブロックの第１フィールド候補ブロ
ックおよび第２フィールド候補ブロックのそれぞれと同
一サイズであり、前記複数の動きベクトルが、前記現画
像フレームブロックのブロック位置と該現画像フレーム
ブロックに最も類似したフレーム候補ブロックのブロッ
ク位置とによって特定されるフレーム動きベクトルと、
前記現画像第１フィールドブロックのブロック位置と該
現画像第１フィールドブロックに最も類似した第１フィ
ールド候補ブロックのブロック位置とによって特定され
る第１フィールド動きベクトルと、前記現画像第２フィ
ールドブロックのブロック位置と該現画像第２フィール
ドブロックに最も類似した第２フィールド候補ブロック
のブロック位置とによって特定される第２フィールド動
きベクトルと、を含む動きベクトル探索方法であって、
前記現画像第１フィールドブロックおよび前記現画像第
２フィールドブロックを含む現画像フレームブロックの
画素データと、前記第１フィールド候補ブロックおよび
前記第２フィールド候補ブロックを含むサーチウィンド
ウの画素データと、を準備する工程と、前記サーチウィ
ンドウおよび前記現画像フレームブロックのサイズに応
じた探索領域を形成し、該探索領域内に前記サーチウィ
ンドウ内の各第１フィールド候補ブロックの画素データ
の一部および各第２フィールド候補ブロックの画素デー
タの一部を入力して保持するとともに、該保持した画素
データを前記探索領域の所定方向に転送する第１の画素
データ転送保持手段と、前記第１の画素データ転送保持
手段との間で画素データを授受し、前記第１の画素デー
タ転送保持手段と共に前記サーチウィンドウの画素デー
タを前記探索領域を通る所定の転送経路に沿って転送す
る第２の画素データ転送保持手段と、前記転送経路に沿
って転送されたサーチウィンドウの画素データの一部を
前記第１および第２の画素データ転送保持手段から入力
し、該入力した画素データを前記第１および第２の画素
データ転送保持手段に戻すよう出力する第３の画素デー
タ転送保持手段と、をそれぞれ準備する工程と、前記サ
ーチウィンドウの第１フィールド候補ブロックおよび第
２フィールド候補ブロックの画素データを前記第１およ
び第２の画素データ転送保持手段に入力させるウィンド
ウデータ入力工程と、該ウィンドウデータ入力工程によ
り入力された前記サーチウィンドウの第１フィールド候
補ブロックおよび第２フィールド候補ブロックの画素デ
ータを前記転送経路に沿って転送させるウィンドウデー
タ転送工程と、前記現画像第１フィールドブロックの画
素データおよび前記現画像第２フィールドブロックの画
素データと前記第１の画素データ転送保持手段に保持さ
れた画素データとに基づいて、前記現画像第１フィール
ドブロックおよび前記現画像第２フィールドブロックの
各々に対し、該現画像第１フィールドブロックと前記各
第１フィールド候補ブロックとの間の画像の差を表わす
複数の第１のフィールドブロックディストーション、並
びに、および該現画像第２フィールドブロックと前記各
第２フィールド候補ブロックとの間の画像の差を表わす
複数の第２のフィールドブロックディストーションを時
分割演算する第１のフィールドブロックディストーショ
ン算出工程と、該第１のフィールドブロックディストー
ション算出工程により算出された各第１のフィールドブ
ロックディストーションと各第２のフィールドブロック
ディストーションをそれぞれ加算することにより、前記
現画像フレームブロックと前記各フレーム候補ブロック
との間の画像の差を表わす各第１のフレームブロックデ
ィストーションを算出する第１のフレームブロックディ
ストーション算出工程と、前記第１のフィールドブロッ
クディストーション算出工程により算出された各第１の
フィールドブロックディストーションのうちの最小の第
１のフィールドブロックディストーションを検出して、
該最小の第１のフィールドブロックディストーションに
対応する第１最小フィールド候補ブロック、並びに、前
記第１のフィールドブロックディストーション算出工程
により算出された各第２のフィールドブロックディスト
ーションのうちの最小の第２のフィールドブロックディ
ストーションを検出して、該最小の第２のフィールドブ
ロックディストーションに対応する第２最小フィールド
候補ブロックを特定する第１のフィールドブロック特定
工程と、前記第１のフレームブロックディストーション
算出工程により算出された各第１のフレームブロックデ
ィストーションのうちの最小の第１のフレームブロック
ディストーションを検出して、該最小の第１のフレーム
ブロックディストーションに対応する第１最小フレーム
候補ブロックを特定する第１のフレームブロック特定工
程と、を備え、さらに、前記第１および第２の画素デー
タ転送保持手段に入力された前記サーチウィンドウの画
素データのうち一部の画素データを前記第１および第２
の画素データ転送保持手段から排出しつつ前記第３の画
素データ転送保持手段に保持させる排出データ保持工程
と、前記第３の画素データ転送保持手段に保持された前
記サーチウィンドウの画素データを前記第３の画素デー
タ転送保持手段から排出しつつ前記第１および第２の画
素データ転送保持手段に保持させる戻しデータ転送工程
と、該戻しデータ転送工程により前記第１および第２の
画素データ転送保持手段に戻された画素データに基づい
て、前記第１のフィールドブロックディストーション算
出工程で求めた前記現画像第１フィールドブロックとは
異なる現画像フィールドブロックと前記各第１フィール
ド候補ブロックとの間の画像の差を表わす複数の第３の
フィールドブロックディストーション、並びに、前記第
２のフィールドブロックディストーション算出工程で求
めた前記現画像第２フィールドブロックとは異なる現画
像フィールドブロックと前記各第２フィールド候補ブロ
ックとの間の画像の差を表わす複数の第４のフィールド
ブロックディストーション、を時分割演算する第２のフ
ィールドブロックディストーション算出工程と、該第２
のフィールドブロックディストーション算出工程により
算出された各第３のフィールドブロックディストーショ
ンと各第４のフィールドブロックディストーションをそ
れぞれ加算することにより、前記現画像フレームブロッ
クとは異なる現画像フレームブロックと前記各フレーム
候補ブロックとの間の画像の差を表わす各第２のフレー
ムブロックディストーションを算出する第２のフレーム
ブロックディストーション算出工程と、前記第２のフィ
ールドブロックディストーション算出工程により算出さ
れた各第３のフィールドブロックディストーションのう
ちの最小の第３のフィールドブロックディストーション
を検出して、該最小の第３のフィールドブロックディス
トーションに対応する第３最小フィールド候補ブロッ
ク、並びに、前記第２のフィールドブロックディストー
ション算出工程により算出された各第４のフィールドブ
ロックディストーションのうちの最小の第４のフィール
ドブロックディストーションを検出して、該最小の第４
のフィールドブロックディストーションに対応する第４
最小フィールド候補ブロック、を特定する第２のフィー
ルドブロック特定工程と、前記第２のフレームブロック
ディストーション算出工程により算出された各第２のフ
レームブロックディストーションのうちの最小の第２の
フレームブロックディストーションを検出して、該最小
の第２のフレームブロックディストーションに対応する
第２最小フレーム候補ブロックを特定する第２のフレー
ムブロック特定工程と、を備えたことを特徴とする。
は、動画像を部分的に構成する現画像フレームを、前記
動画像を部分的に構成する参照画像フレームに基づいて
予測するのに用いられる複数の動きベクトルを探索する
動きベクトル探索方法であり、前記現画像フレームが、
現画像第１フィールドおよび現画像第２フィールドから
なるとともに、画素データをそれぞれ有する複数の画素
により表わされる現画像フレームブロックを含み、該現
画像フレームブロックが、前記現画像第１フィールドを
部分的に構成する現画像第１フィールドブロックおよび
前記現画像第２フィールドを部分的に構成する現画像第
２フィールドブロックからなり、前記参照画像フレーム
が、参照画像第１フィールドおよび参照画像第２フィー
ルドからなるとともに、画素データをそれぞれ有する複
数の画素により表わされるサーチウインドウを含み、該
サーチウインドウが、複数のフレーム候補ブロックを含
み、該フレーム候補ブロックが、前記参照画像第１フィ
ールドを部分的に構成する第１フィールド候補ブロック
および前記参照画像第２フィールドを部分的に構成する
第２フィールド候補ブロックからなり、現画像フレーム
ブロックと各フレーム候補ブロックが同一サイズであ
り、現画像フレームブロックの現画像第１フィールドブ
ロックおよび現画像第２フィールドブロックのそれぞれ
が、各フレーム候補ブロックの第１フィールド候補ブロ
ックおよび第２フィールド候補ブロックのそれぞれと同
一サイズであり、前記複数の動きベクトルが、前記現画
像フレームブロックのブロック位置と該現画像フレーム
ブロックに最も類似したフレーム候補ブロックのブロッ
ク位置とによって特定されるフレーム動きベクトルと、
前記現画像第１フィールドブロックのブロック位置と該
現画像第１フィールドブロックに最も類似した第１フィ
ールド候補ブロックのブロック位置とによって特定され
る第１フィールド動きベクトルと、前記現画像第２フィ
ールドブロックのブロック位置と該現画像第２フィール
ドブロックに最も類似した第２フィールド候補ブロック
のブロック位置とによって特定される第２フィールド動
きベクトルと、を含む動きベクトル探索方法であって、
前記現画像第１フィールドブロックおよび前記現画像第
２フィールドブロックを含む現画像フレームブロックの
画素データと、前記第１フィールド候補ブロックおよび
前記第２フィールド候補ブロックを含むサーチウィンド
ウの画素データと、を準備する工程と、前記サーチウィ
ンドウおよび前記現画像フレームブロックのサイズに応
じた探索領域を形成し、該探索領域内に前記サーチウィ
ンドウ内の各第１フィールド候補ブロックの画素データ
の一部および各第２フィールド候補ブロックの画素デー
タの一部を入力して保持するとともに、該保持した画素
データを前記探索領域の所定方向に転送する第１の画素
データ転送保持手段と、前記第１の画素データ転送保持
手段との間で画素データを授受し、前記第１の画素デー
タ転送保持手段と共に前記サーチウィンドウの画素デー
タを前記探索領域を通る所定の転送経路に沿って転送す
る第２の画素データ転送保持手段と、前記転送経路に沿
って転送されたサーチウィンドウの画素データの一部を
前記第１および第２の画素データ転送保持手段から入力
し、該入力した画素データを前記第１および第２の画素
データ転送保持手段に戻すよう出力する第３の画素デー
タ転送保持手段と、をそれぞれ準備する工程と、前記サ
ーチウィンドウの第１フィールド候補ブロックおよび第
２フィールド候補ブロックの画素データを前記第１およ
び第２の画素データ転送保持手段に入力させるウィンド
ウデータ入力工程と、該ウィンドウデータ入力工程によ
り入力された前記サーチウィンドウの第１フィールド候
補ブロックおよび第２フィールド候補ブロックの画素デ
ータを前記転送経路に沿って転送させるウィンドウデー
タ転送工程と、前記現画像第１フィールドブロックの画
素データおよび前記現画像第２フィールドブロックの画
素データと前記第１の画素データ転送保持手段に保持さ
れた画素データとに基づいて、前記現画像第１フィール
ドブロックおよび前記現画像第２フィールドブロックの
各々に対し、該現画像第１フィールドブロックと前記各
第１フィールド候補ブロックとの間の画像の差を表わす
複数の第１のフィールドブロックディストーション、並
びに、および該現画像第２フィールドブロックと前記各
第２フィールド候補ブロックとの間の画像の差を表わす
複数の第２のフィールドブロックディストーションを時
分割演算する第１のフィールドブロックディストーショ
ン算出工程と、該第１のフィールドブロックディストー
ション算出工程により算出された各第１のフィールドブ
ロックディストーションと各第２のフィールドブロック
ディストーションをそれぞれ加算することにより、前記
現画像フレームブロックと前記各フレーム候補ブロック
との間の画像の差を表わす各第１のフレームブロックデ
ィストーションを算出する第１のフレームブロックディ
ストーション算出工程と、前記第１のフィールドブロッ
クディストーション算出工程により算出された各第１の
フィールドブロックディストーションのうちの最小の第
１のフィールドブロックディストーションを検出して、
該最小の第１のフィールドブロックディストーションに
対応する第１最小フィールド候補ブロック、並びに、前
記第１のフィールドブロックディストーション算出工程
により算出された各第２のフィールドブロックディスト
ーションのうちの最小の第２のフィールドブロックディ
ストーションを検出して、該最小の第２のフィールドブ
ロックディストーションに対応する第２最小フィールド
候補ブロックを特定する第１のフィールドブロック特定
工程と、前記第１のフレームブロックディストーション
算出工程により算出された各第１のフレームブロックデ
ィストーションのうちの最小の第１のフレームブロック
ディストーションを検出して、該最小の第１のフレーム
ブロックディストーションに対応する第１最小フレーム
候補ブロックを特定する第１のフレームブロック特定工
程と、を備え、さらに、前記第１および第２の画素デー
タ転送保持手段に入力された前記サーチウィンドウの画
素データのうち一部の画素データを前記第１および第２
の画素データ転送保持手段から排出しつつ前記第３の画
素データ転送保持手段に保持させる排出データ保持工程
と、前記第３の画素データ転送保持手段に保持された前
記サーチウィンドウの画素データを前記第３の画素デー
タ転送保持手段から排出しつつ前記第１および第２の画
素データ転送保持手段に保持させる戻しデータ転送工程
と、該戻しデータ転送工程により前記第１および第２の
画素データ転送保持手段に戻された画素データに基づい
て、前記第１のフィールドブロックディストーション算
出工程で求めた前記現画像第１フィールドブロックとは
異なる現画像フィールドブロックと前記各第１フィール
ド候補ブロックとの間の画像の差を表わす複数の第３の
フィールドブロックディストーション、並びに、前記第
２のフィールドブロックディストーション算出工程で求
めた前記現画像第２フィールドブロックとは異なる現画
像フィールドブロックと前記各第２フィールド候補ブロ
ックとの間の画像の差を表わす複数の第４のフィールド
ブロックディストーション、を時分割演算する第２のフ
ィールドブロックディストーション算出工程と、該第２
のフィールドブロックディストーション算出工程により
算出された各第３のフィールドブロックディストーショ
ンと各第４のフィールドブロックディストーションをそ
れぞれ加算することにより、前記現画像フレームブロッ
クとは異なる現画像フレームブロックと前記各フレーム
候補ブロックとの間の画像の差を表わす各第２のフレー
ムブロックディストーションを算出する第２のフレーム
ブロックディストーション算出工程と、前記第２のフィ
ールドブロックディストーション算出工程により算出さ
れた各第３のフィールドブロックディストーションのう
ちの最小の第３のフィールドブロックディストーション
を検出して、該最小の第３のフィールドブロックディス
トーションに対応する第３最小フィールド候補ブロッ
ク、並びに、前記第２のフィールドブロックディストー
ション算出工程により算出された各第４のフィールドブ
ロックディストーションのうちの最小の第４のフィール
ドブロックディストーションを検出して、該最小の第４
のフィールドブロックディストーションに対応する第４
最小フィールド候補ブロック、を特定する第２のフィー
ルドブロック特定工程と、前記第２のフレームブロック
ディストーション算出工程により算出された各第２のフ
レームブロックディストーションのうちの最小の第２の
フレームブロックディストーションを検出して、該最小
の第２のフレームブロックディストーションに対応する
第２最小フレーム候補ブロックを特定する第２のフレー
ムブロック特定工程と、を備えたことを特徴とする。
【００４１】請求項２に記載の発明は、請求項１記載の
動きベクトル探索方法において、前記現画像および前記
参照画像がインタレース構造による符号化画像であるこ
とを特徴とする。請求項３に記載の発明は、請求項１記
載の動きベクトル探索方法において、前記第２のフィー
ルドブロックディストーション算出工程では、前記現画
像第２フィールドブロックと前記各第１フィールド候補
ブロックとの間の画像の差を表わす複数の第３のフィー
ルドブロックディストーション、並びに、前記現画像第
１フィールドブロックと前記各第２フィールド候補ブロ
ックとの間の画像の差を表わす複数の第４のフィールド
ブロックディストーション、を時分割演算することを特
徴とする。
動きベクトル探索方法において、前記現画像および前記
参照画像がインタレース構造による符号化画像であるこ
とを特徴とする。請求項３に記載の発明は、請求項１記
載の動きベクトル探索方法において、前記第２のフィー
ルドブロックディストーション算出工程では、前記現画
像第２フィールドブロックと前記各第１フィールド候補
ブロックとの間の画像の差を表わす複数の第３のフィー
ルドブロックディストーション、並びに、前記現画像第
１フィールドブロックと前記各第２フィールド候補ブロ
ックとの間の画像の差を表わす複数の第４のフィールド
ブロックディストーション、を時分割演算することを特
徴とする。
【００４２】請求項４に記載の発明は、請求項１記載の
動きベクトル探索方法において、前記第２のフィールド
ブロックディストーション算出工程では、前記戻しデー
タ転送工程と同時に、前記第３のフィールドブロックデ
ィストーションおよび前記第４のフィールドブロックデ
ィストーションを時分割演算することを特徴とする。
動きベクトル探索方法において、前記第２のフィールド
ブロックディストーション算出工程では、前記戻しデー
タ転送工程と同時に、前記第３のフィールドブロックデ
ィストーションおよび前記第４のフィールドブロックデ
ィストーションを時分割演算することを特徴とする。
【００４３】請求項５に記載の発明は、請求項１記載の
動きベクトル探索方法において、Ｈ，Ｌ，ＮおよびＭを
それぞれ整数とし、前記現画像フレームブロックが、
（Ｎ×２）行Ｍ列の画素からなり、該現画像フレームブ
ロックの前記現画像第１フィールドブロックが、Ｎ行Ｍ
列の画素からなり、前記現画像第２フィールドブロック
が、Ｎ行Ｍ列の画素からなるとともに、前記サーチウイ
ンドウが、（Ｈ×２）行Ｌ列の画素からなり、該サーチ
ウインドウの前記フレーム候補ブロックが、（Ｎ×２）
行Ｍ列の画素からなり、該フレーム候補ブロックの前記
第１フィールド候補ブロックが、Ｎ行Ｍ列の画素からな
り、前記第２フィールド候補ブロックが、Ｎ行Ｍ列の画
素からなる動きベクトル探索方法であって、前記第１の
画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ
＋１）個の第１レジスタユニットを有し、前記第２の画
素データ転送保持手段が、前記第１の画素データ転送保
持手段の第１レジスタユニットとの間で画素データを授
受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを有
し、前記第３の画素データ転送保持手段が、前記転送経
路に沿って転送された画素データの一部を前記第１の画
素データ転送保持手段の第１レジスタユニットおよび前
記第２の画素データ転送保持手段の第２レジスタユニッ
トから入力し、該入力した画素データを該第１レジスタ
ユニットおよび該第２レジスタユニットに戻すよう出力
する（Ｍ−１）個の第３レジスタユニットを有し、前記
排出データ保持工程では、前記第１および第２の画素デ
ータ転送保持手段に入力された画素データのうち前記サ
ーチウィンドウの１列目から（Ｍ−１）列目までの各列
の画素データを前記第１および第２の画素データ転送保
持手段から排出しつつ前記第３の画素データ転送保持手
段に保持させ、前記戻しデータ転送工程では、前記第３
の画素データ転送保持手段に入力された画素データのう
ち前記サーチウィンドウの（Ｍ−１）列目から１列目ま
での各列の画素データを前記第３の画素データ転送保持
手段から排出しつつ前記第１および第２の画素データ転
送保持手段に保持させることを特徴とする。
動きベクトル探索方法において、Ｈ，Ｌ，ＮおよびＭを
それぞれ整数とし、前記現画像フレームブロックが、
（Ｎ×２）行Ｍ列の画素からなり、該現画像フレームブ
ロックの前記現画像第１フィールドブロックが、Ｎ行Ｍ
列の画素からなり、前記現画像第２フィールドブロック
が、Ｎ行Ｍ列の画素からなるとともに、前記サーチウイ
ンドウが、（Ｈ×２）行Ｌ列の画素からなり、該サーチ
ウインドウの前記フレーム候補ブロックが、（Ｎ×２）
行Ｍ列の画素からなり、該フレーム候補ブロックの前記
第１フィールド候補ブロックが、Ｎ行Ｍ列の画素からな
り、前記第２フィールド候補ブロックが、Ｎ行Ｍ列の画
素からなる動きベクトル探索方法であって、前記第１の
画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ
＋１）個の第１レジスタユニットを有し、前記第２の画
素データ転送保持手段が、前記第１の画素データ転送保
持手段の第１レジスタユニットとの間で画素データを授
受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを有
し、前記第３の画素データ転送保持手段が、前記転送経
路に沿って転送された画素データの一部を前記第１の画
素データ転送保持手段の第１レジスタユニットおよび前
記第２の画素データ転送保持手段の第２レジスタユニッ
トから入力し、該入力した画素データを該第１レジスタ
ユニットおよび該第２レジスタユニットに戻すよう出力
する（Ｍ−１）個の第３レジスタユニットを有し、前記
排出データ保持工程では、前記第１および第２の画素デ
ータ転送保持手段に入力された画素データのうち前記サ
ーチウィンドウの１列目から（Ｍ−１）列目までの各列
の画素データを前記第１および第２の画素データ転送保
持手段から排出しつつ前記第３の画素データ転送保持手
段に保持させ、前記戻しデータ転送工程では、前記第３
の画素データ転送保持手段に入力された画素データのう
ち前記サーチウィンドウの（Ｍ−１）列目から１列目ま
での各列の画素データを前記第３の画素データ転送保持
手段から排出しつつ前記第１および第２の画素データ転
送保持手段に保持させることを特徴とする。
【００４４】請求項６に記載の発明は、請求項１記載の
動きベクトル探索方法において、Ｈ，Ｌ，ＮおよびＭを
それぞれ整数とし、前記現画像フレームブロックが、
（Ｎ×２）行Ｍ列の画素からなり、該現画像フレームブ
ロックの前記現画像第１フィールドブロックが、Ｎ行Ｍ
列の画素からなり、前記現画像第２フィールドブロック
が、Ｎ行Ｍ列の画素からなるとともに、前記サーチウイ
ンドウが、（Ｈ×２）行Ｌ列の画素からなり、該サーチ
ウインドウの前記フレーム候補ブロックが、（Ｎ×２）
行Ｍ列の画素からなり、該フレーム候補ブロックの前記
第１フィールド候補ブロックが、Ｎ行Ｍ列の画素からな
り、前記第２フィールド候補ブロックが、Ｎ行Ｍ列の画
素からなる動きベクトル探索方法であって、前記第１の
画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ
＋１）個の第１レジスタユニットを有し、前記第２の画
素データ転送保持手段が、前記第１の画素データ転送保
持手段の第１レジスタユニットとの間で画素データを授
受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを有
し、前記第３の画素データ転送保持手段が、前記転送経
路に沿って転送された画素データの一部を前記第１の画
素データ転送保持手段の第１レジスタユニットおよび前
記第２の画素データ転送保持手段の第２レジスタユニッ
トから入力し、該入力した画素データを該第１レジスタ
ユニットおよび該第２レジスタユニットに戻すよう出力
するＭ個の第３レジスタユニットを有し、前記排出デー
タ保持工程では、前記第１および第２の画素データ転送
保持手段に入力された画素データのうち前記サーチウィ
ンドウの１列目からＭ列目までの各列の画素データを前
記第１および第２の画素データ転送保持手段から排出し
つつ前記第３の画素データ転送保持手段に保持させ、前
記戻しデータ転送工程では、前記第３の画素データ転送
保持手段に保持された画素データのうち前記サーチウィ
ンドウのＭ列目から１列目までの各列の画素データを前
記第３の画素データ転送保持手段から排出しつつ前記第
１および第２の画素データ転送保持手段に保持させるこ
とを特徴とする。
動きベクトル探索方法において、Ｈ，Ｌ，ＮおよびＭを
それぞれ整数とし、前記現画像フレームブロックが、
（Ｎ×２）行Ｍ列の画素からなり、該現画像フレームブ
ロックの前記現画像第１フィールドブロックが、Ｎ行Ｍ
列の画素からなり、前記現画像第２フィールドブロック
が、Ｎ行Ｍ列の画素からなるとともに、前記サーチウイ
ンドウが、（Ｈ×２）行Ｌ列の画素からなり、該サーチ
ウインドウの前記フレーム候補ブロックが、（Ｎ×２）
行Ｍ列の画素からなり、該フレーム候補ブロックの前記
第１フィールド候補ブロックが、Ｎ行Ｍ列の画素からな
り、前記第２フィールド候補ブロックが、Ｎ行Ｍ列の画
素からなる動きベクトル探索方法であって、前記第１の
画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ
＋１）個の第１レジスタユニットを有し、前記第２の画
素データ転送保持手段が、前記第１の画素データ転送保
持手段の第１レジスタユニットとの間で画素データを授
受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを有
し、前記第３の画素データ転送保持手段が、前記転送経
路に沿って転送された画素データの一部を前記第１の画
素データ転送保持手段の第１レジスタユニットおよび前
記第２の画素データ転送保持手段の第２レジスタユニッ
トから入力し、該入力した画素データを該第１レジスタ
ユニットおよび該第２レジスタユニットに戻すよう出力
するＭ個の第３レジスタユニットを有し、前記排出デー
タ保持工程では、前記第１および第２の画素データ転送
保持手段に入力された画素データのうち前記サーチウィ
ンドウの１列目からＭ列目までの各列の画素データを前
記第１および第２の画素データ転送保持手段から排出し
つつ前記第３の画素データ転送保持手段に保持させ、前
記戻しデータ転送工程では、前記第３の画素データ転送
保持手段に保持された画素データのうち前記サーチウィ
ンドウのＭ列目から１列目までの各列の画素データを前
記第３の画素データ転送保持手段から排出しつつ前記第
１および第２の画素データ転送保持手段に保持させるこ
とを特徴とする。
【００４５】請求項７に記載の発明は、請求項１記載の
動きベクトル探索方法において、前記参照画像第１フィ
ールドおよび前記参照画像第２フィールドを含む参照画
像フレームの画素データを記憶し、前記サーチウィンド
ウの第１フィールド候補ブロックおよび第２フィールド
候補ブロックの画素データを出力する参照画像データ記
憶手段と、前記参照画像データ記憶手段から前記サーチ
ウィンドウの第１フィールド候補ブロックおよび第２フ
ィールド候補ブロックの画素データを所定画素領域分ず
つ取り込んで記憶するとともに、該記憶済の画素データ
を前記参照画像データ記憶手段からのデータ転送速度よ
り大きい転送速度で前記第１および第２の画素データ転
送保持手段に供給する高速転送記憶手段と、をそれぞれ
準備する工程と、前記ウィンドウデータ入力工程が、前
記サーチウィンドウの第１フィールド候補ブロックおよ
び第２フィールド候補ブロックの画素データを、所定画
素領域分ずつ前記参照画像データ記憶手段から読み出し
て、前記高速転送記憶手段に記憶させるウィンドウデー
タ読み出し工程と、前記高速転送記憶手段に記憶された
前記第１フィールド候補ブロックの画素データおよび前
記第２フィールド候補ブロックの画素データを、前記第
１および第２の画素データ転送保持手段に入力する第１
のウィンドウデータ入力転送工程と、前記高速転送記憶
手段に記憶されている前記所定画素領域分の画素データ
のうち、前記第２のフィールドブロックディストーショ
ン算出工程の開始時に前記探索領域内に戻された画素デ
ータに続く転送順序の画素データを、前記高速転送記憶
手段から前記第１および第２の画素データ転送保持手段
に再度入力させる第２のウィンドウデータ入力転送工程
と、を有し、前記第２のフィールドブロックディストー
ション算出工程では、前記戻しデータ転送工程により第
１および第２の画素データ転送保持手段に戻された画素
データと、前記第２のウィンドウデータ入力工程により
第１および第２の画素データ転送保持手段に入力された
画素データとに基づいて、それぞれ前記現画像フィール
ドブロックとは異なる現画像フィールドブロックに対応
する前記複数の第３のフィールドブロックディストーシ
ョンおよび前記複数の第４のフィールドブロックディス
トーションを時分割演算することを特徴とする。
動きベクトル探索方法において、前記参照画像第１フィ
ールドおよび前記参照画像第２フィールドを含む参照画
像フレームの画素データを記憶し、前記サーチウィンド
ウの第１フィールド候補ブロックおよび第２フィールド
候補ブロックの画素データを出力する参照画像データ記
憶手段と、前記参照画像データ記憶手段から前記サーチ
ウィンドウの第１フィールド候補ブロックおよび第２フ
ィールド候補ブロックの画素データを所定画素領域分ず
つ取り込んで記憶するとともに、該記憶済の画素データ
を前記参照画像データ記憶手段からのデータ転送速度よ
り大きい転送速度で前記第１および第２の画素データ転
送保持手段に供給する高速転送記憶手段と、をそれぞれ
準備する工程と、前記ウィンドウデータ入力工程が、前
記サーチウィンドウの第１フィールド候補ブロックおよ
び第２フィールド候補ブロックの画素データを、所定画
素領域分ずつ前記参照画像データ記憶手段から読み出し
て、前記高速転送記憶手段に記憶させるウィンドウデー
タ読み出し工程と、前記高速転送記憶手段に記憶された
前記第１フィールド候補ブロックの画素データおよび前
記第２フィールド候補ブロックの画素データを、前記第
１および第２の画素データ転送保持手段に入力する第１
のウィンドウデータ入力転送工程と、前記高速転送記憶
手段に記憶されている前記所定画素領域分の画素データ
のうち、前記第２のフィールドブロックディストーショ
ン算出工程の開始時に前記探索領域内に戻された画素デ
ータに続く転送順序の画素データを、前記高速転送記憶
手段から前記第１および第２の画素データ転送保持手段
に再度入力させる第２のウィンドウデータ入力転送工程
と、を有し、前記第２のフィールドブロックディストー
ション算出工程では、前記戻しデータ転送工程により第
１および第２の画素データ転送保持手段に戻された画素
データと、前記第２のウィンドウデータ入力工程により
第１および第２の画素データ転送保持手段に入力された
画素データとに基づいて、それぞれ前記現画像フィール
ドブロックとは異なる現画像フィールドブロックに対応
する前記複数の第３のフィールドブロックディストーシ
ョンおよび前記複数の第４のフィールドブロックディス
トーションを時分割演算することを特徴とする。
【００４６】請求項８に記載の発明は、請求項７記載の
動きベクトル探索方法において、前記ウィンドウデータ
読み出し工程では、前記第１のウィンドウデータ入力転
送工程の開始から前記第２のウィンドウデータ入力転送
工程の終了までの間に、該第１および第２のウィンドウ
データ入力工程が前記第１および第２の画素データ転送
制御手段に入力させたサーチウィンドウの画素データと
は別のサーチウィンドウの画素データを、前記参照画像
データ記憶手段から前記高速転送記憶手段に読み込むこ
とを特徴とする。
動きベクトル探索方法において、前記ウィンドウデータ
読み出し工程では、前記第１のウィンドウデータ入力転
送工程の開始から前記第２のウィンドウデータ入力転送
工程の終了までの間に、該第１および第２のウィンドウ
データ入力工程が前記第１および第２の画素データ転送
制御手段に入力させたサーチウィンドウの画素データと
は別のサーチウィンドウの画素データを、前記参照画像
データ記憶手段から前記高速転送記憶手段に読み込むこ
とを特徴とする。
【００４７】請求項９に記載の発明は、請求項５および
６記載の動きベクトル探索方法において、前記ウィンド
ウデータ転送制御手段が、前記サーチウィンドウ内で隣
り合う２つの画素列の画素データを互いに列方向で逆方
向に転送させるよう、前記探索領域内で入力画素データ
を列方向に往復移動させながら前記転送経路に沿って転
送させることを特徴とする。
６記載の動きベクトル探索方法において、前記ウィンド
ウデータ転送制御手段が、前記サーチウィンドウ内で隣
り合う２つの画素列の画素データを互いに列方向で逆方
向に転送させるよう、前記探索領域内で入力画素データ
を列方向に往復移動させながら前記転送経路に沿って転
送させることを特徴とする。
【００４８】請求項１０に記載の発明は、請求項１記載
の動きベクトル探索方法において、前記排出データ保持
工程では、前記探索領域内におけるディストーション算
出開始時の画素データの位置を保って、前記第１および
第２の画素データ転送保持手段から第３の画素データ転
送保持手段に画素データを排出させ、かつ、前記戻しデ
ータ転送工程では、前記探索領域内におけるディストー
ション算出開始時の画素データの位置を保って、前記第
３の画素データ転送保持手段から前記第１および第２の
画素データ転送保持手段に画素データを戻すよう出力さ
せることを特徴とする。
の動きベクトル探索方法において、前記排出データ保持
工程では、前記探索領域内におけるディストーション算
出開始時の画素データの位置を保って、前記第１および
第２の画素データ転送保持手段から第３の画素データ転
送保持手段に画素データを排出させ、かつ、前記戻しデ
ータ転送工程では、前記探索領域内におけるディストー
ション算出開始時の画素データの位置を保って、前記第
３の画素データ転送保持手段から前記第１および第２の
画素データ転送保持手段に画素データを戻すよう出力さ
せることを特徴とする。
【００４９】請求項１１に記載の発明は、動画像を部分
的に構成する現画像フレームを、前記動画像を部分的に
構成する参照画像フレームに基づいて予測するのに用い
られる複数の動きベクトルを探索する動きベクトル探索
装置であり、前記現画像フレームが、現画像第１フィー
ルドおよび現画像第２フィールドからなるとともに、画
素データをそれぞれ有する複数の画素により表わされる
現画像フレームブロックを含み、該現画像フレームブロ
ックが、前記現画像第１フィールドを部分的に構成する
現画像第１フィールドブロックおよび前記現画像第２フ
ィールドを部分的に構成する現画像第２フィールドブロ
ックからなり、前記参照画像フレームが、参照画像第１
フィールドおよび参照画像第２フィールドからなるとと
もに、画素データをそれぞれ有する複数の画素により表
わされるサーチウインドウを含み、該サーチウインドウ
が、複数のフレーム候補ブロックを含み、該フレーム候
補ブロックが、前記参照画像第１フィールドを部分的に
構成する第１フィールド候補ブロックおよび前記参照画
像第２フィールドを部分的に構成する第２フィールド候
補ブロックからなり、現画像フレームブロックと各フレ
ーム候補ブロックが同一サイズであり、現画像フレーム
ブロックの現画像第１フィールドブロックおよび現画像
第２フィールドブロックのそれぞれが、各フレーム候補
ブロックの第１フィールド候補ブロックおよび第２フィ
ールド候補ブロックのそれぞれと同一サイズであり、前
記複数の動きベクトルが、前記現画像フレームブロック
のブロック位置と該現画像フレームブロックに最も類似
したフレーム候補ブロックのブロック位置とによって特
定されるフレーム動きベクトルと、前記現画像第１フィ
ールドブロックのブロック位置と該現画像第１フィール
ドブロックに最も類似した第１フィールド候補ブロック
のブロック位置とによって特定される第１フィールド動
きベクトルと、前記現画像第２フィールドブロックのブ
ロック位置と該現画像第２フィールドブロックに最も類
似した第２フィールド候補ブロックのブロック位置とに
よって特定される第２フィールド動きベクトルと、を含
む動きベクトル探索装置であって、前記現画像第１フィ
ールドブロックの画素データおよび前記現画像第２フィ
ールドブロックの画素データを出力する現画像データ出
力手段と、前記参照画像第１フィールドおよび前記参照
画像第２フィールドを含む参照画像フレームの画素デー
タを記憶し、前記サーチウィンドウの第１フィールド候
補ブロックおよび第２フィールド候補ブロックの画素デ
ータを出力する参照画像データ記憶手段と、前記サーチ
ウィンドウおよび前記現画像フレームブロックのサイズ
に応じた探索領域を形成し、該探索領域内に前記サーチ
ウィンドウ内の各第１フィールド候補ブロックの画素デ
ータの一部および各第２フィールド候補ブロックの画素
データの一部を入力して保持するとともに、該保持した
画素データを前記探索領域の所定方向に転送する第１の
画素データ転送保持手段と、前記第１の画素データ転送
保持手段との間で画素データを授受し、前記第１の画素
データ転送保持手段と共に前記サーチウィンドウの画素
データを前記探索領域を通る所定の転送経路に沿って転
送する第２の画素データ転送保持手段と、前記転送経路
に沿って転送されたサーチウィンドウの画素データの一
部を前記第１および第２の画素データ転送保持手段から
入力し、該入力した画素データを前記第１および第２の
画素データ転送保持手段に戻すよう出力する第３の画素
データ転送保持手段と、前記参照画像データ記憶手段に
記憶されている前記サーチウィンドウの第１フィールド
候補ブロックおよび第２フィールド候補ブロックの画素
データを前記第１および第２の画素データ転送保持手段
に入力させるウィンドウデータ入力制御手段と、該ウィ
ンドウデータ入力制御手段により入力された前記サーチ
ウィンドウの第１フィールド候補ブロックおよび第２フ
ィールド候補ブロックの画素データを前記転送経路に沿
って転送させるウィンドウデータ転送制御手段と、前記
現画像データ出力手段から出力された前記現画像第１フ
ィールドブロックの画素データおよび前記現画像第２フ
ィールドブロックの画素データと前記第１の画素データ
転送保持手段に保持された画素データとに基づいて、前
記現画像第１フィールドブロックおよび前記現画像第２
フィールドブロックの各々に対し、該現画像第１フィー
ルドブロックと前記各第１フィールド候補ブロックとの
間の画像の差を表わす複数の第１のフィールドブロック
ディストーション、並びに、該現画像第２フィールドブ
ロックと前記各第２フィールド候補ブロックとの間の画
像の差を表わす複数の第２のフィールドブロックディス
トーション、を時分割演算させるフィールドブロックデ
ィストーション算出手段と、該フィールドブロックディ
ストーション算出手段により算出された各第１のフィー
ルドブロックディストーションと各第２のフィールドブ
ロックディストーションをそれぞれ加算することによ
り、前記現画像フレームブロックと前記各フレーム候補
ブロックとの間の画像の差を表わす各第１のフレームブ
ロックディストーションを算出させるフレームブロック
ディストーション算出手段と、前記フィールドブロック
ディストーション算出手段により算出された各第１のフ
ィールドブロックディストーションのうちの最小の第１
のフィールドブロックディストーションを検出して、該
最小の第１のフィールドブロックディストーションに対
応する第１最小フィールド候補ブロック、並びに、前記
フィールドブロックディストーション算出手段により算
出された各第２のフィールドブロックディストーション
のうちの最小の第２のフィールドブロックディストーシ
ョンを検出して、該最小の第２のフィールドブロックデ
ィストーションに対応する第２最小フィールド候補ブロ
ックを特定させるフィールドブロック特定手段と、前記
フレームブロックディストーション算出手段により算出
された各第１のフレームブロックディストーションのう
ちの最小の第１のフレームブロックディストーションを
検出して、該最小の第１のフレームブロックディストー
ションに対応する第１最小フレーム候補ブロックを特定
させるフレームブロック特定手段と、前記第１および第
２の画素データ転送保持手段により画素データが転送さ
れるとき、前記第１および第２の画素データ転送保持手
段に入力された画素データのうち前記サーチウィンドウ
の１列目から所定列分だけ各列の画素データを前記第１
および第２の画素データ転送保持手段から排出しつつ前
記第３の画素データ転送保持手段に保持させる排出デー
タ保持制御手段と、前記第３の画素データ転送保持手段
に保持された各列の画素データを前記第３の画素データ
転送保持手段から排出しつつ前記第１および第２の画素
データ転送保持手段に保持させる戻しデータ転送制御手
段と、を備え、前記フィールドブロックディストーショ
ン算出手段が、前記第３の画素データ転送保持手段から
前記第１および第２の画素データ転送保持手段に戻され
た画素データに基づいて、前記第１のフィールドブロッ
クディストーションを求めた現画像第１フィールドブロ
ックとは異なる現画像フィールドブロックと前記各第１
フィールド候補ブロックとの間の画像の差を表わす複数
の第３のフィールドブロックディストーション、並び
に、前記第２のフィールドブロックディストーションを
求めた現画像第２フィールドブロックとは異なる現画像
フィールドブロックと前記各第２フィールド候補ブロッ
クとの間の画像の差を表わす複数の第４のフィールドブ
ロックディストーション、を時分割演算させ、フレーム
ブロックディストーション算出手段が、該フィールドブ
ロックディストーション算出手段により算出された各第
３のフィールドブロックディストーションと各第４のフ
ィールドブロックディストーションをそれぞれ加算する
ことにより、前記現画像フレームブロックとは異なる現
画像フレームブロックと前記各フレーム候補ブロックと
の間の画像の差を表わす各第２のフレームブロックディ
ストーションを算出させ、フィールドブロック特定手段
が、前記フィールドブロックディストーション算出手段
により算出された各第３のフィールドブロックディスト
ーションのうちの最小の第３のフィールドブロックディ
ストーションを検出して、該最小の第３のフィールドブ
ロックディストーションに対応する第３最小フィールド
候補ブロック、並びに、前記フィールドブロックディス
トーション算出手段により算出された各第４のフィール
ドブロックディストーションのうちの最小の第４のフィ
ールドブロックディストーションを検出して、該最小の
第４のフィールドブロックディストーションに対応する
第４最小フィールド候補ブロックを特定させ、フレーム
ブロック特定手段が、前記フレームブロックディストー
ション算出手段により算出された各第２のフレームブロ
ックディストーションのうちの最小の第２のフレームブ
ロックディストーションを検出して、該最小の第２のフ
レームブロックディストーションに対応する第２最小フ
レーム候補ブロックを特定させることを特徴とする。
的に構成する現画像フレームを、前記動画像を部分的に
構成する参照画像フレームに基づいて予測するのに用い
られる複数の動きベクトルを探索する動きベクトル探索
装置であり、前記現画像フレームが、現画像第１フィー
ルドおよび現画像第２フィールドからなるとともに、画
素データをそれぞれ有する複数の画素により表わされる
現画像フレームブロックを含み、該現画像フレームブロ
ックが、前記現画像第１フィールドを部分的に構成する
現画像第１フィールドブロックおよび前記現画像第２フ
ィールドを部分的に構成する現画像第２フィールドブロ
ックからなり、前記参照画像フレームが、参照画像第１
フィールドおよび参照画像第２フィールドからなるとと
もに、画素データをそれぞれ有する複数の画素により表
わされるサーチウインドウを含み、該サーチウインドウ
が、複数のフレーム候補ブロックを含み、該フレーム候
補ブロックが、前記参照画像第１フィールドを部分的に
構成する第１フィールド候補ブロックおよび前記参照画
像第２フィールドを部分的に構成する第２フィールド候
補ブロックからなり、現画像フレームブロックと各フレ
ーム候補ブロックが同一サイズであり、現画像フレーム
ブロックの現画像第１フィールドブロックおよび現画像
第２フィールドブロックのそれぞれが、各フレーム候補
ブロックの第１フィールド候補ブロックおよび第２フィ
ールド候補ブロックのそれぞれと同一サイズであり、前
記複数の動きベクトルが、前記現画像フレームブロック
のブロック位置と該現画像フレームブロックに最も類似
したフレーム候補ブロックのブロック位置とによって特
定されるフレーム動きベクトルと、前記現画像第１フィ
ールドブロックのブロック位置と該現画像第１フィール
ドブロックに最も類似した第１フィールド候補ブロック
のブロック位置とによって特定される第１フィールド動
きベクトルと、前記現画像第２フィールドブロックのブ
ロック位置と該現画像第２フィールドブロックに最も類
似した第２フィールド候補ブロックのブロック位置とに
よって特定される第２フィールド動きベクトルと、を含
む動きベクトル探索装置であって、前記現画像第１フィ
ールドブロックの画素データおよび前記現画像第２フィ
ールドブロックの画素データを出力する現画像データ出
力手段と、前記参照画像第１フィールドおよび前記参照
画像第２フィールドを含む参照画像フレームの画素デー
タを記憶し、前記サーチウィンドウの第１フィールド候
補ブロックおよび第２フィールド候補ブロックの画素デ
ータを出力する参照画像データ記憶手段と、前記サーチ
ウィンドウおよび前記現画像フレームブロックのサイズ
に応じた探索領域を形成し、該探索領域内に前記サーチ
ウィンドウ内の各第１フィールド候補ブロックの画素デ
ータの一部および各第２フィールド候補ブロックの画素
データの一部を入力して保持するとともに、該保持した
画素データを前記探索領域の所定方向に転送する第１の
画素データ転送保持手段と、前記第１の画素データ転送
保持手段との間で画素データを授受し、前記第１の画素
データ転送保持手段と共に前記サーチウィンドウの画素
データを前記探索領域を通る所定の転送経路に沿って転
送する第２の画素データ転送保持手段と、前記転送経路
に沿って転送されたサーチウィンドウの画素データの一
部を前記第１および第２の画素データ転送保持手段から
入力し、該入力した画素データを前記第１および第２の
画素データ転送保持手段に戻すよう出力する第３の画素
データ転送保持手段と、前記参照画像データ記憶手段に
記憶されている前記サーチウィンドウの第１フィールド
候補ブロックおよび第２フィールド候補ブロックの画素
データを前記第１および第２の画素データ転送保持手段
に入力させるウィンドウデータ入力制御手段と、該ウィ
ンドウデータ入力制御手段により入力された前記サーチ
ウィンドウの第１フィールド候補ブロックおよび第２フ
ィールド候補ブロックの画素データを前記転送経路に沿
って転送させるウィンドウデータ転送制御手段と、前記
現画像データ出力手段から出力された前記現画像第１フ
ィールドブロックの画素データおよび前記現画像第２フ
ィールドブロックの画素データと前記第１の画素データ
転送保持手段に保持された画素データとに基づいて、前
記現画像第１フィールドブロックおよび前記現画像第２
フィールドブロックの各々に対し、該現画像第１フィー
ルドブロックと前記各第１フィールド候補ブロックとの
間の画像の差を表わす複数の第１のフィールドブロック
ディストーション、並びに、該現画像第２フィールドブ
ロックと前記各第２フィールド候補ブロックとの間の画
像の差を表わす複数の第２のフィールドブロックディス
トーション、を時分割演算させるフィールドブロックデ
ィストーション算出手段と、該フィールドブロックディ
ストーション算出手段により算出された各第１のフィー
ルドブロックディストーションと各第２のフィールドブ
ロックディストーションをそれぞれ加算することによ
り、前記現画像フレームブロックと前記各フレーム候補
ブロックとの間の画像の差を表わす各第１のフレームブ
ロックディストーションを算出させるフレームブロック
ディストーション算出手段と、前記フィールドブロック
ディストーション算出手段により算出された各第１のフ
ィールドブロックディストーションのうちの最小の第１
のフィールドブロックディストーションを検出して、該
最小の第１のフィールドブロックディストーションに対
応する第１最小フィールド候補ブロック、並びに、前記
フィールドブロックディストーション算出手段により算
出された各第２のフィールドブロックディストーション
のうちの最小の第２のフィールドブロックディストーシ
ョンを検出して、該最小の第２のフィールドブロックデ
ィストーションに対応する第２最小フィールド候補ブロ
ックを特定させるフィールドブロック特定手段と、前記
フレームブロックディストーション算出手段により算出
された各第１のフレームブロックディストーションのう
ちの最小の第１のフレームブロックディストーションを
検出して、該最小の第１のフレームブロックディストー
ションに対応する第１最小フレーム候補ブロックを特定
させるフレームブロック特定手段と、前記第１および第
２の画素データ転送保持手段により画素データが転送さ
れるとき、前記第１および第２の画素データ転送保持手
段に入力された画素データのうち前記サーチウィンドウ
の１列目から所定列分だけ各列の画素データを前記第１
および第２の画素データ転送保持手段から排出しつつ前
記第３の画素データ転送保持手段に保持させる排出デー
タ保持制御手段と、前記第３の画素データ転送保持手段
に保持された各列の画素データを前記第３の画素データ
転送保持手段から排出しつつ前記第１および第２の画素
データ転送保持手段に保持させる戻しデータ転送制御手
段と、を備え、前記フィールドブロックディストーショ
ン算出手段が、前記第３の画素データ転送保持手段から
前記第１および第２の画素データ転送保持手段に戻され
た画素データに基づいて、前記第１のフィールドブロッ
クディストーションを求めた現画像第１フィールドブロ
ックとは異なる現画像フィールドブロックと前記各第１
フィールド候補ブロックとの間の画像の差を表わす複数
の第３のフィールドブロックディストーション、並び
に、前記第２のフィールドブロックディストーションを
求めた現画像第２フィールドブロックとは異なる現画像
フィールドブロックと前記各第２フィールド候補ブロッ
クとの間の画像の差を表わす複数の第４のフィールドブ
ロックディストーション、を時分割演算させ、フレーム
ブロックディストーション算出手段が、該フィールドブ
ロックディストーション算出手段により算出された各第
３のフィールドブロックディストーションと各第４のフ
ィールドブロックディストーションをそれぞれ加算する
ことにより、前記現画像フレームブロックとは異なる現
画像フレームブロックと前記各フレーム候補ブロックと
の間の画像の差を表わす各第２のフレームブロックディ
ストーションを算出させ、フィールドブロック特定手段
が、前記フィールドブロックディストーション算出手段
により算出された各第３のフィールドブロックディスト
ーションのうちの最小の第３のフィールドブロックディ
ストーションを検出して、該最小の第３のフィールドブ
ロックディストーションに対応する第３最小フィールド
候補ブロック、並びに、前記フィールドブロックディス
トーション算出手段により算出された各第４のフィール
ドブロックディストーションのうちの最小の第４のフィ
ールドブロックディストーションを検出して、該最小の
第４のフィールドブロックディストーションに対応する
第４最小フィールド候補ブロックを特定させ、フレーム
ブロック特定手段が、前記フレームブロックディストー
ション算出手段により算出された各第２のフレームブロ
ックディストーションのうちの最小の第２のフレームブ
ロックディストーションを検出して、該最小の第２のフ
レームブロックディストーションに対応する第２最小フ
レーム候補ブロックを特定させることを特徴とする。
【００５０】請求項１２に記載の発明は、請求項１１記
載の動きベクトル探索装置において、前記現画像および
前記参照画像がインタレース構造による符号化画像であ
ることを特徴とする。請求項１３に記載の発明は、請求
項１１記載の動きベクトル探索装置において、前記フィ
ールドブロックディストーション算出手段が、前記第３
の画素データ転送保持手段から前記第１および第２の画
素データ転送保持手段に戻された画素データに基づい
て、前記現画像第２フィールドブロックと前記各第１フ
ィールド候補ブロックとの間の画像の差を表わす複数の
第３のフィールドブロックディストーション、並びに、
前記現画像第１フィールドブロックと前記各第２フィー
ルド候補ブロックとの間の画像の差を表わす複数の第４
のフィールドブロックディストーション、を時分割演算
させることを特徴とする。
載の動きベクトル探索装置において、前記現画像および
前記参照画像がインタレース構造による符号化画像であ
ることを特徴とする。請求項１３に記載の発明は、請求
項１１記載の動きベクトル探索装置において、前記フィ
ールドブロックディストーション算出手段が、前記第３
の画素データ転送保持手段から前記第１および第２の画
素データ転送保持手段に戻された画素データに基づい
て、前記現画像第２フィールドブロックと前記各第１フ
ィールド候補ブロックとの間の画像の差を表わす複数の
第３のフィールドブロックディストーション、並びに、
前記現画像第１フィールドブロックと前記各第２フィー
ルド候補ブロックとの間の画像の差を表わす複数の第４
のフィールドブロックディストーション、を時分割演算
させることを特徴とする。
【００５１】請求項１４に記載の発明は、請求項１１記
載の動きベクトル探索装置において、前記フィールドブ
ロックディストーション算出手段が、前記戻しデータ転
送制御手段による画素データの転送と同時に、前記第３
のフィールドブロックディストーションおよび前記第４
のフィールドブロックディストーションを時分割演算さ
せることを特徴とする。
載の動きベクトル探索装置において、前記フィールドブ
ロックディストーション算出手段が、前記戻しデータ転
送制御手段による画素データの転送と同時に、前記第３
のフィールドブロックディストーションおよび前記第４
のフィールドブロックディストーションを時分割演算さ
せることを特徴とする。
【００５２】請求項１５に記載の発明は、請求項１１記
載の動きベクトル探索装置において、Ｈ，Ｌ，Ｎおよび
Ｍをそれぞれ整数とし、前記現画像フレームブロック
が、（Ｎ×２）行Ｍ列の画素からなり、該現画像フレー
ムブロックの前記現画像第１フィールドブロックが、Ｎ
行Ｍ列の画素からなり、前記現画像第２フィールドブロ
ックが、Ｎ行Ｍ列の画素からなるとともに、前記サーチ
ウインドウが、（Ｈ×２）行Ｌ列の画素からなり、該サ
ーチウインドウの前記フレーム候補ブロックが、（Ｎ×
２）行Ｍ列の画素からなり、該フレーム候補ブロックの
前記第１フィールド候補ブロックが、Ｎ行Ｍ列の画素か
らなり、前記第２フィールド候補ブロックが、Ｎ行Ｍ列
の画素からなる動きベクトル探索装置であって、前記第
１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ
−Ｍ＋１）個の第１レジスタユニットを有し、前記第２
の画素データ転送保持手段が、前記第１の画素データ転
送保持手段の第１レジスタユニットとの間で画素データ
を授受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを
有し、前記第３の画素データ転送保持手段が、前記転送
経路に沿って転送された画素データの一部を前記第１の
画素データ転送保持手段の第１レジスタユニットおよび
前記第２の画素データ転送保持手段の第２レジスタユニ
ットから入力し、該入力した画素データを該第１レジス
タユニットおよび該第２レジスタユニットに戻すよう出
力する（Ｍ−１）個の第３レジスタユニットを有し、前
記排出データ保持制御手段が、前記第１および第２の画
素データ転送保持手段に入力された画素データのうち前
記サーチウィンドウの１列目から（Ｍ−１）列目までの
各列の画素データを前記第１および第２の画素データ転
送保持手段から排出しつつ前記第３の画素データ転送保
持手段に保持させ、前記戻しデータ転送制御手段が、前
記第３の画素データ転送保持手段に入力された画素デー
タのうち前記サーチウィンドウの（Ｍ−１）列目から１
列目までの各列の画素データを前記第３の画素データ転
送保持手段から排出しつつ前記第１および第２の画素デ
ータ転送保持手段に保持させることを特徴とする。
載の動きベクトル探索装置において、Ｈ，Ｌ，Ｎおよび
Ｍをそれぞれ整数とし、前記現画像フレームブロック
が、（Ｎ×２）行Ｍ列の画素からなり、該現画像フレー
ムブロックの前記現画像第１フィールドブロックが、Ｎ
行Ｍ列の画素からなり、前記現画像第２フィールドブロ
ックが、Ｎ行Ｍ列の画素からなるとともに、前記サーチ
ウインドウが、（Ｈ×２）行Ｌ列の画素からなり、該サ
ーチウインドウの前記フレーム候補ブロックが、（Ｎ×
２）行Ｍ列の画素からなり、該フレーム候補ブロックの
前記第１フィールド候補ブロックが、Ｎ行Ｍ列の画素か
らなり、前記第２フィールド候補ブロックが、Ｎ行Ｍ列
の画素からなる動きベクトル探索装置であって、前記第
１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ
−Ｍ＋１）個の第１レジスタユニットを有し、前記第２
の画素データ転送保持手段が、前記第１の画素データ転
送保持手段の第１レジスタユニットとの間で画素データ
を授受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを
有し、前記第３の画素データ転送保持手段が、前記転送
経路に沿って転送された画素データの一部を前記第１の
画素データ転送保持手段の第１レジスタユニットおよび
前記第２の画素データ転送保持手段の第２レジスタユニ
ットから入力し、該入力した画素データを該第１レジス
タユニットおよび該第２レジスタユニットに戻すよう出
力する（Ｍ−１）個の第３レジスタユニットを有し、前
記排出データ保持制御手段が、前記第１および第２の画
素データ転送保持手段に入力された画素データのうち前
記サーチウィンドウの１列目から（Ｍ−１）列目までの
各列の画素データを前記第１および第２の画素データ転
送保持手段から排出しつつ前記第３の画素データ転送保
持手段に保持させ、前記戻しデータ転送制御手段が、前
記第３の画素データ転送保持手段に入力された画素デー
タのうち前記サーチウィンドウの（Ｍ−１）列目から１
列目までの各列の画素データを前記第３の画素データ転
送保持手段から排出しつつ前記第１および第２の画素デ
ータ転送保持手段に保持させることを特徴とする。
【００５３】請求項１６に記載の発明は、請求項１１記
載の動きベクトル探索装置において、Ｈ，Ｌ，Ｎおよび
Ｍをそれぞれ整数とし、前記現画像フレームブロック
が、（Ｎ×２）行Ｍ列の画素からなり、該現画像フレー
ムブロックの前記現画像第１フィールドブロックが、Ｎ
行Ｍ列の画素からなり、前記現画像第２フィールドブロ
ックが、Ｎ行Ｍ列の画素からなるとともに、前記サーチ
ウインドウが、（Ｈ×２）行Ｌ列の画素からなり、該サ
ーチウインドウの前記フレーム候補ブロックが、（Ｎ×
２）行Ｍ列の画素からなり、該フレーム候補ブロックの
前記第１フィールド候補ブロックが、Ｎ行Ｍ列の画素か
らなり、前記第２フィールド候補ブロックが、Ｎ行Ｍ列
の画素からなる動きベクトル探索装置であって、前記第
１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ
−Ｍ＋１）個の第１レジスタユニットを有し、前記第２
の画素データ転送保持手段が、前記第１の画素データ転
送保持手段の第１レジスタユニットとの間で画素データ
を授受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを
有し、前記第３の画素データ転送保持手段が、前記転送
経路に沿って転送された画素データの一部を前記第１の
画素データ転送保持手段の第１レジスタユニットおよび
前記第２の画素データ転送保持手段の第２レジスタユニ
ットから入力し、該入力した画素データを該第１レジス
タユニットおよび該第２レジスタユニットに戻すよう出
力するＭ個の第３レジスタユニットを有し、前記排出デ
ータ保持制御手段が、前記第１および第２の画素データ
転送保持手段に入力された画素データのうち前記サーチ
ウィンドウの１列目からＭ列目までの各列の画素データ
を前記第１および第２の画素データ転送保持手段から排
出しつつ前記第３の画素データ転送保持手段に保持さ
せ、前記戻しデータ転送制御手段が、前記第３の画素デ
ータ転送保持手段に入力された画素データのうち前記サ
ーチウィンドウのＭ列目から１列目までの各列の画素デ
ータを前記第３の画素データ転送保持手段から排出しつ
つ前記第１および第２の画素データ転送保持手段に保持
させることを特徴とする。
載の動きベクトル探索装置において、Ｈ，Ｌ，Ｎおよび
Ｍをそれぞれ整数とし、前記現画像フレームブロック
が、（Ｎ×２）行Ｍ列の画素からなり、該現画像フレー
ムブロックの前記現画像第１フィールドブロックが、Ｎ
行Ｍ列の画素からなり、前記現画像第２フィールドブロ
ックが、Ｎ行Ｍ列の画素からなるとともに、前記サーチ
ウインドウが、（Ｈ×２）行Ｌ列の画素からなり、該サ
ーチウインドウの前記フレーム候補ブロックが、（Ｎ×
２）行Ｍ列の画素からなり、該フレーム候補ブロックの
前記第１フィールド候補ブロックが、Ｎ行Ｍ列の画素か
らなり、前記第２フィールド候補ブロックが、Ｎ行Ｍ列
の画素からなる動きベクトル探索装置であって、前記第
１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）×（Ｌ
−Ｍ＋１）個の第１レジスタユニットを有し、前記第２
の画素データ転送保持手段が、前記第１の画素データ転
送保持手段の第１レジスタユニットとの間で画素データ
を授受する（Ｌ−Ｍ＋１）個の第２レジスタユニットを
有し、前記第３の画素データ転送保持手段が、前記転送
経路に沿って転送された画素データの一部を前記第１の
画素データ転送保持手段の第１レジスタユニットおよび
前記第２の画素データ転送保持手段の第２レジスタユニ
ットから入力し、該入力した画素データを該第１レジス
タユニットおよび該第２レジスタユニットに戻すよう出
力するＭ個の第３レジスタユニットを有し、前記排出デ
ータ保持制御手段が、前記第１および第２の画素データ
転送保持手段に入力された画素データのうち前記サーチ
ウィンドウの１列目からＭ列目までの各列の画素データ
を前記第１および第２の画素データ転送保持手段から排
出しつつ前記第３の画素データ転送保持手段に保持さ
せ、前記戻しデータ転送制御手段が、前記第３の画素デ
ータ転送保持手段に入力された画素データのうち前記サ
ーチウィンドウのＭ列目から１列目までの各列の画素デ
ータを前記第３の画素データ転送保持手段から排出しつ
つ前記第１および第２の画素データ転送保持手段に保持
させることを特徴とする。
【００５４】請求項１７に記載の発明は、請求項１１記
載の動きベクトル探索装置において、前記参照画像デー
タ記憶手段から前記サーチウィンドウの第１フィールド
候補ブロックおよび第２フィールド候補ブロックの画素
データを所定画素領域分ずつ読み出して記憶するととも
に、該記憶済の画素データを前記参照画像データ記憶手
段からのデータ転送速度より大きい転送速度で前記第１
および第２の画素データ転送保持手段に供給する高速転
送記憶手段を有し、前記ウィンドウデータ入力制御手段
が、前記参照画像データ記憶手段に記憶されている前記
サーチウィンドウの第１フィールド候補ブロックおよび
第２フィールド候補ブロックの画素データを前記高速転
送記憶手段に入力させるウィンドウデータ読み出し手段
と、該ウィンドウデータ読み出し手段により高速転送記
憶手段に入力された前記サーチウィンドウの第１フィー
ルド候補ブロックおよび第２フィールド候補ブロックの
画素データを前記第１および第２の画素データ転送保持
手段に入力させ、さらに、前記探索領域内に戻される画
素データに続く転送順序の画素データを前記第１および
第２の画素データ転送保持手段に再度入力させるウィン
ドウデータ入力転送手段と、を有し、前記フィールドブ
ロックディストーション算出手段が、前記第３の画素デ
ータ転送保持手段から前記第１および第２の画素データ
転送保持手段に戻された画素データと、前記高速転送記
憶手段から前記第１および第２の画素データ転送保持手
段に再度入力された画素データとに基づいて、前記複数
の第３のフィールドブロックディストーションおよび前
記複数の第４のフィールドブロックディストーションを
時分割演算させることを特徴とする。
載の動きベクトル探索装置において、前記参照画像デー
タ記憶手段から前記サーチウィンドウの第１フィールド
候補ブロックおよび第２フィールド候補ブロックの画素
データを所定画素領域分ずつ読み出して記憶するととも
に、該記憶済の画素データを前記参照画像データ記憶手
段からのデータ転送速度より大きい転送速度で前記第１
および第２の画素データ転送保持手段に供給する高速転
送記憶手段を有し、前記ウィンドウデータ入力制御手段
が、前記参照画像データ記憶手段に記憶されている前記
サーチウィンドウの第１フィールド候補ブロックおよび
第２フィールド候補ブロックの画素データを前記高速転
送記憶手段に入力させるウィンドウデータ読み出し手段
と、該ウィンドウデータ読み出し手段により高速転送記
憶手段に入力された前記サーチウィンドウの第１フィー
ルド候補ブロックおよび第２フィールド候補ブロックの
画素データを前記第１および第２の画素データ転送保持
手段に入力させ、さらに、前記探索領域内に戻される画
素データに続く転送順序の画素データを前記第１および
第２の画素データ転送保持手段に再度入力させるウィン
ドウデータ入力転送手段と、を有し、前記フィールドブ
ロックディストーション算出手段が、前記第３の画素デ
ータ転送保持手段から前記第１および第２の画素データ
転送保持手段に戻された画素データと、前記高速転送記
憶手段から前記第１および第２の画素データ転送保持手
段に再度入力された画素データとに基づいて、前記複数
の第３のフィールドブロックディストーションおよび前
記複数の第４のフィールドブロックディストーションを
時分割演算させることを特徴とする。
【００５５】請求項１８に記載の発明は、請求項１７記
載の動きベクトル探索装置において、前記ウィンドウデ
ータ読み出し手段が、前記ウィンドウデータ入力転送手
段による前記画素データの転送の間に、該ウィンドウデ
ータ入力転送手段が転送させた画素データとは別のサー
チウィンドウの画素データを前記参照画像データ記憶手
段から前記高速転送記憶手段に入力させることを特徴と
する。
載の動きベクトル探索装置において、前記ウィンドウデ
ータ読み出し手段が、前記ウィンドウデータ入力転送手
段による前記画素データの転送の間に、該ウィンドウデ
ータ入力転送手段が転送させた画素データとは別のサー
チウィンドウの画素データを前記参照画像データ記憶手
段から前記高速転送記憶手段に入力させることを特徴と
する。
【００５６】請求項１９に記載の発明は、請求項１５お
よび１６記載の動きベクトル探索装置において、前記ウ
ィンドウデータ転送制御手段が、前記サーチウィンドウ
内で隣り合う２つの画素列の画素データを互いに列方向
で逆方向に転送させるよう、前記探索領域内で入力画素
データを列方向に往復移動させながら前記転送経路に沿
って転送させることを特徴とする。
よび１６記載の動きベクトル探索装置において、前記ウ
ィンドウデータ転送制御手段が、前記サーチウィンドウ
内で隣り合う２つの画素列の画素データを互いに列方向
で逆方向に転送させるよう、前記探索領域内で入力画素
データを列方向に往復移動させながら前記転送経路に沿
って転送させることを特徴とする。
【００５７】請求項２０に記載の発明は、請求項１５お
よび１６記載の動きベクトル探索装置において、前記第
１の画素データ転送保持手段の第１レジスタユニット、
前記第２の画素データ転送保持手段の第２レジスタユニ
ットおよび前記第３の画素データ転送保持手段の第３レ
ジスタユニットが、入力端子および出力端子を有し、画
素データを入力端子を通して入力して出力端子を通して
出力する第１フリップフロップと、入力端子および出力
端子を有し、第１フリップフロップから画素データを入
力端子を通して入力して出力端子を通して出力する第２
フリップフロップと、を有することを特徴とする。
よび１６記載の動きベクトル探索装置において、前記第
１の画素データ転送保持手段の第１レジスタユニット、
前記第２の画素データ転送保持手段の第２レジスタユニ
ットおよび前記第３の画素データ転送保持手段の第３レ
ジスタユニットが、入力端子および出力端子を有し、画
素データを入力端子を通して入力して出力端子を通して
出力する第１フリップフロップと、入力端子および出力
端子を有し、第１フリップフロップから画素データを入
力端子を通して入力して出力端子を通して出力する第２
フリップフロップと、を有することを特徴とする。
【００５８】請求項２１に記載の発明は、請求項１５お
よび１６記載の動きベクトル探索装置において、前記フ
ィールドブロックディストーション算出手段が、前記第
１レジスタユニットと共に二次元的に配列された複数の
演算器を有するシストリックアレー構造の演算回路によ
って構成されることを特徴とする。
よび１６記載の動きベクトル探索装置において、前記フ
ィールドブロックディストーション算出手段が、前記第
１レジスタユニットと共に二次元的に配列された複数の
演算器を有するシストリックアレー構造の演算回路によ
って構成されることを特徴とする。
【００５９】請求項２２に記載の発明は、請求項１５お
よび１６記載の動きベクトル探索装置において、前記各
第２レジスタユニットが、画素データを入力して一時的
に保持し出力する直列に互いに電気的に接続された（Ｎ
−１）個のサイドレジスタからなることを特徴とする。
よび１６記載の動きベクトル探索装置において、前記各
第２レジスタユニットが、画素データを入力して一時的
に保持し出力する直列に互いに電気的に接続された（Ｎ
−１）個のサイドレジスタからなることを特徴とする。
【００６０】請求項２３に記載の発明は、請求項１５お
よび１６記載の動きベクトル探索装置において、前記各
第２レジスタユニットが、各列の１行目の第１レジスタ
ユニットに電気的に接続された第１サイドレジスタユニ
ットと、各列の（Ｈ−Ｎ＋１）行目の第１レジスタユニ
ットに電気的に接続された第２サイドレジスタユニット
からなり、該各第１サイドレジスタユニットが、画素デ
ータを入力して一時的に保持し出力する直列に互いに電
気的に接続された（Ｎ−１）個のサイドレジスタからな
り、該各第２サイドレジスタユニットが、画素データを
入力して一時的に保持し出力する直列に互いに電気的に
接続された（Ｎ−１）個のサイドレジスタからなること
を特徴とする。
よび１６記載の動きベクトル探索装置において、前記各
第２レジスタユニットが、各列の１行目の第１レジスタ
ユニットに電気的に接続された第１サイドレジスタユニ
ットと、各列の（Ｈ−Ｎ＋１）行目の第１レジスタユニ
ットに電気的に接続された第２サイドレジスタユニット
からなり、該各第１サイドレジスタユニットが、画素デ
ータを入力して一時的に保持し出力する直列に互いに電
気的に接続された（Ｎ−１）個のサイドレジスタからな
り、該各第２サイドレジスタユニットが、画素データを
入力して一時的に保持し出力する直列に互いに電気的に
接続された（Ｎ−１）個のサイドレジスタからなること
を特徴とする。
【００６１】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しつつ説明する。本発明に係る動きベ
クトル探索装置は、図１および図２に示すように、現画
像データ出力手段１０００、参照画像データ記憶手段２
０００、第１の画素データ転送保持手段３００１、第２
の画素データ転送保持手段３００２、第３の画素データ
転送保持手段４０００、フィールドブロックディストー
ション算出手段５０００、フレームブロックディストー
ション算出手段５００５、フィールドブロック特定手段
６０００、フレームブロック特定手段６００５および信
号出力ユニット７０００を備え、信号出力ユニット７０
００は、ウィンドウデータ転送制御手段７００１、排出
データ保持制御手段７００２、戻しデータ転送制御手段
７００３およびウィンドウデータ入力制御手段７００４
を有している。
て添付図面を参照しつつ説明する。本発明に係る動きベ
クトル探索装置は、図１および図２に示すように、現画
像データ出力手段１０００、参照画像データ記憶手段２
０００、第１の画素データ転送保持手段３００１、第２
の画素データ転送保持手段３００２、第３の画素データ
転送保持手段４０００、フィールドブロックディストー
ション算出手段５０００、フレームブロックディストー
ション算出手段５００５、フィールドブロック特定手段
６０００、フレームブロック特定手段６００５および信
号出力ユニット７０００を備え、信号出力ユニット７０
００は、ウィンドウデータ転送制御手段７００１、排出
データ保持制御手段７００２、戻しデータ転送制御手段
７００３およびウィンドウデータ入力制御手段７００４
を有している。
【００６２】現画像データ出力手段１０００は、現画像
第１フィールドブロックおよび現画像第２フィールドブ
ロックの画素データをフィールドブロックディストーシ
ョン算出手段５０００に出力するものである。参照画像
データ記憶手段２０００は、参照画像の画素データを記
憶し、候補ブロックをそれぞれ少なくとも２つ含んだ複
数のサーチウィンドウの画素データを第１の画素データ
転送保持手段３００１および第２の画素データ転送保持
手段３００２に出力するものである。
第１フィールドブロックおよび現画像第２フィールドブ
ロックの画素データをフィールドブロックディストーシ
ョン算出手段５０００に出力するものである。参照画像
データ記憶手段２０００は、参照画像の画素データを記
憶し、候補ブロックをそれぞれ少なくとも２つ含んだ複
数のサーチウィンドウの画素データを第１の画素データ
転送保持手段３００１および第２の画素データ転送保持
手段３００２に出力するものである。
【００６３】第１の画素データ転送保持手段３００１お
よび第２の画素データ転送保持手段３００２は、サーチ
ウィンドウ内の各候補ブロックの画素データの一部を入
力して保持するとともに、第１および第２の画素データ
転送保持手段３００１，３００２との間で画素データを
授受し、該保持した画素データを所定の転送経路に沿っ
て転送するものである。
よび第２の画素データ転送保持手段３００２は、サーチ
ウィンドウ内の各候補ブロックの画素データの一部を入
力して保持するとともに、第１および第２の画素データ
転送保持手段３００１，３００２との間で画素データを
授受し、該保持した画素データを所定の転送経路に沿っ
て転送するものである。
【００６４】第３の画素データ転送保持手段４０００
は、前記転送経路に沿って転送された画素データの一部
を前記第１および第２の画素データ転送保持手段３００
１，３００２から入力し、該入力した画素データを前記
第１および第２の画素データ転送保持手段３００１，３
００２に戻すよう出力するものである。ここで、現画像
の第１、第２フィールドをそれぞれ、奇数ラインからな
る奇数フィールド、偶数ラインからなる偶数フィールド
とし、参照画像の第１、第２フィールドをそれぞれ、奇
数ラインからなる奇数フィールド、偶数ラインからなる
偶数フィールドとして、現画像および参照画像の奇数フ
ィールドと奇数フィールド、偶数フィールドと偶数フィ
ールドからフィールドブロックディストーションを求め
てフレームブロックディストーションを求める処理を同
一パリティフェーズ、現画像および参照画像の奇数フィ
ールドと偶数フィールド、偶数フィールドと奇数フィー
ルドからフィールドブロックディストーションを求めて
フレームブロックディストーションを求める処理を異パ
リティフェーズとする。
は、前記転送経路に沿って転送された画素データの一部
を前記第１および第２の画素データ転送保持手段３００
１，３００２から入力し、該入力した画素データを前記
第１および第２の画素データ転送保持手段３００１，３
００２に戻すよう出力するものである。ここで、現画像
の第１、第２フィールドをそれぞれ、奇数ラインからな
る奇数フィールド、偶数ラインからなる偶数フィールド
とし、参照画像の第１、第２フィールドをそれぞれ、奇
数ラインからなる奇数フィールド、偶数ラインからなる
偶数フィールドとして、現画像および参照画像の奇数フ
ィールドと奇数フィールド、偶数フィールドと偶数フィ
ールドからフィールドブロックディストーションを求め
てフレームブロックディストーションを求める処理を同
一パリティフェーズ、現画像および参照画像の奇数フィ
ールドと偶数フィールド、偶数フィールドと奇数フィー
ルドからフィールドブロックディストーションを求めて
フレームブロックディストーションを求める処理を異パ
リティフェーズとする。
【００６５】フィールドブロックディストーション算出
手段５０００は、前記現画像データ出力手段１０００か
ら出力された現画像ブロックの画素データと前記第１の
画素データ転送保持手段３００１に保持された画素デー
タとに基づいて、前記現画像ブロックの各々に対し、前
記現画像ブロックと前記複数の候補ブロックとの間の画
像の差を表わす同一パリティフェーズのフィールドブロ
ックディストーションをそれぞれ算出し、また、前記第
３の画素データ転送保持手段４０００から前記第１およ
び第２の画素データ転送保持手段３００１，３００２に
戻された画素データを用いて、異パリティフェーズのフ
ィールドブロックディストーションをそれぞれ算出する
ものである。
手段５０００は、前記現画像データ出力手段１０００か
ら出力された現画像ブロックの画素データと前記第１の
画素データ転送保持手段３００１に保持された画素デー
タとに基づいて、前記現画像ブロックの各々に対し、前
記現画像ブロックと前記複数の候補ブロックとの間の画
像の差を表わす同一パリティフェーズのフィールドブロ
ックディストーションをそれぞれ算出し、また、前記第
３の画素データ転送保持手段４０００から前記第１およ
び第２の画素データ転送保持手段３００１，３００２に
戻された画素データを用いて、異パリティフェーズのフ
ィールドブロックディストーションをそれぞれ算出する
ものである。
【００６６】フレームブロックディストーション算出手
段５００５は、前記フィールドブロックディストーショ
ン算出手段５０００で算出されたフィールドブロックデ
ィストーションをもとに対応する候補ブロックの同一パ
リティフェーズおよび異パリティフェーズのフレームブ
ロックディストーションを算出し、フレームブロック特
定手段６００５に転送するものである。
段５００５は、前記フィールドブロックディストーショ
ン算出手段５０００で算出されたフィールドブロックデ
ィストーションをもとに対応する候補ブロックの同一パ
リティフェーズおよび異パリティフェーズのフレームブ
ロックディストーションを算出し、フレームブロック特
定手段６００５に転送するものである。
【００６７】フィールドブロック特定手段６０００は、
前記現画像ブロックの各々に対し算出された複数のフィ
ールドブロックディストーションの値のうち最小値を検
出して、前記現画像ブロックに最も類似するそれぞれ１
つのフィールド候補ブロックを特定するものである。フ
レームブロック特定手段６００５は、前記現画像ブロッ
クの各々に対し算出された複数の同一パリティフェーズ
および異パリティフェーズのフレームブロックディスト
ーションの値のうちそれぞれ最小値を検出して、前記現
画像ブロックに最も類似するそれぞれ１つの同一パリテ
ィフェーズおよび異パリティフェーズのフレーム候補ブ
ロックを特定するものである。
前記現画像ブロックの各々に対し算出された複数のフィ
ールドブロックディストーションの値のうち最小値を検
出して、前記現画像ブロックに最も類似するそれぞれ１
つのフィールド候補ブロックを特定するものである。フ
レームブロック特定手段６００５は、前記現画像ブロッ
クの各々に対し算出された複数の同一パリティフェーズ
および異パリティフェーズのフレームブロックディスト
ーションの値のうちそれぞれ最小値を検出して、前記現
画像ブロックに最も類似するそれぞれ１つの同一パリテ
ィフェーズおよび異パリティフェーズのフレーム候補ブ
ロックを特定するものである。
【００６８】ウィンドウデータ入力制御手段７００４
は、参照画像データ記憶手段２０００に記憶されている
サーチウィンドウの画素データを第１および第２の画素
データ転送保持手段３００１，３００２に入力させるも
のである。ウィンドウデータ転送制御手段７００１は、
第１および第２の画素データ転送保持手段３００１，３
００２により保持されている画素データを前記転送経路
に沿って転送させるものである。
は、参照画像データ記憶手段２０００に記憶されている
サーチウィンドウの画素データを第１および第２の画素
データ転送保持手段３００１，３００２に入力させるも
のである。ウィンドウデータ転送制御手段７００１は、
第１および第２の画素データ転送保持手段３００１，３
００２により保持されている画素データを前記転送経路
に沿って転送させるものである。
【００６９】排出データ保持制御手段７００２は、第１
および第２の画素データ転送保持手段３００１，３００
２により画素データが転送されるとき、第１および第２
の画素データ転送保持手段３００１，３００２に入力さ
れた画素データのうち前記サーチウィンドウの１列目か
ら所定列分だけ各列の画素データを第１および第２の画
素データ転送保持手段３００１，３００２から排出しつ
つ第３の画素データ転送保持手段４０００に保持させる
ものである。
および第２の画素データ転送保持手段３００１，３００
２により画素データが転送されるとき、第１および第２
の画素データ転送保持手段３００１，３００２に入力さ
れた画素データのうち前記サーチウィンドウの１列目か
ら所定列分だけ各列の画素データを第１および第２の画
素データ転送保持手段３００１，３００２から排出しつ
つ第３の画素データ転送保持手段４０００に保持させる
ものである。
【００７０】戻しデータ転送制御手段７００３は、第３
の画素データ転送保持手段４０００に入力された各列の
画素データを第３の画素データ転送保持手段４０００か
ら排出しつつ第１および第２の画素データ転送保持手段
３００１，３００２に保持させるものである。ウィンド
ウデータ入力制御手段７００４は、参照画像データ記憶
手段２０００に記憶されているサーチウィンドウの第１
フィールド候補ブロックおよび第２フィールド候補ブロ
ックの画素データを第１および第２の画素データ転送保
持手段３００１，３００２に入力させるものである。
の画素データ転送保持手段４０００に入力された各列の
画素データを第３の画素データ転送保持手段４０００か
ら排出しつつ第１および第２の画素データ転送保持手段
３００１，３００２に保持させるものである。ウィンド
ウデータ入力制御手段７００４は、参照画像データ記憶
手段２０００に記憶されているサーチウィンドウの第１
フィールド候補ブロックおよび第２フィールド候補ブロ
ックの画素データを第１および第２の画素データ転送保
持手段３００１，３００２に入力させるものである。
【００７１】以上により、現画像データ出力手段１００
０から出力された現画像ブロックの画素データと参照画
像データ記憶手段２０００から出力されたサーチウィン
ドウの画素データに基づいて、現画像ブロックと複数の
候補ブロックとのフレームブロックディストーションお
よびフィールドブロックディストーションを同一パリテ
ィフェーズについて算出することができ、また、現画像
データ出力手段１０００から出力された現画像ブロック
の画素データと第３の画素データ転送保持手段４０００
から戻されたサーチウィンドウの画素データに基づい
て、現画像ブロックと複数の候補ブロックとのフレーム
ブロックおよびフィールドブロックディストーションを
異パリティフェーズについて算出することができる。
０から出力された現画像ブロックの画素データと参照画
像データ記憶手段２０００から出力されたサーチウィン
ドウの画素データに基づいて、現画像ブロックと複数の
候補ブロックとのフレームブロックディストーションお
よびフィールドブロックディストーションを同一パリテ
ィフェーズについて算出することができ、また、現画像
データ出力手段１０００から出力された現画像ブロック
の画素データと第３の画素データ転送保持手段４０００
から戻されたサーチウィンドウの画素データに基づい
て、現画像ブロックと複数の候補ブロックとのフレーム
ブロックおよびフィールドブロックディストーションを
異パリティフェーズについて算出することができる。
【００７２】したがって、参照画像データ記憶手段２０
００から第１の画素データ転送保持手段３００１および
第２の画素データ転送保持手段３００２にデータを転送
する早さよりも早い第３の画素データ転送保持手段４０
００から第１の画素データ転送保持手段３００１および
第２の画素データ転送保持手段３００２にサーチウィン
ドウの画素データを入力することができ、同一パリティ
フェーズおよび異パリティフェーズ毎にフレームブロッ
クディストーションおよびフィールドブロックディスト
ーションを短時間で算出をすることができる。
００から第１の画素データ転送保持手段３００１および
第２の画素データ転送保持手段３００２にデータを転送
する早さよりも早い第３の画素データ転送保持手段４０
００から第１の画素データ転送保持手段３００１および
第２の画素データ転送保持手段３００２にサーチウィン
ドウの画素データを入力することができ、同一パリティ
フェーズおよび異パリティフェーズ毎にフレームブロッ
クディストーションおよびフィールドブロックディスト
ーションを短時間で算出をすることができる。
【００７３】
【実施例】以下、本発明を図面に基づいて説明する。図
１〜図５８は、本発明に係る動きベクトル探索装置の第
１実施例を示す図である。図１は構成例を示し、図２に
機能ブロック図を示す。図１に示すように、第１の画素
データ転送保持手段３００１、第２の画素データ転送保
持手段３００２および第３の画素データ転送保持手段４
０００は、プロセッサーエレメントＰＥ、入力レジスタ
ＩＲ、垂直サイドレジスタＶＳおよび水平サイドレジス
タＨＳから構成される。
１〜図５８は、本発明に係る動きベクトル探索装置の第
１実施例を示す図である。図１は構成例を示し、図２に
機能ブロック図を示す。図１に示すように、第１の画素
データ転送保持手段３００１、第２の画素データ転送保
持手段３００２および第３の画素データ転送保持手段４
０００は、プロセッサーエレメントＰＥ、入力レジスタ
ＩＲ、垂直サイドレジスタＶＳおよび水平サイドレジス
タＨＳから構成される。
【００７４】図２に示すように、動きベクトル探索装置
は、現画像データ出力手段１０００、参照画像データ記
憶手段２０００、第１の画素データ転送保持手段３００
１、第２の画素データ転送保持手段３００２、第３の画
素データ転送保持手段４０００、フィールドブロックデ
ィストーション算出手段５０００、フィールドブロック
特定手段６０００、フレームブロックディストーション
算出手段５００５、フレームブロック特定手段６００
５、ウインドウデータ転送制御手段７００１、排出デー
タ保持制御手段７００２、戻しデータ転送制御手段７０
０３およびウィンドウデータ入力制御手段７００４から
なる。
は、現画像データ出力手段１０００、参照画像データ記
憶手段２０００、第１の画素データ転送保持手段３００
１、第２の画素データ転送保持手段３００２、第３の画
素データ転送保持手段４０００、フィールドブロックデ
ィストーション算出手段５０００、フィールドブロック
特定手段６０００、フレームブロックディストーション
算出手段５００５、フレームブロック特定手段６００
５、ウインドウデータ転送制御手段７００１、排出デー
タ保持制御手段７００２、戻しデータ転送制御手段７０
０３およびウィンドウデータ入力制御手段７００４から
なる。
【００７５】ここで、図３〜図７に示される図は、現画
像フレームブロック１１０、現画像第１フィールドブロ
ック１１１、現画像第２フィールドブロック１１２、サ
ーチウインドウ２１０および参照画像第１フィールド内
のサーチウィンドウである第１フィールドサーチウィン
ドウ２１１、参照画像第２フィールド内のサーチウィン
ドウである第２フィールドサーチウィンドウ２１２、上
記それぞれのサーチウインドウ２１０、２１１、２１２
内の各フレーム候補ブロック３１０、第１フィールド候
補ブロック３１１、第２フィールド候補ブロック３１２
の関係を示す図である。
像フレームブロック１１０、現画像第１フィールドブロ
ック１１１、現画像第２フィールドブロック１１２、サ
ーチウインドウ２１０および参照画像第１フィールド内
のサーチウィンドウである第１フィールドサーチウィン
ドウ２１１、参照画像第２フィールド内のサーチウィン
ドウである第２フィールドサーチウィンドウ２１２、上
記それぞれのサーチウインドウ２１０、２１１、２１２
内の各フレーム候補ブロック３１０、第１フィールド候
補ブロック３１１、第２フィールド候補ブロック３１２
の関係を示す図である。
【００７６】図３（ａ）および図４は、第１フィールド
候補ブロック１１１が奇数走査ラインのみからなり、第
２フィールド候補ブロック１１２が偶数走査ラインのみ
からなり、現画像フレームブロック１１０が第１フィー
ルドブロック１１１と第２フィールドブロック１１２の
和として表せることを示す。図３（ｂ）および図４は、
第１フィールドサーチウインドウ２１１が奇数走査ライ
ンからなり、第２フィールドサーチウインドウ２１２が
偶数走査ラインからなり、サーチウインドウ２１０が第
１フィールドサーチウインドウ２１１と第２フィールド
サーチウインドウ２１２の和として表せることを示す。
候補ブロック１１１が奇数走査ラインのみからなり、第
２フィールド候補ブロック１１２が偶数走査ラインのみ
からなり、現画像フレームブロック１１０が第１フィー
ルドブロック１１１と第２フィールドブロック１１２の
和として表せることを示す。図３（ｂ）および図４は、
第１フィールドサーチウインドウ２１１が奇数走査ライ
ンからなり、第２フィールドサーチウインドウ２１２が
偶数走査ラインからなり、サーチウインドウ２１０が第
１フィールドサーチウインドウ２１１と第２フィールド
サーチウインドウ２１２の和として表せることを示す。
【００７７】また、図５は本発明における動きベクトル
探索の際、現画像ブロックと候補ブロックとの組合せの
違いによって同一パリティフェーズおよび異パリティフ
ェーズのフィールドブロックディストーションが存在す
ることを示している。つまり、動きベクトルを求める方
法は、現画像フレームブロック１１０内の現画像第１フ
ィールドブロック１１１および現画像第２フィールドブ
ロック１１２に対して、それぞれ前符号化画像上の候補
ブロックとして第１フィールド候補ブロックおよび第２
フィールド候補ブロックを対応させる同一パリティフェ
ーズと、第２フィールド候補ブロックおよび第１フィー
ルド候補ブロックを対応させる異パリティフェーズに分
けられる。
探索の際、現画像ブロックと候補ブロックとの組合せの
違いによって同一パリティフェーズおよび異パリティフ
ェーズのフィールドブロックディストーションが存在す
ることを示している。つまり、動きベクトルを求める方
法は、現画像フレームブロック１１０内の現画像第１フ
ィールドブロック１１１および現画像第２フィールドブ
ロック１１２に対して、それぞれ前符号化画像上の候補
ブロックとして第１フィールド候補ブロックおよび第２
フィールド候補ブロックを対応させる同一パリティフェ
ーズと、第２フィールド候補ブロックおよび第１フィー
ルド候補ブロックを対応させる異パリティフェーズに分
けられる。
【００７８】はじめに、各手段の概要について説明す
る。現画像データ出力手段１０００は、現画像第１フィ
ールドＰａ１および現画像第２フィールドＰａ２を部分
的に構成する一つの現画像第１フィールドブロック１１
１および現画像第２フィールドブロック１１２の画素デ
ータをフィールドブロックディストーション算出手段５
０００に出力するものである。現画像第１フィールドブ
ロック１１１および現画像第２フィールドブロック１１
２は任意のブロックサイズであってよいが、以下の説明
では、図６に示されるように、現画像第１フィールドブ
ロックとして、画素データａ（０，０）、ａ（０，
１）、ａ（１，０）、ａ（１，１）、ａ（２，０）、ａ
（２，１）、ａ（３，０）およびａ（３，１）、現画像
第２フィールドブロックとして、画素データｂ（０，
０）、ｂ（０，１）、ｂ（１，０）、ｂ（１，１）、ｂ
（２，０）、ｂ（２，１）、ｂ（３，０）およびｂ
（３，１）からなる４×４画素サイズのブロックとす
る。
る。現画像データ出力手段１０００は、現画像第１フィ
ールドＰａ１および現画像第２フィールドＰａ２を部分
的に構成する一つの現画像第１フィールドブロック１１
１および現画像第２フィールドブロック１１２の画素デ
ータをフィールドブロックディストーション算出手段５
０００に出力するものである。現画像第１フィールドブ
ロック１１１および現画像第２フィールドブロック１１
２は任意のブロックサイズであってよいが、以下の説明
では、図６に示されるように、現画像第１フィールドブ
ロックとして、画素データａ（０，０）、ａ（０，
１）、ａ（１，０）、ａ（１，１）、ａ（２，０）、ａ
（２，１）、ａ（３，０）およびａ（３，１）、現画像
第２フィールドブロックとして、画素データｂ（０，
０）、ｂ（０，１）、ｂ（１，０）、ｂ（１，１）、ｂ
（２，０）、ｂ（２，１）、ｂ（３，０）およびｂ
（３，１）からなる４×４画素サイズのブロックとす
る。
【００７９】参照画像データ記憶手段２０００は、参照
画像の画素データを第１の画素データ転送保持手段３０
０１および第２の画素データ転送保持手段３００２に出
力するものである。現画像フレームブロック１１０に類
似した複数の参照画像フレームブロックを含む参照画像
フレームＰｂ上の範囲をサーチウインドウとして特定さ
れたサーチウインドウ２１０内の各フレーム候補ブロッ
クを、図６に示されるようにフレーム候補ブロック３１
０として、各フレーム候補ブロック３１０内の各画素デ
ータを第１の画素データ転送保持手段３００１および第
２の画素データ転送保持手段３００２に出力するもので
ある。
画像の画素データを第１の画素データ転送保持手段３０
０１および第２の画素データ転送保持手段３００２に出
力するものである。現画像フレームブロック１１０に類
似した複数の参照画像フレームブロックを含む参照画像
フレームＰｂ上の範囲をサーチウインドウとして特定さ
れたサーチウインドウ２１０内の各フレーム候補ブロッ
クを、図６に示されるようにフレーム候補ブロック３１
０として、各フレーム候補ブロック３１０内の各画素デ
ータを第１の画素データ転送保持手段３００１および第
２の画素データ転送保持手段３００２に出力するもので
ある。
【００８０】サーチウインドウ２１０のサイズは、現画
像フレームブロック１１０より大きければ任意のサイズ
でよいが、以下の説明では、サーチウインドウ２１０
は、図６および図７に示されるように画素データｃ
（０，０）、ｃ（０，１）、ｃ（０，２）、ｃ（０，
３）、ｃ（１，０）、ｃ（１，１）、ｃ（１，２）、ｃ
（１，３）、ｃ（２，０）、ｃ（２，１）、ｃ（２，
２）、ｃ（２，３）、ｃ（３，０）、ｃ（３，１）、ｃ
（３，２）、ｃ（３，３）、ｃ（４，０）、ｃ（４，
１）、ｃ（４，２）、ｃ（４，３）、ｃ（５，０）、ｃ
（５，１）、ｃ（５，２）、ｃ（５，３）、ｃ（６，
０）、ｃ（６，１）、ｃ（６，２）、ｃ（６，３）、ｄ
（０，０）、ｄ（０，１）、ｄ（０，２）、ｄ（０，
３）、ｄ（１，０）、ｄ（１，１）、ｄ（１，２）、ｄ
（１，３）、ｄ（２，０）、ｄ（２，１）、ｄ（２，
２）、ｄ（２，３）、ｄ（３，０）、ｄ（３，１）、ｄ
（３，２）、ｄ（３，３）、ｄ（４，０）、ｄ（４，
１）、ｄ（４，２）、ｄ（４，３）、ｄ（５，０）、ｄ
（５，１）、ｄ（５，２）、ｄ（５，３）、ｄ（６，
０）、ｄ（６，１）、ｄ（６，２）およびｄ（６，３）
からなる８×７画素サイズである。
像フレームブロック１１０より大きければ任意のサイズ
でよいが、以下の説明では、サーチウインドウ２１０
は、図６および図７に示されるように画素データｃ
（０，０）、ｃ（０，１）、ｃ（０，２）、ｃ（０，
３）、ｃ（１，０）、ｃ（１，１）、ｃ（１，２）、ｃ
（１，３）、ｃ（２，０）、ｃ（２，１）、ｃ（２，
２）、ｃ（２，３）、ｃ（３，０）、ｃ（３，１）、ｃ
（３，２）、ｃ（３，３）、ｃ（４，０）、ｃ（４，
１）、ｃ（４，２）、ｃ（４，３）、ｃ（５，０）、ｃ
（５，１）、ｃ（５，２）、ｃ（５，３）、ｃ（６，
０）、ｃ（６，１）、ｃ（６，２）、ｃ（６，３）、ｄ
（０，０）、ｄ（０，１）、ｄ（０，２）、ｄ（０，
３）、ｄ（１，０）、ｄ（１，１）、ｄ（１，２）、ｄ
（１，３）、ｄ（２，０）、ｄ（２，１）、ｄ（２，
２）、ｄ（２，３）、ｄ（３，０）、ｄ（３，１）、ｄ
（３，２）、ｄ（３，３）、ｄ（４，０）、ｄ（４，
１）、ｄ（４，２）、ｄ（４，３）、ｄ（５，０）、ｄ
（５，１）、ｄ（５，２）、ｄ（５，３）、ｄ（６，
０）、ｄ（６，１）、ｄ（６，２）およびｄ（６，３）
からなる８×７画素サイズである。
【００８１】第１の画素データ転送保持手段３００１お
よび第２の画素データ転送保持手段３００２は、垂直サ
イドレジスタＶＳ、入力レジスタＩＲおよびプロセッサ
エレメントＰＥの転送レジスタからなり、入力された画
素データをレジスタユニット間で繰り返し転送させ、各
レジスタユニットに保持させるものである。フィールド
ブロックディストーション算出手段５０００は、プロセ
ッサエレメントＰＥの演算器からなり、同一パリティフ
ェーズのディストーションを算出する場合においては、
現画像第１フィールドブロック１１１内の各画素データ
をサーチウインドウ２１０の各第１フィールド候補ブロ
ック３１１内の位置的に対応する各画素データおよび現
画像第２フィールドブロック１１２内の各画素データを
サーチウインドウ２１０の各第２フィールド候補ブロッ
ク３１２内の位置的に対応する各画素データから減算し
たものを正数データに変換し、正数変換後の各画素のデ
ィストーションすなわち局所ディストーションをフィー
ルドブロック単位に合計することによって、現画像第１
フィールドＰａ１上の現画像第１フィールドブロック１
１１と参照画像第１フィールドＰｂ１上のサーチウイン
ドウ２１０内の各第１フィールド候補ブロック３１１お
よび現画像第２フィールドＰａ２上の現画像第２フィー
ルドブロック１１２と参照画像第２フィールドＰｂ２上
のサーチウインドウ２１０内の各第２フィールド候補ブ
ロック３１２との間の各ディストーションを算出する。
よび第２の画素データ転送保持手段３００２は、垂直サ
イドレジスタＶＳ、入力レジスタＩＲおよびプロセッサ
エレメントＰＥの転送レジスタからなり、入力された画
素データをレジスタユニット間で繰り返し転送させ、各
レジスタユニットに保持させるものである。フィールド
ブロックディストーション算出手段５０００は、プロセ
ッサエレメントＰＥの演算器からなり、同一パリティフ
ェーズのディストーションを算出する場合においては、
現画像第１フィールドブロック１１１内の各画素データ
をサーチウインドウ２１０の各第１フィールド候補ブロ
ック３１１内の位置的に対応する各画素データおよび現
画像第２フィールドブロック１１２内の各画素データを
サーチウインドウ２１０の各第２フィールド候補ブロッ
ク３１２内の位置的に対応する各画素データから減算し
たものを正数データに変換し、正数変換後の各画素のデ
ィストーションすなわち局所ディストーションをフィー
ルドブロック単位に合計することによって、現画像第１
フィールドＰａ１上の現画像第１フィールドブロック１
１１と参照画像第１フィールドＰｂ１上のサーチウイン
ドウ２１０内の各第１フィールド候補ブロック３１１お
よび現画像第２フィールドＰａ２上の現画像第２フィー
ルドブロック１１２と参照画像第２フィールドＰｂ２上
のサーチウインドウ２１０内の各第２フィールド候補ブ
ロック３１２との間の各ディストーションを算出する。
【００８２】これに対し、異パリティフェーズのディス
トーションを算出する場合においては、現画像第２フィ
ールドブロック１１２内の各画素データをサーチウイン
ドウ２１０の各第１フィールド候補ブロック３１１内の
位置的に対応する各画素データおよび現画像第１フィー
ルドブロック１１１内の各画素データをサーチウインド
ウ２１０の各第２フィールド候補ブロック３１２内の位
置的に対応する各画素データから減算したものを正数デ
ータに変換し、正数変換後の各画素のディストーション
すなわち局所ディストーションをフィールド候補ブロッ
ク単位に合計することによって、現画像第２フィールド
Ｐａ２上の現画像第２フィールドブロック１１２と参照
画像第１フィールドＰｂ１上のサーチウインドウ２１０
内の各第１フィールド候補ブロック３１１および現画像
第１フィールドＰａ１上の現画像第１フィールドブロッ
ク１１１と参照画像第２フィールドＰｂ２上のサーチウ
インドウ２１０内の各第２フィールド候補ブロック３１
２との間の各ディストーションを算出するものである。
トーションを算出する場合においては、現画像第２フィ
ールドブロック１１２内の各画素データをサーチウイン
ドウ２１０の各第１フィールド候補ブロック３１１内の
位置的に対応する各画素データおよび現画像第１フィー
ルドブロック１１１内の各画素データをサーチウインド
ウ２１０の各第２フィールド候補ブロック３１２内の位
置的に対応する各画素データから減算したものを正数デ
ータに変換し、正数変換後の各画素のディストーション
すなわち局所ディストーションをフィールド候補ブロッ
ク単位に合計することによって、現画像第２フィールド
Ｐａ２上の現画像第２フィールドブロック１１２と参照
画像第１フィールドＰｂ１上のサーチウインドウ２１０
内の各第１フィールド候補ブロック３１１および現画像
第１フィールドＰａ１上の現画像第１フィールドブロッ
ク１１１と参照画像第２フィールドＰｂ２上のサーチウ
インドウ２１０内の各第２フィールド候補ブロック３１
２との間の各ディストーションを算出するものである。
【００８３】フィールドブロック特定手段６０００は、
フィールドブロックディストーション算出手段５０００
により算出された各第１のフィールドブロックディスト
ーションのうちの最小の第１のフィールドブロックディ
ストーションを検出して、検出された最小の第１のフィ
ールドブロックディストーションに対応する第１最小フ
ィールド候補ブロック、並びに、フィールドブロックデ
ィストーション算出手段５０００により算出された各第
２のフィールドブロックディストーションのうちの最小
の第２のフィールドブロックディストーションを検出し
て、検出された最小の第２最小フィールドブロックディ
ストーションに対応する第２フィールド候補ブロックを
特定し、また、フィールドブロックディストーション算
出手段５０００により算出された各第１のフィールドブ
ロックディストーションのうちの最小の第３のフィール
ドブロックディストーションを検出して、検出された最
小の第３のフィールドブロックディストーションに対応
する第３最小フィールド候補ブロック、並びに、フィー
ルドブロックディストーション算出手段５０００により
算出された各第４のフィールドブロックディストーショ
ンのうちの最小の第４のフィールドブロックディストー
ションを検出して、検出された最小の第４のフィールド
ブロックディストーションに対応する第４最小フィール
ド候補ブロックを特定するものである。
フィールドブロックディストーション算出手段５０００
により算出された各第１のフィールドブロックディスト
ーションのうちの最小の第１のフィールドブロックディ
ストーションを検出して、検出された最小の第１のフィ
ールドブロックディストーションに対応する第１最小フ
ィールド候補ブロック、並びに、フィールドブロックデ
ィストーション算出手段５０００により算出された各第
２のフィールドブロックディストーションのうちの最小
の第２のフィールドブロックディストーションを検出し
て、検出された最小の第２最小フィールドブロックディ
ストーションに対応する第２フィールド候補ブロックを
特定し、また、フィールドブロックディストーション算
出手段５０００により算出された各第１のフィールドブ
ロックディストーションのうちの最小の第３のフィール
ドブロックディストーションを検出して、検出された最
小の第３のフィールドブロックディストーションに対応
する第３最小フィールド候補ブロック、並びに、フィー
ルドブロックディストーション算出手段５０００により
算出された各第４のフィールドブロックディストーショ
ンのうちの最小の第４のフィールドブロックディストー
ションを検出して、検出された最小の第４のフィールド
ブロックディストーションに対応する第４最小フィール
ド候補ブロックを特定するものである。
【００８４】フレームブロックディストーション算出手
段５００５は、フィールドブロックディストーション算
出手段５０００により算出された各第１のフィールドブ
ロックディストーションと各第２のフィールドブロック
ディストーションをそれぞれ加算することにより、現画
像フレームブロック１１０と各フレーム候補ブロック３
１０との間の画像の差を表わす各第１のフレームブロッ
クディストーションを算出し、また、フィールドブロッ
クディストーション算出手段５０００により算出された
各第３のフィールドブロックディストーションと各第４
のフィールドブロックディストーションをそれぞれ加算
することにより、現画像フレームブロック１１０と各フ
レーム候補ブロック３１０との間の画像の差を表わす各
第２のフレームブロックディストーションを算出するも
のである。
段５００５は、フィールドブロックディストーション算
出手段５０００により算出された各第１のフィールドブ
ロックディストーションと各第２のフィールドブロック
ディストーションをそれぞれ加算することにより、現画
像フレームブロック１１０と各フレーム候補ブロック３
１０との間の画像の差を表わす各第１のフレームブロッ
クディストーションを算出し、また、フィールドブロッ
クディストーション算出手段５０００により算出された
各第３のフィールドブロックディストーションと各第４
のフィールドブロックディストーションをそれぞれ加算
することにより、現画像フレームブロック１１０と各フ
レーム候補ブロック３１０との間の画像の差を表わす各
第２のフレームブロックディストーションを算出するも
のである。
【００８５】フレームブロック特定手段６００５は、フ
レームブロックディストーション算出手段５００５によ
り算出された各第１のフレームブロックディストーショ
ンのうちの最小の第１のフレームブロックディストーシ
ョンを検出して、検出された最小の第１のフレームブロ
ックディストーションに対応する第１最小フレーム候補
ブロックを特定し、また、フレームブロックディストー
ション算出手段５００５により算出された各第２のフレ
ームブロックディストーションのうちの最小の第２のフ
レームブロックディストーションを検出して、検出され
た最小の第２のフレームブロックディストーションに対
応する第２最小フレーム候補ブロックを特定するもので
ある。
レームブロックディストーション算出手段５００５によ
り算出された各第１のフレームブロックディストーショ
ンのうちの最小の第１のフレームブロックディストーシ
ョンを検出して、検出された最小の第１のフレームブロ
ックディストーションに対応する第１最小フレーム候補
ブロックを特定し、また、フレームブロックディストー
ション算出手段５００５により算出された各第２のフレ
ームブロックディストーションのうちの最小の第２のフ
レームブロックディストーションを検出して、検出され
た最小の第２のフレームブロックディストーションに対
応する第２最小フレーム候補ブロックを特定するもので
ある。
【００８６】信号出力ユニット７０００は、現画像デー
タ出力手段１０００、第１の画素データ転送保持手段３
００１、第２の画素データ転送保持手段３００２、第３
の画素データ転送保持手段４０００、フィールドブロッ
クディストーション算出手段５０００、フレームブロッ
クディストーション算出手段５００５、フィールドブロ
ック特定手段６０００およびフレームブロック特定手段
６００５の動作を制御するものである。
タ出力手段１０００、第１の画素データ転送保持手段３
００１、第２の画素データ転送保持手段３００２、第３
の画素データ転送保持手段４０００、フィールドブロッ
クディストーション算出手段５０００、フレームブロッ
クディストーション算出手段５００５、フィールドブロ
ック特定手段６０００およびフレームブロック特定手段
６００５の動作を制御するものである。
【００８７】図８に示されるように、信号出力ユニット
７０００は、第１〜第１３信号出力端子Ｐ１〜Ｐ１３を
有しており、各信号出力端子Ｐ１〜Ｐ１３から出力され
る各信号は、現画像データ出力手段１０００、第１の画
素データ転送保持手段３００１、第２の画素データ転送
保持手段３００２、第３の画素データ転送保持手段４０
００、フィールドブロックディストーション算出手段５
０００、フレームブロックディストーション算出手段５
００５、フィールドブロック特定手段６０００およびフ
レームブロック特定手段６００５の各手段の動作を制御
するための信号であり、各手段に出力される。
７０００は、第１〜第１３信号出力端子Ｐ１〜Ｐ１３を
有しており、各信号出力端子Ｐ１〜Ｐ１３から出力され
る各信号は、現画像データ出力手段１０００、第１の画
素データ転送保持手段３００１、第２の画素データ転送
保持手段３００２、第３の画素データ転送保持手段４０
００、フィールドブロックディストーション算出手段５
０００、フレームブロックディストーション算出手段５
００５、フィールドブロック特定手段６０００およびフ
レームブロック特定手段６００５の各手段の動作を制御
するための信号であり、各手段に出力される。
【００８８】信号出力ユニット７０００の各信号出力端
子Ｐ１〜Ｐ１３から各手段に出力される各信号は、図
９、図１１〜図１４および図１６〜図２０に示される。
図９は現画像データ出力手段１０００の詳細図である。
図１０はプロセッサエレメントＰＥの入出力端子を示
し、図１１はその詳細図である。図１２は入力レジスタ
ＩＲの入出力端子およびその詳細図である。図１３、図
１４はそれぞれ偶数列および奇数列の垂直サイドレジス
タＶＳの入出力端子およびその詳細図である。図１５、
図１６はそれぞれ水平レジスタＨＳの入出力端子および
その詳細図である。図１７、図１８はそれぞれフィール
ドブロック特定手段６０００の詳細図およびフィールド
ブロック特定手段６０００中のセレクタ付きフリップフ
ロップ回路６１８０の詳細図である。図１９はフレーム
ブロックディストーション算出手段５００５の詳細図で
ある。図２０はフレームブロックト特定手段６００５の
詳細図である。
子Ｐ１〜Ｐ１３から各手段に出力される各信号は、図
９、図１１〜図１４および図１６〜図２０に示される。
図９は現画像データ出力手段１０００の詳細図である。
図１０はプロセッサエレメントＰＥの入出力端子を示
し、図１１はその詳細図である。図１２は入力レジスタ
ＩＲの入出力端子およびその詳細図である。図１３、図
１４はそれぞれ偶数列および奇数列の垂直サイドレジス
タＶＳの入出力端子およびその詳細図である。図１５、
図１６はそれぞれ水平レジスタＨＳの入出力端子および
その詳細図である。図１７、図１８はそれぞれフィール
ドブロック特定手段６０００の詳細図およびフィールド
ブロック特定手段６０００中のセレクタ付きフリップフ
ロップ回路６１８０の詳細図である。図１９はフレーム
ブロックディストーション算出手段５００５の詳細図で
ある。図２０はフレームブロックト特定手段６００５の
詳細図である。
【００８９】信号出力ユニット７０００の各信号出力端
子Ｐ１〜Ｐ１３から出力される各信号のタイムチャート
は図４９〜図５８に示されている。第１信号出力端子Ｐ
１から出力される信号は、クロックパルス信号ＣＫ１で
あり、第２信号出力端子Ｐ２から出力される信号は、ク
ロックパルス信号ＣＫ１と同じパルス幅および同じ周期
をもつパルス信号ＣＫ２でクロックパルス信号ＣＫ１の
１クロック目に同期して出力される。
子Ｐ１〜Ｐ１３から出力される各信号のタイムチャート
は図４９〜図５８に示されている。第１信号出力端子Ｐ
１から出力される信号は、クロックパルス信号ＣＫ１で
あり、第２信号出力端子Ｐ２から出力される信号は、ク
ロックパルス信号ＣＫ１と同じパルス幅および同じ周期
をもつパルス信号ＣＫ２でクロックパルス信号ＣＫ１の
１クロック目に同期して出力される。
【００９０】本信号はクロックパルス信号ＣＫ１と次の
ように区別している。すなわち、クロックパルス信号Ｃ
Ｋ１は現画像データ出力手段１０００、第１の画素デー
タ転送保持手段３００１、第２の画素データ転送保持手
段３００２、第３の画素データ転送保持手段４０００お
よびフィールドブロックディストーション算出手段５０
００において、フィールドブロックディストーションを
算出するまでの間の動作を制御するための信号であり、
クロックパルス信号ＣＫ２はフィールドブロックディス
トーションおよびフレームブロックディストーションを
もとにフィールドブロックディストーション算出手段５
０００およびフィールドブロック特定手段６０００と、
フレームブロックディストーション算出手段６００５お
よびフレームブロック特定手段６００５においてそれぞ
れ最小フィールドブロックディストーションおよびフィ
ールド動きベクトルと、フレームブロックディストーシ
ョンおよびフレーム動きベクトルを特定するための信号
である。
ように区別している。すなわち、クロックパルス信号Ｃ
Ｋ１は現画像データ出力手段１０００、第１の画素デー
タ転送保持手段３００１、第２の画素データ転送保持手
段３００２、第３の画素データ転送保持手段４０００お
よびフィールドブロックディストーション算出手段５０
００において、フィールドブロックディストーションを
算出するまでの間の動作を制御するための信号であり、
クロックパルス信号ＣＫ２はフィールドブロックディス
トーションおよびフレームブロックディストーションを
もとにフィールドブロックディストーション算出手段５
０００およびフィールドブロック特定手段６０００と、
フレームブロックディストーション算出手段６００５お
よびフレームブロック特定手段６００５においてそれぞ
れ最小フィールドブロックディストーションおよびフィ
ールド動きベクトルと、フレームブロックディストーシ
ョンおよびフレーム動きベクトルを特定するための信号
である。
【００９１】第３信号出力端子Ｐ３から出力される信号
は、クロックパルス信号ＣＫ１の４倍のパルス幅のパル
ス信号ＳＬがクロックパルス信号ＣＫ１の４クロック目
の立ち下がりに同期してクロックパルス信号ＣＫ１の４
倍の周期で出力される。本信号は第１の画素データ転送
保持手段３００１、第２の画素データ転送保持手段３０
０２および第３の画素データ転送保持手段４０００にお
いて、画素データの転送方向を右から左へ伝送するタイ
ミングおよび現画像データ出力手段１０００において画
素データの転送方向を分岐させるタイミングをとるため
の信号である。
は、クロックパルス信号ＣＫ１の４倍のパルス幅のパル
ス信号ＳＬがクロックパルス信号ＣＫ１の４クロック目
の立ち下がりに同期してクロックパルス信号ＣＫ１の４
倍の周期で出力される。本信号は第１の画素データ転送
保持手段３００１、第２の画素データ転送保持手段３０
０２および第３の画素データ転送保持手段４０００にお
いて、画素データの転送方向を右から左へ伝送するタイ
ミングおよび現画像データ出力手段１０００において画
素データの転送方向を分岐させるタイミングをとるため
の信号である。
【００９２】第４信号出力端子Ｐ４から出力される信号
は、クロックパルス信号ＣＫ１の４倍のパルス幅のパル
ス信号ＳＨがクロックパルス信号ＣＫ１の１８クロック
目の立ち下がりに同期してクロックパルス信号ＣＫ１の
６倍の周期で出力され、クロックパルス信号ＣＫ１の８
倍のパルス幅で、クロックパルス信号ＣＫ１の２４クロ
ック目の立ち下がりに同期して出力され、また、クロッ
クパルス信号ＣＫ１の４倍のパルス幅でクロックパルス
信号ＣＫ１の３８クロック目の立ち下がりに同期してク
ロックパルス信号ＣＫ１の６倍の周期で出力され、クロ
ックパルス信号ＣＫ１の８倍のパルス幅で、クロックパ
ルス信号ＣＫ１の４４クロック目の立ち下がりに同期し
て出力される。
は、クロックパルス信号ＣＫ１の４倍のパルス幅のパル
ス信号ＳＨがクロックパルス信号ＣＫ１の１８クロック
目の立ち下がりに同期してクロックパルス信号ＣＫ１の
６倍の周期で出力され、クロックパルス信号ＣＫ１の８
倍のパルス幅で、クロックパルス信号ＣＫ１の２４クロ
ック目の立ち下がりに同期して出力され、また、クロッ
クパルス信号ＣＫ１の４倍のパルス幅でクロックパルス
信号ＣＫ１の３８クロック目の立ち下がりに同期してク
ロックパルス信号ＣＫ１の６倍の周期で出力され、クロ
ックパルス信号ＣＫ１の８倍のパルス幅で、クロックパ
ルス信号ＣＫ１の４４クロック目の立ち下がりに同期し
て出力される。
【００９３】本信号は第１の画素データ転送保持手段３
００１および第２の画素データ転送保持手段３００２に
おいて排出された画素データを第３の画素データ転送保
持手段３００１に転送し、保持するタイミングをとるた
めの信号である。第５信号出力端子Ｐ５から出力される
信号は、クロックパルス信号ＣＫ１の１２倍のパルス幅
のパルス信号ＳＲがクロックパルス信号ＣＫ１の３２ク
ロック目の立ち下がりに同期して出力される。
００１および第２の画素データ転送保持手段３００２に
おいて排出された画素データを第３の画素データ転送保
持手段３００１に転送し、保持するタイミングをとるた
めの信号である。第５信号出力端子Ｐ５から出力される
信号は、クロックパルス信号ＣＫ１の１２倍のパルス幅
のパルス信号ＳＲがクロックパルス信号ＣＫ１の３２ク
ロック目の立ち下がりに同期して出力される。
【００９４】本信号は第３の画素データ転送保持手段４
０００で保持された画素データを第１の画素データ転送
保持手段３００１および第２の画素データ転送保持手段
３００２に戻すタイミングをとるための信号である。第
６信号出力端子Ｐ６から出力される信号は、クロックパ
ルス信号ＣＫ１の４倍のパルス幅のパルス信号ＬＤ１が
クロックパルス信号ＣＫ１の１８クロック目の立ち下が
りからクロックパルス信号ＣＫ１の１６倍の周期で出力
され、クロックパルス信号ＣＫ１の４倍のパルス幅でク
ロックパルス信号ＣＫ１の３４クロック目の立ち下がり
からクロックパルス信号ＣＫ１の２０倍の周期で出力さ
れる。
０００で保持された画素データを第１の画素データ転送
保持手段３００１および第２の画素データ転送保持手段
３００２に戻すタイミングをとるための信号である。第
６信号出力端子Ｐ６から出力される信号は、クロックパ
ルス信号ＣＫ１の４倍のパルス幅のパルス信号ＬＤ１が
クロックパルス信号ＣＫ１の１８クロック目の立ち下が
りからクロックパルス信号ＣＫ１の１６倍の周期で出力
され、クロックパルス信号ＣＫ１の４倍のパルス幅でク
ロックパルス信号ＣＫ１の３４クロック目の立ち下がり
からクロックパルス信号ＣＫ１の２０倍の周期で出力さ
れる。
【００９５】本信号はフィールドブロックディストーシ
ョン算出手段５０００において、フィールドブロックデ
ィストーションの転送タイミングをとるための信号であ
る。第７信号出力端子Ｐ７から出力される信号は、クロ
ックパルス信号ＣＫ１の４倍のパルス幅のパルス信号Ｌ
Ｄ２がクロックパルス信号ＣＫ１の３６クロック目の立
ち下がりからクロックパルス信号ＣＫ１の２０倍の周期
で出力され、クロックパルス信号ＣＫ１の４倍のパルス
幅で、クロックパルス信号ＣＫ１の５６クロック目の立
ち下がりにクロックパルス信号ＣＫ１の１６倍の周期で
出力される。また、クロックパルス信号ＣＫ１の７２ク
ロック目の立ち下がりからクロックパルス信号ＣＫ１の
４倍のパルス幅で、クロックパルス信号ＣＫ１の２０倍
の周期で出力される。
ョン算出手段５０００において、フィールドブロックデ
ィストーションの転送タイミングをとるための信号であ
る。第７信号出力端子Ｐ７から出力される信号は、クロ
ックパルス信号ＣＫ１の４倍のパルス幅のパルス信号Ｌ
Ｄ２がクロックパルス信号ＣＫ１の３６クロック目の立
ち下がりからクロックパルス信号ＣＫ１の２０倍の周期
で出力され、クロックパルス信号ＣＫ１の４倍のパルス
幅で、クロックパルス信号ＣＫ１の５６クロック目の立
ち下がりにクロックパルス信号ＣＫ１の１６倍の周期で
出力される。また、クロックパルス信号ＣＫ１の７２ク
ロック目の立ち下がりからクロックパルス信号ＣＫ１の
４倍のパルス幅で、クロックパルス信号ＣＫ１の２０倍
の周期で出力される。
【００９６】本信号はフィールドブロック特定手段６０
００において、フィールド動きベクトルを求めるための
各機器の動作のタイミングをとるための信号である。第
８信号出力端子Ｐ８から出力される信号は、クロックパ
ルス信号ＣＫ１の４倍のパルス幅のパルス信号ＬＤ３が
クロックパルス信号ＣＫ１の３８クロック目の立ち下が
りからクロックパルス信号ＣＫ１の２０倍の周期で出力
され、クロックパルス信号ＣＫ１の４倍のパルス幅でク
ロックパルス信号ＣＫ１の５８クロック目の立ち下がり
にクロックパルス信号ＣＫ１の１６倍の周期で出力され
る。
００において、フィールド動きベクトルを求めるための
各機器の動作のタイミングをとるための信号である。第
８信号出力端子Ｐ８から出力される信号は、クロックパ
ルス信号ＣＫ１の４倍のパルス幅のパルス信号ＬＤ３が
クロックパルス信号ＣＫ１の３８クロック目の立ち下が
りからクロックパルス信号ＣＫ１の２０倍の周期で出力
され、クロックパルス信号ＣＫ１の４倍のパルス幅でク
ロックパルス信号ＣＫ１の５８クロック目の立ち下がり
にクロックパルス信号ＣＫ１の１６倍の周期で出力され
る。
【００９７】本信号はフレームブロック特定手段６００
５において、フレーム動きベクトルを求めるための各機
器の動作のタイミングをとるための信号である。第９信
号出力端子Ｐ９から出力される信号は、クロックパルス
信号ＣＫ１の２倍のパルス幅のパルス信号ＣＴＥがクロ
ックパルス信号ＣＫ１の２クロック目の立ち下がりに同
期して２倍の周期で出力される。
５において、フレーム動きベクトルを求めるための各機
器の動作のタイミングをとるための信号である。第９信
号出力端子Ｐ９から出力される信号は、クロックパルス
信号ＣＫ１の２倍のパルス幅のパルス信号ＣＴＥがクロ
ックパルス信号ＣＫ１の２クロック目の立ち下がりに同
期して２倍の周期で出力される。
【００９８】本信号はフィールドブロック特定手段６０
００およびフレームブロック特定手段６００５におい
て、それぞれの動きベクトルを求めるためにカウントを
取り、フレームブロック特定手段６００５においては、
フレームブロックディストーションを出力するための機
器の動作のタイミングをとるための信号である。第１０
信号出力端子Ｐ１０から出力される信号は、クロックパ
ルス信号ＣＫ１の２倍のパルス幅のパルス信号ＳＭＶ１
がクロックパルス信号ＣＫ１の５１クロック目の立ち下
がりからクロックパルス信号ＣＫ１の２０倍の周期で出
力され、クロックパルス信号ＣＫ１の２倍のパルス幅で
クロックパルス信号ＣＫ１の７１クロック目の立ち下が
りにクロックパルス信号ＣＫ１の１６倍の周期で出力さ
れる。
００およびフレームブロック特定手段６００５におい
て、それぞれの動きベクトルを求めるためにカウントを
取り、フレームブロック特定手段６００５においては、
フレームブロックディストーションを出力するための機
器の動作のタイミングをとるための信号である。第１０
信号出力端子Ｐ１０から出力される信号は、クロックパ
ルス信号ＣＫ１の２倍のパルス幅のパルス信号ＳＭＶ１
がクロックパルス信号ＣＫ１の５１クロック目の立ち下
がりからクロックパルス信号ＣＫ１の２０倍の周期で出
力され、クロックパルス信号ＣＫ１の２倍のパルス幅で
クロックパルス信号ＣＫ１の７１クロック目の立ち下が
りにクロックパルス信号ＣＫ１の１６倍の周期で出力さ
れる。
【００９９】本信号はフィールドブロック特定手段６０
００において、最小第１フィールドブロックディストー
ションおよびその動きベクトルを出力するための機器の
動作のタイミングをとるための信号である。第１１信号
出力端子Ｐ１１から出力される信号は、クロックパルス
信号ＣＫ１の３２倍のパルス幅のパルス信号ＳＰがクロ
ックパルス信号ＣＫ１の５６クロック目の立ち下がりに
同期して出力され、３６倍の周期で出力される。
００において、最小第１フィールドブロックディストー
ションおよびその動きベクトルを出力するための機器の
動作のタイミングをとるための信号である。第１１信号
出力端子Ｐ１１から出力される信号は、クロックパルス
信号ＣＫ１の３２倍のパルス幅のパルス信号ＳＰがクロ
ックパルス信号ＣＫ１の５６クロック目の立ち下がりに
同期して出力され、３６倍の周期で出力される。
【０１００】本信号は同一パリティフェーズと異パリテ
ィフェーズを判断するための信号である。第１２信号出
力端子Ｐ１２から出力される信号は、クロックパルス信
号ＣＫ１の４倍のパルス幅のパルス信号ＣＬがクロック
パルス信号ＣＫ１の１８クロック目の立ち下がりからク
ロックパルス信号ＣＫ１の２０倍の周期で出力され、ク
ロックパルス信号ＣＫ１の４倍のパルス幅で、クロック
パルス信号ＣＫ１の３８クロック目の立ち下がりにクロ
ックパルス信号ＣＫ１の１６倍の周期で出力される。
ィフェーズを判断するための信号である。第１２信号出
力端子Ｐ１２から出力される信号は、クロックパルス信
号ＣＫ１の４倍のパルス幅のパルス信号ＣＬがクロック
パルス信号ＣＫ１の１８クロック目の立ち下がりからク
ロックパルス信号ＣＫ１の２０倍の周期で出力され、ク
ロックパルス信号ＣＫ１の４倍のパルス幅で、クロック
パルス信号ＣＫ１の３８クロック目の立ち下がりにクロ
ックパルス信号ＣＫ１の１６倍の周期で出力される。
【０１０１】本信号は演算器の積算結果をクリアするた
めの信号である。第１３信号出力端子Ｐ１３から出力さ
れる信号は、クロックパルス信号ＣＫ１の２倍のパルス
幅のパルス信号ＳＭＶ２がクロックパルス信号ＣＫ１の
５２クロック目の立ち下がりからクロックパルス信号Ｃ
Ｋ１の２０倍の周期で出力され、クロックパルス信号Ｃ
Ｋ１の２倍のパルス幅でクロックパルス信号ＣＫ１の７
２クロック目の立ち下がりにクロックパルス信号ＣＫ１
の１６倍の周期で出力される。
めの信号である。第１３信号出力端子Ｐ１３から出力さ
れる信号は、クロックパルス信号ＣＫ１の２倍のパルス
幅のパルス信号ＳＭＶ２がクロックパルス信号ＣＫ１の
５２クロック目の立ち下がりからクロックパルス信号Ｃ
Ｋ１の２０倍の周期で出力され、クロックパルス信号Ｃ
Ｋ１の２倍のパルス幅でクロックパルス信号ＣＫ１の７
２クロック目の立ち下がりにクロックパルス信号ＣＫ１
の１６倍の周期で出力される。
【０１０２】本信号はフィールドブロック特定手段６０
００において、最小第２フィールドブロックディストー
ションおよびその動きベクトルを出力するための機器の
動作のタイミングをとるための信号である。動きベクト
ル探索装置の各手段の具体例を以下に説明する。図１に
おいて、現画像データ出力手段１０００は、図９に示す
ように、第１現画像ブロックデータ出力ユニット１１０
０および第２現画像ブロックデータ出力ユニット１２０
０からなり、さらに、第１現画像データ出力ユニット１
１００は、第１フリップフロップ１１１１、１１２１、
１１３１、第２フリップフロップ１１１２、１１２２お
よび１１３２からなり、第２現画像データ出力ユニット
１２００は、第１フリップフロップ１２１１、１２２
１、第２フリップフロップ１２１２、１２２２およびセ
レクタ１２３０からなる。
００において、最小第２フィールドブロックディストー
ションおよびその動きベクトルを出力するための機器の
動作のタイミングをとるための信号である。動きベクト
ル探索装置の各手段の具体例を以下に説明する。図１に
おいて、現画像データ出力手段１０００は、図９に示す
ように、第１現画像ブロックデータ出力ユニット１１０
０および第２現画像ブロックデータ出力ユニット１２０
０からなり、さらに、第１現画像データ出力ユニット１
１００は、第１フリップフロップ１１１１、１１２１、
１１３１、第２フリップフロップ１１１２、１１２２お
よび１１３２からなり、第２現画像データ出力ユニット
１２００は、第１フリップフロップ１２１１、１２２
１、第２フリップフロップ１２１２、１２２２およびセ
レクタ１２３０からなる。
【０１０３】第１フリップフロップ１１１１、１１２
１、１１３１、１２１１、１２２１、第２フリップフロ
ップ１１１２、１１２２、１１３２、１２１２および１
２２２は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。
１、１１３１、１２１１、１２２１、第２フリップフロ
ップ１１１２、１１２２、１１３２、１２１２および１
２２２は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。
【０１０４】セレクタ１２３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
【０１０５】詳しくは、第１フリップフロップ１１１１
のデータ入力端子Ａに現画像第１フィールドブロックお
よび現画像第２フィールドブロックの画素データａ
（０，０）、ｂ（０，０）、ａ（０，１）、ｂ（０，
１）、ａ（１，０）、ｂ（１，０）・・・が、図４９〜
図５０に示すパルス信号ＣＫ１の１３、１４、１５、１
６、１７、１８・・・クロック目のそれぞれのパルスに
同期して記載順に入力されるようになっている。そし
て、第２フリップフロップ１１３２のデータ出力端子Ｙ
から画素データａ（０，０）、ｂ（０，０）、ａ（０，
１）、ｂ（０，１）、ａ（１，０）、ｂ（１，０）・・
・が、パルス信号ＣＫ１の１８、１９、２０、２１、２
２、２３・・・クロック目のそれぞれのパルスに同期し
て記載順に出力されるようになっており、第２フリップ
フロップ１２２２のデータ出力端子Ｙから画素データａ
（０，１）、ｂ（０，１）、ａ（０，０）、ｂ（０，
０）、ａ（１，１）、ｂ（１，１）・・・が、パルス信
号ＣＫ１の１８、１９、２０、２１、２２、２３・・・
クロック目のそれぞれのパルスに同期して記載順に出力
されるようになっている。
のデータ入力端子Ａに現画像第１フィールドブロックお
よび現画像第２フィールドブロックの画素データａ
（０，０）、ｂ（０，０）、ａ（０，１）、ｂ（０，
１）、ａ（１，０）、ｂ（１，０）・・・が、図４９〜
図５０に示すパルス信号ＣＫ１の１３、１４、１５、１
６、１７、１８・・・クロック目のそれぞれのパルスに
同期して記載順に入力されるようになっている。そし
て、第２フリップフロップ１１３２のデータ出力端子Ｙ
から画素データａ（０，０）、ｂ（０，０）、ａ（０，
１）、ｂ（０，１）、ａ（１，０）、ｂ（１，０）・・
・が、パルス信号ＣＫ１の１８、１９、２０、２１、２
２、２３・・・クロック目のそれぞれのパルスに同期し
て記載順に出力されるようになっており、第２フリップ
フロップ１２２２のデータ出力端子Ｙから画素データａ
（０，１）、ｂ（０，１）、ａ（０，０）、ｂ（０，
０）、ａ（１，１）、ｂ（１，１）・・・が、パルス信
号ＣＫ１の１８、１９、２０、２１、２２、２３・・・
クロック目のそれぞれのパルスに同期して記載順に出力
されるようになっている。
【０１０６】参照画像データ記憶手段２０００は、後述
する第２の画素データ転送保持手段３００２の入力レジ
スタＩＲ（４，０）の入力端子にサーチウインドウの画
素データｃ（０，０）、ｄ（０，０）、ｃ（０，１）、
ｄ（０，１）、ｃ（１，０）、ｄ（１，０）・・・を、
入力レジスタＩＲ（４，２）の入力端子にサーチウイン
ドウの画素データｃ（０，２）、ｄ（０，２）、ｃ
（０，３）、ｄ（０，３）、ｃ（１，２）、ｄ（１，
２）・・・を、クロックパルス信号ＣＫ１の１クロック
毎にそれぞれのクロックに同期して記載順に出力される
ようになっている。
する第２の画素データ転送保持手段３００２の入力レジ
スタＩＲ（４，０）の入力端子にサーチウインドウの画
素データｃ（０，０）、ｄ（０，０）、ｃ（０，１）、
ｄ（０，１）、ｃ（１，０）、ｄ（１，０）・・・を、
入力レジスタＩＲ（４，２）の入力端子にサーチウイン
ドウの画素データｃ（０，２）、ｄ（０，２）、ｃ
（０，３）、ｄ（０，３）、ｃ（１，２）、ｄ（１，
２）・・・を、クロックパルス信号ＣＫ１の１クロック
毎にそれぞれのクロックに同期して記載順に出力される
ようになっている。
【０１０７】第１の画素データ転送保持手段３００１、
第２の画素データ転送保持手段３００２、第３の画素デ
ータ転送保持手段４０００およびフィールドブロックデ
ィストーション算出手段５０００は、１２個のプロセッ
サエレメントＰＥ（０，０）、ＰＥ（０，１）、ＰＥ
（０，２）、ＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ
（２，２）、ＰＥ（３，０）、ＰＥ（３，１）、ＰＥ
（３，２）、８個の垂直サイドレジスタＶＳ（０，−
１）、ＶＳ（１，−１）、ＶＳ（２，−１）、ＶＳ
（３，−１）、ＶＳ（０，３）、ＶＳ（１，３）、ＶＳ
（２，３）、ＶＳ（３，３）、４個の入力レジスタＩＲ
（４，−１）、ＩＲ（４，０）、ＩＲ（４，１）、ＩＲ
（４，２）、並びに、１５個の水平レジスタＨＳ（−
１，−１）、ＨＳ（−１，０）、ＨＳ（−１，１）、Ｈ
Ｓ（−１，２）、ＨＳ（−１，３）、ＨＳ（−２，−
１）、ＨＳ（−２，０）、ＨＳ（−２，１）、ＨＳ（−
２，２）、ＨＳ（−２，３）、ＨＳ（−３，−１）、Ｈ
Ｓ（−３，０）、ＨＳ（−３，１）、ＨＳ（−３，２）
およびＨＳ（−３，３）を有している。ｘ＝−３，−
２，ー１，０，１，２，３，４、ｙ＝−１，０，１，
２，３として、上述の各プロセッサエレメントＰＥをＰ
Ｅ（ｘ，ｙ）、各垂直サイドレジスタＶＳをＶＳ（ｘ，
ｙ）、各入力レジスタＩＲをＩＲ（ｘ，ｙ）、各水平レ
ジスタＨＳをＨＳ（ｘ，ｙ）と表わすものとする。
第２の画素データ転送保持手段３００２、第３の画素デ
ータ転送保持手段４０００およびフィールドブロックデ
ィストーション算出手段５０００は、１２個のプロセッ
サエレメントＰＥ（０，０）、ＰＥ（０，１）、ＰＥ
（０，２）、ＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ
（２，２）、ＰＥ（３，０）、ＰＥ（３，１）、ＰＥ
（３，２）、８個の垂直サイドレジスタＶＳ（０，−
１）、ＶＳ（１，−１）、ＶＳ（２，−１）、ＶＳ
（３，−１）、ＶＳ（０，３）、ＶＳ（１，３）、ＶＳ
（２，３）、ＶＳ（３，３）、４個の入力レジスタＩＲ
（４，−１）、ＩＲ（４，０）、ＩＲ（４，１）、ＩＲ
（４，２）、並びに、１５個の水平レジスタＨＳ（−
１，−１）、ＨＳ（−１，０）、ＨＳ（−１，１）、Ｈ
Ｓ（−１，２）、ＨＳ（−１，３）、ＨＳ（−２，−
１）、ＨＳ（−２，０）、ＨＳ（−２，１）、ＨＳ（−
２，２）、ＨＳ（−２，３）、ＨＳ（−３，−１）、Ｈ
Ｓ（−３，０）、ＨＳ（−３，１）、ＨＳ（−３，２）
およびＨＳ（−３，３）を有している。ｘ＝−３，−
２，ー１，０，１，２，３，４、ｙ＝−１，０，１，
２，３として、上述の各プロセッサエレメントＰＥをＰ
Ｅ（ｘ，ｙ）、各垂直サイドレジスタＶＳをＶＳ（ｘ，
ｙ）、各入力レジスタＩＲをＩＲ（ｘ，ｙ）、各水平レ
ジスタＨＳをＨＳ（ｘ，ｙ）と表わすものとする。
【０１０８】ここで、プロセッサエレメントＰＥ（０，
０）の位置を基準として、第１列目のプロセッサエレメ
ントと呼ぶとするとき、第１列目のプロセッサエレメン
トＰＥ（０，ｙ）および第３列目のプロセッサエレメン
トＰＥ（２，ｙ）を奇数列のプロセッサエレメントと呼
び、第２列目のプロセッサエレメントＰＥ（１，ｙ）お
よび第４列目のプロセッサエレメントＰＥ（３，ｙ）を
偶数列のプロセッサエレメントと以下の説明で呼ぶこと
にする。また、垂直サイドレジスタＶＳ（ｘ，ｙ）につ
いても同様に、第１列目の垂直サイドレジスタＶＳ
（０，ｙ）および第３列目の垂直サイドレジスタＶＳ
（２，ｙ）を奇数列の垂直サイドレジスタと呼び、第２
列目の垂直サイドレジスタＶＳ（１，ｙ）および第４列
目の垂直サイドレジスタＶＳ（３，ｙ）を偶数列の垂直
サイドレジスタと以下の説明で呼ぶことにする。
０）の位置を基準として、第１列目のプロセッサエレメ
ントと呼ぶとするとき、第１列目のプロセッサエレメン
トＰＥ（０，ｙ）および第３列目のプロセッサエレメン
トＰＥ（２，ｙ）を奇数列のプロセッサエレメントと呼
び、第２列目のプロセッサエレメントＰＥ（１，ｙ）お
よび第４列目のプロセッサエレメントＰＥ（３，ｙ）を
偶数列のプロセッサエレメントと以下の説明で呼ぶこと
にする。また、垂直サイドレジスタＶＳ（ｘ，ｙ）につ
いても同様に、第１列目の垂直サイドレジスタＶＳ
（０，ｙ）および第３列目の垂直サイドレジスタＶＳ
（２，ｙ）を奇数列の垂直サイドレジスタと呼び、第２
列目の垂直サイドレジスタＶＳ（１，ｙ）および第４列
目の垂直サイドレジスタＶＳ（３，ｙ）を偶数列の垂直
サイドレジスタと以下の説明で呼ぶことにする。
【０１０９】奇数列のプロセッサエレメントの入出力端
子を図１０（ｂ）に示し、偶数列のプロセッサエレメン
トの入出力端子を図１０（ａ）に示す。同図に示される
ように、偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）は、入力端子Ｘ、ＹＤｉ、ＹＬｉ、ＹＲｉおよびＤ
ｉ、並びに、出力端子ＹＤｏ、Ｄｏ、ＹＲｏおよびＹＬ
ｏを有し、さらに信号出力ユニット７０００の各信号出
力端子に接続された入力端子（図示省略）を有してい
る。また、奇数列の各プロセッサエレメント（ｘ，ｙ）
は、ＹＤｉ、ＹＤｏのかわりに入力端子ＹＵｉおよび出
力端子ＹＵｏを有している。
子を図１０（ｂ）に示し、偶数列のプロセッサエレメン
トの入出力端子を図１０（ａ）に示す。同図に示される
ように、偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）は、入力端子Ｘ、ＹＤｉ、ＹＬｉ、ＹＲｉおよびＤ
ｉ、並びに、出力端子ＹＤｏ、Ｄｏ、ＹＲｏおよびＹＬ
ｏを有し、さらに信号出力ユニット７０００の各信号出
力端子に接続された入力端子（図示省略）を有してい
る。また、奇数列の各プロセッサエレメント（ｘ，ｙ）
は、ＹＤｉ、ＹＤｏのかわりに入力端子ＹＵｉおよび出
力端子ＹＵｏを有している。
【０１１０】各プロセッサエレメントの詳細構成を図１
１に示す。同図において、各プロセッサエレメントＰＥ
（ｘ，ｙ）は、セレクタ３１１０、第１フリップフロッ
プ３１２１、第２フリップフロップ３１２２、減算器５
１１０、正数変換器５１２０、加算器５２１０、第１フ
リップフロップ５２２１、第２フリップフロップ５２２
２、反転器５２３０、論理積演算器５２４０、セレクタ
５３１０、第１フリップフロップ５３２１および第２フ
リップフロップ５３２２を備えている。
１に示す。同図において、各プロセッサエレメントＰＥ
（ｘ，ｙ）は、セレクタ３１１０、第１フリップフロッ
プ３１２１、第２フリップフロップ３１２２、減算器５
１１０、正数変換器５１２０、加算器５２１０、第１フ
リップフロップ５２２１、第２フリップフロップ５２２
２、反転器５２３０、論理積演算器５２４０、セレクタ
５３１０、第１フリップフロップ５３２１および第２フ
リップフロップ５３２２を備えている。
【０１１１】セレクタ３１１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、第３データ入力端子Ｃ、第
１信号入力端子Ｓ０、第２信号入力端子Ｓ１およびデー
タ出力端子Ｙを有し、第１信号入力端子Ｓ０、第２信号
入力端子Ｓ１の入力信号の状態により第１データ入力端
子Ａ、第２データ入力端子Ｂ、第３データ入力端子Ｃと
データ出力端子Ｙとの接続を切り換えるものである。
Ａ、第２データ入力端子Ｂ、第３データ入力端子Ｃ、第
１信号入力端子Ｓ０、第２信号入力端子Ｓ１およびデー
タ出力端子Ｙを有し、第１信号入力端子Ｓ０、第２信号
入力端子Ｓ１の入力信号の状態により第１データ入力端
子Ａ、第２データ入力端子Ｂ、第３データ入力端子Ｃと
データ出力端子Ｙとの接続を切り換えるものである。
【０１１２】信号入力端子Ｓ０に入力された信号が１の
ときは、信号入力端子Ｓ１に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ０に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ１に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。
ときは、信号入力端子Ｓ１に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ０に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ１に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。
【０１１３】第１フリップフロップ３１２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３１２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３１２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１１４】減算器５１１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータから第２
データ入力端子Ｂに入力されたデータを減算してデータ
出力端子Ｙから出力するものである。正数変換器５１２
０は、データ入力端子Ａおよびデータ出力端子Ｙを有
し、データ入力端子Ａに入力されたデータを絶対値演算
により正数データに変換してデータ出力端子Ｙから出力
するものである。
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータから第２
データ入力端子Ｂに入力されたデータを減算してデータ
出力端子Ｙから出力するものである。正数変換器５１２
０は、データ入力端子Ａおよびデータ出力端子Ｙを有
し、データ入力端子Ａに入力されたデータを絶対値演算
により正数データに変換してデータ出力端子Ｙから出力
するものである。
【０１１５】加算器５２１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータと第２デ
ータ入力端子Ｂに入力されたデータを加算してデータ出
力端子Ｙから出力するものである。第１フリップフロッ
プ５２２１は、Ｄフリップフロップからなり、データ入
力端子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号のパルスに同期し
て、データ入力端子Ａに入力されているデータをデータ
出力端子Ｙにラッチするものである。
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータと第２デ
ータ入力端子Ｂに入力されたデータを加算してデータ出
力端子Ｙから出力するものである。第１フリップフロッ
プ５２２１は、Ｄフリップフロップからなり、データ入
力端子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号のパルスに同期し
て、データ入力端子Ａに入力されているデータをデータ
出力端子Ｙにラッチするものである。
【０１１６】第２フリップフロップ５２２２は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。反転器５２３０は、信号入力端子Ａおよ
び信号出力端子Ｙを有し、信号入力端子Ａに入力された
信号が０を表わす信号である場合には、信号出力端子Ｙ
に１を表わす信号を出力し、入力された信号が１を表わ
す信号である場合には、信号出力端子Ｙに０を表わす信
号を出力するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。反転器５２３０は、信号入力端子Ａおよ
び信号出力端子Ｙを有し、信号入力端子Ａに入力された
信号が０を表わす信号である場合には、信号出力端子Ｙ
に１を表わす信号を出力し、入力された信号が１を表わ
す信号である場合には、信号出力端子Ｙに０を表わす信
号を出力するものである。
【０１１７】論理積演算器５２４０は、信号入力端子
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂに入力された信
号およびデータが共に１を表わすときのみ１を表わすデ
ータをデータ出力端子Ｙに出力し、どちらか一方でも０
を表わす信号またはデータが入力された場合には、０を
表わすデータをデータ出力端子Ｙに出力するものであ
る。言い換えれば、信号入力端子Ａに入力された信号が
０を表わす信号の場合には、データ出力端子Ｙに０を表
わすデータを出力し、信号入力端子Ａに入力された信号
が１を表わす信号の場合には、データ出力端子Ｙにデー
タ入力端子Ｂに入力されたデータを出力するものであ
る。
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂに入力された信
号およびデータが共に１を表わすときのみ１を表わすデ
ータをデータ出力端子Ｙに出力し、どちらか一方でも０
を表わす信号またはデータが入力された場合には、０を
表わすデータをデータ出力端子Ｙに出力するものであ
る。言い換えれば、信号入力端子Ａに入力された信号が
０を表わす信号の場合には、データ出力端子Ｙに０を表
わすデータを出力し、信号入力端子Ａに入力された信号
が１を表わす信号の場合には、データ出力端子Ｙにデー
タ入力端子Ｂに入力されたデータを出力するものであ
る。
【０１１８】セレクタ５３１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
【０１１９】第１フリップフロップ５３２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５３２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５３２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１２０】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ３１１０の第１データ入力端子Ａは、プロセッ
サエレメントＰＥ（ｘ，ｙ）が奇数列にある場合には、
別のプロセッサエレメントＰＥ（ｘ，ｙ＋１）の第２フ
リップフロップ３１２２のデータ出力端子Ｙまたは垂直
サイドレジスタＶＳ（ｘ，ｙ＋１）のデータ出力端子Ｙ
に入力端子ＹＵｉを介して電気的に接続され、プロセッ
サエレメントＰＥ（ｘ，ｙ）が偶数列にある場合には、
別のプロセッサエレメントＰＥ（ｘ，ｙ−１）の第２フ
リップフロップ３１２２のデータ出力端子Ｙまたは垂直
サイドレジスタＶＳ（ｘ，ｙ−１）のデータ出力端子Ｙ
に入力端子ＹＤｉを介して電気的に接続されている。
セレクタ３１１０の第１データ入力端子Ａは、プロセッ
サエレメントＰＥ（ｘ，ｙ）が奇数列にある場合には、
別のプロセッサエレメントＰＥ（ｘ，ｙ＋１）の第２フ
リップフロップ３１２２のデータ出力端子Ｙまたは垂直
サイドレジスタＶＳ（ｘ，ｙ＋１）のデータ出力端子Ｙ
に入力端子ＹＵｉを介して電気的に接続され、プロセッ
サエレメントＰＥ（ｘ，ｙ）が偶数列にある場合には、
別のプロセッサエレメントＰＥ（ｘ，ｙ−１）の第２フ
リップフロップ３１２２のデータ出力端子Ｙまたは垂直
サイドレジスタＶＳ（ｘ，ｙ−１）のデータ出力端子Ｙ
に入力端子ＹＤｉを介して電気的に接続されている。
【０１２１】図１における第２の画素データ転送保持手
段３００２の垂直サイドレジスタＶＳ（ｘ，ｙ）の構成
例を図１３および図１４に示す。図１３に示す図は、偶
数列の各垂直サイドレジスタＶＳ（ｘ，ｙ）を示す図で
あり、図１４に示す図は、奇数列の各垂直サイドレジス
タＶＳ（ｘ，ｙ）を示す図である。図１３に示すよう
に、偶数列の各垂直サイドレジスタＶＳ（ｘ，ｙ）は、
入力端子ＹＤｉ、ＹＬｉ、ＹＲｉおよび出力端子ＹＤ
ｏ、ＹＬｏ、ＹＲｏを有し、さらに信号出力ユニット７
０００の各信号出力端子に接続された入力端子（図示省
略）を有している。また、図１４に示すように、奇数列
の各垂直サイドレジスタＶＳ（ｘ，ｙ）は、入力端子Ｙ
Ｕｉ、ＹＬｉ、ＹＲｉおよび出力端子ＹＵｏ、ＹＬｏ、
ＹＲｏを有し、さらに信号出力ユニット７０００の各信
号出力端子に接続された入力端子（図示省略）を有して
いる。
段３００２の垂直サイドレジスタＶＳ（ｘ，ｙ）の構成
例を図１３および図１４に示す。図１３に示す図は、偶
数列の各垂直サイドレジスタＶＳ（ｘ，ｙ）を示す図で
あり、図１４に示す図は、奇数列の各垂直サイドレジス
タＶＳ（ｘ，ｙ）を示す図である。図１３に示すよう
に、偶数列の各垂直サイドレジスタＶＳ（ｘ，ｙ）は、
入力端子ＹＤｉ、ＹＬｉ、ＹＲｉおよび出力端子ＹＤ
ｏ、ＹＬｏ、ＹＲｏを有し、さらに信号出力ユニット７
０００の各信号出力端子に接続された入力端子（図示省
略）を有している。また、図１４に示すように、奇数列
の各垂直サイドレジスタＶＳ（ｘ，ｙ）は、入力端子Ｙ
Ｕｉ、ＹＬｉ、ＹＲｉおよび出力端子ＹＵｏ、ＹＬｏ、
ＹＲｏを有し、さらに信号出力ユニット７０００の各信
号出力端子に接続された入力端子（図示省略）を有して
いる。
【０１２２】各垂直サイドレジスタＶＳ（ｘ，ｙ）は、
図１３および図１４に示すように、セレクタ３３１０、
第１フリップフロップ３３２１および第２フリップフロ
ップ３３２２からなる。セレクタ３３１０は、第１デー
タ入力端子Ａ、第２データ入力端子Ｂ、第３データ入力
端子Ｃ、第１信号入力端子Ｓ０、第２信号入力端子Ｓ１
およびデータ出力端子Ｙを有し、第１信号入力端子Ｓ
０、第２信号入力端子Ｓ１の入力信号の状態により第１
データ入力端子Ａ、第２データ入力端子Ｂ、第３データ
入力端子Ｃとデータ出力端子Ｙとの接続を切り換えるも
のである。
図１３および図１４に示すように、セレクタ３３１０、
第１フリップフロップ３３２１および第２フリップフロ
ップ３３２２からなる。セレクタ３３１０は、第１デー
タ入力端子Ａ、第２データ入力端子Ｂ、第３データ入力
端子Ｃ、第１信号入力端子Ｓ０、第２信号入力端子Ｓ１
およびデータ出力端子Ｙを有し、第１信号入力端子Ｓ
０、第２信号入力端子Ｓ１の入力信号の状態により第１
データ入力端子Ａ、第２データ入力端子Ｂ、第３データ
入力端子Ｃとデータ出力端子Ｙとの接続を切り換えるも
のである。
【０１２３】信号入力端子Ｓ０に入力された信号が１の
ときは、信号入力端子Ｓ１に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ０に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ１に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。
ときは、信号入力端子Ｓ１に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ０に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ１に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。
【０１２４】第１フリップフロップ３３２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３３２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３３２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１２５】図１における第２の画素データ転送保持手
段３００２の入力レジスタＩＲ（ｘ，ｙ）の構成例を図
１２に示す。図１２に示すように、入力レジスタＩＲ
（ｘ，ｙ）は、入力端子Ｉｎおよび出力端子Ｏｕｔを有
し、さらに信号出力ユニット７０００の各信号出力端子
に接続された入力端子（図示省略）を有している。入力
レジスタＩＲ（ｘ，ｙ）は、図１２に示すように、第１
フリップフロップ３２２１および第２フリップフロップ
３２２２からなる。
段３００２の入力レジスタＩＲ（ｘ，ｙ）の構成例を図
１２に示す。図１２に示すように、入力レジスタＩＲ
（ｘ，ｙ）は、入力端子Ｉｎおよび出力端子Ｏｕｔを有
し、さらに信号出力ユニット７０００の各信号出力端子
に接続された入力端子（図示省略）を有している。入力
レジスタＩＲ（ｘ，ｙ）は、図１２に示すように、第１
フリップフロップ３２２１および第２フリップフロップ
３２２２からなる。
【０１２６】第１フリップフロップ３２２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３２２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３２２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１２７】図１における第３の画素データ転送保持手
段４０００の水平サイドレジスタＨＳ（ｘ，ｙ）の構成
例を図１５および図１６に示す。図１５に示すように、
各水平サイドレジスタＨＳ（ｘ，ｙ）は、入力端子ＹＬ
ｉ，ＹＲｉおよび出力端子ＹＬｏ、ＹＲｏを有し、さら
に図示されない信号出力ユニット７０００の各信号出力
端子に接続された入力端子を有している。
段４０００の水平サイドレジスタＨＳ（ｘ，ｙ）の構成
例を図１５および図１６に示す。図１５に示すように、
各水平サイドレジスタＨＳ（ｘ，ｙ）は、入力端子ＹＬ
ｉ，ＹＲｉおよび出力端子ＹＬｏ、ＹＲｏを有し、さら
に図示されない信号出力ユニット７０００の各信号出力
端子に接続された入力端子を有している。
【０１２８】各水平サイドレジスタＨＳ（ｘ，ｙ）は、
図１６に示すように、セレクタ３４１０，フリップフロ
ップ３４２０からなる。セレクタ３４１０は、第１デー
タ入力端子Ａ、第２データ入力端子Ｂ、第３データ入力
端子Ｃ、第１信号入力端子Ｓ０、第２信号入力端子Ｓ１
およびデータ出力端子Ｙを有し、第１信号入力端子Ｓ
０、第２信号入力端子Ｓ１の入力信号の状態により第１
データ入力端子Ａ、第２データ入力端子Ｂ、第３データ
入力端子Ｃとデータ出力端子Ｙとの接続を切り換えるも
のである。
図１６に示すように、セレクタ３４１０，フリップフロ
ップ３４２０からなる。セレクタ３４１０は、第１デー
タ入力端子Ａ、第２データ入力端子Ｂ、第３データ入力
端子Ｃ、第１信号入力端子Ｓ０、第２信号入力端子Ｓ１
およびデータ出力端子Ｙを有し、第１信号入力端子Ｓ
０、第２信号入力端子Ｓ１の入力信号の状態により第１
データ入力端子Ａ、第２データ入力端子Ｂ、第３データ
入力端子Ｃとデータ出力端子Ｙとの接続を切り換えるも
のである。
【０１２９】信号入力端子Ｓ１に入力された信号が１の
ときは、信号入力端子Ｓ０に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ１に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ０に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。
ときは、信号入力端子Ｓ０に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ１に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ０に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。
【０１３０】フリップフロップ３４２０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。図１７は、フィールドブロック特定手段６０
００の詳細なブロック構成図であり、同図において、フ
ィールドブロック特定手段６０００は、最小フィールド
ディストーション検出ユニット６１００、フィールド動
きベクトル垂直成分検出ユニット６２００およびフィー
ルド動きベクトル水平成分検出ユニット６３００からな
り、最小フィールドディストーション検出ユニット６１
００は、比較器６１１０、比較器６１２０、セレクタ６
１３０、第１フリップフロップ６１４１、第２フリップ
フロップ６１４２、論理和演算器６１５０、第１セレク
タ付きフリップフロップ６１８０および第２セレクタ付
きフリップフロップ６１９０からなる。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。図１７は、フィールドブロック特定手段６０
００の詳細なブロック構成図であり、同図において、フ
ィールドブロック特定手段６０００は、最小フィールド
ディストーション検出ユニット６１００、フィールド動
きベクトル垂直成分検出ユニット６２００およびフィー
ルド動きベクトル水平成分検出ユニット６３００からな
り、最小フィールドディストーション検出ユニット６１
００は、比較器６１１０、比較器６１２０、セレクタ６
１３０、第１フリップフロップ６１４１、第２フリップ
フロップ６１４２、論理和演算器６１５０、第１セレク
タ付きフリップフロップ６１８０および第２セレクタ付
きフリップフロップ６１９０からなる。
【０１３１】また、フィールド動きベクトル垂直成分検
出ユニット６２００は、セレクタ６２２０、第１フリッ
プフロップ６２３１、第２フリップフロップ６２３２、
換算テーブル６２４０、第１セレクタ付きフリップフロ
ップ６２８０および第２セレクタ付きフリップフロップ
６２９０からなり、フィールド動きベクトル水平成分検
出ユニット６３００は、カウンタ６３１０、セレクタ６
３２０、第１フリップフロップ６３３１、第２フリップ
フロップ６３３２、換算テーブル６３４０、第１セレク
タ付きフリップフロップ６３８０および第２セレクタ付
きフリップフロップ６３９０からなる。
出ユニット６２００は、セレクタ６２２０、第１フリッ
プフロップ６２３１、第２フリップフロップ６２３２、
換算テーブル６２４０、第１セレクタ付きフリップフロ
ップ６２８０および第２セレクタ付きフリップフロップ
６２９０からなり、フィールド動きベクトル水平成分検
出ユニット６３００は、カウンタ６３１０、セレクタ６
３２０、第１フリップフロップ６３３１、第２フリップ
フロップ６３３２、換算テーブル６３４０、第１セレク
タ付きフリップフロップ６３８０および第２セレクタ付
きフリップフロップ６３９０からなる。
【０１３２】比較器６１１０は、データ入力端子Ａ０、
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１およびＡ２に入力されたデータの中
で最小の値を持つデータを出力端子Ｙから出力し、最小
の値を持つデータの入力された入力端子がＡ０ならば０
を、Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍ
から出力するものである。
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１およびＡ２に入力されたデータの中
で最小の値を持つデータを出力端子Ｙから出力し、最小
の値を持つデータの入力された入力端子がＡ０ならば０
を、Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍ
から出力するものである。
【０１３３】比較器６１２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
【０１３４】セレクタ６１３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１３５】第１フリップフロップ６１４１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ６１４２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ６１４２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１３６】論理和演算器６１５０は、信号入力端子
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂのいずれか一方
に１を表わす信号またはデータが入力された場合には、
データ出力端子Ｙに１を表わすデータを出力し、信号入
力端子Ａおよびデータ入力端子Ｂの両入力端子に０を表
わす信号およびデータが入力された場合のみ、データ出
力端子Ｙに０を表わすデータを出力するものである。言
い換えれば、信号入力端子Ａに入力された信号が１を表
わす信号の場合には、１を表わす信号をデータ出力端子
Ｙに出力し、信号入力端子Ａに入力された信号が０であ
る場合には、データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙに出力するものである。
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂのいずれか一方
に１を表わす信号またはデータが入力された場合には、
データ出力端子Ｙに１を表わすデータを出力し、信号入
力端子Ａおよびデータ入力端子Ｂの両入力端子に０を表
わす信号およびデータが入力された場合のみ、データ出
力端子Ｙに０を表わすデータを出力するものである。言
い換えれば、信号入力端子Ａに入力された信号が１を表
わす信号の場合には、１を表わす信号をデータ出力端子
Ｙに出力し、信号入力端子Ａに入力された信号が０であ
る場合には、データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙに出力するものである。
【０１３７】第１セレクタ付きフリップフロップ６１８
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図１８に示されるように、セレ
クタ９１１０およびフリップフロップ９１２０からな
る。セレクタ９１１０は、第１データ入力端子Ａ、第２
データ入力端子Ｂ、信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１を表わす信号のとき、データ入力端
子Ｂに入力されているデータをデータ出力端子Ｙから出
力するものである。
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図１８に示されるように、セレ
クタ９１１０およびフリップフロップ９１２０からな
る。セレクタ９１１０は、第１データ入力端子Ａ、第２
データ入力端子Ｂ、信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１を表わす信号のとき、データ入力端
子Ｂに入力されているデータをデータ出力端子Ｙから出
力するものである。
【０１３８】フリップフロップ９１２０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。第２セレクタ付きフリップフロップ６１９０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、第１セ
レクタ付きフリップフロップ６１８０と同様の構成であ
る。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。第２セレクタ付きフリップフロップ６１９０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、第１セ
レクタ付きフリップフロップ６１８０と同様の構成であ
る。
【０１３９】セレクタ６２２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１４０】第１フリップフロップ６２３１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ６２３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ６２３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１４１】換算テーブル６２４０は、データ入力端子
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ６２８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図１８
に示されるように、第１セレクタ付きフリップフロップ
６１８０と同様の構成である。
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ６２８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図１８
に示されるように、第１セレクタ付きフリップフロップ
６１８０と同様の構成である。
【０１４２】第２セレクタ付きフリップフロップ６２９
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図１８に示されるように、第１
セレクタ付きフリップフロップ６１８０と同様の構成で
ある。カウンタ６３１０は、信号入力端子ＣＫ、ＣＬ、
ＥＮおよびカウント出力端子Ｑｎを有し、信号入力端子
ＣＬに入力された信号のパルスに同期してカウント出力
端子Ｑｎの出力を０にリセットし、信号入力端子ＣＫ、
ＥＮに入力された信号のパルスがともに１を表わす信号
のときにカウント出力端子Ｑｎの出力カウントをカウン
トアップして、信号入力端子ＣＫに入力された信号のパ
ルスに同期して出力するものである。
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図１８に示されるように、第１
セレクタ付きフリップフロップ６１８０と同様の構成で
ある。カウンタ６３１０は、信号入力端子ＣＫ、ＣＬ、
ＥＮおよびカウント出力端子Ｑｎを有し、信号入力端子
ＣＬに入力された信号のパルスに同期してカウント出力
端子Ｑｎの出力を０にリセットし、信号入力端子ＣＫ、
ＥＮに入力された信号のパルスがともに１を表わす信号
のときにカウント出力端子Ｑｎの出力カウントをカウン
トアップして、信号入力端子ＣＫに入力された信号のパ
ルスに同期して出力するものである。
【０１４３】セレクタ６３２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１４４】第１フリップフロップ６３３１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ６３３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ６３３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１４５】換算テーブル６３４０は、データ入力端子
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ６３８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図１８
に示されるように、第１セレクタ付きフリップフロップ
６１８０と同様の構成である。
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ６３８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図１８
に示されるように、第１セレクタ付きフリップフロップ
６１８０と同様の構成である。
【０１４６】第２セレクタ付きフリップフロップ６３９
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図１８に示されるように、第１
セレクタ付きフリップフロップ６１８０と同様の構成で
ある。
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図１８に示されるように、第１
セレクタ付きフリップフロップ６１８０と同様の構成で
ある。
【０１４７】図１９は、フレームブロックディストーシ
ョン算出手段５００５の詳細なブロック構成図であり、
同図において、フレームブロックディストーション算出
手段５００５は、フリップフロップ５１１５、５２１
５、５３１５、加算器５１２５、５２２５、５３２５、
セレクタ付きフリップフロップ５１３５、５２３５、５
３３５、セレクタ５１４５、５２４５および論理和演算
器５３５５からならなる。
ョン算出手段５００５の詳細なブロック構成図であり、
同図において、フレームブロックディストーション算出
手段５００５は、フリップフロップ５１１５、５２１
５、５３１５、加算器５１２５、５２２５、５３２５、
セレクタ付きフリップフロップ５１３５、５２３５、５
３３５、セレクタ５１４５、５２４５および論理和演算
器５３５５からならなる。
【０１４８】セレクタ５１４５および５２４５は、第１
データ入力端子Ａ、第２データ入力端子Ｂ、第１信号入
力端子Ｓ０、第２信号入力端子Ｓ１およびデータ出力端
子Ｙを有し、第１信号入力端子Ｓ０および第２信号入力
端子Ｓ１に入力された信号がともに１のとき、第２デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力し、第１信号入力端子Ｓ０に入力された信号
が０のとき、または、第１信号入力端子Ｓ０に信号１が
入力され第２信号入力端子Ｓ１に信号０が入力されたと
き、第１データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力するものである。
データ入力端子Ａ、第２データ入力端子Ｂ、第１信号入
力端子Ｓ０、第２信号入力端子Ｓ１およびデータ出力端
子Ｙを有し、第１信号入力端子Ｓ０および第２信号入力
端子Ｓ１に入力された信号がともに１のとき、第２デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力し、第１信号入力端子Ｓ０に入力された信号
が０のとき、または、第１信号入力端子Ｓ０に信号１が
入力され第２信号入力端子Ｓ１に信号０が入力されたと
き、第１データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力するものである。
【０１４９】また、セレクタ５１４５の第１データ入力
端子Ａは、プロセッサエレメントＰＥ（０，０）の第２
フリップフロップ５３２２のデータ出力端子Ｙに接続さ
れ、第２データ入力端子Ｂは、プロセッサエレメントＰ
Ｅ（０，１）の第２フリップフロップ５３２２のデータ
出力端子Ｙに接続され、セレクタ５２４５の第１データ
入力端子Ａは、プロセッサエレメントＰＥ（０，１）の
第２フリップフロップ５３２２のデータ出力端子Ｙに接
続され、第２データ入力端子Ｂは、プロセッサエレメン
トＰＥ（０，２）の第２フリップフロップ５３２２のデ
ータ出力端子Ｙに接続される。
端子Ａは、プロセッサエレメントＰＥ（０，０）の第２
フリップフロップ５３２２のデータ出力端子Ｙに接続さ
れ、第２データ入力端子Ｂは、プロセッサエレメントＰ
Ｅ（０，１）の第２フリップフロップ５３２２のデータ
出力端子Ｙに接続され、セレクタ５２４５の第１データ
入力端子Ａは、プロセッサエレメントＰＥ（０，１）の
第２フリップフロップ５３２２のデータ出力端子Ｙに接
続され、第２データ入力端子Ｂは、プロセッサエレメン
トＰＥ（０，２）の第２フリップフロップ５３２２のデ
ータ出力端子Ｙに接続される。
【０１５０】論理和演算器５３５５は、データ入力端子
Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、信
号入力端子Ｓに入力された信号が１を表わす信号の場合
には、１を表わすデータをデータ出力端子Ｙに出力し、
信号入力端子Ｓに入力された信号が０である場合には、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙに出力するものである。
Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、信
号入力端子Ｓに入力された信号が１を表わす信号の場合
には、１を表わすデータをデータ出力端子Ｙに出力し、
信号入力端子Ｓに入力された信号が０である場合には、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙに出力するものである。
【０１５１】また、論理和演算器５３５５の第１データ
入力端子Ａは、プロセッサエレメントＰＥ（０，２）の
第２フリップフロップ５３２２のデータ出力端子Ｙに接
続される。フリップフロップ５１１５、５２１５および
５３１５は、Ｄフリップフロップからなり、データ入力
端子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号のパルスに同期し
て、データ入力端子Ａに入力されているデータをデータ
出力端子Ｙにラッチするものである。
入力端子Ａは、プロセッサエレメントＰＥ（０，２）の
第２フリップフロップ５３２２のデータ出力端子Ｙに接
続される。フリップフロップ５１１５、５２１５および
５３１５は、Ｄフリップフロップからなり、データ入力
端子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号のパルスに同期し
て、データ入力端子Ａに入力されているデータをデータ
出力端子Ｙにラッチするものである。
【０１５２】加算器５１２５、５２２５および５３２５
は、第１データ入力端子Ａ、第２データ入力端子Ｂおよ
びデータ出力端子Ｙを有し、第１データ入力端子Ａに入
力されたデータと第２データ入力端子Ｂに入力されたデ
ータを加算してデータ出力端子Ｙから出力するものであ
る。セレクタ付きフリップフロップ５１３５、５２３５
および５３３５は、データ入力端子Ｉ、信号入力端子
Ｅ、Ｆおよびデータ出力端子Ｏを有し、図１８に示され
るように、セレクタ９１１０およびフリップフロップ９
１２０からなり、フィールドブロック特定手段６０００
の第１セレクタ付きフリップフロップ６１８０と同様の
構成である。
は、第１データ入力端子Ａ、第２データ入力端子Ｂおよ
びデータ出力端子Ｙを有し、第１データ入力端子Ａに入
力されたデータと第２データ入力端子Ｂに入力されたデ
ータを加算してデータ出力端子Ｙから出力するものであ
る。セレクタ付きフリップフロップ５１３５、５２３５
および５３３５は、データ入力端子Ｉ、信号入力端子
Ｅ、Ｆおよびデータ出力端子Ｏを有し、図１８に示され
るように、セレクタ９１１０およびフリップフロップ９
１２０からなり、フィールドブロック特定手段６０００
の第１セレクタ付きフリップフロップ６１８０と同様の
構成である。
【０１５３】図２０は、フレームブロック特定手段６０
０５の詳細なブロック構成図であり、同図において、フ
レームブロック特定手段６００５は、最小フレームディ
ストーション検出ユニット６１０５、フレーム動きベク
トル垂直成分検出ユニット６２０５およびフレーム動き
ベクトル水平成分検出ユニット６３０５からなり、最小
フレームディストーション検出ユニット６１０５は、比
較器６１１５、比較器６１２５、セレクタ６１３５、フ
リップフロップ６１４５、論理和演算器６１５５および
セレクタ付きフリップフロップ６１８５からなる。
０５の詳細なブロック構成図であり、同図において、フ
レームブロック特定手段６００５は、最小フレームディ
ストーション検出ユニット６１０５、フレーム動きベク
トル垂直成分検出ユニット６２０５およびフレーム動き
ベクトル水平成分検出ユニット６３０５からなり、最小
フレームディストーション検出ユニット６１０５は、比
較器６１１５、比較器６１２５、セレクタ６１３５、フ
リップフロップ６１４５、論理和演算器６１５５および
セレクタ付きフリップフロップ６１８５からなる。
【０１５４】また、フレーム動きベクトル垂直成分検出
ユニット６２０５は、セレクタ６２２５、フリップフロ
ップ６２３５、換算テーブル６２４５およびセレクタ付
きフリップフロップ６２８５からなり、フレーム動きベ
クトル水平成分検出ユニット６３０５は、カウンタ６３
１５、セレクタ６３２５、フリップフロップ６３３５、
換算テーブル６３４５およびセレクタ付きフリップフロ
ップ６３８５からなる。
ユニット６２０５は、セレクタ６２２５、フリップフロ
ップ６２３５、換算テーブル６２４５およびセレクタ付
きフリップフロップ６２８５からなり、フレーム動きベ
クトル水平成分検出ユニット６３０５は、カウンタ６３
１５、セレクタ６３２５、フリップフロップ６３３５、
換算テーブル６３４５およびセレクタ付きフリップフロ
ップ６３８５からなる。
【０１５５】比較器６１１５は、データ入力端子Ａ０、
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１およびＡ２に入力されたデータの中
で最小の値を持つデータを出力端子Ｙから出力し、最小
の値を持つデータの入力された入力端子がＡ０ならば０
を、Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍ
から出力するものである。
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１およびＡ２に入力されたデータの中
で最小の値を持つデータを出力端子Ｙから出力し、最小
の値を持つデータの入力された入力端子がＡ０ならば０
を、Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍ
から出力するものである。
【０１５６】比較器６１２５は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
【０１５７】セレクタ６１３５は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１５８】フリップフロップ６１４５は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。論理和演算器６１５５は、信号入力端子Ａ、
データ入力端子Ｂおよびデータ出力端子Ｙを有し、信号
入力端子Ａおよびデータ入力端子Ｂのいずれか一方に１
を表わす信号またはデータが入力された場合には、デー
タ出力端子Ｙに１を表わすデータを出力し、信号入力端
子Ａおよびデータ入力端子Ｂの両入力端子に０を表わす
信号およびデータが入力された場合のみ、データ出力端
子Ｙに０を表わすデータを出力するものである。言い換
えれば、信号入力端子Ａに入力された信号が１を表わす
信号の場合には、１を表わすデータをデータ出力端子Ｙ
に出力し、信号入力端子Ａに入力された信号が０である
場合には、データ入力端子Ｂに入力されているデータを
データ出力端子Ｙに出力するものである。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。論理和演算器６１５５は、信号入力端子Ａ、
データ入力端子Ｂおよびデータ出力端子Ｙを有し、信号
入力端子Ａおよびデータ入力端子Ｂのいずれか一方に１
を表わす信号またはデータが入力された場合には、デー
タ出力端子Ｙに１を表わすデータを出力し、信号入力端
子Ａおよびデータ入力端子Ｂの両入力端子に０を表わす
信号およびデータが入力された場合のみ、データ出力端
子Ｙに０を表わすデータを出力するものである。言い換
えれば、信号入力端子Ａに入力された信号が１を表わす
信号の場合には、１を表わすデータをデータ出力端子Ｙ
に出力し、信号入力端子Ａに入力された信号が０である
場合には、データ入力端子Ｂに入力されているデータを
データ出力端子Ｙに出力するものである。
【０１５９】セレクタ付きフリップフロップ６１８５
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、セレク
タ９１１０およびフリップフロップ９１２０からなり、
フィールドブロック特定手段６０００の第１セレクタ付
きフリップフロップ６１８０と同様の構成である。セレ
クタ６２２５は、第１データ入力端子Ａ、第２データ入
力端子Ｂ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号が０を表わす信号
のとき、データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力し、信号入力端子Ｓに入力され
た信号が１を表わす信号のとき、データ入力端子Ｂに入
力されているデータをデータ出力端子Ｙから出力するも
のである。
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、セレク
タ９１１０およびフリップフロップ９１２０からなり、
フィールドブロック特定手段６０００の第１セレクタ付
きフリップフロップ６１８０と同様の構成である。セレ
クタ６２２５は、第１データ入力端子Ａ、第２データ入
力端子Ｂ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号が０を表わす信号
のとき、データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力し、信号入力端子Ｓに入力され
た信号が１を表わす信号のとき、データ入力端子Ｂに入
力されているデータをデータ出力端子Ｙから出力するも
のである。
【０１６０】フリップフロップ６２３５は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル６２４５は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル６２４５は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
【０１６１】セレクタ付きフリップフロップ６２８５
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、フィー
ルドブロック特定手段６０００の第１セレクタ付きフリ
ップフロップ６１８０と同様の構成である。カウンタ６
３１５は、信号入力端子ＣＫ、ＣＬ、ＥＮおよびカウン
ト出力端子Ｑｎを有し、信号入力端子ＣＬに入力された
信号のパルスに同期してカウント出力端子Ｑｎの出力を
０にリセットし、信号入力端子ＣＫ、ＥＮに入力された
信号のパルスがともに１を表わす信号のときにカウント
出力端子Ｑｎの出力カウントをカウントアップして、信
号入力端子ＣＫに入力された信号のパルスに同期して出
力するものである。
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、フィー
ルドブロック特定手段６０００の第１セレクタ付きフリ
ップフロップ６１８０と同様の構成である。カウンタ６
３１５は、信号入力端子ＣＫ、ＣＬ、ＥＮおよびカウン
ト出力端子Ｑｎを有し、信号入力端子ＣＬに入力された
信号のパルスに同期してカウント出力端子Ｑｎの出力を
０にリセットし、信号入力端子ＣＫ、ＥＮに入力された
信号のパルスがともに１を表わす信号のときにカウント
出力端子Ｑｎの出力カウントをカウントアップして、信
号入力端子ＣＫに入力された信号のパルスに同期して出
力するものである。
【０１６２】セレクタ６３２５は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１６３】フリップフロップ６３３５は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル６３４５は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル６３４５は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
【０１６４】セレクタ付きフリップフロップ６３８５
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、フィー
ルドブロック特定手段６０００の第１セレクタ付きフリ
ップフロップ６１８０と同様の構成である。次に、作用
を説明する。
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図１８に示されるように、フィー
ルドブロック特定手段６０００の第１セレクタ付きフリ
ップフロップ６１８０と同様の構成である。次に、作用
を説明する。
【０１６５】最初に、現画像データ出力手段１０００お
よび参照画像データ記憶手段２０００から第１の画素デ
ータ転送保持手段３００１および第２の画素データ転送
保持手段３００２に入力される画素データの流れを説明
するとともに、第３の画素データ転送保持手段４０００
のデータ保持状態およびフィールドブロックディストー
ション算出手段５０００における演算状態を説明する。
よび参照画像データ記憶手段２０００から第１の画素デ
ータ転送保持手段３００１および第２の画素データ転送
保持手段３００２に入力される画素データの流れを説明
するとともに、第３の画素データ転送保持手段４０００
のデータ保持状態およびフィールドブロックディストー
ション算出手段５０００における演算状態を説明する。
【０１６６】なお、図４９〜図５２のパルス信号ＳＬお
よびパルス信号ＣＫ１のタイミングから理解されるよう
に、パルス信号ＣＫ１の各パルスが発せられる前に、パ
ルス信号ＳＬの信号が変化し、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）のセレクタ３１１０では、パルス信号ＣＫ
１の１クロック目が発せられる前に、第２データ入力端
子Ｂが選択され、３クロック目が発せられる前に、第１
データ入力端子Ａが選択され、この選択がクロックパル
ス信号ＣＫ１の２クロック毎に、以後の各クロックで繰
り返される。また、現画像データ出力手段１０００のセ
レクタ１２３０では、パルス信号ＣＫ１の１クロック目
が発せられる前に、第２データ入力端子Ｂが選択され、
３クロック目が発せられる前に、第１データ入力端子Ａ
が選択され、この選択がクロックパルス信号ＣＫ１の２
クロック毎に、以後の各クロックで繰りされる。
よびパルス信号ＣＫ１のタイミングから理解されるよう
に、パルス信号ＣＫ１の各パルスが発せられる前に、パ
ルス信号ＳＬの信号が変化し、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）のセレクタ３１１０では、パルス信号ＣＫ
１の１クロック目が発せられる前に、第２データ入力端
子Ｂが選択され、３クロック目が発せられる前に、第１
データ入力端子Ａが選択され、この選択がクロックパル
ス信号ＣＫ１の２クロック毎に、以後の各クロックで繰
り返される。また、現画像データ出力手段１０００のセ
レクタ１２３０では、パルス信号ＣＫ１の１クロック目
が発せられる前に、第２データ入力端子Ｂが選択され、
３クロック目が発せられる前に、第１データ入力端子Ａ
が選択され、この選択がクロックパルス信号ＣＫ１の２
クロック毎に、以後の各クロックで繰りされる。
【０１６７】一方、図１２に示されるように、各入力レ
ジスタＩＲ（ｘ，ｙ）では、データ入力端子Ａに入力さ
れている各データがクロックパルス信号ＣＫ１の各パル
スに同期してラッチされて、他のレジスタやプロセッサ
エレメントに出力され、図１１に示されるように、各プ
ロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロ
ップ３１２１では、セレクタ３１１０で選択されている
データ入力端子に入力されている各データがパルス信号
ＣＫ１の各パルスに同期してラッチされ、第２フリップ
フロップ３１２２に出力され、次のパルスに同期して第
２フリップフロップ３１２２から他のプロセッサエレメ
ントやレジスタに出力端子ＹＬｏ、ＹＤｏ、ＹＵｏを通
して出力される。
ジスタＩＲ（ｘ，ｙ）では、データ入力端子Ａに入力さ
れている各データがクロックパルス信号ＣＫ１の各パル
スに同期してラッチされて、他のレジスタやプロセッサ
エレメントに出力され、図１１に示されるように、各プ
ロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロ
ップ３１２１では、セレクタ３１１０で選択されている
データ入力端子に入力されている各データがパルス信号
ＣＫ１の各パルスに同期してラッチされ、第２フリップ
フロップ３１２２に出力され、次のパルスに同期して第
２フリップフロップ３１２２から他のプロセッサエレメ
ントやレジスタに出力端子ＹＬｏ、ＹＤｏ、ＹＵｏを通
して出力される。
【０１６８】図９に示されるように、現画像データ出力
手段１０００の第１フリップフロップ１２２１では、セ
レクタ１２３０で選択されているデータ入力端子Ｙから
入力されている各データがパルス信号ＣＫ１の各パルス
に同期してラッチされ、第２フリップフロップ１２２２
に出力され、次のパルスに同期して第２フリップフロッ
プ１２２２から偶数列の各プロセッサエレメントに出力
端子Ｄｏｗｎを通して出力される。また、現画像データ
出力手段１０００の第１フリップフロップ１１３１で
は、第２フリップフロップ１１２２のデータ入力端子Ｙ
から入力されている各データがパルス信号ＣＫ１の各パ
ルスに同期してラッチされ、第２フリップフロップ１１
３２に出力され、次のパルスに同期して第２フリップフ
ロップ１１３２から奇数列の各プロセッサエレメントに
出力端子Ｕｐを通して出力される。
手段１０００の第１フリップフロップ１２２１では、セ
レクタ１２３０で選択されているデータ入力端子Ｙから
入力されている各データがパルス信号ＣＫ１の各パルス
に同期してラッチされ、第２フリップフロップ１２２２
に出力され、次のパルスに同期して第２フリップフロッ
プ１２２２から偶数列の各プロセッサエレメントに出力
端子Ｄｏｗｎを通して出力される。また、現画像データ
出力手段１０００の第１フリップフロップ１１３１で
は、第２フリップフロップ１１２２のデータ入力端子Ｙ
から入力されている各データがパルス信号ＣＫ１の各パ
ルスに同期してラッチされ、第２フリップフロップ１１
３２に出力され、次のパルスに同期して第２フリップフ
ロップ１１３２から奇数列の各プロセッサエレメントに
出力端子Ｕｐを通して出力される。
【０１６９】よって、以下で説明する各入力レジスタＩ
Ｒ（ｘ，ｙ）に対しての画素データの入力は、各入力レ
ジスタＩＲ（ｘ，ｙ）の第１、第２フリップフロップ３
２２１、３２２２におけるラッチ時を意味するものと
し、各垂直サイドレジスタＶＳ（ｘ，ｙ）に対しての画
素データの入力は、各垂直サイドレジスタＶＳ（ｘ，
ｙ）の第１、第２フリップフロップ３３２１、３３２２
におけるラッチ時を意味するものとする。また、各プロ
セッサエレメントＰＥ（ｘ，ｙ）に対しての画素データ
の入力は、各プロセッサエレメントＰＥ（ｘ，ｙ）の第
１、第２フリップフロップ３１２１、３１２２における
ラッチ時を意味するものとする。
Ｒ（ｘ，ｙ）に対しての画素データの入力は、各入力レ
ジスタＩＲ（ｘ，ｙ）の第１、第２フリップフロップ３
２２１、３２２２におけるラッチ時を意味するものと
し、各垂直サイドレジスタＶＳ（ｘ，ｙ）に対しての画
素データの入力は、各垂直サイドレジスタＶＳ（ｘ，
ｙ）の第１、第２フリップフロップ３３２１、３３２２
におけるラッチ時を意味するものとする。また、各プロ
セッサエレメントＰＥ（ｘ，ｙ）に対しての画素データ
の入力は、各プロセッサエレメントＰＥ（ｘ，ｙ）の第
１、第２フリップフロップ３１２１、３１２２における
ラッチ時を意味するものとする。
【０１７０】クロックパルス信号ＣＫ１のパルス信号に
同期して、各入力レジスタは、図１における下側の入力
レジスタおよび参照画像データ記憶手段２０００からデ
ータを入力するようになっており、クロックパルス信号
ＣＫ１の各クロック毎に上述の動作が繰り返される。ま
た、クロックパルス信号ＣＫ１の１、２クロック目に
は、各プロセッサエレメントおよび各レジスタは図１に
おける右側のプロセッサエレメントあるいはレジスタか
らデータを入力し、３、４クロック目には、奇数列の各
プロセッサエレメントおよび各レジスタは図１における
下側のプロセッサエレメントあるいはレジスタからデー
タを入力し、偶数列の各プロセッサエレメントおよび各
レジスタでは図１における上側のプロセッサエレメント
あるいはレジスタからデータを入力するようになってお
り、クロックパルス信号ＣＫ１の２クロック毎に、以後
の各クロックにおいて上述の動作が繰り返される。
同期して、各入力レジスタは、図１における下側の入力
レジスタおよび参照画像データ記憶手段２０００からデ
ータを入力するようになっており、クロックパルス信号
ＣＫ１の各クロック毎に上述の動作が繰り返される。ま
た、クロックパルス信号ＣＫ１の１、２クロック目に
は、各プロセッサエレメントおよび各レジスタは図１に
おける右側のプロセッサエレメントあるいはレジスタか
らデータを入力し、３、４クロック目には、奇数列の各
プロセッサエレメントおよび各レジスタは図１における
下側のプロセッサエレメントあるいはレジスタからデー
タを入力し、偶数列の各プロセッサエレメントおよび各
レジスタでは図１における上側のプロセッサエレメント
あるいはレジスタからデータを入力するようになってお
り、クロックパルス信号ＣＫ１の２クロック毎に、以後
の各クロックにおいて上述の動作が繰り返される。
【０１７１】詳しく説明すると、クロックパルス信号Ｃ
Ｋ１の１クロック目に同期して、参照画像データ記憶手
段２０００から、画素データｃ（０，０）が入力レジス
タＩＲ（４，０）の第１フリップフロップ３２２１に、
画素データｃ（０，２）が入力レジスタＩＲ（４，２）
の第１フリップフロップ３２２１に、それぞれ入力され
る。
Ｋ１の１クロック目に同期して、参照画像データ記憶手
段２０００から、画素データｃ（０，０）が入力レジス
タＩＲ（４，０）の第１フリップフロップ３２２１に、
画素データｃ（０，２）が入力レジスタＩＲ（４，２）
の第１フリップフロップ３２２１に、それぞれ入力され
る。
【０１７２】次いで、クロックパルス信号ＣＫ１の２ク
ロック目に同期して、図２２に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（４，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（０，２）が入力レジスタＩＲ
（４，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、それぞれ伝送される。同時
に、参照画像データ記憶手段２０００から、画素データ
ｄ（０，０）が入力レジスタＩＲ（４，０）の第１フリ
ップフロップ３２２１に、画素データｄ（０，２）が入
力レジスタＩＲ（４，２）の第１フリップフロップ３２
２１に、それぞれ入力される。
ロック目に同期して、図２２に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（４，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（０，２）が入力レジスタＩＲ
（４，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、それぞれ伝送される。同時
に、参照画像データ記憶手段２０００から、画素データ
ｄ（０，０）が入力レジスタＩＲ（４，０）の第１フリ
ップフロップ３２２１に、画素データｄ（０，２）が入
力レジスタＩＲ（４，２）の第１フリップフロップ３２
２１に、それぞれ入力される。
【０１７３】次いで、クロックパルス信号ＣＫ１の３ク
ロック目に同期して、画素データｃ（０，０）が入力レ
ジスタＩＲ（４，０）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，−１）の第１フリップフロ
ップ３２２１に、画素データｄ（０，０）が入力レジス
タＩＲ（４，０）の第１フリップフロップ３２２１から
第２フリップフロップ３２２２に、画素データｃ（０，
２）が入力レジスタＩＲ（４，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（４，１）の第１フ
リップフロップ３２２１に、画素データｄ（０，２）が
入力レジスタＩＲ（４，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
ロック目に同期して、画素データｃ（０，０）が入力レ
ジスタＩＲ（４，０）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，−１）の第１フリップフロ
ップ３２２１に、画素データｄ（０，０）が入力レジス
タＩＲ（４，０）の第１フリップフロップ３２２１から
第２フリップフロップ３２２２に、画素データｃ（０，
２）が入力レジスタＩＲ（４，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（４，１）の第１フ
リップフロップ３２２１に、画素データｄ（０，２）が
入力レジスタＩＲ（４，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
【０１７４】同時に、参照画像データ記憶手段２０００
から、画素データｃ（０，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｃ（０，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。次
いで、クロックパルス信号ＣＫ１の４クロック目に同期
して、図２３に示されるように、画素データｃ（０，
０）が入力レジスタＩＲ（４，−１）の第１フリップフ
ロップ３２２１から第２フリップフロップ３２２２に、
画素データｄ（０，０）が入力レジスタＩＲ（４，０）
の第２フリップフロップ３２２２から入力レジスタＩＲ
（４，−１）の第１フリップフロップ３２２１に、画素
データｃ（０，１）が入力レジスタＩＲ（４，０）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｃ（０，２）が入力レジスタＩ
Ｒ（４，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｄ（０，２）
が入力レジスタＩＲ（４，２）の第２フリップフロップ
３２２２から入力レジスタＩＲ（４，１）の第１フリッ
プフロップ３２２１に、画素データｃ（０，３）が入力
レジスタＩＲ（４，２）の第１フリップフロップ３２２
１から第２フリップフロップ３２２２に、それぞれ伝送
される。
から、画素データｃ（０，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｃ（０，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。次
いで、クロックパルス信号ＣＫ１の４クロック目に同期
して、図２３に示されるように、画素データｃ（０，
０）が入力レジスタＩＲ（４，−１）の第１フリップフ
ロップ３２２１から第２フリップフロップ３２２２に、
画素データｄ（０，０）が入力レジスタＩＲ（４，０）
の第２フリップフロップ３２２２から入力レジスタＩＲ
（４，−１）の第１フリップフロップ３２２１に、画素
データｃ（０，１）が入力レジスタＩＲ（４，０）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｃ（０，２）が入力レジスタＩ
Ｒ（４，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｄ（０，２）
が入力レジスタＩＲ（４，２）の第２フリップフロップ
３２２２から入力レジスタＩＲ（４，１）の第１フリッ
プフロップ３２２１に、画素データｃ（０，３）が入力
レジスタＩＲ（４，２）の第１フリップフロップ３２２
１から第２フリップフロップ３２２２に、それぞれ伝送
される。
【０１７５】同時に、参照画像データ記憶手段２０００
から、画素データｄ（０，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（０，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。ク
ロックパルス信号ＣＫ１の２クロック目毎に、画素デー
タは、第１フリップフロップから第２フリップフロップ
へ転送されるので容易に理解されるので以下２クロック
目毎の動きを説明する。
から、画素データｄ（０，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（０，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。ク
ロックパルス信号ＣＫ１の２クロック目毎に、画素デー
タは、第１フリップフロップから第２フリップフロップ
へ転送されるので容易に理解されるので以下２クロック
目毎の動きを説明する。
【０１７６】次いで、クロックパルス信号ＣＫ１の６ク
ロック目に同期して、図２４に示されるように、画素デ
ータｃ（０，０）が垂直サイドレジスタＶＳ（３，−
１）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｄ（０，０）が入力レ
ジスタＩＲ（４，−１）の第２フリップフロップ３２２
２から垂直サイドレジスタＶＳ（３，−１）の第１フリ
ップフロップ３３２１に、画素データｃ（０，１）がプ
ロセッサエレメントＰＥ（３，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｄ（０，１）が入力レジスタＩＲ（４，０）の
第２フリップフロップ３２２２からプロセッサエレメン
トＰＥ（３，０）の第１フリップフロップ３１２１に、
画素データｃ（０，２）がプロセッサエレメントＰＥ
（３，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，２）が
入力レジスタＩＲ（４，１）の第２フリップフロップ３
２２２からプロセッサエレメントＰＥ（３，１）の第１
フリップフロップ３１２１に、画素データｃ（０，３）
がプロセッサエレメントＰＥ（３，２）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｄ（０，３）が入力レジスタＩＲ（４，
２）の第２フリップフロップ３２２２からプロセッサエ
レメントＰＥ（３，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
ロック目に同期して、図２４に示されるように、画素デ
ータｃ（０，０）が垂直サイドレジスタＶＳ（３，−
１）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｄ（０，０）が入力レ
ジスタＩＲ（４，−１）の第２フリップフロップ３２２
２から垂直サイドレジスタＶＳ（３，−１）の第１フリ
ップフロップ３３２１に、画素データｃ（０，１）がプ
ロセッサエレメントＰＥ（３，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｄ（０，１）が入力レジスタＩＲ（４，０）の
第２フリップフロップ３２２２からプロセッサエレメン
トＰＥ（３，０）の第１フリップフロップ３１２１に、
画素データｃ（０，２）がプロセッサエレメントＰＥ
（３，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，２）が
入力レジスタＩＲ（４，１）の第２フリップフロップ３
２２２からプロセッサエレメントＰＥ（３，１）の第１
フリップフロップ３１２１に、画素データｃ（０，３）
がプロセッサエレメントＰＥ（３，２）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｄ（０，３）が入力レジスタＩＲ（４，
２）の第２フリップフロップ３２２２からプロセッサエ
レメントＰＥ（３，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
【０１７７】また、画素データｃ（１，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（１，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（１，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（１，２）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（１，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（１，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（１，２）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
【０１７８】次いで、クロックパルス信号ＣＫ１の８ク
ロック目に同期して、図２５に示されるように、画素デ
ータｃ（０，０）がプロセッサエレメントＰＥ（３，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）が垂直サ
イドレジスタＶＳ（３，−１）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（３，０）の第
１フリップフロップ３１２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（３，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（３，０）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（３，１）の第１フリップフロ
ップ３１２１に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（３，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，２）がプロセッサエレメントＰＥ（３，１）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（３，２）の第１フリップフロップ３１２１に、
画素データｃ（０，３）が垂直サイドレジスタＶＳ
（２，３）の第１フリップフロップ３３２１から第２フ
リップフロップ３３２２に、画素データｄ（０，３）が
プロセッサエレメントＰＥ（３，２）の第２フリップフ
ロップ３１２２から垂直サイドレジスタＶＳ（２，３）
の第１フリップフロップ３３２１に、それぞれ伝送され
る。
ロック目に同期して、図２５に示されるように、画素デ
ータｃ（０，０）がプロセッサエレメントＰＥ（３，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）が垂直サ
イドレジスタＶＳ（３，−１）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（３，０）の第
１フリップフロップ３１２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（３，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（３，０）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（３，１）の第１フリップフロ
ップ３１２１に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（３，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，２）がプロセッサエレメントＰＥ（３，１）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（３，２）の第１フリップフロップ３１２１に、
画素データｃ（０，３）が垂直サイドレジスタＶＳ
（２，３）の第１フリップフロップ３３２１から第２フ
リップフロップ３３２２に、画素データｄ（０，３）が
プロセッサエレメントＰＥ（３，２）の第２フリップフ
ロップ３１２２から垂直サイドレジスタＶＳ（２，３）
の第１フリップフロップ３３２１に、それぞれ伝送され
る。
【０１７９】また、画素データｃ（１，０）が入力レジ
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（１，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（１，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（１，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（１，２）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（１，３）が入力レジスタ
ＩＲ（４，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（１，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（１，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（１，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（１，２）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（１，３）が入力レジスタ
ＩＲ（４，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０１８０】同時に、参照画像データ記憶手段２０００
から、画素データｄ（１，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（１，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。次
いで、クロックパルス信号ＣＫ１の１０クロック目に同
期して、図２６に示されるように、画素データｃ（０，
０）がプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，０）がプロセッサエレメント
ＰＥ（３，０）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（２，０）の第１フリップフロ
ップ３１２１に、画素データｃ（０，１）がプロセッサ
エレメントＰＥ（２，１）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，１）がプロセッサエレメントＰＥ（３，１）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（２，１）の第１フリップフロップ３１２１に、
画素データｃ（０，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，２）が
プロセッサエレメントＰＥ（３，２）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１に、画素データｃ
（０，３）が垂直サイドレジスタＶＳ（１，３）の第１
フリップフロップ３３２１から第２フリップフロップ３
３２２に、画素データｄ（０，３）が垂直サイドレジス
タＶＳ（２，３）の第２フリップフロップ３３２２から
垂直サイドレジスタＶＳ（１，３）の第１フリップフロ
ップ３３２１に、それぞれ伝送される。
から、画素データｄ（１，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（１，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。次
いで、クロックパルス信号ＣＫ１の１０クロック目に同
期して、図２６に示されるように、画素データｃ（０，
０）がプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，０）がプロセッサエレメント
ＰＥ（３，０）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（２，０）の第１フリップフロ
ップ３１２１に、画素データｃ（０，１）がプロセッサ
エレメントＰＥ（２，１）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，１）がプロセッサエレメントＰＥ（３，１）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（２，１）の第１フリップフロップ３１２１に、
画素データｃ（０，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，２）が
プロセッサエレメントＰＥ（３，２）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１に、画素データｃ
（０，３）が垂直サイドレジスタＶＳ（１，３）の第１
フリップフロップ３３２１から第２フリップフロップ３
３２２に、画素データｄ（０，３）が垂直サイドレジス
タＶＳ（２，３）の第２フリップフロップ３３２２から
垂直サイドレジスタＶＳ（１，３）の第１フリップフロ
ップ３３２１に、それぞれ伝送される。
【０１８１】また、画素データｃ（１，０）が垂直サイ
ドレジスタＶＳ（３，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（１，０）が入力レジスタＩＲ（４，−１）の第２
フリップフロップ３２２２から垂直サイドレジスタＶＳ
（３，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，１）がプロセッサエレメントＰＥ（３，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）が入力レ
ジスタＩＲ（４，０）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（３，０）の第１フリッ
プフロップ３１２１に、画素データｃ（１，２）がプロ
セッサエレメントＰＥ（３，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（１，２）が入力レジスタＩＲ（４，１）の第
２フリップフロップ３２２２からプロセッサエレメント
ＰＥ（３，１）の第１フリップフロップ３１２１に、画
素データｃ（１，３）がプロセッサエレメントＰＥ
（３，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，３）が
入力レジスタＩＲ（４，２）の第２フリップフロップ３
２２２からプロセッサエレメントＰＥ（３，２）の第１
フリップフロップ３１２１に、それぞれ伝送される。
ドレジスタＶＳ（３，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（１，０）が入力レジスタＩＲ（４，−１）の第２
フリップフロップ３２２２から垂直サイドレジスタＶＳ
（３，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，１）がプロセッサエレメントＰＥ（３，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）が入力レ
ジスタＩＲ（４，０）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（３，０）の第１フリッ
プフロップ３１２１に、画素データｃ（１，２）がプロ
セッサエレメントＰＥ（３，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（１，２）が入力レジスタＩＲ（４，１）の第
２フリップフロップ３２２２からプロセッサエレメント
ＰＥ（３，１）の第１フリップフロップ３１２１に、画
素データｃ（１，３）がプロセッサエレメントＰＥ
（３，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，３）が
入力レジスタＩＲ（４，２）の第２フリップフロップ３
２２２からプロセッサエレメントＰＥ（３，２）の第１
フリップフロップ３１２１に、それぞれ伝送される。
【０１８２】また、画素データｃ（２，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（２，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（２，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（２，２）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（２，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（２，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（２，２）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
【０１８３】次いで、クロックパルス信号ＣＫ１の１２
クロック目に同期して、図２７に示されるように、画素
データｃ（０，０）が垂直サイドレジスタＶＳ（１，−
１）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｄ（０，０）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２から垂直サイドレジスタＶＳ（１，−１）の第
１フリップフロップ３３２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（２，０）の第１フリップフロ
ップ３１２１に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（２，１）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，２）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（２，１）の第１フリップフロップ３１２１に、
画素データｃ（０，３）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，３）が
垂直サイドレジスタＶＳ（１，３）の第２フリップフロ
ップ３３２２からプロセッサエレメントＰＥ（２，２）
の第１フリップフロップ３１２１に、それぞれ伝送され
る。
クロック目に同期して、図２７に示されるように、画素
データｃ（０，０）が垂直サイドレジスタＶＳ（１，−
１）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｄ（０，０）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２から垂直サイドレジスタＶＳ（１，−１）の第
１フリップフロップ３３２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（２，０）の第１フリップフロ
ップ３１２１に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（２，１）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，２）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（２，１）の第１フリップフロップ３１２１に、
画素データｃ（０，３）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，３）が
垂直サイドレジスタＶＳ（１，３）の第２フリップフロ
ップ３３２２からプロセッサエレメントＰＥ（２，２）
の第１フリップフロップ３１２１に、それぞれ伝送され
る。
【０１８４】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（３，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，０）が垂直サイドレジスタＶＳ（３，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（３，０）の第１フリップフロップ３１２１
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（３，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，１）
がプロセッサエレメントＰＥ（３，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（３，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（３，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（３，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）が垂直
サイドレジスタＶＳ（２，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（１，３）がプロセッサエレメントＰＥ（３，
２）の第２フリップフロップ３１２２から垂直サイドレ
ジスタＶＳ（２，３）の第１フリップフロップ３３２１
に、それぞれ伝送される。
サエレメントＰＥ（３，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，０）が垂直サイドレジスタＶＳ（３，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（３，０）の第１フリップフロップ３１２１
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（３，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，１）
がプロセッサエレメントＰＥ（３，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（３，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（３，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（３，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）が垂直
サイドレジスタＶＳ（２，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（１，３）がプロセッサエレメントＰＥ（３，
２）の第２フリップフロップ３１２２から垂直サイドレ
ジスタＶＳ（２，３）の第１フリップフロップ３３２１
に、それぞれ伝送される。
【０１８５】また、画素データｃ（２，０）が入力レジ
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（２，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（２，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（２，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（２，２）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（２，３）が入力レジスタ
ＩＲ（４，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（２，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（２，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（２，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（２，２）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（２，３）が入力レジスタ
ＩＲ（４，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０１８６】同時に、参照画像データ記憶手段２０００
から、画素データｄ（２，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（２，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。さ
らに、現画像ブロックデータ出力手段１０００では、パ
ルス信号ＣＫ１の１４クロック目に同期して、画素デー
タａ（０，０）が第１フリップフロップ１１１１から第
２フリップフロップ１１１２に伝送され、同時に、デー
タ入力手段から画素データｂ（０，０）が第１フリップ
フロップ１１１１に入力される。
から、画素データｄ（２，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（２，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。さ
らに、現画像ブロックデータ出力手段１０００では、パ
ルス信号ＣＫ１の１４クロック目に同期して、画素デー
タａ（０，０）が第１フリップフロップ１１１１から第
２フリップフロップ１１１２に伝送され、同時に、デー
タ入力手段から画素データｂ（０，０）が第１フリップ
フロップ１１１１に入力される。
【０１８７】次いで、クロックパルス信号ＣＫ１の１６
クロック目に同期して、図２９に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）が垂直サ
イドレジスタＶＳ（２，−１）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（１，０）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の 第１フリップフ
ロップ３１２１に、画素データｃ（０，２）がプロセッ
サエレメントＰＥ（１，２）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（０，２）がプロセッサエレメントＰＥ（１，１）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，２）の第１フリップフロップ３１２１
に、それぞれ伝送される。
クロック目に同期して、図２９に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）が垂直サ
イドレジスタＶＳ（２，−１）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（１，０）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の 第１フリップフ
ロップ３１２１に、画素データｃ（０，２）がプロセッ
サエレメントＰＥ（１，２）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（０，２）がプロセッサエレメントＰＥ（１，１）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，２）の第１フリップフロップ３１２１
に、それぞれ伝送される。
【０１８８】また、画素データｃ（１，０）が垂直サイ
ドレジスタＶＳ（２，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（１，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２から垂直サイドレジス
タＶＳ（２，−１）の第１フリップフロップ３３２１
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（２，０）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
０）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，１）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（１，３）が垂直サイドレジスタＶＳ（２，
３）の第２フリップフロップ３３２２からプロセッサエ
レメントＰＥ（２，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
ドレジスタＶＳ（２，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（１，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２から垂直サイドレジス
タＶＳ（２，−１）の第１フリップフロップ３３２１
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（２，０）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
０）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，１）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（１，３）が垂直サイドレジスタＶＳ（２，
３）の第２フリップフロップ３３２２からプロセッサエ
レメントＰＥ（２，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
【０１８９】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（３，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）が垂直サイドレジスタＶＳ（３，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（３，０）の第１フリップフロップ３１２１
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（３，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（３，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（３，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（３，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（３，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）が垂直
サイドレジスタＶＳ（３，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（２，３）がプロセッサエレメントＰＥ（３，
２）の第２フリップフロップ３１２２から垂直サイドレ
ジスタＶＳ（３，３）の第１フリップフロップ３３２１
に、それぞれ伝送される。
サエレメントＰＥ（３，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）が垂直サイドレジスタＶＳ（３，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（３，０）の第１フリップフロップ３１２１
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（３，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（３，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（３，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（３，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（３，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）が垂直
サイドレジスタＶＳ（３，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（２，３）がプロセッサエレメントＰＥ（３，
２）の第２フリップフロップ３１２２から垂直サイドレ
ジスタＶＳ（３，３）の第１フリップフロップ３３２１
に、それぞれ伝送される。
【０１９０】また、画素データｃ（３，０）が入力レジ
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（３，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（３，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（３，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（３，２）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（３，３）が入力レジスタ
ＩＲ（４，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（３，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（３，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（３，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（３，２）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（３，３）が入力レジスタ
ＩＲ（４，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０１９１】同時に、参照画像データ記憶手段２０００
から、画素データｄ（３，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（３，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。さ
らに、現画像ブロックデータ出力手段１０００では、パ
ルス信号ＣＫ１の１６クロック目に同期して、画素デー
タａ（０，０）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データｂ（０，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データａ（０，１）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データｂ（０，１）が第１フリップフロップ１
１１１に入力される。
から、画素データｄ（３，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（３，３）が入力レジスタＩＲ（４，２）の第１
フリップフロップ３２２１に、それぞれ入力される。さ
らに、現画像ブロックデータ出力手段１０００では、パ
ルス信号ＣＫ１の１６クロック目に同期して、画素デー
タａ（０，０）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データｂ（０，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データａ（０，１）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データｂ（０，１）が第１フリップフロップ１
１１１に入力される。
【０１９２】次いで、クロックパルス信号ＣＫ１の１８
クロック目に同期して、図３０に示されるように、画素
データｃ（０，０）はプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２１に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（１，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｃ（０，２）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）はプロセ
ッサエレメントＰＥ（１，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，０）の第
１フリップフロップ３１２１に、画素データｄ（０，
１）がプロセッサエレメントＰＥ（１，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｄ（０，２）がプロセッサエレメントＰＥ（１，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（０，２）の第１フリップフロップ３１２
１に、画素データｃ（０，３）が垂直サイドレジスタＶ
Ｓ（０，３）の第１フリップフロップ３３２１から第２
フリップフロップ３３２２に、画素データｄ（０，３）
が垂直サイドレジスタＶＳ（１，３）の第２フリップフ
ロップ３３２２から垂直サイドレジスタＶＳ（０，３）
の第１フリップフロップ３３２１に、それぞれ伝送され
る。
クロック目に同期して、図３０に示されるように、画素
データｃ（０，０）はプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２１に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（１，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｃ（０，２）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）はプロセ
ッサエレメントＰＥ（１，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，０）の第
１フリップフロップ３１２１に、画素データｄ（０，
１）がプロセッサエレメントＰＥ（１，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｄ（０，２）がプロセッサエレメントＰＥ（１，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（０，２）の第１フリップフロップ３１２
１に、画素データｃ（０，３）が垂直サイドレジスタＶ
Ｓ（０，３）の第１フリップフロップ３３２１から第２
フリップフロップ３３２２に、画素データｄ（０，３）
が垂直サイドレジスタＶＳ（１，３）の第２フリップフ
ロップ３３２２から垂直サイドレジスタＶＳ（０，３）
の第１フリップフロップ３３２１に、それぞれ伝送され
る。
【０１９３】画素データｃ（１，０）が垂直サイドレジ
スタＶＳ（１，−１）の第１フリップフロップ３３２１
から第２フリップフロップ３３２２に、画素データｄ
（１，０）が垂直サイドレジスタＶＳ（２，−１）の第
２フリップフロップ３３２２から垂直サイドレジスタＶ
Ｓ（１，−１）の第１フリップフロップ３３２１に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，１）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ２１２２に、画素
データｄ（１，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
スタＶＳ（１，−１）の第１フリップフロップ３３２１
から第２フリップフロップ３３２２に、画素データｄ
（１，０）が垂直サイドレジスタＶＳ（２，−１）の第
２フリップフロップ３３２２から垂直サイドレジスタＶ
Ｓ（１，−１）の第１フリップフロップ３３２１に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，１）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ２１２２に、画素
データｄ（１，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
【０１９４】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）がプロセッサエレメントＰＥ（３，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（２，０）の第１フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（２，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（３，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（３，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）が垂直
サイドレジスタＶＳ（２，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（２，３）が垂直サイドレジスタＶＳ（３，３）
の第２フリップフロップ３３２２から垂直サイドレジス
タＶＳ（２，３）の第１フリップフロップ３３２１に、
それぞれ伝送される。
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）がプロセッサエレメントＰＥ（３，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（２，０）の第１フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（２，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（３，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（３，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）が垂直
サイドレジスタＶＳ（２，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（２，３）が垂直サイドレジスタＶＳ（３，３）
の第２フリップフロップ３３２２から垂直サイドレジス
タＶＳ（２，３）の第１フリップフロップ３３２１に、
それぞれ伝送される。
【０１９５】また、画素データｃ（３，０）が垂直サイ
ドレジスタＶＳ（３，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（３，０）が入力レジスタＩＲ（４，−１）の第２
フリップフロップ３２２２から垂直サイドレジスタＶＳ
（３，−１）の第１フリップフロップ３３２１に、画素
データｃ（３，１）がプロセッサエレメントＰＥ（３，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（３，１）が入力レ
ジスタＩＲ（４，０）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（３，０）の第１フリッ
プフロップ３１２１に、画素データｃ（３，２）がプロ
セッサエレメントＰＥ（３，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（３，２）が入力レジスタＩＲ（４，１）の第
２フリップフロップ３２２２からプロセッサエレメント
ＰＥ（３，１）の１フリップフロップ３１２１に、画素
データｃ（３，３）がプロセッサエレメントＰＥ（３，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（３，３）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
ドレジスタＶＳ（３，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（３，０）が入力レジスタＩＲ（４，−１）の第２
フリップフロップ３２２２から垂直サイドレジスタＶＳ
（３，−１）の第１フリップフロップ３３２１に、画素
データｃ（３，１）がプロセッサエレメントＰＥ（３，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（３，１）が入力レ
ジスタＩＲ（４，０）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（３，０）の第１フリッ
プフロップ３１２１に、画素データｃ（３，２）がプロ
セッサエレメントＰＥ（３，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（３，２）が入力レジスタＩＲ（４，１）の第
２フリップフロップ３２２２からプロセッサエレメント
ＰＥ（３，１）の１フリップフロップ３１２１に、画素
データｃ（３，３）がプロセッサエレメントＰＥ（３，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（３，３）が入力レ
ジスタＩＲ（４，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
【０１９６】また、画素データｃ（４，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（４，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２リップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（４，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（４，２）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（４，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２リップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（４，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（４，２）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
【０１９７】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の１８クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（０，０）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（０，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（０，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データａ（１，０）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送され、同時に、データ入力手段から画素デー
タｂ（１，０）が第１フリップフロップ１１１１に入力
される。
０００では、パルス信号ＣＫ１の１８クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（０，０）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（０，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（０，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データａ（１，０）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送され、同時に、データ入力手段から画素デー
タｂ（１，０）が第１フリップフロップ１１１１に入力
される。
【０１９８】次いで、クロックパルス信号ＣＫ１の２０
クロック目に同期して、図３１に示されるように、１８
クロック目でプロセッサエレメントＰＥ（０，０）、プ
ロセッサエレメントＰＥ（０，１）、プロセッサエレメ
ントＰＥ（０，２）および垂直サイドレジスタＶＳ
（０、３）の第２フリップフロップおよび第１フリップ
フロップで保持されていた各画素データｃ（０，０）、
ｄ（０，０）、ｃ（０，１）、ｄ（０，１）、ｃ（０，
２）、ｄ（０，２）、ｃ（０，３）およびｄ（０，３）
はそれぞれ水平レジスタＨＳ（−１，０）、ＨＳ（−
１，１）、ＨＳ（−１，２）およびＨＳ（−１，３）の
第２フリップフロップおよび第１フリップフロップに転
送される。
クロック目に同期して、図３１に示されるように、１８
クロック目でプロセッサエレメントＰＥ（０，０）、プ
ロセッサエレメントＰＥ（０，１）、プロセッサエレメ
ントＰＥ（０，２）および垂直サイドレジスタＶＳ
（０、３）の第２フリップフロップおよび第１フリップ
フロップで保持されていた各画素データｃ（０，０）、
ｄ（０，０）、ｃ（０，１）、ｄ（０，１）、ｃ（０，
２）、ｄ（０，２）、ｃ（０，３）およびｄ（０，３）
はそれぞれ水平レジスタＨＳ（−１，０）、ＨＳ（−
１，１）、ＨＳ（−１，２）およびＨＳ（−１，３）の
第２フリップフロップおよび第１フリップフロップに転
送される。
【０１９９】画素データｃ（０，０）が垂直サイドレジ
スタＶＳ（０，−１）の第１フリップフロップ３３２１
から第２フリップフロップ３３２２に、画素データｄ
（０，０）はプロセッサエレメントＰＥ（０，０）の第
２フリップフロップ３１２２から垂直サイドレジスタＶ
Ｓ（０，−１）の第１フリップフロップ３１２１に、画
素データｃ（０，１）がプロセッサエレメントＰＥ
（０，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，１）が
プロセッサエレメントＰＥ（１，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１に、画素データｃ
（０，２）がプロセッサエレメントＰＥ（０，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（０，２）がプロセッサエレ
メントＰＥ（０，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，１）の第１フリッ
プフロップ３１２１に、画素データｃ（０，３）がプロ
セッサエレメントＰＥ（０，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（０，３）が垂直サイドレジスタＶＳ（０，
３）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（０，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
スタＶＳ（０，−１）の第１フリップフロップ３３２１
から第２フリップフロップ３３２２に、画素データｄ
（０，０）はプロセッサエレメントＰＥ（０，０）の第
２フリップフロップ３１２２から垂直サイドレジスタＶ
Ｓ（０，−１）の第１フリップフロップ３１２１に、画
素データｃ（０，１）がプロセッサエレメントＰＥ
（０，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（０，１）が
プロセッサエレメントＰＥ（１，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１に、画素データｃ
（０，２）がプロセッサエレメントＰＥ（０，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（０，２）がプロセッサエレ
メントＰＥ（０，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，１）の第１フリッ
プフロップ３１２１に、画素データｃ（０，３）がプロ
セッサエレメントＰＥ（０，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（０，３）が垂直サイドレジスタＶＳ（０，
３）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（０，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
【０２００】画素データｃ（１，０）がプロセッサーエ
レエントＰＥ（１，０）の第１フリップフロップ３１２
１からの第２フリップフロップ３１２２に、画素データ
ｄ（１，０）が垂直サイドレジスタＶＳ（１，−１）の
第２フリップフロップ３３２２からプロセッサエレメン
トＰＥ（１，０）の第１フリップフロップ３１２１に、
画素データｃ（１，１）がプロセッサエレメントＰＥ
（１，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，１）が
プロセッサエレメントＰＥ（１，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（１，１）の第２フリップフロップ３１２１
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）が垂直
サイドレジスタＶＳ（１，０）の第１フリップフロップ
３１２１からの第２フリップフロップ３１２２に、画素
データｄ（１，３）がプロセッサエレメントＰＥ（１，
２）の第２フリップフロップ３３２２から垂直サイドレ
ジスタＶＳ（１，３）の第１フリップフロップ３１２１
に、それぞれ伝送される。
レエントＰＥ（１，０）の第１フリップフロップ３１２
１からの第２フリップフロップ３１２２に、画素データ
ｄ（１，０）が垂直サイドレジスタＶＳ（１，−１）の
第２フリップフロップ３３２２からプロセッサエレメン
トＰＥ（１，０）の第１フリップフロップ３１２１に、
画素データｃ（１，１）がプロセッサエレメントＰＥ
（１，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，１）が
プロセッサエレメントＰＥ（１，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（１，１）の第２フリップフロップ３１２１
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）が垂直
サイドレジスタＶＳ（１，０）の第１フリップフロップ
３１２１からの第２フリップフロップ３１２２に、画素
データｄ（１，３）がプロセッサエレメントＰＥ（１，
２）の第２フリップフロップ３３２２から垂直サイドレ
ジスタＶＳ（１，３）の第１フリップフロップ３１２１
に、それぞれ伝送される。
【０２０１】また、画素データｃ（２，０）が垂直サイ
ドレジスタＶＳ（２，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２１に、画素デー
タｄ（２，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２から垂直サイドレジス
タＶＳ（２，−１）の第１フリップフロップ３３２１
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（２，０）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
０）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，１）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（２，３）が垂直サイドレジスタＶＳ（２，
３）の第２フリップフロップ３３２２からプロセッサエ
レメントＰＥ（２，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
ドレジスタＶＳ（２，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２１に、画素デー
タｄ（２，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２から垂直サイドレジス
タＶＳ（２，−１）の第１フリップフロップ３３２１
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（２，０）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
０）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，１）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（２，３）が垂直サイドレジスタＶＳ（２，
３）の第２フリップフロップ３３２２からプロセッサエ
レメントＰＥ（２，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
【０２０２】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（３，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）が垂直サイドレジスタＶＳ（３，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（３，０）の第１フリップフロップ３１２１
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（３，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（３，１）
がプロセッサエレメントＰＥ（３，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（３，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（３，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（３，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）が垂直
サイドレジスタＶＳ（３，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（３，３）がプロセッサエレメントＰＥ（３，
２）の第２フリップフロップ３１２２から垂直サイドレ
ジスタＶＳ（３，３）の第１フリップフロップ３３２１
に、それぞれ伝送される。
サエレメントＰＥ（３，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）が垂直サイドレジスタＶＳ（３，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（３，０）の第１フリップフロップ３１２１
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（３，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（３，１）
がプロセッサエレメントＰＥ（３，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（３，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（３，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（３，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（３，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）が垂直
サイドレジスタＶＳ（３，３）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（３，３）がプロセッサエレメントＰＥ（３，
２）の第２フリップフロップ３１２２から垂直サイドレ
ジスタＶＳ（３，３）の第１フリップフロップ３３２１
に、それぞれ伝送される。
【０２０３】また、画素データｃ（４，０）が入力レジ
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（４，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（４，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（４，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（４，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（４，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（４，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（４，０）が入力レジスタＩＲ（４，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（４，−１）
の第１フリップフロップ３２２１に、画素データｃ
（４，１）が入力レジスタＩＲ（４，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（４，２）が入力レジスタＩＲ（４，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（４，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（４，１）の第１フリップフロッ
プ３２２１に、画素データｃ（４，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０２０４】同時に、参照画像データ記憶手段２０００
から、画素データｄ（４，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（４，３）が入力レジスタＩＲ（３，２）の第１
フリップフロップ３２２１に、それぞれ入力される。さ
らに、現画像ブロックデータ出力手段１０００では、パ
ルス信号ＣＫ１の２０クロック目に同期して、画素デー
タｂ（０，０）が第１フリップフロップ１２１２から第
１フリップフロップ１２２１に、画素データａ（０，
０）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、画素データａ（０，１）が第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（０，１）が第２フリップフロッ
プ１１２２から第１フリップフロップ１１３１に、画素
データａ（１，０）が第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（１，０）が第２フリップフロップ１１１２から第１フ
リップフロップ１１２１に、画素データａ（１，１）が
第１フリップフロップ１１１１から第２フリップフロッ
プ１１１２に、それぞれ伝送される。同時に、データ入
力手段から画素データｂ（１，１）が第１フリップフロ
ップ１１１１に入力される。
から、画素データｄ（４，１）が入力レジスタＩＲ
（４，０）の第１フリップフロップ３２２１に、画素デ
ータｄ（４，３）が入力レジスタＩＲ（３，２）の第１
フリップフロップ３２２１に、それぞれ入力される。さ
らに、現画像ブロックデータ出力手段１０００では、パ
ルス信号ＣＫ１の２０クロック目に同期して、画素デー
タｂ（０，０）が第１フリップフロップ１２１２から第
１フリップフロップ１２２１に、画素データａ（０，
０）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、画素データａ（０，１）が第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（０，１）が第２フリップフロッ
プ１１２２から第１フリップフロップ１１３１に、画素
データａ（１，０）が第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（１，０）が第２フリップフロップ１１１２から第１フ
リップフロップ１１２１に、画素データａ（１，１）が
第１フリップフロップ１１１１から第２フリップフロッ
プ１１１２に、それぞれ伝送される。同時に、データ入
力手段から画素データｂ（１，１）が第１フリップフロ
ップ１１１１に入力される。
【０２０５】次いで、クロックパルス信号ＣＫ１の２２
クロック目に同期して、図３２に示されるように、画素
データｃ（１，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）がプロセ
ッサエレメントＰＥ（１，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，０）の第
１フリップフロップ３１２１に、画素データｃ（１，
１）がプロセッサエレメントＰＥ（０，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（１，１）がプロセッサエレメント
ＰＥ（１，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（０，１）の第１フリップフロ
ップ３１２１に、画素データｃ（１，２）がプロセッサ
エレメントＰＥ（１，２）の第２フリップフロップ３１
２２からプロセッサエレメントＰＥ（０，２）の第１フ
リップフロップ３１２１に、画素データｄ（１，３）が
垂直サイドレジスタＶＳ（１，３）の第２フリップフロ
ップ３１２２から垂直サイドレジスタＶＳ（０，３）の
第１フリップフロップ３１２１に、それぞれ伝送され
る。
クロック目に同期して、図３２に示されるように、画素
データｃ（１，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）がプロセ
ッサエレメントＰＥ（１，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，０）の第
１フリップフロップ３１２１に、画素データｃ（１，
１）がプロセッサエレメントＰＥ（０，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（１，１）がプロセッサエレメント
ＰＥ（１，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（０，１）の第１フリップフロ
ップ３１２１に、画素データｃ（１，２）がプロセッサ
エレメントＰＥ（１，２）の第２フリップフロップ３１
２２からプロセッサエレメントＰＥ（０，２）の第１フ
リップフロップ３１２１に、画素データｄ（１，３）が
垂直サイドレジスタＶＳ（１，３）の第２フリップフロ
ップ３１２２から垂直サイドレジスタＶＳ（０，３）の
第１フリップフロップ３１２１に、それぞれ伝送され
る。
【０２０６】画素データｃ（２，０）が垂直サイドレジ
スタＶＳ（１，ー１）の第１フリップフロップ３１２１
からの第２フリップフロップ３１２２に、画素データｄ
（２，０）が垂直サイドレジスタＶＳ（２，ー１）の第
２フリップフロップ３３２２から垂直サイドレジスタＶ
Ｓ（１，ー１）の第１フリップフロップ３１２１に、画
素データｃ（２，１）がプロセッサーエレエントＰＥ
（１，０）の第１フリップフロップ３１２１からの第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（２，０）の第２フリップ
フロップ３３２２からプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，１）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（２，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
スタＶＳ（１，ー１）の第１フリップフロップ３１２１
からの第２フリップフロップ３１２２に、画素データｄ
（２，０）が垂直サイドレジスタＶＳ（２，ー１）の第
２フリップフロップ３３２２から垂直サイドレジスタＶ
Ｓ（１，ー１）の第１フリップフロップ３１２１に、画
素データｃ（２，１）がプロセッサーエレエントＰＥ
（１，０）の第１フリップフロップ３１２１からの第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（２，０）の第２フリップ
フロップ３３２２からプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，１）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（２，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，２）の第１フリップフロップ３１２
１に、それぞれ伝送される。
【０２０７】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）がプロセッサエレメントＰＥ（３，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（２，０）の第１フリップフロップ３１２１
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（２，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（３，１）
がプロセッサエレメントＰＥ（３，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（３，２）の第２フリップフロップ３３２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）が垂直
サイドレジスタＶＳ（２，３）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（３，３）が垂直サイドレジスタＶＳ（３，３）
の第２フリップフロップ３３２２から垂直サイドレジス
タＶＳ（２，３）の第１フリップフロップ３１２１に、
それぞれ伝送される。
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）がプロセッサエレメントＰＥ（３，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（２，０）の第１フリップフロップ３１２１
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（２，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（３，１）
がプロセッサエレメントＰＥ（３，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（３，２）の第２フリップフロップ３３２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）が垂直
サイドレジスタＶＳ（２，３）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（３，３）が垂直サイドレジスタＶＳ（３，３）
の第２フリップフロップ３３２２から垂直サイドレジス
タＶＳ（２，３）の第１フリップフロップ３１２１に、
それぞれ伝送される。
【０２０８】また、画素データｃ（４，０）がプロセッ
サエレメントＰＥ（３，ー１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（４，０）が入力レジスタＩＲ（４，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（３，ー１）の第１フリップフロップ３１２１に、
画素データｃ（４，１）がプロセッサエレメントＰＥ
（３，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（４，１）が
入力レジスタＩＲ（４，０）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（３，０）の第２
フリップフロップ３１２２に、画素データｃ（４，２）
がプロセッサエレメントＰＥ（３，１）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｄ（４，２）が入力レジスタＩＲ（４，
１）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（３，１）の第１フリップフロップ３１２
１に、画素データｃ（４，３）がプロセッサエレメント
ＰＥ（３，２）の第１フリップフロップ３３２１から第
２フリップフロップ３３２２に、画素データｄ（４，
３）が入力レジスタＩＲ（４，２）の第２フリップフロ
ップ３１２２からプロセッサエレメントＰＥ（３，２）
の第１フリップフロップ３３２１に、それぞれ伝送され
る。
サエレメントＰＥ（３，ー１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（４，０）が入力レジスタＩＲ（４，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（３，ー１）の第１フリップフロップ３１２１に、
画素データｃ（４，１）がプロセッサエレメントＰＥ
（３，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（４，１）が
入力レジスタＩＲ（４，０）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（３，０）の第２
フリップフロップ３１２２に、画素データｃ（４，２）
がプロセッサエレメントＰＥ（３，１）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｄ（４，２）が入力レジスタＩＲ（４，
１）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（３，１）の第１フリップフロップ３１２
１に、画素データｃ（４，３）がプロセッサエレメント
ＰＥ（３，２）の第１フリップフロップ３３２１から第
２フリップフロップ３３２２に、画素データｄ（４，
３）が入力レジスタＩＲ（４，２）の第２フリップフロ
ップ３１２２からプロセッサエレメントＰＥ（３，２）
の第１フリップフロップ３３２１に、それぞれ伝送され
る。
【０２０９】また、画素データｃ（５，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（５，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（５，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（５，３）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
スタＩＲ（４，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（５，２）が入力レジスタＩＲ（４，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、参照画像データ記憶
手段２０００から、画素データｄ（５，０）が入力レジ
スタＩＲ（４，０）の第１フリップフロップ３２２１
に、画素データｄ（５，３）が入力レジスタＩＲ（４，
２）の第１フリップフロップ３２２１に、それぞれ入力
される。
【０２１０】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の２２クロック目に同期
して、画素データａ（１，０）が第１フリップフロップ
１１３１から第２フリップフロップ１１３２に、画素デ
ータｂ（１，０）が第２フリップフロップ１１２２から
第１フリップフロップ１１３１および第１フリップフロ
ップ１２１１に、画素データａ（１，１）が第１フリッ
プフロップ１１２１から第２フリップフロップ１１２２
に、画素データｂ（１，１）が第２フリップフロップ１
１１２から第１フリップフロップ１１２１および第１フ
リップフロップ１２１１に、画素データａ（２，０）が
第１フリップフロップ１１１１から第２フリップフロッ
プ１１１２に、画素データａ（１，０）が第１フリップ
フロップ１２１１から第２フリップフロップ１２１２
に、画素データａ（１，１）が第１フリップフロップ１
２２１から第２フリップフロップ１２２２に、それぞれ
伝送される。同時に、データ入力手段から画素データｂ
（２，０）が第１フリップフロップ１１１１に入力され
る。
０００では、パルス信号ＣＫ１の２２クロック目に同期
して、画素データａ（１，０）が第１フリップフロップ
１１３１から第２フリップフロップ１１３２に、画素デ
ータｂ（１，０）が第２フリップフロップ１１２２から
第１フリップフロップ１１３１および第１フリップフロ
ップ１２１１に、画素データａ（１，１）が第１フリッ
プフロップ１１２１から第２フリップフロップ１１２２
に、画素データｂ（１，１）が第２フリップフロップ１
１１２から第１フリップフロップ１１２１および第１フ
リップフロップ１２１１に、画素データａ（２，０）が
第１フリップフロップ１１１１から第２フリップフロッ
プ１１１２に、画素データａ（１，０）が第１フリップ
フロップ１２１１から第２フリップフロップ１２１２
に、画素データａ（１，１）が第１フリップフロップ１
２２１から第２フリップフロップ１２２２に、それぞれ
伝送される。同時に、データ入力手段から画素データｂ
（２，０）が第１フリップフロップ１１１１に入力され
る。
【０２１１】以降パルス信号ＣＫ１の２４クロック目か
ら３７クロック目まで、図３３〜３９に示すように同様
の転送動作をする。但し、注意すべきは、図３３の２４
クロック目のＶＳ（０，−１）、ＰＥ（０，０）、ＰＥ
（０，１）およびＰＥ（０，２）の第１フリップフロッ
プ１２２１と第２フリップフロップ１２２２に保持され
ている画素データ、図３４の２６クロック目のＰＥ
（０，０）、ＰＥ（０，１）、ＰＥ（０，２）およびＶ
Ｓ（０，３）の第１フリップフロップ１２２１と第２フ
リップフロップ１２２２に保持されている画素データは
それぞれ２６クロック目および２８クロック目におい
て、左側の水平サイドレジスタＨＳ（−１，ｙ）に転送
保持されており、３２クロック目から３７クロック目ま
で、第３の画素データ転送保持手段４０００の水平サイ
ドレジスタＨＳ（ｘ，ｙ）に保存されていた画素データ
を第１の画素データ転送保持手段３００１および第２の
画素データ転送保持手段３００２に転送していることで
ある。また、３４クロック目から現画像ブロックデータ
出力手段１０００では画素データｂ（０，０）が第１フ
リップフロップ１１１１に入力され、３５クロック目か
ら現画像ブロックデータ出力手段１０００では画素デー
タａ（０，０）が入力される。以降、１８クロック目か
ら３３クロック目までで行っているように現画像第１フ
ィールドブロックデータを現画像第２フィールドブロッ
クデータより先に入力する場合と異なり、現画像第２フ
ィールドブロックデータを現画像第１フィールドブロッ
クデータより先に入力している。これによって、異パリ
ティーフィールドディストーションの計算をする準備を
している。
ら３７クロック目まで、図３３〜３９に示すように同様
の転送動作をする。但し、注意すべきは、図３３の２４
クロック目のＶＳ（０，−１）、ＰＥ（０，０）、ＰＥ
（０，１）およびＰＥ（０，２）の第１フリップフロッ
プ１２２１と第２フリップフロップ１２２２に保持され
ている画素データ、図３４の２６クロック目のＰＥ
（０，０）、ＰＥ（０，１）、ＰＥ（０，２）およびＶ
Ｓ（０，３）の第１フリップフロップ１２２１と第２フ
リップフロップ１２２２に保持されている画素データは
それぞれ２６クロック目および２８クロック目におい
て、左側の水平サイドレジスタＨＳ（−１，ｙ）に転送
保持されており、３２クロック目から３７クロック目ま
で、第３の画素データ転送保持手段４０００の水平サイ
ドレジスタＨＳ（ｘ，ｙ）に保存されていた画素データ
を第１の画素データ転送保持手段３００１および第２の
画素データ転送保持手段３００２に転送していることで
ある。また、３４クロック目から現画像ブロックデータ
出力手段１０００では画素データｂ（０，０）が第１フ
リップフロップ１１１１に入力され、３５クロック目か
ら現画像ブロックデータ出力手段１０００では画素デー
タａ（０，０）が入力される。以降、１８クロック目か
ら３３クロック目までで行っているように現画像第１フ
ィールドブロックデータを現画像第２フィールドブロッ
クデータより先に入力する場合と異なり、現画像第２フ
ィールドブロックデータを現画像第１フィールドブロッ
クデータより先に入力している。これによって、異パリ
ティーフィールドディストーションの計算をする準備を
している。
【０２１２】パルス信号ＣＫ１の３８クロック目から５
３クロック目まで異パリティーフィールドディストーシ
ョンの計算を行う。図４０〜４７に示すように転送方法
は第３の画素データ転送保持手段４０００の水平サイド
レジスタＨＳ（ｘ，ｙ）への保持および戻し作業がない
だけで同一パリティーフィールドディストーションの計
算の時と同様であるので説明は省略する。
３クロック目まで異パリティーフィールドディストーシ
ョンの計算を行う。図４０〜４７に示すように転送方法
は第３の画素データ転送保持手段４０００の水平サイド
レジスタＨＳ（ｘ，ｙ）への保持および戻し作業がない
だけで同一パリティーフィールドディストーションの計
算の時と同様であるので説明は省略する。
【０２１３】５４クロック目からは、第２現画像ブロッ
クに対して動きベクトルを求めるため、前述と同様な同
一パリティーフィールドディストーションおよび異パリ
ティーフィールドディストーションの計算を行う。一
方、クロックパルス信号ＣＫ１の１８クロック目のアッ
プエッヂから３３クロック目のアップエッヂまでの間の
期間ｃ１８、ｃ１９、ｃ２０、ｃ２１、ｃ２２、ｃ２
３、ｃ２４、ｃ２５、ｃ２６、ｃ２７、ｃ２８、ｃ２
９、ｃ３０、ｃ３１、およびｃ３２において、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の各素子では、同一パリ
ティフィールドディストーションの以下の演算がなされ
ている。
クに対して動きベクトルを求めるため、前述と同様な同
一パリティーフィールドディストーションおよび異パリ
ティーフィールドディストーションの計算を行う。一
方、クロックパルス信号ＣＫ１の１８クロック目のアッ
プエッヂから３３クロック目のアップエッヂまでの間の
期間ｃ１８、ｃ１９、ｃ２０、ｃ２１、ｃ２２、ｃ２
３、ｃ２４、ｃ２５、ｃ２６、ｃ２７、ｃ２８、ｃ２
９、ｃ３０、ｃ３１、およびｃ３２において、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の各素子では、同一パリ
ティフィールドディストーションの以下の演算がなされ
ている。
【０２１４】すなわち、期間ｃ１８においては、図３０
に示すように、各画素データｃ（０，０）、ｃ（０，
１）、ｃ（０，２）、ｃ（１，１）、ｃ（１，２）、ｃ
（１，３）、ｃ（２，０）、ｃ（２，１）、ｃ（２，
２）、ｃ（３，１）、ｃ（３，２）およびｃ（３，３）
が、各プロセッサエレメントのセレクタ３１１０、第１
フリップフロップ３１２１および第２フリップフロップ
３１２２を経由して、それぞれ記載順に対応するプロセ
ッサエレメントＰＥ（０，０）、ＰＥ（０，１）、ＰＥ
（０，２）、ＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ
（２，２）、ＰＥ（３，０）、ＰＥ（３，１）およびＰ
Ｅ（３，２）の減算器５１１０に第１データ入力端子Ａ
を介して入力される。すなわち、奇数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）には、ｃ（ｘ，ｙ）が入力さ
れ、偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）に
は、ｃ（ｘ，ｙ＋１）が入力される。
に示すように、各画素データｃ（０，０）、ｃ（０，
１）、ｃ（０，２）、ｃ（１，１）、ｃ（１，２）、ｃ
（１，３）、ｃ（２，０）、ｃ（２，１）、ｃ（２，
２）、ｃ（３，１）、ｃ（３，２）およびｃ（３，３）
が、各プロセッサエレメントのセレクタ３１１０、第１
フリップフロップ３１２１および第２フリップフロップ
３１２２を経由して、それぞれ記載順に対応するプロセ
ッサエレメントＰＥ（０，０）、ＰＥ（０，１）、ＰＥ
（０，２）、ＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ
（２，２）、ＰＥ（３，０）、ＰＥ（３，１）およびＰ
Ｅ（３，２）の減算器５１１０に第１データ入力端子Ａ
を介して入力される。すなわち、奇数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）には、ｃ（ｘ，ｙ）が入力さ
れ、偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）に
は、ｃ（ｘ，ｙ＋１）が入力される。
【０２１５】また、同時に奇数列の各プロセッサエレメ
ントでは現画像ブロックの画素データａ（０，０）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器５１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（０，１）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器５１１０に第２データ入力端子Ｂを介して
入力される。
ントでは現画像ブロックの画素データａ（０，０）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器５１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（０，１）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器５１１０に第２データ入力端子Ｂを介して
入力される。
【０２１６】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器５１１０によりｃ
（ｘ，ｙ）−ａ（０，０）が演算され、偶数列の各プロ
セッサエレメント（ｘ，ｙ）では、ｃ（ｘ，ｙ＋１）−
ａ（０，１）が演算されて、正数変換器５１２０によ
り、 （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器５２３０には、信号入力端子Ａを介して信号ＬＤ
１が入力される。この信号ＣＬが期間ｃ１８の前の期間
ｃ１７において、１を表わす信号を出力するため、反転
器５２３０から信号出力端子Ｙを介して、０を表わす信
号が出力される。この信号が論理積演算器５２４０に信
号入力端子Ａを介して入力されるため、データ入力端子
Ｂ側から入力されるデータにかかわらず、データ出力端
子Ｙを介してデータ０が出力され、加算器５２１０にデ
ータ入力端子Ｂを介して０が入力される。よって、加算
器５２１０では、第１データ入力端子Ａを介して入力さ
れる上記データと第２入力端子Ｂを介して入力される０
とが加算され、 （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| が第１フリップフロップ５２２１に入力される。
ントＰＥ（ｘ，ｙ）では、減算器５１１０によりｃ
（ｘ，ｙ）−ａ（０，０）が演算され、偶数列の各プロ
セッサエレメント（ｘ，ｙ）では、ｃ（ｘ，ｙ＋１）−
ａ（０，１）が演算されて、正数変換器５１２０によ
り、 （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器５２３０には、信号入力端子Ａを介して信号ＬＤ
１が入力される。この信号ＣＬが期間ｃ１８の前の期間
ｃ１７において、１を表わす信号を出力するため、反転
器５２３０から信号出力端子Ｙを介して、０を表わす信
号が出力される。この信号が論理積演算器５２４０に信
号入力端子Ａを介して入力されるため、データ入力端子
Ｂ側から入力されるデータにかかわらず、データ出力端
子Ｙを介してデータ０が出力され、加算器５２１０にデ
ータ入力端子Ｂを介して０が入力される。よって、加算
器５２１０では、第１データ入力端子Ａを介して入力さ
れる上記データと第２入力端子Ｂを介して入力される０
とが加算され、 （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| が第１フリップフロップ５２２１に入力される。
【０２１７】期間ｃ１９においては、奇数列の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の減算器５１１０には、
第１データ入力端子Ａを介して、ｄ（ｘ，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器５１１０には、第２データ入力端子Ｂを介して、現
画像ブロックの画素データｂ（０，０）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器５１１０には、第１データ入力端子Ａを介して、ｄ
（ｘ，ｙ＋１）が入力され、また、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器５１１０には、第２データ
入力端子Ｂを介して、現画像ブロックの画素データｂ
（０，１）が入力される。
ッサエレメントＰＥ（ｘ，ｙ）の減算器５１１０には、
第１データ入力端子Ａを介して、ｄ（ｘ，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器５１１０には、第２データ入力端子Ｂを介して、現
画像ブロックの画素データｂ（０，０）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器５１１０には、第１データ入力端子Ａを介して、ｄ
（ｘ，ｙ＋１）が入力され、また、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器５１１０には、第２データ
入力端子Ｂを介して、現画像ブロックの画素データｂ
（０，１）が入力される。
【０２１８】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器５１１０によりｄ（ｘ，ｙ）−
ｂ（０，０）が演算され、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ＋１）−ｂ（０，
１）が演算されて、正数変換器５１２０により （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器５２３０に、信号入力端子Ａを介して１を表わす
信号が入力されるため、反転器５２３０から信号出力端
子Ｙを介して、０を表わす信号が出力される。この信号
が論理積演算器５２４０に信号入力端子Ａを介して入力
されるため、データ入力端子Ｂ側から入力されるデータ
にかかわらず、データ出力端子Ｙを介してデータ０が出
力され、加算器５２１０にデータ入力端子Ｂを介して０
が入力される。よって、加算器５２１０では、第１デー
タ入力端子Ａを介して入力される上記データと第２入力
端子Ｂを介して入力される０とが加算され、 （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| が第１フリップフロップ５２２１に入力される。また、
第１フリップフロップ５２２１から前回計算されたデー
タ （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| が第２フリップフロップ５２２２に入力される。
（ｘ，ｙ）では、減算器５１１０によりｄ（ｘ，ｙ）−
ｂ（０，０）が演算され、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ＋１）−ｂ（０，
１）が演算されて、正数変換器５１２０により （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器５２３０に、信号入力端子Ａを介して１を表わす
信号が入力されるため、反転器５２３０から信号出力端
子Ｙを介して、０を表わす信号が出力される。この信号
が論理積演算器５２４０に信号入力端子Ａを介して入力
されるため、データ入力端子Ｂ側から入力されるデータ
にかかわらず、データ出力端子Ｙを介してデータ０が出
力され、加算器５２１０にデータ入力端子Ｂを介して０
が入力される。よって、加算器５２１０では、第１デー
タ入力端子Ａを介して入力される上記データと第２入力
端子Ｂを介して入力される０とが加算され、 （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| が第１フリップフロップ５２２１に入力される。また、
第１フリップフロップ５２２１から前回計算されたデー
タ （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| が第２フリップフロップ５２２２に入力される。
【０２１９】期間ｃ２０において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ，ｙ＋１）が入力
され、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第２データ入力端子Ｂを介して、
現画像ブロックの画素データａ（０，１）が入力され
る。偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第１データ入力端子Ａを介して、
ｃ（ｘ，ｙ）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器５１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データａ
（０，０）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器５１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ，ｙ＋１）が入力
され、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第２データ入力端子Ｂを介して、
現画像ブロックの画素データａ（０，１）が入力され
る。偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第１データ入力端子Ａを介して、
ｃ（ｘ，ｙ）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器５１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データａ
（０，０）が入力される。
【０２２０】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器５１１０によりｃ（ｘ，ｙ＋
１）−ａ（０，１）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｃ（ｘ，ｙ）−ａ
（０，０）が演算されて、正数変換器５１２０により （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。また、加算器５２１０には、第２
データ入力端子Ｂを介して、期間ｃ１８において計算さ
れた上記値が第２フリップフロップ５２２２より論理積
演算器５２４０を通して入力される。加算器５２１０で
は、上記二つのデータが加算され、 （奇数） |c(x,y)-a(0,0)| ＋ |c(x,y+1)-a(0,1)| （偶数） |c(x,y+1)-a(0,1)| ＋ |c(x,y)-a(0,0)| が算出されて、第１フリップフロップ５２２１に入力さ
れる。また、第１フリップフロップ５２２１から前回計
算されたデータ （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| が第２フリップフロップ５２２２に入力される。
（ｘ，ｙ）では、減算器５１１０によりｃ（ｘ，ｙ＋
１）−ａ（０，１）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｃ（ｘ，ｙ）−ａ
（０，０）が演算されて、正数変換器５１２０により （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。また、加算器５２１０には、第２
データ入力端子Ｂを介して、期間ｃ１８において計算さ
れた上記値が第２フリップフロップ５２２２より論理積
演算器５２４０を通して入力される。加算器５２１０で
は、上記二つのデータが加算され、 （奇数） |c(x,y)-a(0,0)| ＋ |c(x,y+1)-a(0,1)| （偶数） |c(x,y+1)-a(0,1)| ＋ |c(x,y)-a(0,0)| が算出されて、第１フリップフロップ５２２１に入力さ
れる。また、第１フリップフロップ５２２１から前回計
算されたデータ （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| が第２フリップフロップ５２２２に入力される。
【０２２１】期間ｃ２１において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５１１０には、第
１データ入力端子Ａを介して、ｄ（ｘ，ｙ＋１）が入力
され、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第２データ入力端子Ｂを介して、
現画像ブロックの画素データｂ（０，１）が入力され
る。偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第１データ入力端子Ａを介して、
ｄ（ｘ，ｙ）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器５１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データｂ
（０，０）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器５１１０には、第
１データ入力端子Ａを介して、ｄ（ｘ，ｙ＋１）が入力
され、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第２データ入力端子Ｂを介して、
現画像ブロックの画素データｂ（０，１）が入力され
る。偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５１１０には、第１データ入力端子Ａを介して、
ｄ（ｘ，ｙ）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器５１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データｂ
（０，０）が入力される。
【０２２２】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器５１１０によりｄ（ｘ，ｙ＋
１）−ｂ（０，１）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ）−ｂ
（０，０）が演算されて、正数変換器５１２０により （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。また、加算器５２１０には、第２
データ入力端子Ｂを介して、期間ｃ２１において計算さ
れた上記値が第２フリップフロップ５２２２より論理積
演算器５２４０を通して入力される。加算器５２１０で
は、上記二つのデータが加算され、 （奇数） |d(x,y)-b(0,0)| ＋ |d(x,y+1)-b(0,1)| （偶数） |d(x,y+1)-b(0,1)| ＋ |d(x,y)-b(0,0)| が算出されて、第１フリップフロップ５２２１に入力さ
れる。また、第１フリップフロップ５２２１から前回計
算されたデータ （奇数） |c(x,y)-a(0,0)| ＋ |c(x,y+1)-a(0,1)| （偶数） |c(x,y+1)-a(0,1)| ＋ |c(x,y)-a(0,0)| が第２フリップフロップ５２２２に入力される。
（ｘ，ｙ）では、減算器５１１０によりｄ（ｘ，ｙ＋
１）−ｂ（０，１）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ）−ｂ
（０，０）が演算されて、正数変換器５１２０により （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| に変換されて、加算器５２１０に第１データ入力端子Ａ
を介して入力される。また、加算器５２１０には、第２
データ入力端子Ｂを介して、期間ｃ２１において計算さ
れた上記値が第２フリップフロップ５２２２より論理積
演算器５２４０を通して入力される。加算器５２１０で
は、上記二つのデータが加算され、 （奇数） |d(x,y)-b(0,0)| ＋ |d(x,y+1)-b(0,1)| （偶数） |d(x,y+1)-b(0,1)| ＋ |d(x,y)-b(0,0)| が算出されて、第１フリップフロップ５２２１に入力さ
れる。また、第１フリップフロップ５２２１から前回計
算されたデータ （奇数） |c(x,y)-a(0,0)| ＋ |c(x,y+1)-a(0,1)| （偶数） |c(x,y+1)-a(0,1)| ＋ |c(x,y)-a(0,0)| が第２フリップフロップ５２２２に入力される。
【０２２３】以下、図３１〜３７のようにｃ２１からｃ
３３まで第１フリップフロップ５２２１および第２フリ
ップフロップ５２２２で同様にしてフィールドディスト
ーションは計算される。クロックパルス信号ＣＫ１の３
２クロック目のアップエッヂにおいて、奇数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）および偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロッ
プ５２２１の入力端子Ａにはそれぞれ次式（Ｑ１）およ
び（Ｑ２）がラッチされる。
３３まで第１フリップフロップ５２２１および第２フリ
ップフロップ５２２２で同様にしてフィールドディスト
ーションは計算される。クロックパルス信号ＣＫ１の３
２クロック目のアップエッヂにおいて、奇数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）および偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロッ
プ５２２１の入力端子Ａにはそれぞれ次式（Ｑ１）およ
び（Ｑ２）がラッチされる。
【０２２４】 （奇数） |c(x,y)-a(0,0)| ＋ |c(x,y+1)-a(0,1)| ＋ |c(x+1,y)-a(1,0)| ＋ |c(x+1,y+1)-a(1,1)| ＋ |c(x+2,y)-a(2,0)| ＋ |c(x+2,y+1)-a(2,1)| ＋ |c(x+3,y)-a(3,0)| ＋ |c(x+3,y+1)-a(3,1)| ・・・（Ｑ１） （偶数） |c(x,y+1)-a(0,1)| ＋ |c(x,y)-a(0,0)| ＋ |c(x+1,y+1)-a(1,1)| ＋ |c(x+1,y)-a(1,0)| ＋ |c(x+2,y+1)-a(2,1)| ＋ |c(x+2,y)-a(2,0)| ＋ |c(x+3,y+1)-a(3,1)| ＋ |c(x+3,y)-a(3,0)| ・・・（Ｑ２） 奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力
される上記式（Ｑ１）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
２）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各同一パリティ第１フィールド
ブロックディストーションを表わすデータを出力する。
ここで、上記式（Ｑ２）は、図３〜図５に示された参照
画像第１フィールドＰｂ１の第１フィールド候補ブロッ
ク３１１と、現画像第１フィールドＰａ１の現画像第１
フィールドブロック１１１との同一パリティ第１フィー
ルドブロックディストーションを表わす式である。
される上記式（Ｑ１）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
２）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各同一パリティ第１フィールド
ブロックディストーションを表わすデータを出力する。
ここで、上記式（Ｑ２）は、図３〜図５に示された参照
画像第１フィールドＰｂ１の第１フィールド候補ブロッ
ク３１１と、現画像第１フィールドＰａ１の現画像第１
フィールドブロック１１１との同一パリティ第１フィー
ルドブロックディストーションを表わす式である。
【０２２５】クロックパルス信号ＣＫ１の３３クロック
目のアップエッヂにおいて、奇数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）および偶数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）の第１フリップフロップ５２２１
の入力端子Ａにはそれぞれ次式（Ｑ３）および（Ｑ４）
がラッチされる。 （奇数） |d(x,y)-b(0,0)| ＋ |d(x,y+1)-b(0,1)| ＋ |d(x+1,y)-b(1,0)| ＋ |d(x+1,y+1)-b(1,1)| ＋ |d(x+2,y)-b(2,0)| ＋ |d(x+2,y+1)-b(2,1)| ＋ |d(x+3,y)-b(3,0)| ＋ |d(x+3,y+1)-b(3,1)| ・・・（Ｑ３） （偶数） |d(x,y+1)-b(0,1)| ＋ |d(x,y)-b(0,0)| ＋ |d(x+1,y+1)-b(1,1)| ＋ |d(x+1,y)-b(1,0)| ＋ |d(x+2,y+1)-b(2,1)| ＋ |d(x+2,y)-b(2,0)| ＋ |d(x+3,y+1)-b(3,1)| ＋ |d(x+3,y)-b(3,0)| ・・・（Ｑ４） 奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力
される上記式（Ｑ３）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
４）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各同一パリティ第２フィールド
ブロックディストーションを表わすデータを出力する。
ここで、上記式（Ｑ３）は、図３〜図５に示された参照
画像第２フィールドＰｂ２の第２フィールド候補ブロッ
ク３１２と、現画像第２フィールドＰａ２の現画像第２
フィールドブロック１１２との同一パリティ第２フィー
ルドブロックディストーションを表わす式である。
目のアップエッヂにおいて、奇数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）および偶数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）の第１フリップフロップ５２２１
の入力端子Ａにはそれぞれ次式（Ｑ３）および（Ｑ４）
がラッチされる。 （奇数） |d(x,y)-b(0,0)| ＋ |d(x,y+1)-b(0,1)| ＋ |d(x+1,y)-b(1,0)| ＋ |d(x+1,y+1)-b(1,1)| ＋ |d(x+2,y)-b(2,0)| ＋ |d(x+2,y+1)-b(2,1)| ＋ |d(x+3,y)-b(3,0)| ＋ |d(x+3,y+1)-b(3,1)| ・・・（Ｑ３） （偶数） |d(x,y+1)-b(0,1)| ＋ |d(x,y)-b(0,0)| ＋ |d(x+1,y+1)-b(1,1)| ＋ |d(x+1,y)-b(1,0)| ＋ |d(x+2,y+1)-b(2,1)| ＋ |d(x+2,y)-b(2,0)| ＋ |d(x+3,y+1)-b(3,1)| ＋ |d(x+3,y)-b(3,0)| ・・・（Ｑ４） 奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力
される上記式（Ｑ３）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
４）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各同一パリティ第２フィールド
ブロックディストーションを表わすデータを出力する。
ここで、上記式（Ｑ３）は、図３〜図５に示された参照
画像第２フィールドＰｂ２の第２フィールド候補ブロッ
ク３１２と、現画像第２フィールドＰａ２の現画像第２
フィールドブロック１１２との同一パリティ第２フィー
ルドブロックディストーションを表わす式である。
【０２２６】したがって、各プロセッサエレメントＰＥ
（ｘ，ｙ）において、サーチウインドウ２１０内の全て
のフィールドブロックディストーション、本実施例では
１２個の第１フィールド候補ブロック３１１のそれぞれ
と、現画像第１フィールドブロック１１１との各フィー
ルドブロックディストーション、１２個の第２フィール
ド候補ブロック３１２のそれぞれと、現画像第２フィー
ルドブロック１１２との各フィールドブロックディスト
ーションが算出されたことになる。
（ｘ，ｙ）において、サーチウインドウ２１０内の全て
のフィールドブロックディストーション、本実施例では
１２個の第１フィールド候補ブロック３１１のそれぞれ
と、現画像第１フィールドブロック１１１との各フィー
ルドブロックディストーション、１２個の第２フィール
ド候補ブロック３１２のそれぞれと、現画像第２フィー
ルドブロック１１２との各フィールドブロックディスト
ーションが算出されたことになる。
【０２２７】一方、クロックパルス信号ＣＫ１の３８ク
ロック目のアップエッヂから５３クロック目のアップエ
ッヂまでの間の期間ｃ３８、ｃ３９、ｃ４０、ｃ４１、
ｃ４２、ｃ４３、ｃ４４、ｃ４５、ｃ４６、ｃ４７、ｃ
４８、ｃ４９、ｃ５０、ｃ５１、ｃ５２およびｃ５３に
おいて、各プロセッサエレメントＰＥ（ｘ，ｙ）の各素
子では、異パリティフィールドブロックディストーショ
ンの以下の演算がなされている。
ロック目のアップエッヂから５３クロック目のアップエ
ッヂまでの間の期間ｃ３８、ｃ３９、ｃ４０、ｃ４１、
ｃ４２、ｃ４３、ｃ４４、ｃ４５、ｃ４６、ｃ４７、ｃ
４８、ｃ４９、ｃ５０、ｃ５１、ｃ５２およびｃ５３に
おいて、各プロセッサエレメントＰＥ（ｘ，ｙ）の各素
子では、異パリティフィールドブロックディストーショ
ンの以下の演算がなされている。
【０２２８】異パリティフィールドブロックディストー
ションでは、現画像データ出力手段１０００から入力さ
れる現画像データの入力順序が現画像第２フィールドブ
ロックの画素データが現画像第１フィールドブロックの
画素データより先に入力される。図５９に異パリティフ
ィールドブロックディストーションの候補ブロックの取
り方が示されている。同一パリティフィールドブロック
ディストーションではｙ方向に３つの現画像ブロックを
取ることが可能であったが、異パリティでは２つの現画
像ブロックしか取れないことがわかる。しかし、図４０
〜４７のように水平レジスタＨＳ（ｘ，ｙ）に画素デー
タが保存されない点を除けば、同一パリティフィールド
ブロックディストーションの画素データの動きと同様で
ある。
ションでは、現画像データ出力手段１０００から入力さ
れる現画像データの入力順序が現画像第２フィールドブ
ロックの画素データが現画像第１フィールドブロックの
画素データより先に入力される。図５９に異パリティフ
ィールドブロックディストーションの候補ブロックの取
り方が示されている。同一パリティフィールドブロック
ディストーションではｙ方向に３つの現画像ブロックを
取ることが可能であったが、異パリティでは２つの現画
像ブロックしか取れないことがわかる。しかし、図４０
〜４７のように水平レジスタＨＳ（ｘ，ｙ）に画素デー
タが保存されない点を除けば、同一パリティフィールド
ブロックディストーションの画素データの動きと同様で
ある。
【０２２９】よって、クロックパルス信号ＣＫ１の５２
クロック目のアップエッヂにおいて、奇数列の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および偶数列の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ
５２２１の入力端子Ａにはそれぞれ次式（Ｑ５）および
（Ｑ６）がラッチされる。 （奇数） |c(x,y)-b(0,0)| ＋ |c(x,y+1)-b(0,1)| ＋ |c(x+1,y)-b(1,0)| ＋ |c(x+1,y+1)-b(1,1)| ＋ |c(x+2,y)-b(2,0)| ＋ |c(x+2,y+1)-b(2,1)| ＋ |c(x+3,y)-b(3,0)| ＋ |c(x+3,y+1)-b(3,1)| ・・・（Ｑ５） （偶数） |c(x,y+1)-b(0,1)| ＋ |c(x,y)-b(0,0)| ＋ |c(x+1,y+1)-b(1,1)| ＋ |c(x+1,y)-b(1,0)| ＋ |c(x+2,y+1)-b(2,1)| ＋ |c(x+2,y)-b(2,0)| ＋ |c(x+3,y+1)-b(3,1)| ＋ |c(x+3,y)-b(3,0)| ・・・（Ｑ６） 奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力
される上記式（Ｑ５）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
６）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各異パリティフィールドブロッ
クディストーションを表わすデータを出力する。ここ
で、上記式（Ｑ５）は、図３〜図５に示された参照画像
第１フィールドＰｂ１の第１フィールド候補ブロック３
１１と、現画像第２フィールドＰａ２の現画像第２フィ
ールドブロック１１２との間の異パリティフィールドブ
ロックディストーションを表わす式である。
クロック目のアップエッヂにおいて、奇数列の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および偶数列の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ
５２２１の入力端子Ａにはそれぞれ次式（Ｑ５）および
（Ｑ６）がラッチされる。 （奇数） |c(x,y)-b(0,0)| ＋ |c(x,y+1)-b(0,1)| ＋ |c(x+1,y)-b(1,0)| ＋ |c(x+1,y+1)-b(1,1)| ＋ |c(x+2,y)-b(2,0)| ＋ |c(x+2,y+1)-b(2,1)| ＋ |c(x+3,y)-b(3,0)| ＋ |c(x+3,y+1)-b(3,1)| ・・・（Ｑ５） （偶数） |c(x,y+1)-b(0,1)| ＋ |c(x,y)-b(0,0)| ＋ |c(x+1,y+1)-b(1,1)| ＋ |c(x+1,y)-b(1,0)| ＋ |c(x+2,y+1)-b(2,1)| ＋ |c(x+2,y)-b(2,0)| ＋ |c(x+3,y+1)-b(3,1)| ＋ |c(x+3,y)-b(3,0)| ・・・（Ｑ６） 奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力
される上記式（Ｑ５）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
６）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各異パリティフィールドブロッ
クディストーションを表わすデータを出力する。ここ
で、上記式（Ｑ５）は、図３〜図５に示された参照画像
第１フィールドＰｂ１の第１フィールド候補ブロック３
１１と、現画像第２フィールドＰａ２の現画像第２フィ
ールドブロック１１２との間の異パリティフィールドブ
ロックディストーションを表わす式である。
【０２３０】クロックパルス信号ＣＫ１の５３クロック
目のアップエッヂにおいて、奇数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）および偶数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）の第１フリップフロップ５２２１
の入力端子Ａにはそれぞれ次式（Ｑ７）および（Ｑ８）
がラッチされる。 （奇数） |d(x,y)-a(0,0)| ＋ |d(x,y+1)-a(0,1)| ＋ |d(x+1,y)-a(1,0)| ＋ |d(x+1,y+1)-a(1,1)| ＋ |d(x+2,y)-a(2,0)| ＋ |d(x+2,y+1)-a(2,1)| ＋ |d(x+3,y)-a(3,0)| ＋ |d(x+3,y+1)-a(3,1)| ・・・（Ｑ７） （偶数） |d(x,y+1)-a(0,1)| ＋ |d(x,y)-a(0,0)| ＋ |d(x+1,y+1)-a(1,1)| ＋ |d(x+1,y)-a(1,0)| ＋ |d(x+2,y+1)-a(2,1)| ＋ |d(x+2,y)-a(2,0)| ＋ |d(x+3,y+1)-a(3,1)| ＋ |d(x+3,y)-a(3,0)| ・・・（Ｑ８） 奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力
される上記式（Ｑ７）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
８）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各異パリティフィールドブロッ
クディストーションを表わすデータを出力する。ここ
で、上記式（Ｑ７）は、図３〜図５に示された参照画像
第２フィールドＰｂ２の第２フィールド候補ブロック３
１２と、現画像第１フィールドＰａ１の現画像第１フィ
ールドブロック１１１との異パリティフィールドブロッ
クディストーションを表わす式である。
目のアップエッヂにおいて、奇数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）および偶数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）の第１フリップフロップ５２２１
の入力端子Ａにはそれぞれ次式（Ｑ７）および（Ｑ８）
がラッチされる。 （奇数） |d(x,y)-a(0,0)| ＋ |d(x,y+1)-a(0,1)| ＋ |d(x+1,y)-a(1,0)| ＋ |d(x+1,y+1)-a(1,1)| ＋ |d(x+2,y)-a(2,0)| ＋ |d(x+2,y+1)-a(2,1)| ＋ |d(x+3,y)-a(3,0)| ＋ |d(x+3,y+1)-a(3,1)| ・・・（Ｑ７） （偶数） |d(x,y+1)-a(0,1)| ＋ |d(x,y)-a(0,0)| ＋ |d(x+1,y+1)-a(1,1)| ＋ |d(x+1,y)-a(1,0)| ＋ |d(x+2,y+1)-a(2,1)| ＋ |d(x+2,y)-a(2,0)| ＋ |d(x+3,y+1)-a(3,1)| ＋ |d(x+3,y)-a(3,0)| ・・・（Ｑ８） 奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力
される上記式（Ｑ７）は、変形すると偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ
８）と同等であるので、奇数列のプロセッサエレメント
ＰＥ（ｘ，ｙ）と偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）は、いずれも各異パリティフィールドブロッ
クディストーションを表わすデータを出力する。ここ
で、上記式（Ｑ７）は、図３〜図５に示された参照画像
第２フィールドＰｂ２の第２フィールド候補ブロック３
１２と、現画像第１フィールドＰａ１の現画像第１フィ
ールドブロック１１１との異パリティフィールドブロッ
クディストーションを表わす式である。
【０２３１】したがって、各プロセッサエレメントＰＥ
（ｘ，ｙ）において、サーチウインドウ２１０内の異パ
リティーフィールドディストーション、本実施例では８
個の第１フィールド候補ブロック３１１のそれぞれと、
現画像第２フィールドブロック１１２との各フィールド
ブロックディストーション、８個の第２フィールド候補
ブロック３１２のそれぞれと、現画像第１フィールドブ
ロック１１１との各フィールドブロックディストーショ
ンが算出されたことになる。
（ｘ，ｙ）において、サーチウインドウ２１０内の異パ
リティーフィールドディストーション、本実施例では８
個の第１フィールド候補ブロック３１１のそれぞれと、
現画像第２フィールドブロック１１２との各フィールド
ブロックディストーション、８個の第２フィールド候補
ブロック３１２のそれぞれと、現画像第１フィールドブ
ロック１１１との各フィールドブロックディストーショ
ンが算出されたことになる。
【０２３２】以下の説明では、上記式（Ｑ１）および
（Ｑ２）をＤｃs（ｘ，ｙ）、上記式（Ｑ３）および
（Ｑ４）をＤｄs（ｘ，ｙ）、（Ｑ５）および（Ｑ６）
をＤｃd（ｘ，ｙ）、（Ｑ７）および（Ｑ８）をＤｄd
（ｘ，ｙ）とし、作用の説明に戻る。期間ｃ３３の間に
発せられるパルス信号ＬＤ１に同期して、セレクタ５３
１０のデータ出力端子Ｙが第２フリップフロップ５２２
２のデータ出力端子Ｙにラッチされ、パルス信号ＣＫ１
の３４クロック目、すなわち、パルス信号ＣＫ２に同期
して、Ｄｃs（ｘ，ｙ）が第１フリップフロップ５３２
１にラッチされ、第１フリップフロップ５２２１からＤ
ｄs（ｘ，ｙ）が第２フリップフロップ５２２２に入力
される。
（Ｑ２）をＤｃs（ｘ，ｙ）、上記式（Ｑ３）および
（Ｑ４）をＤｄs（ｘ，ｙ）、（Ｑ５）および（Ｑ６）
をＤｃd（ｘ，ｙ）、（Ｑ７）および（Ｑ８）をＤｄd
（ｘ，ｙ）とし、作用の説明に戻る。期間ｃ３３の間に
発せられるパルス信号ＬＤ１に同期して、セレクタ５３
１０のデータ出力端子Ｙが第２フリップフロップ５２２
２のデータ出力端子Ｙにラッチされ、パルス信号ＣＫ１
の３４クロック目、すなわち、パルス信号ＣＫ２に同期
して、Ｄｃs（ｘ，ｙ）が第１フリップフロップ５３２
１にラッチされ、第１フリップフロップ５２２１からＤ
ｄs（ｘ，ｙ）が第２フリップフロップ５２２２に入力
される。
【０２３３】期間ｃ３５において、パルス信号ＬＤ１は
期間ｃ３３のままであるので、Ｄｄs（ｘ，ｙ）が第１
フリップフロップ５３２１にラッチされ、第１フリップ
フロップ５３２１からＤｃs（ｘ，ｙ）が第２フリップ
フロップ５３２２に入力される。期間ｃ３６において、
第１フリップフロップ５３２１からＤｄs（ｘ，ｙ）が
第２フリップフロップ５３２２に入力され、第２フリッ
プフロップ５３２２からＤｃs（ｘ，ｙ）が各プロセッ
サエレメントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出
力される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）で算出された上
記フィールドブロックディストーションＤｃs（ｘ，
ｙ）は、プロセッサエレメントの出力端子Ｄｏを介して
フレームブロックディストーション算出手段５００５の
セレクタ５１４５、５２４５、５３４５および５３５５
に、それぞれ入力される。この時、セレクタ５１４５、
５２４５、５３４５および５３５５の入力信号端子Ｓ１
および入力信号端子Ｓ２を介して、それぞれ０および１
を表わす信号ＳＰおよびＴが入力される。
期間ｃ３３のままであるので、Ｄｄs（ｘ，ｙ）が第１
フリップフロップ５３２１にラッチされ、第１フリップ
フロップ５３２１からＤｃs（ｘ，ｙ）が第２フリップ
フロップ５３２２に入力される。期間ｃ３６において、
第１フリップフロップ５３２１からＤｄs（ｘ，ｙ）が
第２フリップフロップ５３２２に入力され、第２フリッ
プフロップ５３２２からＤｃs（ｘ，ｙ）が各プロセッ
サエレメントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出
力される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）で算出された上
記フィールドブロックディストーションＤｃs（ｘ，
ｙ）は、プロセッサエレメントの出力端子Ｄｏを介して
フレームブロックディストーション算出手段５００５の
セレクタ５１４５、５２４５、５３４５および５３５５
に、それぞれ入力される。この時、セレクタ５１４５、
５２４５、５３４５および５３５５の入力信号端子Ｓ１
および入力信号端子Ｓ２を介して、それぞれ０および１
を表わす信号ＳＰおよびＴが入力される。
【０２３４】ここで、セレクタ５１４５は入力信号端子
Ｓ１に０を表わす信号ＳＰが入力され、入力信号端子Ｓ
２のＴの信号値にかかわらず出力端子Ｙには入力端子Ａ
の値が出力される。セレクタ５２４５は入力信号端子Ｓ
１に０を表わす信号ＳＰが入力され、入力信号端子Ｓ２
のＴの信号値にかかわらず出力端子Ｙ２には入力端子Ａ
の値が出力され、出力端子Ｙ１には０の値が出力され
る。ここで、セレクタ５２４５の出力端子Ｙ１はセレク
タ５１４５の出力端子Ｙとフリップフロップ５１１５の
入力端子Ａとの間で電気的に接続している。また、セレ
クタ５３４５は入力信号端子Ｓ１に０を表わす信号ＳＰ
が入力され、入力信号端子Ｓ２のＴの信号値にかかわら
ず出力端子Ｙ２には入力端子Ａの値が出力され、出力端
子Ｙ１には０の値が出力される。ここで、セレクタ５３
４５の出力端子Ｙ１はセレクタ５２４５の出力端子Ｙ２
とフリップフロップ５２１５の入力端子Ａとの間で電気
的に接続している。また、セレクタ５３５５の入力端子
Ａがセレクタ５３４５の出力端子Ｙ２と電気的に接続し
ている。セレクタ５３５５の入力信号端子Ｓ１には０を
表わす信号ＳＰが入力され、出力端子Ｙには入力端子Ａ
の値が出力される。
Ｓ１に０を表わす信号ＳＰが入力され、入力信号端子Ｓ
２のＴの信号値にかかわらず出力端子Ｙには入力端子Ａ
の値が出力される。セレクタ５２４５は入力信号端子Ｓ
１に０を表わす信号ＳＰが入力され、入力信号端子Ｓ２
のＴの信号値にかかわらず出力端子Ｙ２には入力端子Ａ
の値が出力され、出力端子Ｙ１には０の値が出力され
る。ここで、セレクタ５２４５の出力端子Ｙ１はセレク
タ５１４５の出力端子Ｙとフリップフロップ５１１５の
入力端子Ａとの間で電気的に接続している。また、セレ
クタ５３４５は入力信号端子Ｓ１に０を表わす信号ＳＰ
が入力され、入力信号端子Ｓ２のＴの信号値にかかわら
ず出力端子Ｙ２には入力端子Ａの値が出力され、出力端
子Ｙ１には０の値が出力される。ここで、セレクタ５３
４５の出力端子Ｙ１はセレクタ５２４５の出力端子Ｙ２
とフリップフロップ５２１５の入力端子Ａとの間で電気
的に接続している。また、セレクタ５３５５の入力端子
Ａがセレクタ５３４５の出力端子Ｙ２と電気的に接続し
ている。セレクタ５３５５の入力信号端子Ｓ１には０を
表わす信号ＳＰが入力され、出力端子Ｙには入力端子Ａ
の値が出力される。
【０２３５】セレクタ５１４５、５２４５および５３５
５の出力端子Ｙはそれぞれフリップフロップ５１１５、
５２１５および５３１５の入力端子Ａ、加算器５１２
５、５２２５、５３２５の入力端子Ａに電気的に接続し
ている。また、各プロセッサエレメントＰＥ（ｘ，ｙ）
のセレクタ５３１０は、第１データ入力端子Ａを選択し
ているため、プロセッサエレメントＰＥ（１，０）、Ｐ
Ｅ（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）、ＰＥ（３，０）、ＰＥ
（３，１）およびＰＥ（３，２）で算出された上記フィ
ールドブロックディストーションＤｃs（ｘ，ｙ）は、
パルス信号ＣＫ２の３６クロック目に同期して、各プロ
セッサエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝送さ
れる。
５の出力端子Ｙはそれぞれフリップフロップ５１１５、
５２１５および５３１５の入力端子Ａ、加算器５１２
５、５２２５、５３２５の入力端子Ａに電気的に接続し
ている。また、各プロセッサエレメントＰＥ（ｘ，ｙ）
のセレクタ５３１０は、第１データ入力端子Ａを選択し
ているため、プロセッサエレメントＰＥ（１，０）、Ｐ
Ｅ（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）、ＰＥ（３，０）、ＰＥ
（３，１）およびＰＥ（３，２）で算出された上記フィ
ールドブロックディストーションＤｃs（ｘ，ｙ）は、
パルス信号ＣＫ２の３６クロック目に同期して、各プロ
セッサエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝送さ
れる。
【０２３６】期間ｃ３７において、第２フリップフロッ
プ５３２２からＤｄs（ｘ，ｙ）が各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記フィ
ールドディストーションＤｄs（ｘ，ｙ）は、プロセッ
サエレメントの出力端子Ｄｏを介してフレームブロック
ディストーション算出手段５００５のセレクタ５１４
５、５２４５、５３４５に、それぞれ入力される。ま
た、各プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ
５３１０は、第１データ入力端子Ａを選択しているた
め、プロセッサエレメントＰＥ（１，０）、ＰＥ（１，
１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ（２，
１）、ＰＥ（２，２）、ＰＥ（３，０）、ＰＥ（３，
１）およびＰＥ（３，２）で算出された上記フィールド
ディストーションＤｄs（ｘ，ｙ）は、パルス信号ＣＫ
２の３８クロック目に同期して、各プロセッサエレメン
トＰＥ（ｘ−１，ｙ）にそれぞれ伝送されるとともに、
各プロセッサエレメントＰＥ（ｘ−１，ｙ）の第１フリ
ップフロップ５３２１からＤｃs（ｘ，ｙ）が第２フリ
ップフロップ５３２２に入力される。
プ５３２２からＤｄs（ｘ，ｙ）が各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記フィ
ールドディストーションＤｄs（ｘ，ｙ）は、プロセッ
サエレメントの出力端子Ｄｏを介してフレームブロック
ディストーション算出手段５００５のセレクタ５１４
５、５２４５、５３４５に、それぞれ入力される。ま
た、各プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ
５３１０は、第１データ入力端子Ａを選択しているた
め、プロセッサエレメントＰＥ（１，０）、ＰＥ（１，
１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ（２，
１）、ＰＥ（２，２）、ＰＥ（３，０）、ＰＥ（３，
１）およびＰＥ（３，２）で算出された上記フィールド
ディストーションＤｄs（ｘ，ｙ）は、パルス信号ＣＫ
２の３８クロック目に同期して、各プロセッサエレメン
トＰＥ（ｘ−１，ｙ）にそれぞれ伝送されるとともに、
各プロセッサエレメントＰＥ（ｘ−１，ｙ）の第１フリ
ップフロップ５３２１からＤｃs（ｘ，ｙ）が第２フリ
ップフロップ５３２２に入力される。
【０２３７】以下同様の動作をするので省略する。次
に、フィールドブロック特定手段６０００の作用につい
て説明する。フィールドブロック特定手段６０００で
は、比較器６１１０に各データ入力端子Ａ０、Ａ１、Ａ
２を介して、第１の画素データ転送保持手段３００１お
よびフィールドブロックディストーション算出手段５０
００の各プロセッサエレメントＰＥ（ｘ，ｙ）によって
求められたそれぞれのフィールドブロックディストーシ
ョンが入力される。以下の説明では、信号の表わす２値
を”０”と”１”とし、また、各プロセッサエレメント
ＰＥ（ｘ，ｙ）から算出された同一パリティフェーズの
第１フィールドブロックディストーションをＤｃs
（ｘ，ｙ）、第２フィールドブロックディストーション
をＤｄs（ｘ，ｙ）、異パリティフェーズの第１フィー
ルドブロックディストーションをＤｃd（ｘ，ｙ）、第
２フィールドブロックディストーションをＤｄd（ｘ，
ｙ）、として説明する。
に、フィールドブロック特定手段６０００の作用につい
て説明する。フィールドブロック特定手段６０００で
は、比較器６１１０に各データ入力端子Ａ０、Ａ１、Ａ
２を介して、第１の画素データ転送保持手段３００１お
よびフィールドブロックディストーション算出手段５０
００の各プロセッサエレメントＰＥ（ｘ，ｙ）によって
求められたそれぞれのフィールドブロックディストーシ
ョンが入力される。以下の説明では、信号の表わす２値
を”０”と”１”とし、また、各プロセッサエレメント
ＰＥ（ｘ，ｙ）から算出された同一パリティフェーズの
第１フィールドブロックディストーションをＤｃs
（ｘ，ｙ）、第２フィールドブロックディストーション
をＤｄs（ｘ，ｙ）、異パリティフェーズの第１フィー
ルドブロックディストーションをＤｃd（ｘ，ｙ）、第
２フィールドブロックディストーションをＤｄd（ｘ，
ｙ）、として説明する。
【０２３８】まず、期間ｃ３３において、パルス信号Ｌ
Ｄ２に同期して、論理和演算器６１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ６３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ２に同期して入力さ
れた信号により、カウンタ６３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。
Ｄ２に同期して、論理和演算器６１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ６３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ２に同期して入力さ
れた信号により、カウンタ６３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。
【０２３９】次に、パルス信号ＣＫ２の３４クロック目
に同期して、Ｄｃs（０，０）、Ｄｃs（０，１）、Ｄｃ
s（０，２）が、比較器６１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中から最も
小さいフィールドディストーションが選択されて、デー
タ出力端子Ｙを介して最小のフィールドディストーショ
ンが出力され、最小のフィールドディストーションに対
応するデータ入力端子をＬＭＶｙとし、０、１または２
がデータ出力端子Ｍを介して出力される。本実施例で
は、図５３に示されるように最小のフィールドディスト
ーションはＤｃs（０，０）であり、ＬＭＶｙは０であ
る。
に同期して、Ｄｃs（０，０）、Ｄｃs（０，１）、Ｄｃ
s（０，２）が、比較器６１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中から最も
小さいフィールドディストーションが選択されて、デー
タ出力端子Ｙを介して最小のフィールドディストーショ
ンが出力され、最小のフィールドディストーションに対
応するデータ入力端子をＬＭＶｙとし、０、１または２
がデータ出力端子Ｍを介して出力される。本実施例で
は、図５３に示されるように最小のフィールドディスト
ーションはＤｃs（０，０）であり、ＬＭＶｙは０であ
る。
【０２４０】第２フリップフロップ６１４２では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器６１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器６１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
【０２４１】比較器６１２０では、第１データ入力端子
Ａを介して入力されたＤｃs（０，０）と、第２データ
入力端子Ｂを介して入力された上記最大値のデータを比
較し、Ｄｃs（０，０）の方が小さいため信号出力端子
Ｙを介して１が出力される。セレクタ６１３０では、信
号入力端子Ｓを介して１が入力されるため、データ入力
端子Ａを介して入力されているＤｃs（０，０）がデー
タ出力端子Ｙを介して出力され、第１フリップフロップ
６１４１に入力される。
Ａを介して入力されたＤｃs（０，０）と、第２データ
入力端子Ｂを介して入力された上記最大値のデータを比
較し、Ｄｃs（０，０）の方が小さいため信号出力端子
Ｙを介して１が出力される。セレクタ６１３０では、信
号入力端子Ｓを介して１が入力されるため、データ入力
端子Ａを介して入力されているＤｃs（０，０）がデー
タ出力端子Ｙを介して出力され、第１フリップフロップ
６１４１に入力される。
【０２４２】セレクタ６２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、信号入力端子ＣＬに入力される信号ＬＤ２
によってリセットされたデータ０がカウント出力端子Ｑ
ｎを介してＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、信号入力端子ＣＬに入力される信号ＬＤ２
によってリセットされたデータ０がカウント出力端子Ｑ
ｎを介してＣＴｘとして出力される。
【０２４３】次に、パルス信号ＣＫ２の３５クロック目
に同期して、Ｄｄs（０，０）、Ｄｄs（０，１）、Ｄｄ
s（０，２）が、比較器６１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中で最も小
さいフィールドディストーションＤｄs（０，２）がデ
ータ出力端子Ｙを介して出力され、Ｄｄs（０，２）が
入力されたデータ入力端子Ａ２を表わす２が、データ出
力端子Ｍを介して出力される。
に同期して、Ｄｄs（０，０）、Ｄｄs（０，１）、Ｄｄ
s（０，２）が、比較器６１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中で最も小
さいフィールドディストーションＤｄs（０，２）がデ
ータ出力端子Ｙを介して出力され、Ｄｄs（０，２）が
入力されたデータ入力端子Ａ２を表わす２が、データ出
力端子Ｍを介して出力される。
【０２４４】第２フリップフロップ６１４２では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器６１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器６１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
【０２４５】比較器６１２０では、第１データ入力端子
Ａを介して入力されたＤｄs（０，２）と、第２データ
入力端子Ｂを介して入力された上記最大値のデータを比
較し、Ｄｄs（０，２）の方が小さいため信号出力端子
Ｙを介して１が出力される。セレクタ６１３０では、信
号入力端子Ｓを介して１が入力されるため、データ入力
端子Ａを介して入力されているＤｄs（０，２）がデー
タ出力端子Ｙを介して出力され、第１フリップフロップ
６１４１に入力される。
Ａを介して入力されたＤｄs（０，２）と、第２データ
入力端子Ｂを介して入力された上記最大値のデータを比
較し、Ｄｄs（０，２）の方が小さいため信号出力端子
Ｙを介して１が出力される。セレクタ６１３０では、信
号入力端子Ｓを介して１が入力されるため、データ入力
端子Ａを介して入力されているＤｄs（０，２）がデー
タ出力端子Ｙを介して出力され、第１フリップフロップ
６１４１に入力される。
【０２４６】セレクタ６２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち２を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、リセットされたデータ０がカウント出力端
子Ｑｎを介してＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち２を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、リセットされたデータ０がカウント出力端
子Ｑｎを介してＣＴｘとして出力される。
【０２４７】同時に、パルス信号ＣＫ２の３５クロック
目に同期して、第１フリップフロップ６１４１では、入
力データＤｃs（０，０）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ０がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ０がデータ出力
端子Ｙを介して出力される。
目に同期して、第１フリップフロップ６１４１では、入
力データＤｃs（０，０）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ０がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ０がデータ出力
端子Ｙを介して出力される。
【０２４８】次に、パルス信号ＣＫ２の３６クロック目
に同期して、Ｄｃs（１，０）、Ｄｃs（１，１）、Ｄｃ
s（１，２）が、比較器６１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中で最も小
さいフィールドディストーションＤｃs（１，２）がデ
ータ出力端子Ｙを介して出力され、Ｄｃs（１，２）が
入力されたデータ入力端子Ａ２を表わす２が、データ出
力端子Ｍを介して出力される。
に同期して、Ｄｃs（１，０）、Ｄｃs（１，１）、Ｄｃ
s（１，２）が、比較器６１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中で最も小
さいフィールドディストーションＤｃs（１，２）がデ
ータ出力端子Ｙを介して出力され、Ｄｃs（１，２）が
入力されたデータ入力端子Ａ２を表わす２が、データ出
力端子Ｍを介して出力される。
【０２４９】第２フリップフロップ６１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｃs（０，０）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｃs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｃs（０，０）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｃs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
【０２５０】比較器６１２０では、第１データ入力端子
Ａを介して入力されたＤｃs（１，２）と、第２データ
入力端子Ｂを介して入力されたＤｃs（０，０）を比較
し、Ｄｃs（０，０）の方が小さいため信号出力端子Ｙ
を介して０が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して０が入力されるため、データ入力端
子Ｂを介して入力されているＤｃs（０，０）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
Ａを介して入力されたＤｃs（１，２）と、第２データ
入力端子Ｂを介して入力されたＤｃs（０，０）を比較
し、Ｄｃs（０，０）の方が小さいため信号出力端子Ｙ
を介して０が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して０が入力されるため、データ入力端
子Ｂを介して入力されているＤｃs（０，０）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
【０２５１】セレクタ６２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
て第１フリップフロップ６２３１に出力される。カウン
タ６３１０では、ＣＫ２のパルス信号に同期して、パル
ス信号ＣＴＥによりカウントアップされたデータ１がカ
ウント出力端子Ｑｎを介してＣＴｘとして出力される。
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
て第１フリップフロップ６２３１に出力される。カウン
タ６３１０では、ＣＫ２のパルス信号に同期して、パル
ス信号ＣＴＥによりカウントアップされたデータ１がカ
ウント出力端子Ｑｎを介してＣＴｘとして出力される。
【０２５２】同時に、パルス信号ＣＫ２の３６クロック
目に同期して、第１フリップフロップ６１４１では、入
力データＤｄs（０，２）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ２がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ０がデータ出力
端子Ｙを介して出力される。
目に同期して、第１フリップフロップ６１４１では、入
力データＤｄs（０，２）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ２がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ０がデータ出力
端子Ｙを介して出力される。
【０２５３】また、第２フリップフロップ６２３２で
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の３７クロック目に同期
して、Ｄｄs（１，０）、Ｄｄs（１，１）、Ｄｄs
（１，２）が、比較器６１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器６１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
フィールドディストーションＤｄs（１，１）がデータ
出力端子Ｙを介して出力され、Ｄｄ（１，１）が入力さ
れたデータ入力端子Ａ１を表わす１が、データ出力端子
Ｍを介して出力される。
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の３７クロック目に同期
して、Ｄｄs（１，０）、Ｄｄs（１，１）、Ｄｄs
（１，２）が、比較器６１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器６１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
フィールドディストーションＤｄs（１，１）がデータ
出力端子Ｙを介して出力され、Ｄｄ（１，１）が入力さ
れたデータ入力端子Ａ１を表わす１が、データ出力端子
Ｍを介して出力される。
【０２５４】第２フリップフロップ６１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｄs（０，２）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｄs（０，２）がそのままデータ出力端子Ｙを
介して出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｄs（０，２）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｄs（０，２）がそのままデータ出力端子Ｙを
介して出力される。
【０２５５】比較器６１２０では、第１データ入力端子
Ａを介して入力されたＤｄs（１，１）と、第２データ
入力端子Ｂを介して入力されたＤｄs（０，２）を比較
し、Ｄｄs（１，１）の方が小さいため信号出力端子Ｙ
を介して１が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して１が入力されるため、データ入力端
子Ａを介して入力されているＤｄs（１，１）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
Ａを介して入力されたＤｄs（１，１）と、第２データ
入力端子Ｂを介して入力されたＤｄs（０，２）を比較
し、Ｄｄs（１，１）の方が小さいため信号出力端子Ｙ
を介して１が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して１が入力されるため、データ入力端
子Ａを介して入力されているＤｄs（１，１）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
【０２５６】セレクタ６２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、データ１がカウント出力端子Ｑｎを介して
ＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、データ１がカウント出力端子Ｑｎを介して
ＣＴｘとして出力される。
【０２５７】同時に、パルス信号ＣＫ２の３７クロック
目に同期して、第１フリップフロップ６１４１では、入
力データＤｃs（０，０）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ０がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ０がデータ出力
端子Ｙを介して出力される。
目に同期して、第１フリップフロップ６１４１では、入
力データＤｃs（０，０）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ０がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ０がデータ出力
端子Ｙを介して出力される。
【０２５８】また、第２フリップフロップ６２３２で
は、Ｍｙとして入力データ２がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２４クロック目に同期
して、Ｄｃs（２，０）、Ｄｃs（２，１）、Ｄｃs
（２，２）が、比較器６１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器６１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
フィールドディストーションＤｃs（２，１）がデータ
出力端子Ｙを介して出力され、Ｄｃs（２，１）が入力
されたデータ入力端子Ａ１を表わす１が、データ出力端
子Ｍを介して出力される。
は、Ｍｙとして入力データ２がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２４クロック目に同期
して、Ｄｃs（２，０）、Ｄｃs（２，１）、Ｄｃs
（２，２）が、比較器６１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器６１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
フィールドディストーションＤｃs（２，１）がデータ
出力端子Ｙを介して出力され、Ｄｃs（２，１）が入力
されたデータ入力端子Ａ１を表わす１が、データ出力端
子Ｍを介して出力される。
【０２５９】第２フリップフロップ６１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｃs（０，０）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｃs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｃs（０，０）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｃs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
【０２６０】比較器６１２０では、第１データ入力端子
Ａを介して入力されたＤｃs（２，１）と、第２データ
入力端子Ｂを介して入力されたＤｃs（０，０）を比較
し、Ｄｃs（２，１）の方が小さいため信号出力端子Ｙ
を介して１が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して１が入力されるため、データ入力端
子Ａを介して入力されているＤｃs（２，１）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
Ａを介して入力されたＤｃs（２，１）と、第２データ
入力端子Ｂを介して入力されたＤｃs（０，０）を比較
し、Ｄｃs（２，１）の方が小さいため信号出力端子Ｙ
を介して１が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して１が入力されるため、データ入力端
子Ａを介して入力されているＤｃs（２，１）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
【０２６１】セレクタ６２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、パルス信号ＣＴＥによりカウントアップさ
れたデータ２がカウント出力端子Ｑｎを介してＣＴｘと
して出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ６２３１に出
力される。カウンタ６３１０では、ＣＫ２のパルス信号
に同期して、パルス信号ＣＴＥによりカウントアップさ
れたデータ２がカウント出力端子Ｑｎを介してＣＴｘと
して出力される。
【０２６２】同時に、パルス信号ＣＫ２の３８クロック
目に同期して、第１フリップフロップ６１４１では、入
力データＤｄs（１，１）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ１がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ１がデータ出力
端子Ｙを介して出力される。
目に同期して、第１フリップフロップ６１４１では、入
力データＤｄs（１，１）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ１がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ１がデータ出力
端子Ｙを介して出力される。
【０２６３】また、第２フリップフロップ６２３２で
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２５クロック目に同期
して、Ｄｄs（２，０）、Ｄｄs（２，１）、Ｄｄs
（２，２）が、比較器６１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器６１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
フィールドディストーションＤｄs（２，０）がデータ
出力端子Ｙを介して出力され、Ｄｄs（２，０）が入力
されたデータ入力端子Ａ０を表わす０が、データ出力端
子Ｍを介して出力される。
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２５クロック目に同期
して、Ｄｄs（２，０）、Ｄｄs（２，１）、Ｄｄs
（２，２）が、比較器６１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器６１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
フィールドディストーションＤｄs（２，０）がデータ
出力端子Ｙを介して出力され、Ｄｄs（２，０）が入力
されたデータ入力端子Ａ０を表わす０が、データ出力端
子Ｍを介して出力される。
【０２６４】第２フリップフロップ６１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｄs（１，１）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｄs（１，１）がそのままデータ出力端子Ｙを
介して出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｄs（１，１）が
データ出力端子Ｙを介して出力され、論理和演算器６１
５０では、信号入力端子Ａを介して入力されている信号
が０なので、データ入力端子Ｂを介して入力されている
データＤｄs（１，１）がそのままデータ出力端子Ｙを
介して出力される。
【０２６５】比較器６１２０では、第１データ入力端子
Ａを介して入力されたＤｄs（２，０）と、第２データ
入力端子Ｂを介して入力されたＤｄs（１，１）を比較
し、Ｄｄs（１，１）の方が小さいため信号出力端子Ｙ
を介して０が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して０が入力されるため、データ入力端
子Ａを介して入力されているＤｄs（２，１）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
Ａを介して入力されたＤｄs（２，０）と、第２データ
入力端子Ｂを介して入力されたＤｄs（１，１）を比較
し、Ｄｄs（１，１）の方が小さいため信号出力端子Ｙ
を介して０が出力される。セレクタ６１３０では、信号
入力端子Ｓを介して０が入力されるため、データ入力端
子Ａを介して入力されているＤｄs（２，１）がデータ
出力端子Ｙを介して出力され、第１フリップフロップ６
１４１に入力される。
【０２６６】セレクタ６２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ１を入力し、データ出力端子Ｙを介し
て第１フリップフロップ６２３１に出力される。カウン
タ６３１０では、ＣＫ２のパルス信号に同期して、デー
タ２がカウント出力端子Ｑｎを介してＣＴｘとして出力
される。
介して入力された信号０により、データ入力端子Ａを選
択して入力データ１を入力し、データ出力端子Ｙを介し
て第１フリップフロップ６２３１に出力される。カウン
タ６３１０では、ＣＫ２のパルス信号に同期して、デー
タ２がカウント出力端子Ｑｎを介してＣＴｘとして出力
される。
【０２６７】同時に、パルス信号ＣＫ２の３９クロック
目に同期して、第１フリップフロップ６１４１では、入
力データＤｃs（２，１）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ１がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ２がデータ出力
端子Ｙを介して出力される。
目に同期して、第１フリップフロップ６１４１では、入
力データＤｃs（２，１）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ１がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ２がデータ出力
端子Ｙを介して出力される。
【０２６８】また、第２フリップフロップ６２３２で
は、Ｍｙとして入力データ１がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ１がデータ出力端子Ｙを介して出力さ
れる。また、パルス信号ＣＫ２の毎クロックに同期し
て、第２フリップフロップ６２３２および６３３２のデ
ータ出力端子Ｙを介して出力されるＭｘおよびＭｙは換
算テーブル６２４０および６３４０で動きベクトルに換
算され、換算テーブル６２４０および６３４０のデータ
出力端子Ｙを介して出力され、セレクタ付きＤフリップ
フロップ６２８０、６２９０、６３８０および６３９０
の入力端子Ｉを介して入力される。同時に第２フリップ
フロップ６１４２のデータ出力端子Ｙを介して出力され
るフィールドディストーションは、セレクタ付きＤフリ
ップフロップ６１８０および６１９０の入力端子Ｉを介
して入力される。
は、Ｍｙとして入力データ１がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ６３３２では、Ｍｘ
として入力データ１がデータ出力端子Ｙを介して出力さ
れる。また、パルス信号ＣＫ２の毎クロックに同期し
て、第２フリップフロップ６２３２および６３３２のデ
ータ出力端子Ｙを介して出力されるＭｘおよびＭｙは換
算テーブル６２４０および６３４０で動きベクトルに換
算され、換算テーブル６２４０および６３４０のデータ
出力端子Ｙを介して出力され、セレクタ付きＤフリップ
フロップ６２８０、６２９０、６３８０および６３９０
の入力端子Ｉを介して入力される。同時に第２フリップ
フロップ６１４２のデータ出力端子Ｙを介して出力され
るフィールドディストーションは、セレクタ付きＤフリ
ップフロップ６１８０および６１９０の入力端子Ｉを介
して入力される。
【０２６９】例えば、パルス信号ＣＫ２の４０クロック
目に同期して、第１フリップフロップ６１４１では、入
力データＤｄs（１，１）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ１がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ１がデータ出力
端子Ｙを介して出力される。
目に同期して、第１フリップフロップ６１４１では、入
力データＤｄs（１，１）がデータ出力端子Ｙを介して
出力され、第１フリップフロップ６２３１では、入力デ
ータ１がデータ出力端子Ｙを介して出力され、第１フリ
ップフロップ６３３１では、入力データ１がデータ出力
端子Ｙを介して出力される。
【０２７０】また、第２フリップフロップ６２３２で
は、入力データ１がＭｙとしてデータ出力端子Ｙを介し
て出力され、換算テーブル６２４０では、データ入力端
子Ａを介して入力されたデータ１が動きベクトルに換算
され、データ出力端子Ｙを介して換算データ０が出力さ
れ、第２フリップフロップ６３３２では、入力データ２
がＭｘとしてデータ出力端子Ｙを介して出力され、換算
テーブル６３４０では、データ入力端子Ａを介して入力
されたデータ２が動きベクトルに換算され、データ出力
端子Ｙを介して換算データ０が出力される。
は、入力データ１がＭｙとしてデータ出力端子Ｙを介し
て出力され、換算テーブル６２４０では、データ入力端
子Ａを介して入力されたデータ１が動きベクトルに換算
され、データ出力端子Ｙを介して換算データ０が出力さ
れ、第２フリップフロップ６３３２では、入力データ２
がＭｘとしてデータ出力端子Ｙを介して出力され、換算
テーブル６３４０では、データ入力端子Ａを介して入力
されたデータ２が動きベクトルに換算され、データ出力
端子Ｙを介して換算データ０が出力される。
【０２７１】次に、パルス信号ＣＫ２の４１クロック目
に同期して、第２フリップフロップ６２３２では、入力
データ１がＭｙとしてデータ出力端子Ｙを介して出力さ
れ、換算テーブル６２４０では、データ入力端子Ａを介
して入力されたデータ１が動きベクトルに換算され、デ
ータ出力端子Ｙを介して換算データ０が出力され、第２
フリップフロップ６３３２では、入力データ１がＭｘと
してデータ出力端子Ｙを介して出力され、換算テーブル
６３４０では、データ入力端子Ａを介して入力されたデ
ータ１が動きベクトルに換算され、データ出力端子Ｙを
介して換算データ−１が出力される。
に同期して、第２フリップフロップ６２３２では、入力
データ１がＭｙとしてデータ出力端子Ｙを介して出力さ
れ、換算テーブル６２４０では、データ入力端子Ａを介
して入力されたデータ１が動きベクトルに換算され、デ
ータ出力端子Ｙを介して換算データ０が出力され、第２
フリップフロップ６３３２では、入力データ１がＭｘと
してデータ出力端子Ｙを介して出力され、換算テーブル
６３４０では、データ入力端子Ａを介して入力されたデ
ータ１が動きベクトルに換算され、データ出力端子Ｙを
介して換算データ−１が出力される。
【０２７２】以降、図５３、図５４のように同様の動作
でｃ４０〜ｃ４８の期間において最小の同一パリティフ
ィールドディストーションが判定される。次に、パルス
信号ＣＫ２の４８クロック目に同期して、第１セレクタ
付きフリップフロップ６１８０では、入力信号ＳＭＶ１
が入力されるため、セレクタ９１１０により選択されて
いるＤｃs（３，０）が、フリップフロップ９１２０か
ら出力され、第１フィールドブロックディストーション
ＭｉｎＤｉｓＦｉ１としてＤｃs（３，０）がデータ出
力端子Ｏを介して出力され、第１セレクタ付きフリップ
フロップ６２８０では、入力信号ＳＭＶ１が入力される
ため、セレクタ９１１０により選択されているデータ−
１が、フリップフロップ９１２０から出力され、第１フ
ィールド動きベクトル垂直成分ＭＶＦｉ１ｙとしてデー
タ−１がデータ出力端子Ｏを介して出力され、第１セレ
クタ付きフリップフロップ６３８０では、入力信号ＳＭ
Ｖ１が入力されるため、セレクタ９１１０により選択さ
れているデータ１が、フリップフロップ９１２０から出
力され、第１フィールド動きベクトル水平成分ＭＶＦｉ
１ｘとしてデータ１がデータ出力端子Ｏを介して出力さ
れる。
でｃ４０〜ｃ４８の期間において最小の同一パリティフ
ィールドディストーションが判定される。次に、パルス
信号ＣＫ２の４８クロック目に同期して、第１セレクタ
付きフリップフロップ６１８０では、入力信号ＳＭＶ１
が入力されるため、セレクタ９１１０により選択されて
いるＤｃs（３，０）が、フリップフロップ９１２０か
ら出力され、第１フィールドブロックディストーション
ＭｉｎＤｉｓＦｉ１としてＤｃs（３，０）がデータ出
力端子Ｏを介して出力され、第１セレクタ付きフリップ
フロップ６２８０では、入力信号ＳＭＶ１が入力される
ため、セレクタ９１１０により選択されているデータ−
１が、フリップフロップ９１２０から出力され、第１フ
ィールド動きベクトル垂直成分ＭＶＦｉ１ｙとしてデー
タ−１がデータ出力端子Ｏを介して出力され、第１セレ
クタ付きフリップフロップ６３８０では、入力信号ＳＭ
Ｖ１が入力されるため、セレクタ９１１０により選択さ
れているデータ１が、フリップフロップ９１２０から出
力され、第１フィールド動きベクトル水平成分ＭＶＦｉ
１ｘとしてデータ１がデータ出力端子Ｏを介して出力さ
れる。
【０２７３】次に、パルス信号ＣＫ２の４９クロック目
に同期して、第２セレクタ付きフリップフロップ６１９
０では、入力信号ＳＭＶ２が入力されるため、セレクタ
９１１０により選択されているＤｄs（６，０）が、フ
リップフロップ９１２０から出力され、第２フィールド
ブロックディストーションＭｉｎＤｉｓＦｉ２としてＤ
ｄs（６，０）がデータ出力端子Ｏを介して出力され、
第２セレクタ付きフリップフロップ６２９０では、入力
信号ＳＭＶ２が入力されるため、セレクタ９１１０によ
り選択されているデータ−１が、フリップフロップ９１
２０から出力され、第２フィールド動きベクトル垂直成
分ＭＶＦｉ２ｙとしてデータ−１がデータ出力端子Ｏを
介して出力され、第２セレクタ付きフリップフロップ６
３９０では、入力信号ＳＭＶ２が入力されるため、セレ
クタ９１１０により選択されているデータ４が、フリッ
プフロップ９１２０から出力され、第２フィールド動き
ベクトル水平成分ＭＶＦｉ２ｘとしてデータ４がデータ
出力端子Ｏを介して出力される。
に同期して、第２セレクタ付きフリップフロップ６１９
０では、入力信号ＳＭＶ２が入力されるため、セレクタ
９１１０により選択されているＤｄs（６，０）が、フ
リップフロップ９１２０から出力され、第２フィールド
ブロックディストーションＭｉｎＤｉｓＦｉ２としてＤ
ｄs（６，０）がデータ出力端子Ｏを介して出力され、
第２セレクタ付きフリップフロップ６２９０では、入力
信号ＳＭＶ２が入力されるため、セレクタ９１１０によ
り選択されているデータ−１が、フリップフロップ９１
２０から出力され、第２フィールド動きベクトル垂直成
分ＭＶＦｉ２ｙとしてデータ−１がデータ出力端子Ｏを
介して出力され、第２セレクタ付きフリップフロップ６
３９０では、入力信号ＳＭＶ２が入力されるため、セレ
クタ９１１０により選択されているデータ４が、フリッ
プフロップ９１２０から出力され、第２フィールド動き
ベクトル水平成分ＭＶＦｉ２ｘとしてデータ４がデータ
出力端子Ｏを介して出力される。
【０２７４】以上により、現画像第１フィールドブロッ
ク１１１に対応する最小第１フィールドブロックディス
トーションＤｃs（３，０）と第１フィールド動きベク
トル（１，−１）が求まり、現画像第２フィールドブロ
ック１１２に対応する最小第２フィールドブロックディ
ストーションＤｄs（６，０）と第２フィールド動きベ
クトル（４，−１）が求まる。
ク１１１に対応する最小第１フィールドブロックディス
トーションＤｃs（３，０）と第１フィールド動きベク
トル（１，−１）が求まり、現画像第２フィールドブロ
ック１１２に対応する最小第２フィールドブロックディ
ストーションＤｄs（６，０）と第２フィールド動きベ
クトル（４，−１）が求まる。
【０２７５】したがって、フィールドブロック特定手段
６０００により、サーチウインドウ２１０内の全ての第
１フィールド候補ブロック３１１と現画像第１フィール
ドブロック１１１との間の第１最小フィールドブロック
ディストーションＭｉｎＤｉｓＦｉ１および第１最小フ
ィールドブロックディストーションに対応する第１フィ
ールド動きベクトルＭＶ１（ｘ，ｙ）が算出されるとと
もに、サーチウインドウ２１０内の全ての第２フィール
ド候補ブロック３１２と現画像第２フィールドブロック
１１２との間の第２最小フィールドブロックディストー
ションＭｉｎＤｉｓＦｉ２および第２最小フィールドブ
ロックディストーションに対応する第２フィールド動き
ベクトルＭＶ２（ｘ，ｙ）が算出される。
６０００により、サーチウインドウ２１０内の全ての第
１フィールド候補ブロック３１１と現画像第１フィール
ドブロック１１１との間の第１最小フィールドブロック
ディストーションＭｉｎＤｉｓＦｉ１および第１最小フ
ィールドブロックディストーションに対応する第１フィ
ールド動きベクトルＭＶ１（ｘ，ｙ）が算出されるとと
もに、サーチウインドウ２１０内の全ての第２フィール
ド候補ブロック３１２と現画像第２フィールドブロック
１１２との間の第２最小フィールドブロックディストー
ションＭｉｎＤｉｓＦｉ２および第２最小フィールドブ
ロックディストーションに対応する第２フィールド動き
ベクトルＭＶ２（ｘ，ｙ）が算出される。
【０２７６】異パリティフェーズ（ｃ５４〜ｃ７１）の
フィールドブロック特定手段６０００の作用についても
同様なのでここでは説明を省略する。次に、フレームブ
ロックディストーション算出手段５００５の作用につい
て説明する。まず、同一パリティフェーズにおける動作
を説明する。フレームブロックディストーション算出手
段５００５のセレクタ５１４５および５２４５は、第１
信号入力端子Ｓ０に入力される信号ＳＰが０なので、第
２信号入力端子Ｓ１に入力される信号値に関わらず、デ
ータ出力端子Ｙには第１データ入力端子Ａを介してプロ
セッサエレメントＰＥ（０，０）から入力されるフィー
ルドブロックディストーションＤｃs（ｘ，０）および
Ｄｄs（ｘ，０）が出力される。
フィールドブロック特定手段６０００の作用についても
同様なのでここでは説明を省略する。次に、フレームブ
ロックディストーション算出手段５００５の作用につい
て説明する。まず、同一パリティフェーズにおける動作
を説明する。フレームブロックディストーション算出手
段５００５のセレクタ５１４５および５２４５は、第１
信号入力端子Ｓ０に入力される信号ＳＰが０なので、第
２信号入力端子Ｓ１に入力される信号値に関わらず、デ
ータ出力端子Ｙには第１データ入力端子Ａを介してプロ
セッサエレメントＰＥ（０，０）から入力されるフィー
ルドブロックディストーションＤｃs（ｘ，０）および
Ｄｄs（ｘ，０）が出力される。
【０２７７】セレクタ５２４５は、第１信号入力端子Ｓ
０に入力される信号ＳＰが０なので、第２信号入力端子
Ｓ１に入力される信号値に関わらず、データ出力端子Ｙ
には第１データ入力端子Ａを介してプロセッサエレメン
トＰＥ（０，１）から入力されるフィールドブロックデ
ィストーションＤｃs（ｘ，１）およびＤｄs（ｘ，１）
が出力される。
０に入力される信号ＳＰが０なので、第２信号入力端子
Ｓ１に入力される信号値に関わらず、データ出力端子Ｙ
には第１データ入力端子Ａを介してプロセッサエレメン
トＰＥ（０，１）から入力されるフィールドブロックデ
ィストーションＤｃs（ｘ，１）およびＤｄs（ｘ，１）
が出力される。
【０２７８】論理和演算器５３５５は、信号入力端子Ｓ
に入力される信号ＳＰが０なので、データ出力端子Ｙに
はデータ入力端子Ａを介してプロセッサエレメントＰＥ
（０，２）から入力されるフィールドブロックディスト
ーションＤｃs（ｘ，２）およびＤｄs（ｘ，２）が出力
される。フリップフロップ５１１５、５２１５および５
３１５は、フィールドブロックディストーションＤｃs
（ｘ，ｙ）およびＤｄs（ｘ，ｙ）が入力され、パルス
信号ＣＫ２に同期して出力される。
に入力される信号ＳＰが０なので、データ出力端子Ｙに
はデータ入力端子Ａを介してプロセッサエレメントＰＥ
（０，２）から入力されるフィールドブロックディスト
ーションＤｃs（ｘ，２）およびＤｄs（ｘ，２）が出力
される。フリップフロップ５１１５、５２１５および５
３１５は、フィールドブロックディストーションＤｃs
（ｘ，ｙ）およびＤｄs（ｘ，ｙ）が入力され、パルス
信号ＣＫ２に同期して出力される。
【０２７９】加算器５１２５、５２２５および５３２５
は、フィールドブロックディストーションＤｃs（ｘ，
ｙ）およびＤｄs（ｘ，ｙ）が入力され、加算して出力
される。セレクタ付きフリップフロップ５１３５、５２
３５および５３３５は、上記加算結果フレームブロック
ディストーションＤｉｓs（ｘ，ｙ）がパルス信号ＣＫ
２に同期して出力される。
は、フィールドブロックディストーションＤｃs（ｘ，
ｙ）およびＤｄs（ｘ，ｙ）が入力され、加算して出力
される。セレクタ付きフリップフロップ５１３５、５２
３５および５３３５は、上記加算結果フレームブロック
ディストーションＤｉｓs（ｘ，ｙ）がパルス信号ＣＫ
２に同期して出力される。
【０２８０】具体的には、パルス信号ＣＫ２の３４クロ
ック目に同期して、フィールドブロックディストーショ
ンＤｃs（０，０）、Ｄｃs（０，１）およびＤｃs
（０，２）が、セレクタ５１４５、５２４５および論理
和演算器５３５５にデータ入力端子Ａを介してそれぞれ
入力され、前述の如くフリップフロップ５１１５、５２
１５および５３１５にそれぞれのデータ入力端子Ａを介
してそれぞれ入力される。
ック目に同期して、フィールドブロックディストーショ
ンＤｃs（０，０）、Ｄｃs（０，１）およびＤｃs
（０，２）が、セレクタ５１４５、５２４５および論理
和演算器５３５５にデータ入力端子Ａを介してそれぞれ
入力され、前述の如くフリップフロップ５１１５、５２
１５および５３１５にそれぞれのデータ入力端子Ａを介
してそれぞれ入力される。
【０２８１】次に、パルス信号ＣＫ２の３５クロック目
に同期して、フィールドブロックディストーションＤｄ
s（０，０）、Ｄｄs（０，１）およびＤｄs（０，２）
が、セレクタ５１４５、５２４５および論理和演算器５
３５５にデータ入力端子Ａを介してそれぞれ入力され、
加算器５１２５、５２２５および５３２５によって、フ
リップフロップ５１１５、５２１５および５３１５から
出力されるＤｃs（０，０）、Ｄｃs（０，１）およびＤ
ｃs（０，２）と加算され、フレームブロックディスト
ーションＤｉｓs（０，０）、Ｄｉｓs（０，１）および
Ｄｉｓs（０，２）がセレクタ付きフリップフロップ５
１３５、５２３５および５３３５に入力される。
に同期して、フィールドブロックディストーションＤｄ
s（０，０）、Ｄｄs（０，１）およびＤｄs（０，２）
が、セレクタ５１４５、５２４５および論理和演算器５
３５５にデータ入力端子Ａを介してそれぞれ入力され、
加算器５１２５、５２２５および５３２５によって、フ
リップフロップ５１１５、５２１５および５３１５から
出力されるＤｃs（０，０）、Ｄｃs（０，１）およびＤ
ｃs（０，２）と加算され、フレームブロックディスト
ーションＤｉｓs（０，０）、Ｄｉｓs（０，１）および
Ｄｉｓs（０，２）がセレクタ付きフリップフロップ５
１３５、５２３５および５３３５に入力される。
【０２８２】パルス信号ＣＫ２の３６クロック目に同期
して、フレームブロックディストーションＤｉｓs
（０，０）、Ｄｉｓs（０，１）およびＤｉｓs（０，
２）がセレクタ付きフリップフロップ５１３５、５２３
５および５３３５から出力される。また、フィールドブ
ロックディストーションＤｃs（１，０）、Ｄｃs（１，
１）およびＤｃs（１，２）が、セレクタ５１４５、５
２４５および論理和演算器５３５５にデータ入力端子Ａ
を介してそれぞれ入力され、前述の如くフリップフロッ
プ５１１５、５２１５および５３１５にそれぞれのデー
タ入力端子Ａを介してそれぞれ入力される。
して、フレームブロックディストーションＤｉｓs
（０，０）、Ｄｉｓs（０，１）およびＤｉｓs（０，
２）がセレクタ付きフリップフロップ５１３５、５２３
５および５３３５から出力される。また、フィールドブ
ロックディストーションＤｃs（１，０）、Ｄｃs（１，
１）およびＤｃs（１，２）が、セレクタ５１４５、５
２４５および論理和演算器５３５５にデータ入力端子Ａ
を介してそれぞれ入力され、前述の如くフリップフロッ
プ５１１５、５２１５および５３１５にそれぞれのデー
タ入力端子Ａを介してそれぞれ入力される。
【０２８３】パルス信号ＣＫ２の３７クロック目に同期
して、フィールドブロックディストーションＤｄs
（１，０）、Ｄｄs（１，１）およびＤｄs（１，２）
が、セレクタ５１４５、５２４５および論理和演算器５
３５５にデータ入力端子Ａを介してそれぞれ入力され、
加算器５１２５、５２２５および５３２５によって、フ
リップフロップ５１１５、５２１５および５３１５から
出力されるＤｃs（１，０）、Ｄｃs（１，１）およびＤ
ｃs（１，２）と加算され、フレームブロックディスト
ーションＤｉｓs（１，０）、Ｄｉｓs（１，１）および
Ｄｉｓs（１，２）がセレクタ付きフリップフロップ５
１３５、５２３５および５３３５に入力される。
して、フィールドブロックディストーションＤｄs
（１，０）、Ｄｄs（１，１）およびＤｄs（１，２）
が、セレクタ５１４５、５２４５および論理和演算器５
３５５にデータ入力端子Ａを介してそれぞれ入力され、
加算器５１２５、５２２５および５３２５によって、フ
リップフロップ５１１５、５２１５および５３１５から
出力されるＤｃs（１，０）、Ｄｃs（１，１）およびＤ
ｃs（１，２）と加算され、フレームブロックディスト
ーションＤｉｓs（１，０）、Ｄｉｓs（１，１）および
Ｄｉｓs（１，２）がセレクタ付きフリップフロップ５
１３５、５２３５および５３３５に入力される。
【０２８４】パルス信号ＣＫ２の３８クロック目に同期
して、フレームブロックディストーションＤｉｓs
（１，０）、Ｄｉｓs（１，１）およびＤｉｓs（１，
２）がセレクタ付きフリップフロップ５１３５、５２３
５および５３３５から出力される。以下同様にして、パ
ルス信号ＣＫ２の４０クロック目に同期して、フレーム
ブロックディストーションＤｉｓs（２，０）、Ｄｉｓs
（２，１）およびＤｉｓs（２，２）がセレクタ付きフ
リップフロップ５１３５、５２３５および５３３５から
出力され、パルス信号ＣＫ２の４２クロック目に同期し
て、フレームブロックディストーションＤｉｓs（３，
０）、Ｄｉｓs（３，１）およびＤｉｓs（３，２）がセ
レクタ付きフリップフロップ５１３５、５２３５および
５３３５から出力される。
して、フレームブロックディストーションＤｉｓs
（１，０）、Ｄｉｓs（１，１）およびＤｉｓs（１，
２）がセレクタ付きフリップフロップ５１３５、５２３
５および５３３５から出力される。以下同様にして、パ
ルス信号ＣＫ２の４０クロック目に同期して、フレーム
ブロックディストーションＤｉｓs（２，０）、Ｄｉｓs
（２，１）およびＤｉｓs（２，２）がセレクタ付きフ
リップフロップ５１３５、５２３５および５３３５から
出力され、パルス信号ＣＫ２の４２クロック目に同期し
て、フレームブロックディストーションＤｉｓs（３，
０）、Ｄｉｓs（３，１）およびＤｉｓs（３，２）がセ
レクタ付きフリップフロップ５１３５、５２３５および
５３３５から出力される。
【０２８５】異パリティフェーズにおいては、フレーム
ブロックディストーション算出手段５００５のセレクタ
５１４５は、第１信号入力端子Ｓ０に入力される信号Ｓ
Ｐが１なので、第２信号入力端子Ｓ１に入力される信号
ＣＴＥにより、データ出力端子Ｙには、第２データ入力
端子Ｂを介してプロセッサエレメントＰＥ（０，１）か
ら入力されるフィールドブロックディストーションＤｃ
d（ｘ，１）と、第１データ入力端子Ａを介してプロセ
ッサエレメントＰＥ（０，０）から入力されるフィール
ドブロックディストーションＤｄd（ｘ，０）とが交互
に出力される。
ブロックディストーション算出手段５００５のセレクタ
５１４５は、第１信号入力端子Ｓ０に入力される信号Ｓ
Ｐが１なので、第２信号入力端子Ｓ１に入力される信号
ＣＴＥにより、データ出力端子Ｙには、第２データ入力
端子Ｂを介してプロセッサエレメントＰＥ（０，１）か
ら入力されるフィールドブロックディストーションＤｃ
d（ｘ，１）と、第１データ入力端子Ａを介してプロセ
ッサエレメントＰＥ（０，０）から入力されるフィール
ドブロックディストーションＤｄd（ｘ，０）とが交互
に出力される。
【０２８６】セレクタ５２４５は、第１信号入力端子Ｓ
０に入力される信号ＳＰが１なので、第２信号入力端子
Ｓ１に入力される信号ＣＴＥにより、データ出力端子Ｙ
には、第２データ入力端子Ｂを介してプロセッサエレメ
ントＰＥ（０，２）から入力されるフィールドブロック
ディストーションＤｃd（ｘ，２）と、第１データ入力
端子Ａを介してプロセッサエレメントＰＥ（０，１）か
ら入力されるフィールドブロックディストーションＤｄ
d（ｘ，１）とが交互に出力される。
０に入力される信号ＳＰが１なので、第２信号入力端子
Ｓ１に入力される信号ＣＴＥにより、データ出力端子Ｙ
には、第２データ入力端子Ｂを介してプロセッサエレメ
ントＰＥ（０，２）から入力されるフィールドブロック
ディストーションＤｃd（ｘ，２）と、第１データ入力
端子Ａを介してプロセッサエレメントＰＥ（０，１）か
ら入力されるフィールドブロックディストーションＤｄ
d（ｘ，１）とが交互に出力される。
【０２８７】論理和演算器５３５５は、信号入力端子Ｓ
に入力される信号ＳＰが１なので、データ出力端子Ｙに
は全てのビット列が１のデータすなわち最大値が出力さ
れる。
に入力される信号ＳＰが１なので、データ出力端子Ｙに
は全てのビット列が１のデータすなわち最大値が出力さ
れる。
【０２８８】フリップフロップ５１１５およびは、フィ
ールドブロックディストーションＤｃd（ｘ，ｙ）およ
びＤｄd（ｘ，ｙ）が入力され、フリップフロップ５３
１５は、最大値がパルス信号ＣＫ２に同期して出力され
る。加算器５１２５および５２２５は、フィールドブロ
ックディストーションＤｃd（ｘ，ｙ）およびＤｄd
（ｘ，ｙ）が入力され、加算器５３２５は、最大値が入
力され、加算して出力される。
ールドブロックディストーションＤｃd（ｘ，ｙ）およ
びＤｄd（ｘ，ｙ）が入力され、フリップフロップ５３
１５は、最大値がパルス信号ＣＫ２に同期して出力され
る。加算器５１２５および５２２５は、フィールドブロ
ックディストーションＤｃd（ｘ，ｙ）およびＤｄd
（ｘ，ｙ）が入力され、加算器５３２５は、最大値が入
力され、加算して出力される。
【０２８９】セレクタ付きフリップフロップ５１３５お
よび５２３５は、上記加算結果フレームブロックディス
トーションＤｉｓd（ｘ，ｙ）が、セレクタ付きフリッ
プフロップ５３３５は、最大値がパルス信号ＣＫ２に同
期して出力される。具体的には、同一パリティフェーズ
と同様にして、パルス信号ＣＫ２の５６クロック目に同
期して、フレームブロックディストーションＤｉｓd
（０，０）、Ｄｉｓd（０，１）および最大値がセレク
タ付きフリップフロップ５１３５、５２３５および５３
３５から出力され、パルス信号ＣＫ２の５８クロック目
に同期して、フレームブロックディストーションＤｉｓ
d（１，０）、Ｄｉｓd（１，１）および最大値がセレク
タ付きフリップフロップ５１３５、５２３５および５３
３５から出力され、パルス信号ＣＫ２の６０クロック目
に同期して、フレームブロックディストーションＤｉｓ
d（２，０）、Ｄｉｓd（２，１）および最大値がセレク
タ付きフリップフロップ５１３５、５２３５および５３
３５から出力される。
よび５２３５は、上記加算結果フレームブロックディス
トーションＤｉｓd（ｘ，ｙ）が、セレクタ付きフリッ
プフロップ５３３５は、最大値がパルス信号ＣＫ２に同
期して出力される。具体的には、同一パリティフェーズ
と同様にして、パルス信号ＣＫ２の５６クロック目に同
期して、フレームブロックディストーションＤｉｓd
（０，０）、Ｄｉｓd（０，１）および最大値がセレク
タ付きフリップフロップ５１３５、５２３５および５３
３５から出力され、パルス信号ＣＫ２の５８クロック目
に同期して、フレームブロックディストーションＤｉｓ
d（１，０）、Ｄｉｓd（１，１）および最大値がセレク
タ付きフリップフロップ５１３５、５２３５および５３
３５から出力され、パルス信号ＣＫ２の６０クロック目
に同期して、フレームブロックディストーションＤｉｓ
d（２，０）、Ｄｉｓd（２，１）および最大値がセレク
タ付きフリップフロップ５１３５、５２３５および５３
３５から出力される。
【０２９０】次に、フレームブロック特定手段６００５
の作用について説明する。フレームブロック特定手段６
００５では、比較器６１１５に各データ入力端子Ａ０、
Ａ１、Ａ２を介して、フレームブロックディストーショ
ン算出手段５００５の加算器５１２５、５２２５、５３
２５によって求められたセレクタ付きＤフリップフロッ
プ５１３５、５２３５および５３３５から出力されたそ
れぞれのフレームブロックディストーションが入力され
る。
の作用について説明する。フレームブロック特定手段６
００５では、比較器６１１５に各データ入力端子Ａ０、
Ａ１、Ａ２を介して、フレームブロックディストーショ
ン算出手段５００５の加算器５１２５、５２２５、５３
２５によって求められたセレクタ付きＤフリップフロッ
プ５１３５、５２３５および５３３５から出力されたそ
れぞれのフレームブロックディストーションが入力され
る。
【０２９１】まず、期間ｃ３５においてパルス信号ＬＤ
３に同期して、論理和演算器６１５５に信号入力端子Ａ
を介して信号１が入力されるため、データ入力端子Ｂに
入力される値に関係なく、データ出力端子Ｙを介してす
べてのビットが１のデータ、すなわち、最大値が出力さ
れたことになる。また、カウンタ６３１５に信号入力端
子ＣＬを介して、パルス信号ＬＤ３に同期して入力され
た信号により、カウンタ６３１５からカウント出力端子
Ｑｎを介して出力される出力カウントが０にリセットさ
れる。
３に同期して、論理和演算器６１５５に信号入力端子Ａ
を介して信号１が入力されるため、データ入力端子Ｂに
入力される値に関係なく、データ出力端子Ｙを介してす
べてのビットが１のデータ、すなわち、最大値が出力さ
れたことになる。また、カウンタ６３１５に信号入力端
子ＣＬを介して、パルス信号ＬＤ３に同期して入力され
た信号により、カウンタ６３１５からカウント出力端子
Ｑｎを介して出力される出力カウントが０にリセットさ
れる。
【０２９２】次に、パルス信号ＣＫ２の３６クロック目
に同期して、同一パリティフレームブロックディストー
ションＤｉｓs（０，０）、Ｄｉｓs（０，１）、Ｄｉｓ
s（０，２）が、比較器６１１５にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１５では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中から最も
小さいディストーションが選択されて、データ出力端子
Ｙを介して最小のディストーションが出力され、最小の
ディストーションに対応するデータ入力端子をＬＭＶｙ
とし、０、１または２がデータ出力端子Ｍを介して出力
される。本実施例では、図５６に示されるように最小の
ディストーションはＤｉｓs（０，０）であり、ＬＭＶ
ｙは０である。
に同期して、同一パリティフレームブロックディストー
ションＤｉｓs（０，０）、Ｄｉｓs（０，１）、Ｄｉｓ
s（０，２）が、比較器６１１５にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器６
１１５では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中から最も
小さいディストーションが選択されて、データ出力端子
Ｙを介して最小のディストーションが出力され、最小の
ディストーションに対応するデータ入力端子をＬＭＶｙ
とし、０、１または２がデータ出力端子Ｍを介して出力
される。本実施例では、図５６に示されるように最小の
ディストーションはＤｉｓs（０，０）であり、ＬＭＶ
ｙは０である。
【０２９３】第２フリップフロップ６１４５では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器６１５５では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器６１５５では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
【０２９４】比較器６１２５では、第１データ入力端子
Ａを介して入力されたＤｉｓs（０，０）と、第２デー
タ入力端子Ｂを介して入力された上記最大値のデータを
比較し、Ｄｉｓs（０，０）の方が小さいため信号出力
端子Ｙを介して１が出力される。セレクタ６１３５で
は、信号入力端子Ｓを介して１が入力されるため、デー
タ入力端子Ａを介して入力されているＤｉｓs（０，
０）がデータ出力端子Ｙを介して出力され、フリップフ
ロップ６１４５に入力される。
Ａを介して入力されたＤｉｓs（０，０）と、第２デー
タ入力端子Ｂを介して入力された上記最大値のデータを
比較し、Ｄｉｓs（０，０）の方が小さいため信号出力
端子Ｙを介して１が出力される。セレクタ６１３５で
は、信号入力端子Ｓを介して１が入力されるため、デー
タ入力端子Ａを介して入力されているＤｉｓs（０，
０）がデータ出力端子Ｙを介して出力され、フリップフ
ロップ６１４５に入力される。
【０２９５】セレクタ６２２５では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介してフリップフロップ６２３５に出力さ
れる。カウンタ６３１５では、ＣＫ２のパルス信号に同
期して、信号入力端子ＣＬに入力される信号ＬＤ３によ
ってリセットされたデータ０がカウント出力端子Ｑｎを
介してＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介してフリップフロップ６２３５に出力さ
れる。カウンタ６３１５では、ＣＫ２のパルス信号に同
期して、信号入力端子ＣＬに入力される信号ＬＤ３によ
ってリセットされたデータ０がカウント出力端子Ｑｎを
介してＣＴｘとして出力される。
【０２９６】次に、パルス信号ＣＫ２の３７クロック目
に同期して、フリップフロップ６２３５では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ６３３５では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の３８クロック目に同期して、Ｄｉｓs
（１，０）、Ｄｉｓs（１，１）、Ｄｉｓs（１，２）
が、比較器６１１５にデータ入力端子Ａ０、Ａ１、Ａ２
を介してそれぞれ入力される。比較器６１１５では、デ
ータ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力さ
れたデータが比較され、その中で最も小さいディストー
ションＤｉｓs（１，２）がデータ出力端子Ｙを介して
出力され、Ｄｉｓs（１，２）が入力されたデータ入力
端子Ａ２を表わす２が、データ出力端子Ｍを介して出力
される。
に同期して、フリップフロップ６２３５では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ６３３５では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の３８クロック目に同期して、Ｄｉｓs
（１，０）、Ｄｉｓs（１，１）、Ｄｉｓs（１，２）
が、比較器６１１５にデータ入力端子Ａ０、Ａ１、Ａ２
を介してそれぞれ入力される。比較器６１１５では、デ
ータ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力さ
れたデータが比較され、その中で最も小さいディストー
ションＤｉｓs（１，２）がデータ出力端子Ｙを介して
出力され、Ｄｉｓs（１，２）が入力されたデータ入力
端子Ａ２を表わす２が、データ出力端子Ｍを介して出力
される。
【０２９７】フリップフロップ６１４５では、パルス信
号ＣＫ２のパルスに同期して、Ｄｉｓs（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器６１５
５では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｉｓs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
号ＣＫ２のパルスに同期して、Ｄｉｓs（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器６１５
５では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｉｓs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
【０２９８】比較器６１２５では、第１データ入力端子
Ａを介して入力されたＤｉｓs（１，２）と、第２デー
タ入力端子Ｂを介して入力されたＤｉｓs（０，０）を
比較し、Ｄｉｓs（０，０）の方が小さいため信号出力
端子Ｙを介して０が出力される。セレクタ６１３５で
は、信号入力端子Ｓを介して０が入力されるため、デー
タ入力端子Ｂを介して入力されているＤｉｓs（０，
０）がデータ出力端子Ｙを介して出力され、フリップフ
ロップ６１４５に入力される。
Ａを介して入力されたＤｉｓs（１，２）と、第２デー
タ入力端子Ｂを介して入力されたＤｉｓs（０，０）を
比較し、Ｄｉｓs（０，０）の方が小さいため信号出力
端子Ｙを介して０が出力される。セレクタ６１３５で
は、信号入力端子Ｓを介して０が入力されるため、デー
タ入力端子Ｂを介して入力されているＤｉｓs（０，
０）がデータ出力端子Ｙを介して出力され、フリップフ
ロップ６１４５に入力される。
【０２９９】セレクタ６２２５では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
てフリップフロップ６２３５に出力される。カウンタ６
３１５では、ＣＫ２のパルス信号に同期して、パルス信
号ＣＴＥによりカウントアップされたデータ１がカウン
ト出力端子Ｑｎを介してＣＴｘとして出力される。
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
てフリップフロップ６２３５に出力される。カウンタ６
３１５では、ＣＫ２のパルス信号に同期して、パルス信
号ＣＴＥによりカウントアップされたデータ１がカウン
ト出力端子Ｑｎを介してＣＴｘとして出力される。
【０３００】次に、パルス信号ＣＫ２の３９クロック目
に同期して、フリップフロップ６２３５では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ６３３５では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の４０クロック目に同期して、Ｄｉｓs
（２，０）、Ｄｉｓs（２，１）、Ｄｉｓs（２，２）
が、比較器６１１５にデータ入力端子Ａ０、Ａ１、Ａ２
を介してそれぞれ入力される。比較器６１１５では、デ
ータ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力さ
れたデータが比較され、その中で最も小さいディストー
ションＤｉｓs（２，１）がデータ出力端子Ｙを介して
出力され、Ｄｉｓs（２，１）が入力されたデータ入力
端子Ａ１を表わす１が、データ出力端子Ｍを介して出力
される。
に同期して、フリップフロップ６２３５では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ６３３５では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の４０クロック目に同期して、Ｄｉｓs
（２，０）、Ｄｉｓs（２，１）、Ｄｉｓs（２，２）
が、比較器６１１５にデータ入力端子Ａ０、Ａ１、Ａ２
を介してそれぞれ入力される。比較器６１１５では、デ
ータ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力さ
れたデータが比較され、その中で最も小さいディストー
ションＤｉｓs（２，１）がデータ出力端子Ｙを介して
出力され、Ｄｉｓs（２，１）が入力されたデータ入力
端子Ａ１を表わす１が、データ出力端子Ｍを介して出力
される。
【０３０１】フリップフロップ６１４５では、パルス信
号ＣＫ２のパルスに同期して、Ｄｉｓs（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器６１５
５では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｉｓs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
号ＣＫ２のパルスに同期して、Ｄｉｓs（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器６１５
５では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｉｓs（０，０）がそのままデータ出力端子Ｙを
介して出力される。
【０３０２】比較器６１２５では、第１データ入力端子
Ａを介して入力されたＤｉｓs（２，１）と、第２デー
タ入力端子Ｂを介して入力されたＤｉｓs（０，０）を
比較し、Ｄｉｓs（２，１）の方が小さいため信号出力
端子Ｙを介して１が出力される。セレクタ６１３５で
は、信号入力端子Ｓを介して１が入力されるため、デー
タ入力端子Ａを介して入力されているＤｉｓs（２，
１）がデータ出力端子Ｙを介して出力され、フリップフ
ロップ６１４５に入力される。
Ａを介して入力されたＤｉｓs（２，１）と、第２デー
タ入力端子Ｂを介して入力されたＤｉｓs（０，０）を
比較し、Ｄｉｓs（２，１）の方が小さいため信号出力
端子Ｙを介して１が出力される。セレクタ６１３５で
は、信号入力端子Ｓを介して１が入力されるため、デー
タ入力端子Ａを介して入力されているＤｉｓs（２，
１）がデータ出力端子Ｙを介して出力され、フリップフ
ロップ６１４５に入力される。
【０３０３】セレクタ６２２５では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介してフリップフロップ６２３５に出力さ
れる。カウンタ６３１５では、ＣＫ２のパルス信号に同
期して、パルス信号ＣＴＥによりカウントアップされた
データ２がカウント出力端子Ｑｎを介してＣＴｘとして
出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介してフリップフロップ６２３５に出力さ
れる。カウンタ６３１５では、ＣＫ２のパルス信号に同
期して、パルス信号ＣＴＥによりカウントアップされた
データ２がカウント出力端子Ｑｎを介してＣＴｘとして
出力される。
【０３０４】次に、パルス信号ＣＫ２の４１クロック目
に同期して、フリップフロップ６１４５では、入力デー
タＤｉｓs（２，１）がデータ出力端子Ｙを介して出力
され、フリップフロップ６２３５では、入力データ１が
Ｍｙとしてデータ出力端子Ｙを介して出力され、換算テ
ーブル６２４５では、データ入力端子Ａを介して入力さ
れたデータ１が動きベクトルに換算され、データ出力端
子Ｙを介して換算データ０が出力され、フリップフロッ
プ６３３５では、入力データ２がＭｘとしてデータ出力
端子Ｙを介して出力され、換算テーブル６３４５では、
データ入力端子Ａを介して入力されたデータ２が動きベ
クトルに換算され、データ出力端子Ｙを介して換算デー
タ０が入力される。
に同期して、フリップフロップ６１４５では、入力デー
タＤｉｓs（２，１）がデータ出力端子Ｙを介して出力
され、フリップフロップ６２３５では、入力データ１が
Ｍｙとしてデータ出力端子Ｙを介して出力され、換算テ
ーブル６２４５では、データ入力端子Ａを介して入力さ
れたデータ１が動きベクトルに換算され、データ出力端
子Ｙを介して換算データ０が出力され、フリップフロッ
プ６３３５では、入力データ２がＭｘとしてデータ出力
端子Ｙを介して出力され、換算テーブル６３４５では、
データ入力端子Ａを介して入力されたデータ２が動きベ
クトルに換算され、データ出力端子Ｙを介して換算デー
タ０が入力される。
【０３０５】このようにｃ５０まで、同様の最小同一パ
リティフレームブロックディストーションの判定を行
う。図５７の例では最小同一パリティフレームブロック
ディストーションＭｉｎＤｉｓＦｒsは（５，１）とな
る。ｃ５０において１の値を表すＳＭＶ２の信号値が、
それぞれセレクタ付きフリップフロップ回路６１８５、
６２８５および６３８５の信号入力端子Ｅに入力され
る。セレクタ付きフリップフロップ回路６１８５、６２
８５および６３８５は図１８の６１８０のセレクタ付き
フリップフロップ回路と同じ構造であり、図１８の信号
入力端子Ｓの信号値が１の時セレクタは出力端Ｙの出力
値として入力端子Ａの値を選択する。よって、ＳＭＶ２
の信号値が１のとき、セレクタ付きフリップフロップ回
路６１８５、６２８５および６３８５は、それぞれ最小
動きベクトルのｙ座標、最小同一パリティフレームブロ
ックディストーションおよび最小同一パリティ動きベク
トルのｘ座標をパルス信号ＣＫ２の５１クロック目に同
期して出力する。
リティフレームブロックディストーションの判定を行
う。図５７の例では最小同一パリティフレームブロック
ディストーションＭｉｎＤｉｓＦｒsは（５，１）とな
る。ｃ５０において１の値を表すＳＭＶ２の信号値が、
それぞれセレクタ付きフリップフロップ回路６１８５、
６２８５および６３８５の信号入力端子Ｅに入力され
る。セレクタ付きフリップフロップ回路６１８５、６２
８５および６３８５は図１８の６１８０のセレクタ付き
フリップフロップ回路と同じ構造であり、図１８の信号
入力端子Ｓの信号値が１の時セレクタは出力端Ｙの出力
値として入力端子Ａの値を選択する。よって、ＳＭＶ２
の信号値が１のとき、セレクタ付きフリップフロップ回
路６１８５、６２８５および６３８５は、それぞれ最小
動きベクトルのｙ座標、最小同一パリティフレームブロ
ックディストーションおよび最小同一パリティ動きベク
トルのｘ座標をパルス信号ＣＫ２の５１クロック目に同
期して出力する。
【０３０６】また、異パリティフェーズ（ｃ５４〜ｃ６
９）の期間においても比較器６１１５の入力端子Ａ２の
信号値が常に最大値であること以外は同様であるので説
明は省略する。（詳細は図５７〜図５８参照） よって、パルス信号ＣＫ２の６９クロック目に同期し
て、フリップフロップ６１８５、６２８５および６３８
５の信号端子Ｅの信号ＳＭＶ２の値が１で入力され、ｃ
５４〜ｃ６９で判定される最小異パリティフレームブロ
ックディストーションと最小異パリティフレーム動きベ
クトルがセレクタ付きＤフリップフロップ６１８５、６
２８５および６３８５の出力端子Ｏから出力される。
９）の期間においても比較器６１１５の入力端子Ａ２の
信号値が常に最大値であること以外は同様であるので説
明は省略する。（詳細は図５７〜図５８参照） よって、パルス信号ＣＫ２の６９クロック目に同期し
て、フリップフロップ６１８５、６２８５および６３８
５の信号端子Ｅの信号ＳＭＶ２の値が１で入力され、ｃ
５４〜ｃ６９で判定される最小異パリティフレームブロ
ックディストーションと最小異パリティフレーム動きベ
クトルがセレクタ付きＤフリップフロップ６１８５、６
２８５および６３８５の出力端子Ｏから出力される。
【０３０７】以上により、同一パリティフェーズおよび
異パリティフェーズにおいてそれぞれ現画像フレームブ
ロック１１０に対応する最小フレームブロックディスト
ーションとフレーム動きベクトルが求まる。したがっ
て、フレームブロック特定手段６００５により、サーチ
ウインドウ２１０内の全てのフレーム候補ブロック３１
０と現画像フレームブロック１１０との間の最小同一パ
リティフレームブロックディストーションおよび最小同
一パリティフレームブロックディストーションに対応す
る最小同一パリティ動きベクトル、最小異パリティフレ
ームブロックディストーションおよび最小異パリティフ
レームブロックディストーションに対応する最小異パリ
ティ動きベクトルがそれぞれ算出される。
異パリティフェーズにおいてそれぞれ現画像フレームブ
ロック１１０に対応する最小フレームブロックディスト
ーションとフレーム動きベクトルが求まる。したがっ
て、フレームブロック特定手段６００５により、サーチ
ウインドウ２１０内の全てのフレーム候補ブロック３１
０と現画像フレームブロック１１０との間の最小同一パ
リティフレームブロックディストーションおよび最小同
一パリティフレームブロックディストーションに対応す
る最小同一パリティ動きベクトル、最小異パリティフレ
ームブロックディストーションおよび最小異パリティフ
レームブロックディストーションに対応する最小異パリ
ティ動きベクトルがそれぞれ算出される。
【０３０８】図６０〜図６３は本発明に係わる動きベク
トル探索装置の垂直サイドレジスタの配置をかえた第２
実施例を示す図である。図６０は、第１実施例における
同じ列に上下２つある垂直サイドレジスタユニットを、
１つにまとめセレクタによってデータの流れを制御する
ものである。列の最後のプロセッサエレメントＰＥ
（０，３）、ＰＥ（１，３）、ＰＥ（２，３）およびＰ
Ｅ（３，３）がそれぞれ垂直サイドレジスタＶＳ（０，
−１）、ＶＳ（１，−１）、ＶＳ（２，−１）およびＶ
Ｓ（３，−１）と電気的に接続されていることがわか
る。第１の画素データ転送保持手段３００１、第２の画
素データ転送保持手段３００２および第３の画素データ
転送保持４０００をグループ毎に大きく捉らえると、入
力レジスタ群、垂直サイドレジスタ群、プロセッサエレ
メント群水平サイドレジスタ群としてみることができ、
図６１（ｂ）のように表わせる。図６１（ａ）は、垂直
サイドレジスタ群が第１垂直サイドレジスタ群と第２垂
直サイドレジスタ群に分れて表わされる前述の第１実施
例を表わす図である。
トル探索装置の垂直サイドレジスタの配置をかえた第２
実施例を示す図である。図６０は、第１実施例における
同じ列に上下２つある垂直サイドレジスタユニットを、
１つにまとめセレクタによってデータの流れを制御する
ものである。列の最後のプロセッサエレメントＰＥ
（０，３）、ＰＥ（１，３）、ＰＥ（２，３）およびＰ
Ｅ（３，３）がそれぞれ垂直サイドレジスタＶＳ（０，
−１）、ＶＳ（１，−１）、ＶＳ（２，−１）およびＶ
Ｓ（３，−１）と電気的に接続されていることがわか
る。第１の画素データ転送保持手段３００１、第２の画
素データ転送保持手段３００２および第３の画素データ
転送保持４０００をグループ毎に大きく捉らえると、入
力レジスタ群、垂直サイドレジスタ群、プロセッサエレ
メント群水平サイドレジスタ群としてみることができ、
図６１（ｂ）のように表わせる。図６１（ａ）は、垂直
サイドレジスタ群が第１垂直サイドレジスタ群と第２垂
直サイドレジスタ群に分れて表わされる前述の第１実施
例を表わす図である。
【０３０９】以下、第１実施例を参考に同様の動作を繰
り返すことにより、各々のプロセッサエレメントにおい
て各ディストーションを算出することができる。また、
このとき、垂直サイドレジスタＶＳ（１，−１）、ＶＳ
（２，−１）、ＶＳ（３，−１）およびＶＳ（４，−
１）を含む列を図６２に示すようにリング状に配置し、
転送バスの長さを短く、転送バスどうしの長さの差を小
さく、または同一にすることができる。
り返すことにより、各々のプロセッサエレメントにおい
て各ディストーションを算出することができる。また、
このとき、垂直サイドレジスタＶＳ（１，−１）、ＶＳ
（２，−１）、ＶＳ（３，−１）およびＶＳ（４，−
１）を含む列を図６２に示すようにリング状に配置し、
転送バスの長さを短く、転送バスどうしの長さの差を小
さく、または同一にすることができる。
【０３１０】図６３は、本発明に係る動きベクトル探索
装置の第３実施例を示す図である。ここでは、第１実施
例においてプロセッサエレメントおよび垂直サイドレジ
スタに中間レジスタを設けて、第１実施例のプロセッサ
エレメントと同じ数のプロセッサエレメント数で第１実
施例のサーチウインドウよりも大きなサーチウインドウ
を対象にして、動きベクトルを探索する場合である。
装置の第３実施例を示す図である。ここでは、第１実施
例においてプロセッサエレメントおよび垂直サイドレジ
スタに中間レジスタを設けて、第１実施例のプロセッサ
エレメントと同じ数のプロセッサエレメント数で第１実
施例のサーチウインドウよりも大きなサーチウインドウ
を対象にして、動きベクトルを探索する場合である。
【０３１１】１２個のプロセッサエレメントＰＥおよび
４個の垂直サイドレジスタＶＳ、６個の入力レジスタに
加えて、８個の中間レジスタＩＰＡ、１８個の中間レジ
スタＩＰＢおよび図６３では省略しているが３６個の水
平サイドレジスタＨＳを有している。中間レジスタＩＰ
Ａは奇数列の２つのプロセッサエレメントＰＥとの間に
あり、左右上下方向に画素データを保持転送するもので
ある。中間レジスタＩＰＢは偶数列に存在しており、左
右方向にのみ画素データを保持転送するものである。中
間レジスタＩＰＡおよびＩＰＢとも画素データのディス
トーションの計算は行わない。
４個の垂直サイドレジスタＶＳ、６個の入力レジスタに
加えて、８個の中間レジスタＩＰＡ、１８個の中間レジ
スタＩＰＢおよび図６３では省略しているが３６個の水
平サイドレジスタＨＳを有している。中間レジスタＩＰ
Ａは奇数列の２つのプロセッサエレメントＰＥとの間に
あり、左右上下方向に画素データを保持転送するもので
ある。中間レジスタＩＰＢは偶数列に存在しており、左
右方向にのみ画素データを保持転送するものである。中
間レジスタＩＰＡおよびＩＰＢとも画素データのディス
トーションの計算は行わない。
【０３１２】また、第２実施例のように、本来同じ列に
上下２つある垂直サイドレジスタおよび中間レジスタＩ
ＰＢを、１つにまとめて置き換えている。また、図６３
では省略している３６個の水平サイドレジスタＨＳによ
って、前述の実施例１、２と同様の画素データの戻し動
作を行い、同一候補ブロックについて同一パリティおよ
び異パリティの各ディストーションおよび動きベクトル
を算出することができる。現画像データ出力手段１００
０、第１の画素データ転送保持手段３００１、第２の画
素データ転送保持手段３００２および第３の画素データ
転送保持４０００の画素データの流れおよび水平サイド
レジスタのデータ保持状態およびディストーション算出
演算状態は容易に前記の実施例１より推測できるので省
略する。
上下２つある垂直サイドレジスタおよび中間レジスタＩ
ＰＢを、１つにまとめて置き換えている。また、図６３
では省略している３６個の水平サイドレジスタＨＳによ
って、前述の実施例１、２と同様の画素データの戻し動
作を行い、同一候補ブロックについて同一パリティおよ
び異パリティの各ディストーションおよび動きベクトル
を算出することができる。現画像データ出力手段１００
０、第１の画素データ転送保持手段３００１、第２の画
素データ転送保持手段３００２および第３の画素データ
転送保持４０００の画素データの流れおよび水平サイド
レジスタのデータ保持状態およびディストーション算出
演算状態は容易に前記の実施例１より推測できるので省
略する。
【０３１３】各プロセッサエレメントにおいて計算され
たディストーションは、第１実施例と同様に、フィール
ドブロック特定手段６０００にそれぞれ入力され、同一
パリティにおいてそれぞれ第１最小フィールドブロック
ディストーションおよび第１最小フィールドブロックデ
ィストーションに対応する第１フィールド動きベクトル
が算出されるとともに、第２最小フィールドブロックデ
ィストーションおよび第２最小フィールドブロックディ
ストーションに対応する第２フィールド動きベクトルが
算出され、異パリティにおいてそれぞれ第３最小フィー
ルドブロックディストーションおよび第３最小フィール
ドブロックディストーションに対応する第３フィールド
動きベクトルが算出されるとともに、第４最小フィール
ドブロックディストーションおよび第４最小フィールド
ブロックディストーションに対応する第４フィールド動
きベクトルが算出される。
たディストーションは、第１実施例と同様に、フィール
ドブロック特定手段６０００にそれぞれ入力され、同一
パリティにおいてそれぞれ第１最小フィールドブロック
ディストーションおよび第１最小フィールドブロックデ
ィストーションに対応する第１フィールド動きベクトル
が算出されるとともに、第２最小フィールドブロックデ
ィストーションおよび第２最小フィールドブロックディ
ストーションに対応する第２フィールド動きベクトルが
算出され、異パリティにおいてそれぞれ第３最小フィー
ルドブロックディストーションおよび第３最小フィール
ドブロックディストーションに対応する第３フィールド
動きベクトルが算出されるとともに、第４最小フィール
ドブロックディストーションおよび第４最小フィールド
ブロックディストーションに対応する第４フィールド動
きベクトルが算出される。
【０３１４】また、各プロセッサエレメントにおいて計
算されたディストーションは、第１実施例と同様に、フ
レームブロックディストーション算出手段５００５にそ
れぞれ入力され、同一パリティおよび異パリティにおけ
る各フレームブロックディストーションが、フレームブ
ロック特定手段６００５に出力される。フレームブロッ
ク特定手段６００５では、第１実施例と同様に、同一パ
リティおよび異パリティにおいて最小フレームブロック
ディストーションおよび最小フレームブロックディスト
ーションに対応するフレーム動きベクトルが算出され
る。
算されたディストーションは、第１実施例と同様に、フ
レームブロックディストーション算出手段５００５にそ
れぞれ入力され、同一パリティおよび異パリティにおけ
る各フレームブロックディストーションが、フレームブ
ロック特定手段６００５に出力される。フレームブロッ
ク特定手段６００５では、第１実施例と同様に、同一パ
リティおよび異パリティにおいて最小フレームブロック
ディストーションおよび最小フレームブロックディスト
ーションに対応するフレーム動きベクトルが算出され
る。
【０３１５】したがって、本実施例においても、同一パ
リティおよび異パリティにおいて各ディストーションお
よび各動きベクトルを算出することができる。また、第
１実施例のように、現画像ブロックデータ出力手段１０
００およびサーチウインドウデータ出力手段２０００か
ら続けて画像データを出力させることにより、現画像ブ
ロックに隣接するもう一つの現画像ブロックに対応する
各ディストーションおよび各動きベクトルを算出するこ
とができる。
リティおよび異パリティにおいて各ディストーションお
よび各動きベクトルを算出することができる。また、第
１実施例のように、現画像ブロックデータ出力手段１０
００およびサーチウインドウデータ出力手段２０００か
ら続けて画像データを出力させることにより、現画像ブ
ロックに隣接するもう一つの現画像ブロックに対応する
各ディストーションおよび各動きベクトルを算出するこ
とができる。
【０３１６】また、上記実施例では、プロセッサエレメ
ントと中間レジスタを等間隔に配置した例を示したが、
図６４、図６５に示されるように、プロセッサエレメン
トを中央部に密集させ、周縁部を粗く配置することもで
き、さらに、プロセッサエレメントを放射状に配置等、
配置の仕方は自由であり、探索対象のサーチウインド
ウ、参照画像の候補ブロックに合せて配置するものであ
る。
ントと中間レジスタを等間隔に配置した例を示したが、
図６４、図６５に示されるように、プロセッサエレメン
トを中央部に密集させ、周縁部を粗く配置することもで
き、さらに、プロセッサエレメントを放射状に配置等、
配置の仕方は自由であり、探索対象のサーチウインド
ウ、参照画像の候補ブロックに合せて配置するものであ
る。
【０３１７】次に、水平サイドレジスタＨＳからプロセ
ッサエレメントＰＥ方向に画素データを戻しながらディ
ストーションの算出を行なう場合について説明する。本
実施例においては、プロセッサエレメントＰＥおよび垂
直サイドレジスタＶＳから水平サイドレジスタＨＳに画
素データを出力するタイミングは、すべて水平サイドレ
ジスタＨＳに接続されているプロセッサエレメントＰＥ
および垂直サイドレジスタＶＳの列のディストーション
算出開始位置を保って出力される。すなわち、プロセッ
サエレメントＰＥ（０，０），ＰＥ（０，１），ＰＥ
（０，２），垂直サイドレジスタＶＳ（０，３）に、入
力された画素データ（ｘ，０），（ｘ，１），（ｘ，
２），（ｘ，３）が、水平サイドレジスタＨＳ（−１，
０），ＨＳ（−１，１），ＨＳ（−１，２），ＨＳ（−
１，３）に出力される。
ッサエレメントＰＥ方向に画素データを戻しながらディ
ストーションの算出を行なう場合について説明する。本
実施例においては、プロセッサエレメントＰＥおよび垂
直サイドレジスタＶＳから水平サイドレジスタＨＳに画
素データを出力するタイミングは、すべて水平サイドレ
ジスタＨＳに接続されているプロセッサエレメントＰＥ
および垂直サイドレジスタＶＳの列のディストーション
算出開始位置を保って出力される。すなわち、プロセッ
サエレメントＰＥ（０，０），ＰＥ（０，１），ＰＥ
（０，２），垂直サイドレジスタＶＳ（０，３）に、入
力された画素データ（ｘ，０），（ｘ，１），（ｘ，
２），（ｘ，３）が、水平サイドレジスタＨＳ（−１，
０），ＨＳ（−１，１），ＨＳ（−１，２），ＨＳ（−
１，３）に出力される。
【０３１８】したがって、第１実施例における上の行に
ある垂直レジスタＨＳ（−１，−１），ＨＳ（−２，−
１），ＨＳ（−３，−１）は、必要なくなる。また、第
１および第２のフィールドブロックディストーション算
出終了時にプロセッサエレメントおよび垂直サイドレジ
スタに保持されていた画素データは、ディストーション
算出後、隣の列に一旦シフトされ、上下のシフト後、元
の列に戻され、ディストーション算出開始位置に転送さ
れる。以後、第３および第４のフィールドブロックディ
ストーションを算出しながら上下方向の転送を行ない、
１列分のディストーションの算出を行なう。
ある垂直レジスタＨＳ（−１，−１），ＨＳ（−２，−
１），ＨＳ（−３，−１）は、必要なくなる。また、第
１および第２のフィールドブロックディストーション算
出終了時にプロセッサエレメントおよび垂直サイドレジ
スタに保持されていた画素データは、ディストーション
算出後、隣の列に一旦シフトされ、上下のシフト後、元
の列に戻され、ディストーション算出開始位置に転送さ
れる。以後、第３および第４のフィールドブロックディ
ストーションを算出しながら上下方向の転送を行ない、
１列分のディストーションの算出を行なう。
【０３１９】次に、右方向に画素データの転送を行なう
とともに、水平サイドレジスタＨＳ（−１，０），ＨＳ
（−１，１），ＨＳ（−１，２），ＨＳ（−１，３）か
らプロセッサエレメントＰＥ（０，０），ＰＥ（０，
１），ＰＥ（０，２），垂直サイドレジスタＶＳ（０，
３）に、画素データの転送を行ないディストーションの
算出を行なう。以下、同様にして、上下方向の転送と右
方向の転送により第３および第４のフィールドブロック
ディストーションを算出することができる。
とともに、水平サイドレジスタＨＳ（−１，０），ＨＳ
（−１，１），ＨＳ（−１，２），ＨＳ（−１，３）か
らプロセッサエレメントＰＥ（０，０），ＰＥ（０，
１），ＰＥ（０，２），垂直サイドレジスタＶＳ（０，
３）に、画素データの転送を行ないディストーションの
算出を行なう。以下、同様にして、上下方向の転送と右
方向の転送により第３および第４のフィールドブロック
ディストーションを算出することができる。
【０３２０】ディストーション算出後は、上記実施例と
同様の方法で動きベクトルを算出することができる。
同様の方法で動きベクトルを算出することができる。
【０３２１】
【発明の効果】請求項１記載の発明によれば、第１のフ
ィールドブロックディストーション算出工程において、
第１のフィールドブロックディストーションおよび第２
のフィールドブロックディストーションを同時に算出
し、第３の画素データ転送保持手段により画素データを
高速に転送し、第２のフィールドブロックディストーシ
ョン算出工程において、第３のフィールドブロックディ
ストーションおよび第４のフィールドブロックディスト
ーションを同時に算出する。したがって、第１および第
２のフィールドブロックディストーションから第３およ
び第４のフィールドブロックディストーションの算出が
高速にでき、第２のフレームブロック特定工程における
第２最小フレーム候補ブロックおよび第２最小フレーム
候補ブロックに対応する動きベクトルを特定する間での
時間を短縮することができる。
ィールドブロックディストーション算出工程において、
第１のフィールドブロックディストーションおよび第２
のフィールドブロックディストーションを同時に算出
し、第３の画素データ転送保持手段により画素データを
高速に転送し、第２のフィールドブロックディストーシ
ョン算出工程において、第３のフィールドブロックディ
ストーションおよび第４のフィールドブロックディスト
ーションを同時に算出する。したがって、第１および第
２のフィールドブロックディストーションから第３およ
び第４のフィールドブロックディストーションの算出が
高速にでき、第２のフレームブロック特定工程における
第２最小フレーム候補ブロックおよび第２最小フレーム
候補ブロックに対応する動きベクトルを特定する間での
時間を短縮することができる。
【０３２２】請求項２記載の発明によれば、請求項１記
載の動きベクトル探索方法において、インタレース構造
の動画像について適用できるので、同一および異パリテ
ィの最小フィールド候補ブロックおよび同一および異パ
リティの最小フレーム候補ブロックを求めることがで
き、高速に同一および異パリティの動きベクトルを特定
することができる。
載の動きベクトル探索方法において、インタレース構造
の動画像について適用できるので、同一および異パリテ
ィの最小フィールド候補ブロックおよび同一および異パ
リティの最小フレーム候補ブロックを求めることがで
き、高速に同一および異パリティの動きベクトルを特定
することができる。
【０３２３】請求項３記載の発明によれば、請求項１記
載の動きベクトル探索方法において、第１のフィールド
ブロックディストーション算出工程により同一パリティ
フェーズのフィールドブロックディストーションを算出
し、第２のフィールドブロックディストーション算出工
程により異パリティフェーズのフィールドブロックディ
ストーションを算出するので、第１および第２のフレー
ムブロック特定工程において、同一および異パリティの
最小フレーム候補ブロックを求めることができ、高速に
同一および異パリティの動きベクトルを特定することが
できる。
載の動きベクトル探索方法において、第１のフィールド
ブロックディストーション算出工程により同一パリティ
フェーズのフィールドブロックディストーションを算出
し、第２のフィールドブロックディストーション算出工
程により異パリティフェーズのフィールドブロックディ
ストーションを算出するので、第１および第２のフレー
ムブロック特定工程において、同一および異パリティの
最小フレーム候補ブロックを求めることができ、高速に
同一および異パリティの動きベクトルを特定することが
できる。
【０３２４】請求項４記載の発明によれば、請求項１記
載の動きベクトル探索方法において、戻しデータ転送工
程と同時に、第２のフィールドブロックディストーショ
ン算出工程により、第３のフィールドブロックディスト
ーションおよび第４のフィールドブロックディストーシ
ョンを時分割演算するので、ディストーション算出と次
のディストーション算出の間に余分な待ち時間を設ける
必要がなく、高速にディストーションの算出に移ること
ができる。
載の動きベクトル探索方法において、戻しデータ転送工
程と同時に、第２のフィールドブロックディストーショ
ン算出工程により、第３のフィールドブロックディスト
ーションおよび第４のフィールドブロックディストーシ
ョンを時分割演算するので、ディストーション算出と次
のディストーション算出の間に余分な待ち時間を設ける
必要がなく、高速にディストーションの算出に移ること
ができる。
【０３２５】請求項５記載の発明によれば、請求項１記
載の動きベクトル探索方法において、第３の画素データ
転送保持手段の（Ｍ−１）列分の第３レジスタユニット
が、画素データを第１の画素データ転送保持手段の第１
レジスタユニットおよび第２の画素データ転送保持手段
の第２レジスタユニットに戻すことができるので、高速
にディストーションの算出をすることができ、動きベク
トルを高速に求めることができる。
載の動きベクトル探索方法において、第３の画素データ
転送保持手段の（Ｍ−１）列分の第３レジスタユニット
が、画素データを第１の画素データ転送保持手段の第１
レジスタユニットおよび第２の画素データ転送保持手段
の第２レジスタユニットに戻すことができるので、高速
にディストーションの算出をすることができ、動きベク
トルを高速に求めることができる。
【０３２６】請求項６記載の発明によれば、請求項１記
載の動きベクトル探索方法において、第３の画素データ
転送保持手段のＭ列分の第３レジスタユニットが、画素
データを第１の画素データ転送保持手段の第１レジスタ
ユニットおよび第２の画素データ転送保持手段の第２レ
ジスタユニットに戻すので、現画像ブロックの大きさを
どのようにとっても第１および第２レジスタユニットに
画素データを転送することができ、高速にディストーシ
ョンの算出をすることができ、動きベクトルを高速に求
めることができる。
載の動きベクトル探索方法において、第３の画素データ
転送保持手段のＭ列分の第３レジスタユニットが、画素
データを第１の画素データ転送保持手段の第１レジスタ
ユニットおよび第２の画素データ転送保持手段の第２レ
ジスタユニットに戻すので、現画像ブロックの大きさを
どのようにとっても第１および第２レジスタユニットに
画素データを転送することができ、高速にディストーシ
ョンの算出をすることができ、動きベクトルを高速に求
めることができる。
【０３２７】請求項７記載の発明によれば、請求項１記
載の動きベクトル探索方法において、高速転送記憶手段
が第１および第２の画素データ転送保持手段に画素デー
タの入力を行なうので、第１および第２の画素データ転
送保持手段に高速に画素データを入力することができ、
ディストーションの算出および動きベクトルを高速に求
めることができる。
載の動きベクトル探索方法において、高速転送記憶手段
が第１および第２の画素データ転送保持手段に画素デー
タの入力を行なうので、第１および第２の画素データ転
送保持手段に高速に画素データを入力することができ、
ディストーションの算出および動きベクトルを高速に求
めることができる。
【０３２８】請求項８記載の発明によれば、請求項７記
載の動きベクトル探索方法において、高速転送記憶手段
が第１および第２の画素データ転送保持手段に画素デー
タを入力する間に、次に入力する画素データを参照画像
データ記憶手段から読み込むので、参照画像データ記憶
手段による画素データの出力速度に妨げられることなく
高速にデータ入力ができ、ディストーションの算出およ
び動きベクトルを高速に求めることができる。
載の動きベクトル探索方法において、高速転送記憶手段
が第１および第２の画素データ転送保持手段に画素デー
タを入力する間に、次に入力する画素データを参照画像
データ記憶手段から読み込むので、参照画像データ記憶
手段による画素データの出力速度に妨げられることなく
高速にデータ入力ができ、ディストーションの算出およ
び動きベクトルを高速に求めることができる。
【０３２９】請求項９記載の発明によれば、請求項５お
よび６記載の動きベクトル探索方法において、サーチウ
ィンドウ内で隣り合う２つの画素列の画素データを互い
に列方向で逆方向に転送させるよう、探索領域内で入力
画素データを列方向に往復移動させるので、第１および
第２レジスタユニットの列毎に転送方向を一方向にで
き、第１および第２レジスタ間の列方向の転送バスを削
減することができる。
よび６記載の動きベクトル探索方法において、サーチウ
ィンドウ内で隣り合う２つの画素列の画素データを互い
に列方向で逆方向に転送させるよう、探索領域内で入力
画素データを列方向に往復移動させるので、第１および
第２レジスタユニットの列毎に転送方向を一方向にで
き、第１および第２レジスタ間の列方向の転送バスを削
減することができる。
【０３３０】請求項１０記載の発明によれば、請求項１
記載の動きベクトル探索方法において、第３の画素デー
タ転送保持手段における画素データの入出力を、探索領
域内におけるディストーション算出開始時の画素データ
の位置を保って行なうので、画素データを水平方向に移
動させるだけで転送ができ、ディストーションの算出お
よび動きベクトルを高速に求めることができる。
記載の動きベクトル探索方法において、第３の画素デー
タ転送保持手段における画素データの入出力を、探索領
域内におけるディストーション算出開始時の画素データ
の位置を保って行なうので、画素データを水平方向に移
動させるだけで転送ができ、ディストーションの算出お
よび動きベクトルを高速に求めることができる。
【０３３１】請求項１１記載の発明によれば、フィール
ドブロックディストーション算出手段において、第１の
フィールドブロックディストーションおよび第２のフィ
ールドブロックディストーションを同時に算出し、第３
の画素データ転送保持手段により画素データを高速に転
送し、さらに、フィールドブロックディストーション算
出手段において、第３のフィールドブロックディストー
ションおよび第４のフィールドブロックディストーショ
ンを同時に算出する。したがって、第１および第２のフ
ィールドブロックディストーションから第３および第４
のフィールドブロックディストーションの算出が高速に
でき、フレームブロック特定手段における第２最小フレ
ーム候補ブロックおよび第２最小フレーム候補ブロック
に対応する動きベクトルを特定する間での時間を短縮す
ることができる。
ドブロックディストーション算出手段において、第１の
フィールドブロックディストーションおよび第２のフィ
ールドブロックディストーションを同時に算出し、第３
の画素データ転送保持手段により画素データを高速に転
送し、さらに、フィールドブロックディストーション算
出手段において、第３のフィールドブロックディストー
ションおよび第４のフィールドブロックディストーショ
ンを同時に算出する。したがって、第１および第２のフ
ィールドブロックディストーションから第３および第４
のフィールドブロックディストーションの算出が高速に
でき、フレームブロック特定手段における第２最小フレ
ーム候補ブロックおよび第２最小フレーム候補ブロック
に対応する動きベクトルを特定する間での時間を短縮す
ることができる。
【０３３２】請求項１２記載の発明によれば、請求項１
１記載の動きベクトル探索方法において、インタレース
構造の動画像について適用できるので、同一および異パ
リティの最小フィールド候補ブロックおよび同一および
異パリティの最小フレーム候補ブロックを求めることが
でき、高速に同一および異パリティの動きベクトルを特
定することができる。
１記載の動きベクトル探索方法において、インタレース
構造の動画像について適用できるので、同一および異パ
リティの最小フィールド候補ブロックおよび同一および
異パリティの最小フレーム候補ブロックを求めることが
でき、高速に同一および異パリティの動きベクトルを特
定することができる。
【０３３３】請求項１３記載の発明によれば、請求項１
１記載の動きベクトル探索装置において、フィールドブ
ロックディストーション算出手段により同一パリティフ
ェーズのフィールドブロックディストーションを算出
し、さらに、フィールドブロックディストーション算出
手段により異パリティフェーズのフィールドブロックデ
ィストーションを算出するので、フレームブロック特定
手段において、同一および異パリティの最小フレーム候
補ブロックを求めることができ、高速に同一および異パ
リティの動きベクトルを特定することができる。
１記載の動きベクトル探索装置において、フィールドブ
ロックディストーション算出手段により同一パリティフ
ェーズのフィールドブロックディストーションを算出
し、さらに、フィールドブロックディストーション算出
手段により異パリティフェーズのフィールドブロックデ
ィストーションを算出するので、フレームブロック特定
手段において、同一および異パリティの最小フレーム候
補ブロックを求めることができ、高速に同一および異パ
リティの動きベクトルを特定することができる。
【０３３４】請求項１４記載の発明によれば、請求項１
１記載の動きベクトル探索装置において、戻しデータ転
送制御手段による画素データの転送と同時に、フィール
ドブロックディストーション算出手段により、第３のフ
ィールドブロックディストーションおよび第４のフィー
ルドブロックディストーションを時分割演算するので、
ディストーション算出と次のディストーション算出の間
に余分な待ち時間を設ける必要がなく、高速にディスト
ーションの算出に移ることができる。
１記載の動きベクトル探索装置において、戻しデータ転
送制御手段による画素データの転送と同時に、フィール
ドブロックディストーション算出手段により、第３のフ
ィールドブロックディストーションおよび第４のフィー
ルドブロックディストーションを時分割演算するので、
ディストーション算出と次のディストーション算出の間
に余分な待ち時間を設ける必要がなく、高速にディスト
ーションの算出に移ることができる。
【０３３５】請求項１５記載の発明によれば、請求項１
１記載の動きベクトル探索装置において、第３の画素デ
ータ転送保持手段の（Ｍ−１）列分の第３レジスタユニ
ットが、画素データを第１の画素データ転送保持手段の
第１レジスタユニットおよび第２の画素データ転送保持
手段の第２レジスタユニットに戻すことができるので、
高速にディストーションの算出をすることができ、動き
ベクトルを高速に求めることができる。
１記載の動きベクトル探索装置において、第３の画素デ
ータ転送保持手段の（Ｍ−１）列分の第３レジスタユニ
ットが、画素データを第１の画素データ転送保持手段の
第１レジスタユニットおよび第２の画素データ転送保持
手段の第２レジスタユニットに戻すことができるので、
高速にディストーションの算出をすることができ、動き
ベクトルを高速に求めることができる。
【０３３６】請求項１６記載の発明によれば、請求項１
１記載の動きベクトル探索装置において、第３の画素デ
ータ転送保持手段のＭ列分の第３レジスタユニットが、
画素データを第１の画素データ転送保持手段の第１レジ
スタユニットおよび第２の画素データ転送保持手段の第
２レジスタユニットに戻すので、現画像ブロックの大き
さをどのようにとっても第１および第２レジスタユニッ
トに画素データを転送することができ、高速にディスト
ーションの算出をすることができ、動きベクトルを高速
に求めることができる。
１記載の動きベクトル探索装置において、第３の画素デ
ータ転送保持手段のＭ列分の第３レジスタユニットが、
画素データを第１の画素データ転送保持手段の第１レジ
スタユニットおよび第２の画素データ転送保持手段の第
２レジスタユニットに戻すので、現画像ブロックの大き
さをどのようにとっても第１および第２レジスタユニッ
トに画素データを転送することができ、高速にディスト
ーションの算出をすることができ、動きベクトルを高速
に求めることができる。
【０３３７】請求項１７記載の発明によれば、請求項１
１記載の動きベクトル探索装置において、高速転送記憶
手段が第１および第２の画素データ転送保持手段に画素
データの入力を行なうので、第１および第２の画素デー
タ転送保持手段に高速に画素データを入力することがで
き、ディストーションの算出および動きベクトルを高速
に求めることができる。
１記載の動きベクトル探索装置において、高速転送記憶
手段が第１および第２の画素データ転送保持手段に画素
データの入力を行なうので、第１および第２の画素デー
タ転送保持手段に高速に画素データを入力することがで
き、ディストーションの算出および動きベクトルを高速
に求めることができる。
【０３３８】請求項１８記載の発明によれば、請求項１
７記載の動きベクトル探索装置において、高速転送記憶
手段が第１および第２の画素データ転送保持手段に画素
データを入力する間に、次に入力する画素データを参照
画像データ記憶手段から読み込むので、参照画像データ
記憶手段による画素データの出力速度に妨げられること
なく高速にデータ入力ができ、ディストーションの算出
および動きベクトルを高速に求めることができる。
７記載の動きベクトル探索装置において、高速転送記憶
手段が第１および第２の画素データ転送保持手段に画素
データを入力する間に、次に入力する画素データを参照
画像データ記憶手段から読み込むので、参照画像データ
記憶手段による画素データの出力速度に妨げられること
なく高速にデータ入力ができ、ディストーションの算出
および動きベクトルを高速に求めることができる。
【０３３９】請求項１９記載の発明によれば、請求項１
５および１６記載の動きベクトル探索装置において、サ
ーチウィンドウ内で隣り合う２つの画素列の画素データ
を互いに列方向で逆方向に転送させるよう、探索領域内
で入力画素データを列方向に往復移動させるので、第１
および第２レジスタユニットの列毎に転送方向を一方向
にでき、第１および第２レジスタ間の列方向の転送バス
を削減することができる。
５および１６記載の動きベクトル探索装置において、サ
ーチウィンドウ内で隣り合う２つの画素列の画素データ
を互いに列方向で逆方向に転送させるよう、探索領域内
で入力画素データを列方向に往復移動させるので、第１
および第２レジスタユニットの列毎に転送方向を一方向
にでき、第１および第２レジスタ間の列方向の転送バス
を削減することができる。
【０３４０】請求項２０記載の発明によれば、請求項１
５および１６記載の動きベクトル探索装置において、第
１、第２および第３レジスタユニットがそれぞれ第１お
よび第２フリップフロップを有するので、各レジスタユ
ニットが２つの画素データを保持することができ、簡単
な装置で２つのフィールドブロックディストーションを
同時に求めることができる。
５および１６記載の動きベクトル探索装置において、第
１、第２および第３レジスタユニットがそれぞれ第１お
よび第２フリップフロップを有するので、各レジスタユ
ニットが２つの画素データを保持することができ、簡単
な装置で２つのフィールドブロックディストーションを
同時に求めることができる。
【０３４１】請求項２１記載の発明によれば、請求項１
５および１６記載の動きベクトル探索装置において、第
１の画素データ転送保持手段の各第１レジスタユニット
とフィールドブロックディストーション算出手段の各演
算器によりそれぞれプロセッサエレメントを構成するこ
とができ、二次元的に配列することができる。したがっ
て、第１の画素データ転送保持手段とフィールドブロッ
クディストーション算出手段との同期がとりやすく、高
速処理を安定させることができる。また、配列がしやす
く、回路設計が容易にできる。
５および１６記載の動きベクトル探索装置において、第
１の画素データ転送保持手段の各第１レジスタユニット
とフィールドブロックディストーション算出手段の各演
算器によりそれぞれプロセッサエレメントを構成するこ
とができ、二次元的に配列することができる。したがっ
て、第１の画素データ転送保持手段とフィールドブロッ
クディストーション算出手段との同期がとりやすく、高
速処理を安定させることができる。また、配列がしやす
く、回路設計が容易にできる。
【０３４２】請求項２２記載の発明によれば、請求項１
５および１６記載の動きベクトル探索装置において、第
２レジスタユニットの各サイドレジスタがそれぞれ一対
の画素データを保持することができるので、回路構成を
簡単にでき、最小限のレジスタによって高速なフィール
ドブロックディストーションの算出ができる。請求項２
３記載の発明によれば、請求項１５および１６記載の動
きベクトル探索装置において、１行目の第１レジスタユ
ニットから排出される画素データを第１サイドレジスタ
ユニットが保持し、（Ｈ−Ｎ＋１）行目の第１レジスタ
ユニットから排出される画素データを第２サイドレジス
タユニットが保持するので、画素データの転送を簡単に
でき、転送制御を容易にすることができる。また、各サ
イドレジスタがそれぞれ一対の画素データを保持するこ
とができるので、回路構成を簡単にでき、高速なフィー
ルドブロックディストーションの算出ができる。
５および１６記載の動きベクトル探索装置において、第
２レジスタユニットの各サイドレジスタがそれぞれ一対
の画素データを保持することができるので、回路構成を
簡単にでき、最小限のレジスタによって高速なフィール
ドブロックディストーションの算出ができる。請求項２
３記載の発明によれば、請求項１５および１６記載の動
きベクトル探索装置において、１行目の第１レジスタユ
ニットから排出される画素データを第１サイドレジスタ
ユニットが保持し、（Ｈ−Ｎ＋１）行目の第１レジスタ
ユニットから排出される画素データを第２サイドレジス
タユニットが保持するので、画素データの転送を簡単に
でき、転送制御を容易にすることができる。また、各サ
イドレジスタがそれぞれ一対の画素データを保持するこ
とができるので、回路構成を簡単にでき、高速なフィー
ルドブロックディストーションの算出ができる。
【図１】本発明に係わる動きベクトル探索装置の第１の
構成例を示す図である。
構成例を示す図である。
【図２】本発明の動きベクトル探索装置における機能ブ
ロック図を示す図である。
ロック図を示す図である。
【図３】現画像の第１、第２フィールドブロックおよび
参照画像の第１、第２フィールドサーチウインドウを示
す図である。
参照画像の第１、第２フィールドサーチウインドウを示
す図である。
【図４】現画像の第１、第２フィールドブロックおよび
参照画像の第１、第２フィールドサーチウインドウを示
す図である。
参照画像の第１、第２フィールドサーチウインドウを示
す図である。
【図５】同一パリティおよび異パリティフェーズでの現
画像と参照画像の画素データの組合せ方の違いを説明す
る図である。
画像と参照画像の画素データの組合せ方の違いを説明す
る図である。
【図６】第１実施例における現画像ブロックとサーチウ
ィンドウとの対応例を示す図である。
ィンドウとの対応例を示す図である。
【図７】第１実施例における候補ブロックにおいて第１
フィールド候補ブロックおよび第２フィールド候補ブロ
ックの取り方を説明する図である。
フィールド候補ブロックおよび第２フィールド候補ブロ
ックの取り方を説明する図である。
【図８】図１に示された動きベクトル探索装置の信号出
力ユニットにおける各手段に対する信号経路を示す図で
ある。
力ユニットにおける各手段に対する信号経路を示す図で
ある。
【図９】図１に示された現画像データ出力手段の詳細な
回路図を示す図である。
回路図を示す図である。
【図１０】図１に示された各プロセッサエレエントの入
出力端子の配置を示す図である。
出力端子の配置を示す図である。
【図１１】図１に示された各プロセッサエレメントの詳
細な回路図である。
細な回路図である。
【図１２】図１に示された入力レジスタの入出力端子の
配置および詳細な回路図を示す図である。
配置および詳細な回路図を示す図である。
【図１３】図１に示された偶数列の垂直サイドレジスタ
の入出力端子の配置および詳細な回路図を示す図であ
る。
の入出力端子の配置および詳細な回路図を示す図であ
る。
【図１４】図１に示された奇数列の垂直サイドレジスタ
の入出力端子の配置および詳細な回路図を示す図であ
る。
の入出力端子の配置および詳細な回路図を示す図であ
る。
【図１５】図１に示された水平サイドレジスタの入出力
端子の配置を示す図である。
端子の配置を示す図である。
【図１６】図１に示された水平サイドレジスタの詳細な
回路図である。
回路図である。
【図１７】図１に示されたフィールドブロック特定手段
の詳細な回路図である。
の詳細な回路図である。
【図１８】図１７に示されたフィールドブロック特定手
段にあるセレクタ付きフリップフロップ回路６１８０詳
細な回路図である。
段にあるセレクタ付きフリップフロップ回路６１８０詳
細な回路図である。
【図１９】図１に示されたフレームブロックディストー
ション算出手段の詳細な回路図である。
ション算出手段の詳細な回路図である。
【図２０】図１に示されたフレームブロック特定手段の
詳細な回路図である。
詳細な回路図である。
【図２１】図１の各エレメントの座標を示す図である。
【図２２】クロックパルス信号ＣＫ１の２パルス目にお
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
【図２３】クロックパルス信号ＣＫ１の４パルス目にお
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
【図２４】クロックパルス信号ＣＫ１の６パルス目にお
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
【図２５】クロックパルス信号ＣＫ１の８パルス目にお
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
けるサーチウインドウの画素データの各レジスタにおけ
るデータ転送位置を示す図である。
【図２６】クロックパルス信号ＣＫ１の１０パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図２７】クロックパルス信号ＣＫ１の１２パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図２８】クロックパルス信号ＣＫ１の１４パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図２９】クロックパルス信号ＣＫ１の１６パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３０】クロックパルス信号ＣＫ１の１８パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３１】クロックパルス信号ＣＫ１の２０パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３２】クロックパルス信号ＣＫ１の２２パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３３】クロックパルス信号ＣＫ１の２４パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３４】クロックパルス信号ＣＫ１の２６パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３５】クロックパルス信号ＣＫ１の２８パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３６】クロックパルス信号ＣＫ１の３０パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３７】クロックパルス信号ＣＫ１の３２パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３８】クロックパルス信号ＣＫ１の３４パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図３９】クロックパルス信号ＣＫ１の３６パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４０】クロックパルス信号ＣＫ１の３８パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４１】クロックパルス信号ＣＫ１の４０パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４２】クロックパルス信号ＣＫ１の４２パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４３】クロックパルス信号ＣＫ１の４４パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４４】クロックパルス信号ＣＫ１の４６パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４５】クロックパルス信号ＣＫ１の４８パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４６】クロックパルス信号ＣＫ１の５０パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４７】クロックパルス信号ＣＫ１の５２パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４８】クロックパルス信号ＣＫ１の５４パルス目に
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
おけるサーチウインドウの画素データの各レジスタにお
けるデータ転送位置を示す図である。
【図４９】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５０】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５１】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５２】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５３】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５４】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５５】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５６】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５７】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５８】図８に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。
れる各信号のタイムチャートである。
【図５９】異パリティフェーズにおける現画像ブロック
と候補ブロックとの対応例を示す図である。
と候補ブロックとの対応例を示す図である。
【図６０】本発明に係わる動きベクトル探索装置の第２
の構成例を示す図である。
の構成例を示す図である。
【図６１】本発明に係わる動きベクトル探索装置の構成
例の各エレメントの配置を説明する図である。
例の各エレメントの配置を説明する図である。
【図６２】プロッセサエレメントと垂直サイドレジスタ
の別の配置の仕方を説明する図である。
の別の配置の仕方を説明する図である。
【図６３】本発明に係わる動きベクトル探索装置の第３
の構成例を示す図である。
の構成例を示す図である。
【図６４】本発明に係わる動きベクトル探索装置のプロ
ッセサエレメントの別の配置の仕方を説明する図であ
る。
ッセサエレメントの別の配置の仕方を説明する図であ
る。
【図６５】本発明に係わる動きベクトル探索装置のプロ
ッセサエレメントの別の配置の仕方を説明する図であ
る。
ッセサエレメントの別の配置の仕方を説明する図であ
る。
【図６６】従来の単純フレーム間予測を説明する図であ
る。
る。
【図６７】従来の動き補償フレーム間予測を説明する図
である。
である。
【図６８】従来の現符号化ブロックとサーチウインドウ
を説明する図である。
を説明する図である。
【図６９】従来の現符号化ブロックと探索領域を説明す
る図である。
る図である。
【図７０】従来の現符号化ブロック内の画素と候補ブロ
ック内の画素との位置関係を説明する図である。
ック内の画素との位置関係を説明する図である。
【図７１】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図である。
インドウデータの転送過程を説明する図である。
【図７２】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図である。
インドウデータの転送過程を説明する図である。
【図７３】従来のフレーム構造における予測方式を説明
する図である。
する図である。
【図７４】従来のフレーム構造における予測方式を説明
する図である。
する図である。
【図７５】従来のフレーム構造における同一パリティー
フェーズおよび異パリティーフェーズを説明する図であ
る。
フェーズおよび異パリティーフェーズを説明する図であ
る。
１０、１１ 人物像 ２０、２１ 有意画素領域 １００、１０１ 現画像 １１０ 現画像フレームブロック、第１現画像フレーム
ブロック １１１ 現画像第１フィールドブロック １１２ 現画像第２フィールドブロック １２０ 第２現画像フレームブロック １７０ 現符号化ブロック ２００、２０１ 前符号化画像 ２１０ サーチウインドウ、第１サーチウインドウ ２１１ 第１フィールドサーチウインドウ ２１２ 第２フィールドサーチウインドウ ２２０ 第２サーチウインドウ ２７０ サーチウィンドウ ３１０ フレーム候補ブロック ３１１ 第１フィールド候補ブロック ３１２ 第２フィールド候補ブロック ６００ 現画像フレーム ６０１ 第１フィールド ６０２ 第２フィールド ７００ 前符号化フレーム ７０１ 第１フィールド ７０２ 第２フィールド ８００、８１０ 現画像フレームブロック ８０１、８１１ 現画像第１フィールドブロック ８０２、８１２ 現画像第２フィールドブロック ９００、９１０、９２０ フレーム候補ブロック ９０１、９１１、９２１ 第１フィールド候補ブロック ９０２、９１２、９２２ 第２フィールド候補ブロック １０００ 現画像データ出力手段 １１００ 第１現画像ブロックデータ出力ユニット １１１１、１１２１、１１３１ 第１フリップフロップ １１１２、１１２２、１１３２ 第２フリップフロップ １２００ 第２現画像ブロックデータ出力ユニット １２１１、１２２１ 第１フリップフロップ １２１２、１２２２ 第２フリップフロップ １２３０ セレクタ ２０００ 参照画像データ記憶手段 ３００１ 第１の画素データ転送保持手段 ３００２ 第２の画素データ転送保持手段 ３１００ 画素データ入力転送ユニット ３１１０ セレクタ ３１２１ 第１フリップフロップ ３１２２ 第２フリップフロップ ３２２１ 第１フリップフロップ ３２２２ 第２フリップフロップ ３３１０ セレクタ ３３２１ 第１フリップフロップ ３３２２ 第２フリップフロップ ３４１０ セレクタ ３４２０ フリップフロップ ４０００ 第３の画素データ転送保持手段 ５０００ フィールドブロックディストーション算出手
段 ５１１０ 減算器 ５１２０ 正数変換器 ５２１０ 加算器 ５２２１ 第１フリップフロップ ５２２２ 第２フリップフロップ ５２３０ 反転器 ５２４０ 論理積演算器 ５３００ ディストーション出力転送ユニット ５３１０ セレクタ ５３２１ 第１フリップフロップ ５３２２ 第２フリップフロップ ５００５ フレームブロックディストーション算出手段 ５１１５、５２１５、５３１５ フリップフロップ ５１２５、５２２５、５３２５ 加算器 ５１３５、５２３５、５３３５ セレクタ付きフリップ
フロップ ５１４５、５２４５ セレクタ ５３５５ 論理和演算器 ６０００ フィールドブロック特定手段 ６００５ フレームブロック特定手段 ６１００ 最小フィールドブロックディストーション検
出ユニット ６１０５ 最小フレームブロックディストーション検出
ユニット ６１１５ 比較器 ６１２０ 比較器 ６１３０ セレクタ ６１４１ 第１フリップフロップ ６１４２ 第２フリップフロップ ６１５０ 論理和演算器 ６１８０ セレクタ付きフリップフロップ ６１２５ 比較器 ６１３５ セレクタ ６１４５ フリップフロップ ６１５５ 論理和演算器 ６１８５ セレクタ付きフリップフロップ ６２００ 動きベクトル垂直成分検出ユニット ６２０５ 動きベクトル垂直成分検出ユニット ６２２０ セレクタ ６２２５ セレクタ ６２３１ 第１フリップフロップ ６２３２ 第２フリップフロップ ６２３５ フリップフロップ ６２４０ 換算テーブル ６２４５ 換算テーブル ６２８０ セレクタ付きフリップフロップ ６２８５ セレクタ付きフリップフロップ ６３００ 動きベクトル水平成分検出ユニット ６３０５ 動きベクトル水平成分検出ユニット ６３１０ カウンタ ６３１５ カウンタ ６３２０ セレクタ ６３２５ セレクタ ６３３１ 第１フリップフロップ ６３３２ 第２フリップフロップ ６３３５ フリップフロップ ６３４０ 換算テーブル ６３４５ 換算テーブル ６３８５ セレクタ付きフリップフロップ ７０００ 信号出力ユニット ７００１ ウィンドウデータ転送制御手段 ７００２ 排出データ保持制御手段 ７００３ 戻しデータ転送制御手段 ７００４ ウィンドウデータ入力制御手段 ９１１０ セレクタ ９１２０ フリップフロップ
ブロック １１１ 現画像第１フィールドブロック １１２ 現画像第２フィールドブロック １２０ 第２現画像フレームブロック １７０ 現符号化ブロック ２００、２０１ 前符号化画像 ２１０ サーチウインドウ、第１サーチウインドウ ２１１ 第１フィールドサーチウインドウ ２１２ 第２フィールドサーチウインドウ ２２０ 第２サーチウインドウ ２７０ サーチウィンドウ ３１０ フレーム候補ブロック ３１１ 第１フィールド候補ブロック ３１２ 第２フィールド候補ブロック ６００ 現画像フレーム ６０１ 第１フィールド ６０２ 第２フィールド ７００ 前符号化フレーム ７０１ 第１フィールド ７０２ 第２フィールド ８００、８１０ 現画像フレームブロック ８０１、８１１ 現画像第１フィールドブロック ８０２、８１２ 現画像第２フィールドブロック ９００、９１０、９２０ フレーム候補ブロック ９０１、９１１、９２１ 第１フィールド候補ブロック ９０２、９１２、９２２ 第２フィールド候補ブロック １０００ 現画像データ出力手段 １１００ 第１現画像ブロックデータ出力ユニット １１１１、１１２１、１１３１ 第１フリップフロップ １１１２、１１２２、１１３２ 第２フリップフロップ １２００ 第２現画像ブロックデータ出力ユニット １２１１、１２２１ 第１フリップフロップ １２１２、１２２２ 第２フリップフロップ １２３０ セレクタ ２０００ 参照画像データ記憶手段 ３００１ 第１の画素データ転送保持手段 ３００２ 第２の画素データ転送保持手段 ３１００ 画素データ入力転送ユニット ３１１０ セレクタ ３１２１ 第１フリップフロップ ３１２２ 第２フリップフロップ ３２２１ 第１フリップフロップ ３２２２ 第２フリップフロップ ３３１０ セレクタ ３３２１ 第１フリップフロップ ３３２２ 第２フリップフロップ ３４１０ セレクタ ３４２０ フリップフロップ ４０００ 第３の画素データ転送保持手段 ５０００ フィールドブロックディストーション算出手
段 ５１１０ 減算器 ５１２０ 正数変換器 ５２１０ 加算器 ５２２１ 第１フリップフロップ ５２２２ 第２フリップフロップ ５２３０ 反転器 ５２４０ 論理積演算器 ５３００ ディストーション出力転送ユニット ５３１０ セレクタ ５３２１ 第１フリップフロップ ５３２２ 第２フリップフロップ ５００５ フレームブロックディストーション算出手段 ５１１５、５２１５、５３１５ フリップフロップ ５１２５、５２２５、５３２５ 加算器 ５１３５、５２３５、５３３５ セレクタ付きフリップ
フロップ ５１４５、５２４５ セレクタ ５３５５ 論理和演算器 ６０００ フィールドブロック特定手段 ６００５ フレームブロック特定手段 ６１００ 最小フィールドブロックディストーション検
出ユニット ６１０５ 最小フレームブロックディストーション検出
ユニット ６１１５ 比較器 ６１２０ 比較器 ６１３０ セレクタ ６１４１ 第１フリップフロップ ６１４２ 第２フリップフロップ ６１５０ 論理和演算器 ６１８０ セレクタ付きフリップフロップ ６１２５ 比較器 ６１３５ セレクタ ６１４５ フリップフロップ ６１５５ 論理和演算器 ６１８５ セレクタ付きフリップフロップ ６２００ 動きベクトル垂直成分検出ユニット ６２０５ 動きベクトル垂直成分検出ユニット ６２２０ セレクタ ６２２５ セレクタ ６２３１ 第１フリップフロップ ６２３２ 第２フリップフロップ ６２３５ フリップフロップ ６２４０ 換算テーブル ６２４５ 換算テーブル ６２８０ セレクタ付きフリップフロップ ６２８５ セレクタ付きフリップフロップ ６３００ 動きベクトル水平成分検出ユニット ６３０５ 動きベクトル水平成分検出ユニット ６３１０ カウンタ ６３１５ カウンタ ６３２０ セレクタ ６３２５ セレクタ ６３３１ 第１フリップフロップ ６３３２ 第２フリップフロップ ６３３５ フリップフロップ ６３４０ 換算テーブル ６３４５ 換算テーブル ６３８５ セレクタ付きフリップフロップ ７０００ 信号出力ユニット ７００１ ウィンドウデータ転送制御手段 ７００２ 排出データ保持制御手段 ７００３ 戻しデータ転送制御手段 ７００４ ウィンドウデータ入力制御手段 ９１１０ セレクタ ９１２０ フリップフロップ
フロントページの続き (72)発明者 大坪 宏安 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 マルチメディアシ ステム開発本部内 (72)発明者 浅田 耕史 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 マルチメディアシ ステム開発本部内 (56)参考文献 特開 平９−84020（ＪＰ，Ａ) 特開 平９−93587（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68
Claims (23)
- 【請求項１】動画像を部分的に構成する現画像フレーム
を、前記動画像を部分的に構成する参照画像フレームに
基づいて予測するのに用いられる複数の動きベクトルを
探索する動きベクトル探索方法であり、前記現画像フレ
ームが、現画像第１フィールドおよび現画像第２フィー
ルドからなるとともに、画素データをそれぞれ有する複
数の画素により表わされる現画像フレームブロックを含
み、該現画像フレームブロックが、前記現画像第１フィ
ールドを部分的に構成する現画像第１フィールドブロッ
クおよび前記現画像第２フィールドを部分的に構成する
現画像第２フィールドブロックからなり、前記参照画像
フレームが、参照画像第１フィールドおよび参照画像第
２フィールドからなるとともに、画素データをそれぞれ
有する複数の画素により表わされるサーチウインドウを
含み、該サーチウインドウが、複数のフレーム候補ブロ
ックを含み、該フレーム候補ブロックが、前記参照画像
第１フィールドを部分的に構成する第１フィールド候補
ブロックおよび前記参照画像第２フィールドを部分的に
構成する第２フィールド候補ブロックからなり、現画像
フレームブロックと各フレーム候補ブロックが同一サイ
ズであり、現画像フレームブロックの現画像第１フィー
ルドブロックおよび現画像第２フィールドブロックのそ
れぞれが、各フレーム候補ブロックの第１フィールド候
補ブロックおよび第２フィールド候補ブロックのそれぞ
れと同一サイズであり、前記複数の動きベクトルが、前
記現画像フレームブロックのブロック位置と該現画像フ
レームブロックに最も類似したフレーム候補ブロックの
ブロック位置とによって特定されるフレーム動きベクト
ルと、前記現画像第１フィールドブロックのブロック位
置と該現画像第１フィールドブロックに最も類似した第
１フィールド候補ブロックのブロック位置とによって特
定される第１フィールド動きベクトルと、前記現画像第
２フィールドブロックのブロック位置と該現画像第２フ
ィールドブロックに最も類似した第２フィールド候補ブ
ロックのブロック位置とによって特定される第２フィー
ルド動きベクトルと、を含む動きベクトル探索方法であ
って、 前記現画像第１フィールドブロックおよび前記現画像第
２フィールドブロックを含む現画像フレームブロックの
画素データと、前記第１フィールド候補ブロックおよび
前記第２フィールド候補ブロックを含むサーチウィンド
ウの画素データと、を準備する工程と、 前記サーチウィンドウおよび前記現画像フレームブロッ
クのサイズに応じた探索領域を形成し、該探索領域内に
前記サーチウィンドウ内の各第１フィールド候補ブロッ
クの画素データの一部および各第２フィールド候補ブロ
ックの画素データの一部を入力して保持するとともに、
該保持した画素データを前記探索領域の所定方向に転送
する第１の画素データ転送保持手段と、 前記第１の画素データ転送保持手段との間で画素データ
を授受し、前記第１の画素データ転送保持手段と共に前
記サーチウィンドウの画素データを前記探索領域を通る
所定の転送経路に沿って転送する第２の画素データ転送
保持手段と、 前記転送経路に沿って転送されたサーチウィンドウの画
素データの一部を前記第１および第２の画素データ転送
保持手段から入力し、該入力した画素データを前記第１
および第２の画素データ転送保持手段に戻すよう出力す
る第３の画素データ転送保持手段と、 をそれぞれ準備する工程と、 前記サーチウィンドウの第１フィールド候補ブロックお
よび第２フィールド候補ブロックの画素データを前記第
１および第２の画素データ転送保持手段に入力させるウ
ィンドウデータ入力工程と、 該ウィンドウデータ入力工程により入力された前記サー
チウィンドウの第１フィールド候補ブロックおよび第２
フィールド候補ブロックの画素データを前記転送経路に
沿って転送させるウィンドウデータ転送工程と、 前記現画像第１フィールドブロックの画素データおよび
前記現画像第２フィールドブロックの画素データと前記
第１の画素データ転送保持手段に保持された画素データ
とに基づいて、前記現画像第１フィールドブロックおよ
び前記現画像第２フィールドブロックの各々に対し、該
現画像第１フィールドブロックと前記各第１フィールド
候補ブロックとの間の画像の差を表わす複数の第１のフ
ィールドブロックディストーション、並びに、および該
現画像第２フィールドブロックと前記各第２フィールド
候補ブロックとの間の画像の差を表わす複数の第２のフ
ィールドブロックディストーションを時分割演算する第
１のフィールドブロックディストーション算出工程と、 該第１のフィールドブロックディストーション算出工程
により算出された各第１のフィールドブロックディスト
ーションと各第２のフィールドブロックディストーショ
ンをそれぞれ加算することにより、前記現画像フレーム
ブロックと前記各フレーム候補ブロックとの間の画像の
差を表わす各第１のフレームブロックディストーション
を算出する第１のフレームブロックディストーション算
出工程と、 前記第１のフィールドブロックディストーション算出工
程により算出された各第１のフィールドブロックディス
トーションのうちの最小の第１のフィールドブロックデ
ィストーションを検出して、該最小の第１のフィールド
ブロックディストーションに対応する第１最小フィール
ド候補ブロック、並びに、前記第１のフィールドブロッ
クディストーション算出工程により算出された各第２の
フィールドブロックディストーションのうちの最小の第
２のフィールドブロックディストーションを検出して、
該最小の第２のフィールドブロックディストーションに
対応する第２最小フィールド候補ブロックを特定する第
１のフィールドブロック特定工程と、 前記第１のフレームブロックディストーション算出工程
により算出された各第１のフレームブロックディストー
ションのうちの最小の第１のフレームブロックディスト
ーションを検出して、該最小の第１のフレームブロック
ディストーションに対応する第１最小フレーム候補ブロ
ックを特定する第１のフレームブロック特定工程と、を
備え、 さらに、 前記第１および第２の画素データ転送保持手段に入力さ
れた前記サーチウィンドウの画素データのうち一部の画
素データを前記第１および第２の画素データ転送保持手
段から排出しつつ前記第３の画素データ転送保持手段に
保持させる排出データ保持工程と、 前記第３の画素データ転送保持手段に保持された前記サ
ーチウィンドウの画素データを前記第３の画素データ転
送保持手段から排出しつつ前記第１および第２の画素デ
ータ転送保持手段に保持させる戻しデータ転送工程と、 該戻しデータ転送工程により前記第１および第２の画素
データ転送保持手段に戻された画素データに基づいて、
前記第１のフィールドブロックディストーション算出工
程で求めた前記現画像第１フィールドブロックとは異な
る現画像フィールドブロックと前記各第１フィールド候
補ブロックとの間の画像の差を表わす複数の第３のフィ
ールドブロックディストーション、並びに、前記第２の
フィールドブロックディストーション算出工程で求めた
前記現画像第２フィールドブロックとは異なる現画像フ
ィールドブロックと前記各第２フィールド候補ブロック
との間の画像の差を表わす複数の第４のフィールドブロ
ックディストーション、を時分割演算する第２のフィー
ルドブロックディストーション算出工程と、 該第２のフィールドブロックディストーション算出工程
により算出された各第３のフィールドブロックディスト
ーションと各第４のフィールドブロックディストーショ
ンをそれぞれ加算することにより、前記現画像フレーム
ブロックとは異なる現画像フレームブロックと前記各フ
レーム候補ブロックとの間の画像の差を表わす各第２の
フレームブロックディストーションを算出する第２のフ
レームブロックディストーション算出工程と、 前記第２のフィールドブロックディストーション算出工
程により算出された各第３のフィールドブロックディス
トーションのうちの最小の第３のフィールドブロックデ
ィストーションを検出して、該最小の第３のフィールド
ブロックディストーションに対応する第３最小フィール
ド候補ブロック、並びに、前記第２のフィールドブロッ
クディストーション算出工程により算出された各第４の
フィールドブロックディストーションのうちの最小の第
４のフィールドブロックディストーションを検出して、
該最小の第４のフィールドブロックディストーションに
対応する第４最小フィールド候補ブロック、を特定する
第２のフィールドブロック特定工程と、 前記第２のフレームブロックディストーション算出工程
により算出された各第２のフレームブロックディストー
ションのうちの最小の第２のフレームブロックディスト
ーションを検出して、該最小の第２のフレームブロック
ディストーションに対応する第２最小フレーム候補ブロ
ックを特定する第２のフレームブロック特定工程と、 を備えたことを特徴とする動きベクトル探索方法。 - 【請求項２】請求項１記載の動きベクトル探索方法にお
いて、 前記現画像および前記参照画像がインタレース構造によ
る符号化画像であることを特徴とする動きベクトル探索
方法。 - 【請求項３】請求項１記載の動きベクトル探索方法にお
いて、 前記第２のフィールドブロックディストーション算出工
程では、前記現画像第２フィールドブロックと前記各第
１フィールド候補ブロックとの間の画像の差を表わす複
数の第３のフィールドブロックディストーション、並び
に、前記現画像第１フィールドブロックと前記各第２フ
ィールド候補ブロックとの間の画像の差を表わす複数の
第４のフィールドブロックディストーション、を時分割
演算することを特徴とする動きベクトル探索方法。 - 【請求項４】請求項１記載の動きベクトル探索方法にお
いて、 前記第２のフィールドブロックディストーション算出工
程では、前記戻しデータ転送工程と同時に、前記第３の
フィールドブロックディストーションおよび前記第４の
フィールドブロックディストーションを時分割演算する
ことを特徴とする動きベクトル探索方法。 - 【請求項５】請求項１記載の動きベクトル探索方法にお
いて、 Ｈ，Ｌ，ＮおよびＭをそれぞれ整数とし、前記現画像フ
レームブロックが、（Ｎ×２）行Ｍ列の画素からなり、
該現画像フレームブロックの前記現画像第１フィールド
ブロックが、Ｎ行Ｍ列の画素からなり、前記現画像第２
フィールドブロックが、Ｎ行Ｍ列の画素からなるととも
に、前記サーチウインドウが、（Ｈ×２）行Ｌ列の画素
からなり、該サーチウインドウの前記フレーム候補ブロ
ックが、（Ｎ×２）行Ｍ列の画素からなり、該フレーム
候補ブロックの前記第１フィールド候補ブロックが、Ｎ
行Ｍ列の画素からなり、前記第２フィールド候補ブロッ
クが、Ｎ行Ｍ列の画素からなる動きベクトル探索方法で
あって、 前記第１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）個の第１レジスタユニットを有し、 前記第２の画素データ転送保持手段が、前記第１の画素
データ転送保持手段の第１レジスタユニットとの間で画
素データを授受する（Ｌ−Ｍ＋１）個の第２レジスタユ
ニットを有し、 前記第３の画素データ転送保持手段が、前記転送経路に
沿って転送された画素データの一部を前記第１の画素デ
ータ転送保持手段の第１レジスタユニットおよび前記第
２の画素データ転送保持手段の第２レジスタユニットか
ら入力し、該入力した画素データを該第１レジスタユニ
ットおよび該第２レジスタユニットに戻すよう出力する
（Ｍ−１）個の第３レジスタユニットを有し、 前記排出データ保持工程では、前記第１および第２の画
素データ転送保持手段に入力された画素データのうち前
記サーチウィンドウの１列目から（Ｍ−１）列目までの
各列の画素データを前記第１および第２の画素データ転
送保持手段から排出しつつ前記第３の画素データ転送保
持手段に保持させ、 前記戻しデータ転送工程では、前記第３の画素データ転
送保持手段に入力された画素データのうち前記サーチウ
ィンドウの（Ｍ−１）列目から１列目までの各列の画素
データを前記第３の画素データ転送保持手段から排出し
つつ前記第１および第２の画素データ転送保持手段に保
持させることを特徴とする動きベクトル探索方法。 - 【請求項６】請求項１記載の動きベクトル探索方法にお
いて、 Ｈ，Ｌ，ＮおよびＭをそれぞれ整数とし、前記現画像フ
レームブロックが、（Ｎ×２）行Ｍ列の画素からなり、
該現画像フレームブロックの前記現画像第１フィールド
ブロックが、Ｎ行Ｍ列の画素からなり、前記現画像第２
フィールドブロックが、Ｎ行Ｍ列の画素からなるととも
に、前記サーチウインドウが、（Ｈ×２）行Ｌ列の画素
からなり、該サーチウインドウの前記フレーム候補ブロ
ックが、（Ｎ×２）行Ｍ列の画素からなり、該フレーム
候補ブロックの前記第１フィールド候補ブロックが、Ｎ
行Ｍ列の画素からなり、前記第２フィールド候補ブロッ
クが、Ｎ行Ｍ列の画素からなる動きベクトル探索方法で
あって、 前記第１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）個の第１レジスタユニットを有し、 前記第２の画素データ転送保持手段が、前記第１の画素
データ転送保持手段の第１レジスタユニットとの間で画
素データを授受する（Ｌ−Ｍ＋１）個の第２レジスタユ
ニットを有し、 前記第３の画素データ転送保持手段が、前記転送経路に
沿って転送された画素データの一部を前記第１の画素デ
ータ転送保持手段の第１レジスタユニットおよび前記第
２の画素データ転送保持手段の第２レジスタユニットか
ら入力し、該入力した画素データを該第１レジスタユニ
ットおよび該第２レジスタユニットに戻すよう出力する
Ｍ個の第３レジスタユニットを有し、 前記排出データ保持工程では、前記第１および第２の画
素データ転送保持手段に入力された画素データのうち前
記サーチウィンドウの１列目からＭ列目までの各列の画
素データを前記第１および第２の画素データ転送保持手
段から排出しつつ前記第３の画素データ転送保持手段に
保持させ、 前記戻しデータ転送工程では、前記第３の画素データ転
送保持手段に保持された画素データのうち前記サーチウ
ィンドウのＭ列目から１列目までの各列の画素データを
前記第３の画素データ転送保持手段から排出しつつ前記
第１および第２の画素データ転送保持手段に保持させる
ことを特徴とする動きベクトル探索方法。 - 【請求項７】請求項１記載の動きベクトル探索方法にお
いて、 前記参照画像第１フィールドおよび前記参照画像第２フ
ィールドを含む参照画像フレームの画素データを記憶
し、前記サーチウィンドウの第１フィールド候補ブロッ
クおよび第２フィールド候補ブロックの画素データを出
力する参照画像データ記憶手段と、 前記参照画像データ記憶手段から前記サーチウィンドウ
の第１フィールド候補ブロックおよび第２フィールド候
補ブロックの画素データを所定画素領域分ずつ取り込ん
で記憶するとともに、該記憶済の画素データを前記参照
画像データ記憶手段からのデータ転送速度より大きい転
送速度で前記第１および第２の画素データ転送保持手段
に供給する高速転送記憶手段と、をそれぞれ準備する工
程と、 前記ウィンドウデータ入力工程が、 前記サーチウィンドウの第１フィールド候補ブロックお
よび第２フィールド候補ブロックの画素データを、所定
画素領域分ずつ前記参照画像データ記憶手段から読み出
して、前記高速転送記憶手段に記憶させるウィンドウデ
ータ読み出し工程と、 前記高速転送記憶手段に記憶された前記第１フィールド
候補ブロックの画素データおよび前記第２フィールド候
補ブロックの画素データを、前記第１および第２の画素
データ転送保持手段に入力する第１のウィンドウデータ
入力転送工程と、 前記高速転送記憶手段に記憶されている前記所定画素領
域分の画素データのうち、前記第２のフィールドブロッ
クディストーション算出工程の開始時に前記探索領域内
に戻された画素データに続く転送順序の画素データを、
前記高速転送記憶手段から前記第１および第２の画素デ
ータ転送保持手段に再度入力させる第２のウィンドウデ
ータ入力転送工程と、 を有し、 前記第２のフィールドブロックディストーション算出工
程では、前記戻しデータ転送工程により第１および第２
の画素データ転送保持手段に戻された画素データと、前
記第２のウィンドウデータ入力工程により第１および第
２の画素データ転送保持手段に入力された画素データと
に基づいて、それぞれ前記現画像フィールドブロックと
は異なる現画像フィールドブロックに対応する前記複数
の第３のフィールドブロックディストーションおよび前
記複数の第４のフィールドブロックディストーションを
時分割演算することを特徴とする動きベクトル探索方
法。 - 【請求項８】請求項７記載の動きベクトル探索方法にお
いて、 前記ウィンドウデータ読み出し工程では、前記第１のウ
ィンドウデータ入力転送工程の開始から前記第２のウィ
ンドウデータ入力転送工程の終了までの間に、該第１お
よび第２のウィンドウデータ入力工程が前記第１および
第２の画素データ転送制御手段に入力させたサーチウィ
ンドウの画素データとは別のサーチウィンドウの画素デ
ータを、前記参照画像データ記憶手段から前記高速転送
記憶手段に読み込むことを特徴とする動きベクトル探索
方法。 - 【請求項９】請求項５および６記載の動きベクトル探索
方法において、 前記ウィンドウデータ転送制御手段が、前記サーチウィ
ンドウ内で隣り合う２つの画素列の画素データを互いに
列方向で逆方向に転送させるよう、前記探索領域内で入
力画素データを列方向に往復移動させながら前記転送経
路に沿って転送させることを特徴とする動きベクトル探
索方法。 - 【請求項１０】請求項１記載の動きベクトル探索方法に
おいて、 前記排出データ保持工程では、前記探索領域内における
ディストーション算出開始時の画素データの位置を保っ
て、前記第１および第２の画素データ転送保持手段から
第３の画素データ転送保持手段に画素データを排出さ
せ、 かつ、前記戻しデータ転送工程では、前記探索領域内に
おけるディストーション算出開始時の画素データの位置
を保って、前記第３の画素データ転送保持手段から前記
第１および第２の画素データ転送保持手段に画素データ
を戻すよう出力させることを特徴とする動きベクトル探
索方法。 - 【請求項１１】動画像を部分的に構成する現画像フレー
ムを、前記動画像を部分的に構成する参照画像フレーム
に基づいて予測するのに用いられる複数の動きベクトル
を探索する動きベクトル探索装置であり、前記現画像フ
レームが、現画像第１フィールドおよび現画像第２フィ
ールドからなるとともに、画素データをそれぞれ有する
複数の画素により表わされる現画像フレームブロックを
含み、該現画像フレームブロックが、前記現画像第１フ
ィールドを部分的に構成する現画像第１フィールドブロ
ックおよび前記現画像第２フィールドを部分的に構成す
る現画像第２フィールドブロックからなり、前記参照画
像フレームが、参照画像第１フィールドおよび参照画像
第２フィールドからなるとともに、画素データをそれぞ
れ有する複数の画素により表わされるサーチウインドウ
を含み、該サーチウインドウが、複数のフレーム候補ブ
ロックを含み、該フレーム候補ブロックが、前記参照画
像第１フィールドを部分的に構成する第１フィールド候
補ブロックおよび前記参照画像第２フィールドを部分的
に構成する第２フィールド候補ブロックからなり、現画
像フレームブロックと各フレーム候補ブロックが同一サ
イズであり、現画像フレームブロックの現画像第１フィ
ールドブロックおよび現画像第２フィールドブロックの
それぞれが、各フレーム候補ブロックの第１フィールド
候補ブロックおよび第２フィールド候補ブロックのそれ
ぞれと同一サイズであり、前記複数の動きベクトルが、
前記現画像フレームブロックのブロック位置と該現画像
フレームブロックに最も類似したフレーム候補ブロック
のブロック位置とによって特定されるフレーム動きベク
トルと、前記現画像第１フィールドブロックのブロック
位置と該現画像第１フィールドブロックに最も類似した
第１フィールド候補ブロックのブロック位置とによって
特定される第１フィールド動きベクトルと、前記現画像
第２フィールドブロックのブロック位置と該現画像第２
フィールドブロックに最も類似した第２フィールド候補
ブロックのブロック位置とによって特定される第２フィ
ールド動きベクトルと、を含む動きベクトル探索装置で
あって、 前記現画像第１フィールドブロックの画素データおよび
前記現画像第２フィールドブロックの画素データを出力
する現画像データ出力手段と、 前記参照画像第１フィールドおよび前記参照画像第２フ
ィールドを含む参照画像フレームの画素データを記憶
し、前記サーチウィンドウの第１フィールド候補ブロッ
クおよび第２フィールド候補ブロックの画素データを出
力する参照画像データ記憶手段と、 前記サーチウィンドウおよび前記現画像フレームブロッ
クのサイズに応じた探索領域を形成し、該探索領域内に
前記サーチウィンドウ内の各第１フィールド候補ブロッ
クの画素データの一部および各第２フィールド候補ブロ
ックの画素データの一部を入力して保持するとともに、
該保持した画素データを前記探索領域の所定方向に転送
する第１の画素データ転送保持手段と、 前記第１の画素データ転送保持手段との間で画素データ
を授受し、前記第１の画素データ転送保持手段と共に前
記サーチウィンドウの画素データを前記探索領域を通る
所定の転送経路に沿って転送する第２の画素データ転送
保持手段と、 前記転送経路に沿って転送されたサーチウィンドウの画
素データの一部を前記第１および第２の画素データ転送
保持手段から入力し、該入力した画素データを前記第１
および第２の画素データ転送保持手段に戻すよう出力す
る第３の画素データ転送保持手段と、 前記参照画像データ記憶手段に記憶されている前記サー
チウィンドウの第１フィールド候補ブロックおよび第２
フィールド候補ブロックの画素データを前記第１および
第２の画素データ転送保持手段に入力させるウィンドウ
データ入力制御手段と、 該ウィンドウデータ入力制御手段により入力された前記
サーチウィンドウの第１フィールド候補ブロックおよび
第２フィールド候補ブロックの画素データを前記転送経
路に沿って転送させるウィンドウデータ転送制御手段
と、 前記現画像データ出力手段から出力された前記現画像第
１フィールドブロックの画素データおよび前記現画像第
２フィールドブロックの画素データと前記第１の画素デ
ータ転送保持手段に保持された画素データとに基づい
て、前記現画像第１フィールドブロックおよび前記現画
像第２フィールドブロックの各々に対し、該現画像第１
フィールドブロックと前記各第１フィールド候補ブロッ
クとの間の画像の差を表わす複数の第１のフィールドブ
ロックディストーション、並びに、該現画像第２フィー
ルドブロックと前記各第２フィールド候補ブロックとの
間の画像の差を表わす複数の第２のフィールドブロック
ディストーション、を時分割演算させるフィールドブロ
ックディストーション算出手段と、 該フィールドブロックディストーション算出手段により
算出された各第１のフィールドブロックディストーショ
ンと各第２のフィールドブロックディストーションをそ
れぞれ加算することにより、前記現画像フレームブロッ
クと前記各フレーム候補ブロックとの間の画像の差を表
わす各第１のフレームブロックディストーションを算出
させるフレームブロックディストーション算出手段と、 前記フィールドブロックディストーション算出手段によ
り算出された各第１のフィールドブロックディストーシ
ョンのうちの最小の第１のフィールドブロックディスト
ーションを検出して、該最小の第１のフィールドブロッ
クディストーションに対応する第１最小フィールド候補
ブロック、並びに、前記フィールドブロックディストー
ション算出手段により算出された各第２のフィールドブ
ロックディストーションのうちの最小の第２のフィール
ドブロックディストーションを検出して、該最小の第２
のフィールドブロックディストーションに対応する第２
最小フィールド候補ブロックを特定させるフィールドブ
ロック特定手段と、 前記フレームブロックディストーション算出手段により
算出された各第１のフレームブロックディストーション
のうちの最小の第１のフレームブロックディストーショ
ンを検出して、該最小の第１のフレームブロックディス
トーションに対応する第１最小フレーム候補ブロックを
特定させるフレームブロック特定手段と、 前記第１および第２の画素データ転送保持手段により画
素データが転送されるとき、前記第１および第２の画素
データ転送保持手段に入力された画素データのうち前記
サーチウィンドウの１列目から所定列分だけ各列の画素
データを前記第１および第２の画素データ転送保持手段
から排出しつつ前記第３の画素データ転送保持手段に保
持させる排出データ保持制御手段と、 前記第３の画素データ転送保持手段に保持された各列の
画素データを前記第３の画素データ転送保持手段から排
出しつつ前記第１および第２の画素データ転送保持手段
に保持させる戻しデータ転送制御手段と、 を備え、 前記フィールドブロックディストーション算出手段が、
前記第３の画素データ転送保持手段から前記第１および
第２の画素データ転送保持手段に戻された画素データに
基づいて、前記第１のフィールドブロックディストーシ
ョンを求めた現画像第１フィールドブロックとは異なる
現画像フィールドブロックと前記各第１フィールド候補
ブロックとの間の画像の差を表わす複数の第３のフィー
ルドブロックディストーション、並びに、前記第２のフ
ィールドブロックディストーションを求めた現画像第２
フィールドブロックとは異なる現画像フィールドブロッ
クと前記各第２フィールド候補ブロックとの間の画像の
差を表わす複数の第４のフィールドブロックディストー
ション、を時分割演算させ、 フレームブロックディストーション算出手段が、該フィ
ールドブロックディストーション算出手段により算出さ
れた各第３のフィールドブロックディストーションと各
第４のフィールドブロックディストーションをそれぞれ
加算することにより、前記現画像フレームブロックとは
異なる現画像フレームブロックと前記各フレーム候補ブ
ロックとの間の画像の差を表わす各第２のフレームブロ
ックディストーションを算出させ、 フィールドブロック特定手段が、前記フィールドブロッ
クディストーション算出手段により算出された各第３の
フィールドブロックディストーションのうちの最小の第
３のフィールドブロックディストーションを検出して、
該最小の第３のフィールドブロックディストーションに
対応する第３最小フィールド候補ブロック、並びに、前
記フィールドブロックディストーション算出手段により
算出された各第４のフィールドブロックディストーショ
ンのうちの最小の第４のフィールドブロックディストー
ションを検出して、該最小の第４のフィールドブロック
ディストーションに対応する第４最小フィールド候補ブ
ロックを特定させ、 フレームブロック特定手段が、前記フレームブロックデ
ィストーション算出手段により算出された各第２のフレ
ームブロックディストーションのうちの最小の第２のフ
レームブロックディストーションを検出して、該最小の
第２のフレームブロックディストーションに対応する第
２最小フレーム候補ブロックを特定させることを特徴と
する動きベクトル探索装置。 - 【請求項１２】請求項１１記載の動きベクトル探索装置
において、 前記現画像および前記参照画像がインタレース構造によ
る符号化画像であることを特徴とする動きベクトル探索
装置。 - 【請求項１３】請求項１１記載の動きベクトル探索装置
において、 前記フィールドブロックディストーション算出手段が、
前記第３の画素データ転送保持手段から前記第１および
第２の画素データ転送保持手段に戻された画素データに
基づいて、前記現画像第２フィールドブロックと前記各
第１フィールド候補ブロックとの間の画像の差を表わす
複数の第３のフィールドブロックディストーション、並
びに、前記現画像第１フィールドブロックと前記各第２
フィールド候補ブロックとの間の画像の差を表わす複数
の第４のフィールドブロックディストーション、を時分
割演算させることを特徴とする動きベクトル探索装置。 - 【請求項１４】請求項１１記載の動きベクトル探索装置
において、 前記フィールドブロックディストーション算出手段が、
前記戻しデータ転送制御手段による画素データの転送と
同時に、前記第３のフィールドブロックディストーショ
ンおよび前記第４のフィールドブロックディストーショ
ンを時分割演算させることを特徴とする動きベクトル探
索装置。 - 【請求項１５】請求項１１記載の動きベクトル探索装置
において、 Ｈ，Ｌ，ＮおよびＭをそれぞれ整数とし、前記現画像フ
レームブロックが、（Ｎ×２）行Ｍ列の画素からなり、
該現画像フレームブロックの前記現画像第１フィールド
ブロックが、Ｎ行Ｍ列の画素からなり、前記現画像第２
フィールドブロックが、Ｎ行Ｍ列の画素からなるととも
に、前記サーチウインドウが、（Ｈ×２）行Ｌ列の画素
からなり、該サーチウインドウの前記フレーム候補ブロ
ックが、（Ｎ×２）行Ｍ列の画素からなり、該フレーム
候補ブロックの前記第１フィールド候補ブロックが、Ｎ
行Ｍ列の画素からなり、前記第２フィールド候補ブロッ
クが、Ｎ行Ｍ列の画素からなる動きベクトル探索装置で
あって、 前記第１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）個の第１レジスタユニットを有し、 前記第２の画素データ転送保持手段が、前記第１の画素
データ転送保持手段の第１レジスタユニットとの間で画
素データを授受する（Ｌ−Ｍ＋１）個の第２レジスタユ
ニットを有し、 前記第３の画素データ転送保持手段が、前記転送経路に
沿って転送された画素データの一部を前記第１の画素デ
ータ転送保持手段の第１レジスタユニットおよび前記第
２の画素データ転送保持手段の第２レジスタユニットか
ら入力し、該入力した画素データを該第１レジスタユニ
ットおよび該第２レジスタユニットに戻すよう出力する
（Ｍ−１）個の第３レジスタユニットを有し、 前記排出データ保持制御手段が、前記第１および第２の
画素データ転送保持手段に入力された画素データのうち
前記サーチウィンドウの１列目から（Ｍ−１）列目まで
の各列の画素データを前記第１および第２の画素データ
転送保持手段から排出しつつ前記第３の画素データ転送
保持手段に保持させ、 前記戻しデータ転送制御手段が、前記第３の画素データ
転送保持手段に入力された画素データのうち前記サーチ
ウィンドウの（Ｍ−１）列目から１列目までの各列の画
素データを前記第３の画素データ転送保持手段から排出
しつつ前記第１および第２の画素データ転送保持手段に
保持させることを特徴とする動きベクトル探索装置。 - 【請求項１６】請求項１１記載の動きベクトル探索装置
において、 Ｈ，Ｌ，ＮおよびＭをそれぞれ整数とし、前記現画像フ
レームブロックが、（Ｎ×２）行Ｍ列の画素からなり、
該現画像フレームブロックの前記現画像第１フィールド
ブロックが、Ｎ行Ｍ列の画素からなり、前記現画像第２
フィールドブロックが、Ｎ行Ｍ列の画素からなるととも
に、前記サーチウインドウが、（Ｈ×２）行Ｌ列の画素
からなり、該サーチウインドウの前記フレーム候補ブロ
ックが、（Ｎ×２）行Ｍ列の画素からなり、該フレーム
候補ブロックの前記第１フィールド候補ブロックが、Ｎ
行Ｍ列の画素からなり、前記第２フィールド候補ブロッ
クが、Ｎ行Ｍ列の画素からなる動きベクトル探索装置で
あって、 前記第１の画素データ転送保持手段が、（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）個の第１レジスタユニットを有し、 前記第２の画素データ転送保持手段が、前記第１の画素
データ転送保持手段の第１レジスタユニットとの間で画
素データを授受する（Ｌ−Ｍ＋１）個の第２レジスタユ
ニットを有し、 前記第３の画素データ転送保持手段が、前記転送経路に
沿って転送された画素データの一部を前記第１の画素デ
ータ転送保持手段の第１レジスタユニットおよび前記第
２の画素データ転送保持手段の第２レジスタユニットか
ら入力し、該入力した画素データを該第１レジスタユニ
ットおよび該第２レジスタユニットに戻すよう出力する
Ｍ個の第３レジスタユニットを有し、 前記排出データ保持制御手段が、前記第１および第２の
画素データ転送保持手段に入力された画素データのうち
前記サーチウィンドウの１列目からＭ列目までの各列の
画素データを前記第１および第２の画素データ転送保持
手段から排出しつつ前記第３の画素データ転送保持手段
に保持させ、 前記戻しデータ転送制御手段が、前記第３の画素データ
転送保持手段に入力された画素データのうち前記サーチ
ウィンドウのＭ列目から１列目までの各列の画素データ
を前記第３の画素データ転送保持手段から排出しつつ前
記第１および第２の画素データ転送保持手段に保持させ
ることを特徴とする動きベクトル探索装置。 - 【請求項１７】請求項１１記載の動きベクトル探索装置
において、 前記参照画像データ記憶手段から前記サーチウィンドウ
の第１フィールド候補ブロックおよび第２フィールド候
補ブロックの画素データを所定画素領域分ずつ読み出し
て記憶するとともに、該記憶済の画素データを前記参照
画像データ記憶手段からのデータ転送速度より大きい転
送速度で前記第１および第２の画素データ転送保持手段
に供給する高速転送記憶手段を有し、 前記ウィンドウデータ入力制御手段が、 前記参照画像データ記憶手段に記憶されている前記サー
チウィンドウの第１フィールド候補ブロックおよび第２
フィールド候補ブロックの画素データを前記高速転送記
憶手段に入力させるウィンドウデータ読み出し手段と、 該ウィンドウデータ読み出し手段により高速転送記憶手
段に入力された前記サーチウィンドウの第１フィールド
候補ブロックおよび第２フィールド候補ブロックの画素
データを前記第１および第２の画素データ転送保持手段
に入力させ、さらに、前記探索領域内に戻される画素デ
ータに続く転送順序の画素データを前記第１および第２
の画素データ転送保持手段に再度入力させるウィンドウ
データ入力転送手段と、 を有し、 前記フィールドブロックディストーション算出手段が、
前記第３の画素データ転送保持手段から前記第１および
第２の画素データ転送保持手段に戻された画素データ
と、前記高速転送記憶手段から前記第１および第２の画
素データ転送保持手段に再度入力された画素データとに
基づいて、前記複数の第３のフィールドブロックディス
トーションおよび前記複数の第４のフィールドブロック
ディストーションを時分割演算させることを特徴とする
動きベクトル探索装置。 - 【請求項１８】請求項１７記載の動きベクトル探索装置
において、 前記ウィンドウデータ読み出し手段が、前記ウィンドウ
データ入力転送手段による前記画素データの転送の間
に、該ウィンドウデータ入力転送手段が転送させた画素
データとは別のサーチウィンドウの画素データを前記参
照画像データ記憶手段から前記高速転送記憶手段に入力
させることを特徴とする動きベクトル探索装置。 - 【請求項１９】請求項１５および１６記載の動きベクト
ル探索装置において、 前記ウィンドウデータ転送制御手段が、前記サーチウィ
ンドウ内で隣り合う２つの画素列の画素データを互いに
列方向で逆方向に転送させるよう、前記探索領域内で入
力画素データを列方向に往復移動させながら前記転送経
路に沿って転送させることを特徴とする動きベクトル探
索装置装置。 - 【請求項２０】請求項１５および１６記載の動きベクト
ル探索装置において、 前記第１の画素データ転送保持手段の第１レジスタユニ
ット、前記第２の画素データ転送保持手段の第２レジス
タユニットおよび前記第３の画素データ転送保持手段の
第３レジスタユニットが、入力端子および出力端子を有
し、画素データを入力端子を通して入力して出力端子を
通して出力する第１フリップフロップと、入力端子およ
び出力端子を有し、第１フリップフロップから画素デー
タを入力端子を通して入力して出力端子を通して出力す
る第２フリップフロップと、を有することを特徴とする
動きベクトル探索装置。 - 【請求項２１】請求項１５および１６記載の動きベクト
ル探索装置において、 前記フィールドブロックディストーション算出手段が、
前記第１レジスタユニットと共に二次元的に配列された
複数の演算器を有するシストリックアレー構造の演算回
路によって構成されることを特徴とする動きベクトル探
索装置。 - 【請求項２２】請求項１５および１６記載の動きベクト
ル探索装置において、 前記各第２レジスタユニットが、画素データを入力して
一時的に保持し出力する直列に互いに電気的に接続され
た（Ｎ−１）個のサイドレジスタからなることを特徴と
する動きベクトル探索装置。 - 【請求項２３】請求項１５および１６記載の動きベクト
ル探索装置において、 前記各第２レジスタユニットが、各列の１行目の第１レ
ジスタユニットに電気的に接続された第１サイドレジス
タユニットと、各列の（Ｈ−Ｎ＋１）行目の第１レジス
タユニットに電気的に接続された第２サイドレジスタユ
ニットからなり、 該各第１サイドレジスタユニットが、画素データを入力
して一時的に保持し出力する直列に互いに電気的に接続
された（Ｎ−１）個のサイドレジスタからなり、 該各第２サイドレジスタユニットが、画素データを入力
して一時的に保持し出力する直列に互いに電気的に接続
された（Ｎ−１）個のサイドレジスタからなることを特
徴とする動きベクトル探索装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26811295A JP2868444B2 (ja) | 1995-10-17 | 1995-10-17 | 動きベクトル探索方法および探索装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26811295A JP2868444B2 (ja) | 1995-10-17 | 1995-10-17 | 動きベクトル探索方法および探索装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116906A JPH09116906A (ja) | 1997-05-02 |
| JP2868444B2 true JP2868444B2 (ja) | 1999-03-10 |
Family
ID=17454063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26811295A Expired - Lifetime JP2868444B2 (ja) | 1995-10-17 | 1995-10-17 | 動きベクトル探索方法および探索装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868444B2 (ja) |
-
1995
- 1995-10-17 JP JP26811295A patent/JP2868444B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116906A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839950B2 (ja) | モーション・ディテクター | |
| JP3009674B2 (ja) | 動き検出器 | |
| EP0400084B1 (en) | Circuit implementation of block matching algorithm | |
| US4937666A (en) | Circuit implementation of block matching algorithm with fractional precision | |
| JP3089165B2 (ja) | 動きベクトル探索装置 | |
| JP2834640B2 (ja) | 動き推定装置及びその方法 | |
| US5793443A (en) | Motion vector detection circuit | |
| JP2868444B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP3161467B2 (ja) | 画像の時間的補間についての方法及びこの方法を実施するための装置 | |
| JP2768646B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2866325B2 (ja) | 動きベクトル探索装置 | |
| JP2868457B2 (ja) | 動きベクトル探索装置 | |
| JP2963369B2 (ja) | 動きベクトル探索装置 | |
| JP2868441B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2868440B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2931783B2 (ja) | 動きベクトル探索装置 | |
| JP2866324B2 (ja) | 動きベクトル探索装置 | |
| JPH1169200A (ja) | 走査線補間装置および走査線補間方法 | |
| JP2866326B2 (ja) | 動きベクトル探索装置 | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JP2983170B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2934146B2 (ja) | 動画像圧縮におけるブロック・マッチング方法と装置 | |
| JP3115511B2 (ja) | 動きベクトル探索装置 | |
| JP2872105B2 (ja) | ディストーション算出装置 | |
| JP2968233B2 (ja) | 動きベクトル探索方法および探索装置 |