JP3161467B2 - 画像の時間的補間についての方法及びこの方法を実施するための装置 - Google Patents

画像の時間的補間についての方法及びこの方法を実施するための装置

Info

Publication number
JP3161467B2
JP3161467B2 JP50486988A JP50486988A JP3161467B2 JP 3161467 B2 JP3161467 B2 JP 3161467B2 JP 50486988 A JP50486988 A JP 50486988A JP 50486988 A JP50486988 A JP 50486988A JP 3161467 B2 JP3161467 B2 JP 3161467B2
Authority
JP
Japan
Prior art keywords
pixel
interpolated
velocity vector
value
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50486988A
Other languages
English (en)
Other versions
JPH01503830A (ja
Inventor
ロベール，フィリップ
Original Assignee
トムソン グラン パブリック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン グラン パブリック filed Critical トムソン グラン パブリック
Publication of JPH01503830A publication Critical patent/JPH01503830A/ja
Application granted granted Critical
Publication of JP3161467B2 publication Critical patent/JP3161467B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 発明の背景 この発明は同じ対象物を表わす一連の映像に失われた
映像の画素の輝度値の再構成を可能にする映像の一時的
補間についての方法に係る。例えばこの様な方法はデー
タ速度を減少するコーディングでフレームを低速で伝送
し、また伝送されデコードされたフレームから補間によ
り伝送されないフレームを再生することに使用される。
この方法はまた50Hzの周波数を有す標準を使用する一
連のビデオ映像を、60Hzの周波数を有す標準に変換また
はその逆について使用できる。
この様な変換については60Hzの周波数における放射時
間は50Hzの周波数の放射時間と一致しないから、ほとん
どのフレームは50Hzの周波数で使用できるフレームから
補間しなければならない。本明細書でインスタントと画
像は同じ意味に用いられ、又、父親画素、父親ベクトル
は各々親画素、親ベクトルと同じ意味に用いられる。
又、映像と画像とは同じ意味に用いられる。
補間の目的は、従って、インスタントTjがインスタン
トTa及びTb間に生ずる様にTa及びTbに対応した２個の既
知フレームの画素の輝度Ｌ（IX,IY,Ta）及びＬ（IX,IY,
Tb）からインスタントTjに対応した補間されるフレーム
の各画素について輝度値Ｌ（IX,IY,Tj）を決定すること
である。
フレームの画素はすべてのフレームに共通である正規
直交基準点でその中心の座標（IX,IY）により参照符号
が付けられる。
一時的補間方法の第一カテゴリは、補間される各画素
について、持続期間Tb−Tj及びTj−Taで重み付けされた
インスタントTa及びTbに対応する２個の既知フレームの
対応する座標（IX,IY）を有す画素の２個の輝度値の線
型結合を下記公式により計算することからなる単純な線
型補間に基づく； 対応する座標は２個のフレームTa及びTbが同じパリテ
ィを有すならば正確に等しく、異なるパリティを有すな
らば１ラインの半分以内に一致する。
この場合、補間に使用される輝度値は一連のフレーム
によって表わされる対象物の同じ点に対応するから、こ
のカテゴリは一連のフレームの固定ゾーンの良い再構成
を可能にする。他方、動いているゾーンは品質が悪く、
運動速度が早くなるに従い不鮮明になる。
方法の第二カテゴリは２個の既知フレームにより表わ
された対象物の動きを考慮している。これらの方法は一
連のフレームにより表わされた動いている対象物の各点
は第一既知フレームから一定速度で基本的変換により第
二既知フレームに変位する仮定からなっている。既知の
方法は補間されるフレームの各画素について速度ベクト
ル＝（VX,VY）の決定を可能にする。このベクトルは
画素の基本的な変換を表わし、表示された対象物の速度
に必ずしも対応しないが、その対象物を表わす画素の輝
度の変化に対応する。
次に、第二カテゴリのこれらの方法は、２個の既知フ
レーム内でそれぞれ反対のセンスにおける２個の変位を
考慮して、各画素に対する輝度の補間された値を計算す
る。これら２個の変位は補間される画素に関連した速度
ベクトルの方向と、それぞれ補間されるフレーム及び関
係する既知フレームを分離する時間間隔に比例する絶対
値を有す。従って、各補間される輝度値は次の公式によ
り計算される。
発明のこのカテゴリは、動いているゾーン並びに補間
されるフレームの固定ゾーンの一層正確な再構成を可能
にする。しかしこの方法の実施は補間される各画素と関
連する速度ベクトルの決定に大きな困難を有す。H.C.Be
rgmanにより「Motion Adaptive Frame Interpolation 1
984年のデジタル通信についての国際チューリッヒセミ
ナー」は記述されている第一既知方法は第一既知フレー
ムと同じ座標を有する画素について見積った速度ベクト
ルを補間される各画素に関連させる。動いているゾーン
でこれら２個の画素は、動いている対象物の同じ点を表
わさないから、この関連は常に多少不正確である。動い
ている対象物の隣接点が、同じ速度ベクトルを有す限り
においてのみ、この関連は正確であるが、これは必ずし
も実際の場合にあてはまらず、特に対象物が回転してい
るときにはあてはまらない。従って映像の再構成の忠実
度は動いているゾーンの動きの型式によって変る。
M.Bierling及びThomaによって「Motion compensating
field interpolation using a hierarchically struct
ured displacement estimator」に記述される第二既知
方法は、補間される各フレームから独立して、補間され
る各フレームの各画素についての速度ベクトルを見積る
ことよりなる。この見積はTa及びTb間のインスタントに
対応して補間される全フレームについて同じ対の既知映
像より行なわれるが、補間されるフレーム及び既知フレ
ームを分離する時間間隔の期間が考慮されている。従っ
て、補間される各画素に関連する速度ベクトルは、前記
方法により関連された値より非常に正確な値を有す。従
って、動いているゾーンのフレームの再構成の忠実度は
動きの型式にはよらない。一方、速度ベクトルの見積に
必要な計算時間を増大させる不利益がある。理由は計算
時間が２個の既知フレームの間に補間されるフレームの
数に比例するからである。
本発明の要約 本発明の目的は動きの型式が如何にあろうと、補間さ
れるフレームの画素の速度ベクトルの見積に長時間の計
算を必要としないで動いているゾーンフレームの再構成
の良い忠実度を提供する一時的補間法を提案することで
ある。
本発明の主題は２個の既知フレームの一方であること
もできるモーションキャリヤフレームと呼ばれる単一フ
レームの各画素について速度ベクトルを見積ることより
なる第二カテゴリに属する方法に属する。次に補間され
るフレームの各々において、一連のフレームにより表わ
された対象物の同じ点に対応する父親画素と呼ばれる画
素の速度ベクトルに等しい速度ベクトルを有する子供画
素と呼ばれる画素を決定する。この点はTaからTbまでの
間を同じ速度ベクトルで動くと仮定される。
もちろん本発明による方法は飛越しフレームでない映
像にも使用可能である。
本発明によると、それぞれインスタントTa及びTb、Ta
及びTb間にあるTjにおいて、既知映像と呼ばれる第一映
像及び第二映像の画素の輝度値から、補間される映像の
各画素について補間された輝度値を決定するために本発
明による映像の一時的補間の方法は下記より構成され
る： −Ta及びTbの間またはインスタントTaあるいはインスタ
ントTbに等しいインスタントTiモーションキャリヤと呼
ばれる単一映像の各画素について速度ベクトルの成分を
従来の方法を用いて決定； −父親画素と呼ばれる、キャリヤ映像の各画素につい
て、持続期間Ti−Tjを掛けて父親ベクトルの速度ベクト
ルである変換による、父親画素の中心に対応する子供画
素と呼ばれる補間される画素の中心の座標の連続的決
定； −補間される各画素毎に、補間されるこの画素について
最小限１個の父親画素があれば、父親画素の１個の速度
ベクトルにより構成される速度ベクトルを連続的に関連
づけ； −２個の既知映像において一時的補間の基準点と呼ばれ
る２個の点の座標の決定； −この２個の点の各々は一方の既知映像の面での変換に
より補間される画素の中心に対応し、この変換のベクト
ルは持続期間Tj−Ta及びTb−Tjと補間される画素と関連
した速度ベクトルの積の関数であり； −それぞれ２個の既知映像において、基準点の各々に隣
接する画素間の空間的補間を用いた２個の基準点の各々
の輝度値の決定； −それぞれ持続期間Tj−Ta及びTb−Tjで重み付けられて
基準点の２個の輝度値の線型結合を計算することにより
補間される画素についての輝度値の決定。
図面の簡単な説明 第１図に既知の方法の第二カテゴリの原理を示す； 第２図に本発明による方法を示す； 第３図は本発明による方法を例示したフローチャート
である； 第４図及び第７図は本発明による方法の第一変形例を
例示した二個のフローチャートである。
第５図にこのフローチャートの一部分を示す； 第６図に第５図のフローチャートにより実施された計
算を例示する； 第８図及び第９図に本発明による方法の第二実施例の
フローチャートを示す； 第10図及び第11図に本発明による方法の第三変形実施
例のフローチャートを示す； 第12図及び第15図に本発明による方法を実施すること
についての装置の一実施例のブロックダイアグラムを示
す； 第13図、第14図及び第16図にこの実施例の三部分の一
層詳細なブロックダイヤグラムを示す。
提案した実施例の説明 第１図に示す例において、インスタントTjに対応して
フレームTjと呼ばれる補間されるフレームはTjに先行す
るインスタントTa及びTjに続くインスタントTbに対応し
てフレームTa及びフレームTbと呼ばれる第一及び第二の
既知のフレームから補間されるものとする。これらのフ
レームはすべて一画素のサイズに等しいユニットを持つ
同じ正規直交基準系を用いて参照符号がつけられる。同
じ座標（X,Y）を有する点はこれらの点が置かれたフレ
ームに相当するインスタントにより区分される。次の本
文においては、点と画素は区別され、各フレームの点は
無限に小さい寸法を有す一方、各画素はサンプリングの
特性により決まる有限の寸法を有す。既知のフレームは
従来のアナログ−デジタル変換器のあとに続く従来のテ
レビジョンカメラの様なビデオ信号源により供給され
る。各画素はその中心の座標により参照符号がつけら
れ、点で画いた四角形で表わされる。各画素はこの画素
内に含まれるすべての点の平均輝度に等しい輝度値を有
す。仮定により、補間されるフレームTjで点Mjに中心を
合わせた補間されるフレームは速度ベクトルを有す。
従って既知のフレームTa及びTbには、Mjの座標に相当す
る座標を有す二点Ma及びMbが存在し、その各々は点で画
いた四角形で表わされた画素の中心にある。
既知の方法の第一カテゴリはMa及びMbの中心にある画
素の輝度値を直線的に結ぶことで補間される画素の輝度
値を計算することにある。フレームTbにおいては表示さ
れた対象物はフレームTjに関してベクトルの方向及び
センスに変位し、一方フレームTaにおいては表示された
対象物はベクトルの方向及び反対のセンスに変位する
ことによる誤差がある。既知の方法の第二カテゴリはフ
レームTjに関してフレームTa及びTbの対象物の移行を考
慮して決定されるフレームTbの点Ｂ及びフレームTaの点
Ａの輝度値より補間される輝度値を計算することであ
る。一連のフレームにより表示される対象物の任意の点
はインスタントTa及びTb間の一定速度を維持しているの
で点Ａは変位−・（Tj−Ta）によりMaから得られ、点
Ｂは変位・（Tb−Tj）によりMbから得られる。以下の
本文においては、点Ａ及びＢは一時的補間の基本点と呼
んでいる。本発明による方法は同じ仮定に基づいてい
る。
補間されるフレームTjの点Fjに中心を合せた、補間さ
れる画素と速度ベクトルを関連させることよりなる本
発明による方法の一手段を第２図に例示する。
この例では補間されるフレームTjは一個のみである
が、他の場合ではTa及びTb間のインスタントに対応して
数個のフレームがあることがある。Ta及びTb間の補間さ
れるフレームのすべてについては、関連する速度ベクト
ルはTa及びTb間の、あるいはTaまたはTbでもよいがイン
スタントに相応してモーションキャリヤフレームと呼ば
れる単一フレームTiの画素の速度ベクトルより得られ
る。キャリヤフレームの画素の速度ベクトルの決定に必
要な計算はインスタントTa及びTb間で補間されるフレー
ムがいかに多くてもただ一回で行なわれる。
モーションキャリヤフレームTiの各画素は補間される
フレームTjで子供画素と呼ばれる単一画素の父親と考え
られ、これら二つの画素は動いている対象物の同じ点を
表わすと仮定する。動いている対象物のこの点はフレー
ムTiで既知の速度ベクトルを有している。この点は、異
なった座標を有し、フレームTiの同じ父親画素の全ての
子供である一連の画素で表示されてもTa及びTb間のすべ
てのインスタントにおいて同じ速度ベクトルを維持する
と仮定する。本発明による方法は、補間されるTjの各フ
レームにおいてモーションキャリアフレームTiの与えら
れた父親画素に相応する子供画素の中心を決定し、つい
で父親画素または複数の父親画素の一個の速度ベクトル
に等しい速度ベクトルをこの子供画素に割当てることで
ある。
例えば第２図において、フレームTiの点Ciに中心を合
せた画素Ｇは速度ベクトルとして既知のベクトルを有
する。画素Ｇは、フレームTiの点Ciの座標に等しい座標
を有するフレームTjの点Cjから、ベクトル移行−・
（Ti−Tj）により得られる、画素Ｇに相当する子供画素
ＨをフレームTjに有する。この移行は点Ejを点Cjに正確
に対応させる。点Ejは一般に画素の中心と一致しない。
本発明は座標の各々に対して最も近い整数を取って点Ej
に最も近い中心Fjを有するフレームTjの画素を子供画素
とする。父親画素Ｇの速度ベクトルは従って子供画素
Ｈと関連する。
モーションキャリヤフレームTiのある画素は子供画素
を持たないことは注意を要する、例えば速度ベクトル
がキャリヤフレームの内側に向って方向づけられた場
合、キャリヤフレームの端に位置した画素は子供画素を
有しない。補間されるフレームTjの画素は同時に数個の
父親画素の子供画素であり得ることは注意を要する。例
えば２個の父親画素がそれぞれ平行でない速度ベクトル
を有するならば、これらの速度ベクトルは中間画像の上
で交叉し、これらの速度ベクトルに相応する２個の移行
ベクトル▲▼が同じ子供画素に収束することが
起り得る。これら特定の場合は後述する本発明による方
法の３個の変形実施例により別々に処理される。
特定の場合においては、考慮しているキャリヤフレー
ムTiはフレームTaかフレームTbである。例えば考慮して
いるキャリヤフレームがフレームTbであれば、その画素
の速度ベクトルの見積りは、既知の方法を用いて、フレ
ームTbの各画素に対する初歩的移行ベクトル（DX,DY）
を得ることでフレームTa及びフレームTb間の対象物の各
点について受けている初歩的移行を計算し、次にこれら
の画素の各々に対する速度ベクトルを式により計算す
ることにある。
本発明による方法の実質的手段のフローチャートを第
３図に示す。このフローチャートはインスタントTjに相
当する補間される単一フレームの一時的補間方法の手段
を示す。同じ手段が補間され、また間隔（Ta,Tb）の内
側に含まれる各フレームに対して実施されなければなら
ない。第３図にはキャリヤフレームTiの画素の速度ベク
トルが決定される手段を述べていない。理由はこの手段
はインスタントTa及びTbに相応する２個の既知フレーム
間の補間されるフレームのすべてに対して一回で実施さ
れる手段だからである。速度ベクトルの見積を行うフレ
ームはフレームTaまたはフレームTbあるいは輝度値は未
知であるがTa及びTb間のインスタントTiに相応するフレ
ームであり得る。例えば、このフレームは補間されるフ
レームの中の１個で構成できる。本質的特徴はフレーム
の各画素に対する速度ベクトルの成分の正確な値を得る
ことができる速度の見積りの方法の使用である。いくつ
かの速度見積り方法が使用可能である。画素のブロック
でまたは画素毎に決定を行う方法は、フレームの特徴の
抽出で決定する方法よりも適切である。理由はこれらは
得られる速度ベクトルの密なフィールドを可能にし、従
って画素の各々に対する高度の正確性を可能にするから
である。例えば米国特許4383272号のNETRAVALL及びROBB
INSの記載した速度見積法を使用することが可能であ
る。
第３図に述べてある様に本発明による方法は２個の主
段階を構成する。第一段階は、キャリヤフレームTiの画
素の走査及びキャリヤフレームの各画素に対する補間さ
れるフレームTjに、子供画素があれば子供画素を決定す
ることからなる。キャリヤフレームの各画素がすべて走
査された時、第二段階は補間されるフレームTjの各画素
の連続走査；最少限１個の父親画素があれば、父親画素
つまり補間される画素に対応する父親画素の速度ベクト
ルの関数として補間されるフレームの各画素への速度ベ
クトルの関連づけ；補間される各画素について、２個
の既知フレームTa及びTb内の一時的補間の２個の基準点
の決定；基準点がこれら既知フレームの画素の中心にな
い時、２個の既知フレームTa及びTbの空間的補間による
これら２個の基準点の輝度の決定；及び最後に補間され
る画素に対して公式（２）による２個の基準点の輝度値
の線型結合による補間される輝度値の決定の５項目より
なる。
本発明による方法の第一変形例の実施の第一段階のフ
ローチャートを第４図に示す。この変形例においては、
補間される画素が数個の父親画素を有す場合は、これら
の内最善である父親画素を選択することで処理される。
選択の規準は２個の基準点Ａ及びＢの輝度値の間の差の
絶対値に等しいDFD関数と呼ばれる関数の値である。最
善の父親画素の選択は、父親画素の各々の速度ベクトル
を補間される画素に連続的に関連づけることで得られる
DFD関数の値を互いに比較することからなる。最善の父
親画素はその速度ベクトルがDFD関数に最小値を与える
ものである。
更に第一変形例によれば、親なし画素、すなわち、モ
ーションキャリヤフレームに父親画素を持たない場合
は、補間されるフレームの隣接画素（これらが親なしで
ない限り）を関連させた速度ベクトルからの補間速度ベ
クトルを決定することで処理される。DFD関数の値は親
なしの画素の検知用規準として使用される。速度ベクト
ルを関連させることが不可能な場合は、この変形例では
０速度ベクトルを関連させる。
第一変形例の第一段階は、補間されるフレームTjの各
画素に対して決定されるDFD関数の最小値を記憶するメ
モリM2を初期化することにより始まる。これはフレーム
の輝度の最大値、そしてまたDFDの最大値に相当する255
に等しい一定値で初期化される。考慮中の一連のフレー
ムは、各フレームが独立したフレームと考えられる一連
の飛越しフレームによって構成される。各フレームはラ
イン当り数Ｍの画素及びラインの数Ｎよりなる。メモリ
M2はＭ×Ｎバイトの容量を有する。
座標IYは０で初期化される。ついで１だけ増加され、
座標IXは０で初期化される。ついで座標IXは１だけ増加
される。座標（IX,IY）はモーションキャリヤフレームT
iの画素そして父親画素になり得る画素の中心Ciと定義
される。次にこの画素の速度ベクトルであるベクトル
（IX,IY,Ti）が画素の座標に関連しているアドレスにお
いてメモリMIから読出される。メモリMIはＭ×Ｎの場所
を有す容量を持ち、間隔Ta,Tbで、欠けているフレーム
の補間に使用される、モーションキャリヤフレームの全
画素の速度ベクトルの成分の値があらかじめロードされ
ている。
点Cjに対応する点Ejの座標は公式により決定される： 次に子供画素の中心Fjの座標はベクトルの成分の整数
部分を取って決定される： ここで（0.5;0.5）は成分の最も近い整数の発見を可
能にするもので、後者の整数部分ではない。ｊは下記
の成分を有すフレームパリティ（奇偶性）修正ベクトル
である： フレームTi及びTjが同じパリティを有すフレームであ
れば（0.5;0.5） フレームTiが奇数フレームでフレームTjが偶数フレー
ムであれば（0.5;0） フレームTiが偶数フレームでフレームが奇数フレーム
であれば（0.5;1） 点Fjに中心を合せた補間される画素はフレームTiの座
標（IX,IY）を有する画素の子供である。方法は次の公
式によりそれぞれフレームTb及びTaの２個の一時的補間
基準点Ｂ及びＡの座標を決定することをふくむ。
ここでベクトル▲▼は次の成分を有するフレーム
パリティ修正ベクトルである： フレームTa及びフレームTjが同じパリティを有するフ
レームであれば（0;0）； フレームTaが奇数フレームであり、フレームTjが偶数
フレームであれば（0;0.5）； フレームTaが偶数フレームであり、フレームTjが奇数
フレームであれば（0;−0.5） ベクトル▲▼は、フレームTjを構成するフレーム
のパリティ及びフレームTbを構成するフレームのパリテ
ィに従って同様な成分を有する。
第一変形例の第一段階は、後に詳述する計算方法を用
いて、点Ａ及びＢにおける輝度値Ｌ（▲▼,Ta）及
びＬ（▲▼,Tb）の計算、及び点Ａ及び点Ｂがフレ
ームTa及びフレームTbの画素の中心に対応しない時、そ
れぞれ点Ａ及び点Ｂに最も近い４個の画素の輝度値を結
合した空間的補間よりなる。次にこの速度ベクトル用
に決定した点Ａ及びＢにおける輝度値の差の絶対値に等
しいDFD関数の値の計算をする。
次にこの例では、DFD関数の値は固定しきい値７と比
較される。DFD関数がしきい値未満であれば、これはキ
ャリヤフレームの座標（IX,IY）の画素が点Fjに中心を
有する補間される画素に対する父親画素を構成すること
を意味する。次にベクトル▲▼ｊの成分に関連した
アドレスにおいてメモリM2から値DFD′を読出す。フレ
ームTiの座標（IX,IY）を有す父親画素について読出さ
れたDFD値がメモリM2から読出された値DFD′未満であれ
ば、これは丁度読出された父親画素はベターであること
を意味する。この理由はこの速度ベクトルはDFD関数の
値をより小さくするからである。従ってこの速度ベクト
ルは点Fjに中心を合せた子供画素と関連させるため維持
される。この速度ベクトルは子供画素に対応する、すな
わちベクトル▲▼ｊの成分に対応するアドレスにお
いてメモリM1に書込まれる。メモリM1は補間される各画
素に対応する速度ベクトルの成分の値をメモリするＭ×
Ｎの場所を有するメモリである。更に他の父親画素に関
連するか初期値に等しい以前の値DFD′の代りに、丁度
計算されたDFD関数の値が子供画素に関連したアドレス
においてメモリM2に書込まれる。
子供画素が１個以上の他の父親画素を既に有しなかっ
た場合、メモリM2から読出されたDFD関数の値はメモリM
2の初期値、すなわち、255に等しい。
DFD関数の計算された値が７を超える場合は、フレー
ムTiの座標（IX,IY）の画素は父親画素として考えない
し、第一段階は座標IXにより達した値のテストで継続さ
れる。
計算された値がメモリM2から読出された値DFD′を超
えるならばこのことはフレームTiの座標（IX,IY）の画
素はメモリM2から正に読出された値DFD′を供給する前
に見出された父親画素より一層悪いことを意味し、拒絶
しなければならない。第一段階は座標IXに関したテスト
で継続される。
座標IXが最大値Ｍに達しないならば、IXを歩進した
後、前の演算が繰返される。IXが最大値に達したなら
ば、第一段階は座標IYに関したテストで継続される。後
者の座標が最大値Ｎに達しないならば、前の演算はIYが
Ｎに達するまでIYを歩進して繰返される。第一変形例の
第一段階が完了し、次に第一変形例の第二段階が開始す
る。
それぞれフレームTa及びTbの空間的補間による計算さ
れる輝度値Ｌ（▲▼,Ta）及びＬ（▲▼,Tb）に
対する演算のフローチャートを第５図に示す。
輝度値Ｌ（▲▼,Ta）に対するこの計算方法を第
６図に例示す。一般に、点ＡはフレームTaの画素の中心
に一致しないが、４個の画素の中心G1、G2、G3及びG4の
間に来る。点Ａにおける輝度値の空間的補間として、第
一に点G1の座標（XGa,YGa）を構成するためにベクトル
▲▼の成分の整数部分を決定する。従って点G2の座
標は（XGa＋1,YGa）であり、点G3の座標は従って（XGa,
YGa＋１）である。点G4の座標は従って（XGa＋1,YGa＋
１）である。この例において、点G4は補間に対する参照
点を構成する。方法は参照点G4に関する点Ａの座標（Δ
Xa,ΔYa）を決定する。これらの座標は式によって示さ
れる。
方法はこれらの点G1からG4までの座標に対応するアド
レスにおいてG1からG4までの点に中心を合せた画素に対
応した輝度値Ｌ（XGa,YGa）、Ｌ（XGa＋1,YGa）、Ｌ（X
Ga,YGa＋１）、Ｌ（XGa＋1,YGa＋１）をメモリMAから読
出す。次に輝度値Ｌ（▲▼,Ta）は公式により計算
される： 輝度値Ｌ（▲▼,Tb）の計算は全く同様な一連の
演算により行なわれる。
本発明による方法の実施の第一変形例の第二段階のフ
ローチャートを第７図に示す。この第二段階は座標IY′
の０による初期化、次にこの座標の１だけの増加及び第
二座標IX′の０による初期化で始まる。この座標（I
X′,IY′）は補間されるフレームTjの画素の中心の座標
である。次に方法は座標IX′の増加及び座標（IX′,I
Y′）に相応するアドレスにおいてメモリM2にメモリさ
れたDFD値（IX′,IY′）の読出しを行う。読出された値
はメモリM2の初期値に使用されたまた輝度の最大値に等
しい値255に等しいしきい値と比較される。
読出された値が255に等しくないならば、これはDFD関
数値が補間されるこの画素について前に計算されている
ことを意味する。その理由はこれがモーションキャリヤ
フレームTiの画素の子供画素だからである。速度ベクト
ルは、従って、以前に方法の第一段階中の速度ベクトル
と関連されている。速度ベクトルは座標（IX′,IY′）
に対応するアドレスにおいてメモリM1から読出され、次
に公式（５）及び（６）によるベクトル▲▼及び▲
▼の計算に使用される。これらのベクトル▲▼
及び▲▼は一時的補間に対する２個の基準点Ａ及び
Ｂを決定する。これらは第５図に示し前記したフローチ
ャートにより、フレームTa及びTbの空間的補間により輝
度値Ｌ（▲▼,Ta）及びＬ（▲▼,Tb）の計算に
使用される。
メモリM2より読出されたDFD関数の値が初期値255に等
しいままであるならば、このことは方法の第一段階がモ
ーションキャリヤフレームTiに置かれた父親画素の子供
画素として座標（IX′,IY′）の画素を検知していない
ことを意味する。座標（IX′,IY′）の補間される画素
は、従って親なし画素であり、他の方法により速度ベク
トルにこれを関連させる必要がある。この第一変形例に
よると、速度ベクトルは親なし画素に隣接する４個の画
素（これら自身が親なしでない限り）の速度ベクトル間
を補間することで計算される。この計算はDFD関数の値
をメモリM2から読出すことにより、また座標が下記であ
る隣接４点に対する速度ベクトルの成分をメモリM1か
ら読出すことにより行なわれる。
（IX′,IY′−１）、（IX′−1,IY′）、（IX′＋1,I
Y′）、（IX′,IY′＋１） 補間された速度ベクトルの値▲ ▼ｓは次に公式
により計算される： ここにおいて DFD（IX′,IY′−１）＝255ならばA00＝０ その他の場合 A00＝１ DFD（IX′−1,IY′）＝255ならばA01＝０ その他の場合 A01＝１ DFD（IX′＋1,IY′）＝255ならばA10＝０ その他の場合 A10＝１ DFD（IX′,IY′＋１）＝255ならばA11＝０ その他の場合 A11＝１ 及びA00＝A01＝A10＝A11＝０、すなわち、４個の隣接
画素が親なし画素ならば▲▼（IX′,IY′）＝（0,
0） 次にベクトル▲▼及び▲▼は公式（５）及び
（６）により計算される。ここにおいてベクトルは補
間ベクトル▲▼によって構成される。次に輝度値Ｌ
（PA,Ta）及びＬ（▲▼,Tb）は第５図に示した前記
フローチャートにより、フレームTa及びTbの空間的補間
により決定される。次に、DFD関数の値は、かくして決
定された基準点Ａ及びＢにもとづいて計算される。
DFD関数のこの値がしきい値７未満であれば、このこ
とは速度ベクトル▲▼が考えられた親なし画素の速
度ベクトルの適切な見積りを構成することを意味する。
この場合このことは親なし画素と関連させることができ
る。従って公式（９）により考慮中の親なし画素の補間
された輝度値Ｌ（IX,IY′,Tj）を計算する。
DFD関数の値がしきい値を超えれば、このことは補間
された速度ベクトルが適切でなく、考慮中の親なし画素
を関連させることができないことを意味する。最後の手
段として、０速度ベクトルＮが親なし画素に関連され
る。一時的補間の２個の基準点Ａ及びＢは補間される画
素の中心として、同じ座標（IX′,IY′）を有し、従っ
てベクトル▲▼及び▲▼は互いに等しい成分
（IX′,IY′）を有す。それゆえ輝度値Ｌ（▲▼,T
a）及びＬ（▲▼,Tb）は、フレームTa及びTbの空間
的補間なしに決定される。その理由はIX′及びIY′は整
数値だからである。これらは（IX′,IY′）に相応する
アドレスにおいてそれぞれメモリMA及びMBから読出され
る。次に補間された輝度値Ｌ（IX′,IY′,Tj）は公式に
より計算される： 補間された輝度値Ｌ（IX′,IY′,Tj）が計算されるご
とに、例えばこの値はフレームTjの補間された値をメモ
リし、一方これらの輝度値の利用を待っているフレーム
メモリに供給される。次に座標IX′の値はこれが最大値
に達しているか否かを決定するためにその最大値Ｍと比
較される。最大値に達していなければ前の演算がIX′を
歩進して繰返される。この値が最大値に達したならば、
第二の座標IY′の値が最大値Ｎと比較される。この値が
最大値に達していなければ、前の演算がIY′を歩進して
繰返される。この値が最大値に達したならば、このこと
は補間される画素すべてが走査され、従ってフレームTj
の一時的補間処理は終了したことを意味する。
DFD関数を使用せずに計算の単純化、メモリM2の除去
を可能にした第二の変形例の第一段階のフローチャート
を第８図に示す。第一段階は補間される各画素と関連す
る速度ベクトルの成分の最大値を構成する値（255,25
5）を有するメモリM1の初期化で開始する。更にモーシ
ョンキャリヤフレームTiの画素の縦座標IYは０に初期化
される。次にこの縦座標IYは１だけ増加され、モーショ
ンキャリヤフレームTiの画素の横座標IXは０に初期化さ
れる。次に横座標は１だけ増加される。速度ベクトル
（IX,IY,Ti）の成分の値は、メモリMIから読出され、ベ
クトル▲▼ｊの成分及びベクトル▲▼ｊの成分
の計算に使用される。次にこの速度ベクトルはベクトル
▲▼ｊの成分に相応するアドレス、すなわち、子供
画素の座標に相応するアドレスにおいてメモリM1に書込
まれる。
次に座標IXの値はその最大値Ｍと比較される。この値
がＭに達していなかったならば、前の演算がIXを歩進し
て繰返される。これがＭに達したならば座標IYの値がそ
の最大値Ｎと比較される。この値がＮに達したならば第
一段階は終了し、第二段階が始まる。IYがその最大値Ｎ
に達しなければ前の演算がIYを歩進して繰返される。
本発明による方法の第二変形例の第二段階のフローチ
ャートを第９図に示す。この第二段階は補間される画素
の座標IY′の０における初期化で開始する。次に座標I
Y′の歩進及び座標IX′の０による初期化を行う。次に
座標IX′の１だけの増加、座標（IX′,IY′）に相応す
るアドレスにおけるメモリM1からの速度ベクトル（I
X′,IY′,Tj）の読出しを行う。
速度ベクトルの各成分はメモリM1にロードされたこれ
らの最初の値である値255と比較される。速度ベクトル
の成分がこれら最初の値に等しいならば、このことは速
度ベクトルが座標（IX′,IY′）の画素と関連しないこ
とを意味する。従って後者は親なし画素であり、別の方
法でこの画素に関連する速度ベクトルを決定する必要が
ある。補間された速度ベクトル▲▼は親なし画素に
隣接する４個の画素の速度ベクトルより空間的補間を用
いて計算される。これら４個の隣接画素の速度ベクトル
がメモリM1から読出され、ついで公式（９）により但し
下記値を用いて線型的に結合される： （IX′−1,IY′）＝（255,255）ならばA00＝０ その他の場合A00＝１。
（IX′−1,IY′）＝（255,255）ならばA01＝０ その他の場合A01＝１。
（IX′＋1,IY′）＝（255,255）ならばA10＝０ その他の場合A10＝１。
（IX′,IY′＋１）＝（255,255）ならばA11＝０ その他の場合A11＝１。
及びA00＝A01＝A10＝A11＝０、すなわち４個の隣接画
素自身がまた親なし画素であれば、▲▼（IX′,I
Y′）＝（0,0） DFD関数の使用の欠如は補間される画素が親なしであ
るか否かの検知を妨げないことは注意を要する。これは
存在しない速度ベクトル値の判別を可能にする値（255,
255）を有するメモリM1の初期化のおかげである。他方
補間される画素が数個の父親画素を有する場合、第一段
階は最善の父親画素を区別しない、従って数個の父親画
素がある場合、補間される与えられた画素について関連
した速度ベクトルは最後に見出された父親画素に関連す
ることになる。
速度ベクトル（IX′,IY′,Tj）が255と異なる成分
を有する場合、このことは補間される画素が第一段階中
に決定された関連した速度ベクトルを有することを意味
する。更にまた方法はメモリM1から読出された速度ベク
トル、または画素（IX′,IY′）と関連した補間された
速度ベクトル▲▼に対して公式（５）及び（６）に
よりベクトル▲▼及び▲▼を計算する。次に輝
度値Ｌ（▲▼,Ta）及びＬ（▲▼,Tb）を計算す
る。速度ベクトルが０でない場合、第５図に示した前述
フローチャートにより、それぞれフレームTa及びTbの空
間的補間によりこの計算は行なわれる。速度ベクトルが
０である場合、これら２個の輝度値は（IX′,IY′）に
相応するアドレスにおいてメモリMA及びMBから読出され
る。次に公式（10）により補間された輝度値Ｌ（IX′,I
Y′,Tj）を計算する。補間された輝度値はフレームメモ
リにメモリされ、補間されたフレームTjの使用を待つ。
次に座標IX′の値がその最大値Ｍと比較される。最大
値に達していなければ、前の演算がIX′を歩進して繰返
される。さもなくば、座標IY′の値がその最大値Ｎと比
較される。最大値に達していなかった場合、IY′を歩進
して前の演算が繰返される。IY′が最大値Ｎに達した時
に、フレームTjの補間処理は終了する。
この方法の第三変形例について、本発明による方法の
第一段階のフローチャートを第10図に示す。この第三変
形例は第二変形例と同様DFD関数の計算を必要としない
し、メモリM2を必要としない。第三変形例は、第二変形
例と比較して、補間された輝度値のメモリにメモリM1を
再度使用できるから別のフレームメモリなしに補間され
た輝度値のメモリを可能にする利点がある。この第三変
形例におけるこの第一段階中に、モーションキャリヤフ
レームの父親画素の走査過程中、メモリM1に子供画素に
関連した速度ベクトルをメモリする代りに、これら子供
画素に相応する補間された輝度値を計算し、M1にメモリ
する。この様にして、第二段階中に各親なし画素の各々
に対する補間された輝度値を計算することが不要にな
る。隣接画素の速度ベクトルの成分の値は、メモリされ
なければ各親なし画素に関連する速度ベクトルを計算す
るため補間を使用することが不可能である。親なし画素
に関連する速度ベクトルは従って０として判断される。
この第三変形例の第一段階は輝度の最大値に相当する
値255を有するメモリM1の初期化で開始する。これは親
なし画素を検知するために区別することが容易になり、
メモリM1にメモリされた輝度の相応値が第一段階の終了
において255に等しいという事実によって後者の区別を
可能にする。また座標IYも０に初期化される。
次にIYの１だけの増加、座標IXの０における初期化を
行う。更にIXの１だけの増加、メモリMIからの速度ベク
トル（IX,IY,Tj）の読出を行う。；次に公式（４）か
ら（６）によるベクトル▲▼j,▲▼j,▲
▼，▲▼の計算を行う。次に第５図に示す前述フロ
ーチャートにより輝度値Ｌ（▲▼,Ta）及びＬ（▲
▼,Tb）の計算を行う。次に公式（10）による点Fj
に中心を合せた子供画素に相応した補間された輝度値Ｌ
（▲▼j,Tj）を計算し、ベクトル▲▼ｊの成分
に相応したアドレスにおいてメモリM1にこの輝度値を書
込む。
次に第一段階は座標IXの値が最大値Ｍに達しているか
否かを検知するため座標IXの値を試験する。値Ｍに達し
ていないならばIXを歩進して前の演算を繰返す。IXが最
大値に達すると、座標IYの値をその最大値Ｎと比較す
る。IYが値Ｎに達したならば第一段階は終了する。そう
でなければ、座標IYを歩進して前の演算を繰返す。
本発明による方法の第三変形例の第二段階のフローチ
ャートを第11図に示す。まずこの第二段階は補間される
フレームTjの画素の座標IY′を０に初期化することより
なり；次にこの座標IY′を１だけ増加し、第二座標IX′
を０に初期化することよりなる。次に座標IX′を１だけ
増加し、座標（IX′,IY′）に相応したアドレスにおい
てメモリM1にメモリされた輝度値を読出す。メモリM1に
最初に負荷された値である値255とこの輝度値を比較す
る。
輝度値が255と異なれば、このことは輝度値が座標（I
X′,IY′）を有す補間される画素に対して、第一段階中
に決定されたことを意味する。輝度値が255に等しけれ
ば、これは補間されるこの画素はモーションキャリヤフ
レームTiにおいて父親画素を有しないことを意味する。
この場合、０速度ベクトルは親なし画素に割当てられ、
ベクトル▲▼及び▲▼は補間される画素の中心
に保たれているベクトルの成分と等しい成分、すなわち
（IX′,IY′）を有する。次に一時的補間の二個の基準
点の輝度値Ｌ（▲▼,Ta）及びＬ（▲▼,Tb）は
（IX′,IY′）に相応するアドレスにおいてメモリMA及
びMBから読出される。次に補間された輝度Ｌ（IX′,I
Y′,Tj）が公式（９）により計算される。
最後に補間された輝度はメモリM1にメモリされ、座標
（IX′,IY′）に相応するアドレスにおいてメモリM1に
書込まれ、保管されたフレームTjの輝度値の使用を待
つ。補間されるフレームの各画素の処理の終りに、メモ
リM1は補間された輝度値で満たされる。従ってメモリM1
は前記第一、第二の変形例により補間された輝度値のメ
モリに必要な追加のフレームメモリの機能を行う。
次に第二段階は座標IX′の値をその最大値Ｍに比較す
る。IX′がその最大値に達しなければ、第二段階は次に
IX′を歩進して前の演算を繰返す。IX′が最大値に達す
れば、次に第二段階は座標IY′の値をその最大値Ｎと比
較するIY′がその値Ｎに達しなければ、IY′を歩進して
前の演算が繰返される。IY′がその最大値に達すれば補
間される画素すべての処理が終了する。
前述の第一変形例によって、本発明による方法の実施
に当っての装置の第一部分のブロック図を第12図に示
す。第一部分は下記より構成される：入力端子１、多重
化装置２、モーション見積り用装置３、シーケンサ４、
メモリMIと呼ばれるメモリ５、ベクトル▲▼ｊ計算
機７、アドレス及びデータバス９、計算機10、インスタ
ントTaに相応するフレームの輝度値のメモリ用メモリM
A、インスタントTbに相応するフレームの輝度値のメモ
リ用メモリMB及び補間され最小限１個の父親画素を有す
る各画素を速度ベクトルに関連させる計算5aの手段。
計算5aの手段は下記より構成される。ベクトル▲
▼用計算機６、ベクトル▲▼用計算機８、Ｌ（▲
▼,Ta）用計算機10、Ｌ（▲▼,Tb）用計算機11、
減算器14、２個の比較器15及び16、各２個の入力端及び
１個の出力端を有す多重化装置17及び18、論理ANDゲー
ト19、初期化装置20、補間される画素に関連された速度
ベクトルメモリ用メモリM1、DFD関数の値のメモリ用メ
モリM2。
多重化装置２は、従来のテレビジョンフレームのフレ
ームで構成される、一連の既知のフレームに相応する、
一連の輝度値を受信するため、補間装置の入力端子１に
接続され１入力端を有す。これらの輝度値は例えばテレ
ビジョンカメラ及びアナログ−デジタル変換器により供
給される。装置２はメモリMAかメモリMBのいずれかに輝
度値を伝送するためデータ、アドレス及び指示バスであ
るバス９に接続された１個の出力端を有する。考慮中の
例において、インスタントTaに相応するフレームはイン
スタントTbに相応するフレームに先行するが、一連のフ
レームの処理中、メモリMA及びMBは最新フレームをメモ
リするために交互に使用される。
シーケンサ４は入力端子１に印加される輝度値に同期
してこの実施例の全部、特に装置２に制御信号を出す。
モーションの見積り用装置３はメモリMA及びMBからの輝
度値の読出し及びメモリMIのフレームTiの画素の速度ベ
クトルの成分の値の書込みを制御することを可能にする
ためバス９に接続された１個の入−出力端を有す。
装置３は例えば米国特許4383272号の記述により実施
化されている。これはインスタントTa及びTbにおける既
知フレームの輝度値の関数として、インスタントTa及び
Tb間のインスタントTiに相応するフレームの各画素につ
いて速度ベクトルの成分で構成されるモーションの見積
を提供する。メモリMIはモーションキャリヤフレームTi
の画素の座標（IX,IY）で構成されるアドレスを受信す
るためにシーケンサ４の出力端に接続されたアドレス入
力端を有す。シーケンサ４はテレビジョンフレームのフ
レームを走査する普通の順序に相応する一連の座標を供
給する。この一連の座標はまた計算機７の第一入力端に
供給される。計算機７の第二入力端はアドレス（IX,I
Y）においてメモリMIから読出された速度ベクトル（I
X,IY,Ti）の成分の値を受信するためメモリMIのデータ
出力端に接続されている。これらの成分の値はまた計算
機６の入力端、計算機８の入力端及び多重化装置18の第
一入力端に供給される。
計算機6,7及び８はそれぞれベクトル▲▼，▲
▼ｊ及び▲▼の成分を決定するために並列に演算
する。モーションキャリヤフレームTiの座標を有す各画
素については、計算機７は、これらの内１個が存在すれ
ば、子供画素の中心Fjを決定する。計算機６及び８は子
供画素についての輝度値の計算目的で、一時的補間につ
いて基準点Ａ及びＢの座標を決定する。計算機６及び８
はそれぞれ計算機10及び11の入力端にベクトル▲▼
及びベクトル▲▼の成分を供給する。
計算機10はフレームTaの点Ａに隣接する画素から空間
的補間に必要な輝度値の読出しをメモリMAで制御するた
め、メモリMAのアドレス入力端及びデータ出力端にそれ
ぞれ接続された出力端及び入力端を有す。同様に計算機
11はフレームTbの点Ｂに隣接する画素間の空間的補間に
必要な輝度値を画素から読出すためメモリMBのアドレス
入力端及びデータ出力端にそれぞれ接続された出力端及
び入力端を有す。計算機10及び11によりそれぞれ計算さ
れた輝度値Ｌ（▲▼,Ta）及びＬ（▲▼,Tb）は
DFD関数の値を計算するため減算器14の２個の入力端に
それぞれ供給される。減算器14は絶対値がDFD関数の値
を構成する代数値を供給する。
後者は多重化装置17の第一入力端及び比較器15及び16
の第一入力端に印加される。比較器15の第二入力端はベ
クトル▲▼ｊの成分で構成される。すなわち処理さ
れている子供画素に相応するアドレスにおいてメモリM2
から読み出されたDFD関数の値DFD′を受信する。比較器
16はしきい値:7を受信する第二入力端を有する。比較器
15及び16は減算器14により供給されたDFD関数の値がし
きい値７未満であり、メモリM2から読出された値DFD′
未満である場合後者を有効とするため、論理ANDゲート1
9の入力端に接続された出力端をそれぞれ有する。
ゲート19は多重化装置17の制御入力端及び多重化装置
18の制御入力端に接続された出力端を有す。多重化装置
17の第二入力端はメモリM2のデータ出力端に接続されて
いる。多重化装置18の第一及び第二入力端はそれぞれベ
クトル（IX,IY,Ti）を供給するメモリMIのデータ出力
端及び成分▲▼ｊにより構成されるアドレスにおい
て読出される速度ベクトルの成分の値を供給するメモリ
M1の出力端に接続されている。
メモリM1及びM2はそれぞれベクトル▲▼ｊの成分
の値を受信するために計算機７の出力端に接続されてい
る。最初にシーケンサ４はベクトル▲▼ｊの成分で
構成されるアドレスにおける読出しをメモリM1及びM2で
制御する。この読出しは、点Fjに中心を合せた画素が先
に決定された最小限１個の父親画素を有すならばDFD関
数の値DFD′及び先に見出された速度ベクトルの成分の
値を記憶できるようにする。
座標（IX,IY）を有す父親画素について、減算器14に
より供給されたDFD関数の値が７未満であり、先に見出
された他の父親画素について決定された値DFD′未満で
あれば、その場合ゲート19の出力端から供給された信号
は減算器14により供給されたDFD関数の値及びメモリMI
の出力端により供給された速度ベクトルをそれぞれ伝送
するように、多重化装置17及び18に指令する。
減算器14の出力端により供給されたDFD関数の値が７
を超え、又は、メモリM2より読出された値DFD′を超え
るならば、その場合多重化装置17及び18はメモリM2によ
り供給された値DFD′及びメモリM1により供給された速
度ベクトルをそれぞれ伝送する。多重化装置17の出力端
及び多重化装置18の出力端はそれぞれメモリM1及びM2の
データ入力端に接続される。
第二に、シーケンサ４は多重化装置17により伝送され
たDFD関数の値及び多重化装置18により伝送された速度
ベクトルを記入するためにこれらメモリに書込むことを
制御する。より良い父親画素が検知された時、メモリM1
及びM2の内容は従って更新される。
初期化装置20は、各フレームの処理に先立つ初期化段
階中、全アドレスにおいて値255の書込みを可能にする
一連のアドレス値を供給するためにメモリM2のアドレス
入力端及びデータ入力端に接続されたそれぞれ２個の出
力端を有す。この初期化段階中装置20及びメモリM2はこ
の書込みを行うためにシーケンサ４により制御される。
メモリM2のアドレス入力端及びデータ入力端はこの実施
例の第二部分に接続される入力端子26及び入力端子28に
接続される。メモリM2のデータ出力端及びメモリM1のデ
ータ出力端はこの実施例の第二部分に接続される２個の
出力端子27及び30にそれぞれ接続されている。メモリM1
のアドレス入力端及びデータ入力端はこの実施例の第二
部分に接続される入力端子28及び入力端子29にそれぞれ
接続されている。
計算機6,7,8,10及び11の詳細なブロック図を第13図に
示す。計算機６は掛算器61、フレームパリティ修正装置
62及び加算器63よりなる。ベクトル（IX,IY,Tj）の成
分の値を受信する計算器６の入力端は掛算器61の第一入
力端に接続される。掛算器61の第二入力端は連続的に値
−（Tj−Ta）を受信する。掛算器61の出力端はベクトル
の成分の値：−・（Tj−Ta）を供給するために装置62
の入力端に接続される。
装置62は補間されるフレーム及びフレームTaのパリテ
ィによるベクトル▲▼の成分の値をこれらの成分の
値に加える。装置62は図示してない接続で、これら２個
のフレームのパリティによる制御信号を供給するシーケ
ンサン４の出力端に接続されている。装置62は加算器及
びベクトル▲▼の成分の値をメモリする読出し専用
メモリより構成できる。この読出し専用メモリはシーケ
ンサ４により供給される制御信号により構成されるアド
レスを受信している。加算器63は下記よりなる：装置62
の出力端に接続された入力端、ベクトル▲▼ｊの成
分の値を受信するために計算機７の出力端に接続された
他の入力端、及び装置６の出力端を構成する出力端で、
この出力端はベクトル▲▼の成分の値を供給する。
計算器８は計算器６の構造と非常に類似した構造であ
る。これは掛算器81、フレームパリティ修正装置82及び
加算器83より構成される。掛算器81は値−（Tj−Ta）の
代りに値（Tb−Tj）を受信する。そして装置82はベクト
ル▲▼の成分の値の代りに、ベクトル▲▼の成
分の値を加える。ベクトル▲▼の成分の値はフレー
ムTj及びフレームTbのパリティによる。装置82は図示し
てない接続により、これらフレームのパリティによる制
御信号を供給するシーケンサ４に接続される。
計算機７は掛算器71、減算器72、フレームパリティ修
正装置73及び値に対して最も近い整数（VEPP）を計算す
る装置74より構成される。掛算器71の第一入力端はベク
トル（IX,IY,Ti）の成分の値を受ける計算器７の入力
端を構成する。計算器71の第二入力端は連続して値（Ti
−Tj）を受ける。掛算器71の出力端は減算器72の第一入
力端に接続され、ベクトル・（Ti−Tj）の成分の値を
減算器に供給する。減算器72の第二入力端はシーケンサ
４により供給された座標（IX,IY）を受け、ベクトル▲
▼ｊの成分を構成する。減算器72の出力端は公式
（４）により計算されたベクトル▲▼ｊの成分の値
を装置73の入力端に供給する。
装置73はフレームTj及びフレームTiのパリティによる
ベクトルｊの成分の値をこれらの成分の値に加える。
装置73は装置62及び82の様に構成できる。装置73はフレ
ームTj及びTiのパリティによる制御信号を装置73に供給
するシーケンサ４の出力端に図示してない接続で接続さ
れる。装置73の出力端は装置74の入力端に接続される。
装置74は装置73の出力端より供給されるベクトルの成
分の各に0.5を加え、得られた合計の整数部を取る。装
置74はそれぞれ一定値0.5を加える２個の加算器より構
成できる。整数部分は０に対する分数部分を構成するビ
ットを設定することで抽出される。装置74の出力端は計
算機７の出力端を構成しベクトル▲▼ｉを構成する
２個の成分の値を供給する。これらの成分の値は特にDF
D関数の値及び点Fjに中心を合せた子供画素に相応する
速度ベクトルの成分の値をこれらメモリに書込み中メモ
リM1及びM2についてのアドレス値として使用される。
計算機10及び11は同様な構造を有するが計算機10はメ
モリMAに接続され、計算機11はメモリMBに接続される。
計算機10は下記より構成される：ベクトルの成分の値に
対する最も近い整数値を計算する装置101、加算器102、
減算器103、アドレス計算機104及び公式（８）を実施
し、第14図を参照して詳細に記述してある計算機105。
装置101の入力端は計算機10の入力端を構成し、また
減算器103の第一入力端に接続されている。装置101の出
力端は加算機102の第一入力端に接続され、ベクトル▲
▼の成分の値の整数部分で取ることで得られる成分
（XGa,YGa）の値を供給するようにアドレス計算機104の
入力端に接続される。装置101は装置74の様に構成でき
る。
加算器102はベクトル（1,1）の成分の値を連続して受
ける第二入力端を有し、減算器103の第二入力端に接続
される出力端を有す。減算器103の出力端は点Ａに関す
る座標の値：（ΔXa,ΔYa）を供給するため計算機105の
入力端子106に接続される。
計算機105はメモリMAのデータ出力端子に接続された
第二入力端子108を有し、計算機10の出力端を構成する
出力端子107を有し、輝度値Ｌ（▲▼,Ta）を供給す
るために減算器14の第一入力端に接続される。
アドレス計算機104は座標（XGa,YGa）を受けるために
装置101の出力端に接続された入力端を有し、メモリMA
のアドレス入力端に接続された出力端を有す。アドレス
計算機104は座標：（XGa＋1,YGa＋１）；（XGa,YGa＋
１）；（XGa＋1,YGa）；（XGa,YGa）により構成された
アドレスでメモリされた輝度値を読出すためにメモリＡ
に４個の連続読出しを指令するシーケンサ４により供給
されるクロック信号の作用でメモリMAに４個の連続アド
レスを供給する。減算器103はシーケンサ４により供給
される制御信号により制御される４個のレジスタ、４個
の加算器及び掛算器で構成される。
計算機11は下記より構成される：ベクトルの成分に対
する最も近い整数値を計算する装置111、アドレス加算
機112、加算器113、減算器114及び計算機115。これらは
計算機10の要素101から105の機能と同様な機能を有す。
計算機105の実施例のブロック図を第14図に示す。こ
れは下記より構成される:6個のレジスタ;120−123及び1
33,135;8個の掛算器、124−131;加算器132及び２個の減
算器134及び136の計算機105は公式（８）を実施する。
入力端子106は入力端子106に印加された４対の座標をそ
れぞれメモリするレジスタ120−123の入力端に接続され
る。入力端子108は値ΔXa及びΔYaをそれぞれメモリす
るレジスタ133及び135の入力端に接続される。レジスタ
120−123の出力端は掛算器124,126,128及び130の第一入
力端にそれぞれ接続される。レジスタ133の出力端は下
記に接続される：減算器134の第一入力端、掛算器126の
第二入力端及び掛算器130の第二入力端。掛算器124,12
6,128及び130の出力端は掛算器125,127,129及び131の入
力端にそれぞれ接続される。レジスタ135の出力端は掛
算器129,131の第二入力端及び減算器136の第一入力端に
接続される。減算器134は値１を連続的に受ける第二入
力端及び掛算器124及び128の第二入力端に接続された出
力端を有す。減算器136は値１を連続的に受ける第二入
力端及び掛算器125及び127の第二入力端に接続された出
力端を有す。掛算器125,127,129及び131の出力端はそれ
ぞれ加算器132の４個の入力端に接続される。加算器132
の第五入力端は連続的に値0.5を受ける。加算器132の出
力端は出力端子107に接続される。
減算器134及び136はそれぞれ値ΔXa−１及びΔYa−１
を供給する。掛算器124及び125は公式（８）の第一項を
計算する。掛算器126及び127は第二項を計算す。掛算器
128及び129は第三項を計算す。掛算器130及び131は第四
項を計算す。加算器132はこれら４個の項及び一定値0.5
の合計を供給する。
本発明による方法の第一変形例の実施に対する装置の
実施例の第二部分のブロック図を第15図に示す。この第
二部分は方法の第二段階に相当する。これは画素が父親
画素を有しない場合または父親画素が実証されない場
合、補間される画素に隣接する画素の速度ベクトルから
補間される速度ベクトルを決定するための計算5bの手段
を特に構成する。
更にこれは下記よりなる：補間される速度ベクトルが
実証されない場合補間される画素を０速度ベクトルに関
連させるため、また補間される画素に関連した速度ベク
トルの関数として２個の基準点Ａ及びＢの輝度値Ｌ（▲
▼,Ta）及びＬ（▲▼,Tb）を決定するための計
算49の手段及び２個の基準点の輝度値の関数として、補
間された輝度値を計算するための計算50の手段。
計算5bの手段は下記よりなる：アドレスジェネレータ
31;2個のレジスタ32及び33;比較器34;2個の入力端と１
個の出力端を有す掛算器35;補間されたベクトル▲
▼を計算するための計算機36。
アドレスジェネレータ31の出力端及び計算機36の出力
端子58はメモリM1及びM2のアドレス出力端に接続される
計算5aの手段の入力端子28に接続される。アドレスジェ
ネレータ31はフレームTjの補間される全画素の系統的走
査に相応する座標（IX′,IY′）により構成される一連
のアドレスを供給する。これらのアドレスの各々はメモ
リM2からのDFD関数の値DFD（IX′,IY′）の読出しを可
能にし、補間される画素に相応するメモリM1からの速度
ベクトル（IX′,IY′）の読出しを可能にする。レジ
スタ32のデータ出力端及び計算器36の入力端子57は、メ
モリM2から読出された値DFD（IX′,IY′）を受ける計算
5aの手段の出力端子27に接続される。レジスタ33のデー
タ入力端及び計算機36の入力端子56は、メモリM1から読
出された速度ベクトル（IX′,IY′）の成分の値を供
給する計算5aの手段の出力端子30に接続される。
レジスタ32にメモリされた値DFD（IX′,IY′）は比較
器34によってしきい値、255と比較される。比較器34の
出力端は掛算器35の制御入力端に接続される。レジスタ
33の出力端は掛算器35の第一入力端に接続される。計算
器36の出力端子59は補間された速度ベクトル▲▼の
成分の値を掛算器35の第二入力端に供給する。掛算器35
の出力端は手段5bの出力端を構成し、速度ベクトル▲
▼を供給するため、計算49の手段の第一入力端に接続
される。
レジスタ32により供給されたDFD関数の値がしきい値2
55未満であれば、この速度ベクトルは適切であるからレ
ジスタ33にメモリされたベクトルの成分の値を伝送す
る様に比較器34は掛算器35を制御する。DFD関数の値が2
55に等しい場合、このことは補間される画素が父親画素
を有しない、従って隣接画素の速度ベクトルから補間に
よって速度ベクトルを決定する必要があることを意味す
る。次に比較器34は計算機36により供給された補間され
た速度ベクトル▲▼の成分の値を伝送する様に掛算
器35を制御する。
計算機36のブロック図を第16図に示す。これは下記よ
り構成される：アドレスジェネレータ150;10個のレジス
タ151−154,165−168;5個の比較器156−159;4個の掛算
器161−164;2個の加算器170及び171;割算器172;2個の入
力端及び１個の出力端を有する多重化装置173。
アドレスレジスタ150は補間されるフレームTjの各画
素の一連の座標（IX′,IY′）を受けるために入力端子6
0に接続された入力端を有し、補間される各画素に対す
る座標（IX″,IY″）の４個の値を連続供給するために
出力端子58に接続された出力端を有す。座標軸（IX″,I
Y″）はフレームの同じ欄または同じ行で補間される画
素に隣接する画素に相応し、画素が関連する速度ベクト
ルを有するならば、これら隣接する画素に関連する速度
ベクトルをメモリM1から読出すための読出しアドレスを
構成し、またこれら隣接画素に相応するDFD関数の値を
メモリM2から読出すために構成し、画素が父親画素を有
するか否かを知ることを可能にする。
レジスタ151−154はメモリM2から読出されたDFD関数
の値を受けメモリするために入力端子56に接続したデー
タ入力端をそれぞれ有し、それぞれ４個の隣接点に相応
する。レジスタ165−168はメモリM1から読出された速度
ベクトルの成分の値を受けるために入力端子57に接続さ
れたデータ入力端を有し、それぞれ、４個の隣接点に相
応する。レジスタ151−154は比較器156−159の第一入力
端に接続された出力端をそれぞれ有す。比較器156−159
は255に等しい一定値を受ける第二入力端を有し、それ
ぞれ掛算器161−164の第一入力端に接続された出力端を
有し、それぞれ加算器170の４個の入力端に接続された
出力端を有す。比較器156−159はそれぞれ第一入力端に
印加された値が255未満の場合は値１の論理信号を、ま
た第一入力端に印加された値が255に等しい場合は０値
の論理信号を供給する。これら論理信号の値は加算器17
0により加えられる。加算器170の出力端は割算器172の
第一入力端及び多重化装置173の制御入力端に接続され
る。
レジスタ165−168の出力端はそれぞれ掛算器161−164
の第２入力端に接続される。掛算器161−164は速度ベク
トルの成分の値と比較器156−159によりそれぞれ供給さ
れた論理信号の値とを掛け、その結果を加算器171の４
個の入力端にそれぞれ接続された出力端に供給する。加
算器171の出力端は割算器172の第二入力端に接続され
る。割算器172の出力端は公式（10）により補間された
速度ベクトルの成分の値を供給する。多重化装置173の
出力端は計算機36の出力端子59に接続される。
加算器170によって計算された合計が０でない場合、
その出力端に供給した値が補間されたベクトルの成分の
値を伝送する様に多重化装置173を制御する。加算機170
で計算された合計の値が０に等しいならば、すなわち、
４個の隣接画素が実証された父親画素を持たないなら
ば、多重化装置173の制御入力端に印加された値０が計
算機36により供給されたベクトル▲▼を構成する様
に０ベクトルの伝送を指令する。
第15図にブロック図が示されている実施例の第二の部
分について、計算49の手段は計算5bの手段で供給された
速度ベクトル▲▼,0速度ベクトルに対してそれぞれ
基準点Ａ及びＢの輝度値及びDFD関数の値を並行して、
２個の半分づつの計算よりなる。並行したこれら２個の
計算は、計算5bの手段で供給された速度ベクトルが相応
するDFDがしきい値７を超える値を有すため有効化され
ないことが最終的に生じた場合、時間の節約を可能にす
る。
計算49のこれらの手段は下記より構成される：速度ベ
クトル▲▼に対するベクトル▲▼を計算する計
算機37;速度ベクトル▲▼に対するベクトル▲
▼の計算用計算機38;速度ベクトル▲▼に対する輝
度値Ｌ（▲▼,Ta）を計算する計算機41;速度ベクト
ル▲▼に対する輝度値Ｌ（▲▼,Tb）を計算す
る計算機42;0速度ベクトルに相応するメモリMAのアドレ
ス（IX′,IY′）におけるＬ（▲▼,Ta）を読出す装
置43及びメモリMBのアドレス（IX′,IY′）においてＬ
（▲▼,Tb）を読出す装置44;速度ベクトル▲▼
及び０速度ベクトルについてDFD関数の値を決定するた
めの減算器45及び減算器46;比較器48;及び８個の入力端
及び４個の出力端を有す多重化装置47。
計算機37は前述の第13図に示した計算機６と類似であ
る。計算機38は前述の第13図に示した計算機８と類似で
ある。計算機41及び42は前述の第13図に示した計算機10
及び11とそれぞれ類似である。読出し装置43及び44はバ
ス９に接続された入出力端を有する。これらはシーケン
サ４により供給される信号で制御されたバッファレジス
タから構成された非常に単純な構造を有し、図示しない
接続で道順が決められる。
計算機37及び38はそれぞれベクトル▲▼の成分の
値を受けるように、計算49の手段の第一入力端に接続さ
れた入力端を有す。計算機37及び38の出力端はそれぞれ
計算機41及び42の入力端に接続される。計算機41の出力
端は減算機45の第一入力端及び多重化装置47のa1と参照
符号が付けられた入力端に接続される。計算機42の出力
端は減算器45の第二入力端及び多重化装置47のb1と参照
符号が付けられた入力端に接続される。装置43の出力端
は、減算機46の第一入力端及び多重化装置47のa2と参照
符号の付けられた入力端に接続される。装置44の出力端
は減算器46の第二入力端及び多重化装置47のb2と参照符
号の付けられた入力端に接続される。
減算器45の出力端は比較器48の第一入力端及び多重化
装置47のd1と参照符号の付けられた入力端に接続され
る。減算器46の出力端は多重化装置47のd2と参照符号の
付けられた入力端に接続される。多重化装置47はまた以
下のものを有す：ベクトル▲▼を受けるために計算
49の手段の第一入力端に接続されたc1と参照符号が付け
られた入力端、０速度ベクトルを受けるc2と参照符号が
付けられた入力端；計算49の手段の第一、第二、第三及
び第四出力端をそれぞれ構成するa,b,c及びｄと参照符
号の付けられた４個の出力端；及び比較器48の出力端に
接続された制御入力端。
減算器45は関連された速度ベクトルとしてベクトル▲
▼で補間される画素についてDFD関数の値を計算す
る。DFDの値は比較器48でしきい値７と比較される。DFD
関数の値が７以下であれば、多重化装置47は入力端a1,b
1,c1及びd1に印加されたデータをそれぞれ出力端a,b,c
及びｄに伝送する。ベクトル▲▼に相応するDFD関
数の値がしきい値７を超える場合、多重化装置47は入力
端a2,b2,c2及びd2にあるデータをそれぞれ出力端a,b,c
及びｄに伝送する。
かくして計算49の手段の第一及び第二出力端は補間さ
れる画素との関連について選択された速度ベクトルに相
応して輝度値Ｌ（▲▼,Ta）,L（▲▼,Tb）をそ
れぞれ供給する；計算49の手段の第二及び第三出力端は
補間される画素に関連したベクトル（IX′,IY′,Ti）
及び補間されるこの画素に相応するDFD関数の値（IX′,
IY′,Ti）の構成に使用される速度ベクトルをそれぞれ
供給する。
計算49の手段の第三及び第四出力端は座標（IX′,I
Y′）で構成されるアドレスにおいて、メモリM1及びM2
に関連した速度ベクトル及びDFD関数の値を書込みに計
算5aの手段の入力端子26及び29にそれぞれ接続される。
この速度ベクトル及びこのDFD関数の値は従って親な
し画素について補間された速度ベクトルの計算に有用と
なるであろう。
計算50の手段は補間される画素に相応した基準点Ａ及
びＢの２個の輝度値を受けるために計算49の手段の第一
及び第二の出力端にそれぞれ接続された２個の入力端を
有す。計算50の手段は２個の掛算器51及び52加算器53よ
り構成される。掛算器51は下記のものを有す：計算49の
手段の第一出力端に接続された第一入力端；（Tj−Ta）
／（Tb−Ta）に等しい一定値を受ける第二入力端；及び
加算器53の第一入力端に接続された出力端。掛算器52は
下記のものを有す：計算49の手段の第二出力端に接続さ
れた第一入力端；（Tb−Tj）／（Tb−Ta）に等しい一定
値を受ける第二入力端、及び加算器53の第二入力端に接
続された出力端の加算器53は、補間される画素に相応
し、座標（IX′,IY′,Ti）を有し、公式（９）により計
算された補間された輝度値Ｌ（IX′,IY′,Ti）を供給す
るために一時的補間装置の出力端子51に接続された出力
端子を有す。これらの輝度値は計算された時または図示
していないフレームメモリにメモリされ得た時、即時に
使用できる。
本発明は前述の実施例に限定せず、多くの変形はこの
技術に熟練した人々に容易である。特に前述の方法の第
二及び第三の変形例を実施するために前述の実施例を修
正することはこの技術の熟練した人々に容易である。
特にテレビジョンフレームの標準を変更する装置及び
ある数のフレームを圧縮して非常に遅い速度で送られた
フレームの復元に実時間で適用可能である。

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】補間される画像Tjの各画素の輝度値を決定
    する方法において、 第１及び第２の既知の画像Ta及びTbの画素の輝度値を求
    め、 補間される画像Tjは既知の画像TaとTbの間にあり、 既知の画像TaとTbの間にあるか、既知の画像TaとTbの一
    方に等しいモーションキャリヤ画像Tiの親画素の速度ベ
    クトルの成分を決定し、ここでモーションキャリヤ画像
    Tiは補間される画像Tjと一致せず、 モーションキャリヤ画像Tiの親画素毎に、連続的に、補
    間される画像Tjの子供画素の中心の座標を、親画素の速
    度ベクトルと時間PTi−PTjの積の関数であるベクトル変
    換を用いて親画素の中心を対応させることにより決定
    し、 補間される画像Tjの子供画素に、速度ベクトルを関連づ
    けし、 各子供画素の速度ベクトルは親画素の速度ベクトルに等
    しく、又は複数の親画素があるときはそれらのひとつの
    速度ベクトルに等しく、 ２つの既知の画像Ta、Tbのそれぞれの基準点A,Bは、補
    間される画素Tjの子供画素の中心の座標に対応して既知
    の画像の平面内に座標変換することにより決定し、 既知の画像の各基準点の座標を変換するベクトルは子供
    画素に関連する速度ベクトルと時間PTj−PTa又はPTb−P
    Tjとの積の関数であり、 各基準点の輝度値を、既知の画像における各基準点の近
    傍の画素の間の空間的補間により決定し、 子供画素の輝度値を、各基準点の輝度値の線形結合と、
    線形結合の持続時間PTj−PTa及びPTb−PTjによる重みづ
    けにより計算し、 子供画素の輝度値を補間される画像Tjの輝度情報として
    出力することを特徴とする、映像の補間方法。
  2. 【請求項２】親画素に対応した子供画素の座標を決定す
    る工程が、 親画素の速度ベクトルと時間Ti−Tjの積に等しい変換に
    より親画素の中心に対応する補間される画素の点の座標
    を決定し、 次に決定された点に中心が最も近い補間される画素を親
    画素に対応する子供画素として決定する、請求項１記載
    の方法。
  3. 【請求項３】テレビジョン画像フレームで構成される画
    像への適用のため、与えられた親画素の中心に対応する
    子供画素の中心の座標を決定するために、 時間Ti−Tjを掛けた親画素の速度ベクトルに等しいベク
    トル変換による親画素の中心に対応する補間されるフレ
    ームの点の座標を決定し、一方補間される画像を構成す
    るフレームのパリティ及びモーションキャリヤ画像を構
    成するフレームのパリティに従って０画素、−0.5画素
    又は＋0.5画素に等しい値だけ親画素の中心に対応する
    補間される画像の点の座標をシフトし、 次に決定された点に中心が最も近い補間される画像の画
    素を決定し、次に与えられた親画素の子供画素を構成す
    るこの画素を決定し、 ２つの基準点A,Bの座標を２つの既知画像内に決定する
    ため、 ２つの基準点の座標の一方を、２つの既知フレームのパ
    リティと補正されるフレームのパリティに従って、０画
    素、−0.5画素又は＋0.5画素だけシフトすることを特徴
    とする、請求項１記載の方法。
  4. 【請求項４】少なくとも１つの親画素を有する補間され
    る各画素に対して、時間的補間の２つの基準点の輝度値
    の差の、補間される画素のDFDと呼ばれる値を計算し
    て、親画素の速度ベクトルを有効化し、DFDが一定しき
    い値未満であることを確認し、 親画素の速度ベクトルが有効化できないか補間される画
    素が親画素を有しないならば、更に、 補間される画素に隣接する画素と関連した速度ベクトル
    の関数として補間された速度ベクトルについて計算され
    た補間される画素のDFDが一定しきい値未満であれば、
    前記補間された速度ベクトルを補間される画素に関連づ
    け、 そうでなければ補間される画素を０速度ベクトルに関連
    づける、ことを特徴とする請求項１−３のいずれかひと
    つに記載の方法。
  5. 【請求項５】補間される画素が複数の親画素を有する場
    合、補間される画素に関連する速度ベクトルは、補間さ
    れる画素の評価関数が、最小になる様な親画素の速度ベ
    クトルで構成されることを特徴とする請求項４に記載の
    方法。
  6. 【請求項６】補間される画素が複数の親画素を有する場
    合、補間される画素と関連する速度ベクトルは、直近に
    決定された親画素の速度ベクトルで構成されることを特
    徴とする請求項１に記載の方法。
  7. 【請求項７】補間され且つ親画素を有しない各画素につ
    いて、関連する速度ベクトルを有する隣接画素があれば
    補間される画素に隣接した画素と関連する速度ベクトル
    の関数を補間される画素に関連させ、そうでない場合は
    ０速度ベクトルを補間される画素に関連されることを特
    徴とする請求項１に記載の方法。
  8. 【請求項８】補間され且つ親画素を有しない各画素につ
    いて、０速度ベクトルを画素に関連させることを特徴と
    する請求項１に記載の方法。
  9. 【請求項９】第１既知画像Taの画素と第２既知画像Tbの
    画素の一連の輝度値を受信し、TaとTbの間又はTa又はTb
    に等しい画像Tiに対応するモーションキャリヤ画像と呼
    ばれる第３の画像の画素の速度ベクトルの成分を受信
    し、TaとTbの間の画像Tjに対応する補間される画像の画
    素の輝度値を提供する、画像の時間的補間装置におい
    て、 第１既知画像及び第２既知画像の輝度値を各々記憶する
    第１及び第２のメモリと、 親画素と呼ばれるキャリヤ画像の各画素毎に、補間され
    る画像の上の子供画素と呼ばれ、その中心が親画素の速
    度ベクトルと時間Ti−Tjの積の関数であるベクトルの変
    換により親画素の中心と対応する、子供画素の中心の座
    標を計算する第１計算手段と、 補間される画像の画素毎に、親画素が存在するとき、少
    なくともひとつの親画素の速度ベクトルに等しい速度ベ
    クトルを関連づける第２計算手段と、 ２つの既知画像の上の２つの基準点の座標を、補間され
    る画素の中心のベクトルと、時間Tj−Ta及びTb−Tjの積
    の関数に対応して計算する第３計算手段と、 ２つの基準点の輝度値を計算し、該輝度値を時間Tj−Ta
    及びTb−Tjで重みづけした２つの輝度値の線形結合によ
    り補間される画素の輝度値を決定する第４の計算手段と
    を有することを特徴とする、時間的補間装置。
  10. 【請求項１０】第一の計算手段が、 親画素の速度ベクトルに時間Ti−Tjを掛けてベクトルを
    計算する掛算器と、 掛算器で計算されたベクトルから親画素の中心の座標を
    成分として有すベクトルを減じる減算器と、 減算器により計算されたベクトルの成分の各々に最も近
    い整数を子供画素の中心の座標として計算する装置とを
    有する、請求項９記載の装置。
  11. 【請求項１１】前記の減算器及び各成分の最も近い整数
    を計算する装置の間に挿入され、減算器で計算したベク
    トルに修正ベクトルを加えるため、画像Ti及びTjに対応
    するフレームのパリティの関数により制御されるフレー
    ムパリティ修正装置を具備する請求項10記載の装置。
  12. 【請求項１２】前記第二計算手段は、 最小限１つの親画素があれば、補間される画素の親画素
    の速度ベクトル及び時間Tj−Ta及びTb−Tjに対応する変
    換により、補間される画素の座標から、時間的補間の基
    準点と呼ばれる２点の座標を、２つの既知画像から計算
    するための２つの第一計算装置と、 ２つの既知画像内で、空間的補間により２つの基準点の
    輝度値を計算する２つの第二計算装置と、 第二計算装置で計算された２つの輝度値間の差の絶対値
    をDFDとして計算する減算器と、 DFD値と予め決められたしきい値との比較をし、DFD値が
    しきい値未満であれば考慮している親画素の速度ベクト
    ルを有効化する第一比較器と、 補間される各画素について関連する速度ベクトルをメモ
    リするための第一メモリと、 補間される画素が速度ベクトルが有効化された親画素を
    有しない場合に、隣接画素と関連した速度ベクトルから
    補間され、第一メモリから読出された速度ベクトルを、
    補間される画素に関連づけるための計算装置とを有する
    請求項９記載の装置。
  13. 【請求項１３】第二計算手段は、 補間される各画素に対するDFD値をメモリするための第
    二メモリと、 補間される画素に対して計算された各DFD値を補間され
    る同じ画素に対して先にメモリされたDFD値と比較する
    ための第二比較器と、 速度ベクトルについて計算されたDFD値が、補間される
    画素に対応したアドレスにおける第二メモリにメモリさ
    れた値未満であれば、補間された画素の親画素の速度ベ
    クトルを第一メモリに書込む手段と、 この速度ベクトルについて計算されたDFD値を第二メモ
    リの補間される画素に対応したアドレスに書込む手段と
    を有する、請求項12記載の装置。
JP50486988A 1987-06-04 1988-05-31 画像の時間的補間についての方法及びこの方法を実施するための装置 Expired - Lifetime JP3161467B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR87/07814 1987-06-04
FR8707814A FR2616248B1 (fr) 1987-06-04 1987-06-04 Procede d'interpolation temporelle d'images et dispositif pour la mise en oeuvre de ce procede

Publications (2)

Publication Number Publication Date
JPH01503830A JPH01503830A (ja) 1989-12-21
JP3161467B2 true JP3161467B2 (ja) 2001-04-25

Family

ID=9351724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50486988A Expired - Lifetime JP3161467B2 (ja) 1987-06-04 1988-05-31 画像の時間的補間についての方法及びこの方法を実施するための装置

Country Status (7)

Country Link
EP (2) EP0294282B1 (ja)
JP (1) JP3161467B2 (ja)
AT (1) ATE91580T1 (ja)
DE (1) DE3882285T2 (ja)
ES (1) ES2041816T3 (ja)
FR (1) FR2616248B1 (ja)
WO (1) WO1988010046A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645383B1 (fr) * 1989-03-31 1997-06-27 Thomson Consumer Electronics Procede et dispositif d'interpolation temporelle d'images, a compensation de mouvement corrigee
FR2653629B1 (fr) * 1989-10-20 1995-07-07 Europ Rech Electr Lab Dispositif de compensation de mouvement et recepteur de television comportant un tel dispositif.
FR2673795B1 (fr) * 1991-03-05 1993-05-07 Thomson Csf Procede et dispositif d'interpolation adapte de signaux sous-bandes pour le codage compatible inter-image de signaux de television.
JP3226539B2 (ja) * 1991-05-24 2001-11-05 ブリティッシュ・ブロードキャスティング・コーポレーション ビデオ画像処理
FR2702915B1 (fr) * 1993-03-16 1995-04-21 Thomson Csf Procédé de conversion de l'information de mouvement, entre deux fréquences temporelles, dans un réseau de transmission d'images animées .
DE4407101A1 (de) * 1994-03-03 1995-09-14 Siemens Ag Verfahren zur Formatkonversion von in einem ersten Bildpunktraster vorliegenden Bildsequenzen in ein zweites Bildpunktraster
GB2311183A (en) * 1996-03-13 1997-09-17 Innovision Plc Gradient based motion estimation
FR2773038B1 (fr) * 1997-12-24 2000-02-25 Thomson Multimedia Sa Procede et dispositif d'interpolation d'images a partir de donnees video codees mpeg
GB2350005B (en) 1999-03-17 2003-01-08 Canon Kk Image processing apparatus
WO2003073757A1 (en) * 2002-02-28 2003-09-04 Koninklijke Philips Electronics N.V. Method and apparatus for field rate up-conversion

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3144050C2 (de) * 1981-11-03 1983-09-29 Deutsche Forschungs- und Versuchsanstalt für Luft- und Raumfahrt e.V., 5000 Köln Verfahren zur Übertragung und Wiedergabe von Videoszenen, insbesondere Luftbildszenen, mit reduzierter Bildfolgefrequenz
JPS6126382A (ja) * 1984-07-17 1986-02-05 Kokusai Denshin Denwa Co Ltd <Kdd> 動き量を用いた動画像フレ−ムレ−ト変換方式
GB2165417B (en) * 1984-09-07 1988-02-10 British Broadcasting Corp Measurement and correction of film unsteadiness in a video signal

Also Published As

Publication number Publication date
ES2041816T3 (es) 1993-12-01
DE3882285T2 (de) 1993-10-28
FR2616248B1 (fr) 1992-04-24
FR2616248A1 (fr) 1988-12-09
EP0315673A1 (fr) 1989-05-17
ATE91580T1 (de) 1993-07-15
WO1988010046A1 (fr) 1988-12-15
EP0294282A1 (fr) 1988-12-07
JPH01503830A (ja) 1989-12-21
DE3882285D1 (de) 1993-08-19
EP0294282B1 (fr) 1993-07-14

Similar Documents

Publication Publication Date Title
US4937666A (en) Circuit implementation of block matching algorithm with fractional precision
JP2803818B2 (ja) 移動画像シーケンスの動きを推算するための方法及び装置
JPS60229594A (ja) 動物体の動き内挿装置
JP4968259B2 (ja) 画像高解像度化装置及び画像高解像度化方法並びにプログラム
US5214751A (en) Method for the temporal interpolation of images and device for implementing this method
JP2834640B2 (ja) 動き推定装置及びその方法
JPS58197984A (ja) テレビジヨン信号の適応予測符号化装置
JPH0325119B2 (ja)
JP3161467B2 (ja) 画像の時間的補間についての方法及びこの方法を実施するための装置
JPH05336514A (ja) 画像符号化装置
US7295245B2 (en) Method and apparatus for converting frame rate using time shifting and motion compensation
JP2005505841A (ja) 動き推定のための装置及び方法
US8149913B2 (en) Moving picture converting apparatus and method, and computer program
KR20040047963A (ko) 움직임 예측 유닛 및 방법 및 이러한 움직임 예측 유닛을구비하는 이미지 처리 장치
JPH0779418A (ja) 画像信号変換装置
JPH0795591A (ja) ディジタル画像信号処理装置
US8200032B2 (en) Image processing method and related apparatus for performing image processing operation according to image blocks in horizontal direction
JP4140091B2 (ja) 画像情報変換装置および画像情報変換方法
JP4470324B2 (ja) 画像信号変換装置および方法
KR100810391B1 (ko) 움직임 보간을 이용한 프레임 레이트 변환 방법
JPH08116545A (ja) 画像伝送方法および画像伝送システム
US20030012283A1 (en) Motion vector detecting device and self-testing method therein
JP2866321B2 (ja) 動きベクトル探索方法および装置
JP3587188B2 (ja) ディジタル画像信号処理装置および処理方法
JP3304426B2 (ja) 画像変換方法及び装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8