JPH05336514A - 画像符号化装置 - Google Patents

画像符号化装置

Info

Publication number
JPH05336514A
JPH05336514A JP16383392A JP16383392A JPH05336514A JP H05336514 A JPH05336514 A JP H05336514A JP 16383392 A JP16383392 A JP 16383392A JP 16383392 A JP16383392 A JP 16383392A JP H05336514 A JPH05336514 A JP H05336514A
Authority
JP
Japan
Prior art keywords
data
pixel
interpolation
block
motion vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16383392A
Other languages
English (en)
Inventor
Ikuo Tsukagoshi
郁夫 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16383392A priority Critical patent/JPH05336514A/ja
Priority to TW82103082A priority patent/TW225016B/zh
Priority to KR1019930008733A priority patent/KR940006411A/ko
Priority to US08/066,723 priority patent/US5408269A/en
Priority to EP19930108454 priority patent/EP0572904A3/en
Priority to US08/148,821 priority patent/US5461423A/en
Publication of JPH05336514A publication Critical patent/JPH05336514A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/008—Vector quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation

Abstract

(57)【要約】 【目的】本発明は、画像符号化装置において、２分の１
画素精度の動きベクトル検出処理をフレームメモリの個
数を増やすことなく、単一クロツクを用いて実行する。 【構成】時系列に入力される画素データを並列画素デー
タに変換し、変換された並列画素データを補間すること
により１画素精度の動きベクトルによつて指定される領
域内の各画素についての補間データを生成し、当該補間
データを１画素精度の動きベクトルによつて指定される
ブロツク領域を２分の１画素ずらしてなる複数の補間ブ
ロツク領域の画素データとして並列に出力することによ
り、１画素精度の動きベクトルによつて指定された領域
の周辺のみの補間データを短時間で得ることができる。
これにより従来に比して一段と簡易な構成によつて補間
処理を実行することができ、フレームメモリ数を増やし
たり、クロツク周波数を上げることなく２分の１画素精
度の動きベクトルを容易に検出することができる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図１０及び図１１） 発明が解決しようとする課題 課題を解決するための手段（図１〜図４及び図７） 作用（図５、図６、図８及び図９） 実施例（図１〜図１１） （１−１）実施例の全体構成（図１） （１−２）動き検出回路部１６の構成（図２） （１−２−１）並列化回路２４及びマルチポートＲＡＭ
２５の構成（図３） （１−２−２）ハーフピクセル補間回路２６及びブロツ
ク並列化回路２７の構成（図４〜図６） （１−２−３）動きベクトル決定回路２８の構成（図
７） （２）実施例の動作及び効果（図８及び図９） （３）他の実施例 発明の効果
【０００２】
【産業上の利用分野】本発明は画像符号化装置に関し、
例えば画像データを高能率符号化することによりデータ
量を圧縮して伝送するものに適用して好適なものであ
る。
【０００３】
【従来の技術】従来、この種の画像符号化装置において
は、伝送画像を符号化する際に予め伝送画像の動きベク
トルを求め、当該動きベクトルに基づいて伝送される伝
送画像のデータ量を符号化することにより伝送画像の伝
送効率及び圧縮効率を向上するようになされている。
【０００４】一般に伝送画像にはシーンチエンジがない
限り、連続する２つのフレームの画像信号に高い相関性
があると考えられるため、フレーム間の画素データの差
分を求めて順次符号化することにより情報量を圧縮する
ことがなされている。
【０００５】特に動画部分については単にフレーム間の
差分を求めると却つて差分の情報量が増大するため、前
フレームの動きベクトルにより前フレームのブロツクを
ある範囲内で上下左右に移動させた後、各方向にずらし
たブロツクを構成する前フレームの各画素と現フレーム
の画素との差分を求めることにより発生する情報量が小
さくなるブロツクを求め、情報量を圧縮することが一般
的である（図１０）。
【０００６】ここで画像符号化装置は前フレームを前ブ
ロツクの動きベクトルに基づいてｘ及びｙ方向に移動さ
せ、現ブロツクと各方向への移動ブロツクの画素につい
ての差分絶対値和が最も小さくなる移動ブロツクへのベ
クトルを現ブロツクの動きベクトルとするようになされ
ている。
【０００７】このような動きベクトルを求める場合、各
ブロツクについて１画素（１ピクセル）精度で動きベク
トルを求め、さらに当該動きベクトルＭＶｉで与えられ
る画素（図１１において◎印で示す）を中心として２分
の１画素（図１１において□、△、×印で示す）精度で
求めた動きベクトルＶｉに１ピクセル精度の動きベクト
ルを合成することによつてハーフピクセル精度の動きベ
クトルＭＶＨ（＝ＭＶｉ＋Ｖｉ）とするようになされて
いる。
【０００８】例えば８個（水平方向）×８個（垂直方
向）の画素でなるブロツクの場合、各ブロツクについて
１ピクセル精度の動きベクトルを６４個のクロツクに対
して一回求めるようになされているが、この間に動きベ
クトル（ｉ，ｊ）に従つて該当するブロツクをずらし、
そこを起点にして（ｉ−１，ｊ−１）から（ｉ＋８，ｊ
＋８）まで１ピクセル精度にて１０個（水平方向）×１
０個（垂直方向）のデータを読み出し、補間の処理を終
了させるようになされている。
【０００９】ここでハーフピクセル精度の動きベクトル
検出は、隣接する画素間（図１１において〇印で示す）
で補間点（□、△、×印で示す）を求めることにより倍
密度のサーチ領域を形成し、当該サーチ領域に対して基
準となる現ブロツクに対するマツチングをとることによ
り動きベクトルＭＶＨを検出するものである。
【００１０】このようなハーフピクセル精度の動きベク
トルを検出する方法としては、サーチ領域の全域に亘つ
て予め補間をし、補間点の画素データをフレームメモリ
に蓄えておく方法が考えられる。
【００１１】
【発明が解決しようとする課題】ところでこの場合には
６４個のクロツクの間に１０個（水平方向）×１０個
（垂直方向）の画素データを読み出してハーフピクセル
の補間処理を実行しなければならないため、補間演算を
通常よりも速いクロツクを使用して実行するか、もしく
は予めフレームメモリに補間データを計算したものを蓄
積しておかなければならない。
【００１２】ところが前者の場合には、基本的に６４対
１００の速さのクロツクをＰＬＬ（Phase Locked Loo
p）回路でロツクさせることで対応することができるが
非同期な系を含むためシステム構成が大きくならざるを
得ないという問題があつた。
【００１３】また後者の場合には、確実にハーフピクセ
ル精度で差分絶対値和が最小となる動きベクトルを見つ
けることができる反面、ロツクマツチングの対象となる
画素数よりも補間するために必要な画素数の方が多いた
めブロツクマツチング処理の速度を４倍にするか、ブロ
ツクマツチングのための処理回路を４倍の規模でもたな
ければならず、双方ともシステムを構築するうえで実際
的ではない。
【００１４】本発明は以上の点を考慮してなされたもの
で、一連の処理をフレームメモリの個数を増やすことな
く、単一クロツク系を用いて実行することができる画像
符号化装置を提案しようとするものである。
【００１５】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、現単位ブロツクに対する前単位ブ
ロツクの１画素精度の動きベクトルＭＶｉを求めた後、
当該１画素精度の動きベクトルＭＶｉを基準に２分の１
画素精度の動きベクトルＭＶＨを検出し、当該動きベク
トルＭＶＨにより動き補償された画像データを直交変換
した係数データＳ５を所定の量子化ステツプサイズで量
子化することにより入力画像データＳ１を高能率符号化
する画像符号化装置１において、時系列に入力される画
素データを順次並列な画素データに変換する画素データ
並列変換手段２４と、画素データ並列変換手段２４によ
り変換された並列画素データＳ２３を補間し、１画素精
度の動きベクトルＭＶｉによつて指定される領域内の各
画素について補間データを生成する補間データ生成手段
２６と、補間データ生成手段２６より出力される補間デ
ータＳ２５を１画素精度の動きベクトルＭＶｉによつて
指定されるブロツク領域を２分の１画素ずらしてなる複
数の補間ブロツク領域の画素データとして並列に出力す
る補間ブロツク生成手段２７とを備え、補間ブロツク生
成手段２６より出力される複数の補間ブロツク領域の画
素データＳ２５と現単位ブロツクとの画素データＳ１２
の差分を求め、当該差分を最小にする補間ブロツクへの
ずれ量に基づいて２分の１画素精度の動きベクトルＭＶ
Ｈを決定するようにする。
【００１６】
【作用】１画素精度の動きベクトルＭＶｉによつて指定
された領域の周辺のみの補間データによつて２分の１画
素精度の動きベクトルを検出することにより従来に比し
てフレームメモリ数を削減できる。また並列化されたま
まの並列画像データより補間データを生成することによ
り補間処理を高速化でき、クロツク周波数を上げること
なく２分の１画素精度の動きベクトルＭＶＨを検出する
ことができる。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１８】（１−１）実施例の全体構成 図１において、１は全体として画像符号化装置を示し、
前処理回路２はアナログ映像信号Ｓ１を順次入力する
と、マトリクス回路及びアナログ／デイジタル変換回路
を順次介してデイジタルデータに変換するようになされ
ている。
【００１９】また前処理回路２は、当該デイジタルデー
タを各ブロツクに対応するブロツク画像データＳ２に変
換し、差データ生成回路３、切換回路４及び平均レベル
検出回路５に出力するようになされている。
【００２０】ここで差データ生成回路３は、ブロツク画
像データＳ２と動き補償データＳ３との差分を求めるこ
とにより、前フレームの画像を動き補償した動き補償画
像と現入力画像とのフレーム間差分を求め、当該差分値
を差分データＳ４として切換回路４に出力するようにな
されている。
【００２１】このとき切換回路４は、伝送モードに基づ
いて切り換え制御され、ブロツク内の平均レベルとの差
分絶対値和が小さくなる方をデイスクリートコサイン変
換回路５に出力する。因にフイールド内符号化して伝送
した方が少ないデータ量で伝送できる場合を以下フイー
ルド内符号化モードといい、フレーム間符号化して伝送
した方が少ないデータ量で伝送できる場合を以下フレー
ム間符号化モードという。
【００２２】デイスクリートコサイン変換回路５は、ブ
ロツク画像データＳ２又は差分データＳ４として入力さ
れるブロツク単位の画像データをデイスクリートコサイ
ン変換符号化方式により直交変換し、係数データＳ５を
量子化回路６に出力するようになされている。
【００２３】量子化回路６は、量子化ステツプサイズ制
御信号Ｓ６に基づいて変換データＳ５を所定の量子化ス
テツプサイズに量子化すると、量子化データＳ７として
可変長符号化回路等でなる後段の処理回路に出力するよ
うになされている。
【００２４】また画像符号化装置１は局部復号回路系９
を有し、符号化側で伝送画像を確認できるようになされ
ている。すなわち局部復号回路系９は、量子化データＳ
７を逆量子化回路１０及び逆デイスクリートコサイン変
換回路１１を順次介して局部復号すると、局部復号デー
タＳ１０を合成データ生成回路１２及び切換回路１３に
供給する。
【００２５】また切換回路１３は、前ブロツク画像がフ
レーム間符号化モードで伝送された場合には動き補償デ
ータＳ３に局部復号データＳ１０合成することによつて
復元された復号ブロツク画像データＳ１１を前フレーム
メモリ１４に出力し、前ブロツク画像がフイールド内符
号化モードで伝送された場合には局部復号データＳ１０
を前フレームメモリ１４に順次出力するようになされて
いる。
【００２６】フレームメモリ１４は、前フレームの各ブ
ロツクを局部復号データＳ１０又は復号ブロツク画像デ
ータＳ１１で置換して前フレームのフレーム画像を再現
し、前フレーム画像のうちブロツク画像データＳ２に対
応するブロツク（以下サーチウインドウという）の画像
データを前フレームデータＳ１２として後処理回路１５
に出力するようになされている。
【００２７】因に後処理回路１５はブロツクごとに入力
される前フレームデータＳ１２を走査線信号に変換する
と、当該走査線信号をデイジタル／アナログ変換してな
る復号映像信号Ｓ１３として出力する。
【００２８】ここで動き検出回路部１６は、フレームメ
モリ１４より前フレームデータＳ１２を入力すると、ブ
ロツク画像データＳ２と前フレームデータＳ１２を比較
して現ブロツク画像の前ブロツク画像に対するハーフピ
クセル精度の動きベクトルＭＶＨを求め、動きベクトル
信号Ｓ１４として動き補償回路１７及び送伝路に出力す
るようになされている。
【００２９】動き補償回路１７は、動きベクトル信号Ｓ
１４より与えられる動き量に基づいて前フレームもブロ
ツク画像をシフトし、動き補償データＳ３として差デー
タ生成回路３及び合成データ生成回路１２に出力するよ
うになされている。
【００３０】（１−２）動き検出回路部１６の構成 動き検出回路部１６は、１ピクセル精度の動きベクトル
ＭＶi をまず求め、この動きベクトルが示す画素を中心
に必要な範囲のみオリジナル画素から補間画素を求める
ようになされている。
【００３１】すなわち補間画素より形成されるサーチ領
域に対して現ブロツクに対するマツチングを求めるもの
で、当該１ピクセル精度の動きベクトルを中心としてハ
ーフピクセル精度でｘ方向及びｙ方向のそれぞれに−
１、０、＋１だけずらしたサーチ領域との間でブロツク
マツチングをとり、その中で最小の絶対差分値和をもつ
ブロツクへのずらし分をハーフピクセル領域での動きベ
クトルＶｉとし、当該動きベクトルＶｉを予め求めた１
ピクセル精度の動きベクトルＭＶｉと合成し、ハーフピ
クセル精度の動きベクトルＭＶＨを求めるようになされ
ている。
【００３２】動き検出回路部１６は動き検出回路２１に
ブロツク画像データＳ２及びサーチウインドウの前フレ
ームデータＳ１２を入力すると、１ピクセル精度の動き
ベクトルＭＶｉを求め、動きベクトルデータＳ２１とし
て補間アドレス生成回路２２に出力するようになされて
いる（図２）。
【００３３】補間アドレス生成回路２２はリードオンリ
メモリで構成されており、動きベクトルＭＶｉが示す画
素位置をアドレスデータに変換し、補間アドレスデータ
Ｓ２２として出力する。
【００３４】ここで動き検出回路部１６は、ブロツク単
位で入力される前フレームデータＳ１２をブロツク／ラ
スタ変換回路２３を介してラスタ信号に変換し、変換後
のラスタ信号を並列化回路２４よりシリアルデータＳ２
３として出力してマルチポートＶＲＡＭ（Video Random
Access Memory）２５に順次書き込むようになされてい
る。
【００３５】このときマルチポートＶＲＡＭ２５は、補
間アドレス生成回路２２より入力される補間アドレスＳ
２２に基づいて補間に必要な領域の画素データを読み出
して出力し、画素データＳ２４をハーフピクセル補間回
路２６に出力する。
【００３６】ハーフピクセル補間回路２６は、入力され
る画像データＳ２４より補間データＳ２５を生成すると
ブロツク並列化回路２７を介して１ピクセル精度の動き
ベクトルＭＶｉが指すブロツクを含む９個のブロツクの
画像データＳ２６を生成し、それぞれ動きベクトル決定
回路２８に供給するようになされている。
【００３７】ここで動きベクトル決定回路２８は、遅延
回路２９を介して入力される遅延ブロツク画像データＳ
２７について９並列画像データＳ２６との間で差分絶対
値和をそれぞれ求めると、９並列画像データＳ２６のう
ち差分絶対値が最も小さくなる並列画像データを求め、
そのブロツクへのずらし分をハーフピクセル領域での動
きベクトルＶｉとするようになされている。
【００３８】これにより動きベクトル決定回路２８は、
ハーフピクセル領域での動きベクトルＶｉと動き検出回
路２１より入力される動きベクトルＭＶｉとを合成した
動きベクトルＭＶＨをハーフピクセル精度の動きベクト
ルデータＳ３として出力するようになされている。
【００３９】（１−２−１）並列化回路２４及びマルチ
ポートＲＡＭ２５の構成 この実施例の場合、並列化回路２４は交互に能動状態と
なる２組のＦＩＦＯ（First In First Out）メモリ３
１、３２で構成されており、ブロツク／ラスタ変換回路
２３より順次「０、１、２、３、４、５……」として入
力される画素データを２ビツトごとまとめ（すなわち
「０、２、４……」、「１、３、５……」）、計１６ビ
ツトの信号をシリアルデータＳ２３として出力するよう
になされている（図３）。
【００４０】ここでマルチポートＶＲＡＭ２５が与える
アドレスは並列化回路２４より遅延回路３３を介して入
力される２画素の画素データに対して１つのアドレスが
対応するためにアドレス空間は半分となり（以下これを
圧縮平面という）、この圧縮平面では１６ビツト長の画
像データのうち最上位ビツト（ＭＳＢ）側８ビット及び
最下位ビツト（ＬＳＢ）側８ビツトをそれぞれ上位ビツ
ト系列及び下位ビツト系列とすれば、画像データを相補
的に上位ビツト系列と下位ビツト系列に振り分けること
ができるようになされている。
【００４１】（１−２−２）ハーフピクセル補間回路２
６及びブロツク並列化回路２７の構成 ハーフピクセル補間回路２６及びブロツク並列化回路２
７はそれぞれ図４に示すように構成されており、ハーフ
ピクセル補間回路２６は並列化されたままでデータを補
間し、またブロツク並列化回路２７は補間されたデータ
をブロツク並列化することにより各ブロツクの差分絶対
値和を１ブロツク期間で求めることができるようになさ
れている。
【００４２】因にＦＩＦＯメモリ４３は書き込みパルス
（−ｗｅ）及び読み出しパルス（−ｒｅ）によつてそれ
ぞれ駆動されるようになされている（図５及び図６）。
【００４３】ハーフピクセル補間回路２６は（図４）、
１６ビツトの画像データＳ２４を３系統並列に入力する
と、遅延回路３４、３５を介して各画像データＳ２４を
さらに上位及び下位８ビツト、すなわち上位ビツト系列
ＤＭ及び下位ビツト系列ＤＬの画像データについてそれ
ぞれ２系列並列に分岐させるようになされている。
【００４４】さらにハーフピクセル補間回路２６は、こ
れら６系列の上位ビツト系列ＭＤ及び下位ビツト系列の
うち４系列の上位及び下位ビツト系列を遅延回路３６、
３７を順次介して２系列並列に分岐することにより、４
系列の上位及び下位ビツト系列を計８系列に分岐する。
【００４５】ここで加算回路４２はそれぞれ上位ビツト
系列の画素データと下位ビツト系列の画素データを加算
することによつてオリジナル画素の画素データより補間
画素の画素データをそれぞれ生成するようになされてい
る。
【００４６】一方、ブロツク並列化回路２７は、１段回
のみ分岐されて得られた２系列の画像データと２段回分
岐されて得られた８系列の画像データを遅延回路３８を
介して入力し、当該画像データをさらにＦＩＦＯメモリ
４３、遅延回路３９を順次介して出力することにより９
並列画像データＳ２６に変換するようになされている。
【００４７】（１−２−３）動きベクトル決定回路２８
の構成 動きベクトル決定回路２８は９組の差分絶対値和演算部
５０（５０Ａ、５０Ｂ、……５０Ｉ）を有し、差分絶対
値和演算部５０において９チヤンネルの補間画素に対す
る差分絶対値をそれぞれ求めるようになされている（図
７）。
【００４８】ここで差分絶対値和演算部５０は、遅延回
路５１を介して入力される画像データＳ２７に対する補
間データＳ２６の差分を減算回路５２でそれぞれ求め、
減算結果を残差ブロツクデータＳ３０として出力する。
【００４９】このとき差分絶対値和演算部５０は、リー
ドオンリメモリ構成の絶対値回路５３Ａにおいて残差ブ
ロツクデータＳ３０の絶対値を求めた後、積分回路５
４、遅延回路５５、５６を順次介して差分絶対値を求
め、差分絶対値信号Ｓ３１として最小値判別回路５７に
出力するようになされている。
【００５０】因に各差分絶対値信号Ｓ３１Ａ〜Ｓ３１Ｉ
は、それぞれ１ピクセル精度の動きベクトルが示す画素
に対する差分絶対値、ｘ方向に２分の１画素負の方にず
らした画素に対する差分絶対値〜当該画素に対してｘ及
びｙ方向に２分の１画素正の方向にずらした画素に対す
る差分絶対値を示す。
【００５１】かかる後、差分絶対値和演算部５０は、最
小値判別回路５７より差分絶対値を最小にするハーフピ
クセル精度の残差ブロツクをリードオンリメモリ５８に
入力すると、当該リードオンリメモリ５８において対応
する動きベクトルＶｉを求め、当該動きベクトルＶｉと
動き検出回路２１より与えられる１ピクセル精度の動き
ベクトルＭＶｉとを合成し、ベクトル合成回路５９より
ハーフピクセル精度の動きベクトルＭＶＨを出力するよ
うになされている。
【００５２】（２）実施例の動作及び効果 以上の構成において、画像符号化装置１は前処理回路２
より出力されたブロツク画像データＳ２および前フレー
ムデータＳ１２を動き検出回路部１６に入力する。この
とき動き検出回路部１６は、ブロツク画像データＳ２を
動き検出回路２１に入力して１ピクセル精度の動きベク
トルＭＶｉを求めると共に、前フレームデータＳ１２を
ブロツク／ラスタ変換回路２３を介して並列化回路２
４、マルチポートＶＲＡＭ２５に供給し、１ピクセル精
度の動きベクトルＭＶｉを中心に周辺領域に重点におい
たハーフピクセル精度の動きベクトルの検出に移る。
【００５３】このときマルチポートＶＲＡＭ２５が与え
るアドレスは並列化回路２４より遅延回路３３を介して
入力される２画素の画素データに対して１つのアドレス
が対応するためにアドレス空間は半分で良い（以下、圧
縮平面という）。ここでハーフピクセルを△印及び×印
で示し、１ピクセル精度の動きベクトルが示す点を◎印
（１１番）とすると、ハーフピクセル補間回路２６は補
間画素を生成するためマルチポートＶＲＡＭ２５より画
素データを相対アドレス０番に相当する画素から順次読
み出しを開始する（図８）。
【００５４】このときの補間プロセスは、図８からも明
らかなように、ｘ方向には同一アドレスの上位ビツト系
列と下位ビツト系列間、下位ビツト系列と次のアドレス
の上位ビツト系列の間を補間する。一方、ｙ方向には圧
縮平面でのｘ方向の１ブロツク分の遅延線により、上位
ビツト系列同士、下位ビツト系列同士を交互に補間す
る。
【００５５】この圧縮平面での一連の処理は、画像平面
（図９）ではハーフピクセル精度の補間点となり、１０
個×３個の画素を補間するのに半分の５個×３個のクロ
ツク数で計算することができる。以上の補間の後、ブロ
ツク並列化回路２７はＦＩＦＯメモリ４３を用いて補間
点同志で位相差を制御することによりブロツク並列化処
理に移る（図１１）。
【００５６】ここでブロツク並列化回路２７は、各ブロ
ツクに必要なデータのみを書き込みパルスを送つてＦＩ
ＦＯメモリ４３に書き込み、一定時間が経過した後、Ｆ
ＩＦＯメモリ４３に対して読み出しを開始させる。この
とき読み出しパルスはＦＩＦＯメモリ４３に上位ビツト
系列及び下位ビツト系列で相補的に与えられる（図５及
び図６）。
【００５７】このとき図５及び図６中の数字は図８及び
図９の各データと一致し、書き込みパルス（−ｗｅ）が
立ち下がつている時点（すなわち論理「Ｌ」のとき）で
ＦＩＦＯメモリ４３への書き込みがなされ、一定時間経
過後、読み出しパルス（−ｒｅ）が起動される。因に読
み出しパルス（−ｒｅ）自体はクロツクオルタネートで
あり、上位ビツト系列及び下位ビツト系列のそれぞれ８
ビツトのデータが相補的に読み出される。
【００５８】そのためには図５及び図６において○印を
付けた系列から読み出しを開始しなければならない。こ
のとき９並列の各シーケンス別で見てＦＩＦＯメモリ４
３に対し最も早い書き込み終了のタイミングは、図５及
び図６に示すように、ブロツクパルス（６４クロツクに
一回）から４４クロツク目である。
【００５９】このようにクロツクオルタネートで読み出
す場合、６４クロツクサイクルぎりぎりの時間が必要で
あり、そのため画素データの読み出し開始のタイミング
は遅くとも現ブロツクの終了時より２０クロツク（＝６
４−４４）前の時点でなければならない。以上が満足さ
れれば書き込まれた現ブロツクのデータが読み出される
前に、次のブロツクの書き込みが始まることはない。
【００６０】これによりブロツク並列化回路２７から
は、上から順に１ピクセル精度の動きベクトルＭＶｉが
示す画素（図９において◎印で示す）のブロツク画素デ
ータ、動きベクトルＭＶｉが示す画素に対してｘ方向に
マイナス１ずらしたブロツク画素データ、ｘ方向にプラ
ス１ずらしたブロツク画素データ、ｙ方向にマイナス１
ずらしたブロツク画素データ、ｙ方向にプラス１ずらし
たブロツク画素データ、ｘ方向ｙ方向共にマイナス１ず
らしたブロツク画素データ、ｘ方向にプラス１、ｙ方向
にマイナス１ずらしたブロツク画素データ、ｘ方向にマ
イナス１、ｙ方向にプラス１ずらしたブロツク画素デー
タ、そしてｘ方向ｙ方向共にプラス１ずらしたブロツク
画素データでなる９系列のブロツクデータが順にブロツ
ク並列化されて出力されることになる。
【００６１】かかる後、動きベクトル決定回路２８は、
当該各チヤンネルのブロツク画素データと現ブロツクの
画素データとの差分絶対値和を求め、最も小さい値をハ
ーフピクセル精度での残差ブロツクデータＳ３０として
出力する。またそのブロツクを与える動きベクトルＶｉ
を１ピクセル精度の動きベクトルＭＶｉに合成すること
によりハーフピクセル精度の動きベクトルＭＶＨを決定
し、現ブロツクの画像を順次符号化する。
【００６２】以上の構成によれば、並列化回路２４を用
いて画像データＳ１２を並列化した後、ハーフピクセル
補間回路２６により１ピクセル精度の動きベクトル周辺
領域についてハーフピクセル精度で動き補償した補間デ
ータを求め、さらに当該補間データをブロツク並列化回
路２７によつて並び換えることによりｘ方向及びｙ方向
にずらした９種類の補間ブロツクを動きベクトル決定回
路２８に供給することにより、単一のクロツクによりフ
レームメモリを増やすことなくハーフピクセル精度の動
きベクトルを容易に求めることができる。
【００６３】またハーフピクセル精度の動きベクトルを
採用し、フレーム間の差分情報量を低減させることによ
り発生情報量を減少することができ画質を向上できる。
さらに動きベクトル検出用の高価な専用ＬＳＩを用いる
場合にも部品点数を少なくできるためシステムのコスト
ダウンを実現することができる。
【００６４】（３）他の実施例 なお上述の実施例においては、並列化回路２４を図３に
示すように構成する場合について述べたが、本発明はこ
れに限らず、他の回路構成により複数画素を並列化させ
るようにしても良い。
【００６５】また上述の実施例においては、ハーフピク
セル補間回路２６を図４に示すように構成する場合につ
いて述べたが、本発明はこれに限らず、他の回路構成に
より並列化されたままのデータを補間するようにしても
良い。
【００６６】さらに上述の実施例においては、ブロツク
並列化回路２７を図４に示すように構成する場合につい
て述べたが、本発明はこれに限らず、他の回路構成及び
タイミング信号により補間されたデータをブロツク並列
化するようにしても良い。
【００６７】さらに上述の実施例においては、対象範囲
のみ動き補償する場合について述べたが、本発明はこれ
に限らず、データ補間を目的とする他の補間回路にも広
く適用し得る。
【００６８】
【発明の効果】上述のように本発明によれば、時系列に
入力される画素データを順次並列画素データに変換した
後、アドレス空間が圧縮された並列画素データを補間し
て１画素精度の動きベクトルによつて指定される領域内
の各画素についての補間データを生成し、当該補間デー
タを１画素精度の動きベクトルによつて指定されるブロ
ツク領域を２分の１画素ずらしてなる複数の補間ブロツ
ク領域の画素データとして並列に出力することにより、
１画素精度の動きベクトルによつて指定された領域の周
辺のみの補間データによつて２分の１画素精度の動きベ
クトルを検出することができる。これにより従来に比し
て一段と簡易な構成によつて高速な補間処理を実行する
ことができ、フレームメモリ数を増やしたり、クロツク
周波数を上げることなく２分の１画素精度の動きベクト
ルを容易に検出することができる。
【図面の簡単な説明】
【図１】本発明による画像符号化装置の全体構成を示す
ブロツク図である。
【図２】動き検出回路部の構成を示すブロツク図であ
る。
【図３】本発明による並列化回路の一実施例を示すブロ
ツク図である。
【図４】ハーフピクセル補間回路及びブロツク並列化回
路の一実施例を示すブロツク図である。
【図５】ＦＩＦＯメモリに供給される書き込み信号及び
読み出し信号により書き込み及び読み出される画素デー
タを示すタイミングチヤートである。
【図６】ＦＩＦＯメモリに供給される書き込み信号及び
読み出し信号により書き込み及び読み出される画素デー
タを示すタイミングチヤートである。
【図７】動きベクトル決定回路の説明に供するブロツク
図である。
【図８】圧縮平面における補間画素とオリジナル画素の
関係を示す略線図である。
【図９】画像平面における補間画素とオリジナル画素の
関係を示す略線図である。
【図１０】ブロツクマツチング処理の説明に供する略線
図である。
【図１１】ブロツク並列化処理の説明に供する略線図で
ある。
【符号の説明】
１……画像符号化装置、２……前処理回路、３……差デ
ータ生成回路、５……直交変換回路、６……量子化回
路、１０……逆量子化回路、１１……逆直交変換回路、
１２……合成データ生成回路、１４……フレームメモ
リ、１５……後処理回路、１６……動き検出回路部、１
７……動き補償回路、２１……動き検出回路、２２……
補間アドレス生成回路、２３……ブロツク／ラスタ変換
回路、２４……並列化回路、２５……マルチポートＶＲ
ＡＭ、２６……ハーフピクセル補間回路、２７……ブロ
ツク並列化回路、２８……動きベクトル決定回路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】現単位ブロツクに対する前単位ブロツクの
    １画素精度の動きベクトルを求めた後、当該１画素精度
    の動きベクトルを基準に２分の１画素精度の動きベクト
    ルを検出し、当該動きベクトルにより動き補償された画
    像データを直交変換した係数データを所定の量子化ステ
    ツプサイズで量子化することにより入力画像データを高
    能率符号化する画像符号化装置において、 時系列に入力される画素データを順次並列な画素データ
    に変換する画素データ並列変換手段と、 上記画素データ並列変換手段により変換された並列画素
    データを補間し、上記１画素精度の動きベクトルによつ
    て指定される領域内の各画素について補間データを生成
    する補間データ生成手段と、 上記補間データ生成手段より出力される補間データを上
    記１画素精度の動きベクトルによつて指定されるブロツ
    ク領域を２分の１画素ずらしてなる複数の補間ブロツク
    領域の画素データとして並列に出力する補間ブロツク生
    成手段とを具え、上記補間ブロツク生成手段より出力さ
    れる上記複数の補間ブロツク領域の画素データと現単位
    ブロツクの画素データとの差分を求め、当該差分を最小
    にする補間ブロツクへのずれ量に基づいて上記２分の１
    画素精度の動きベクトルを決定することを特徴とする画
    像符号化装置。
  2. 【請求項２】上記画素データ並列変換手段は、時系列連
    続に入力される画素データを２画素単位で上記並列な画
    素データに変換し、上記単位ブロツクの画素データを指
    定するアドレス空間を２分の１に圧縮することを特徴と
    する請求項１に記載の画像符号化装置。
  3. 【請求項３】上記補間データ生成手段は、同一のアドレ
    スが与えられる上記並列な画素データの上位データと下
    位データによる補間と前アドレスの下位データと次アド
    レスの上位データによる補間とを交互に繰り返すことに
    より水平方向への補間データを生成し、水平方向に単位
    ブロツク分遅延された上位データと下位データによる補
    間を繰り返すことにより垂直方向への補間データを生成
    することを特徴とする請求項１に記載の画像符号化装
    置。
  4. 【請求項４】上記補間ブロツク生成手段は、先入れ先出
    し方式の記憶手段を有し、当該記憶手段への上記並列画
    素データの書き込み及び読み出しを制御し、補間データ
    相互間の位相差を制御することを特徴とする請求項１に
    記載の画像符号化装置。
JP16383392A 1992-05-29 1992-05-29 画像符号化装置 Pending JPH05336514A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16383392A JPH05336514A (ja) 1992-05-29 1992-05-29 画像符号化装置
TW82103082A TW225016B (ja) 1992-05-29 1993-04-22
KR1019930008733A KR940006411A (ko) 1992-05-29 1993-05-21 화상 부호화 장치
US08/066,723 US5408269A (en) 1992-05-29 1993-05-24 Moving picture encoding apparatus and method
EP19930108454 EP0572904A3 (en) 1992-05-29 1993-05-25 Moving picture encoding apparatus and method
US08/148,821 US5461423A (en) 1992-05-29 1993-11-04 Apparatus for generating a motion vector with half-pixel precision for use in compressing a digital motion picture signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16383392A JPH05336514A (ja) 1992-05-29 1992-05-29 画像符号化装置

Publications (1)

Publication Number Publication Date
JPH05336514A true JPH05336514A (ja) 1993-12-17

Family

ID=15781615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16383392A Pending JPH05336514A (ja) 1992-05-29 1992-05-29 画像符号化装置

Country Status (5)

Country Link
US (1) US5408269A (ja)
EP (1) EP0572904A3 (ja)
JP (1) JPH05336514A (ja)
KR (1) KR940006411A (ja)
TW (1) TW225016B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0884346A (ja) * 1994-06-24 1996-03-26 Korea Telecommun 運動ベクトル抽出装置
US8086073B2 (en) 2008-02-07 2011-12-27 Seiko Epson Corporation Non-uniform image resizer

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746628A (ja) * 1993-06-29 1995-02-14 Toshiba Corp 画像信号符号化装置及び画像信号復号化装置
KR960010198B1 (ko) * 1993-07-21 1996-07-26 배순훈 동영상 부호화기의 움직임 추정방법 및 장치
EP0644698A3 (en) * 1993-09-14 1997-03-05 Gold Star Co B-image processing device with half-pixel motion compensation for an image encoder.
KR970003102B1 (ko) * 1993-09-17 1997-03-14 대우전자 주식회사 영상 복호기에서의 하프 픽셀 움직임 보상 회로
US5544251A (en) * 1994-01-14 1996-08-06 Intel Corporation Process and apparatus for pseudo-SIMD processing of image data
JPH07288819A (ja) * 1994-04-19 1995-10-31 Sony Corp 動きベクトル検出装置
FR2719397B1 (fr) * 1994-04-27 1996-07-19 Sgs Thomson Microelectronics Dispositif d'alimentation en pixels d'une série d'opérateurs d'un circuit de compression d'images mobiles.
US5537155A (en) * 1994-04-29 1996-07-16 Motorola, Inc. Method for estimating motion in a video sequence
US5694179A (en) * 1994-12-23 1997-12-02 Electronics And Telecommunications Research Institute Apparatus for estimating a half-pel motion in a video compression method
US5579050A (en) * 1995-03-09 1996-11-26 Daewoo Electronics Co., Ltd. Apparatus for encoding a video signal using a search grid
CN1108061C (zh) * 1995-03-20 2003-05-07 大宇电子株式会社 利用搜索网格对视频信号编码的装置
US5774600A (en) * 1995-04-18 1998-06-30 Advanced Micro Devices, Inc. Method of pixel averaging in a video processing apparatus
US5903313A (en) * 1995-04-18 1999-05-11 Advanced Micro Devices, Inc. Method and apparatus for adaptively performing motion compensation in a video processing apparatus
KR970014399A (ko) * 1995-08-25 1997-03-29 구자홍 하프 픽셀 예측 필터링 처리 회로
US5623313A (en) * 1995-09-22 1997-04-22 Tektronix, Inc. Fractional pixel motion estimation of video signals
US5832120A (en) * 1995-12-22 1998-11-03 Cirrus Logic, Inc. Universal MPEG decoder with scalable picture size
JP3183155B2 (ja) * 1996-03-18 2001-07-03 株式会社日立製作所 画像復号化装置、及び、画像復号化方法
KR100226684B1 (ko) * 1996-03-22 1999-10-15 전주범 반화소 움직임 추정장치
US6067071A (en) * 1996-06-27 2000-05-23 Cirrus Logic, Inc. Method and apparatus for expanding graphics images for LCD panels
US6067367A (en) * 1996-10-31 2000-05-23 Yamatake-Honeywell Co., Ltd. Moving direction measuring device and tracking apparatus
KR100251548B1 (ko) * 1997-11-01 2000-04-15 구자홍 디지털영상을위한움직임추정장치및방법
US6968008B1 (en) 1999-07-27 2005-11-22 Sharp Laboratories Of America, Inc. Methods for motion estimation with adaptive motion accuracy
AU2008352118A1 (en) * 2008-03-07 2009-09-11 Kabushiki Kaisha Toshiba Dynamic image encoding/decoding method and device
US20110088571A1 (en) * 2009-10-16 2011-04-21 Martin Bruce Kelly Press for resealable zipper storage bags
EP3220642B1 (en) 2016-03-15 2018-03-07 Axis AB Method, apparatus and system for encoding a video stream by defining areas within a second image frame with image data common to a first image frame

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57127982A (en) * 1981-01-27 1982-08-09 Nec Home Electronics Ltd Memory address system
EP0294958B1 (en) * 1987-06-09 1995-08-23 Sony Corporation Motion compensated interpolation of digital television images
JP2920919B2 (ja) * 1988-09-27 1999-07-19 セイコーエプソン株式会社 インターフェイス装置
GB2236449B (en) * 1989-09-20 1994-05-11 British Broadcasting Corp Motion estimation
US4937666A (en) * 1989-12-04 1990-06-26 Bell Communications Research, Inc. Circuit implementation of block matching algorithm with fractional precision
JPH03252287A (ja) * 1990-02-28 1991-11-11 Victor Co Of Japan Ltd 動画像圧縮装置
US5030953A (en) * 1990-07-11 1991-07-09 Massachusetts Institute Of Technology Charge domain block matching processor
EP0497586A3 (en) * 1991-01-31 1994-05-18 Sony Corp Motion detection circuit
JPH04354287A (ja) * 1991-05-30 1992-12-08 Sony Corp 画像補間回路
JP2611591B2 (ja) * 1991-10-31 1997-05-21 日本ビクター株式会社 動き補償装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0884346A (ja) * 1994-06-24 1996-03-26 Korea Telecommun 運動ベクトル抽出装置
US8086073B2 (en) 2008-02-07 2011-12-27 Seiko Epson Corporation Non-uniform image resizer

Also Published As

Publication number Publication date
EP0572904A3 (en) 1994-08-17
TW225016B (ja) 1994-06-11
KR940006411A (ko) 1994-03-23
US5408269A (en) 1995-04-18
EP0572904A2 (en) 1993-12-08

Similar Documents

Publication Publication Date Title
JPH05336514A (ja) 画像符号化装置
US5461423A (en) Apparatus for generating a motion vector with half-pixel precision for use in compressing a digital motion picture signal
US6061397A (en) Motion vector detecting device
US5357282A (en) Video decoder with parallel implementation
US5430490A (en) Scanning format converting circuit using motion vectors
JPS60186179A (ja) 画像信号の予測符号化方式とその装置
JPH09102954A (ja) １つまたは２つの予測ブロックからブロックの画素値を計算する方法
US5442402A (en) Modular memory for an image decoding system
JPH0458756B2 (ja)
JPH04326686A (ja) 画像処理装置
JP3676525B2 (ja) 動画像符号化復号化装置及びその方法
KR100204475B1 (ko) 개선된 프레임 재배열 장치
JP2947389B2 (ja) 画像処理用メモリ集積回路
JPH1070679A (ja) フィルムモード互換性のためのフレーム補間方法
EP0652676A1 (en) Apparatus and method for compressing a digital motion picture signal
JPH0363275B2 (ja)
EP1606954B1 (en) Arrangement for generating a 3d video signal
JP4470324B2 (ja) 画像信号変換装置および方法
WO1999017256A3 (de) Verfahren zur bestimmung von blockvektoren für die bewegungsschätzung
JP3733248B2 (ja) 再生装置及びその方法
KR100295837B1 (ko) 동영상 부호화를 위한 움직임 추정장치
KR100249086B1 (ko) 비디오 인코더의 움직임 검출과 보상 장치
JP2872105B2 (ja) ディストーション算出装置
JPH07203425A (ja) 動画像の符号化・復号化装置
JPH0537923A (ja) 動き補償予測の２段階ブロツクマツチング探索におけるメモリの使用方法