JPH03252287A - 動画像圧縮装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は動画像データを圧縮して伝送する場合に用いて
好適な動画像圧縮装置に関する。

［従来の技術］ 第７図は、Ｎ（この例の場合、Ｎ＝４）フレーム隔たっ
た動画像を単位として処理する従来の動画像圧縮装置の
一例の構成を示すブロック図である。

図示せぬ回路によりディジタル化された連続するフレー
ム０（ＦＯ）乃至フレーム４（Ｆ４）の４フレームの画
像データ（第８図参照）は、フレームメモリ１乃至５に
、それぞれ記憶される。動きベクトル検出回路６ば、フ
レームＩ（１＝１．２．３）のデータを、例えば８×８
画素毎のブロックＢＨに分割し、各ブロックＢＩ単位に
、フレーム０とフレームＩの間の動きベクトルＭＶＯＩ
と、フレー１．４とフレーム■の間の動きベクトルＭＶ
４　Ｉを演算し、動き補償予測回路７に出力する。

動き補償予測回路７は、動きベクトルＭＶＯＩ。

ＭＶ４　Ｉを基準にして、所定のモードでブロックＢＩ
の動き補償予測を行い、予測誤差信号をスイッチ８を介
して予測誤差信号信号符号化回路１゜に出力する。また
、動き補償予測回路７は、動きベクトルと予測モードに
関するデータを、動きベクトルモード符号化回路９に出
力する。予測誤差信号符号化回路１０は、スイッチ８を
介して入力きれるフレーム２から読み出されたデータ、
または、動き補償予測回路７より出力される予測誤差信
号を符号化する。また、動きベクトルモード符号化回路
９は、動きベクトルと予測モードを符号化する。マルチ
プレクサ１１は、予測誤差信号符号化回路１０と動きベ
クトルモード符号化回路９の出力を重量し、図示せぬ伝
送系を介して復調系へ出力する。

動き補償予測回路７は、例えば、第９図に示すように、
構成されている。

アドレス発生回路２１は、フレームＯとＩの間の動きベ
クトルＭＶＯＩと、アドレス発生回路２３より入力され
るブロックＢｌのアドレスから、ブロックＢＯのアドレ
スを発生し、そのアドレスのデータをフレームメモリ１
から読み出し、ワークメモリ２４に記憶きせる。同様に
、アドレス発生回路２２は、フレーム４と１の間の動き
ベクトルＭＶ４Ｉと、アドレス発生回路２３より入力さ
れるブロックＢＩのアドレスから、ブロックＢ４のアド
レスを発生し、そのアドレスのデータをフレームメモリ
２から読み出し、ワークメモリ２５に記憶させる。

この間、ブロックの数はブロックカウンタ２９によりカ
ウントされる。

ワークメモリ２４に書き込まれたブロックＢＯのデータ
は、モード判定回路２８に入力されるとともに、加算器
２７に供給される。同様に、ワークメモリ２５に書き込
まれたブロックＢ４のデータは、モード判定回路２８に
入力されるとともに、加算器２７に供給される。加算器
２７は、ワークメモリ２４から入力されるブロックＢＯ
のデータに、係数（１−ω）（但し、ω＝Ｉ／４）を乗
算し、また、ワークメモリ２５から入力されるブロック
Ｂ４のデータに、係数ωを乗算して、両者を加算する。

すなわち、加算器２７は、次式で示される、ブロックＢ
Ｏと８４の線形補間によるブロックＢＯ４を出力する。

ＢＯ４＝（ＢＯＸ（４−Ｉ）＋Ｂ４Ｘ　Ｉ）／４このブ
ロックＢＯ４のデータもモード判定回路２８に出力され
る。

この間、画素の数は、ビクセルカウンタ３０によりカウ
ントされる。

また、アドレス発生回路２３は、フレームメモリ３乃至
５のいずれかから、ブロックＢＩのアドレスを読み取り
、ワー・クメモリ２６に出力する。

ワークメモリ２６に記憶されたブロックＢＩのデータは
、モード判定回路２８に供給される。

モード判定＠路２８は、例えば、第１０図に示すように
構成されている。

ワークメモリ２６に記憶されたブロックＢＩのデータは
、相関演算回路４１乃至４４と、ＤＣ演算回路４５に供
給きれる。ＤＣ演算回路４５は、ブロックＢＩのデータ
を平均し、ブロックＢＤＣを生成し、相関演算回路４４
に出力する。相関演算回路４１乃至４３にはまた、ブロ
ックＢＯ，Ｂ４、ＢＯ４のデータが入力きれている。

相関演算回路４１は、ブロックＢＯとＢＩの相関そして
、両者の平均２乗誤差（ＭＳＥＯ）を演算し、出力する
。同様に、相関演算回路４２はブロックＢ４とＢｌの平
均２乗誤差（ＭＳＥ４）を、相関演算回路４３はブロッ
クＢＯ４とＢＩの平均２乗誤差（ＭＳＥＯ４）を、また
、相関演算回路４４はブロックＢＤＣとＢＩの平均２乗
誤差（Ｍ　Ｓ　Ｅ　ＤＣ）を、それぞれ演算する。そし
て、それぞれの相関値５ＥＬＯ，５ＥＬ４．５ＥＬＯ４
，５ＥＬＤＣを、次のように求める。

ＳＥＬＯ＝ＭＳＥＯ ３ＥＬ４＝ＭＳＥ４ ＳＥＬＯ４＝ＭＳＥＯ４ ＳＥＬＤＣ＝Ｍ、５ＥＤＣＸα＋β 但し、α、βは、次の条件を満たす係数である。

０くαく１ ０くβ これらの相関値はブロックＢＩとの相関が高くなると、
値が小ざくなる。

最小値判定回路４６は、４つの相関値の中から、最も小
ざい値を判定し、それに対応するモードを予測モードと
する。そして、その予測モードと、その予測モードにお
ける動きベクトルを、モード符号化回路９に出力すると
ともに、その予測モードにおいて予′／Ｘ４すれたブロ
ックＢＯ，Ｂ４．　　ＢＯ４または一定値とブロックＢ
Ｉとの差に対応する予測誤差信号を生成し、予測誤差信
号符号化回路１０に出力する。

すなわち−各モードは、例えば、次のように説明するこ
とができる。

モード１ニブロツクＢＯが予測ブロックとされ、動きベ
クトルＭＶＣ）Ｉが符号化される。

モード２ニブロツクＢ４を予測ブロックとされ、動きベ
クトルＭＶ４Ｉが符号化される。

モード３ニブロツクＢＯ４を予測ブロックとされ、動き
ベクトルＭＶＯＩとＭＶ４　Ｉが符号化される。

モード４ニブロツクＢＤＣを予測ブロックとされ、動き
ベクトルは符号化されない。

［発明が解決しようとする課題］ このように、従来の装置においては、モード３が選択さ
れた場合、２つの動きベクトルＭＶＯＩ。

ＭＶ４Ｉの符号化が行なわれるため、符号量が大きくな
る問題点がある。

また、例えば、４フレームで１画素のような動きの場合
、１フレ一ム間では１画素以下の微少な動きとなる。し
かしながら、１画素以下の動きは予測できないため、１
画素単位の動きで表わすしか方法がないので、このとき
、予測画素と実際の画素との誤差が大きくなる。従って
、予測誤差信号に対応する予測誤差ブロックの符号量が
大きくなる。

本発明はこのような状況に鑑みてなされたもので、符号
量を少なくすることができるようにするものである。

［課題を解決するための手段］ 請求項１に記載の動画像圧縮装置は、ディジタル動画像
のＮ（Ｎは２以上の整数）フレーム隔たった２つのフレ
ームＦＯ，ＦＮより、その間の第１（Ｉ＝１．　２．　
　・・・・・・、Ｎ−１）フレームＦＩを、複数画素で
形成されるブロックＢｌに分割し、各フレームＦＩにお
いて分割されたブロックＢｌ毎に、フレームＦＯとＦＩ
の動きベクトルＭＶＯＩを求め、動きベクトルＭＶＯＩ
用いてブロックＢＩを予測するブロックＢＯを求める第
１の手段と、ブロックＢＩ毎にフレームＦＮとＦＩの間
の動きベクトルＭＶＮＩを求め、動きベクトルＭＶＮＩ
を用いて、ブロックＢＩを予測するブロックＢＮを求め
る第２の手段と、ブロックＢＩ毎に、フレームＦＮまた
はＦＯの動きベクトルＭＶＯＮまたはＭＶＮＯを求め、
動きベクトルＭＶＯＮまたはＭＶＮＯを用いて、フレー
ムＦＯとＦＩの間の予測動きベクトルＭＶＯＩ’を求め
、予測動きベクトルＭＶＯＩ’を用いてブロックＢＩを
予測するブロックＢＯ’を求めるとともに、フレームＦ
ＮとＦｌの間の予測動きベクトルＭＶＮ　Ｉ　’を求め
、予測動きベクトルＭＶＮＩ’を用いて、ブロックＢＩ
を予測するブロックＢＮ’を求め、ブロックＢＯ’とＢ
Ｎ゛との線形和からなるブロックＢＯＮ’を求める第３
の手段と、ブロックＢＩの平均値よりなるブロックＢＤ
Ｃを求める第４の手段と、ブロックＢＯ。

ＢＮ、ＢＯＮ’、ＢＤＣのうち、ブロックＢＩとの相関
が最大となるブロックを選択する第５の手段とを備える
。

請求項２に記載の動画像圧縮装置は、さらに、ブロック
ＢＯとＢＮの線形和で形成されるブロックＢＯＮを求め
る第６の手段を備え、第５の手段は、ブロックＢＯ，Ｂ
Ｎ、ＢＯＮ、ＢＯＮ’、ＢＤＣのうち、ブロックＢＩと
の相関が最大となるブロックを選択する。

［作用］ 請求項１に記載の動画像圧縮装置においては、ブロック
ＢＩ毎に、フレームＦＮまたはＦＯの動きベクトルＭＶ
ＯＮまたはＭＶＮＯが求められ、この動きベクトルＭＶ
ＯＮまたはＭＶＮＯを用いて、フレームＦＯとＦＩの間
の予測動きベクトルＭＶＯＩ　’が求められる。また、
予測動きベクトルＭＶＯＩ　’を用いてブロックＢＩを
予測するブロックＢＯ’が求められる。さらに、フレー
ムＦＮとＦＩの間の予測動きベクトルＭＶＮ　Ｉ　’が
求められ、予測動きベクトルＭＶＮ　Ｉ　’を用いて、
ブロックＢ工を予測するブロックＢＮ’が求められる。

そして、ブロックＢＯ’とＢＮ’との線形和からなるブ
ロックＢＯＮ’が求められる。

従って、例えば、１画素以下の動きを予測することが可
能となり、符号化量を少なくすることができる。

また、請求項２に記載の動画像圧縮装置においては、ブ
ロックＢＯとＢＮの線形和によりブロックＢＯＮが求め
られ、ブロックＢＯ，ＢＮ、　　ＢＯＮ、ＢＯＮ’、Ｂ
ＤＣのうち、ブロックＢＩとの相関が最小となるブロッ
クが選択される。

従って、画質の劣化を防止することができる。

［実施例］ 次に、本発明の動画像圧縮装置の一実施例にっいて説明
する。

本発明の動画像圧縮装置の基本的構成は、第７図に示し
た場合と同様である。しかしながら、本発明の動画像圧
縮装置においては、動き補償予測回″Ｉ８７が、例えば
、第１図に示すように構成される。

アドレス発生回路２１乃至ビクセルカウンタ３０の構成
は、第９図における場合と同様である。

第１図の実施例においては、ベクトル分割回路５１に動
きベクトル検出回１６から動きベクトルＭＶＯ４が、ま
た、フレームカウンタ５２からフレーム数工が、それぞ
れ入力されている。ベクトル分割回路５１ば、予測動き
ベクトルＭＶＯＩ　’とＭＶ４　Ｉ　’を生成し、それ
ぞれ、アドレス発生回路５３と５４に出力している。

アドレス発生回路５３と５４は、フレームメモリ１と２
から、予測動きベクトルＭＶＯＩ　’とＭＶ４Ｉ’に対
応するアドレスのデータを読み出し、ワークメモリ５５
と５６に、それぞれ記憶させる。

ワークメモリ５５と５６のデータは内挿回路５７と５８
にそれぞれ供給され、ベクトル分割回路５１が出力する
信号ｋに対応する係数と乗算きれ、加算器５９に出力さ
れる。加算器５９の出力はモード判定回路２８に出力さ
れている。

また、モード判定回路２８は、第２図に示すように構成
されている。すなわち、第１０図に示した構成に、相関
演算回路６１が付加されており、この相関演算回路６１
には、ブロックＢＯ４°とブロックＢＩが入力されてい
る。そして、最小値判定回路４６は、相関演算回路４１
乃至４４および相関演算回路６１の出力の最小値を判定
するようになっている。その他の構成は、第１０図にお
ける場合と同様である。

上記実施例においては、アドレス発生回路２１、ワーク
メモリ２４により第１の手段が、アドレス発生回路２２
、ワークメモリ２５により第２の手段が、アドレス発生
回路５３，５４、ワークメモリ５５．５６、内挿回′ｌ
８５７．　５８、加算器５９により第３の手段が、ＤＣ
演算回路４５により第４の手段が、最小値判定回路４６
により第５０手段が、加算器２７により第６の手段が、
それぞれ構成されている。

次に、その動作を説明する。

モード判定回路２８にブロックＢＯ，Ｂ４．　　ＢＯ２
、ＢＩが入力されるまでの動作は上述した場合と同様で
あるので省略する。

動きベクトル検出回路６は動きベクトルＭＶＯＩ、ＭＶ
４Ｉの他、フレームＯと４の間の動きベクトルＭＶＯ４
を生成し、この動きベクトルＭＶｏ４をベクトル分割回
路５１に出力する。また、ベクトル分割回路５１にはフ
レームカウンタ５２がカウントするフレーム数Ｉが入力
きれている。

ベクトル分割回路５１は、これらの入力から、次の演算
を行い、予測動きベクトルＭＶＯＩ’　　ＭＶ４Ｉ’を
生成する。

ＭＶＯＩ　’＝ＭＶＯ４Ｘ　Ｉ／４ ＭＶ４Ｉ　’＝−ＭＶＯ４Ｘ（４−Ｉ）／４従って、例
えば、 Ｉ＝３ ＭＶＯ４＝（５，７） のとき、予測動きベクトルＭＶＯ３’、ＭＶ３Ｉ’は、 ＭＶＯ３’＝（３，７５，５，２５） ＭＶ４３’＝（−１，２５，−１，７５）となる。すな
わち、これらの予測動きベクトルは１７４画素の分解能
を有することになる。

アドレス発生回路５３は、第３図に示すように、予測動
きベクトルＭＶＯＩ　’（この例の場合ＭＶＯ３“）に
より示される内挿位置（図中Ｘ印で示す）の周辺の、例
えば１６個の画素データＰｉＪ（ｉ＝０゜１、　２．　
３：　　ｊ＝ｏ、　　１．　２．　３）をフレームメモ
リ１から読み出し、ワークメモリ５５に書き込ませる。

同様に、アドレス発生回路５４は、予測動きベクトルＭ
Ｖ４　Ｉ　’により示される内挿位置の周辺の、１６個
の画素データＰＩＪをフレームメモリ２から読み出し、
ワークメモリ５６に書き込ませる。

一方、予測動きベクトルが１／４画素の分解能を有する
とき、第４図に示すように、内挿位置は１６通り存在す
る。ベクトル分割回路５１は、この内挿位置に対応する
信号ｋ（ｋ＝０．　１．　２゜・・、１５　）を内挿回
路５７．５８に出力する。

内挿回路５７．５８は、信号ｋに対応する係数Ｆｋ１Ｊ
を記憶しており、上記した１６個の画素のデータＰＩＪ
と次のような演算を行なう。

Ｐ＝ΣΣＰ　ＩＸ　Ｆ　ｋ＋１ 内挿回路５７は、この値Ｐより予測ブロックＢＯ゛を生
成する。同様に、内挿回路５８は、この値Ｐより予測ブ
ロックＢ４゛°を生成する。

加算器５９は、内挿回路５７から入力されるブロックＢ
Ｏ’のデータに、係数（１−ω）を乗算し、また内挿回
路５８から入力されるブロックＢ４“のデータに、係数
ωを乗算して、両者を加算する。

すなわち、加算器５９は、加算器２７と同様に、次式で
示される、ブロックＢＯ’と８４’の線形補間によるブ
ロックＢＯ４’を出力する。

ＢＯ４“＝（ＢＯ’Ｘ（４−Ｉ）＋Ｂ４’Ｘ　Ｉ）／４
この予測ブロックＢＯ４“はモード判定回路２８の相関
演算回路６１に入力きれる。相関演算回路６１は、予測
ブロックＢＯ４’とブロックＢＩの平均２乗誤差（Ｍ　
Ｓ　Ｅ　Ｏ４°）を演算し、さらに、次式から、相関値
５ＥＬＯ４’を演算する。

５ＥＬＯ４’＝ＭＳＥＯ４°−７ ここで、γは、次式を満足する係数である。

０＜７ 従って、最小値判定回路４６は、５ＥＬＯ，５ＥＬ４，
５ＥＬＯ４，５ＥＬＤＣ，５ＥＬＯ４’の５個の相関値
から最小の値を判定する。そして、相関値５ＥＬＯ４’
が最小値として選択されたとき、予測ブロックＢＯ４“
とブロックＢＩの差を予測誤差ブロックの信号として、
予測誤差信号符号化回路１０に出力する。また、フレー
ム１．　２．　３において用いられた動きベクトルＭＶ
Ｏ４を、動きベクトルモード符号北回ｖ８９に出力する
。

そして、このときの予測モードをモード５とすると、こ
のモード５のデータも、動きベクトルモード符号化回路
９に出力される。

このように、この実施例の場合、上述したモード１乃至
４に、モード５がざらに加えられたものとなっている。

モード５においては、符号化される動きベクトルは１つ
であるから、モード３における場合より符号量を少なく
することができる。

また、モード４が選択されず、予測動きベクトルＭＶＯ
Ｉ　’が動きベクトルＭＶＯＩの近傍にあり、かつ、予
測動きベクトルＭＶ４　Ｉ　’が動きベクトルＭＶ４　
Ｉの近傍に存在している場合は、係数γの値をある程度
大きく設定しておくと、モード５が選択され易くなる。

従って、平均的な符号化量を少なくすることができる。

また、第１図の実施例の場合、ワークメモリ５５と５６
に、ワークメモリ２４と２５に書き込んだものと、少な
くとも一部が重複するデータを書き込むことになるので
、フレームメモリ１と２に対するアクセス時間が、従来
の場合の２倍以上になる。

そこで、例えば、第５図に示すように構成することがで
きる。

この実施例の場合、第１図の実施例におけるアドレス発
生回路５３．　５４、ワークメモリ５５゜５６が省略ざ
枳　ベクトル分割回路４１より出力される予測動きベク
トルＭＶＯＩ　’とＭＶ４　Ｉ　’が、それぞれ、アド
レス発生回路２１と２２に供給され、対応するデータが
ワークメモリ２４と２５に書き込まれるようになってい
る。

その他の構成は、第１図における場合と同様である。

ベクトル分割回路４１は、予測動きベクトルＭＶＯＩ’
が動きベクトルＭＶＯＩの近傍に存在するか、または、
予測動きベクトルＭＶ４　Ｉ　’が動きベクトルＭＶ４
　Ｉの近傍に存在するか否かを判定する。

予測動きベクトルＭＶＯＩ’が動きベクトルＭＶＯＩの
近傍に存在しないか、または、予測動きベクトルＭＶ４
　Ｉ　’が動きベクトルＭＶ４Ｉの近傍に存在しないと
き、ベクトル分割回路４１は、内挿回路４７．４８と加
算器４９による予測ブロックＢＯ４’の生成の動作を中
止させる。その結果、従来の場合と同様に、モード１乃
至４の選択が行なわれる。

一方、予測動きベクトルＭＶＯＩ’が動きベクトルＭＶ
ＯＩの近傍に存在し、かつ、予測動きベクトルＭＶ４１
　’が動きベクトルＭＶ４　Ｉの近傍に存在するとき、
第６図に示すように、ブロックＢＯと予測ブロックＢＯ
’の両方を含む範囲の画素がフレームメモリ１より読み
出され、ワークメモリ２４に書き込まれる。同様に、ブ
ロックＢ４と予測ブロックＢ４’の両方を含む範囲の画
素がフレームメモリ２より読み出され、ワークメモリ２
５に書き込まれる。これにより、フレームメモリ１と２
に対するアクセス時間を少なくすることができる。

尚、図示はしていないが、復号系においては、モードが
復号され、復号されたモードを用いて、動きベクトルＭ
ＶＯＩ、ＭＶ４Ｉ、ＭＶＯ４の復号が行なわれる。また
、モード毎に符号系と同様の動きベクトルを用いて、同
様の演算が行なわれ、予測ブロックが求められる。さら
に、符号化された予測誤差ブロックと復号したブロック
との和により、復号ブロックが各ブロック単位に求めら
れス〜 なお、以上においては、予測動きベクトルを用い、内挿
位置のデータを演算するようにしたが、この演算を行な
う代わりに、内挿位置に最も近い画素のデータをそのま
ま用いるようにすることもできる。このようにすると、
分解能を向上させることができなくなるが、複雑な演算
が必要なくなるので、構成を簡単にすることができる。

また、上記モード３を用いず、モード１．２゜４．５だ
けを用いるようにすることもできる。このようにすると
、モード３を用いないので、用いる場合に較べ、画質は
多少劣化するが、２つの動きベクトルを符号化する場合
が全くなくなるので、符号化量を、モード３を用いる場
合に較べ、より少なくすることができる。

［発明の効果］ 以上のように、請求項１に記載の動画像圧縮装置によれ
ば、予測動きベクトルを用いて予測ブロックを生成する
ようにしたので、符号化する動きベクトルの数、従って
、符号化量を少なくすることができる。また、動きベク
トルの分解能を上げることかできるので、微少な動きに
対しても正確で、効率のよい、動き補償を行なうことが
可能になる。

また、請求項２に記載の動画像圧縮装置によれば、ブロ
ックＢＯとＢＮの線形和によりブロックＢＯＮをざらに
求めるようにしたので、ざほと、画質を劣化きせること
なく、符号量を減少させることができる。

【図面の簡単な説明】

第１図は本発明の動画像圧縮装置に用いられる動き補償
予測回路の一実施例の構成を示すブロック図、第２図は
本発明の動画像圧縮装置に用いられるモード判定回路の
一実施例の構成を示すブロック図、第３図および第４図
は、第１図の実施例における内挿の動作を説明するグラ
フ、第５図は本発明の動画像圧縮装置に用いられる動き
補償予測回路の他の実施例の構成を示すブロック図、第
６図は第５図の実施例の動作を説明するグラフ、第７図
は従来の動画像圧縮装置の一例の構成を示すブロック図
、第８図は第７図の例の動作を説明する図、第９図は第
７図の例における動き補償予測回路の一例の構成を示す
ブロック図、第１０図は第９図の例におけるモード判定
回路の一例の構成を示すブロック図である。 １乃至５・・・フレームメモリ、６・・・動きベクトル
検出回路、７・・・動き補償予測回路、９−・・動きベ
クトルモード符号化回路、１ｏ・・・予ｍ誤差信号符号
化回路、１１・・・マルチプレクサ、２１乃至２３゜５
３．５４・・・アドレス発生回路、２４乃至２６゜５５
．５６・・・ワークメモリ、２７．５９・・・加算蕾、
２８・・・モード判定回路、４１乃至４４．６１・・・
相関演算回路、４５・・−ＤＣ演算回路、４６・・・最
小値判定回路、５１・・・ベクトル分割回路、５２・・
・フレームカウンタ、５７．５８・・・内挿回路。

Claims (1)

1. 【特許請求の範囲】 ディジタル動画像のＮ（Ｎは２以上の整数）フレーム隔
   たった２つのフレームＦＯ、ＦＮより、その間の第Ｉ（
   Ｉ＝１、２、……、Ｎ−１）フレームＦＩを、複数画素
   で形成されるブロックＢＩに分割し、前記各フレームＦ
   Ｉにおいて分割されたブロックＢＩ毎に、前記フレーム
   ＦＯとＦＩの動きベクトルＭＶＯＩを求め、前記動きベ
   クトルＭＶＯＩ用いて前記ブロックＢＩを予測するブロ
   ックＢＯを求める第１の手段と、 前記ブロックＢＩ毎に前記フレームＦＮとＦＩの間の動
   きベクトルＭＶＮＩを求め、前記動きベクトルＭＶＮＩ
   を用いて、前記ブロックＢＩを予測するブロックＢＮを
   求める第２の手段と、前記ブロックＢＩ毎に、前記フレ
   ームＦＮまたはＦＯの動きベクトルＭＶＯＮまたはＭＶ
   ＮＯを求め、前記動きベクトルＭＶＯＮまたはＭＶＮＯ
   を用いて、前記フレームＦＯとＦＩの間の予測動きベク
   トルＭＶＯＩ’を求め、前記予測動きベクトルＭＶＯＩ
   ’を用いて前記ブロックＢＩを予測するブロックＢＯ’
   を求めるとともに、前記フレームＦＮとＦＩの間の予測
   動きベクトルＭＶＮＩ’を求め、前記予測動きベクトル
   ＭＶＮＩ’を用いて、ブロックＢＩを予測するブロック
   ＢＮ’を求め、前記ブロックＢＯ’とＢＮ’との線形和
   からなるブロックＢＯＮ’を求める第３の手段と、 前記ブロックＢＩの平均値よりなるブロックＢＤＣを求
   める第４の手段と、 前記ブロックＢＯ、ＢＮ、ＢＯＮ’、ＢＤＣのうち、ブ
   ロックＢＩとの相関が最大となるブロックを選択する第
   ５の手段とを備えることを特徴とする動画像圧縮装置。 （２）前記動画像圧縮装置は、さらに、前記ブロックＢ
   ＯとＢＮの線形和で形成されるブロックＢＯＮを求める
   第６の手段を備え、前記第５の手段は、前記ブロックＢ
   Ｏ、ＢＮ、ＢＯＮ、ＢＯＮ’、ＢＤＣのうち、ブロック
   ＢＩとの相関が最大となるブロックを選択することを特
   徴とする請求項１に記載の動画像圧縮装置。