KR100203913B1 - 모션 벡터 생성기 - Google Patents

모션 벡터 생성기 Download PDF

Info

Publication number
KR100203913B1
KR100203913B1 KR1019910701472A KR910701472A KR100203913B1 KR 100203913 B1 KR100203913 B1 KR 100203913B1 KR 1019910701472 A KR1019910701472 A KR 1019910701472A KR 910701472 A KR910701472 A KR 910701472A KR 100203913 B1 KR100203913 B1 KR 100203913B1
Authority
KR
South Korea
Prior art keywords
block
frame
picture
area
blocks
Prior art date
Application number
KR1019910701472A
Other languages
English (en)
Other versions
KR920702156A (ko
Inventor
이안 파커
Original Assignee
프레데릭 제임스 비스코
브리티쉬 텔리커뮤니케이션즈 파블릭 리미티드 캄퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 제임스 비스코, 브리티쉬 텔리커뮤니케이션즈 파블릭 리미티드 캄퍼니 filed Critical 프레데릭 제임스 비스코
Publication of KR920702156A publication Critical patent/KR920702156A/ko
Application granted granted Critical
Publication of KR100203913B1 publication Critical patent/KR100203913B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/223—Analysis of motion using block-matching
    • G06T7/231—Analysis of motion using block-matching using full search
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Dry Shavers And Clippers (AREA)
  • Optical Communication System (AREA)
  • Retarders (AREA)

Abstract

내부 프레임차 비디오 코더에 있어서, 모션 보상예측을 위한 모션 벡터는 커런트 프레임의 로우의 각 블럭을 그 해당영역 및 프리 프레임의 위치가 시프트된 영역과 비교하는것에 의해 유도된다.
이 블럭은 로우×로우로 처리되며 시프트된 영역의 각각에 수직 컬럼×컬럼 스캔으로 스캔된다.
2개 또는 그 이상의 로우는 시간축에서 처리되어도 된다.
2개 또는 4개의 비교 프로세서는 하나(또는 1쌍)의 처리 홀수 블럭과 다른 하나(다른 1쌍)의 처리 짝수 블럭으로 제공된다.
a±15 픽셀 서치를 위해서 4개 또는 8개의 프로세서를 마련한다. 수직 스캔은 8탭 SIPO 부분을 갖는 일렬의 FIFO 스토어를 사용해서 제공된다.

Description

모션 추정기
본 발명은 특히 내부프레임 차동코딩을 채택한 비디오코더에 관련된 모션 추정기에 관한것이다.
제1도는 공지의 비디오코더의 형태를 도시하고 있다.
비디오 신호(통상적으로 디지탈형)는 입력부(a)에서 수신된다.
감산기(b)는 입력과 예측기(c)로 부터의 예측신호와의 사이의 차이를 형성하고, 이차이는 박스(d)에서 코딩된다.
여기서 수행된 코딩은 본 발명에 대한것은 아니지만 예컨대 양자화 또는 변형코딩한계(제로 또는 미소한 차이의 전송을 억합함)를 포함한다.
예측기에 대한 입력은 가산기(e)에서 형성되고 국부디코더(f)에서 디코드된 코드화된 차신호와 예측의 총합이다.
(그래서 코딩 및 디코딩 과정에서 정보의 손실은 예측기 루프에 포함된다.
차동코딩은 내부프레임이며, 예측기(c)는 원프레임 딜레이로 단순히 이루어지지만, 도시한 바와같이 모션추정기(g)도 또한포함된다.
이것은 코드화되는 픽쳐의 프레임은 예측기에 공급되는 프리(previous)프레임과 비교한다.
커런트 프레임의 각 블럭(픽쳐가 분할되는것)에 대해서는 블럭이 동일한 프리프레임의 영역과 일치한다.
일치된 영역과 해당 블럭 사이의 위치에서의 벡터차는 모션 벡터라 정의되고(왜냐하면 텔레비젼 픽쳐에 의하여 묘사된 장면내에 목적물의 모션을 나타내기 때문이다). 프리 프레임의 일치영역을 커런트 프레임에서의 대응 블럭의 위치로 시프트 하기 위하여 예측기에 인가되어, 예측기 출력은 보다 양호하게 예측된다.
이것은 평균적으로 작은 감산기(b)에 의하여 형성된 차로되고 코더(d)는 이 경우가 아닌것보다 더 낮은 비트레이트(bit rate)로 픽쳐를 부호화시킨다.
모션 추정기의 한 타입은 블럭위치로부터 위치적으로 시프트된 영역 및 프리프레임의 대응블럭과 각 블럭을 비교한 근거로 블럭마다 수행하는 것으로, 이것은 상당한 과정을 포함하고 있어 양 프레임의 저장된 버젼에 대해 액세스시킬 필요가 있게된다.
본 발명은 특허청구범위에 한정된다.
이하, 본 발명의 실시예가 첨부도면을 참조하여 기술될것이다.
제2도는 프리픽쳐의 블럭 및 프리픽쳐의 대응 서치영역을 도시한 도면, 제3도는 본 발명의 제1실시예에 따른 모션 벡터 추정기의 개략도, 제4도는 본 발명의 제1실시예에 따른 프리픽쳐 어레이의 개략도, 제5도는 본 발명에 의하여 생산된 서치 스캔의 개략도, 제6도는 본 발명의 제2실시예를 도시한 도면, 제7도는 제6도의 실시예에 의해 처리된 프리픽쳐의 블럭의 개략도, 제8도는 본 발명의 부분적으로 유사측정을 계산하기에 적합한 계산유닛의 개략도 및 제9도는 본 발명의 부분으로 적합한 최소유사측정스토어의 개략도이다.
기술할 모션 추정기는 코드화되어 8×8 블럭 즉 수직으로 8라인당 수평으로 8픽쳐요소(픽셀)로 분할 됨에 따라 코드화되는 텔레비젼 픽쳐의 커런트프레임에 관한 것이다.
이 원칙이 인터레이스(비월주사)시스템에 동일하게 적용될지라도, 설명의 간편함을 위해 논인터래이스(비비월주사) 픽쳐가 상정된다.
해당 블럭에 가장 유사한 픽쳐의 프리 프레임의 한정된서치영역내에 놓여있는 블럭크기의 영역의 위치를 나타내는 모션벡터를 각 블럭마다 발생하도록 되어 있다.
제2도는 m×m=8×8블럭 N(음영된) 및 결합되어 장방형(Sn)으로 나타낸 23×23(즉 8+7×2) 픽셀서치영역을 가진 필드를 나타내고 있다.
수평으로 픽셀 그리고 수직으로 라인이 상부좌측코너에 원점을 가진 좌표 X·Y와 일치한다면, 상부 좌측코너 픽셀이 좌표 XN·YN을 가진 블럭에 있어서, 서치 영역은 수평으로 XN-7에서 XN+8+7까지 수직으로 yN-7에서 yN+8+7까지 뻗어있으며, XN-7·yN-7에서 XN+8·YN+8까지의 원점 좌표를 가진 대응 n×m 장방형 영역을 포함한다.
모션 벡터를 얻기위해서는 블럭이 서치 영역내에 놓여있는 프리프레임의 8×8 영역이 (8+7)×(8+7)=225와 비교되는 즉, 상부좌측 픽셀이 좌표 XN+u·yN+v를 가진(여기서 u는 ±P 범위에 있고 v는 ±q 범위에 있음) 서치를 행하는것이 필요하다.
모션 벡터를 비교 하면 매우 큰 유사성을 나타내는 u·v 값이다.
유사성 실험은 종래에 사용될 수 있는 것, 예컨대 커런트블럭에서 각각의 픽셀과 프리프레임의 대응영역과의 사이의 차이의 절대값의 총합이 사용될 수 있다.
따라서, 커런트 프레임 및 프리프레임 픽셀값이 각각 a(i, j) 및 b(i, j) 이라면, 차이의 총합은 다음과 같다.
통상 종래기술에서, 서치는 커런트픽쳐의 각블럭에 대해서 차례로 수행된다.
그러나 블럭과 결합된 서치 영역은 많은 다른블럭의 서치영역을 오버랩할 수 있기 때문에, 이것은 (블럭 N+1을 위해 제2도에 점선으로 도시한 서치영역을 참조) 프레임 스토어에 저장된 프리프레임 정보에 대해 멀티플 액세스를 요하고 이것은 시간 소모이며 다른 코너 기능과 간섭될 수도 있다.
제3도를 참조해서, 출력으로서 로우×로우 포맷으로 순차적인 블럭을 하나씩 공급하면 커런트 프레임을 위한 입력픽셀스트림(CIF 내에 또는 다른 로우주사 포맷에 있음)은 m×n 블럭(예컨대, 8×8 블럭) 포맷으로 전환시키는 커런트 픽쳐셔플링 장치(Current Picture Shuffling Device)(1)에 입력되고, 이것은 RAM 버퍼(픽셀레이트에서 동작한다)로서 공급되어도 된다.
커런트 픽쳐 셔플러의 출력에 연결되고 m×n 블럭을 저장하기 위한 커런트 픽쳐 어레이(2)는 치수화시켜 상기 블럭에 대한 서치 동작이 완성될때까지 상기 블럭을 래치한다.
프리 프레임(바로전 프레임)이 저장되고 하기의 포맷에서 인코드된 후에 블럭포맷에서 보통 이용된다.
포맷은 11×3 매크로블럭군이나 GOBS(즉, 176×48 픽셀) 내에 배열된 (2×2) 매크로블럭에 배열된 (8×8) 픽셀블럭으로서 인코더의 한 형태이다.
모션 벡터를 추정하기 위하여, 본 발명은 커런트 어레이의 각 블럭을 프리 어레이에서의 해당블럭과 비교하며 또한 대응 블럭의 픽셀치환 버젼과도 비교한다.
이러한 픽셀치환 버전을 얻기위해서 프리픽쳐데이타를 블럭 포맷에서 픽셀포맷내로 전환하는것이 필수적이다.
그결과 블럭의 픽셀치환버젼이 얻어진다.
매크로블럭이나 GOB 바운더리를 횡단하는 것이 필수적이므로 보통 이러한 포맷이 선택되며 4 GOB 스토어가 컨버젼을 얻는데 필요하게된다.
본 발명에 있어서, 픽셀포맷은 컬럼-스캔드(column-scanned)포맷이다. 컨버젼을 성취하기 위해서, 프리 픽쳐 셔플러(3)는 블럭별 포맷에 프리프레임을 입력할때 수신되고 컬럼별 스캔드픽셀스트림을 출력할때 산출된다.
프리픽쳐셔플러(3)는 원통형 RAM 스토어와 같은 형상의 프레임메모리를 사용하여 라이트 어드레스에 대하여 GOB 와 블럭수를 픽셀 및 라인 오프셋을 복호화하고, 서치 윈도우 깊이인 깊이 D의 컬럼×컬럼 스킨을 부여하기 위해 카운터를 사용하는 리드 어드레스를 발생시키게된다.
깊이(D)는 현재 및 과거 프레임에서 비교되는 픽셀블럭의 크기 및 서치되는 수직높이에 의하여 결정되며, m은 블럭높이이며 q는 서치된 최대 수직 변위로서 D=m+2q이다.
8×8 픽셀 블럭에 대하여 m=8, q는 예컨대 q=±7이므로 실시예에서 D=22가 된다.
상기 출력픽셀스트림은 프리 픽쳐 저장어레이(4)에 입력되도록 연결되어있고, 대응 커런트 픽쳐 어레이(2)내의 블럭이 비교되는 m×n 구역을 순간적으로 포함한다.
커런트 픽쳐 어레이(2)와 프리픽쳐 어레이(4) 내의 대응셀은 비교작동을 실행하는 산술장치(5)에 입력을 형성시키도록 연결되어 있어서 두 어레이의 내용물 사이의 유사값을 발생한다.
어레이(2)(4)와 산술장치(5)는 이후부터 '프로세서' P1으로 칭하기로 한다.
제4도를 참조하면, 프리 픽쳐 어레이(4)는 m 부분(즉 8×8블럭에 대하여 8부분)으로 이루어진 싱글이며 긴 FIFO 레지스터로서 통상적으로 제공되며, 각 부분은 소정의 길이의 FIFO 부분(5) 및 n 탭을 가진 길이 n-1의 SIPO 부분으로 이루어져 있으며, 부분들은 일렬로 연결되어있다.
각 부분의 길이는 스캔 깊이인 D이고, 각각의 FIFO 부분(6a)은 길이 D-n+1로 이루어져 있으므로, ±7 픽셀스캔 및 8×8 블럭에 대하여 FIFO 섹션(5a)는 길이가 15스테이지가된다.
픽셀데이타가 컬럼×컬럼 스킨내의 프리픽쳐어레이(4)를 통하여 기록될때 어레이의 각 SIPO(6b)의 각각의 셀에서 나타나는 픽셀은 제5도에 도시된 커런트 픽쳐 어레이(2)에 수용된 대응 블럭을 교차하여 컬럼×컬럼으로 주사하는 m×n 윈도우를 포함한다.
커런트 픽쳐의 각 블럭은 ((2p+1)×(2q+1))로 치환된 위치와 반드시 비교되며, 여기서 p와 q는 각각의 최대수평 및 수직 서치변위이다.
서치 영역의 수평폭 p가 m/2 보다 크다면, 이러한 블럭의 서치영역이 오버랩되고, 프리픽쳐 어레이(2)가 한개의 블럭에 대한 모든 서치위치를 나타낸 후 그 다음의 제1서치 위치를 지나가게된다.
종래의 기술에 있어서는 이러한 문제점을 프리픽쳐 데이타에 반복적으로 접근시킴으로써 극복할 수 있었다.
본 발명의 한 실시예에서는, 프로세서 p1의 커런트픽쳐 어레이(2)가 커런트 픽쳐의 모든 또다른 블럭(블럭 N, N+2, N+4,…)을 고정시키고 제1프로세서와 동일하지만 완전히 같지는 않은 제2프로세서 p2를 제공하여 제2프로세서의 커런트 픽쳐 어레이(2)가 간섭블럭(간섭블럭은 선택적으로 두 개의 프로세서를 조합하고, 커런트 픽쳐의 16×8블럭을 비교 가능하며 이 경우에 프리 픽쳐 어레이는 단순히 일렬로된 두개의 어레이(2)로 이루어져있다.)(N+1, N+3, N+5,…)을 래치하도록 함으로써 상기의 문제점을 극복한다.
두개의 프로세서는 pm인 서치에 대하여 충족된다.
제4도 및 5도를 참조로 하여 프리픽쳐 어레이(4)의 작동이 하기에 기술된다.
프리 픽쳐 셔플러(3)로 부터 프리 픽쳐 입력어레이(4)에 입력되는 제1픽셀은 A점에서 픽셀된다.
B점에서 픽셀이 입력될때까지 프리픽쳐 입력 어레이(4)의 컬럼 C7이 채워지게 된다.
C점이 도달될때 프리 픽쳐 입력어레이의 컬럼 C1 내지 C7이 채워지게된다.
A점과 C점간의 도달 기간동안 커런트 픽쳐 입력 어레이(2)는 프로세스 되는 블럭 N의 커런트 픽쳐 픽셀로 채워진다.
D점에 도달될때, 프리 픽쳐 입력 어레이(4)의 컬럼 C0-C7가 채워지고, SIPO×(6b)의 출력탭은 블럭 N의 제1유효서치위치(-7, -7)를 위한 픽셀을포함한다.
D점에서 E점으로 입력된 다음 픽셀이 서치위치(-7, -6), (-7, -5)…(-7, +7)에 대응한다.
F점에서 G점으로 입력되는 픽셀은 서치위치에 대한 어떠한 유효경계를 포함하지 않는다.
H점으로부터 J점으로 입력된 픽셀은 (-6, -7), (-6, -6)…(-6, +7)인 서치 위치에 대응하며, 블럭 N에 대한모든 서치 위치가 채워지는 (±7, ±7) K점까지 전체 프로세스는 계속된다.
K와 L점 사이의 위치는 ±7 서치에 대한 어떠한 유효 서치기간을 포함하지 않는다.
L점에서 블럭 N+2에 대한 제1서치위치가 만나게 될때 프리픽쳐 픽셀은 프로세서의 프리픽쳐 입력 어레이(4)에 계속적으로 입력되며, L점에서 블럭 N+2는 커런트 픽쳐 어레이(2)내로 로드된다.
커런트 픽쳐 어레이 블럭이 단지 2×8×8 픽셀클럭기간동안 래치되므로 상기 실시예는 통상 과대(블럭 오버헤드)클럭기간이 이용될지라도, (최악의 경우에) 픽셀클럭기간당 그 비교를 하는 프로세서, 두배의 커런트 입력 픽셀레이트를 통하는 프리 픽쳐어레이(4)와 프리픽쳐 셔플러(3) 클럭픽셀 데이타를 요구한다.
더욱 많은 서치에 대해서는 상기 실시예에서 필요로 하는 프로세서의 수는 2p/m 이므로 8×8 블럭에 대한 ±15 서치는 4개의 프로세서 p1-p4를 필요로 하며, 각각의 프로세서는 열을 지은 매 4번째 블럭을 래치하도록 조절된다.
수직서치거리 q가 n/2을 초과하면 연속적으로 배열된 블럭의 서치영역이 오버랩되고, 프리 프레임데이타는 적어도 두번 접근되어 각 프로세서를 통하여 적어도 두번 지나가는것이 필요로한다.
이것을 피하기 위해 제6도 및 제7도를 참조하여 본 발명의 제2실시예에서 블럭의 두 개의 로우는 프로세서의 수를 동시에 두배로 처리시키고, 제6도에서 도시된 바와같이 또 두개의 프로세서 p3 및 p4를 제공한다.
그러나, 이러한 경우에 프로세서 p4 및 p2의 제1 FIFO 부분(6a)은 다른 FIFO 부분보다 더 짧은 n(예를들어 8) 탭이며, 즉 p4 및 p2의 SIPO 부분내에서 픽셀의 블럭은 제7도에 도시된 바와같이 어떤 주어진 순간블럭에 있어서 p1 및 p3의 SIPO 부분내에서 블럭 아래의 로우이다.
블럭의 2개의 로우가 함께 처리되는 경우에 필요로되는 주사깊이 D는 (2p+2m)이고, 서치 윈도우가 2개의 커런트 블럭상에 주사되기 때문에, 8×8 블럭의 2개의 로우의 ±15서치를 위해 이러한 FIFO+SIPO 부분의 길이는 2q+2n=46이며 FIFO의 길이는 2q+n=38이다.
마찬가지로, p1 및 p3의 커런트 픽쳐 어레이(2)는 프로세서 p2 및 p4에 의해 수용된 그것들 위에 로우로 부터 블럭을 수용하도록 배치된다.(예를들어, 8-라인 딜레이시킴).
상기 실시예에서 2n×2m(예를들어, 16×16) 블럭상에서의 비교를 수행하는것과 기능적으로 같다는 것은 명백해질것이며, 예를들어 제6도에서 도시된 바와같이, 각각의 산술 유니트에 부가적인 입력을 제공하는 것에 의해, 또다른 출력에 링크되고 마지막 프로세서 p1으로부터 4-블럭 출력을 취하기 위한 16×16 블럭 출력을 제공하도록 4프로세서로부터 유사측정을 집적하는 것이 편리할 수 있다.
이것은 다른 블럭 포맷의 선택을 할 수 있으므로, 일반적인 목적 모션벡터 적분 회로를 제공한 값이다.
상기 제2실시예를 사용하여, P=m/2(±7)서치는 단지 프로세서를 통해 앞의 도면데이타의 단일 패스를 요구하며, 프로세서는 픽셀 클럭속도(전형적으로, 6.75MHz)에서 실행할 수 있다.
어느 한쪽의 실시예에서, 더큰 서치 영역은 만약 더 많은 프로세서가 사용되면 가능하며, 예를들어, ±15 픽셀까지 서치는 많은 프로세서로서 두배가 요구된다.
본 발명의 상기 실시예의 바람직한 형태는 제어가능하게 다양한 길의 FIFO 부분을 이용하고, 즉 주사깊이 D는 변화될 수 있다.(최대길이까지).
특히 바람직한것은 길이내에서 2q+n 증폭단까지 스위치할 수 있는 FIFO 부분이다.
그러므로 FIFO 길이를 변화하기 위해 ±7 서치든지 ±15 서치를 위해 주어진 프로세서를 배치하는 것이 가능하다.
제1실시예에 대해, 한편 프로세서 P3, P4 쌍은 P1, P2에 대해 동일하며, 각각의 커런트 픽쳐 어레이가 커런트 픽쳐 데이타의 모든 4개의 블럭에 래치되도록 배치되었고, 각각의 프리픽쳐 어레이의 FIFO 부분은 길이가 15셀이다.
제2실시예에 대해, ±15서치를 위한, 8프로세서 P1-P8이 필요하고, P2, P4, P6 및 P8의 첫번째부분이 비교적 짧은 8셀이고, 그것이 순서대로 P8, P7, P6,…P1에 연속적으로 접속되었다.
커런트 픽쳐 어레이 P2, P4, P6 및 P8은 하나의 로우의 모든 4개의 블럭에 래치되도록 접속되어있고, P1, P3, P5 및 P7은 로우아래의 모든 4개의 블럭에 래치되도록 접속되어있다.(예를들어, 8-라인 디레이를 통하여)
유사하게, 비교적 큰 수평의 서치영역은 한편 프로세서를 사용하기 위해 현실화될 수 있고(FIFO 길이 및 프로세서의 수를 증가하기 위해 비교적 큰 수직의 영역), 바람직하게, 모든것은 VLSI 제조를 단순화하기 위해 같아지나, 그러나 만약 바람직하면, 프로세서내 어떤 요소(예를들어, 프리픽쳐 어레이(4)는 두개 또는 그 이상의 프로세서에 대해 공통적이다.
산술 유니트에 의해 계산된 유사점의 측정은 편리하게 유럽특허출원 제309251호.(여기서 참조에 의해 구체화된)에서 기술된 바와같이, 프리픽셀 및 커런트 픽쳐 어레이 사이에 절대차이의 총합(Sum of Absolute Differences)(SOAD)이다.
상기 기능의 VLSI를 현실화하기 위해 적합한 하드웨어의 배선도가 제8도에 도시되어었으며, 한편 보여진 바와같이, m×n 감산기의 어레이는 픽쳐 어레이(4) 및 커런트 픽쳐 어레이(2)의 하나의 셀에 각각 접속되었고, 셀크기 사이의 차이를 절대치 하거나, 또는 로그 계수화한다.
연속하여 종속 접속된 이진법의 가산기(a1)-(a6)는 곧 블럭에 대한 절대차이의 총합, E를 형성하도록 모든 m×n 차이를 축적한다.
제9도를 참조하여, 블럭이 순차로 처리되었기 때문에, 벡터는 순차로 출력될 수 있고 중간 결과의 기억장치가 필요없으나, 그러나 결합된 각각의 프로세서는 계산된 가장 낮은 SOAD에 대해 기억부(7a)이며, 각각의 새로운 SOAD를 비교하기 위한 비교측정기(7b)는 기억된 값으로 계산되었고, 만약 새로운 값이 더 낮아지면, 기억부를 갱신하고, 상기 최소의 SOAD가 발생한 서치 위치를 한정한 u 및 v 값에 대한 대응 기억부(8)은 또한 제공되고 갱신되며, 주어진 블럭에 대한 서치가 완전하게 될때, 상기 기억된 u 및 v 값은 출력모션벡터를 형선한다.
또한, 바람직하게 0변위는 (즉, u·v=0) SOAD는 기억된다.
제로벡터에 바이어스를 주는것이 바람직할 수 있다-즉, 영역 u·v가 이전의 프레임인 치환되지 않은 영역에 대해 값 E(0, 0)보다 선결량만큼 예를들어 E(0, 0)의 75% 보다 더 적은량인 차이 E(u, v)를 제공하기만 한다면 비-제로 벡터는 출력된다.
이것은 프로세서 P1으로부터 받아들여지는 값이 변하지 않은 채 정상적으로 통과하지만 값이 포지션(0, 0)에 대한 입력값의 75%까지 줄어드는 스케일링 단위에 의해 이루어질 수 있다.
일반적으로, 어떤 컨트롤 로직(9)는 블럭의 각열 다음에 프로세서를 리셋하고 탐색 깊이 및 래치를 선택하거나 커렌트 픽쳐 어레이를 갱신하는 것이 필수적이고 또한 탐색 크기에 따라 달라지기 때문에 연속 블럭들의 탐색영역들 사이에 있고 어떤 유효한 탐색 항도 포함하지 않는 이전의 픽쳐 어레이(4)가 통과하는 어느정도의 포지션들이 있을수 있다; 컨트롤 로직(제어논리)은 프로세서가 이것들과 커런트 블럭을 비교 하는것을 방지하도록 이것들을 마스크한다.
본 발명의 한가지 이점은 본 발명의 두번째 실시예에서 합리적 수의 여분의 클럭 사이클이 유용할 수 있다는 것이다.
예를들어, 2×2 매크로 블럭내 배열된 8×8 블럭을 사용한 코더에서, 대표적으로 512 사이클이 매크로블럭당 유용하다.
두번째 실시예를 사용한 블럭들 로우의 ±15 서치는 유용한 22528인 17572 사이클을 취하고 그결과 열당 4956 스페어 사이클이다.
칼러 비데오 시그널에서, 이러한 데이타는 대개 서브샘플되기 때문에 또는 4180 사이클만을 필요로 할 더 작은 (±7) 서치 윈도우를 사용함에 의해 주어진 루미넌스블럭에 관련된 또한 크로미넌스 블럭을 진행시키기에 충분한 시간이다.
이 이상의 프로세싱은 물론 프로세서 클럭 속도가 입력 픽셀 속도를 넘어 가속된다면 사용될 수 있다.
루미넌스 및 크로미넌스 블럭 둘다에 관한 모션 측정을 할 수 있는 이점은 어레이 프로세서가 변위된 이전의 픽쳐 영역(u, v)뿐만 아니라 변위벡터 또는 심지어 변위된 블럭으로부터 본 발명의 블럭을 감함에 의해 형성된 예언 에러 블럭을 제공하도록 수정될 수 있다.
이전의 픽쳐 입력배열에서 수직 컬럼 높이는 산술 단위 및 모션 벡터발생기에서 지연을 보상하도록 증가되어야만 할것이다.
그리고 나서 보다 진전된 블럭 레지스터 어레이의 입력은 바람직스럽게 이전의 픽쳐 입력 어레이로부터 변위된 영역(그러나 프로세서가 적절한 감함 수단을 포함한다면 에러 블럭일 수 있음)이고 모션벡터 발생기에 의해 갱신된다.
이것은 프리딕터에 대한 변위 블럭을 출력시키기 위해 칩으로부터 분리된 셔플러를 가질 필요성을 제거한다.
지금까지의 설명은 편리하게 고려되는 블럭이 8라인 또는 픽쳐의 가장 자리 픽셀내에서 발생할 수 있다는 문제-즉 x, y, u, v에 의해 정의된 어떤 영역들이 상기 라인 및 필드 블랭킹 피리어드를 병행한다는 것-를 무시했다.
이 문제는 이러한 영역을 무시함에 의해 쉽게 해결될 수 있다.
보더 탐지기(컨트롤 로직(9) 부분)는 프리 프레임내에 전혀 발생하지 않는 탐색 영역이 최소값 SOAL가 이러한 영역들에 대해 갱신되도록 이들(상기 토론되어온 것)을 가림에 의해 무시된다는 것이 확실하다.
그결과 본 발명이 상이한 커런트 및 패스트 픽쳐 셔플러(1) 및 (3)을 제공함에 의해 컬럼×컬럼 스캔으로 열을 따라 연속하여 블럭상에서 작동한다할지라도, 블럭아래 컬럼에서 작동하고 로우×로우 스캔을 제공하는것이 가능하지만, 이것은 인코딩 지체를 증가시키므로 바람직스럽지 않다.

Claims (13)

  1. 비디오 신호의 예측 코딩을 위한 모션 벡터 생성기에 있어서, 픽쳐의 하나의 선 주사된 프레임을 나타내는 신호 및 픽쳐의 그러한 또다른 프레임을 나타내는 신호의 수신 및 일시적 저장수단; 및 상기 하나의 프레임이 나누어진 다수의 블럭 각각을, 상기 다른 프레임의 대응 영역 및 상기 다른 프레임의 위치상으로 시프트된 다수의 영역과 비교하여, 블럭의 위치와 블럭과 영역간의 유사성의 기준을 만족시키는 상기 다른 프레임의 대응 영역의 위치 사이의 위치적 시프트를 나타내는 벡터 정보를 산출하는 비교 수단으로 이루어지고, 상기 비교 수단은 상기 하나의 프레임의 픽쳐 라인 방향으로 배열된 로우내에 배치된 블럭에서 순차적으로 작동하고, 그 각각을 상기 다른 프레임 부분의 연속적인 컬럼×컬럼 스캔에서 상기 다른 프레임의 위치상으로 시프트된 다수의 영역과 비교하는 것을 특징으로 하는 모션 벡터 생성기.
  2. 제1항에 있어서, 수신 및 저장 수단은, 픽쳐의 라인 방향으로 요구된 서치 범위에 상응하는 기간동안, 상기 하나의 프레임의 블럭에 대응하는 화소군을 동시에 이용할 수 있는 제1픽쳐 저장수단; 및 상기 블럭과 동일한 크기의 다른 프레임의 영역에 대응하는 화소군을 동시에 이용할 수 있는 제2픽쳐 저장수단으로 이루어지고, 제1픽쳐 저장수단에서, 상기 군의 시퀀스내 순차적 군은 각각의 비중첩 블럭에 대응하며; 제2픽쳐 저장수단에서, 상기 군의 시퀀스내 순차적 군은 픽쳐의 라인 컬럼에서 하측으로 점차적으로 시프트된 영역에 대응하고, 그러한 연속적인 시퀀스는 라인에 따라 점차적으로 시프트된 영역에 대응하며, 비교 수단은 블럭에서 이용할 수 있는 요소와 영역에서 이용할 수 있는 요소간의 차이의 함수를 단순히 증가시키거나, 또는 모듈들의 총합을 형성하는 산술수단, 및 각각의 블럭에서 그 총합이 상기 기준을 만족시키는 영역에 대응하는 벡터 정보를 알아내는 수단으로 이루어지는 것을 특징으로 하는 모션 벡터 생성기.
  3. 제2항에 있어서, 제2픽쳐 저장수단은 m개 섹션을 포함하는 FIFO 어레이로 이루어지고, m은 라인 방향을 따라 있는 블럭의 폭이며, 상기 섹션 각각은 n 탭을 갖는 SIPO 스테이지로 이루어지고, n은 이러한 라인의 컬럼을 따라 있는 블럭의 깊이이며, SIPO 스테이지는 FIFO 스테이지로 분리되며, 각각의 섹션의 길이는 D이고, D는 상기 컬럼×컬럼 스캔의 범위를 나타내는 것을 특징으로 하는 모션 벡터 생성기.
  4. 제3항에 있어서, FIFO 스테이지의 길이는 2q+1이고, ±q는 각각의 블럭이 비교될 다른 프레임의 최근 변위 영역의 최대 수직 위치 시프트인 것을 특징으로 하는 모션 벡터 생성기.
  5. 제3항에 있어서, 수평 로우의 다수의 A의 수직으로 이웃하는 블럭을 병렬로 처리하고, (±q가 각각의 블럭이 비교될 다른 프레임의 최근 변위 영역의 최대 수직 위치 시프트인 경우): A 산술수단이 제공되며, 각각은 상기 하나의 프레임의 다른 로우의 블럭을 처리하도록 제1지연 및 저장수단과 연결되고, 주어진 시간에서 각각의 산술수단이 n 로우씩 수직으로 변위되는 상기 다른 프레임의 이러한 영역 길이를 갖는 하나의 FIFO 스테이지를 포함하는 제2지연수단과 연결되며, 상기 제2지연수단의 다른 FIFO 스테이지의 길이는 2q+(A-1)n인 것을 특징으로 하는 모션 벡터 생성기.
  6. 제2항에 있어서, 제2지연수단은 제1시퀀스에 수직으로 인접한 영역(또는 블럭)에 대응하도록 상기 제1시퀀스와 관련된 n 라인의 순차적인 멀티플에 의해 시프트된 영역(또는 블럭)에 대응하는 추가 시퀀스를 동시에 이용할 수 있고, 비교 수단은 추가 시퀀스(들)를 처리하는 추가 산술수단을 포함하는 것을 특징으로 하는 모션 벡터 생성기.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, FIFO 스테이지의 길이는 제어가능하게 가변적인 것을 특징으로 하는 모션 벡터 생성기.
  8. 제2항 내지 제6항 중 어느 한 항에 있어서, 라인 방향으로의 요구된 서치 범위는 라인 방향으로의 블럭 범위의 절반보다 크고, 지연 및 저장 수단은 라인 방향으로의 B 번째 블럭마다에 대응하는 화소군을 포함하는 다른 시퀀스의 다수의 B(B는 2p/m보다 큰 최소 정수)를 동시에 형성하고, 산술수단은 각각의 시퀀스에서의 상기 총합을 형성하기 위한 배열의 다수의 B로 이루어진 것을 특징으로 하는 모션 벡터 생성기.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서, 블럭에서 가장 유사한 상기 다른 프레임의 영역, 또는 상기 블럭과 상기 영역간의 블럭 예측 에러를 저장하고 출력하는 저장수단을 포함하는 것을 특징으로 하는 모션 벡터 생성기.
  10. 제9항에 있어서, 칼라 픽쳐 신호의 루미넌스 및 크로미넌스 블럭을 수신하고 처리하는 것을 특징으로 하는 모션 벡터 생성기.
  11. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 기준은 시프트되지 않은 영역의 경우에서 상기 총합의 소정 비율과 동일하고, 다른 영역의 경우에서 상기 총합과 동일한 비교값이 블럭과 비교된 모든 다른 영역에서의 비교값보다 작게 되는 영역에 의해 만족되는 것을 특징으로 하는 모션 벡터 생성기.
  12. 제1항에 있어서, 픽쳐의 라인 방향으로의 요구된 서치 범위에 상응하는 기준동안, 상기 하나의 프레임의 블럭에 대응하는 화소군을 동시에 이용할 수 있는 제1픽쳐 저장수단; 상기 블럭과 동일한 크기의 다른 프레임의 영역에 대응하는 화소군을 동시에 이용할 수 있는 제2픽쳐 저장수단; 및 블럭에서 이용할 수 있는 요소와 영역에서 이용할 수 있는 요소간의 차이의 함수를 단순히 증가시키거나 또는 모듈들의 총합을 형성하는 산술수단, 및 각각의 블럭에서 그 총합이 상기 기준을 만족시키는 영역에 대응하는 벡터 정보를 알아내는 수단으로 각각 이루어지는 다수의 프로세서로 이루어지고, 제1픽쳐 저장수단에서, 상기 군의 시퀀스내 순차적 군은 각각의 비중첩 블럭에 대응하며, 제2픽쳐 저장수단에서, 상기 군의 시퀀스내 순차적 군은 픽쳐의 라인 컬럼에서 하측으로 점차적으로 시프트된 영역에 대응하고, 그러한 연속적인 시퀀스는 라인에 따라 점차적으로 시프트된 영역에 대응하며, 상기 일부 프로세서의 제1 및 제2픽쳐 저장수단은 수직으로 이웃하는 로우내 블럭을 동시에 처리할 수 있도록 구성가능하고, 상기 프로세서의 산술수단은 연결가능하며, 각각의 프로세서에서의 다른 함수의 상기 총합의 총합을 형성하기 위해 제공되고, 이것에 의해 다수의 이웃하는 상기 블럭으로 이루어지는 합성 블럭을 비교하도록 구성될 수 있는 것을 특징으로 하는 모션 벡터 생성기.
  13. 비디오 신호의 예측 코딩을 위한 모션 벡터 생성기에 있어서, 픽쳐의 하나의 선 주사된 프레임을 나타내는 신호 및 픽쳐의 그러한 또다른 프레임을 나타내는 신호의 수신 및 일시적 저장수단; 및 상기 하나의 프레임이 나누어진 다수의 블럭 각각을, 상기 다른 프레임의 대응 영역 및 상기 다른 프레임의 위치상으로 시프트된 다수의 영역과 비교하여, 블럭의 위치와 블럭과 영역간의 유사성의 기준을 만족시키는 상기 다른 프레임의 영역의 위치 사이의 위치적 시프트를 나타내는 벡터 정보를 산출하는 비교 수단으로 이루어지고, 상기 비교 수단은 상기 하나의 프레임의 픽쳐 라인 방향으로 기준대로 배열된 컬럼내에 배치된 블럭에서 순서적으로 작동하고, 그 각각을 상기 다른 프레임 부분의 연속적인 로우×로우 스캔에서 상기 다른 프레임의 위치적으로 시프트된 다수의 영역과 비교하는 것을 특징으로 하는 모션 벡터 생성기.
KR1019910701472A 1989-04-26 1990-04-18 모션 벡터 생성기 KR100203913B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB8909498.1 1989-04-26
GB89094981 1989-04-26
GB898909498A GB8909498D0 (en) 1989-04-26 1989-04-26 Motion estimator

Publications (2)

Publication Number Publication Date
KR920702156A KR920702156A (ko) 1992-08-12
KR100203913B1 true KR100203913B1 (ko) 1999-06-15

Family

ID=10655732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910701472A KR100203913B1 (ko) 1989-04-26 1990-04-18 모션 벡터 생성기

Country Status (15)

Country Link
US (1) US5206723A (ko)
EP (1) EP0395293B1 (ko)
JP (1) JP2839950B2 (ko)
KR (1) KR100203913B1 (ko)
AT (1) ATE167773T1 (ko)
AU (1) AU626120B2 (ko)
CA (1) CA2053241C (ko)
DD (1) DD293933A5 (ko)
DE (1) DE69032437T2 (ko)
DK (1) DK0395293T3 (ko)
ES (1) ES2118713T3 (ko)
GB (1) GB8909498D0 (ko)
HK (1) HK1014434A1 (ko)
SG (1) SG43206A1 (ko)
WO (1) WO1990013205A1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379351A (en) * 1992-02-19 1995-01-03 Integrated Information Technology, Inc. Video compression/decompression processing and processors
JP2569219B2 (ja) * 1990-01-31 1997-01-08 富士通株式会社 動画像予測方式
JP3004697B2 (ja) * 1990-08-27 2000-01-31 沖電気工業株式会社 動きベクトル検出回路
JPH04207788A (ja) * 1990-11-30 1992-07-29 Sony Corp 画像信号符号化装置及び方法
US5138447A (en) * 1991-02-11 1992-08-11 General Instrument Corporation Method and apparatus for communicating compressed digital video signals using multiple processors
EP0520765B1 (en) * 1991-06-25 1999-05-12 Canon Kabushiki Kaisha Movement vector detecting method/apparatus and encoding method/apparatus using such method/apparatus
US5594813A (en) * 1992-02-19 1997-01-14 Integrated Information Technology, Inc. Programmable architecture and methods for motion estimation
US5430886A (en) * 1992-06-15 1995-07-04 Furtek; Frederick C. Method and apparatus for motion estimation
DE4322343C2 (de) * 1992-07-06 1996-10-02 Mitsubishi Electric Corp Mittel zum Erfassen eines Bewegungsvektors und Verfahren zum Bestimmen eines Bewegungsvektors
KR0160618B1 (ko) * 1992-10-27 1999-01-15 윤종용 실시간 움직임 추정장치 및 그 방법
US5485214A (en) * 1993-02-25 1996-01-16 Industrial Technology Research Institute Dual bus dual bank architecture for motion compensation
CA2091538A1 (en) * 1993-03-11 1994-09-12 Jan Fandrianto Programmable architecture and methods for motion estimation
JP3163837B2 (ja) * 1993-04-16 2001-05-08 ソニー株式会社 ディジタルビデオ信号の符号化装置
KR950014343B1 (ko) * 1993-05-20 1995-11-24 한국방송공사 고화질 티브(hdtv)의 화상데이타 움직임 추정방법 및 그 장치
US5793428A (en) * 1993-06-16 1998-08-11 Intel Corporation Self-encoded deltas for digital video data transmission
US5477272A (en) * 1993-07-22 1995-12-19 Gte Laboratories Incorporated Variable-block size multi-resolution motion estimation scheme for pyramid coding
WO1995004433A1 (en) * 1993-07-30 1995-02-09 British Telecommunications Public Limited Company Processing image data
DE69422180T2 (de) * 1993-07-30 2000-06-29 British Telecommunications P.L.C., London Bilddatenverarbeitung
US5396284A (en) * 1993-08-20 1995-03-07 Burle Technologies, Inc. Motion detection system
US5495292A (en) * 1993-09-03 1996-02-27 Gte Laboratories Incorporated Inter-frame wavelet transform coder for color video compression
US5805239A (en) * 1993-09-30 1998-09-08 Siemens Aktiengesellschaft Processor for comparing picture element blocks (blocks matching processor)
US5929913A (en) * 1993-10-28 1999-07-27 Matsushita Electrical Industrial Co., Ltd Motion vector detector and video coder
DE4344924A1 (de) * 1993-12-30 1995-08-10 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Bewegungsschätzung
FR2719398B1 (fr) * 1994-04-27 1996-07-19 Sgs Thomson Microelectronics Dispositif et procédé d'adressage d'une mémoire cache d'un circuit de compression d'images mobiles.
US5734874A (en) * 1994-04-29 1998-03-31 Sun Microsystems, Inc. Central processing unit with integrated graphics functions
US5563813A (en) * 1994-06-01 1996-10-08 Industrial Technology Research Institute Area/time-efficient motion estimation micro core
KR100349883B1 (ko) * 1994-07-27 2002-12-16 소니 가부시끼 가이샤 동작벡터검출및화상신호부호화방법및장치
FR2723796B1 (fr) * 1994-08-19 1996-11-29 Thomson Consumer Electronics Dispositif d'estimation de mouvement
US5668609A (en) * 1994-09-08 1997-09-16 Tektronix, Inc. Motion detector and key signal interpolator using same
US5644361A (en) * 1994-11-30 1997-07-01 National Semiconductor Corporation Subsampled frame storage technique for reduced memory size
US5627601A (en) * 1994-11-30 1997-05-06 National Semiconductor Corporation Motion estimation with bit rate criterion
GB2301971B (en) * 1995-06-06 1999-10-06 Sony Uk Ltd Video compression
US6026182A (en) * 1995-10-05 2000-02-15 Microsoft Corporation Feature segmentation
SE504758C2 (sv) * 1995-12-21 1997-04-21 Siemens Elema Ab Apparatpanel
US5799113A (en) * 1996-01-19 1998-08-25 Microsoft Corporation Method for expanding contracted video images
US5787203A (en) * 1996-01-19 1998-07-28 Microsoft Corporation Method and system for filtering compressed video images
US5764814A (en) * 1996-03-22 1998-06-09 Microsoft Corporation Representation and encoding of general arbitrary shapes
US5778098A (en) * 1996-03-22 1998-07-07 Microsoft Corporation Sprite coding
US5982438A (en) * 1996-03-22 1999-11-09 Microsoft Corporation Overlapped motion compensation for object coding
KR100202565B1 (ko) * 1996-03-23 1999-06-15 구자홍 복합영상신호의 3차원 휘도/색신호 분리 장치
JPH1091795A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 移動物体検出装置及び移動物体検出方法
US6075875A (en) * 1996-09-30 2000-06-13 Microsoft Corporation Segmentation of image features using hierarchical analysis of multi-valued image data and weighted averaging of segmentation results
US5748789A (en) * 1996-10-31 1998-05-05 Microsoft Corporation Transparent block skipping in object-based video coding systems
US5784108A (en) * 1996-12-03 1998-07-21 Zapex Technologies (Israel) Ltd. Apparatus for and method of reducing the memory bandwidth requirements of a systolic array
US5838377A (en) * 1996-12-20 1998-11-17 Analog Devices, Inc. Video compressed circuit using recursive wavelet filtering
US5984514A (en) * 1996-12-20 1999-11-16 Analog Devices, Inc. Method and apparatus for using minimal and optimal amount of SRAM delay line storage in the calculation of an X Y separable mallat wavelet transform
ES2138545B1 (es) * 1997-11-04 2000-08-16 Univ Castilla La Mancha Sistema de computacion para la realizacion de acumulacion espacio-temporal de activacion en señales digitales.
US6400831B2 (en) 1998-04-02 2002-06-04 Microsoft Corporation Semantic video object segmentation and tracking
KR100457065B1 (ko) * 1998-12-29 2005-05-19 주식회사 대우일렉트로닉스 비디오신호의움직임벡터생성장치
US20030103567A1 (en) * 2001-12-03 2003-06-05 Riemens Abraham Karel Motion compensation and/or estimation
EP1370086B1 (en) * 2002-06-07 2006-10-11 STMicroelectronics S.r.l. Programmable system for motion vector generation
FR2906054B1 (fr) * 2006-09-19 2009-02-27 Thales Sa Procede d'enregistrement d'un flux de donnees graphiques notamment pour des apllications informatiques
CN110546956B (zh) * 2017-06-30 2021-12-28 华为技术有限公司 一种帧间预测的方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752281A (en) * 1980-09-12 1982-03-27 Nec Corp Forecast encoding device of picture signal
JPS6360960B2 (ko) * 1980-10-22 1988-11-25
FR2597283B1 (fr) * 1986-04-15 1988-06-10 Labo Electronique Physique Dispositif de traitement d'images pour l'estimation du deplacement d'objets situes dans celles-ci
JPS63244985A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 動き補償フレ−ム間符号化装置
GB8722612D0 (en) * 1987-09-25 1987-11-04 British Telecomm Motion estimator
DE3811535A1 (de) * 1988-04-06 1989-10-19 Philips Patentverwaltung Hybrid-codierer fuer videosignale

Also Published As

Publication number Publication date
JP2839950B2 (ja) 1998-12-24
KR920702156A (ko) 1992-08-12
US5206723A (en) 1993-04-27
SG43206A1 (en) 1997-10-17
CA2053241C (en) 1998-11-10
ES2118713T3 (es) 1998-10-01
DE69032437D1 (de) 1998-07-30
DD293933A5 (de) 1991-09-12
DE69032437T2 (de) 1998-12-10
CA2053241A1 (en) 1990-10-27
WO1990013205A1 (en) 1990-11-01
HK1014434A1 (en) 1999-09-24
AU626120B2 (en) 1992-07-23
EP0395293A1 (en) 1990-10-31
GB8909498D0 (en) 1989-06-14
ATE167773T1 (de) 1998-07-15
JPH04506889A (ja) 1992-11-26
EP0395293B1 (en) 1998-06-24
DK0395293T3 (da) 1999-04-06
AU5422390A (en) 1990-11-16

Similar Documents

Publication Publication Date Title
KR100203913B1 (ko) 모션 벡터 생성기
US7170934B2 (en) Method and/or apparatus for motion estimation using a hierarchical search followed by a computation split for different block sizes
US5083202A (en) Motion detector for video signals including a novel line comparison processing scheme
US5099325A (en) Process and circuit for block matching in two-dimensional picture signals
US5557341A (en) Iterative method for estimating motion content in video signals using successively reduced block size
US5742710A (en) Computationally-efficient method for estimating image motion
US5210605A (en) Method and apparatus for determining motion vectors for image sequences
US5226093A (en) Motion vector detection and band compression apparatus
KR100318786B1 (ko) 움직임보상된보간방법및장치
US8135224B2 (en) Generating image data
EP1461770B1 (en) Image data retrieval
EP0963108A2 (en) Motion vector detection circuit enabling high-speed search of motion vector
US20040179604A1 (en) Motion vector selection based on a preferred point
IE901502A1 (en) Motion estimator
JP3698501B2 (ja) 動きベクトル検出装置
JP2868441B2 (ja) 動きベクトル探索方法および探索装置
JP2983170B2 (ja) 動きベクトル探索方法および探索装置
JP4185579B2 (ja) パイプライン構造計算回路
JPH02222389A (ja) 動画像符号化装置
JPH08265763A (ja) 動きベクトル検出方法及びその装置
KR19990055258A (ko) 영상 신호 처리 시스템의 움직임 보상용 프레임메모리 구조
JPH08149472A (ja) 動きベクトル探索方法および装置
JPH07107485A (ja) 動ベクトル検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee