JP6104522B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6104522B2
JP6104522B2 JP2012125602A JP2012125602A JP6104522B2 JP 6104522 B2 JP6104522 B2 JP 6104522B2 JP 2012125602 A JP2012125602 A JP 2012125602A JP 2012125602 A JP2012125602 A JP 2012125602A JP 6104522 B2 JP6104522 B2 JP 6104522B2
Authority
JP
Japan
Prior art keywords
film
layer
oxide semiconductor
insulating layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012125602A
Other languages
English (en)
Other versions
JP2013016785A (ja
JP2013016785A5 (ja
Inventor
智和 横井
智和 横井
靖正 山根
靖正 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012125602A priority Critical patent/JP6104522B2/ja
Publication of JP2013016785A publication Critical patent/JP2013016785A/ja
Publication of JP2013016785A5 publication Critical patent/JP2013016785A5/ja
Application granted granted Critical
Publication of JP6104522B2 publication Critical patent/JP6104522B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

開示する発明は、半導体装置及びその作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような半導体電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特許文献３では、酸化物半導体を用いたスタガ型のトランジスタにおいて、ソース領域およびドレイン領域と、ソース電極およびドレイン電極との間に、緩衝層として導電性の高い窒素を含む酸化物半導体を設け、酸化物半導体と、ソース電極およびドレイン電極とのコンタクト抵抗を低減する技術が開示されている。
非特許文献１では、セルフアラインでチャネル領域、ソース領域およびドレイン領域を形成したトップゲート構造の非晶質酸化物半導体トランジスタが開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１０−１３５７７４号公報
トランジスタを含む半導体装置の高性能化に伴い、トランジスタの高速動作が求められている。そこで本発明の一態様では、酸化物半導体を含み、高速動作が可能なトランジスタ及びその作製方法を提供することを課題の一とする。または、該トランジスタを含む信頼性の高い半導体装置及びその作製方法を提供することを課題の一とする。
開示する発明の一態様では、チャネル形成領域と、該チャネル形成領域を挟むように設けられ、チャネル形成領域よりも低抵抗な領域であるソース領域及びドレイン領域を含み、チャネル形成領域、ソース領域及びドレイン領域はそれぞれ結晶性領域を含む酸化物半導体層を有する半導体装置である。より具体的には、例えば以下の構成とすることができる。
本発明の他の一態様は、ソース領域、ドレイン領域、及びチャネル形成領域を含む結晶性酸化物半導体層と、チャネル形成領域上に設けられたゲート絶縁層と、ゲート絶縁層を介してチャネル形成領域上に設けられたゲート電極と、を有し、ソース領域及びドレイン領域は、窒素を含む結晶性領域である半導体装置である。
また、本発明の他の一態様は、ソース領域、ドレイン領域、及びチャネル形成領域を含む結晶性酸化物半導体層と、チャネル形成領域上に設けられたゲート絶縁層と、ゲート絶縁層を介してチャネル形成領域上に設けられたゲート電極と、開口部を有し、結晶性酸化物半導体層及びゲート電極上に設けられた絶縁層と、絶縁層に設けられた開口部を介して、ソース領域及びドレイン領域とそれぞれ接するソース電極及びドレイン電極と、を有し、ソース領域及びドレイン領域は、窒素を含む結晶性領域である半導体装置である。
上記の半導体装置のいずれか一において、ソース領域及びドレイン領域は、チャネル形成領域よりも結晶性が高くてもよい。
また、本発明の他の一態様は、結晶性酸化物半導体層を形成し、結晶性酸化物半導体層上に第１の絶縁層を形成し、第１の絶縁層を介して結晶性酸化物半導体層上にゲート電極を形成し、ゲート電極をマスクとして、第１の絶縁層をエッチングすることでゲート絶縁層を形成し、結晶性酸化物半導体層においてゲート絶縁膜に覆われていない部分に窒素プラズマ処理を行うことにより、結晶性酸化物半導体層に窒素を含む結晶性領域を形成する半導体装置の作製方法である。
また、本発明の他の一態様は、酸化物半導体層を形成し、酸化物半導体層上に第１の絶縁層を形成し、酸化物半導体層に熱処理を施して、結晶性酸化物半導体層とし、第１の絶縁層を介して結晶性酸化物半導体層上にゲート電極を形成し、ゲート電極をマスクとして、第１の絶縁層をエッチングすることでゲート絶縁層を形成し、結晶性酸化物半導体層においてゲート絶縁膜に覆われていない部分に窒素プラズマ処理を行うことにより、結晶性酸化物半導体層に窒素を含む結晶性領域を形成し、結晶性酸化物半導体層及びゲート電極を覆う第２の絶縁層を形成し、第２の絶縁層において、ソース領域及びドレイン領域と重畳する領域にそれぞれ開口部を形成し、第２の絶縁層上に、開口部を介してソース領域及びドレイン領域とそれぞれ接するソース電極及びドレイン電極を形成する半導体装置の作製方法である。
本明細書等において、結晶性酸化物半導体層とは、結晶を含み、結晶性を有する酸化物半導体層である。結晶性酸化物半導体層における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
また、本明細書に開示する発明の一形態においては、結晶性酸化物半導体層として、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を形成することができる。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部の境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。又、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、結晶性酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となる。結晶部は成膜することにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。
このような結晶性酸化物半導体層をトランジスタに用いることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
なお、本明細書等において、「上」の用語は、構成要素の位置関係が「直上」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」との表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、「下」の用語についても同様である。
また、本明細書等において、「電極」や「配線」という用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
本発明の一態様により、酸化物半導体を含み、高速動作が可能なトランジスタ及びその作製方法を提供することができる。
また、本発明の一態様により、信頼性の高い半導体装置及びその作製方法を提供することができる。
半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す図。 半導体装置の作製工程の一例を示す図。 半導体装置の一態様を示す図。 半導体装置の一態様を示す図。 半導体装置の一態様を示す図。 半導体装置の一態様を示す図。 半導体装置の一態様を示す図。 実施例で作製した試料のシート抵抗測定結果。 実施例で作製した試料のＸＲＤスペクトルの測定結果。 実施例で作製した試料のＸＰＳスペクトルの測定結果。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下の記載内容に限定して解釈されるものではない。なお、以下の説明する本発明の構成において、同一部分または同様の機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図１及び図２を用いて説明する。
図１に半導体装置の例として、トランジスタ５１０の断面図及び平面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）及び図１（Ｃ）は、図１（Ａ）におけるＡ−Ｂ断面及びＣ−Ｄ断面に係る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ５１０の構成要素の一部（例えば、絶縁層４１２など）を省略して図示している。
図１に示すトランジスタ５１０は、絶縁表面を有する基板４００上に、下地絶縁層４０２と、ソース領域４０４ａ、ドレイン領域４０４ｂ及びチャネル形成領域４０４ｃを含む結晶性酸化物半導体層４０４と、ゲート絶縁層４０６と、ゲート電極４１０と、開口部を有する絶縁層４１２と、絶縁層４１２の開口部を介してソース領域４０４ａと接するソース電極４１５ａと、絶縁層４１２の開口部を介してドレイン領域４０４ｂと接するドレイン電極４１５ｂとを含んで構成される。なお、下地絶縁層４０２及び絶縁層４１２は、必ずしもトランジスタ５１０の構成要素としなくともよい。
図１に示すトランジスタ５１０に設けられた結晶性酸化物半導体層４０４において、ソース領域４０４ａ及びドレイン領域４０４ｂは、窒素を含んで構成された結晶性酸化物半導体層であり、チャネル形成領域４０４ｃと比較して低抵抗な領域である。
ソース領域４０４ａ及びドレイン領域４０４ｂは、結晶性酸化物半導体層４０４を形成後、窒素プラズマ処理によって窒素を意図的に含ませることにより形成される。よって、チャネル形成領域４０４ｃと比較してキャリア密度が高い領域である。このようにキャリア密度の高い領域において、金属で構成されるソース電極４１５ａまたはドレイン電極４１５ｂと、結晶性酸化物半導体層４０４とがそれぞれ接することで、結晶性酸化物半導体層４０４とソース電極４１５ａ又はドレイン電極４１５ｂとのコンタクトをオーミック性のコンタクトとすることができ、また、そのコンタクト抵抗を低減させることができる。それらの結果として、トランジスタ５１０のオン電流を増加させることができる。
なお、本明細書において、ソース領域及びドレイン領域として機能させる低抵抗な酸化物半導体層は、ｎ型の導電型を有し、ｎ＋層と表記することもある。
結晶性酸化物半導体層４０４において、ソース領域４０４ａ、ドレイン領域４０４ｂ、及びチャネル形成領域４０４ｃは、それぞれ結晶を含む領域（結晶性領域ともいう）である。結晶性酸化物半導体層における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
ソース領域４０４ａ、ドレイン領域４０４ｂ、及びチャネル形成領域４０４ｃをそれぞれ結晶性領域とすることで、ソース領域４０４ａとチャネル形成領域４０４ｃ、及びドレイン領域４０４ｂとチャネル形成領域４０４ｃの接合状態を良好とすることができる。また、ソース領域４０４ａ、ドレイン領域４０４ｂ、及びチャネル形成領域４０４ｃをそれぞれ結晶性領域とすることで結晶性酸化物半導体層４０４におけるバンド内準位を低減させることができる。したがって、トランジスタ特性を向上させることができる。また、トランジスタ５１０の信頼性を向上させることができる。
以下、図２（Ａ）乃至図２（Ｅ）を用いて、トランジスタ５１０の作製工程の一例を示す。
まず、絶縁表面を有する基板４００上に、下地絶縁層４０２を成膜する。絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体膜を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体膜を含むトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタとの間に剥離層を設けるとよい。
下地絶縁層４０２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を含む膜から選ばれた、単層または積層構造とすることができる。但し、下地絶縁層４０２は、酸化物絶縁膜を含む単層または積層構造として、該酸化物絶縁膜が後に形成される酸化物半導体層と接する構造とするのが好ましい。本実施の形態においては、下地絶縁層４０２として、酸化シリコン膜をプラズマＣＶＤ法又はスパッタリング法等により形成する。
また、下地絶縁層４０２は化学量論的組成比を超える酸素を含む領域（以下、酸素過剰領域とも表記する）を有すると、下地絶縁層４０２に含まれる過剰な酸素によって、後に形成される酸化物半導体層の酸素欠損を補填することが可能であるため好ましい。下地絶縁層４０２が積層構造の場合は、少なくとも酸化物半導体層と接する層において酸素過剰領域を有するのが好ましい。下地絶縁層４０２に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて下地絶縁層４０２を成膜すればよい。または、成膜後の下地絶縁層４０２に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を注入して、酸素過剰領域を形成してもよい。酸素の注入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
次いで、下地絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体層を形成する。
下地絶縁層４０２上に成膜される酸化物半導体層は、非晶質構造であってもよいし、結晶性酸化物半導体としてもよい。但し、該酸化物半導体層を非晶質構造とする場合には、後の作製工程（少なくとも窒素プラズマ処理工程の前まで）において、酸化物半導体層に熱処理を行うことによって、結晶性酸化物半導体層を形成するものとする。非晶質酸化物半導体層を結晶化させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。なお、当該熱処理は、作製工程における他の熱処理を兼ねることも可能である。
本実施の形態においては、下地絶縁層４０２上に結晶性酸化物半導体層４０１ａを成膜する（図２（Ａ）参照）。
結晶性酸化物半導体層４０１ａの成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
結晶性酸化物半導体層４０１ａを形成する際、できる限り結晶性酸化物半導体層４０１ａに含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いる。
また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体層の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した結晶性酸化物半導体層４０１ａに含まれる不純物の濃度を低減できる。
また、下地絶縁層４０２と結晶性酸化物半導体層４０１ａとを大気に解放せずに連続的に形成することが好ましい。下地絶縁層４０２と結晶性酸化物半導体層４０１ａとを大気に曝露せずに連続して形成すると、下地絶縁層４０２表面に水素や水分などの不純物が吸着することを防止することができる。
また、基板４００を高温に保持した状態で結晶性酸化物半導体層４０１ａを形成することも、結晶性酸化物半導体層４０１ａ中に含まれうる不純物濃度を低減するのに有効である。基板４００を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性酸化物半導体層を形成することができる。
結晶性酸化物半導体層４０１ａに用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
なお、結晶性酸化物半導体層４０１ａは、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻密な膜とすることができる。
本実施の形態では、結晶性酸化物半導体層４０１ａをＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットを用いてスパッタリング法によって成膜する。また、結晶性酸化物半導体層４０１ａを成膜する際の雰囲気を、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下とし、成膜温度を２００℃以上４５０℃以下として成膜を行うことで、結晶領域を有する酸化物半導体層である結晶性酸化物半導体層４０１ａを形成する。
結晶領域を有する酸化物半導体層として、例えば、ＣＡＡＣ−ＯＳ膜を用いることができる。ＣＡＡＣ−ＯＳ膜を得る方法としては、三つ挙げられる。一つ目は、成膜温度を２００℃以上４５０℃以下として酸化物半導体層の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。二つ目は、酸化物半導体層を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。三つ目は、一層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、二層目の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。
結晶性酸化物半導体層４０１ａは、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
よって、下地絶縁層４０２において結晶性酸化物半導体層４０１ａが接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、下地絶縁層４０２表面の凹凸状態に合わせて適宜設定すればよい。
結晶性酸化物半導体層４０１ａを成膜後には、当該結晶性酸化物半導体層４０１ａに含まれる過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための熱処理を行うのが好ましい。熱処理の温度は、代表的には２００℃以上基板４００の歪み点未満、好ましくは２５０℃以上４５０℃以下とする。
この熱処理によって、ｎ型不純物である水素を酸化物半導体から除去することができる。例えば、脱水化又は脱水素化処理後の結晶性酸化物半導体層４０１ａに含まれる水素濃度を、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下とすることができる。
なお、脱水化又は脱水素化のための熱処理は、結晶性酸化物半導体層４０１ａの形成後であって窒素プラズマ処理工程前であれば、トランジスタ５１０の作製工程においてどのタイミングで行ってもよい。ただし、脱水化又は脱水素化のための熱処理を結晶性酸化物半導体層４０１ａの島状への加工前に行うと、下地絶縁層４０２に含まれる酸素が熱処理によって放出されるのを防止することができるため好ましい。
なお、熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、熱処理で結晶性酸化物半導体層４０１ａを加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、結晶性酸化物半導体層４０１ａを高純度化及びｉ型（真性）化することができる。
次いで、結晶性酸化物半導体層４０１ａをフォトリソグラフィ工程により島状の結晶性酸化物半導体層４０１に加工する。なお、島状の結晶性酸化物半導体層４０１を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、半導体装置の製造コストを低減することができる。
次いで、島状の結晶性酸化物半導体層４０１上にプラズマＣＶＤ法又はスパッタリング法等により、絶縁層４０３を形成する（図２（Ｂ）参照）。絶縁層４０３は、後の工程でパターン形成されてゲート絶縁層として機能する層である。絶縁層４０３の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
また、絶縁層４０３の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。
絶縁層４０３は単層でも積層でもよいが、結晶性酸化物半導体層４０１に接する膜としては、酸化物絶縁膜が好ましい。本実施の形態では、絶縁層４０３として、結晶性酸化物半導体層４０１に接する側から酸化シリコン膜と酸化アルミニウム膜とを積層させた絶縁層を用いる。酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高く、結晶性酸化物半導体層４０１からの酸素の放出を防止することができるため、好ましく用いることができる。
絶縁層４０３は、酸素過剰領域を有すると、絶縁層４０３に含まれる過剰な酸素によって、結晶性酸化物半導体層の酸素欠損を補填することが可能であるため好ましい。絶縁層４０３に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁層４０３を成膜すればよい。または、成膜後の絶縁層４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を注入して、酸素過剰領域を形成しても良い。
なお、絶縁層４０３の成膜前、または絶縁層４０３上から、結晶性酸化物半導体層４０１へ酸素を注入することで、結晶性酸化物半導体層４０１に酸素過剰領域を形成してもよい。酸素の注入を、結晶性酸化物半導体層４０１に積層された膜越しに行うと、酸素の注入深さ（注入領域）がより制御しやすくなるため、結晶性酸化物半導体層４０１中へ酸素を効率よく注入できるという利点がある。一方で、結晶性酸化物半導体層４０１が露出した状態で酸素の注入を行うと、結晶性酸化物半導体層４０１の表面の平坦性を向上させることができる。
結晶性酸化物半導体層４０１への酸素の注入深さは、加速電圧、ドーズ量などの注入条件、また通過させる絶縁層４０３の膜厚を適宜設定して制御すればよい。酸素注入処理によって結晶性酸化物半導体層４０１の酸素の含有量を、その化学量論的組成比を超える程度とするのが好ましい。例えば、酸素注入処理によって導入された結晶性酸化物半導体層４０１における酸素濃度のピークを１×１０１８／ｃｍ３以上５×１０２１／ｃｍ３以下とするのが好ましい。
絶縁層４０３として酸化物絶縁膜を成膜した場合、又は、絶縁層４０３が酸素過剰領域を有する場合、絶縁層４０３を成膜後に熱処理を行うのが好ましい。熱処理の温度は、例えば、２５０℃以上４５０℃以下とする。該熱処理は、窒素、酸素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
この熱処理によって、脱水化又は脱水素化を目的とした熱処理によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つである酸素を、酸素を含有する絶縁層（図２（Ｂ）では絶縁層４０３）より結晶性酸化物半導体層４０１へ供給することができる。これによって、結晶性酸化物半導体層４０１を高純度化及びｉ型（真性）化することができる。また、結晶性酸化物半導体層４０１に酸素過剰領域を形成することで、酸素欠損を補填することができるため、結晶性酸化物半導体層４０１中の電荷捕獲中心を低減することができる。なお、熱処理のタイミングは、本実施の形態の構成に限定されない。
結晶性酸化物半導体層において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化又は脱水素化処理を行った結晶性酸化物半導体層４０４に、酸素を供給することにより、膜中の酸素欠損を補填することができるため、好ましい。このような結晶性酸化物半導体層をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフト（変動）を低減することができる。また、しきい値電圧をプラスシフトさせ、トランジスタをノーマリーオフ化することもできる。
なお、結晶性酸化物半導体層４０１への酸素注入処理を行うと、酸化物半導体層中に含まれる結晶構造が乱されて非晶質化することがあるが、上述の酸素欠陥の補填を目的とした熱処理を行うことによって、再度結晶化することが可能である。
次いで、ゲート絶縁層４０６上にゲート電極（これと同じ層で形成される配線を含む）となる導電膜を成膜し、これを加工してゲート電極４１０を形成する。ゲート電極４１０は、プラズマＣＶＤ法又はスパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極４１０としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極４１０は、単層構造としてもよいし積層構造としてもよい。
次いで、ゲート電極４１０をマスクとして絶縁層４０３をエッチングして、ゲート絶縁層４０６を形成すると共に、結晶性酸化物半導体層４０１の一部の領域（ゲート電極４１０と重畳しない領域）を露出させる（図２（Ｃ）参照）。
次いで、結晶性酸化物半導体層４０４の露出した領域に窒素プラズマ４２１を照射する。この窒素プラズマ処理によって、当該露出した領域である結晶性酸化物半導体層４０４の一部が窒化されることにより、ｎ型化したソース領域４０４ａ及びドレイン領域４０４ｂと、チャネル形成領域４０４ｃとを有する結晶性酸化物半導体層４０４が形成される（図２（Ｄ）参照）。ここで、ソース領域４０４ａ及びドレイン領域４０４ｂに挟まれた領域であるチャネル形成領域４０４ｃは、窒素プラズマ４２１へ曝露されないため、ｉ型又は実質的にｉ型化した結晶性の酸化物半導体層である。
窒素プラズマ処理は、例えば高密度プラズマ処理装置を用いて行うことができる。高密度プラズマ処理装置を用いた窒素プラズマ処理の一例を以下に説明する。プラズマ処理室に窒素及び希ガスの混合ガスを供給した後、マイクロ波をプラズマ処理室に導入することで、窒素及び希ガスの混合ガスのプラズマが生成される。このプラズマ中では、導入されたマイクロ波によって希ガスが励起されて希ガスラジカルが生成され、この希ガスラジカルと窒素分子とが衝突することにより、窒素ラジカルが生成される。そして、プラズマ中で生成された窒素ラジカルと、結晶性酸化物半導体層の露出した領域に含まれる金属元素または酸素とが反応することにより当該領域の結晶性酸化物半導体層が窒化される。
なお、窒素プラズマ処理に適用可能なガスは上述の混合ガスに限られず、例えば、窒素、水素及び希ガスの混合ガス、又は、ＮＨ３と希ガスの混合ガス等を適宜用いることができる。これらの混合ガスのプラズマ中には、窒素ラジカル及びＮＨラジカルが生成され、これらのラジカルによって結晶性酸化物半導体層の一部が窒化される。
また、窒素プラズマ処理のための加熱温度は、１００℃以上５５０℃以下の範囲とすることができる。但し、窒素プラズマ処理の加熱温度が比較的高温（例えば、４５０℃以上）であると、ソース領域４０４ａ及びドレイン領域４０４ｂをより低抵抗化することが可能であるため、好ましい。
また、窒素プラズマ処理は、結晶性酸化物半導体層へのダメージが少なく、反応性の高い中性原子または中性分子が結晶性酸化物半導体層に含まれる金属元素と結合する処理である。窒素プラズマ処理により、結晶性酸化物半導体層の結晶性を向上させることが可能である。よって、当該処理によって形成されるソース領域４０４ａ及びドレイン領域４０４ｂ（少なくともそれらの領域の表面近傍）としては、結晶性酸窒化半導体層、又は結晶性窒化半導体層が形成され、且つこれらの領域は、チャネル形成領域４０４ｃよりも結晶性の高い領域である。なお、窒素プラズマ処理によって、ゲート電極４１０の表面も窒化されうる。
例えば、結晶性酸化物半導体層１４４として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いた場合、窒素プラズマ処理を行うことで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面近傍（例えば、表面から５ｎｍ程度）において、Ｚｎ及び／または酸素が窒素と置換されて、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜が形成される。
ソース領域４０４ａ及びドレイン領域４０４ｂは、ゲート電極４１０をマスクにして結晶性酸化物半導体層４０１に窒素を添加することで形成できる。ゲート電極４１０をマスクにしてソース領域４０４ａ及びドレイン領域４０４ｂを形成することよって、ソース領域４０４ａ及びドレイン領域４０４ｂと、ゲート電極４１０との重なりが生じない。よって、余分な寄生容量を低減することができるため、作製されるトランジスタ５１０を高速動作させることができる。
次いで、結晶性酸化物半導体層４０４及びゲート電極４１０を覆う絶縁層４１２を形成し、該絶縁層４１２においてソース領域４０４ａ及びドレイン領域４０４ｂと重畳する領域にそれぞれ開口部（コンタクトホールとも表記する）を設ける。その後、当該コンタクトホールを介してソース領域４０４ａ又はドレイン領域４０４ｂとそれぞれ接するソース電極４１５ａ及びドレイン電極４１５ｂを形成する（図２（Ｅ））。これによって、トランジスタ５１０を形成することができる。
なお、図示しないが、コンタクトホールを開口する際に、結晶性酸化物半導体層４０４の一部（ソース領域４０４ａ、ドレイン領域４０４ｂの一部）がエッチングされて、凹部を有する結晶性酸化物半導体層４０４となる場合がある。
絶縁層４１２の材料は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウムを単層または積層させて用いることができ、スパッタリング法、ＣＶＤ法などで成膜すればよい。このとき、加熱により酸素を放出しにくい材料を用いることが好ましい。これは、ソース領域４０４ａ及びドレイン領域４０４ｂの導電率を低下させないためである。具体的には、例えば、ＣＶＤ法により、シランガスを主材料とし、酸化窒素ガス、窒素ガス、水素ガスおよび希ガスから適切な原料ガスを混合して成膜すればよい。また、基板温度を３００℃以上５５０℃以下とすればよい。ＣＶＤ法を用いることで、加熱により酸素を放出しにくい材料とすることができる。また、シランガスを主材料とすることで膜中に水素が残留し、該水素が拡散することでソース領域４０４ａ及びドレイン領域４０４ｂの導電率をさらに高めることができる。絶縁層４１２中の水素濃度は、０．１原子％以上２５原子％以下とすればよい。
また、ソース電極４１５ａ及びドレイン電極４１５ｂは、プラズマＣＶＤ法又はスパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層または積層で形成することができる。
本実施の形態で示すトランジスタ５１０は、結晶性酸化物半導体層４０４において、ソース電極４１５ａ又はドレイン電極４１５ｂと接する領域に、ソース領域４０４ａ又はドレイン領域４０４ｂをそれぞれ有する。これによって、結晶性酸化物半導体層４０４とソース電極４１５ａ又はドレイン電極４１５ｂとのコンタクトをオーミック性のコンタクトとすることができ、ショットキー接合と比較して熱的にも安定な動作が可能となる。また、そのコンタクト抵抗を低減させることができる。それらの結果として、トランジスタ５１０のオン電流を増加させることができる。
また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、またはソース電極（またはドレイン電極）との界面に抵抗成分が形成されるのを抑制するためにもソース領域４０４ａ及びドレイン領域４０４ｂを設けることは重要である。また、ｎ＋層を設けることで、高いドレイン電圧でも良好な移動度を保持することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる本発明の一態様の半導体装置及びその作製方法について、図３乃至図５を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
図３（Ａ）に半導体装置の例として、トランジスタ５２０の断面図を示す。図３（Ａ）に示すトランジスタ５２０は、絶縁表面を有する基板４００上に、下地絶縁層４０２と、ソース領域４０４ａ、ドレイン領域４０４ｂ及びチャネル形成領域４０４ｃを含む結晶性酸化物半導体層４０４と、ゲート絶縁層４０６と、ゲート電極４１０と、ソース領域４０４ａにおいて結晶性酸化物半導体層４０４と接するソース電極４０５ａと、ドレイン領域４０４ｂにおいて結晶性酸化物半導体層４０４と接するドレイン電極４０５ｂと、ソース電極４０５ａ、ドレイン電極４０５ｂ及び結晶性酸化物半導体層４０４を覆う絶縁層４１４と、を含んで構成される。なお、下地絶縁層４０２及び絶縁層４１４は、必ずしもトランジスタ５２０の構成要素としなくともよい。
また、図３（Ｂ）に半導体装置の他の例として、トランジスタ５３０の断面図を示す。図３（Ｂ）に示すトランジスタ５３０は、絶縁表面を有する基板４００上に、ゲート電極４１０と、ゲート絶縁層４０６と、ソース領域４０４ａ、ドレイン領域４０４ｂ及びチャネル形成領域４０４ｃを含む結晶性酸化物半導体層４０４と、チャネル形成領域４０４ｃ上に設けられたチャネル保護層４１６と、ソース領域４０４ａにおいて結晶性酸化物半導体層４０４と接するソース電極４０５ａと、ドレイン領域４０４ｂにおいて結晶性酸化物半導体層４０４と接するドレイン電極４０５ｂと、ソース電極４０５ａ、ドレイン電極４０５ｂ及びチャネル保護層４１６を覆う絶縁層４１４と、を含んで構成される。なお、チャネル保護層４１６及び絶縁層４１４は、必ずしもトランジスタ５３０の構成要素としなくともよい。
以下、図４（Ａ）及び図４（Ｂ）を用いて、トランジスタ５２０の作製工程の一例を示す。
まず、図２（Ａ）乃至図２（Ｄ）で示した工程によって、基板４００上に設けられた下地絶縁層４０２と、下地絶縁層４０２上に設けられ、ソース領域４０４ａ、ドレイン領域４０４ｂ及びチャネル形成領域４０４ｃを含む結晶性酸化物半導体層４０４と、チャネル形成領域４０４ｃ上に接して設けられたゲート絶縁層４０６と、ゲート絶縁層４０６を介してチャネル形成領域４０４ｃ上に設けられたゲート電極４１０と、を形成する。
次いで、結晶性酸化物半導体層４０４及びゲート電極４１０上に、ソース電極４０５ａ及びドレイン電極４０５ｂ（これと同じ層で形成される配線も含む）となる導電膜４０５を成膜する（図４（Ａ）参照）。
導電膜４０５は、ソース電極４１５ａ及びドレイン電極４１５ｂと同様の材料及び作製方法を用いて形成することができる。
次いで、導電膜４０５をフォトリソグラフィ工程により加工して、ソース電極４０５ａ及びドレイン電極４０５ｂを形成する。なお、導電膜４０５を加工するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、半導体装置の製造コストを低減することができる。
なお、導電膜４０５のエッチングの際に結晶性酸化物半導体層４０４がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調整する。但し、エッチング条件によっては、結晶性酸化物半導体層４０４の露出した領域（ゲート電極４１０、ソース電極４０５ａ又はドレイン電極４０５ｂのいずれとも重畳しない領域）が一部エッチングされることで、溝部（凹部）が形成されることもある。
次いで、ソース電極４０５ａ、ドレイン電極４０５ｂ及び結晶性酸化物半導体層４０４を覆う絶縁層４１４を形成する。これによって、トランジスタ５２０を形成することができる（図４（Ｂ）参照）。
絶縁層４１４は、絶縁層４１２と同様の材料及び作製方法を用いて形成することができる。
また、図５（Ａ）乃至図５（Ｄ）を用いて、トランジスタ５３０の作製工程の一例を示す。
まず、絶縁表面を有する基板４００上に、ゲート電極（これと同じ層で形成される配線を含む）となる導電膜を成膜し、これを加工してゲート電極４１０を形成する。次いで、ゲート電極４１０を覆うゲート絶縁層４０６を形成する。ゲート絶縁層４０６は酸素過剰領域を有することが好ましい。
次いで、ゲート絶縁層４０６上に結晶性酸化物半導体層４０１ａを成膜する（図５（Ａ）参照）。なお、ゲート絶縁層４０６と結晶性酸化物半導体層４０１ａとを大気に解放せずに連続的に形成することが好ましい。ゲート絶縁層４０６と結晶性酸化物半導体層４０１ａとを大気に曝露せずに連続して形成すると、ゲート絶縁層４０６表面に水素や水分などの不純物が吸着することを防止することができる。
結晶性酸化物半導体層４０１ａを成膜後には、当該結晶性酸化物半導体層４０１ａに含まれる過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための熱処理を行うのが好ましい。なお、脱水化又は脱水素化のための熱処理は、結晶性酸化物半導体層４０１ａの形成後であって窒素プラズマ処理工程前であれば、トランジスタ５３０の作製工程においてどのタイミングで行ってもよい。ただし、脱水化又は脱水素化のための熱処理を結晶性酸化物半導体層４０１ａの島状への加工前に行うと、ゲート絶縁層４０６に含まれる酸素が熱処理によって放出されるのを防止することができるため好ましい。
また、熱処理で結晶性酸化物半導体層４０１ａを加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エアを導入してもよい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜を高純度化及びｉ型（真性）化することができる。
次いで、結晶性酸化物半導体層４０１ａをフォトリソグラフィ工程により島状の結晶性酸化物半導体層４０１に加工する。その後、島状の結晶性酸化物半導体層４０１上に、絶縁層４１６ａを成膜する（図５（Ｂ）参照）。絶縁層４１６ａは、後の工程でパターン形成されてチャネル保護層４１６として機能する層である。
絶縁層４１６ａは、絶縁層４０３と同様の材料及び作製方法を用いて形成することができる。但し、絶縁層４１６ａは、酸化物絶縁膜を含む単層または積層構造として、該酸化物絶縁膜が結晶性酸化物半導体層４０１と接する構造とするのが好ましい。
また、絶縁層４１６ａは酸素過剰領域を有すると、絶縁層４１６ａに含まれる過剰な酸素によって、結晶性酸化物半導体層４０１の酸素欠損を補填することが可能であるため好ましい。絶縁層４１６ａが積層構造の場合は、少なくとも結晶性酸化物半導体層４０１と接する層において酸素過剰領域を有するのが好ましい。絶縁層４１６ａに酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁層４１６ａを成膜すればよい。または、成膜後の絶縁層４１６ａに、酸素を注入して、酸素過剰領域を形成しても良い。
なお、絶縁層４１６ａの成膜前、または絶縁層４１６ａ上から、結晶性酸化物半導体層４０１へ酸素を注入することで、結晶性酸化物半導体層４０１に酸素過剰領域を形成してもよい。
絶縁層４１６ａとして酸化物絶縁膜を成膜した場合、又は、絶縁層４１６ａが酸素過剰領域を有する場合、絶縁層４１６ａを成膜後に熱処理を行うのが好ましい。この熱処理によって、脱水化又は脱水素化を目的とした熱処理によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つである酸素を、酸素を含有する絶縁層（図５（Ｂ）では絶縁層４１６ａ）より結晶性酸化物半導体層４０１へ供給することができる。これによって、結晶性酸化物半導体層４０１を高純度化及びｉ型（真性）化することができる。また、結晶性酸化物半導体層４０１に酸素過剰領域を形成することで、酸素欠損を直ちに補填することができるため、結晶性酸化物半導体層４０１中の電荷捕獲中心を低減することができる。なお、熱処理のタイミングは、本実施の形態の構成に限定されない。
なお、結晶性酸化物半導体層４０１への酸素注入処理を行うと、酸化物半導体層４０１中に含まれる結晶構造が乱されて非晶質化することがあるが、上述の酸素欠陥の補填を目的とした熱処理を行うことによって、再度結晶化することが可能である。
次いで、絶縁層４１６ａをフォトリソグラフィ工程により加工してチャネル保護層４１６を形成する。なお、チャネル保護層４１６を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、半導体装置の製造コストを低減することができる。
次いで、チャネル保護層４１６をマスクとして、結晶性酸化物半導体層４０４の露出した領域に窒素プラズマ４２１を照射する。この窒素プラズマ処理によって、当該露出した領域である結晶性酸化物半導体層４０４の一部が窒化されることにより、ｎ型化したソース領域４０４ａ及びドレイン領域４０４ｂと、チャネル形成領域４０４ｃとを有する結晶性酸化物半導体層４０４が形成される（図５（Ｃ）参照）。ここで、ソース領域４０４ａ及びドレイン領域４０４ｂに挟まれた領域であるチャネル形成領域４０４ｃは、窒素プラズマ４２１へ曝露されないため、ｉ型又は実質的にｉ型化した結晶性の酸化物半導体層である。
ボトムゲート構造のトランジスタ５３０において、ソース領域４０４ａ及びドレイン領域４０４ｂは、チャネル保護層４１６をマスクにして、結晶性酸化物半導体層４０１に窒素プラズマを照射することで形成できる。チャネル保護層４１６は、結晶性酸化物半導体層４０４のバックチャネル部分を保護する機能を有する。但し、ソース領域４０４ａ及びドレイン領域４０４ｂを形成後にチャネル保護層４１６を除去してもよい。
次いで、結晶性酸化物半導体層４０４及びチャネル保護層４１６上に、ソース電極４０５ａ及びドレイン電極４０５ｂ（これと同じ層で形成される配線も含む）となる導電膜を成膜し、これを加工してソース電極４０５ａ及びドレイン電極４０５ｂを形成する。ソース電極４０５ａ及びドレイン電極４０５ｂは、ソース電極４１５ａ及びドレイン電極４１５ｂと同様の材料及び作製方法を用いて形成することができる。
次いで、ソース電極４０５ａ、ドレイン電極４０５ｂ及びチャネル保護層４１６を覆う絶縁層４１４を形成する。これによって、トランジスタ５３０を形成することができる（図５（Ｄ）参照）。
絶縁層４１４は、絶縁層４１２と同様の材料及び作製方法を用いて形成することができる。
本実施の形態で示すトランジスタ５２０及びトランジスタ５３０は、結晶性酸化物半導体層４０４において、ソース電極４０５ａ又はドレイン電極４０５ｂと接する領域に、ソース領域４０４ａ又はドレイン領域４０４ｂをそれぞれ有する。これによって、結晶性酸化物半導体層４０４とソース電極４０５ａ又はドレイン電極４０５ｂとのコンタクトをオーミック性のコンタクトとすることができ、ショットキー接合と比較して熱的にも安定な動作が可能となる。また、そのコンタクト抵抗を低減させることができる。それらの結果として、トランジスタ５２０及びトランジスタ５３０のオン電流を増加させることができる。
また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、またはソース電極（またはドレイン電極）との界面に抵抗成分が形成されるのを抑制するためにもソース領域４０４ａ及びドレイン領域４０４ｂを設けることは重要である。また、ｎ＋層を設けることで、高いドレイン電圧でも良好な移動度を保持することができる。
また、本実施の形態で示すトランジスタ５２０及びトランジスタ５３０は、ソース領域４０４ａ、ドレイン領域４０４ｂ、及びチャネル形成領域４０４ｃをそれぞれ結晶性領域とすることで、ソース領域４０４ａ、チャネル形成領域４０４ｃ及びドレイン領域４０４ｂの接合状態を良好とすることができる。また、ソース領域４０４ａ、ドレイン領域４０４ｂ、及びチャネル形成領域４０４ｃをそれぞれ結晶性領域とすることで結晶性酸化物半導体層４０４におけるバンド内準位を低減させることができる。よって、トランジスタ特性を向上させることができる。トランジスタ５２０及びトランジスタ５３０の信頼性を向上させることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
実施の形態１または２で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図６（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図６（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図６（Ｂ）（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図６（Ｂ）（Ｃ）においては、信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図６（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
すなわち、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１又は２で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インク表示装置（電子ペーパー）など、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図６及び図７を用いて説明する。図７は、図６（Ｂ）のＭ−Ｎにおける断面図に相当する。
図６及び図７で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図６及び図７では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図７（Ａ）では、トランジスタ４０１０、４０１１上には絶縁層４０２０が設けられ、図７（Ｂ）ではさらに、絶縁層４０２１が設けられている。なお、絶縁層４０２３は下地膜として機能する絶縁層である。
トランジスタ４０１０、トランジスタ４０１１としては、実施の形態１又は２で一例を示したトランジスタを適用することができる。本実施の形態では、実施の形態２で示したトランジスタ５２０と同様な構造を有するトランジスタを適用する例を示す。
トランジスタ４０１０及びトランジスタ４０１１はチャネル長方向にチャネル形成領域を挟んでソース領域又はドレイン領域として機能する低抵抗領域（以下、単に低抵抗領域とも表記する）を含む結晶性酸化物半導体層を有するトランジスタである。よって、トランジスタ４０１０及びトランジスタ４０１１は、オン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能である。また、微細化も達成できる。
よって、図６及び図７で示す本実施の形態の半導体装置として高性能及び高信頼性の半導体装置を提供することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）において、液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２及び絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
また４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶は低分子化合物でも高分子でもよい。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する結晶性酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本明細書に開示する結晶性酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する結晶性酸化物半導体層を用いたトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。また、画素部においても、このようなトランジスタを用いることで、高画質な画像を提供することができる。よって、半導体装置として高信頼化も達成できる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお図７（Ｂ）に示した発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート共重合体）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
なお、図６及び図７において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁層４０２０として酸化アルミニウム膜を用いる。
結晶性酸化物半導体層上に絶縁層４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の結晶性酸化物半導体層への混入、及び結晶性酸化物半導体層からの酸素の放出を防止する保護膜として機能する。
また、平坦化絶縁層として機能する絶縁層４０２１は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の低誘電率材料（ｌｏｗ−ｋ材料）を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁層、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１または２で一例を示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
（実施の形態４）
実施の形態１または２で一例を示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフォトセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、結晶性酸化物半導体層を用いるトランジスタと明確に判明できるように、結晶性酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載している。図８（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１または２で一例を示したトランジスタが適用でき、結晶性酸化物半導体層を用いるトランジスタである。本実施の形態では、実施の形態２で示したトランジスタ５２０と同様な構造を有するトランジスタを適用する例を示す。
図８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０上には絶縁層６３１、絶縁層６３２、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、熱力学的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で水素化珪素を希釈して微結晶半導体膜を形成することができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化水素気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁層６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
本実施の形態では、絶縁層６３１として酸化アルミニウム膜を用いる。絶縁層６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
結晶性酸化物半導体層上に絶縁層６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の結晶性酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の結晶性酸化物半導体層からの放出を防止する保護膜として機能する。
絶縁層６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁層、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は積層を用いることができる。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁層として機能する絶縁層が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の低誘電率材料（ｌｏｗ−ｋ材料）の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
実施の形態１または２で一例を示したトランジスタのように、チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む結晶性酸化物半導体層を有するトランジスタは、オン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能である。また、微細化も達成できる。よって、該トランジスタを用いることで高性能及び高信頼性の半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
実施の形態１または２で一例を示したトランジスタは、複数のトランジスタを積層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジスタ１４０と絶縁層を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２のトランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１または２で一例を示したトランジスタは、トランジスタ１６２に好適に用いることができる。本実施の形態では、トランジスタ１６２として実施の形態２で示したトランジスタ５２０と同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でもよいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な材料及び構造のトランジスタをそれぞれ用いる例である。
図９は、半導体装置の構成の一例である。図９（Ａ）には、半導体装置の断面を、図９（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図９（Ａ）は、図９（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図９（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図９（Ａ）および図９（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
図９における半導体装置の作製方法を図９（Ａ）乃至（Ｃ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体膜が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上のどちらか一方に絶縁層を形成する。単結晶半導体基板と素子基板を、絶縁層を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられている。なお、高集積化を実現するためには、図９に示すようにトランジスタ１４０がサイドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォールとなる側壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けてもよい。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ１４０を覆うように絶縁層を２層形成する。トランジスタ１６２および容量素子１６４の形成前の処理として、該絶縁層２層にＣＭＰ処理を施して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁層を用いることができる。絶縁層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層１２８、絶縁層１３０を形成してもよい。
なお、絶縁層１３０において、半導体膜と接する膜は酸化シリコン膜を用いる。
本実施の形態では、絶縁層１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化シリコン膜を形成し、絶縁層１３０としてスパッタリング法により膜厚５５０ｎｍの酸化シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁層１３０上に半導体膜を形成する。本実施の形態では、半導体膜としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いてスパッタリング法により結晶性酸化物半導体層を形成する。
次に結晶性酸化物半導体層を選択的にエッチングして島状の結晶性酸化物半導体層１４４を形成する。結晶性酸化物半導体層１４４上にソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成する。
結晶性酸化物半導体層１４４上にゲート絶縁層１４６、ゲート電極１４８を形成する。ゲート電極１４８は、導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。ゲート絶縁層１４６はゲート電極１４８をマスクとして絶縁層をエッチングして形成する。
ゲート絶縁層１４６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を形成することができる。
ゲート電極１１０、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂに用いることのできる導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であってもよいし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂへの加工が容易であるというメリットがある。
ゲート電極１４８を形成後、ゲート電極１４８をマスクとしてゲート絶縁層をエッチングし、該エッチング処理によって露出した結晶性酸化物半導体層１４４へ窒化プラズマ処理を行う。これによって、チャネル形成領域を挟んで、窒素を含む結晶性の低抵抗領域を含む結晶性酸化物半導体層１４４を有するトランジスタ１６２を作製することができる。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む結晶性酸化物半導体層１４４を有することにより、該トランジスタ１６２はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
低抵抗領域はソース領域、又はドレイン領域として機能させることができる。低抵抗領域を設けることによって、低抵抗領域の間に形成されるチャネル形成領域に加わる電界を緩和させることができる。また、低抵抗領域において結晶性酸化物半導体層１４４とソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂとを電気的に接続させることによって、結晶性酸化物半導体層１４４とソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂとの接触抵抗を低減することができる。
結晶性酸化物半導体層１４４上には、絶縁層１５０が設けられる。絶縁層１５０は積層構造としてもよい。絶縁層１５０としては、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を用いることができる。
本実施の形態では、絶縁層１５０として酸化アルミニウム膜を用いるものとする。酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の結晶性酸化物半導体層１４４への混入、及び酸化物半導体を構成する主成分材料である酸素の結晶性酸化物半導体層１４４からの放出を防止する保護膜として機能する。
絶縁層１５０上において、ソース電極またはドレイン電極１４２ａと重畳する領域に電極層１５３を形成する。
次にトランジスタ１６２、及び絶縁層１５０上に、絶縁層１５２を形成する。絶縁層１５２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレイン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成する。なお、図９にはソース電極またはドレイン電極１４２ｂと配線１５６との接続箇所は図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上の工程でトランジスタ１６２及び容量素子１６４が完成する。トランジスタ１６２は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層１４４を有するトランジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されており、電気的に安定である。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、結晶性酸化物半導体層１４４、ゲート絶縁層１４６、および電極層１５３、で構成される。
なお、図９（Ａ）の容量素子１６４では、結晶性酸化物半導体層１４４とゲート絶縁層１４６を積層させることにより、ソース電極またはドレイン電極１４２ａと、電極層１５３との間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、結晶性酸化物半導体層１４４を有しない構成の容量素子１６４を採用してもよい。また、絶縁層を有する構成の容量素子１６４を採用してもよい。さらに、容量が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
図９（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図９（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、本明細書に開示する、高純度化され、酸素を過剰に含む結晶性酸化物半導体層を用いることで、トランジスタ１６２のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上のように、チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む結晶性酸化物半導体層を有するトランジスタは、オフ電流が低く、オン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能である。また、微細化も達成できる。よって、該トランジスタを用いることで高性能及び高信頼性の半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
図１０（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態で示した半導体装置を表示部３００３に適用することにより、高性能及び高信頼性なノート型のパーソナルコンピュータとすることができる。
図１０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。上記実施の形態のいずれかで示した半導体装置を表示部３０２３に適用することにより、より高性能及び高信頼性な携帯情報端末（ＰＤＡ）とすることができる。
図１０（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１０（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１０（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の形態のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、高性能及び高信頼性な電子書籍とすることができる。表示部２７０５として半透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１０（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１０（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカ２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パネル２８０２に適用することにより、高性能及び高信頼性な携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１０（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカ２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１０（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、高性能及び高信頼性なデジタルビデオカメラとすることができる。
図１０（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。上記実施の形態のいずれかで示した半導体装置を表示部９６０３に適用することにより、高性能及び高信頼性なテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、窒素プラズマ処理を行った結晶性酸化物半導体層のシート抵抗の測定結果及び結晶性の評価結果を、比較例を用いて示す。
本実施例で作製した実施例試料１、比較試料１、実施例試料２及び比較試料２の作製方法を以下に示す。
本実施例の試料として、ガラス基板上にスパッタリング法により酸化シリコン膜を膜厚３００ｎｍ形成し、酸化シリコン膜表面を逆スパッタリング法によって平坦化し、平坦化処理後の酸化シリコン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚２０ｎｍ形成し、熱処理を施した比較試料１と、該熱処理後、窒素プラズマ処理を行った実施例試料１を作製した。また、比較試料１において、逆スパッタリング法に代えてＣＭＰ法を用いて平坦化処理を行うことにより比較試料２を作製し、比較試料２に窒素プラズマ処理を行うことにより実施例試料２を作製した。
実施例試料１、実施例試料２、比較試料１及び比較試料２において、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間の距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
また、実施例試料１、実施例試料２、比較試料１及び比較試料２において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、ガラス基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度３００℃とした。
また、実施例試料１、実施例試料２、比較試料１及び比較試料２は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜形成後、窒素雰囲気下４５０℃にて１時間熱処理を行い脱水化または脱水素化処理を行った後、同じ炉に高純度の酸素ガスを導入することによって、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給した。
実施例試料１及び比較試料１における平坦化処理の条件は、アルゴン流量５０ｓｃｃｍ、圧力０．６Ｐａ、出力２００Ｗとし、１０分間逆スパッタリング法で処理した。なお、実施例試料１及び比較試料１において、酸化シリコン膜の成膜、逆スパッタリング及びＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜は、大気に解放せずに連続的に処理を行った。
また、実施例試料２及び比較試料２における平坦化処理の条件は、スラリー温度を室温とし、ガラス基板を６０ｒｐｍ、研磨布を５６ｒｐｍで回転させ、研磨圧は０．００１ＭＰａとしてＣＭＰ処理した。また、このＣＭＰ処理によって酸化シリコン膜を３０ｎｍ研磨し、表面を平坦化した。
実施例試料１及び実施例試料２では、熱処理後のＩｎ−Ｇａ−Ｚｎ−Ｏ膜に対して、高密度プラズマにより窒化処理した。高密度プラズマ処理は、アルゴン及び窒素（アルゴン流量１０００ｓｃｃｍ：窒素流量５００ｓｃｃｍ）雰囲気下、基板温度４５０℃、反応圧力６Ｐａ、マイクロ波電源出力３０００Ｗ、マイクロ波周波数２．４５ＧＨｚとし、３００秒処理した。
以上の工程で得られた実施例試料１、比較試料１、実施例試料２、及び比較試料２のシート抵抗を測定した。一試料あたり面内５箇所の測定を行った結果を図１１に示す。なお、測定には、エヌピイエス株式会社製の抵抗率測定器（商品名：Σ−１０）を用いた。
図１１に示すように、窒化プラズマ処理を施していない比較試料１及び比較試料２のシート抵抗値は、共に抵抗率測定器の測定限界値（５．０×１０６Ω／□）以上であった。一方、窒化プラズマ処理を行った実施例試料１のシート抵抗の平均値は、１．４×１０５Ω／□程度であり、実施例試料２のシート抵抗の平均値は、２．４×１０５Ω／□程度であった。
よって、窒化プラズマ処理を行うことによって、酸化物半導体層におけるシート抵抗が低減する、すなわち、導電性が高くなることが確認された。
また、実施例試料１、比較試料１、実施例試料２及び比較試料２において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜のＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）測定を行った。ｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を図１２に示す。図１２（Ａ）は、実施例試料１及び比較試料１のＸＲＤスペクトルの測定結果であり、図１２（Ｂ）は、実施例試料２及び比較試料２のＸＲＤスペクトルの測定結果である。図１２において、縦軸はＸ線回折強度（任意単位）であり、横軸は回転角２θ（ｄｅｇ．）である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用いた。
図１２（Ａ）より、実施例試料１では、２θ＝３３ｄｅｇ．近傍に結晶由来のピークが確認され、また、図１２（Ｂ）より、実施例試料２では、２θ＝３３ｄｅｇ．近傍に結晶由来のピークが確認された。
ＸＲＤ測定では、酸化物半導体層が結晶領域を有していたとしても、その結晶性が十分でない場合には、明確なピークが観察されない場合がある。しかしながら、図１２より、窒素プラズマ処理を行った実施例試料１及び実施例試料２においては、結晶由来のピークを確認することができることから、窒化プラズマ処理が結晶性の向上に対して有効な処理であることが示された。
本実施例では、窒素プラズマ処理を行った結晶性酸化物半導体層表面の組成の分析結果を、比較例を用いて示す。
本実施例で作製した実施例試料３、実施例試料４、比較試料３乃至５の作製方法を以下に示す。
本実施例の試料として、ガラス基板上にスパッタリング法により酸化シリコン膜を膜厚３００ｎｍ形成し、酸化シリコン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚２０ｎｍ形成した。
上記において、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間の距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、ガラス基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜に対して、高密度プラズマにより窒化処理を行うことにより、実施例試料３及び実施例試料４を作製した。高密度プラズマ処理は、アルゴン及び窒素（アルゴン流量１０００ｓｃｃｍ：窒素流量２００ｓｃｃｍ）雰囲気下、反応圧力４０Ｐａ、マイクロ波電源出力３０００Ｗ、マイクロ波周波数２．４５ＧＨｚとし、３００秒処理した。実施例試料３においては、基板温度を３５０℃とし、実施例試料４においては、基板温度を４５０℃とした。
また、成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜に対して、窒化処理に代えて高密度プラズマにより酸化処理を行うことにより、比較試料３及び比較試料４を作製した。比較試料３及び比較試料４において高密度プラズマ処理は、アルゴン及び酸素（アルゴン流量９００ｓｃｃｍ：窒素流量５ｓｃｃｍ）雰囲気下、反応圧力１０６Ｐａ、マイクロ波電源出力３８００Ｗ、マイクロ波周波数２．４５ＧＨｚとし、３００秒処理した。比較試料３においては、基板温度を３５０℃とし、比較試料４においては、基板温度を４５０℃とした。
また、成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜に対して、プラズマ処理を行わない試料を比較試料５とした。
以上の工程で得られた実施例試料３、実施例試料４、及び比較試料３乃至５のＩｎ−Ｇａ−Ｚｎ−Ｏ膜表面の組成をＸ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によって定量化して評価した。
ＸＰＳ分析結果を表１に示す。
表１より、プラズマ処理を行っていない比較試料５と、酸素プラズマ処理を行った比較試料３及び比較試料４では、Ｉｎ−Ｇａ−Ｚｎ−Ｏの組成比に有意な差は確認できない。一方、窒素プラズマ処理を行った実施例試料３及び実施例試料４では、組成比としてＺｎ及びＯの減少と、Ｇａ及びＮの増加が確認された。またその減少または増加は、窒素プラズマ処理を高温で行った実施例試料４においてより顕著に見られた。
また、ＸＰＳ分析によって得られたスペクトルを図１３に示す。図１３において、横軸はＮ−１ｓの結合エネルギーを表し、縦軸はスペクトル強度を表す。ＸＰＳ分析のスペクトルピーク位置は、元素の電子状態によって決まるため、ピーク位置は結合状態に依存する。図１３に示すＮ−１ｓのＸＰＳスペクトルにより、Ｎの結合状態を確認することができる。
図１３より、窒化プラズマ処理後の実施例試料３及び実施例試料４では、金属元素と窒素元素との結合に由来するピークが確認された。また、窒素プラズマ処理を高温で行った実施例試料４においてより強いピークが見られた。
以上より、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に窒素プラズマ処理を適用することによって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜表面が窒化されることが示された。また、窒素プラズマ処理の処理温度が高い程、窒化が促進されることが確認された。
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁層
１３０ 絶縁層
１４０ トランジスタ
１４２ａ ドレイン電極
１４２ｂ ドレイン電極
１４４ 結晶性酸化物半導体層
１４６ ゲート絶縁層
１４８ ゲート電極
１５０ 絶縁層
１５２ 絶縁層
１５３ 電極層
１５６ 配線
１６２ トランジスタ
１６４ 容量素子
１８５ 基板
４００ 基板
４０１ 結晶性酸化物半導体層
４０１ａ 結晶性酸化物半導体層
４０２ 下地絶縁層
４０３ 絶縁層
４０４ 結晶性酸化物半導体層
４０４ａ ソース領域
４０４ｂ ドレイン領域
４０４ｃ チャネル形成領域
４０５ 導電膜
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０６ ゲート絶縁層
４１０ ゲート電極
４１２ 絶縁層
４１４ 絶縁層
４１５ａ ソース電極
４１５ｂ ドレイン電極
４１６ チャネル保護層
４１６ａ 絶縁層
４２１ 窒素プラズマ
５１０ トランジスタ
５２０ トランジスタ
５３０ トランジスタ
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁層
６３２ 絶縁層
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカ
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０２３ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (1)

  1. 結晶性を有する酸化物層と、ゲート絶縁層と、ゲート電極と、を有し、
    前記酸化物層は、実質的にｉ型の領域と、ｎ型の領域を有し、
    前記実質的にｉ型の領域は、前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有し、
    前記ｎ型の領域は、窒素を含み、
    前記実質的にｉ型の領域よりも結晶性が高いことを特徴とする半導体装置。
JP2012125602A 2011-06-10 2012-06-01 半導体装置 Active JP6104522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012125602A JP6104522B2 (ja) 2011-06-10 2012-06-01 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011130367 2011-06-10
JP2011130367 2011-06-10
JP2012125602A JP6104522B2 (ja) 2011-06-10 2012-06-01 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017008033A Division JP6330066B2 (ja) 2011-06-10 2017-01-20 半導体装置

Publications (3)

Publication Number Publication Date
JP2013016785A JP2013016785A (ja) 2013-01-24
JP2013016785A5 JP2013016785A5 (ja) 2015-07-16
JP6104522B2 true JP6104522B2 (ja) 2017-03-29

Family

ID=47292419

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2012125602A Active JP6104522B2 (ja) 2011-06-10 2012-06-01 半導体装置
JP2017008033A Active JP6330066B2 (ja) 2011-06-10 2017-01-20 半導体装置
JP2018082124A Active JP6532571B2 (ja) 2011-06-10 2018-04-23 半導体装置
JP2019095263A Withdrawn JP2019149575A (ja) 2011-06-10 2019-05-21 半導体装置
JP2020210194A Withdrawn JP2021061418A (ja) 2011-06-10 2020-12-18 半導体装置
JP2022008419A Active JP7163517B2 (ja) 2011-06-10 2022-01-24 半導体装置
JP2022167379A Withdrawn JP2023009059A (ja) 2011-06-10 2022-10-19 半導体装置
JP2024006528A Active JP7607156B2 (ja) 2011-06-10 2024-01-19 半導体装置
JP2024219577A Active JP7749793B2 (ja) 2011-06-10 2024-12-16 半導体装置
JP2025157763A Pending JP2025175137A (ja) 2011-06-10 2025-09-24 半導体装置

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2017008033A Active JP6330066B2 (ja) 2011-06-10 2017-01-20 半導体装置
JP2018082124A Active JP6532571B2 (ja) 2011-06-10 2018-04-23 半導体装置
JP2019095263A Withdrawn JP2019149575A (ja) 2011-06-10 2019-05-21 半導体装置
JP2020210194A Withdrawn JP2021061418A (ja) 2011-06-10 2020-12-18 半導体装置
JP2022008419A Active JP7163517B2 (ja) 2011-06-10 2022-01-24 半導体装置
JP2022167379A Withdrawn JP2023009059A (ja) 2011-06-10 2022-10-19 半導体装置
JP2024006528A Active JP7607156B2 (ja) 2011-06-10 2024-01-19 半導体装置
JP2024219577A Active JP7749793B2 (ja) 2011-06-10 2024-12-16 半導体装置
JP2025157763A Pending JP2025175137A (ja) 2011-06-10 2025-09-24 半導体装置

Country Status (2)

Country Link
US (2) US8946790B2 (ja)
JP (10) JP6104522B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112074B2 (en) * 2013-03-22 2015-08-18 University Of Central Florida Research Foundation, Inc. UV photodetectors having semiconductor metal oxide layer
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6134980B2 (ja) * 2013-07-10 2017-05-31 富士フイルム株式会社 金属酸化物薄膜及びその製造方法、並びにその製造方法に用いる金属酸化物薄膜形成用塗布溶液
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10361290B2 (en) * 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
KR102193091B1 (ko) * 2014-05-22 2020-12-21 엘지디스플레이 주식회사 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6618779B2 (ja) * 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
US10019025B2 (en) * 2015-07-30 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017064590A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102613288B1 (ko) 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102586938B1 (ko) * 2016-09-05 2023-10-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10910407B2 (en) 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102537352B1 (ko) * 2017-12-08 2023-05-25 엘지디스플레이 주식회사 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2020004859A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US12100747B2 (en) 2018-11-02 2024-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2020177056A1 (zh) * 2019-03-04 2020-09-10 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
JP7575383B2 (ja) * 2019-08-09 2024-10-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR102731162B1 (ko) * 2020-07-06 2024-11-15 엘지디스플레이 주식회사 표시 장치

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07109874B2 (ja) * 1988-07-08 1995-11-22 株式会社東芝 半導体装置及びその製造方法
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4132556B2 (ja) * 2000-03-22 2008-08-13 三菱電機株式会社 液晶表示装置および液晶表示装置の製造方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US8030643B2 (en) 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101221951B1 (ko) * 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007287451A (ja) 2006-04-14 2007-11-01 Kochi Univ Of Technology イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5268132B2 (ja) 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009224356A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010157574A (ja) * 2008-12-26 2010-07-15 Tokyo Univ Of Agriculture & Technology 酸化亜鉛系半導体、酸化亜鉛系半導体の製造方法および製造装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010080552A (ja) * 2008-09-24 2010-04-08 Brother Ind Ltd トランジスタの製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010097077A (ja) * 2008-10-17 2010-04-30 Hitachi Displays Ltd 表示装置及びその製造方法
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP2010205765A (ja) * 2009-02-27 2010-09-16 Toyama Univ 自己整合半導体トランジスタの製造方法
US8143131B2 (en) * 2009-03-31 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating spacers in a strained semiconductor device
JP2011009393A (ja) 2009-06-25 2011-01-13 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011049297A (ja) * 2009-08-26 2011-03-10 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
KR102321812B1 (ko) 2009-10-29 2021-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104282691B (zh) 2009-10-30 2018-05-18 株式会社半导体能源研究所 半导体装置
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP2013016785A (ja) 2013-01-24
JP6330066B2 (ja) 2018-05-23
US8946790B2 (en) 2015-02-03
US20150091008A1 (en) 2015-04-02
JP2021061418A (ja) 2021-04-15
US20120313152A1 (en) 2012-12-13
JP2017085159A (ja) 2017-05-18
JP2023009059A (ja) 2023-01-19
JP6532571B2 (ja) 2019-06-19
JP7607156B2 (ja) 2024-12-26
JP7749793B2 (ja) 2025-10-06
JP2022058728A (ja) 2022-04-12
JP7163517B2 (ja) 2022-10-31
US10192990B2 (en) 2019-01-29
JP2025175137A (ja) 2025-11-28
JP2025026744A (ja) 2025-02-21
JP2019149575A (ja) 2019-09-05
JP2024045262A (ja) 2024-04-02
JP2018148221A (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
JP7607156B2 (ja) 半導体装置
JP7739544B2 (ja) 半導体装置
JP7532485B2 (ja) 半導体装置
JP6006975B2 (ja) 半導体装置の作製方法
JP6009226B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R150 Certificate of patent or registration of utility model

Ref document number: 6104522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250