JP6068829B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6068829B2
JP6068829B2 JP2012108657A JP2012108657A JP6068829B2 JP 6068829 B2 JP6068829 B2 JP 6068829B2 JP 2012108657 A JP2012108657 A JP 2012108657A JP 2012108657 A JP2012108657 A JP 2012108657A JP 6068829 B2 JP6068829 B2 JP 6068829B2
Authority
JP
Japan
Prior art keywords
transistor
semiconductor layer
gate
wiring
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012108657A
Other languages
English (en)
Other versions
JP2012256411A5 (ja
JP2012256411A (ja
Inventor
大介 松林
大介 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012108657A priority Critical patent/JP6068829B2/ja
Publication of JP2012256411A publication Critical patent/JP2012256411A/ja
Publication of JP2012256411A5 publication Critical patent/JP2012256411A5/ja
Application granted granted Critical
Publication of JP6068829B2 publication Critical patent/JP6068829B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

技術分野は連想メモリを備えた半導体装置に関する。
連想メモリ（ＣＡＭ（Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ））とは、データワードと呼ばれる一連の情報について一致又は不一致の判断を行うことができるメモリである。
連想メモリでは例えば「１０１１０」のようなデータワードの一致又は不一致の判断を行う。
連想メモリとしては、２値連想メモリ（ＢＣＡＭ（Ｂｉｎａｒｙ ＣＡＭ））、３値連想メモリ（ＴＣＡＭ（Ｔｅｒｎａｒｙ ＣＡＭ））等がある。
２値連想メモリでは「Ｌｏｗ（０）」、「Ｈｉｇｈ（１）」の２値のいずれかが各メモリセルに記憶されている。
３値連想メモリでは「Ｌｏｗ（０）」、「Ｈｉｇｈ（１）」、「Ｘ（Ｄｏｎ’ｔ Ｃａｒｅ）」の３値のいずれかがメモリ回路の各メモリセルに記憶されている。
なお、「Ｘ（Ｄｏｎ’ｔ Ｃａｒｅ）」は、読み出し動作のときにどのような値が入力されても一致と判断する値である。
連想メモリの一例として、特許文献１に記載されている容量素子を用いた連想メモリがある。
特開２００３−２７２３８６号公報
連想メモリは一つのメモリセル内の素子数が多く、一つのメモリセルの面積が大きくなりやすい。
そこで、一つのメモリセルの面積を小さくすることを目的とする。
読み出し用のトランジスタのチャネル容量（ゲート電極とチャネル形成領域との間の容量）を用いて電荷の保持を行う。
つまり、読み出し用のトランジスタを電荷保持用のトランジスタとして兼用する。
また、読み出し用且つ電荷保持用のトランジスタのゲートに電荷供給用のトランジスタのソース又はドレインの一方を電気的に接続する。
ここで、読み出し用且つ電荷保持用のトランジスタに用いる半導体は、読み出し速度向上のため、シリコンを含有する半導体を用いると好ましい。読み出し速度をより向上させるためには、シリコンを含有する半導体は結晶性を有していると好ましい。
一方、電荷供給用のトランジスタのリーク量が多い場合、読み出し用且つ電荷保持用のトランジスタのチャネル容量を大きくしなければならなくなり、読み出し用且つ電荷保持用のトランジスタのチャネル形成領域の面積を大きくする必要が生じる場合がある。
そこで、電荷供給用のトランジスタには酸化物半導体を用いると好ましい。
即ち、酸化物半導体はシリコンよりもバンドギャップが広い。
そして、トランジスタに用いる半導体のバンドギャップが広いほど、トランジスタのオフ電流が小さくなる。
したがって、少なくともチャネル形成領域に酸化物半導体を用いたトランジスタは、シリコンを含有する半導体を用いたトランジスタと比較して、ソースとドレインと間のリーク量（トランジスタのオフ電流）が極めて少ない。
よって、電荷供給用のトランジスタに用いる半導体として、酸化物半導体を適用することにより、読み出し用且つ電荷保持用のトランジスタのチャネル形成領域の面積を減らすことができる。
なお、電荷供給用のトランジスタのリーク量が多い場合、リフレッシュ動作が必要になる。
しかしながら、酸化物半導体を用いたトランジスタのようにリーク量が極めて少ないトランジスタを用いることにより、リフレッシュ動作の回数を低減することができる。
そして、リフレッシュ動作の回数を低減すれば、消費電力を少なくすることができる。
つまり、酸化物半導体を電荷供給用のトランジスタに用いることによって、リフレッシュ動作の回数を低減して消費電力を少なくすることができるという副次的な効果もある。
第１乃至第４のトランジスタと、第１乃至第４の配線と、を有し、前記第１の配線には、前記第１のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの一方と、が電気的に接続され、前記第２の配線には、前記第２のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方と、が電気的に接続され、前記第３の配線には、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートと、が電気的に接続され、前記第４の配線には、前記第３のトランジスタのソース又はドレインの他方と、前記第４のトランジスタのソース又はドレインの他方と、が電気的に接続され、前記第３のトランジスタのゲートには、前記第１のトランジスタのソース又はドレインの他方が電気的に接続され、前記第４のトランジスタのゲートには、前記第２のトランジスタのソース又はドレインの他方が電気的に接続され、前記第１及び前記第２のトランジスタの半導体層として、酸化物半導体層が用いられ、前記第３及び前記第４のトランジスタの半導体層として、シリコンを含有する半導体層が用いられていることを特徴とする半導体装置を提供することができる。
また、前記第３のトランジスタの半導体層と前記第４のトランジスタの半導体層とは共有されていることを特徴とする半導体装置を提供することができる。
また、第１乃至第５のトランジスタと、第１乃至第５の配線と、を有し、前記第１の配線には、前記第１のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの一方と、が電気的に接続され、前記第２の配線には、前記第２のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方と、が電気的に接続され、前記第３の配線には、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートと、が電気的に接続され、前記第４の配線には、前記第５のトランジスタのソース又はドレインの一方が電気的に接続され、前記第５の配線には、前記第５のトランジスタのゲートが電気的に接続され、前記第３のトランジスタのゲートには、前記第１のトランジスタのソース又はドレインの他方が電気的に接続され、前記第４のトランジスタのゲートには、前記第２のトランジスタのソース又はドレインの他方が電気的に接続され、前記第５のトランジスタのソース又はドレインの他方には、前記第３のトランジスタのソース又はドレインの他方と、前記第４のトランジスタのソース又はドレインの他方と、が電気的に接続され、前記第１及び前記第２のトランジスタの半導体層として、酸化物半導体層が用いられ、前記第３乃至前記第５のトランジスタの半導体層として、シリコンを含有する半導体層が用いられていることを特徴とする半導体装置を提供することができる。
また、前記第１のトランジスタは、前記第３のトランジスタの上方に設けられており、前記第２のトランジスタは、前記第４のトランジスタの上方に設けられており、前記第３のトランジスタの半導体層と前記第４のトランジスタの半導体層と前記第５のトランジスタの半導体層とは共有されていることを特徴とする半導体装置を提供することができる。
前記第１のトランジスタの半導体層と前記第３のトランジスタの半導体層とは重なり、前記第２のトランジスタの半導体層と前記第４のトランジスタの半導体層とは重なることを特徴とする半導体装置を提供することができる。
前記第１のトランジスタの半導体層の一端と前記第３のトランジスタの半導体層の一端とは第１の接続電極を介して電気的に接続され、前記第２のトランジスタの半導体層の一端と前記第４のトランジスタの半導体層の一端とは第２の接続電極を介して電気的に接続され、前記第１のトランジスタの半導体層の一端は、前記第１の接続電極と接し、前記第１のトランジスタの半導体層の他端は、前記第３のトランジスタの前記ゲートとして機能するゲート電極と接し、前記第２のトランジスタの半導体層の一端は、前記第２の接続電極と接し、前記第２のトランジスタの半導体層の他端は、前記第４のトランジスタの前記ゲートとして機能するゲート電極と接し、前記第１の接続電極、前記第２の接続電極、前記第３のトランジスタのゲート電極、及び前記第４のトランジスタのゲート電極は同一工程で形成されたものであることを特徴とする半導体装置を提供することができる。
第１乃至第４のトランジスタはメモリセルに含まれ、前記メモリセルは、前記第３のトランジスタのチャネル容量及び前記第４のトランジスタのチャネル容量により電荷の保持を行うことを特徴とする半導体装置を提供することができる。
読み出し用のトランジスタのチャネル容量を用いて電荷の保持を行うことによって、一つのメモリセルの面積を小さくすることができる。
読み出し用且つ電荷保持用のトランジスタには結晶性を有しシリコンを含有する半導体を用い且つ電荷供給用のトランジスタには酸化物半導体を用いることによって、読み出し速度を向上し且つ一つのメモリセルの面積を小さくすることができる。
半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 実施例１におけるサンプルの初期特性。 実施例１におけるサンプルのＢＴ試験結果。 実施例１におけるサンプルのＢＴ試験結果。 オフ電流と測定時の基板温度の関係。
実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、以下の実施の形態は、いくつかを適宜組み合わせて実施することができる。
（実施の形態１）
連想メモリを有する半導体装置の一例について図１、図２を用いて説明する。
図１は図２のｉ行ｊ列のメモリセル（図２のｂｉｊに対応）の一例を示している。なお、図中、ｉ、ｊ、ｍ、ｎは自然数である。また、ｉはｍより小さく、ｊはｎより小さい。
図１において、一つのメモリセルには、トランジスタ１１、トランジスタ１２、トランジスタ２１、トランジスタ２２、配線３１、配線３２、配線３３、及び配線３４が配置されている。
トランジスタ１１及びトランジスタ１２は、電荷供給用のトランジスタとしての機能を有する。
なお、トランジスタ１１及びトランジスタ１２には酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＯＳ））を用いているため、トランジスタの回路記号の下にＯＳという符号を付している。
トランジスタ２１及びトランジスタ２２は、読み出し用のトランジスタ及び電荷保持用のトランジスタとしての機能を有する。
図１ではトランジスタ１１、トランジスタ１２、トランジスタ２１、トランジスタ２２はｎチャネル型トランジスタを用いているが必要に応じてｐチャネル型トランジスタを用いても良い。
なお、ｐチャネル型トランジスタを用いる場合は必要に応じて入力信号又は入力電圧の極性を反転させれば良い。
配線３１及び配線３２は、サーチ線としての機能を有する。
なお、図中のＳＬ及び／ＳＬはサーチ線を意味する。
また、ＳＬｘ（ｘは任意の数）と表記した場合、ｘ列目のメモリセルに配置されたサーチ線ＳＬであることを意味する。
配線３３は、ワード線としての機能を有する。
なお、図中のＷＬはワード線を意味する。
また、ＷＬｙ（ｙは任意の数）と表記した場合、ｙ行目のメモリセルに配置されたワード線ＷＬであることを意味する。
配線３４は、マッチ線としての機能を有する。
なお、図中のＭＬはマッチ線を意味する。
また、ＭＬｙ（ｙは任意の数）と表記した場合、ｙ行目のメモリセルに配置されたマッチ線ＭＬであることを意味する。
配線３１には、トランジスタ１１のソース又はドレインの一方と、トランジスタ２１のソース又はドレインの一方と、が電気的に接続されている。
配線３２には、トランジスタ１２のソース又はドレインの一方と、トランジスタ２２のソース又はドレインの一方と、が電気的に接続されている。
配線３３には、トランジスタ１１のゲートと、トランジスタ１２のゲートと、が電気的に接続されている。
なお、トランジスタ１１のゲート及びトランジスタ１２のゲートをそれぞれ異なる配線に電気的に接続しても良い。
但し、トランジスタ１１のゲート及びトランジスタ１２のゲートには同じ信号を入力するため、図１のようにトランジスタ１１のゲート及びトランジスタ１２のゲートを共通の配線に電気的に接続することが好ましい。
配線３４には、トランジスタ２１のソース又はドレインの他方と、トランジスタ２２のソース又はドレインの他方と、が電気的に接続されている。
配線３１及び配線３２は、列方向に沿って並ぶメモリセル群に共通して設けられている。
配線３３及び配線３４は、行方向に沿って並ぶメモリセル群に共通して設けられている。
トランジスタ１１のソース又はドレインの他方には、トランジスタ２１のゲートが電気的に接続されている。
トランジスタ１２のソース又はドレインの他方には、トランジスタ２２のゲートが電気的に接続されている。
なお、本明細書では、直接接続されている状態、若しくは、回路動作に影響のない素子を介して接続されている状態を「電気的に接続」されていると呼んでいる。
回路動作に影響のない素子とは、入力が信号の場合は信号の内容を変えずに出力する素子であり、入力が電圧の場合は電圧の極性を変えずに出力する素子であり、具体的には、抵抗素子、スイッチ、ダイオード等である。スイッチとしては例えばトランジスタ等がある。なお、入力が電圧の場合は容量素子等も含まれる。
また、図２においてメモリセル（ｂｘｙと表記）が行方向及び列方向に沿って並んでいる。
なお、ｂｘｙ（ｘ、ｙは任意の数）と表記した場合、ｘ番目の列、ｙ番目の行に配置されたメモリセルであることを意味する。
また、図２において、各行にプリチャージを行うための手段（図２では「Ｈｉｇｈ（１）」が入出力されるトランジスタ）と、各行の出力を整えるためのバッファと、が備えられている。
また、出力Ｇｙは判定回路に入力され、判定回路にて出力Ｇｙ（「Ｈｉｇｈ（１）」又は「Ｌｏｗ（０）」）に応じて一致、不一致を判定する。
ここで、各動作（書き込み動作、読み出し動作）について説明する。
以下では、図１及び図２のｉ行ｊ列のメモリセルの動作を例に説明するが、他のメモリセルでも同様の動作を繰り返すことにより、全てのメモリセルにおいて書き込み動作及び読み出し動作を行うことができる。
書き込み動作を行う場合、まず、ワード線ＷＬｉを選択して、トランジスタ１１のゲート及びトランジスタ１２のゲートを開いた状態（トランジスタをオン状態）とする。
そして、サーチ線ＳＬｊ及びサーチ線／ＳＬｊに「Ｈｉｇｈ（１）」又は「Ｌｏｗ（０）」に対応する電圧を入力する。
ここで、３値連想メモリ（ＴＣＡＭ）の場合、サーチ線ＳＬｊの入力Ｓｊ及びサーチ線／ＳＬｊの入力／Ｓｊの組み合わせは、Ｓｊが「Ｈｉｇｈ（１）」且つ／Ｓｊが「Ｌｏｗ（０）」の第１状態、Ｓｊが「Ｌｏｗ（０）」且つ／Ｓｊが「Ｈｉｇｈ（１）」の第２状態、及びＳｊが「Ｌｏｗ（０）」且つ／Ｓｊが「Ｌｏｗ（０）」の第３状態である。
なお、「Ｈｉｇｈ（１）」は電源電圧Ｖｄｄである。
また、「Ｌｏｗ（０）」は低電源電圧Ｖｓｓ又は接地電位ＧＮＤである。
低電源電圧Ｖｓｓは電源電圧Ｖｄｄよりも低い電圧である。
基準電位が接地電位ＧＮＤとならない場合は、電源電位Ｖｄｄと対になる電源電圧を低電源電圧Ｖｓｓと呼んでいる。
第１状態及び第２状態は、Ｓｊと／Ｓｊとが逆の極性である。
そして、第１状態はＳｊに「Ｈｉｇｈ（１）」が入力されるので、メモリセルｂｉｊの状態は「Ｈｉｇｈ（１）」である。
また、第２状態はＳｊに「Ｌｏｗ（０）」が入力されるので、メモリセルｂｉｊの状態は「Ｌｏｗ（０）」である。
そして、第３状態はＳｊ及び／Ｓｊの双方に「Ｌｏｗ（０）」が入力されるので、メモリセルｂｉｊの状態は「Ｘ（Ｄｏｎ’ｔ Ｃａｒｅ）」である。
なお、メモリセルｂｉｊ内に情報ｂｉｊ及び情報／ｂｉｊがそれぞれ記憶される。
ｂｉｊはトランジスタ２１のチャネル容量に記憶された情報であり、／ｂｉｊはトランジスタ２２のチャネル容量に記憶された情報である。
「Ｘ（Ｄｏｎ’ｔ Ｃａｒｅ）」は、読み出し動作のときにどのような値が入力されても一致と判断する値である。
以上と同様の動作を各メモリセルにおいて行うことにより、各メモリセルに書き込みを行う。
書き込み動作が終了した後は、トランジスタ１１のゲート及びトランジスタ１２のゲートを閉じた状態（トランジスタをオフ状態）とする。
よって、読み出し動作を行う場合には、トランジスタ１１のゲート及びトランジスタ１２のゲートが閉じた状態（トランジスタをオフ状態）となっている。
読み出し動作を行う場合は、マッチ線ＭＬｉに「Ｈｉｇｈ（１）」をプリチャージする。
次に、サーチ線ＳＬｊ及びサーチ線／ＳＬｊに「Ｈｉｇｈ（１）」又は「Ｌｏｗ（０）」に対応する電圧を入力する。
なお、読み出し動作のときは、サーチ線ＳＬｊの入力Ｓｊとサーチ線／ＳＬｊの入力／Ｓｊとを逆極性とする。
読み出し動作時におけるｂｉｊ、／ｂｉｊ、Ｓｊ、／Ｓｊ、及びＭＬｉの関係を表１に示す。
表１に示すように、メモリセルへの書き込み動作が第１状態又は第２状態で行われた場合であって、入力Ｓｊがメモリセル内のｂｉｊと一致する場合はマッチ線ＭＬｉの電位が「Ｈｉｇｈ（１）」のままとなる。
一方、メモリセルへの書き込み動作が第１状態又は第２状態で行われた場合であって、入力Ｓｊがメモリセル内のｂｉｊと一致しない場合はマッチ線ＭＬｉの電位が「Ｌｏｗ（０）」となる。
また、メモリセルへの書き込み動作が第３状態（「Ｘ（Ｄｏｎ’ｔ Ｃａｒｅ）」）で行われた場合は、読み出し動作のとき、トランジスタ２１のゲート及びトランジスタ２２のゲートが閉じた状態（トランジスタをオフ状態）になっているので、サーチ線ＳＬｊの入力Ｓｊとサーチ線／ＳＬｊの入力／Ｓｊがマッチ線ＭＬｉに供給されることがない。
したがって、メモリセルへの書き込み動作が第３状態（「Ｘ（Ｄｏｎ’ｔ Ｃａｒｅ）」）で行われた場合は、入力Ｓｊとメモリセル内のｂｉｊの一致又は不一致にかかわらず、マッチ線ＭＬｉの電位は「Ｈｉｇｈ（１）」のままとなる。
ここで、マッチ線ＭＬｉの出力Ｇｉを判定する判定回路において、出力Ｇｉが「Ｈｉｇｈ（１）」の場合は一致と判断し、出力Ｇｉが「Ｌｏｗ（０）」の場合は不一致と判断する。
よって、行方向に並ぶメモリセルのうち全てが一致する場合はマッチ線ＭＬｉの電位が「Ｈｉｇｈ（１）」となり一致と判断される。つまり、行方向に並ぶ全てのメモリセルにおいて、書き込み動作が第１の状態又は第２の状態で行われ、かつ入力Ｓｊがｂｊと一致する場合、又は書き込み動作が第３の状態で行われた場合は、マッチ線ＭＬｉの電位が「Ｈｉｇｈ（１）」となり一致と判断される。
一方、行方向に並ぶメモリセルのうち一つでも一致しない場合はマッチ線ＭＬｉの電位が「Ｌｏｗ（０）」となるので不一致と判断される。つまり、行方向に並ぶ全てのメモリセルにおいて、書き込み動作が第１の状態又は第２の状態で行われ、かつ入力Ｓｊがメモリセル内のｂｊと一致しない場合は、マッチ線ＭＬｉの電位が「Ｌｏｗ（０）」となるので不一致と判断される。
以上のように、連想メモリではデータワードの一致又は不一致を行毎に判断し、一致する行が一つでもあった場合は連想メモリ全体として一致と判断し、一致する行が一つもなかった場合は連想メモリ全体として不一致と判断する。
例えば、図３のようにデータワード「１０１１０」が入力される場合、１行目はデータワード「１０１００」が記憶されており、入力されたデータワード「１０１１０」と一致しないため１行目は不一致と判断される。
また、図３において、Ｌ行目はデータワード「１０１１０」が記憶されており、入力されたデータワード「１０１１０」と一致するためＬ行目は一致と判断される。
また、図３において、Ｍ行目はデータワード「１０１１Ｘ」が記憶されており、Ｘは全て一致であることから、入力されたデータワード「１０１１０」と一致するためＭ行目は一致と判断される。
また、図３において、Ｎ行目はデータワード「１０１ＸＸ」が記憶されており、Ｘは全て一致であることから、入力されたデータワード「１０１１０」と一致するためＮ行目は一致と判断される。
よって、図３の場合は一致する行があるため、連想メモリ全体として一致と判断される。
一方、一致する行が一つもない場合は、連想メモリ全体として不一致と判断される。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
（実施の形態２）
図１、図２、図４、図５において、「Ｘ（Ｄｏｎ’ｔ Ｃａｒｅ）」を記憶せずに、第１状態及び第２状態のみを書き込んだ場合は２値連想メモリ（ＢＣＡＭ）となる。
つまり、図１、図２、図４、図５は、２値連想メモリ（ＢＣＡＭ）及び３値連想メモリ（ＴＣＡＭ）の双方に利用できる。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
（実施の形態３）
２値連想メモリ（ＢＣＡＭ）又は３値連想メモリ（ＴＣＡＭ）において、各メモリセルの記憶内容を書き込み後に確認したい場合がある。
２値連想メモリ（ＢＣＡＭ）の場合だと、読み込み動作を繰り返すことにより、各行に記憶されたデータワードを確認できるため、読み込み動作のみで各メモリセルの記憶内容を確認することができる。
ところが、図３で示した例のように、３値連想メモリ（ＴＣＡＭ）においては複数の行が一致する場合がある。
そのため、複数の行が一致した場合は、一致した各行の内容に「Ｘ」が含まれるのか否かの判別が難しいため、読み出し動作を繰り返しても、各メモリセルの記憶内容が判断できない場合がある。
また、別のメモリを用意して書き込んだ情報を記憶しておく方法もある。
しかしながら、別のメモリに記憶する方法は面積の大きいメモリを別途用意形成するため好ましい方法とはいえない。
そこで、本実施の形態では各メモリセルの記憶内容を書き込み後に確認可能な構成について図４、図５を用いて説明する。
図４の構成は、図１において、トランジスタ２１のソース又はドレインの他方とトランジスタ２２のソース又はドレインの他方との接続部と、マッチ線である配線３４と、の間にトランジスタ２３を追加した構成である。
図４において、トランジスタ２３のソース又はドレインの一方は、トランジスタ２１のソース又はドレインの他方とトランジスタ２２のソース又はドレインの他方との接続部と電気的に接続されている。
図４において、トランジスタ２３のソース又はドレインの他方は、配線３４と電気的に接続されている。
図４において、トランジスタ２３のゲートは、配線３５と電気的に接続されている。
なお、本実施の形態ではトランジスタ２３はｎチャネル型トランジスタであるが、ｐチャネル型トランジスタとしても良い。
ｐチャネル型トランジスタとする場合は、適宜、入力信号又は入力電圧の極性を調整すれば良い。
配線３５は、読み出し選択線としての機能を有する。
なお、図中のＲＬは読み出し選択線を意味する。
また、ＲＬｙ（ｙは任意の数）と表記した場合、ｙ行目のメモリセルに配置された読み出し選択線ＲＬであることを意味する。
配線３５は、行方向に沿って並ぶメモリセル群に共通して設けられている。
図５の構成は、図２において、読み出し選択線ＲＬを追加し、読み出し選択線ＲＬへ「Ｈｉｇｈ（１）」又は「Ｌｏｗ（０）」を入力する手段（トランジスタ等）を追加し、且つ、マッチ線ＭＬへ「Ｌｏｗ（０）」を入力する手段（トランジスタ等）を追加した構成である。
本実施の形態ではトランジスタ２３及び読み出し選択線ＲＬを追加したことによって、書き込み動作及び読み出し動作の他に確認動作を行うことが可能となる。
図４及び図５の動作について説明する。
以下では、図４及び図５のｉ行ｊ列のメモリセルの動作を例に説明するが、他のメモリセルでも同様の動作を繰り返すことにより、全てのメモリセルにおいて書き込み動作、読み出し動作、及び確認動作を行うことができる。
まず、書き込み動作については、図１、図２と同様である。
書き込み動作時、トランジスタ２３はオン状態でもオフ状態でもどちらでもよい。
但し、書き込み動作時にマッチ線ＭＬｉの電気的な状態が、サーチ線ＳＬｊに影響しないようにするため、トランジスタ２３をオフ状態とすることが好ましい。
よって、確認動作を行わない実施の形態１においても、マッチ線ＭＬの電気的な状態がサーチ線ＳＬに影響しないようにするためにトランジスタ２３を追加しても良い。
次に、読み込み動作についても、図１、図２と同様である。
但し、読み込み動作時には、マッチ線ＭＬｉと、トランジスタ２１のソース又はドレインの他方とトランジスタ２２のソース又はドレインの他方との接続部と、を導通させる必要があるため、読み込み動作時はトランジスタ２３をオン状態とする。
次に、確認動作の場合、全てのサーチ線Ｓ１〜Ｓｎ及びサーチ線／Ｓ１〜／Ｓｎを「Ｌｏｗ（０）」にプリチャージする。
そして、ｉ行目のデータを読み出す場合、ｉ行目のマッチ線ＭＬｉ及び読み出し選択線ＲＬｉを「Ｈｉｇｈ（１）」とし、且つ、ｉ行目以外のマッチ線ＭＬ１〜ＭＬｉ−１、ＭＬｉ＋１〜ＭＬｍ及び読み出し選択線ＲＬ１〜ＲＬｉ−１、ＲＬｉ＋１〜ＲＬｍを「Ｌｏｗ（０）」とする。
このとき、ｉ行目のメモリセルに記憶されたｂｉｊに応じてＳｊの出力が「Ｈｉｇｈ（１）」又は「Ｌｏｗ（０）」となる。
つまり、ｂｉｊが「Ｈｉｇｈ（１）」の場合はトランジスタ２１がオン状態となっているため、マッチ線ＭＬｉの電圧「Ｈｉｇｈ（１）」がＳＬｊに入力され、Ｓｊとして「Ｈｉｇｈ（１）」が出力される。
一方、ｂｉｊが「Ｌｏｗ（０）」の場合はトランジスタ２１がオフ状態となっているため、マッチ線ＭＬｉの電圧「Ｈｉｇｈ（１）」がＳＬｊに入力されず、Ｓｊはプリチャージされた「Ｌｏｗ（０）」のままである。
また、ｉ行目のメモリセルに記憶された／ｂｉｊに応じて／Ｓｊの出力が「Ｈｉｇｈ（１）」又は「Ｌｏｗ（０）」となる。
つまり、／ｂｉｊが「Ｈｉｇｈ（１）」の場合はトランジスタ２２がオン状態となっているため、マッチ線ＭＬｉの電圧「Ｈｉｇｈ（１）」が／ＳＬｊに入力され、／Ｓｊとして「Ｈｉｇｈ（１）」が出力される。
一方、／ｂｉｊが「Ｌｏｗ（０）」の場合はトランジスタ２２がオフ状態となっているため、マッチ線ＭＬｉの電圧「Ｈｉｇｈ（１）」が／ＳＬｊに入力されず、／Ｓｊはプリチャージされた「Ｌｏｗ（０）」のままである。
以上のように、確認動作によって、Ｓｊの出力からｂｉｊの内容が確認でき、／Ｓｊの出力から／ｂｉｊの内容が確認できる。つまり、確認動作によって、各メモリセルの記憶内容を確認することができる。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
（実施の形態４）
図１、図４ではチャネル容量を用いて電荷を保持（データを記憶）することにより、一つのメモリセルの面積を小さくしている。
一方、トランジスタ２１のゲートに第１の容量素子の一方の電極を電気的に接続し、且つ、第１の容量素子の他方の電極を「Ｌｏｗ（０）」とし、トランジスタ２２のゲートに第２の容量素子の一方の電極を電気的に接続し、且つ、第２の容量素子の他方の電極を「Ｌｏｗ（０）」としても良い。
上記構成の場合、第１の容量素子及び第２の容量素子を設ける必要があるが、トランジスタ１１及びトランジスタ１２の半導体として酸化物半導体を用いているため、第１の容量素子及び第２の容量素子の面積を小さくしても電荷の保持が可能である。
よって、第１の容量素子及び第２の容量素子を設けた場合であっても、第１の容量素子及び第２の容量素子の面積を最小限に抑えることができるので、一つのメモリセルの面積を小さくすることができる。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
（実施の形態５）
図１及び図４において、読み出し用且つ電荷保持用のトランジスタ（トランジスタ２１、トランジスタ２２）に用いる半導体は、読み出し速度向上のため、結晶性を有し、シリコンを含有する半導体を用いると好ましい。
一方、電荷供給用のトランジスタ（トランジスタ１１、トランジスタ１２）のリーク量が多いと、読み出し用且つ電荷保持用のトランジスタのチャネル容量を大きくする必要があるため、読み出し用且つ電荷保持用のトランジスタのチャネル形成領域の面積を大きくしなければならない。
そこで、電荷供給用のトランジスタ（トランジスタ１１、トランジスタ１２）は酸化物半導体を用いると好ましい。
酸化物半導体はシリコンよりもバンドギャップが広く、酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタと比較して、ソースとドレインと間のリーク量（トランジスタのオフ電流）が極めて少ない。
よって、電荷供給用のトランジスタ（トランジスタ１１、トランジスタ１２）に用いる半導体として、酸化物半導体を適用することにより、読み出し用且つ電荷保持用のトランジスタのチャネル形成領域の面積を減らすことができる。
読み出し速度向上のため、読み出し用且つ電荷保持用のトランジスタ（トランジスタ２１、トランジスタ２２）はマッチ線ＭＬ（配線３４）にプリチャージした電位を素早く変化させる必要がある。
そのため、読み出し用且つ電荷保持用のトランジスタ（トランジスタ２１、トランジスタ２２）のチャネル幅は広くした方が好ましい。
一方、オフ電流を小さくするため、電荷供給用のトランジスタ（トランジスタ１１、トランジスタ１２）のチャネル幅は狭くした方が好ましい。
したがって、読み出し用且つ電荷保持用のトランジスタ（トランジスタ２１、トランジスタ２２）のチャネル幅を電荷供給用のトランジスタ（トランジスタ１１、トランジスタ１２）のチャネル幅よりも広くすることが好ましい。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、半導体材料について説明する。
結晶性を有し、シリコンを含有する半導体としては、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）等がある。
シリコンを含有する半導体は、単結晶、多結晶、微結晶等のように結晶性を有していればどのようなものでも良いが、移動度向上のためには単結晶が最も好ましい。
酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）とを含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。
また、酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はランタノイドから選ばれた一種又は複数種を有することが好ましい。
ランタノイドとして、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）がある。
例えば、一元系金属の酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛等を用いることができる。
また、例えば、二元系金属の酸化物半導体として、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物等を用いることができる。
また、例えば、三元系金属の酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物等を用いることができる。
また、例えば、四元系金属の酸化物半導体として、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含有させても良い。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。
あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いても良い。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
酸化物半導体は単結晶でも、非単結晶でもよい。
非単結晶の場合、非晶質でも、多結晶でもよい。また、非晶質中に結晶性を有する部分を含む構造でもよい。なお、アモルファスは欠陥が多いため、非アモルファスが好ましい。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
（実施の形態７）
連想メモリを用いた半導体装置の作製方法の一例について、図６〜図１５を用いて説明する。
なお、図１０〜図１３は図１〜図２に対応する上面図であり、４つのメモリセルを図示している。
また、図１４〜図１５は図４〜図５に対応する上面図であり、１つのメモリセルを図示している。
そして、図１０〜図１５のＡ−Ｂ断面における断面図が図６〜図９に対応している。
図６〜図１５との間で同一部分又は同様な機能を有する部分には同一の符号を共通に付している。
まず、基板１０１上の絶縁層１０２と、絶縁層１０２上の半導体層２００と、を有する構造体を用意する（図６（Ａ））。
図６（Ａ）の構造体としては、ＳＯＩ基板（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）等を用いることができる。
または、基板１０１上に絶縁層１０２、半導体層２００を順次形成することにより図６（Ａ）の構造体を形成しても良い。
基板１０１としては、シリコンウェハ、ガラス基板、石英基板、金属基板（ステンレス基板等）を用いることができるがこれらに限定されない。
なお、図６（Ａ）の構造体の代わりにシリコンウェハを用いてトランジスタを形成しても良い。
絶縁層１０２としては、絶縁性を有していればどのような材料でも用いることができる。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。絶縁層１０２は、単層構造でも積層構造でも良い。
半導体層２００は、結晶性を有し、シリコンを含有する半導体を用いることが好ましいがこれに限定されない。例えば、結晶性又は非晶質の酸化物半導体を用いても良い。また、非晶質のシリコンを含有する半導体を用いてもよい。
シリコンを含有する半導体としては、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）等がある。
シリコンを含有する半導体は、単結晶、多結晶、微結晶等のように結晶性を有していればどのようなものでも良いが、移動度向上のためには単結晶が最も好ましい。
次に、半導体層２００をエッチング加工して島状の半導体層２１０を形成し、半導体層２１０上にゲート絶縁層３００を形成する（図６（Ｂ）、図１０（Ａ）、図１４（Ａ））。
ゲート絶縁層３００は、絶縁性を有していればどのような材料でも用いることができる。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、半導体層２１０を酸化又は窒化した膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。ゲート絶縁層３００は、単層構造でも積層構造でも良い。
図６（Ｂ）では、図１のトランジスタ２１に用いる半導体層と、図１のトランジスタ２２に用いる半導体層と、を共有している（一体形成している）。
図６（Ｂ）のように、図１のトランジスタ２１に用いる半導体層と、図１のトランジスタ２２に用いる半導体層と、を共有することにより、図１のメモリセルを作製するに際して、一つのメモリセルの面積を小さくすることができる。
なお、トランジスタ２１に用いる半導体層と、トランジスタ２２に用いる半導体層と、を分離しても良い。
図１０（Ａ）では、図４のトランジスタ２１に用いる半導体層と、図４のトランジスタ２２に用いる半導体層と、図４のトランジスタ２３に用いる半導体層と、を共有している（一体形成している）。
図１０（Ａ）のように、図４のトランジスタ２１に用いる半導体層と、図４のトランジスタ２２に用いる半導体層と、図４のトランジスタ２３に用いる半導体層と、を共有することにより、図４のメモリセルを作製するに際して、一つのメモリセルの面積を小さくすることができる。
なお、トランジスタ２１に用いる半導体層と、トランジスタ２２に用いる半導体層と、図４のトランジスタ２３に用いる半導体層と、を分離しても良い。
次に、ゲート絶縁層３００に複数の開口部を設ける（図６（Ｃ））。
複数の開口部は、トランジスタのソース又はドレインとなる位置に設けられる。
次に、ゲート絶縁層３００上のゲート電極と、開口部を介して半導体層２１０に電気的に接続される接続電極と、を同時に形成する。さらに、ゲート電極及び接続電極をマスクとして不純物元素を添加する（図７（Ａ）、図１０（Ｂ）、図１４（Ｂ））。ゲート電極と接続電極とは同一工程で同時に形成されているため、ゲート電極と接続電極とは同層であるといえる。ゲート電極と接続電極とは同一工程で同時に形成されているため、ゲート電極と接続電極とは同じ出発膜を用いて形成されたものであるともいえる。
不純物元素としてはドナー元素（燐、ヒ素等）又はアクセプター元素（ホウ素等）を用いることができる。
なお、接続電極と半導体層とが接する箇所の抵抗を下げるため、接続電極形成前に、接続電極が接する箇所に選択的に不純物元素を添加しておいても良い。
なお、電極４１１、電極４１２、電極４１３がゲート電極に対応する。
また、電極４２１、電極４２２、電極４２３、電極４２４が接続電極に対応する。
そして、電極４１１は、図１、図４のトランジスタ２１のゲート電極に対応する。
また、電極４１２は、図１、図４のトランジスタ２２のゲート電極に対応する。
また、電極４１３は、図４のトランジスタ２３のゲート電極に対応する。
ゲート電極及び接続電極は、導電性を有していればどのような材料でも用いることができる。例えば、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅、導電性を付与する不純物を添加したシリコン、様々な合金、酸化物導電層（代表的にはインジウム錫酸化物等）等を用いることができるがこれらに限定されない。ゲート電極及び接続電極は、単層構造でも積層構造でも良い。
次に、サイドウォール用絶縁層を形成した後、サイドウォール用絶縁層をエッチバックすることにより、ゲート電極の側面及び接続電極の側面にサイドウォール５１０を形成し、サイドウォール、ゲート電極及び接続電極をマスクとして不純物元素を添加する（図７（Ｂ））。
なお、サイドウォール形成時にゲート絶縁層３００の一部も同時に除去する（図７（Ｂ））。
サイドウォール用絶縁層としては、絶縁性を有していればどのような材料でも用いることができる。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。サイドウォール用絶縁層は、単層構造でも積層構造でも良い。
次に、ゲート電極上及び接続電極上に層間絶縁膜６００を形成する（図７（Ｃ））。
層間絶縁膜６００は、酸化シリコン膜、窒化シリコン膜、窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜、ポリイミド、アクリル、シロキサンポリマー、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。層間絶縁膜６００は、単層構造でも積層構造でも良い。
次に、層間絶縁膜６００をエッチバック又は研磨（機械研磨、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等）することにより、ゲート電極及び接続電極の上面（表面）を露出させる（図８（Ａ））。
層間絶縁膜６００の埋め込みを行うことによって、コンタクトホールを形成することなく、ゲート電極の上面（表面）及び接続電極の上面（表面）を露出することができるので、マスク数を削減することができる。
ゲート電極及び接続電極の上面（表面）を露出させた層間絶縁膜６００は、ゲート電極及び接続電極の間に埋め込まれた状態となっている。
よって、ゲート電極及び接続電極の上面（表面）を露出させた層間絶縁膜６００は、埋込絶縁層であるといえる。
なお、後に形成する酸化物半導体層を結晶性を有するものとする場合、酸化物半導体層が形成される層間絶縁膜６００表面の平坦性が高いことが好ましい。
そのため、ゲート電極及び接続電極の上面（表面）を露出させる方法はＣＭＰを用いることが好ましい。
次に、層間絶縁膜６００（埋込絶縁層）上、接続電極上、及び、ゲート電極上に酸化物半導体層７１１、酸化物半導体層７１２を形成する（図８（Ｂ）、図１１（Ａ）、図１４（Ｃ））。
なお、酸化物半導体層７１１は、図１、図４のトランジスタ１１の半導体層に対応する。
また、酸化物半導体層７１２は、図１、図４のトランジスタ１２の半導体層に対応する。
そして、酸化物半導体層の一端は接続電極に接しており、酸化物半導体層の他端はゲート電極に接している。
さらに、酸化物半導体層は、接続電極とゲート電極との間の領域と重なる位置に配置されており、且つ、下層の半導体層と重なる位置に配置されている。
以上のような構成とすることによって、一つのメモリセルの面積を縮小することができる。
ここで、水素元素は酸化物半導体層中においてキャリア（ドナー）となる。
また、水素元素は還元性を有するので酸素欠損を誘発する元素でもある。
よって、水素元素はキャリアを誘発する２つの要因を双方有しているため、水素元素を含む物質は酸化物半導体層を高純度化してＩ型に近づけることを妨げる物質であるといえる。
なお、水素元素を含む物質とは、水素、水分、水酸化物、水素化物等を含む。
一方、層間絶縁膜６００をプラズマＣＶＤ法で形成した場合、成膜ガスに水素元素が含まれるため、層間絶縁膜６００中に水素が取り込まれて酸化物半導体層に悪影響を与える。
また、ポリイミド、アクリル、シロキサンポリマー等の樹脂膜は水分を多量に含むため、水分が酸化物半導体層に悪影響を与える。
そのため、酸化物半導体層７１１及び酸化物半導体層７１２と接する層間絶縁膜６００は水素を含まないスパッタ法で形成された膜であることが好ましい。特にスパッタ法で形成された酸化シリコン膜又は酸化アルミニウム膜が好適である。
次に、酸化物半導体層７１１上及び酸化物半導体層７１２上にゲート絶縁層８００を形成し、ゲート絶縁層８００上にゲート電極８１１（ゲート配線）を形成する（図８（Ｃ）、図１１（Ｂ）、図１５（Ａ））。
ゲート絶縁層８００は、絶縁性を有していればどのような材料でも用いることができる。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。ゲート絶縁層８００は、単層構造でも積層構造でも良い。
ゲート電極８１１は、導電性を有していればどのような材料でも用いることができる。例えば、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅、導電性を付与する不純物を添加したシリコン、様々な合金、酸化物導電層（代表的にはインジウム錫酸化物等）等を用いることができるがこれらに限定されない。ゲート電極（ゲート配線）は、単層構造でも積層構造でも良い。
ゲート電極８１１は、図１、図４のトランジスタ１１のゲート電極、トランジスタ１２のゲート電極、及び、配線３３（ワード線ＷＬ）に対応する。
次に、サイドウォール用絶縁層を形成した後、サイドウォール用絶縁層をエッチバックすることにより、ゲート電極の側面にサイドウォール９１０を形成する（図９（Ａ））。
なお、サイドウォール形成時にゲート絶縁層８００の一部も同時に除去する（図９（Ａ））。
サイドウォール用絶縁層としては、絶縁性を有していればどのような材料でも用いることができる。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。サイドウォール用絶縁層は、単層構造でも積層構造でも良い。
次に、酸化物半導体層７１１上の電極１０１１及び電極１０２１と、酸化物半導体層７１２上の電極１０１２及び電極１０２２と、電極４２３上及び層間絶縁膜６００上の配線１０２３と、を同時に形成する（図９（Ｂ）、図１２、図１５（Ｂ））。
なお、図４のメモリセルを形成する場合は、図１５（Ｂ）のように、電極４１３上及び層間絶縁膜６００上の配線１０２４、並びに、電極４２４上及び層間絶縁膜６００上の配線１０２５も同時に形成する。
図９（Ｂ）の電極及び配線は、導電性を有していればどのような材料でも用いることができる。例えば、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅、導電性を付与する不純物を添加したシリコン、様々な合金、酸化物導電層（代表的にはインジウム錫酸化物等）等を用いることができるがこれらに限定されない。電極及び配線は、単層構造でも積層構造でも良い。
電極１０１１及び電極１０２１は、一方が図１、図４のトランジスタ１１のソース電極に対応し、他方が図１、図４のトランジスタ１１のドレイン電極に対応する。
電極１０１２及び電極１０２２は、一方が図１、図４のトランジスタ１２のソース電極に対応し、他方が図１、図４のトランジスタ１２のドレイン電極に対応する。
配線１０２３は、図１の配線３４（マッチ線ＭＬ）に対応する。
配線１０２３は、図４のトランジスタ２３と、図４のトランジスタ２１及び図４のトランジスタ２２と、を電気的に接続する配線に対する補助配線となる。なお、補助配線の形成を省略しても良いが、補助配線を形成することにより、マッチ線ＭＬへの電荷供給を素早く行うことができるため補助配線を形成した方が好ましい。
配線１０２４は、図４の配線３５（読み出し選択線ＲＬ）に対応する。
配線１０２５は、図４の配線３４（マッチ線ＭＬ）に対応する。
なお、図９（Ｂ）のように、ソース電極又はドレイン電極（電極１０１１、電極１０２１、電極１０１２、電極１０２２等）を、下層のゲート電極又は接続電極とも接するようすることによって、酸化物半導体層と下層のゲート電極又は接続電極との間に接触不良が生じた場合であっても、酸化物半導体層と下層のゲート電極又は接続電極との電気的な接続が可能になる。
また、酸化物半導体層７１１と電極１０１１が重なる領域、酸化物半導体層７１１と電極１０２１が重なる領域、酸化物半導体層７１２と電極１０１２が重なる領域、酸化物半導体層７１２と電極１０２２が重なる領域、はそれぞれトランジスタのソース領域又はドレイン領域とみなすこともできる。
そして、サイドウォール５１０が存在することによって、チャネル形成領域と、ソース領域又はドレイン領域と、の間に高抵抗領域（サイドウォールと重なる酸化物半導体層の領域）が形成されるため、酸化物半導体を用いたトランジスタのオフ電流を低減することができ、酸化物半導体を用いたトランジスタのリーク量を減少させることができる。
次に、ゲート電極上に層間絶縁膜１１００を形成し、層間絶縁膜１１００にコンタクトホールを形成し、層間絶縁膜１１００上に配線１２１１及び配線１２１２を形成する（図９（Ｃ）、図１３、図１５（Ｃ））。
配線１２１１はコンタクトホールを介して電極１０２１と電気的に接続されている。
配線１２１２はコンタクトホールを介して電極１０２２と電気的に接続されている。
層間絶縁膜１１００は、酸化シリコン膜、窒化シリコン膜、窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜、ポリイミド、アクリル、シロキサンポリマー、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。層間絶縁膜１１００は、単層構造でも積層構造でも良い。
配線１２１１及び配線１２１２は、導電性を有していればどのような材料でも用いることができる。例えば、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅、導電性を付与する不純物を添加したシリコン、様々な合金、酸化物導電層（代表的にはインジウム錫酸化物等）等を用いることができるがこれらに限定されない。配線１２１１及び配線１２１２は、単層構造でも積層構造でも良い。
配線１２１１は、図１、図４の配線３１（サーチ線ＳＬ）に対応する。
配線１２１２は、図１、図４の配線３２（サーチ線／ＳＬ）に対応する。
各層を以上のように配置、作製することによって、図１又は図４のメモリセルを作製する場合に一つのメモリセルの面積を小さくすることができる。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
（実施の形態８）
実施の形態７では、トップゲート型トランジスタの場合を示したが、ボトムゲート型トランジスタとしても良いし、フィン型トランジスタとしても良い。
実施の形態７で示した構造と異なるトップゲート型のトランジスタとしても良い。
即ち、トランジスタの構造はどのようなものでも適用可能である。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。
Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体を用いたトランジスタは、酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。
なお、Ｉｎ、Ｓｎ、Ｚｎは組成比でそれぞれ５ａｔｏｍｉｃ％以上含まれていると好ましい。
Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。
また、ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせることができる。
ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせることにより、ｎチャネル型のトランジスタのオフ状態を維持するための電圧の絶対値を低くすることができ、低消費電力化が可能となる。
さらに、ｎチャネル型のトランジスタのしきい値電圧をプラスシフトさせて、しきい値電圧を０Ｖ以上にすれば、ノーマリーオフ型のトランジスタを形成することが可能となる。
Ｉｎ、Ｓｎ、Ｚｎを含有する酸化物半導体を用いたトランジスタの特性を以下に示す。
（サンプルＡ〜Ｃ共通条件）
組成比としてＩｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、ガス流量比をＡｒ／Ｏ２＝６／９ｓｃｃｍ、成膜圧力を０．４Ｐａ、成膜電力１００Ｗとして、１５ｎｍの厚さとなるように基板上に酸化物半導体層を成膜した。
次に、酸化物半導体層を島状になるようにエッチング加工した。
そして、酸化物半導体層上に５０ｎｍの厚さとなるようにタングステン層を成膜し、これをエッチング加工してソース電極及びドレイン電極を形成した。
次に、プラズマＣＶＤ法を用いて、シランガス（ＳｉＨ４）と一酸化二窒素（Ｎ２Ｏ）を用いて１００ｎｍの厚さとなるように酸化窒化珪素膜（ＳｉＯＮ）を形成してゲート絶縁膜とした。
次に、１５ｎｍの厚さとなるように窒化タンタルを形成し、１３５ｎｍの厚さとなるようにタングステンを形成し、これらをエッチング加工してゲート電極を形成した。
さらに、プラズマＣＶＤ法を用いて、３００ｎｍの厚さとなるように酸化窒化珪素膜（ＳｉＯＮ）を形成し、１．５μｍの厚さとなるようにポリイミド膜を形成し層間絶縁膜とした。
次に、層間絶縁膜にコンタクトホールを形成し、５０ｎｍの厚さとなるように第１のチタン膜を形成し、１００ｎｍの厚さとなるようにアルミニウム膜を形成し、５０ｎｍの厚さとなるように第２のチタン膜を形成し、これらをエッチング加工して測定用のパッドを形成した。
以上のようにしてトランジスタを有する半導体装置を形成した。
（サンプルＡ）
サンプルＡは酸化物半導体層の成膜中に基板に意図的な加熱を施さなかった。
また、サンプルＡは酸化物半導体層の成膜後であって、酸化物半導体層のエッチング加工前に加熱処理を施さなかった。
（サンプルＢ）
サンプルＢは基板を２００℃になるように加熱した状態で酸化物半導体層の成膜を行った。
また、サンプルＢは酸化物半導体層の成膜後であって、酸化物半導体層のエッチング加工前に加熱処理を施さなかった。
基板を加熱した状態で成膜を行った理由は、酸化物半導体層中でドナーとなる水素を追い出すためである。
（サンプルＣ）
サンプルＣは基板を２００℃になるように加熱した状態で酸化物半導体層の成膜を行った。
さらに、サンプルＣは酸化物半導体層の成膜後であって、酸化物半導体層のエッチング加工前に窒素雰囲気で６５０℃１時間の加熱処理を施した後、酸素雰囲気で６５０℃１時間の加熱処理を施した。
窒素雰囲気で６５０℃１時間の加熱処理を施した理由は、酸化物半導体層中でドナーとなる水素を追い出すためである。
ここで、酸化物半導体層中でドナーとなる水素を追い出すための加熱処理で酸素も離脱し、酸化物半導体層中でキャリアとなる酸素欠損も生じてしまう。
そこで、酸素雰囲気で６５０℃１時間の加熱処理を施すことにより、酸素欠損を低減する効果を狙った。
（サンプルＡ〜Ｃのトランジスタの特性）
図１６（Ａ）にサンプルＡのトランジスタの初期特性を示す。
図１６（Ｂ）にサンプルＢのトランジスタの初期特性を示す。
図１６（Ｃ）にサンプルＣのトランジスタの初期特性を示す。
サンプルＡのトランジスタの電界効果移動度は１８．８ｃｍ２／Ｖｓｅｃであった。
サンプルＢのトランジスタの電界効果移動度は３２．２ｃｍ２／Ｖｓｅｃであった。
サンプルＣのトランジスタの電界効果移動度は３４．５ｃｍ２／Ｖｓｅｃであった。
ここで、サンプルＡ〜Ｃと同様の成膜方法で形成した酸化物半導体層の断面を透過型顕微鏡（ＴＥＭ）で観察したところ、成膜時に基板加熱を行ったサンプルＢ及びサンプルＣと同様の成膜方法で形成したサンプルには結晶性が確認された。
そして、驚くべきことに、成膜時に基板加熱を行ったサンプルは、結晶性部分と非結晶性部分とを有し、結晶性部分の配向がｃ軸配向に揃っている結晶性であった。
通常の多結晶では結晶性部分の配向が揃っておらず、ばらばらの方向を向いているため、成膜時に基板加熱を行ったサンプルは新しい構造を有している。
また、図１６（Ａ）〜（Ｃ）を比較すると、成膜時に基板加熱を行うこと、又は、成膜後に加熱処理を行うことにより、ドナーとなる水素元素を追い出すことができるため、ｎチャネル型トランジスタのしきい値電圧をプラスシフトできることが理解できる。
即ち、成膜時に基板加熱を行ったサンプルＢのしきい値電圧は、成膜時に基板加熱を行っていないサンプルＡのしきい値電圧よりもプラスシフトしている。
また、成膜時に基板加熱を行ったサンプルＢ及びサンプルＣを比較した場合、成膜後に加熱処理を行ったサンプルＣの方が、成膜後に加熱処理を行っていないサンプルＢよりもプラスシフトしていることがわかる。
また、水素のような軽元素は加熱処理の温度が高いほど離脱しやすいため、加熱処理の温度が高いほど水素が離脱しやすい。
よって、成膜時又は成膜後の加熱処理の温度を更に高めればよりプラスシフトが可能であると考察した。
（サンプルＢとサンプルＣのゲートＢＴストレス試験結果）
サンプルＢ（成膜後加熱処理なし）及びサンプルＣ（成膜後加熱処理あり）とに対してゲートＢＴストレス試験を行った。
まず、基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ特性の測定を行い、加熱及びプラスの高電圧印加を行う前のトランジスタの特性を測定した。
次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。
次に、ゲート絶縁膜に印加されるＶｇｓに２０Ｖを印加し、そのまま１時間保持した。
次に、Ｖｇｓを０Ｖとした。
次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定を行い、加熱及びプラスの高電圧印加を行った後のトランジスタの特性を測定した。
以上のようにして、加熱及びプラスの高電圧印加を行う前後のトランジスタの特性を比較することをプラスＢＴ試験と呼ぶ。
一方、まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ特性の測定を行い、加熱及びマイナスの高電圧印加を行う前のトランジスタの特性を測定した。
次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。
次に、ゲート絶縁膜にＶｇｓに−２０Ｖを印加し、そのまま１時間保持した。
次に、Ｖｇｓを０Ｖとした。
次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定を行い、加熱及びマイナスの高電圧印加を行った後のトランジスタの特性を測定した。
以上のようにして、加熱及びマイナスの高電圧印加を行う前後のトランジスタの特性を比較することをマイナスＢＴ試験と呼ぶ。
図１７（Ａ）はサンプルＢのプラスＢＴ試験結果であり、図１７（Ｂ）はサンプルＢのマイナスＢＴ試験結果である。
図１８（Ａ）はサンプルＣのプラスＢＴ試験結果であり、図１８（Ｂ）はサンプルＣのマイナスＢＴ試験結果である。
プラスＢＴ試験及びマイナスＢＴ試験はトランジスタの劣化具合を判別する試験であるが、図１７（Ａ）及び図１８（Ａ）を参照すると少なくともプラスＢＴ試験の処理を行うことにより、しきい値電圧をプラスシフトさせることができることがわかった。
特に、図１７（Ａ）ではプラスＢＴ試験の処理を行うことにより、トランジスタがノーマリーオフ型になったことがわかる。
よって、トランジスタの作製時の加熱処理に加えて、プラスＢＴ試験の処理を行うことにより、しきい値電圧のプラスシフト化を促進でき、ノーマリーオフ型のトランジスタを形成することができた。
図１９はサンプルＡのトランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。
ここでは、測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。
なお、図１９ではチャネル幅１μｍあたりのオフ電流量を図示している。
基板温度が１２５℃（１０００／Ｔが約２．５１）のとき１×１０−１９Ａ以下となっていた。
基板温度が８５℃（１０００／Ｔが約２．７９）のとき１×１０−２０Ａ以下となっていた。
つまり、シリコン半導体を用いたトランジスタと比較して極めて低いオフ電流であることがわかった。
なお、温度が低いほどオフ電流が低下するため、常温であればより低いオフ電流となることは明らかである。
１１ トランジスタ
１２ トランジスタ
２１ トランジスタ
２２ トランジスタ
２３ トランジスタ
３１ 配線
３２ 配線
３３ 配線
３４ 配線
３５ 配線
１０１ 基板
１０２ 絶縁層
２００ 半導体層
２１０ 半導体層
３００ ゲート絶縁層
４１１ 電極
４１２ 電極
４１３ 電極
４２１ 電極
４２２ 電極
４２３ 電極
４２４ 電極
５１０ サイドウォール
６００ 層間絶縁膜
７１１ 酸化物半導体層
７１２ 酸化物半導体層
８００ ゲート絶縁層
８１１ ゲート電極
９１０ サイドウォール
１０１１ 電極
１０１２ 電極
１０２１ 電極
１０２２ 電極
１０２３ 配線
１０２４ 配線
１０２５ 配線
１１００ 層間絶縁膜
１２１１ 配線
１２１２ 配線

Claims (3)

  1. 第１乃至第４のトランジスタと、第１乃至第４の配線と、を有し、
    前記第１の配線には、前記第１のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの一方と、が電気的に接続され、
    前記第２の配線には、前記第２のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方と、が電気的に接続され、
    前記第３の配線には、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートと、が電気的に接続され、
    前記第４の配線には、前記第３のトランジスタのソース又はドレインの他方と、前記第４のトランジスタのソース又はドレインの他方と、が電気的に接続され、
    前記第３のトランジスタのゲートには、前記第１のトランジスタのソース又はドレインの他方が電気的に接続され、
    前記第４のトランジスタのゲートには、前記第２のトランジスタのソース又はドレインの他方が電気的に接続され、
    前記第１及び前記第２のトランジスタの半導体層として、酸化物半導体層が用いられ、
    前記第３及び前記第４のトランジスタの半導体層として、シリコンを含有する半導体層が用いられ、
    前記第１のトランジスタは、前記第３のトランジスタの上方に設けられており、
    前記第２のトランジスタは、前記第４のトランジスタの上方に設けられており、
    前記第１のトランジスタの半導体層は、前記第３のトランジスタの半導体層と重なる領域を有し、
    前記第２のトランジスタの半導体層は、前記第４のトランジスタの半導体層と重なる領域を有し、
    前記第３のトランジスタのソース又はドレインの一方と電気的に接続された第１の接続電極を有し、
    前記第１の接続電極、及び前記第３のトランジスタのゲートとしての機能を有する導電層は、同一工程を経て形成されたものであり、
    前記第１の接続電極は、前記第１のトランジスタの半導体層と重なる領域を有することを特徴とする半導体装置。
  2. 第１乃至第５のトランジスタと、第１乃至第５の配線と、を有し、
    前記第１の配線には、前記第１のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの一方と、が電気的に接続され、
    前記第２の配線には、前記第２のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方と、が電気的に接続され、
    前記第３の配線には、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートと、が電気的に接続され、
    前記第４の配線には、前記第５のトランジスタのソース又はドレインの一方が電気的に接続され、
    前記第５の配線には、前記第５のトランジスタのゲートが電気的に接続され、
    前記第３のトランジスタのゲートには、前記第１のトランジスタのソース又はドレインの他方が電気的に接続され、
    前記第４のトランジスタのゲートには、前記第２のトランジスタのソース又はドレインの他方が電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方には、前記第３のトランジスタのソース又はドレインの他方と、前記第４のトランジスタのソース又はドレインの他方と、が電気的に接続され、
    前記第１及び前記第２のトランジスタの半導体層として、酸化物半導体層が用いられ、
    前記第３乃至前記第５のトランジスタの半導体層として、シリコンを含有する半導体層が用いられ、
    前記第１のトランジスタは、前記第３のトランジスタの上方に設けられており、
    前記第２のトランジスタは、前記第４のトランジスタの上方に設けられており、
    前記第１のトランジスタの半導体層は、前記第３のトランジスタの半導体層と重なる領域を有し、
    前記第２のトランジスタの半導体層は、前記第４のトランジスタの半導体層と重なる領域を有し、
    前記第３のトランジスタのソース又はドレインの一方と電気的に接続された第１の接続電極を有し、
    前記第１の接続電極、及び前記第３のトランジスタのゲートとしての機能を有する導電層は、同一工程を経て形成されたものであり、
    前記第１の接続電極は、前記第１のトランジスタの半導体層と重なる領域を有することを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記第３のトランジスタのゲートとしての機能を有する導電層は、前記第１のトランジスタの半導体層と重なる領域を有し、
    前記第４のトランジスタのゲートとしての機能を有する導電層は、前記第２のトランジスタの半導体層と重なる領域を有することを特徴とする半導体装置。
JP2012108657A 2011-05-17 2012-05-10 半導体装置 Expired - Fee Related JP6068829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012108657A JP6068829B2 (ja) 2011-05-17 2012-05-10 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011110391 2011-05-17
JP2011110391 2011-05-17
JP2012108657A JP6068829B2 (ja) 2011-05-17 2012-05-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016147997A Division JP6285509B2 (ja) 2011-05-17 2016-07-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2012256411A JP2012256411A (ja) 2012-12-27
JP2012256411A5 JP2012256411A5 (ja) 2015-06-25
JP6068829B2 true JP6068829B2 (ja) 2017-01-25

Family

ID=47174272

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2012108657A Expired - Fee Related JP6068829B2 (ja) 2011-05-17 2012-05-10 半導体装置
JP2016147997A Expired - Fee Related JP6285509B2 (ja) 2011-05-17 2016-07-28 半導体装置
JP2017001504A Active JP6333419B2 (ja) 2011-05-17 2017-01-09 半導体装置
JP2018082845A Active JP6570694B2 (ja) 2011-05-17 2018-04-24 半導体装置
JP2019144565A Withdrawn JP2019220698A (ja) 2011-05-17 2019-08-06 半導体装置
JP2020182480A Active JP6987949B2 (ja) 2011-05-17 2020-10-30 半導体装置
JP2021195344A Active JP7340584B2 (ja) 2011-05-17 2021-12-01 半導体装置
JP2023137665A Pending JP2023162325A (ja) 2011-05-17 2023-08-28 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2016147997A Expired - Fee Related JP6285509B2 (ja) 2011-05-17 2016-07-28 半導体装置
JP2017001504A Active JP6333419B2 (ja) 2011-05-17 2017-01-09 半導体装置
JP2018082845A Active JP6570694B2 (ja) 2011-05-17 2018-04-24 半導体装置
JP2019144565A Withdrawn JP2019220698A (ja) 2011-05-17 2019-08-06 半導体装置
JP2020182480A Active JP6987949B2 (ja) 2011-05-17 2020-10-30 半導体装置
JP2021195344A Active JP7340584B2 (ja) 2011-05-17 2021-12-01 半導体装置
JP2023137665A Pending JP2023162325A (ja) 2011-05-17 2023-08-28 半導体装置

Country Status (4)

Country Link
US (1) US9859268B2 (ja)
JP (8) JP6068829B2 (ja)
KR (2) KR101996214B1 (ja)
TW (1) TWI570891B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
CN105097793B (zh) * 2014-04-22 2018-03-16 中芯国际集成电路制造(北京)有限公司 一种集成电路的设计方法和集成电路
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
WO2018004663A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Two transistor memory cell with metal oxide semiconductors and silicon transistors
WO2018004667A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Two transistor memory cell using high mobility metal oxide semiconductors
WO2018004659A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Three transistor memory cell with metal oxide semiconductors and si transistors
US10714181B2 (en) * 2016-11-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell
US10283411B1 (en) * 2018-01-02 2019-05-07 International Business Machines Corporation Stacked vertical transistor device for three-dimensional monolithic integration
CN108615812B (zh) * 2018-05-14 2020-02-07 浙江大学 一种基于记忆二极管的三态内容寻址存储器
US10741585B2 (en) * 2018-06-29 2020-08-11 Sandisk Technologies Llc Content addressable memory using threshold-adjustable vertical transistors and methods of forming the same
TWI752667B (zh) * 2020-10-07 2022-01-11 旺宏電子股份有限公司 三態內容可定址記憶體及其記憶胞
US11328775B2 (en) 2020-10-07 2022-05-10 Macronix International Co., Ltd. Ternary content addressable memory and memory cell thereof
US20240052086A1 (en) 2021-02-03 2024-02-15 Mitsui Chemicals, Inc. Method of producing optical material, polymerizable composition for optical material, and optical material
JP2023170727A (ja) * 2022-05-20 2023-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701980A (en) * 1970-08-03 1972-10-31 Gen Electric High density four-transistor mos content addressed memory
US3750115A (en) * 1972-04-28 1973-07-31 Gen Electric Read mostly associative memory cell for universal logic
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6396799A (ja) 1986-10-13 1988-04-27 Nec Corp 連想メモリ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0352196A (ja) * 1989-07-20 1991-03-06 Toshiba Corp 連想メモリ
US5146300A (en) 1989-11-27 1992-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having improved stacked capacitor and manufacturing method therefor
JPH088342B2 (ja) 1989-11-27 1996-01-29 三菱電機株式会社 半導体集積回路装置
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JPH05101681A (ja) * 1991-10-08 1993-04-23 Mitsubishi Electric Corp 半導体記憶装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2966638B2 (ja) * 1992-04-17 1999-10-25 三菱電機株式会社 ダイナミック型連想メモリ装置
JPH07121444A (ja) 1993-10-21 1995-05-12 Fuji Xerox Co Ltd 補助記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6169308B1 (en) 1996-11-15 2001-01-02 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
JP3554666B2 (ja) 1997-10-07 2004-08-18 株式会社日立製作所 半導体メモリ装置
US6060723A (en) 1997-07-18 2000-05-09 Hitachi, Ltd. Controllable conduction device
EP0843361A1 (en) 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
US6642574B2 (en) 1997-10-07 2003-11-04 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
EP0892440A1 (en) 1997-07-18 1999-01-20 Hitachi Europe Limited Controllable conduction device
US6753568B1 (en) 1996-11-15 2004-06-22 Hitachi, Ltd. Memory device
EP0843360A1 (en) 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
US5888872A (en) * 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
ATE422099T1 (de) 1998-02-06 2009-02-15 Hitachi Ltd Steuerbare festkörperanordnung mit einer tunnelbarrierestruktur
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
GB2360113B (en) 2000-03-08 2004-11-10 Seiko Epson Corp Dynamic random access memory
JP2001338992A (ja) * 2000-05-30 2001-12-07 Seiko Epson Corp メモリセル、メモリセルの製造方法、半導体記憶装置及び電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093178A (ja) 2000-09-13 2002-03-29 Sony Corp 半導体記憶装置および動作方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6888730B2 (en) 2001-04-03 2005-05-03 Mosaid Technologies Incorporated Content addressable memory cell
CA2342575A1 (en) 2001-04-03 2002-10-03 Mosaid Technologies Incorporated Content addressable memory cell
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP2003272386A (ja) 2002-03-20 2003-09-26 Mitsubishi Electric Corp Ｔｃａｍセル、ｔｃａｍセルアレイ、アドレス検索メモリおよびネットワークアドレス検索装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7216284B2 (en) * 2002-05-15 2007-05-08 International Business Machines Corp. Content addressable memory having reduced power consumption
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004111562A (ja) * 2002-09-17 2004-04-08 Seiko Epson Corp 素子基板及びその製造方法、電気光学装置、投射型表示装置
JP4602635B2 (ja) 2002-10-03 2010-12-22 富士通セミコンダクター株式会社 半導体装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004295967A (ja) 2003-03-26 2004-10-21 Kawasaki Microelectronics Kk 連想メモリ
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4803953B2 (ja) * 2003-07-09 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2491585B1 (en) 2009-10-21 2020-01-22 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
WO2011052351A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494599B1 (en) 2009-10-30 2020-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP6023453B2 (ja) 2011-04-15 2016-11-09 株式会社半導体エネルギー研究所 記憶装置
US8729545B2 (en) 2011-04-28 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8897049B2 (en) 2011-05-13 2014-11-25 Semiconductor Energy Laboratories Co., Ltd. Semiconductor device and memory device including semiconductor device

Also Published As

Publication number Publication date
JP2018142719A (ja) 2018-09-13
JP2016192250A (ja) 2016-11-10
TW201250990A (en) 2012-12-16
JP2019220698A (ja) 2019-12-26
JP2022027814A (ja) 2022-02-14
JP7340584B2 (ja) 2023-09-07
KR20190080838A (ko) 2019-07-08
KR102079492B1 (ko) 2020-02-21
JP6570694B2 (ja) 2019-09-04
US9859268B2 (en) 2018-01-02
US20120292614A1 (en) 2012-11-22
JP2023162325A (ja) 2023-11-08
JP2021015995A (ja) 2021-02-12
TWI570891B (zh) 2017-02-11
JP2012256411A (ja) 2012-12-27
JP2017073194A (ja) 2017-04-13
JP6333419B2 (ja) 2018-05-30
KR20120128566A (ko) 2012-11-27
JP6285509B2 (ja) 2018-02-28
JP6987949B2 (ja) 2022-01-05
KR101996214B1 (ko) 2019-07-05

Similar Documents

Publication Publication Date Title
JP6570694B2 (ja) 半導体装置
KR101960221B1 (ko) 반도체 장치 및 반도체 장치의 구동방법
JP6952145B2 (ja) 記憶装置
KR101912575B1 (ko) 반도체 장치의 구동 방법
TWI540686B (zh) 半導體記憶體裝置
JP6302110B2 (ja) 半導体装置
JP6127180B2 (ja) 半導体装置
JP6633723B2 (ja) 半導体装置の作製方法
KR101840474B1 (ko) 반도체 장치 및 반도체 장치의 구동방법
JP5750005B2 (ja) 半導体装置
US8576636B2 (en) Semiconductor device
US8467232B2 (en) Semiconductor device
KR102220602B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R150 Certificate of patent or registration of utility model

Ref document number: 6068829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees