TWI752667B

TWI752667B - 三態內容可定址記憶體及其記憶胞

Info

Publication number: TWI752667B
Application number: TW109134752A
Authority: TW
Inventors: 曾柏皓; 李明修; 李峯旻
Original assignee: 旺宏電子股份有限公司
Priority date: 2020-10-07
Filing date: 2020-10-07
Publication date: 2022-01-11
Also published as: TW202215439A

Abstract

一種三態內容可定址記憶體及其記憶胞被提出。三態內容可定址記憶胞包括第一電晶體以及第二記憶體。第一電晶體具有閘極端接收選擇信號，第一電晶體的第一端耦接至匹配線，第一電晶體的第二端耦接至源極線。第二電晶體具有閘極端接收反向選擇信號，第二電晶體的第一端耦接至匹配線，第二電晶體的第二端耦接至源極線。其中，第一電晶體以及第二電晶體皆具有電荷儲存結構。

Description

三態內容可定址記憶體及其記憶胞

本發明是有關於一種三態內容可定址記憶體及其記憶胞，且特別是有關於一種快閃記憶體形式的三態內容可定址記憶體及其記憶胞。

在習知技術中，三態內容可定址記憶體常基於靜態隨機存取記憶體的架構來設置，並常應用在網路交換機上。這種情況下，三態內容可定址記憶胞需要多個（16個）電晶體來建構，並耗去大量的電路面積，並導致相對高的電力消耗。如此，造成在有電力消耗限制的應用上的限制。

在部分習知技術中，可應用電阻式記憶體來建構三態內容可定址記憶體。在這樣的應用下，常由於電晶體的導通及截止電阻的差異不夠大，導致不同狀態的匹配信號所具有的電壓差異不夠明顯，而產生的感測結果判斷上的困難。降低了三態內容可定址記憶體的工作效率。

本發明提供一種三態內容可定址記憶胞及其記憶胞，可提高記憶胞的高密度且降低所需的靜態功率消秏。

本發明的三態內容可定址記憶胞包括第一電晶體以及第二記憶體。第一電晶體具有閘極端接收選擇信號，第一電晶體的第一端耦接至匹配線，第一電晶體的第二端耦接至源極線。第二電晶體具有閘極端接收反向選擇信號，第二電晶體的第一端耦接至匹配線，第二電晶體的第二端耦接至源極線。其中，第一電晶體以及第二電晶體皆具有電荷儲存結構。

本發明的三態內容可定址記憶體包括多條選擇線、多條匹配線以及記憶胞陣列。記憶胞陣列具有多個記憶胞，並形成多個記憶胞行以及多個記憶胞列。其中，各記憶胞具有相互並聯的第一電晶體以及第二電晶體，第一電晶體以及第二電晶體皆具有電荷儲存結構。其中，記憶胞行分別耦接選擇線，記憶胞列分別耦接匹配線。

基於上述，本發明提供快閃記憶胞結構來建構三態內容可定址記憶胞。藉此，三態內容可定址記憶胞的結構有效被簡化，可實現高密度的佈局。且本發明實施例的三態內容可定址記憶胞在匹配的條件下可維持低量的電流消耗，降低靜態功率消耗。在非匹配的條件則可以快速反應，即時提供正確的匹配信號。

請參照圖1，圖1是本發明實施例的三態內容可定址記憶胞的示意圖。三態內容可定址記憶胞100包括電晶體T1以及T2。電晶體T1具有閘極端以接收選擇信號SEL，電晶體T1的第一端（例如汲極端）耦接至匹配線ML，電晶體T1的第二端（例如源極端）耦接至源極線SL。另外，電晶體T2具有閘極端以接收反向選擇信號SELB，電晶體T2的第一端（例如汲極端）耦接至匹配線ML，電晶體T1的第二端（例如源極端）耦接至源極線SL，其中，電晶體T1、T2形成並聯的狀態。在本實施例中電晶體T1、T2皆具有電荷儲存結構。電晶體T1、T2可形成浮動閘極（floating gate）快閃記憶胞、鐵電場效電晶體（ferroelectric field-effect transistor）記憶胞、電荷儲存式（SONOS）快閃記憶胞或浮動點（floating dot）快閃記憶胞。

在資料儲存時，針對三態內容可定址記憶胞100，當所要寫入的資料為邏輯0時，可針對電晶體T2、T1分別寫入邏輯0、1；當所要寫入的資料為邏輯1時，可針對電晶體T2、T1分別寫入邏輯1、0。另外，若三態內容可定址記憶胞100所要寫入的資料為不在乎（don’t care）時，則可針對電晶體T2、T1寫入邏輯1、1。

而在針對三態內容可定址記憶胞100進行資料搜尋動作時，首先可針對匹配線ML進行預充電動作，並使匹配線ML上的匹配信號為一預充電壓。當要進行邏輯0的搜尋，可使反向選擇信號SELB為邏輯0，使選擇信號SEL為搜尋電壓。在此時，若電晶體T2、T1儲存的資料分別為邏輯0、1（表示三態內容可定址記憶胞100儲存邏輯0），電晶體T1、T2均不被導通（均被截止），匹配線ML上的匹配信號可維持預充電壓，並表示此次的搜尋結果為符合（match）。

相對的，若電晶體T2、T1儲存的資料分別為邏輯1、0（表示三態內容可定址記憶胞100儲存邏輯1），電晶體T1可被導通，並使匹配線ML上的匹配信號被拉低至為源極線SL上具有相對低電壓的源極信號。此時，匹配線ML上的匹配信號表示此次的搜尋結果為不符合（mismatch）。

在本實施例中，搜尋電壓可以介於0.5伏特至1.5伏特間，預充電壓則可以介於0.6伏特至1.0伏特間。當然，上述的電壓範圍可以依據記憶胞實際接收的工作電壓以及晶圓的製程參數來進行設定，沒有固定的限制。

在另一方面，當要進行邏輯1的搜尋，可使反向選擇信號SELB為邏輯1，使選擇信號SEL為搜尋電壓。在此時，若電晶體T2、T1儲存的資料分別為邏輯1、0（表示三態內容可定址記憶胞100儲存邏輯1），電晶體T1、T2均不被導通（均被截止），匹配線ML上的匹配信號可維持預充電壓，並表示此次的搜尋結果為符合（match）。

相對的，若電晶體T2、T1儲存的資料分別為邏輯0、1（表示三態內容可定址記憶胞100儲存邏輯0），電晶體T2可被導通，並使匹配線ML上的匹配信號被拉低至為源極線SL上具有相對低電壓的源極信號。此時，匹配線ML上的匹配信號表示此次的搜尋結果為不符合（mismatch）。

另外，若電晶體T2、T1儲存的資料分別為邏輯1、1（表示三態內容可定址記憶胞100儲存的資料為不在乎），電晶體T1、T2均會被截止，匹配線ML上的匹配信號維持為預充電壓，並表示此次的搜尋結果為符合（match）。

附帶一提的，針對電晶體T1、T2寫入邏輯1、0的動作中，可透過針對電晶體T1、T2進行程式化（program）動作或抹除（erase）動作來完成。其中，上述的程式化動作可透過通道熱載子注入（Channel Hot Electron Injection, CHE）、源極端注入（source side injection）或F-N穿隧來完成。抹除動作則可透過F-N穿隧或帶對帶電洞（Band-To-Band Hot Hole, BTBHH）入射來完成。

值得一提的，本發明實施例中，電晶體T1以及電晶體T2的任一中，其截止電阻與導通電阻的比值大於10 ⁶。也因此，在當電晶體T1、T2均被截止時，匹配線ML上的匹配信號不會因為電晶體T1、T2上的漏電現象而產生電壓值下降的不穩定現象。另外，當電晶體T1、T2的其中之一被導通時，匹配線ML上的匹配信號也可被快速的拉低，並即時產生正確的匹配信號。在此，可參照圖2A，圖2A為本發明實施的三態內容可定址記憶胞的匹配信號的波形圖。其中，當搜尋結果為符合時，匹配信號可為曲線MLS1並維持實質上等於預充電壓。相對的，當搜尋結果為不符合時，匹配信號可為曲線MLS2，並快速的被拉低至源極電壓。在此，源極電壓可以為參考接地電壓。

值得注意的，透過判斷匹配信號的電壓值大於或小於一預設的參考電壓Vref，可快速且清除的判斷出搜尋結果是否為符合。

另外，請參照圖2B，圖2B為本發明實施例的三態內容可定址記憶胞中的電晶體的特性曲線圖。其中，曲線201表示電晶體被寫入資料0時的特性曲線，曲線202則表示電晶體被寫入資料1時的特性曲線。若針對電晶體的閘極施加例如為1.5伏特的搜尋電壓VSH時，被寫入資料0的電晶體被導通，並可產生相對高的電流ION。被寫入資料1的電晶體被截止，並可產生相對低的電流IOFF，其中電流ION / IOFF約等於10 ⁶。

以下請參照圖3，圖3為本發明實施例的三態內容可定址記憶胞的一實施方式的示意圖。在圖3中，三態內容可定址記憶胞300透過匹配線ML耦接至預充電電路310，並耦接至感測放大器301。三態內容可定址記憶胞300包括並聯耦接的電晶體T1以及T2。本實施方式中的三態內容可定址記憶胞300的架構與動作與圖1實施例相同，在此不多贅述。

預充電電路310則由電晶體T3所建構。在本實施例中，電晶體T3可以為P型電晶體，並依據啟動信號ST，在搜尋動作的初始時間區間中，被導通以拉升匹配線ML上的匹配信號為預充電壓VM。在完成匹配信號的預充電動作後，電晶體T3可以被截止。

感測放大器301用以在搜尋動作中，使匹配線ML上的匹配信號與參考電壓Vref進行比較，以產生指示搜尋動作為符合或不符合的感測結果SA_ _OUT。其中，當匹配線ML上的匹配信號大於參考電壓Vref時，搜尋動作為符合；相對的，當匹配線ML上的匹配信號小於參考電壓Vref時，搜尋動作為不符合。

感測放大器301可應用本領域具通常知識者所熟知的任意感測放大電路來實施。感測放大器301也可利用邏輯反向器來實施。其中，邏輯反向器的臨界電壓可做為參考電壓Vref。

以下請參照圖4，圖4為本發明實施例的三態內容可定址記憶胞的另一實施例的示意圖。在圖4中，三態內容可定址記憶胞400耦接至預充電電路410以及感測放大器401。三態內容可定址記憶胞400包括電晶體T41以及T42。電晶體T41以及T42皆為雙閘極電晶體。電晶體T41的第一閘極G1為浮動閘極，並接收選擇信號SEL。電晶體T41的第二閘極G2則接收字元線信號WL1。電晶體T42的第一閘極G3為浮動閘極，並接收反向選擇信號SELB。電晶體T42的第二閘極G4則接收字元線信號WL1’。其中，第一閘極G1、G3具有電荷儲存結構。

電晶體T41、T42的汲極端均耦接至匹配線ML，電晶體T41、T42的源極端均耦接至源極線SL1。

三態內容可定址記憶胞400並具有抹除閘極EG1，用以接收抹除電壓。

在執行搜尋動作時，字元線信號WL1、WL1’可被拉高，並使電晶體T41、T42處於可被導通的狀態。透過接收選擇信號SEL以及反向選擇信號SELB，電晶體T41、T42可依據所儲存的邏輯值以被導通或截止，並對應產生匹配線ML上的匹配信號。

預充電電路410則由電晶體T3所建構。在本實施例中，電晶體T3依據啟動信號ST，在搜尋動作的初始時間區間中，被導通以拉升匹配線ML上的匹配信號為預充電壓VM。在完成匹配信號的預充電動作後，電晶體T3可以被截止。

感測放大器401用以在搜尋動作中，使匹配線ML上的匹配信號與參考電壓Vref進行比較，以產生指示搜尋動作為符合或不符合的感測結果SA_ _OUT。

關於電晶體T41、T42的導通或截止的判斷機制，與圖1實施例中所陳述的內容相類似，在此恕不多贅述。

另外，請參照圖5，圖5為本發明圖4實施例的三態內容可定址記憶胞中的電晶體的特性曲線圖。其中，曲線510表示電晶體被寫入資料0時的特性曲線，曲線520則表示電晶體被寫入資料1時的特性曲線。若針對電晶體的閘極施加例如為0.5伏特的搜尋電壓VSH時，被寫入資料0的電晶體被導通，被寫入資料1的電晶體被截止，且兩電晶體（被導通的電晶體與被截止的電晶體）間的電流比值約等於10 ⁶。

在本實施例中，寫入資料0的電晶體可透過過度抹除（over erase）的方式來執行抹除的動作。在此條件下，寫入資料0的電晶體的臨界（threshold）電壓可以低於0伏特，例如為-3伏特。

以下請參照圖6A以及圖6B，圖6A以及圖6B分別為本發明不同實施例的三態內容可定址記憶胞的示意圖。在圖6A中，三態內容可定址記憶胞600包括電晶體T61~T64。三態內容可定址記憶胞600透過匹配線ML耦接至預充電電路611以及感測放大器601。在三態內容可定址記憶胞600中，電晶體T61、T62具有電荷儲存結構。電晶體T61與電晶體T63串聯耦接在匹配線ML以及源極線SL1間，電晶體T62與電晶體T64串聯耦接在匹配線ML以及源極線SL1間。電晶體T61與電晶體T63的閘極分別接收選擇信號SEL以及字元線信號WL，電晶體T62與電晶體T64的閘極則分別接收反向選擇信號SELB以及字元線信號WL’。

在搜尋動作被執行時，電晶體T63、T64作為開關，並分別依據字元線信號WL、WL’被導通。此時，電晶體T61、T62可基於所儲存的資料，依據分別接收的選擇信號SEL以及反向選擇信號SLEB以被導通或截止，並在當電晶體T61、T62的其中之一被導通時，拉低匹配線ML上的匹配信號，或者，並在當電晶體T61、T62接被截止時，維持匹配線ML上的匹配信號為預充電電壓VM。如此一來，感測放大器601可依據比較參考電壓Vref以及匹配線ML上的匹配信號來產生感測結果。

電晶體T61~T64可沿著與匹配線ML平行的方向進行配置。

關於電晶體T61、T62的導通或截止的判斷機制，與圖1實施例中所陳述的內容相類似，在此恕不多贅述。

預充電電路611則由電晶體T3所建構。在本實施例中，電晶體T3依據啟動信號ST，在搜尋動作的初始時間區間中，被導通以拉升匹配線ML上的匹配信號為預充電壓VM。在完成匹配信號的預充電動作後，電晶體T3可以被截止。

在圖4B中，與圖4A不相同的，電晶體T64以及T62可沿與匹配線ML正交的方向依序排列。電晶體T63以及T61同樣可沿與匹配線ML正交的方向依序排列。依據圖4A、4B的繪示可以得知，三態內容可定址記憶胞600可以依據二維或三維的方式進行布局。

請參照圖7，圖7為本發明一實施例的三態內容可定址記憶體的示意圖。三態內容可定址記憶體700包括記憶胞陣列710、預充電電路721~72n、感測放大器730、緩衝器740、源極線驅動器750以及編碼器760。記憶胞陣列710包括多個三態內容可定址的記憶胞MC11~MCnm。記憶胞MC11~MCnm可區分為n個記憶胞列以及m個記憶行。記憶胞MC11~MCnm可依據圖1、4、6的實施例中的三態內容可定址記憶胞100、400或600來建構。

三態內容可定址記憶體700中並具有多條源極線SL1~SLn，分別耦接至記憶胞陣列710中的n個記憶胞列。記憶胞陣列710中的m個記憶胞行並分別透過多條選擇線以接收選擇信號SEL1~SELm，分別透過多條選擇線以接收反向選擇信號SEL1B~SELmB。記憶胞陣列710中的n個記憶胞列另分別耦接多條匹配線ML1~MLn，並透過匹配線ML1~MLn耦接至預充電電路721~72m以及感測放大器730。感測放大器730耦接至編碼器760。編碼器760用以針對感測放大器730所產生的感測結果進行編碼，並產生一匹配結果。

源極線驅動器750耦接源極線SL1~SLn。源極線驅動器750用以產生多個源極驅動信號。緩衝器740耦接記憶胞陣列710中的多條選擇線，分別提供多個寫入資料或多個選擇信號SEL1~SELm以及反向選擇信號SEL1B~SELmB至記憶胞陣列710中的m個記憶胞行。

在執行搜尋動作的細節上，請參照圖8。圖8為本發明圖7實施例的三態內容可定址記憶體的搜尋動作的示意圖。其中，在初始狀態下，可針對所有的記憶胞MC11~MCnm執行抹除動作。接著，針對記憶胞MC11~MCnm執行程式化動作，並例如將邏輯0、1、1的資料分別寫入記憶胞MC11、MC12、MC1m；將邏輯1、0、0的資料分別寫入記憶胞MC21、MC22、MC2m；以及將邏輯0、1、0的資料分別寫入記憶胞MCn1、MCn2、MCnm。

在搜尋動作時，預充電電路721~72n可預先使匹配線ML1~MLn為預充電壓。例如依據邏輯1、0、0的資料對記憶胞陣列710進行搜尋。可使選擇信號SEL1、SEL2、SELm分別為邏輯1、0、0，並使反向選擇信號SEL1B、SEL2B、SELmB分別為邏輯0、1、1。其中，匹配線ML1上的匹配信號會被產生導通路徑的記憶胞MC1m所拉低，並產生表示不符合的匹配信號。匹配線ML2耦接的記憶胞MC21、MC22、MC2m的電晶體都維持截止，匹配線ML2上的匹配信號則可維持為表示為符合的匹配信號（實質上等於預充電壓）。匹配線MLn會被產生導通路徑的記憶胞MCn1、MCn2所拉低，並產生表示不符合的匹配信號。

特別值得一提的，當記憶胞中儲存的資料為不在乎時，搜尋動作依然可以正常運作。例如，當記憶胞MCn2中儲存的資料變更為不在乎時，在針對邏輯0、1、0的資料進行搜尋時，匹配線MLn上的匹配信號則可維持為表示為符合的匹配信號（實質上等於預充電壓）。

以下請參照圖9，圖9為本發明圖7實施例的三態內容可定址記憶體的抹除動作的示意圖。在本發明實施例中，記憶胞陣列710中的全部記憶胞可通過F-N穿隧的方式，一併抹除為具有低臨界電壓的狀態。亦即抹除後的記憶胞等同於儲存邏輯0的資料。另外，本發明實施例也可針對特定的記憶胞執行抹除動作。例如，記憶胞MC11原先儲存不在乎的資料（兩電晶體T11、T12均儲存邏輯1），記憶胞MC22原先儲存邏輯1的資料（兩電晶體T21、T22分別儲存邏輯1、0）。透過帶對帶電洞（Band-To-Band Hot Hole, BTBHH）入射的方式，可逐一的針對記憶胞MC11、記憶胞MC22執行抹除動作。其中，透過提供例如為-3V~-10V的反向選擇信號SEL1B，為0伏特的選擇信號SEL1以及例如為3V~10V的源極信號SL1，可以將電晶體T11中的資料抹除為邏輯0。而透過提供例如為-3V~-10V的選擇信號SEL1，為0伏特的反向選擇信號SEL1B以及例如為3V~10V的源極信號SL1，可以將電晶體T12中的資料抹除為邏輯0。針對記憶胞MC22，則可提供例如為-3V~-10V的反向選擇信號SEL2B，為0伏特的選擇信號SEL2以及例如為3V~10V的源極信號SL2，可以將電晶體T21中的資料抹除為邏輯0。

依據上述的說明可以得知，本發明實施例中，記憶胞陣列710的架構，可以提供使其中的多個記憶胞中的電晶體，逐一的執行抹除的動作，有效提升三態內容可定址記憶的存取效能。

綜上所述，本發明透過具有電荷儲存結構的二電晶體來形成三態內容可定址記憶胞。有效降低匹配線上所可能產生的漏電，穩定指示為符合的匹配信號。本發明並可加速指示為不符合的匹配信號的拉低速度。如此一來，三態內容可定址記憶胞的判斷出的匹配結果的穩定性可以提升。

100、300、400、600:三態內容可定址記憶胞 301、401、601:感測放大器 310、410、611:預充電電路 700:三態內容可定址記憶體 710:記憶胞陣列 721~72n:預充電電路 730:感測放大器 740:緩衝器 750:源極線驅動器 760:編碼器 EG1:抹除閘極 G1~G4:閘極 MC11~MCnm:記憶胞 ML、ML1~MLn:匹配線 MLS1、MLS2、201、202、510、520:曲線 SA_ _OUT:感測結果 SEL、SEL1~SELm:選擇信號 SELB、SEL1B~SELmB:反向選擇信號 SL、SL1~SLn:源極線 ST:啟動信號 T1、T2、T3、T41、T42、T61~T64、T11、T12、T21、T22:電晶體 VM:預充電壓 Vref:參考電壓 VSH:搜尋電壓 WL1、WL1’:字元線信號

圖1是本發明實施例的三態內容可定址記憶胞的示意圖。圖2A為本發明實施的三態內容可定址記憶胞的匹配信號的波形圖。圖2B為本發明實施例的三態內容可定址記憶胞中的電晶體的特性曲線圖。圖3為本發明實施例的三態內容可定址記憶胞的一實施方式的示意圖。圖4為本發明實施例的三態內容可定址記憶胞的另一實施例的示意圖。圖5為本發明圖4實施例的三態內容可定址記憶胞中的電晶體的特性曲線圖。圖6A以及圖6B分別為本發明不同實施例的三態內容可定址記憶胞的示意圖。圖7為本發明一實施例的三態內容可定址記憶體的示意圖。圖8為本發明圖7實施例的三態內容可定址記憶體的搜尋動作的示意圖。圖9為本發明圖7實施例的三態內容可定址記憶體的抹除動作的示意圖。

100:三態內容可定址記憶胞

T1、T2:電晶體

SEL:選擇信號

ML:匹配線

SL:源極線

SELB:反向選擇信號

Claims

一種三態內容可定址記憶胞，包括：一第一電晶體，具有閘極端接收一選擇信號，該第一電晶體的第一端耦接至一匹配線，該第一電晶體的第二端耦接至一源極線；以及一第二電晶體，具有閘極端接收一反向選擇信號，該第二電晶體的第一端耦接至該匹配線，該第二電晶體的第二端耦接至該源極線，其中，該第一電晶體以及該第二電晶體皆具有電荷儲存結構。
如請求項1所述的三態內容可定址記憶胞，其中該第一電晶體以及該第二電晶體的其中之任一的截止電阻與導通電阻的比值大於10⁶。
如請求項1所述的三態內容可定址記憶胞，其中該第一電晶體與該第二電晶體均為浮動閘極電晶體，該三態內容可定址記憶胞更包括：一第一開關，與該第一電晶體串接在該匹配線與該源極線間，受控於一第一字元線信號；以及一第二開關，與該第二電晶體串接在該匹配線與該源極線間，受控於一第二字元線信號。
如請求項1所述的三態內容可定址記憶胞，其中該第一電晶體為雙閘極電晶體，該第一電晶體一第一閘極為浮動閘極並接收該選擇信號，該第一電晶體一第二閘極接收一第一字元線信號，該第二電晶體為雙閘極電晶體，該第二電晶體一第一閘極為浮動閘極並接收該反向選擇信號，該第二電晶體一第二閘極接收一第二字元線信號。
一種三態內容可定址記憶體，包括：多條選擇線；多條匹配線；以及一記憶胞陣列，具有多個記憶胞，形成多個記憶胞行以及多個記憶胞列，其中各該記憶胞具有相互並聯的一第一電晶體以及一第二電晶體，該第一電晶體以及該第二電晶體皆具有電荷儲存結構，該第一電晶體具有閘極端接收一選擇信號，該第一電晶體的第一端耦接至對應的匹配線，該第一電晶體的第二端耦接至一源極線，該第二電晶體具有閘極端接收一反向選擇信號，該第二電晶體的第一端耦接至該第一電晶體的第一端，該第二電晶體的第二端耦接至該源極線，其中該些記憶胞行分別耦接該些選擇線，該些記憶胞列分別耦接該些匹配線。
如請求項5所述的三態內容可定址記憶體，其中該第一電晶體以及該第二電晶體的每一的截止電阻與導通電阻的比值大於10⁶。
如請求項5所述的三態內容可定址記憶體，其中各該記憶胞更包括：一第一開關，與該第一電晶體串接在對應的匹配線與該源極線間，受控於一第一字元線信號；以及一第二開關，與該第二電晶體串接在對應的匹配線與該源極線間，受控於一第二字元線信號，其中該第一電晶體與該第二電晶體均為浮動閘極電晶體。
如請求項5所述的三態內容可定址記憶體，其中該第一電晶體為雙閘極電晶體，該第一電晶體一第一閘極為浮動閘極並接收該選擇信號，該第一電晶體一第二閘極接收一第一字元線信號，該第二電晶體為雙閘極電晶體，該第二電晶體一第一閘極為浮動閘極並接收該反向選擇信號，該第二電晶體一第二閘極接收一第二字元線信號。
如請求項5所述的三態內容可定址記憶體，更包括：多個預充電電路，分別耦接至該些匹配線，用以執行該些匹配線上多個匹配信號的預充電動作。
如請求項5所述的三態內容可定址記憶體，更包括：一感測放大器，耦接該些匹配線，感測該些匹配信號以分別產生多個感測結果；一源極驅動器，耦接該些源極線，產生多個源極驅動信號；一緩衝器，耦接該些選擇線，分別提供多個寫入資料或多個選擇信號至該些記憶胞行；以及一編碼器，耦接該感測放大器，編碼該些感測結果以產生一匹配結果。