JP6024199B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP6024199B2
JP6024199B2 JP2012114997A JP2012114997A JP6024199B2 JP 6024199 B2 JP6024199 B2 JP 6024199B2 JP 2012114997 A JP2012114997 A JP 2012114997A JP 2012114997 A JP2012114997 A JP 2012114997A JP 6024199 B2 JP6024199 B2 JP 6024199B2
Authority
JP
Japan
Prior art keywords
groove
base substrate
substrate
disposed
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012114997A
Other languages
English (en)
Other versions
JP2013243221A5 (ja
JP2013243221A (ja
Inventor
健嗣 和田
健嗣 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012114997A priority Critical patent/JP6024199B2/ja
Priority to CN201310178449.2A priority patent/CN103426777B/zh
Priority to US13/896,686 priority patent/US8921162B2/en
Publication of JP2013243221A publication Critical patent/JP2013243221A/ja
Publication of JP2013243221A5 publication Critical patent/JP2013243221A5/ja
Application granted granted Critical
Publication of JP6024199B2 publication Critical patent/JP6024199B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、電子部品の製造方法に関するものである。
例えば、従来から、パッケージ内に形成された収納空間に振動素子等の機能素子を収納した電子部品が知られている。また、パッケージの製造方法として、特許文献１に記載の方法が知られている。特許文献１に記載の製造方法は、複数の凹部を有するセラミック基板を用意する工程と、セラミック基板に接合材を介してリッドを接合して積層体を得る工程と、積層体を切断によって個片化する工程とを有している。しかしながら、特許文献１では、サンドブラストやダイシングソーによって積層体を切断し個片化しなければならず、個片化工程が煩雑であるという問題がある。
特開２００８−１３５７２７号公報
本発明の目的は、個片化を簡単かつ確実に行うことのできる電子部品の製造方法を提供することにある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］
本発明の電子部品の製造方法は、表裏面を有し、前記表面には複数の個片化領域が、前記裏面には前記個片化領域を個片化するための溝が配置されているベース基板と、前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
前記ベース基板の前記個片化領域に機能素子を配置する工程と、
前記ベース基板の表面側と、前記蓋体用基板の前記溝が配置されている側の面側とを接合して積層体を形成する工程と、
前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
を含み、
前記ベース基板は、前記表面から突出して内側に前記機能素子が配置されるための枠状の凸部と、隣り合う一対の前記凸部の間に位置する有底の凹部と、を有し、
前記積層体は、前記凹部の底面に対し、前記ベース基板に配置されている溝の底部および前記蓋体用基板に配置されている溝が、それぞれ前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする。
このように、ベース基板と蓋体用基板とに、同じ方向の個片化用の溝を形成することにより、積層体を簡単かつ確実に個片化することができる。また、ベース基板に形成された溝からベース基板に入るクラック（亀裂）を凹部の底面に導くことができ、さらに、凹部と重なるようにして蓋体用基板に形成された溝から蓋体用基板にクラックが入る。凹部に重なる領域は、機能素子を収容する収容空間外に位置しているため、このような領域を用いて個片化することにより、内部空間の損傷を効果的に防止することができる。
［適用例２］
本発明の電子部品の製造方法は、表裏面を有し、前記表面には複数の個片化領域が、前記裏面には前記個片化領域を個片化するための溝が配置されているベース基板と、前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
前記ベース基板の前記個片化領域に機能素子を配置する工程と、
前記ベース基板の表面側と、前記蓋体用基板の前記溝が配置されている側の面側とを接合して積層体を形成する工程と、
前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
を含み、
前記蓋体用基板に配置されている溝は、一対の側面と、前記一対の側面を連結する底面と、を有し、
前記ベース基板に配置されている溝は、底部が尖っており、
前記蓋体用基板に配置されている溝の幅が、前記ベース基板に配置されている溝の幅よりも大きく、
前記蓋体用基板は、前記溝が配置されている側の面に、前記個片化領域ごとに前記機能素子を収容するための複数の凹部を有し、
前記蓋体用基板に配置されている溝は、前記蓋体用基板の厚み方向の平面視にて、隣り合う一対の前記凹部の間に位置するとともに、これらを分割するように設けられ、
前記積層体は、前記ベース基板に配置されている溝の底部と前記蓋体用基板に配置されている前記溝の底面とが前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする。
このように、ベース基板と蓋体用基板とに、同じ方向の個片化用の溝を形成することにより、積層体を簡単かつ確実に個片化することができる。また、機能素子を収容する収容空間にクラックが入ることを効果的に防止でき、内部空間の損傷を効果的に防止することができる。
［適用例３］
本発明の電子部品の製造方法は、複数の個片化領域を有し、前記個片化領域を個片化するための溝が配置されているベース基板と、表裏面を有し、前記表面には前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
前記ベース基板の前記溝が配置されている面の前記個片化領域ごとに機能素子を配置する工程と、
前記個片化領域ごとに前記機能素子を覆うように、前記蓋体用基板の前記裏面側を前記ベース基板に接合して積層体を形成する工程と、
前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
を含み、
前記蓋体用基板は、前記裏面から突出して内側に前記機能素子が収容されるための枠状の凸部と、隣り合う一対の前記凸部の間に有底の凹部とを有し、
前記積層体は、前記凹部の底面に対し、前記ベース基板に配置されている溝の底部および前記蓋体用基板に配置されている溝が、それぞれ前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする。
このように、ベース基板と蓋体用基板とに、同じ方向の個片化用の溝を形成することにより、積層体を簡単かつ確実に個片化することができる。また、ベース基板に形成された溝からベース基板に入るクラック（亀裂）を凹部の底面に導くことができ、さらに、凹部と重なるようにして蓋体用基板に形成された溝から蓋体用基板にクラックが入る。凹部に重なる領域は、機能素子を収容する収容空間外に位置しているため、このような領域を用いて個片化することにより、内部空間の損傷を効果的に防止することができる。
［適用例４］
本発明の電子部品の製造方法は、複数の個片化領域を有し、前記個片化領域を個片化するための溝が配置されているベース基板と、表裏面を有し、前記表面には前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
前記ベース基板の前記溝が配置されている面の前記個片化領域ごとに機能素子を配置する工程と、
前記個片化領域ごとに前記機能素子を覆うように、前記蓋体用基板の前記裏面側を前記ベース基板に接合して積層体を形成する工程と、
前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
を含み、
前記ベース基板に配置されている溝は、一対の側面と、前記一対の側面を連結する底面と、を有し、
前記蓋体用基板に配置されている溝は、底部が尖っており、
前記ベース基板に配置されている溝の幅が、前記蓋体用基板に配置されている溝の幅よりも大きく、
前記ベース基板は、前記溝が配置されている側の面にある前記個片化領域ごとに前記機能素子を収容するための複数の凹部を有し、
前記ベース基板に配置されている溝は、前記ベース基板の厚み方向の平面視にて、隣り合う一対の前記凹部の間に位置するとともに、これらを分割するように設けられ、
前記積層体は、前記蓋体用基板に配置されている溝の底部と前記ベース基板に配置されている溝の底面とが前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする。
このように、ベース基板と蓋体用基板とに、同じ方向の個片化用の溝を形成することにより、積層体を簡単かつ確実に個片化することができる。また、機能素子を収容する収容空間にクラックが入ることを効果的に防止でき、内部空間の損傷を効果的に防止することができる。
［適用例５］
本発明の電子部品の製造方法では、前記積層体では、前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝を避けてガラス材料が配置されていることが好ましい。
これにより、個片化の際のガラス材料の破損が防止される。
本発明の第１実施形態にかかる電子部品の製造方法によって製造される電子部品を示す平面図である。 図１に示す電子部品の断面図である。 図１に示す電子部品が有する振動素子の平面図である。 本発明の第１実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第１実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第１実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第１実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第２実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第２実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第２実施形態にかかる電子部品の製造方法を説明するための断面図である。 ベース基板の変形例を示す断面図である。 本発明の第３実施形態にかかる電子部品の製造方法によって製造される電子部品を示す断面図である。 本発明の第３実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第３実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第３実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第４実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第４実施形態にかかる電子部品の製造方法を説明するための断面図である。 本発明の第４実施形態にかかる電子部品の製造方法を説明するための断面図である。 蓋体用基板の変形例を示す断面図である。 本発明の電子部品の製造方法によって製造された電子部品を適用したモバイル型（またはノート型）のパーソナルコンピューターの構成を示す斜視図である。 本発明の電子部品の製造方法によって製造された電子部品を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。 本発明の電子部品の製造方法によって製造された電子部品を適用したディジタルスチルカメラの構成を示す斜視図である。
以下、本発明の電子部品の製造方法および電子機器を添付図面に示す好適な実施形態に基づいて詳細に説明する。
＜第１実施形態＞
まず、本発明の電子部品の製造方法の第１実施形態について説明する。
図１は、本発明の第１実施形態にかかる電子部品の製造方法によって製造される電子部品を示す平面図、図２は、図１に示す電子部品の断面図、図３は、図１に示す電子部品が有する振動素子の平面図、図４ないし図７は、本発明の第１実施形態にかかる電子部品の製造方法を説明するための断面図である。なお、以下では、説明の都合上、図２、図４〜図７中の上側を「上」、下側を「下」として説明する。
１．電子部品
図１および図２に示すように、電子部品５００は、パッケージ５１０と、パッケージ５１０内に収容された機能素子としての振動素子５９０とを有している。なお、電子部品５００は、後述する製造方法によって製造される。
１−１．振動素子
図３（ａ）は、振動素子５９０を上方から見た平面図であり、同図（ｂ）は、振動素子５９０を上方から見た透過図（平面図）である。図３（ａ）、（ｂ）に示すように、振動素子５９０は、平面視形状が長方形（矩形）の板状をなす圧電基板５９１と、圧電基板５９１の表面に形成された一対の励振電極５９３、５９５とを有している。
圧電基板５９１は、主として厚み滑り振動をする水晶素板である。本実施形態では、圧電基板５９１としてＡＴカットと呼ばれるカット角で切り出された水晶素板を用いている。なお、ＡＴカットとは、水晶の結晶軸であるＸ軸とＺ軸とを含む平面（Ｙ面）をＸ軸回りにＺ軸から反時計方向に約３５度１５分程度回転させて得られる主面（Ｘ軸とＺ’軸とを含む主面）を有するように切り出すことを言う。
このような構成の圧電基板５９１は、その長手方向が水晶の結晶軸であるＸ軸と一致する。
励振電極５９３は、圧電基板５９１の上面に形成された電極部５９３ａと、圧電基板５９１の下面に形成されたボンディングパッド５９３ｂと、電極部５９３ａおよびボンディングパッド５９３ｂを電気的に接続する配線５９３ｃとを有している。
一方、励振電極５９５は、圧電基板５９１の下面に形成された電極部５９５ａと、圧電基板５９１の下面に形成されたボンディングパッド５９５ｂと、電極部５９５ａおよびボンディングパッド５９５ｂを電気的に接続する配線５９５ｃとを有している。
電極部５９３ａ、５９５ａは、圧電基板５９１を介して対向して設けられ、互いにほぼ同じ形状をなしている。すなわち、圧電基板５９１の平面視にて、電極部５９３ａ、５９５ａは、互いに重なるように位置し、輪郭が一致するように形成されている。
また、ボンディングパッド５９３ｂ、５９５ｂは、圧電基板５９１の下面の図３（ｂ）中右側の端部に離間して形成されている。
このような励振電極５９３、５９５は、例えば、圧電基板５９１上に蒸着やスパッタリングによってニッケル（Ｎｉ）またはクロム（Ｃｒ）の下地層を成膜した後、下地層の上に蒸着やスパッタリングによって金（Ａｕ）の電極層を成膜し、その後フォトリソグラフィー技法とエッチング技法によって、所望の形状にパターニングすることにより形成することができる。下地層を形成することにより、圧電基板５９１と前記電極層との接着性が向上し、信頼性の高い振動素子５９０が得られる。
なお、励振電極５９３、５９５の構成としては、上記の構成に限定されず、例えば、下地層を省略してもよいし、その構成材料を他の導電性を有する材料（例えば、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブテン（Ｍｏ）等の各種金属材料）としてもよい。
１−２．パッケージ
図１および図２に示すように、パッケージ５１０は、上面に開放する凹部５２１を有するベース基板５２０と、凹部５２１の開口を塞ぐリッド５３０とを有している。このようなパッケージ５１０では、リッド５３０により塞がれた凹部５２１の内側が前述の振動素子５９０を収納する収納空間３として機能する。
ベース基板５２０は、板状の基部５２３と、基部５２３の上面に設けられた枠状の側壁５２４とを有し、これによりベース基板５２０の上面の中央部に開放する凹部５２１が形成されている。
ベース基板５２０の構成材料としては、絶縁性を有していれば、特に限定されず、例えば、アルミナ、シリカ、チタニア、ジルコニア等の酸化物系セラミックス、窒化珪素、窒化アルミ、窒化チタン等の窒化物系セラミックス、炭化珪素等の炭化物系セラミックス等の各種セラミックスなどを用いることができる。
基部５２３の上面には、収納空間３に臨む一対の接続電極５４１、５５１が形成されている。また、基部５２３の下面には一対の外部実装電極５４２、５５２が形成されている。また、基部５２３には、その厚さ方向に貫通する貫通電極５４３、５５３が形成されており、貫通電極５４３を介して接続電極５４１と外部実装電極５４２とが電気的に接続され、貫通電極５５３を介して接続電極５５１と外部実装電極５５２とが電気的に接続されている。
接続電極５４１、５５１、外部実装電極５４２、５５２および貫通電極５４３、５５３の構成材料としては、特に限定されず、例えば、金（Ａｕ）、金合金、白金（Ｐｔ）、アルミニウム（Ａｌ）、アルミニウム合金、銀（Ａｇ）、銀合金、クロム（Ｃｒ）、クロム合金、ニッケル（Ｎｉ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、鉄（Ｆｅ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）等の金属材料料を用いることができる。
リッド５３０は、ベース基板５２０の凹部５２１の開口を塞ぐようにして、低融点ガラス（ガラス材料）５７０を介して気密的にベース基板５２０に接合されている。これにより、リッド５３０によって凹部５２１の開口が塞がれ、気密的な収納空間３が形成されている。
リッド５３０の構成材料としては、特に限定されず、例えば、酸化物セラミックス、窒化物セラミックス、炭化物系セラミックス等の各種セラミックスなどを用いることができる。これらの中でも、リッド５３０の構成材料としては、ベース基板５２０と同じ材料で構成されているのが好ましい。これにより、リッド５３０とベース基板５２０の線膨張係数を等しくすることができるため、パッケージ５１０の昇温による撓みなどを抑制することができる。そのため、振動素子５９０に不本意な応力（例えば、パッケージ５１０の撓みにより発生する応力）が加わり難く、振動素子５９０の振動特性の低下を抑制することができる。その結果、精度のよい電子部品５００となる。また、比較的安価に電子部品を製造することができる。
パッケージ５１０の収納空間３には、振動素子５９０が収納されている。収納空間３に収納された振動素子５９０は、一対の導電性接着剤５６１、５６２を介してベース基板５２０に片持ち支持されている。
導電性接着剤５６１は、接続電極５４１とボンディングパッド５９３ｂとに接触して設けられており、導電性接着剤５６１を介して接続電極５４１とボンディングパッド５９３ｂとが電気的に接続されている。一方の導電性接着剤５６２は、接続電極５５１とボンディングパッド５９５ｂとに接触して設けられており、導電性接着剤５６２を介して接続電極５５１とボンディングパッド５９５ｂとが電気的に接続されている。
以上、電子部品５００について説明したが、電子部品５００が有する機能素子としては前述した振動素子５９０に限定されない。機能素子としては、例えば、音叉型の水晶振動子、ＳＡＷ共振器、角速度検出素子、加速度検出素子等であってもよい。また、収納空間３内には、複数の機能素子が収納されていてもよい。この場合、異なる機能素子が収納されていてもよいし、同じ機能素子が収納されていてもよい。
また、機能素子の駆動を制御したり、機能素子からの信号を受信したりするＩＣチップ等が収納されていてもよい。ＩＣチップを収納する場合には、ＩＣチップを機能素子の隣に並設してもよいし、ＩＣチップをケーシングの厚さ方向に機能素子と重なるように配置してもよい。
２．電子部品の製造方法
電子部品５００の製造方法は、基板用意工程と、実装工程と、蓋体用基板載置工程と、減圧工程と、溶融工程と、個片化工程とを有している。以下、これら各工程について詳細に説明する。
［基板用意工程］
この工程は、表裏面を有し、表面には複数の個片化領域が、裏面には個片化領域を個片化するための溝が配置されているベース基板１００と、ベース基板１００とともに個片化するための溝が配置されている蓋体用基板２００とを用意する工程である。
これら２つの基板のうち、ベース基板１００は、例えば、次のようにして製造することができる。
まず、図４（ａ）に示すように、セラミックス粉末およびガラス粉末を含む材料粉末とバインダーとの混合物１１０をドクターブレード法等によってシート状に形成したセラミックグリーンシート１２０を用意する。セラミックグリーンシート１２０は、単層とするのが好ましい。これにより、電子部品５００の製造コストの低減を図ることができる。また、焼結後の撓みや反りを抑制することができる。
次に、図示しないが、ベース基板１００の各個片化領域に接続電極５４１、５５１、外部実装電極５４２、５５２および貫通電極５４３、５５３を形成する。これら電極の形成方法は、特に限定されないが、例えば、まず、パンチ加工やレーザー加工によって貫通電極５４３、５５３のための貫通孔を形成する。次に、例えばスクリーン印刷によって、貫通孔内を導電性材料で埋めるとともに、その上面および下面にも所定パターンの導電性材料の膜を形成することにより、貫通電極５４３、５５３、接続電極５４１、５５１および外部実装電極５４２、５５２となる導電部を順に形成する。
次に、図４（ｂ）に示すように、行列（マトリックス）状に配列された複数の凹部９１０を有する金型９００を用意し、凹部９１０内に前述した混合物１１０を充填する。次に、この金型９００をセラミックグリーンシート１２０の上面に押し付け、セラミックグリーンシート１２０上に格子状の凸部１３０を形成する。これにより、図４（ｃ）に示すようなセラミックグリーンシート１４０を得る。
次に、図４（ｄ）に示すように、凸部１３０の上面（頂面）に開放する格子状の溝（凹部）１５０を形成するとともに、セラミックグリーンシート１４０の下面に開放する格子状の溝１６０を形成する。これら溝１５０、１６０は、特に限定されないが、例えば、ナイフカットや、金型を押し付けることによって形成することができる。
次に、セラミックグリーンシート１４０を焼結し、図５（ａ）に示すように、ベース基板１００が得られる。なお、ベース基板１００の製造方法は、同様の構成となる限り上記の方法に限定されない。
ベース基板１００では、溝（凹部）１５０によって凸部１３０がマトリックス状に配列した複数の枠状の凸部１３１に分割されている。分割された各凸部１３１は、側壁５２４を構成し、後述する実装工程にて、その内側（すなわち、凹部５２１）に振動素子５９０が配置される。言い換えれば、ベース基板１００は、上方に突出し、内側に振動素子５９０を配置するための複数の枠状の凸部１３１と、隣り合う一対の凸部１３１の間に位置する溝（凹部）１５０とを有している。また、ベース基板１００では、その平面視（厚さ方向から見た平面視）にて、溝１５０、１６０で仕切られた各領域（個片化領域）が、個片化されて１つのベース基板５２０となる。
各凸部１３１の上面の幅Ｗ１としては、特に限定されないが、５０μｍ以上２００μｍ以下程度の範囲であるのが好ましい。後述するように、各凸部１３１の上面には低融点ガラス３００が塗布され（図５（ｂ）参照）、この低融点ガラス３００を介してベース基板１００と蓋体用基板２００とが接合される。幅Ｗ１を上述の範囲とすることにより、凸部１３１が過度に太くなるのを防止しつつ、低融点ガラス３００との接触面（低融点ガラスの塗布面）を十分に確保することができ、ベース基板１００と蓋体用基板２００とを十分な強度で接合することができる。
溝（凹部）１５０は、一対の側面１５１、１５２と、これら側面１５１、１５２を下端にて連結する底面１５３とを有している。底面１５３は、ベース基板１００の主面とほぼ平行となっている。側面１５１、１５２は、それぞれ、ベース基板１００の法線に対して傾斜した傾斜面となっており、溝１５０の幅が開口から底面１５３に向けて漸減している。すなわち、溝１５０は、略台形の横断面形状を有している。側面１５１、１５２の傾斜角θとしては、特に限定されないが、例えば、１０°以上２０°以下程度であるのが好ましい。
また、溝１５０の深さＴ１としては、特に限定されないが、５０μｍ以上２００μｍ以下程度であるのが好ましい。また、深さＴ１は、ベース基板１００の厚さＴ２の５０％以上であるのが好ましい。すなわち、Ｔ１、Ｔ２は、Ｔ１≧Ｔ２／２なる関係を満足するのが好ましい。
溝１５０の開口の幅（言い換えると、溝１５０の開口における側面１５１、１５２の離間距離）Ｗ２としては、特に限定されないが、１０μｍ以上２００μｍ程度であるのが好ましい。後述する工程にて、各凸部１３１の上面に低融点ガラス３００を塗布するが、上述の数値範囲とすることにより、隣り合う凸部１３１の上面同士を必要かつ十分に離間させることができる。そのため、製造工程中、一方の凸部１３１の上面に塗布した低融点ガラス３００と他方の凸部１３１の上面に塗布した低融点ガラス３００との非接触状態を維持することができる。
溝１５０の底面１５３の幅（言い換えると、溝１５０の底面１５３における側面１５１、１５２の離間距離）Ｗ３としては、特に限定されないが、２０μｍ以上１００μｍ以下程度であるのが好ましい。これにより、底面１５３の幅が必要かつ十分なものとなり、後述する個片化の際、より確実に、溝１６０をきっかけに入ったクラックを底面１５３に導くことができる。
一方、溝１６０は、ベース基板１００の平面視（厚さ方向からみた平面視）にて、その底部（頂部）１６１が溝１５０の底面１５３と重なるように形成されている。言い換えると、溝１６０は、その底部１６１が溝１５０の底面１５３とベース基板１００の厚さ方向に対向するように形成されている。これにより、後述する個片化の際、より確実に、溝１６０をきっかけに入ったクラックを底面１５３に導くことができる。
また、溝１６０の横断面形状としては、特に限定されないが、少なくとも底部１６１が尖っているのが好ましい。なお、前記「尖っている」とは、例えば、底部１６１の幅が１０μｍ以下であることを意味する。本実施形態の溝１６０は、略Ｖ字状の溝となっている。
また、溝１６０の深さＴ３としては、特に限定されないが、底面１５３との離間距離Ｄ１が、ベース基板１００の厚さＴ２の３０％以下となるような値であるのが好ましい。すなち、深さＴ３は、（Ｔ３＋Ｔ１）／Ｔ２＞０．７なる関係を満足するのが好ましい。溝１６０をこのような深さとすることにより、後述する個片化の際、より確実に、溝１６０をきっかけに入ったクラックを底面１５３に導くことができる。
一方、蓋体用基板２００も、酸化物セラミックス、窒化物セラミックス、炭化物系セラミックス等の各種セラミックスで構成されている。蓋体用基板２００は、前述したベース基板１００と同様に、セラミックスグリーンシートを焼成することにより製造することができる。すなわち、まず、混合物１１０をドクターブレード法等によってシート状に形成したセラミックグリーンシートを用意し、セラミックグリーンシートの下面（一方の面）に格子状の溝２１０をした後、セラミックグリーンシートを焼成することにより得られる。なお、溝２１０については、後に詳細に説明する。
［実装工程］
次に、図５（ｂ）に示すように、各凸部１３１の上面の全周にわたって、液状状態の低融点ガラス（ガラス材料）３００を塗布する。低融点ガラス３００の塗布方法としては、特に限定されず、例えば、スクリーン印刷等を用いることができる。また、低融点ガラス３００としては、特に限定されず、例えば、Ｐ２Ｏ５−ＣｕＯ−ＺｎＯ系低融点ガラス、Ｐ２Ｏ５−ＳｎＯ系低融点ガラス、Ｂ２Ｏ３−ＺｎＯ−Ｂｉ２Ｏ３−Ａｌ２Ｏ３系低融点ガラス等を用いることができる。
また、低融点ガラス３００には、複数の球状のギャップ材３１０が含まれている。なお、ギャップ材３１０の形状は、球状に限定されず、例えば、楕円球状、扁平形状、異形状、ブロック状などでもよい。このような複数のギャップ材３１０としては、封止温度（後述する第２加熱状態における温度）よりも高い融点を有するもの、すなわち、封止温度以下で溶解しないものが用いられる。
ギャップ材３１０の平均粒径（平均最大幅）は、特に限定されないが、５μｍ以上５０μｍ以下程度であるのが好ましく、１０μｍ以上３０μｍ以下程度であるのがより好ましい。また、ギャップ材３１０の粒径の標準偏差（粒径のバラツキ度）は、できるだけ小さいほうが好ましいが、具体的には、１．０μｍ以下であるのが好ましく、０．５μｍ以下であるのがより好ましい。
このようなギャップ材３１０の構成材料としては、特に限定されず、例えば、Ａｌ、Ａｕ、Ｃｒ、Ｎｂ、Ｔａ、Ｔｉのような金属材料、石英ガラス、ケイ酸ガラス（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウムガラス、ホウケイ酸ガラスのようなガラス材料、アルミナ、ジルコニア、フェライト、窒化ケイ素、窒化アルミニウム、窒化ホウ素、窒化チタン、炭化ケイ素、炭化ホウ素、炭化チタン、炭化タングステンのようなセラミックス材料、グラファイトのような炭素材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
特に、ギャップ材としては、低融点ガラス３００が溶ける温度では溶解しない高融点ガラス（シリカビーズ）でありのが好ましい。このような材料によれば、ガラス同士であるため、低融点ガラス３００との馴染みが良く、さらには、高い強度を有するため少ない添加量（１ｗｔ％以下程度）で機能を発揮することができるという利点がある。
次に、低融点ガラス３００を例えば、３００℃〜４００℃程度の温度に加熱することによって仮焼成し、その表面を平坦化するとともに脱ガス化する。このように仮焼成によって低融点ガラス３００中のガス（酸素ガス等）をある程度除去することにより、後述する本焼成時に発生するガスの量を少なくすることができるため、収納空間３内に発生するガスの量を少なくすることができる。そのため、電子部品５００の性能低下をより抑制することができる。このような仮焼成は、真空中（減圧環境下）にて行うことが特に好ましい。これにより、脱ガス化をより効果的に行うことができる。なお、低融点ガラス３００の仮焼成は、例えば、振動素子５９０を実装した後に行ってもよい。
ここで、仮焼成後の低融点ガラス３００の厚さとしては、ギャップ材３１０の外形寸法（例えば平均粒径）よりも大きいことが好ましく、具体的には、ギャップ材３１０の外形寸法によっても異なるが、５μｍ以上１００μｍ以下程度であるのが好ましい。これにより、より確実に、低融点ガラス３００を介してベース基板１００と蓋体用基板２００とを隙間なく気密的に接合することができる。
なお、低融点ガラス３００の厚さが上記上限値を超えると、場合によっては、本焼成時に低融点ガラス３００から発生するガスの量が多くなり、収納空間３内に多くのガスが発生し、電子部品５００の性能が低下する場合がある。反対に、低融点ガラス３００の厚さが上記下限値未満であると、場合によっては、ギャップ材３１０が邪魔をして、低融点ガラス３００が蓋体用基板２００側に十分に濡れ広がらず、ベース基板１００と蓋体用基板２００とを気密的に接合することができない場合がある。
次に、図５（ｃ）に示すように、各凹部５２１に１つの振動素子５９０を実装する。１つの凹部５２１について代表して説明すると、振動素子５９０を、ボンディングパッド５９３ｂ、５９５ｂにて一対の導電性接着剤５６１、５６２を介して凹部５２１内に設けられた一対の接続電極５４１、５５１に固定する。これにより、各凹部５２１にて、振動素子５９０がベース基板５２０に片持ち支持された状態となる。
［蓋体用基板載置工程］
まず、図６（ａ）に示すように、前述した基板用意工程で用意した蓋体用基板２００を準備する。
前述したように、蓋体用基板２００には、その下面に開放する格子状の溝２１０が形成されている。溝２１０は、個片化用の溝である。このような溝２１０は、蓋体用基板２００とベース基板１００とを接合した状態（後述する積層体４００の状態）にて、その平面視にて、溝１５０と重なるように形成されている。言い換えると、溝２１０は、その開口２１１が溝１５０の開口と連通（対向）するように形成されている。これにより、後述する個片化の際、より確実に、溝２１０の底部（頂部）２１２からクラックを入れることができる。
また、溝２１０の横断面形状としては、特に限定されないが、少なくとも底部２１２が尖っているのが好ましい。なお、前記「尖っている」とは、例えば、底部２１２の幅が１０μｍ以下であることを意味する。本実施形態の溝２１０は、略Ｖ字状の溝となっている。
また、溝２１０の深さＴ４としては、特に限定されないが、蓋体用基板２００の厚さＴ５の５０％以上であるのが好ましい。また、深さＴ４の上限値としては、特に限定されないが、蓋体用基板２００の機械的強度を考慮すると、蓋体用基板２００の厚さＴ５の９０％程度とするのが好ましい。すなわち、０．５Ｔ５≦Ｔ４≦０．９Ｔ５なる関係を満足するのが好ましい。これにより、溝２１０の底部２１２と蓋体用基板２００の上面との離間距離が十分に短くなり、溝２１０から入ったクラックをより確実かつ速やかに蓋体用基板２００の上面へ到達させることができる。そのため、後述する個片化をより確実に行うことができる。
次に、図６（ｂ）に示すように、蓋体用基板２００を、溝２１０が形成されている面をベース基板１００にして、ベース基板１００の上面に載置する。これにより、ベース基板１００と蓋体用基板２００との間に低融点ガラス３００が介在してなる積層体４００が得られる。このような積層体４００では、隣り合う凸部１３１が十分離間しているため、各凸部１３１の上面に塗布された低融点ガラス３００が互いに独立している。すなわち、積層体４００では、隣り合う一対の凸部１３１に塗布された低融点ガラス３００同士が非接触で存在している。また、各低融点ガラス３００は、溝２１０とも非接触で存在している。
［減圧工程］
例えば、積層体４００を図示しない冶具（万力）で挟持した状態で、図示しないチャンバー内に配置し、キャンバー内を減圧する（好ましくは真空とする）。これにより、積層体４００内の各凹部５２１内を減圧する（好ましくは真空とする）。なお、低融点ガラス３００は、仮焼成あがりの自由形状であるため、各凹部５２１内の気体は、低融点ガラス３００を介して容易にチャンバー内に移動する。
［溶融工程］
次に、積層体４００を加熱し、低融点ガラス３００を溶融する。これにより、低融点ガラス３００を介してベース基板１００と蓋体用基板２００とが接合され、各凹部５２１が気密的に封止される。
以上によって、複数の電子部品５００がマトリックス状に配列する積層体４００が得られる。このような積層体４００では、凹部１５０の底面１５３に対し、ベース基板１００に配置されている溝１６０の底部１６１および蓋体用基板２００に配置されている溝２１０が、それぞれ、積層体４００の厚さ方向の平面視で少なくとも一部が重なっている。
［個片化工程］
次に、積層体４００に含まれる複数の電子部品５００を個片化する。例えば、図６（ｃ）および図７（ａ）に示すように、積層体４００を、ベース基板１００を下側にしてスポンジシート等の柔らかいシート６００上に載置する。そして、積層体４００を、上側から局所的に押圧する。すると、溝１６０の開口を広げるようにベース基板１００が変形（図中の矢印方向へ変形）する。これにより、底部１６１からクラックＣ１が生じ、そのクラックＣ１が溝１５０の底面１５３に到達する。さらに、溝２１０の開口を広げるように蓋体用基板２００が変形（図中の矢印方向へ変形）する。これにより、底部２１２からクラックＣ２が生じ、そのクラックＣ２が蓋体用基板２００の上面に到達する。これにより、図７（ｂ）に示すように、溝１６０、２１０に沿って、積層体４００に含まれる電子部品５００が個片化される。
このような個片化は、例えば、積層体４００の上面で、ローラーを下側（積層体４００側）へ付勢しつつ転がすことにより、簡単に行うことができる。具体的には、ローラーを溝１５０、１６０、２１０の形成方向に沿って、まず、第１の方向へ転がし、次に、第１の方向に直交する第２の方向へ転がすことにより、上述のような個片化を簡単に行うことができる。
以上、電子部品５００の製造方法について説明した。
このような製造方法によれば、ベース基板１００および蓋体用基板２００の両方に、クラックの起点となる溝、すなわち個片化用の溝１６０、２１０が形成されているため、クラックの発生個所を確実に制御でき、積層体４００を高精度かつ簡単に個片化することができる。また、それに伴って、電子部品５００の歩留まりが向上する。特に、積層体４００では、溝１６０、２１０が同じ方向（例えば図６中上側）を向いているため、積層体４００の厚さ方向の一方側からの応力によって、簡単に積層体４００を個片化することができる。
また、本実施形態の製造方法では、積層体４００に含まれる複数の電子部品５００の間に溝１５０を設けて、この溝１５０の底面１５３にクラックＣ１が到達するように構成されている。そのため、クラックＣ１が電子部品５００に到達してしまうのを確実に防止できる。また、クラックＣ２の起点となる溝２１０も、溝１５０と重なるように設けられているため、クラックＣ２が電子部品５００に到達してしまうのを確実に防止することができる。これにより、例えば、リッド５３０やベース基板５２０のひび割れが防止され、機械的強度および収納空間３の気密性が確保された電子部品５００を、より確実に製造することができる。
また、本実施形態の製造方法では、各電子部品５００の側壁５２４となる凸部１３１を溝１５０によって分離し、さらに、溝１５０の幅Ｗ２を広く確保することにより、隣り合う凸部１３１の上面に塗布された低融点ガラス３００の蓋体用基板２００上での接触および一体化を防止している。また、低融点ガラス３００は、溝２１０を避けて形成されている（すなわち、低融点ガラス３００が溝２１０と非接触となっている）。そのため、積層体４００を個片化する際に、低融点ガラス３００にクラックが入るのを効果的に防止することができる。
なお、本実施形態において、ベース基板１００の溝１５０の底面１５３にさらに溝を形成してもよい。この場合、溝は、その底部（頂部）が溝１６０の底部１６１と対向するように形成するのが好ましい。このような溝を形成することにより、電子部品５００の個片化を、前述した方法と比較して同等またはそれ以上に、簡単かつ確実に行うことができる。
＜第２実施形態＞
次に、本発明の電子部品の製造方法の第２実施形態について説明する。
図８ないし図１０は、本発明の第２実施形態にかかる電子部品の製造方法を説明するための断面図、図１１は、ベース基板の変形例を示す断面図である。なお、以下では、説明の都合上、図８〜図１１中の上側を「上」、下側を「下」として説明する。
以下、第２実施形態の電子部品の製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
本発明の第２実施形態の電子部品の製造方法は、個片化用の溝の構成（配置等）が異なる以外は、前述した第１実施形態と同様である。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
電子部品５００の製造方法は、基板用意工程と、実装工程と、蓋体用基板載置工程と、減圧工程と、溶融工程と、個片化工程とを有している。
［基板用意工程］
まず、ベース基板１００Ａと蓋体用基板２００とを用意する。
ベース基板１００Ａの製造は、まず、図８（ａ）に示すように、前述した第１実施形態と同様にして、セラミックグリーンシート１２０上に格子状の凸部１３０を形成し、セラミックグリーンシート１４０を得る。次に、各種電極を形成した後、図８（ｂ）に示すように、凸部１３０の上面に開放する格子状の溝１５０Ａを形成する。次に、セラミックグリーンシート１４０を焼結することにより、図８（ｃ）に示すように、ベース基板１００Ａが得られる。ベース基板１００Ａでは、溝１５０Ａによって凸部１３０がマトリックス状に配列した複数の枠状の凸部１３１に分割される。各凸部１３１は、側壁５２４を構成する。
溝１５０Ａは、一対の側面１５１Ａ、１５２Ａと、これら側面１５１Ａ、１５２Ａを下端にて連結する底面１５３Ａとを有している。このような溝１５０Ａの深さＴ１としては、特に限定されないが、ベース基板１００Ａの厚さＴ２の５０％以上であるのが好ましい。深さＴ１の上限値としては、特に限定されないが、ベース基板１００Ａの機械的強度を考慮すると、ベース基板１００Ａの厚さＴ２の９０％程度とするのが好ましい。すなわち、Ｔ１、Ｔ２は、０．５Ｔ２≦Ｔ１≦０．９Ｔ２なる関係を満足するのが好ましい。これにより、溝１５０Ａの底面１５３Ａとベース基板１００Ａの下面との離間距離が十分に短くなり、溝１５０Ａから入ったクラックをより確実かつ速やかにベース基板１００Ａの下面へ到達させることができる。そのため、後述する個片化をより確実に行うことができる。
溝１５０Ａの開口の幅Ｗ２としては、特に限定されないが、１０μｍ以上２００μｍ程度であるのが好ましい。後述する工程にて、各凸部１３１の上面に低融点ガラス３００を塗布するが、上述したような数値範囲とすることにより、隣り合う凸部１３１の上面同士を必要かつ十分に離間させることができる。そのため、製造工程中、一方の凸部１３１の上面に塗布した低融点ガラス３００と他方の凸部１３１の上面に塗布した低融点ガラス３００との非接触状態を維持することができる。
また、溝１５０Ａの底面１５３Ａの幅Ｗ３としては、特に限定されないが、小さいほど好ましく、具体的には１０μｍ以下であるのが好ましい。これにより、溝１５０Ａの底面１５３Ａからクラックを入れることができるため、言い換えれば、クラックが入る場所を高精度に制御できるため、より確実に個片化を行うことができる。
なお、底面１５３Ａは、省略してもよい。すなわち、図８（ｄ）に示すように、幅Ｗ３を０μｍとし、溝１５０Ａを先の尖った略Ｖ字状の溝としてもよい。このような形状とすることにより、上述した効果がより顕著となる。
一方、蓋体用基板２００を前述したベース基板１００と同様にして製造する。すなわち、まず、混合物１１０をドクターブレード法等によってシート状に形成したセラミックグリーンシートを用意し、セラミックグリーンシートの一方の面に格子状の溝２１０Ａをした後、セラミックグリーンシートを焼成することにより得られる。なお、溝２１０Ａについては後に詳細に説明する。
［実装工程］
前述した第１実施形態の実装工程と同様であるため、説明を省略する。
［蓋体用基板載置工程］
まず、図９（ｂ）に示すように、蓋体用基板２００Ａを準備する。前述したように、蓋体用基板２００Ａには、その上面に開放する格子状の溝２１０Ａが形成されている。溝２１０Ａは、個片化用の溝である。このような溝２１０Ａは、蓋体用基板２００Ａとベース基板１００Ａとを接合した状態（後述する積層体４００Ａの状態）において、その平面視にて、溝１５０Ａと重なるように、より具体的には、その底部（頂部）２１２Ａが溝１５０Ａの開口の内側に位置するように形成されている。言い換えると、底部２１２Ａが溝１５０Ａの開口と対向するように形成されている。これにより、後述する個片化の際、より確実に、溝２１０Ａから入ったクラックを溝１５０Ａの開口へ導くことができる。
溝２１０Ａの横断面形状としては、特に限定されないが、少なくとも底部２１２Ａが尖っているのが好ましい。なお、前記「尖っている」とは、例えば、底部２１２Ａの幅が１０μｍ以下であることを意味する。本実施形態の溝２１０Ａは、略Ｖ字状の溝となっている。
また、溝２１０Ａの深さＴ４としては、特に限定されないが、蓋体用基板２００の厚さＴ５の５０％以上であるのが好ましい。深さＴ４の上限値としては、特に限定されないが、蓋体用基板２００Ａの機械的強度を考慮すると、蓋体用基板２００Ａの厚さＴ５の９０％程度とするのが好ましい。すなわち、Ｔ４、Ｔ５は、０．５Ｔ５≦Ｔ４≦０．９Ｔ５なる関係を満足するのが好ましい。これにより、溝２１０Ａの底部２１２Ａと蓋体用基板２００Ａの下面との離間距離が十分に短くなり、溝２１０Ａから入ったクラックをより確実かつ速やかに蓋体用基板の下面へ到達させることができる。そのため、後述する個片化をより確実に行うことができる。
次に、図９（ｃ）に示すように、蓋体用基板２００Ａを、溝２１０Ａが形成されていない面をベース基板１００Ａにしてベース基板１００Ａの上面に載置する。これにより、積層体４００Ａが得られる。このような積層体４００Ａでは、前述したように、隣り合う凸部１３１が十分離間しているため、各凸部１３１の上面に塗布された低融点ガラス３００が互いに独立している。すなわち、積層体４００Ａでは、隣り合う一対の凸部１３１に塗布された低融点ガラス３００同士が非接触で存在している。また、各低融点ガラス３００は、溝２１０Ａとも非接触で存在している。
［減圧工程］
前述した第１実施形態の減圧工程と同様であるため、説明を省略する。
［溶融工程］
前述した第１実施形態の溶融工程と同様であるため、説明を省略する。
［個片化工程］
次に、積層体４００Ａに含まれる複数の電子部品５００を個片化する。例えば、図１０（ａ）、（ｂ）に示すように、積層体４００Ａを、蓋体用基板２００Ａを下側にしてスポンジシート等の柔らかいシート６００上に載置する。そして、積層体４００Ａを、上側から局所的に押圧する。すると、溝２１０Ａの開口を広げるように蓋体用基板２００Ａが変形（図中の矢印方向へ変形）する。これにより、溝２１０Ａの底部２１２ＡからクラックＣ２が生じ、そのクラックＣ２が蓋体用基板２００Ａの上面であって溝１５０Ａの開口の内側に到達する。さらに、溝１５０Ａの開口を広げるようにベース基板１００Ａが変形（図中の矢印方向へ変形）する。これにより、溝１５０Ａの底面１５３ＡからクラックＣ１が生じ、そのクラックＣ１がベース基板１００Ａの上面に到達する。これにより、図１０（ｃ）に示すように、積層体４００Ａに含まれる電子部品５００が個片化される。
以上、電子部品５００の製造方法について説明した。
このような第２実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。
ここで、図１１に示すように、ベース基板１００の下面（溝１５０Ａと反対側の面）には、溝１６０が形成されていてもよい。これにより、個片化をより簡単かつ確実に行うことができる。
＜第３実施形態＞
次に、本発明の電子部品の製造方法の第３実施形態について説明する。
図１２は、本発明の第３実施形態にかかる電子部品の製造方法によって製造される電子部品を示す断面図、図１３ないし図１５は、本発明の第３実施形態にかかる電子部品の製造方法を説明するための断面図である。なお、以下では、説明の都合上、図１２〜図１５中の上側を「上」、下側を「下」として説明する。
以下、第３実施形態の電子部品の製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
本発明の第３実施形態の電子部品の製造方法は、ベース基板および蓋体用基板の構成が異なる以外は、前述した第１実施形態と同様である。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
１．電子部品
図１２に示すように、電子部品５００Ｂが有するパッケージ５１０Ｂは、板状のベース基板５２０Ｂと、下面に開放する凹部５３１Ｂを有する蓋状のリッド５３０Ｂとが低融点ガラス５７０にて接合されている。そして、凹部５３１Ｂの開口がベース基板５２０Ｂによって塞がれることにより、気密的な収納空間３が形成されている。このような構成によれば、パッケージ５１０の構成が簡単となる。
２．電子部品の製造方法
電子部品５００Ｂの製造方法は、基板用意工程と、実装工程と、蓋体用基板載置工程と、減圧工程と、溶融工程と、個片化工程とを有している。
［基板用意工程］
まず、ベース基板１００Ｂと蓋体用基板２００Ｂとを用意する。
ベース基板１００Ｂは、板状をなしており、その上面には格子状の溝１５０Ｂが形成されている。このようなベース基板１００Ｂでは、格子状の溝１５０Ｂで区画された複数の領域（個片化領域）が、それぞれ、ベース基板５２０Ｂを形成する。
ベース基板１００Ｂの製造は、まず、図１３（ａ）に示すように、混合物１１０をドクターブレード法等によってシート状に形成したセラミックグリーンシート１２０を用意する。次に、図１３（ｂ）に示すように、例えば、ナイフカット等によって、セラミックグリーンシート１２０の上面に開放する格子状の溝１５０Ｂを形成する。次に、前述した第１実施形態と同様にして各種電極（接続電極、外部実装電極および貫通電極）を形成する。次に、セラミックグリーンシート１２０を焼結する。これにより、図１３（ｃ）に示すように、ベース基板１００Ｂが得られる。
溝１５０Ｂの横断面形状としては、特に限定されないが、少なくとも底部１５４Ｂが尖っているのが好ましい。なお、前記「尖っている」とは、例えば、底部１５４Ｂの幅が１０μｍ以下であることを意味する。本実施形態の溝１５０Ｂは、略Ｖ字状の溝となっている。
また、溝１５０Ｂの深さＴ１としては、特に限定されないが、ベース基板１００Ｂの厚さＴ２の５０％以上となるような値であるのが好ましい。深さＴ１の上限値としては、特に限定されないが、ベース基板１００Ｂの機械的強度を考慮すると、ベース基板１００Ｂの厚さＴ２の９０％程度とするのが好ましい。すなわち、Ｔ１、Ｔ２は、０．５Ｔ２≦Ｔ１≦０．９Ｔ２なる関係を満足するのが好ましい。これにより、溝１５０Ｂの底部１５４Ｂとベース基板１００Ｂの下面との離間距離を十分に短くすることができ、溝１５０Ｂから入ったクラックをより確実かつ速やかにベース基板１００Ｂの下面へ到達させることができる。そのため、後述する個片化をより確実に行うことができる。
一方、蓋体基板２００Ｂは、前述した第１実施形態のベース基板１００と同様の形状を有している。そのため、蓋体用基板２００Ｂは、ベース基板１００と同様にして形成することができる。簡単に説明すると、まず、図１３（ｄ）に示すように、図示しない各種電極が形成されたセラミックグリーンシート２５０上に格子状の凸部２６０を形成してなるセラミックグリーンシート２７０を得る。次に、図１３（ｅ）に示すように、凸部２６０の上面（頂面）に開放する格子状の溝（凹部）２３０Ｂを形成するとともに、セラミックグリーンシート２７０の下面に開放する格子状の溝２１０Ｂを形成する。次に、セラミックグリーンシート２７０を焼結することにより、図１４（ａ）に示すように、蓋体用基板２００Ｂが得られる。
蓋体用基板２００Ｂでは、溝（凹部）２３０Ｂを形成することにより、凸部２６０がマトリックス状に配列した複数の枠状の凸部２６１に分割される。分割された各凸部２６１は、リッド５３０の側壁を構成し、その内側（凹部５３１Ｂ）に振動素子５９０が収納される。言い換えれば、蓋体用基板２００Ｂは、上方に突出し、内側に振動素子５９０を収納する複数の枠状の凸部２６１と、隣り合う一対の凸部２６１の間に位置する溝（凹部）２３０Ｂとを有している。
各凸部２６１の上面の幅Ｗ５としては、特に限定されないが、５０μｍ以上２００μｍ以下程度の範囲であるのが好ましい。後述するように、各凸部２６１の上面には低融点ガラス３００が塗布され、この低融点ガラス３００を介してベース基板１００Ｂと蓋体用基板２００Ｂとが接合される。幅Ｗ５を上記範囲とすることにより、凸部２６１が過度に太くなるのを防止しつつ、低融点ガラス３００との接触面（低融点ガラスの塗布面）を十分に確保することができ、ベース基板１００Ｂと蓋体用基板２００Ｂとを十分な強度で接合することができる。
溝２３０Ｂは、一対の側面２３１Ｂ、２３２Ｂと、これら側面２３１Ｂ、２３２Ｂを下端にて連結する底面２３３Ｂとを有している。側面２３１Ｂ、２３２Ｂは、それぞれ、蓋体用基板２００Ｂの法線に対して傾斜した傾斜面となっており、溝２３０Ｂの幅が開口から底面２３３Ｂに向けて漸減している。すなわち、溝２３０Ｂは、略台形の横断面形状を有している。
また、溝２３０Ｂの深さＴ６としては、特に限定されないが、５０μｍ以上２００μｍ以下程度であるのが好ましい。また、深さＴ６は、蓋体用基板２００Ｂの厚さＴ５の５０％以上であるのが好ましい。すなわち、Ｔ５、Ｔ６は、Ｔ６≧Ｔ５／２なる関係を満足するのが好ましい。
溝２３０Ｂの開口の幅Ｗ６としては、特に限定されないが、１０μｍ以上２００μｍ程度であるのが好ましい。後述する工程にて、各凸部２６１の上面に低融点ガラス３００を塗布するが、上述したような数値範囲とすることにより、隣り合う凸部２６１の上面同士を必要かつ十分に離間させることができる。そのため、製造工程中、一方の凸部２６１の上面に塗布した低融点ガラス３００と他方の凸部２６１の上面に塗布した低融点ガラス３００との非接触状態を維持することができる。
溝２３０Ｂの底面２３３Ｂの幅Ｗ７としては、特に限定されないが、２０μｍ以上１００μｍ以下程度であるのが好ましい。これにより、底面２３３Ｂの幅が必要かつ十分なものとなり、後述する個片化の際、より確実に、溝２１０Ｂをきっかけに入ったクラックを底面２３３Ｂに導くことができる。
一方、溝２１０Ｂは、蓋体用基板２００Ｂの平面視にて、その底部２１２Ｂが溝２３０Ｂの底面２３３Ｂと重なるように形成されている。言い換えると、溝２１０Ｂは、その底部（頂部）２１１Ｂが底面２３３Ｂと厚さ方向に対向するように形成されている。これにより、後述する個片化の際、より確実に、溝２１０Ｂから入ったクラックを底面２３３Ｂに導くことができる。
また、溝２１０Ｂの横断面形状としては、特に限定されないが、少なくとも底部２１２Ｂが尖っているのが好ましい。なお、前記「尖っている」とは、例えば、底部２１２Ｂの幅が１０μｍ以下であることを意味する。本実施形態の溝２１０Ｂは、略Ｖ字状の溝となっている。
また、溝２１０Ｂの深さＴ８としては、特に限定されないが、底面２３３Ｂとの離間距離Ｄ２が、蓋体用基板２００Ｂの厚さＴ５の３０％以下となるような値であるのが好ましい。すなち、深さＴ８は、（Ｔ６＋Ｔ８）／Ｔ５＞０．７なる関係を満足するのが好ましい。溝２１０Ｂをこのような深さとすることにより、後述する個片化の際、溝２１０Ｂをきっかけに入ったクラックを底面２３３Ｂに導くことができる。
［実装工程］
まず、蓋体用基板２００Ｂの各凸部２６１の上面の全周にわたって、液状状態の低融点ガラス３００を塗布し、仮焼成する。次に、溝１６０Ｂで仕切られた各領域内に振動素子５９０を実装する。
［蓋体用基板載置工程］
蓋体用基板２００Ｂをベース基板１００Ｂに載置する。これにより、積層体４００Ｂが得られる。ここで、積層体４００Ｂでは、１つの振動素子５９０が、１つの枠状の凸部２６１によって覆われている。また、積層体４００Ｂでは、溝１５０Ｂが溝２３０Ｂと重なるように形成されている。具体的には、溝１５０Ｂは、その開口が溝２３０Ｂの開口と連通（対向）するように形成されている。これにより、後述する個片化の際、より確実に、溝１５０Ｂの底部１５４Ｂからクラックを入れることができる。
すなわち、積層体４００Ｂでは、溝２３０Ｂの底面２３３Ｂに対し、ベース基板１００に配置されている溝１５０Ｂの底部１５４Ｂおよび蓋体用基板２００に配置されている溝２１０Ｂが、それぞれ、積層体４００Ｂの厚さ方向の平面視で少なくとも一部が重なっている。
［減圧工程］
前述した第１実施形態の減圧工程と同様であるため、説明を省略する。
［溶融工程］
前述した第１実施形態の溶融工程と同様であるため、説明を省略する。
［個片化工程］
次に、積層体４００Ｂに含まれる複数の電子部品５００Ｂを個片化する。例えば、図１４（ｃ）および図１５（ａ）に示すように、積層体４００Ｂを、蓋体用基板２００Ｂを下側にしてスポンジシート等の柔らかいシート６００上に載置する。そして、積層体４００Ｂを、上側から局所的に押圧する。すると、溝２１０Ｂの開口を広げるように蓋体用基板２００Ｂが変形（図中の矢印方向へ変形）する。これにより、底部２１２ＢからクラックＣ２が生じ、そのクラックＣ２が溝２３０Ｂの底面２３３Ｂに到達する。さらに、溝１５０Ｂの開口を広げるようにベース基板１００Ｂが変形（図中の矢印方向へ変形）する。これにより、溝１５０Ｂの底部１５４ＢからクラックＣ１が生じ、そのクラックＣ１がベース基板１００Ｂの上面に到達する。これにより、図１５（ｂ）に示すように、積層体４００Ｂに含まれる電子部品５００Ｂが個片化される。なお、クラックＣ１、Ｃ２の発生順は、どちらが先でもよいし、同時に発生してもよい。
以上、電子部品５００Ｂの製造方法について説明した。
このような第３実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。
＜第４実施形態＞
次に、本発明の電子部品の製造方法の第４実施形態について説明する。
図１６ないし図１８は、本発明の第４実施形態にかかる電子部品の製造方法を説明するための断面図、図１９は、蓋体用基板の変形例を示す断面図である。なお、以下では、説明の都合上、図１６〜図１９中の上側を「上」、下側を「下」として説明する。
以下、第４実施形態の電子部品の製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
本発明の第４実施形態の電子部品の製造方法は、個片化用の溝の構成（配置等）が異なる以外は、前述した第３実施形態と同様である。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
電子部品５００Ｂの製造方法は、基板用意工程と、実装工程と、蓋体用基板載置工程と、減圧工程と、溶融工程と、個片化工程とを有している。
［基板用意工程］
まず、ベース基板１００Ｃと蓋体用基板２００Ｃとを用意する。
図１６（ａ）に示すように、ベース基板１００Ｃには、その下面に開放する格子状の溝１６０Ｃが形成されている。このようなベース基板１００Ｃでは、格子状の溝１６０Ｃで区画された複数の領域（個片化領域）がそれぞれベース基板５２０Ｂを形成する。
溝１６０Ｃは、個片化用の溝である。溝１６０Ｃの横断面形状としては、特に限定されないが、少なくとも底部１６１Ｃが尖っているのが好ましい。前記「尖っている」とは、例えば、底部１６１Ｃの幅が１０μｍ以下であることを意味する。本実施形態の溝１６０Ｃは、略Ｖ字状の溝となっている。
また、溝１６０Ｃの深さＴ３としては、特に限定されないが、ベース基板１００Ｃの厚さＴ２の５０％以上であるのが好ましい。また、深さＴ３の上限値としては、特に限定されないが、ベース基板１００Ｃの機械的強度を考慮すると、ベース基板１００Ｃの厚さＴ２の９０％程度とするのが好ましい。すなわち、Ｔ３、Ｔ２は、０．５Ｔ２≦Ｔ３≦０．９Ｔ２なる関係を満足するのが好ましい。これにより、溝１６０Ｃの底部１６１Ｃとベース基板１００Ｃの上面との離間距離が十分に短くなり、溝１６０Ｃから入ったクラックをより確実かつ速やかにベース基板１００Ｃの上面へ到達させることができる。そのため、後述する個片化をより確実に行うことができる。
一方、蓋体用基板２００Ｃは、まず、図１６（ｂ）に示すように、前述した第３実施形態と同様にして、セラミックグリーンシート２５０上に格子状の凸部２６０を形成したセラミックグリーンシート２７０を得、次に、凸部２６０の上面（頂部）に開放する格子状の溝２３０Ｃを形成する。溝２３０Ｃを形成することにより、凸部２６０がマトリックス状に配列した複数の枠状の凸部２６１に分割される。次に、セラミックグリーンシート２７０を焼結する。これにより、図１６（ｃ）に示すように、蓋体用基板２００Ｃが得られる。
蓋体用基板２００Ｃにおいて、溝２３０Ｃは、一対の側面２３１Ｃ、２３２Ｃと、これら側面２３１Ｃ、２３２Ｃを下端にて連結する底面２３３Ｃとを有している。このような溝２３０Ｃの深さＴ６としては、特に限定されないが、蓋体用基板２００Ｃの厚さＴ５の５０％以上であるのが好ましい。深さＴ６の上限値としては、特に限定されないが、蓋体用基板２００Ｃの機械的強度を考慮すると、蓋体用基板２００Ｃの厚さＴ５の９０％程度とするのが好ましい。すなわち、Ｔ５、Ｔ６は、０．５Ｔ５≦Ｔ６≦０．９Ｔ５なる関係を満足するのが好ましい。これにより、溝２３０Ｃの底面２３３Ｃと蓋体用基板２００Ｃの下面との離間距離が十分に短くなり、溝２３０Ｃから入ったクラックをより確実かつ速やかに蓋体用基板２００Ｃの下面へ到達させることができる。そのため、後述する個片化をより確実に行うことができる。
溝２３０Ｃの開口の幅Ｗ６としては、特に限定されないが、１０μｍ以上２００μｍ程度であるのが好ましい。後述する工程にて、各凸部２６１の上面に低融点ガラス３００を塗布するが、上述したような数値範囲とすることにより、隣り合う凸部２６１の上面同士を必要かつ十分に離間させることができる。そのため、製造工程中、一方の凸部２６１の上面に塗布した低融点ガラス３００と他方の凸部２６１の上面に塗布した低融点ガラス３００との非接触状態を維持することができる。
また、溝２３０Ｃの底面２３３Ｃの幅Ｗ７としては、特に限定されないが、小さいほど好ましく、具体的には１０μｍ以下であるのが好ましい。これにより、溝２３０Ｃの底面２３３Ｃからクラックを入れることができる、すなわち、クラックが入る場所を高精度に制御できるため、より確実に個片化を行うことができる。
なお、底面２３３Ｃは、省略してもよい。すなわち、図１６（ｄ）に示すように、幅Ｗ７を０μｍとし、溝２３０Ｃを先の尖った略Ｖ字状の溝としてもよい。このような形状とすることにより、上述した効果がより顕著となる。
［実装工程］
次に、蓋体用基板２００Ｃの各凸部２６１の上面の全周にわたって、液状状態の低融点ガラス３００を塗布し、仮焼成した後、ベース基板１００Ｃの上面（溝１６０Ｃと反対側の面）であって、溝１６０Ｃで仕切られた各領域内に振動素子５９０を実装する。
［蓋体用基板載置工程］
次に、蓋体用基板２００Ｃをベース基板１００Ｃに載置する。これにより、積層体４００Ｃが得られる。
ここで、積層体４００Ｃでは、１つの振動素子５９０が、１つの枠状の凸部２６１によって覆われている。また、積層体４００Ｃでは、溝１６０Ｃが溝２３０Ｃと重なるように形成されている。言い換えると、積層体４００Ｃの厚さ方向の平面視にて、溝１６０Ｃは、その底部１６１Ｃが溝２３０Ｃの開口と対向するように形成されている。これにより、後述する個片化の際、より確実に、溝１６０Ｃの底部１６１Ｂから入ったクラックを、溝２３０Ｃに導くことができる。
［減圧工程］
前述した第１実施形態の減圧工程と同様であるため、説明を省略する。
［溶融工程］
前述した第１実施形態の溶融工程と同様であるため、説明を省略する。
［個片化工程］
次に、積層体４００Ｃに含まれる複数の電子部品５００Ｂを個片化する。例えば、図１７（ｂ）および図１８（ａ）に示すように、積層体４００Ｃを、ベース基板１００Ｃを下側にしてシート６００上に載置する。そして、積層体４００Ｃを上側から局所的に押圧する。すると、溝１６０Ｃの開口を広げるようにベース基板１００Ｃが変形（図中の矢印方向へ変形）する。これにより、底部１６１ＣからクラックＣ１が生じ、そのクラックＣ１がベース基板１００Ｃの上面であって溝２３０Ｃの開口に到達する。さらに、溝２３０Ｃの開口を広げるように蓋体用基板２００Ｃが変形（図中の矢印方向へ変形）する。これにより、溝２３０Ｃの底面２３３ＣからクラックＣ２が生じ、そのクラックＣ２が蓋体用基板２００Ｃの上面に到達する。これにより、図１８（ｂ）に示すように、積層体４００Ｃに含まれる電子部品５００Ｂが個片化される。なお、クラックＣ１、Ｃ２の発生順は、どちらが先でもよいし、同時に発生してもよい。
以上、電子部品５００Ｂの製造方法について説明した。
このような第４実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。
ここで、図１９に示すように、蓋体用基板２００Ｃの上面（溝２３０Ｃと反対側の面）には、溝２１０が形成されていてもよい。これにより、個片化をより簡単かつ確実に行うことができる。
３．電子機器
次いで、本発明の電子部品の製造方法によって製造された電子部品を適用した電子機器（本発明の電子機器）について、図２０〜図２２に基づき、詳細に説明する。
図２０は、本発明の電子部品の製造方法によって製造された電子部品を備える電子機器を適用したモバイル型（またはノート型）のパーソナルコンピューターの構成を示す斜視図である。この図において、パーソナルコンピューター１１００は、キーボード１１０２を備えた本体部１１０４と、表示部１０００を備えた表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター１１００には、フィルター、共振器、基準クロック等として機能する電子部品５００が内蔵されている。
図２１は、本発明の電子部品の製造方法によって製造された電子部品を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６を備え、操作ボタン１２０２と受話口１２０４との間には、表示部１０００が配置されている。このような携帯電話機１２００には、フィルター、共振器等として機能する電子部品５００が内蔵されている。
図２２は、本発明の電子部品の製造方法によって製造された電子部品を備える電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、表示部が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示部は、被写体を電子画像として表示するファインダーとして機能する。また、ケース１３０２の正面側（図中裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示部に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送・格納される。また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図示されるように、ビデオ信号出力端子１３１２にはテレビモニター１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピューター１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー１３０８に格納された撮像信号が、テレビモニター１４３０や、パーソナルコンピューター１４４０に出力される構成になっている。このようなディジタルスチルカメラ１３００には、フィルター、共振器等として機能する電子部品５００が内蔵されている。
なお、本発明の電子部品を備える電子機器は、図２０のパーソナルコンピューター（モバイル型パーソナルコンピューター）、図２１の携帯電話機、図２２のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンター）、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター等に適用することができる。
以上、本発明の電子部品の製造方法および電子機器について、図示の実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、各実施形態を適宜組み合わせてもよい。
１００…ベース基板 １００Ａ…ベース基板 １００Ｂ…ベース基板 １００Ｃ…ベース基板 １１０…混合物 １２０…セラミックグリーンシート １３０…凸部 １３１…凸部 １４０…セラミックグリーンシート １５０…溝 １５０Ａ…溝 １５０Ｂ…溝 １５１、１５２…側面 １５１Ａ、１５２Ａ…側面 １５３…底面 １５３Ａ…底面 １５４Ｂ…底部 １６０…溝 １６０Ｂ…溝 １６０Ｃ…溝 １６１…底部 １６１Ｂ…底部 １６１Ｃ…底部 ２００…蓋体用基板 ２００Ａ…蓋体用基板 ２００Ｂ…蓋体用基板 ２００Ｃ…蓋体用基板 ２１０…溝 ２１０Ａ…溝 ２１０Ｂ…溝 ２１１…開口 ２１２…底部 ２１２Ａ…底部 ２１２Ｂ…底部 ２３０Ｂ…溝 ２３０Ｃ…溝 ２３１Ｂ、２３２Ｂ…側面 ２３１Ｃ、２３２Ｃ…側面 ２３３Ｂ…底面 ２３３Ｃ…底面 ２５０…セラミックグリーンシート ２６０…凸部 ２６１…凸部 ２６３Ｂ…底面 ２７０…セラミックグリーンシート ３…収納空間 ３００…低融点ガラス ３１０…ギャップ材 ４００…積層体 ４００Ａ…積層体 ４００Ｂ…積層体 ４００Ｃ…積層体 ５００…電子部品 ５００Ｂ…電子部品 ５１０…パッケージ ５１０Ｂ…パッケージ ５２０…ベース基板 ５２０Ｂ…ベース基板 ５２１…凹部 ５２３…基部 ５２４…側壁 ５３０…リッド ５３０Ｂ…リッド ５３１Ｂ…凹部 ５４１、５５１…接続電極 ５４２、５５２…外部実装電極 ５４３、５５３…貫通電極 ５６１、５６２…導電性接着剤 ５７０…低融点ガラス ５９０…振動素子 ５９１…圧電基板 ５９３…励振電極 ５９３ａ…電極部 ５９３ｂ…ボンディングパッド ５９３ｃ…配線 ５９５…励振電極 ５９５ａ…電極部 ５９５ｂ…ボンディングパッド ５９５ｃ…配線 ６００…シート ９００…金型 ９１０…凹部 １０００……表示部 １１００……パーソナルコンピューター １１０２……キーボード １１０４……本体部 １１０６……表示ユニット １２００……携帯電話機 １２０２……操作ボタン １２０４……受話口 １２０６……送話口 １３００……ディジタルスチルカメラ １３０２……ケース １３０４……受光ユニット １３０６……シャッタボタン １３０８……メモリー １３１２……ビデオ信号出力端子 １３１４……入出力端子 １４３０……テレビモニター １４４０……パーソナルコンピューター Ｔ１…深さ Ｔ２…厚さ Ｔ３〜Ｔ６、Ｔ８…深さ Ｃ１、Ｃ２…クラック Ｗ１〜Ｗ７…幅 Ｄ１、Ｄ２…離間距離

Claims (5)

  1. 表裏面を有し、前記表面には複数の個片化領域が、前記裏面には前記個片化領域を個片化するための溝が配置されているベース基板と、前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
    前記ベース基板の前記個片化領域に機能素子を配置する工程と、
    前記ベース基板の表面側と、前記蓋体用基板の前記溝が配置されている側の面側とを接合して積層体を形成する工程と、
    前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
    を含み、
    前記ベース基板は、前記表面から突出して内側に前記機能素子が配置されるための枠状の凸部と、隣り合う一対の前記凸部の間に位置する有底の凹部と、を有し、
    前記積層体は、前記凹部の底面に対し、前記ベース基板に配置されている溝の底部および前記蓋体用基板に配置されている溝が、それぞれ前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする電子部品の製造方法。
  2. 表裏面を有し、前記表面には複数の個片化領域が、前記裏面には前記個片化領域を個片化するための溝が配置されているベース基板と、前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
    前記ベース基板の前記個片化領域に機能素子を配置する工程と、
    前記ベース基板の表面側と、前記蓋体用基板の前記溝が配置されている側の面側とを接合して積層体を形成する工程と、
    前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
    を含み、
    前記蓋体用基板に配置されている溝は、一対の側面と、前記一対の側面を連結する底面と、を有し、
    前記ベース基板に配置されている溝は、底部が尖っており、
    前記蓋体用基板に配置されている溝の幅が、前記ベース基板に配置されている溝の幅よりも大きく、
    前記蓋体用基板は、前記溝が配置されている側の面に、前記個片化領域ごとに前記機能素子を収容するための複数の凹部を有し、
    前記蓋体用基板に配置されている溝は、前記蓋体用基板の厚み方向の平面視にて、隣り合う一対の前記凹部の間に位置するとともに、これらを分割するように設けられ、
    前記積層体は、前記ベース基板に配置されている溝の底部と前記蓋体用基板に配置されている前記溝の底面とが前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする電子部品の製造方法。
  3. 複数の個片化領域を有し、前記個片化領域を個片化するための溝が配置されているベース基板と、表裏面を有し、前記表面には前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
    前記ベース基板の前記溝が配置されている面の前記個片化領域ごとに機能素子を配置する工程と、
    前記個片化領域ごとに前記機能素子を覆うように、前記蓋体用基板の前記裏面側を前記ベース基板に接合して積層体を形成する工程と、
    前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
    を含み、
    前記蓋体用基板は、前記裏面から突出して内側に前記機能素子が収容されるための枠状の凸部と、隣り合う一対の前記凸部の間に有底の凹部とを有し、
    前記積層体は、前記凹部の底面に対し、前記ベース基板に配置されている溝の底部および前記蓋体用基板に配置されている溝が、それぞれ前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする電子部品の製造方法。
  4. 複数の個片化領域を有し、前記個片化領域を個片化するための溝が配置されているベース基板と、表裏面を有し、前記表面には前記ベース基板とともに個片化するための溝が配置されている蓋体用基板とを用意する工程と、
    前記ベース基板の前記溝が配置されている面の前記個片化領域ごとに機能素子を配置する工程と、
    前記個片化領域ごとに前記機能素子を覆うように、前記蓋体用基板の前記裏面側を前記ベース基板に接合して積層体を形成する工程と、
    前記積層体を前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝に沿って割ることにより前記個片化領域毎に個片化する工程と、
    を含み、
    前記ベース基板に配置されている溝は、一対の側面と、前記一対の側面を連結する底面と、を有し、
    前記蓋体用基板に配置されている溝は、底部が尖っており、
    前記ベース基板に配置されている溝の幅が、前記蓋体用基板に配置されている溝の幅よりも大きく、
    前記ベース基板は、前記溝が配置されている側の面にある前記個片化領域ごとに前記機能素子を収容するための複数の凹部を有し、
    前記ベース基板に配置されている溝は、前記ベース基板の厚み方向の平面視にて、隣り合う一対の前記凹部の間に位置するとともに、これらを分割するように設けられ、
    前記積層体は、前記蓋体用基板に配置されている溝の底部と前記ベース基板に配置されている溝の底面とが前記積層体の厚さ方向の平面視で少なくとも一部が重なっていることを特徴とする電子部品の製造方法。
  5. 前記積層体では、前記ベース基板に配置されている溝および前記蓋体用基板に配置されている溝を避けてガラス材料が配置されている請求項１ないし４のいずれか一項に記載の電子部品の製造方法。
JP2012114997A 2012-05-18 2012-05-18 電子部品の製造方法 Expired - Fee Related JP6024199B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012114997A JP6024199B2 (ja) 2012-05-18 2012-05-18 電子部品の製造方法
CN201310178449.2A CN103426777B (zh) 2012-05-18 2013-05-15 电子部件的制造方法和电子设备
US13/896,686 US8921162B2 (en) 2012-05-18 2013-05-17 Method for manufacturing electronic component, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012114997A JP6024199B2 (ja) 2012-05-18 2012-05-18 電子部品の製造方法

Publications (3)

Publication Number Publication Date
JP2013243221A JP2013243221A (ja) 2013-12-05
JP2013243221A5 JP2013243221A5 (ja) 2015-07-02
JP6024199B2 true JP6024199B2 (ja) 2016-11-09

Family

ID=49580664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012114997A Expired - Fee Related JP6024199B2 (ja) 2012-05-18 2012-05-18 電子部品の製造方法

Country Status (3)

Country Link
US (1) US8921162B2 (ja)
JP (1) JP6024199B2 (ja)
CN (1) CN103426777B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10334725B1 (en) * 2014-04-10 2019-06-25 Richard A. Marasas, Jr. Adhesive based reconfigurable electronic circuit building system
JP6394055B2 (ja) * 2014-05-13 2018-09-26 日本電気硝子株式会社 セラミック−ガラス複合パッケージの製造方法及びセラミック−ガラス複合パッケージ
WO2020202941A1 (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 セラミック基板の製造方法及びセラミック基板
WO2020202943A1 (ja) 2019-03-29 2020-10-08 株式会社村田製作所 セラミック基板の製造方法及びセラミック基板
CN110054144A (zh) * 2019-04-22 2019-07-26 武汉耐普登科技有限公司 微机电传感器封装结构及制造方法
JP7434724B2 (ja) * 2019-05-23 2024-02-21 セイコーエプソン株式会社 振動デバイス、電子機器および移動体
US20220238783A1 (en) * 2021-01-25 2022-07-28 Seiko Epson Corporation Electronic device and method for manufacturing electronic device
WO2022246818A1 (zh) * 2021-05-28 2022-12-01 深圳顺络电子股份有限公司 磁性器件及其制备方法
CN116230556B (zh) * 2023-05-06 2023-08-29 芯盟科技有限公司 芯片载体、其形成方法、晶圆键合结构及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0971488A (ja) * 1995-09-01 1997-03-18 Rohm Co Ltd セラミック基板の製造方法
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
JP2002016161A (ja) 2000-06-27 2002-01-18 Sumitomo Metal Electronics Devices Inc パッケ−ジ部品とその製造方法、及び該パッケ−ジ部品を用いたパッケ−ジの封止方法。
JP2002246491A (ja) 2001-02-21 2002-08-30 Nippon Carbide Ind Co Inc 電子部品用パッケージ及びその製造方法
JP2002352951A (ja) 2001-05-24 2002-12-06 Tohoku Pioneer Corp 有機ｅｌ表示パネル及びその製造方法
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
JP2003181825A (ja) 2001-12-19 2003-07-02 Sony Corp 基板分断方法及び有機ｅｌディスプレイの製造方法
JP4476075B2 (ja) 2004-08-26 2010-06-09 京セラ株式会社 多数個取り配線基板
KR100681264B1 (ko) * 2005-05-31 2007-02-09 전자부품연구원 전자소자 패키지 및 그의 제조 방법
JP2006351591A (ja) * 2005-06-13 2006-12-28 Sony Corp マイクロデバイスのパッケージング方法及びマイクロデバイス
JP2007158417A (ja) * 2005-11-30 2007-06-21 Kyocera Kinseki Corp 圧電デバイス、及びその製造方法
JP4859811B2 (ja) 2006-10-24 2012-01-25 京セラ株式会社 電子部品収納用パッケージ
JP4343962B2 (ja) * 2007-01-19 2009-10-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
TWI387076B (zh) * 2008-04-24 2013-02-21 Mutual Pak Technology Co Ltd 積體電路元件之封裝結構及其製造方法
US8044420B2 (en) * 2009-01-15 2011-10-25 Advanced Semiconductor Engineering, Inc. Light emitting diode package structure
US8735262B2 (en) * 2011-10-24 2014-05-27 Infineon Technologies Ag Semiconductor device having a through contact and a manufacturing method therefor

Also Published As

Publication number Publication date
US20130307124A1 (en) 2013-11-21
US8921162B2 (en) 2014-12-30
JP2013243221A (ja) 2013-12-05
CN103426777A (zh) 2013-12-04
CN103426777B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP6024199B2 (ja) 電子部品の製造方法
JP6003194B2 (ja) ベース基板、電子デバイスおよびベース基板の製造方法
JP6155551B2 (ja) 電子デバイス、電子機器および電子デバイスの製造方法
US9635769B2 (en) Electronic device, electronic apparatus, method of manufacturing base substrate, and method of manufacturing electronic device
JP6024242B2 (ja) 電子デバイスの製造方法
US20150357254A1 (en) Substrate for electronic device package, electronic device package, electronic device, and method of manufacturing electronic device
US9231555B2 (en) Quartz resonator with cut sections formed on the support arm
JP2014013795A (ja) ベース基板、電子デバイスおよび電子機器
JP2015231009A (ja) 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP6056259B2 (ja) 電子部品の製造方法、電子デバイスの製造方法
JP2014038970A (ja) 電子デバイスの製造方法および電子デバイス
US11722112B2 (en) Manufacturing method for electronic component
JP2014011421A (ja) 電子デバイスの製造方法、蓋体用基板、電子デバイスおよび電子機器
JP6279857B2 (ja) 電子装置、多数個取り枠体および多数個取り電子装置
JP2015231191A (ja) 電子デバイスおよび電子デバイスの製造方法
JP2015231001A (ja) 電子デバイスおよび電子デバイスの製造方法
JP2018074012A (ja) 電子デバイス用パッケージ、電子デバイス、電子機器、および移動体
JP2015149533A (ja) パッケージの製造方法、電子デバイスの製造方法および電子デバイス
JP6510338B2 (ja) 光学装置用蓋体および光学装置
JP2015050483A (ja) 電子デバイス、電子機器および移動体
JP2015231010A (ja) 電子デバイスパッケージ用基板、電子デバイスパッケージ、電子デバイスおよび電子デバイスの製造方法
JP2013254790A (ja) ベース基板およびその製造方法、電子デバイス、並びに電子機器
JP2014093337A (ja) パッケージの製造方法、電子デバイスの製造方法、電子機器および移動体
JP2013187702A (ja) 電子部品の製造方法、電子部品および電子機器
JP2015002313A (ja) 電子部品の製造方法、電子部品、および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6024199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees