JP5943552B2 - 液晶表示装置 - Google Patents

Description

本発明は液晶表示装置に関する。

液晶表示装置は、現在最も幅広く用いられているフラット表示装置の一つであり、画素電極または共通電極などの電界生成電極が形成される二枚の表示板と、これらの間に挟持される液晶層で構成されている。
液晶表示装置は、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定し、入射光の偏光を制御することにより映像を表示する。

また、液晶表示装置は、各画素電極に接続されているスイッチング素子およびスイッチング素子を制御して画素電極に電圧を印加するためのゲート線とデータ線など多数の信号線を含む。

かような液晶表示装置の中でも、電界が印加されていない状態で液晶分子の長軸を表示板に対して垂直をなすように配列した垂直配向方式（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ ｍｏｄｅ）の液晶表示装置が、コントラスト比が大きくて基準視野角が広いことから脚光を浴びている。

しかしながら、垂直配向方式の液晶表示装置は、前面視認性に比べて側面視認性の方が低下することがあり、これを解決するために、一つの画素を二つの副画素に分割し、二つの副画素の電圧が異なるように調節することにより透過率を異ならせる方法が提示されている。

本発明が解決しようとする課題は、透過率を高めることができ、しかも、視認性を改善することができる液晶表示装置を提供することにある。

本発明の一実施の形態にかかる液晶表示装置は、第１の基板と、前記第１の基板と相対向する第２の基板と、前記第１の基板と前記第２の基板との間に介在され、液晶分子を含む液晶層と、前記第１の基板の上に位置するゲート線と、前記第１の基板の上に位置すると共に前記ゲート線と交差するデータ線と、前記ゲート線および前記データ線に接続されている第１の薄膜トランジスタおよび第２の薄膜トランジスタと、前記ゲート線および前記第２の薄膜トランジスタに接続されている第３の薄膜トランジスタと、前記第３の薄膜トランジスタに接続されている基準電圧線と、前記第１の薄膜トランジスタに接続されている第１の副画素電極と、前記第２の薄膜トランジスタに接続されている第２の副画素電極とを有する画素電極と、を含む。

前記第２の薄膜トランジスタの出力端子は、前記第２の副画素電極および前記第３の薄膜トランジスタの入力端子に接続することができる。

前記第２の副画素電極に印加される電圧は、前記第１の副画素電極に印加される電圧よりも低くてもよい。

前記第２の副画素電極の面積は、前記第１の副画素電極の面積と同じかまたはそれよりも大きくてもよい。

前記第１の副画素電極と前記第２の副画素電極との面積比は１:１〜１:２であり得る。

前記第２の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第１のチャンネル比とし、前記第３の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第２のチャンネル比としたとき、前記第１のチャンネル比と前記第２のチャンネル比の和に対する前記第１のチャンネル比の割合は７０％〜８０％であってもよい。

前記第２の基板の上に位置する共通電極をさらに備え、前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通電圧よりもレベルが高くてもよい。

前記基準電圧は約８Ｖ〜約１１Ｖであり、前記共通電圧は約７Ｖであり得る。
前記基準電圧はスイングする信号を含む。前記基準電圧は、デューティ比（ｄｕｔｙ ｒａｔｉｏ）５０％〜８０％でスイングする信号を含んでもよい。

前記画素電極は前記ゲート線に平行な第１の辺と、前記データ線に平行な第２の辺とを有し、前記第１の辺の長さは前記第２の辺の長さよりも長くてもよい。

前記第１の副画素電極および前記第２の副画素電極は、横幹部およびこれと交差する縦幹部からなる十字形状の幹部と、前記十字形状の幹部から延出する複数の微枝部と、を備えてもよい。

前記第１の副画素電極および前記第２の副画素電極は、前記十字形状の幹部から前記複数の微枝部が互いに異なる方向に延出する複数の副領域を含むことができる。前記基準電圧線は、前記データ線に平行な両縦部と、前記縦部を繋ぎ合う横部と、を備えてもよい。前記基準電圧線の前記縦部は前記画素電極と前記データ線との間に配置され、前記基準電圧線の前記横部は前記画素電極と前記ゲート線との間に配置されてもよい。

前記基準電圧線の前記縦部の下に配置されており、前記ゲート線と同じ層に形成された遮光部をさらに備えてもよい。

前記画素電極と同じ層に位置し、前記ゲート線と重なり合う遮蔽電極をさらに備えてもよい。

前記基準電圧線は前記縦幹部に平行な方向に沿って延出し、前記縦幹部と重なり合わせてもよい。

前記基準電圧線は前記第３の薄膜トランジスタの出力端子に接続されてもよい。

前記基準電圧線は前記データ線と同じ層に位置することができる。
前記第２の基板の上に位置する共通電極をさらに含み、前記第１の副画素電極および前記第２の副画素電極のそれぞれは第１の切欠部を含み、前記共通電極は第２の切欠部を有し、前記第１の切欠部は前記第２の切欠部と互い違いに配列されてもよい。

前記画素電極は前記ゲート線に平行な第１の辺と、前記データ線に平行な第２の辺とを有し、前記第２の辺の長さは前記第１の辺の長さよりも長くてもよい。

前記ゲート線はゲート信号を伝達し、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタおよび前記第３の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達される。前記液晶分子は、電界が加えられていない状態で垂直配向する。前記データ線が延出している方向に沿って位置する遮蔽電極線をさらに備え、前記遮蔽電極線は前記ゲート線と重なり合うように突き出た遮蔽電極を備えてもよい。前記遮蔽電極は、前記第２の副画素電極と分離されてもよい。

このように、本発明の一実施の形態によれば、「ハイ」副画素及び「ロー」副画素の面積、分圧スイッチング素子および分圧基準電圧の大きさを調節することにより、液晶表示装置の透過率を高めることができ、しかも、視認性を改善することができる。

本発明の一実施の形態にかかる液晶表示装置の１画素に対する等価回路図。 本発明の一実施の形態にかかる液晶表示装置の画素に印加される信号の波形図。 図１に示す液晶表示装置の１画素に対するレイアウト図。 図３におけるＩＶ-ＩＶ’線に沿った断面図。 本発明の第１の実施の形態にかかる液晶表示装置の透過率および側面視認性の結果を示すグラフ。 本発明の第１の実施の形態にかかる液晶表示装置の透過率および側面視認性の結果を示すグラフ。 本発明の第１の実施の形態にかかる液晶表示装置における階調による透過率の変化を分圧スイッチング素子の大きさ別に示すグラフ。 本発明の第１の実施の形態にかかる液晶表示装置における階調による透過率の変化を「ハイ」副画素と「ロー」副画素との面積比別に示すグラフ。 本発明の実施の形態にかかる液晶表示装置における階調による透過率の変化を「ハイ」副画素と「ロー」副画素との面積比別に示すグラフ。 本発明の第１の実施の形態にかかる液晶表示装置における「ハイ」副画素と「ロー」副画素との面積比による視認性指数および透過率を示すグラフ。 本発明の第１の実施の形態にかかる液晶表示装置における基準電圧による透過率の変化を示すグラフ。 本発明の第１の実施の形態にかかる液晶表示装置おける基準電圧による視認性指数の変化を示すグラフ。 本発明の第１の実施の形態にかかる液晶表示装置おける「ハイ」副画素と「ロー」副画素との間に発生する共通電圧の歪みを示すグラフ。 本発明の第２の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図。 図１４におけるＸＶ-ＸＶ’線に沿った断面図。 本発明のまた第３の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図。 図１６におけるＸＶＩＩ-ＸＶＩＩ’線に沿った断面図。 本発明の第４の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図。 本発明の第５の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図。 本発明の第６の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図。 本発明の第７の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図。

以下、図面に基づき、本発明の好適な実施の形態について詳しく説明することとする。しかしながら、本発明はここで説明する実施の形態に何ら限定されるものではなく、異なる形態で実現することができる。むしろ、ここで紹介される実施の形態は、開示された内容を徹底して完全たるものにし、且つ、当業者に本発明の思想を十分に伝えることができるように提供されるものである。
図中、層及び領域の厚さは明確性を図るために誇張されている。また、ある層が他の層または基板の「上」にあると言及した場合、これは他の層または基板の上に直接的に形成されていてもよく、これらの間に第３の層が介在されていてもよい。なお、明細書全般に亘って同一又は類似の構成要素に対しては同じ図面符号を付す。以下、図１および図２に基づき、本発明の第１の実施の形態にかかる液晶表示装置の信号線と、画素の配置及びその駆動方法について説明する。

図１は、本発明の第１の実施の形態にかかる液晶表示装置の１画素に対する等価回路図であり、図２は、本発明の第１の実施の形態にかかる液晶表示装置の画素に印加される信号の波形図である。

図１を参照すると、本発明の第１の実施の形態にかかる液晶表示装置の１画素ＰＸは、ゲート信号を伝達するゲート線ＧＬ、データ信号を伝達するデータ線ＤＬおよび分圧基準電圧を伝達する基準電圧線ＲＬを含む複数の信号線と、複数の信号線に接続される第１のスイッチング素子Ｑａ、第２のスイッチング素子Ｑｂ、第３のスイッチング素子Ｑｃと、第１の副画素ＰＥａで定義される第１の液晶キャパシタＣｌｃＨおよび第２の副画素ＰＥｂで定義される第２の液晶キャパシタＣｌｃＬを備える。

第１のスイッチング素子Ｑａおよび第２のスイッチング素子Ｑｂはそれぞれゲート線ＧＬおよびデータ線ＤＬに接続され、第３のスイッチング素子Ｑｃは第２のスイッチング素子Ｑｂの出力端子および基準電圧線ＲＬに接続されている。

第１のスイッチング素子Ｑａおよび第２のスイッチング素子Ｑｂは薄膜トランジスタなどの三端子素子であり、その制御端子はゲート線ＧＬに接続されており、入力端子はデータ線ＤＬと接続されており、第１のスイッチング素子Ｑａの出力端子は第１の液晶キャパシタＣｌｃａに接続されており、第２のスイッチング素子Ｑｂの出力端子は第２の液晶キャパシタＣｌｃｂおよび第３のスイッチング素子Ｑｃの入力端子に接続されている。

また、第３のスイッチング素子Ｑｃも薄膜トランジスタなどの三端子素子であり、制御端子はゲート線ＧＬと接続されており、入力端子は第２の液晶キャパシタＣｌｃｂと接続されており、出力端子は基準電圧線ＲＬに接続されている。第１の実施例においては、第１のスイッチング素子Ｑａ、第２のスイッチング素子Ｑｂおよび第３のスイッチング素子ＱｃのいずれもＮＭＯＳで形成される。

図２を参照すると、ゲート線ＧＬにゲートオンＶｏｎ信号が印加されると、ここに接続された第１のスイッチング素子Ｑａと、第２のスイッチング素子Ｑｂ及び第３のスイッチング素子Ｑｃがターンオンされる。これにより、データ線ＤＬに印加されたデータ電圧はターンオンされた第１のスイッチング素子Ｑａおよび第２のスイッチング素子Ｑｂを介してそれぞれ第１の副画素電極ＰＥａおよび第２の副画素電極ＰＥｂに印加される。このとき、第１の副画素電極ＰＥａおよび第２の副画素電極ＰＥｂに印加されたデータ電圧は互いに同じ値に充電される。しかしながら、本発明の実施の形態によると、第２の副画素電極ＰＥｂに印加される電圧は第２のスイッチング素子Ｑｂと直列接続されている第３のスイッチング素子Ｑｃにより分圧される。このため、第２の副画素電極ＰＥｂに印加される電圧Ｖｂは第１の副画素電極ＰＥａに印加される電圧Ｖａよりも小さくなる。

結果として、第１の液晶キャパシタＣｌｃａに充電された電圧と、第２の液晶キャパシタＣｌｃｂに充電された電圧とは互いに異なることとなる。第１の液晶キャパシタＣｌｃａに充電された電圧と、第２の液晶キャパシタＣｌｃｂに充電された電圧とが互いに異なるため、第１の副画素及び第２の副画素における液晶分子の傾斜角が異なり、これにより、二つの副画素の輝度が互いに異なる。このため、第１の液晶キャパシタＣｌｃａに充電される電圧と、第２の液晶キャパシタＣｌｃｂに充電される電圧とを適切に調節すると、側面から眺める映像を正面から眺める映像に最大限に近づけることができ、これにより、側面視認性を改善することができる。

以下、図３および図４に基づき、図１に示す第１の実施の形態にかかる液晶表示装置の構造について説明する。図３は、図１に示す液晶表示装置の１画素に対するレイアウト図であり、図４は、図３におけるＩＶ-ＩＶ’線に沿った断面図である。

図３および図４を参照すると、この第１の実施の形態にかかる液晶表示装置は、対向する下部表示板１００及び上部表示板２００と、これらの２枚の表示板１００、２００の間に介在している液晶層３と、表示板１００、２００の外側面に付着されている一対の偏光子（図示せず）と、を備える。

まず、下部表示板１００について詳述する。
透明ガラス製またはプラスチック製の絶縁基板１１０の上にゲート線１２１が位置する。ゲート線１２１は、第１のゲート電極１２４ａと、第２のゲート電極１２４ｂと、第３のゲート電極１２４ｃと、他の層または外部駆動回路との接続のための広端部（図示せず）と、を備える。ゲート線１２１の上にゲート絶縁膜１４０が位置する。ゲート絶縁膜１４０の上には、第１の半導体１５４ａと、第２の半導体１５４ｂおよび第３の半導体１５４ｃが位置する。

第１の半導体１５４ａと、第２の半導体１５４ｂおよび第３の半導体１５４ｃの上には、複数のオーミックコンタクト部材１６３ａ、１６５ａ、１６３ｂ、１６５ｂ、１６３ｃ、１６５ｃが位置する。

オーミックコンタクト部材１６３ａ、１６５ａ、１６３ｂ、１６５ｂ、１６３ｃ、１６５ｃおよびゲート絶縁膜１４０の上には、第１のソース電極１７３ａおよび第２のソース電極１７３ｂを有する複数のデータ線１７１、第１のドレイン電極１７５ａ、第２のドレイン電極１７５ｂ、第３のソース電極１７３ａおよび第３のドレイン電極１７５ｃ、並びに基準電圧線１７７を有するデータ導電体１７１、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７７が位置する。

前記データ導電体と、その下に位置する半導体及びオーミックコンタクト部材は、一枚のマスクを用いて同時に形成してもよい。

データ線１７１は、他の層または外部駆動回路との接続のための広端部（図示せず）を備える。基準電圧線１７７は、データ線１７１に平行な２つの縦部１７７ａと、２つの縦部１７７ａを繋ぎ合う横部１７７ｂと、を備える。基準電圧線１７７の２つの縦部１７７ａを横部１７７ｂにより繋ぎ合うことにより、基準電圧線１７７に流れる信号の遅延を防ぐことができる。

基準電圧線１７７の縦部１７７ａは画素電極１９１とデータ線１７１との間に位置し、第３のドレイン電極１７５ｃと接続される。基準電圧線１７７の横部１７７ｂは画素電極１９１とゲート線１２１との間に位置する。これにより、基準電圧線１７７は画素電極１９１とデータ線１７１との間、及び画素電極１９１とゲート線１２１との間の信号干渉を低減することができる。

第１のゲート電極１２４ａと、第１のソース電極１７３ａおよび第１のドレイン電極１７５ａは第１の半導体１５４ａとともに第１の薄膜トランジスタＱａを形成し、薄膜トランジスタのチャンネル（Ｃｈａｎｎｅｌ）は第１のソース電極１７３ａと第１のドレイン電極１７５ａとの間の半導体１５４ａの部分に形成される。これと同様に、第２のゲート電極１２４ｂと、第２のソース電極１７３ｂおよび第２のドレイン電極１７５ｂは第２の半導体１５４ｂとともに第２の薄膜トランジスタＱｂを形成し、薄膜トランジスタのチャンネルは第２のソース電極１７３ｂと第２のドレイン電極１７５ｂとの間の半導体１５４ｂの部分に形成され、第３のゲート電極１２４ｃと、第３のソース電極１７３ｃおよび第３のドレイン電極１７５ｃは第３の半導体Ｑｃとともに第３の薄膜トランジスタＱｃを形成し、薄膜トランジスタのチャンネルは第３のソース電極１７３ｃと第３のドレイン電極１７５ｃとの間の半導体１５４ｃの部分に形成される。

データ導電体１７１、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７７および露出された半導体１５４ａ、１５４ｂ、１５４ｃ部分の上には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が成膜される。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物から製膜される。しかしながら、保護膜１８０は有機絶縁物から製膜されてもよく、フラットな表面を有することができる。有機絶縁物の場合、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有することができ、その誘電常数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）は約４．０以下である。なお、保護膜１８０は、有機膜の優れた絶縁特性を生かしつつも、露出された半導体１５４ａ、１５４ｂ、１５４ｃの部分に損傷を与えないように下部無機膜と上部有機膜の二重膜構造を有してもよい。

保護膜１８０には、第１のドレイン電極１７５ａおよび第２のドレイン電極１７５ｂを露出させる複数のコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）１８５ａ、１８５ｂが形成されている。

保護膜１８０の上には、第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂを有する画素電極１９１が形成されている。画素電極１９１は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属から製作されてもよい。

画素電極１９１は、ゲート線１２１に平行な第１の辺と、データ線１７１に平行な第２の辺と、を備える。ゲート線１２１に平行な第１の辺はデータ線１７１に平行な第２の辺の長さよりも略３倍ほど長い。このため、画素電極の水平線側の構造がその垂直側の構造よりも小さい場合に比べて、各行に配置される画素電極１９１の数は、少なく、その代わりに、各列に位置される画素電極１９１の数が多い。これにより、データ線１７１の総数が減るため、データ駆動部用集積回路チップの数を減らして材料費を節減することができる。もちろん、ゲート線１２１の数がその分増えるとはいえ、ゲート駆動部は、ゲート線１２１、データ線１７１、薄膜トランジスタなどとともに液晶表示板アセンブリに集積することができるので、ゲート線１２１の数の増加があまり問題にならない。なお、ゲート駆動部が集積回路チップ(ｄｉｃｒｅｔｅ ＩＣ ＣＨＩＰ ｔｙｐｅ)の形で取り付けられても、ゲート駆動部用集積回路チップが相対的に安価であるため、データ駆動部用集積回路チップの数を減らすことが一層有利である。

第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂは行方向に隣り合い、全体的に四角形であり、横幹部１９２およびこれと交差する縦幹部１９３からなる十字形状の幹部を備える。また、横幹部１９２および縦幹部１９３により４つの副領域に分けられ、各副領域は複数の微枝部１９４を有する。

第２の副画素電極１９１ｂは第１の副画素電極１９１ａの一部の辺を取り囲んでいる。第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂの微枝部１９４のうちの一つ目は横幹部または縦幹部から左上に向けて斜めに延出し、 二つ目の微枝部１９４は横幹部１９２または縦幹部１９３から右上に向けて斜めに延出している。さらに、三つ目の微枝部１９４は横幹部１９２または縦幹部１９３から左下に向けて延出し、残りの四つ目の微枝部１９４は横幹部１９２または縦幹部１９３から右下に向けて斜めに延出している。

各微枝部１９４はゲート線１２１または横幹部１９２と略４０°〜４５°の角度をなす。特に、第１の副画素電極１９１ａに含まれる微枝部１９４は横幹部１９２と略４０°の角度をなすことができ、第２の副画素電極１９１ｂに含まれる微枝部１９４は横幹部１９２と略４５°の角度をなすことができる。なお、隣り合う二つの副領域の微枝部１９４は互いに直交してもよい。
図示はしないが、微枝部１９４の幅は局所的な液晶分子の傾斜の方向に対する領域を変えるために次第に広くしてもよい。

第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂはコンタクトホール１８５ａ、１８５ｂを介してそれぞれ第１のドレイン電極１７５ａおよび第２のドレイン電極１７５ｂと物理的・電気的に接続されており、第１のドレイン電極１７５ａおよび第２のドレイン電極１７５ｂからデータ電圧が印加される。このとき、第２のドレイン電極１７５ｂに印加されたデータ電圧のうちの一部は第３のソース電極１７３ｃにより分圧されて、第２の副画素電極１９１ｂに印加される電圧の大きさは第１の副画素電極１９１ａに印加される電圧の大きさよりも小さくなる。ここで、基準電圧およびデータ電圧の大小関係によって電流が流れる方向が決定される。

ここで、第２の副画素電極１９１ｂの面積は、第１の副画素電極１９１ａの面積に比べて、１倍以上２倍以下である。特に、本発明の第１の実施の形態において、第２の副画素電極１９１ｂの面積は、第１の副画素電極１９１ａの面積に比べて、１倍以上１．５倍以下であることが好ましい。

また、第２のスイッチング素子Ｑｂのチャンネル幅とチャンネル長さとの比を第１のチャンネル比とし、第３のスイッチング素子Ｑｃのチャンネル幅とチャンネル長さとの比を第２のチャンネル比としたとき、第１のチャンネル比および第２のチャンネル比の和に対する第１のチャンネル比の割合は約６０％〜約９５％である。本発明の実施の形態において、透過率および視認性の両方とも考慮したとき、第２の副画素電極１９１ｂの面積が第１の副画素電極１９１ａの面積に比べて１倍以上１．２５倍以下である場合に、第１のチャンネル比および第２のチャンネル比の和に対する第１のチャンネル比の割合は７０％〜８０％であることが好ましい。しかしながら、７０％〜８０％の範囲は変更可能である。換言すれば、第１のチャンネル比および第２のチャンネル比の和に対する第１のチャンネル比の割合は、視認性を高めるために下げることもあれば、透過率を高めるために上げることもある。

また、基準電圧線に印加される電圧のレベルは、共通電極に印加される共通電圧のレベルよりも高い必要があり、その絶対値の差は約１Ｖ〜約４Ｖであることが好ましい。例えば、共通電圧Ｖｃｏｍが約７Ｖである場合、基準電圧Ｖｒは約８Ｖ〜約１１Ｖであることが好ましい。

次いで、上部表示板２００について詳述する。

透明ガラス製またはプラスチック製の絶縁基板２１０の上に遮光部材（ｌｉｇｈｔ ｂｌｏｃｋｉｎｇ ｍｅｍｂｅｒ）２２０が形成されている。遮光部材２２０はブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）とも呼ばれ、光漏れを防ぐ。

また、基板２１０および遮光部材２２０の上には複数のカラーフィルタ２３０が形成されている。カラーフィルタ２３０は遮光部材２２０に囲まれた領域内にほとんど存在し、画素電極１９１の列に沿って長く延びてもよい。各カラーフィルタ２３０は、赤色、緑色および青色の三原色など基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの一つを表示する。しかしながら、カラーフィルタ２３０は、赤色、緑色および青色の三原色に制限されず、青緑色（ｃｙａｎ）、紫紅色（ｍａｇｅｎｔａ）、イエロー（ｙｅｌｌｏｗ）、ホワイト系の色のうちの一つを表示してもよい。

遮光部材２２０およびカラーフィルタ２３０のうちの少なくとも一方は、下部基板１１０の上に形成されてもよい。

カラーフィルタ２３０および遮光部材２２０の上には、オーバーコート膜（ｏｖｅｒｃｏａｔ）２５０が成膜される。オーバーコート膜２５０は絶縁物質から製作され、カラーフィルタ２３０が露出されることを防ぐと共に平坦面を提供する。オーバーコート膜２５０は、省略してもよい。

オーバーコート膜２５０の上には共通電極２７０が形成される。表示板１００、２００の両側面には配向膜（ａｌｉｇｎｍｅｎｔ ｌａｙｅｒ）（図示せず）が成膜されており、これらは垂直配向膜である。

表示板１００、２００の外側面には偏光子（ｐｏｌａｒｉｚｅｒ）（図示せず）が設けられるが、二つの偏光子の偏光軸は直交し、これらのうちの一方の偏光軸はゲート線１２１に対して平行であることが好ましい。反射型液晶表示装置の場合には、二つの偏光子のうちの一方が省略されてもよい。

二枚の表示板１００、２００の間には液晶層３が挟持されており、液晶層３は負の誘電率異方性を有する液晶分子３１を含む。液晶層３の液晶分子３１は、長軸が第１および第２の副画素電極１９１ａ、１９１ｂの微枝部の長手方向に略平行になるように先傾斜（ｐｒｅｔｉｌｔ）を有しており、電界が印加されていない状態で二枚の表示板１００、２００の表面に対して垂直をなすように配向される。なお、液晶層３は反応性メソジェン（ｒｅａｃｔｉｖｅ ｍｅｓｏｇｅｎ）を含む配向補助剤をさらに含み、このような配向補助剤により液晶分子３１は長軸が第１および第２の副画素電極１９１ａ、１９１ｂの微枝部の長手方向に略平行になるように先傾斜を有することができる。

データ電圧が印加された第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂは、共通電圧が印加される表示板２００の共通電極２７０とともに電界を生成することにより、各電極１９１ａ、１９１ｂ、２７０間の液晶層３の液晶分子の方向を決定する。このようにして決定された液晶分子の方向に応じて液晶層３を通過する光の偏光が変わる。第１および第２の副画素電極１９１ａ、１９１ｂと共通電極２７０は液晶キャパシタＣｌｃａ、ＣｌｃｂＣｌｃＬをなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。このとき、微枝部１９４の辺は電界を歪ませて微枝部１９４の辺に垂直な水平成分を作り出し、液晶分子３１の傾斜方向はその水平成分によって決定される方向に決定される。このため、液晶分子３１が最初は微枝部１９４の辺に垂直な方向に傾斜しようとする。しかしながら、隣り合う微枝部１９４の辺による電界の水平成分の方向が逆方向であり、微枝部１９４間の間隔が狭いため、互いに逆方向に傾斜しようとする液晶分子３１が一緒に微枝部１９４の長手方向に平行な方向に傾斜することとなる。

本発明の第１の実施の形態において、１画素の微枝部１９４が延出する長手方向が合計で４方向であるため、液晶分子３１が傾斜する方向も合計で４方向となる。このように液晶分子３１が傾斜する方向を多角化させると、液晶表示装置の基準視野角が大きくなる。

以下、図５および図６に基づき、本発明の実施の形態にかかる液晶表示装置の表示透過率および側面視認性について説明することにする。図５および図６は、本発明の一実施の形態にかかる液晶表示装置の透過率および側面視認性の結果を示すグラフである。図１〜図４に基づいて説明した第１の副画素電極および第２の副画素電極は、それぞれ後述する「ハイ」副画素および「ロー」副画素に対応される。

図５および図６中、実線は液晶表示装置を正面（Ｆｒｏｎｔ）から眺めたときの階調による透過率を示し、点線は液晶表示装置を側面（Ｒｉｇｈｔ）から眺めたときの階調による透過率を示す。図５は、「ハイ」副画素と「ロー」副画素との間の電圧差を誘導せずに同じデータ電圧を印加した場合を示し、図６は、本発明の実施の形態にかかる液晶表示装置の場合を示す。

図５および図６を参照すると、副画素にそれぞれ異なる電圧を印加することのない通常の液晶表示装置に比べて、本発明の実施の形態にかかる液晶表示装置の場合、液晶表示装置の側面における階調（Ｇｒａｙ）による透過率（Ｔ）グラフが、正面における階調による透過率のグラフに一層近くなるということを確認することができ、特に、低階調においてその効果が大きいということが分かる。換言すると、本発明の実施の形態にかかる液晶表示装置における側面視認性が改善される。

以下、表１、図７および図８に基づき、本発明の第１の実施の形態にかかる液晶表示装置の表示特性について詳述する。

下記表１は、本発明の一実施の形態にかかる液晶表示装置の表示特性を示す表である。本実施の形態においては、「ハイ」副画素と「ロー」副画素との面積比、第１のＴＦＴ（第１のスイッチング素子Ｑａ）のチャンネル幅、第２のＴＦＴ（第２のスイッチング素子Ｑｂ）のチャンネル幅、チャンネル比（第２のＴＦＴ（第２のスイッチング素子Ｑｂ）および第３のＴＦＴ（第３のスイッチング素子Ｑｃ）のチャンネル幅に対する第２のＴＦＴ（第２のスイッチング素子Ｑｂ）のチャンネル幅の比）による液晶表示装置の透過率、視認性（Ｖｉｓｉｂｉｌｉｔｙ）指数、及び「ハイ」副画素と「ロー」副画素との電圧比を測定し、その結果を下記表１に示す。ここで、スイッチング素子Ｑａ、スイッチング素子Ｑｂおよびスイッチング素子Ｑｃのチャンネル長さは同一に維持した状態で評価した。

前記表１を参照すると、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積とほとんど同じかまたはそれよりも大きい場合は、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積よりも小さい場合に比べて、「ハイ」副画素と「ロー」副画素との電圧比が所望の値、例えば、約０．７〜約０．８の範囲内にあることが分かる。

換言すると、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積よりも小さい場合に、液晶表示装置の透過率は上げることはできたものの、側面視認性を調節するための電圧比（「ロー」副画素の電圧:「ハイ」副画素の電圧）を得ることが困難であった。なお、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積よりも１．５倍以上大きくなると、液晶表示装置の透過率が下がる。

このため、本発明の実施の形態にかかる液晶表示装置でのように、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積と同じかまたはそれよりも大きく、約１．５倍以下である場合、液晶表示装置の透過率及び側面視認性を両方とも高めることができるということが分かった。

表１に戻ると、特に、面積比が１:１〜１:１．２５の範囲にあり、チャンネル比（第２のＴＦＴおよび第３のＴＦＴのチャンネル幅に対する第２のＴＦＴのチャンネル幅の比）が約７０％〜約８０％の範囲内にある場合、液晶表示装置の透過率が低下しないながらも視認性指数が小さくなって側面視認性が改善されることがあることが分かった。視認性指数とは、正面の画質特性と側面の画質特性との差を示す概念であって、多く使用する指数としては、階調曲線そのものを評価する方法としてTRDI｛tone rendering distortion index、あるいはGDI(Gamma Distortion Index)と呼ばれる｝が提案されて使用されている。この方法は、階調間の明度(lightness)差を原本階調曲線と歪曲した階調曲線との間で比較することによって歪曲量を定量化する方法である。例えば、GDI(Gamma Distortion Index)は正面ガンマ（Gamma）対比側面ガンマの差を定量的に表す概念で通用する値である。しかし、GDI(Gamma Distortion Index)は視認性指数を表す一例であり、これに限定されない。このため、本発明の実施の形態にかかる液晶表示装置のように、第２のスイッチング素子Ｑｂおよび第３のスイッチング素子Ｑｂのチャンネル幅の和に対する第２のスイッチング素子Ｑｂのチャンネル幅の比が約７０％〜約８０％である場合、透過率が低下しないながらも、側面視認性が改善され得ることが分かった。

図７は、本発明の実施の形態にかかる液晶表示装置における階調による透過率の変化をデータ電圧を分圧する分圧スイッチング素子の大きさ別に示すグラフである。具体的に、図７は、「ハイ」副画素と「ロー」副画素との面積比が１対１．２５である場合における「ハイ」副画素と「ロー」副画素との電圧比の変化による透過率の変化を示す。２．２γ（２．２ｇａｍｍａ）曲線は、液晶表示装置を正面から眺めたときの階調に対する透過率を示す。残りの曲線は、液晶表示装置を側面から眺めたときの階調に対する透過率を示す。

図７を参照すると、「ハイ」副画素と「ロー」副画素との電圧比が増加するにつれて、正面における階調に対する透過率のグラフから遠ざかることを確認することができ、視認性指数（ｇａｍｍａ ｄｉｓｔｏｒｔｉｏｎ ｉｎｄｅｘ;ＧＤＩ）が増加することからみて、側面視認性が減少している。

図８は、本発明の実施の形態にかかる液晶表示装置における階調に対する透過率の変化（Ｖｉｓｉｂｉｌｉｔｙ ｇｒａｐｈ Ｖａｒｉａｔｉｏｎ）を「ハイ」副画素と「ロー」副画素との面積比別（ａｒｅａ ｒａｔｉｏ）に示すグラフである。具体的に、図８は、「ハイ」副画素と「ロー」副画素との電圧比が７０％である場合における「ハイ」副画素と「ロー」副画素との面積比による透過率の変化を示す。

図８を参照すると、「ハイ」副画素と「ロー」副画素との面積比が増加するにつれて、正面における階調による透過率のグラフに一層近づくということを確認することができ、これを考慮すると、側面視認性が改善されることが分かる。特に、低階調においてその効果が一層大きく現れるということが分かる。

以下、図９および図１０に基づき、「ハイ」副画素と「ロー」副画素との面積比を一層具体化させて階調による透過率の変化を説明することにする。

図９は、本発明の実施の形態にかかる液晶表示装置における階調（ｇｒａｙ）に対する透過率の変化を「ハイ」副画素と「ロー」副画素との面積比別に示すグラフであり、図１０は、本発明の実施の形態にかかる液晶表示装置における「ハイ」副画素と「ロー」副画素との面積比による視認性指数および透過率を示すグラフである。具体的に、図９および図１０は、チャンネル比が７０％であり、１４．７Ｖのデータ電圧を印加した状態で、「ハイ」副画素と「ロー」副画素との面積比を１、１．０５、１．１、１．１５、１．２、１．２５にして階調による透過率および面積比による視認性指数を示す。

図９を参照すると、面積比が１から増加して１．２５となったときに、正面における階調による透過率のグラフに最も近づくということを確認することができる。

図１０を参照すると、面積比が１から１．２５へと増加するにつれて視認性指数が減少し、透過率も同時に減少することを確認することができる。

以下、図１１および図１２に基づき、本発明の第２の実施の形態にかかる液晶表示装置の表示特性について説明することにする。

図１１は、本発明の実施の形態にかかる液晶表示装置における基準電圧Ｖｒｅｆに対する透過率の変化を示し、図１２は、本発明の実施の形態にかかる液晶表示装置における基準電圧Ｖｒｅｆによる視認性指数の変化を示す。

図１１および図１２を参照すると、基準電圧Ｖｒｅｆが増加するにつれて透過率は増加し、視認性指数は減少することを確認することができる。これは、基準電圧Ｖｒｅｆが増加するにつれて「ハイ」副画素と「ロー」副画素との電圧比が増加するためである。

図１３は、本発明の実施の形態にかかる液晶表示装置における「ハイ」副画素と「ロー」副画素との間に発生する共通電圧の歪みを示すグラフである。具体的に、図１３は、「ハイ」副画素に印加される電圧波形Ｈｉｇｈ及び「ロー」副画素に印加される電圧波形Ｌｏｗを示す。

本発明の実施の形態にかかる液晶表示装置において、「ロー」副画素には「ハイ」副画素に印加される電圧よりも小さい電圧が印加されるため、共通電圧を中心として小さい振幅でスイング（ｓｗｉｎｇ）する。ここで、共通電圧とは、上部表示板に形成される共通電極に印加される電圧をいう。図１３から明らかなように、正極性における「ハイ」副画素のレベルと「ロー」副画素のレベルとの差ｈ１と、負極性における「ハイ」副画素のレベルと「ロー」副画素のレベルとの差ｈ２は互いに異なる。これは、「ロー」副画素におけるキックバック電圧が「ハイ」副画素におけるキックバック電圧よりも大きいためである。具体的に、キックバック電圧が大きくなると、正極性において電圧が下がる量と、負極性において電圧が上がるキックバック電圧の量が異なってくる。
要するに、「ハイ」副画素の最適共通電圧Ｈｉｇｈ Ｖｃｏｍと「ロー」副画素の最適共通電圧Ｌｏｗ Ｖｃｏｍが互いに異なることになり、その結果、共通電圧歪みＶｃｏｍが発生する。これにより、残像が発生し、フリッカー現象が激しくなって視認性が悪くなることがある。

しかしながら、本発明の第２の実施の形態にかかる液晶表示装置において、第３の薄膜トランジスタと接続された基準電圧線を介して印加される基準電圧を増加させることにより、「ロー」副画素に印加される電圧を上昇させることができる。ここで、基準電圧の大きさは共通電極に印加される共通電圧よりも高いことがあり、共通電圧が７Ｖである場合、基準電圧は８Ｖ〜１１Ｖであってもよい。そのため、「ロー」副画素に対応する共通電圧Ｌｏｗ Ｖｃｏｍのレベルを上昇させて「ハイ」副画素に対応する共通電圧ｈｉｇｈ Ｖｃｏｍのレベルとの差分を緩和する。これにより、「ロー」副画素および「ハイ」副画素の共通電圧の歪みによる残像の問題とフリッカー（Ｆｌｉｃｋｅｒ）の問題を解消することが可能となる。

本発明の第２の実施の形態にかかる液晶表示装置において、基準電圧線に印加される電圧信号はスイング（ｓｗｉｎｇ）することができる。基準電圧信号がスイング（ｓｗｉｎｇ）すると、正極性における「ロー」副画素に印加される電圧レベルを上昇させ、負極性における「ロー」副画素に印加される電圧レベルを下降させるため、透過率を向上させることができる。このとき、基準電圧に印加される電圧のレベルが共通電極に印加される共通電圧のレベルよりも高い状態でスイングするようにできる。これにより、「ロー」副画素のキックバック電圧が減少することによりフリッカー現象が改善され、共通電圧の歪みによる残像を極力抑えることができる。

基準電圧は、デューティ比（ｄｕｔｙ ｒａｔｉｏ）が５０％〜８０％でスイングする信号を含んでもよい。ここで、デューティ比（ｄｕｔｙ ｒａｔｉｏ）とは、ゲート信号がオン（ｏｎ）となる時間中における基準電圧のオフ（ｏｆｆ）時間とオン（ｏｎ）時間との割合をいう。

以下、図１４および図１５に基づき、本発明の他の実施の形態にかかる液晶表示装置について説明することにする。図１４は、本発明の他の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図であり、図１５は、図１４におけるＸＶ-ＸＶ’線に沿った断面図である。

図１４および図１５を参照すると、この実施の形態にかかる液晶表示装置は、図３および図４に示す実施の形態にかかる液晶表示装置の構造にほとんど類似している。このため、類似する部分についての説明は省略する。

この実施の形態にかかる液晶表示装置は、図３および図４に示す実施の形態にかかる液晶表示装置とは異なり、基準電圧線１７７の縦部１７７ａの下に配置されており、ゲート線１２１と同じ層に形成された遮光部１２７ａをさらに備える。

遮光部１２７ａは、基準電圧線１７７の縦部１７７ａの下に配置されている半導体１５７が光により活性化することを防いで、基準電圧線１７７に印加される電圧値を安定的に維持することができるようにする。

図３および図４に示す実施の形態にかかる液晶表示装置の多くの特徴は、図１４および図１５に示す実施の形態にかかる液晶表示装置に全て適用可能である。

以下、図１６および図１７に基づき、本発明の第３の実施の形態にかかる液晶表示装置について説明する。図１６は、本発明のまた別の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図であり、図１７は、図１６におけるＸＶＩＩ-ＸＶＩＩ’線に沿った断面図である。

図１６および図１７を参照すると、この実施の形態にかかる液晶表示装置は、図３および図４に示す実施の形態にかかる液晶表示装置の構造に類似している。 このため、類似する部分についての説明は省略する。

この実施の形態にかかる液晶表示装置は、図３および図４に示す実施の形態にかかる液晶表示装置とは異なり、ゲート線１２１の上に配置されており、画素電極１９１と同じ層に形成された遮蔽電極線８８をさらに備える。遮蔽電極８８はゲート線１２１よりも広幅であるため、ゲート線１２１を完全に覆うことができる。

遮蔽電極線８８には共通電極２７０に印加される電圧とほとんど同じ電圧が印加され、これにより、ゲート線１２１の周りの液晶分子の不規則な挙動を防いで光漏れなどの表示品質の低下を防ぐことができる。図１６および図１７とは異なり、横方向に延出している遮蔽電極線８８から突き出て縦方向に延出する遮蔽電極（図示せず）を備えてもよい。前記遮蔽電極は、横方向に延出するゲート線１２１においてゲート電極１２４ａ、１２４ｂ、１２４ｃを繋ぎ合うゲート線の部分と重なり合うことができる。

図３および図４に示す実施の形態にかかる液晶表示装置及び図１４および図１５に示す実施の形態にかかる液晶表示装置の多くの特徴は、図１６および図１７に示す実施の形態にかかる液晶表示装置に全て適用可能である。

以下、図１８に基づき、本発明のまた別の実施の形態にかかる液晶表示装置について説明する。図１８は、本発明の第４の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図である。

図１８を参照すると、この実施の形態にかかる液晶表示装置は、図３および図４に示す実施の形態にかかる液晶表示装置の構造に類似している。このため、類似する部分についての説明は省略する。

この実施の形態にかかる液晶表示装置は、図３および図４に示す実施の形態にかかる液晶表示装置における第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂの全体的な形状に相違点がある。換言すると、この実施の形態にかかる液晶表示装置は、第１の切欠部９１により複数の領域に分割される第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂを備える。第１の切欠部９１により分割される第１の副画素電極１９１ａはゲート線１２１に対して斜め方向に沿って延出している第１の領域１８９ａと、第２の領域１８９ｂと、第１の領域１８９ａと第２の領域１８９ｂを繋ぎ合う繋ぎ部１８９ｃと、を備える。同様に、第１の切欠部９１により分割される第２の副画素電極１９１ｂは、ゲート線１２１に対して斜め方向に沿って延出している第３の領域１９０ａと、第４の領域１９０ｂと、第３の領域１９０ａおよび第４の領域１９０ｂを繋ぎ合う繋ぎ部１９０ｃと、を備える。

第１の副画素電極１９１ａは第２の副画素電極１９１ｂに囲まれている。上部表示板２００に形成されている共通電極２７０は、第２の切欠部７１を備える。第２の切欠部７１は、第１の切欠部９１と互い違いに配列されている

第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂは、コンタクトホール１８５ａ、１８５ｂを介してそれぞれ第１のドレイン電極１７５ａおよび第２のドレイン電極１７５ｂと物理的・電気的に接続されており、第１のドレイン電極１７５ａおよび第２のドレイン電極１７５ｂからデータ電圧が印加される。このとき、第２のドレイン電極１７５ｂに印加されたデータ電圧のうちの一部は第３のソース電極１７３ｃにより分圧されて、第２の副画素電極１９１ｂに印加される電圧の大きさは第１の副画素電極１９１ａに印加される電圧の大きさよりも小さくなる。

図３および図４に示す実施の形態にかかる液晶表示装置の多くの特徴は、図１８に示す実施の形態にかかる液晶表示装置に全て適用可能である。
以下、図１９に基づき、本発明の第５の実施の形態にかかる液晶表示装置について説明する。図１９は、本発明のまた別の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図である。

図１９を参照すると、この実施の形態にかかる液晶表示装置は、図３および図４に示す実施の形態にかかる液晶表示装置の構造に類似している。但し、横長の画素電極を有する図３および図４に示す実施の形態とは異なり、この実施の形態は、縦長の画素電極を有する。

換言すると、この実施の形態における画素電極１９１は、第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂを備え、画素電極１９１は、ゲート線１２１に平行な第１の辺と、データ線１７１に平行な第２の辺と、を備える。ゲート線１２１に平行な第１の辺は、データ線１７１に平行な第２の辺よりも短い。

第１の副画素電極１９１ａと第２の副画素電極との間には、第１の薄膜トランジスタＱａと、第２の薄膜トランジスタＱｂおよび第３の薄膜トランジスタＱｃが位置する。

ここで、第１の薄膜トランジスタＱａと、第２の薄膜トランジスタＱｂおよび第３の薄膜トランジスタＱｃの接続構造は、図１、図３および図４において説明した実施の形態と同様である。ただし、基準電圧線１７７はゲート線１２１と同じ層に位置し、基準電圧線１７７とデータ導電体１７１、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃとの間に介在されたゲート絶縁膜１４０が有するコンタクトホール１８５ｃを介して電気的・物理的に接続される。

この実施の形態にかかる液晶表示装置は、データ線１７１に沿って平行に延出している遮蔽電極線８８ｐを備える。遮蔽電極線８８ｐはデート線１７１の上に画素電極１９１と同じ層に形成され、ゲート線１２１が延出している方向に突き出た遮蔽電極８８を備える。

遮蔽電極８８は、ゲート線１２１の周縁部と重なり合わせてもよい。ここで、遮蔽電極８８は、画素電極１９１、特に、第２の副画素電極１９１ｂと分離されている。

以下、図２０に基づき、本発明の第６の実施の形態にかかる液晶表示装置について説明する。図２０は、本発明のまた別の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図である。

図２０を参照すると、この実施の形態にかかる液晶表示装置は、図１９に示す実施の形態にかかる液晶表示装置の構造とほとんど同様であり、ただし、基準電圧線１７７が副画素電極１９１ａ、１９１ｂの縦幹部１９３に平行な方向に沿って延出している。また、基準電圧線１７７は縦幹部１９３と重なり合う。しかしながら、基準電圧線１７７は第１の副画素電極１９１ａと第２の副画素電極１９１ｂとの間に位置する第２の薄膜トランジスタＱｂと交差しないように迂回する。さらに、基準電圧線１７７は、第３の薄膜トランジスタＱ３の入力端子である第３のソース電極１９３ｃの広い周縁部と向かい合う出力端子である第３のソース電極１７５ｃを備える。

基準電圧線１７７は、データ線１７１と同じ層に形成される。このため、この実施の形態は、第３のドレイン電極１７５ｃおよび基準電圧線１７７が同じ層に位置するため、層間接触のためのコンタクトホールを別設する必要がない。

以下、図２１に基づき、本発明の第７の実施の形態にかかる液晶表示装置について説明する。図２１は、本発明のまた別の実施の形態にかかる液晶表示装置の１画素に対するレイアウト図である。

図２１を参照すると、この実施の形態にかかる液晶表示装置は、図１９に示す実施の形態にかかる液晶表示装置の構造とほとんど同様であり、ただし、第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂの全体的な形状に相違点がある。換言すると、この実施の形態にかかる液晶表示装置は、第１の切欠部９１により第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂが複数の領域に分割される。

第１の切欠部９１により分割される第１の副画素電極１９１ａは、逆Ｖ字型（ｃｈｅｖｒｏｎ ｓｈａｐｅ、山形紋状）に折れ曲がる領域を有する。同様に、第１の切欠部９１により分割される第２の副画素電極１９１ｂもシェブロン状に折れ曲がる領域を有する。第１の副画素電極１９１ａおよび第２の副画素電極１９１ｂの形状およびレイアウトはこの実施の形態に何ら限定されるものではなく、様々に変形可能である。

上部表示板２００に形成されている共通電極２７０は第２の切欠部７１を備え、第２の切欠部７１は第１の切欠部９１と互い違いに配列されている

以上、本発明の好適な実施の形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の特許請求の範囲において定義している本発明の基本概念を用いた当業者による様々な変形および改良形態もまた本発明の権利範囲に属すると言える。

１２１…ゲート線、
１７１…データ線、
１８０…保護膜、
１７７…基準電圧線、
１９１…画素電極、

Claims (25)

1. 第１の基板と、
   前記第１の基板と対向する第２の基板と、
   前記第１の基板と前記第２の基板との間に介在しており、液晶分子を含む液晶層と、
   前記第１の基板の上に配置されるゲート線と、
   前記第１の基板の上に配置されると共に前記ゲート線と交差するデータ線と、
   前記ゲート線および前記データ線に接続される第１の薄膜トランジスタおよび第２の薄膜トランジスタと、
   前記ゲート線および前記第２の薄膜トランジスタに接続される第３の薄膜トランジスタと、
   前記第３の薄膜トランジスタに接続されている基準電圧線と、
   前記第１の薄膜トランジスタに接続されている第１の副画素電極と、前記第２の薄膜トランジスタに接続されている第２の副画素電極とを有する画素電極と、
   を備え、
   前記第１の薄膜トランジスタの制御端子は前記ゲート線に接続され、前記第１の薄膜トランジスタの入力端子は前記データ線に接続され、前記第１の薄膜トランジスタの出力端子は前記第１の副画素電極に接続され、
   前記第２の薄膜トランジスタの制御端子は前記ゲート線に接続され、前記第２の薄膜トランジスタの入力端子は前記データ線に接続され、前記第２の薄膜トランジスタの出力端子は前記第２の副画素電極に接続され、
   前記第３の薄膜トランジスタの制御端子は前記ゲート線に接続され、前記第３の薄膜トランジスタの入力端子は前記第２の薄膜トランジスタの出力端子および前記第２の副画素電極に接続され、前記第３の薄膜トランジスタの出力端子は前記基準電圧線に接続され、
   前記第２の薄膜トランジスタの出力端子は前記第３の薄膜トランジスタの入力端子に直接接続され、
   前記基準電圧線は前記第３の薄膜トランジスタの出力端子を備え、
   前記画素電極は、前記ゲート線に平行な第１の辺と、前記データ線に平行な第２の辺とを有し、
   前記第２の辺の長さは、前記第１の辺の長さよりも長いことを特徴とする液晶表示装置。
2. 前記第２の薄膜トランジスタの出力端子は、前記第２の副画素電極および前記第３の薄膜トランジスタの入力端子に接続されることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第２の基板の上に位置する共通電極をさらに備え、
   前記第２の副画素電極と前記共通電極との間の液晶に印加される電圧は、前記第１の副画素電極と前記共通電極との間の液晶に印加される電圧よりも低いことを特徴とする請求項２に記載の液晶表示装置。
4. 前記第２の副画素電極の面積は、前記第１の副画素電極の面積と同じかまたはそれよりも大きいことを特徴とする請求項３に記載の液晶表示装置。
5. 前記第１の副画素電極と前記第２の副画素電極との面積比は１:１〜１:２であることを特徴とする請求項４に記載の液晶表示装置。
6. 前記第２の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第１のチャンネル比とし、前記第３の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第２のチャンネル比とし、チャンネル長さは同一に維持したとき、
   前記第１のチャンネル比と前記第２のチャンネル比の和に対する前記第１のチャンネル比の割合は７０％〜８０％であることを特徴とする請求項５に記載の液晶表示装置。
7. 前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通電圧よりもレベルが高いことを特徴とする請求項６に記載の液晶表示装置。
8. 前記基準電圧は約８Ｖ〜約１１Ｖであり、前記共通電圧は約７Ｖであることを特徴とする請求項７に記載の液晶表示装置。
9. 前記基準電圧はスイングする信号を含むことを特徴とする請求項８に記載の液晶表示装置。
10. 前記基準電圧は、デューティ比が５０％〜８０％でスイングする信号を含むことを特徴とする請求項９に記載の液晶表示装置。
11. 前記第１の副画素電極および前記第２の副画素電極は、
    横幹部およびこれと交差する縦幹部からなる十字形状の幹部と、
    前記十字形状の幹部から延出する複数の微枝部と、
    を備えることを特徴とする請求項１に記載の液晶表示装置。
12. 前記第１の副画素電極および前記第２の副画素電極は、前記十字状幹部から前記複数の微枝部が互いに異なる方向に延出する複数の副領域を含むことを特徴とする請求項１１に記載の液晶表示装置。
13. 前記基準電圧線は前記縦幹部に平行な方向に沿って延出しており、前記縦幹部と重なり合うことを特徴とする請求項１２に記載の液晶表示装置。
14. 前記基準電圧線は前記データ線と同じ層に位置することを特徴とする請求項１３に記載の液晶表示装置。
15. 前記第１の副画素電極および前記第２の副画素電極のそれぞれは第１の切欠部を有し、前記共通電極は第２の切欠部を有し、前記第１の切欠部は前記第２の切欠部と互い違いになるように配列されていることを特徴とする請求項３に記載の液晶表示装置。
16. 前記ゲート線はゲート信号を伝達し、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタおよび前記第３の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は
    同時に伝達されることを特徴とする請求項１に記載の液晶表示装置。
17. 前記液晶分子は、電界が加えられていない状態で垂直配向していることを特徴とする請求項１に記載の液晶表示装置。
18. 前記データ線が延出している方向に沿って位置する遮蔽電極線をさらに備え、前記遮蔽電極線は前記ゲート線と重なり合うように突き出た遮蔽電極を備えることを特徴とする請求項１に記載の液晶表示装置。
19. 前記遮蔽電極は、前記第２の副画素電極と分離されていることを特徴とする請求項１８に記載の液晶表示装置。
20. 前記第２の副画素電極に印加される電圧は、前記第１の副画素電極に印加される電圧よりも低いことを特徴とする請求項１に記載の液晶表示装置。
21. 前記第２の基板の上に位置する共通電極をさらに備え、
    前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通電圧よりもレベルが高いことを特徴とする請求項１に記載の液晶表示装置。
22. 前記第２の副画素電極の面積は、前記第１の副画素電極の面積と同じかまたはそれよりも大きいことを特徴とする請求項２１に記載の液晶表示装置。
23. 前記第２の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第１のチャンネル比とし、前記第３の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第２のチャンネル比としたとき、
    前記第１のチャンネル比と前記第２のチャンネル比の和に対する前記第１のチャンネル比の割合は７０％〜８０％であることを特徴とする請求項２２に記載の液晶表示装置。
24. 前記ゲート線はゲート信号を伝達し、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタおよび前記第３の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達されることを特徴とする請求項２３に記載の液晶表示装置。
25. 前記第２の基板の上に位置する共通電極をさらに備え、前記第１の副画素電極および前記第２の副画素電極のそれぞれは第１の切欠部を有し、前記共通電極は第２の切欠部を有し、前記第１の切欠部は前記第２の切欠部と互い違いに配列されていることを特徴とする請求項２４に記載の液晶表示装置。

Images