KR102049992B1 - 액정 표시 장치 - Google Patents

Abstract

본 발명은 일측 표시판; 상기 일측 표시판에 대향하는 타측 표시판; 및 상기 일측 표시판과 상기 타측 표시판의 사이에 위치하며, 전계가 인가되지 않았을 때 수직 배열되어 있는 액정 분자를 포함하는 액정층을 포함하며, 하나의 화소는 제1 부화소 및 제2 부화소를 포함하며, 상기 제1 부화소 및 상기 제2 부화소는 각각 상기 일측 표시판에 포함되어 있는 일측 기판 위에 형성되어 있으며, 하나의 부화소 영역에서 판상 구조를 가지는 제1 전극; 상기 제1 전극 위에 형성되어 있으며, 상기 제1 전극과 절연되어 중첩하며, 선형 전극을 포함하는 제2 전극 및 상기 타측 표시판에 포함되어 있는 타측 기판에 형성되어 있으며, 판상 구조를 가지는 제3 전극을 포함하며, 상기 제1 부화소의 상기 제2 전극에 인가되는 전압과 상기 제2 부화소의 상기 제2 전극에 인가되는 전압이 서로 다른 액정 표시 장치에 대한 것이다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 대한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 인가하고 이를 통하여 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자를 그 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치가 개발되고 있다.

수직 배향 방식 액정 표시 장치에서는 측면 시인성 확보를 위하여 하나의 화소를 두 개의 부화소로 구분하는 다양한 구조가 개발되고 있다. 하지만, 두 개의 부화소를 사용하는 화소는 두 개 이상의 박막 트랜지스터를 형성하고 그에 따라 배선(데이터선, 게이트선 등)의 수가 증가되어 개구율이 감소되고 그에 따라 투과율도 감소되는 문제가 있다.

본 발명이 이루고자 하는 기술적 과제는 투과율 및 개구율이 향상되며, 측면 시인성도 확보되는 액정 표시 장치를 제공하고자 한다.

이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 액정 표시 장치는 일측 표시판; 상기 일측 표시판에 대향하는 타측 표시판; 및 상기 일측 표시판과 상기 타측 표시판의 사이에 위치하며, 전계가 인가되지 않았을 때 수직 배열되어 있는 액정 분자를 포함하는 액정층을 포함하며, 하나의 화소는 제1 부화소 및 제2 부화소를 포함하며, 상기 제1 부화소 및 상기 제2 부화소는 각각 상기 일측 표시판에 포함되어 있는 일측 기판 위에 형성되어 있으며, 하나의 부화소 영역에서 판상 구조를 가지는 제1 전극; 상기 제1 전극 위에 형성되어 있으며, 상기 제1 전극과 절연되어 중첩하며, 선형 전극을 포함하는 제2 전극 및 상기 타측 표시판에 포함되어 있는 타측 기판에 형성되어 있으며, 판상 구조를 가지는 제3 전극을 포함하며, 상기 제1 부화소의 상기 제2 전극에 인가되는 전압과 상기 제2 부화소의 상기 제2 전극에 인가되는 전압이 서로 다르다.

상기 제1 부화소의 상기 제1 전극과 상기 제2 부화소의 상기 제1 전극은 서로 전기적으로 연결되어 있을 수 있다.

상기 제1 부화소의 상기 제3 전극과 상기 제2 부화소의 상기 제3 전극은 서로 전기적으로 연결되어 있을 수 있다.

상기 제1 전극은 데이터 전압을 인가받을 수 있다.

상기 제3 전극은 공통 전압을 인가받을 수 있다.

상기 제3 전극은 인접하는 상기 화소간에도 서로 전기적으로 연결되어 있을 수 있다.

상기 제1 부화소의 상기 제2 전극은 일정한 레벨의 제1 바이어스 전압을 인가받으며, 상기 제2 부화소의 상기 제2 전극은 일정한 레벨이며, 상기 제1 바이어스 전압의 레벨과 다른 레벨을 가지는 제2 바이어스 전압을 인가받을 수 있다.

상기 제1 및 제2 바이어스 전압 중 적어도 하나는 유지 전압일 수 있다.

상기 제1 바이어스 전압은 상기 데이터 전압을 인가받을 수 있다.

상기 제1 부화소의 상기 제2 전극은 일정한 레벨의 제1 바이어스 전압을 인가받으며, 상기 제2 부화소의 상기 제2 전극은 플로팅되어 전압이 인가되지 않을 수 있다.

상기 제1 바이어스 전압은 유지 전압일 수 있다.

상기 제1 바이어스 전압은 상기 데이터 전압을 인가받을 수 있다.

상기 제1 전극은 공통 전압을 인가받을 수 있다.

상기 제3 전극은 데이터 전압을 인가받을 수 있다.

상기 제1 전극은 인접하는 상기 화소간에도 서로 전기적으로 연결되어 있을 수 있다.

상기 제1 부화소의 상기 제2 전극은 일정한 레벨의 제1 바이어스 전압을 인가받으며, 상기 제2 부화소의 상기 제2 전극은 일정한 레벨이며, 상기 제1 바이어스 전압의 레벨과 다른 레벨을 가지는 제2 바이어스 전압을 인가받을 수 있다.

상기 제1 및 제2 바이어스 전압 중 적어도 하나는 유지 전압일 수 있다.

상기 제1 바이어스 전압은 상기 공통 전압을 인가받을 수 있다.

상기 제1 부화소의 상기 제2 전극은 일정한 레벨의 제1 바이어스 전압을 인가받으며, 상기 제2 부화소의 상기 제2 전극은 플로팅되어 전압이 인가되지 않을 수 있다.

상기 제1 바이어스 전압은 유지 전압일 수 있다.

상기 제1 바이어스 전압은 상기 공통 전압을 인가받을 수 있다.

상기 제2 전극의 상기 선형 전극은 미세 가지 전극이며, 상기 미세 가지 전극은 줄기 전극에 의하여 연결되어 있을 수 있다.

상기 제1 부화소의 상기 제2 전극은 인접하는 제1 부화소의 제2 전극과 연결되는 연결 전극을 더 포함하며, 상기 제2 부화소의 상기 제2 전극도 인접하는 제2 부화소의 제2 전극과 연결되는 연결 전극을 더 포함할 수 있다.

상기 제2 전극은 상기 미세 가지 전극 및 상기 줄기 전극을 둘러 싸는 외곽부를 더 포함할 수 있다.

상기 제2 전극의 상기 선형 전극은 미세 가지 전극이며, 상기 미세 가지 전극은 부분 통판 전극에 의하여 연결되어 있을 수 있다.

상기 제1 부화소의 상기 제2 전극은 인접하는 제1 부화소의 제2 전극과 연결되는 연결 전극을 더 포함하며, 상기 제2 부화소의 상기 제2 전극도 인접하는 제2 부화소의 제2 전극과 연결되는 연결 전극을 더 포함할 수 있다.

상기 제2 전극은 상기 미세 가지 전극 및 상기 부분 통판 전극을 둘러 싸는 외곽부를 더 포함할 수 있다.

상기 제2 전극의 상기 선형 전극은 폭을 가지고, 인접하는 선형 전극과 간격을 가지며, 상기 인접하는 상기 선형 전극까지의 피치를 가질 때, 상기 피치는 2.5㎛ 이상 10㎛ 이하의 값을 가지며, 상기 간격에 대한 상기 폭의 값은 0.25 이상 2 이하의 값을 가질 수 있다.

상기 제2 전극과 상기 제1 전극의 사이에는 중간 보호막이 형성되어 있을 수 있다.

상기 중간 보호막은 300nm 이상의 두께를 가질 수 있다.

상기 제1 부화소 및 상기 제2 부화소는 상기 제2 전극에 의하여 나뉘는 4개의 도메인을 포함하는 액정 표시 장치.

이상과 같이 하나의 화소를 두 개의 부화소로 구분하고, 하나의 박막 트랜지스터를 사용하여 두 부화소를 구동하도록 형성하여 개구율을 줄이면서도 두 부화소가 서로 다른 감마 특성을 가지도록 하여 측면 시인성도 향상시킬 수 있다.

또한, 두 부화소가 서로 다른 감마 특성을 가지지만, 화소 구조를 간단하게 형성할 수 있으며, 다양한 부화소의 구조가 가능하여 표시 장치의 특성에 따라서 적합한 구조를 선택하여 제조할 수 있다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 화소 배치도이다.
도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 화소에서 각 부화소 별 계조에 따른 투과 특성을 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 화소에서 인가되는 전압에 따른 투과율의 그래프이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.
도 12 내지 도 14는 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.
도 15 내지 도 18은 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.
도 19 및 도 20은 본 발명의 일 실시예에 따른 화소의 단면도이다.
도 21 내지 도 23은 본 발명의 일 실시예에 따른 제2 전극의 배치도이다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도 1 및 도 2를 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.

도 1 및 도 2를 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3) 및 표시판(100, 200) 바깥 면에 부착되어 있는 한 쌍의 편광자(도시하지 않음)를 포함한다.

먼저 하부 표시판(100)에 대하여 설명한다.

절연 기판(110) 위에 게이트선(121) 및 유지 전압선(131)이 형성되어 있다. 게이트선(121) 및 유지 전압선(131)은 가로 방향(제1 방향)으로 연장되어 있다. 게이트선(121)은 게이트 전극(124)을 포함한다. 유지 전압선(131)은 위로 뻗어 있는 두 개의 제1 세로 유지 전극부(135a), 두 개의 제1 세로 유지 전극부(135a)를 연결하는 가로 유지 전극부(135b) 및 상기 가로 유지 전극부(135b)에서 더 위로 뻗어 있는 두 개의 제2 세로 유지 전극부(135c)를 포함한다.

제1 세로 유지 전극부(135a)는 제1 부화소 제1 전극(191h)의 세로 가장자리를 따라 형성되며, 제2 세로 유지 전극부(135c)는 제2 부화소 제1 전극(191l)의 세로 가장자리를 따라 형성되어 있다. 한편, 가로 유지 전극부(135b)는 전단 제2 부화소 제1 전극(191l)의 가로 가장자리와 본단 제1 부화소 제1 전극(191h)의 가로 가장자리 사이에 위치하며, 두 가로 가장자리를 따라서 형성되어 있다.

그 결과 제1 세로 유지 전극부(135a)와 가로 유지 전극부(135b)는 제1 부화소 제1 전극(191h)의 가장자리를 따라 형성되어, 제1 부화소 제1 전극(191h)과 적어도 일부 중첩하며, 제2 세로 유지 전극부(135c)와 가로 유지 전극부(135b)는 제2 부화소 제1 전극(191l)의 가장자리를 따라 형성되어, 제2 부화소 제1 전극(191l)과 적어도 일부 중첩하고 있다.

도 1에서 상부에 위치하고 있는 가로 유지 전극부(135b)와 하부에 위치하고 있는 가로 유지 전극부(135b)가 서로 분리되어 있는 것처럼 도시되어 있지만, 실제로는 인접하는 상하의 화소(PX)에 형성되어 있는 가로 유지 전극부(135b)와 서로 전기적으로 연결되어 있다.

게이트선(121) 및 유지 전압선(131) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에 반도체(154)가 형성되어 있다. 반도체(154) 위에는 한 쌍의 저항성 접촉 부재(도시하지 않음)가 형성되어 있을 수 있다.

반도체(154) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 드레인 전극(175)을 포함하는 데이터 도전체(171, 173, 175)가 형성되어 있다.

게이트 전극(124), 소스 전극(173), 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터를 형성하며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체 부분(154)에 형성된다. 실시예에 따라서는 반도체(154)와 소스 전극(173) 및 드레인 전극(175) 사이에 각각 저항성 접촉 부재가 형성되어 있을 수 있다. 한 쌍의 저항성 접촉 부재는 반도체(154)와 소스 전극(173) 및 드레인 전극(175)의 접촉 특성을 향상시키는 역할을 한다.

게이트 절연막(140), 데이터 도전체(171, 173, 175) 및 노출된 반도체(154) 부분 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 질화 규소와 산화 규소 따위의 무기 절연물 또는 유기 절연물로 만들어질 수 있는데, 도 1의 실시예에서는 유기 절연물을 포함하는 유기 절연막을 사용하여 평탄화된 표면이 도시되어 있다.

보호막(180)에는 드레인 전극(175)의 일부를 드러내는 접촉구(184)가 형성되어 있다.

보호막(180) 위에는 제1 부화소 제1 전극(191h), 제2 부화소 제1 전극(191l) 및 연결부(191c)를 포함하는 제1 전극(191)이 형성되어 있다.

제1 부화소 제1 전극(191h) 및 제2 부화소 제1 전극(191l)은 판상 형태로 각각 제1 부화소 영역과 제2 부화소 영역에 형성되어 있다. 제1 부화소 제1 전극(191h)은 제1 세로 유지 전극부(135a) 및 가로 유지 전극부(135b)와 일부 변이 중첩한다. 또한, 제2 부화소 제1 전극(191l)은 제2 세로 유지 전극부(135c) 및 가로 유지 전극부(135b)와 일부 변이 중첩한다.

제1 부화소 제1 전극(191h)과 제2 부화소 제1 전극(191l)은 연결부(191c)에 의하여 서로 연결되어 있으며, 연결부(191c)는 보호막(180)의 접촉구(184)를 통하여 드레인 전극(175)과 전기적으로 연결되어 있다. 그 결과 연결부(191c)는 드레인 전극(175)으로 인가된 데이터 전압을 인가 받으며, 연결되어 있는 제1 부화소 제1 전극(191h)과 제2 부화소 제1 전극(191l)으로 데이터 전압을 전달한다.

제1 부화소 제1 전극(191h), 제2 부화소 제1 전극(191l) 및 연결부(191c)는 ITO 또는 IZO와 같은 투명한 도전 물질로 형성되어 있으며, 판상 형태로 내부에 개구부를 포함하지 않을 수 있다.

제1 전극(191) 및 보호막(180)의 위에는 이를 덮는 중간 보호막(185)가 형성되어 있다. 중간 보호막(185)은 질화 규소와 산화 규소 따위의 무기 절연물 또는 유기 절연물로 만들어질 수 있는데, 도 1의 실시예에서는 유기 절연물을 포함하는 유기 절연막을 사용하여 평탄화된 표면이 도시되어 있다.

중간 보호막(185)의 위에는 미세 패턴을 포함하는 제2 전극(192)이 형성되어 있다. 제2 전극(192)은 제1 부화소 영역에 형성되어 있는 제1 부화소 제2 전극(192h)과 제2 부화소 영역에 형성되어 있는 제2 부화소 제2 전극(192l)을 포함한다.

제1 부화소 제2 전극(192h)은 미세 가지 전극(197h), 줄기 전극(195h) 및 연결 전극(196h)를 포함하며, 제1 부화소 제1 전극(191h)와 중첩한다. 먼저, 줄기 전극(195h)은 십자 형태로 형성되어 있으며, 미세 가지 전극(197h)는 줄기 전극(195h)으로부터 45도의 각도로 뻗어 있다. 연결 전극(196h)은 줄기 전극(195h)의 십자 형태에서 가로 방향으로 연장되어 좌우로 인접하는 제1 부화소의 제2 전극(192h)과 연결되어 있다. 실시예에 따라서는 연결 전극(196h)은 미세 가지 전극(197h)중 하나에서 연장되어 있을 수도 있다. 제1 부화소 제2 전극(192h)은 연결 전극(196h)에 의하여 서로 동일한 전압을 인가받는다.

제2 부화소 제2 전극(192l)은 미세 가지 전극(197l), 줄기 전극(195l) 및 연결 전극(196l)을 포함하며, 제2 부화소 제1 전극(191l)와 중첩한다. 먼저, 줄기 전극(195l)은 십자 형태로 형성되어 있으며, 미세 가지 전극(197l)는 줄기 전극(195l)으로부터 45도의 각도로 뻗어 있다. 연결 전극(196l)은 줄기 전극(195l)의 십자 형태에서 가로 방향으로 연장되어 좌우로 인접하는 제2 부화소의 제2 전극(192l)과 연결되어 있다. 실시예에 따라서는 연결 전극(196l)은 미세 가지 전극(197l)중 하나에서 연장되어 있을 수도 있다. 제2 부화소 제2 전극(192l)은 연결 전극(196l)에 의하여 서로 동일한 전압을 인가받으며, 제1 부화소 제2 전극(192h)에 인가되는 전압과는 다른 전압이 인가된다. 한편, 실시예에 따라서는 제1 부화소 제2 전극(192h) 및 제2 부화소 제2 전극(192l) 중 하나가 플로팅 될 수도 있다.

제1 부화소 및 제2 부화소에는 각각 제1 부화소 제2 전극(192h)과 제2 부화소 제2 전극(192l)에 의하여 액정 분자(310)가 전계에 의하여 배열하는 방향이 제어될 수 있어 이를 도메인 분할 수단이라고도 한다. 도메인 분할 수단은 전극에 형성되어 있는 개구 패턴일 수 있으며, 전극에 추가 형성되어 있는 돌기 패턴일 수도 있다.

제2 부화소 영역의 면적은 제1 부화소 영역의 면적 대비하여 1배 이상 2배 이하일 수 있다.

본 실시예에서는 제1 부화소 제1 전극(191h)과 제2 부화소 제1 전극(191l)은 동일한 데이터 전압을 인가받지만, 제1 부화소 제2 전극(192h)에 인가되는 전압과 제2 부화소 제2 전극(192l)에 인가되는 전압은 서로 다르다. 제1 부화소 제2 전극(192h) 및 제2 부화소 제2 전극(192l)에 인가되는 전압 중 하나는 공통 전압(Vcom)이거나 유지 전압선(131)에 인가되는 유지 전압일 수 있으며, 그 외 다양한 전압값이나 플로팅될 수도 있다.

제2 전극(192)의 위에는 하부 배향막(도시하지 않음)이 형성되어 있다. 하부 배향막은 수직 배향막일 수 있고, 광반응 물질을 포함하는 배향막일 수 있다.

다음 상부 표시판(200)에 대하여 설명한다.

절연 기판(210) 아래에 차광 부재(light blocking member)(220)가 위치한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다. 차광 부재(220)는 게이트선(121)을 따라 뻗어 위아래로 확장되어 있으며, 박막 트랜지스터가 위치하는 영역을 덮을 뿐만 아니라 데이터선(171)을 따라 뻗어 있으며, 데이터선(171)의 주변을 덮고 있다. 차광 부재(220)가 덮지 않는 영역은 외부로 빛을 방출시켜 화상을 표시하는 표시 영역이 된다.

차광 부재(220)가 덮혀 있지 않은 영역 및 그 주변에는 컬러 필터(230)가 형성되어 있다. 컬러 필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.

차광 부재(220) 및 컬러 필터(230)의 위에는 유기 물질로 형성되어 평탄화된 하부면을 제공하는 평탄화층(250)이 형성되어 있다.

평탄화층(250)의 하부면에는 투명한 도전 물질로 형성된 제3 전극(270)이 형성되어 있다. 제3 전극(270)은 복수의 화소에 걸쳐 하나의 판상으로 형성되어 있다. 제3 전극(270)에는 공통 전압(Vocm)이 인가될 수 있다.

제3 전극(270)의 아래에는 상부 배향막(도시하지 않음)이 형성되어 있다. 상부 배향막은 수직 배향막일 수 있고, 광중합 물질을 이용하여 광배향된 배향막일 수 있다.

두 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란할 수 있다. 그러나, 편광자는 두 표시판(100, 200) 중 어느 하나의 바깥쪽 면에만 배치될 수도 있다.

두 표시판(100, 200)의 내측에는 액정층(3)이 형성되어 있다. 액정층(3)은 전계가 인가되지 않았을 때 수직 배열 되어 있으며, 음의 유전율 이방성을 가지는 복수의 액정 분자(310)를 포함할 수 있다.

액정층(3) 또는 배향막(도시하지 않음)에는 자외선 등의 광으로 중합된 중합체를 더 포함할 수 있다. 액정층(3)에 포함된 중합체는 액정층(3)에 선경사각을 제공할 수 있다.

하나의 부화소에 포함되어 있는 액정 분자(310)는 제2 전극에 의하여 분할되는 4개의 도메인을 가진다. 즉, 도 1을 참고하면, 제1 부화소 및 제2 부화소는 미세 가지 전극(197)에 의하여 게이트선(121) 또는 데이터선(171)에 대하여 45도의 각도를 가지는 방향으로 액정 분자(310)가 배열되도록 하며, 동일한 방향으로 배열되는 액정 분자(310)를 가지는 영역은 하나의 도메인이 된다. 즉, 부화소 영역 중 줄기 전극(195)에 의하여 나뉘어진 4개의 영역은 각각 동일한 방향으로 액정 분자(310)가 배열되어 하나의 도메인이 된다.

액정 표시 장치는 두 표시판(100, 200) 사이의 셀 간격을 유지하기 위한 간격재를 더 포함할 수 있으며, 간격재는 상부 표시판(200) 또는 하부 표시판(100)에 부착되어 있다.

데이터 전압이 인가된 제1 부화소 제1 전극(191h) 및 제2 부화소 제1 전극(191l), 공통 전압(Vcom)이 인가된 제3 전극(270) 및 서로 다른 전압이 인가되는 제1 부화소 제2 전극(192h) 및 제2 부화소 제2 전극(192l)에 의하여 생성된 전계에 의하여 액정 분자(310)의 배열 방향은 변한다. 즉, 전기장이 없는 상태에서 표시판(100, 200)에 대하여 수직을 이루도록 배향되어 있던 액정층(3)의 액정 분자(310)가 전계에 의하여 수평한 방향을 향해 눕게 되고, 액정 분자의 눕는 정도에 따라 액정 표시 장치를 통과하는 빛의 휘도가 달라진다.

제1 부화소에서는 제1 부화소 제1 전극(191h), 제3 전극(270) 및 제1 부화소 제2 전극(192h)에 의하여 전계가 형성되며, 제2 부화소에서는 제2 부화소 제1 전극(191l), 제3 전극(270) 및 제2 부화소 제2 전극(192l)에 의하여 전계가 형성된다. 제1 부화소에서는 제3 전극(270)과 두 개의 하부 전극(제1 부화소 제1 전극(191h) 및 제1 부화소 제2 전극(192h))이 형성되어 있어, 크게 제3 전극(270)과 제1 부화소 제1 전극(191h)에 의하여 형성되는 액정 커패시터와 제3 전극(270)과 제1 부화소 제2 전극(192h)에 의하여 형성되는 액정 커패시터를 포함한다고 파악할 수 있다. 실제 전계는 두 개의 하부 전극(제1 부화소 제1 전극(191h) 및 제1 부화소 제2 전극(192h))간에도 형성되지만 수평 전계가 형성되기 때문에 수직 배향된 액정 분자(310)를 회전시켜 투과율을 변동시키는 것에는 크게 영향을 끼치지 못한다. 이에 수평 전계에 대한 부분은 생략하고 하나의 부화소를 해석할 수 있다.

이러한 견해에 의하면, 제2 부화소에서도 제3 전극(270)과 두 개의 하부 전극(제2 부화소 제1 전극(191l) 및 제2 부화소 제2 전극(192l))이 형성되어 있어, 크게 제3 전극(270)과 제2 부화소 제1 전극(191l)에 의하여 형성되는 액정 커패시터와 제3 전극(270)과 제2 부화소 제2 전극(192l)에 의하여 형성되는 액정 커패시터를 포함한다고 파악할 수 있다.

여기서, 제1 부화소 제1 전극(191h)과 제2 부화소 제1 전극(191l)은 동일한 데이터 전압을 인가받고, 제3 전극(270)은 공통 전압(Vcom)이 인가되기 때문에 제1 부화소와 제2 부화소에서 전계의 차이를 부여하는 것은 서로 다른 전압이 인가되는 제1 부화소 제2 전극(192h) 및 제2 부화소 제2 전극(192l)이다. 즉, 제1 부화소의 제3 전극(270)과 제1 부화소 제1 전극(191h)에 의하여 형성되는 액정 커패시터와 제2 부화소의 제3 전극(270)과 제2 부화소 제1 전극(191l)에 의하여 형성되는 액정 커패시터는 동일한 특성을 가진다. 하지만, 제1 부화소의 제3 전극(270)과 제1 부화소 제2 전극(192h)에 의하여 형성되는 액정 커패시터와 제2 부화소의 제3 전극(270)과 제2 부화소 제2 전극(192l)에 의하여 형성되는 액정 커패시터에 의하여 두 부화소의 특성이 변동된다.

도 1의 배치도를 살펴보면, 두 개의 부화소에 데이터 전압을 인가하기 위하여 하나의 박막 트랜지스터만 형성된다. 즉, 두 개의 부화소의 사이에 게이트선(121), 유지 전압선(131) 및 하나의 박막 트랜지스터가 위치하고 있어 그 폭이 좁다. 즉, 종래에 두 개의 부화소에 데이터 전압을 인가하는 경우에는 일반적으로 두 개 이상의 박막 트랜지스터가 형성되어 그 폭이 넓었다. 하지만, 본 발명의 실시예에서는 하나의 박막 트랜지스터로 두 부화소에 데이터 전압을 인가하므로 해당 영역(이하 박막 트랜지스터 형성 영역이라 함)의 폭이 좁고, 박막 트랜지스터 형성 영역을 블랙 매트릭스로 가리기 때문에 개구율이 상대적으로 넓다.

제1 부화소 및 제2 부화소의 투과율 차이에 대하여 도 3 및 도 4를 통하여 살펴본다.

도 3은 본 발명의 실시예에 따른 화소에서 각 부화소 별 계조에 따른 투과 특성을 도시한 도면이고, 도 4는 본 발명의 실시예에 따른 화소에서 인가되는 전압에 따른 투과율의 그래프이다.

도 3에서는 도 1의 실시예에 따른 화소에서 오른쪽에서 왼쪽으로 갈수록 인가되는 전압이 커지는 경우이며, 그에 따라서 투과율이 전체적으로 상승하는 것을 확인할 수 있다. 다만, 제1 부화소 제2 전극(192h) 및 제2 부화소 제2 전극(192l)에 서로 다른 전압이 인가되기 때문에 제1 부화소의 투과율과 제2 부화소의 투과율이 중간 계조에서는 큰 차이를 보이는 것을 확인할 수 있다. 도 3 및 도 4에서는 제1 부화소 제2 전극(192h)에서는 2V의 전압을 인가하고, 제2 부화소 제2 전극(192l)에는 0V의 전압을 인가하였다.

이를 전압에 따른 투과율의 그래프로 그리면 도 4와 같다.

도 4의 그래프와 같이 낮은 전압(저계조)와 높은 전압(고계조)에서는 제1 부화소와 제2 부화소의 투과율 차이가 적지만, 중간 전압(중간 계조)에서는 투과율 차이가 큰 것을 확인할 수 있다.

도 4와 같이 두 부화소에서 서로 다른 감마 특성을 가지는 것에 의하여 측면에서의 시인성이 향상된다.

이하에서는 도 1 및 도 2와 같은 실시예의 화소 구조의 핵심 구성 요소를 중심으로 구조 및 특성을 살펴보면 도 5 내지 도 7과 같다.

도 5 내지 도 7은 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.

먼저, 도 5를 살펴본다.

도 5는 본 발명의 실시예에 따른 화소의 단면 구조 중 주요 부분을 중심으로 간략하게 도시한 도면이다.

도 5에서는 하나의 화소를 구성하는 두 개의 부화소(제1 부화소(sub pixel 1), 제2 부화소(sub pixel 2))를 좌우로 연결하여 도시하였지만, 실제 화소에서 이와 같이 연결되어 배치되어 있는 것은 아닐 수 있다.

두 개의 부화소는 각각 일측 기판(110)에 형성되어 있는 제1 전극(191)과 그 위에 중첩하여 위치하며, 간격을 두고 떨어져 있는 제2 전극(192) 및 타측 기판(210)에 위치하는 제3 전극(270)을 포함한다.

두 개의 부화소에 각각 위치하는 제2 전극(192)은 서로 전기적으로 분리되어 있으며, 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다. 한편, 제1 전극(191) 및 제3 전극(270)은 판상 구조를 가지며, 서로 전기적으로 또는 물리적으로 서로 연결되어 있을 수 있다. 실시예에 따라서는 제1 전극(191) 또는 제3 전극(270)은 인접하는 화소간에서 서로 전기적으로 또는 물리적으로 연결되어 있을 수도 있다. 도 5의 실시예와 도 1 및 도 2의 실시예는 서로 대응되는 실시예이므로, 제3 전극(270)은 인접하는 화소간에도 서로 연결되어 있지만, 제1 전극(191)은 인접하는 화소간에 서로 분리되어 있다.

또한, 제1 전극(191)과 제2 전극(192)는 중첩하고 있지만, 서로 전기적으로 절연되어야 하므로 제1 전극(191)과 제2 전극(192)의 사이에는 중간 보호막(185)이 형성되어 있다.

제2 전극(192)과 제3 전극(270)의 사이에는 전계가 없을 때 수직 배열되어 있는 액정 분자(310)를 포함하는 액정층(3)이 형성되어 있다.

도 5에 도시되어 있지만, 이상에서 설명한 구성 요소 외의 구성 요소는 반드시 포함되지 않을 수 있다. 즉, 일측 기판(110)에 위치하는 보호막(180) 및 타측 기판(210)에 위치하는 평탄화층(250)은 실시예에 따라서 포함되지 않을 수 있다.

또한, 도 5와 달리 상하가 서로 바뀔 수도 있다. 즉, 타측 기판(210)이 아래에 위치하고, 일측 기판(110)이 위에 위치할 수도 있다.

이하에서는 전압 인가에 대하여 살펴본다.

제1 부화소의 제1 전극(191h)에는 데이터 전압이 인가되고, 제2 전극(192h)에는 제1 바이어스 전압(Bias 1)이 인가되고, 제3 전극(270)에는 공통 전압(Vcom)이 인가된다. 도 5에서는 데이터 전압을 표시하기 위하여 Data로 도시하였으며, 그 옆의 교류 표시는 데이터 전압이 극성 반전하는 것을 표현한 것이다.

한편, 제2 부화소의 제1 전극(191l)에는 제1 부화소의 제1 전극(191h)와 연결되어 데이터 전압이 인가되고, 제2 전극(192l)에는 제2 바이어스 전압(Bias 2)이 인가되고, 제3 전극(270)에는 제1 부화소의 제3 전극(270)과 연결되어 공통 전압(Vcom)이 인가된다.

도 5에서는 제2 전극(192)이 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다고만 설명하였지만, 제2 전극(192)이 선형 구조 또는 미세 선형 패턴을 가지는 구조는 실제로 매우 다양할 수 있다. 이에 대하여는 도 1 및 도 21 내지 도 23에 도시되어 있으며, 그 외의 구조도 가능하다.

제2 전극(192)의 구조는 도 21 내지 도 23에서 보다 상세하게 살펴보지만, 제2 전극(192)의 구조를 간단하게 정의하면 도 6과 같다.

도 6에서는 제2 전극(192)의 선형 구조가 반복 형성됨으로 인하여 인접하는 선형 전극 간의 피치(pitch), 선형 전극의 폭(W) 및 선형 전극간의 간격(S)으로 정의될 수 있다.

제1 부화소의 제2 전극(192h)은 제1 바이어스 전압이 인가되고, 제2 부화소의 제2 전극(192l)은 제2 바이어스 전압이 인가되므로 두 부화소의 감마 특성이 서로 다르게 된다.

이 때, 제2 전극(192)의 피치, 폭 및 간격이라는 특성을 변화시킴에 의하여도 감마 특성이 추가적으로 변하게 되므로 제2 전극(192)의 피치, 폭 및 간격의 특성도 살펴볼 필요가 있으며, 이에 따른 특성은 도 7에서 도시하고 있다.

도 7은 각 실시예에 따른 전압에 대한 투과율(V-T) 그래프를 도시하고 있다.

도 7의 첫번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 0.5㎛이고, 간격(S)은 2㎛이며, 피치는 2.5㎛인 실시예에 대한 것이다. 도 7의 두번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 1㎛이고, 간격(S)은 2㎛이며, 피치는 3㎛인 실시예에 대한 것이다. 도 7의 세번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 1㎛이고, 간격(S)은 2㎛이며, 피치는 4㎛인 실시예에 대한 것이다.

도 7의 각 그래프에서는 4개의 곡선이 도시되어 있는데, 제2 전극(192)에 해당하는 전압을 제1 또는 제2 바이어스 전압으로 인가한 경우를 나타낸다.

도 7에 의하면, 인가되는 전압이 낮을수록 보다 가파르게 증가하는 V-T 곡선을 나타낸다.

제1 부화소와 제2 부화소는 서로 감마 특성이 일정 수준 이상 차이가 있을 필요가 있는데, 일 예로 약 0.5V이상의 차이가 있을 수 있다. 즉, 제1 부화소와 제2 부화소가 동일한 투과율을 표시할 때의 전압 차이가 0.5V이상인 경우에는 측면 시인성이 향상된다.

도 7의 그래프에 기초하여 제2 전극(192)의 피치, 폭 및 간격을 정하며, 또한, 제1 부화소의 제2 전극(192h)와 제2 부화소의 제2 전극(192l)에 인가할 제1 및 제2 바이어스 전압을 결정할 수 있다.

본 발명의 실시예에서 제2 전극(192)의 피치는 2.5㎛ 이상 10㎛ 이하의 값을 가질 수 있으며, 폭(W)/간격(S)의 값은 0.25 이상 2 이하의 값을 가질 수 있다. 이러한 제2 전극(192)의 구조에서 제1 부화소와 제2 부화소가 0.5V이상의 전압 차이가 발생하도록 바이어스 전압을 선택하여 표시 장치를 구동한다.

이하에서는 본 발명의 또 다른 실시예에 대하여 도 8 내지 도 11을 통하여 살펴본다.

도 8 내지 도 11은 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.

먼저, 도 8을 살펴본다.

도 8은 본 발명의 실시예에 따른 화소의 단면 구조 중 주요 부분을 중심으로 간략하게 도시한 도면이다.

도 8에서는 하나의 화소를 구성하는 두 개의 부화소(제1 부화소(sub pixel 1), 제2 부화소(sub pixel 2))를 좌우로 연결하여 도시하였지만, 실제 화소에서 이와 같이 연결되어 배치되어 있는 것은 아닐 수 있다.

두 개의 부화소는 각각 일측 기판(110)에 형성되어 있는 제1 전극(191)과 그 위에 중첩하여 위치하며, 간격을 두고 떨어져 있는 제2 전극(192) 및 타측 기판(210)에 위치하는 제3 전극(270)을 포함한다.

두 개의 부화소에 각각 위치하는 제2 전극(192)은 서로 전기적으로 분리되어 있으며, 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다. 한편, 제1 전극(191) 및 제3 전극(270)은 판상 구조를 가지며, 서로 전기적으로 또는 물리적으로 서로 연결되어 있을 수 있다. 실시예에 따라서는 제1 전극(191) 또는 제3 전극(270)은 인접하는 화소간에서 서로 전기적으로 또는 물리적으로 연결되어 있을 수도 있다. 도 8의 실시예에서는 제3 전극(270)은 인접하는 화소간에도 서로 연결되어 있지만, 제1 전극(191)은 인접하는 화소간에 서로 분리되어 있다.

또한, 제1 전극(191)과 제2 전극(192)는 중첩하고 있지만, 서로 전기적으로 절연되어야 하므로 제1 전극(191)과 제2 전극(192)의 사이에는 중간 보호막(185)이 형성되어 있다.

제2 전극(192)과 제3 전극(270)의 사이에는 전계가 없을 때 수직 배열되어 있는 액정 분자(310)를 포함하는 액정층(3)이 형성되어 있다.

도 8에 도시되어 있지만, 이상에서 설명한 구성 요소 외의 구성 요소는 반드시 포함되지 않을 수 있다. 즉, 일측 기판(110)에 위치하는 보호막(180) 및 타측 기판(210)에 위치하는 평탄화층(250)은 실시예에 따라서 포함되지 않을 수 있다.

또한, 도 8과 달리 상하가 서로 바뀔 수도 있다. 즉, 타측 기판(210)이 아래에 위치하고, 일측 기판(110)이 위에 위치할 수도 있다.

이하에서는 전압 인가에 대하여 살펴본다.

제1 부화소의 제1 전극(191h) 및 제2 전극(192h)에는 데이터 전압이 인가되고, 제3 전극(270)에는 공통 전압(Vcom)이 인가된다. 도 8에서는 데이터 전압을 표시하기 위하여 Data로 도시하였으며, 그 옆의 교류 표시는 데이터 전압이 극성 반전하는 것을 표현한 것이다.

한편, 제2 부화소의 제1 전극(191l)에는 제1 부화소의 제1 전극(191h)와 연결되어 데이터 전압이 인가되지만, 제2 전극(192l)은 외부로부터 전압이 인가되지 않아 플로팅되어 있으며, 제3 전극(270)에는 제1 부화소의 제3 전극(270)과 연결되어 공통 전압(Vcom)이 인가된다.

도 8에서는 제2 전극(192)이 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다고만 설명하였지만, 제2 전극(192)이 선형 구조 또는 미세 선형 패턴을 가지는 구조는 실제로 매우 다양할 수 있다. 이에 대하여는 도 1 및 도 21 내지 도 23에 도시되어 있으며, 그 외의 구조도 가능하다.

제2 전극(192)의 구조는 도 21 내지 도 23에서 보다 상세하게 살펴보지만, 제2 전극(192)의 구조를 간단하게 정의하면 도 9와 같다.

도 9에서는 제2 전극(192)의 선형 구조가 반복 형성됨으로 인하여 인접하는 선형 전극 간의 피치(pitch), 선형 전극의 폭(W) 및 선형 전극간의 간격(S)으로 정의될 수 있다.

제1 부화소의 제2 전극(192h)은 제1 바이어스 전압이 인가되고, 제2 부화소의 제2 전극(192l)은 플로팅되어 있으므로 두 부화소의 감마 특성이 서로 다르게 된다.

이 때, 제2 전극(192)의 피치, 폭 및 간격이라는 특성을 변화시킴에 의하여도 감마 특성이 추가적으로 변하게 되므로 제2 전극(192)의 피치, 폭 및 간격의 특성도 살펴볼 필요가 있으며, 이에 따른 특성은 도 10 및 도 11에서 도시하고 있다.

도 10 및 도 11은 각 실시예에 따른 전압에 대한 투과율(V-T) 그래프를 도시하고 있다.

도 10의 첫번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 2㎛이고, 간격(S)은 4㎛이며, 피치는 6㎛인 실시예에 대한 것이다. 도 10의 두번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 4㎛이고, 간격(S)은 2㎛이며, 피치는 6㎛인 실시예에 대한 것이다.

즉, 도 10에서는 피치는 동일하지만, 폭(W)/간격(S)의 비율이 다른 실시예를 서로 비교한 것이다.

또한, 도 10에서 short는 도 8의 제1 부화소와 같이 데이터 전압을 인가받는 것을 의미하며, floating은 도 8의 제2 부화소와 같이 플로팅 된 경우를 나타낸다.

또한, 도 10에서는 중간 보호막(185)의 두께를 1600nm로 하여 실험하였다.

도 10의 그래프를 비교하면, 선형 전극인 제2 전극(192)의 폭(W)/간격(S)의 비율이 변함에 따라서도 V-T 특성이 변하는 것을 알 수 있다. 다만, 두 폭(W)/간격(S)의 비율 값은 모두 중간 계조에서 0.5V 이상의 차이를 나타내고 있어 측면 시인성이 향상될 수 있다.

또한, 도 5의 실험 결과와 같이 본 발명의 실시예에서 제2 전극(192)의 피치는 2.5㎛ 이상 10㎛ 이하의 값을 가질 수 있으며, 폭(W)/간격(S)의 값은 0.25 이상 2 이하의 값을 가질 수 있음을 확인할 수 있다.

한편, 도 11에서는 중간 보호막(185)의 두께를 조절함에 의하여 V-T 특성의 변화를 도시하고 있다.

도 11의 첫번째 그래프에서는 중간 보호막(185)의 두께를 200nm로 형성하였으며, 도 11의 두번째 그래프에서는 중간 보호막(185)의 두께를 800nm로 형성하였다. 또한, 도 11의 첫번째 그래프 및 두번째 그래프는 도 8의 실시예에서 폭(W):간격(S)의 비율이 2:4인 경우 및 4:2인 두가지 경우를 모두 실험하였다.

도 11을 참고하면, 중간 보호막(185)의 두께가 얇은 경우에는 도 8의 제1 부화소와 제2 부화소가 중간 계조에서의 전압차이가 0.5V미만으로 발생하는 경우가 있어 측면 시인성을 충분하게 향상시키지 못할 수 있음을 알 수 있다. 즉, 도 11의 첫번째 그래프와 같이 중간 보호막(185)의 두께가 200nm인 경우에는 4:2의 폭(W):간격(S)의 비율인 경우 및 2:4의 폭(W):간격(S)의 비율인 경우 모두 중간 계조에서의 전압 차이가 적다. 그러므로 200nm의 중간 보호막(185)에서는 측면 시인성의 향상이 적을 수 있어 300nm이상의 중간 보호막(185)의 두께를 가지도록 형성할 수 있다.

이하에서는 본 발명의 또 다른 실시예에 대하여 도 12 내지 도 14를 통하여 살펴본다.

도 12 내지 도 14는 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.

먼저, 도 12를 살펴본다.

도 12는 본 발명의 실시예에 따른 화소의 단면 구조 중 주요 부분을 중심으로 간략하게 도시한 도면이다.

도 12에서는 하나의 화소를 구성하는 두 개의 부화소(제1 부화소(sub pixel 1), 제2 부화소(sub pixel 2))를 좌우로 연결하여 도시하였지만, 실제 화소에서 이와 같이 연결되어 배치되어 있는 것은 아닐 수 있다.

두 개의 부화소는 각각 일측 기판(110)에 형성되어 있는 제1 전극(191)과 그 위에 중첩하여 위치하며, 간격을 두고 떨어져 있는 제2 전극(192) 및 타측 기판(210)에 위치하는 제3 전극(270)을 포함한다.

두 개의 부화소에 각각 위치하는 제2 전극(192)은 서로 전기적으로 분리되어 있으며, 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다. 한편, 제1 전극(191) 및 제3 전극(270)은 판상 구조를 가지며, 서로 전기적으로 또는 물리적으로 서로 연결되어 있을 수 있다. 실시예에 따라서는 제1 전극(191) 또는 제3 전극(270)은 인접하는 화소간에서 서로 전기적으로 또는 물리적으로 연결되어 있을 수도 있다. 도 12의 실시예에서는 제1 전극(191)은 인접하는 화소간에도 서로 연결되어 있지만, 제3 전극(270)은 인접하는 화소간에 서로 분리되어 있다.

또한, 제1 전극(191)과 제2 전극(192)는 중첩하고 있지만, 서로 전기적으로 절연되어야 하므로 제1 전극(191)과 제2 전극(192)의 사이에는 중간 보호막(185)이 형성되어 있다.

제2 전극(192)과 제3 전극(270)의 사이에는 전계가 없을 때 수직 배열되어 있는 액정 분자(310)를 포함하는 액정층(3)이 형성되어 있다.

도 12에 도시되어 있지만, 이상에서 설명한 구성 요소 외의 구성 요소는 반드시 포함되지 않을 수 있다. 즉, 일측 기판(110)에 위치하는 보호막(180) 및 타측 기판(210)에 위치하는 평탄화층(250)은 실시예에 따라서 포함되지 않을 수 있다.

또한, 도 12와 달리 상하가 서로 바뀔 수도 있다. 즉, 타측 기판(210)이 아래에 위치하고, 일측 기판(110)이 위에 위치할 수도 있다.

이하에서는 전압 인가에 대하여 살펴본다.

제1 부화소의 제1 전극(191h)에는 공통 전압(Vcom)이 인가되고, 제2 전극(192h)에는 제1 바이어스 전압(Bias 1)이 인가되고, 제3 전극(270)에는 데이터 전압이 인가된다. 도 12에서는 데이터 전압을 표시하기 위하여 Data로 도시하였으며, 그 옆의 교류 표시는 데이터 전압이 극성 반전하는 것을 표현한 것이다.

한편, 제2 부화소의 제1 전극(191l)에는 제1 부화소의 제1 전극(191h)와 연결되어 공통 전압(Vcom)이 인가되고, 제2 전극(192l)에는 제2 바이어스 전압(Bias 2)이 인가되고, 제3 전극(270)에는 제1 부화소의 제3 전극(270)과 연결되어 데이터 전압이 인가된다.

도 12에서는 제2 전극(192)이 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다고만 설명하였지만, 제2 전극(192)이 선형 구조 또는 미세 선형 패턴을 가지는 구조는 실제로 매우 다양할 수 있다. 이에 대하여는 도 1 및 도 21 내지 도 23에 도시되어 있으며, 그 외의 구조도 가능하다.

제2 전극(192)의 구조는 도 21 내지 도 23에서 보다 상세하게 살펴보지만, 제2 전극(192)의 구조를 간단하게 정의하면 도 13과 같다.

도 13에서는 제2 전극(192)의 선형 구조가 반복 형성됨으로 인하여 인접하는 선형 전극 간의 피치(pitch), 선형 전극의 폭(W) 및 선형 전극간의 간격(S)으로 정의될 수 있다.

제1 부화소의 제2 전극(192h)은 제1 바이어스 전압이 인가되고, 제2 부화소의 제2 전극(192l)은 제2 바이어스 전압이 인가되므로 두 부화소의 감마 특성이 서로 다르게 된다.

이 때, 제2 전극(192)의 피치, 폭 및 간격이라는 특성을 변화시킴에 의하여도 감마 특성이 추가적으로 변하게 되므로 제2 전극(192)의 피치, 폭 및 간격의 특성도 살펴볼 필요가 있으며, 이에 따른 특성은 도 14에서 도시하고 있다.

도 14는 각 실시예에 따른 전압에 대한 투과율(V-T) 그래프를 도시하고 있다.

도 14의 첫번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 2㎛이고, 간격(S)은 4㎛이며, 피치는 6㎛인 실시예에 대한 것이다. 도 14의 두번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 3㎛이고, 간격(S)은 3㎛이며, 피치는 6㎛인 실시예에 대한 것이다. 도 14의 세번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 4㎛이고, 간격(S)은 2㎛이며, 피치는 6㎛인 실시예에 대한 것이다.

도 14의 각 그래프에서는 4개의 곡선이 도시되어 있는데, 제2 전극(192)에 해당하는 전압을 제1 또는 제2 바이어스 전압으로 인가한 경우를 나타낸다.

도 14에 의하면, 인가되는 전압이 낮을수록 보다 가파르게 증가하는 V-T 곡선을 나타낸다.

제1 부화소와 제2 부화소는 서로 감마 특성이 일정 수준 이상 차이가 있을 필요가 있는데, 일 예로 약 0.5V이상의 차이가 있을 수 있다. 즉, 제1 부화소와 제2 부화소가 동일한 투과율을 표시할 때의 전압 차이가 0.5V이상인 경우에는 측면 시인성이 향상된다.

도 14의 그래프에 기초하여 제2 전극(192)의 피치, 폭 및 간격을 정하며, 또한, 제1 부화소의 제2 전극(192h)와 제2 부화소의 제2 전극(192l)에 인가할 제1 및 제2 바이어스 전압을 결정할 수 있다.

도 5의 실시예와 같이 도 14의 실시예도 제2 전극(192)의 피치는 2.5㎛ 이상 10㎛ 이하의 값을 가질 수 있으며, 폭(W)/간격(S)의 값은 0.25 이상 2 이하의 값을 가질 수 있다. 이러한 제2 전극(192)의 구조에서 제1 부화소와 제2 부화소가 0.5V이상의 전압 차이가 발생하도록 바이어스 전압을 선택하여 표시 장치를 구동한다.

이하에서는 본 발명의 또 다른 실시예에 대하여 도 15 내지 도 18을 통하여 살펴본다.

도 15 내지 도 18은 본 발명의 일 실시예에 따른 화소의 특성을 도시한 도면이다.

먼저, 도 15를 살펴본다.

도 15는 본 발명의 실시예에 따른 화소의 단면 구조 중 주요 부분을 중심으로 간략하게 도시한 도면이다.

도 15에서는 하나의 화소를 구성하는 두 개의 부화소(제1 부화소(sub pixel 1), 제2 부화소(sub pixel 2))를 좌우로 연결하여 도시하였지만, 실제 화소에서 이와 같이 연결되어 배치되어 있는 것은 아닐 수 있다.

두 개의 부화소는 각각 일측 기판(110)에 형성되어 있는 제1 전극(191)과 그 위에 중첩하여 위치하며, 간격을 두고 떨어져 있는 제2 전극(192) 및 타측 기판(210)에 위치하는 제3 전극(270)을 포함한다.

두 개의 부화소에 각각 위치하는 제2 전극(192)은 서로 전기적으로 분리되어 있으며, 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다. 한편, 제1 전극(191) 및 제3 전극(270)은 판상 구조를 가지며, 서로 전기적으로 또는 물리적으로 서로 연결되어 있을 수 있다. 실시예에 따라서는 제1 전극(191) 또는 제3 전극(270)은 인접하는 화소간에서 서로 전기적으로 또는 물리적으로 연결되어 있을 수도 있다. 도 15의 실시예에서는 제1 전극(191)은 인접하는 화소간에도 서로 연결되어 있지만, 제3 전극(270)은 인접하는 화소간에 서로 분리되어 있다.

또한, 제1 전극(191)과 제2 전극(192)는 중첩하고 있지만, 서로 전기적으로 절연되어야 하므로 제1 전극(191)과 제2 전극(192)의 사이에는 중간 보호막(185)이 형성되어 있다.

제2 전극(192)과 제3 전극(270)의 사이에는 전계가 없을 때 수직 배열되어 있는 액정 분자(310)를 포함하는 액정층(3)이 형성되어 있다.

도 15에 도시되어 있지만, 이상에서 설명한 구성 요소 외의 구성 요소는 반드시 포함되지 않을 수 있다. 즉, 일측 기판(110)에 위치하는 보호막(180) 및 타측 기판(210)에 위치하는 평탄화층(250)은 실시예에 따라서 포함되지 않을 수 있다.

또한, 도 15와 달리 상하가 서로 바뀔 수도 있다. 즉, 타측 기판(210)이 아래에 위치하고, 일측 기판(110)이 위에 위치할 수도 있다.

이하에서는 전압 인가에 대하여 살펴본다.

제1 부화소의 제1 전극(191h) 및 제2 전극(192h)에는 공통 전압(Vcom)이 인가되고, 제3 전극(270)에는 데이터 전압이 인가된다. 도 15에서는 데이터 전압을 표시하기 위하여 Data로 도시하였으며, 그 옆의 교류 표시는 데이터 전압이 극성 반전하는 것을 표현한 것이다.

한편, 제2 부화소의 제1 전극(191l)에는 제1 부화소의 제1 전극(191h)와 연결되어 공통 전압(Vcom)이 인가되지만, 제2 전극(192l)은 외부로부터 전압이 인가되지 않아 플로팅되어 있으며, 제3 전극(270)에는 제1 부화소의 제3 전극(270)과 연결되어 데이터 전압이 인가된다.

도 15에서는 제2 전극(192)이 선형 구조를 가지며, 미세 선형 패턴으로 형성되어 간격을 두고 떨어져 있을 수 있다고만 설명하였지만, 제2 전극(192)이 선형 구조 또는 미세 선형 패턴을 가지는 구조는 실제로 매우 다양할 수 있다. 이에 대하여는 도 1 및 도 21 내지 도 23에 도시되어 있으며, 그 외의 구조도 가능하다.

제2 전극(192)의 구조는 도 21 내지 도 23에서 보다 상세하게 살펴보지만, 제2 전극(192)의 구조를 간단하게 정의하면 도 9와 같다.

도 16에서는 제2 전극(192)의 선형 구조가 반복 형성됨으로 인하여 인접하는 선형 전극 간의 피치(pitch), 선형 전극의 폭(W) 및 선형 전극간의 간격(S)으로 정의될 수 있다.

제1 부화소의 제2 전극(192h)은 제1 바이어스 전압이 인가되고, 제2 부화소의 제2 전극(192l)은 플로팅되어 있으므로 두 부화소의 감마 특성이 서로 다르게 된다.

이 때, 제2 전극(192)의 피치, 폭 및 간격이라는 특성을 변화시킴에 의하여도 감마 특성이 추가적으로 변하게 되므로 제2 전극(192)의 피치, 폭 및 간격의 특성도 살펴볼 필요가 있으며, 이에 따른 특성은 도 17 및 도 18에서 도시하고 있다.

도 17 및 도 18은 각 실시예에 따른 전압에 대한 투과율(V-T) 그래프를 도시하고 있다.

도 17의 첫번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 2㎛이고, 간격(S)은 4㎛이며, 피치는 6㎛인 실시예에 대한 것이다. 도 10의 두번째 그래프는 선형 전극인 제2 전극(192)의 폭(W)이 4㎛이고, 간격(S)은 2㎛이며, 피치는 6㎛인 실시예에 대한 것이다.

즉, 도 17에서는 피치는 동일하지만, 폭(W)/간격(S)의 비율이 다른 실시예를 서로 비교한 것이다.

또한, 도 17에서 short는 도 15의 제1 부화소와 같이 공통 전압을 인가받는 것을 의미하며, floating은 도 15의 제2 부화소와 같이 플로팅 된 경우를 나타낸다.

또한, 도 17에서는 중간 보호막(185)의 두께를 1600nm로 하여 실험하였다.

도 17의 그래프를 비교하면, 선형 전극인 제2 전극(192)의 폭(W)/간격(S)의 비율이 변함에 따라서도 V-T 특성이 변하는 것을 알 수 있다. 다만, 두 폭(W)/간격(S)의 비율 값은 모두 중간 계조에서 0.5V 이상의 차이를 나타내고 있어 측면 시인성이 향상될 수 있다.

또한, 도 5의 실험 결과와 같이 본 발명의 실시예에서 제2 전극(192)의 피치는 2.5㎛ 이상 10㎛ 이하의 값을 가질 수 있으며, 폭(W)/간격(S)의 값은 0.25 이상 2 이하의 값을 가질 수 있음을 확인할 수 있다.

또한, 도 17의 그래프는 도 10의 그래프와 거의 유사한 특성을 가진다. 이는 도 8의 실시예와 도 15의 실시예가 인가되는 전압이 상하 바뀌었기 때문이다.

한편, 도 18에서는 중간 보호막(185)의 두께를 조절함에 의하여 V-T 특성의 변화를 도시하고 있다.

도 18의 첫번째 그래프에서는 중간 보호막(185)의 두께를 200nm로 형성하였으며, 도 18의 두번째 그래프에서는 중간 보호막(185)의 두께를 800nm로 형성하였다. 또한, 도 18의 첫번째 그래프 및 두번째 그래프는 도 8의 실시예에서 폭(W):간격(S)의 비율이 2:4인 경우 및 4:2인 두가지 경우를 모두 실험하였다.

도 18을 참고하면, 중간 보호막(185)의 두께가 얇은 경우에는 도 15의 제1 부화소와 제2 부화소가 중간 계조에서의 전압차이가 0.5V미만으로 발생하는 경우가 있어 측면 시인성을 충분하게 향상시키지 못할 수 있음을 알 수 있다. 즉, 도 18의 첫번째 그래프와 같이 중간 보호막(185)의 두께가 200nm인 경우에는 4:2의 폭(W):간격(S)의 비율인 경우 및 2:4의 폭(W):간격(S)의 비율인 경우 모두 중간 계조에서의 전압 차이가 적다. 그러므로 200nm의 중간 보호막(185)에서는 측면 시인성의 향상이 적을 수 있어 300nm이상의 중간 보호막(185)의 두께를 가지도록 형성할 수 있다.

이하에서는 도 19 및 도 20을 통하여 추가 실시예에 대하여 살펴본다.

도 19 및 도 20은 본 발명의 일 실시예에 따른 화소의 단면도이다.

먼저, 도 19는 도 1 및 도 2의 실시예와 같이 데이터선(171)의 양측에는 한 쌍의 가로 유지 전극부(135b)가 형성된 실시예의 단면도를 도시하고 있다.

가로 유지 전극부(135b)가 형성된 영역은 빛이 투과하지 못하는 영역으로 개구율을 떨어트린다. 실시예에 따라서는 차광 부재(220)가 가로 유지 전극부(135b)도 덮어서 가릴 수 있다.

하지만, 실시예에서 가로 유지 전극부(135b)가 반드시 포함될 필요는 없으므로 도 20과 같이 가로 유지 전극부(135b)를 생략한 실시예도 형성할 수 있다.

도 20과 같은 실시예는 개구율이 높아져 투과율이 향상되는 장점을 가진다.

한편, 도 19 및 도 20의 실시예에서는 컬러 필터(230)가 하부 기판(110) 위에 형성되어 있으며, 컬러 필터(230)위에 제2 보호막(183)이 추가 형성되어 있다는 점이 도 1 및 도 2의 실시예와 다르다.

또한, 도 19 및 도 20에서는 데이터선(171)의 아래에 위치하는 하부 반도체층(151)이 도시되어 있다. 하부 반도체층(151)은 데이터선(171)과 동일한 마스크로 식각되어 데이터선(171)의 아래에 위치할 수 있다.

이하에서는 도 21 내지 도 23을 통하여 제2 전극(192)의 또 다른 구조에 대하여 살펴본다.

도 21 내지 도 23은 본 발명의 일 실시예에 따른 제2 전극의 배치도이다.

먼저, 도 21의 제2 전극(192)은 도 1의 제2 전극(192)과 유사한 구조를 가진다. 다만, 도 21의 제2 전극(192)은 도 1과 달리 미세 가지 전극(197) 및 줄기 전극(195)의 외측이 외곽부(196’)에 의하여 둘러 쌓여 있다.

도 21에 따른 제2 전극(192)은 미세 가지 전극(197), 줄기 전극(195) 및 외곽부(196’)를 포함한다. 외곽부(196’)가 미세 가지 전극(197) 및 줄기 전극(195)을 둘러 싸고 있어 미세 가지 전극(197), 줄기 전극(195) 및 외곽부(196’)에 의하여 둘러 싸인 개구부가 형성되어 있다.

도 21의 실시예도 외곽부(196’)에서 좌우로 연장되는 연결부(도 1의 196 참고)를 더 포함할 수도 있다.

한편, 제2 전극(192)은 도 22 및 도 23과 같이 줄기 전극(195) 대신에 부분 통판 전극(194’)을 가질 수도 있다.

먼저, 도 22를 살펴본다.

제1 또는 제2 부화소 영역에는 그 중앙에 위치하는 부분 통판 전극(194’)과 부분 통판 전극(194’)으로부터 사선 방향으로 돌출되어 있는 복수의 미세 가지 전극(197’)을 포함한다. 부분 통판 전극(194’)은 마름모 구조를 가질 수 있으며, 도 22와 같이 정마름모 구조를 가질 수도 있다. 미세 가지 전극(197’)은 게이트선 또는 데이터선에 대하여 45도의 각도로 연장되거나 부분 통판 전극(194’)의 일 변에서 수직한 방향으로 연장되어 있을 수 있다.

한편, 도 23을 살펴보면, 도 22와 달리 제2 전극(192)는 외곽부(196’)를 더 포함한다. 외곽부(196’)은 부분 통판 전극(194’) 및 미세 가지 전극(197’)을 둘러 싸는 구조를 가진다. 그 결과 미세 가지 전극(197’), 부분 통판 전극(194’) 및 외곽부(196’)에 의하여 둘러 싸인 개구부가 형성되어 있다.

제2 전극(192)은 도 1, 도 20 내지 도 23과 달리 하나의 부화소 영역에서 일 방향으로만 연장되어 있는 복수의 미세 가지 전극만을 포함할 수도 있다. 이때, 미세 가지 전극은 게이트선 또는 데이터선과 평행하거나 이에 대하여 일정한 각도(예를 들면 45도)로 기울어져 있을 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

100, 200: 표시판 110, 210: 절연 기판
121: 게이트선 124: 게이트 전극
131: 유지 전압선 135a, 135b, 135c: 유지 전극부
140: 게이트 절연막 151, 154: 반도체
171: 데이터선 173: 소스 전극
175: 드레인 전극 180, 183: 보호막
184: 접촉구 185: 중간 보호막
191: 제1 전극 191c: 연결부
192: 제2 전극 194’: 부분 통판 전극
195: 줄기 전극 196: 연결 전극
196’: 외곽부 197, 197’: 미세 가지 전극
220: 차광 부재 230: 컬러 필터
250: 평탄화층 270: 제3 전극
3: 액정층 310: 액정 분자

Claims (31)

1. 일측 표시판;
   상기 일측 표시판에 대향하는 타측 표시판; 및
   상기 일측 표시판과 상기 타측 표시판의 사이에 위치하며, 전계가 인가되지 않았을 때 수직 배열되어 있는 액정 분자를 포함하는 액정층을 포함하며,
   하나의 화소는 제1 부화소 및 제2 부화소를 포함하며,
   상기 제1 부화소 및 상기 제2 부화소는 각각
   상기 일측 표시판에 포함되어 있는 일측 기판 위에 형성되어 있으며, 하나의 부화소 영역에서 판상 구조를 가지는 제1 전극;
   상기 제1 전극 위에 형성되어 있으며, 상기 제1 전극과 절연되어 중첩하며, 선형 전극을 포함하는 제2 전극 및
   상기 타측 표시판에 포함되어 있는 타측 기판에 형성되어 있으며, 판상 구조를 가지는 제3 전극을 포함하며,
   상기 제1 부화소의 상기 제2 전극에 인가되는 전압과 상기 제2 부화소의 상기 제2 전극에 인가되는 전압이 서로 다르고,
   상기 제1 부화소의 상기 제1 전극 및 상기 제2 부화소의 상기 제1 전극은 서로 연결되어 동일한 크기의 데이터 전압을 인가받는 액정 표시 장치.
2. 삭제
3. 제1항에서,
   상기 제1 부화소의 상기 제3 전극과 상기 제2 부화소의 상기 제3 전극은 서로 전기적으로 연결되어 있는 액정 표시 장치.
4. 제3항에서,
   상기 제1 전극은 데이터 전압을 인가받는 액정 표시 장치.
5. 제4항에서,
   상기 제3 전극은 공통 전압을 인가받는 액정 표시 장치.
6. 제5항에서,
   상기 제3 전극은 인접하는 상기 화소간에도 서로 전기적으로 연결되어 있는 액정 표시 장치.
7. 제6항에서,
   상기 제1 부화소의 상기 제2 전극은 일정한 레벨의 제1 바이어스 전압을 인가받으며, 상기 제2 부화소의 상기 제2 전극은 일정한 레벨이며, 상기 제1 바이어스 전압의 레벨과 다른 레벨을 가지는 제2 바이어스 전압을 인가받는 액정 표시 장치.
8. 제7항에서,
   상기 제1 및 제2 바이어스 전압 중 적어도 하나는 유지 전압인 액정 표시 장치.
9. 제7항에서,
   상기 제1 바이어스 전압은 상기 데이터 전압을 인가받는 액정 표시 장치.
10. 제6항에서,
    상기 제1 부화소의 상기 제2 전극은 일정한 레벨의 제1 바이어스 전압을 인가받으며, 상기 제2 부화소의 상기 제2 전극은 플로팅되어 전압이 인가되지 않는 액정 표시 장치.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제

Images