JP4543006B2 - 液晶表示素子及びその製造方法 - Google Patents

Description

本発明は、液晶表示素子（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）及びその製造方法に係り、特に、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードで広視野角に加えて狭視野角を実現するためにＲＧＢＷ−４サブピクセル構造においてホワイトサブピクセルを視野制御目的として用いる液晶表示素子及びその製造方法に関する。

近来、アクティブマトリクス液晶表示素子は、その性能の急速な発展に伴い、平板ＴＶ、携帯用コンピュータ、モニターなどに広範囲に使用されている。

このアクティブマトリクス液晶表示素子の中でもツイステッドネマチック（ＴＮ：Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式の液晶表示素子が主として用いられている。ツイステッドネマチック方式とは、両基板にそれぞれ電極を備え、液晶ダイレクタが９０度ツイストするように配列した後、電極に電圧を加えて液晶ダイレクタを駆動する技術のことをいう。

ツイステッドネマチック方式の液晶表示素子は、優れたコントラストと色再現性を提供するという点から脚光を浴びているが、視野角が狭いという慢性的な問題を抱えている。

このようなＴＮ方式における視野角問題を解決するために、対向電極と画素電極を透明伝導体で形成しながら対向電極と画素電極間の間隔を狭く形成し、これら対向電極と画素電極との間に形成されるフリンジフィールドによって液晶分子を動作させるＦＦＳモードが提案された。

以下、ＦＦＳモード液晶表示素子について具体的に説明する。

図１は、従来技術によるＦＦＳモード液晶表示素子を示す平面図であり、図２は、図１のＩ−Ｉ’線断面図である。

まず、ＦＦＳモード液晶表示素子のＴＦＴアレイ基板１１には、図１及び図２に示すように、不透明な金属から形成され、互いに直交してサブピクセルを定義するゲート配線１２及びデータ配線１５と、ゲート配線１２と平行に配置される共通配線２５と、ゲート配線１２及びデータ配線１５の交差地点で電圧のオン／オフをスイッチングする薄膜トランジスタと、透明な金属から形成され、絶縁膜によって絶縁され、かつ、画素領域内で互いにオーバーラップされる対向電極２４及び画素電極１７とが形成されている。ここで、対向電極２４と共通配線２５は互いにコンタクトする。

具体的に、対向電極２４は、画素領域内でプレート形に形成され、画素電極１７は、データ配線方向に複数個に分岐され、分岐された隣接した画素電極の間にはスリット６０が存在する構造となっている。ここで、対向電極２４にはＶｃｏｍ信号が伝達され、画素電極１７には薄膜トランジスタを通過したピクセル信号が伝達されることで、対向電極２４と画素電極１７との間にフリンジフィールドが発生する。

スリット６０の幅は、略２〜６μｍ範囲の値を有し、画素電極１７と対向電極２４との間に形成されるフリンジフィールドによって液晶が駆動される。すなわち、電圧非印加時にラビングによって初期配向されていた液晶が、フリンジフィールドによって回転し光を透過させるようになる。

一方、このようなＴＦＴアレイ基板１１には、液晶層３１を介在してカラーフィルタ層アレイ基板２１が対向して合着されるが、このカラーフィルタ層アレイ基板２１には、一定の順序に配列されて色を具現する赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ層２３と、Ｒ、Ｇ、Ｂセルの区画と光遮断の役割を担うブラックマトリクス２２とが形成される。

カラーフィルタ層２３は、各サブピクセルが一つの色素を持つように形成されるが、それぞれ独立して駆動され、これらの組み合わせにより１画素の色が表示される。

このような液晶表示素子のカラーフィルタ層２３は、その配列方法によって、ストライプ配列、モザイク配列、デルタ配列、クワッド配列などに区分され、このようなＲ、Ｇ、Ｂの配列は、液晶表示パネルの大きさ、カラーフィルタの形状及び色配列によって様々に配列することができる。

しかしながら、上述した従来の液晶表示素子には、次の問題点があった。
従来のＦＦＳモード液晶表示素子については、広視野角を図る一方で、近くにいる人への個人情報流出を防ぐために狭視野角への変換も要求されているが、このような視野制御のためには、素子内に視野制御層を追加するか、上板全体に視野制御用電極を新たに追加形成する。しかしながら、かかる技術は、視野制御効果が微少であり、視野制御効果の上昇のために変形または追加された電極構造の範囲を拡大する場合に、開口率の面で極めて不利であり、かつ、狭視野角時に正面コントラスト比（ＣＲ：Ｃｏｎｔｒａｓｔ Ｒａｔｉｏ）までも大きく低下するという問題があった。

なお、上記技術はいずれも、新しい電極層の挿入及び信号印加によって駆動方法が複雑になるという最大の問題があった。

本発明は上記の問題点を解決するためのもので、その目的は、ＲＧＢＷ−４サブピクセルのうちホワイトサブピクセルについて、広視野角のときにはＲＧＢの隣接サブピクセルと同様にＦＦＳモードで駆動し、狭視野角のときにのみ隣接サブピクセルと違い垂直電界を形成するようにすることによって、ＦＦＳモードで広視野に加えて狭視野角を実現することができる液晶表示素子及びその製造方法を提供することにある。

上記目的を達成するために、本発明に係る液晶表示素子は、第１基板上に互いに直交して、赤色（Ｒ）を表示するＲのサブピクセル、緑色（Ｇ）を表示するＧのサブピクセル、青色（Ｂ）を表示するＢのサブピクセル、白色（Ｗ）を表示するＷのサブピクセルを定義するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線の交差地点に配置される薄膜トランジスタと、前記Ｒ、Ｇ、Ｂ、Ｗサブピクセル内に備えられるプレート形の第１共通電極と、前記薄膜トランジスタに接続され、前記第１共通電極と絶縁されて複数のスリットを有する画素電極と、前記第１基板に対向合着され、前記第２基板との空間に液晶層が備えられる第２基板と、前記第２基板上にＷサブピクセルにのみ形成されるプレート形の第２共通電極とを備え、前記Ｗサブピクセル内の前記液晶層は、広視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層と同一のＦＦＳモードで駆動され、狭視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層が前記ＦＦＳモードで駆動されるのとは異なり、垂直電界で駆動されることを特徴とする。

一方、本発明に係る液晶表示素子の製造方法は、第１基板上に第１共通電極を形成する段階と、前記第１基板上にゲート配線及びデータ配線を交差させて、赤色（Ｒ）を表示するＲのサブピクセル、緑色（Ｇ）を表示するＧのサブピクセル、青色（Ｂ）を表示するＢのサブピクセル、白色（Ｗ）を表示するＷのサブピクセルを定義し、両配線の交差地点に薄膜トランジスタを形成する段階と、前記薄膜トランジスタを含む全面に保護膜を形成する段階と、前記保護膜上に前記薄膜トランジスタに接続され、複数のスリットを有する画素電極を形成する段階と、前記Ｗサブピクセルに限定して第２共通電極が形成された第２基板を前記第１基板に対向合着させる段階と、前記第１基板及び前記第２基板間に液晶層を形成する段階とを備え、前記Ｗサブピクセル内の前記液晶層は、広視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層と同一のＦＦＳモードで駆動され、狭視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層が前記ＦＦＳモードで駆動されるのとは異なり、垂直電界で駆動されることを特徴とする。

ここで、本願発明は、ＲＧＢＷ−４サブピクセルのうちホワイトサブピクセル（Ｗサブピクセル）を用いて広・狭視野角を制御することを特徴としており、Ｗサブピクセルについてのみ第２基板（カラーフィルタ層アレイ基板）に第２共通電極をさらに形成することによって、広視野角のときには第２基板の第２共通電極に第１基板（薄膜トランジスタアレイ基板）の第１共通電極と同じ電圧が印加されるか、電圧が印加されないフローティング状態となるようにする一方、狭視野角のときには第２基板の第２共通電極と第１基板の第１共通電極間に１〜４Ｖまたは−４〜−１Ｖ範囲の電位差が発生するように電圧を印加する。

すなわち、Ｒ、Ｇ、Ｂ、Ｗの４個のサブピクセルによって一つの画素を構成する液晶表示素子において、Ｒ、Ｇ、Ｂサブピクセルは、常にＦＦＳモードで駆動し、Ｗサブピクセルは、広視野角のときにＦＦＳモードで駆動することで、視野角を広め、狭視野角のときには垂直電界を形成して視野角を減少させる。

本発明による液晶表示素子及びその製造方法によれば、次の効果が得られる。

第１に、ＲＧＢＷ−４サブピクセルのうちホワイトサブピクセルに対して、広視野角のときには、ＲＧＢの隣接サブピクセルと同様にＦＦＳモードで駆動させて視野角を広めるほか、ホワイト輝度も補償する一方、狭視野角のときには、隣接画素と違い垂直電界を形成するＥＣＢモードで駆動されるようにすることによって視野角を減少させ、個人情報の保護を図る。

第２に、既存の視野角制御技術に比べて、Ｗサブピクセルの上板にのみ共通電極をさらに形成すればいいので、製造コストの削減及び工程の単純化が図られる。そして、上板にさらに形成された共通電極について、広視野角のときにはフローティングさせるか、下板の共通電極と同じ電圧が流れるようにし、また、狭視野角のときには下板の共通電極と一定の電位差を有するように駆動すればいいので、駆動面においても容易である。

以下、添付の図面を参照しつつ、本発明に係る液晶表示素子及びその製造方法の好適な実施形態について詳細に説明する。

図３は、本発明によるＦＦＳモード液晶表示素子の平面図であり、図４は、図３のＩＩ−ＩＩ’線断面図であり、図５は、本発明によるカラーフィルタ層アレイ基板のパターン配置図である。

また、図６Ａ及び図６Ｂは、本発明による液晶表示素子の広視野角モードを説明するための断面図であり、図７Ａ及び図７Ｂは、本発明による液晶表示素子の狭視野角モードを説明するための断面図であり、図８Ａ乃至図８Ｄは、図３のＩＩＩ−ＩＩＩ’線における工程断面図である。

まず、本発明による液晶表示素子は、図３及び図４に示すように、互いに対向して合着され、それによる空間に液晶層１３１が封入されるＴＦＴアレイ基板１１１及びカラーフィルタ層アレイ基板１２１から構成される。ここで、ＴＦＴアレイ基板１１１には、Ｒ、Ｇ、Ｂ、Ｗの各サブピクセルに、スイッチング機能を行う薄膜トランジスタ、フリンジフィールドを形成する第１共通電極１２４及び画素電極１１７が備えられており、カラーフィルタ層アレイ基板１２１には、Ｗサブピクセルにのみ視野角を制御するための第２共通電極１２６が形成されている。

すなわち、Ｒ、Ｇ、Ｂサブピクセルは、フリンジフィールドが形成されることから広視野角または狭視野角の制御にかかわらずＦＦＳモードが具現され、Ｗサブピクセルは、広視野角と狭視野角を制御するための視野角制御用サブピクセルとして働く。広視野角モードでは、ＷサブピクセルをＲ、Ｇ、ＢサブピクセルのようにＦＦＳモードに具現して視野角を向上させ、狭視野角モードでは、Ｗサブピクセルに垂直電界を形成しコントラスト比を落とすことによって視野角を減少させる。

このとき、Ｒ、Ｇ、Ｂ、Ｗサブピクセルの配置によって、Ｒ、Ｇ、Ｂ、Ｗのサブピクセルが四角形状に配列されて、２×２構造のサブピクセルが一つの画素を構成するクワッドタイプと、Ｒ、Ｇ、Ｂ、Ｗのサブピクセルが順次に配列されて、４個のサブピクセルが一つの画素を構成するストライプタイプとに区分される。
具体的には、ＴＦＴアレイ基板１１１には、ゲート絶縁膜１１３によって互いに絶縁され、互いに直交するゲート配線１１２及びデータ配線１１５によってＲ、Ｇ、Ｂ、Ｗのサブピクセルが定義され、このゲート配線とデータ配線との交差地点には薄膜トランジスタ（ＴＦＴ）が形成され、各サブピクセル内にはＶｃｏｍ信号が印加され、該サブピクセル内部に一体として形成されたプレート形の第１共通電極１２４及び薄膜トランジスタのドレイン電極１１５ｂにコンタクトしてピクセル信号が印加され、第１共通電極１２４と絶縁されて複数個のスリット１６０を持つ画素電極１１７が形成される。これらスリット１６０を介して第１共通電極と画素電極との間にフリンジフィールドが形成され液晶層１３１を駆動させるようになる。

第１共通電極１２４及び画素電極１１７は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）のような透明導電物質を蒸着しパターニングして形成する。ここで、第１共通電極は、ゲート配線層の下部に形成されるか、または、データ配線層の上部に形成される。第１共通電極がデータ配線の上部に形成される場合、絶縁膜を介して画素電極と絶縁されるように形成する。
画素電極のスリット１６０は、その長軸がゲート配線またはデータ配線方向に配置されるように形成可能であり、左右視野角を狭めるためにはデータ配線方向に形成する。Ｒ、Ｇ、Ｂ、Ｗサブピクセルの全体に対して同じ方向に画素電極のスリットが配置されるようにする。

そして、第１共通電極１２４は、第１共通配線１２５にコンタクトしてＶｃｏｍ信号を受信し、この第１共通配線１２５は、ゲート配線と平行に形成されてアクティブ領域の外周からＶｃｏｍ信号を受信する。

画素電極１１７は、保護膜１１６を貫通して薄膜トランジスタのドレイン電極１１５ｂにコンタクトしてピクセル信号を受信する。

一方、薄膜トランジスタは、電圧のオン／オフを制御するスイッチング機能を担うもので、ゲート配線１１２から分岐したゲート電極１１２ａと、ゲート配線１１２を含む全面に形成されたゲート絶縁膜１１３と、ゲート電極上部のゲート絶縁膜上に非晶質シリコン（ａ−Ｓｉ）を蒸着して形成された半導体層１１４と、データ配線１１５から分岐して半導体層１１４上に形成されるソース／ドレイン電極１１５ａ，１１５ｂとで構成される。

このような薄膜トランジスタアレイ基板１１１は、液晶層１３１を介在してカラーフィルタ層アレイ基板１２１に対向して合着される。このカラーフィルタ層アレイ基板１２１には、Ｒ、Ｇ、Ｂセル間の区画と光遮断の役割を担うブラックマトリクス１２２と、一定の順序に配列されて色を具現する赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、ホワイト（Ｗ）のカラーフィルタ層１２３と、Ｗサブピクセルの視野角を制御するためにＷサブピクセルにのみ形成される第２共通電極１２６とが備えられる。この第２共通電極１２６は、透明な導電物質からなり、Ｗサブピクセル内にプレート形に形成する。

ここで、第２共通電極１２６には、第１基板の第１共通電極とは異なるＶｃｏｍ信号が印加されなければならず、このため、図５に示すように、Ｗサブピクセルにのみ形成された第２共通電極１２６を一体化して連結する第２共通配線１２７がさらに備えられ、この第２共通配線は、アクティブ領域の外周まで延在する。第２共通配線１２７は、画素の縁部に形成して、画像の表示される領域を遮光しないようにし、ゲート配線と平行に形成することができる。このような第２共通配線にＶｃｏｍ信号を印加するためには、これを第１基板の外部駆動回路に接続しなければならず、これら両者は、パネル隅に配置されて上、下板を電気的に接続する銀ドット１９１を介して互いに接続する。

一方、カラーフィルタ層を構成するＲ、Ｇ、Ｂ、Ｗの色は、それぞれ独立して駆動され、これらの組み合わせによって１画素の色が表示される。このとき、Ｗサブピクセルには、カラーフィルタ層を形成することなくＷ色を具現しても良く、Ｒ、Ｇ、Ｂの顔料を混ぜないレジストを使ってＲ、Ｇ、Ｂのカラーフィルタ層工程と同時に形成しても良い。

Ｗサブピクセルに対してカラーフィルタ層工程を行わない場合には、Ｒ、Ｇ、Ｂサブピクセルの段差とＷサブピクセルの段差が異なってくるが、該カラーフィルタ層を含む全面にオーバーコート層１２８を平坦に形成することによって、基板全面に対する表面段差不均一を解消することができる。このとき、第２共通電極１２６は、Ｗサブピクセルのオーバーコート層１２８上に形成する。

このように本発明による液晶表示素子は、Ｒ、Ｇ、Ｂのサブピクセルを配置する以外に、顔料を含まないホワイトパターンＷのサブピクセルをさらに構成し、Ｒ、Ｇ、Ｂ、Ｗピクセルを配置することで一つの画素を構成する。こうすると、Ｒ、Ｇ、Ｂサブピクセルには、顔料が含まれたカラーフィルタ層を形成することから透過率が落ちるのに対し、Ｗサブピクセルには、顔料が含まれないので全体画素の透過率が向上する。

一方、ＴＦＴアレイ基板とカラーフィルタ層アレイ基板の内側面には、液晶分子を望む方向に初期配列させるために配向膜がさらに備えられ、これら両基板の外側面には自然光を偏らせるための偏光板がさらに備えられる。ここで、ＴＦＴアレイ基板の外側面に付着される下部偏光板の偏光軸とカラーフィルタ層アレイ基板の外側面に付着される上部偏光板の偏光軸は、互いに直交するように構成され、配向膜は、上、下部偏光板のいずれか一つの偏光板の偏光軸と水平に配向処理する。

図面では、ＴＦＴアレイ基板の内側面に備えられる配向膜を上板偏光板の偏光軸と水平な方向に配向処理することによって、液晶分子が画素電極スリットの長さ方向に初期配列されるようにする。

このように構成される本発明による液晶表示素子は、ＲＧＢサブピクセルについては、広視野角か狭視野角かにかかわらず、同一電圧（ＦＦＳ駆動電圧）を印加して同じ透過特性を有するようにし、視野角制御用Ｗサブピクセルについては、広視野角か狭視野角かによって相異なる電圧を印加して視野角が制御されるようにすることを特徴とする。

まず、液晶表示素子を広視野角モードで駆動する場合には、Ｒ、Ｇ、Ｂ、ＷサブピクセルをいずれもＦＦＳモードで駆動するが、図６Ａに示すように、第１共通電極１２４及び画素電極１１７にいかなる電圧も印加しなかった場合には、液晶分子１３１ａが初期配列状態を維持するので、液晶分子の初期配列方向と垂直な下部偏光板の偏光軸を通って入射した光が液晶層１３１を通過できず、ブラック状態が具現される。

そして、図６Ｂに示すように、第１共通電極１２４にＶｃｏｍ電圧を印加し、画素電極にピクセル電圧を印加した場合、第１共通電極と画素電極との間にフリンジフィールドが形成されるので、液晶分子１３１ａがフリンジフィールドによって水平方向に動く。したがって、下部偏光板の偏光軸を通過した光が液晶層から上部偏光板の偏光軸を通過し、ホワイト状態が具現される。

このときに、Ｗサブピクセルの第２共通電極１２６は、フリンジフィールド形成過程に関与しないように、電圧が印加されないフローティング状態にするか、または、第１共通電極と同じ電圧を印加して垂直に形成される電界がほとんど形成されないようにする。

このように広視野角モードでは、ＷサブピクセルもＲ、Ｇ、Ｂサブピクセルと同様にＦＦＳモードで動作するので、広視野角の実現ができ、同時にホワイト輝度補償効果も満足させることが可能になる。

一方、液晶表示素子を狭視野角モードで駆動する場合には、Ｒ、Ｇ、Ｂサブピクセルは、ＦＦＳモードで駆動するのに対し、Ｗサブピクセルは、それ以上輝度補償ピクセルとして機能できず、単に視野角制御の機能のみを行うことになる。この場合、広視野角モードと違い、第２共通電極１２６が電界形成過程に関与する。

まず、図７Ａに示すように、Ｒ、Ｇ、Ｂサブピクセルの第１共通電極１２４及び画素電極１１７にいかなる電圧も印加せず、Ｗサブピクセルの第２共通電極１２６に、第１共通電極との間で垂直電界が形成されるように一定の電圧を印加した場合、Ｒ、Ｇ、Ｂサブピクセル中の液晶分子１３１ａは、初期配列状態を維持するので、液晶分子の初期配列方向と垂直な下部偏光板の偏光軸から入射した光が液晶層１３１を通過できず、ブラック状態を具現し、Ｗサブピクセル内の液晶分子１３１ａは、第１共通電極１２４と第２共通電極１２６との間に形成される垂直電界によって垂直方向にチルトして光を透過させなくなる。しかし、正面からは、ホワイト状態であろうと、または、ブラック状態であろうとも光を観察できないが、Ｗサブピクセルの左、右視野角方向では光漏れが発生することになる。すなわち、Ｗサブピクセルにのみ垂直電界を形成することによってブラック状態での狭視野角を具現する。

これにより、ブラック状態の左、右視野角方向から光が多く漏れるのを観察できるが、４個のサブピクセルが１画素を構成するという点から、観測者がパネルを左、右視野角から観察するとブラック輝度が急激に上昇し、コントラスト比（ＣＲ）が落ちるという結果が得られ、したがって、素子の視野角が減少することとなる。

一方、Ｒ、Ｇ、Ｂサブピクセルの第１共通電極１２４にＶｃｏｍ信号を印加し、画素電極１１７にピクセル信号を印加し、Ｗサブピクセルの第２共通電極に、第１共通電極との間に垂直電界が形成されるように一定電圧を印加した場合、図７Ｂに示すように、Ｒ、Ｇ、Ｂサブピクセルの第１共通電極と画素電極との間にフリンジフィールドが形成され、この電界によって液晶分子１３１ａは、横方向に動き、下部偏光板の偏光軸から入射した光が液晶層１３１を通過してホワイト状態を具現し、Ｗサブピクセル中の液晶分子は、第１共通電極１２４と第２共通電極１２６との間に形成される垂直電界によって垂直方向にチルトし光を透過させなくなる。この場合にも、Ｗサブピクセルの正面では光を観察できないが、左、右視野角方向では光漏れが発生するので視野角が減少することになる。すなわち、Ｒ、Ｇ、Ｂサブピクセルに対して横電界を形成し、Ｗサブピクセルに対して垂直電界を形成することによって、ホワイト状態での狭視野角を具現する。

このとき、狭視野角を具現するための、Ｗサブピクセルの画素電極１１７のピクセル電圧としては、第１共通電極に印加されるＶｃｏｍ電圧と等しいか、しきい値電圧未満の電圧が印加され、第１共通電極１２４は、広視野角モードにおける電圧と同じ電圧が印加され、第２共通電極１２６は、第１共通電極に対して１〜４Ｖまたは−４〜−１Ｖの電位差が発生するように印加される。このとき、第２共通電極に印加されるＶｃｏｍ電圧は、直流あるいは交流のどちらも可能である。

このように本発明による液晶表示素子は、広視野角モードを具現しようとする場合には、Ｒ、Ｇ、Ｂ、Ｗサブピクセル全体に対してＦＦＳモードを適用し、狭視野角モードを具現しようとする場合には、Ｒ、Ｇ、Ｂサブピクセルに対してはＦＦＳモードを適用し、Ｗサブピクセルに対しては、第１基板及び第２基板間に垂直電界を形成し、液晶分子をツイストさせるのではなくチルトさせることによって光が透過しないようにする。

以下、本発明の液晶表示素子の製造方法について、より具体的に説明する。
まず、図８Ａに示すように、絶縁基板の全面にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）のような透明導電物質を蒸着し、Ｗサブピクセルに残るようにターニングしてプレート形の第１共通電極１２４を形成する。

その後、第１共通電極１２４を含む全面に、低い比抵抗を有する銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）などの金属を蒸着したのちパターニングすることで、ゲート配線（図３の１１２）、ゲート電極１１２ａ及び第１共通配線（図３の１２５）を形成する。

このとき、第１共通配線１２５は、ゲート配線１１２と平行に形成し、第１共通電極１２４にコンタクトするように形成する。第１共通配線は、アクティブ領域の外周まで延在し、ＴＦＴアレイ基板の外部駆動回路に接続される。

そして、本実施の形態では、ゲート配線層形成の前に第１共通電極を形成したが、これに限定されるものではなく、ゲート配線層形成の以後、または、データ配線層形成の以後に形成しても良い。

続いて、ゲート電極１１２ａを含む全面に、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）などの無機絶縁物質を、通常、プラズマ強化型化学蒸気蒸着（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で蒸着してゲート絶縁膜１１３を形成し、このゲート絶縁膜を含む全面に、非晶質シリコンを蒸着しフォトエッチング工程でパターニングすることで、ゲート電極１１２ａ上部に半導体層１１４を形成する。

続いて、図８Ｂに示すように、半導体層１１４を含む全面に、銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、モリブデン（Ｍｏ）、モリブデン−タングステン（ＭｏＷ）などの低抵抗金属を蒸着したのちパターニングすることで、データ配線１１５及びソース／ドレイン電極１１５ａ，１１５ｂを形成する。

このとき、データ配線１１５は、ゲート配線１１２と交差するように形成してＲ、Ｇ、Ｂ、Ｗのサブピクセルを定義し、ソース／ドレイン電極１１５ａ，１１５ｂは、半導体層１１４の両端にオーバーラップするように形成して薄膜トランジスタを完成する。

その後、データ配線１１５を含む全面に、シリコン窒化物質、シリコン酸化物質などの無機材料を蒸着するか、または、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、アクリル樹脂などの有機材料を塗布して保護膜１１６を形成し、薄膜トランジスタのドレイン電極が露出されるように保護膜を選択的に除去してコンタクトホール２００を形成する。

続いて、図８Ｃに示すように、保護膜１１６を含む全面にＩＴＯまたはＩＺＯのような透明導電物質を蒸着したのちパターニングすることで、スリット１６０を有する画素電極１１７を形成する。このとき、各サブピクセルに形成された画素電極１１７は、互いに一体化して連結されてコンタクトホール（図８Ｂの２００）を介してドレイン電極１１５ｂにコンタクトする。

続いて、図８Ｄに示すように、カラーフィルタ層アレイ基板１２１には、ブラックマトリクス１２２、カラーフィルタ層１２３、オーバーコート層１２８及び第２共通電極１２６が形成される。ここで、カラーフィルタ層アレイ基板上にＣｒなどの反射率の高い物質を蒸着し、光漏れが発生する領域、例えば、サブ画素周縁と薄膜トランジスタが配置される箇所に残るようにパターニングしてブラックマトリクスを形成する。

その後、ブラックマトリクス１２２を含む全面に、顔料を含有したカラーレジストを塗布しパターニングしてカラーフィルタ層を形成する。このとき、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表すカラーレジストを使用するが、通常、赤色カラーレジストを塗布及びパターニングしてＲサブピクセルにＲカラーフィルタ層を形成し、緑色カラーレジストを塗布及びパターニングしてＧサブピクセルにＧカラーフィルタ層を形成した後、最後に青色カラーレジストを塗布及びパターニングしてＢサブピクセルにＢカラーフィルタ層を形成する。

続いて、Ｒ、Ｇ、Ｂカラーフィルタ層１２３を含む全面に、アクリル樹脂などの有機絶縁物質を平坦に塗布してオーバーコート層１２８を形成する。このオーバーコート層は、顔料を含有しなく、よって、Ｗ−サブピクセルではホワイト色を具現する。カラーフィルタ層を形成するついでに、ホワイト色カラーレジストを塗布及びパターニングしてＷサブピクセルにＷカラーフィルタ層を別に形成しても良いが、上記のようにＷサブピクセルに形成されるオーバーコート層をＷカラーフィルタ層にしてもよい。

その後、オーバーコート層１２８を含む全面に、ＩＴＯ、ＩＺＯのような透明導電物質を蒸着しパターニングすることで、Ｗサブピクセルにのみ第２共通電極１２６を形成する。第２共通電極は、視野角制御のためのもので、Ｗサブピクセルの大きさで形成する。

この時、第２共通電極を一体化して連結する第２共通配線（図５の１２７）を同時に形成するが、第２共通配線は、アクティブ領域外周まで延在し、後続工程でパネル隅に形成される銀ドット（図５の１９１）を介してＴＦＴアレイ基板の外部駆動回路に電気的に接続される。

最後に、薄膜トランジスタアレイ基板の周縁にシール材を形成し、アクティブ領域にスペーサを均一に散布した後、カラーフィルタ層アレイ基板１２１を対向して合着させ、これら両板間に液晶層１３１を形成することで、本発明による液晶表示素子を完成する。

従来技術によるＦＦＳモード液晶表示素子を示す平面図である。 図１のＩ−Ｉ’線断面図である。 本発明によるＦＦＳモード液晶表示素子を示す平面図である。 図３のＩＩ−ＩＩ’線断面図である。 本発明によるカラーフィルタ層アレイ基板のパターン配置図である。 本発明による液晶表示素子の広視野角モードを説明するための断面図である。 本発明による液晶表示素子の広視野角モードを説明するための断面図である。 本発明による液晶表示素子の狭視野角モードを説明するための断面図である。 本発明による液晶表示素子の狭視野角モードを説明するための断面図である。 図３のＩＩＩ−ＩＩＩ’切断線における工程断面図である。 図３のＩＩＩ−ＩＩＩ’切断線における工程断面図である。 図３のＩＩＩ−ＩＩＩ’切断線における工程断面図である。 図３のＩＩＩ−ＩＩＩ’切断線における工程断面図である。

符号の説明

１１１ ＴＦＴアレイ基板、１１２ ゲート配線、１１２ａ ゲート電極、１１３ ゲート絶縁膜、１１４ 半導体層、１１５ データ配線、１１５ａ ソース電極、１１５ｂ ドレイン電極、１１６ 保護膜、１１７ 画素電極、１２１ カラーフィルタ層アレイ基板、１２２ ブラックマトリクス、１２３ カラーフィルタ層、１２４ 第１共通電極、１２５ 第１共通配線、１２６ 第２共通電極、１２７ 第２共通配線、１２８ オーバーコート層、１３１ 液晶層、１３１ａ 液晶分子、１６０ スリット。

Claims (26)

1. 第１基板上に互いに直交して、赤色（Ｒ）を表示するＲのサブピクセル、緑色（Ｇ）を表示するＧのサブピクセル、青色（Ｂ）を表示するＢのサブピクセル、白色（Ｗ）を表示するＷのサブピクセルを定義するゲート配線及びデータ配線と、
   前記ゲート配線及びデータ配線の交差地点に配置される薄膜トランジスタと、
   前記Ｒ、Ｇ、Ｂ、Ｗサブピクセル内に備えられるプレート形の第１共通電極と、
   前記薄膜トランジスタに接続され、前記第１共通電極と絶縁されて複数のスリットを有する画素電極と、
   前記第１基板に対向合着され、前記第１基板との空間に液晶層が備えられる第２基板と、
   前記第２基板上にＷサブピクセルにのみ形成されるプレート形の第２共通電極とを備え、
   前記Ｗサブピクセル内の前記液晶層は、広視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層と同一のＦＦＳモードで駆動され、狭視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層が前記ＦＦＳモードで駆動されるのとは異なり、垂直電界で駆動される
   ことを特徴とする液晶表示素子。
2. 前記第２基板上に、前記Ｒ、Ｇ、Ｂサブピクセルに対応するＲ、Ｇ、Ｂのカラーフィルタ層をさらに備えることを特徴とする請求項１に記載の液晶表示素子。
3. 前記Ｒ、Ｇ、Ｂカラーフィルタ層と前記第２共通電極との間の前記Ｒ、Ｇ、Ｂカラーフィルタ層を含む全面に設けられたオーバーコート層をさらに備え、前記Ｗサブピクセルには、前記第２基板と前記第２共通電極との間に前記オーバーコート層が形成されることを特徴とする請求項２に記載の液晶表示素子。
4. 前記広視野角モードの場合、前記Ｒ、Ｇ、Ｂ、Ｗサブピクセル内の前記画素電極と前記第１共通電極との間に形成されるフリンジフィールドによってホワイトまたはブラック状態が表示されることを特徴とする請求項１に記載の液晶表示素子。
5. 前記第２共通電極には、電圧が印加されないか、または、前記第１共通電極と同じ電圧が印加されることを特徴とする請求項４に記載の液晶表示素子。
6. 前記狭視野角モードの場合、前記Ｗサブピクセルの前記第１共通電極と前記第２共通電極との間に形成される前記垂直電界によってＷサブピクセルの光が透過しないことを特徴とする請求項１に記載の液晶表示素子。
7. 前記狭視野角モードの場合、前記Ｗサブピクセルの前記画素電極には、前記第１共通電極と同じ電圧が印加されるか、または、しきい値電圧未満の電界が印加されることを特徴とする請求項１に記載の液晶表示素子。
8. 前記Ｗサブピクセルの前記第２共通電極には、前記第１共通電極に対して電位差が発生するように一定の電圧が印加されることを特徴とする請求項１に記載の液晶表示素子。
9. 前記Ｗサブピクセルの前記第１共通電極と前記第２共通電極との間には、１〜４Ｖまたは−４〜−１Ｖの電位差が発生することによって垂直電界が形成されることを特徴とする請求項８に記載の液晶表示素子。
10. 前記第２共通電極に印加される電圧は、直流電圧または交流電圧であることを特徴とする請求項８に記載の液晶表示素子。
11. 前記第１基板及び前記第２基板の内側面には配向膜がさらに備えられ、その外側面には、上部／下部偏光板がそれぞれさらに付着されることを特徴とする請求項１に記載の液晶表示素子。
12. 前記配向膜は、前記上部／下部偏光板のいずれか一つの偏光板の偏光軸と同じ方向に配向処理されることを特徴とする請求項１１に記載の液晶表示素子。
13. 前記Ｒ、Ｇ、Ｂ、Ｗのサブピクセルは、クワッドタイプまたはストライプタイプで配置されることを特徴とする請求項１に記載の液晶表示素子。
14. 前記画素電極の少なくとも１つのスリットは、前記ゲート配線またはデータ配線のいずれか一つと同じ方向に配置されることを特徴とする請求項１に記載の液晶表示素子。
15. 前記画素電極、前記第１共通電極及び前記第２共通電極は、透明な導電層であることを特徴とする請求項１に記載の液晶表示素子。
16. 前記第２共通電極は、互いに一体化して連結され、銀ドットを介して前記第１基板から電圧が供給されることを特徴とする請求項１に記載の液晶表示素子。
17. 第１基板上に第１共通電極を形成する段階と、
    前記第１基板上にゲート配線及びデータ配線を交差させて、赤色（Ｒ）を表示するＲのサブピクセル、緑色（Ｇ）を表示するＧのサブピクセル、青色（Ｂ）を表示するＢのサブピクセル、白色（Ｗ）を表示するＷのサブピクセルを定義し、両配線の交差地点に薄膜トランジスタを形成する段階と、
    前記薄膜トランジスタを含む全面に保護膜を形成する段階と、
    前記保護膜上に前記薄膜トランジスタに接続され、複数のスリットを有する画素電極を形成する段階と、
    前記Ｗサブピクセルに限定して第２共通電極が形成された第２基板を、前記第１基板に対向合着させる段階と、
    前記第１基板及び前記第２基板間に液晶層を形成する段階と
    を備え、
    前記Ｗサブピクセル内の前記液晶層は、広視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層と同一のＦＦＳモードで駆動され、狭視野角モードの場合、前記Ｒ、Ｇ、Ｂサブピクセル内の前記液晶層が前記ＦＦＳモードで駆動されるのとは異なり、垂直電界で駆動される
    ことを特徴とする液晶表示素子の製造方法。
18. 前記第２基板上に第２共通電極を形成する以前に、
    前記第２基板上にブラックマトリクスを形成する段階と、
    前記ブラックマトリクス上部のＲ、Ｇ、Ｂ、Ｗの各サブピクセルに、Ｒ、Ｇ、Ｂ、Ｗカラーフィルタ層を形成する段階と、
    前記カラーフィルタ層を含む全面にオーバーコート層を形成する段階と
    をさらに備えることを特徴とする請求項１７に記載の液晶表示素子の製造方法。
19. 前記Ｗカラーフィルタ層は、前記オーバーコート層を形成する段階と同時に形成することを特徴とする請求項１８に記載の液晶表示素子の製造方法。
20. 前記Ｗカラーフィルタ層と前記オーバーコート層は、同一物質からなることを特徴とする請求項１９に記載の液晶表示素子の製造方法。
21. 前記第２共通電極は、透明な導電層から形成することを特徴とする請求項１７に記載の液晶表示素子の製造方法。
22. 前記第２共通電極は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）から形成することを特徴とする請求項２１に記載の液晶表示素子の製造方法。
23. 前記第２共通電極は、実質的にＷサブピクセルの大きさと同一に形成することを特徴とする請求項１７に記載の液晶表示素子の製造方法。
24. 前記第２共通電極を形成する段階において、
    前記第２共通電極を互いに一体化して連結し、アクティブ領域の外周まで延在する第２共通配線をさらに形成することを特徴とする請求項１７に記載の液晶表示素子の製造方法。
25. 前記第２共通配線をパネル隅に形成される銀ドットとコンタクトさせて、前記第１基板の駆動回路に電気的に接続させる段階をさらに備えることを特徴とする請求項２４に記載の液晶表示素子の製造方法。
26. 前記ゲート配線を形成する段階において、
    前記第１共通電極にコンタクトする第１共通配線をさらに形成することを特徴とする請求項１７に記載の液晶表示素子の製造方法。

Images