KR102269082B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102269082B1
KR102269082B1 KR1020150028563A KR20150028563A KR102269082B1 KR 102269082 B1 KR102269082 B1 KR 102269082B1 KR 1020150028563 A KR1020150028563 A KR 1020150028563A KR 20150028563 A KR20150028563 A KR 20150028563A KR 102269082 B1 KR102269082 B1 KR 102269082B1
Authority
KR
South Korea
Prior art keywords
electrode
subregion
voltage
subpixel
liquid crystal
Prior art date
Application number
KR1020150028563A
Other languages
English (en)
Other versions
KR20160105651A (ko
Inventor
황인재
정미혜
강장미
김일곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150028563A priority Critical patent/KR102269082B1/ko
Priority to US15/054,591 priority patent/US9691798B2/en
Publication of KR20160105651A publication Critical patent/KR20160105651A/ko
Application granted granted Critical
Publication of KR102269082B1 publication Critical patent/KR102269082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G02F1/133757—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle with different alignment orientations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

제1 절연 기판, 제1 절연 기판 위에 위치하는 절연막, 제1 전압이 인가되며 절연막 아래에 위치하는 제1 부영역 전극과 절연막 위에 위치하는 제2 부영역 전극을 포함하는 제1 부화소 전극 및 절연막 위에 위치하며 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극, 제1 절연 기판과 마주하는 제2 절연 기판, 및 제2 절연 기판 아래에 위치하며, 공통 전압이 인가되는 공통 전극을 포함하고, 공통 전압과 화소 전극 사이의 전압 차이에 따라 제2 부영역 전극이 위치하는 제1 부분, 제1 부영역 전극과 제2 부화소 전극의 일부가 중첩하는 제2 부분, 제2 부화소 전극에서 제1 부영역 전극과 중첩하지 않는 제3 부분으로 구분되며, 제2 부영역 전극의 끝부분과 제2 부화소 전극의 끝부분이 마주하는 경계가 절연막을 사이에 두고 제1 부영역 전극의 위에 위치하는 표시 장치가 제공된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.
전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.
이러한 액정 표시 장치 중에서도, 전기장이 인가되지 않은 상태에서 액정 분자의 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode)의 액정 표시 장치가 대비비가 크고 기준 시야각이 넓어서 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
이러한 방식의 액정 표시 장치의 경우에는 측면 시인성을 정면 시인성에 가깝게 하기 위하여, 하나의 화소를 두 개의 부화소로 분할하고 두 부화소의 전압을 달리 인가함으로써 투과율을 다르게 하는 방법이 제시되었다.
한편, 동일 시청 거리에 대한 왜곡을 방지하고, 화면의 임장감을 향상시키기 위하여 곡면형 표시 장치가 개발되고 있다. 하지만, 곡면형 표시 장치의 경우, 상하판 오정렬(miss align) 문제로 인해 역방향 텍스쳐가 발생할 수 있고, 암부 발생으로 인해 투과율이 감소될 수 있다.
본 발명이 해결하고자 하는 과제는 곡면형 표시 장치에서 표시판의 시프트로 인해 발생하는 텍스쳐를 방지할 수 있는 화소 구조를 제공하는 것이다.
본 발명의 한 실시 예에 따르면, 제1 절연 기판, 제1 절연 기판 위에 위치하는 절연막, 제1 전압이 인가되며 절연막 아래에 위치하는 제1 부영역 전극과 절연막 위에 위치하는 제2 부영역 전극을 포함하는 제1 부화소 전극 및 절연막 위에 위치하며 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극, 제1 절연 기판과 마주하는 제2 절연 기판, 및 제2 절연 기판 아래에 위치하며, 공통 전압이 인가되는 공통 전극을 포함하고, 공통 전압과 화소 전극 사이의 전압 차이에 따라 제2 부영역 전극이 위치하는 제1 부분, 제1 부영역 전극과 제2 부화소 전극의 일부가 중첩하는 제2 부분, 제2 부화소 전극에서 제1 부영역 전극과 중첩하지 않는 제3 부분으로 구분되며, 제2 부영역 전극의 끝부분과 제2 부화소 전극의 끝부분이 마주하는 경계가 절연막을 사이에 두고 제1 부영역 전극의 위에 위치하는 표시 장치가 제공된다.
상기 표시 장치는, 제1 부분, 제2 부분 및 제3 부분 순으로 공통 전압과의 전압 차이가 감소할 수 있다.
상기 표시 장치에서 제1 부화소 전극과 제2 부화소 전극은 간극을 사이에 두고 이웃하는 상부 단위 전극 및 하부 단위 전극을 포함할 수 있다.
상기 표시 장치에서 제1 부영역 전극 및 제2 부영역 전극은 접촉 구멍을 통해 전기적으로 연결될 수 있다.
상기 표시 장치에서 제1 부영역 전극은 제2 부화소 전극의 일부와 중첩하며, 중첩하는 부분에 대해 통판 형태일 수 있다.
상기 표시 장치는, 소정의 곡률 반경을 가지는 곡면형일 수 있다.
상기 표시 장치는, 제2 부영역 전극 및 제2 부화소 전극은 각각 가로 줄기부를 포함하며, 복수의 미세 가지부는 가로 줄기부로부터 서로 다른 두 방향으로 기울어지게 연장될 수 있다.
상기 표시 장치에서 제1 절연 기판, 절연막 및 화소 전극을 포함하는 하부 표시판, 제2 절연 기판 및 공통 전극을 포함하는 상부 표시판, 및 하부 표시판 및 상부 표시판 사이에 주입된 액정층을 더 포함하고, 가로 줄기부의 일측에 위치하는 액정층의 액정 분자는 제1 방향으로 배열되고, 가로 줄기부의 다른 일측에 위치하는 액정층의 액정 분자는 제2 방향으로 배열될 수 있다.
상기 표시 장치에서 가로 줄기부의 일측에 위치하는 복수의 미세 가지부의 연장 방향과 가로 줄기부의 다른 일측에 위치하는 복수의 미세 가지부의 연장 방향이 형성하는 각도는 80~100도 범위에 포함될 수 있다.
상기 표시 장치에서 제2 부영역 전극과 제2 부화소 전극은 평면상으로 사각형을 형성하도록 배치될 수 있다.
상기 표시 장치에서 제2 부영역 전극과 제2 부화소 전극은 가로 줄기부에 대해 상이한 기울기를 가지며 소정의 간격으로 이격된 경계를 가질 수 있다.
상기 표시 장치의 제1 부영역 전극에서 제2 부분에 대응되는 영역은 통판 형태일 수 있다.
상기 표시 장치에서 제1 부화소 전극 및 제2 부화소 전극은 각각 상부 단위 전극과 하부 단위 전극을 연결하는 제1 연결부 및 제2 연결부를 포함할 수 있다.
상기 표시 장치에서 제1 연결부는 제1 부영역 전극과 동일한 층에 상부 단위 전극 및 하부 단위 전극의 사이 간극에 위치하고, 가로 줄기부와 평행할 수 있다.
상기 표시 장치에서 제2 연결부는 제2 부화소 전극의 복수의 미세 가지부 중 적어도 하나의 미세 가지부의 끝 부분에서 연장되어 상부 단위 전극과 하부 단위 전극을 연결할 수 있다.
상기 표시 장치는, 제1 부화소 전극에 연결된 제1 박막 트랜지스터, 제2 부화소 전극에 연결된 제2 박막 트랜지스터, 및 제2 박막 트랜지스터와 연결된 분압 트랜지스터를 더 포함하고, 제1 박막 트랜지스터는, 제1 부화소 전극의 제1 부영역 전극에 연결될 수 있다.
상기 표시 장치에서 제2 부영역 전극은 제1 부영역 전극으로부터 제1 전압을 인가받을 수 있다.
상기 표시 장치에서 제1 부영역 전극은 제2 부화소 전극의 일부와 중첩하고, 제1 전압과 공통 전압의 차이는 제2 전압과 공통 전압의 차이보다 클 수 있다.
상기 표시 장치에서 제1 부영역 전극은 테두리가 겹화살 괄호(≪ 또는 ≫) 모양으로 된 오목 육각형 형상이고, 제2 부영역 전극은 하나의 밑변과 두 개의 빗변으로 이루어진 삼각형 형상이며, 제2 부화소 전극은 오목 오각형 형상일 수 있다.
상기 표시 장치에서 제2 부영역 전극과 제2 부화소 전극은 서로 다른 두 방향으로 연장된 복수의 미세 가지부를 포함할 수 있다.
이상과 같은 표시 장치에 의하면, 측면 시인성을 정면 시인성에 가깝게 하면서도 저계조 영역에서 정확한 계조 표현이 가능하고, 곡면형 표시 장치를 제공하는 경우, 표시판의 시프트에 의한 텍스쳐 발생을 감소시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 곡면형 표시 장치의 사시도이다.
도 2는 본 발명의 한 실시예에 따른 한 화소의 평면도이다.
도 3은 본 발명의 한 실시 예에 따른 데이터 도전체층의 평면도이다.
도 4는 도 2의 IV-IV선에 따라 자른 단면도이다.
도 5는 도 2의 V-V선에 따라 자른 단면도이다.
도 6는 본 발명의 한 실시예에 따른 기본 화소의 평면도이다.
도 7은 본 발명의 한 실시 예에 따른 제1 부화소 전극의 제1 부영역 전극에 대한 평면도이다.
도 8은 본 발명의 한 실시 예에 따른 제1 부화소 전극의 제2 부영역 전극 및 제2 부화소 전극의 평면도이다.
도 9(a) 내지 도 9(b)는 곡면형 표시 장치를 제조함에 따른 패널의 시프트를 나타낸 것이다.
도 10은 본 발명의 한 실시 예에 따른 회로도이다.
도 11 내지 도 14는 본 발명의 다른 실시 예에 따른 회로도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
그러면, 도 1 내지 도 5를 참조하여 본 발명의 한 한 실시 예에 따른 표시 장치를 설명한다. 도 1은 본 발명의 한 실시 예에 따른 곡면형 표시 장치의 사시도이고, 도 2는 본 발명의 한 실시 예에 따른 한 화소의 평면도이고, 도 3은 본 발명의 한 실시 예에 따른 데이터 도전체층의 평면도이고, 도 4는 도 2의 IV-IV선에 따라 자른 단면도이고, 도 5는 도 2의 V-V선에 따라 자른 단면도이다.
도 1을 참조하면, 본 발명의 한 실시 예에 따른 표시 장치(10)는 곡면형 표시 장치이다. 표시 장치는 오목형 또는 볼록형으로 굴곡시켜 곡면형으로 형성될 수 있다. 본 명세서는 시청자 기준으로, 가로 길이보다 세로 길이가 짧고, 가로 방향으로 굴곡된 랜드스케이프(landscape) 타입을 도시하였으나, 이에 제한되지 않고 가로 길이보다 세로 길이가 길고, 세로 방향으로 굴곡된 포트레이트(portrait) 타입일 수 있으며, 이에 제한되지 않고 평평한 표시 장치일 수 있다.
본 실시예에 따른 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있으며 액정 분자(31)를 포함하는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제1 절연 기판(110) 위에 게이트선(121)과 유지 전극선(131, 132)을 포함하는 게이트 도전체가 위치한다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다.
게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함한다.
게이트선(121) 및 유지 전극선(131, 132)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121)은 화소 영역을 가로 방향으로 가로지른다. 게이트선(121) 상측에는 고계조를 표시하는 제1 부화소 전극(191a) 및 저계조를 표시하는 제2 부화소 전극(191b)이 위치할 수 있다.
유지 전극선(131, 132)은 게이트선(121)과 동일 물질로 이루어지며, 게이트선(121)과 동시 공정으로 형성될 수 있다. 본 명세서는 상술한 바와 같은 유지 전극선(131, 132)의 형상을 설명 및 도시하고 있으나, 유지 전극선(131, 132)의 형상이 이와 같은 설명에 제한되는 것은 아니며, 동일한 기능을 수행하기 위한 어떠한 형상도 가질 수 있음은 물론이다.게이트 도전체 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140) 위에는 제1 반도체층(154a), 제2 반도체층(154b) 및 제3 반도체층(154c)이 위치한다.
반도체층(154a, 154b, 154c) 위에는 복수의 저항성 접촉 부재(163a, 165a, 163a, 165b, 163c, 165c)가 위치하며, 반도체층(154a), 154b, 154c)이 산화물 반도체 재질인 경우 저항성 접촉 부재는 생략될 수 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165b)와 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c)가 형성되어 있다.
제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있고, 제3 드레인 전극(175c)은 분압 기준 전압선(171)의 확장부(177)와 연결된다.
데이터 도전체, 저항성 접촉 부재 및 그 아래에 위치하는 반도체층은 하나의 마스크를 이용하여 동시에 형성될 수 있다.
도 3은 본 발명의 한 실시 예에 따른 데이터 도전체 층의 평면도이다.
데이터 도전체는 데이터선(171), 제1 소스 전극(173a), 제2 소스 전극(173b), 제3 소스 전극(173c), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 드레인 전극(175c) 및 분압 기준 전압선(172)을 포함한다.
데이터선(171)은 하나의 화소 영역 가장자리를 따라 세로 방향으로 연장되며, 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함한다. 제1 소스 전극(173a) 및 제2 소스 전극(173b)은 U자 형태를 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 드레인 전극(175a)은 제1 소스 전극(173a)과 마주한다. 본 발명의 한 실시 예에 따르면 제1 드레인 전극(175a)은 U자 형태의 제1 소스 전극(173a)과 대응하는 I자 형태를 포함하며, 제1 부화소 전극(191a)과 연결되는 넓게 확장된 영역을 포함할 수 있다.
제2 드레인 전극(175b)은 제2 소스 전극(173b)과 마주한다. 본 발명의 한 실시 예에 따르면 제2 드레인 전극(175b)은 U자 형태의 제2 소스 전극(173b)과 대응하는 I자 형태를 포함하며, 제2 부화소 전극(191b)과 연결되는 넓게 확장된 영역을 포함할 수 있다.
제3 소스 전극(173c)은 제2 드레인 전극(175b)의 일면으로부터 연장되어 형성된다.
또한 데이터 도전체는 분압 기준 전압선(172)을 포함하고, 분압 기준 전압선(172)은, 제3 소스 전극(173c)과 박막 트랜지스터를 형성하는, 제3 드레인 전극(175c)을 포함한다.
도 3을 참고하면, 분압 기준 전압선(172)은 다수의 가로부 및 이를 연결하는 세로부를 포함한다. 즉, 분압 기준 전압선(172)은 복수의 가로부 및 이를 연결하는 복수의 세로부를 포함하며, 나란한 가로부의 일단 또는 중간에 세로부가 연결될 수 있다. 본 발명의 한 실시 예에 따른 화소에서, 분압 기준 전압선(172)은 제1 부화소 전극(191a)의 가장자리를 따라 연장될 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체층(154a)과 함께 하나의 제1 박막 트랜지스터(thin film transistor, TFT)(Qa)를 이루며, 제1 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체층(154a)에 형성된다. 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체층(154b)과 함께 하나의 제2 박막 트랜지스터(Qb)를 이루며, 제1 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체층(154b)에 형성된다. 또한, 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)은 제3 반도체층(154c)과 함께 하나의 제3 박막 트랜지스터(Qc)를 이루며, 제3 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 제3 반도체층(154c)에 형성된다.제3 박막 트랜지스터는 분압 트랜지스터 역할을 수행할 수 있고, 게이트선(121)이 전달하는 게이트 신호에 따라 제어되며, 제3 스위칭 소자(Qc) 및 제2 스위칭 소자(Qb)가 턴온되면 데이터선(171)이 전달하는 데이터 전압이 제2 스위칭 소자(Qb) 및 제3 스위칭 소자(Qc)에 의해 분압되어 액정 축전기에 전달될 수 있다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 질화규소 또는 산화규소 따위의 무기 절연물로 만들어질 수 있는 보호층(passivation layer)(180)이 형성되어 있다.
보호층(180) 위에는 색필터(230)가 위치하며, 보호층(180)은 색필터(230)의 안료가 노출된 반도체층(154a, 154b, 154c)으로 유입되는 것을 방지한다. 색필터(230)는 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 색필터(230)는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.
색필터(230)가 위치하지 않는 영역 및 색필터(230)의 일부 위에는 차광 부재(light blocking member)(미도시)가 위치할 수 있다. 차광 부재는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
보호층(180) 및 색필터(230)은 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(contact hole)(185a) 및 제2 접촉 구멍(185b)이 위치한다.
화소 전극(pixel electrode)(191)은 색필터(230) 위에 위치한다. 화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되며 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다.
화소 전극(191)은 ITO 및 IZO 등의 투명 물질로 이루어질 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
차폐 전극(95)는 화소 전극이 위치한 층과 동일한 층에 위치할 수 있다(미도시). 본 발명의 한 실시 예에서는 제1 부화소 전극의 일부와 제2 부화소 전극이 각각 다른 층에 위치하고 있어서 차폐 전극(95)도 각 부화소 전극이 위치한 층에 모두 위치할 수 있다(dual layer shielding com, DLSC). 본 발명의 다른 실시 에에서, 모든 부화소 전극이 동일한 층(화소 전극이 하나의 층만으로 형성된 경우)에 위치하는 경우, 차폐 전극(95)은 화소 전극과 동일한 층 또는 다른 층에 형성될 수 있다(single layer shielding com, SLSC). 차폐 전극(95)은 데이터선과 중첩되는 영역에 차광부재 대신 위치할 수 있고, 공통 전극(270)과 동일한 크기의 전압이 인가되어 차광부재 역할을 수행할 수 있다. 즉, 차폐 전극(95)은 액정 분자의 수직 배향에 의한 블랙을 표시하여 빛샘을 최소화할 수 있다. 차폐 전극은 투명 도전성 산화물층으로부터 화소 전극과 함께 패터닝 될 수 있고, 차폐 전극만이 플라스마 처리되어 불투명해질 수 있다. 따라서, 불투명한 차례 전극의 형성을 위한 추가 마스크가 요청되지 않는다.
색필터(230) 위에는 덮개막(capping layer)(80)이 위치한다. 덮개막(80)은 색필터(230)가 들뜨는 것을 방지하고 색필터로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
덮개막(80) 위에는 제1 부화소 전극(191a)의 제1 부영역 전극(a1)이 위치하고, 제1 부영역 전극(a1) 위에는 절연막(180b)이 위치한다.
절연막(180b) 위에는 제1 부화소 전극(191a)의 제2 부영역 전극(a2) 및 제2 부화소 전극(191b)이 위치한다. 이때 제1 부화소 전극(191a)의 제1 부영역 전극(a1)과 제2 부영역 전극(a2)은 접촉 구멍(184a)을 통해 상호 연결될 수 있다.
제1 부화소 전극(191a)의 제1 부영역 전극(a1)과 제2 부화소 전극(191b)은, 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 제1 부영역 전극(a1)과 제2 부영역 전극(a2)은 접촉 구멍(184a)을 통해 전기적으로 연결되어 있는바, 제2 부영역 전극(a2)은 제1 부영역 전극(a1)이 인가받은 데이터 전압(제1 전압)을 전달 받는다.
보다 구체적으로, 본 실시예에 따른 표시 장치의 하나의 화소 영역은, 제1 부화소 전극(191a), 제2 부화소 전극(191b) 및 공통 전극(270)을 포함하고, 화소 영역의 2차원 위치 상으로 구별되는 상부 단위 전극(UP)과 하부 단위 전극(DP)을 포함하며, 화소 영역에 인가되는 전기장의 크기로 구별되는 제1 부분(R1), 제2 부분(R2) 및 제3 부분(R3)을 포함한다.
상부 단위 전극(UP) 및 하부 단위 전극(DP)에 위치하는 제1 부화소 전극(191a)의 제1 부영역 전극(a1)은 제1 부화소 전극(191a)의 제2 부영역 전극(a2)과 서로 다른 층에 위치하며, 일례로써 절연막을 사이에 두고 다른 층에 위치할 수 있다.
제2 부영역 전극(a2)은 제1 박막 트랜지스터와 연결된 제1 부영역 전극(a1)과 전기적으로 연결되어 제1 전압을 인가받을 수 있다.
하나의 상부 또는 하부 단위 전극(UP, DP)에 위치하는 제2 부영역 전극(a2)은 대략적으로 하나의 밑변과 두 개의 빗변으로 이루어지는 삼각형일 수 있으며, 상기 하나의 밑변은 하나의 화소 영역의 테두리와 대응할 수 있다.
또한, 상부 단위 전극(UP)과 하부 단위 전극(DP)에 위치하는 제1 부화소 전극(191a)은 상호 연결될 수 있으며, 일례로써 상부 단위 전극(UP)과 하부 단위 전극(DP)의 사이에 형성된 제1 연결부(195a)를 통해 연결될 수 있다.
제1 부영역 전극(a1)은 제1 박막 트랜지스터와 연결되어 제1 전압을 인가받을 수 있으며, 이는 고계조를 나타낸다.
제2 부화소 전극(191b)은 하나의 화소 영역 테두리와 평행하는 테두리를 포함하고, 제1 부화소 전극(191a)의 제2 부영역 전극(a2)이 포함하는 두 개의 빗변에 대해 대응하는 빗변을 포함할 수 있다. 따라서, 상부 단위 전극(UP) 또는 하부 단위 전극(DP)을 살펴보면, 제2 부화소 전극(191b)과, 제1 부화소 전극(191a)의 제2 부영역 전극(a2)은 평면 상으로 상호 중첩되지 않으면서 가로 세로 길이가 유사한 사각형 형상을 나타내도록 배치될 수 있다.
본 발명의 한 실시 예에서, 제2 부영역 전극(a2)의 끝부분과 상기 제2 부화소 전극(191b)의 끝부분은 소정의 간격을 사이에 두고 이격되어 있으며, 제2 부영역 전극(a2)과 상기 제2 부화소 전극(191b)이 이루는 경계에 아래에는 절연막(180b)을 사이에 두고 제1 부영역 전극(a1)이 위치한다.
또한, 상부 단위 전극(UP) 및 하부 단위 전극(DP)에 위치하는 제2 부화소 전극(191b)은 제2 연결부(195b)를 통해 전기적으로 연결될 수 있다. 일례로써 제2 연결부(195b)는 제2 부화소 전극(191b)의 제2 미세 가지부(194b)의 끝 부분에서 연장되어 상부 단위 전극(UP)과 하부 단위 전극(DP)의 제2 부화소 영역(191b)을 연결할 수 있다.
제2 부화소 전극(191b)은 제3 박막 트랜지스터(분압 트랜지스터)와 연결된 제2 박막 트랜지스터와 연결되어 제1 전압 보다 낮은 제2 전압을 인가받을 수 있다.
이때, 제2 부영역 전극(a2)이 위치하는 영역을 제1 부분(R1), 제1 부영역 전극(a1)과 제2 부화소 전극(191b)이 중첩하는 영역을 제2 부분(R2), 제2 부화소 전극(191b)에서 제1 부영역 전극(a1)과 중첩하지 않는 영역을 제3 부분(R3)으로 정의한다. 제1 부영역 전극(a1)과 제2 부화소 전극(191b)이 중첩하는 제2 부분(R2)에서 제1 부영역 전극(a1)은 통판 형태일 수 있다.
각각의 화소 전극에 인가되는 전압과 공통 전압의 차이에 따라 제1 부분(R1)에 위치하는 액정층에 가해지는 전기장의 세기가 가장 크고, 제3 부분(R3)에 위치하는 액정층에 가해지는 전기장의 세기가 가장 작다. 제2 부분(R2)에는 제1 부화소 전극(191a)의 제1 부영역 전극(a1)에 의한 전기장의 영향이 존재하기 때문에 제2 부분(R2)에 위치하는 액정층에 가해지는 전기장의 세기는 제1 부분(R1)에 위치하는 액정층에 가해지는 전기장의 세기보다는 작고, 제3 부분(R3)에 위치하는 액정층에 가해지는 전기장의 세기보다는 크게 된다.
이처럼, 본 발명의 한 실시 예에 따른 표시 장치는 하나의 화소 영역을 상대적으로 높은 제1 전압이 인가되는 제1 부화소 전극(191a)이 위치하는 제1 부분(R1), 제1 부화소 전극(191a)의 일부분과 상대적으로 낮은 제2 전압이 인가되는 제2 부화소 전극(191b)의 일부분이 절연막을 사이에 두고 중첩하는 제2 부분(R2), 그리고 상대적으로 낮은 제2 전압이 인가되는 제2 부화소 전극(191b)만이 위치하는 제3 부분(R3)으로 구분한다. 이에 대해서는 도 6 내지 도 9를 참조하여 보다 상세하게 설명하기로 한다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에 차광 부재(220)와 공통 전극(270)이 형성되어 있다.
그러나, 본 발명의 다른 한 실시 예에 따른 액정 표시 장치의 경우, 차광 부재(220)는 하부 표시판(100) 위에 위치할 수 있고, 발명의 다른 한 실시 예에 따른 액정 표시 장치의 경우, 색 필터는 상부 표시판(200)에 위치할 수도 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
두 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 그러나, 편광자는 두 표시판(100, 200) 중 어느 하나의 바깥쪽 면에만 배치될 수도 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단된다.
액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다.
그러면, 본 발명의 한 실시 예에 따른 표시 장치, 일례로써 액정 표시 장치의 구동 방법에 대하여 간략하게 설명한다. 이는 도 10 내지 도 14에서 도시하는 회로도를 참조할 수 있다.
게이트선(121)에 게이트 온 신호가 인가되면, 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124c)에 게이트 온 신호가 인가되어, 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자인 분압 트랜지스터(Qc)가 턴 온 된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온 된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)에 인가된다. 이 때, 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)에는 동일한 크기의 제1 전압이 인가된다. 하지만, 제2 부화소 전극(191b)에 인가된 전압은 제2 스위칭 소자(Qb)와 직렬 연결되어 있는 제3 스위칭 소자인 분압 트랜지스터(Qc)를 통해 분압되어 제2 전압이 된다. 따라서, 제2 부화소 전극(191b)에 인가되는 전압은 제1 부화소 전극(191a)에 인가되는 전압보다 더 작게 된다.
다시, 도 2를 참고하면, 본 발명의 한 실시 예에 따른 표시 장치의 하나의 화소 영역은 제1 부화소 전극(191a)의 제2 부영역 전극(a2)만이 위치하는 제1 부분(R1), 제1 부화소 전극(191a)의 제1 부영역 전극(a1)이 위치하며 제2 부화소 전극(191b)과 중첩하는 제2 부분(R2) 및 제2 부화소 전극(191b)의 일부분, 즉 제1 부화소 전극(191a)의 제1 부영역 전극(a1)과 중첩하지 않는 제2 부화소 전극(191b)의 일부분만 위치하는 제3 부분(R3)으로 이루어진다.
또한, 하나의 화소 영역은 하부 표시판(100)에 위치하는 상부 단위 전극(UP)과 하부 단위 전극(DP) 그리고 상부 표시판(200)에 위치하는 공통 전극(270)을 포함한다. 따라서, 각각의 상부 단위 전극과 하부 단위 전극은 각각 제1 부분(R1), 제2 부분(R2) 및 제3 부분(R3)을 포함할 수 있으며, 제1 부분(R1), 제2 부분(R2) 및 제3 부분(R3)은 각각의 상부 단위 전극 및 하부 단위 전극에서 두 개의 영역으로 구분될 수 있는바, 각 부분들은 하나의 화소 영역에서 네 개의 영역으로 구분될 수 있다.
또한, 도 2를 살펴보면, 본 발명의 한 실시 예에 따른 화소 영역에 대한 액정 분자의 배열을 알 수 있다. 구체적으로 한편, 상부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 일측에 위치하는 제1 미세 가지부 및 제2 미세가지부(194a, 194b)는 제1 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 일측에 위치하는 액정층의 액정 분자는 제1 방향을 따라 배열될 수 있다.
또한, 상부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 타측에 위치하는 제1 미세 가지부 및 제2 미세 가지부(194a, 194b)는 제2 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 타측에 위치하는 액정층의 액정 분자(31)는 제2 방향을 따라 배열될 수 있다.
이와 마찬가지로, 하부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 일측에 위치하는 제1 미세 가지부 및 제2 미세가지부는 제2 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 일측에 위치하는 액정층(3)의 액정 분자는 제2 방향을 따라 배열될 수 있다.
또한, 하부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 타측에 위치하는 제1 미세 가지부 및 제2 미세 가지부는 제1 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 타측에 위치하는 액정층의 액정 분자는 제1 방향을 따라 배열될 수 있다.
그러면 도 6 내지 도 9을 참조하여 본 발명의 한 실시 예에 따른 기본 화소 전극의 형상을 구체적으로 살펴본다. 도 6은 본 발명의 한 실시 예에 따른 기본 화소의 평면도이고, 도 7은 본 발명의 한 실시 예에 따른 제1 부화소 전극(191a)의 제1 부영역 전극(a1)의 평면도이고, 도 8은 본 발명의 한 실시 예에 따른 제1 부화소 전극(191a)의 제2 부영역 전극(a2) 및 제2 부화소 전극의 평면도이며, 도 9(a) 및 도 9(b)는 곡면형 표시 장치를 제조함에 따른 패널의 시프트를 나타낸 것이다.
도 6을 참고하면, 본 실시예에 따른 표시 장치의 하나의 화소 영역은 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하며, 이는 위치 상으로 구별되는 상부 단위 전극(UP)과 하부 단위 전극(DP)을 포함하며, 인가되는 전기장의 크기로 구별되는 제1 부분(R1), 제2 부분(R2) 및 제3 부분(R3)으로 구분 가능하다.
우선, 제1 부화소 전극(191a)과 제2 부화소 전극(191b)과 관련하여 위치 상으로 구분되는 상부 단위 전극(UP) 및 하부 단위 전극(DP)에 대해 도 6 내지 8을 참조하여 살펴본다. 하나의 상부 단위 전극(UP) 또는 하부 단위 전극(DP)은 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하며, 하나의 상부 단위 전극(UP), 하부 단위 전극(DP) 및 공통 전극(270)이 하나의 화소 영역을 형성한다.
도 6을 참고하면, 상부 단위 전극(UP) 및 하부 단위 전극(DP)에 위치하는 제1 부화소 전극(191a)의 제1 부영역 전극(a1)은 제1 부화소 전극(191a)의 제2 부영역 전극(a2)과 상이한 층에 위치하며, 일례로써 절연막을 사이에 두고 상이한 층에 위치할 수 있다.
제1 부영역 전극(a1)은 제2 부영역 전극(a2)의 빗변과 평행한 빗변을 가지는 형상이며, 일례로써 도 4에 도시된 바와 같이 제2 부영역 전극(a2)과 제2 부화소 전극(191b) 사이 이격된 공간과 평면상으로 닮음이다. 다만, 제1 부영역 전극(a1)은 제2 부화소 전극(191b)과 중첩하기 위해 상기 이격된 공간 보다는 넓게 형성된다.
제2 부영역 전극(a2)은 접촉 구멍을 통해 제1 부영역 전극(a1)과 연결되며, 제1 부영역 전극(a1)에 인가되는 제1 데이터 전압을 전달받는다.
따라서, 상부 단위 전극과 하부 단위 전극은 각각 제1 부영역 전극(a1)을 포함하며, 상부 단위 전극과 하부 단위 전극에 위치하는 제1 부영역 전극(a1)은 대칭되는 위치에 배치되는 동일한 형상을 가질 수 있다.
다음, 제1 부화소 전극(191a)의 제2 부영역 전극(a2)에 대해 살펴본다. 하나의 단위 전극(UP, DP)에 위치하는 제2 부영역 전극(a2)은 대략적으로 하나의 밑변과 두 개의 빗변으로 이루어지는 삼각형일 수 있으며, 상기 하나의 밑변은 하나의 화소 영역의 테두리와 대응할 수 있다.
상부 단위 전극(UP)에 위치하는 제1 부화소 전극(191a)의 제2 부영역 전극(a2)은 제2 부영역 전극(a2)의 중앙에 위치하는 제1 가로 줄기부(192a) 및 제1 가로 줄기부(192a)로부터 연장되어 서로 다른 두 개의 방향으로 연장된 복수의 제1 미세 가지부(194a)를 포함한다. 이때 제1 가로 줄기부(192a)는 상기 하나의 밑변과 수직일 수 있다.
하부 단위 전극(DP)에 위치하는 제2 부영역 전극(a2) 역시 동일하게 제1 가로 줄기부(192a) 및 제1 미세 가지부(194a)를 포함할 수 있으며, 하부 단위 전극과 상부 단위 전극의 전극 형상은 상호 대칭일 수 있다.
복수의 제1 미세 가지부(194a)는 가로 줄기부(192a)를 기준으로 약 40도 내지 약 50도 기울어질 수 있다. 복수의 제1 미세 가지부(194a)의 가장 자리에 의해 발생하는 프린지 필드에 의하여, 제1 부분(R1)에 위치하는 액정층(3)의 액정 분자(31)들은 서로 다른 두 개의 방향으로 눕게 된다. 보다 구체적으로, 액정 분자(31)들은 복수의 제1 미세 가지부(194a)가 연장된 길이 방향에 평행한 방향으로 기울어진다.
상부 단위 전극과 하부 단위 전극에 위치하는 제1 부화소 전극(191a)의 제2 부영역 전극(a2)은 동일한 형상일 수 있으며, 동일한 위치에 위치하거나 도 4에 도시된 바와 같이 상호 대칭일 수 있다.
다음, 제2 부화소 전극(191b)은 상부 단위 전극 및 하부 단위 전극 각각에 제2 가로 줄기부(192b) 및 제2 가로 줄기부(192b)로부터 서로 다른 두 방향으로 연장되는 제2 미세 가지부(194b)를 포함할 수 있다.
제2 부화소 전극(191b)은 하나의 화소 영역 테두리와 평행하는 테두리를 포함하고, 제1 부화소 전극(191a)의 제2 부영역 전극(a2)이 포함하는 두 개의 빗변에 대해 대응하는 빗변을 포함할 수 있다. 따라서, 상부 단위 전극 또는 하부 단위 전극을 살펴볼 때, 제2 부화소 전극(191b)과 제1 부화소 전극의 제2 부영역 전극(a2)은, 평면 상으로 상호 중첩되지 않으면서 가로 세로 길이가 유사한 사각형 형상을 나타내도록 배치될 수 있다. 이러한 상부 단위 전극 또는 하부 단위 전극을 세로 방향으로 합쳐놓은 경우, 세로 방향 길이가 가로 방향 길이보다 긴 하나의 화소 영역을 형성한다.
복수의 제2 미세 가지부(194b)는 제2 가로 줄기부(192b)를 기준으로 약 40도 내지 약 50도 기울어질 수 있다. 따라서, 제2 가로 줄기부(192b)를 기준으로 양측에 위치하는 제2 미세 가지부(194b)가 형성하는 각도는 80~100도 범위에 포함될 수 있다. 복수의 제2 미세 가지부(194b)의 가장 자리에 의해 발생하는 프린지 필드에 의하여, 제3 부분(R3)에 위치하는 액정층(3)의 액정 분자(31)들은 서로 다른 두 개의 방향으로 눕게 된다. 보다 구체적으로, 액정 분자(31)들은 복수의 제2 미세 가지부(194b)가 연장된 길이 방향에 평행한 방향으로 기울어진다.
또한, 제1 미세 가지부(194a) 및 제2 미세 가지부(194b)는 동일한 기울기를 가질 수 있다. 구체적으로 각각의 가로 줄기부에 대해 동일한 측면에 위치하는 제1 미세 가지부(194a) 및 제2 미세 가지부(194b)는 동일한 기울기를 가지면서 연장된다. 따라서, 서로 다른 크기의 전압이 인가되는 경우에도, 동일한 측면에 위치하는 액정 분자(31)들은 동일한 방향으로 배열될 수 있다.
또한, 상부 단위 전극 및 하부 단위 전극에 위치하는 제2 부화소 전극(191b)은 제2 연결부(195b)를 통해 전기적으로 연결될 수 있다. 일례로써 제2 연결부(195b)는 상기 제2 부화소 영역의 제2 미세 가지부(194b)의 끝 부분에서 연장되어 상기 상부 단위 전극과 상기 하부 단위 전극을 연결할 수 있다.
다음, 인가되는 전기장의 크기에 따라 구분되는 제1 부분(R1), 제2 부분(R2) 및 제3 부분(R3)에 대해 살펴본다.
우선, 제1 부분(R1)은 하부 표시판에 위치하는 제1 부화소 전극(191a)의 제2 부영역 전극(a2)과 상부 표시판(200)에 위치하는 공통 전극(270)이 전기장을 생성한다. 이때 제2 부영역 전극(a2)에 인가되는 전압은 한 화소 영역에 인가되는 전압 중 가장 큰 값을 가지는바, 전기장의 세기가 센 영역을 형성할 수 있다.
다음, 제2 부분(R2)은 제1 부화소 전극(191a)의 제1 부영역 전극(a1)과 제2 부화소 전극(191b)이 중첩되는 영역이다. 제1 부영역 전극(a1)과 상부 표시판의 공통 전극 사이에 형성되는 전기장과 함께, 제2 부화소 전극(191b)의 제2 미세 가지부와 공통 전극 사이에 형성되는 전기장에 의해 액정층(3)의 액정 분자(31)가 배열된다. 이때 제2 부분(R2)에는 제1 부화소 전극(191a)의 제1 부영역 전극(a1)에 의한 전기장의 영향 및 제2 부화소 전극(191b)에 의한 전기장의 영향이 공존하는바, 제2 부분(R2)에 위치하는 액정층에 가해지는 전기장의 세기는 제1 부분(R1)에 위치하는 액정층에 가해지는 전기장의 세기보다는 작고, 제3 부분(R3)에 위치하는 액정층에 가해지는 전기장의 세기보다는 크게 된다.
다시, 도 6을 참고하면, 제3 부분(R3)은 하부 표시판(100)의 제2 부화소 전극(191b)과 상부 표시판(200)의 공통 전극이 함께 전기장을 생성한다. 이때 제2 부화소 전극(191b)에 인가되는 전압은 제2 스위칭 소자를 통해 인가되는 제2 전압으로서, 분압 트랜지스터에 의해 제1 전압보다 낮은 전압이 인가된다. 따라서, 제2 부화소 전극(191b)과 공통 전극 사이에 형성되는 전기장은 제1 부화소 전극(191a)의 제2 부영역 전극(a2)과 공통 전극 사이에 형성되는 전기장보다 작다.
따라서, 제1 부분(R1)에 위치하는 액정층에 가해지는 전기장의 세기가 가장 크고, 제3 부분(R3)에 위치하는 액정층에 가해지는 전기장의 세기가 가장 작다. 제2 부분(R2)에는 제1 부화소 전극(191a)의 제1 부영역 전극(a1)에 의한 전기장의 영향이 존재하기 때문에 제2 부분(R2)에 위치하는 액정층에 가해지는 전기장의 세기는 제1 부분(R1)에 위치하는 액정층에 가해지는 전기장의 세기보다는 작고, 제3 부분(R3)에 위치하는 액정층에 가해지는 전기장의 세기보다는 크게 된다.
이처럼, 본 발명의 실시예에 따른 표시 장치는 하나의 화소 영역을 상대적으로 높은 제1 전압이 인가되는 제1 부화소 전극(191a)이 위치하는 제1 부분(R1), 제1 부화소 전극(191a)의 일부분과 상대적으로 낮은 제2 전압이 인가되는 제2 부화소 전극(191b)의 일부분이 절연막을 사이에 두고 중첩하는 제2 부분(R2), 그리고 상대적으로 낮은 제2 전압이 인가되는 제2 부화소 전극(191b)만이 위치하는 제3 부분(R3)으로 구분한다.
따라서, 제1 부분(R1), 제2 부분(R2), 제3 부분(R3)에 대응하는 액정 분자들에 가해지는 전기장의 세기가 다르게 되어, 액정 분자들이 기울어지는 각도가 다르게 되고, 이에 따라 각 부분의 휘도가 달라진다. 이처럼, 하나의 화소 영역을 서로 다른 휘도를 가지는 3개의 부분으로 구분하게 되면, 계조에 따른 투과율의 변화가 완만하게 조절되고, 측면에서 저계조와 고계조에서도 계조 변화에 따라 투과율이 급격히 변화하는 것을 방지할 수 있다. 또한, 정측면 시인성을 정면 시인성에 가깝게 하면서도, 저계조와 고계조에서도 정확한 계조 표현이 가능하다.
한편, 상부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 일측에 위치하는 제1 미세 가지부 및 제2 미세 가지부(194a, 194b)는 제1 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 일측에 위치하는 액정층의 액정 분자는 제1 방향을 따라 배열될 수 있다.
또한, 상부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 타측에 위치하는 제1 미세 가지부 및 제2 미세 가지부(194a, 194b)는 제2 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 타측에 위치하는 액정층의 액정 분자(31)는 제2 방향을 따라 배열될 수 있다.
이와 마찬가지로, 하부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 일측에 위치하는 제1 미세 가지부 및 제2 미세 가지부는 제2 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 일측에 위치하는 액정층(3)의 액정 분자는 제2 방향을 따라 배열될 수 있다.
또한, 하부 단위 전극에서 가로 줄기부(192a, 192b)를 기준으로 타측에 위치하는 제1 미세 가지부 및 제2 미세 가지부는 제1 방향으로 기울어지게 연장된다. 이때 가로 줄기부의 타측에 위치하는 액정층의 액정 분자는 제1 방향을 따라 배열될 수 있다.
도 9(a)을 참조하면, 곡면형 표시 장치를 제공함에 있어 표시판에 힘을 가하는 경우, 상부 표시판(200)과 하부 표시판(100)의 얼라인이 좌우로 어긋날 수 있다.
이때 본 발명의 한 실시 예에 따르면, 가로 줄기부(192a, 192b)를 기준으로 일측에 위치하는 제1 미세 가지부 및 제2 미세 가지부는 동일한 방향으로 기울어지게 연장되어 이에 의한 액정 분자 역시 동일한 방향으로 배열된다.
또한, 가로 줄기부(192a, 192b)를 기준으로 타측에 위치하는 제1 미세 가지부 및 제2 미세 가지부 역시 동일한 방향으로 기울어지게 연장되어 이에 의한 액정 분자(31)는 동일한 방향으로 배열된다.
따라서, 가로 줄기부(192a, 192b)를 기준으로 상하측에 위치하는 미세 가지부는 인가되는 전압에 관계없이 동일한 액정 분자 배열을 나타낸다. 도 9(b)에 도시된 바와 같이 상부 표시판(200) 또는 하부 표시판(100)이 좌우로 미스-얼라인 된 경우에도, 상하부 전극 사이에는 동일하게 배열된 액정 분자가 위치하는바, 텍스쳐의 발현을 감소시킬 수 있다.
도 10은 본 발명의 한 실시 예에 따른 한 화소의 회로도이다.
도 10을 참조하면, 본 발명의 한 실시 예에 따른 표시 장치의 한 화소(PX)는 게이트 신호를 전달하는 게이트선(GL) 및 데이터 신호를 전달하는 데이터선(DL), 분압 기준 전압을 전달하는 분압 기준 전압선(RL)을 포함하는 복수의 신호선, 그리고 복수의 신호선에 연결되어 있는 제1, 제2 및 제3 스위칭 소자(Qa, Qb, Qc), 제1 및 제2 액정 축전기(Clca, Clcb)를 포함한다.
제1 및 제2 스위칭 소자(Qa, Qb)는 각각 게이트선(GL) 및 데이터선(DL)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 제2 스위칭 소자(Qb)의 출력 단자 및 분압 기준 전압선(RL)에 연결되어 있다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제1 스위칭 소자(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되어 있고, 제2 스위칭 소자(Qb)의 출력 단자는 제2 액정 축전기(Clcb) 및 제3 스위칭 소자(Qc)의 입력 단자에 연결되어 있다.
제3 스위칭 소자(Qc) 역시 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 분압 기준 전압선(RL)에 연결되어 있다.
게이트선(GL)에 게이트 온 신호가 인가되면, 이에 연결된 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온 된다. 이에 따라 데이터선(DL)에 인가된 데이터 전압은 턴온 된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통하여 각각 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에 인가된다. 그리고, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)는 공통 전압(Vcom)과 인가된 데이터 전압의 차이로 충전된다. 이 때, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에는 제1 및 제2 스위칭 소자(Qa, Qb)를 통해 동일한 데이터 전압이 전달되나 제2 액정 축전기(Clcb)의 충전 전압은 제3 스위칭 소자(Qc)를 통해 분압이 된다. 따라서, 제2 액정 축전기(Clcb)의 충전 전압은 제1 액정 축전기(Clca)의 충전 전압보다 작아지므로 두 부화소(PXa, PXb)의 휘도가 달라질 수 있다. 즉, 제1 액정 축전기(Clca)에 충전된 전압은 제2 액정 축전기(Clcb)에 충전된 전압보다 더 높게 되고, 제1 액정 축전기(Clca)에 충전된 전압과 제2 액정 축전기(Clcb)에 충전된 전압은 서로 달라지게 된다. 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압이 서로 다르므로 제1 부화소와 제2 부화소에서 액정 분자들이 기울어진 각도가 다르게 되고 이에 따라 두 부화소의 휘도가 달라진다.
따라서, 제1 액정 축전기(Clca)에 충전되는 전압과 제2 액정 축전기(Clcb)의 충전되는 전압을 적절히 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있고, 이에 따라 측면 시인성을 개선할 수 있다.
그러나 본 발명이 실시예에 따른 액정 표시 장치의 화소(PX)의 구조는 도 14에 도시한 실시예에 한정되는 것은 아니고 다양할 수 있다. 즉, 도 14에 도시된 실시 예에서는 제1 액정 축전기(Clca)에 충전된 전압과 제2 액정 축전기(Clcb)에 충전된 전압을 다르게 하기 위하여, 제2 액정 축전기(Clcb)와 분압 기준 전압선(RL)에 연결된 제3 스위칭 소자(Qc)를 포함하였지만, 본 발명의 다른 한 실시 예에 따른 액정 표시 장치의 경우, 제2 액정 축전기(Clcb)를 감압(step-down) 축전기에 연결할 수도 있다. 구체적으로, 감압 게이트선에 연결된 제1 단자, 제2 액정 축전기(Clcb)에 연결된 제2 단자, 그리고 감압 축전기에 연결된 제3 단자를 포함하는 제3 스위칭 소자를 포함하여, 제2 액정 축전기(Clcb)에 충전된 전하량의 일부를 감압 축전기에 충전되도록 하여, 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다. 또한, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb)가 각기 서로 다른 데이터선에 연결되어, 서로 다른 데이터 전압을 인가 받도록 함으로써, 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다. 이외에, 다른 여러 가지 방법에 의하여, 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다.
이하에서는 도 15의 실시예를 살펴본다.
본 발명의 실시예에 의한 액정 표시 장치는 복수의 게이트선(GL)과 복수의 데이터선(DL), 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다. 각 화소(PX)는 한 쌍의 제1 및 제2 부화소(PXa, PXb)를 포함하고, 제1 부화소(PXa)에는 제1 부화소 전극이 형성되고, 제2 부화소(PXb)에는 제2 부화소 전극이 형성된다.
본 발명의 실시예에 의한 액정 표시 장치는 게이트선(GL) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Q), 스위칭 소자(Q)와 연결되어 제1 부화소(PXa)에 형성되는 제1 액정 축전기(Clca)와 제1 유지 축전기(Csta), 스위칭 소자(Q)와 연결되어 제2 부화소(PXb)에 형성되는 제2 액정 축전기(Clcb)와 제2 유지 축전기(Cstb), 및 스위칭 소자(Q) 및 제2 액정 축전기(Clcb) 사이에 형성되는 보조 축전기(Cas)를 더 포함한다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 제1 액정 축전기(Clca), 제1 유지 축전기(Csta), 보조 축전기(Cas)와 연결되어 있다.
보조 축전기(Cas)의 일측 단자는 스위칭 소자(Q)의 출력 단자에 연결되고, 타측 단자는 제2 액정 축전기(Clcb) 및 제2 유지 축전기(Cstb)에 연결된다.
보조 축전기(Cas)에 의해 제2 액정 축전기(Clcb)의 충전 전압이 제1 액정 축전기(Clca)의 충전 전압보다 낮게 하여 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
이하에서는 도 16의 실시예를 살펴본다.
본 발명의 실시예에 의한 액정 표시 장치는 복수의 게이트선(GLn, GLn+1), 복수의 데이터선(DL), 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다. 각 화소(PX)는 한 쌍의 제1 및 제2 부화소(PXa, PXb)를 포함하고, 제1 부화소(PXa)에는 제1 부화소 전극이 형성되고, 제2 부화소(PXb)에는 제2 부화소 전극이 형성된다.
본 발명의 실시예에 의한 액정 표시 장치는 게이트선(GLn) 및 데이터선(DL)에 연결되어 있는 제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb), 제1 스위칭 소자(Qa)와 연결되어 제1 부화소(PX)에 형성되는 제1 액정 축전기(Clca)와 제1 유지 축전기(Csta), 제2 스위칭 소자(Qb)와 연결되어 제2 부화소에 형성되는 제2 액정 축전기(Clcb)와 제2 유지 축전기(Cstb), 제2 스위칭 소자(Qb)와 연결되고 다음 단의 게이트선(GLn+1)에 의해 스위칭되는 제3 스위칭 소자(Qc), 및 제3 스위칭 소자(Qc)와 연결되어 있는 보조 축전기(Cas)를 더 포함한다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GLn)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 각각 제1 액정 축전기(Clca) 및 제1 유지 축전기(Csta), 제2 액정 축전기(Clcb) 및 제2 유지 축전기(Cstb)와 각각 연결되어 있다.
제3 스위칭 소자(Qc) 역시 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 다음 단의 게이트선(GLn+1)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 보조 축전기(Cas)와 연결되어 있다.
보조 축전기(Cas)의 일측 단자는 제3 스위칭 소자(Qc)의 출력 단자에 연결되고, 타측 단자는 유지 전극선(SL) 에 연결된다.
본 발명의 실시예에 의한 액정 표시 장치의 동작을 살펴보면, 게이트선(GLn)에 게이트 온 전압이 인가되면 이에 연결된 제1 스위칭 소자 및 제2 스위칭 소자(Qa, Qb)가 턴 온 되고, 데이터선(171)의 데이터 전압이 제1 및 제2 부화소 전극에 인가된다.
이어, 게이트선(GLn)에 게이트 오프 전압이 인가되고, 다음 단의 게이트선(GLn+1)에 게이트 온 전압이 인가되면 제1 및 제2 스위칭 소자(Qa, Qb)는 턴 오프되고 제3 스위칭 소자(Qc)는 턴 온된다. 이에 따라 제2 스위칭 소자(Qb)의 출력 단자와 연결된 제2 부화소 전극의 전하가 보조 축전기(Cas)로 흘러 들어 제2 액정 축전기(Clcb)의 전압이 하강한다.
이와 같이 제1 및 제2 액정 축전기(Clca, Clcb)의 충전 전압을 다르게 하여 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
이하에서는 도 17의 실시예를 살펴본다.
본 발명의 실시예에 의한 액정 표시 장치는 복수의 게이트선(GL), 복수의 데이터선(DL1, DL2), 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다. 각 화소(PX)는 한 쌍의 제1 및 제2 액정 축전기(Clca, Clab)와 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다.
각 부화소는 하나의 액정 축전기와 유지 축전기를 포함하며, 추가적으로 하나의 박막 트랜지스터(Q)를 포함한다. 하나의 화소에 속하는 두 부화소의 박막 트랜지스터(Q)는 동일한 게이트선(GL)에 연결되어 있지만, 서로 다른 데이터선(DL1, DL2)에 연결되어 있다. 서로 다른 데이터선(DL1, DL2)은 서로 다른 레벨의 데이터 전압을 동시에 인가하여 두 부화소의 제1 및 제2 액정 축전기(Clca, Clcb)가 서로 다른 충전 전압을 가지도록 한다. 그 결과 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
이하에서는 도 18의 실시예를 살펴본다.
본 발명의 한 실시 예에 따른 액정 표시 장치는 도 27에 도시된 바와 같이 게이트선(GL), 데이터선(DL), 제1 전원선(SL1), 제2 전원선(SL2), 게이트선(GL) 및 데이터선(DL)에 연결되는 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb)를 포함한다.
본 발명의 한 실시 예에 따른 액정 표시 장치는 제1 스위칭 소자(Qa)에 연결되는 보조 승압 축전기(Csa) 및 제1 액정 축전기(Clca), 제2 스위칭 소자(Qb)에 연결되는 보조 감압 축전기(Csb) 및 제2 액정 축전기(Clcb)를 더 포함한다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 박막 트랜지스터 등의 삼단자 소자로 이루어진다. 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 동일한 게이트선(GL) 및 동일한 데이터선(DL)에 연결되어 동일한 타이밍에 턴 온되어 동일한 데이터 신호를 출력한다.
제1 전원선(SL1) 및 제2 전원선(SL2)에는 일정한 주기를 가지고 스윙하는 형태의 전압이 인가된다. 제1 전원선(SL1)에는 일정 주기(예를 들면, 1H) 동안 제1 저전압이 인가되고, 그 다음 일정 주기 동안 제1 고전압이 인가된다. 제2 전원선(SL2)에는 일정 주기 동안 제2 고전압이 인가되고, 그 다음 일정 주기 동안 제2 저전압이 인가된다. 이때, 제1 주기와 제2 주기는 한 프레임 동안 복수 회 반복되어 제1 전원선(SL1)과 제2 전원선(SL2)에는 스윙하는 형태의 전압이 인가되는 것이다. 이때, 제1 저전압과 제2 저전압은 동일하고 제1 고전압과 제2 고전압도 동일할 수 있다.
보조 승압 축전기(Csa)는 제1 스위칭 소자(Qa) 및 제1 전원선(SL1)에 연결되고, 보조 감압 축전기(Csb)는 제2 스위칭 소자(Qb) 및 제2 전원선(SL2)에 연결된다.
보조 승압 축전기(Csa)가 제1 스위칭 소자(Qa)와 연결된 부분의 단자(이하, '제1 단자'라 함)의 전압(Va)은 제1 전원선(SL1)에 제1 저전압이 인가되면 낮아지고, 제1 고전압이 인가되면 높아진다. 그 후 제1 전원선(SL1)의 전압이 스윙함에 따라서 제1 단자의 전압(Va)도 스윙하게 된다.
또한, 보조 감압 축전기(Csb)가 제1 스위칭 소자(Qb)와 연결된 부분의 단자(이하, '제2 단자'라 함)의 전압(Vb)은 제2 전원선(SL2)에 제2 고전압이 인가되면 높아지고, 제2 저전압이 인가되면 낮아진다. 그 후 제2 전원선(SL2)의 전압이 스윙함에 따라서 제2 단자의 전압(Vb)도 스윙하게 된다.
이와 같이 두 부화소에 동일한 데이터 전압이 인가되더라도 제1 및 제2 전원선(SL1, SL2)에서 스윙하는 전압의 크기에 따라서 두 부화소의 화소 전극의 전압(Va, Vb)가 변화되므로 이를 통하여 두 부화소의 투과율을 다르게 하고 측면 시인성을 향상시킬 수 있다.
도 15 내지 도 18의 실시예에서는 기준 전압선이 사용되지 않지만, 데이터선에 평행한 어떠한 선을 사용하여 화소의 표시 영역의 중앙을 세로로 가로지르도록 형성하여 표시 품질을 향상시킨다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100, 200 : 표시판 121 : 게이트선
124 : 게이트 전극 131 : 기준 전압선
140 : 게이트 절연막 154 : 반도체
171 : 데이터선 173 : 소스전극
175 : 드레인 전극 180b : 절연막
184a, 185a, 185b : 접촉 구멍 191 : 화소 전극
191a : 제1 부화소 전극 191b : 제2 부화소 전극
192a, 192b : 가로 줄기부 194a, 194b : 미세 가지부
195a, 195b : 연결부 210 : 제2 절연 기판
220 : 차광 부재 230 : 색 필터

Claims (20)

  1. 제1 절연 기판,
    상기 제1 절연 기판 위에 위치하는 절연막,
    제1 전압이 인가되며 상기 절연막 아래에 위치하는 제1 부영역 전극과 상기 절연막 위에 위치하는 제2 부영역 전극을 포함하는 제1 부화소 전극 및 상기 절연막 위에 위치하며 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극,
    상기 제1 절연 기판과 마주하는 제2 절연 기판, 및
    상기 제2 절연 기판 아래에 위치하며, 공통 전압이 인가되는 공통 전극을 포함하고,
    상기 공통 전압과 상기 화소 전극 사이의 전압 차이에 따라 상기 제2 부영역 전극이 위치하는 제1 부분, 상기 제1 부영역 전극과 상기 제2 부화소 전극의 일부가 중첩하는 제2 부분, 상기 제2 부화소 전극에서 상기 제1 부영역 전극과 중첩하지 않는 제3 부분으로 구분되며,
    상기 제2 부영역 전극의 끝부분과 상기 제2 부화소 전극의 끝부분이 마주하는 경계가 상기 절연막을 사이에 두고 상기 제1 부영역 전극의 위에 위치하고,
    상기 제2 부영역 전극 및 상기 제2 부화소 전극은 각각 가로 줄기부 및 상기 가로 줄기부로부터 서로 다른 두 방향으로 기울어지게 연장되어 있는 복수의 미세 가지부를 포함하고,
    상기 가로 줄기부의 일측에 위치하는 상기 복수의 미세 가지부의 연장 방향과 상기 가로 줄기부의 다른 일측에 위치하는 상기 복수의 미세 가지부의 연장 방향이 형성하는 각도는 80~100도 범위에 포함되는, 표시 장치.
  2. 제1항에서,
    상기 제1 부분, 상기 제2 부분 및 상기 제3 부분 순으로 상기 공통 전압과의 전압 차이가 감소하는 표시 장치.
  3. 제2항에서,
    상기 제1 부화소 전극과 상기 제2 부화소 전극은 간극을 사이에 두고 이웃하는 상부 단위 전극 및 하부 단위 전극을 포함하는 표시 장치.
  4. 제2항에서,
    상기 제1 부영역 전극 및 상기 제2 부영역 전극은 접촉 구멍을 통해 전기적으로 연결되는 표시 장치.
  5. 제2항에서,
    상기 제1 부영역 전극은 상기 제2 부화소 전극의 일부와 중첩하며, 중첩하는 부분에 대해 통판 형태인 표시 장치.
  6. 제1항에서,
    상기 표시 장치는 소정의 곡률 반경을 가지는 곡면형인 표시 장치.
  7. 삭제
  8. 제1항에서,
    상기 제1 절연 기판, 상기 절연막 및 상기 화소 전극을 포함하는 하부 표시판,
    상기 제2 절연 기판 및 상기 공통 전극을 포함하는 상부 표시판, 및
    상기 하부 표시판 및 상기 상부 표시판 사이에 주입된 액정층을 더 포함하고,
    상기 가로 줄기부의 일측에 위치하는 상기 액정층의 액정 분자는 제1 방향으로 배열되고,
    상기 가로 줄기부의 다른 일측에 위치하는 상기 액정층의 액정 분자는 제2 방향으로 배열되는 표시 장치.
  9. 삭제
  10. 제2항에서,
    상기 제2 부영역 전극과 상기 제2 부화소 전극은 평면상으로 사각형을 형성하도록 배치된 표시 장치.
  11. 제10항에서,
    상기 제2 부영역 전극과 상기 제2 부화소 전극은 상기 가로 줄기부에 대해 상이한 기울기를 가지며 소정의 간격으로 이격된 경계를 가지는 표시 장치.
  12. 제11항에서,
    상기 제1 부영역 전극에서 상기 제2 부분에 대응되는 영역은 통판 형태인 표시 장치.
  13. 제2항에서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극은 각각 상부 단위 전극과 하부 단위 전극을 연결하는 제1 연결부 및 제2 연결부를 포함하는 표시 장치.
  14. 제13항에서,
    상기 제1 연결부는 상기 제1 부영역 전극과 동일한 층에 상기 상부 단위 전극 및 상기 하부 단위 전극의 사이 간극에 위치하고, 상기 가로 줄기부와 평행한 표시 장치.
  15. 제13항에서,
    상기 제2 연결부는 상기 제2 부화소 전극의 상기 복수의 미세 가지부 중 적어도 하나의 미세 가지부의 끝 부분에서 연장되어 상기 상부 단위 전극과 상기 하부 단위 전극을 연결하는 표시 장치.
  16. 제1항에서,
    상기 제1 부화소 전극에 연결된 제1 박막 트랜지스터,
    상기 제2 부화소 전극에 연결된 제2 박막 트랜지스터, 및
    상기 제2 박막 트랜지스터와 연결된 분압 트랜지스터를 더 포함하고,
    상기 제1 박막 트랜지스터는, 상기 제1 부화소 전극의 상기 제1 부영역 전극에 연결된 표시 장치.
  17. 제16항에서,
    상기 제2 부영역 전극은 상기 제1 부영역 전극으로부터 상기 제1 전압을 인가받는 표시 장치.
  18. 제1항에서,
    상기 제1 부영역 전극은 상기 제2 부화소 전극의 일부와 중첩하고, 상기 제1 전압과 상기 공통 전압의 차이는 상기 제2 전압과 상기 공통 전압의 차이보다 큰 표시 장치.
  19. 제1항에서,
    상기 제1 부영역 전극은 테두리가 겹화살 괄호(≪ 또는 ≫) 모양으로 된 오목 육각형 형상이고, 상기 제2 부영역 전극은 하나의 밑변과 두 개의 빗변으로 이루어진 삼각형 형상이며, 상기 제2 부화소 전극은 오목 오각형 형상인 표시 장치.
  20. 삭제
KR1020150028563A 2015-02-27 2015-02-27 표시 장치 KR102269082B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150028563A KR102269082B1 (ko) 2015-02-27 2015-02-27 표시 장치
US15/054,591 US9691798B2 (en) 2015-02-27 2016-02-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150028563A KR102269082B1 (ko) 2015-02-27 2015-02-27 표시 장치

Publications (2)

Publication Number Publication Date
KR20160105651A KR20160105651A (ko) 2016-09-07
KR102269082B1 true KR102269082B1 (ko) 2021-06-24

Family

ID=56798275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150028563A KR102269082B1 (ko) 2015-02-27 2015-02-27 표시 장치

Country Status (2)

Country Link
US (1) US9691798B2 (ko)
KR (1) KR102269082B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107561793B (zh) * 2017-09-26 2020-11-06 武汉华星光电技术有限公司 一种阵列基板及液晶显示面板
KR102650466B1 (ko) * 2019-10-28 2024-03-22 동우 화인켐 주식회사 터치 센서-안테나 구조체 및 이를 포함하는 화상 표시 장치
KR102650465B1 (ko) * 2019-10-29 2024-03-22 동우 화인켐 주식회사 터치 센서-안테나 구조체 및 이를 포함하는 화상 표시 장치
CN112542469B (zh) * 2020-12-02 2022-11-08 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248456B1 (ko) 2005-12-30 2013-03-28 엘지디스플레이 주식회사 멀티도메인 액정표시소자
KR100851743B1 (ko) 2006-12-22 2008-08-11 전북대학교산학협력단 시야각 조절이 가능한 패턴된 수직배향 액정표시장치
KR20120100565A (ko) 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법
KR101929363B1 (ko) * 2011-11-30 2018-12-17 삼성디스플레이 주식회사 액정 표시 장치
KR101926838B1 (ko) 2012-03-14 2019-03-08 삼성디스플레이 주식회사 액정 표시 장치
KR101995919B1 (ko) * 2013-01-30 2019-07-04 삼성디스플레이 주식회사 액정 표시 장치
KR20140111870A (ko) * 2013-03-12 2014-09-22 삼성디스플레이 주식회사 액정 표시 장치
KR102069821B1 (ko) * 2013-07-03 2020-01-28 삼성디스플레이 주식회사 액정 표시 장치
KR102159739B1 (ko) * 2013-08-02 2020-09-25 삼성디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20160105651A (ko) 2016-09-07
US20160252783A1 (en) 2016-09-01
US9691798B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
US10520781B2 (en) Liquid crystal display
JP6093824B2 (ja) 液晶表示装置
US10527892B2 (en) Liquid crystal display device
JP6274885B2 (ja) 液晶表示装置
US9857641B2 (en) Liquid crystal display
KR102245610B1 (ko) 액정 표시 장치
KR102269082B1 (ko) 표시 장치
KR102248214B1 (ko) 표시 장치
US20160104722A1 (en) Display device
KR102296300B1 (ko) 액정 표시 장치
US9817281B2 (en) Liquid crystal display
US9691788B2 (en) Display device
KR102408920B1 (ko) 액정 표시 장치
KR20160085110A (ko) 액정 표시 장치
US20160154280A1 (en) Liquid crystal display
US10303008B2 (en) Display device and mask for manufacturing display device
KR102185787B1 (ko) 표시 장치
US10229935B2 (en) Curved display device having plurality of subpixel electrodes formed in plurality of columns
KR102245195B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20160121746A (ko) 표시 장치
KR20160090947A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant