KR20200133043A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20200133043A
KR20200133043A KR1020190056889A KR20190056889A KR20200133043A KR 20200133043 A KR20200133043 A KR 20200133043A KR 1020190056889 A KR1020190056889 A KR 1020190056889A KR 20190056889 A KR20190056889 A KR 20190056889A KR 20200133043 A KR20200133043 A KR 20200133043A
Authority
KR
South Korea
Prior art keywords
electrode
line
gate
liquid crystal
semiconductor
Prior art date
Application number
KR1020190056889A
Other languages
English (en)
Inventor
전영재
강신택
김수인
박주용
이기정
정솔잎
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190056889A priority Critical patent/KR20200133043A/ko
Priority to US16/785,554 priority patent/US11422421B2/en
Priority to CN202010264139.2A priority patent/CN111948860A/zh
Priority to TW109112010A priority patent/TW202043863A/zh
Publication of KR20200133043A publication Critical patent/KR20200133043A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

본 개시는 액정 표시 장치에 관한 것으로, 특히 측면 시인성을 개선할 수 있는 액정 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 액정 표시 장치는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선과 이격되어 있는 제1 전압선, 제2 전압선, 상기 게이트선에 연결된 제1 게이트 전극, 상기 데이터선과 연결된 제1 소스 전극, 그리고 제1 드레인 전극을 포함하는 제1 트랜지스터, 상기 게이트선에 연결된 제2 게이트 전극, 상기 데이터선과 연결된 제2 소스 전극, 그리고 제2 드레인 전극을 포함하는 제2 트랜지스터, 상기 제1 전압선에 연결된 제3 게이트 전극, 상기 제2 드레인 전극과 연결된 제3 소스 전극, 그리고 상기 제2 전압선과 연결된 제3 드레인 전극을 포함하는 제3 트랜지스터, 상기 제1 트랜지스터의 상기 제1 드레인 전극과 연결된 제1 액정 축전기, 그리고 상기 제2 트랜지스터의 상기 제2 드레인 전극과 연결된 제2 액정 축전기를 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 개시는 액정 표시 장치에 관한 것으로, 특히 측면 시인성을 개선할 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 널리 사용되고 있는 평판 표시 장치 중 하나로서, 액정 분자를 포함하는 액정층, 액정층의 액정 분자의 배향을 제어하기 위한 전기장 생성 전극, 그리고 전기장 생성 전극에 전압을 인가하기 위한 신호선 및 이에 연결되어 있는 스위칭 소자를 포함한다. 전기장 생성 전극에 전압이 인가되면 액정층에 전기장이 생성되어 액정 분자는 재배열되고, 이에 따라 투과되는 빛의 양을 조절하여 원하는 영상을 표시할 수 있다. 액정 표시 장치는 투과되는 빛의 양을 조절하기 위한 적어도 하나의 편광자를 포함할 수 있다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자의 장축이 액정층에 인접한 표시판에 대하여 수직을 이루도록 배열되는 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하다.
수직 배향 모드의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어질 수 있는데, 이를 해결하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 개의 부화소의 전압을 달리하기도 한다.
본 기재는 측면 시인성이 향상될 수 있으면서, 한 화소가 포함하는 두 부화소의 전압비의 조정을 용이하게 할 수 있는 액정 표시 장치를 제공하고자 한다. 또한 본 기재는 광 누설 전류를 줄일 수 있고 트랜지스터의 배치 및 사이즈 조절의 자유도를 높일 수 있는 액정 표시 장치를 제공하기 위한 것이다.
게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선과 이격되어 있는 제1 전압선, 제2 전압선, 상기 게이트선에 연결된 제1 게이트 전극, 상기 데이터선과 연결된 제1 소스 전극, 그리고 제1 드레인 전극을 포함하는 제1 트랜지스터, 상기 게이트선에 연결된 제2 게이트 전극, 상기 데이터선과 연결된 제2 소스 전극, 그리고 제2 드레인 전극을 포함하는 제2 트랜지스터, 상기 제1 전압선에 연결된 제3 게이트 전극, 상기 제2 드레인 전극과 연결된 제3 소스 전극, 그리고 상기 제2 전압선과 연결된 제3 드레인 전극을 포함하는 제3 트랜지스터, 상기 제1 트랜지스터의 상기 제1 드레인 전극과 연결된 제1 액정 축전기, 그리고 상기 제2 트랜지스터의 상기 제2 드레인 전극과 연결된 제2 액정 축전기를 포함한다.
상기 제1 트랜지스터 및 상기 제2 트랜지스터는 제1 반도체를 포함하고, 상기 제3 트랜지스터는 상기 제1 반도체와 이격된 제2 반도체를 포함할 수 있다.
상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 연결되어 하나의 게이트 전극을 이루고, 상기 제1 반도체는 상기 게이트 전극과 중첩하고, 상기 제2 반도체는 상기 제3 게이트 전극과 중첩할 수 있다.
평면 뷰에서 상기 제1 반도체의 가장자리는 상기 게이트 전극 및 상기 게이트선의 가장자리 안쪽에 위치하고, 상기 제1 반도체의 가장자리는 상기 게이트 전극 및 상기 게이트선의 가장자리와 이격되어 있을 수 있다.
평면 뷰에서 상기 제2 반도체의 가장자리는 상기 제3 게이트 전극 및 상기 제1 전압선의 가장자리 안쪽에 위치하고, 상기 제2 반도체의 가장자리는 상기 제3 게이트 전극 및 상기 제1 전압선의 가장자리와 이격되어 있을 수 있다.
상기 게이트선은 제1방향으로 연장되어 있고, 상기 제1 소스 전극과 상기 제2 소스 전극은 상기 제1방향에 수직인 제2방향으로 연장된 두 개의 제1 가지부를 포함하고, 상기 제1 드레인 전극은 상기 두 개의 제1 가지부 사이에 위치하는 제2 가지부 및 상기 제2 가지부에 연결된 제1 확장부를 포함하고, 상기 제2 드레인 전극은 상기 제2방향으로 연장된 제3 가지부 및 상기 제3 가지부에 연결된 제2 확장부를 포함할 수 있다.
상기 제2 전압선은 상기 데이터선과 이격되어 있으며 상기 데이터선과 동일한 도전층에 위치하고, 상기 제3 드레인 전극은 상기 제2방향으로 연장되어 있을 수 있다.
평면 뷰에서 상기 제1 확장부와 상기 제2 확장부는 상기 게이트선을 사이에 두고 서로 마주할 수 있다.
상기 제1 액정 축전기의 일단은 상기 제1 드레인 전극과 전기적으로 연결된 제1 부화소 전극을 포함하고, 상기 제2 액정 축전기의 일단은 상기 제2 드레인 전극과 전기적으로 연결된 제2 부화소 전극을 포함하고, 평면 뷰에서 상기 제1 부화소 전극과 상기 제2 부화소 전극은 상기 게이트선을 사이에 두고 서로 마주할 수 있다.
상기 게이트선과 이격되어 있으며 상기 게이트선을 사이에 두고 상기 제1 전압선과 마주하는 제3 전압선을 더 포함하고, 상기 제1 확장부는 상기 제3 전압선과 중첩하여 제1 유지 축전기를 형성하고, 상기 제2 확장부는 상기 제1 전압선과 중첩하여 제2 유지 축전기를 형성할 수 있다.
상기 제1 전압선이 전달하는 전압과 상기 제2 전압선이 전달하는 전압은 일정할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 서로 이격된 게이트선 및 유지 전압선, 상기 게이트선 및 유지 전압선 위에 위치하며 서로 이격된 제1 반도체 및 제2 반도체, 상기 제1 반도체 및 제2 반도체 위에 위치하는 데이터선, 상기 데이터선에 연결된 제1 소스 전극 및 제2 소스 전극, 상기 제1 소스 전극과 마주하는 제1 드레인 전극, 상기 제2 소스 전극과 마주하는 제2 드레인 전극, 상기 제2 드레인 전극과 연결된 제3 소스 전극, 그리고 제3 드레인 전극을 포함하는 기준 전압선, 그리고 상기 제1 반도체 및 상기 제2 반도체 위에 위치하며 상기 제1 드레인 전극에 전기적으로 연결된 제1 부화소 전극 및 상기 제2 드레인 전극에 전기적으로 연결된 제2 부화소 전극을 포함하고, 상기 제1 반도체는 상기 게이트선이 포함하는 게이트 전극과 중첩하고, 상기 제2 반도체는 상기 유지 전압선이 포함하는 확장부와 중첩하고, 상기 제1 소스 전극, 상기 제2 소스 전극, 제1 드레인 전극 및 상기 제2 드레인 전극은 상기 제1 반도체와 중첩하고, 상기 제3 소스 전극 및 상기 제3 드레인 전극은 상기 제2 반도체와 중첩한다.
평면 뷰에서 상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리 안쪽에 위치하고, 상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리와 이격되어 있을 수 있다.
평면 뷰에서 상기 제2 반도체의 가장자리는 상기 유지 전압선의 가장자리 안쪽에 위치하고, 상기 제2 반도체의 가장자리는 상기 유지 전압선의 가장자리와 이격되어 있을 수 있다.
상기 게이트선은 제1방향으로 연장되어 있고, 상기 제1 소스 전극과 상기 제2 소스 전극은 상기 제1방향에 수직인 제2방향으로 연장된 두 개의 제1 가지부를 포함하고, 상기 제1 드레인 전극은 상기 두 개의 제1 가지부 사이에 위치하는 제2 가지부 및 상기 제2 가지부에 연결된 제1 확장부를 포함하고, 상기 제2 드레인 전극은 상기 제2방향으로 연장된 제3 가지부 및 상기 제3 가지부에 연결된 제2 확장부를 포함할 수 있다.
상기 기준 전압선은 상기 데이터선과 이격되어 있고, 상기 제3 드레인 전극은 상기 제2방향으로 연장되어 있을 수 있다.
평면 뷰에서 상기 제1 확장부와 상기 제2 확장부는 상기 게이트선을 사이에 두고 서로 마주할 수 있다.
평면 뷰에서 상기 제1 부화소 전극과 상기 제2 부화소 전극은 상기 게이트선을 사이에 두고 서로 마주할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 제1방향으로 연장되어 있으며 서로 이격된 게이트선 및 유지 전압선, 상기 제1방향과 교차하는 제2방향으로 연장되어 있으며 서로 이격된 데이터선 및 기준 전압선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 제1 트랜지스터 및 제2 트랜지스터, 상기 제2 트랜지스터와 연결되어 있으며 상기 유지 전압선 및 상기 기준 전압선과 연결되어 있는 제3 트랜지스터, 상기 제1 트랜지스터와 전기적으로 연결되어 있는 제1 부화소 전극, 그리고 상기 제2 트랜지스터 및 상기 제3 트랜지스터와 전기적으로 연결되어 있는 제2 부화소 전극을 포함하고, 상기 제1 및 제2 트랜지스터는 상기 게이트선과 중첩하는 제1 반도체를 포함하고, 상기 제3 트랜지스터는 상기 유지 전압선과 중첩하며 상기 제1 반도체와 이격되어 있는 제2 반도체를 포함한다.
평면 뷰에서 상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리 안쪽에 위치하고, 상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리와 이격되어 있을 수 있다.
본 발명의 실시예에 따르면, 액정 표시 장치의 측면 시인성이 향상될 수 있으면서, 한 화소가 포함하는 두 부화소의 전압비의 조정을 용이하게 할 수 있고, 광 누설 전류를 줄일 수 있으며 트랜지스터의 배치 및 사이즈 조절의 자유도를 높일 수 있는 액정 표시 장치가 제공된다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략적인 배치도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고,
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이고,
도 4는 도 3에 도시한 액정 표시 장치를 IVa-IVb 선을 따라 잘라 도시한 단면도이고,
도 5는 도 3에 도시한 액정 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 서로 수직인 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
먼저, 도 1을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략적인 배치도이다.
한 실시예에 따른 액정 표시 장치(1000)는 영상을 표시할 수 있는 영역인 표시 영역(DA)을 포함하는 표시판(300)을 포함하고, 표시판(300)은 표시 영역(DA) 주변에 위치하는 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 복수의 화소(PX), 그리고 복수의 게이트선(121)과 복수의 데이터선(171)을 포함한다.
복수의 게이트선(121)은 게이트 신호를 전달하며 제2방향(DR2)으로 배열되어 있을 수 있다. 각 게이트선(121)은 대체로 제1방향(DR1)으로 연장되어 있을 수 있다.
복수의 데이터선(171)은 데이터 신호를 전달하며 제1방향(DR1)으로 배열되어 있을 수 있다. 각 데이터선(171)은 대체로 제2방향(DR2)으로 연장되어 복수의 게이트선(121)과 교차할 수 있다.
각 화소(PX)는 적어도 하나의 게이트선(121) 및 적어도 하나의 데이터선(171)에 연결되어 있는 복수의 트랜지스터 및 이에 연결되어 있는 복수의 부화소 전극을 포함할 수 있다. 한 화소(PX)가 포함하는 복수의 부화소 전극을 함께 해당 화소(PX)의 화소 전극이라 한다. 평면 뷰에서 각 화소 전극에 대응하는 영역은 각 화소(PX)에 대한 입력 영상 신호의 휘도를 가지는 빛을 표시할 수 있다.
본 발명의 한 실시예에 따른 액정 표시 장치(1000)는 게이트 구동부(400) 및 데이터 구동부(500)를 더 포함할 수 있다.
게이트 구동부(400)는 표시판(300)의 비표시 영역(NDA)에 위치할 수 있다. 게이트 구동부(400)는 게이트 신호를 생성하여 게이트선(121)에 인가할 수 있다. 게이트 구동부(400)는 화소(PX)의 트랜지스터와 동일한 공정에서 기판 위에 직접 형성되어 있는 복수의 트랜지스터를 포함할 수 있다.
데이터 구동부(500)는 데이터선(171)에 데이터 신호를 인가할 수 있다. 데이터 구동부(500)는 적어도 하나의 집적 회로 칩의 형태로 표시판(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되어 표시판(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착될 수도 있다.
게이트 구동부(400)가 게이트 온 전압의 게이트 신호를 복수의 게이트선(121)에 1 수평 주기를 단위로 하여 차례대로 인가하고 모든 화소(PX)에 데이터 전압을 인가하여 한 프레임(frame)의 영상을 표시할 수 있다. 한 프레임이 끝나면 다음 프레임이 시작되어 모든 화소(PX)에 새로운 프레임의 데이터 전압이 인가될 수 있다.
도 1과 함께 도 2를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 화소(PX)의 구조에 대해 설명한다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소(PX)에 대한 등가 회로도이다.
도 2를 참조하면, 한 화소(PX)는 제1 부화소(PXa) 및 제2 부화소(PXb)를 포함한다.
제1 부화소(PXa)는 한 데이터선(171) 및 한 게이트선(121)에 연결되어 있는 제1 트랜지스터(Qa) 및 제1 트랜지스터(Qa)와 연결되어 있는 제1 액정 축전기(Clca)를 포함한다. 제2 부화소(PXb)는 제1 트랜지스터(Qa)가 연결되어 있는 데이터선(171) 및 게이트선(121)과 동일한 데이터선(171) 및 동일한 게이트선(121)에 연결되어 있는 제2 트랜지스터(Qb), 제3 트랜지스터(Qc), 그리고 이들과 연결되어 있는 제2 액정 축전기(Clcb)를 포함한다.
제1 트랜지스터(Qa)는 게이트선(121)에 연결되어 있는 게이트 전극, 데이터선(171)에 연결되어 있는 소스 전극, 그리고 제1 액정 축전기(Clca)에 연결되어 있는 드레인 전극을 포함할 수 있다. 제1 액정 축전기(Clca)의 일단은 제1 트랜지스터(Qa)의 드레인 전극에 연결되어 있는 제1 부화소 전극을 포함할 수 있고, 제1 액정 축전기(Clca)의 타단은 공통 전압(Vcom)에 연결될 수 있다. 공통 전압(Vcom)은 예를 들어 대략 6V 내지 7V일 수 있다. 제1 트랜지스터(Qa)는 게이트선(121)이 전달하는 게이트 신호에 따라 온/오프가 제어되어 데이터선(171)이 전달하는 데이터 전압을 제1 액정 축전기(Clca)에 전달할 수 있다.
제2 트랜지스터(Qb)는 제1 트랜지스터(Qa)와 같은 게이트선(121)에 연결되어 있는 게이트 전극, 데이터선(171)에 연결되어 있는 소스 전극, 그리고 제2 액정 축전기(Clcb) 및 제3 트랜지스터(Qc)의 소스 전극에 연결되어 있는 드레인 전극을 포함할 수 있다. 제2 액정 축전기(Clcb)의 일단은 제2 트랜지스터(Qb)의 드레인 전극에 연결되어 있는 제2 부화소 전극을 포함할 수 있고, 제2 액정 축전기(Clcb)의 타단은 공통 전압(Vcom)에 연결될 수 있다. 제2 트랜지스터(Qb)는 게이트선(121)이 전달하는 게이트 신호에 따라 온/오프가 제어되어 데이터선(171)이 전달하는 데이터 전압을 제2 액정 축전기(Clcb)에 전달할 수 있다.
제3 트랜지스터(Qc)는 제1 전압(Vst)(유지 전압이라고도 함)을 전달하는 유지 전압선에 연결되어 있는 게이트 전극, 제2 트랜지스터(Qb)의 드레인 전극에 연결되어 있는 소스 전극, 그리고 제2 전압(Vrd)(기준 전압이라고도 함)을 전달하는 기준 전압선에 연결되어 있는 드레인 전극을 포함할 수 있다. 제3 트랜지스터(Qc)는 게이트-소스 전위차 및 소스-드레인 전위차에 따른 소스-드레인 전류를 흘릴 수 있다. 제2 트랜지스터(Qb)가 턴온되면 데이터선(171)이 전달하는 데이터 전압이 제2 트랜지스터(Qb) 및 제3 트랜지스터(Qc)에 의해 분압되어 제2 액정 축전기(Clcb)에 전달될 수 있다. 이 경우, 제2 액정 축전기(Clcb)의 일단인 제2 부화소 전극의 전압은 한 프레임 동안 제2 전압(Vrd)으로 점차 변할 수 있다. 제1 전압(Vst) 및 제2 전압(Vrd)은 일정한 전압일 수 있다. 제2 전압(Vrd)은 예를 들어 공통 전압(Vcom)과 동일하거나 유사한 전압일 수 있다. 제2 전압(Vrd)이 공통 전압(Vcom)과 다른 경우, 제2 전압(Vrd)과 공통 전압(Vcom)의 차이는 대략 2V 이하일 수 있으나 이에 한정되지 않는다. 제1 전압(Vst)은 공통 전압(Vcom)과 동일하거나 유사할 수도 있으나 이에 한정되지 않는다.
제1 부화소(PXa) 및 제2 부화소(PXb)는 하나의 입력 영상 신호에 대해 서로 다른 감마 곡선에 따른 영상을 표시할 수도 있고 동일한 감마 곡선에 따른 영상을 표시할 수도 있다. 여기서 감마 곡선은 입력 영상 신호의 계조에 대한 휘도 또는 투과율의 변화를 나타낸 곡선을 의미한다. 즉, 동일한 입력 영상 신호에 대해 제1 액정 축전기(Clca)의 일단인 제1 부화소 전극과 제2 액정 축전기(Clcb)의 일단인 제2 부화소 전극의 전압이 다를 수 있고, 이에 따라 제1 부화소(PXa) 및 제2 부화소(PXb)는 각각의 감마 곡선에 따라 서로 다른 휘도를 나타낼 수 있다. 여기서 제1 부화소 전극의 전압 및 제2 부화소 전극의 전압은 한 프레임 동안의 평균 전압일 수 있다.
표시 장치의 측면 시인성을 개선하기 위해 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)의 충전되는 전압을 적절히 조절할 필요가 있는데, 특히 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)의 전압비를 적절히 조절할 필요가 있다.
제2 부화소(PXb)가 따르는 감마 곡선 또는 휘도는 제3 트랜지스터(Qc)와 제2 트랜지스터(Qb)의 채널 폭과 채널 길이의 비, 사이즈, 저항 등의 특성, 제2 전압(Vrd), 그리고 제1 전압(Vst) 등을 제어해 조절할 수 있다. 즉, 제2 액정 축전기(Clcb)의 충전 전압을 제3 트랜지스터(Qc)와 제2 트랜지스터(Qb)의 특성, 제2 전압(Vrd), 그리고 제1 전압(Vst) 등의 제어를 통해 조절함으로써 두 부화소(PXa, PXb)의 휘도가 달라질 수 있고, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)의 충전되는 전압을 적절히 조절하면 표시 장치의 측면 시인성을 개선할 수 있다.
본 기재의 설명에서, 한 트랜지스터의 소스 전극 및 드레인 전극은 게이트 전극을 중심으로 한 양단 전극을 서로 구별하기 위한 명칭으로서 둘의 명칭은 서로 바뀔 수도 있다.
다음, 도 1 및 도 2와 함께 도 3 내지 도 5를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구체적인 구조에 대해 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소(PX)에 대한 배치도이고, 도 4는 도 3에 도시한 액정 표시 장치를 IVa-IVb 선을 따라 잘라 도시한 단면도이고, 도 5는 도 3에 도시한 액정 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 제1 표시판(100)과 제2 표시판(200), 그리고 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함할 수 있다.
제1 표시판(100)에 대하여 설명하면, 절연성의 기판(110) 위에 게이트선(121), 제1 유지 전압선(131a), 그리고 제2 유지 전압선(131b)을 포함하는 게이트 도전층이 위치한다.
게이트선(121)은 게이트 신호를 전달하며 대체로 제1방향(DR1)으로 연장되어 있을 수 있다. 게이트선(121)은 게이트 전극(124)을 포함하고, 내부에 형성된 복수의 개구부(12)를 포함할 수 있다. 게이트 전극(124)은 주변 부분에 비해 제2방향(DR2)으로 확장되어 있을 수 있고 이웃한 두 개구부(12) 사이에 위치할 수 있다. 이와 달리 게이트 전극(124)이 게이트선(121)에 연결되어 있는 것으로 설명할 수도 있다.
제1 유지 전압선(131a)은 유지 전압을 전달하며 게이트선(121)과 이격되어 있고 대체로 제1방향(DR1)으로 연장되어 있을 수 있다. 유지 전압은 일정한 전압일 수 있고, 예를 들어 공통 전압(Vcom)과 동일하거나 유사한 전압일 수 있다. 제1 유지 전압선(131a)은 확장부(134a) 및 복수의 연장부(135a)를 포함할 수 있다. 확장부(134a)는 제1 유지 전압선(131a)으로부터 게이트선(121)이 있는 쪽을 향하여 돌출되거나 확장되어 있을 수 있다. 도 3에 도시한 실시예에서는 확장부(134a)는 제1 유지 전압선(131a)으로부터 아래쪽으로 확장되어 있다. 이와 달리 확장부(134a)가 제1 유지 전압선(131a)에 연결되어 있는 것으로 설명할 수도 있다. 연장부(135a)는 제1 유지 전압선(131a)으로부터 대체로 제2방향(DR2)으로 돌출되어 연장될 수 있다. 도 3을 참조하면, 연장부(135a)는 제1 유지 전압선(131a)으로부터 위로 돌출되어 연장될 수 있으나 이에 한정되지 않는다.
제2 유지 전압선(131b)은 유지 전압(Vst)을 전달하며 게이트선(121)과 이격되어 있고 대체로 제1방향(DR1)으로 연장되어 있을 수 있다. 제2 유지 전압선(131b)은 확장부(134b) 및 복수의 연장부(135b)를 포함할 수 있다. 확장부(134b)는 제2 유지 전압선(131b)으로부터 게이트선(121)이 있는 쪽을 향하여 돌출되거나 확장되어 있을 수 있다. 도 3에 도시한 실시예에서는 확장부(134b)는 제2 유지 전압선(131b)으로부터 위쪽으로 확장되어 있다. 이와 달리 확장부(134b)가 제2 유지 전압선(131b)에 연결되어 있는 것으로 설명할 수도 있다. 연장부(135b)는 제2 유지 전압선(131b)으로부터 대체로 제2방향(DR2)으로 돌출되어 연장될 수 있다. 도 3을 참조하면, 연장부(135b)는 제2 유지 전압선(131b)으로부터 아래로 돌출되어 연장될 수 있으나 이에 한정되지 않는다.
제1 유지 전압선(131a)과 제2 유지 전압선(131b)은 게이트선(121)을 사이에 두고 서로 마주할 수 있다. 제1 유지 전압선(131a)이 전달하는 유지 전압은 제2 유지 전압선(131b)이 전달하는 유지 전압(Vst)과 동일할 수 있다. 제1 유지 전압선(131a)은 생략될 수도 있다.
게이트 도전층 위에는 게이트 절연막(140)이 위치할 수 있다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소 등과 같은 절연 물질을 포함할 수 있다.
게이트 절연막(140) 위에는 서로 이격된 제1 반도체(154a) 및 제2 반도체(154b)가 위치한다.
제1 반도체(154a)는 게이트 전극(124) 위에 위치하여 게이트 전극(124)과 중첩한다. 제1 반도체(154a)는 대체로 제1방향(DR1)으로 긴 형태를 가질 수 있으나 이에 한정되지 않는다. 서로 이웃한 제1 반도체(154a)의 가장자리와 게이트선(121)의 개구부(12)의 가장자리 사이는 0보다 큰 간격(GP)만큼 이격되어 있을 수 있다. 평면 뷰에서 제1 반도체(154a)의 가장자리는 게이트선(121)의 가장자리의 안쪽에 위치하며 게이트 전극(124)을 포함한 게이트선(121)과 중첩할 수 있고, 제1 반도체(154a)의 가장자리는 게이트선(121)의 가장자리와 이격되어 있을 수 있다.
제2 반도체(154b)는 제2 유지 전압선(131b)의 확장부(134b) 위에 위치하여 확장부(134b)와 중첩한다. 제2 반도체(154b)의 제1방향(DR1)의 길이는 제1 반도체(154a)의 제1방향(DR1)의 길이보다 짧을 수 있다. 평면 뷰에서 제2 반도체(154b)의 가장자리는 확장부(134b)를 포함한 제2 유지 전압선(131b)의 가장자리의 안쪽에 위치할 수 있고, 제2 반도체(154b)의 가장자리는 확장부(134b)를 포함한 제2 유지 전압선(131b)의 가장자리와 이격되어 있을 수 있다.
제1 반도체(154a) 및 제2 반도체(154b)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 또는 금속 산화물(metal oxide) 등의 반도체 물질을 포함할 수 있다.
제1 반도체(154a) 및 제2 반도체(154b) 위에는 저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165c)를 포함하는 저항성 접촉층이 위치할 수 있다. 저항성 접촉층은 인 등의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질을 포함하거나 실리사이드(silicide) 등을 포함할 수 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165c) 위에는 데이터선(171a, 171b), 기준 전압선(172), 제1 소스 전극(173a), 제2 소스 전극(173b), 제3 소스 전극(173c), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 그리고 제3 드레인 전극(175c)을 포함하는 데이터 도전층이 위치한다.
데이터선(171a, 171b) 각각은 대체로 제2방향(DR2)으로 연장되어 게이트선(121)과 교차할 수 있으며 각각 데이터 전압을 전달할 수 있다. 각 데이터선(171a, 171b)은 굴곡된 부분을 포함할 수 있다. 각 데이터선(171a, 171b)은 게이트선(121)의 개구부(12)와 중첩할 수 있다. 서로 이웃한 데이터선(171a)과 데이터선(171b)은 게이트 전극(124)을 사이에 두고 서로 마주하는 부분을 포함할 수 있다.
기준 전압선(172)은 대체로 제2방향(DR2)으로 연장되어 게이트선(121)과 교차할 수 있으며 제2 전압(Vrd)을 전달할 수 있다. 한 기준 전압선(172)은 서로 이웃한 두 데이터선(171a, 171b) 사이에 위치할 수 있으며 데이터선(171a, 171b)과 이격되어 있다. 기준 전압선(172)은 굴곡된 부분을 포함할 수 있다. 기준 전압선(172)은 제1 반도체(154a)와 중첩하지 않고 제1 반도체(154a)와 이격되어 있다. 기준 전압선(172)은 제2 반도체(154b)와 중첩하는 부분을 포함한다.
제1 소스 전극(173a)은 데이터 도전층에 위치하는 연결부(176)를 통해 데이터선(171)과 전기적으로 연결되어 있고, 대체로 영문자 U자 형태를 이룰 수 있다. 즉, 제1 소스 전극(173a)은 대체로 제2방향(DR2)으로 연장된 두 개의 수직 가지부 및 두 수직 가지부 사이를 연결하며 제1방향(DR1)으로 연장된 수평 가지부를 포함하여 대체로 영문자 U자 형태를 이룰 수 있다. 연결부(176)는 대체로 제1방향(DR1)으로 연장될 수 있다.
제1 드레인 전극(175a)은 제1 반도체(154a) 위에서 제1 소스 전극(173a)과 마주하며 U자 형태의 제1 소스 전극(173a)에 의해 둘러싸여 있고 대체로 제2방향(DR2)으로 연장된 가지부 및 가지부에 연결된 확장부(177a)를 포함할 수 있다. 확장부(177a)는 제1 유지 전압선(131a)의 확장부(134a)와 중첩할 수 있다. 제1 드레인 전극(175a)의 가지부는 제1 소스 전극(173a)의 두 개의 수직 가지부 사이에 위치할 수 있다.
제1 소스 전극(173a)의 제2방향(DR2)으로 연장된 두 수직 가지부와 제1 드레인 전극(175a)의 제2방향(DR2)으로 연장된 가지부는 제1 반도체(154a)와 중첩한다.
게이트 전극(124), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 트랜지스터(Qa)를 이룬다. 게이트 전극(124) 중 제1 트랜지스터(Qa)를 이루는 부분을 제1 게이트 전극이라 한다.
제1 소스 전극(173a)의 적어도 일부는 제2 소스 전극(173b)일 수 있다. 구체적으로, 제1 소스 전극(173a)의 부분 중 제1 반도체(154a) 위에서 제2 드레인 전극(175b)과 마주하며 이웃한 부분이 제2 소스 전극(173b)일 수 있다. 예를 들어, 도 1에서 제1 드레인 전극(175a)을 사이에 두고 마주하는 제1 소스 전극(173a)의 두 수직 가지부 중 오른쪽의 수직 가지부의 적어도 일부가 제2 소스 전극(173b)이 될 수 있다. 이와 달리 제2 소스 전극(173b)이 제1 소스 전극(173a)에 연결된 것으로 설명할 수도 있다. 이 경우 제1 소스 전극(173a)과 제2 소스 전극(173b)은 함께 영문자 U자 형태를 이룰 수 있다.
제2 드레인 전극(175b)은 제1 반도체(154a) 위에서 제2 소스 전극(173b)과 마주하며 대체로 제2방향(DR2)으로 연장된 가지부 및 가지부에 연결된 확장부(177b)를 포함할 수 있다. 확장부(177b)는 제2 유지 전압선(131b)의 확장부(134b)와 중첩할 수 있다. 확장부(177b)는 게이트선(121)의 게이트 전극(124) 또는 제1 반도체(154a)를 사이에 두고 확장부(177a)와 마주할 수 있다. 제2 드레인 전극(175b)의 적어도 일부는 제2 반도체(154b)와 중첩한다.
제2 소스 전극(173b)과 제2 드레인 전극(175b)의 제2방향(DR2)으로 연장된 가지부는 제1 반도체(154a)와 중첩한다.
게이트 전극(124), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제1 반도체(154a)와 함께 제2 트랜지스터(Qa)를 이룬다. 게이트 전극(124) 중 제2 트랜지스터(Qb)를 이루는 부분을 제2 게이트 전극이라 한다.
제2 드레인 전극(175b)의 적어도 일부는 제3 소스 전극(173c)일 수 있다. 예를 들어, 도 1에서 제2 반도체(154b) 위에서 기준 전압선(172)과 마주하며 이웃하는 제2 드레인 전극(175b)의 확장부(177b)의 일부가 제3 소스 전극(173c)이 될 수 있다. 이와 달리 제3 소스 전극(173c)이 제2 드레인 전극(175b)에 연결된 것으로 설명할 수도 있다.
기준 전압선(172)의 부분 중 제2 반도체(154b)와 중첩하며 제2 반도체(154b) 위에서 제3 소스 전극(173c)과 마주하는 부분이 제3 드레인 전극(175c)을 이룰 수 있다. 제3 드레인 전극(175c)은 대체로 제2방향(DR2)으로 연장되어 있을 수 있다.
제3 소스 전극(173c)과 제3 드레인 전극(175c)은 제2 반도체(154b)와 중첩한다.
제2 유지 전압선(131b)의 확장부(134b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)은 제2 반도체(154b)와 함께 제3 트랜지스터(Qc)를 이룬다. 즉, 제3 트랜지스터(Qc)의 게이트 전극은 제2 유지 전압선(131b)의 확장부(134b)일 수 있고, 이를 제3 게이트 전극이라 한다.
제1 트랜지스터(Qa), 제2 트랜지스터(Qb) 및 제3 트랜지스터(Qc) 각각은 박막 트랜지스터일 수 있다.
제1 트랜지스터(Qa), 제2 트랜지스터(Qb), 그리고 제3 트랜지스터(Qc)의 채널은 각각 제1, 제2, 제3 소스 전극(173a, 173b, 173c)과 제1, 제2, 제3 드레인 전극(175a, 175b, 175c)의 사이에 위치하는 반도체(154a, 154b)에 형성될 수 있다.
게이트 도전층 및 데이터 도전층은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다.
데이터 도전층 및 노출된 반도체(154a, 154b) 부분 위에는 제1 절연층(180a)이 위치할 수 있다. 제1 절연층(180a)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
제1 절연층(180a) 위에는 색필터(230)가 위치할 수 있다. 색필터(230)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 유기 물질 및 색을 나타낼 수 있는 안료 등을 포함할 수 있다.
색필터(230) 위에는 제2 절연층(180b)이 위치할 수 있다. 제2 절연층(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있는데, 특히 유기 절연 물질을 포함하여 대체로 평탄한 윗면을 이룰 수 있다. 제2 절연층(180b)은 색필터(230)가 노출되는 것을 방지하고, 안료 등의 불순물이 액정층(3)으로 유입되는 것을 방지할 수 있다.
제1 절연층(180a)과 제2 절연층(180b)은 제1 드레인 전극(175a)의 확장부(177a) 위에 위치하는 접촉 개구(185a), 그리고 제2 드레인 전극(175b)의 확장부(177b) 위에 위치하는 접촉 개구(185b)를 포함할 수 있다.
제2 절연층(180b) 위에는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 화소 전극, 그리고 차폐 전극(199)을 포함하는 화소 전극층이 위치할 수 있다.
평면 뷰에서 각 화소(PX)에 대해 게이트선(121) 및 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)를 기준으로 한 쪽에 제1 부화소 전극(191a)이 위치하고 반대쪽에 제2 부화소 전극(191b)이 위치할 수 있다. 도 3에 도시한 실시예에서는 제1 부화소 전극(191a)이 게이트선(121)을 기준으로 위쪽에 위치하고, 제2 부화소 전극(191b)이 게이트선(121)을 기준으로 아래쪽에 위치할 수 있다.
제1 부화소 전극(191a)은 제1방향(DR1)으로 연장된 가로 줄기부(192a), 가로 줄기부(192a)에 연결되어 있으며 제2방향(DR2)으로 연장된 세로 줄기부(193a), 그리고 가로 줄기부(192a) 또는 세로 줄기부(193a)에 연결되어 있으며 제1방향(DR1) 및 제2방향(DR2)에 비스듬한 방향으로 연장된 복수의 미세 가지부(194a)를 포함할 수 있다. 또한, 제1 부화소 전극(191a)은 제1 드레인 전극(175a)의 확장부(177a)를 향하여 돌출된 연장부(196a) 및 연장부(196a) 끝에 연결된 접촉부(197a)를 포함할 수 있다. 접촉부(197a)는 접촉 개구(185a)를 통해 제1 드레인 전극(175a)의 확장부(177a)와 전기적으로 연결되어 있다.
제2 부화소 전극(191b)은 제1방향(DR1)으로 연장된 가로 줄기부(192b), 가로 줄기부(192b)에 연결되어 있으며 제2방향(DR2)으로 연장된 세로 줄기부(193b), 그리고 가로 줄기부(192b) 또는 세로 줄기부(193b)에 연결되어 있으며 제1방향(DR1) 및 제2방향(DR2)에 비스듬한 방향으로 연장된 복수의 미세 가지부(194b)를 포함할 수 있다. 또한, 제2 부화소 전극(191b)은 제2 드레인 전극(175b)의 확장부(177b)를 향하여 돌출된 연장부(196b) 및 연장부(196b) 끝에 연결된 접촉부(197b)를 포함할 수 있다. 접촉부(197b)는 접촉 개구(185b)를 통해 제2 드레인 전극(175b)의 확장부(177b)와 전기적으로 연결되어 있다.
앞에서 설명한 기준 전압선(172)은 제1 부화소 전극(191a)의 세로 줄기부(193a)와 중첩하며 나란하게 연장된 부분, 그리고 제2 부화소 전극(191b)의 세로 줄기부(193b)와 중첩하며 나란하게 연장된 부분을 포함할 수 있다.
차폐 전극(199)은 게이트 도전층인 게이트선(121)과 제1 및 제2 유지 전압선(131a, 131b)의 가장자리 또는 그 주위와 중첩하여 게이트 도전층의 가장자리에 의한 프린지 필드를 차폐하고 이로 인한 빛샘을 방지할 수 있다.
앞에서 설명한 제1 및 제2 유지 전압선(131a, 131b)의 연장부(135a, 135b)는 이웃한 화소 전극 사이를 차폐하여 빛샘을 방지할 수 있다.
화소 전극층은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 금속 박막 등과 같은 투명한 도전 물질을 포함할 수 있다.
화소 전극층과 제2 절연층(180b) 위에는 배향막(11)이 위치할 수 있다. 배향막(11)은 수직 배향막일 수 있다. 배향막(11)은 적어도 한 방향으로 러빙되어 있을 수도 있고, 반응성 메소겐(reactive mesogen)을 포함하는 배향 보조제를 포함할 수도 있다. 배향막(11)이 배향 보조제를 포함하는 경우, 배향 보조제는 배향막(11)이 포함하는 주쇄(main-chain) 및 측쇄(side-chain) 중 측쇄를 형성할 수 있다. 액정 분자(31)들은 이러한 측쇄에 의해 선경사를 이룰 수 있다.
본 발명의 다른 실시예에 따르면, 기준 전압선(172)은 데이터 도전층과 다른 층에 위치할 수도 있다. 즉, 기준 전압선(172)은 데이터선(171)과 다른 도전층에 위치할 수도 있다. 예를 들어, 기준 전압선(172)은 게이트 도전층에 위치할 수도 있으며, 이 경우 게이트선(121) 및 제1 및 제2 유지 전압선(131a, 131b)과 이격되어 있을 수 있고, 데이터 도전층에 위치하는 제3 트랜지스터(Qc)의 제3 드레인 전극(175c)은 게이트 절연막(140)이 포함하는 별도의 접촉 개구를 통해 게이트 도전층에 위치하는 기준 전압선에 전기적으로 연결되어 기준 전압을 인가받을 수 있다.
제2 표시판(200)에 대하여 설명하면, 절연성의 기판(210) 위에(도 4 및 도 5에서는 기판(210)의 아래에) 차광 부재(220)가 위치할 수 있다. 차광 부재(220)는 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)와 중첩하는 부분, 데이터선(171a, 171b)과 중첩하는 부분 등을 포함할 수 있다.
다른 실시예에 따르면 차광 부재(220)는 제2 표시판(200)이 아닌 제1 표시판(100)에 위치할 수도 있다.
차광 부재(220) 위에는(도 4 및 도 5에서는 차광 부재(220)의 아래에) 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 기판(210)의 전면 위에 하나의 연속체로 형성되어 있을 수 있다. 공통 전극(270)은 공통 전압(Vcom)을 전달할 수 있다.
공통 전극(270)은 ITO, IZO, 금속 박막 등의 투명한 도전 물질을 포함할 수 있다.
공통 전극(270) 위에는(도 4 및 도 5에서는 공통 전극(270)의 아래에) 배향막(21)이 위치할 수 있다. 배향막(21)은 수직 배향막일 수 있다. 배향막(21)은 적어도 한 방향으로 러빙되어 있을 수도 있고, 배향막(11)과 같이 반응성 메소겐을 포함하는 배향 보조제를 포함할 수도 있다.
액정층(3)은 복수의 액정 분자(31)를 포함한다. 액정 분자(31)는 음의 유전율 이방성을 가질 수 있고, 액정층(3)에 전기장이 생성되지 않은 상태에서 기판(110, 210)에 대략 수직한 방향으로 배향되어 있을 수 있다. 액정 분자(31)는 액정층(3)에 전기장이 생성되지 않을 때 일정한 방향으로 선경사를 이룰 수도 있다.
제1 부화소 전극(191a)은 공통 전극(270) 및 액정층(3)과 함께 제1 액정 축전기(Clca)를 형성하고, 제2 부화소 전극(191b)은 공통 전극(270) 및 액정층(3)과 함께 제2 액정 축전기(Clcb)를 형성할 수 있다.
제1 드레인 전극(175a)의 확장부(177a) 및 제1 부화소 전극(191a)은 게이트 절연막(140)을 사이에 두고 제1 유지 전압선(131a)의 확장부(134a)와 중첩하여 제1 액정 축전기(Clca)의 충전 전압을 유지하는 기능을 강화할 수 있는 유지 축전기를 형성할 수 있다. 제2 드레인 전극(175b)의 확장부(177b) 및 제2 부화소 전극(191b)은 게이트 절연막(140)을 사이에 두고 제2 유지 전압선(131b)의 확장부(134b)와 중첩하여 제2 액정 축전기(Clcb)의 충전 전압을 유지하는 기능을 강화할 수 있는 유지 축전기(Cstb)를 형성할 수 있다.
본 발명의 실시예에 따르면, 제1 트랜지스터(Qa)와 제2 트랜지스터(Qb)를 형성하는 제1 반도체(154a)는 게이트 전극(124)과 중첩하고, 제3 트랜지스터(Qc)를 형성하는 제2 반도체(154b)는 제2 유지 전압선(131b)의 확장부(134b)와 중첩하고, 제1 반도체(154a)는 제2 반도체(154b)와 분리되어 있다.
따라서 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)를 동일한 게이트 전극 및 동일한 반도체를 포함하여 형성하는 경우에 비해 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)를 배치할 수 있는 면적이 넓어져 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)의 배치 및 사이즈를 자유롭게 조절할 수 있어 디자인 자유도가 높아질 수 있다. 따라서, 제1 부화소(PXa) 및 제2 부화소(PXb)이 따르는 감마 곡선을 조절하기 위해 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)의 채널 폭과 채널 길이의 비, 사이즈, 저항 등의 특성을 조절하여 설계하기가 용이해진다.
특히 고해상도의 액정 표시 장치의 경우 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)를 형성할 수 있는 충분한 공간을 확보할 수 있고, 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc)의 배치 및 디자인 변경이 용이하여 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb)의 전압비를 용이하게 조정할 수 있고 이에 따라 측면 시인성을 더욱 향상시킬 수 있다.
또한, 한 프레임 동안 제2 액정 축전기(Clcb)의 전압은 제3 트랜지스터(Qc)가 연결된 제2 전압(Vrd) 및 제1 전압(Vst)을 모두 조절하여 조정 가능하므로, 제3 트랜지스터(Qc)의 게이트 전극이 제1 및 제2 트랜지스터(Qa, Qb)와 같이 게이트선(121)에 연결되어 있는 경우에 비해 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb)의 전압비를 조절하기가 용이하다.
예를 들어, 제2 부화소(PXb)의 제2 액정 축전기(Clcb)의 전압을 천천히 떨어뜨리고자 할 경우 제1 전압(Vst)을 게이트 오프 전압에 가까이 조절할 수 있고, 제2 부화소(PXb)의 제2 액정 축전기(Clcb)의 전압을 빨리 떨어뜨리고자 할 경우 제1 전압(Vst)을 게이트 온 전압에 가까이 조절할 수 있다. 또한, 예를 들어 제2 부화소(PXb)의 휘도를 높이고자 할 경우 제2 전압(Vrd)을 액정 표시 장치의 화이트 전압에 가깝게 조절할 수 있다.
또한, 제1 반도체(154a)가 제1, 제2 및 제3 트랜지스터(Qa, Qb, Qc) 모두를 형성하는 경우에 비해, 제1 및 제2 트랜지스터(Qa, Qb)만을 형성할 수 있을 정도로 제1 반도체(154a)의 사이즈를 줄일 수 있으므로, 제1 반도체(154a)의 가장자리와 게이트선(121)의 개구부(12)의 가장자리 사이의 간격(GP)이 충분한 마진을 가질 수 있다. 따라서 제1 반도체(154a)가 게이트선(121)을 포함한 게이트 도전층에 의해 충분한 마진을 가지고 광 차단될 수 있어서 제1 및 제2 트랜지스터(Qa, Qb)의 광에 의한 누설 전류를 줄일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층
110, 210: 기판
121: 게이트선
131a, 131b: 유지 전압선
140: 게이트 절연막
154a, 154b: 반도체
180a, 180b: 절연층
171a, 171b: 데이터선
172: 기준 전압선
191a, 191b: 부화소 전극
220: 차광 부재
230: 색필터
270: 공통 전극

Claims (20)

  1. 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선과 이격되어 있는 제1 전압선,
    제2 전압선,
    상기 게이트선에 연결된 제1 게이트 전극, 상기 데이터선과 연결된 제1 소스 전극, 그리고 제1 드레인 전극을 포함하는 제1 트랜지스터,
    상기 게이트선에 연결된 제2 게이트 전극, 상기 데이터선과 연결된 제2 소스 전극, 그리고 제2 드레인 전극을 포함하는 제2 트랜지스터,
    상기 제1 전압선에 연결된 제3 게이트 전극, 상기 제2 드레인 전극과 연결된 제3 소스 전극, 그리고 상기 제2 전압선과 연결된 제3 드레인 전극을 포함하는 제3 트랜지스터,
    상기 제1 트랜지스터의 상기 제1 드레인 전극과 연결된 제1 액정 축전기, 그리고
    상기 제2 트랜지스터의 상기 제2 드레인 전극과 연결된 제2 액정 축전기
    를 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 제1 반도체를 포함하고,
    상기 제3 트랜지스터는 상기 제1 반도체와 이격된 제2 반도체를 포함하는
    액정 표시 장치.
  3. 제2항에서,
    상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 연결되어 하나의 게이트 전극을 이루고,
    상기 제1 반도체는 상기 게이트 전극과 중첩하고,
    상기 제2 반도체는 상기 제3 게이트 전극과 중첩하는
    액정 표시 장치.
  4. 제3항에서,
    평면 뷰에서 상기 제1 반도체의 가장자리는 상기 게이트 전극 및 상기 게이트선의 가장자리 안쪽에 위치하고,
    상기 제1 반도체의 가장자리는 상기 게이트 전극 및 상기 게이트선의 가장자리와 이격되어 있는
    액정 표시 장치.
  5. 제4항에서,
    평면 뷰에서 상기 제2 반도체의 가장자리는 상기 제3 게이트 전극 및 상기 제1 전압선의 가장자리 안쪽에 위치하고,
    상기 제2 반도체의 가장자리는 상기 제3 게이트 전극 및 상기 제1 전압선의 가장자리와 이격되어 있는
    액정 표시 장치.
  6. 제3항에서,
    상기 게이트선은 제1방향으로 연장되어 있고,
    상기 제1 소스 전극과 상기 제2 소스 전극은 상기 제1방향에 수직인 제2방향으로 연장된 두 개의 제1 가지부를 포함하고,
    상기 제1 드레인 전극은 상기 두 개의 제1 가지부 사이에 위치하는 제2 가지부 및 상기 제2 가지부에 연결된 제1 확장부를 포함하고,
    상기 제2 드레인 전극은 상기 제2방향으로 연장된 제3 가지부 및 상기 제3 가지부에 연결된 제2 확장부를 포함하는
    액정 표시 장치.
  7. 제6항에서,
    상기 제2 전압선은 상기 데이터선과 이격되어 있으며 상기 데이터선과 동일한 도전층에 위치하고,
    상기 제3 드레인 전극은 상기 제2방향으로 연장되어 있는
    액정 표시 장치.
  8. 제7항에서,
    평면 뷰에서 상기 제1 확장부와 상기 제2 확장부는 상기 게이트선을 사이에 두고 서로 마주하는 액정 표시 장치.
  9. 제8항에서,
    상기 제1 액정 축전기의 일단은 상기 제1 드레인 전극과 전기적으로 연결된 제1 부화소 전극을 포함하고,
    상기 제2 액정 축전기의 일단은 상기 제2 드레인 전극과 전기적으로 연결된 제2 부화소 전극을 포함하고,
    평면 뷰에서 상기 제1 부화소 전극과 상기 제2 부화소 전극은 상기 게이트선을 사이에 두고 서로 마주하는
    액정 표시 장치.
  10. 제9항에서,
    상기 게이트선과 이격되어 있으며 상기 게이트선을 사이에 두고 상기 제1 전압선과 마주하는 제3 전압선을 더 포함하고,
    상기 제1 확장부는 상기 제3 전압선과 중첩하여 제1 유지 축전기를 형성하고,
    상기 제2 확장부는 상기 제1 전압선과 중첩하여 제2 유지 축전기를 형성하는
    액정 표시 장치.
  11. 제3항에서,
    상기 제1 전압선이 전달하는 전압과 상기 제2 전압선이 전달하는 전압은 일정한 액정 표시 장치.
  12. 기판,
    상기 기판 위에 위치하며 서로 이격된 게이트선 및 유지 전압선,
    상기 게이트선 및 유지 전압선 위에 위치하며 서로 이격된 제1 반도체 및 제2 반도체,
    상기 제1 반도체 및 제2 반도체 위에 위치하는 데이터선, 상기 데이터선에 연결된 제1 소스 전극 및 제2 소스 전극, 상기 제1 소스 전극과 마주하는 제1 드레인 전극, 상기 제2 소스 전극과 마주하는 제2 드레인 전극, 상기 제2 드레인 전극과 연결된 제3 소스 전극, 그리고 제3 드레인 전극을 포함하는 기준 전압선, 그리고
    상기 제1 반도체 및 상기 제2 반도체 위에 위치하며 상기 제1 드레인 전극에 전기적으로 연결된 제1 부화소 전극 및 상기 제2 드레인 전극에 전기적으로 연결된 제2 부화소 전극
    을 포함하고,
    상기 제1 반도체는 상기 게이트선이 포함하는 게이트 전극과 중첩하고,
    상기 제2 반도체는 상기 유지 전압선이 포함하는 확장부와 중첩하고,
    상기 제1 소스 전극, 상기 제2 소스 전극, 제1 드레인 전극 및 상기 제2 드레인 전극은 상기 제1 반도체와 중첩하고,
    상기 제3 소스 전극 및 상기 제3 드레인 전극은 상기 제2 반도체와 중첩하는
    액정 표시 장치.
  13. 제12항에서,
    평면 뷰에서 상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리 안쪽에 위치하고,
    상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리와 이격되어 있는
    액정 표시 장치.
  14. 제13항에서,
    평면 뷰에서 상기 제2 반도체의 가장자리는 상기 유지 전압선의 가장자리 안쪽에 위치하고,
    상기 제2 반도체의 가장자리는 상기 유지 전압선의 가장자리와 이격되어 있는
    액정 표시 장치.
  15. 제12항에서,
    상기 게이트선은 제1방향으로 연장되어 있고,
    상기 제1 소스 전극과 상기 제2 소스 전극은 상기 제1방향에 수직인 제2방향으로 연장된 두 개의 제1 가지부를 포함하고,
    상기 제1 드레인 전극은 상기 두 개의 제1 가지부 사이에 위치하는 제2 가지부 및 상기 제2 가지부에 연결된 제1 확장부를 포함하고,
    상기 제2 드레인 전극은 상기 제2방향으로 연장된 제3 가지부 및 상기 제3 가지부에 연결된 제2 확장부를 포함하는
    액정 표시 장치.
  16. 제15항에서,
    상기 기준 전압선은 상기 데이터선과 이격되어 있고,
    상기 제3 드레인 전극은 상기 제2방향으로 연장되어 있는
    액정 표시 장치.
  17. 제16항에서,
    평면 뷰에서 상기 제1 확장부와 상기 제2 확장부는 상기 게이트선을 사이에 두고 서로 마주하는 액정 표시 장치.
  18. 제17항에서,
    평면 뷰에서 상기 제1 부화소 전극과 상기 제2 부화소 전극은 상기 게이트선을 사이에 두고 서로 마주하는 액정 표시 장치.
  19. 제1방향으로 연장되어 있으며 서로 이격된 게이트선 및 유지 전압선,
    상기 제1방향과 교차하는 제2방향으로 연장되어 있으며 서로 이격된 데이터선 및 기준 전압선,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 제1 트랜지스터 및 제2 트랜지스터,
    상기 제2 트랜지스터와 연결되어 있으며 상기 유지 전압선 및 상기 기준 전압선과 연결되어 있는 제3 트랜지스터,
    상기 제1 트랜지스터와 전기적으로 연결되어 있는 제1 부화소 전극, 그리고
    상기 제2 트랜지스터 및 상기 제3 트랜지스터와 전기적으로 연결되어 있는 제2 부화소 전극
    을 포함하고,
    상기 제1 및 제2 트랜지스터는 상기 게이트선과 중첩하는 제1 반도체를 포함하고,
    상기 제3 트랜지스터는 상기 유지 전압선과 중첩하며 상기 제1 반도체와 이격되어 있는 제2 반도체를 포함하는
    액정 표시 장치.
  20. 제19항에서,
    평면 뷰에서 상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리 안쪽에 위치하고,
    상기 제1 반도체의 가장자리는 상기 게이트선의 가장자리와 이격되어 있는
    액정 표시 장치.
KR1020190056889A 2019-05-15 2019-05-15 액정 표시 장치 KR20200133043A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190056889A KR20200133043A (ko) 2019-05-15 2019-05-15 액정 표시 장치
US16/785,554 US11422421B2 (en) 2019-05-15 2020-02-07 Liquid crystal display
CN202010264139.2A CN111948860A (zh) 2019-05-15 2020-04-07 液晶显示器
TW109112010A TW202043863A (zh) 2019-05-15 2020-04-09 液晶顯示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190056889A KR20200133043A (ko) 2019-05-15 2019-05-15 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20200133043A true KR20200133043A (ko) 2020-11-26

Family

ID=73231587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190056889A KR20200133043A (ko) 2019-05-15 2019-05-15 액정 표시 장치

Country Status (4)

Country Link
US (1) US11422421B2 (ko)
KR (1) KR20200133043A (ko)
CN (1) CN111948860A (ko)
TW (1) TW202043863A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210106061A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR20210129791A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치
CN113325645B (zh) * 2021-05-31 2022-05-31 Tcl华星光电技术有限公司 像素结构及其设计方法、显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469028B1 (ko) * 2008-08-11 2014-12-04 삼성디스플레이 주식회사 표시 장치
KR101833498B1 (ko) * 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치
KR101825214B1 (ko) 2011-06-17 2018-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
US8952878B2 (en) * 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device
KR20130089036A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 액정 표시 장치
KR101936923B1 (ko) 2012-08-22 2019-01-10 삼성디스플레이 주식회사 표시 장치용 모기판, 표시 장치용 모기판의 제조 방법, 및 표시 장치의 제조 방법
KR102222999B1 (ko) * 2013-12-26 2021-03-04 삼성디스플레이 주식회사 표시 장치
KR20160089008A (ko) * 2015-01-16 2016-07-27 삼성디스플레이 주식회사 액정 표시 장치
KR102315811B1 (ko) * 2015-02-16 2021-10-25 삼성디스플레이 주식회사 표시 장치
KR102335825B1 (ko) * 2015-04-23 2021-12-06 삼성디스플레이 주식회사 액정 표시 장치
KR102326370B1 (ko) * 2015-06-02 2021-11-16 삼성디스플레이 주식회사 액정 표시 장치
KR102437757B1 (ko) 2015-07-20 2022-08-30 삼성디스플레이 주식회사 액정 표시패널 및 액정 표시장치
KR102422576B1 (ko) * 2015-10-14 2022-07-21 삼성디스플레이 주식회사 액정 표시장치
KR102493218B1 (ko) 2016-04-04 2023-01-30 삼성디스플레이 주식회사 액정 표시 장치
KR20170124065A (ko) * 2016-04-29 2017-11-09 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
KR102564463B1 (ko) 2016-06-29 2023-08-07 엘지디스플레이 주식회사 광 밸브 패널과 이를 이용한 액정표시장치
KR101996339B1 (ko) 2019-01-25 2019-07-05 삼성디스플레이 주식회사 표시 패널 및 이의 구동 방법

Also Published As

Publication number Publication date
TW202043863A (zh) 2020-12-01
CN111948860A (zh) 2020-11-17
US11422421B2 (en) 2022-08-23
US20200363689A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
JP5739362B2 (ja) 液晶表示装置
KR101475297B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
KR20060125090A (ko) 액정 표시 장치
KR102650551B1 (ko) 표시 장치
KR20080097793A (ko) 액정 표시 장치
US11422421B2 (en) Liquid crystal display
US20080074601A1 (en) Liquid crystal display
US9885915B2 (en) Liquid crystal display
KR102653472B1 (ko) 표시 장치
KR20200023562A (ko) 액정 표시 장치 및 그 리페어 방법
US9989818B2 (en) Liquid crystal display device
US10775676B2 (en) Display device
KR20160086520A (ko) 액정 표시 장치
KR101435133B1 (ko) 액정 표시 장치
CN110007530A (zh) 液晶显示装置
US10008168B2 (en) Liquid crystal display having increased degree of freedom in design
US10732468B2 (en) Liquid crystal display device
KR20160121746A (ko) 표시 장치
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20200128310A (ko) 액정 표시 장치 및 그 제조 방법
KR101348376B1 (ko) 액정 표시 장치
KR20160067301A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20210044340A (ko) 표시 장치
KR20150002254A (ko) 액정표시장치용 어레이 기판
KR20080024697A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal