KR20160089008A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20160089008A
KR20160089008A KR1020150008147A KR20150008147A KR20160089008A KR 20160089008 A KR20160089008 A KR 20160089008A KR 1020150008147 A KR1020150008147 A KR 1020150008147A KR 20150008147 A KR20150008147 A KR 20150008147A KR 20160089008 A KR20160089008 A KR 20160089008A
Authority
KR
South Korea
Prior art keywords
pixel electrode
liquid crystal
sub
electrode
thin film
Prior art date
Application number
KR1020150008147A
Other languages
English (en)
Inventor
노순준
오근찬
장혜림
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150008147A priority Critical patent/KR20160089008A/ko
Priority to US14/958,027 priority patent/US20160209715A1/en
Publication of KR20160089008A publication Critical patent/KR20160089008A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 배치되어 있으며, 서로 절연되어 있는 게이트선 및 제1 데이터선, 상기 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 하부 화소 전극, 상기 하부 화소 전극 위에 배치되어 있는 층간 절연막, 상기 층간 절연막 위에 배치되어 있으며, 상기 제1 박막 트랜지스터 및 상기 하부 화소 전극에 연결되어 있는 상부 화소 전극, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 배치되어 있는 공통 전극, 그리고 상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정층을 포함하고, 상기 하부 화소 전극 및 상기 상부 화소 전극은 중첩되어 있고, 상기 상부 화소 전극은 복수의 미세 가지를 포함하고, 상기 하부 화소 전극은 통판 형태의 평면 모양을 가지고, 상기 액정층의 두께에 대한 상기 미세 가지 사이의 간격의 비는 2.7 내지 5.0 이다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.
전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치가 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.
이러한 수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위하여 하나의 화소에 액정의 배향 방향이 다른 복수의 도메인(domain)을 형성할 수 있다.
이와 같이 복수의 도메인을 형성하는 수단으로 전기장 생성 전극에 미세 슬릿 등의 절개부를 형성하거나 전기장 생성 전극 위에 돌기를 형성하는 등의 방법을 사용한다. 이 방법은 절개부 또는 돌기의 가장자리(edge)와 이와 마주하는 전기장 생성 전극 사이에 형성되는 프린지 필드(fringe field)에 의해 액정이 프린지 필드에 수직하는 방향으로 배향됨으로써 복수의 도메인을 형성할 수 있다.
한편, 전기장 생성 전극에 복수의 슬릿을 형성하게 되면, 슬릿이 형성된 부분에서 투과율이 저하되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 전기장 생성 전극에 복수의 미세 슬릿이 형성된 액정 표시 장치의 투과율을 향상시키는 것이다.
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 배치되어 있으며, 서로 절연되어 있는 게이트선 및 제1 데이터선, 상기 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 하부 화소 전극, 상기 하부 화소 전극 위에 배치되어 있는 층간 절연막, 상기 층간 절연막 위에 배치되어 있으며, 상기 제1 박막 트랜지스터 및 상기 하부 화소 전극에 연결되어 있는 상부 화소 전극, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 배치되어 있는 공통 전극, 그리고 상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정층을 포함하고, 상기 하부 화소 전극 및 상기 상부 화소 전극은 중첩되어 있고, 상기 상부 화소 전극은 복수의 미세 가지를 포함하고, 상기 하부 화소 전극은 통판 형태의 평면 모양을 가지고, 상기 액정층의 두께에 대한 상기 미세 가지 사이의 간격의 비는 2.7 내지 5.0 이다.
상기 액정층은 음의 이방성 유전율을 가지는 액정 분자를 포함할 수 있다.
상기 하부 화소 전극은 서로 분리되어 있는 제1 하부 부화소 전극 및 제2 하부 부화소 전극을 포함하고, 상기 상부 화소 전극은 서로 분리되어 있는 제1 상부 부화소 및 제2 상부 부화소 전극을 포함할 수 있다.
상기 제1 하부 부화소 전극과 상기 제1 상부 부화소 전극은 중첩되어 있고, 상기 제2 하부 부화소 및 상기 제2 상부 부화소 전극은 중첩되어 있을 수 있다.
상기 제1 상부 부화소 및 상기 제2 상부 부화소 전극은 각각 가로 줄기부 및 상기 가로 줄기부와 교차하는 세로 줄기부로 이루어진 십자형 줄기부를 포함하고, 상기 미세 가지는 상기 십자형 줄기부로부터 뻗어 나와 있을 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치는 상기 게이트선 및 상기 제1 데이터선에 연결되어 있는 제2 박막 트랜지스터 및 상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 제3 박막 트랜지스터를 더 포함할 수 있다.
상기 제1 하부 부화소 전극 및 상기 제1 상부 부화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제2 하부 부화소 전극 및 상기 제2 상부 부화소 전극은 상기 제2 박막 트랜지스터에 연결되어 있을 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치는 상기 제3 박막 트랜지스터의 출력 단자에 연결되어 있는 기준 전압선을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치는 상기 게이트선과 교차하는 제2 데이터선 및 상기 게이트선 및 상기 제2 데이터선에 연결되어 있는 제2 박막 트랜지스터를 더 포함할 수 있다.
상기 제1 하부 부화소 전극 및 상기 제1 상부 부화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제2 하부 부화소 전극 및 상기 제2 상부 부화소 전극은 상기 제2 박막 트랜지스터에 연결되어 있을 수 있다.
본 발명에 따르면, 액정층의 두께, 액정의 유전율 이방성 및 미세 가지부의 피치를 조절하여 투과율을 향상시킬 수 있다.
또한, 미세 가지부를 이루는 미세 가지 및 미세 슬릿의 폭을 조절하여 투과율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이다.
도 3은 도 2의 액정 표시 장치를 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
도 4는 도 2의 A 부분을 확대 도시한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이다.
도 7은 도 6의 액정 표시 장치를 Ⅶ-Ⅶ 선을 따라 자른 단면도이다.
도 8은 도 6의 액정 표시 장치에 따른 화소 전극을 나타내는 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
먼저, 도 1 내지 도 4를 참고하여, 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 1을 참고하면, 본 실시예에 따른 액정 표시 장치의 한 화소(PX)는 게이트 신호를 전달하는 게이트선(GL) 및 데이터 신호를 전달하는 데이터선(DL), 분압 기준 전압을 전달하는 기준 전압선(RL)을 포함하는 복수의 신호선, 그리고 복수의 신호선에 연결되어 있는 제1, 제2 및 제3 스위칭 소자(Qa, Qb, Qc), 제1 및 제2 액정 축전기(Clca, Clcb)를 포함한다.
제1 및 제2 스위칭 소자(Qa, Qb)는 각각 게이트선(GL) 및 데이터선(DL)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 제2 스위칭 소자(Qb)의 출력 단자 및 기준 전압선(RL)에 연결되어 있다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제1 스위칭 소자(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되어 있고, 제2 스위칭 소자(Qb)의 출력 단자는 제2 액정 축전기(Clcb) 및 제3 스위칭 소자(Qc)의 입력 단자에 연결되어 있다.
제3 스위칭 소자(Qc) 역시 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 기준 전압선(RL)에 연결되어 있다.
게이트선(GL)에 게이트 온 신호가 인가되면, 이에 연결된 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온된다. 이에 따라 데이터선(DL)에 인가된 데이터 전압은 턴 온된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통하여 제1 부화소 전극(PEa) 및 제2 부화소 전극(PEb)에 인가된다. 이 때 제1 부화소 전극(PEa) 및 제2 부화소 전극(PEb)에 인가된 데이터 전압은 서로 동일하고, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)는 공통 전압과 데이터 전압의 차이만큼 동일한 값으로 충전된다. 이와 동시에, 제2 액정 축전기(Clcb)에 충전된 전압은 턴 온된 제3 스위칭 소자(Qc)를 통해 분압된다. 이에 의해 제2 액정 축전기(Clcb)에 충전된 전압 값은 공통 전압과 분압 기준 전압의 차이에 의해 낮아지게 된다. 즉, 제1 액정 축전기(Clca)에 충전된 전압은 제2 액정 축전기(Clcb)에 충전된 전압보다 더 높게 된다.
이처럼, 제1 액정 축전기(Clca)에 충전된 전압과 제2 액정 축전기(Clcb)에 충전된 전압은 서로 달라지게 된다. 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압이 서로 다르므로 제1 부화소와 제2 부화소에서 액정 분자들이 기울어진 각도가 다르게 되고 이에 따라 두 부화소의 휘도가 달라진다. 따라서 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압을 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있으며 이렇게 함으로써 측면 시인성을 향상할 수 있다.
도시한 실시예에서는 제1 액정 축전기(Clca)에 충전된 전압과 제2 액정 축전기(Clcb)에 충전된 전압을 다르게 하기 위하여, 제2 액정 축전기(Clcb)와 기준 전압선(RL)에 연결된 제3 스위칭 소자(Qc)를 포함하였지만, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제2 액정 축전기(Clcb)를 감압(step-down) 축전기에 연결할 수도 있다. 구체적으로, 감압 게이트선에 연결된 제1 단자, 제2 액정 축전기(Clcb)에 연결된 제2 단자, 그리고 감압 축전기에 연결된 제3 단자를 포함하는 제3 스위칭 소자를 포함하여, 제2 액정 축전기(Clcb)에 충전된 전하량의 일부를 감압 축전기에 충전되도록 하여, 제1 액정 축전기(Clcb)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다.
이외에, 다른 여러 가지 방법에 의하여, 제1 액정 축전기(Clcb)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다.
그러면, 도 2 내지 도 4를 참고하여, 도 1에 도시한 실시예에 따른 액정 표시 장치의 구조에 대하여 간단히 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이다. 도 3은 도 2의 액정 표시 장치를 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다. 도 4는 도 2의 A 부분을 확대 도시한 도면이다.
도 2 내지 도 4를 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 제1 표시판(100), 제2 표시판(200), 그리고 제1 및 제2 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
이하에서는 제1 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제1 절연 기판(110) 위에 게이트선(121)과 기준 전압선(131)이 배치되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달하며, 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)을 포함한다. 또한, 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다.
기준 전압선(131)은 주로 가로 방향으로 뻗어 있으며 기준 전압 등의 정해진 전압을 전달하며, 제1 유지 전극(135, 136), 그리고 기준 전극(137)을 포함한다. 제1 유지 전극(135, 136)은 이 후 설명하는 제1 상부 부화소 전극(191a)을 둘러싸고, 기준 전극(137)은 게이트선(121) 방향으로 돌출되어 있다. 또한, 기준 전압선(131)은 이 후 설명하는 제2 상부 부화소 전극(191b)을 둘러싸는 제2 유지 전극(138, 139)을 포함한다. 도 1에는 도시하지 않았지만, 제1 유지 전극(135, 136)의 수평부(136)는 전단 화소의 제2 유지 전극(138, 139)의 수평부(139)와 일체 배선으로 서로 연결될 수 있다.
게이트선(121) 및 기준 전압선(131) 위에 게이트 절연막(140)이 배치되어 있고, 게이트 절연막(140) 위에 비정질 또는 다결정 규소로 이루어진 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)가 배치되어 있다. 또한, 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)는 산화물 반도체로 이루어질 수도 있다.
제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c) 위에 각각 복수 쌍의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)가 배치되어 있다. 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등으로 이루어질 수 있다. 또한, 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)가 산화물 반도체로 이루어질 경우, 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)는 생략 가능하다.
저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c) 및 게이트 절연막(140) 위에 제1 소스 전극(173a) 및 제2 소스 전극(173b)를 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c), 그리고 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c)가 배치되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차한다. 제1 소스 전극(173a) 및 제2 드레인 전극(175b)은 제1 반도체(154a)와 중첩하고, 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 중첩하고, 그리고 제3 소스 전극(173c) 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 중첩한다. 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 게이트 전극(124a)을 중심으로 서로 마주하고, 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 게이트 전극(124b)을 중심으로 서로 마주하고, 그리고 제3 소스 전극(173c) 및 제3 드레인 전극(175c)은 제3 게이트 전극(124c)을 중심으로 서로 마주한다. 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있으며, 넓게 확장된 확장부(177)를 포함한다. 하지만, 이에 한정되지 않고, 제1, 제2 및 제3 드레인 전극(175a, 175b, 175c)을 비롯한 데이터선(171)의 모양 및 배치는 여러 형태로 변형될 수 있다.
또한, 데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함할 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(thin film transistor, TFT)(Qa)를 이루며, 제1 박막 트랜지스터(Qa)의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)는 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 이루며, 제2 박막 트랜지스터(Qb)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체(154b)에 형성된다. 또한, 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)는 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 이루며, 제3 박막 트랜지스터(Qc)의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 제3 반도체(154c)에 형성된다.
데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c) 그리고 노출된 제1, 제2 및 제3 반도체(154a, 154b, 154c) 부분 위에 보호막(180)이 배치되어 있다. 보호막(180)은 질화 규소 또는 산화 규소 등의 무기 절연 물질로 이루어질 수 있다. 보호막(180)은 이 후 설명하는 색 필터(230)의 안료가 노출된 제1, 제2 및 제3 반도체(154a, 154b, 154c) 부분으로 유입되는 것을 방지할 수 있다.
보호막(180) 위에 색 필터(230)가 배치되어 있다. 색 필터(230)는 서로 인접한 두 개의 데이터선(171)을 따라 세로 방향으로 뻗어 있다.
색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
색필터(230) 위에는 덮개막(188)이 배치되어 있다.
덮개막(188)은 질화 규소 또는 산화 규소 등의 무기 절연 물질로 이루어질 수 있다. 덮개막(188)은 색필터(230)가 들뜨는 것을 방지하고 색 필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
덮개막(188) 위에 하부 화소 전극(190)이 배치되어 있다.
하부 화소 전극(190)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)을 포함한다. 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)은 각각 제1 서브 화소 영역 및 제2 서브 화소 영역에 위치한다. 제1 서브 화소 영역과 제2 서브 화소 영역은 하나의 화소 영역을 이룬다.
제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)은 각각 제1 서브 화소 영역 및 제2 서브 화소 영역의 전반에 걸쳐 통판 형태를 가지는 판형(planar shape)의 평면 형태를 가진다. 여기서, 통판은 쪼개지지 않은 통짜 그대로의 판 모양을 말한다.
하부 화소 전극(190)은 ITO 및 IZO 등의 투명 물질로 이루어질 수 있다. 또한, 하부 화소 전극(190)은 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
덮개막(188) 및 하부 화소 전극(190) 위에 층간 절연막(189)이 배치되어 있다. 층간 절연막(189)은 질화 규소 또는 산화 규소 등의 무기 절연 물질로 이루어질 수 있다. 또한, 층간 절연막(189)은 유기 절연 물질로 이루어질 수 있다.
보호막(180), 색필터(230), 덮개막(188), 그리고 층간 절연막(189)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)이 위치한다. 또한, 보호막(180), 색필터(230), 덮개막(188), 층간 절연막(189), 그리고 게이트 절연막(140)에는 기준 전극(137)의 일부와 제3 드레인 전극(175c)의 일부를 드러내는 제3 접촉 구멍(185c)이 위치한다.
층간 절연막(189) 위에 서로 분리되어 있는 상부 화소 전극(191) 및 연결 부재(197)가 배치되어 있다.
상부 화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 상부 부화소 전극(191a)과 제2 상부 부화소 전극(191b)을 포함한다. 제1 상부 부화소 전극(191a)은 제1 하부 부화소 전극(190a)과 중첩되어 있고, 제2 상부 부화소 전극(191b)은 제2 하부 부화소 전극(190b)과 중첩되어 있다.
상부 화소 전극(191) 및 연결 부재(197)는 ITO 및 IZO 등의 투명 물질로 이루어질 수 있다. 또한, 상부 화소 전극(191) 및 연결 부재(197)는 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제1 상부 부화소 전극(191a)과 제2 상부 부화소 전극(191b)은 전체적인 모양은 사각형이며 가로 줄기부(192a, 192b) 및 이와 교차하는 세로 줄기부(193a, 193b)로 이루어진 십자형 줄기부를 포함한다.
또한, 가로 줄기부(192a, 192b)와 세로 줄기부(193a, 193b)에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부(196a, 196b)를 포함한다. 각 미세 가지부(196a, 196b)는 미세 가지(194a, 194b)와 미세 슬릿(slit)(195a, 195b)을 포함한다.
제1 상부 부화소 전극(191a)과 제2 상부 부화소 전극(191b)의 미세 가지부(196a, 196b) 중 하나는 가로 줄기부(192a, 192b) 또는 세로 줄기부(193a, 193b)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 다른 하나의 미세 가지부(196a, 196b)는 가로 줄기부(192a, 192b) 또는 세로 줄기부(193a, 193b)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 다른 하나의 미세 가지부(196a, 196b)는 가로 줄기부(192a, 192b) 또는 세로 줄기부(193a, 193b)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 나머지 하나의 미세 가지부(196a, 196b)는 가로 줄기부(192a, 192b) 또는 세로 줄기부(193a, 193b)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
각 미세 가지부(196a, 196b)는 게이트선(121) 또는 가로 줄기부(192a, 192b)와 대략 40도 내지 45도의 각을 이룬다. 특히, 제1 상부 부화소 전극(191a)에 포함되는 미세 가지부(196a)는 가로 줄기부(192a)와 대략 40도의 각을 이룰 수 있고, 제2 상부 부화소 전극(191b)에 포함되는 미세 가지부(196b)는 가로 줄기부(192b)와 대략 45도의 각을 이룰 수 있다. 또한, 이웃하는 두 부영역의 미세 가지부(196a, 196b)는 서로 직교할 수 있다.
제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)은 제1 접촉 구멍(185a)을 통하여 서로 물리적, 전기적으로 연결되어 있다. 또한, 제1 상부 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통하여 제1 드레인 전극(175a)과 물리적, 전기적으로 연결되어 있다. 이에 따라, 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)은 제1 드레인 전극(175a)으로부터 데이터 전압을 인가 받는다.
제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)은 제2 접촉 구멍(185b)을 통하여 서로 물리적, 전기적으로 연결되어 있다. 또한, 제2 상부 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있다. 이에 따라, 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)은 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
연결 부재(197)는 제3 접촉 구멍(185c)을 통해 드러나 있는 기준 전극(137)과 제3 드레인 전극(175c)을 전기적으로 연결한다.
제2 드레인 전극(175b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(173c)을 통해 분압되어, 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)에 인가되는 전압의 크기는 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)에 인가되는 전압의 크기보다 크게 된다. 이러한 경우는 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)과 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)에 인가되는 전압이 정극(+)인 경우이다. 이와 반대로, 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)과 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)에 인가되는 전압이 부극(-)인 경우에는 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)에 인가되는 전압의 크기는 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)에 인가되는 전압의 크기보다 작게 된다.
층간 절연막(189), 상부 화소 전극(191) 및 연결 부재(197) 위에 하부 배향막(11)이 위치한다.
이하에서는, 제2 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다.
차광 부재(220)는 데이터선(171) 및 게이트선(121)을 따라 뻗어 있다. 차광 부재(220)의 폭은 데이터선(171)의 폭 및 게이트선(121)의 폭보다 넓을 수 있다. 이처럼, 차광 부재(220)의 폭을 데이터선(171)의 폭 및 게이트선(121)의 폭보다 넓게 형성함으로써, 외부에서 입사된 빛이, 금속인 데이터선(171) 표면에서 반사되는 것을 차광 부재(220)가 방지할 수 있다. 따라서, 데이터선(171) 및 게이트선(121)의 표면에서 반사된 빛이 액정층(3)을 통과한 빛과 간섭됨으로써, 액정 표시 장치의 콘트라스트비가 저하되는 것을 방지할 수 있다.
차광 부재(220) 위에 평탄화막(250)이 배치되어 있고, 평탄화막(250) 위에 공통 전극(270)이 배치되어 있으며, 공통 전극(270) 위에 상부 배향막(22)이 배치되어 있다.
하부 배향막(11) 및 상부 배향막(22)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다.
액정층(3)은 음의 유전율 이방성을 가지는 복수의 액정 분자(31)를 포함하며 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 제1 및 제2 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
또한, 액정층(3)은 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)를 포함할 수 있다. 전중합체는 자외선 등의 광에 의해 중합 반응을 하는 반응성 메조겐(reactive mesogen)을 포함할 수 있다.
한편, 하부 배향막(11) 및 상부 배향막(22)에 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)이 포함될 수 있다. 이 경우, 액정층(3)에는 전중합체가 포함되지 않는다.
데이터 전압이 인가된 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)과 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)은 제2 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 제1 표시판(100) 및 제2 표시판(200) 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 이와 같이 결정된 액정 분자(31)의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
본 실시예서는 판 형태의 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)이 각각 미세 가지(194a, 194b)를 포함하는 제1 상부 부화소 전극(191a) 및 제2 상부 부화소 전극(191b)와 중첩하게 배치함에 따라, 액정 표시 장치의 투과율을 높일 수 있다.
보다 구체적으로, 제1 상부 부화소 전극(191a) 및 제2 상부 부화소 전극(191b)의 미세 가지(194a, 194b) 사이의 미세 슬릿(195a, 195b)에 대응하는 영역에서, 통판 형태의 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b), 그리고 공통 전극(270) 사이에 전기장이 생성됨으로써, 복수의 가지 전극을 형성하기 위한 절개부가 형성된 영역에서도 전기장의 크기 감소를 방지할 수 있어, 액정 표시 장치의 투과율이 증가할 수 있다.
한편, 본 실시예서의 제1 상부 부화소 전극(191a) 및 제2 상부 부화소 전극(191b)의 미세 가지(194a, 194b) 사이의 간격(S) 즉, 미세 슬릿(195a, 195b)의 간격(S)은 액정층(3)의 두께(d) 즉, 셀 간격(d)에 비해 2.7 내지 5.0 배이다.
그러면, 표 1을 참고하여, 미세 슬릿(195a, 195b)의 간격(S)과 셀 간격(d)의 관계에 대해 설명한다.
표 1은 셀 간격(d)에 대한 미세 슬릿(195a, 195b)의 간격(S)의 비를 변화시키면서, 기존의 액정 표시 장치와 같이, 화소 전극이 복수의 미세 슬릿과 복수의 미세 가지를 포함하는 미세 가지부를 가지는 제1 부화소 전극과 제2 부화소 전극을 포함하는 구조와 비교하여, 본 발명의 실시예에 따른 액정 표시 장치와 같이, 통판 형태의 제1 하부 부화소 전극 및 제2 하부 부화소 전극을 포함하는 하부 화소 전극이 미세 가지부를 가지는 제1 상부 부화소 전극 및 제2 상부 부화소 전극을 포함하는 상부 화소 전극과 절연막을 사이에 두고 중첩하도록 배치하고, 하부 화소 전극과 상부 화소 전극에 동일한 전압을 인가하는 경우의 투과율과 블랙(Black) 상태에서의 응답 시간의 비율을 측정하였다.

s/d
투과율(%)
Ton(%)

1.3
87.6
10.1

1.7
51
3.3

2.0
53.4
82.9

2.7
104.4
1.8

3.3
104.9
1.9

4.0
104.8
2

5.0
105.2
2.2

5.3
94.1
1.9
표 1을 참고하면, 셀 간격(d)에 대한 미세 슬릿(195a, 195b)의 간격(S)의 비가 2.7 내지 5.0 에서 투과율의 비율이 기존의 미세 가지부만을 포함하는 화소 전극의 구조에 비해 100% 이상임을 알 수 있다. 즉, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 액정 표시 장치의 투과율이 증가하였음을 알 수 있다.
또한, 셀 간격(d)에 대한 미세 슬릿(195a, 195b)의 간격(S)의 비가 2.7 내지 5.0 에서 블랙 상태의 응답 시간의 비율이 기존의 미세 가지부만을 포함하는 화소 전극의 구조에 비해 약 98% 감소함을 알 수 있다. 즉, 본 발명의 실시예에 따른 액정 표시 장치의 블랙 상태의 응답 시간은 기존의 액정 표시 장치의 응답 시간에 비하여 매우 짧아짐을 알 수 있다. 이에 따라 본 발명의 실시예에 따른 액정 표시 장치는 기존의 액정 표시 장치에 비해 블랙 상태의 휘도가 개선됨을 알 수 있다.
그러면, 도 5 내지 도 8을 참고하여 본 발명의 다른 실시예에 다른 액정 표시 장치에 대하여 설명한다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 5를 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 제1 표시판(100)과 제2 표시판(200), 그리고 제1 및 제2 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
본 실시예에 따른 액정 표시 장치는 복수의 게이트선(GL), 복수 쌍의 데이터선(DLa, DLb) 및 복수의 기준 전압선(RL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 부화소(PXa, PXb)는 스위칭 소자(Qa, Qb)와 액정 축전기(Clca, Clcb) 및 유지 축전기(storage capacitor)(Csta, Cstb)를 포함한다.
스위칭 소자(Qa, Qb)는 제1 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DLa, DLb)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca, Clcb) 및 유지 축전기(Csta, Cstb)와 연결되어 있다.
액정 축전기(Clca, Clcb)는 부화소 전극(PEa, PEb)과 공통 전극(270)을 두 단자로 하고, 두 단자 사이의 액정층(3) 부분을 유전체로 하여 형성된다.
액정 축전기(Clca, Clcb)의 보조적인 역할을 하는 유지 축전기(Csta, Cstb)는 제1 표시판(100)에 구비된 기준 전압선(RL)과 부화소 전극(PEa, PEb)이 절연체를 사이에 두고 중첩되어 이루어지며 기준 전압선(RL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
두 액정 축전기(Clca, Clcb)에 충전되는 전압은 서로 약간의 차이가 나도록 설정되어 있다. 예를 들면, 액정 축전기(Clca)에 인가되는 데이터 전압이 인접한 다른 액정 축전기(Clcb)에 인가되는 데이터 전압에 비하여 항상 낮거나 높도록 설정한다. 이렇게 두 액정 축전기(Clca, Clcb)의 전압을 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 근접하도록 할 수 있어 액정 표시 장치의 측면 시인성이 향상된다.
그러면, 도 6 내지 도 8을 참고하여, 도 5에 도시한 실시예에 따른 액정 표시 장치의 구조에 대하여 간단히 설명한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이다. 도 7은 도 6의 액정 표시 장치를 Ⅶ-Ⅶ 선을 따라 자른 단면도이다. 도 8은 도 6의 액정 표시 장치에 따른 화소 전극을 나타내는 평면도이다.
도 6 내지 도 8을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 제1 표시판(100), 제2 표시판(200), 그리고 제1 및 제2 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
이하에서는 제1 표시판(100)에 대하여 설명한다.
제1 절연 기판(110) 위에 게이트선(121) 및 기준 전압선(131)이 배치되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 제1 및 제2 게이트 전극(124a, 124b)을 포함한다.
기준 전압선(131)은 게이트선(121)과 실질적으로 나란하게 뻗어 있으며, 기준 전압선(131)으로부터 뻗어 나온 유지 전극(135)을 포함한다. 기준 전압선(131) 및 유지 전극(135)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121) 및 기준 전압선(131) 위에 게이트 절연막(140)이 배치되어 있고, 게이트 절연막(140) 위에 비정질 또는 다결정 규소 등으로 만들어진 제1 반도체(154a) 및 제2 반도체(154b)가 배치되어 있다. 또한, 제1 반도체(154a) 및 제2 반도체(154b)는 산화물 반도체로 이루어질 수도 있다.
제1 반도체(154a) 및 제2 반도체(154b) 위에 각각 복수 쌍의 저항성 접촉 부재(163a, 163b, 165a, 165b)가 배치되어 있다. 저항성 접촉 부재(163b, 165b)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등으로 이루어질 수 있다. 또한, 제1 반도체(154a) 및 제2 반도체(154b)가 산화물 반도체로 이루어질 경우, 저항성 접촉 부재(163b, 165b)는 생략 가능하다.
저항성 접촉 부재(163b, 165b) 및 게이트 절연막(140) 위에 제1 소스 전극(173a)을 포함하는 제1 데이터선(171a), 제2 소스 전극(173b)을 포함하는 제2 데이터선(171b), 제1 드레인 전극(175a), 그리고 제2 드레인 전극(175b)을 포함하는 데이터 도전체(171a, 171b, 173a, 173b, 175a, 175b)이 배치되어 있다.
제1 및 제2 데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차한다. 제1 소스 전극(173a) 및 제2 드레인 전극(175b)은 제1 반도체(154a)와 중첩하고, 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 중첩한다. 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 게이트 전극(124a)을 중심으로 서로 마주하고, 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 게이트 전극(124b)을 중심으로 서로 마주한다. 하지만, 이에 한정되지 않고, 제1 및 제2 드레인 전극(175a, 175b)을 비롯한 제1 및 제2 데이터선(171a, 171b)의 모양 및 배치는 여러 형태로 변형될 수 있다.
또한, 제1 및 제2 데이터선(171a, 171b)은 각각 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함할 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(thin film transistor, TFT)(Qa)를 이루며, 제1 박막 트랜지스터(Qa)의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)는 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 이루며, 제2 박막 트랜지스터(Qb)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체(154b)에 형성된다.
데이터 도전체(171a, 171b, 173a, 173b, 175a, 175b) 그리고 노출된 제1 및 제2 반도체(154a, 154b) 부분 위에 보호막(180)이 배치되어 있다. 보호막(180)은 질화 규소 또는 산화 규소 등의 무기 절연 물질로 이루어질 수 있다. 보호막(180)은 이 후 설명하는 색 필터(230)의 안료가 노출된 제1 및 제2 반도체(154a, 154b) 부분으로 유입되는 것을 방지할 수 있다.
보호막(180) 위에 색필터(230)가 배치되어 있다. 색필터(230)는 제1 및 제2 데이터선(171a, 171b)을 따라 세로 방향으로 뻗어 있다.
색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
색필터(230) 위에는 덮개막(188)이 배치되어 있다.
덮개막(188)은 질화 규소 또는 산화 규소 등의 무기 절연 물질로 이루어질 수 있다. 덮개막(188)은 색필터(230)가 들뜨는 것을 방지하고 색 필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
덮개막(188) 위에 하부 화소 전극(190)이 배치되어 있다.
하부 화소 전극(190)은 서로 분리되어 있는 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)을 포함한다. 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)은 각각 제1 서브 화소 영역 및 제2 서브 화소 영역에 위치한다. 제1 서브 화소 영역과 제2 서브 화소 영역은 하나의 화소 영역을 이룬다.
제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)은 각각 제1 서브 화소 영역 및 제2 서브 화소 영역의 전반에 걸쳐 통판 형태를 가지는 판형(planar shape)의 평면 형태를 가진다.
하부 화소 전극(190)은 ITO 및 IZO 등의 투명 물질로 이루어질 수 있다. 또한, 하부 화소 전극(190)은 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
덮개막(188) 및 하부 화소 전극(190) 위에 층간 절연막(189)이 배치되어 있다. 층간 절연막(189)은 질화 규소 또는 산화 규소 등의 무기 절연 물질로 이루어질 수 있다. 또한, 층간 절연막(189)은 유기 절연 물질로 이루어질 수 있다.
보호막(180), 색필터(230), 덮개막(188), 그리고 층간 절연막(189)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)이 위치한다.
층간 절연막(189) 위에 상부 화소 전극(191)이 배치되어 있다.
상부 화소 전극(191)은 서로 분리되어 있는 제1 상부 부화소 전극(191a)과 제2 상부 부화소 전극(191b)을 포함한다. 제1 상부 부화소 전극(191a)은 제1 하부 부화소 전극(190a)과 중첩되어 있고, 제2 상부 부화소 전극(191b)은 제2 하부 부화소 전극(190b)과 중첩되어 있다.
상부 화소 전극(191) 및 연결 부재(197)는 ITO 및 IZO 등의 투명 물질로 이루어질 수 있다. 또한, 상부 화소 전극(191) 및 연결 부재(197)는 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제1 상부 부화소 전극(191a)과 제2 상부 부화소 전극(191b)은 전체적인 모양은 사각형이며 가로 줄기부(192a, 192b) 및 이와 교차하는 세로 줄기부(193a, 193b)로 이루어진 십자형 줄기부를 포함한다.
또한, 가로 줄기부(192a, 192b)와 세로 줄기부(193a, 193b)에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부(196a, 196b)를 포함한다. 각 미세 가지부(196a, 196b)는 미세 가지(194a, 194b)와 미세 슬릿(slit)(195a, 195b)을 포함한다.
각 미세 가지부(196a, 196b)는 게이트선(121) 또는 가로 줄기부(192a, 192b)와 대략 40도 내지 45도의 각을 이룬다. 이웃하는 두 부영역의 미세 가지부(196a, 196b)는 서로 직교할 수 있다.
제2 상부 부화소 전극(191b)은 제1 및 제2 데이터선(171a, 171b)을 따라 뻗은 한 쌍의 가지(195)를 포함한다. 가지(195)는 제1 상부 부화소 전극(191a)과 제1 및 제2 데이터선(171a, 171b) 사이에 위치하며 제1 상부 부화소 전극(191a)의 하단에서 연결된다.
제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)은 제1 접촉 구멍(185a)을 통하여 서로 물리적, 전기적으로 연결되어 있다. 또한, 제1 상부 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통하여 제1 드레인 전극(175a)과 물리적, 전기적으로 연결되어 있다. 이에 따라, 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)은 제1 드레인 전극(175a)으로부터 데이터 전압을 인가 받는다.
제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)은 제2 접촉 구멍(185b)을 통하여 서로 물리적, 전기적으로 연결되어 있다. 또한, 제2 상부 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있다. 이에 따라, 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)은 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
이하에서는 제2 표시판(200)에 대해서 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다.
차광 부재(220)는 데이터선(171) 및 게이트선(121)을 따라 뻗어 있다. 차광 부재(220)의 폭은 데이터선(171)의 폭 및 게이트선(121)의 폭보다 넓을 수 있다. 이처럼, 차광 부재(220)의 폭을 데이터선(171)의 폭 및 게이트선(121)의 폭보다 넓게 형성함으로써, 외부에서 입사된 빛이, 금속인 데이터선(171) 표면에서 반사되는 것을 차광 부재(220)가 방지할 수 있다. 따라서, 데이터선(171) 및 게이트선(121)의 표면에서 반사된 빛이 액정층(3)을 통과한 빛과 간섭됨으로써, 액정 표시 장치의 콘트라스트비가 저하되는 것을 방지할 수 있다.
차광 부재(220) 위에 평탄화막(250)이 배치되어 있고, 평탄화막(250) 위에 공통 전극(270)이 배치되어 있으며, 공통 전극(270) 위에 상부 배향막(22)이 배치되어 있다.
하부 배향막(11) 및 상부 배향막(22)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다.
액정층(3)은 음의 유전율 이방성을 가지는 복수의 액정 분자(31)를 포함하며 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 제1 및 제2 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
또한, 액정층(3)은 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)를 포함할 수 있다. 전중합체는 자외선 등의 광에 의해 중합 반응을 하는 반응성 메조겐(reactive mesogen)을 포함할 수 있다.
한편, 하부 배향막(11) 및 상부 배향막(22)에 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)이 포함될 수 있다. 이 경우, 액정층(3)에는 전중합체가 포함되지 않는다.
데이터 전압이 인가된 제1 상부 부화소 전극(191a) 및 제1 하부 부화소 전극(190a)과 제2 상부 부화소 전극(191b) 및 제2 하부 부화소 전극(190b)은 제2 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 제1 표시판(100) 및 제2 표시판(200) 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 이와 같이 결정된 액정 분자(31)의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
본 실시예서는 판 형태의 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b)이 각각 미세 가지(194a, 194b)를 포함하는 제1 상부 부화소 전극(191a) 및 제2 상부 부화소 전극(191b)와 중첩하게 배치함에 따라, 액정 표시 장치의 투과율을 높일 수 있다.
보다 구체적으로, 제1 상부 부화소 전극(191a) 및 제2 상부 부화소 전극(191b)의 미세 가지(194a, 194b) 사이의 미세 슬릿(195a, 195b)에 대응하는 영역에서, 통판 형태의 제1 하부 부화소 전극(190a) 및 제2 하부 부화소 전극(190b), 그리고 공통 전극(270) 사이에 전기장이 생성됨으로써, 복수의 가지 전극을 형성하기 위한 절개부가 형성된 영역에서도 전기장의 크기 감소를 방지할 수 있어, 액정 표시 장치의 투과율이 증가할 수 있다.
한편, 본 실시예서의 제1 상부 부화소 전극(191a) 및 제2 상부 부화소 전극(191b)의 미세 가지(194a, 194b) 사이의 간격(S) 즉, 미세 슬릿(195a, 195b)의 간격(S)은 액정층(3)의 두께(d) 즉, 셀 간격(d)에 비해 2.7 내지 5.0 배이다.
그러면, 표 2를 참고하여, 미세 슬릿(195a, 195b)의 간격(S)과 셀 간격(d)의 관계에 대해 설명한다.
표 2는 셀 간격(d)에 대한 미세 슬릿(195a, 195b)의 간격(S)의 비를 변화시키면서, 기존의 액정 표시 장치와 같이, 화소 전극이 복수의 미세 슬릿과 복수의 미세 가지를 포함하는 미세 가지부를 가지는 제1 부화소 전극과 제2 부화소 전극을 포함하는 구조와 비교하여, 본 발명의 실시예에 따른 액정 표시 장치와 같이, 통판 형태의 제1 하부 부화소 전극 및 제2 하부 부화소 전극을 포함하는 하부 화소 전극이 미세 가지부를 가지는 제1 상부 부화소 전극 및 제2 상부 부화소 전극을 포함하는 상부 화소 전극과 절연막을 사이에 두고 중첩하도록 배치하고, 하부 화소 전극과 상부 화소 전극에 동일한 전압을 인가하는 경우의 투과율과 블랙(Black) 상태에서의 응답 시간의 비율을 측정하였다.

s/d
투과율(%)
Ton(%)

1.3
85.5
10.1

1.7
49.9
3.3

2.0
52.7
82.9

2.7
102.2
1.8

3.3
102.7
1.9

4.0
102.6
2

5.0
103.0
2.2

5.3
92.3
1.9
표 2를 참고하면, 셀 간격(d)에 대한 미세 슬릿(195a, 195b)의 간격(S)의 비가 2.7 내지 5.0 에서 투과율의 비율이 기존의 미세 가지부만을 포함하는 화소 전극의 구조에 비해 100% 이상임을 알 수 있다. 즉, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 액정 표시 장치의 투과율이 증가하였음을 알 수 있다.
또한, 셀 간격(d)에 대한 미세 슬릿(195a, 195b)의 간격(S)의 비가 2.7 내지 5.0 에서 블랙 상태의 응답 시간의 비율이 기존의 미세 가지부만을 포함하는 화소 전극의 구조에 비해 약 98% 감소함을 알 수 있다. 즉, 본 발명의 실시예에 따른 액정 표시 장치의 블랙 상태의 응답 시간은 기존의 액정 표시 장치의 응답 시간에 비하여 매우 짧아짐을 알 수 있다. 이에 따라 본 발명의 실시예에 따른 액정 표시 장치는 기존의 액정 표시 장치에 비해 블랙 상태의 휘도가 개선됨을 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 제1 표시판 121: 게이트선
124a, 124b, 124c: 제1, 제2 및 제3 게이트 전극
131: 기준 전압선 137: 기준 전극
154a, 154b, 154c: 제1, 제2 및 제3 반도체
171: 데이터선 171a, 171b: 제1 및 제2 데이터선
173a, 173b, 173c: 제1, 제2 및 제3 소스 전극
175a, 175b, 175c: 제1, 제2 및 제3 드레인 전극
188: 덮개막 189: 층간 절연막
190: 하부 화소 전극 191: 상부 화소 전극
190a, 190b: 제1 및 제2 하부 부화소 전극
191a, 191b: 제1 및 제2 상부 부화소 전극
192a, 192b: 가로 줄기부 193a, 193b: 세로 줄기부
194a, 194b: 미세 가지 195a, 195b: 미세 슬릿
196a, 196b: 미세 가지부 197: 연결 부재
200: 제2 표시판 230: 색필터
270: 공통 전극

Claims (10)

  1. 제1 기판,
    상기 제1 기판 위에 배치되어 있으며, 서로 절연되어 있는 게이트선 및 제1 데이터선,
    상기 게이트선 및 상기 제1 데이터선에 연결되어 있는 제1 박막 트랜지스터,
    상기 제1 박막 트랜지스터에 연결되어 있는 하부 화소 전극,
    상기 하부 화소 전극 위에 배치되어 있는 층간 절연막,
    상기 층간 절연막 위에 배치되어 있으며, 상기 제1 박막 트랜지스터 및 상기 하부 화소 전극에 연결되어 있는 상부 화소 전극,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제2 기판 위에 배치되어 있는 공통 전극, 그리고
    상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정층을 포함하고,
    상기 하부 화소 전극 및 상기 상부 화소 전극은 중첩되어 있고,
    상기 상부 화소 전극은 복수의 미세 가지를 포함하고,
    상기 하부 화소 전극은 통판 형태의 평면 모양을 가지고,
    상기 액정층의 두께에 대한 상기 미세 가지 사이의 간격의 비는 2.7 내지 5.0 인 액정 표시 장치.
  2. 제1항에서,
    상기 액정층은 음의 이방성 유전율을 가지는 액정 분자를 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 하부 화소 전극은 서로 분리되어 있는 제1 하부 부화소 전극 및 제2 하부 부화소 전극을 포함하고,
    상기 상부 화소 전극은 서로 분리되어 있는 제1 상부 부화소 및 제2 상부 부화소 전극을 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 제1 하부 부화소 전극과 상기 제1 상부 부화소 전극은 중첩되어 있고,
    상기 제2 하부 부화소 및 상기 제2 상부 부화소 전극은 중첩되어 있는 액정 표시 장치.
  5. 제4항에서,
    상기 제1 상부 부화소 및 상기 제2 상부 부화소 전극은 각각 가로 줄기부 및 상기 가로 줄기부와 교차하는 세로 줄기부로 이루어진 십자형 줄기부를 포함하고,
    상기 미세 가지는 상기 십자형 줄기부로부터 뻗어 나와 있는 액정 표시 장치.
  6. 제5항에서,
    상기 게이트선 및 상기 제1 데이터선에 연결되어 있는 제2 박막 트랜지스터 및
    상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 제3 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  7. 제6항에서,
    상기 제1 하부 부화소 전극 및 상기 제1 상부 부화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고,
    상기 제2 하부 부화소 전극 및 상기 제2 상부 부화소 전극은 상기 제2 박막 트랜지스터에 연결되어 있는 액정 표시 장치.
  8. 제7항에서,
    상기 제3 박막 트랜지스터의 출력 단자에 연결되어 있는 기준 전압선을 더 포함하는 액정 표시 장치.
  9. 제5항에서,
    상기 게이트선과 교차하는 제2 데이터선 및
    상기 게이트선 및 상기 제2 데이터선에 연결되어 있는 제2 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  10. 제9항에서,
    상기 제1 하부 부화소 전극 및 상기 제1 상부 부화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고,
    상기 제2 하부 부화소 전극 및 상기 제2 상부 부화소 전극은 상기 제2 박막 트랜지스터에 연결되어 있는 액정 표시 장치.
KR1020150008147A 2015-01-16 2015-01-16 액정 표시 장치 KR20160089008A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150008147A KR20160089008A (ko) 2015-01-16 2015-01-16 액정 표시 장치
US14/958,027 US20160209715A1 (en) 2015-01-16 2015-12-03 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150008147A KR20160089008A (ko) 2015-01-16 2015-01-16 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20160089008A true KR20160089008A (ko) 2016-07-27

Family

ID=56407770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150008147A KR20160089008A (ko) 2015-01-16 2015-01-16 액정 표시 장치

Country Status (2)

Country Link
US (1) US20160209715A1 (ko)
KR (1) KR20160089008A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020079830A (ja) * 2018-11-12 2020-05-28 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
KR20200133043A (ko) * 2019-05-15 2020-11-26 삼성디스플레이 주식회사 액정 표시 장치
CN111240105B (zh) * 2020-02-25 2021-08-24 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939782B1 (ko) * 2011-09-07 2019-01-18 삼성디스플레이 주식회사 액정 표시 장치
US20150146125A1 (en) * 2012-04-24 2015-05-28 Sharp Kabushiki Kaisha Liquid crystal display panel, liquid crystal display apparatus, and thin film transistor array substrate

Also Published As

Publication number Publication date
US20160209715A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
KR101820796B1 (ko) 액정 표시 장치
KR101791201B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101518329B1 (ko) 액정 표시 장치
KR101833498B1 (ko) 액정 표시 장치
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
US8823912B2 (en) Liquid crystal display having particular pixel structure
KR102087195B1 (ko) 표시 장치용 박막 트랜지스터 표시판 및 표시판의 제조방법
KR102299112B1 (ko) 액정 표시 장치
KR102303604B1 (ko) 액정 표시 장치
KR102268555B1 (ko) 액정 표시 장치
US10031379B2 (en) Liquid crystal display device comprising a pixel electrode having a gap disposed between a fine branch portion and an outer portion of the pixel electrode
KR101699398B1 (ko) 액정 표시 장치
KR20160014848A (ko) 액정 표시 장치
KR20130139548A (ko) 액정 표시 장치
US9696590B2 (en) Liquid crystal display
US9720291B2 (en) Liquid crystal display
KR20160086014A (ko) 액정 표시 장치
US9563085B2 (en) Display device
KR20160089008A (ko) 액정 표시 장치
KR20190029859A (ko) 표시 장치
KR102392672B1 (ko) 액정 표시 장치
KR20160045184A (ko) 표시 장치
KR102114879B1 (ko) 액정 표시 장치
KR102567013B1 (ko) 액정 표시 장치
KR20150071772A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application