JP5921660B2 - 表示装置及び表示装置の駆動方法 - Google Patents
表示装置及び表示装置の駆動方法 Download PDFInfo
- Publication number
- JP5921660B2 JP5921660B2 JP2014253820A JP2014253820A JP5921660B2 JP 5921660 B2 JP5921660 B2 JP 5921660B2 JP 2014253820 A JP2014253820 A JP 2014253820A JP 2014253820 A JP2014253820 A JP 2014253820A JP 5921660 B2 JP5921660 B2 JP 5921660B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- period
- liquid crystal
- display device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、液晶表示装置に関する。または、液晶表示装置の駆動方法に関する。または、
液晶表示装置を具備する電子機器に関する。
液晶表示装置を具備する電子機器に関する。
液晶表示装置は、テレビ受像機などの大型表示装置から携帯電話などの小型表示装置に至
るまで、普及が進んでいる。今後は、より付加価値の高い製品が求められており開発が進
められている。近年では、地球環境への関心の高まり、及びモバイル機器の利便性向上の
点から、低消費電力型の液晶表示装置の開発が注目されている。
るまで、普及が進んでいる。今後は、より付加価値の高い製品が求められており開発が進
められている。近年では、地球環境への関心の高まり、及びモバイル機器の利便性向上の
点から、低消費電力型の液晶表示装置の開発が注目されている。
非特許文献１では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示
の際のリフレッシュレートを異ならせる構成について開示している。そして静止画表示の
際の、休止期間と走査期間の信号切り替えに伴ってドレイン−コモン電圧の変動を伴い、
フリッカが知覚されてしまうのを防ぐために、休止期間中にも信号線とコモン電極とに同
位相の交流信号を印加してドレイン−コモン電圧の変動を防ぐ構成について開示している
。
の際のリフレッシュレートを異ならせる構成について開示している。そして静止画表示の
際の、休止期間と走査期間の信号切り替えに伴ってドレイン−コモン電圧の変動を伴い、
フリッカが知覚されてしまうのを防ぐために、休止期間中にも信号線とコモン電極とに同
位相の交流信号を印加してドレイン−コモン電圧の変動を防ぐ構成について開示している
。
Ｋａｚｕｈｉｋｏ Ｔｓｕｄａ ｅｔ ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８
上記非特許文献１のように、静止画を表示する際のリフレッシュレートを小さくすること
で低消費電力化を図ることができる。しかしながら、画素トランジスタのオフ電流、及び
／または液晶からの電流のリークにより画素電極の電位が変化するため、画素電極とコモ
ン電極との間の電圧が一定に保持できないことがある。その結果、液晶に印加される電圧
が変化することにより、所望の階調が得られず表示する画像が劣化してしまう問題がある
。
で低消費電力化を図ることができる。しかしながら、画素トランジスタのオフ電流、及び
／または液晶からの電流のリークにより画素電極の電位が変化するため、画素電極とコモ
ン電極との間の電圧が一定に保持できないことがある。その結果、液晶に印加される電圧
が変化することにより、所望の階調が得られず表示する画像が劣化してしまう問題がある
。
多階調の表示を行う際には階調の変化が生じやすいため、階調が変化しない程度にリフレ
ッシュレートを保つ必要がある。その結果、リフレッシュレートを小さくすることによる
液晶表示装置の低消費電力化を十分に図ることができないといった問題がある。
ッシュレートを保つ必要がある。その結果、リフレッシュレートを小さくすることによる
液晶表示装置の低消費電力化を十分に図ることができないといった問題がある。
そこで、本発明の一態様は、リフレッシュレートを低減して静止画を表示する際の、階調
が変化することによる画質の劣化を抑制することを課題の一とする。
が変化することによる画質の劣化を抑制することを課題の一とする。
本発明の一態様は、駆動回路によって制御される表示部と、駆動回路を制御するためのタ
イミングコントローラと、を有し、タイミングコントローラには、静止画を表示するため
の画像信号が供給されており、タイミングコントローラにより、画像信号の階調数が小さ
いほど、表示部において画像信号に応じた画像を表示する際のリフレッシュレートを小さ
くする液晶表示装置である。
イミングコントローラと、を有し、タイミングコントローラには、静止画を表示するため
の画像信号が供給されており、タイミングコントローラにより、画像信号の階調数が小さ
いほど、表示部において画像信号に応じた画像を表示する際のリフレッシュレートを小さ
くする液晶表示装置である。
本発明の一態様は、駆動回路によって制御される表示部と、駆動回路を制御するためのタ
イミングコントローラと、を有し、タイミングコントローラにより、表示部で静止画を表
示するための第１の階調数の第１の画像信号に応じた画像を表示する際のリフレッシュレ
ートよりも、第１の階調数より小さい第２の階調数の第２の画像信号に応じた画像を表示
する際のリフレッシュレートを小さくする液晶表示装置である。
イミングコントローラと、を有し、タイミングコントローラにより、表示部で静止画を表
示するための第１の階調数の第１の画像信号に応じた画像を表示する際のリフレッシュレ
ートよりも、第１の階調数より小さい第２の階調数の第２の画像信号に応じた画像を表示
する際のリフレッシュレートを小さくする液晶表示装置である。
本発明の一態様において、タイミングコントローラは、画像信号の階調数を判定するため
の分析部と、分析部からの信号をもとにリフレッシュレートを記憶するルックアップテー
ブル部と、ルックアップテーブル部により制御されるパネルコントローラと、を有する液
晶表示装置でもよい。
の分析部と、分析部からの信号をもとにリフレッシュレートを記憶するルックアップテー
ブル部と、ルックアップテーブル部により制御されるパネルコントローラと、を有する液
晶表示装置でもよい。
本発明の一態様において、分析部は、画像信号のビット毎に設けられたカウンタ回路と、
カウンタ回路でのカウント値をもとに階調値を判定する判定部と、を有する液晶表示装置
でもよい。
カウンタ回路でのカウント値をもとに階調値を判定する判定部と、を有する液晶表示装置
でもよい。
本発明の一態様において、表示部の各画素は、画像信号の書き込みを制御するためのトラ
ンジスタを有し、トランジスタの半導体層は酸化物半導体である液晶表示装置でもよい。
ンジスタを有し、トランジスタの半導体層は酸化物半導体である液晶表示装置でもよい。
本発明の一態様により、リフレッシュレートを低減して静止画を表示する際の、階調が変
化することによる画質の劣化を小さくすることができる。また、静止画を表示する際にリ
フレッシュレートを小さくすることで、低消費電力化を図ることができる。
化することによる画質の劣化を小さくすることができる。また、静止画を表示する際にリ
フレッシュレートを小さくすることで、低消費電力化を図ることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は
領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケ
ールに限定されない。
領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケ
ールに限定されない。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
（実施の形態１）
本実施の形態では、液晶表示装置について説明するための概念図、液晶表示装置のブロ
ック図、及び液晶素子の特性と階調数の関係図について示し、説明する。
本実施の形態では、液晶表示装置について説明するための概念図、液晶表示装置のブロ
ック図、及び液晶素子の特性と階調数の関係図について示し、説明する。
まず図１（Ａ）乃至（Ｃ）では、液晶表示装置について説明するための概念図、及び液晶
表示装置の簡単なブロック図を示し、本明細書に係る液晶表示装置について説明する。
表示装置の簡単なブロック図を示し、本明細書に係る液晶表示装置について説明する。
図１（Ａ）で示す液晶表示装置１００は、タイミングコントローラ１０１（タイミング制
御回路ともいう）、駆動回路１０２、表示部１０３を有する。タイミングコントローラ１
０１には、外部より画像信号Ｄａｔａが供給される。
御回路ともいう）、駆動回路１０２、表示部１０３を有する。タイミングコントローラ１
０１には、外部より画像信号Ｄａｔａが供給される。
図１（Ａ）で示すタイミングコントローラ１０１は、画像信号Ｄａｔａの階調数（画像信
号Ｄａｔａにより表示される画像の階調数のことをいう）に応じてリフレッシュレートを
変換するための機能を有する。より具体的には、表示部が有する画素に書き込んだ画像信
号の保持期間を変換するための機能を有する。
号Ｄａｔａにより表示される画像の階調数のことをいう）に応じてリフレッシュレートを
変換するための機能を有する。より具体的には、表示部が有する画素に書き込んだ画像信
号の保持期間を変換するための機能を有する。
図１（Ａ）で示す駆動回路１０２は、ゲート線駆動回路（走査線駆動回路ともいう）、ソ
ース線駆動回路（信号線駆動回路ともいう）を有する。ゲート線駆動回路、ソース線駆動
回路は、複数の画素を有する表示部１０３を駆動するための駆動回路であり、シフトレジ
スタ回路（シフトレジスタともいう）又はデコーダ回路を有する。なお、ゲート線駆動回
路、及びソース線駆動回路は、表示部１０３と同じ基板に形成されるものでもよいし、別
の基板に形成されるものであってもよい。
ース線駆動回路（信号線駆動回路ともいう）を有する。ゲート線駆動回路、ソース線駆動
回路は、複数の画素を有する表示部１０３を駆動するための駆動回路であり、シフトレジ
スタ回路（シフトレジスタともいう）又はデコーダ回路を有する。なお、ゲート線駆動回
路、及びソース線駆動回路は、表示部１０３と同じ基板に形成されるものでもよいし、別
の基板に形成されるものであってもよい。
図１（Ａ）で示す表示部１０３は、複数の画素と、複数の画素を走査して選択するための
ゲート線（走査線ともいう）と、複数の画素に画像信号を供給するためのソース線（信号
線ともいう）を有する。ゲート線はゲート線駆動回路によって制御され、ソース線はソー
ス線駆動回路によって制御される。画素はスイッチング素子としてトランジスタ、容量素
子、及び液晶素子を有する。
ゲート線（走査線ともいう）と、複数の画素に画像信号を供給するためのソース線（信号
線ともいう）を有する。ゲート線はゲート線駆動回路によって制御され、ソース線はソー
ス線駆動回路によって制御される。画素はスイッチング素子としてトランジスタ、容量素
子、及び液晶素子を有する。
本実施の形態で示す液晶表示装置１００は、図１（Ｂ）に示すように動画表示期間１０４
、及び静止画表示期間１０５を有する。なお本実施の形態で述べる構成では、特に静止画
表示期間１０５での各フレーム期間における画像信号の書き込み期間、及び保持期間につ
いて説明するものである。
、及び静止画表示期間１０５を有する。なお本実施の形態で述べる構成では、特に静止画
表示期間１０５での各フレーム期間における画像信号の書き込み期間、及び保持期間につ
いて説明するものである。
なお動画表示期間１０４は、１フレーム期間の周期（またはフレーム周波数）が、１／６
０秒以下（６０Ｈｚ以上）であることが望ましい。フレーム周波数を高くすることで、画
像をみる人がちらつき（フリッカ）を感じないようにすることができる。また静止画表示
期間１０５は、１フレーム期間の周期を極端に長く、例えば１分以上（０．０１７Ｈｚ以
下）とすることが望ましい。フレーム周波数を低くすることで、複数回にわたって同じ画
像を切り替える場合と比較して眼の疲労を低減するといったことも可能である。なお、フ
レーム周波数はリフレッシュレートのことであり、１秒間あたりの画面表示の繰り返しの
回数のことである。
０秒以下（６０Ｈｚ以上）であることが望ましい。フレーム周波数を高くすることで、画
像をみる人がちらつき（フリッカ）を感じないようにすることができる。また静止画表示
期間１０５は、１フレーム期間の周期を極端に長く、例えば１分以上（０．０１７Ｈｚ以
下）とすることが望ましい。フレーム周波数を低くすることで、複数回にわたって同じ画
像を切り替える場合と比較して眼の疲労を低減するといったことも可能である。なお、フ
レーム周波数はリフレッシュレートのことであり、１秒間あたりの画面表示の繰り返しの
回数のことである。
なお動画表示期間１０４と静止画表示期間１０５との切り替えは、外部から切り替えるた
めの信号を供給する構成でもよいし、画像信号Ｄａｔａをもとに動画表示期間１０４また
は静止画表示期間１０５を判定する構成としてもよい。なお、画像信号Ｄａｔａをもとに
動画表示期間１０４と静止画表示期間１０５との切り替えを判定することにより切り替え
る場合には、図１（Ａ）で示すタイミングコントローラ１０１によって、表示部１０３の
各画素に書き込まれる画像信号が前の期間に書き込んだ画像信号と異なる画像信号である
場合に逐次画像信号を書き込んで動画を表示させる動画表示期間と、表示部１０３の各画
素に書き込まれる画像信号が前の期間に書き込んだ画像信号と同じ場合に当該画像信号の
書き込みを停止し書き込まれた当該画像信号を各画素において保持して静止画を表示する
静止画表示期間と、を切り替える構成とすればよい。
めの信号を供給する構成でもよいし、画像信号Ｄａｔａをもとに動画表示期間１０４また
は静止画表示期間１０５を判定する構成としてもよい。なお、画像信号Ｄａｔａをもとに
動画表示期間１０４と静止画表示期間１０５との切り替えを判定することにより切り替え
る場合には、図１（Ａ）で示すタイミングコントローラ１０１によって、表示部１０３の
各画素に書き込まれる画像信号が前の期間に書き込んだ画像信号と異なる画像信号である
場合に逐次画像信号を書き込んで動画を表示させる動画表示期間と、表示部１０３の各画
素に書き込まれる画像信号が前の期間に書き込んだ画像信号と同じ場合に当該画像信号の
書き込みを停止し書き込まれた当該画像信号を各画素において保持して静止画を表示する
静止画表示期間と、を切り替える構成とすればよい。
次いで図１（Ａ）で示すタイミングコントローラ１０１の動作について説明するため、具
体的な画像信号Ｄａｔａとして複数の画像信号、ここでは第１の画像信号及び第２の画像
信号を示し、図１（Ｃ）に示す概念図にて説明する。なお図１（Ｃ）において、第１の画
像信号は第１の階調数（具体的にはＭ階調：Ｍは自然数）の画像信号であり、期間Ｔ１は
第１の階調数で表示が行われる期間を示し、第２の画像信号は第２の階調数（具体的には
Ｎ階調：Ｎは自然数）の画像信号であり、期間Ｔ２は第２の階調数で表示が行われる期間
を示す。なお第１の階調数Ｍは第２の階調数Ｎより大きい、すなわち第１の画像信号は第
２の画像信号より多くの階調により画像を表示するものである。図１（Ｃ）での期間Ｔ１
において示す１フレーム期間となる期間１０６は第１の画像信号による１フレーム期間に
ついて表したものである。図１（Ｃ）での期間Ｔ２において示す１フレーム期間となる期
間１０７は第２の画像信号による１フレーム期間について表したものである。なお第１の
階調数Ｍは、第２の階調数Ｎより大きい（Ｍ＞Ｎ）ものとして以下説明するものである。
体的な画像信号Ｄａｔａとして複数の画像信号、ここでは第１の画像信号及び第２の画像
信号を示し、図１（Ｃ）に示す概念図にて説明する。なお図１（Ｃ）において、第１の画
像信号は第１の階調数（具体的にはＭ階調：Ｍは自然数）の画像信号であり、期間Ｔ１は
第１の階調数で表示が行われる期間を示し、第２の画像信号は第２の階調数（具体的には
Ｎ階調：Ｎは自然数）の画像信号であり、期間Ｔ２は第２の階調数で表示が行われる期間
を示す。なお第１の階調数Ｍは第２の階調数Ｎより大きい、すなわち第１の画像信号は第
２の画像信号より多くの階調により画像を表示するものである。図１（Ｃ）での期間Ｔ１
において示す１フレーム期間となる期間１０６は第１の画像信号による１フレーム期間に
ついて表したものである。図１（Ｃ）での期間Ｔ２において示す１フレーム期間となる期
間１０７は第２の画像信号による１フレーム期間について表したものである。なお第１の
階調数Ｍは、第２の階調数Ｎより大きい（Ｍ＞Ｎ）ものとして以下説明するものである。
なお階調数は、画像を構成する画素での色の濃淡を表す際の区切りの数のことをいい、画
素に書き込まれる画像信号の電圧の高低（以下、電圧レベル）によって表されるものであ
る。具体的にいえば、液晶素子に電圧を印加することで表現される白色から黒色への変化
を表す、電圧レベルの勾配を複数段に分割して得られる電圧レベルの総数である。または
階調数とは、液晶素子に電圧を印加することで表現される白色から黒色への変化を表す、
電圧レベルの勾配を複数段に分割して得られる電圧レベルによって表されるもののうち、
実際に１フレーム期間に画像を構成する画素に供給された電圧レベルの数のことをいう。
具体的には、画像を構成する画素に供給された電圧レベルの数が、そのまま階調数として
表されるものである。なお複数の画像信号とは、階調数の異なる画像信号、例えば上述の
第１の画像信号及び第２の画像信号のように、互いに異なる階調数の画像信号が複数供給
されるものをいう。
素に書き込まれる画像信号の電圧の高低（以下、電圧レベル）によって表されるものであ
る。具体的にいえば、液晶素子に電圧を印加することで表現される白色から黒色への変化
を表す、電圧レベルの勾配を複数段に分割して得られる電圧レベルの総数である。または
階調数とは、液晶素子に電圧を印加することで表現される白色から黒色への変化を表す、
電圧レベルの勾配を複数段に分割して得られる電圧レベルによって表されるもののうち、
実際に１フレーム期間に画像を構成する画素に供給された電圧レベルの数のことをいう。
具体的には、画像を構成する画素に供給された電圧レベルの数が、そのまま階調数として
表されるものである。なお複数の画像信号とは、階調数の異なる画像信号、例えば上述の
第１の画像信号及び第２の画像信号のように、互いに異なる階調数の画像信号が複数供給
されるものをいう。
本実施の形態で述べる構成では、特に静止画表示期間での画像信号により表示される画像
の階調数に応じてリフレッシュレートを変換、換言すれば１フレーム期間の長さを変換す
る構成である。図１（Ｃ）に示すように異なる階調数の画像信号に応じてリフレッシュレ
ートを変換、即ち期間１０６と期間１０７の長さを異ならせる。具体的には、第２の階調
数Ｎの画像信号である期間１０７は、第１の階調数Ｍの画像信号である期間１０６より長
く設定、即ち第１の階調数Ｍの画像信号によるリフレッシュレートを第２の階調数Ｎの画
像信号によるリフレッシュレートより小さくするよう動作させる。また、リフレッシュレ
ートをちいさくすることは、１フレーム期間長さを小さくすることに相当する。なお図１
（Ｃ）では、期間１０６は第１の画像信号を画素に書き込む期間１０８（図中「Ｗ」で表
記）、及び第１の画像信号を画素に保持する期間１０９（図中「Ｈ」で表記）を有する。
期間１０７は第２の画像信号を画素に書き込む期間１１０（図中「Ｗ」で表記）、及び第
２の画像信号を画素に保持する期間１１１（図中「Ｈ」で表記）を有する。ここで期間１
０６と期間１０７の長さを異ならせるということは、第１の画像信号を画素に保持する期
間１０９と、第２の画像信号を画素に保持する期間１１１との長さを異ならせるというこ
とに相当する。期間１０６と期間１０７の長さを、第１の階調数Ｍ及び第２の階調数Ｎに
応じて変換することでリフレッシュレートを低減して静止画を表示する際の、階調が変化
することによる画質の劣化を低減することができる。そして、静止画を表示する際にリフ
レッシュレートを小さくすることで、画像信号の書き込み頻度を低減でき、低消費電力化
を図ることができる。また、同一の画像を複数回書き換えて静止画を表示する場合、画像
の切り替わりが視認できると、人間は目に疲労を感じることもあり得る。そのためリフレ
ッシュレートを大幅に小さくすることで、目の疲労を減らすといった効果もある。
の階調数に応じてリフレッシュレートを変換、換言すれば１フレーム期間の長さを変換す
る構成である。図１（Ｃ）に示すように異なる階調数の画像信号に応じてリフレッシュレ
ートを変換、即ち期間１０６と期間１０７の長さを異ならせる。具体的には、第２の階調
数Ｎの画像信号である期間１０７は、第１の階調数Ｍの画像信号である期間１０６より長
く設定、即ち第１の階調数Ｍの画像信号によるリフレッシュレートを第２の階調数Ｎの画
像信号によるリフレッシュレートより小さくするよう動作させる。また、リフレッシュレ
ートをちいさくすることは、１フレーム期間長さを小さくすることに相当する。なお図１
（Ｃ）では、期間１０６は第１の画像信号を画素に書き込む期間１０８（図中「Ｗ」で表
記）、及び第１の画像信号を画素に保持する期間１０９（図中「Ｈ」で表記）を有する。
期間１０７は第２の画像信号を画素に書き込む期間１１０（図中「Ｗ」で表記）、及び第
２の画像信号を画素に保持する期間１１１（図中「Ｈ」で表記）を有する。ここで期間１
０６と期間１０７の長さを異ならせるということは、第１の画像信号を画素に保持する期
間１０９と、第２の画像信号を画素に保持する期間１１１との長さを異ならせるというこ
とに相当する。期間１０６と期間１０７の長さを、第１の階調数Ｍ及び第２の階調数Ｎに
応じて変換することでリフレッシュレートを低減して静止画を表示する際の、階調が変化
することによる画質の劣化を低減することができる。そして、静止画を表示する際にリフ
レッシュレートを小さくすることで、画像信号の書き込み頻度を低減でき、低消費電力化
を図ることができる。また、同一の画像を複数回書き換えて静止画を表示する場合、画像
の切り替わりが視認できると、人間は目に疲労を感じることもあり得る。そのためリフレ
ッシュレートを大幅に小さくすることで、目の疲労を減らすといった効果もある。
次いで本実施の形態の構成による効果について説明するため、一例として図１（Ｃ）で説
明した第１の階調数Ｍ、第２の階調数Ｎに応じた画像信号の電圧と、液晶素子の透過率の
関係について図２（Ａ）、（Ｂ）に示す。なお図２（Ａ）、（Ｂ）では、一例として、液
晶素子に０［Ｖ］を印加する際に透過率が高い、所謂ノーマリーホワイトの液晶素子の透
過率について示している。なお本実施の形態の構成は、ノーマリーブラックの液晶素子で
あっても同様の効果を奏するものである。また液晶素子を駆動する際には、液晶素子に印
加する電圧の反転または非反転を選択する様々な反転駆動と組み合わせることができる。
なお本実施の形態においては、電圧と透過率との関係は、正の極性の場合のみを示してい
るが、負の極性でも同様である。
明した第１の階調数Ｍ、第２の階調数Ｎに応じた画像信号の電圧と、液晶素子の透過率の
関係について図２（Ａ）、（Ｂ）に示す。なお図２（Ａ）、（Ｂ）では、一例として、液
晶素子に０［Ｖ］を印加する際に透過率が高い、所謂ノーマリーホワイトの液晶素子の透
過率について示している。なお本実施の形態の構成は、ノーマリーブラックの液晶素子で
あっても同様の効果を奏するものである。また液晶素子を駆動する際には、液晶素子に印
加する電圧の反転または非反転を選択する様々な反転駆動と組み合わせることができる。
なお本実施の形態においては、電圧と透過率との関係は、正の極性の場合のみを示してい
るが、負の極性でも同様である。
図２（Ａ）は、画像信号が第１の階調数Ｍでの電圧と透過率との関係を示している。そし
て図２（Ｂ）は、画像信号が第２の階調数Ｎでの電圧と透過率との関係を示している。
て図２（Ｂ）は、画像信号が第２の階調数Ｎでの電圧と透過率との関係を示している。
図２（Ａ）では第１の階調数Ｍのうち、電圧Ｖ１が１階調２０１（黒）に相当し、電圧Ｖ
２が２階調２０２（中間調）に相当し、電圧Ｖ３が３階調２０３（中間調）に相当し、電
圧Ｖ４が４階調２０４（中間調）に相当し、電圧ＶＭがＭ階調２０５（白）に相当するも
のとして示している。図２（Ｂ）では第２の階調数Ｎのうち、電圧Ｖ１が１階調２１１（
黒）に相当し、電圧Ｖ２が２階調２１２（中間調）に相当し、電圧ＶＮがＮ階調２１３（
白）に相当するものとして示している。なお前述の電圧が液晶素子の両端の電極に印加さ
れる電圧である。図２（Ａ）及び図２（Ｂ）に示すように、第１の階調数Ｍ及び第２の階
調数Ｎとでは画像信号の階調数が少ない第２の階調数Ｎの方が階調間の電圧の間隔（差）
が大きくなる。そのため、画素に書き込まれた画像信号の電圧が時間と共に変化しても、
画像信号の階調数が小さいほど、階調の変化は少なくなる。
２が２階調２０２（中間調）に相当し、電圧Ｖ３が３階調２０３（中間調）に相当し、電
圧Ｖ４が４階調２０４（中間調）に相当し、電圧ＶＭがＭ階調２０５（白）に相当するも
のとして示している。図２（Ｂ）では第２の階調数Ｎのうち、電圧Ｖ１が１階調２１１（
黒）に相当し、電圧Ｖ２が２階調２１２（中間調）に相当し、電圧ＶＮがＮ階調２１３（
白）に相当するものとして示している。なお前述の電圧が液晶素子の両端の電極に印加さ
れる電圧である。図２（Ａ）及び図２（Ｂ）に示すように、第１の階調数Ｍ及び第２の階
調数Ｎとでは画像信号の階調数が少ない第２の階調数Ｎの方が階調間の電圧の間隔（差）
が大きくなる。そのため、画素に書き込まれた画像信号の電圧が時間と共に変化しても、
画像信号の階調数が小さいほど、階調の変化は少なくなる。
図３（Ａ）及び図３（Ｂ）では、図２（Ａ）及び図２（Ｂ）で示した電圧と透過率との関
係について、さらに具体的に説明する。図３（Ａ）は、図２（Ａ）で示した中間調のｉ（
ｉは１乃至Ｍ階調のいずれか一）階調目の前後に注目した電圧と透過率との関係を示す。
図３（Ｂ）は、図２（Ｂ）で示した中間調のｊ（ｊは１乃至Ｎ階調のいずれか一）階調目
の前後に注目した電圧と透過率との関係を示す。例えば図３（Ａ）において、画像信号が
第１の階調数Ｍの場合、電圧Ｖｉがｉ階調３０３（中間調）に相当し、電圧Ｖｉ＋１が（
ｉ＋１）階調３０４（中間調）に相当し、電圧Ｖｉ＋２が（ｉ＋２）階調３０５（中間調
）に相当し、電圧Ｖｉ−１が（ｉ―１）階調３０２（中間調）に相当し、電圧Ｖｉ−２が
（ｉ−２）階調３０１（中間調）に相当にするものとして示している。図３（Ｂ）におい
て、画像信号が第２の階調数Ｎの場合、電圧Ｖｊがｊ階調３１２（中間調）に相当し、電
圧Ｖｊ＋１が（ｊ＋１）階調３１３（中間調）に相当し、電圧Ｖｊ−１が（ｊ−１）階調
３１１（中間調）に相当するものとして示している。
係について、さらに具体的に説明する。図３（Ａ）は、図２（Ａ）で示した中間調のｉ（
ｉは１乃至Ｍ階調のいずれか一）階調目の前後に注目した電圧と透過率との関係を示す。
図３（Ｂ）は、図２（Ｂ）で示した中間調のｊ（ｊは１乃至Ｎ階調のいずれか一）階調目
の前後に注目した電圧と透過率との関係を示す。例えば図３（Ａ）において、画像信号が
第１の階調数Ｍの場合、電圧Ｖｉがｉ階調３０３（中間調）に相当し、電圧Ｖｉ＋１が（
ｉ＋１）階調３０４（中間調）に相当し、電圧Ｖｉ＋２が（ｉ＋２）階調３０５（中間調
）に相当し、電圧Ｖｉ−１が（ｉ―１）階調３０２（中間調）に相当し、電圧Ｖｉ−２が
（ｉ−２）階調３０１（中間調）に相当にするものとして示している。図３（Ｂ）におい
て、画像信号が第２の階調数Ｎの場合、電圧Ｖｊがｊ階調３１２（中間調）に相当し、電
圧Ｖｊ＋１が（ｊ＋１）階調３１３（中間調）に相当し、電圧Ｖｊ−１が（ｊ−１）階調
３１１（中間調）に相当するものとして示している。
図３（Ａ）において、ｉ階調３０３とするために液晶素子に電圧Ｖｉを印加する。また図
３（Ｂ）において、ｊ階調３１２とするために液晶素子に電圧Ｖｊを印加する。そして電
圧Ｖｉ、電圧Ｖｊを印加した後、時間の経過と共に、液晶素子に印加する電圧がα（αは
正の数）だけ減少し、電圧Ｖｉ−α、電圧Ｖｊ−αとなるとする。図３（Ａ）において電
圧Ｖｉ−αとなった電圧値は、（ｉ＋１）階調３０４（中間調）と（ｉ＋２）階調３０５
との間の階調３０６に減少すること（図３（Ａ））中、矢印３０７参照）となり、電圧の
減少により（ｉ＋１）階調３０４（中間調）または（ｉ＋２）階調の階調として視認され
ることとなる。また図３（Ｂ）において電圧Ｖｊ−αとなった電圧値は、ｊ階調３１２（
中間調）と（ｊ＋１）階調３１３との間の階調３１４に減少すること（図３（Ｂ））中、
矢印３１５参照）となり、電圧の減少によりｊ階調３１２（中間調）または（ｊ＋１）階
調３１３の階調として視認されることとなる。図３（Ａ）、図３（Ｂ）から、液晶素子に
印加される電圧Ｖｉ、電圧Ｖｊは、同じ電圧αだけ減少したにも係わらず、画像信号が第
１の階調数Ｍの場合（図３（Ａ））よりも、画像信号が第２の階調数Ｎの場合（図３（Ｂ
））のほうが、電圧の変化による階調の変化が小さいことが分かる。つまり、階調数の大
きい第１の階調数Ｍによる画像信号よりも、階調数の小さい第２の階調数Ｎの画像信号の
方が、画素に書き込んだ画像信号を保持したまま同じ期間が経過することによる電圧の減
少が生じる際に、階調の変化による画質の劣化を小さくすることができる。そのため、階
調数の小さい第２の階調数Ｎの画像信号に応じた画像を表示する際には、階調数の大きい
第１の階調数Ｍによる画像信号に応じた画像を表示する場合に比べて、リフレッシュレー
トを小さくしても静止画を表示する際の、階調が変化することによる画質の劣化を小さく
することができる。そして階調数の小さい第２の階調数Ｎの画像信号に応じた画像を表示
する際には、階調数の大きい第１の階調数Ｍによる画像信号に応じた画像を表示する場合
に比べて、画像信号の保持期間を長く設定することができるため、静止画を表示する際に
リフレッシュレートを小さくすることで、低消費電力化を図ることができる。
３（Ｂ）において、ｊ階調３１２とするために液晶素子に電圧Ｖｊを印加する。そして電
圧Ｖｉ、電圧Ｖｊを印加した後、時間の経過と共に、液晶素子に印加する電圧がα（αは
正の数）だけ減少し、電圧Ｖｉ−α、電圧Ｖｊ−αとなるとする。図３（Ａ）において電
圧Ｖｉ−αとなった電圧値は、（ｉ＋１）階調３０４（中間調）と（ｉ＋２）階調３０５
との間の階調３０６に減少すること（図３（Ａ））中、矢印３０７参照）となり、電圧の
減少により（ｉ＋１）階調３０４（中間調）または（ｉ＋２）階調の階調として視認され
ることとなる。また図３（Ｂ）において電圧Ｖｊ−αとなった電圧値は、ｊ階調３１２（
中間調）と（ｊ＋１）階調３１３との間の階調３１４に減少すること（図３（Ｂ））中、
矢印３１５参照）となり、電圧の減少によりｊ階調３１２（中間調）または（ｊ＋１）階
調３１３の階調として視認されることとなる。図３（Ａ）、図３（Ｂ）から、液晶素子に
印加される電圧Ｖｉ、電圧Ｖｊは、同じ電圧αだけ減少したにも係わらず、画像信号が第
１の階調数Ｍの場合（図３（Ａ））よりも、画像信号が第２の階調数Ｎの場合（図３（Ｂ
））のほうが、電圧の変化による階調の変化が小さいことが分かる。つまり、階調数の大
きい第１の階調数Ｍによる画像信号よりも、階調数の小さい第２の階調数Ｎの画像信号の
方が、画素に書き込んだ画像信号を保持したまま同じ期間が経過することによる電圧の減
少が生じる際に、階調の変化による画質の劣化を小さくすることができる。そのため、階
調数の小さい第２の階調数Ｎの画像信号に応じた画像を表示する際には、階調数の大きい
第１の階調数Ｍによる画像信号に応じた画像を表示する場合に比べて、リフレッシュレー
トを小さくしても静止画を表示する際の、階調が変化することによる画質の劣化を小さく
することができる。そして階調数の小さい第２の階調数Ｎの画像信号に応じた画像を表示
する際には、階調数の大きい第１の階調数Ｍによる画像信号に応じた画像を表示する場合
に比べて、画像信号の保持期間を長く設定することができるため、静止画を表示する際に
リフレッシュレートを小さくすることで、低消費電力化を図ることができる。
なお本実施の形態におけるタイミングコントローラは、画像信号Ｄａｔａの階調数に応じ
てリフレッシュレートを変換する構成の他に、デジタル値の画像信号Ｄａｔａにおける階
調を表すための各ビット値を分析することによりリフレッシュレートを変換する構成とす
ることもできる。ここでビット値を分析してリフレッシュレートを変換する構成について
、図４（Ａ）、（Ｂ）で具体例を示し説明する。
てリフレッシュレートを変換する構成の他に、デジタル値の画像信号Ｄａｔａにおける階
調を表すための各ビット値を分析することによりリフレッシュレートを変換する構成とす
ることもできる。ここでビット値を分析してリフレッシュレートを変換する構成について
、図４（Ａ）、（Ｂ）で具体例を示し説明する。
図４（Ａ）に示す構成は、図１（Ａ）に示したブロック図におけるタイミングコントロー
ラの詳細について示したブロック図である。図４（Ａ）に示すタイミングコントローラ１
０１は、分析部４０１、ルックアップテーブル部４０２、パネルコントローラ４０３（表
示制御回路ともいう）を有する。図４（Ａ）に示す分析部４０１は、ｎ（ｎは自然数）ビ
ットの画像信号Ｄａｔａのビット値をビット毎に読み取って、各ビット値が全ての画素に
おいて同じかどうか、及び／または各ビット値が全ての画素においていくつかのビットの
み同じであるかどうかを分析し、当該分析結果をルックアップテーブル部４０２に出力す
る。ルックアップテーブル部４０２は、当該分析結果に基づいたリフレッシュレートとす
るためのルックアップテーブルを記憶しておき、当該ルックアップテーブルに応じた信号
に基づいてパネルコントローラ４０３を制御するものである。
ラの詳細について示したブロック図である。図４（Ａ）に示すタイミングコントローラ１
０１は、分析部４０１、ルックアップテーブル部４０２、パネルコントローラ４０３（表
示制御回路ともいう）を有する。図４（Ａ）に示す分析部４０１は、ｎ（ｎは自然数）ビ
ットの画像信号Ｄａｔａのビット値をビット毎に読み取って、各ビット値が全ての画素に
おいて同じかどうか、及び／または各ビット値が全ての画素においていくつかのビットの
み同じであるかどうかを分析し、当該分析結果をルックアップテーブル部４０２に出力す
る。ルックアップテーブル部４０２は、当該分析結果に基づいたリフレッシュレートとす
るためのルックアップテーブルを記憶しておき、当該ルックアップテーブルに応じた信号
に基づいてパネルコントローラ４０３を制御するものである。
分析部４０１の構成について図４（Ｂ）に示す。図４（Ｂ）に示す分析部は、複数のカウ
ンタ回路４１１、判定部４１２を有する。複数のカウンタ回路４１１はビット毎に設けら
れており、入力される画像信号Ｄａｔａのビット値に応じてカウント値を切り替えること
でカウントする回路である。例えば具体的な動作について述べると、複数のカウンタ回路
４１１では、複数のカウンタ回路４１１のうち、少なくともいずれか一でカウント値が切
り替わることにより、各ビット値が全ての画素において同じでないということとなる。判
定部４１２は、複数のカウンタ回路４１１でカウント値が切り替わったかを判定し、その
結果をルックアップテーブル部４０２に出力するためのものである。
ンタ回路４１１、判定部４１２を有する。複数のカウンタ回路４１１はビット毎に設けら
れており、入力される画像信号Ｄａｔａのビット値に応じてカウント値を切り替えること
でカウントする回路である。例えば具体的な動作について述べると、複数のカウンタ回路
４１１では、複数のカウンタ回路４１１のうち、少なくともいずれか一でカウント値が切
り替わることにより、各ビット値が全ての画素において同じでないということとなる。判
定部４１２は、複数のカウンタ回路４１１でカウント値が切り替わったかを判定し、その
結果をルックアップテーブル部４０２に出力するためのものである。
ここで図４（Ａ）、図４（Ｂ）に示すタイミングコントローラ１０１の具体的な動作の一
例を説明するため、６ビットの画像信号を考える。各画素に供給される画像信号の階調を
バイナリで表すと「００００００」が０階調目、「０００００１」が１階調目、「０００
０１０」が２階調目、「００００１１」が３階調目、「０００１００」が４階調目、「０
００１０１」が５階調目、「０００１１０」が６階調目、「０００１１１」が７階調目、
「００１０００」が８階調目とする。このとき、図１（Ｃ）での期間Ｔ１において示す１
フレーム期間となる期間１０６での第１の画像信号の最下位ビットが全ての画素において
同じであれば、液晶素子に印加する電圧の降下に伴う階調のずれは、少なくとも２階調分
許容されるものとなる。また、図１（Ｃ）での期間Ｔ２において示す１フレーム期間とな
る期間１０７での第２の画像信号の下位２ビットが全ての画素において同じであれば、液
晶素子に印加する電圧の降下に伴う階調のずれは、少なくとも４階調分許容されるものと
なる。つまり、最下位ビットが全ての画素において同じ場合よりも、下位２ビットが全て
の画素で同じ場合の方が、図３（Ａ）及び図３（Ｂ）で説明したような液晶素子に印加す
る電圧の降下に伴う階調のずれが小さくなり、リフレッシュレートを小さくすることがで
きる。
例を説明するため、６ビットの画像信号を考える。各画素に供給される画像信号の階調を
バイナリで表すと「００００００」が０階調目、「０００００１」が１階調目、「０００
０１０」が２階調目、「００００１１」が３階調目、「０００１００」が４階調目、「０
００１０１」が５階調目、「０００１１０」が６階調目、「０００１１１」が７階調目、
「００１０００」が８階調目とする。このとき、図１（Ｃ）での期間Ｔ１において示す１
フレーム期間となる期間１０６での第１の画像信号の最下位ビットが全ての画素において
同じであれば、液晶素子に印加する電圧の降下に伴う階調のずれは、少なくとも２階調分
許容されるものとなる。また、図１（Ｃ）での期間Ｔ２において示す１フレーム期間とな
る期間１０７での第２の画像信号の下位２ビットが全ての画素において同じであれば、液
晶素子に印加する電圧の降下に伴う階調のずれは、少なくとも４階調分許容されるものと
なる。つまり、最下位ビットが全ての画素において同じ場合よりも、下位２ビットが全て
の画素で同じ場合の方が、図３（Ａ）及び図３（Ｂ）で説明したような液晶素子に印加す
る電圧の降下に伴う階調のずれが小さくなり、リフレッシュレートを小さくすることがで
きる。
以上説明したように、本実施の形態の構成による静止画を表示する期間では、リフレッシ
ュレートを小さくすることで、階調が変化することによる画質の劣化を予め小さくするこ
とができる。また、静止画を表示する際にリフレッシュレートを小さくすることで、低消
費電力化を図ることができる。
ュレートを小さくすることで、階調が変化することによる画質の劣化を予め小さくするこ
とができる。また、静止画を表示する際にリフレッシュレートを小さくすることで、低消
費電力化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
（実施の形態２）
本実施の形態では、本発明の液晶表示装置、及び低消費電力化を図ることができる液晶表
示装置の一形態を、図５乃至図８を用いて説明する。
本実施の形態では、本発明の液晶表示装置、及び低消費電力化を図ることができる液晶表
示装置の一形態を、図５乃至図８を用いて説明する。
本実施の形態で例示する液晶表示装置８００の各構成を、図５のブロック図に示す。液晶
表示装置８００は、画像処理回路８０１、タイミングコントローラ８０２、表示パネル８
０３を有する。透過型液晶表示装置、又は半透過型液晶表示装置の場合、さらに光源とし
てバックライト部８０４を設ける。
表示装置８００は、画像処理回路８０１、タイミングコントローラ８０２、表示パネル８
０３を有する。透過型液晶表示装置、又は半透過型液晶表示装置の場合、さらに光源とし
てバックライト部８０４を設ける。
液晶表示装置８００は、接続された外部機器から画像信号（画像信号Ｄａｔａ）が供給さ
れている。なお、電源電位（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、及び共通電位Ｖｃｏ
ｍ）は液晶表示装置の電源８１７をオン状態として電力供給を開始することによって供給
され、制御信号（スタートパルスＳＰ、及びクロック信号ＣＫ）はタイミングコントロー
ラ８０２によって供給される。
れている。なお、電源電位（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、及び共通電位Ｖｃｏ
ｍ）は液晶表示装置の電源８１７をオン状態として電力供給を開始することによって供給
され、制御信号（スタートパルスＳＰ、及びクロック信号ＣＫ）はタイミングコントロー
ラ８０２によって供給される。
なお高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位Ｖｓｓとは
基準電位以下の電位のことをいう。なお高電源電位Ｖｄｄ及び低電源電位Ｖｓｓともに、
トランジスタが動作できる程度の電位であることが望ましい。なお高電源電位Ｖｄｄ及び
低電源電位Ｖｓｓを併せて、電源電圧と呼ぶこともある。
基準電位以下の電位のことをいう。なお高電源電位Ｖｄｄ及び低電源電位Ｖｓｓともに、
トランジスタが動作できる程度の電位であることが望ましい。なお高電源電位Ｖｄｄ及び
低電源電位Ｖｓｓを併せて、電源電圧と呼ぶこともある。
共通電位Ｖｃｏｍは、一方の電極（画素電極）に供給される画像信号の電位に対して基準
となる固定電位であればよく、一例としてはグラウンド電位であってもよい。
となる固定電位であればよく、一例としてはグラウンド電位であってもよい。
画像信号Ｄａｔａは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
フレーム反転駆動等に応じて適宜反転させて液晶表示装置８００に入力される構成とすれ
ばよい。また、画像信号がアナログの信号の場合には、Ａ／Ｄコンバータ等を介してデジ
タルの信号に変換して、液晶表示装置８００に供給する構成とすればよい。
フレーム反転駆動等に応じて適宜反転させて液晶表示装置８００に入力される構成とすれ
ばよい。また、画像信号がアナログの信号の場合には、Ａ／Ｄコンバータ等を介してデジ
タルの信号に変換して、液晶表示装置８００に供給する構成とすればよい。
本実施の形態では、液晶素子８０５の他方の電極（対向電極）及び容量素子８１３の一方
の電極には、電源８１７よりタイミングコントローラ８０２を介して固定電位である共通
電位Ｖｃｏｍが与えられている。
の電極には、電源８１７よりタイミングコントローラ８０２を介して固定電位である共通
電位Ｖｃｏｍが与えられている。
画像処理回路８０１は、入力される画像信号Ｄａｔａを解析、演算、及び／または加工し
、処理した画像信号Ｄａｔａを判定信号と共にタイミングコントローラ８０２に出力する
。
、処理した画像信号Ｄａｔａを判定信号と共にタイミングコントローラ８０２に出力する
。
具体的には画像処理回路８０１は、入力される画像信号Ｄａｔａを解析し動画であるか静
止画であるかを判断し、判断結果を含む判定信号をタイミングコントローラ８０２に出力
する。画像処理回路８０１は、静止画であれば、動画または静止画を含む画像信号Ｄａｔ
ａから１フレームの静止画を切り出し、静止画であることを意味する判定信号と共にタイ
ミングコントローラ８０２に出力する。また、画像処理回路８０１は、動画であれば、入
力される画像信号Ｄａｔａを動画であることを意味する判定信号と共にタイミングコント
ローラ８０２に出力する。なお、上述した機能は画像処理回路８０１が有する機能の一例
であり、表示装置の用途に応じて種々の画像処理機能を選択して適用すればよい。
止画であるかを判断し、判断結果を含む判定信号をタイミングコントローラ８０２に出力
する。画像処理回路８０１は、静止画であれば、動画または静止画を含む画像信号Ｄａｔ
ａから１フレームの静止画を切り出し、静止画であることを意味する判定信号と共にタイ
ミングコントローラ８０２に出力する。また、画像処理回路８０１は、動画であれば、入
力される画像信号Ｄａｔａを動画であることを意味する判定信号と共にタイミングコント
ローラ８０２に出力する。なお、上述した機能は画像処理回路８０１が有する機能の一例
であり、表示装置の用途に応じて種々の画像処理機能を選択して適用すればよい。
タイミングコントローラ８０２は、上記実施の形態１で述べた機能の他に、表示パネル８
０３へ、処理した画像信号Ｄａｔａ、並びに制御信号（具体的にはスタートパルスＳＰ、
及びクロック信号ＣＫ等の制御信号の供給または停止の切り替えを制御するための信号）
、電源電位（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、及び共通電位Ｖｃｏｍ）を供給する
回路である。
０３へ、処理した画像信号Ｄａｔａ、並びに制御信号（具体的にはスタートパルスＳＰ、
及びクロック信号ＣＫ等の制御信号の供給または停止の切り替えを制御するための信号）
、電源電位（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、及び共通電位Ｖｃｏｍ）を供給する
回路である。
なお、デジタル信号に変換された画像信号は演算（例えば画像信号の差分を検出する等）
が容易であるため、入力される画像信号（画像信号Ｄａｔａ）がアナログの信号の場合に
は、Ａ／Ｄコンバータ等を画像処理回路８０１に設ける構成とすればよい。
が容易であるため、入力される画像信号（画像信号Ｄａｔａ）がアナログの信号の場合に
は、Ａ／Ｄコンバータ等を画像処理回路８０１に設ける構成とすればよい。
表示パネル８０３は液晶素子８０５を一対の基板（第１の基板と第２の基板）間に挟持す
る構成を有し、第１の基板には駆動回路部８０６、画素部８０７が設けられる。また、第
２の基板には共通接続部（コモンコンタクトともいう）、及び共通電極（コモン電極、ま
たは対向電極ともいう）が設けられる。なお、共通接続部は第１の基板と第２の基板とを
電気的に接続するものであって、共通接続部は第１の基板上に設けられていてもよい。
る構成を有し、第１の基板には駆動回路部８０６、画素部８０７が設けられる。また、第
２の基板には共通接続部（コモンコンタクトともいう）、及び共通電極（コモン電極、ま
たは対向電極ともいう）が設けられる。なお、共通接続部は第１の基板と第２の基板とを
電気的に接続するものであって、共通接続部は第１の基板上に設けられていてもよい。
画素部８０７には、複数のゲート線８０８（走査線）、及びソース線８０９（信号線）が
設けられており、複数の画素８１０がゲート線８０８及びソース線８０９に環囲されてマ
トリクス状に設けられている。なお、本実施の形態で例示する表示パネルにおいては、ゲ
ート線８０８はゲート線駆動回路８１１Ａから延在し、ソース線８０９はソース線駆動回
路８１１Ｂから延在している。
設けられており、複数の画素８１０がゲート線８０８及びソース線８０９に環囲されてマ
トリクス状に設けられている。なお、本実施の形態で例示する表示パネルにおいては、ゲ
ート線８０８はゲート線駆動回路８１１Ａから延在し、ソース線８０９はソース線駆動回
路８１１Ｂから延在している。
また、画素８１０はスイッチング素子としてトランジスタ８１２、該トランジスタ８１２
に接続された容量素子８１３、及び液晶素子８０５を有する。
に接続された容量素子８１３、及び液晶素子８０５を有する。
液晶素子８０５は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子で
ある。液晶の光学的変調作用は、液晶にかかる電界によって制御される。液晶にかかる電
界方向は液晶材料、駆動方法、及び電極構造によって異なり、適宜選択することができる
。例えば、液晶の厚さ方向（いわゆる縦方向）に電界をかける駆動方法を用いる場合は液
晶を挟持するように第１の基板に画素電極を、第２の基板に共通電極をそれぞれ設ける構
造とすればよい。また、液晶に基板面内方向（いわゆる横電界）に電界をかける駆動方法
を用いる場合は、液晶に対して同一面に、画素電極と共通電極を設ける構造とすればよい
。また画素電極及び共通電極は、多様な開口パターンを有する形状としてもよい。本実施
の形態においては光学的変調作用によって光の透過又は非透過を制御する素子であれば、
液晶材料、駆動方法、及び電極構造は特に限定されない。
ある。液晶の光学的変調作用は、液晶にかかる電界によって制御される。液晶にかかる電
界方向は液晶材料、駆動方法、及び電極構造によって異なり、適宜選択することができる
。例えば、液晶の厚さ方向（いわゆる縦方向）に電界をかける駆動方法を用いる場合は液
晶を挟持するように第１の基板に画素電極を、第２の基板に共通電極をそれぞれ設ける構
造とすればよい。また、液晶に基板面内方向（いわゆる横電界）に電界をかける駆動方法
を用いる場合は、液晶に対して同一面に、画素電極と共通電極を設ける構造とすればよい
。また画素電極及び共通電極は、多様な開口パターンを有する形状としてもよい。本実施
の形態においては光学的変調作用によって光の透過又は非透過を制御する素子であれば、
液晶材料、駆動方法、及び電極構造は特に限定されない。
トランジスタ８１２は、画素部８０７に設けられた複数のゲート線８０８のうちの一つと
ゲート電極が接続され、ソース電極またはドレイン電極の一方が複数のソース線８０９の
うちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子８１３の一方の
電極、及び液晶素子８０５の一方の電極（画素電極）と接続される。
ゲート電極が接続され、ソース電極またはドレイン電極の一方が複数のソース線８０９の
うちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子８１３の一方の
電極、及び液晶素子８０５の一方の電極（画素電極）と接続される。
トランジスタ８１２は、オフ電流が低減されたトランジスタを用いることが好ましい。ト
ランジスタ８１２がオフ状態のとき、オフ電流が低減されたトランジスタ８１２に接続さ
れた液晶素子８０５、及び容量素子８１３に蓄えられた電荷は、トランジスタ８１２を介
して漏れ難く、トランジスタ８１２がオフ状態になる前に書き込まれた状態を、次に信号
が書き込まれるまで安定して保持できる。従って、オフ電流が低減されたトランジスタ８
１２に接続された容量素子８１３を用いることなく、画素８１０を構成することもできる
。
ランジスタ８１２がオフ状態のとき、オフ電流が低減されたトランジスタ８１２に接続さ
れた液晶素子８０５、及び容量素子８１３に蓄えられた電荷は、トランジスタ８１２を介
して漏れ難く、トランジスタ８１２がオフ状態になる前に書き込まれた状態を、次に信号
が書き込まれるまで安定して保持できる。従って、オフ電流が低減されたトランジスタ８
１２に接続された容量素子８１３を用いることなく、画素８１０を構成することもできる
。
このような構成とすることで、容量素子８１３は液晶素子８０５に加える電圧を保持する
ことができる。また、容量素子８１３の電極は、別途設けた容量線に接続する構成として
もよい。
ことができる。また、容量素子８１３の電極は、別途設けた容量線に接続する構成として
もよい。
駆動回路部８０６は、ゲート線駆動回路８１１Ａ、ソース線駆動回路８１１Ｂを有する。
ゲート線駆動回路８１１Ａ、ソース線駆動回路８１１Ｂは、複数の画素を有する画素部８
０７を駆動するための駆動回路であり、シフトレジスタ回路（シフトレジスタともいう）
を有する。
ゲート線駆動回路８１１Ａ、ソース線駆動回路８１１Ｂは、複数の画素を有する画素部８
０７を駆動するための駆動回路であり、シフトレジスタ回路（シフトレジスタともいう）
を有する。
なお、ゲート線駆動回路８１１Ａ、及びソース線駆動回路８１１Ｂは、画素部８０７と同
じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
なお駆動回路部８０６には、タイミングコントローラ８０２によって制御された高電源電
位Ｖｄｄ、低電源電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔ
ａが供給される。
位Ｖｄｄ、低電源電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔ
ａが供給される。
端子部８１６は、タイミングコントローラ８０２が出力する所定の信号（高電源電位Ｖｄ
ｄ、低電源電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａ、共
通電位Ｖｃｏｍ等）等を駆動回路部８０６に供給する入力端子である。
ｄ、低電源電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａ、共
通電位Ｖｃｏｍ等）等を駆動回路部８０６に供給する入力端子である。
また、液晶表示装置は、測光回路を有していてもよい。測光回路を設けた液晶表示装置は
当該液晶表示装置がおかれている環境の明るさを検知できる。その結果、測光回路が接続
されたタイミングコントローラ８０２は、測光回路から入力される信号に応じて、バック
ライト、サイドライト等の光源の駆動方法を制御することができる。
当該液晶表示装置がおかれている環境の明るさを検知できる。その結果、測光回路が接続
されたタイミングコントローラ８０２は、測光回路から入力される信号に応じて、バック
ライト、サイドライト等の光源の駆動方法を制御することができる。
バックライト部８０４はバックライト制御回路８１４、及びバックライト８１５を有する
。バックライト８１５は、液晶表示装置８００の用途に応じて選択して組み合わせればよ
く、発光ダイオード（ＬＥＤ）などを用いることができる。バックライト８１５には例え
ば白色の発光素子（例えばＬＥＤ）を配置することができる。バックライト制御回路８１
４には、タイミングコントローラ８０２からバックライトを制御するバックライト信号、
及び電源電位が供給される。
。バックライト８１５は、液晶表示装置８００の用途に応じて選択して組み合わせればよ
く、発光ダイオード（ＬＥＤ）などを用いることができる。バックライト８１５には例え
ば白色の発光素子（例えばＬＥＤ）を配置することができる。バックライト制御回路８１
４には、タイミングコントローラ８０２からバックライトを制御するバックライト信号、
及び電源電位が供給される。
なお、カラー表示を行う場合は、カラーフィルタを組み合わせることで表示が可能である
。また、他の光学フィルム（偏光フィルム、位相差フィルム、反射防止フィルムなど）も
組み合わせて用いることができる。透過型液晶表示装置、又は半透過型液晶表示装置の場
合に用いられるバックライト等の光源は、液晶表示装置８００の用途に応じて選択して組
み合わせればよく、冷陰極管や発光ダイオード（ＬＥＤ）などを用いることができる。ま
た複数のＬＥＤ光源、または複数のエレクトロルミネセンス（ＥＬ）光源などを用いて面
光源を構成してもよい。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光
のＬＥＤを用いてもよい。なお、バックライトにＲＧＢの発光ダイオード等を配置し、時
分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用すると
きには、カラーフィルタを設けない場合もある。
。また、他の光学フィルム（偏光フィルム、位相差フィルム、反射防止フィルムなど）も
組み合わせて用いることができる。透過型液晶表示装置、又は半透過型液晶表示装置の場
合に用いられるバックライト等の光源は、液晶表示装置８００の用途に応じて選択して組
み合わせればよく、冷陰極管や発光ダイオード（ＬＥＤ）などを用いることができる。ま
た複数のＬＥＤ光源、または複数のエレクトロルミネセンス（ＥＬ）光源などを用いて面
光源を構成してもよい。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光
のＬＥＤを用いてもよい。なお、バックライトにＲＧＢの発光ダイオード等を配置し、時
分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用すると
きには、カラーフィルタを設けない場合もある。
次に、画素に供給する信号の様子を、図５に示す画素の回路図、及び図６に示すタイミン
グチャートを用いて説明する。
グチャートを用いて説明する。
図６に、タイミングコントローラ８０２がゲート線駆動回路８１１Ａに供給するクロック
信号ＧＣＫ、及びスタートパルスＧＳＰを示す。また、タイミングコントローラ８０２が
ソース線駆動回路８１１Ｂに供給するクロック信号ＳＣＫ、及びスタートパルスＳＳＰを
示す。なお、クロック信号の出力のタイミングを説明するために、図６ではクロック信号
の波形を単純な矩形波で示す。
信号ＧＣＫ、及びスタートパルスＧＳＰを示す。また、タイミングコントローラ８０２が
ソース線駆動回路８１１Ｂに供給するクロック信号ＳＣＫ、及びスタートパルスＳＳＰを
示す。なお、クロック信号の出力のタイミングを説明するために、図６ではクロック信号
の波形を単純な矩形波で示す。
また図６に、ソース線８０９の電位（Ｄａｔａ ｌｉｎｅ）、画素電極の電位、並びに共
通電極の電位を示す。
通電極の電位を示す。
図６において期間９０１は、動画を表示するための画像信号を書き込む期間に相当する。
期間９０１では画像信号、共通電位が画素部８０７の各画素、共通電極に供給されるよう
に動作する。
期間９０１では画像信号、共通電位が画素部８０７の各画素、共通電極に供給されるよう
に動作する。
また、期間９０２は、静止画を表示する期間に相当する。期間９０２では、画素部８０７
の各画素への画像信号、共通電極への共通電位を停止することとなる。なお図６に示す期
間９０２では、駆動回路部の動作を停止するよう各信号を供給する構成について示したが
、期間９０２の長さ及びリフレッシュレートによって、定期的に画像信号を書き込むこと
で静止画の画質の劣化を防ぐ構成とすることが好ましい。このリフレッシュレートを上記
実施の形態１で示した構成とすることで、階調が変化することによる画質の劣化を小さく
することができる。
の各画素への画像信号、共通電極への共通電位を停止することとなる。なお図６に示す期
間９０２では、駆動回路部の動作を停止するよう各信号を供給する構成について示したが
、期間９０２の長さ及びリフレッシュレートによって、定期的に画像信号を書き込むこと
で静止画の画質の劣化を防ぐ構成とすることが好ましい。このリフレッシュレートを上記
実施の形態１で示した構成とすることで、階調が変化することによる画質の劣化を小さく
することができる。
まず、期間９０１におけるタイミングチャートを説明する。期間９０１では、クロック信
号ＧＣＫとして、常時クロック信号が供給され、スタートパルスＧＳＰとして、垂直同期
周波数に応じたパルスが供給される。また、期間９０１では、クロック信号ＳＣＫとして
、常時クロック信号が供給され、スタートパルスＳＳＰとして、１ゲート選択期間に応じ
たパルスが供給される。
号ＧＣＫとして、常時クロック信号が供給され、スタートパルスＧＳＰとして、垂直同期
周波数に応じたパルスが供給される。また、期間９０１では、クロック信号ＳＣＫとして
、常時クロック信号が供給され、スタートパルスＳＳＰとして、１ゲート選択期間に応じ
たパルスが供給される。
また、各行の画素に画像信号Ｄａｔａがソース線８０９を介して供給され、ゲート線８０
８の電位に応じて画素電極にソース線８０９の電位が供給される。
８の電位に応じて画素電極にソース線８０９の電位が供給される。
一方、期間９０２は、静止画を表示する期間である。次に、期間９０２におけるタイミン
グチャートを説明する。期間９０２では、クロック信号ＧＣＫ、スタートパルスＧＳＰ、
クロック信号ＳＣＫ、及びスタートパルスＳＳＰは共に停止する。また、期間９０２にお
いて、ソース線８０９に供給していた画像信号Ｄａｔａは停止する。クロック信号ＧＣＫ
及びスタートパルスＧＳＰが共に停止する期間９０２では、トランジスタ８１２が非導通
状態となり画素電極の電位が浮遊状態となる。
グチャートを説明する。期間９０２では、クロック信号ＧＣＫ、スタートパルスＧＳＰ、
クロック信号ＳＣＫ、及びスタートパルスＳＳＰは共に停止する。また、期間９０２にお
いて、ソース線８０９に供給していた画像信号Ｄａｔａは停止する。クロック信号ＧＣＫ
及びスタートパルスＧＳＰが共に停止する期間９０２では、トランジスタ８１２が非導通
状態となり画素電極の電位が浮遊状態となる。
期間９０２では、液晶素子８０５の両端の電極、即ち画素電極及び共通電極の電位を浮遊
状態にして、新たに電位を供給することなく、静止画の表示を行うことができる。
状態にして、新たに電位を供給することなく、静止画の表示を行うことができる。
また、ゲート線駆動回路８１１Ａ、及びソース線駆動回路８１１Ｂに供給するクロック信
号、及びスタートパルスを停止することにより低消費電力化を図ることができる。
号、及びスタートパルスを停止することにより低消費電力化を図ることができる。
特に、トランジスタ８１２をオフ電流が低減されたトランジスタを用いることにより、液
晶素子８０５の両端子に加わる電圧が経時的に低下する現象を抑制できる。
晶素子８０５の両端子に加わる電圧が経時的に低下する現象を抑制できる。
次に、動画から静止画に切り替わる期間（図６中の期間９０３）、及び静止画から動画に
切り替わる期間（図６中の期間９０４）におけるパネルコントローラの動作を、図７（Ａ
）、（Ｂ）を用いて説明する。図７（Ａ）、（Ｂ）はパネルコントローラが出力する、高
電源電位Ｖｄｄ、クロック信号（ここではＧＣＫ）、及びスタートパルス信号（ここでは
ＧＳＰ）の電位を示す。
切り替わる期間（図６中の期間９０４）におけるパネルコントローラの動作を、図７（Ａ
）、（Ｂ）を用いて説明する。図７（Ａ）、（Ｂ）はパネルコントローラが出力する、高
電源電位Ｖｄｄ、クロック信号（ここではＧＣＫ）、及びスタートパルス信号（ここでは
ＧＳＰ）の電位を示す。
動画から静止画に切り替わる期間９０３のパネルコントローラの動作を図７（Ａ）に示す
。パネルコントローラは、スタートパルスＧＳＰを停止する（図７（Ａ）のＥ１、第１の
ステップ）。次いで、スタートパルス信号ＧＳＰの停止後、パルス出力がシフトレジスタ
の最終段まで達した後に、複数のクロック信号ＧＣＫを停止する（図７（Ａ）のＥ２、第
２のステップ）。次いで、電源電圧の高電源電位Ｖｄｄを低電源電位Ｖｓｓにする（図７
（Ａ）のＥ３、第３のステップ）。
。パネルコントローラは、スタートパルスＧＳＰを停止する（図７（Ａ）のＥ１、第１の
ステップ）。次いで、スタートパルス信号ＧＳＰの停止後、パルス出力がシフトレジスタ
の最終段まで達した後に、複数のクロック信号ＧＣＫを停止する（図７（Ａ）のＥ２、第
２のステップ）。次いで、電源電圧の高電源電位Ｖｄｄを低電源電位Ｖｓｓにする（図７
（Ａ）のＥ３、第３のステップ）。
以上の手順をもって、駆動回路部８０６の誤動作を引き起こすことなく、駆動回路部８０
６に供給する信号を停止できる。動画から静止画に切り替わる際の誤動作はノイズを生じ
、ノイズは静止画として保持されるため、誤動作が少ないパネルコントローラを搭載した
液晶表示装置は、階調が変化することによる画質の劣化が少ない静止画を表示できる。
６に供給する信号を停止できる。動画から静止画に切り替わる際の誤動作はノイズを生じ
、ノイズは静止画として保持されるため、誤動作が少ないパネルコントローラを搭載した
液晶表示装置は、階調が変化することによる画質の劣化が少ない静止画を表示できる。
なお信号の停止とは、配線への所定の電位の供給を停止し、所定の固定電位が供給される
配線、例えば低電源電位Ｖｓｓが供給された配線、に接続することをいう。
配線、例えば低電源電位Ｖｓｓが供給された配線、に接続することをいう。
次に静止画から動画に切り替わる期間９０４のパネルコントローラの動作を図７（Ｂ）に
示す。パネルコントローラは、電源電圧を低電源電位Ｖｓｓから高電源電位Ｖｄｄにする
（図７（Ｂ）のＳ１、第１のステップ）。次いで、クロック信号ＧＣＫとして先にハイの
電位を与えた後、複数のクロック信号ＧＣＫを供給する（図７（Ｂ）のＳ２、第２のステ
ップ）。次いでスタートパルス信号ＧＳＰを供給する（図７（Ｂ）のＳ３、第３のステッ
プ）。
示す。パネルコントローラは、電源電圧を低電源電位Ｖｓｓから高電源電位Ｖｄｄにする
（図７（Ｂ）のＳ１、第１のステップ）。次いで、クロック信号ＧＣＫとして先にハイの
電位を与えた後、複数のクロック信号ＧＣＫを供給する（図７（Ｂ）のＳ２、第２のステ
ップ）。次いでスタートパルス信号ＧＳＰを供給する（図７（Ｂ）のＳ３、第３のステッ
プ）。
以上の手順をもって、駆動回路部８０６の誤動作を引き起こすことなく駆動回路部８０６
に駆動信号の供給を再開できる。各配線の電位を適宜順番に動画表示時に戻すことで、誤
動作なく駆動回路部の駆動を行うことができる。
に駆動信号の供給を再開できる。各配線の電位を適宜順番に動画表示時に戻すことで、誤
動作なく駆動回路部の駆動を行うことができる。
また、図８に、動画を表示する期間１１０１、または静止画を表示する期間１１０２にお
ける、フレーム期間毎の画像信号の書き込み頻度を模式的に示す。図８中、「Ｗ」は画像
信号の書き込み期間であることをあらわし、「Ｈ」は画像信号を保持する期間であること
を示している。また、図８中、期間１１０３は１フレーム期間を表したものであるが、別
の期間であってもよい。
ける、フレーム期間毎の画像信号の書き込み頻度を模式的に示す。図８中、「Ｗ」は画像
信号の書き込み期間であることをあらわし、「Ｈ」は画像信号を保持する期間であること
を示している。また、図８中、期間１１０３は１フレーム期間を表したものであるが、別
の期間であってもよい。
このように、本実施の形態の液晶表示装置の構成において、期間１１０２で表示される静
止画の画像信号は期間１１０４に書き込まれ、期間１１０４で書き込まれた画像信号は、
期間１１０２の他の期間で保持される。
止画の画像信号は期間１１０４に書き込まれ、期間１１０４で書き込まれた画像信号は、
期間１１０２の他の期間で保持される。
本実施の形態に例示した液晶表示装置は、静止画を表示する期間において画像信号の書き
込み頻度を低減できる。その結果、静止画を表示する際の低消費電力化を図ることができ
る。
込み頻度を低減できる。その結果、静止画を表示する際の低消費電力化を図ることができ
る。
また、同一の画像を複数回書き換えて静止画を表示する場合、画像の切り替わりが視認で
きると、人間は目に疲労を感じることもあり得る。本実施の形態の液晶表示装置は、画像
信号の書き込み頻度が削減されているため、目の疲労を減らすといった効果もある。
きると、人間は目に疲労を感じることもあり得る。本実施の形態の液晶表示装置は、画像
信号の書き込み頻度が削減されているため、目の疲労を減らすといった効果もある。
特に、本実施の形態の液晶表示装置は、オフ電流が低減されたトランジスタを各画素、並
びに共通電極のスイッチング素子に適用することにより、保持容量で電圧を保持する期間
（時間）を長く取ることができる。その結果、画像信号の書き込み頻度を小さくすること
が可能になり、静止画を表示する際の低消費電力化、及び目の疲労の低減に、顕著な効果
を有する。
びに共通電極のスイッチング素子に適用することにより、保持容量で電圧を保持する期間
（時間）を長く取ることができる。その結果、画像信号の書き込み頻度を小さくすること
が可能になり、静止画を表示する際の低消費電力化、及び目の疲労の低減に、顕著な効果
を有する。
（実施の形態３）
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示
す。
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示
す。
図９（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を示す。
図９（Ａ）に示すトランジスタ１２１０は、ボトムゲート構造のトランジスタの一つであ
り、逆スタガ型トランジスタともいう。
り、逆スタガ型トランジスタともいう。
トランジスタ１２１０は、絶縁表面を有する基板１２００上に、ゲート電極層１２０１、
ゲート絶縁層１２０２、半導体層１２０３、ソース電極層１２０５ａ、及びドレイン電極
層１２０５ｂを含む。また、トランジスタ１２１０を覆い、半導体層１２０３に積層する
絶縁層１２０７が設けられている。絶縁層１２０７上にはさらに保護絶縁層１２０９が形
成されている。
ゲート絶縁層１２０２、半導体層１２０３、ソース電極層１２０５ａ、及びドレイン電極
層１２０５ｂを含む。また、トランジスタ１２１０を覆い、半導体層１２０３に積層する
絶縁層１２０７が設けられている。絶縁層１２０７上にはさらに保護絶縁層１２０９が形
成されている。
図９（Ｂ）に示すトランジスタ１２２０は、チャネル保護型（チャネルストップ型ともい
う）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
う）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
トランジスタ１２２０は、絶縁表面を有する基板１２００上に、ゲート電極層１２０１、
ゲート絶縁層１２０２、半導体層１２０３、半導体層１２０３のチャネル形成領域上に設
けられたチャネル保護層として機能する絶縁層１２２７、ソース電極層１２０５ａ、及び
ドレイン電極層１２０５ｂを含む。また、トランジスタ１２２０を覆い、保護絶縁層１２
０９が形成されている。
ゲート絶縁層１２０２、半導体層１２０３、半導体層１２０３のチャネル形成領域上に設
けられたチャネル保護層として機能する絶縁層１２２７、ソース電極層１２０５ａ、及び
ドレイン電極層１２０５ｂを含む。また、トランジスタ１２２０を覆い、保護絶縁層１２
０９が形成されている。
図９（Ｃ）示すトランジスタ１２３０はボトムゲート型のトランジスタであり、絶縁表面
を有する基板である基板１２００上に、ゲート電極層１２０１、ゲート絶縁層１２０２、
ソース電極層１２０５ａ、ドレイン電極層１２０５ｂ、及び半導体層１２０３を含む。ま
た、トランジスタ１２３０を覆い、半導体層１２０３に接する絶縁層１２０７が設けられ
ている。絶縁層１２０７上にはさらに保護絶縁層１２０９が形成されている。
を有する基板である基板１２００上に、ゲート電極層１２０１、ゲート絶縁層１２０２、
ソース電極層１２０５ａ、ドレイン電極層１２０５ｂ、及び半導体層１２０３を含む。ま
た、トランジスタ１２３０を覆い、半導体層１２０３に接する絶縁層１２０７が設けられ
ている。絶縁層１２０７上にはさらに保護絶縁層１２０９が形成されている。
トランジスタ１２３０においては、ゲート絶縁層１２０２は基板１２００及びゲート電極
層１２０１上に接して設けられ、ゲート絶縁層１２０２上にソース電極層１２０５ａ、ド
レイン電極層１２０５ｂが接して設けられている。そして、ゲート絶縁層１２０２、及び
ソース電極層１２０５ａ、ドレイン電極層１２０５ｂ上に半導体層１２０３が設けられて
いる。
層１２０１上に接して設けられ、ゲート絶縁層１２０２上にソース電極層１２０５ａ、ド
レイン電極層１２０５ｂが接して設けられている。そして、ゲート絶縁層１２０２、及び
ソース電極層１２０５ａ、ドレイン電極層１２０５ｂ上に半導体層１２０３が設けられて
いる。
図９（Ｄ）に示すトランジスタ１２４０は、トップゲート構造のトランジスタの一つであ
る。トランジスタ１２４０は、絶縁表面を有する基板１２００上に、絶縁層１２４７、半
導体層１２０３、ソース電極層１２０５ａ、及びドレイン電極層１２０５ｂ、ゲート絶縁
層１２０２、ゲート電極層１２０１を含み、ソース電極層１２０５ａ、ドレイン電極層１
２０５ｂにそれぞれ配線層１２４６ａ、配線層１２４６ｂが接して設けられ電気的に接続
している。
る。トランジスタ１２４０は、絶縁表面を有する基板１２００上に、絶縁層１２４７、半
導体層１２０３、ソース電極層１２０５ａ、及びドレイン電極層１２０５ｂ、ゲート絶縁
層１２０２、ゲート電極層１２０１を含み、ソース電極層１２０５ａ、ドレイン電極層１
２０５ｂにそれぞれ配線層１２４６ａ、配線層１２４６ｂが接して設けられ電気的に接続
している。
本実施の形態では、半導体層１２０３として酸化物半導体を用いる。
酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化
物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化
物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系
金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚ
ｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ
−Ｍｇ−Ｏ系金属酸化物や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物
などを用いることができる。また、上記金属酸化物の半導体にＳｉＯ２を含んでもよい。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくともＩｎとＧａとＺｎ
を含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素
を含んでもよい。
物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化
物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系
金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚ
ｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ
−Ｍｇ−Ｏ系金属酸化物や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物
などを用いることができる。また、上記金属酸化物の半導体にＳｉＯ２を含んでもよい。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくともＩｎとＧａとＺｎ
を含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素
を含んでもよい。
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用
いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複
数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ
及びＣｏなどがある。
いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複
数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ
及びＣｏなどがある。
なお本実施の形態の構成において酸化物半導体は、ｎ型不純物である水素を酸化物半導体
から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより真性（ｉ型）とし、又は真性型としたものである。すなわち、不純物を添加して
ｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ
型（真性半導体）又はそれに近づけたものである。加えて、酸化物半導体は、２．０ｅＶ
以上、好ましくは２．５ｅＶ以上、より好ましくは３．０ｅＶ以上のバンドギャップを有
する。そのため、酸化物半導体は、熱励起に起因するキャリアの発生を抑制することがで
きる。その結果、酸化物半導体によってチャネル形成領域が構成されたトランジスタの動
作温度の上昇に伴うオフ電流の増加を低減することができる。
から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより真性（ｉ型）とし、又は真性型としたものである。すなわち、不純物を添加して
ｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ
型（真性半導体）又はそれに近づけたものである。加えて、酸化物半導体は、２．０ｅＶ
以上、好ましくは２．５ｅＶ以上、より好ましくは３．０ｅＶ以上のバンドギャップを有
する。そのため、酸化物半導体は、熱励起に起因するキャリアの発生を抑制することがで
きる。その結果、酸化物半導体によってチャネル形成領域が構成されたトランジスタの動
作温度の上昇に伴うオフ電流の増加を低減することができる。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャ
リア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好
ましくは１×１０１１／ｃｍ３未満である。
リア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好
ましくは１×１０１１／ｃｍ３未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくするこ
とができる。具体的には、上述の酸化物半導体を半導体層に用いたトランジスタは、チャ
ネル幅１μｍあたりのオフ電流を１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下にする
こと、さらには１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ／μｍ
（１×１０−２０Ａ／μｍ）にすることが可能である。つまりトランジスタの非導通状態
において、酸化物半導体は絶縁体とみなせて回路設計を行うことができる。一方で、酸化
物半導体は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層
よりも高い電流供給能力を見込むことができる。
とができる。具体的には、上述の酸化物半導体を半導体層に用いたトランジスタは、チャ
ネル幅１μｍあたりのオフ電流を１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下にする
こと、さらには１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ／μｍ
（１×１０−２０Ａ／μｍ）にすることが可能である。つまりトランジスタの非導通状態
において、酸化物半導体は絶縁体とみなせて回路設計を行うことができる。一方で、酸化
物半導体は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層
よりも高い電流供給能力を見込むことができる。
酸化物半導体を半導体層１２０３に用いたトランジスタ１２１０、１２２０、１２３０、
１２４０は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、
画像イメージデータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く
設定できる。よって、リフレッシュレートを小さくすることができるため、より消費電力
を抑制する効果を高くできる。
１２４０は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、
画像イメージデータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く
設定できる。よって、リフレッシュレートを小さくすることができるため、より消費電力
を抑制する効果を高くできる。
また、酸化物半導体を半導体層１２０３に用いたトランジスタ１２１０、１２２０、１２
３０、１２４０は、非晶質半導体を用いたものとしては比較的高い電界効果移動度が得ら
れるため、高速駆動が可能である。よって、表示装置の高機能化及び高速応答化が実現で
きる。
３０、１２４０は、非晶質半導体を用いたものとしては比較的高い電界効果移動度が得ら
れるため、高速駆動が可能である。よって、表示装置の高機能化及び高速応答化が実現で
きる。
絶縁表面を有する基板１２００に使用することができる基板に大きな制限はないが、少な
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウム
ホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウム
ホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、実用的な耐熱ガラスである、酸化ホウ素（Ｂ２Ｏ３）より酸化バリウム（ＢａＯ
）を多く含むガラス基板を用いてもよい。
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、実用的な耐熱ガラスである、酸化ホウ素（Ｂ２Ｏ３）より酸化バリウム（ＢａＯ
）を多く含むガラス基板を用いてもよい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また
、プラスチック基板等も適宜用いることができる。
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また
、プラスチック基板等も適宜用いることができる。
ボトムゲート構造のトランジスタ１２１０、１２２０、１２３０において、下地膜となる
絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡
散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は
酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することがで
きる。
絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡
散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は
酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することがで
きる。
ゲート電極層１２０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン
、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする
合金材料を用いて、単層でまたは積層して形成することができる。
、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする
合金材料を用いて、単層でまたは積層して形成することができる。
例えば、ゲート電極層１２０１の２層の積層構造としては、アルミニウム層上にモリブデ
ン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、ま
たは銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモ
リブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タン
グステン層または窒化タングステンと、アルミニウムとシリコンの合金層またはアルミニ
ウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好
ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透
光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
ン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、ま
たは銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモ
リブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タン
グステン層または窒化タングステンと、アルミニウムとシリコンの合金層またはアルミニ
ウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好
ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透
光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
ゲート絶縁層１２０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム
層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化
ハフニウム層を単層で又は積層して形成することができる。
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム
層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化
ハフニウム層を単層で又は積層して形成することができる。
ゲート絶縁層１２０２は、ゲート電極層側から窒化シリコン層と酸化シリコン層を積層し
た構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により
膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第
１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シ
リコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とする。ゲ
ート絶縁層１２０２の膜厚は、トランジスタに要求される特性によって適宜設定すればよ
く３５０ｎｍ乃至４００ｎｍ程度でもよい。
た構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により
膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第
１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シ
リコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とする。ゲ
ート絶縁層１２０２の膜厚は、トランジスタに要求される特性によって適宜設定すればよ
く３５０ｎｍ乃至４００ｎｍ程度でもよい。
ソース電極層１２０５ａ、ドレイン電極層１２０５ｂに用いる導電膜としては、例えば、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、
Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ
などの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ
、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素
が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、
Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ
などの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ
、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素
が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
ソース電極層１２０５ａ、ドレイン電極層１２０５ｂに接続する配線層１２４６ａ、配線
層１２４６ｂのような導電膜も、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂと
同様な材料を用いることができる。
層１２４６ｂのような導電膜も、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂと
同様な材料を用いることができる。
また、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂは、単層構造でも、２層以上
の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム
膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム
膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
また、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂ（これと同じ層で形成される
配線層を含む）となる導電膜を導電性の金属酸化物で形成しても良い。導電性の金属酸化
物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）
、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化イン
ジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しく
は酸化シリコンを含ませたものを用いることができる。
配線層を含む）となる導電膜を導電性の金属酸化物で形成しても良い。導電性の金属酸化
物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）
、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化イン
ジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しく
は酸化シリコンを含ませたものを用いることができる。
絶縁層１２０７、１２２７、１２４７、保護絶縁層１２０９としては、酸化絶縁層、又は
窒化絶縁層などの無機絶縁膜を好適に用いることができる。
窒化絶縁層などの無機絶縁膜を好適に用いることができる。
絶縁層１２０７、１２２７、１２４７は、代表的には酸化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いること
ができる。
膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いること
ができる。
保護絶縁層１２０９は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒
化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層１２０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁
膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテ
ン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上
記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテ
ン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上
記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
このように、本実施の形態において、酸化物半導体を半導体層に用いたトランジスタを用
いることにより、さらに低消費電力化が達成された高機能な液晶表示装置を提供すること
ができる。
いることにより、さらに低消費電力化が達成された高機能な液晶表示装置を提供すること
ができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
（実施の形態４）
トランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を
有する液晶表示装置を作製することができる。また、トランジスタを駆動回路の一部また
は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができ
る。
トランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を
有する液晶表示装置を作製することができる。また、トランジスタを駆動回路の一部また
は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができ
る。
なお液晶表示装置とは、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ
ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられた
モジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、また
は表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接
実装されたモジュールも全て表示装置に含むものとする。
ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられた
モジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、また
は表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接
実装されたモジュールも全て表示装置に含むものとする。
液晶表示装置の外観及び断面について、図１０（Ａ１）、（Ａ２）、および（Ｂ）を用い
て説明する。図１０（Ａ１）、（Ａ２）は、トランジスタ４０１０、４０１１、及び液晶
素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５に
よって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ１）（Ａ２）のＭ
−Ｎにおける断面図に相当する。
て説明する。図１０（Ａ１）、（Ａ２）は、トランジスタ４０１０、４０１１、及び液晶
素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５に
よって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ１）（Ａ２）のＭ
−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図１０（Ｂ）では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。トランジスタ４０１０、４０１１上には絶縁層４０４１ａ、４０４１ｂ、４０４２
ａ、４０４２ｂ、４０２０、４０２１が設けられている。
トランジスタを複数有しており、図１０（Ｂ）では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。トランジスタ４０１０、４０１１上には絶縁層４０４１ａ、４０４１ｂ、４０４２
ａ、４０４２ｂ、４０２０、４０２１が設けられている。
トランジスタ４０１０、４０１１は、酸化物半導体を半導体層に用いたトランジスタを適
用することができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャ
ネル型トランジスタである。
用することができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャ
ネル型トランジスタである。
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体を用いた
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体を用いたチャネル形成領域と重なる位置に設けることによって、ＢＴ（Ｂｉａ
ｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験前後におけるトランジスタ４０１１のしきい値電圧の
変化量を低減することができる。また、導電層４０４０は、電位がトランジスタ４０１１
のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能
させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティン
グ状態であってもよい。
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体を用いたチャネル形成領域と重なる位置に設けることによって、ＢＴ（Ｂｉａ
ｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験前後におけるトランジスタ４０１１のしきい値電圧の
変化量を低減することができる。また、導電層４０４０は、電位がトランジスタ４０１１
のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能
させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティン
グ状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。
共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１
と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５
に含有させることができる。
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。
共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１
と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５
に含有させることができる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
トランジスタ４０１１は、チャネル保護層として機能する絶縁層４０４１ａと、酸化物半
導体を用いた半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４１ｂとが形成さ
れている。同様にトランジスタ４０１０は、チャネル保護層として機能する絶縁層４０４
２ａと、酸化物半導体を用いた半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０
４２ｂとが形成されている。
導体を用いた半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４１ｂとが形成さ
れている。同様にトランジスタ４０１０は、チャネル保護層として機能する絶縁層４０４
２ａと、酸化物半導体を用いた半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０
４２ｂとが形成されている。
酸化物半導体を用いた半導体層の周縁部（側面を含む）を覆う酸化物絶縁層である絶縁層
４０４１ｂ、４０４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（
ソース配線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができ
る。また、トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４
０２１で覆う構成となっている。ここでは、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ
、４０４２ｂとして、一例としてスパッタ法により酸化珪素膜を形成する。
４０４１ｂ、４０４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（
ソース配線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができ
る。また、トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４
０２１で覆う構成となっている。ここでは、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ
、４０４２ｂとして、一例としてスパッタ法により酸化珪素膜を形成する。
また、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂ上に絶縁層４０２０が形
成されている。絶縁層４０２０は、一例としてＲＦスパッタ法により窒化珪素膜を形成す
る。
成されている。絶縁層４０２０は、一例としてＲＦスパッタ法により窒化珪素膜を形成す
る。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
本実施の形態では、画素部の複数のトランジスタをまとめて窒化物絶縁膜で囲む構成とし
てもよい。絶縁層４０２０とゲート絶縁層とに窒化物絶縁膜を用いて、少なくともアクテ
ィブマトリクス基板の画素部の周縁を囲むように絶縁層４０２０とゲート絶縁層とが接す
る領域を設ける構成とすればよい。この製造プロセスでは、外部からの水分の侵入を防ぐ
ことができる。また、液晶表示装置としてデバイスが完成した後にも長期的に、外部から
の水分の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
てもよい。絶縁層４０２０とゲート絶縁層とに窒化物絶縁膜を用いて、少なくともアクテ
ィブマトリクス基板の画素部の周縁を囲むように絶縁層４０２０とゲート絶縁層とが接す
る領域を設ける構成とすればよい。この製造プロセスでは、外部からの水分の侵入を防ぐ
ことができる。また、液晶表示装置としてデバイスが完成した後にも長期的に、外部から
の水分の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく液晶表示装置を作製することが可能となる。
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく液晶表示装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材
料を用いることができる。
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材
料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはアリニン、ピロールおよびチオフェンの２種以上からなる共重
合体若しくはその誘導体などがあげられる。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはアリニン、ピロールおよびチオフェンの２種以上からなる共重
合体若しくはその誘導体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及び
ドレイン電極層と同じ導電膜で形成されている。
ら形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及び
ドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
て電気的に接続されている。
また図１０（Ａ１）、（Ａ２）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回
路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部
のみを別途形成して実装しても良い。
の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回
路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部
のみを別途形成して実装しても良い。
図１１は、液晶表示装置を構成する一例を示している。
図１１は液晶表示装置の一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材
２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素
子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラ
ー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色
層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側に
は偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管
２６１０と反射板２６１１により構成される。回路基板２６１２は、フレキシブル配線基
板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回
路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差
板を有した状態で積層してもよい。
２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素
子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラ
ー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色
層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側に
は偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管
２６１０と反射板２６１１により構成される。回路基板２６１２は、フレキシブル配線基
板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回
路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差
板を有した状態で積層してもよい。
液晶表示装置の駆動方式には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ
（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ
Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌ
ｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅ
ｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔ
ｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ
Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌ
ｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅ
ｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔ
ｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、静止画表示を行う際、階調が変化することによる画質の劣化を小さく
することができる液晶表示装置を作製することができる。
することができる液晶表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
（実施の形態５）
本実施の形態では、上記実施の形態で示す液晶表示装置において、タッチパネル機能を付
加した液晶表示装置の構成について、図１２（Ａ）、（Ｂ）を用いて説明する。
本実施の形態では、上記実施の形態で示す液晶表示装置において、タッチパネル機能を付
加した液晶表示装置の構成について、図１２（Ａ）、（Ｂ）を用いて説明する。
図１２（Ａ）は、本実施の形態の液晶表示装置の概略図である。図１２（Ａ）には、上記
実施の形態の液晶表示装置である液晶表示パネル１５０１にタッチパネルユニット１５０
２を重畳して設け、筐体１５０３（ケース）にて合着させる構成について示している。タ
ッチパネルユニット１５０２は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式
等を適宜用いることができる。
実施の形態の液晶表示装置である液晶表示パネル１５０１にタッチパネルユニット１５０
２を重畳して設け、筐体１５０３（ケース）にて合着させる構成について示している。タ
ッチパネルユニット１５０２は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式
等を適宜用いることができる。
図１２（Ａ）に示すように、液晶表示パネル１５０１とタッチパネルユニット１５０２
とを別々に作製し重畳することにより、タッチパネル機能を付加した液晶表示装置の作製
に係るコストの削減を図ることができる。
とを別々に作製し重畳することにより、タッチパネル機能を付加した液晶表示装置の作製
に係るコストの削減を図ることができる。
図１２（Ａ）とは異なるタッチパネル機能を付加した液晶表示装置の構成について、図
１２（Ｂ）に示す。図１２（Ｂ）に示す液晶表示装置１５０４は、複数設けられる画素１
５０５に光センサ１５０６、液晶素子１５０７を有する。そのため、図１２（Ａ）とは異
なり、タッチパネルユニット１５０２を重畳して作製する必要がなく、液晶表示装置の薄
型化を図ることができる。なお、画素１５０５とともにゲート線側駆動回路１５０８、信
号線側駆動回路１５０９、光センサ用駆動回路１５１０を画素１５０５と同じ基板上に作
製することで、液晶表示装置の小型化を図ることができる。なお光センサ１５０６は、ア
モルファスシリコン等で形成し、酸化物半導体を用いたトランジスタと重畳して形成する
構成としてもよい。
１２（Ｂ）に示す。図１２（Ｂ）に示す液晶表示装置１５０４は、複数設けられる画素１
５０５に光センサ１５０６、液晶素子１５０７を有する。そのため、図１２（Ａ）とは異
なり、タッチパネルユニット１５０２を重畳して作製する必要がなく、液晶表示装置の薄
型化を図ることができる。なお、画素１５０５とともにゲート線側駆動回路１５０８、信
号線側駆動回路１５０９、光センサ用駆動回路１５１０を画素１５０５と同じ基板上に作
製することで、液晶表示装置の小型化を図ることができる。なお光センサ１５０６は、ア
モルファスシリコン等で形成し、酸化物半導体を用いたトランジスタと重畳して形成する
構成としてもよい。
本実施の形態により、タッチパネルの機能を付加した液晶表示装置において、酸化物半導
体膜を用いたトランジスタを用いることで、静止画の表示の際の、画像の保持特性を向上
させることができる。そしてリフレッシュレートを低減して静止画表示を行う際、階調が
変化することによる画質の劣化を小さくすることができる。
体膜を用いたトランジスタを用いることで、静止画の表示の際の、画像の保持特性を向上
させることができる。そしてリフレッシュレートを低減して静止画表示を行う際、階調が
変化することによる画質の劣化を小さくすることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
図１３（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することがで
きる。図１３（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデ
ータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共
有する機能、等を有することができる。なお、図１３（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することがで
きる。図１３（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデ
ータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共
有する機能、等を有することができる。なお、図１３（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図１３（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３
３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７
、等を有することができる。図１３（Ｂ）に示すデジタルカメラは、静止画を撮影する機
能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから
様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機
能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有する
ことができる。なお、図１３（Ｂ）に示すデジタルカメラが有する機能はこれに限定され
ず、様々な機能を有することができる。
３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７
、等を有することができる。図１３（Ｂ）に示すデジタルカメラは、静止画を撮影する機
能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから
様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機
能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有する
ことができる。なお、図１３（Ｂ）に示すデジタルカメラが有する機能はこれに限定され
ず、様々な機能を有することができる。
図１３（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、等を有することができる。図１３（Ｃ）に示す
テレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して
表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有す
ることができる。なお、図１３（Ｃ）に示すテレビ受像機が有する機能はこれに限定され
ず、様々な機能を有することができる。
、操作キー９６３５、接続端子９６３６、等を有することができる。図１３（Ｃ）に示す
テレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して
表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有す
ることができる。なお、図１３（Ｃ）に示すテレビ受像機が有する機能はこれに限定され
ず、様々な機能を有することができる。
図１３（Ｄ）は、電子計算機（パーソナルコンピュータ）用途のモニター（ＰＣモニター
ともいう）であり、筐体９６３０、表示部９６３１等を有することができる。図１３（Ｄ
）に示すモニターは、ウインドウ型表示部９６５３が表示部９６３１にある例について示
している。なお説明のために表示部９６３１にウインドウ型表示部９６５３を示したが、
他のシンボル、例えばアイコン、画像等であってもよい。パーソナルコンピュータ用途の
モニターでは、入力時にのみ画像信号が書き換えられる場合が多く、上記実施の形態にお
ける液晶表示装置の駆動方法を適用する際に好適である。なお、図１３（Ｄ）に示すモニ
ターが有する機能はこれに限定されず、様々な機能を有することができる。
ともいう）であり、筐体９６３０、表示部９６３１等を有することができる。図１３（Ｄ
）に示すモニターは、ウインドウ型表示部９６５３が表示部９６３１にある例について示
している。なお説明のために表示部９６３１にウインドウ型表示部９６５３を示したが、
他のシンボル、例えばアイコン、画像等であってもよい。パーソナルコンピュータ用途の
モニターでは、入力時にのみ画像信号が書き換えられる場合が多く、上記実施の形態にお
ける液晶表示装置の駆動方法を適用する際に好適である。なお、図１３（Ｄ）に示すモニ
ターが有する機能はこれに限定されず、様々な機能を有することができる。
図１４（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。図１４（Ａ）に示すコンピュータは、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機
能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデ
ータの送信又は受信を行う機能、等を有することができる。なお、図１４（Ａ）に示すコ
ンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。図１４（Ａ）に示すコンピュータは、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機
能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデ
ータの送信又は受信を行う機能、等を有することができる。なお、図１４（Ａ）に示すコ
ンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
次に、図１４（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３
３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図１４（Ｂ）
に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、
カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又
は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を
有することができる。なお、図１４（Ｂ）に示した携帯電話が有する機能はこれに限定さ
れず、様々な機能を有することができる。
３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図１４（Ｂ）
に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、
カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又
は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を
有することができる。なお、図１４（Ｂ）に示した携帯電話が有する機能はこれに限定さ
れず、様々な機能を有することができる。
次に、図１４（Ｃ）は電子ペーパー（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表
示部９６３１、操作キー９６３２等を有することができる。図１４（Ｃ）に示した電子ペ
ーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー
、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有すること
ができる。なお、図１４（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、
様々な機能を有することができる。別の電子ペーパーの構成について図１４（Ｄ）に示す
。図１４（Ｄ）に示す電子ペーパーは、図１４（Ｃ）の電子ペーパーに太陽電池９６５１
、及びバッテリー９６５２を付加した構成について示している。表示部９６３１として反
射型の液晶表示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池９
６５１による発電、及びバッテリー９６５２での充電を効率よく行うことができ、好適で
ある。なおバッテリー９６５２としては、リチウムイオン電池を用いると、小型化を図れ
る等の利点がある。
示部９６３１、操作キー９６３２等を有することができる。図１４（Ｃ）に示した電子ペ
ーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー
、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有すること
ができる。なお、図１４（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、
様々な機能を有することができる。別の電子ペーパーの構成について図１４（Ｄ）に示す
。図１４（Ｄ）に示す電子ペーパーは、図１４（Ｃ）の電子ペーパーに太陽電池９６５１
、及びバッテリー９６５２を付加した構成について示している。表示部９６３１として反
射型の液晶表示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池９
６５１による発電、及びバッテリー９６５２での充電を効率よく行うことができ、好適で
ある。なおバッテリー９６５２としては、リチウムイオン電池を用いると、小型化を図れ
る等の利点がある。
本実施の形態において述べた電子機器は、リフレッシュレートを低減して静止画表示を行
う際、階調が変化することによる画質の劣化を小さくすることができる。
う際、階調が変化することによる画質の劣化を小さくすることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
１００ 液晶表示装置
１０１ タイミングコントローラ
１０２ 駆動回路
１０３ 表示部
１０４ 動画表示期間
１０５ 静止画表示期間
１０６ 期間
１０７ 期間
１０８ 期間
１０９ 期間
１１０ 期間
１１１ 期間
２０１ １階調
２０２ ２階調
２０３ ３階調
２０４ ４階調
２０５ Ｍ階調
２１１ １階調
２１２ ２階調
２１３ Ｎ階調
３０１ （ｉ−２）階調
３０２ （ｉ−１）階調
３０３ ｉ階調
３０４ （ｉ＋１）階調
３０５ （ｉ＋２）階調
３０６ 階調
３０７ 矢印
３１１ （ｊ−１）階調
３１２ ｊ階調
３１３ （ｊ＋１）階調
３１４ 階調
３１５ 矢印
４０１ 分析部
４０２ ルックアップテーブル部
４０３ パネルコントローラ
４１１ カウンタ回路
４１２ 判定部
８００ 液晶表示装置
８０１ 画像処理回路
８０２ タイミングコントローラ
８０３ 表示パネル
８０４ バックライト部
８０５ 液晶素子
８０６ 駆動回路部
８０７ 画素部
８０８ ゲート線
８０９ ソース線
８１０ 画素
８１１Ａ ゲート線駆動回路
８１１Ｂ ソース線駆動回路
８１２ トランジスタ
８１３ 容量素子
８１４ バックライト制御回路
８１５ バックライト
８１６ 端子部
８１７ 電源
９０１ 期間
９０２ 期間
９０３ 期間
９０４ 期間
１１０１ 期間
１１０２ 期間
１１０３ 期間
１１０４ 期間
１２００ 基板
１２０１ ゲート電極層
１２０２ ゲート絶縁層
１２０３ 半導体層
１２０５ａ ソース電極層
１２０５ｂ ドレイン電極層
１２０７ 絶縁層
１２０９ 保護絶縁層
１２１０ トランジスタ
１２２０ トランジスタ
１２２７ 絶縁層
１２３０ トランジスタ
１２４０ トランジスタ
１２４６ａ 配線層
１２４６ｂ 配線層
１２４７ 絶縁層
１５０１ 液晶表示パネル
１５０２ タッチパネルユニット
１５０３ 筐体
１５０４ 液晶表示装置
１５０５ 画素
１５０６ 光センサ
１５０７ 液晶素子
１５０８ ゲート線駆動回路
１５０９ 信号線駆動回路
１５１０ 光センサ用駆動回路
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０４０ 導電層
４０４１ａ 絶縁層
４０４１ｂ 絶縁層
４０４２ａ 絶縁層
４０４２ｂ 絶縁層
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６５１ 太陽電池
９６５２ バッテリー
９６５３ ウインドウ型表示部
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
１０１ タイミングコントローラ
１０２ 駆動回路
１０３ 表示部
１０４ 動画表示期間
１０５ 静止画表示期間
１０６ 期間
１０７ 期間
１０８ 期間
１０９ 期間
１１０ 期間
１１１ 期間
２０１ １階調
２０２ ２階調
２０３ ３階調
２０４ ４階調
２０５ Ｍ階調
２１１ １階調
２１２ ２階調
２１３ Ｎ階調
３０１ （ｉ−２）階調
３０２ （ｉ−１）階調
３０３ ｉ階調
３０４ （ｉ＋１）階調
３０５ （ｉ＋２）階調
３０６ 階調
３０７ 矢印
３１１ （ｊ−１）階調
３１２ ｊ階調
３１３ （ｊ＋１）階調
３１４ 階調
３１５ 矢印
４０１ 分析部
４０２ ルックアップテーブル部
４０３ パネルコントローラ
４１１ カウンタ回路
４１２ 判定部
８００ 液晶表示装置
８０１ 画像処理回路
８０２ タイミングコントローラ
８０３ 表示パネル
８０４ バックライト部
８０５ 液晶素子
８０６ 駆動回路部
８０７ 画素部
８０８ ゲート線
８０９ ソース線
８１０ 画素
８１１Ａ ゲート線駆動回路
８１１Ｂ ソース線駆動回路
８１２ トランジスタ
８１３ 容量素子
８１４ バックライト制御回路
８１５ バックライト
８１６ 端子部
８１７ 電源
９０１ 期間
９０２ 期間
９０３ 期間
９０４ 期間
１１０１ 期間
１１０２ 期間
１１０３ 期間
１１０４ 期間
１２００ 基板
１２０１ ゲート電極層
１２０２ ゲート絶縁層
１２０３ 半導体層
１２０５ａ ソース電極層
１２０５ｂ ドレイン電極層
１２０７ 絶縁層
１２０９ 保護絶縁層
１２１０ トランジスタ
１２２０ トランジスタ
１２２７ 絶縁層
１２３０ トランジスタ
１２４０ トランジスタ
１２４６ａ 配線層
１２４６ｂ 配線層
１２４７ 絶縁層
１５０１ 液晶表示パネル
１５０２ タッチパネルユニット
１５０３ 筐体
１５０４ 液晶表示装置
１５０５ 画素
１５０６ 光センサ
１５０７ 液晶素子
１５０８ ゲート線駆動回路
１５０９ 信号線駆動回路
１５１０ 光センサ用駆動回路
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０４０ 導電層
４０４１ａ 絶縁層
４０４１ｂ 絶縁層
４０４２ａ 絶縁層
４０４２ｂ 絶縁層
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６５１ 太陽電池
９６５２ バッテリー
９６５３ ウインドウ型表示部
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
Claims (4)
- 画像信号の各ビット値を分析することによりリフレッシュレートを変更する表示装置の駆動方法であって、
１フレーム期間は、画素に画像信号を書き込む期間と、電源電圧の高電源電位を低電源電位にすることで駆動回路部の動作を停止し且つ画素に画像信号を保持する期間と、を有し、
画像信号の最下位ビットが一部の画素間で互いに異なっている場合の画素に画像信号を保持する期間よりも、画像信号の最下位ビットが全ての画素で同じである場合の画素に画像信号を保持する期間を長くすることによって、画像信号の最下位ビットが一部の画素間で互いに異なっている場合のリフレッシュレートよりも、前記画像信号の最下位ビットが全ての画素で同じである場合のリフレッシュレートを小さくし、
画像信号のビット毎に設けられた複数のカウンタ回路のカウント値が切り替わるか否かによって、画像信号の各ビット値を分析することを特徴とする表示装置の駆動方法。 - 画像信号の各ビット値を分析することによりリフレッシュレートを変更する表示装置の駆動方法であって、
１フレーム期間は、画素に画像信号を書き込む期間と、電源電圧の高電源電位を低電源電位にすることで駆動回路部の動作を停止し且つ画素に画像信号を保持する期間と、を有し、
画像信号の最下位ビットが全ての画素で同じである場合の画素に画像信号を保持する期間よりも、画像信号の下位２ビットが全ての画素で同じである場合の画素に画像信号を保持する期間を長くすることによって、画像信号の最下位ビットが全ての画素で同じである場合のリフレッシュレートよりも、前記画像信号の下位２ビットが全ての画素で同じである場合のリフレッシュレートを小さくし、
画像信号のビット毎に設けられた複数のカウンタ回路のカウント値が切り替わるか否かによって、画像信号の各ビット値を分析することを特徴とする表示装置の駆動方法。 - 画像信号の各ビット値を分析することによりリフレッシュレートを変更する表示装置の駆動方法であって、
１フレーム期間は、画素に画像信号を書き込む期間と、電源電圧の高電源電位を低電源電位にすることで駆動回路部の動作を停止し且つ画素に画像信号を保持する期間と、を有し、
画像信号の最下位ビットが一部の画素間で互いに異なっている場合の画素に画像信号を保持する期間よりも、画像信号の最下位ビットが全ての画素で同じである場合の画素に画像信号を保持する期間を長くすることによって、画像信号の最下位ビットが一部の画素間で互いに異なっている場合のリフレッシュレートよりも、画像信号の最下位ビットが全ての画素で同じである場合のリフレッシュレートを小さくし、
画像信号の最下位ビットが全ての画素で同じである場合の画素に画像信号を保持する期間よりも、画像信号の下位２ビットが全ての画素で同じである場合の画素に画像信号を保持する期間を長くすることによって、画像信号の最下位ビットが全ての画素で同じである場合のリフレッシュレートよりも、画像信号の下位２ビットが全ての画素で同じである場合のリフレッシュレートを小さくし、
画像信号のビット毎に設けられた複数のカウンタ回路のカウント値が切り替わるか否かによって、画像信号の各ビット値を分析することを特徴とする表示装置の駆動方法。 - 請求項１乃至請求項３のいずれか一項に記載の表示装置の駆動方法を行う表示装置であって、
チャネル形成領域が酸化物半導体を有するトランジスタを有することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014253820A JP5921660B2 (ja) | 2010-02-12 | 2014-12-16 | 表示装置及び表示装置の駆動方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010028965 | 2010-02-12 | ||
| JP2010028965 | 2010-02-12 | ||
| JP2014253820A JP5921660B2 (ja) | 2010-02-12 | 2014-12-16 | 表示装置及び表示装置の駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011024942A Division JP5669606B2 (ja) | 2010-02-12 | 2011-02-08 | 液晶表示装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015072495A JP2015072495A (ja) | 2015-04-16 |
| JP5921660B2 true JP5921660B2 (ja) | 2016-05-24 |
Family
ID=44367657
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011024942A Expired - Fee Related JP5669606B2 (ja) | 2010-02-12 | 2011-02-08 | 液晶表示装置及び電子機器 |
| JP2012189463A Active JP5178946B2 (ja) | 2010-02-12 | 2012-08-30 | 液晶表示装置及び電子機器 |
| JP2014253820A Expired - Fee Related JP5921660B2 (ja) | 2010-02-12 | 2014-12-16 | 表示装置及び表示装置の駆動方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011024942A Expired - Fee Related JP5669606B2 (ja) | 2010-02-12 | 2011-02-08 | 液晶表示装置及び電子機器 |
| JP2012189463A Active JP5178946B2 (ja) | 2010-02-12 | 2012-08-30 | 液晶表示装置及び電子機器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8619104B2 (ja) |
| JP (3) | JP5669606B2 (ja) |
| KR (1) | KR101814222B1 (ja) |
| CN (1) | CN102763156B (ja) |
| TW (1) | TWI528348B (ja) |
| WO (1) | WO2011099376A1 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102275522B1 (ko) * | 2009-12-18 | 2021-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
| TWI525377B (zh) * | 2010-01-24 | 2016-03-11 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| US9349325B2 (en) | 2010-04-28 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US20130188324A1 (en) * | 2010-09-29 | 2013-07-25 | Posco | Method for Manufacturing a Flexible Electronic Device Using a Roll-Shaped Motherboard, Flexible Electronic Device, and Flexible Substrate |
| TWI462075B (zh) * | 2012-01-20 | 2014-11-21 | Hung Ta Liu | 一種驅動方法及使用該方法之顯示裝置 |
| JP2014032399A (ja) | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2014032396A (ja) * | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法、及び表示装置 |
| KR20140013931A (ko) | 2012-07-26 | 2014-02-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| US9984644B2 (en) * | 2012-08-08 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for driving the same |
| US9761201B2 (en) * | 2012-09-28 | 2017-09-12 | Sharp Kabushiki Kaisha | Liquid-crystal display device and drive method thereof |
| US20140111558A1 (en) * | 2012-10-23 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and program |
| JP2014112213A (ja) * | 2012-10-30 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| WO2014077295A1 (en) | 2012-11-15 | 2014-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| CN104813392B (zh) | 2012-11-20 | 2017-06-23 | 夏普株式会社 | 控制装置、显示装置以及显示装置的控制方法 |
| JP6205249B2 (ja) * | 2012-11-30 | 2017-09-27 | 株式会社半導体エネルギー研究所 | 情報処理装置の駆動方法 |
| JP2014130336A (ja) * | 2012-11-30 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US20140184484A1 (en) * | 2012-12-28 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9245907B2 (en) * | 2013-03-27 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR102008912B1 (ko) | 2013-04-22 | 2019-08-09 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| TWI636309B (zh) * | 2013-07-25 | 2018-09-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及電子裝置 |
| KR101481072B1 (ko) * | 2013-10-15 | 2015-01-13 | 빛샘전자주식회사 | 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템 |
| KR102133978B1 (ko) | 2013-11-13 | 2020-07-14 | 삼성전자주식회사 | 압축 데이터를 이용하여 패널 셀프 리프레쉬를 수행할 수 있는 타이밍 컨트롤러, 이의 동작 방법, 및 상기 타이밍 컨트롤러를 포함하는 데이터 처리 시스템 |
| KR102148482B1 (ko) * | 2013-12-31 | 2020-08-26 | 엘지디스플레이 주식회사 | 평판 표시 장치 및 그의 구동 방법 |
| KR102169034B1 (ko) | 2014-07-25 | 2020-10-23 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR102254762B1 (ko) | 2014-08-01 | 2021-05-25 | 삼성디스플레이 주식회사 | 표시장치 |
| US9710013B2 (en) | 2014-08-08 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, data processing device, program |
| KR102232915B1 (ko) | 2014-09-01 | 2021-03-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP2016066065A (ja) | 2014-09-05 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 表示装置、および電子機器 |
| US9952642B2 (en) * | 2014-09-29 | 2018-04-24 | Apple Inc. | Content dependent display variable refresh rate |
| CN107003582A (zh) | 2014-12-01 | 2017-08-01 | 株式会社半导体能源研究所 | 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备 |
| CN105825822B (zh) * | 2015-01-04 | 2018-10-02 | 联咏科技股份有限公司 | 显示装置及其再刷新频率的控制方法 |
| KR102516643B1 (ko) | 2015-04-30 | 2023-04-04 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| WO2017035383A1 (en) * | 2015-08-26 | 2017-03-02 | Parade Technologies, Ltd. | Data pattern-based charge sharing for display panel systems |
| US10467964B2 (en) * | 2015-09-29 | 2019-11-05 | Apple Inc. | Device and method for emission driving of a variable refresh rate display |
| JP2017083655A (ja) | 2015-10-28 | 2017-05-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN106710539B (zh) * | 2015-11-12 | 2020-06-02 | 小米科技有限责任公司 | 液晶显示方法及装置 |
| CN106710540B (zh) * | 2015-11-12 | 2020-03-17 | 小米科技有限责任公司 | 液晶显示方法及装置 |
| US10528165B2 (en) | 2016-04-04 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| TWI718208B (zh) | 2016-06-30 | 2021-02-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及其工作方法以及電子裝置 |
| CN107797958B (zh) | 2016-09-06 | 2023-07-28 | 株式会社半导体能源研究所 | 电子设备、图像显示方法、程序及显示系统 |
| WO2018058301A1 (zh) * | 2016-09-27 | 2018-04-05 | 深圳市柔宇科技有限公司 | 一种oled屏幕保护方法及保护系统 |
| WO2018060817A1 (en) * | 2016-09-30 | 2018-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electronic device |
| KR20210010739A (ko) | 2019-07-18 | 2021-01-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
| KR20210012089A (ko) | 2019-07-23 | 2021-02-03 | 삼성디스플레이 주식회사 | 표시 장치의 오버드라이빙 데이터 획득 방법, 표시 장치의 구동 방법, 및 표시 장치 |
| US11210048B2 (en) | 2019-10-04 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| KR102703425B1 (ko) | 2020-06-19 | 2024-09-09 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| KR20220022526A (ko) | 2020-08-18 | 2022-02-28 | 삼성디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 표시 장치 |
| CN116844491A (zh) * | 2022-03-23 | 2023-10-03 | 群创光电股份有限公司 | 显示设备 |
| CN116189628B (zh) * | 2022-11-30 | 2024-07-09 | 重庆惠科金渝光电科技有限公司 | 显示装置的驱动方法和显示装置 |
Family Cites Families (127)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3240218B2 (ja) * | 1992-08-19 | 2001-12-17 | 株式会社日立製作所 | 多色表示可能な情報処理装置 |
| JP3476241B2 (ja) * | 1994-02-25 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置の表示方法 |
| US5821910A (en) * | 1995-05-26 | 1998-10-13 | National Semiconductor Corporation | Clock generation circuit for a display controller having a fine tuneable frame rate |
| US5900886A (en) * | 1995-05-26 | 1999-05-04 | National Semiconductor Corporation | Display controller capable of accessing an external memory for gray scale modulation data |
| JPH11505377A (ja) * | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JPH11133921A (ja) * | 1997-10-28 | 1999-05-21 | Sharp Corp | 表示制御回路及び表示制御方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) * | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP2000214831A (ja) * | 1999-01-27 | 2000-08-04 | Hitachi Ltd | 表示処理装置及び情報処理装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| JP2002149118A (ja) * | 2000-11-07 | 2002-05-24 | Matsushita Electric Ind Co Ltd | カラー液晶表示方法及びその装置並びにカラー液晶表示装置を搭載した携帯情報端末装置 |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP2002196729A (ja) * | 2000-12-27 | 2002-07-12 | Matsushita Electric Ind Co Ltd | マトリクス型表示装置とマトリクス型表示装置の調整方法 |
| JP3730159B2 (ja) * | 2001-01-12 | 2005-12-21 | シャープ株式会社 | 表示装置の駆動方法および表示装置 |
| JP2002236465A (ja) * | 2001-02-09 | 2002-08-23 | Matsushita Electric Ind Co Ltd | 表示装置とその駆動方法および伝送フォーマット |
| JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| US6956553B2 (en) * | 2001-04-27 | 2005-10-18 | Sanyo Electric Co., Ltd. | Active matrix display device |
| JP2002328655A (ja) * | 2001-04-27 | 2002-11-15 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| GB2378343B (en) * | 2001-08-03 | 2004-05-19 | Sendo Int Ltd | Image refresh in a display |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) * | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) * | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP4638117B2 (ja) * | 2002-08-22 | 2011-02-23 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP5116202B2 (ja) * | 2002-11-14 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 表示装置の駆動方法 |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP2005140959A (ja) * | 2003-11-06 | 2005-06-02 | Rohm Co Ltd | 表示装置及びこれを用いた携帯機器 |
| JP4016942B2 (ja) * | 2003-12-10 | 2007-12-05 | セイコーエプソン株式会社 | Ｐｗｍ信号生成回路及び表示ドライバ |
| US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| CN102354658B (zh) * | 2004-03-12 | 2015-04-01 | 独立行政法人科学技术振兴机构 | 薄膜晶体管的制造方法 |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| RU2358355C2 (ru) * | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
| US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| EP1810335B1 (en) * | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
| US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| EP1812969B1 (en) * | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
| US7692642B2 (en) * | 2004-12-30 | 2010-04-06 | Intel Corporation | Method and apparatus for controlling display refresh |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI569441B (zh) * | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI505473B (zh) * | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) * | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| CN100573647C (zh) * | 2005-05-16 | 2009-12-23 | 统宝香港控股有限公司 | 矩阵驱动方法及电路，及使用其的显示装置 |
| JP4633538B2 (ja) | 2005-05-23 | 2011-02-16 | 三菱電機株式会社 | 画像表示装置及び大型画像表示装置 |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| EP1998374A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| KR101142281B1 (ko) * | 2005-10-11 | 2012-05-07 | 엘지디스플레이 주식회사 | 유기전계발광소자 및 그 구동방법 |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101117948B1 (ko) * | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) * | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) * | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| US20080158217A1 (en) * | 2006-12-28 | 2008-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7596201B2 (en) * | 2007-03-15 | 2009-09-29 | Epson Imaging Devices Corporation | Gray code counter and display device therewith |
| US7795613B2 (en) * | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| US8274078B2 (en) * | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| TWI383371B (zh) * | 2007-08-31 | 2013-01-21 | Chunghwa Picture Tubes Ltd | 時序控制器，顯示裝置與調整迦瑪電壓方法 |
| JP2009128503A (ja) | 2007-11-21 | 2009-06-11 | Canon Inc | 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置 |
| JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| GB2458958B (en) * | 2008-04-04 | 2010-07-07 | Sony Corp | Driving circuit for a liquid crystal display |
| JP2009265260A (ja) | 2008-04-23 | 2009-11-12 | Fujitsu Ltd | 表示方法および表示装置 |
| KR101492564B1 (ko) * | 2008-08-06 | 2015-03-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그것의 공통전압 조절 방법 |
| KR101533741B1 (ko) * | 2008-09-17 | 2015-07-03 | 삼성디스플레이 주식회사 | 표시패널의 구동방법 및 이를 이용한 표시장치 |
| JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP2010122493A (ja) * | 2008-11-20 | 2010-06-03 | Eastman Kodak Co | 表示装置 |
| US20100315396A1 (en) * | 2009-06-10 | 2010-12-16 | Himax Technologies Limited | Timing controller, display and charge sharing function controlling method thereof |
| WO2011077925A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
| KR101848684B1 (ko) * | 2010-02-19 | 2018-04-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 장치 |
| US8698852B2 (en) * | 2010-05-20 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
| TWI440926B (zh) * | 2010-12-31 | 2014-06-11 | Hongda Liu | 液晶顯示裝置 |
-
2011
- 2011-01-21 CN CN201180008951.8A patent/CN102763156B/zh active Active
- 2011-01-21 KR KR1020127023618A patent/KR101814222B1/ko active IP Right Grant
- 2011-01-21 WO PCT/JP2011/051677 patent/WO2011099376A1/en active Application Filing
- 2011-02-04 US US13/021,215 patent/US8619104B2/en active Active
- 2011-02-08 JP JP2011024942A patent/JP5669606B2/ja not_active Expired - Fee Related
- 2011-02-09 TW TW100104278A patent/TWI528348B/zh active
-
2012
- 2012-08-30 JP JP2012189463A patent/JP5178946B2/ja active Active
-
2014
- 2014-12-16 JP JP2014253820A patent/JP5921660B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110199404A1 (en) | 2011-08-18 |
| JP2015072495A (ja) | 2015-04-16 |
| CN102763156A (zh) | 2012-10-31 |
| KR20130031820A (ko) | 2013-03-29 |
| JP5669606B2 (ja) | 2015-02-12 |
| CN102763156B (zh) | 2015-11-25 |
| JP2011186449A (ja) | 2011-09-22 |
| JP2013020260A (ja) | 2013-01-31 |
| JP5178946B2 (ja) | 2013-04-10 |
| WO2011099376A1 (en) | 2011-08-18 |
| KR101814222B1 (ko) | 2018-01-02 |
| TWI528348B (zh) | 2016-04-01 |
| US8619104B2 (en) | 2013-12-31 |
| TW201142799A (en) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5921660B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP5917002B2 (ja) | 液晶表示装置 | |
| JP6568283B2 (ja) | 表示装置 | |
| JP6385490B2 (ja) | 液晶表示装置 | |
| JP6063989B2 (ja) | 半透過型の液晶表示装置 | |
| JP5965508B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5921660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |