JP5878997B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP5878997B2
JP5878997B2 JP2015044289A JP2015044289A JP5878997B2 JP 5878997 B2 JP5878997 B2 JP 5878997B2 JP 2015044289 A JP2015044289 A JP 2015044289A JP 2015044289 A JP2015044289 A JP 2015044289A JP 5878997 B2 JP5878997 B2 JP 5878997B2
Authority
JP
Japan
Prior art keywords
transistor
display
layer
photosensor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015044289A
Other languages
English (en)
Other versions
JP2015144003A (ja
Inventor
黒川 義元
義元 黒川
池田 隆之
隆之 池田
輝 田村
輝 田村
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015044289A priority Critical patent/JP5878997B2/ja
Publication of JP2015144003A publication Critical patent/JP2015144003A/ja
Application granted granted Critical
Publication of JP5878997B2 publication Critical patent/JP5878997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Position Input By Displaying (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

トランジスタで構成された回路を有する電子機器および電子システムに関する。例えば
、液晶表示パネルに代表される電気光学装置を部品として搭載した電子機器に関する。
近年、電子書籍等の表示装置の開発が活発に進められている。特に、メモリ性を有する
表示素子を用いて、画像を表示する技術は、消費電力の削減に大きく貢献するため、活発
に開発が進められている(特許文献1)。
また、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表示
装置は、タッチパネル又はタッチスクリーンなどと呼ばれている(以下、これを単に「タ
ッチパネル」とも呼ぶ)。また、光方式のタッチセンサを搭載した表示装置が、特許文献
2に開示されている。
特開2006−267982号公報 特開2001−292276号公報
ガラス基板などの硬質な基板に代えて、フレキシブルフィルムを基体に用いることによっ
て、耐衝撃性を向上し、軽量化、フレキシブル化した電子機器を提供することを課題の一
つとする。
また、電力の限られた携帯情報端末などの電子機器の省エネルギー化に有利なドライバ回
路を構成することも課題の一つとする。
また、使用者が、場所を選ばず情報を閲覧、さらには画面に表示されたキーボードに直接
触れる、またはスタイラスペンなどを用いて間接的に触れることにより情報を入力でき、
その入力情報を利用することができる新規の電子機器を提供することも課題の一とする。
使用者が、情報を閲覧、さらには画面に表示されたキーボードに触れることにより情報を
入力できる電子機器を実現するため、単位面積当たりのフォトセンサの受光面積と画素電
極面積を共に広くする画素構成とすることも課題の一つとする。
また、キーボード表示などの静止画モードと、動画モードの両方を1つの画面で実現する
新規の電子機器を提供することも課題の一とする。
また、静止画モードにおいて、ある表示領域の一部に静止画を表示した後は、その表示領
域の表示素子への電力の供給を停止し、その後もその静止画を視認可能な状態を長時間維
持することで消費電力を抑えることも課題の一つとする。
外光を利用して画像表示を行う表示部を有する電子機器において、表示部にはフォトセン
サを用いるタッチ入力機能を有し、表示部の少なくとも一部にキーボードのボタンを表示
し、使用者が所望のキーをタッチすることにより情報を入力して表示部に所望のキーに対
応した表示を行う。
フォトセンサは、表示部に入射する外光を検出するとともに、使用者が指先で表示部の所
望位置を指し示した時に生じる外光の局所的陰影を検出する。入力処理部は、外光の局所
的陰影を検出したフォトセンサの表示部における位置をタッチ入力座標位置として処理す
る。タッチ入力座標位置に対応するデータ、即ちキー情報を映像信号処理部により表示部
に画像データとして出力する。
また、使用者が表示部に表示されたキーボードを用いて入力をしている期間において、キ
ーボードを表示している第1の表示領域は、静止画を表示しており、入力時においてタッ
チされたキーに対応する文字や数字などが次々に書き込まれている期間、または文字変換
されている期間の第2の表示領域は動画を表示している。
本明細書で開示する本発明の一態様は、表示部の第1画面領域をタッチ入力する画面領域
、或いは出力表示する画面領域に切り換える映像信号処理部を有する電子機器である。ま
た、この電子機器は、表示部に表示される画像が静止画である場合と、動画である場合と
で異なる信号供給を表示部の表示素子に行う映像信号処理部を有し、静止画を書き込んだ
後に表示素子制御回路を非動作とすることで、消費電力の節約ができる。特に走査線駆動
回路としてデコーダ回路を用いることが好ましい。
また、従来のアクティブマトリクス型の表示装置が有するスイッチングトランジスタはオ
フ電流が大きく、オフ状態であっても画素に書き込んだ信号がトランジスタを介して漏れ
て消失してしまうという問題があった。本発明の一態様は、スイッチングトランジスタに
酸化物半導体層を有するトランジスタを用いることにより、極めて低いオフ電流、具体的
にはチャネル幅1μmあたりのオフ電流密度を室温下において10aA(1×10−17
A/μm)以下にすること、さらには、1aA(1×10−18A/μm)以下、さらに
は10zA(1×10−20A/μm)以下を実現し、画素においては画像信号等の電気
信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。従って、酸化物
半導体層を有するトランジスタを用いることにより、静止画を書き込んだ後に表示素子制
御回路を非動作とする期間を長くすることで、さらに消費電力の節約ができる。
また、上記電気機器を実現するデバイスに関する他の発明の態様は、タッチ入力機能を有
する表示部を備えた電子機器であり、フレキシブル基板上に画素電極である反射電極と電
気的に接続する第1のトランジスタと、フォトセンサとを有し、フォトセンサは、フォト
ダイオードと、該フォトダイオードと電気的に接続するゲート信号線を有する第2のトラ
ンジスタと、第3のトランジスタとを有し、第2のトランジスタのソース又はドレインの
一方がフォトセンサ基準信号線に電気的に接続され、ソース又はドレインの他方が第3の
トランジスタのソース又はドレインの一方に電気的に接続され、第3のトランジスタのソ
ース又はドレインの他方がフォトセンサ出力信号線に電気的に接続される。
上記構成は、上記課題の少なくとも一つを解決する。
また、上記構成において、第2のトランジスタの酸化物半導体層は、読み出し信号線とゲ
ート絶縁層を介して重なり、読み出し信号線は、画素電極である反射電極と重なる。反射
電極の下方に、読み出し信号線や、第3のトランジスタを配置する画素構成とすることで
、単位面積当たりのフォトセンサの受光面積と画素電極面積(以下、反射電極面積と呼ぶ
)とを効率よく利用することができる。
また、他の発明の態様は、タッチ入力機能を有する表示部を備えた電子機器であり、フレ
キシブル基板上に第1の反射電極と電気的に接続する第1のトランジスタと、第2の反射
電極と電気的に接続する第2のトランジスタとフォトセンサとを有し、フォトセンサは、
フォトダイオードと、該フォトダイオードと電気的に接続するゲート信号線を有する第3
のトランジスタと、第4のトランジスタとを有し、第3のトランジスタのソース又はドレ
インの一方がフォトセンサ基準信号線に電気的に接続され、ソース又はドレインの他方が
第4のトランジスタのソース又はドレインの一方に電気的に接続され、第4のトランジス
タのソース又はドレインの他方がフォトセンサ出力信号線に電気的に接続され、第4のト
ランジスタの酸化物半導体層は、第1の反射電極と重なり、フォトセンサ基準信号線は、
第2の反射電極と重なることを特徴とする電子機器である。
上記構成において、画素構造を上方から見た場合に、2つの反射電極の間に1つのフォト
センサの受光領域が配置されるように設計し、単位面積当たりのフォトセンサの受光面積
と反射電極面積とを効率よく利用することができる。
また、上記構成において、第3のトランジスタの酸化物半導体層は、読み出し信号線とゲ
ート絶縁層を介して重なり、読み出し信号線は、第1の反射電極と重なる。第1の反射電
極の下方に、読み出し信号線や、第4のトランジスタを配置する画素構成とすることで、
単位面積当たりのフォトセンサの受光面積と反射電極面積とを効率よく利用することがで
きる。
また、上記構成において、第4のトランジスタのソース又はドレインの一方は、第1の反
射電極と重なり、第4のトランジスタのソース又はドレインの他方は、第2の反射電極と
重なる。このような画素構成とすることで、単位面積当たりのフォトセンサの受光面積と
反射電極面積とを効率よく利用することができる。
また、上記構成において、第1の反射電極または第2の反射電極と重なる位置にカラーフ
ィルタを有し、フルカラーの表示を行うこともできる。
また、反射型の液晶表示装置とすることで、バックライトがなくても太陽光などの外光や
照明光があれば表示内容を視認することができ、省エネルギー化に有利である。
1画面内に動画と静止画を表示する携帯情報端末を実現でき、動画表示の画面領域と静止
画表示の画面領域とで異なる駆動、及び異なる信号供給を行い、動画表示よりも静止画表
示の消費電力を低減する。また、反射型の液晶表示装置であるため、電気泳動型の表示装
置よりも広範囲の中間調表示ができる。
また、使用者は、フレキシブル基板を用いることによって軽量化された携帯情報端末を用
い、場所を選ばず情報を閲覧、さらには画面に表示されたキーボードにタッチ入力でき、
キーボードを表示している同一画面内にその入力結果を表示することができる。
本発明の一態様を示す外観図である。 本発明の一態様を示すブロック図である。 本発明の一態様を示す画素の等価回路図である。 本発明の一態様を示すフォトセンサの駆動回路の概略図である。 本発明の一態様を示すタイミングチャートである。 本発明の一態様を示す画素平面図の一例である。 本発明の一態様を示す反射電極とブラックマトリクスの位置関係を示す平面図の一例である。 本発明の一態様を示す画素断面図の一例である。 本発明の一態様を示す液晶表示モジュールの模式図である。 本発明の一形態である表示装置の外観及びブロック図を示す図。 フォトダイオードの一部の断面写真及びその模式図である。 表示パネルに表示された表示映像の様子を示す写真である。 本発明の一態様を示す画素断面図の一例である。 本発明の一態様を示す電子書籍の模式図である。 本発明の一態様を示すドライバ回路のブロック図である。 各データ線の信号の時間関係を示す図である。 ブロックの内部を構成する回路図である。 時刻と各ノードの電位を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
(実施の形態1)
本実施の形態では、外光を利用して画像表示を行う表示部を有する電子機器の一例を図1
(A)及び図1(B)に示す。
電子機器1030の表示部1032はフォトセンサを用いるタッチ入力機能を有し、図1
(A)に示すように表示部の領域1033にキーボードのボタン1031が複数表示され
る。表示部1032は表示領域全体を指しており、表示部の領域1033を含む。そして
、使用者が所望のキーボードのボタンをタッチ入力し、表示部1032に入力結果の表示
を行う。
表示部の領域1033は静止画を表示しているため、書き込み時以外の期間では表示素子
制御回路を非動作とすることで消費電力の節約ができる。
電子機器1030を使用している様子の一例を示す。例えば、表示部の領域1033に表
示されているキーボードボタンを使用者の指を用いて順次触れる、または非接触で文字入
力を行い、その結果表示される文章を表示部の領域1033以外の領域に表示する。使用
者が画面のキーボードから指をはずし、フォトセンサの出力信号の検出されない期間が一
定時間経つと自動的に表示部の領域1033に表示されていたキーボード表示が消され、
表示部の領域1033にも入力された文章の表示が行われ、画面一杯に入力された文章を
使用者は確認することができる。再度入力する場合には、表示部1032に使用者の指を
用いて触れる、または非接触でフォトセンサの出力信号を検出させることで再び表示部の
領域1033にキーボードボタンを表示し、文字入力を行うことができる。
また、自動的ではなく、使用者が切り換えスイッチ1034を押すことによって、キーボ
ード表示をなくし、図1(B)に示すように表示部1032の全体を静止画とすることも
できる。また、電源スイッチ1035を押して電源を切っても、静止画を長時間維持する
ことができる。また、キーボード表示スイッチ1036を押すことによってキーボードを
表示し、タッチ入力可能な状態とすることができる。
また、切り換えスイッチ1034、電源スイッチ1035、及びキーボード表示スイッチ
1036は、表示部1032にそれぞれスイッチボタンとして表示し、表示されたスイッ
チボタンに触れることで、各操作を行ってもよい。
また、表示部の領域1033は静止画を表示することに限定されず、一時的、または部分
的に動画表示してもよい。例えば、キーボードボタンの表示位置を使用者の好みに合わせ
て一時的に変更する、または非接触で入力した場合に入力されたかどうかが分かるように
対応するキーボードボタンのみに部分的に表示の変化を与えてもよい。
また、電子機器1030は少なくともバッテリーを有し、データ情報を保存するためのメ
モリ(Flash Memory回路、SRAM回路、DRAM回路など)、CPU(
中央演算処理回路)やLogic回路を備えた構成とすることが好ましい。CPUやメモ
リを備えることにより、様々なソフトウェアのインストールが行え、パーソナルコンピュ
ータの機能の一部または全部の機能を持たせることができる。
また、電子機器1030に対して、ジャイロスコープ、または3軸加速度センサなどの傾
き検出部を設け、傾き検出部からの信号に応じて、電子機器1030で使用する機能、特
に表示部での表示及び入力に係る機能を、演算回路により切り替えることができる。その
ため、備え付けの操作キーのように入力キーの種類、大きさ、または配置が予め定まった
ものとは異なり、使用者の利便性を向上させることができる。
次に表示部1032を構成する表示パネルの一例について、図2を参照して説明する。表
示パネル100は、画素回路101、表示素子制御回路、及びフォトセンサ制御回路を有
する。画素回路101は、行列方向にマトリクス状に配置された複数の画素103、10
4及びフォトセンサ106を有する。画素104、103は、1つの表示素子をそれぞれ
有する。本実施の形態では、画素103と画素104の間に、1つのフォトセンサ106
を配置し、フォトセンサの数が画素数の半分とする例を示したが特に限定されず、フォト
センサの数が画素数と同じになるように、画素毎にそれぞれ1つのフォトセンサを有する
構成としてもよく、フォトセンサの数が画素数の3分の一となる構成としてもよい。
表示素子105は、トランジスタ、保持容量、及び液晶層を有する液晶素子などを有する
。トランジスタは、保持容量への電荷の注入もしくは保持容量からの電荷の排出を制御す
る機能を有する。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有
する。液晶層に電圧を印加することで偏光方向が変化することを利用して、液晶層を透過
する光の明暗(階調)を作ることで、画像表示が実現される。液晶層を透過する光には、
外光(太陽光または照明光)を利用して液晶表示装置の表面から照射される光を用いる。
液晶層としては、特に限定されず、公知の液晶材料(代表的には、ネマチック液晶材料や
コレステリック液晶材料)を用いれば良い。例えば、高分子分散型液晶(PDLC(Po
lymer Dispersed Liquid Crystal)、高分子分散液晶、
ポリマー分散型液晶ともいう)又は高分子ネットワーク型液晶(PNLC(Polyme
r Network Liquid Crystal))を液晶層に用いて、液晶による
光の散乱光を利用して白表示(明表示)を行ってもよい。PDLCやPNLCを液晶層に
用いると、偏光板を必要とせず、紙面に近い表示が実現でき、使用者の目に優しく、疲労
感を低減させることができる。
また、表示素子制御回路は、表示素子105を制御するための回路であり、ビデオデータ
信号線などの信号線(「ソース信号線」ともいう。)を介して表示素子105に信号を入
力する表示素子駆動回路107と、走査線(「ゲート信号線」ともいう。)を介して表示
素子105に信号を入力する表示素子駆動回路108を有する。
例えば、走査線側の表示素子駆動回路108は、特定の行に配置された画素が有する表示
素子を選択する機能を有する。また、信号線側の表示素子駆動回路107は、選択された
行の画素が有する表示素子に任意の電位を与える機能を有する。なお、走査線側の表示素
子駆動回路108により高電位を印加された表示素子では、トランジスタが導通状態とな
り、信号線側の表示素子駆動回路107により与えられる電荷が供給される。
また、フォトセンサ106は、フォトダイオードなど、受光することで電気信号を発する
機能を有する受光素子と、トランジスタとを有する。
フォトセンサ制御回路は、フォトセンサ106を制御するための回路であり、フォトセ
ンサ出力信号線、フォトセンサ基準信号線等の信号線側のフォトセンサ読み出し回路10
9と、走査線側のフォトセンサ駆動回路110を有する。走査線側のフォトセンサ駆動回
路110は、特定の行に配置された画素が有するフォトセンサ106に対して、後述する
リセット動作と選択動作とを行う機能を有する。また、信号線側のフォトセンサ読み出し
回路109は、選択された行の画素が有するフォトセンサ106の出力信号を取り出す機
能を有する。
本実施の形態では、画素103と、フォトセンサ106と、画素104の回路図について
、図3を用いて説明する。画素103は、トランジスタ201、保持容量202及び液晶
素子203を有する表示素子105を有する。また、フォトセンサ106は、フォトダイ
オード204、トランジスタ205及びトランジスタ206を有する。また、画素104
は、トランジスタ221、保持容量222及び液晶素子223を有する表示素子125と
を有する。
トランジスタ201は、ゲートがゲート信号線207に、ソース又はドレインの一方が
ビデオデータ信号線210に、ソース又はドレインの他方が保持容量202の一方の電極
と液晶素子203の一方の電極に電気的に接続されている。保持容量202の他方の電極
は、容量配線214に電気的に接続され、一定の電位に保たれている。また、液晶素子2
03の他方の電極は一定の電位に保たれている。液晶素子203は、一対の電極と、該一
対の電極の間の液晶層を含む素子である。
トランジスタ201は、ゲート信号線207に”H”(Highの電位)が印加される
と、ビデオデータ信号線210の電位を保持容量202と液晶素子203に印加する。保
持容量202は、印加された電位を保持する。液晶素子203は、印加された電位により
、光の透過率を変更する。
フォトダイオード204は、一方の電極がフォトダイオードリセット信号線208に、
他方の電極がトランジスタ205のゲートに電気的に接続されている。トランジスタ20
5は、ソース又はドレインの一方がフォトセンサ基準信号線212に、ソース又はドレイ
ンの他方がトランジスタ206のソース又はドレインの一方に電気的に接続されている。
トランジスタ206は、ゲートが読み出し信号線209に、ソース又はドレインの他方が
フォトセンサ出力信号線211に電気的に接続されている。
また、トランジスタ221は、ゲートがゲート信号線227に、ソース又はドレインの一
方がビデオデータ信号線210に、ソース又はドレインの他方が保持容量222の一方の
電極と液晶素子223の一方の電極に電気的に接続されている。保持容量222の他方の
電極は、容量配線224に電気的に接続され、一定の電位に保たれている。また、液晶素
子223の他方の電極は一定の電位に保たれている。液晶素子223は、一対の電極と、
該一対の電極の間の液晶層を含む素子である。
次に、フォトセンサ読み出し回路109の構成の一例について、図3及び図4を用いて
説明する。一例として、表示部は、1024行768列の画素で構成され、表示素子は各
行各列の画素に1個、フォトセンサは2行各列の画素間に1個、を有する構成とする。す
なわち、表示素子は1024行768列、フォトセンサは512行768列で構成される
。また、フォトセンサ出力信号線は2列を1組として表示装置外部に出力する例を示す。
すなわち、2行2列の画素4個に挟まれるフォトセンサ計2個から出力を1個取得する。
図3は、画素の回路構成で、2行1列分の2つの画素と、1つのフォトセンサを示してい
る。表示素子を1画素に1個、フォトセンサを2画素間に1個、有する。図4は、フォト
センサ読み出し回路109の回路構成で、説明のため、一部のフォトセンサも示している
図4に示すように、フォトセンサの走査線駆動回路は、同時に画素4行分(すなわちフォ
トセンサ2行分)を駆動し、選択行を画素2行分に相当するフォトセンサ1行分ずつシフ
トさせていく駆動方法を行う例を考える。ここで、各行のフォトセンサは、走査線駆動回
路が選択行のシフトを2回行う期間、連続して選択されることになる。このような駆動方
法を用いることで、フォトセンサによる撮像のフレーム周波数を向上させることが容易に
なる。特に、大型の表示装置の場合に有利である。なお、フォトセンサの出力信号線21
1には、同時に2行分のフォトセンサの出力が重畳されることになる。また、選択行のシ
フトを512回繰り返すことで、全フォトセンサを駆動することができる。
フォトセンサ読み出し回路109は、図4に示すように、画素24列に1個ずつセレクタ
を有する。セレクタは、表示部におけるフォトセンサの出力信号線211について2列分
を1組とする12組から1組を選択して出力を取得する。すなわち、フォトセンサ読み出
し回路109全体で、セレクタを32個有し、同時に32個の出力を取得する。各々のセ
レクタによる選択を12組全てに対して行うことで、フォトセンサ1行分に相当する合計
384個の出力を取得することができる。セレクタによる12組の選択を、フォトセンサ
の走査線駆動回路が選択行をシフトさせる都度行うことで、全フォトセンサの出力を得る
ことができる。
本実施の形態では、図4に示すように、信号線側のフォトセンサ読み出し回路109は、
アナログ信号であるフォトセンサの出力を表示装置外部に取り出し、表示装置外部に設け
たアンプを用いて増幅した後にAD変換器を用いてデジタル信号に変換する構成を考える
。勿論、表示装置と同一基板上にAD変換器を搭載し、フォトセンサの出力をデジタル信
号に変換した後、表示装置外部に取り出す構成とすることも可能である。
また、個々のフォトセンサの動作は、リセット動作、累積動作、及び選択動作を繰り返す
ことで実現される。リセット動作とは、フォトダイオードリセット信号線208の電位を
”H”とする動作である。リセット動作を行うと、フォトダイオード204が導通し、ト
ランジスタ205のゲートが接続されたゲート信号線213の電位が”H”となる。
また、累積動作とは、リセット動作の後にフォトダイオードリセット信号線208の電位
を”L”(Lowの電位)にする動作である。また、選択動作とは、累積動作の後に読み
出し信号線209の電位を”H”にする動作である。
累積動作時に、フォトダイオード204に照射する光が強いほど、トランジスタ205の
ゲートが接続されたゲート信号線213の電位が下がり、トランジスタ205のチャネル
抵抗が増大する。そのため、選択動作時に、トランジスタ206を介してフォトセンサ出
力信号線211に流れる電流は小さくなる。一方、累積動作時に、フォトダイオード20
4に照射する光が弱いほど、選択動作時に、トランジスタ206を介してフォトセンサ出
力信号線211に流れる電流は大きくなる。
本実施の形態においては、全フォトセンサのリセット動作、累積動作、及び選択動作を実
行することで、外光の局所的陰影を検出することができる。また、検出した陰影について
適宜画像処理など行うことにより、指やスタイラスペンなどが表示装置に接触した位置を
知ることができる。あらかじめ、接触した位置に対応する操作、例えば文字入力であれば
文字の種類を規定しておくことで、所望の文字の入力を行うことができる。
なお、本実施の形態における表示装置では、フォトセンサにより外光の局所的陰影を検出
する。そのため、指やスタイラスペンなどが表示装置に物理的に接触しなくても、非接触
で近接することにより陰影が形成されれば検出が可能である。以下、指やスタイラスペン
などが表示装置に接触するとは、非接触で近接することも含むものとする。
上記構成により、表示部1032にタッチ入力機能を持たせることができる。
タッチ入力を行う際には、キーボードのような静止画を一部に含む画像を表示し、表示さ
れたキーボードの所望の文字の位置に指やスタイラスペンを接触することで、入力を行う
構成の表示装置とすると操作性が向上する。このような表示装置を実現する場合には、次
のようにして、表示装置における消費電力を著しく低減することが可能である。すなわち
、表示部の静止画を表示する第1画面領域については、静止画を表示した後は、当該領域
の表示素子への電力の供給を停止し、その後もその静止画を視認可能な状態を長時間維持
することが有効である。そして、表示部の残りの第2画面領域については、例えば、タッ
チ入力による入力結果を表示する。第2画面領域の表示画像の更新を行う時以外の期間で
は表示素子制御回路を非動作とすることで、電力の節約ができる。このような制御を可能
にする駆動方法について、以下説明する。
例えば、表示素子が1024行768列で配置された表示部を有する表示装置における、
走査線駆動回路のシフトレジスタのタイミングチャートについて図5に示す。図5中の期
間61はクロック信号の1周期期間(64.8μsec)であり、期間62は第2画面領
域に相当する表示素子の第1行から第512行まで書き込むまでに要する期間(8.36
msec)であり、期間63は1フレーム期間(16.7msec)にそれぞれ相当する
ここで、走査線駆動回路のシフトレジスタは、第1のクロック信号CK1〜第4のクロッ
ク信号CK4で動作する4相クロック形式のシフトレジスタとする。また、第1のクロッ
ク信号CK1〜第4のクロック信号CK4は、互いに4分の1周期期間ずつずれた信号と
する。スタートパルス信号GSPを”H”とすると、第1行目のゲート信号線G1〜第5
12行目のゲート信号線G512は、4分の1周期期間ずつ遅れながら順に”H”となる
。また、各ゲート信号線は、2分の1周期期間”H”となり、連続する行のゲート信号線
は、各々4分の1周期期間同時に”H”となる。
ここで、各行の表示素子は、走査線駆動回路が選択行のシフトを2回行う期間、連続して
選択されることになる。表示画像のデータを、当該行における表示素子が選択されている
期間の内、後半の期間に入力すれば表示画像を更新できる。
ここで、第2画面領域に相当する表示素子の第1行から第512行までの表示画像を更新
する期間を除く期間については、表示素子制御回路を非動作とする。すなわち、第1画面
領域に相当する表示素子の第513行から第1024行までは表示画像の更新を行わず、
表示素子制御回路を非動作としている。
表示素子制御回路を非動作とするには、図5に示したように、クロック信号を停止(”L
”のままとする)することで実現できる。また、同時に、電源電圧の供給を停止すること
も有効である。
また、第2画面領域に相当する表示素子が選択されていない期間、すなわち、表示画像の
更新を行わない期間は、ソース側の駆動回路も同様にクロック信号とスタートパルス信号
を停止させてもよい。こうすることでさらなる電力の節約ができる。
また、走査線駆動回路のシフトレジスタに代えてデコーダを用い、電力の節約も可能であ
る。
(実施の形態2)
本実施の形態では、実施の形態1に示した図2及び図3に対応する画素構造に関して、図
6、図7、及び図8を用いて以下に説明する。なお、図2及び図3と同じ箇所には、同じ
符号を用いて図6、図7、及び図8を説明する。
図6は、図3の回路図に対応する画素平面図の一例である。また、図8(A)は、フォト
ダイオードの電極を形成する前の状態を示している。なお、図6中の鎖線A−Bで切断し
た断面図、及び鎖線C−Dで切断した断面図が図8(A)にそれぞれ対応している。
まず、基板230上に導電膜を形成した後、1枚目の露光マスクを用いる第1のフォトリ
ソグラフィ工程により、ゲート信号線207、213、227、容量配線224、フォト
ダイオードリセット信号線208、読み出し信号線209、フォトセンサ基準信号線21
2を形成する。本実施の形態では基板230としてガラス基板を用いる。
下地膜となる絶縁膜を基板230と導電膜との間に設けてもよい。下地膜は、基板230
からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化
酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。
また、導電膜は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネ
オジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で
又は積層して形成することができる。
次いで、これらの配線を覆う絶縁層を形成し、2枚目の露光マスクを用いる第2のフォト
リソグラフィ工程により、後に形成される配線と交差する部分にのみ絶縁層231を残し
て選択的にエッチングを行う。本実施の形態では、絶縁層231は膜厚600nmの酸化
窒化珪素膜を用いる。
次いで、ゲート絶縁層232及び酸化物半導体膜を形成し、3枚目の露光マスクを用いる
第3のフォトリソグラフィ工程により、ゲート絶縁層232を介してゲート信号線207
、213、227及び読み出し信号線209とそれぞれ重なる第1の酸化物半導体層23
3、第2の酸化物半導体層253、第3の酸化物半導体層255、及び第4の酸化物半導
体層256を形成する。本実施の形態では、ゲート絶縁層232として膜厚100nmの
酸化窒化珪素膜を用い、酸化物半導体膜として膜厚30nmのIn−Ga−Zn−O膜を
用いる。
また、第1の酸化物半導体層233、第2の酸化物半導体層253、第3の酸化物半導体
層255、及び第4の酸化物半導体層256は、化学式InMO(ZnO)(m>0
)で表記される酸化物薄膜を用いることができる。ここで、Mは、Ga、Al、Mnおよ
びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びA
l、Ga及びMn、またはGa及びCoなどがある。また、上記酸化物薄膜にSiO
含んでもよい。
また、酸化物薄膜をスパッタリング法で作製するためのターゲットとしては、例えば、組
成比として、In:Ga:ZnO=1:1:1[mol数比]の酸化物ター
ゲットを用い、In−Ga−Zn−O膜を成膜する。また、このターゲットの材料及び組
成に限定されず、例えば、In:Ga:ZnO=1:1:2[mol数比]
の酸化物ターゲットを用いてもよい。なお、ここで、例えば、In−Ga−Zn−O膜と
は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物膜、という意
味であり、その化学量論比はとくに問わない。
次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃
以上750℃以下、または400℃以上基板の歪み点未満とする。本実施の形態では、R
TA(Rapid Thermal Anneal)装置を用い、窒素雰囲気下で650
℃、6分の加熱処理を行った後、大気に触れることなく、加熱処理装置の一つである電気
炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱
処理を行った後、大気に触れないように酸化物半導体層の成膜室に移動させて酸化物半導
体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。
次いで、4枚目の露光マスクを用いる第4のフォトリソグラフィ工程により、ゲート絶縁
層232を選択的に除去して、ゲート信号線213に達する開口と、フォトダイオードリ
セット信号線208に達する開口を形成する。
次いで、ゲート絶縁層232、及び酸化物半導体層上に、導電膜を形成する。導電膜とし
ては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を成分とする
金属膜、または上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合わせ
た合金膜等を用いることができる。本実施の形態において、導電膜は、膜厚100nmの
Ti膜と、膜厚400nmのAl膜と、膜厚100nmのTi膜との三層構造とする。そ
して、5枚目の露光マスクを用いる第5のフォトリソグラフィ工程により導電膜上にレジ
ストマスクを形成し、選択的にエッチングを行って、ビデオデータ信号線210、フォト
センサ出力信号線211、電極層234、235、254、257、258、259を形
成する。
なお、図3におけるトランジスタ221は、図6に示すように、第1の酸化物半導体層2
33を有し、電極層234をソース電極層またはドレイン電極層とするトランジスタであ
る。また、図6及び図8(A)に示すように、電極層234は、ゲート絶縁層232を誘
電体とし、容量配線224と保持容量222を形成する。また、図6に示すように、トラ
ンジスタ201は、第2の酸化物半導体層253を有し、電極層254をソース電極層ま
たはドレイン電極層とするトランジスタである。
また、図3において、フォトセンサ106を構成する一要素であるトランジスタ206は
、図6に示すように、第3の酸化物半導体層255を有し、電極層257をソース電極層
またはドレイン電極層とするトランジスタである。また、トランジスタ205は、図6に
示すように、第4の酸化物半導体層256を有し、電極層257または電極層258をソ
ース電極層またはドレイン電極層とするトランジスタである。また、図8(A)に示すよ
うに、ゲート絶縁層232の開口を介してトランジスタ205のゲート信号線213は、
電極層236と電気的に接続している。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは2
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態では
、窒素雰囲気下で300℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、
酸化物半導体層の一部(チャネル形成領域)が絶縁層と接した状態で加熱される。
次いで保護絶縁層となる絶縁層237を形成し、6枚目の露光マスクを用いる第6のフォ
トリソグラフィ工程により、電極層235に達する開口、電極層234に達する開口、電
極層236に達する開口を形成する。本実施の形態において、絶縁層237は、スパッタ
法により得られる膜厚300nmの酸化シリコン膜を用いる。
次いで、プラズマCVD法により、p層238、i層239、及びn層240を積層成膜
する。本実施の形態では、p層238として膜厚60nmのボロンを含む微結晶シリコン
膜を用い、i層239として膜厚400nmのアモルファスシリコン膜を用い、n層24
0として膜厚80nmのリンを含む微結晶シリコン膜を用いる。そして、7枚目の露光マ
スクを用いる第7のフォトリソグラフィ工程により、p層238、i層239、及びn層
240を選択的にエッチングした後、さらに図8(A)に示すようにn層240の周縁部
及びi層239の一部を選択的に除去する。この段階までの断面図が図8(A)であり、
その平面図が図6に相当する。
次いで感光性有機樹脂層を形成し、8枚目の露光マスクで開口となる領域を露光し、9枚
目の露光マスクで凹凸となる領域を露光し、現像して部分的に凹凸を有する絶縁層241
を形成する第8のフォトリソグラフィ工程を行う。本実施の形態では、感光性有機樹脂層
として、アクリル樹脂を用い、膜厚を1.5μmとする。
次いで、反射性を有する導電膜を成膜し、10枚目の露光マスクを用いる第9のフォトリ
ソグラフィ工程により反射電極層242、接続電極層243を形成する。なお、反射電極
層242、接続電極層243を図8(B)に示す。反射性を有する導電膜としてはAl、
Ag、またはこれらの合金、例えばNdを含むアルミニウム、Ag−Pd−Cu合金等を
用いる。本実施の形態において、反射性を有する導電膜は、膜厚100nmのTi膜とそ
の上に設けた膜厚300nmのAl膜の積層を用いる。そして、第9のフォトリソグラフ
ィ工程後に第3の加熱処理、本実施の形態では、窒素雰囲気下250℃、1時間を行う。
以上の工程により、同一基板上に反射電極層242と電気的に接続するトランジスタと、
ゲート信号線213と接続電極層243を介して電気的に接続するフォトダイオードとを
合計10枚の露光マスクを用い、9回のフォトリソグラフィ工程によって作製することが
できる。
なお、フォトダイオードの周縁部の断面写真を図11(A)に示す。図11(A)には、
フォトダイオード204の断面を示しており、その断面模式図を図11(B)に示す。
そして、反射電極層242を覆う配向膜244を形成する。この段階での断面図が図8(
B)に相当する。なお、図8(B)と図11(B)の共通部分には同じ符号を用いている
。こうしてアクティブマトリクス基板が作製できる。
そして、このアクティブマトリクス基板と貼り合わせる対向基板を用意する。対向基板に
は、遮光層(ブラックマトリクスとも呼ぶ)と、透光性を有する導電膜を形成し、さらに
有機樹脂を用いた柱状スペーサを形成する。そして、最後に配向膜で覆う。
この対向基板をシール材を用いてアクティブマトリクス基板と貼り合わせ、一対の基板間
に液晶層を挟持する。対向基板の遮光層は、反射電極層242の表示領域及びフォトダイ
オードのセンシング領域に重ならないように設ける。また、対向基板に設けられた柱状ス
ペーサは、電極層251、252と重なるように位置合わせを行う。柱状スペーサは、電
極層251、252と重ねることで一対の基板の間隔を一定に保持する。なお、電極層2
51、252は、電極層234と同一工程で形成することができるため、マスク数を増や
すことなく設けることができる。電極層251、252は、どことも電気的に接続してお
らず、フローティング状態である。
こうして貼り合わせた一対の基板における画素の平面図が図7に相当する。図7において
、ブラックマトリクスと重なっていない領域が、フォトセンサの受光領域と、反射電極領
域となる。図7に示す1つの単位面積(120μm×240μm)のうち、反射電極の面
積が占める割合は77.8%であり、フォトセンサの受光面積は約1140μmである
。また、反射電極層242は、凹凸を有する感光性有機樹脂層上に設けられているため、
図7に示すようなランダムな平面模様を有する。感光性有機樹脂層の表面形状を反映させ
て反射電極層242の表面にも凹凸を設け、鏡面反射となることを防いでいる。なお、図
7において反射電極層242の凹部245も示しており、凹部245の周縁は、反射電極
層の周縁よりも内側に位置し、凹部245の下方の感光性有機樹脂層は他の領域よりも薄
い膜厚となっている。
また、必要があれば、対向基板の外光が入射する面に、位相差を調節するための位相差フ
ィルムや、偏光機能を有するフィルムや、反射防止板や、カラーフィルタなどの光学フィ
ルムを設けてもよい。
また、図12には、実際に作製したパネルに、FPCを介して映像信号を入力して表示を
撮影した写真図を示す。パネルの画面半分を静止画とし、もう半分を動画として表示した
。パネルの画面半分を静止画とし、もう半分を動画として表示し、消費電力の低減を図る
ことができる。また、画面に指を触れることによって、図1(A)に示すようにキーボー
ドボタンを表示させ、表示されたキーボードボタンの箇所を指でふれることによって情報
を入力し、表示領域にキーボードボタンに対応した文字を表示することができる。また、
フォトセンサを用いており、指先を画面に近づけた状態で指が画面に触れない非接触状態
としても十分に外光があり、指の影をセンシングできるのであれば、非接触の画面操作を
行うこともできる。
(実施の形態3)
本実施の形態では、カラーフィルタを設け、フルカラー表示が可能な液晶表示モジュール
とする一例を示す。
図9に液晶表示モジュール190の構成を示す。液晶表示モジュール190は液晶素子が
マトリクス状に設けられた表示パネル120と、表示パネル120と重なる偏光板及びカ
ラーフィルタ115を有する。また、外部入力端子となるFPC(フレキシブルプリント
サーキット)116a、116bは表示パネル120に設けた端子部と電気的に接続され
ている。表示パネル120は、実施の形態1の表示パネル100と同様の構成を有する。
ただし、フルカラー表示とする場合であるため、赤色表示素子、緑色表示素子、青色表示
素子の3つの表示素子を用い、それぞれに異なる映像信号を供給する回路構成とする。
また、図9には、外光139が表示パネル120上の液晶素子を透過して反射電極で反射
される様子を模式的に示してある。例えば、カラーフィルタの赤色領域と重なる画素にお
いては、外光139がカラーフィルタ115を通過した後、液晶層を通過し、反射電極で
反射され、再びカラーフィルタ115を通過して赤色光として取り出される。図9には、
3色の光135が矢印(R、G、及びB)で模式的に示してある。液晶素子を透過する光
の強度は、画像信号により変調されるため、観察者は外光139の反射光によって、映像
を捉えることができる。
また、表示パネル120はフォトセンサを有しており、タッチ入力機能を備えている。フ
ォトセンサの受光領域にもカラーフィルタを重ねることにより可視光センサとして機能さ
せることもできる。また、フォトセンサの光の感度を向上させるためには、入射光を多く
取り入れるため、フォトセンサの受光領域と重なる領域にはカラーフィルタに開口を設け
、フォトセンサの受光領域とカラーフィルタが重ならない構成としてもよい。
本実施の形態は、実施の形態1または実施の形態2と自由に組み合わせることができる。
(実施の形態4)
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
図10(A)は電子書籍(E−bookともいう)であり、筐体9630、表示部963
1、操作キー9632、太陽電池9633、充放電制御回路9634を有することができ
る。太陽電池9633と、表示パネルとを開閉自在に装着しており、太陽電池からの電力
を表示パネル、または映像信号処理部に供給する電子書籍である。図10(A)に示した
電子書籍は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダ
ー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作
又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御す
る機能、等を有することができる。なお、図10(A)では充放電制御回路9634の一
例としてバッテリー9635、DCDCコンバータ(以下、コンバータ9636と略記)
を有する構成について示している。
表示部9631はフォトセンサを利用したタッチ入力機能を備えた反射型の液晶表示装置
であり、比較的明るい状況下で使用するため、太陽電池9633による発電、及びバッテ
リー9635での充電を効率よく行うことができ、好適である。なお太陽電池9633は
、筐体9630の表面及び裏面に効率的なバッテリー9635の充電を行う構成とするこ
とができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。
また図10(A)に示す充放電制御回路9634の構成、及び動作について図10(B)
にブロック図を示し説明する。図10(B)には、太陽電池9633、バッテリー963
5、コンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部96
31について示しており、バッテリー9635、コンバータ9636、コンバータ963
7、スイッチSW1乃至SW3が充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようコンバ
ータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9
633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で
表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631
での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635
の充電を行う構成とすればよい。
なお太陽電池9633については、充電手段の一例として示したが、他の手段によるバッ
テリー9635の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態5)
本実施の形態では、ガラス基板上にトランジスタ及びフォトセンサを形成した後、フレキ
シブルな基板上にそのトランジスタ及びフォトセンサを転移して搭載する例を示す。なお
、ここではトランジスタの断面工程図を図13(A)、図13(B)、及び図13(C)
に示し、実施の形態2と共通する工程およびフォトダイオードなどの構造の詳細な説明は
省略し、図8(A)及び図8(B)と同じ箇所には同じ符号を用いて説明する。
まず、基板230上に剥離層260をスパッタ法により成膜し、その上に下地膜として機
能する酸化物絶縁膜261を形成する。なお、基板230は、ガラス基板、石英基板など
を用いる。また、酸化物絶縁膜261は、PCVD法やスパッタリング法等を用いて、酸
化シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(S
iNxOy)(x>y>0)等の材料を用いて形成する。
また、剥離層260は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができ
る。金属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タン
タル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(
Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、
オスミウム(Os)、イリジウム(Ir)から選択された元素または当該元素を主成分と
する合金材料若しくは化合物材料からなる膜を単層または積層して形成する。例えば、金
属膜としてスパッタ法やCVD法等によりタングステン膜を設けた場合、タングステン膜
にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる
金属酸化膜を形成することができる。他にも、例えば、金属膜(例えば、タングステン)
を形成した後に、当該金属膜上にスパッタ法で酸化珪素等の絶縁膜を設けると共に、金属
膜上に金属酸化物(例えば、タングステン上にタングステン酸化物)を形成してもよい。
また、プラズマ処理として、例えば高密度プラズマ装置を用いた高密度プラズマ処理を行
ってもよい。また、金属酸化膜の他にも、金属窒化物膜や金属酸化窒化物膜を用いてもよ
い。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処
理を行えばよい。
次いで、酸化物絶縁膜261上に導電膜を形成した後、実施の形態2と同様に、1枚目の
露光マスクを用いる第1のフォトリソグラフィ工程により、ゲート信号線227、容量配
線224、フォトダイオードリセット信号線、読み出し信号線、フォトセンサ基準信号線
を形成する。
以降の工程は、実施の形態2に従って、トランジスタ及び反射電極層242を形成する。
そして、反射電極層242を水溶性の樹脂層262で覆う。この段階での断面図を図13
(A)に示す。なお、図13(A)では簡略化のため、反射電極層242の周辺の断面構
造を示し、同一基板上に形成されているフォトダイオードは図示しない。
次いで、水溶性の樹脂層262を支持基板などに固定した後、剥離層へのレーザ光の照射
などにより開口を形成し、基板230からトランジスタを含む層を剥離する。この段階で
の断面図を図13(B)に示す。図13(B)に示すように、基板230に形成された剥
離層260と酸化物絶縁膜261の界面で分離する。
次いで、図13(C)に示すように、トランジスタを含む層の面(剥離により露出した面
)に、フレキシブルな基板264を接着層263で貼り合わせる。フレキシブルな基板2
64としては、プラスチックフィルムや薄いステンレス基板を用いることができる。
次いで、水溶性の樹脂層262を除去した後、配向膜244を形成する。そして、対向電
極267を有する対向基板268とフレキシブルな基板264とをシール材を用いて貼り
合わせる。なお、貼り合わせる前に、対向基板268にも対向電極267を覆う配向膜2
66を形成する。液晶滴下法を用いる場合には、閉ループのシール材に囲まれた領域に液
晶を滴下し、減圧下で一対の基板の貼り合わせを行う。こうして一対の基板とシール材で
囲まれた領域に液晶層265を充填する。対向基板268は、透光性が高く、リタデーシ
ョンの少ないプラスチックフィルムを用いることで、フレキシブルな液晶パネルを作製す
ることができる。
また、上述したフレキシブルな液晶パネルの作製例は一例にすぎず、例えば、基板230
及び対向基板268として用いるガラス基板をトランジスタ作製後に研磨などにより薄く
加工することでフレキシブルな液晶パネルを作製してもよい。研磨により薄くする場合は
、液晶層を充填した後で、基板230及び対向基板268の両方を研磨して薄くする。
図14にフレキシブルな液晶パネルを用いた電子書籍の一例を示す。
図14は、電子書籍の一例として、液晶パネル4311の一端部に支持部4308を設け
る場合を示している。以下に図14を参照して、電子書籍の具体的な構成について説明す
る。なお、図14(A)は電子書籍を横にした状態を示し、図14(B)は電子書籍を立
てた状態を示している。
図14に示す電子書籍は、表示部4301を有するフレキシブルな液晶パネル4311と
、液晶パネル4311の一端部に設けられた支持部4308と、表示部4301の表示制
御を行う走査線駆動回路4321aと、表示部4301に設けられたフォトダイオードの
制御を行うフォトセンサ駆動回路4321bと、表示部4301の表示制御を行う信号線
駆動回路4323とを有している。
走査線駆動回路4321a、及びフォトセンサ駆動回路4321bは液晶パネル4311
の可撓面に設けられ、信号線駆動回路4323は支持部4308の内部に設けられている
支持部4308は、少なくとも液晶パネル4311より曲がりにくい(剛性が高い)構成
とすることが好ましい。一例として、支持部4308を構成する筐体を、液晶パネル43
11より厚いプラスチックや金属等で形成することができる。この場合、電子書籍は、支
持部4308以外の部分で曲がる(湾曲する)構成とすることができる。
また、支持部4308を設ける場所は特に限定されないが、一例として、液晶パネル43
11の一端部に沿って支持部4308を設けることができる。例えば、図14に示すよう
に、液晶パネル4311を矩形状とする場合には、所定の一辺に沿って(一辺を固定する
ように)支持部4308を設けることができる。なお、ここでいう矩形状とは、角部が丸
まっている場合も含むものとする。
また、走査線駆動回路4321aと、フォトセンサ駆動回路4321bと、表示部430
1を構成する画素回路を同じプロセスで可撓性を有する基板上に形成することにより、走
査線駆動回路4321a、及びフォトセンサ駆動回路4321bの湾曲を可能とすると共
に、低コスト化を図ることができる。
表示部4301を構成する画素回路及び走査線駆動回路4321a、フォトセンサ駆動回
路4321bを構成する素子としては、薄膜トランジスタ等で形成することができる。一
方で、信号線駆動回路4323等の高速動作する回路は、シリコン等の半導体基板やSO
I基板を用いて形成されたIC(Integrated Circuit)を用いて形成
し、当該ICを支持部4308の内部に設けることができる。
液晶パネル4311は、フレキシブル基板を用い、画面が曲がった状態であってもフォト
ダイオードを用いたタッチ入力であるため問題なく情報入力が行え、他のタッチ入力方式
に比べて操作性がよい。
なお、本実施の形態では、剥離層として金属層を用いる例を示したが、特に限定されず、
レーザ照射によるアブレーションを用いる剥離方法や、有機樹脂を用いた剥離方法などを
用いることができる。
(実施の形態6)
本実施の形態では、液晶パネルの走査線駆動回路の構成の一例に関して図面を参照して
説明する。
図15は本実施の形態で説明するドライバ回路のブロック図である。ドライバ回路をV
GAのゲートドライバ(走査線駆動回路)として用いる場合は480本のゲート線を駆動
する必要があるので9ビット分のデータ線が必要である。実施の形態では3ビットの例で
説明する。
ブロック701は1段目のゲート信号を生成する回路、ブロック702は2段目のゲート
信号を生成する回路、ブロック703は、3段目のゲート信号を生成する回路、ブロック
704は4段目のゲート信号を生成する回路、ブロック705は5段目のゲート信号を生
成する回路を示す。VGAの場合、480段目まで続く。
Data0a〜Data2bはデータ線を示す。信号名の末尾から2つ目の文字0〜2は
データが3ビットであることに対応する。信号名の末尾のaとbは、bがaの反転信号に
相当するが、完全な反転信号ではなく、データの入力が無い期間は共に0(ロー、GND
ともいう)にする。データ線と各段のブロックを接続する方法は、1段目を2進数で00
1と表現したとき、Data0aまたはData0bが最下位ビットに相当するとして、
1段目の最下位ビットは1なので末尾の文字がbの方、すなわちData0bに接続する
。同様に最下位ビットの次のビットは0なので末尾の文字がaのData1aに接続する
図16は各データ線の信号の時間関係を示す。1段目のブロック701を選択する期間1
は1を2進数にした001に対応させてData2aを0(ロー)、Data1aを0(
ロー)、Data0aを1(ハイ)にする。2段目のブロック702を選択する期間2は
2を2進数にした010に対応させてData2aを0(ロー)、Data1aを1(ハ
イ)、Data0aを0(ロー)にする。3段目以降も同様にデータを決める。
またData0aが0(ロー)のとき対応するData0bは逆論理の1(ハイ)にし、
Data0aが1(ハイ)のときData0bは0(ロー)にする。Data1bとDa
ta2bも同様にそれぞれData1aとData2aの逆論理とする。但し1段目のブ
ロック701を選択する期間1と2段目のブロック702を選択する期間2の間にDat
a0aとData0bがともに0(ロー)の期間を挿入し、データの入力が無い期間とす
る。
図17はブロック701の内部を構成する回路図である。ブロック702、703、7
04、705の内部を構成する回路も同じである。図17においても3ビットの例で説明
する。図17において図示するN型のトランジスタ群802、トランジスタ803、トラ
ンジスタ804、トランジスタ群806は、表示部のトランジスタと同一基板上に形成さ
れ、チャネルとして酸化物半導体層を用いる。
図15におけるData0と図17におけるData0は対応しており、図15のDat
a0aまたはData0bに電気的に接続する。ノード801はデータを保持する機能を
持つ。容量素子によって保持しても良いが、寄生容量でも構わないので、本実施の形態で
は保持のための容量素子を省略している。データ線Data0からData2のいずれか
が1(ハイ)になると、N型のトランジスタ群802のいずれかがオン状態になりノード
801は0(ロー)になる。データ線Data0からData2がすべて0(ロー)のと
きノード801は1(ハイ)を保持し、このブロックは選択されたとみなす。またデータ
の入力が無い期間はデータ線Data0からData2がすべて0(ロー)にして、トラ
ンジスタ群802はすべてオフ状態とする。
ノード801を1(ハイ)にするにはreset信号を1(ハイ)にしてN型トランジス
タであるトランジスタ803をオンの状態にする。なおトランジスタ803がオンになっ
てもトランジスタ803のしきい値のためノード801はVDDと全く同じ電位になると
は限らないが構わない。reset信号が1(ハイ)の期間とデータ線Data0からD
ata2のいずれかが1(ハイ)になる期間を重ねないことにより電源VDDからGND
までの電流が大きくなることを防ぐことができる。
データ入力の期間にデータ線が全て0(ロー)のとき、すなわちブロックが選択されたと
き、ノード801は1(ハイ)を保持し、N型トランジスタであるトランジスタ804は
オン状態になる。更にこのブロックが選択されたとき、ノード801は電源VDDやGN
Dに電気的に接続されていない状態であり、write信号を0(ロー)から1(ハイ)
に変化させると容量805の容量結合によりノード801の電位は上昇する。容量805
の回路をブートストラップ回路という。
ノード801の上昇後の電位はwrite信号の最大の電位にトランジスタ804のしき
い値を加えた電位より高いことが望ましい。ノード801の上昇後の電位がwrite信
号の最大の電位にトランジスタ804のしきい値を加えた電位より高くなるならば容量8
05は不要、または寄生容量で十分な場合もある。
ノード801の上昇後の電位がwrite信号の最大の電位にトランジスタ804のしき
い値を加えた電位より低い場合、ノードOutの電位はwrite信号の最大の電位まで
上がらず、画素への書き込みが間に合わなくなる可能性がある。ノード801がwrit
e信号の最大の電位にトランジスタ804のしきい値を加えた電位より高くなることによ
り、write信号を0(ロー)から1(ハイ)に変化させるとノードOutも0(ロー
)から1(ハイ)に変化する。ノードOutは画素のゲート線に接続する。次にwrit
e信号を1(ハイ)から0(ロー)に変化させると容量805の容量結合によりノード8
01の電位は下がるが、reset信号によって与えられたVDDの電位程度であり、ト
ランジスタ804はオフ状態にならない。すなわちwrite信号の0(ロー)のレベル
にトランジスタ804のしきい値を加えた電位よりノード801の電位が高いのでノード
Outも0(ロー)になる。
データ入力の期間にデータ線のいずれかが1(ハイ)のとき、すなわちブロックが選択
されていないとき、ノード801は0(ロー)であり、トランジスタ804はオフ状態に
なる。
write信号を0(ロー)から1(ハイ)に変化させても、トランジスタ群802がオ
ンの状態のため、ノード801の電位は0(ロー)であり、トランジスタ804はオフ状
態である。トランジスタ群802の電流を流せる能力が低いと容量805の容量結合によ
りノード801の電位が上昇するのでノードOutの変化が少なくなるようにトランジス
タ群802の電流を流せる能力を決める必要がある。
次にwrite信号を1(ハイ)から0(ロー)に変化させても、トランジスタ群802
がオンの状態のため、ノード801の電位は0(ロー)であり、トランジスタ804はオ
フ状態である。トランジスタ群802の電流を流せる能力が低いと容量805の容量結合
によりノード801の電位が下降するのでノードOutの変化が少なくなるようにトラン
ジスタ群802の電流を流せる能力を決める必要がある。
トランジスタ群806が無い場合、データ入力の期間にデータ線のいずれかが1(ハイ)
のとき、すなわちこのブロックが選択されていないとき、ノードOutは電源に電気的に
接続していない状態となり、ビデオ信号の影響などを受ける可能性がある。トランジスタ
804のソース電極とドレイン電極間の容量結合によってもノードOutの電位は変化す
る。したがってトランジスタ804がオフ状態の期間にノードOutは0(ロー)に固定
しておくことがのぞましい。
図18は時刻と各ノードの電位を示す図である。図18を用いて再び図17の回路図の
動作を説明する。
期間901ではreset信号によってノード801が1(ハイ)になる。期間901で
トランジスタ804はオン状態になっているが、write信号が0(ロー)なのでOu
tの電位も0(ロー)である。次の期間902はreset信号を0(ロー)にして、デ
ータ入力を開始するまでの期間である。期間902を設けることによって電源VDDから
GNDまでの電流が大きくなることを防ぐことが望ましい。
次の期間903はデータを入力してノード801の電位を確定させるのに必要な期間であ
るが、ここではData0からData2がすべて0(ロー)の場合を示す。次の期間9
04の初めにwrite信号が1(ハイ)になり、ノード801の電位も上昇する。期間
904にノードOutの電位も1(ハイ)になる。
次の期間905でwrite信号を0(ロー)にする。ノード801の電位も下降するが
、トランジスタ804はオン状態になっているためノードOutの電位は0(ロー)にな
る。次の期間906でデータ入力の期間を終了し、次の期間907で再びreset信号
を1(ハイ)にしてノード801の電位を1(ハイ)にする。以上が1水平期間であり、
以後繰り返す。期間903の代わりにデータ線Data0からData2のいずれかを1
(ハイ)になる場合を期間908で示す。期間908にデータ線Data0からData
2のいずれかを1(ハイ)にするとノード801の電位は0(ロー)になる。もし期間9
08が短く、トランジスタ804をオフ状態にするほどノード801の電位が十分低くな
らないうちに次の期間909でwrite信号が1(ハイ)になると、トランジスタ群8
06だけではノードOutの電位を固定出来ずにノードOutの電位が一時的に高くなる
問題が起こる可能性がある。期間908でトランジスタ804がオフ状態になれば次の期
間909でwrite信号を1(ハイ)にしてもノードOutは0(ロー)のままである
。なおトランジスタ804のソース電極とドレイン電極間の寄生容量のためトランジスタ
804がオフ状態であってもノードOutの電位が一時的に上昇しようとする。画素トラ
ンジスタがオン状態にならないようトランジスタ群806で調整する必要がある。ゲート
線は負荷が大きいためソース電極とドレイン電極間の寄生容量は大きな問題にはならない
本実施の形態では1(ハイ)をVDDの電位、0(ロー)をGNDの電位として説明し
た。write信号の最大の電位をVDDより低い値にするとブートストラップ回路は不
要になるが、外部に2種類の電源を用意することはコストを上げるので望ましくない。本
実施の形態は1種類の電源で動作させることが可能である。
本実施の形態で示した表示装置のドライバ回路の構成は、本明細書の他の実施の形態に
示した構成と自由に組み合わせて実施することができる。
本実施の形態で示した表示装置のドライバ回路の構成は、write信号と各データ信号
線を0(ロー)、reset信号を1(ハイ)の状態とすると全ての画素のゲート線は0
(ロー)になる。またシフトレジスタ回路を表示装置のドライバ回路に用いる場合と異な
り、任意の順番に任意の行の画素のゲート線を1(ハイ)にすることが出来る。
本実施の形態はドライバ回路の構成するデコーダ回路の一例であって、本実施の形態で示
した表示装置のドライバ回路の構成に限定するものではない。
100:表示パネル
101:画素回路
103:画素
104:画素
105:表示素子
106:フォトセンサ
107:信号線側の表示素子駆動回路
108:走査線側の表示素子駆動回路
109:フォトセンサ読み出し回路
110:フォトセンサ駆動回路
115:カラーフィルタ
116a、116b:FPC
120:表示パネル
125:表示素子
135 光
139:外光
190 液晶表示モジュール
201 トランジスタ
202 保持容量
203 液晶素子
204 フォトダイオード
205 トランジスタ
206 トランジスタ
207 ゲート信号線
208 フォトダイオードリセット信号線
209 信号線
210 ビデオデータ信号線
211 フォトセンサ出力信号線
212 フォトセンサ基準信号線
213 ゲート信号線
214 容量配線
221 トランジスタ
222 保持容量
223 液晶素子
224 容量配線
227 ゲート信号線
230 基板
231 絶縁層
232 ゲート絶縁層
233 酸化物半導体層
234 電極層
235 電極層
236 電極層
237 絶縁層
238 p層
239 i層
240 n層
241 絶縁層
242 反射電極層
243 接続電極層
244 配向膜
245 凹部
251 電極層
253 酸化物半導体層
254 電極層
255 酸化物半導体層
256 酸化物半導体層
257 電極層
258 電極層
260 剥離層
261 酸化物絶縁膜
262 樹脂層
263 接着層
264 基板
265 液晶層
266 配向膜
267 対向電極
268 対向基板
701 ブロック
702 ブロック
703 ブロック
704 ブロック
705 ブロック
801 ノード
802 トランジスタ群
803 トランジスタ
804 トランジスタ
805 容量
806 トランジスタ群
901 期間
902 期間
903 期間
904 期間
905 期間
906 期間
907 期間
908 期間
909 期間
1030 電子機器
1031 ボタン
1032 表示部
1033 領域
1034 スイッチ
1035 電源スイッチ
1036 キーボード表示スイッチ
4301 表示部
4308 支持部
4311 液晶パネル
4321a 走査線駆動回路
4321b フォトセンサ駆動回路
4323 信号線駆動回路
9630 筐体
9631 表示部
9632 操作キー
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 コンバータ
9637 コンバータ

Claims (1)

  1. タッチ入力機能を有する表示部を備えた電子機器であって、
    第1のトランジスタと、フォトセンサと、を有し、
    前記第1のトランジスタのソース又はドレインは、光を反射する機能を有する電極と電気的に接続され、
    前記フォトセンサは、フォトダイオードと、第2のトランジスタと、第3のトランジスタと、を有し、
    前記第2のトランジスタのゲートは、前記フォトダイオードと電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
    前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
    前記第3のトランジスタのゲートは、第3の配線と電気的に接続され、
    前記第3のトランジスタは、チャネルが酸化物半導体層に形成され、
    前記酸化物半導体層は、前記第3の配線と重なる領域を有し、
    前記第3の配線は、前記第3のトランジスタのゲートとして機能する領域を有し、
    前記第3の配線は、前記電極と重なる領域を有することを特徴とする電子機器。
JP2015044289A 2010-03-08 2015-03-06 電子機器 Active JP5878997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015044289A JP5878997B2 (ja) 2010-03-08 2015-03-06 電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010050947 2010-03-08
JP2010050947 2010-03-08
JP2015044289A JP5878997B2 (ja) 2010-03-08 2015-03-06 電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012220294A Division JP5711714B2 (ja) 2010-03-08 2012-10-02 電子機器

Publications (2)

Publication Number Publication Date
JP2015144003A JP2015144003A (ja) 2015-08-06
JP5878997B2 true JP5878997B2 (ja) 2016-03-08

Family

ID=44530915

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011039688A Expired - Fee Related JP5106647B2 (ja) 2010-03-08 2011-02-25 電子機器及び電子システム
JP2012220294A Expired - Fee Related JP5711714B2 (ja) 2010-03-08 2012-10-02 電子機器
JP2015044289A Active JP5878997B2 (ja) 2010-03-08 2015-03-06 電子機器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011039688A Expired - Fee Related JP5106647B2 (ja) 2010-03-08 2011-02-25 電子機器及び電子システム
JP2012220294A Expired - Fee Related JP5711714B2 (ja) 2010-03-08 2012-10-02 電子機器

Country Status (5)

Country Link
US (1) US9261998B2 (ja)
JP (3) JP5106647B2 (ja)
KR (1) KR101791253B1 (ja)
TW (1) TWI659338B (ja)
WO (1) WO2011111504A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101843561B1 (ko) * 2009-10-26 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 반도체 장치
WO2011089848A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
WO2011145537A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101160681B1 (ko) 2011-10-19 2012-06-28 배경덕 이동 통신 단말기의 활성화 시에 특정 동작이 수행되도록 하기 위한 방법, 이동 통신 단말기 및 컴퓨터 판독 가능 기록 매체
KR101909985B1 (ko) * 2011-12-03 2018-10-22 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
WO2013125851A1 (en) * 2012-02-24 2013-08-29 Samsung Electronics Co., Ltd. Device and method for moving display window on screen
US8994891B2 (en) 2012-05-16 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US9147706B2 (en) 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
US8994677B2 (en) * 2012-07-03 2015-03-31 Innocom Technology (Shenzhen) Co., Ltd. Touch sensing structure
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI612365B (zh) * 2012-11-20 2018-01-21 劍揚股份有限公司 具有光感應輸入的顯示驅動電路
US9817520B2 (en) * 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
JP5953289B2 (ja) * 2013-11-29 2016-07-20 藤森工業株式会社 粘着剤組成物及び表面保護フィルム
CN103680385B (zh) * 2013-11-29 2017-01-11 合肥京东方光电科技有限公司 触控电路及其驱动方法、阵列基板、触控显示装置
JP2015108735A (ja) * 2013-12-05 2015-06-11 旭硝子株式会社 電子デバイスの製造方法
CN103680454A (zh) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 显示装置及显示驱动方法
JP6506961B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 液晶表示装置
CN103676388A (zh) * 2013-12-30 2014-03-26 合肥京东方光电科技有限公司 阵列基板、显示面板及其显示方法、显示装置
TWI679624B (zh) * 2014-05-02 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
WO2016067141A1 (en) 2014-10-28 2016-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
KR20170091139A (ko) 2014-12-01 2017-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기
US9684162B2 (en) * 2015-04-09 2017-06-20 Goodrich Corporation Optical sensors
TWI598722B (zh) * 2015-10-07 2017-09-11 宏碁股份有限公司 電子裝置及其外觀模組
CN112416149A (zh) * 2016-03-08 2021-02-26 禾瑞亚科技股份有限公司 侦测触控笔的倾斜角的触控控制装置与其控制方法
KR102365543B1 (ko) * 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
TWI697818B (zh) * 2018-08-23 2020-07-01 緯創資通股份有限公司 可攜式電子裝置與控制顯示模組之畫面之方法
KR102083413B1 (ko) * 2018-10-02 2020-03-02 주식회사 넥슨코리아 모바일 단말기 및 모바일 단말기에서 사용자 인터페이스를 제공하는 방법
KR102554262B1 (ko) * 2018-12-28 2023-07-11 엘지디스플레이 주식회사 구동 회로, 디스플레이 패널 및 디스플레이 장치
US11842002B2 (en) * 2019-10-04 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102401789B1 (ko) 2019-10-18 2022-05-26 이용훈 고정핀 기능을 갖는 장식 소품

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285796A (en) * 1978-08-21 1981-08-25 The University Of Virginia Electrolysis electrode
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JPH09175232A (ja) 1995-12-28 1997-07-08 Sanyo Electric Works Ltd 車両用モニタ装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2978835B2 (ja) 1997-05-15 1999-11-15 静岡日本電気株式会社 タッチパネルつき情報端末
JP2940539B1 (ja) 1998-03-31 1999-08-25 日本電気株式会社 表示部照明付き情報端末装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000173384A (ja) 1998-12-02 2000-06-23 Rohm Co Ltd タッチパネル一体型の画像表示装置、および画像表示盤に対するタッチパネルの位置補正方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
KR100771258B1 (ko) * 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002236541A (ja) 2001-02-09 2002-08-23 Ricoh Co Ltd 位置検出装置およびそれを用いたタッチパネルと携帯機器と形状検出装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7042444B2 (en) * 2003-01-17 2006-05-09 Eastman Kodak Company OLED display and touch screen
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005122450A (ja) 2003-10-16 2005-05-12 Kyocera Mita Corp 表示入力部を備える機器
EP1723397A2 (en) 2004-02-24 2006-11-22 Nuelight Corporation Penlight and touch screen data input system and method for flat panel displays
US20050200296A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for flat panel emissive display using shielded or partially shielded sensors to detect user screen inputs
US20050200294A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Sidelight illuminated flat panel display and touch panel input device
US20050200292A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Emissive display device having sensing for luminance stabilization and user light or touch screen input
US20060007248A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy Feedback control system and method for operating a high-performance stabilized active-matrix emissive display
US20050200291A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for reading display pixel emission and ambient luminance levels
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
AU2005260738A1 (en) 2004-06-29 2006-01-12 Nuelight Corporation System and method for a high-performance display device having individual pixel luminance sensing and control
JP2006079589A (ja) 2004-08-05 2006-03-23 Sanyo Electric Co Ltd タッチパネル
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4609168B2 (ja) * 2005-02-28 2011-01-12 セイコーエプソン株式会社 電気泳動表示装置の駆動方法
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008182555A (ja) 2007-01-25 2008-08-07 Fujifilm Corp 録音再生装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5391519B2 (ja) * 2007-02-06 2014-01-15 三菱電機株式会社 画像表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4897525B2 (ja) * 2007-03-16 2012-03-14 株式会社 日立ディスプレイズ 画像表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2008310374A (ja) 2007-06-12 2008-12-25 Mitsubishi Electric Corp タッチパネル機能の検査方法およびタッチパネル機能の検査装置
US7667177B2 (en) * 2007-07-19 2010-02-23 Tpo Displays Corp. Reading circuit, display panel and electronic system utilizing the same
JP2009128520A (ja) 2007-11-21 2009-06-11 Sharp Corp 表示装置およびその製造方法
US20090141004A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4571198B2 (ja) 2008-03-07 2010-10-27 京セラ株式会社 携帯通信端末
JP2009271308A (ja) * 2008-05-07 2009-11-19 Seiko Epson Corp 表示装置および電子機器
JP2010026467A (ja) * 2008-07-24 2010-02-04 Sony Corp 表示装置および電子機器
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
BRPI0919549A2 (pt) * 2008-09-30 2019-09-10 Sharp Kk dispositivo de exibição
KR20100038046A (ko) 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102265244B (zh) * 2008-12-24 2015-08-26 株式会社半导体能源研究所 触摸面板及其驱动方法
JP5313853B2 (ja) * 2008-12-24 2013-10-09 株式会社半導体エネルギー研究所 センサを有する装置、及び表示装置
JP5100670B2 (ja) * 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP2010191288A (ja) 2009-02-19 2010-09-02 Autonetworks Technologies Ltd 表示制御装置
JP5202395B2 (ja) 2009-03-09 2013-06-05 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US8982099B2 (en) 2009-06-25 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of the same
JP5340837B2 (ja) 2009-07-16 2013-11-13 株式会社半導体エネルギー研究所 タッチパネル及びタッチパネルの作製方法
JP5204815B2 (ja) 2010-08-11 2013-06-05 京セラ株式会社 携帯通信端末

Also Published As

Publication number Publication date
TW201205379A (en) 2012-02-01
US9261998B2 (en) 2016-02-16
KR101791253B1 (ko) 2017-11-20
JP5711714B2 (ja) 2015-05-07
US20110216023A1 (en) 2011-09-08
JP2015144003A (ja) 2015-08-06
JP5106647B2 (ja) 2012-12-26
JP2013020640A (ja) 2013-01-31
TWI659338B (zh) 2019-05-11
WO2011111504A1 (en) 2011-09-15
JP2011210241A (ja) 2011-10-20
KR20130005278A (ko) 2013-01-15

Similar Documents

Publication Publication Date Title
JP5878997B2 (ja) 電子機器
JP6785918B2 (ja) 電子機器
US11430820B2 (en) Electronic device
JP5662841B2 (ja) 表示装置
JP6317412B2 (ja) 表示装置及び表示装置の作製方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160129

R150 Certificate of patent or registration of utility model

Ref document number: 5878997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250