JP5840165B2

JP5840165B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP5840165B2
Application number: JP2013055053A
Authority: JP
Inventors: エリック・ソーネン; アラン・ロス; 碩石; 英智徐; 光丞王; 文昇周
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2009-10-20
Filing date: 2013-03-18
Publication date: 2016-01-06
Anticipated expiration: 2030-10-20
Also published as: JP5840164B2; US20110089916A1; TW201115295A; JP2013118007A; JP2011090676A; KR101194940B1; JP2013122792A; KR20110043484A; CN102043417A; US8598854B2; CN102043417B; TWI431452B

Description

本発明は、低ドロップアウト（low-dropout；LDO）レギュレータに関するものである。
さまざまな実施の形態は、ソースフォロワと連結したチャージポンプを用いてレギュレータを形成している。

従来、LDOレギュレータは、適切な出力レベルを供給する増幅器および閉ループフィードバックを含む。しかしながら、制限された周波数応答は、高速アプリケーションの非効率を意味し、閉ループは、出力が大容量（large-capacitance）または低電流負荷（low-current loadings）に接続された時、不安定化を起こす可能性がある。また、最先端のプロセスノード（advance process node）（例えば０．１３μｍ以下）では、特定の目的のために、ある特定の電圧レベルが供給電圧を上げるか、または電圧範囲を制限する（clamp）のに必要とされる。

この発明は、上記のような課題を解決するためになされたもので、その目的は、例えば、異なるレベルのための電力段および内部電力源などの統合アプリケーションに適した効率のよいＬＤＯレギュレータを提供することである。

この本発明にかかるDC−DCコンバータは、第１ソースフォロワのゲートに第１電圧を供給するように適合される第１チャージポンプであって、第１ソースフォロワの第１ソースは、第１電源ノードに第１供給電圧を供給するように適合される第１チャージポンプと、第２ソースフォロワのゲートに第２電圧を供給するように適合される第２チャージポンプであって、第２ソースフォロワの第２ソースは、第２電源ノードに第２供給電圧を供給するように適合される第２チャージポンプと、第３電源ノードと第２電源ノード間に結合される第１回路であって、第３電源ノードは第３供給電圧を受けるように構成され、第３供給電圧は第２供給電圧よりも高い第１回路と、第１電源ノードと第４電源ノード間に結合される第２回路であって、第４電源ノードは第４供給電圧を受けるように構成され、第１供給電圧は第４供給電圧より高く、第３供給電圧は第４供給電圧より高い第２回路とを含むものである。

この発明によれば、少なくとも１つのスレーブソースフォロワのゲートは、マスターソースフォロワのゲートと共有され、かつレギュレータの出力となるように構成されるソースを有する、少なくとも１つのスレーブソースフォロワを含むので、スレーブソースフォロワがスイッチングに応じて大きな電流を供給することができ、多くの高速スイッチングが出力にて生じても大きく変化することがなく、より良い動的応答およびエネルギー効率を提供することができる。

この開示の１つ以上の実施の形態の詳細が添付の図面および以下の説明に記述されている。この開示の他の特徴および利点は、説明、図面、および請求項より明白になる。
本発明の第１の実施の形態によるLDOを表している。本発明の第２の実施の形態によるLDOを表している。本発明の第３の実施の形態によるLDOを表している。本発明の実施の形態によるチャージポンプに閉ループを用いた図２のLDOを示している。図２のLDOのチャージポンプの実施の形態１を表している。図３のチャージポンプの実施の形態２を表している。図２のLDOの供給電圧および出力電圧間の関係を示す波形を表している。本発明の実施の形態による技術を用いた例示的なDC-DCコンバータを表している。他の電圧に関する図８の電圧HSの挙動を示す波形を表している。

各種図面の同様の参照記号は、同様の要素を指している。

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施の形態を例示し、図面を参照にしながら、詳細に説明する。さまざまな図および例示的な実施の形態を通じて、同様の参照番号は同様の要素を指定するのに用いられる。

LDOレギュレータ−増幅器およびソースフォロワを用いた実施の形態

図１は、増幅器およびソースフォロワを用いた実施の形態による例示的なLDOレギュレータ１００を表している。供給電圧Vsupは、レギュレータ１００に電圧供給を提供し、多くのアプリケーション（applications）では、バッテリーの電圧（例えば、Vbat）を含む。レジスタRおよびコンデンサCは、レギュレータ１００用の負荷として使え、例えばプロセッサとなり得る。電流源I１およびI２は、電流経路をレギュレータ１００に提供するのに役立つ。

増幅器X１は、非反転増幅器であり、即ち、多くの他の方法のように、負端子の代わりに正端子で基準電圧Vrefを受ける。増幅器X１は、マスターソースフォロワ（master source follower）M１のソースから反転（例えば負）端子へのフィードバックループを用いて回路１００を安定させる。即ち、増幅器X１の周波数応答が適切であることを確実にする。増幅器X１は、基準電圧Vrefと電圧Vsm１（例えば、マスターソースフォロワM１のソースの電圧）を比較し、これらの両方の電圧差を増幅する。増幅器X１は、電圧Vsm１を電圧Vrefと等しくなる方向に強制する。例えば、電圧Vsm１が低過ぎた場合、増幅器X１は、電圧Vgm１を強制して電圧Vsm１をより高くし、電圧Vsm１が高過ぎた場合、増幅器X１は、電圧Vgm１を強制してより低くする。

マスターソースフォロワM１は、NMOSトランジスタでもあるスレーブソースフォロワ（slave source follower）M２によって出力された電圧を事前調整（pre-regulate）するNMOSトランジスタである。スレーブソースフォロワM２にわたる電圧降下は、マスターソースフォロワM１にわたる電圧降下と実質的に同じであり、スレーブソースフォロワM２の出力は、マスターソースフォロワM１の出力を実質的にフォロー（follow）する。技術によって、マスターソースフォロワM１とスレーブソースフォロワM２の出力は、約１００mV異なる。

図１は、説明のために１つのスレーブソースフォロワM２を表しているが、並列接続（例えば、ドレインおよびゲートの各々が一緒に接続される）された対応する負荷（例えば、コンデンサ、レジスタ、電圧Vout）を有するスレーブソースフォロワM２に相当する追加のソースフォロワが用いられてもよい。追加的に、または二者択一的に、スレーブソースフォロワM２は、マスターソースフォロワM１より大きくてもよい。用いられるスレーブソースフォロワM２のアプリケーションおよび数によって、スレーブソースフォロワM２は、マスターソースフォロワM１の１０倍または１００倍程度大きくなり得る。ソースフォロワM１およびM２のゲートは、共有され、多くの高速スイッチングが出力ノードVoutで生じることがあっても大きく変化しない。これは、大きなスレーブソースフォロワM２がスイッチングに応じて大きな電流を供給できるためである。よって、動力学的観点でいえば、NMOSソースフォロワM１およびM２は、多くの電流を用いなくとも出力Voutでグリッチ（glitch）を抑えることができる。言い換えれば、NMOSソースフォロワM１およびM２は、より良い動的応答およびエネルギー効率を提供する。

本発明のさまざまな実施の形態は、小さいまたは僅かな電流（例えば１uA）を用いる非常に小型の増幅器X１が、大きなスレーブソースフォロワM２とともに、レジスタRおよびコンデンサCを含む負荷上の大きな電流を調整可能なことで、他の方法（アプローチ）にも利点がある。実際には、負荷に供給された電流は、供給電圧Vsupからであるが、ソースフォロワM１およびM２のゲートに流れる電流がほとんどあるいは全くない。ソースフォロワM１およびM２は、負荷に電流を供給し、大きな電力を必要とする高速の増幅器X１を必要としない。また、スレーブソースフォロワM２は、増幅器X１のフィードバックループの一部でないため、スレーブソースフォロワM２の出力ノードVoutは、コンデンサCのサイズに関わらず、無条件に安定している。

本発明のさまざまな実施の形態は、PMOSトランジスタが通常、よい駆動能力を持たないため、他の方法のような共通ソースのPMOSトランジスタの代わりに、NMOSソースフォロワM１およびM２、例えばトランジスタを用いている。PMOSトランジスタが他の方法で用いられる時、PMOSトランジスタを駆動する増幅器X１は、高速でなければならず、よって、多くの電力を消費する。

LDOレギュレータ−チャージポンプを用いた実施の形態

図２は、NMOSソースフォロワと連結したチャージポンプを用いた実施の形態によるLDOレギュレータを示す回路２００を表している。レギュレータ１００に比べて、レギュレータ２００は、増幅器X１の代わりに用いられているチャージポンプCPを含む。簡単にするために、図２は、図１（１００）に示されるように、スレーブソースフォロワM２を表さないが、１つまたは複数のスレーブソースフォロワM２を提供してチャージポンプCPと連動して動作するのも本発明の実施の形態の範囲内である。スレーブソースフォロワM２のアプリケーションは、レギュレータ２００に適用できる。

チャージポンプCPは、電圧Vrefを用いて適切な電圧Vgm１、即ち、マスターソースフォロワM１のゲートの電圧を供給する。チャージポンプ（例えば、チャージポンプCP）は、基準電圧（例えばVref）を２倍にする、３倍にする、半減する、または拡大縮小することなどができるか、あるいは制御器または回路トポロジーなどにより、任意の電圧を発生することができる、一種のDC−DCコンバータであることは、当業者なら認識されるであろう。クロックCLKは、クロックソースをチャージポンプCPに供給する。電圧Voutは、事実上電圧Vsm１であり、ソースフォロワM１のソースの電圧である。アプリケーション次第で、電圧Vgm１は電圧Vsupより高くなり得、レギュレータ２００を真のLDOレギュレータとして動作させることができる。供給電圧Vsupが非常に低い値に低下しても、チャージポンプCPが供給電圧Vsupより高い電圧Vgm１をそのまま発生させることができるため、レギュレータ２００は、機能し続ける。説明のために、供給電圧Vsupは、２〜５Vの範囲である。また、電圧Voutが２.５Vであるように望まれた場合、電圧Vgsm１は、０.５Vであり、その時、電圧Vgm１は、３V（例えば、Vsm１またはVout（２.５V）＋Vgsm１（０.５V））である。１つの実施の形態では、チャージポンプCPは、１.５Vの電圧Vrefを２倍にし、３Vを電圧Vgm１に供給する。さらなる例は、電圧Vsupは、４.０Vであり、電圧Vsupが電圧Vgm１より高いため、レギュレータ２００は、正常に機能する。しかし、他の例は、電圧Vsupが約３.０Vまたは２.７Vに降下した場合、３.０V（例えば、電圧Vgm１とほぼ同じレベル）でほとんど作動せず、２.７V（例えば、電圧Vgm１より低いレベル）で作動しないオペアンプを用いた他の方法とは違い、レギュレータ２００は、機能し続ける。

図３は、PMOSソースフォロワと連結したチャージポンプを用いた実施の形態によるLDOレギュレータを示す回路３００を表している。回路２００に比べて、回路３００は、NMOSソースフォロワの代わりにPMOSソースフォロワを用いている。よって、電圧レベルおよびさまざまな構成要素（例えば負荷、電流源Isなど）は、このPMOSソースフォロワと動作するように再構成され、本文書の検討後は当業者により認識可能となるはずである。本発明のさまざまな実施の形態は、供給電圧の範囲を制限することなく、LDOの出力レベルを供給し得る。例えば、PMOSソースフォロワのVgsm１は、−０.５Vであり、チャージポンプCPは、電圧Vgm１がVsup−２^＊Vref、またはVsup−２.５V、または３Vとなるように生成して供給する。また、電圧Vsupは、５.５Vであり、電圧Voutは、Vsup−２.５Vまたは３Vなどである。

チャージポンプ−動作モード

本発明のさまざまな実施の形態のチャージポンプCPは、開ループまたは閉ループモードで用いることができる。開ループの実施の形態では、クロックCLKは、動作を続け、チャージポンプCPは、正常に動作する。電圧Voutおよび電圧Vgm１は、モニターされないが、電圧Vsupに関係なく、Vgm１が一定のままのため、電圧Vgm１は、推定に基づいて一定に生成されて保持される。LDO２００と関連した上述の例では、電圧Voutは、２.５Vであることが望ましく、電圧Vgsm１は、約０.５Vであり、電圧Vgm１は、約３.０Vであるように概算されて一定に保持される場合である。１つの実施の形態では、電圧Vrefは、概算された３Vを電圧Vgm１に供給するように２倍にされる。

閉ループモードでチャージポンプCPにフィードバックを用いた時、フィードバックは、ソースフォロワM１のソース（例えばVoutのノード）またはゲート（例えばVgm１のノード）のいずれかをモニターし、チャージポンプCPを適切にオン／オフにすることができる。
図４は、チャージポンプに閉ループモードに用いられているLDO２００を示している回路４００を表しており、電圧Vgm１は、モニターされ、かつ電圧Vgm１が特定の電圧（例えば３V）に達した時、チャージポンプCPは、オフにされる。この図４の実施の形態では、電圧Vgm１は、フィードバックレジスタR1によって比較器C1の反転端子にフィードバックされ、電圧Vgmf（例えば、フィードバック電圧）と電圧Vrefと同等になるように選択される。図４では、２つのレジスタR1が選択されて、電圧ドライバとして構成され、電圧Vgmfが電圧Vgm１の半分または１.５Vとなる。また、電圧Vrefは、比較器C1の非反転入力およびチャージポンプCPに接続される。比較器C1は、電圧Vgmfと電圧Vrefを比較し、適切に電圧Vcmpを供給する。電圧Vgmfが電圧Vrefより低い場合、比較器C１は、高レベル(high)を電圧Vcmpに供給し、電圧Vgmfが電圧Vrefまたはより高い比較器C１に達した時、低レベル(low)を電圧Vcmpに供給する。ANDゲートN１は、クロックCLKを制御し、例えば、電圧Vcmpが高い時、クロックCLKを通過させ、電圧Vcmpが低い時、クロックCLKを無効にする。事実上、クロックCLKは、電圧Vgmfが電圧Vrefより低い（例えば、電圧Vgm１が３Vより低い）時、クロックCLKは流れ、チャージポンプCPを活性化し、電圧Vgmfが電圧Vref以上に達した時、無効にされる（de-activated）（例えば流れを停止する）。

もう１つの実施の形態では、フィードバックループは、ソースフォロワM１のゲート、例えばVgm１のノードの代わりに、ソースフォロワM１のソース、例えば電圧Vsm１のノードで開始する。この状況では、電圧Vrefは、電圧Vsm1がVgm1−Vgsm1に等しい時、電圧Vgsm1を考慮に入れて調整される。１つの実施の形態では、帰還率は、Vref／Voutに調整され、Voutは、例えば２.５Vの所定値である。よって、チャージポンプCPは、電圧Voutが２.５Vより低い時、正常に動作するが、電圧Voutが２.５Vの所望のレベルに達した時、チャージポンプCPは、無効になる。

チャージポンプ−第１の実施の形態

図５は、NMOSソースフォロワM１と連結して用いられている図２のチャージポンプCPの第１の実施の形態を示すチャージポンプ５００を表している。チャージポンプ５００の出力電圧は、事実上、電圧Vsm１であり、これは説明の目的のために、１.５Vにある電圧Vrefによる。参照記号（１）および（２）は、特定の時間位相（段階）P１またはP２でスイッチが閉(closed)、または開(open)を示している。図５に示された説明のために、スイッチS１およびS２は、位相P１で閉にされ、位相P２で開にされ、かつスイッチS３およびS４は、位相P２で閉にされ、位相P１で開にされる。

スイッチS１およびS２が閉（かつスイッチS３およびS４が開）にされる位相P１では、コンデンサC１は、ノードC１tを経由して電圧Vrefに接続され、ノードC１bを経由して接地に接続されるため、電圧Vrefに充電される。位相P２では、ノードC１bは、電圧Vrefに接続され、ノードC１tは、ノードC２tに接続される。事実上、コンデンサC1は、コンデンサC1の両端で、電圧Vrefとなり、ノードC１tはそれ故、電圧Vrefの２倍となる。また、ノードC１tは、ノードC２tに結合されるため、ノードC１tの２倍の電圧VrefがコンデンサC２またはソースフォロワM１のゲートに伝送され、２倍の電圧Vrefまたは３Vである電圧Vgm１となる。１つの実施の形態では、図２に表されたクロックCLKは、スイッチS（例えば、スイッチS１、S２、S３、S４など）を制御するように構成される。例えば、クロックCLKの第１ロジック状態（例えば低レベル）は、スイッチの第１セット（例えば、位相P１のスイッチS１およびS２）を開にし、スイッチの第２セット（例えば、位相P２のスイッチS３およびS４）を閉にする。同様に、クロックCLKの第２ロジック状態（例えば高レベル）は、位相P１のスイッチS１およびS２）を閉にし、位相P２のスイッチS３およびS４を開にする。

チャージポンプ−第２の実施の形態

図６は、PMOSソースフォロワM１と連結して動作するチャージポンプCPの第２の実施の形態を示している。チャージポンプ６００は、Vsup−２^＊Vref、またはVsup−３Vと等しい電圧Vgm１を作成し、回路３００に用いられる。チャージポンプ５００と比べ、チャージポンプ６００は、コンデンサC３およびスイッチS５、S６、およびS７を更に含む。

位相P１において、スイッチS1およびS２は、閉にされる。位相P２において、スイッチS３、S４、およびS５は、閉にされ、位相P３において、スイッチS６およびS７は、閉にされる。チャージポンプ５００と同様に、位相P２のコンデンサC２のノードC２tは、２^＊Vrefとなる。また、位相P３では、電圧２^＊Vrefは、電圧Vsupに接続されているノードC３tに伝送され、よって、ノードC３bは、Vsup−２^＊Vref、またはVsup−３Vとなり、Vgm１がVsup−３Vとなる。図５の実施の形態と同様に、クロックCLKの第１ロジック状態（例えば低レベル）は、スイッチの第１セット（例えばS１およびS２）を開にし、第２セット（例えばS３、S４、およびS５）を閉にする。クロックCLKの第２ロジック状態（例えば高レベル）は、スイッチの第１セット（例えばS１およびS２）を閉にし、第２セット（例えばS３、S４、およびS５）を開にする。アプリケーション次第で、位相P３は、位相P１と同相となり、回路の複雑さを減少することができる。

本発明のさまざまな実施の形態は、他の方法と異なって、複雑なアナログ回路がなく、電圧Vgm１を生成するため、利点がある。さまざまな実施の形態は、コンデンサの簡単なスイッチを用いる。よって、本発明のさまざまな実施の形態は、ソースフォロワM１のゲートに全電圧Vsupを供給し得る。

例示的波形

図７は、図２のLDO２００の供給電圧Vsup、ゲート電圧Vgm１、および出力電圧Vout間の波形関係を示している図表７００を表している。

この図表７００では、電圧Vsupは、時間t１の間、３Vで開始されて保持され、時間t２の間、３V〜５.５Vに上昇され、時間t３およびt４の間、５.５V〜２.２Vに低下され、時間t５の間、２.２Vにとどまる。時間t１から時間t５までの全体時間の間、電圧Vgm１は３Vに保持される。

時間t１、t２、およびt３の間、Vgm１−Vsupは、ソースフォロワM１のしきい値電圧より小さく、ソースフォロワM１が飽和モードで動作し、電圧Vsm１（例えばトランジスタM１のソースの電圧）である電圧Voutが２.５Vで一定に保持される。これは、電圧Vgm１がこの時間内で変化せず、かつVout = Vgm1 - Vgsm1であるため、電圧Vgm１が変化しない時、Voutも変化しないからである。時間t４およびt５で、電圧Vsupがあまりに低く降下して、例えば、所定電圧よりも低いか、または、Vgm1 - VsupがソースフォロワM１のしきい値電圧より大きい場合、ソースフォロワM１は、その飽和モード（例えば飽和領域）から、抵抗モード（resistive mode）または３極領域モード（triode region mode）へと切り換わって動作し、VsupおよびVoutに接続されたスイッチの役割を果たすレジスタのような機能をする。よって、ソースフォロワM１のソース電圧（例えば、電圧Vout）は、ソースフォロワM１のドレイン電圧（例えば電圧Vdm１または電圧Vsup）と実質的に等しい。言い換えれば、電圧Voutは、電圧Vsup（例えば、Vout=Vsup）をフォローする。図表７００では、電圧Vgm１および電圧Vsupは、時間t１の間、重なって表され、かつ電圧VsupおよびVoutは、時間t４およびt５の間、重なって表される。図に示されるように、本発明のさまざまな実施の形態は、ソースフォロワM１が飽和領域にある限り、電圧Vsupに関係なく、一定の電圧Voutを供給し、電圧Voutは、ソースフォロワM１が３極領域にある時、電圧Vsupをフォローする。

例示的なDC−DCコンバータ

図８は、本発明のさまざまな実施の形態の技術を用いた例示的なDC-DCコンバータ８００を表している。アプリケーション次第で、電圧Vsupは、バッテリー（例えば、Vbat）から生じ、約３V〜５.５Vである。インダクタL、コンデンサC、および電流源Isは、コンバータ８００の出力負荷に使える。本発明のさまざまな実施の形態は、デジタルスイッチングの出力VoutのプレドライバNDRVおよびPDRVを駆動する２つの内部供給電圧LSおよびHSを供給する。

チャージポンプコントローラCPctrlは、本発明の実施の形態による技術を用いて、電圧Vgnm１およびVgpm１を２つのソースフォロワNM１およびPM１のゲートに供給する。例えば、チャージポンプコントローラCPctrlは、２つのチャージポンプを含み、１つのチャージポンプ（例えばチャージポンプ５００）は、ソースフォロワNM１を駆動し、もう１つのチャージポンプ（例えばチャージポンプ６００）は、ソースフォロワPM１を駆動する。ソースフォロワNM１は、電流をレベルシフタNLVSFTおよびプレドライバNDRVにソースし、ソースフォロワPM１は、電流をレベルシフタPLVSFTおよびプレドライバPDRVにシンクする。ソースフォロワNM１の出力は、供給電圧LSを供給し、ソースフォロワPM１の出力は、供給電圧HSを供給する。１つの実施の形態では、電圧LSは、最大２^＊Vref−Vthnであり、または、０VであるVSSより大きい２^＊Vref−Vthnにすぎない。電圧HSは、電圧Vsup−２^＊Vref−Vthpにすぎず、Vthnは、N−ソースフォロワのしきい値電圧であるが、Vthpは、P−ソースフォロワのしきい値電圧の場合である。この構成では、供給電圧LSおよびHSは、トランジスタM５およびM４のゲート電圧を所定のレベル（例えば、それぞれ２^＊Vref−VthnおよびVsup−２^＊Vref−Vthp）に制限させ、先進的なプロセス（例えば、０.１３μｍ以下）でのドレイン拡張デバイス（例えば、トランジスタM４およびM５）の信頼度と仕様に適合させる。供給電圧HSおよびLSは、事実上、それぞれ回路２００および回路３００の電圧Voutであることが当業者に認識されるであろう。電圧Vgnm１およびVgpm１は、それぞれ回路２００および回路３００の電圧Vgm１である。

プレドライバPDRVおよびNDRVは、PMOSトランジスタM４およびNMOSトランジスタM５をそれぞれ駆動する。トランジスタM４およびM５は、出力ドライバを形成し、ともに電力段（power stage）として呼ばれてもよい。１つの実施の形態では、トランジスタM４およびM５は、両方とも電圧Vsupから高電圧を許容可能なドレイン拡張型である。例えば、トランジスタM５のドレインの電圧（図示されていないが、例えば、電圧Vdm５）は、０〜５.５Vの範囲にあるが、ゲートの電圧（図示されていないが、例えば、電圧Vgm５）は、０〜２.５Vの範囲にある。同様に、トランジスタM４のドレインの電圧（図示されていないが、例えば、電圧Vdm４）は、０V〜電圧Vsupの間の範囲にあり、トランジスタM４のゲートの電圧（図示されていないが、例えば、電圧Vgm４）は、電圧（Vsup−２.５V）と電圧Vsupの間、または３V〜５.５Vの間の範囲にある。アプリケーション次第で、トランジスタM４およびM５は、１Aまでの出力スイッチングを操作するのに十分大きい。

１つの実施の形態では、DC−DCコンバータ８００に利用可能な供給ロジックレベル（supply logic level）は、約１.０Vであり、レベルシフタPlvsftおよびNlvsftは、この利用可能な電圧１.０Vをシフトして、トランジスタM５に対して０Vと電圧LSの間の、またはトランジスタM４に対して電圧HSと電圧Vsupの間の好適な電圧を供給する。

電圧VpおよびVnは、それぞれ電圧レベルシフタPlvsftおよびNlvsftを制御する。１つの実施の形態では、電圧VpおよびVnは、アクティブハイ（active high）かつ相互排他的（mutually exclusive）である。電圧VpおよびVnはともにインダクタL（およびコンデンサCおよび出力電圧Vout）が、トランジスタM４を介して電圧Vsupに、またはトランジスタM５を介して電圧VSSに接続すべきかどうかを制御する。電圧Vpが活性化された（activated）時（例えば高レベル）、電圧Vpは、レベルシフタPlvsftをオンにし、インダクタLおよびコンデンサCは、電圧Vsupに充電され、かつ電圧Vnが高レベルとなった時、電圧Vnは、レベルシフタNlvsftをオンにし、インダクタLおよびコンデンサCは、接地に放電される。１つの実施の形態では、電圧VpおよびVnのデューティサイクルは、エネルギーが高レベルに充電されるか、または低レベルに放電されるかと、出力電圧Voutを決定する。

本発明の実施の形態の技術による回路８００のチャージポンプおよびソースフォロワの使用は、出力端子が頻繁なスイッチングを行っている時、回路８００が多くの電力を消費しないため、効率がよい。また、さまざまな実施の形態は、一定（solid）の供給電圧LSおよびHSを供給して大容量性負荷を駆動する。ソースフォロワNM１およびPM１の直流の消費電力は、非常に小さい。

図９は、電圧Vsupおよび電圧Vgm１に関する電圧HS（例えば、図８）、または回路３００の電圧Voutの挙動を示す波形９００を表している。時間t１〜t４は、電圧Vgm１＞Vthp（ソースフォロワM１のしきい値電圧）またはVsup＞２^＊Vref＋Vthpの時、PMOSトランジスタのソースフォロワM１は、飽和領域にあり、かつVout＝Vgm１＋Vgsm１（ソースフォロワM１のゲートおよびソースにわたる電圧）である。Vgm1＜VthpまたはVsup＜２^＊Vref＋Vthpの場合の時間t５およびt６では、ソースフォロワM１は、３極領域にあり、かつVout＝０Vである。言い換えれば、時間t１〜t６のそれぞれにおいて、電圧間の関係は、以下の通りである。

t1: Vgm1 > Vthp, Vout = Vgm1 + Vgsm1

t2, t3: Vgm1 > Vthp, Vout = vgm1 + Vgms1

t4: Vgm1 > Vthp, Vout = Vgm1 + Vgms1

t5: Vgm1 < Vthp, Vout = 0V

t6: Vgm1 < Vthp, Vout = 0V

上述のように、ソースフォロワM１は、時間t１〜t４の間、飽和モードにあり、時間t５〜t６の間、３極モードにある。

本発明の多くの実施の形態が挙げられてきたが、本発明の精神および範囲を逸脱せずに、さまざまな変更が加えられ得ることが当業者に認識されるであろう。例えば、電圧Vrefを２倍にした回路５００のチャージポンプCPは、説明のために用いられ、異なる電圧レベル（電圧Vrefの倍増、VsupにVrefを加える、またはVsupからVrefを引くなど）を提供する他のチャージポンプも本発明の実施の形態の範囲内である。さまざまなトランジスタは、NMOSで示され、かつ他は、PMOSで示されるが、トランジスタのタイプの選択は、必要性、便利性などに応じた設計の選択の問題であるため、本発明はこの構成を限定するものではない。本発明の実施の形態は、トランジスタのタイプの変化例および組み合わせに適用可能である。いくつかの信号は、特定のロジックレベルで示され、いくつかのトランジスタで動作されるが、このレベルおよびトランジスタの選択も設計の選択の問題であり、本発明の実施の形態は、異なる設計の選択に適用可能である。

異なる実施の形態を組み込んだ実施の形態は、本発明の範囲内にあり、本開示の検討後、当業者に認識されるであろう。

Claims

第１ソースフォロワのゲートに第１電圧を供給するように適合される第１チャージポンプであって、前記第１ソースフォロワの第１ソースは、第１電源ノードに第１供給電圧を供給するように適合される第１チャージポンプと、
第２ソースフォロワのゲートに第２電圧を供給するように適合される第２チャージポンプであって、前記第２ソースフォロワの第２ソースは、第２電源ノードに第２供給電圧を供給するように適合される第２チャージポンプと、
第３電源ノードと前記第２電源ノード間に結合される第１回路であって、前記第３電源ノードは第３供給電圧を受けるように構成され、前記第３供給電圧は前記第２供給電圧よりも高い第１回路と、
前記第１電源ノードと第４電源ノード間に結合される第２回路であって、前記第４電源ノードは第４供給電圧を受けるように構成され、前記第１供給電圧は前記第４供給電圧より高く、前記第３供給電圧は前記第４供給電圧より高い第２回路と、を含むDC−DCコンバータ。
前記第１ソースフォロワは、N型であり、前記第２ソースフォロワは、P型である請求項１に記載のDC−DCコンバータ。
前記第１回路によって駆動された第１拡張ドレイントランジスタ、および前記第２回路によって駆動されるように適合された第２拡張ドレイントランジスタを更に含む請求項１に記載のDC−DCコンバータ。
前記第１供給電圧と前記第２供給電圧とは統合アプリケーションに内在するように適合された請求項１に記載のDC−DCコンバータ。
前記第１ソースフォロワが前記第２回路へ電流をソースし、前記第２ソースフォロワが前記第１回路に電流をシンクするように構成された請求項１に記載のDC−DCコンバータ。
前記第１回路は第１レベルシフタと第１プレドライバとを含み、前記第２回路は第２レベルシフタと第２プレドライバとを含む請求項１に記載のDC−DCコンバータ。
前記第１供給電圧と前記第２供給電圧とが、前記第１拡張ドレイントランジスタおよび前記第２拡張ドレイントランジスタのゲート電圧を制限する請求項３に記載のDC−DCコンバータ。