TWI637597B - 輸出級電路 - Google Patents

Abstract

一種輸出級電路，包括運算放大器、第一電晶體、第二電晶體、源極隨耦電路和切換電路。運算放大器依據電壓輸入訊號和電壓輸出訊號產生第一閘極電壓訊號與第二閘極電壓訊號。第一電晶體根據第一閘極電壓訊號改變其開關狀態。第二電晶體根據第二閘極電壓訊號改變其開關狀態，且第二電晶體之汲極與第一電晶體之汲極耦接於一輸出端點，以輸出電壓輸出訊號。源極隨耦電路耦接至第一電晶體之閘極。源極隨耦電路依據第一閘極電壓訊號產生切換控制訊號。切換電路依據切換控制訊號改變第一電晶體之閘極與第一電晶體之汲極之間的耦接關係。

Description

輸出級電路

本發明是有關於一種輸出級電路，且特別是一種可減少輸出電壓訊號之過衝時間的輸出級電路。

隨著電子產品技術的發展以及人類生活型態的改變，可攜式電子產品日益盛行，例如，智慧型手機、平板電腦或智慧型手錶等，都已成為人們日常生活當中的重要部分之一。這些電子產品的設計均以輕薄化為主要訴求，而在這些電子產品中，通常會使用輸出級電路以將輸入訊號傳輸到終端，進而推動下一級的電路。例如，在顯示裝置中，源極驅動器通常會使用輸出級電路，來提供顯示面板運作時所需的電壓。

請參照圖1，圖1繪示為習知輸出級電路100之示意圖。輸出級電路100包括運算放大器OP和電晶體T1、T2。運算放大器OP的正輸入端和負輸入端分別輸入電壓輸入訊號Vin和電壓輸出訊號Vout，且根據電壓輸入訊號Vin和電壓輸出訊號Vout來產生分別控制電晶體TP1、TN1之開關狀態的閘極電壓訊號VG1、VG2，以由輸出節點P輸出電壓輸出訊號Vout。當運算放大器OP對電壓輸出訊號Vout進行充電時，電壓輸入訊號Vin的電壓值升高至大於電壓輸出訊號Vout的電壓值，以藉由閘極電壓訊號VG1來導通電晶體TP1，且藉由閘極電壓訊號VG2而使得電晶體TN1在關斷狀態。

然而，在運算放大器OP的電流很小的情形下，當有供應電壓端VDD的電壓值突然下降的情形產生時，閘極電壓訊號VG1的電壓值會降至過低，導致電壓輸出訊號Vout達到預定的高電壓準位後不會停下，而繼續升至過高的電壓準位。上述現象亦稱為電壓過衝（overshoot），且在輸出級電路100中，此現象與閘極電壓訊號VG1從接近0伏特升至正常電壓準位相關。圖2繪示為習知輸出級電路100之輸出電壓訊號Vout之過衝時間的示意圖。如圖2所示，習知輸出級電路100會造成一定長度的過衝時間。若是過衝時間過長，則將導致使用輸出級電路的電子產品的反應時間增加，而降低電子產品的效能和用戶體驗。

本發明提供一種輸出級電路，可降低電壓輸出訊號的過衝時間。將本發明的輸出級電路應用在電子產品上，可有效減少電子產品的反應時間，進而提升電子產品的效能，並可增進用戶體驗。

本發明的輸出級電路包括運算放大器、第一電晶體、第二電晶體、源極隨耦（source follower）電路和切換電路。運算放大器接收電壓輸入訊號與電壓輸出訊號，且依據電壓輸入訊號和電壓輸出訊號產生第一閘極電壓訊號與第二閘極電壓訊號。第一電晶體具有閘極和汲極，其中第一電晶體之閘極耦接至運算放大器，使第一電晶體根據第一閘極電壓訊號改變其開關狀態。第二電晶體具有閘極和汲極，其中第二電晶體之閘極耦接至運算放大器，使第二電晶體根據第二閘極電壓訊號改變其開關狀態，且第二電晶體之汲極與第一電晶體之汲極耦接於輸出端點，以輸出電壓輸出訊號。源極隨耦電路耦接至第一電晶體之閘極。源極隨耦電路依據第一閘極電壓訊號產生切換控制訊號。切換電路耦接至源極隨耦電路、第一電晶體之閘極及第一電晶體之汲極。切換電路依據切換控制訊號改變第一電晶體之閘極與第一電晶體之汲極之間的耦接關係。

在本發明的一實施例中，上述的輸出級電路更包括開關單元以及控制單元。開關單元與切換電路串接於第一電晶體之閘極與第一電晶體之汲極之間。控制單元依據第一源極線以及第二源極線的資料驅動信號的電壓變化控制開關單元的導通狀態。

本發明的顯示裝置包括顯示面板以及源極驅動器。顯示面板具有第一源極線以及第二源極線。源極驅動器包括第一輸出級電路以及第二輸出級電路，第一輸出級電路以及第二輸出級電路分別包括運算放大器、第一電晶體、第二電晶體、源極隨耦（source follower）電路、切換電路、開關單元以及控制單元。運算放大器接收電壓輸入訊號與電壓輸出訊號，且依據電壓輸入訊號和電壓輸出訊號產生第一閘極電壓訊號與第二閘極電壓訊號。第一電晶體具有閘極和汲極，其中第一電晶體之閘極耦接至運算放大器，使第一電晶體根據第一閘極電壓訊號改變其開關狀態。第二電晶體具有閘極和汲極，其中第二電晶體之閘極耦接至運算放大器，使第二電晶體根據第二閘極電壓訊號改變其開關狀態，且第二電晶體之汲極與第一電晶體之汲極耦接於輸出端點，以輸出電壓輸出訊號。源極隨耦電路耦接至第一電晶體之閘極。源極隨耦電路依據第一閘極電壓訊號產生切換控制訊號。切換電路耦接至源極隨耦電路、第一電晶體之閘極及第一電晶體之汲極。切換電路依據切換控制訊號改變第一電晶體之閘極與第一電晶體之汲極之間的耦接關係。開關單元與切換電路串接於第一電晶體之閘極與第一電晶體之汲極之間。控制單元依據第一源極線以及第二源極線的資料驅動信號的電壓變化控制開關單元的導通狀態。

在本發明的一實施例中，其中當第一源極線以及第二源極線的資料驅動信號的電壓變化趨勢相同時，控制單元導通開關單元。

在本發明的一實施例中，上述的源極隨耦電路包括第三電晶體，此第三電晶體具有源極、閘極及汲極，其中第三電晶體之源極耦接至電壓供應端，第三電晶體之閘極耦接至第一電晶體之閘極，且第三電晶體之汲極耦接至接地端。

在本發明的一實施例中，上述的源極隨耦電路更包括電阻或二極體連接形式（diode-connected）電晶體，此電阻或此二極體連接形式電晶體耦接至第三電晶體之汲極與接地端之間。

在本發明的一實施例中，上述的第三電晶體係P型電晶體。

在本發明的一實施例中，上述的切換電路包括第四電晶體，此第四電晶體具有源極、閘極及汲極，其中第四電晶體之源極耦接至第一電晶體之汲極，第四電晶體之閘極耦接至源極隨耦電路，且第四電晶體之汲極耦接至第一電晶體之閘極。

本發明的輸出級電路包括運算放大器、第一電晶體、第二電晶體、源極隨耦電路和切換電路。運算放大器接收電壓輸入訊號與電壓輸出訊號，且依據電壓輸入訊號和電壓輸出訊號產生第一閘極電壓訊號與第二閘極電壓訊號。第一電晶體具有閘極和汲極，其中第一電晶體之閘極耦接至運算放大器，使第一電晶體根據第一閘極電壓訊號改變其開關狀態。第二電晶體具有閘極和汲極，其中第二電晶體之閘極耦接至運算放大器，使第二電晶體根據第二閘極電壓訊號改變其開關狀態，且第二電晶體之汲極與第一電晶體之汲極耦接於輸出端點，以輸出電壓輸出訊號。源極隨耦電路耦接至第二電晶體之閘極。源極隨耦電路依據第二閘極電壓訊號產生切換控制訊號。切換電路耦接至源極隨耦電路、第二電晶體之閘極及第二電晶體之汲極。切換電路依據切換控制訊號改變第二電晶體之閘極與第二電晶體之汲極之間的耦接關係。

在本發明的一實施例中，上述的輸出級電路更包括開關單元以及控制單元。開關單元與切換電路串接於第二電晶體之閘極與第二電晶體之汲極之間。控制單元依據第一源極線以及第二源極線的資料驅動信號的電壓變化控制開關單元的導通狀態。

本發明的顯示裝置包括顯示面板以及源極驅動器。顯示面板具有第一源極線以及第二源極線。源極驅動器包括第一輸出級電路以及第二輸出級電路，第一輸出級電路以及第二輸出級電路分別包括運算放大器、第一電晶體、第二電晶體、源極隨耦電路、切換電路、開關單元以及控制單元。運算放大器接收電壓輸入訊號與電壓輸出訊號，且依據電壓輸入訊號和電壓輸出訊號產生第一閘極電壓訊號與第二閘極電壓訊號。第一電晶體具有閘極和汲極，其中第一電晶體之閘極耦接至運算放大器，使第一電晶體根據第一閘極電壓訊號改變其開關狀態。第二電晶體具有閘極和汲極，其中第二電晶體之閘極耦接至運算放大器，使第二電晶體根據第二閘極電壓訊號改變其開關狀態，且第二電晶體之汲極與第一電晶體之汲極耦接於輸出端點，以輸出電壓輸出訊號。源極隨耦電路耦接至第二電晶體之閘極。源極隨耦電路依據第二閘極電壓訊號產生切換控制訊號。切換電路耦接至源極隨耦電路、第二電晶體之閘極及第二電晶體之汲極。切換電路依據切換控制訊號改變第二電晶體之閘極與第二電晶體之汲極之間的耦接關係。開關單元與切換電路串接於第二電晶體之閘極與第二電晶體之汲極之間。控制單元依據第一源極線以及第二源極線的資料驅動信號的電壓變化控制開關單元的導通狀態。

在本發明的一實施例中，其中當第一源極線以及第二源極線的資料驅動信號的電壓變化趨勢相同時，控制單元導通開關單元。

在本發明的一實施例中，上述的源極隨耦電路包括第三電晶體，此第三電晶體具有源極、閘極及汲極，其中第三電晶體之源極耦接至接地端，第三電晶體之閘極耦接至第二電晶體之閘極，且第三電晶體之汲極耦接至電壓供應端。

在本發明的一實施例中，上述的源極隨耦電路更包括電阻或二極體連接形式電晶體，此電阻或此二極體連接形式電晶體耦接至第三電晶體之汲極與電壓供應端之間。

在本發明的一實施例中，上述的第三電晶體係N型電晶體。

在本發明的一實施例中，上述的切換電路包括第四電晶體，此第四電晶體具有源極、閘極及汲極，其中第四電晶體之源極耦接至第二電晶體之汲極，第四電晶體之閘極耦接至源極隨耦電路，且第四電晶體之汲極耦接至第二電晶體之閘極。

基於上述，本發明的實施例可降低電壓輸出訊號的過衝時間。將本發明的輸出級電路應用在電子產品上，可有效減少電子產品的反應時間，進而提升電子產品的效能，並可增進用戶體驗。舉例而言，將本發明之輸出級電路應用在顯示裝置的源極驅動器上，除了可減少顯示裝置的反應時間之外，亦可減少顯示裝置中每一通道的過衝現象變異，即減少每個畫素之充電時間的不一致性，進而顯示裝置的畫面顯示品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖3，圖3繪示為依照本發明之一實施方式之一種輸出級電路300的示意圖。輸出級電路300包括運算放大器OP、電晶體TP1、TN1、源極隨耦（source follower）電路310和切換電路320。運算放大器OP接收電壓輸入訊號Vin與電壓輸出訊號Vout，且依據電壓輸入訊號Vin和電壓輸出訊號Vout產生並輸出閘極電壓訊號VG1、VG2。電晶體TP1之源極耦接至供應電壓端VDD，且電晶體TP1之閘極耦接至運算放大器OP，使電晶體TP1根據閘極電壓訊號VG1改變其開關狀態。電晶體TN1之源極耦接至接地端GND，且電晶體TN1之閘極耦接至運算放大器OP，使電晶體TN1根據閘極電壓訊號VG2改變其開關狀態。電晶體TP1之汲極與電晶體TN1之汲極耦接於輸出端點P，且此輸出端點P輸出電壓輸出訊號Vout。此外，由輸出端點P所輸出的電壓輸出訊號Vout亦回授至運算放大器OP的負輸入端。在圖3中，電晶體TP1為P型電晶體，例如P型金屬氧化半導體電晶體（PMOS transistor），且電晶體TN1為N型電晶體，例如N型金屬氧化半導體電晶體（NMOS transistor）。

源極隨耦電路310耦接至電晶體TP1之閘極，且其依據閘極電壓訊號VG1產生切換控制訊號TS。在圖3中，源極隨耦電路310包括電流源Is和電晶體TP2，其中電晶體TP2為P型金屬氧化半導體電晶體。電流源Is的一端耦接至供應電壓端VDD。電晶體TP2之源極耦接至電流源Is的另一端，電晶體TP2之閘極耦接至電晶體TP1之閘極，且電晶體TP2之汲極耦接至接地端GND。在一些實施例中，電晶體TP2之汲極與接地端GND之間更可包括電阻（圖未繪示），以作為源極隨耦電路310中的負載。或者，在一些實施例中，電晶體TP2之汲極與接地端GND之間更可包括二極體連接形式（diode-connected）電晶體，以作為源極隨耦電路310中的負載，其中此二極體連接形式電晶體可以是N型金屬氧化半導體電晶體，其汲極與其閘極相互耦接，且其源極耦接至接地端GND。

切換電路320耦接至源極隨耦電路310、電晶體TP1之閘極和汲極，且其依據切換控制訊號TS改變電晶體TP1之閘極與汲極之間的耦接關係。在圖3中，切換電路320包括電晶體TP3，且電晶體TP3為P型金屬氧化半導體電晶體。電晶體TP3之源極耦接至電晶體TP1之汲極，電晶體TP3之閘極耦接至源極隨耦電路310中電晶體TP2之源極，且電晶體TP3之汲極耦接至電晶體TP1之閘極。

當輸出級電路300處於穩態時，閘極電壓訊號VG1的電壓值約為供應電壓端VDD的電壓值減去電晶體TP1的臨界電壓值（threshold voltage），且切換控制訊號TS的電壓值約為供應電壓端VDD的電壓值減去電晶體TP1的臨界電壓值再加上電晶體TP2的臨界電壓值。此時，電晶體TP3為關斷狀態，使得電壓輸出訊號Vout的電壓值在低電壓準位。

將電壓輸入訊號Vin的電壓值升高至大於電壓輸出訊號Vout的電壓值，藉由閘極電壓訊號VG1來導通電晶體TP1，且藉由閘極電壓訊號VG2來關斷電晶體TN1，以對電壓輸出訊號Vout進行充電。當有供應電壓端VDD的電壓值突然下降的情形產生時，閘極電壓訊號VG1的電壓值會降至較低的電壓準位，而導致電壓輸出訊號Vout的電壓值升至過高的電壓準位。此時，切換控制訊號TS的電壓值加上電晶體TP3的臨界電壓值後低於電壓輸出訊號Vout的電壓值，而造成電晶體TP3的導通。因為電晶體TP3導通的關係，電壓輸出訊號Vout可牽制閘極電壓訊號VG1，阻止閘極電壓訊號VG1的電壓值降至過低的電壓準位，進而將電壓值升至過高的電壓輸出訊號Vout拉回，以減少電壓輸出訊號Vout的過衝時間。在這段期間，電晶體TP1的特性類似電阻，其對閘極電壓訊號VG1進行線性充電。

圖4繪示為本發明實施例與比較例之電壓輸出訊號Vout的時序圖。本發明實施例係以為圖3所繪示之輸出級電路300為例，而比較例係以圖1所繪示之輸出級電路100為例。由圖4可知，相較於習知之輸出級電路100，本發明之輸出級電路300有效降低電壓輸出訊號Vout在高電壓準位的過衝現象，即減少電壓輸出訊號Vout在高電壓準位的過衝時間。

除了藉由圖3所繪示之實施例來降低電壓輸出訊號Vout在高電壓準位的過衝時間之外，亦可藉由本發明之其它實施例來降低電壓輸出訊號Vout在低電壓準位的過衝時間。請參照圖5，圖5繪示為依照本發明之又一實施方式之一種輸出級電路500的示意圖。輸出級電路500包括運算放大器OP、電晶體TP1、TN1、源極隨耦電路510和切換電路520。運算放大器OP和電晶體TP1、TN1與圖3之運算放大器OP和電晶體TP1、TN1相同，故相關說明請參照先前段落，在此不贅述。

源極隨耦電路510耦接至電晶體TN1之閘極，且其依據閘極電壓訊號VG2產生切換控制訊號TS’。在圖3中，源極隨耦電路510包括電流源Is和電晶體TN2，其中電晶體TN2為N型金屬氧化半導體電晶體。電流源Is的一端耦接至接地端GND。電晶體TN2之源極耦接至電流源Is的另一端，電晶體TN2之閘極耦接至電晶體TN1之閘極，且電晶體TN2之汲極耦接至供應電壓端VDD。在一些實施例中，電晶體TN2之汲極與供應電壓端GND之間更可包括電阻（圖未繪示），以作為源極隨耦電路510中的負載。或者，在一些實施例中，電晶體TN2之汲極與供應電壓端GND之間更可包括二極體連接形式電晶體，以作為源極隨耦電路510中的負載，其中此二極體連接形式電晶體可以是P型金屬氧化半導體電晶體，其汲極與其閘極相互耦接，且其源極耦接至接地端GND。

切換電路520耦接至源極隨耦電路510、電晶體TN1之閘極和汲極，且其依據切換控制訊號TS’改變電晶體TN1之閘極與汲極之間的耦接關係。在圖5中，切換電路520包括電晶體TN3，且電晶體TN3為N型金屬氧化半導體電晶體。電晶體TN3之源極耦接至電晶體TN1之汲極，電晶體TN3之閘極耦接至源極隨耦電路510中電晶體TN2之源極，且電晶體TN3之汲極耦接至電晶體TN1之閘極。

當電壓輸入訊號Vin的電壓值降低至小於電壓輸出訊號Vout的電壓值時，藉由閘極電壓訊號VG2來導通電晶體TN1，且藉由閘極電壓訊號VG1來關斷電晶體TP1，以對電壓輸出訊號Vout進行放電。當有接地端GND的電壓值突然上升的情形產生時，閘極電壓訊號VG2的電壓值會升至較高的電壓準位，而導致電壓輸出訊號Vout的電壓值降至過低的電壓準位。此時，切換控制訊號TS’的電壓值減去電晶體TN3的臨界電壓值後高於電壓輸出訊號Vout的電壓值，而造成電晶體TN3的導通。因為電晶體TN3導通的關係，電壓輸出訊號Vout可牽制閘極電壓訊號VG2，阻止閘極電壓訊號VG2的電壓值升至過高的電壓準位，進而將電壓值降至過低的電壓輸出訊號Vout拉回，以降低電壓輸出訊號Vout的過衝時間。在這段期間，電晶體TN1的特性類似電阻，其對閘極電壓訊號VG2進行線性放電。藉由輸出級電路500，可有效降低電壓輸出訊號Vout在低電壓準位的過衝現象，即減少電壓輸出訊號Vout在低電壓準位的過衝時間。

此外，在一些實施例中，輸出級電路更可同時包括圖3的源極隨耦電路310和切換電路320以及圖5的源極隨耦電路510和切換電路520。如此一來，便可減少所輸出的電壓輸出訊號在高電壓準位以及在低電壓準位的過衝現象。

值得注意的是，上述輸出級電路雖可有效減低所輸出的電壓輸出訊號在高電壓準位以及在低電壓準位的過衝現象，然受到輸出級電路中設置的源極隨耦電路以及切換電路的影響，當相鄰的輸出級電路所提供的資料驅動信號在相鄰兩畫面的電壓變化趨勢不相同時，圖3實施例的電晶體TP1或圖5實施例的電晶體TN1的電流提供/汲取能力將受到限制，而使得輸出級電路用於驅動顯示面板時出現驅動能力受限的情形。

圖6繪示為本發明另一實施例的輸出級電路的示意圖，請參照圖6。圖6實施例之輸出級電路600與圖3實施例之輸出級電路300的差異在於，輸出級電路600更包括開關單元SW1以及控制單元602，其中開關單元SW1與切換電路320串接於電晶體TP1的閘極與汲極之間，如圖6所示，開關單元SW1耦接於電晶體TP3的汲極與輸出端點P(亦即電晶體TP1的汲極)之間。值得注意的是，開關單元SW1並不以圖6為限，開關單元SW1亦可例如耦接於電晶體TP1的閘極與電晶體TP3的源極之間。此外，開關單元SW1可例如電晶體來實施(如N型電晶體)，然亦不以此為限。開關單元SW1的導通狀態受控於控制單元602，以在必要時才導通開關單元SW1，進而讓源極隨耦電路310和切換電路320發揮其減低過衝現象的功能，如此便可改善輸出級電路的驅動能力受到限制的情形。

舉例來說，圖7繪示為本發明一實施例的顯示裝置的示意圖，請同時參照圖6與圖7。顯示裝置700包括輸出級電路702、輸出級電路704以及顯示面板706，其中顯示面板706可例如為液晶顯示面板，輸出級電路702以及輸出級電路704可例如以圖6實施例的方式來實施。輸出級電路702、輸出級電路704的輸出端分別耦接至顯示面板706上的資料線DL1以及資料線DL2，亦即分別耦接奇數資料線與偶數資料線。為簡化說明，本實施例僅代表性地繪示兩個輸出級電路以及與其對應的兩條資料線，然不以此為限，在實際應用上，顯示裝置700可包括更多的輸出級電路以及資料線。此外，輸出級電路702的負載可等效為電阻R1以及電容C1，而，輸出級電路704的負載可等效為電阻R2以及電容C2，其中電阻R1以及電容C1串接於輸出級電路702的輸出端與共同電壓Vcom之間，而電阻R2以及電容C2串接於輸出級電路704的輸出端與共同電壓Vcom之間。輸出級電路702與輸出級電路704可分別依據其輸入電壓輸出資料驅動信號DS1、DS2至資料線DL1以及資料線DL2，以驅動顯示面板706顯示畫素資料。

為了避免顯示面板706中的液晶分子劣化，必須適當地改變提供至資料線DL1以及資料線DL2的電壓信號，亦即對資料線DL1以及資料線DL2上的液晶胞進行極性反轉。由圖7可知，在進行極性反轉時，若輸出級電路702與輸出級電路704所提供的資料驅動信號DS1、DS2在相鄰兩畫面的電壓變化趨勢不相同，電容C1以及電容C2間的耦合效應將使得電容C1以及電容C2上的電壓達到目標電壓的時間變長。此時若控制單元602導通開關單元SW1，將會降低輸出級電路702與輸出級電路704的驅動能力，而進一步增加電容C1以及電容C2上的電壓達到目標電壓所需的時間。相反地，若輸出級電路702與輸出級電路704所提供的資料驅動信號DS1、DS2在相鄰兩畫面的電壓變化趨勢相同(例如皆為提高驅動電壓或皆為降低驅動電壓)，電容C1以及電容C2間的耦合效應將使得電容C1以及電容C2上的電壓達到目標電壓所需的時間變短，因此此時可藉由控制單元602導通開關單元SW1，以減低輸出級電路702與輸出級電路704所輸出的電壓輸出訊號Vout(亦即在圖7實施例中的資料驅動信號DS1或DS2)在高電壓準位以及在低電壓準位的過衝現象，此時電容C1以及電容C2上的電壓達到目標電壓所需的時間將變長，如此可平衡在資料驅動信號DS1、DS2的電壓變化趨勢相同與電壓變化趨勢不相同的兩種情形下電容C1以及電容C2上的電壓達到目標電壓所需的時間，進而確保顯示面板706的顯示品質。

舉例來說，圖8繪示本發明一實施例之顯示面板的垂直同步信號Vsyc、資料線驅動信號DS1、DS2、開關單元的控制信號SC1以及共同電壓Vcom的示意圖，請參照圖8。在圖8實施例中，僅在第N個畫面期間T(N)與第N+1個畫面期間T(N+1)的資料驅動信號DS1、DS2的電壓變化趨勢相同，而在第N+2個畫面期間T(N+2)與第N+3個畫面期間T(N+3)的資料驅動信號DS1、DS2的電壓變化趨勢不相同，其中N為大於1的正整數。因此控制單元602所輸出的控制信號SC1僅在畫面期間T(N)與個畫面期間T(N+1)處於高電壓準位，而導通開關單元SW1(其可例如為N型電晶體)。

其中，控制單元602可依據偵測對應資料驅動信號DS1、DS2的位元資料信號(其可例如為8位元的資料信號)來判斷資料驅動信號DS1、DS2的電壓變化趨勢，以決定是否導通開關單元SW1。例如在圖8中，可依據對應資料驅動信號DS1、DS2的位元資料信號中最高的兩個位元來判斷資料驅動信號DS1、DS2的電壓變化趨勢。舉例來說，由第N-1個畫面期間T(N-1)進入畫面期間T(N)後，對應資料驅動信號DS1的位元資料信號中最高的兩個位元由“00”轉為“11”，而對應資料驅動信號DS2的位元資料信號中最高的兩個位元由“11”轉為“00”。由於在本實施例中，資料驅動信號DS1為正驅動電壓而資料驅動信號DS2為負驅動電壓(以共同電壓Vcom為基準)，因此控制單元602可依據在相鄰兩畫面期間對應資料驅動信號DS1、DS2的位元資料信號中最高的兩個位元的變化得知資料驅動信號DS1、DS2皆提高其驅動電壓值，亦即其皆具有相同的電壓變化趨勢。此時控制單元602便可控制拉高控制信號SC1的電壓準位，以導通開關單元SW1。

依此類推，在畫面期間T(N+1)對應資料驅動信號DS1、DS2的位元資料信號中最高的兩個位元亦皆發生改變，因此在畫面期間T(N+1)控制單元602亦導通開關單元SW1。而在畫面期間T(N+2)與畫面期間T(N+3)，由於皆僅有一個資料驅動信號所對應的位元資料信號最高的兩個位元發生改變，亦即資料驅動信號DS1、DS2不具有相同的電壓變化趨勢，因此控制單元602在畫面期間T(N+2)與畫面期間T(N+3)不導通開關單元SW1。

圖9繪示為本發明另一實施例的輸出級電路的示意圖，請參照圖9。圖9實施例之輸出級電路900與圖5實施例之輸出級電路500的差異在於，輸出級電路900更包括開關單元SW2以及控制單元902，其中開關單元SW2與切換電路520串接於電晶體TN1的閘極與汲極之間，如圖9所示，開關單元SW2耦接於電晶體TN3的汲極與輸出端點P(亦即電晶體TN1的汲極)之間，其導通狀態受控於控制單元902輸出的控制信號SC2。值得注意的是，開關單元SW2並不以圖9為限，開關單元SW2亦可例如耦接於電晶體TN1的閘極與電晶體TN3的源極之間。類似地，開關單元SW2可例如電晶體來實施(如N型電晶體)，然亦不以此為限。開關單元SW2的導通狀態受控於控制單元602，以在必要時才導通開關單元SW2，進而讓源極隨耦電路510和切換電路520發揮其減低過衝現象的功能，如此便可改善輸出級電路的驅動能力受到限制的情形。由於本實施例開關單元SW2以及控制單元902的作用與上述開關單元SW1以及控制單元602的作用相同，本領域具通常知識者應可藉由上述圖6~圖8的實施例推得其作動與功效，因此在此不再贅述。

綜上所述，本發明的輸出級電路可降低電壓輸出訊號的過衝時間。舉例而言，將本發明之輸出級電路應用在顯示裝置的源極驅動器上，除了可減少顯示裝置的反應時間之外，亦可減少顯示裝置中每一通道的過衝現象變異，即減少每個畫素之充電時間的不一致性，進而顯示裝置的畫面顯示品質。然而，應注意的是，本發明的輸出級電路可應用在任何的電子產品上，以減少電子產品的反應時間，而並不以上述應用在顯示裝置上為限。此外，在部份實施例中，更可依據不同源極線的資料驅動信號的電壓變化來控制開關單元的導通狀態，以在適當的時機才讓源極隨耦電路和切換電路發揮其減低過衝現象的功能，進而改善輸出級電路的驅動能力受到限制的情形。

100、300、500、600、702、704、900‧‧‧輸出級電路

310、510‧‧‧源極隨耦電路

320、520‧‧‧切換電路

GND‧‧‧接地端

Is‧‧‧電流源

OP‧‧‧運算放大器

P‧‧‧輸出端點

VG1、VG2‧‧‧閘極電壓訊號

TN1、TN2、TN3、TP1、TP2、TP3‧‧‧電晶體

TS、TS’‧‧‧切換控制訊號

VDD‧‧‧供應電壓端

Vin‧‧‧電壓輸入訊號

Vout‧‧‧電壓輸出訊號

SW1、SW2‧‧‧開關單元

602、902‧‧‧控制單元

700‧‧‧顯示裝置

706‧‧‧顯示面板

DL1、DL2‧‧‧資料線

R1、R2‧‧‧電阻

C1、C2‧‧‧電容

Vcom‧‧‧共同電壓

DS1、DS2‧‧‧資料驅動信號

Vsyc‧‧‧垂直同步信號

SC1、SC2‧‧‧控制信號

T(N-1)~T(N+3)‧‧‧畫面期間

圖1繪示為習知輸出級電路的示意圖。 圖2繪示為習知輸出級電路之輸出電壓訊號之過衝時間的示意圖。 圖3繪示為本發明一實施例之輸出級電路的示意圖。 圖4繪示為本發明實施例與比較例之電壓輸出訊號的時序圖。 圖5繪示為本發明另一實施例之輸出級電路的示意圖。 圖6繪示為本發明另一實施例的輸出級電路的示意圖。 圖7繪示為本發明一實施例的顯示裝置的示意圖。 圖8繪示本發明一實施例之顯示面板的垂直同步信號、資料線驅動信號、開關單元的控制信號以及共同電壓的示意圖。 圖9繪示為本發明另一實施例的輸出級電路的示意圖。

Claims (14)

1. 一種輸出級電路，包括：一運算放大器，用以接收一電壓輸入訊號與一電壓輸出訊號，且依據該電壓輸入訊號和該電壓輸出訊號產生一第一閘極電壓訊號與一第二閘極電壓訊號；一第一電晶體，具有一閘極和一汲極，其中該第一電晶體之閘極耦接至該運算放大器，使該第一電晶體根據該第一閘極電壓訊號改變其開關狀態；一第二電晶體，具有一閘極和一汲極，其中該第二電晶體之閘極耦接至該運算放大器，使該第二電晶體根據該第二閘極電壓訊號改變其開關狀態，且該第二電晶體之汲極與該第一電晶體之汲極耦接於一輸出端點，以輸出該電壓輸出訊號；一源極隨耦(source follower)電路，耦接至該第一電晶體之閘極，該源極隨耦電路依據該第一閘極電壓訊號產生一切換控制訊號；以及一切換電路，耦接至該源極隨耦電路、該第一電晶體之閘極及該第一電晶體之汲極，該切換電路依據該切換控制訊號改變該第一電晶體之閘極與該第一電晶體之汲極之間的耦接關係。
2. 如申請專利範圍第1項所述的輸出級電路，其中該源極隨耦電路包括一第三電晶體，該第三電晶體具有一源極、一閘極及一汲極，其中該第三電晶體之源極耦接至一電壓供應端，該第三電晶體之閘極耦接至該第一電晶體之閘極，且該第三電晶體 之汲極耦接至一接地端。
3. 如申請專利範圍第2項所述的輸出級電路，其中該源極隨耦電路更包括一電阻或一二極體連接形式(diode-connected)電晶體，該電阻或該二極體連接形式電晶體耦接至該第三電晶體之汲極與該接地端之間。
4. 如申請專利範圍第2項所述的輸出級電路，其中該第三電晶體係一P型電晶體。
5. 如申請專利範圍第1項所述的輸出級電路，其中該切換電路包括一第四電晶體，該第四電晶體具有一源極、一閘極及一汲極，其中該第四電晶體之源極耦接至該第一電晶體之汲極，該第四電晶體之閘極耦接至該源極隨耦電路，且該第四電晶體之汲極耦接至該第一電晶體之閘極。
6. 如申請專利範圍第1項所述的輸出級電路，其中該輸出級電路耦接一顯示面板的一第一源極線以及一第二源極線，且該輸出級電路更包括：一開關單元，與該切換電路串接於該第一電晶體之閘極與該第一電晶體之汲極之間；以及一控制單元，依據該第一源極線以及該第二源極線的資料驅動信號的電壓變化控制該開關單元的導通狀態。
7. 如申請專利範圍第6項所述的輸出級電路，其中當該第一源極線以及該第二源極線的資料驅動信號的電壓變化趨勢相同時，該控制單元導通該開關單元。
8. 一種輸出級電路，包括：一運算放大器，用以接收一電壓輸入訊號與一電壓輸出訊號，且依據該電壓輸入訊號和該電壓輸出訊號產生一第一閘極電壓訊號與一第二閘極電壓訊號；一第一電晶體，具有一閘極和一汲極，其中該第一電晶體之閘極耦接至該運算放大器，使該第一電晶體根據該第一閘極電壓訊號改變其開關狀態；一第二電晶體，具有一閘極和一汲極，其中該第二電晶體之閘極耦接至該運算放大器，使該第二電晶體根據該第二閘極電壓訊號改變其開關狀態，且該第二電晶體之汲極與該第一電晶體之汲極耦接於一輸出端點，以輸出該電壓輸出訊號；一源極隨耦電路，耦接至該第二電晶體之閘極，該源極隨耦電路依據該第二閘極電壓訊號產生一切換控制訊號；以及一切換電路，耦接至該源極隨耦電路、該第二電晶體之閘極及該第二電晶體之汲極，該切換電路依據該切換控制訊號改變該第二電晶體之閘極與該第二電晶體之汲極之間的耦接關係。
9. 如申請專利範圍第8項所述的輸出級電路，其中該源極隨耦電路包括一第三電晶體，該第三電晶體具有一源極、一閘極及一汲極，其中該第三電晶體之源極耦接至一接地端，該第三電晶體之閘極耦接至該第二電晶體之閘極，且該第三電晶體之汲極耦接至一電壓供應端。
10. 如申請專利範圍第9項所述的輸出級電路，其中該源極隨耦電路更包括一電阻或一二極體連接形式電晶 體，該電阻或該二極體連接形式電晶體耦接至該第三電晶體之汲極與該電壓供應端之間。
11. 如申請專利範圍第9項所述的輸出級電路，其中該第三電晶體係一N型電晶體。
12. 如申請專利範圍第8項所述的輸出級電路，其中該切換電路包括一第四電晶體，該第四電晶體具有一源極、一閘極及一汲極，其中該第四電晶體之源極耦接至該第二電晶體之汲極，該第四電晶體之閘極耦接至該源極隨耦電路，且該第四電晶體之汲極耦接至該第二電晶體之閘極。
13. 如申請專利範圍第8項所述的輸出級電路，其中該輸出級電路耦接一顯示面板的一第一源極線以及一第二源極線，且該輸出級電路更包括：一開關單元，與該切換電路串接於該第二電晶體之閘極與該第二電晶體之汲極之間；以及一控制單元，依據該第一源極線以及該第二源極線的資料驅動信號的電壓變化控制該開關單元的導通狀態。
14. 如申請專利範圍第13項所述的輸出級電路，其中當該第一源極線以及該第二源極線的資料驅動信號的電壓變化趨勢相同時，該控制單元導通該開關單元。