CN108733119B - 低压降稳压器及其启动方法 - Google Patents

低压降稳压器及其启动方法 Download PDF

Info

Publication number
CN108733119B
CN108733119B CN201710280013.2A CN201710280013A CN108733119B CN 108733119 B CN108733119 B CN 108733119B CN 201710280013 A CN201710280013 A CN 201710280013A CN 108733119 B CN108733119 B CN 108733119B
Authority
CN
China
Prior art keywords
transistor
voltage
ldo
coupled
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710280013.2A
Other languages
English (en)
Other versions
CN108733119A (zh
Inventor
万明亮
段新东
卿健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Priority to CN201710280013.2A priority Critical patent/CN108733119B/zh
Priority to US15/644,811 priority patent/US9893607B1/en
Publication of CN108733119A publication Critical patent/CN108733119A/zh
Application granted granted Critical
Publication of CN108733119B publication Critical patent/CN108733119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/36Means for starting or stopping converters
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种用于提供经调节的输出电压的低压降稳压器LDO,包括:具有输入端与输出端的LDO单元,LDO单元的输出端用于提供经调节的输出电压;耦合于LDO的电压输入端与LDO单元的输入端之间的开关电路,开关电路为LDO单元提供输入电压;电荷泵电路,电荷泵电路的输入端耦合到LDO单元的输出端,电荷泵电路的输出端耦合到开关电路的控制端,电荷泵电路接收经调节的输出电压,并向开关电路提供开关控制信号;初始化电路,初始化电路的输入端接收输入电压,初始化电路的输出端耦合到电荷泵电路的输入端;其中在经调节的输出电压不足以驱动电荷泵电路时,初始化电路生成高于经调节的输出电压的初始化电压,以驱动电荷泵电路。

Description

低压降稳压器及其启动方法
技术领域
本发明通常涉及低压降稳压器(Low Drop-Out Voltage Regulator,LDO)。具体地,涉及一种具有电荷泵电路和附加启动电路的LDO,以及启动该LDO的方法。
背景技术
电荷泵电路通常用于从低电压输出产生较高的电压输出。低压降稳压器(LowDrop-Out Voltage Regulator,LDO)对输入电压进行变换和调节,从而接收电路可以接收所需的电压值。例如,当系统需要稳定的5V输入时,可以使用电荷泵来将3V泵到6V,随后使用LDO来将电荷泵的6V输出进行调节,以提供所需的5V系统输入。
在集成电路中,具有多个电压域的系统越来越普遍,从而LDO可能连接到多个供电电压和多个输入电压,并产生多个经调节的电压。然而,当存在多个供电电压时,LDO输出电压可能下降到一定低的程度,并且不能驱动电荷泵。
有鉴于此,提供即使在其输出电压低到不能驱动电荷泵的情况下仍能正确运行的LDO是有利的。
发明内容
本发明内容被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本发明内容并不意欲确定权利要求中内容的关键或必要特征,亦不意欲使其限制权利要求的范围。
在一种实施方式中,本发明提供一种用于提供经调节的输出电压的低压降稳压器LDO,所述LDO包括:
具有输入端与输出端的LDO单元,所述LDO单元的输出端用于提供所述经调节的输出电压;
耦合于所述LDO的电压输入端与LDO单元的输入端之间的开关电路,其中所述开关电路为所述LDO单元提供输入电压;
电荷泵电路,所述电荷泵电路具有输入端,所述电荷泵电路的输入端耦合到所述LDO单元的输出端,所述电荷泵电路具有输出端,所述电荷泵电路的输出端耦合到所述开关电路的控制端,其中所述电荷泵电路接收所述经调节的输出电压,并向所述开关电路提供开关控制信号;以及
初始化电路,所述初始化电路具有输入端,所述初始化电路的输入端接收所述输入电压,所述初始化电路具有输出端,所述初始化电路的输出端耦合到所述电荷泵电路的输入端;其中在所述经调节的输出电压不足以驱动所述电荷泵电路时,所述初始化电路生成高于所述经调节的输出电压的初始化电压,以驱动所述电荷泵电路。
在一些实施方式中,所述LDO单元包括:
LDO放大器,所述LDO放大器具有第一输入端、第二输入端与输出端,所述LDO放大器的第一输入端耦合到参考电压;
LDO输出晶体管,所述LDO输出晶体管具有控制端、第一电流电极和第二电流电极;所述LDO输出晶体管的控制端耦合到所述LDO放大器的输出端,所述LDO输出晶体管的第一电流电极耦合到所述开关电路以接收所述输入电压,所述LDO输出晶体管的第二电流电极提供所述经调节的输出电压;以及
反馈电路,所述反馈电路耦合在所述LDO输出晶体管的第二电流电极与地之间,其中所述反馈电路向所述LDO放大器的第二输入端提供反馈电压。
在一些实施方式中,所述LDO输出晶体管是NMOS晶体管。
在一些实施方式中,所述初始化电路包括:
放大器,所述放大器具有第一输入端、第二输入端与输出端,所述放大器的第一输入端耦合到参考电压;
第一输出晶体管,所述第一输出晶体管具有控制端、第一电流电极与第二电流电极;所述第一输出晶体管的控制端耦合到所述初始化放大器的输出端,所述第一输出晶体管的第一电流电极耦合到所述开关电路以接收所述输入电压,所述第一输出晶体管的第二电流电极耦合到所述电荷泵电路的输入端;以及
反馈电路,所述反馈电路耦合在所述第一输出晶体管的第二电流电极与地之间,其中所述反馈电路向所述放大器的第二输入端提供反馈电压。
在一些实施方式中,所述放大器包括:
第一放大器晶体管,所述第一放大器晶体管具有源极端、栅极端与漏极端,所述第一放大器晶体管的源极端耦合到所述开关电路以接收所述输入电压,所述第一放大器晶体管的栅极与漏极端耦合在一起;
第二放大器晶体管,所述第二放大器晶体管具有栅极端、漏极端与源极端,所述第二放大器晶体管的栅极端耦合到参考电压,所述第二放大器晶体管的漏极端耦合到所述第一放大器晶体管的漏极端;
第三放大器晶体管,所述第三放大器晶体管具有栅极端、源极端与漏极端;所述第三放大器晶体管的栅极端耦合到所述反馈电路以接收所述反馈电压,所述第三放大器晶体管的源极端耦合到所述第二放大器晶体管的源极端;
第一电流源,所述第一电流源耦合到所述LDO的电压输入端与第一输出晶体管的控制端;
二极管,所述二极管耦合在所述第一电流源与所述第三放大器晶体管的漏极端之间;以及
第二电流源,所述第二电流源耦合在所述第二、第三放大器晶体管的源极端与地之间。
在一些实施方式中,所述第一放大器晶体管是PMOS晶体管,所述第二与第三放大器晶体管是NMOS晶体管。
在一些实施方式中,所述LDO单元包括:
第四放大器晶体管,所述第四放大器晶体管具有栅极端、源极端与漏极端;所述第四放大器晶体管的栅极端耦合到所述反馈电路以接收所述反馈电压;所述第四放大器晶体管的源极端耦合到所述第二、第三放大器晶体管的源极端;
第五放大器晶体管,所述第五放大器晶体管具有栅极端、源极端与漏极端;所述第五放大器晶体管的栅极端耦合到所述第一放大器晶体管的栅极端;所述第五放大器晶体管的源极端耦合到所述第一放大器晶体管的源极端;所述第五放大器晶体管的漏极端耦合到所述第四放大器晶体管的漏极端;以及
第二输出晶体管,所述第二输出晶体管具有控制端、第一电流电极与第二电流电极;所述第二输出晶体管的控制端耦合到所述第四、第五放大器晶体管的漏极端之间的节点;所述第二输出晶体管的第一电流电极耦合到所述开关电路以接收所述输入电压;所述第二输出晶体管的第二电流电极提供所述经调节的输出电压。
在一些实施方式中,所述第四放大器晶体管为NMOS晶体管,所述第五放大器晶体管为PMOS晶体管。
在一些实施方式中,所述第一、第二输出晶体管是NMOS晶体管。
在一些实施方式中,所述反馈电路包括串联连接的第一、第二电阻器,其中所述反馈电压在所述第一、第二电阻器之间的节点上提供。
在一些实施方式中,所述开关电路包括第一开关晶体管,所述第一开关晶体管具有第一、第二电流电极与栅极端;所述第一、第二电流电极分别耦合到所述电压输入端与所述LDO单元的输入端,所述栅极端耦合到所述电荷泵电路的输出端以接收所述开关控制信号。
在一些实施方式中,所述开关电路进一步包括第二开关晶体管,所述第二开关晶体管具有第一、第二电流电极与栅极端,所述第二开关晶体管的第一电流电极耦合到所述第一开关晶体管的第一电流电极,所述第二开关晶体管的第二电流电极耦合到所述第一开关晶体管的第二电流电极,所述第二开关晶体管的栅极端耦合以接收所述输入电压。
在一些实施方式中,所述第一、第二开关晶体管是NMOS晶体管。
在一些实施方式中,所述第二开关晶体管的阈值电压低于所述第一开关晶体管的阈值电压。
在一些实施方式中,所述LDO进一步包括箝位电路,所述箝位电路耦合到所述LDO输入端以接收输入电压,并生成经箝位输入电压;其中所述第二开关晶体管的栅极端经过所述箝位电路连接到所述LDO输入端,以及所述初始化电路经过所述箝位电路到所述LDO输入端。
在一种实施方式中,本发明提供一种接收输入电压、提供经调节输出电压的低压降稳压器LDO。所述LDO包括:
开关电路,所述开关电路接收所述输入电压与供电电压,以及输出所述输入电压和供电电压之一作为被选择的输入电压;
LDO单元,所述LDO单元连接到所述开关电路以接收所述被选择的输入电压,并生成所述经调节输出电压;
电荷泵电路,所述电荷泵电路具有输入端,所述电荷泵电路的输入端连接到所述LDO单元以接收所述经调节输出电压,所述电荷泵电路具有输出端,所述电荷泵电路的输出端耦合到所述开关电路以导通所述开关电路中至少一个开关,以将所述输入电压和供电电压之一输送为所述被选择的输入电压;以及
初始化电路,所述初始化电路耦合到所述电荷泵电路,并配置为向所述电荷泵电路提供大于所述经调节输出电压的附加输出电压,其中所述附加输出电压驱动所述电荷泵电路以导通所述开关电路的所述至少一个开关。
在一些实施方式中,所述开关电路包括晶体管,所述晶体管具有栅极端、漏极端与源极端,所述晶体管的栅极端耦合到所述电荷泵电路,所述晶体管的漏极端接收所述供电电压,所述晶体管的源极端耦合到所述LDO单元以将所述被选择的输入电压提供给所述LDO单元。
在一些实施方式中,所述LDO单元包括:
第一晶体管,所述第一晶体管具有栅极端、源极端与漏极端,所述第一晶体管的栅极端耦合以接收参考电压,所述第一晶体管的源极端耦合到地;
第二晶体管,所述第二晶体管具有栅极端、源极端与漏极端;所述第二晶体管的栅极端耦合以接收反馈电压,所述第二晶体管的源极端耦合到地;以及
输出晶体管,所述输出晶体管具有栅极端、漏极端与源极端,所述输出晶体管的栅极端耦合到所述第二晶体管的漏极端,所述输出晶体管的漏极端耦合到所述开关晶体管以接收所述输入电压,所述输出晶体管的源极端提供所述LDO输出电压;
其中所述第一晶体管、第二晶体管与所述输出晶体管为NMOS晶体管。
在一些实施方式中,所述初始化电路包括:
第一晶体管,所述第一晶体管具有栅极端、源极端与漏极端,所述第一晶体管的栅极端耦合以接收参考电压,所述第一晶体管的源极端耦合到地;
第二晶体管,所述第二晶体管具有栅极端、源极端与漏极端;所述第二晶体管的栅极端耦合以接收反馈电压,所述第二晶体管的源极端耦合到地;以及
输出晶体管,所述输出晶体管具有栅极端、漏极端与源极端,所述输出晶体管的栅极端耦合到所述第二晶体管的漏极端,所述输出晶体管的漏极端耦合到供电电压,所述输出晶体管的源极端提供附加输出电压;
其中所述第一晶体管、第二晶体管与所述输出晶体管为NMOS晶体管。
在一种实施方式中,本发明提供一种启动低压降稳压器LDO的方法,其包括:
导通第一开关,以将输入电压通过所述第一开关提供给LDO电路;
响应于所述输入电压,由所述LDO电路生成经调节输出电压;
以所述经调节输出电压供给电荷泵电路;
变换所述LDO输出电压以生成高于经调节输出电压的附加电压;以及
当所述经调节输出电压不足以驱动所述电荷泵电路时,以所述附加电压供给所述电荷泵电路。
附图说明
以下将结合附图对于本发明的实施方式进行进一步描述,其中:
图1是一种LDO的示意图;
图2是本发明一种实施方式的LDO的示意图;
图3是图2中LDO的详细示图;
图4是图2、图3中初始化电路的放大器的电路图;
图5是本发明另一种实施方式的LDO的示意图;
图6是图5中LDO的放大器的电路图;以及
图7是图3、图5中LDO的信号时序图。
具体实施方式
现在参考图1,其示出了一种低压降稳压器(LDO)100的示例图。LDO 100包括电压输入端102、箝拉电路104、电荷泵电路106、开关晶体管108、LDO单元110,以及电压输出端112。
电压输入端102从LDO 100的外部电路处接收输入输入电压Vin。电压输入端102连接到箝位电路104,并将输入电压Vin提供给箝位电路104。电压输入端102还连接到开关晶体管(Mb)108,并将输入电压Vin提供给开关晶体管(Mb)108。
箝位电路104包括电阻器Rclamp、齐纳二极管Dclamp、以及箝位晶体管Ma。齐纳二极管Dclamp的阳极接地,齐纳二极管Dclamp的阴极耦合到电阻器Rclamp的一端。电阻器Rclamp的另一端耦合到电压输入端102。箝位晶体管Ma的栅极端耦合到齐纳二极管Dclamp的阴极与电阻器Rclamp之间的节点,箝位二极管Ma的漏极端耦合到电压输入端102,以及箝位二极管Ma的源极端耦合到电荷泵电路106。
当存在有输入电压Vin时,箝位电路104保证了提供给电荷泵电路106的稳定电压。电荷泵电路106的输出提供给开关晶体管(Mb)108的栅极端和LDO单元110。开关晶体管108的漏极端耦合到电压输入端102,而开关晶体管108的源极端耦合到LDO单元110。开关晶体管108由电荷泵电路106的输出电压而打开,从而将输入电压Vin输送到LDO单元110。LDO单元110随后生成经调节电压Vout,其在电压输出端112上提供。
在输入电压Vin出现波动的情况下,或者在LDO由多个输入电压供电时多个输入电压之间切换的情况下,由于电荷泵电路通常不能经受较大的输入电压变化,电荷泵电路106的运行可能会不正常。
图2所示的是根据本发明一种示例的实施方式的另一LDO 200。该LDO 200包括第一电压输入端202和第二电压输入端204。该LDO 200可以由分别在第一电压输入端202、第二电压输入端204上所接收的第一输入电压Vin或第二输入电压Vdd来供电。输入到LDO 200的电压Vin或Vdd的选择由开关Phase 1、Phase 2来控制。在实施方式中,若需要使用第一输入电压Vin作为LDO 200的输入电压,则开关Phase 1可能通过合适的信号控制而闭合,开关Phase 2则被打开。另一方面,若需要使用第二输入电压Vdd作为LDO 200的输入电压,则开关Phase 2闭合,而开关Phase 1打开。
开关电路206将第一输入电压Vin或第二输入电压Vdd输送到LDO单元208。开关电路206包括途径开关Phase 1而耦合在第一输入电压Vin和LDO单元208之间的第一开关晶体管Ma和第二开关晶体管Mb。第一、第二开关晶体管Ma、Mb的漏极耦合到第一电压输入端202,而其源极耦合到LDO单元208。尽管图2中显示第二电压输入端204耦合到LDO单元208,在其他实施方式中,可以在开关电路206中包括为第二输入电压Vdd而设的类似的开关晶体管。开关电路206将第一输入电压Vin、第二输入电压Vdd之一提供给LDO单元208。
LDO单元208在其输入端230处接收第一输入电压Vin或者第二输入电压Vdd的输入电压,并在其输出端232处生成输出电压。LDO 200的电压输出端216耦合到该输出端232,以提供LDO输出电压。
电荷泵电路210耦合到LDO单元208。电荷泵电路210具有输入端234与输出端236。输入端234耦合到LDO单元208的输出端232。电荷泵电路210的输出端236耦合到开关电路206,并向开关电路206提供开关控制信号。优选地,该输出端236耦合到开关电路206的控制端。在本实施方式中,输出端236耦合到开关电路206的第二晶体管Mb的栅极端。
LDO 200进一步包括耦合在第一电压输入端202与开关电路206之间的箝位电路214。尽管图2中显示箝位电路214未耦合到第二电压输入端204,在其他实施方式中,可以为第二输入电压Vdd而使类似的箝位电路耦合到开关电路206的开关晶体管。箝位电路214接收第一输入电压Vin,并向开关电路206提供经箝位输入电压。
在运行中,箝位电路214向第一晶体管Ma的栅极端提供经箝位输入电压,其保证了第一晶体管Ma打开,以将第一输入电压Vin传输到LDO单元208。电荷泵电路210使输出电压升压,并将经升压的电压提供给第二晶体管Mb,以打开第二晶体管Mb。从而,即使第一输入电压Vin出现波动,或者输入电压由第一输入电压Vin切换到第二输入电压Vdd,电荷泵电路210的运行都不会受到负面影响。电荷泵电路210的运行以及其输出电压都得以稳定。LDO 200可以运行于宽范围的供电电压,例如从2.3V至22V。由于第一输入电压Vin的波动,第一晶体管Ma可能运行于亚阈值导通状态。得益于第二晶体管Mb的导通以及由电荷泵电路210所提供到第二晶体管Mb的栅极端的经升压的电压,开关电路206的输出变得足够高,能够保证电荷泵电路210的正常运行。
晶体管Ma、Mb,以及包括于LDO单元208中的晶体管优选地为NMOS晶体管。通过切换输入端202和204,向LDO 200供电的电压快速地由高变低或由低变高。由低电源抑制比(Power Supply RejectionRatio,PSRR)的PMOS晶体管组成的LDO可能不能随在短时间内的这种输入变化。使用NMOS晶体管的LDO 200得益于NMOS晶体管的高电源抑制比PSRR。依此,即使输入电压被切换并快速变化,例如从Vdd到Vin,在电压输出端216处的输出电压也不会出现大的波纹。如以下所详述的,LDO 200进一步包括附加LDO或者初始化电路212。初始化电路212连接在箝位电路214和LDO单元208的输出端232同电荷泵电路210的输入端234之间的节点之间。
图3是图2中所示LDO 200的详细电路图。LDO单元208包括LDO放大器Amp_b和LDO输出晶体管Nb。LDO放大器Amp_b由第一电源电压Va供电。在可选的实施方式中,LDO放大器Amp_b在低压降的情况下可以由电荷泵电路210的输出供电,例如5V,或者也可以通过由开关电路206输送的输入电压来供电。LDO放大器Amp_b具有同相输入端304与反相输入端304。同相输入端302接收第一参考电压Vref_b。LDO放大器Amp_b的输出端306耦合到LDO输出晶体管Nb的控制端,并向LDO输出晶体管Nb的控制端提供信号Gate_b。LDO输出晶体管Nb的第一电流电极耦合到开关电路206(例如耦合到开关Phase 1和Phase2)。LDO输出晶体管Nb的第二电流电极耦合到电压输出端以提供输出电压。在本实施方式中,LDO单元208包括耦合在LDO输出晶体管Nb的第二电流电极与地之间的反馈电路308。反馈电路308向LDO放大器Amp_b的反相输入端304提供反馈电压Vfb。具体地,反馈电路308包括第一电阻器r1及串联的第二电阻器r2。反馈电压Vfb在第一电阻器r1、第二电阻器r2之间的节点上提供。
第一晶体管Ma、第二晶体管Mb以及LDO输出晶体管Nb优选地均为NMOS晶体管,以发挥其高PPSR的优势。LDO输出晶体管Nb的第一电流电极为其漏极端,LDO输出晶体管Nb的第二电流电极为其源极端。由图2、图3可以看到,为启动电荷泵电路210,第一输入电压Vin要经过第一晶体管Ma、LDO输出晶体管Nb两个栅-源电压的压降。由于NMOS晶体管Ma和Nb的两个压降,LDO单元208的输出电压可能不足以启动电荷泵电路210。例如,若第一输入电压Vin是2.5V,每个NMOS晶体管Ma、Nb的最大压降为0.8V,则提供给电荷泵电路210的输入端234的输出电压仅有0.9V,其不足以启动电荷泵电路210。
因此,为启动电荷泵电路210,该LDO 200进一步包括附加LDO或者初始化电路212。初始化电路212耦合在箝位电路214与电荷泵电路210之间。应当说明的是,相似的初始化电路也可以耦合到第二电压输入端204。初始化电路212具有输入端238与输出端240。输入端238途经箝位电路214而耦合到第一电压输入端202,并接收经箝位的第一输入电压Vin。输出端240耦合到电荷泵电路210的输入端234。
与LDO单元208相似地,初始化电路212包括放大器Amp_a与输出晶体管Na。放大器Amp_a具有耦合到参考电压Vref_a的第一输入端310和耦合到反馈电路308的第二输入端312。在本实施方式中,第一输入端310为放大器Amp_a的同相输入端,第二输入端312为放大器Amp_a的反相输入端。与LDO单元208相似地,第一、第二电阻器r1、r2之间的节点耦合到放大器Amp_a的第二输入端312,并向其提供反馈电压Vfb。放大器Amp_a的输出端耦合到输出晶体管Na的控制端,并向输出晶体管Na的控制端提供信号Gate_a。输出晶体管Na具有耦合到开关电路206的第一电流电极,以及耦合到电荷泵电路210的输入端234的第二电流电极。初始化电路212进一步包括耦合在箝位电路214与放大器Amp_a之间的第一电流源ib。放大器Amp_a经过该电流源ib接收经箝位输入电压,以作为其供电电压。
图4是初始化电路212的放大器Amp_a的电路图。放大器Amp_a包括第一放大器晶体管p1、第二放大器晶体管n1、以及第三放大器晶体管n2。在所示的实施方式中,第一放大器晶体管p1为PMOS晶体管,而第二、第三放大器晶体管n1、n2为NMOS晶体管。第一放大器晶体管p1的源极耦合到开关电路206并接收开关电路206所输出的输入电压Vdd_int作为其输入电压。第一放大器晶体管p1的栅极端与漏极端耦合在一起,并耦合到第二放大器晶体管n1的漏极。第二放大器晶体管n1的栅极端接收参考电压Vref_a。第三放大器晶体管n2具有耦合到反馈电路308以接收反馈电压Vfb的栅极端、以及耦合到第二放大器晶体管n1的源极端的源极端。
放大器Amp_a进一步包括耦合在第一电流源ib与第三放大器晶体管n2的漏极之间的二极管D1。二极管D1的阳极耦合到第一电流源ib,二极管D1的阴极耦合到第三放大器晶体管n2的漏极。第一电流源ib与二极管D1之间的节点耦合到输出晶体管Na的栅极端,并提供栅极控制信号Gate_a。当第二输入电压Vdd被选择为供电电源、第一输入电压Vin为零电压时,该二极管D1被用来防止由第三放大器晶体管n2的源极端到箝位电路214的反向电流。
第二电流源ia耦合在第二、第三放大器晶体管n1、n2的源极端与地之间。在本实施方式中,第二电流源ia驱动的电流大于第一电流源ib驱动的电流。
参考图3、图4,经箝位输入电压Vdd_clamp不通过开关电路206的晶体管Ma、Mb即提供给电荷泵电路210。由于其中的压降只来自于输出晶体管Na,初始化电路212的输出高于LDO单元208的输出,足以启动电荷泵电路210。
由图3可以看到,初始化电路212与LDO单元208相似。如前所述,初始化电路212与LDO单元208的运行方式亦类似。
图5所示的是根据本发明另一实施方式的LDO 500。例如图2中的LDO 200,该LDO500包括开关电路206、电荷泵电路210以及箝位电路214。LDO 500包括放大器Amp,其集成了图3中所示的初始化电路212中的放大器Amp_a与LDO单元208中的LDO放大器Ampb。放大器Amp具有接收参考电压Vref的同相输入端,耦合到反馈电路308以接收反馈电压Vfb的反相输入端,以及分别耦合到输入晶体管Na、Nb的栅极端的两个输出端,以提供栅极控制信号Gate_a、Gate_b。由此,具有该放大器Amp的LDO 500既在初始化电路212中、又在LDO单元208中起作用。
图6所示的是图5中LDO 500的放大器Amp的电路图,其与图4中所示的放大器Amp_a类似。放大器Amp包括第一放大器晶体管p1、第二放大器晶体管n1、第三放大器晶体管n2、第一电流源ib、第二电流源ia、以及二极管D1,其连接如参考图4所描述的那样。放大器Amp进一步地包括两个额外晶体管,名为第四放大器晶体管n3与第五放大器晶体管p2。第四放大器晶体管n3的栅极端耦合到反馈电路308以接收反馈电压Vfb。第四放大器晶体管n3的源极端耦合到第二、第三放大器晶体管n1、n2的源极端,第四放大器晶体管n3的漏极连接到第五放大器晶体管p2的漏极。第五放大器晶体管p2的栅极端耦合到第一放大器晶体管p1的栅极端,第五放大器晶体管p2的源极端耦合到第一放大器晶体管p1的源极端,并接收输出自开关电路206的电压。第四、第五放大器晶体管p2、n3的漏极端之间的节点耦合到LDO输出晶体管Nb的栅极端(如图5所示),并向其提供栅极控制信号Gate_b。在本实施方式中,初始化电路与LDO单元集成在一起,并共用第一放大器晶体管p1、第二放大器晶体管n1,可以节省电源和器件面积。
图7所示的是栅极控制信号Gate_a、Gate_b、电压输出端216的信号vout、电荷泵210的输出端236处提供的信号chp的时序图。参考图7,描述图3中所示的LDO 200或图5中所示的LDO 500的运行。
如图7所示的,在启动间隙702,箝位电路214驱动第一电流源ib输出一个电压等于第一输入电压Vin的信号。由第一电流源ib提供的信号将输出晶体管Na的栅极电压升压,进而驱动电荷泵电路210。放大器Amp_a与参考电压Vref_a用来调节栅极控制信号Gate_a,从而使栅极控制信号稳定。电荷泵电路210的输出chp将晶体管Mb导通。LDO单元208开始在输入电压Vdd_int下运行,其输出电压Vout从而抬升并驱动电荷泵电路210运行于正常模式。正常模式意为,电荷泵电路210可以通过LDO单元208的输出即可运行,而无须通过初始化电路212升压。反馈电路308的反馈电压Vfb通过LDO输出晶体管Nb的栅极控制信号Gate_b而使LDO单元208的运行稳定。当LDO单元208在LDO放大器Amp_b与LDO输出晶体管Nb的控制下运行于正常模式时,初始化电路202的输出晶体管Na的栅极电压通过放大器Amp_a被关断。在本发明的实施方式中,参考电压Vref_b高于参考电压Vref_a,第二开关晶体管Mb的阈值电压低于第一开关晶体管Ma
在此参考了特定的所示的例子对于各种示例的实施方式进行了描述。所述示例的例子被选择为辅助本领域的技术人员来形成对于各实施方式的清晰理解并得实施。然而,可以构建为包括一个或多个实施方式的系统、结构和器件的范围,以及根据一个或多个实施方式实施的方法的范围,并不为所展示的示例性例子所限制。相反地,所属技术领域的技术人员基于本说明书可以理解:可以根据各实施方式来实施出很多其他的配置、结构和方法。
应当理解的是,就于本发明在前描述中所使用的各种位置指示来说,例如顶、底、上、下,彼等指示仅是参考了相应的附图而给出,并且当器件的朝向在制造或工作中发生变化时,可以代替地具有其他位置关系。如上所述,那些位置关系只是为清楚起见而描述,并非限制。
本说明的前述描述是参考特定的实施方式和特定的附图,但本发明不应当限制于此,而应当由权利要求书所给出。所描述的各附图都是示例性的而非限制性的。在附图中,为示例的目的,各元件的尺寸可能被放大,且可能没有绘制为特定的比例尺。本说明也应当包括各元件、工作方式在容限和属性上的不连续的变换。还应当包括本发明的各种弱化实施。
本说明及权利要求书中所使用的词汇“包括”并不排除其他元件或步骤。除非特别指出,在使用单数形式如“一”、“一个”指代确定或不确定的元件时,应当包括该元件的复数。从而,词汇“包括”不应当被理解为限于在其后所列出的条目,不应当理解为不包括其他元件或步骤;描述“器件包括项目A和B”的范围不应当限制为只包括元件A和B的器件。该描述表示,就于本说明而言,只有器件的元件A和B是相关的。
对于所属领域的技术人员而言,在不背离本发明的权利要求的范畴内可以作出多种具体变化。

Claims (10)

1.一种用于提供经调节的输出电压的低压降稳压器LDO,其特征在于,所述LDO包括:
具有输入端与输出端的LDO单元,所述LDO单元的输出端用于提供所述经调节的输出电压;
耦合于所述LDO的电压输入端与LDO单元的输入端之间的开关电路,其中所述开关电路为所述LDO单元提供输入电压;
电荷泵电路,所述电荷泵电路具有输入端,所述电荷泵电路的输入端耦合到所述LDO单元的输出端,所述电荷泵电路具有输出端,所述电荷泵电路的输出端耦合到所述开关电路的控制端,其中所述电荷泵电路接收所述经调节的输出电压,并向所述开关电路提供开关控制信号;以及
初始化电路,所述初始化电路具有输入端,所述初始化电路的输入端接收所述输入电压,所述初始化电路具有输出端,所述初始化电路的输出端耦合到所述电荷泵电路的输入端;其中在所述经调节的输出电压不足以驱动所述电荷泵电路时,所述初始化电路生成高于所述经调节的输出电压的初始化电压,以驱动所述电荷泵电路。
2.如权利要求1所述的LDO,其特征在于,所述LDO单元包括:
LDO放大器,所述LDO放大器具有第一输入端、第二输入端与输出端,所述LDO放大器的第一输入端耦合到参考电压;
LDO输出晶体管,所述LDO输出晶体管具有控制端、第一电流电极和第二电流电极;所述LDO输出晶体管的控制端耦合到所述LDO放大器的输出端,所述LDO输出晶体管的第一电流电极耦合到所述开关电路以接收所述输入电压,所述LDO输出晶体管的第二电流电极提供所述经调节的输出电压;以及
反馈电路,所述反馈电路耦合在所述LDO输出晶体管的第二电流电极与地之间,其中所述反馈电路向所述LDO放大器的第二输入端提供反馈电压。
3.如权利要求1所述的LDO,其特征在于,所述初始化电路包括:
放大器,所述放大器具有第一输入端、第二输入端与输出端,所述放大器的第一输入端耦合到参考电压;
第一输出晶体管,所述第一输出晶体管具有控制端、第一电流电极与第二电流电极;所述第一输出晶体管的控制端耦合到所述放大器的输出端,所述第一输出晶体管的第一电流电极耦合到所述开关电路以接收所述输入电压,所述第一输出晶体管的第二电流电极耦合到所述电荷泵电路的输入端;以及
反馈电路,所述反馈电路耦合在所述第一输出晶体管的第二电流电极与地之间,其中所述反馈电路向所述放大器的第二输入端提供反馈电压。
4.如权利要求3所述的LDO,其特征在于,所述放大器包括:
第一放大器晶体管,所述第一放大器晶体管具有源极端、栅极端与漏极端,所述第一放大器晶体管的源极端耦合到所述开关电路以接收所述输入电压,所述第一放大器晶体管的栅极端与漏极端耦合在一起;
第二放大器晶体管,所述第二放大器晶体管具有栅极端、漏极端与源极端,所述第二放大器晶体管的栅极端耦合到参考电压,所述第二放大器晶体管的漏极端耦合到所述第一放大器晶体管的漏极端;
第三放大器晶体管,所述第三放大器晶体管具有栅极端、源极端与漏极端;所述第三放大器晶体管的栅极端耦合到所述反馈电路以接收所述反馈电压,所述第三放大器晶体管的源极端耦合到所述第二放大器晶体管的源极端;
第一电流源,所述第一电流源耦合到所述LDO的电压输入端与第一输出晶体管的控制端;
二极管,所述二极管耦合在所述第一电流源与所述第三放大器晶体管的漏极端之间;以及
第二电流源,所述第二电流源耦合在所述第二、第三放大器晶体管的源极端与地之间。
5.如权利要求4所述的LDO,其特征在于,所述LDO单元包括:
第四放大器晶体管,所述第四放大器晶体管具有栅极端、源极端与漏极端;所述第四放大器晶体管的栅极端耦合到所述反馈电路以接收所述反馈电压;所述第四放大器晶体管的源极端耦合到所述第二、第三放大器晶体管的源极端;
第五放大器晶体管,所述第五放大器晶体管具有栅极端、源极端与漏极端;所述第五放大器晶体管的栅极端耦合到所述第一放大器晶体管的栅极端;所述第五放大器晶体管的源极端耦合到所述第一放大器晶体管的源极端;所述第五放大器晶体管的漏极端耦合到所述第四放大器晶体管的漏极端;以及
第二输出晶体管,所述第二输出晶体管具有控制端、第一电流电极与第二电流电极;所述第二输出晶体管的控制端耦合到所述第四、第五放大器晶体管的漏极端之间的节点;所述第二输出晶体管的第一电流电极耦合到所述开关电路以接收所述输入电压;所述第二输出晶体管的第二电流电极提供所述经调节的输出电压。
6.如权利要求1所述的LDO,其特征在于,所述开关电路包括第一开关晶体管,所述第一开关晶体管具有第一、第二电流电极与栅极端;所述第一、第二电流电极分别耦合到所述电压输入端与所述LDO单元的输入端,所述栅极端耦合到所述电荷泵电路的输出端以接收所述开关控制信号。
7.一种接收输入电压、提供经调节输出电压的低压降稳压器LDO,其特征在于,所述LDO包括:
开关电路,所述开关电路接收所述输入电压与供电电压,以及输出所述输入电压和供电电压之一作为被选择的输入电压;
LDO单元,所述LDO单元连接到所述开关电路以接收所述被选择的输入电压,并生成所述经调节输出电压;
电荷泵电路,所述电荷泵电路具有输入端,所述电荷泵电路的输入端连接到所述LDO单元以接收所述经调节输出电压,所述电荷泵电路具有输出端,所述电荷泵电路的输出端耦合到所述开关电路以导通所述开关电路中至少一个开关,以将所述输入电压和供电电压之一输送为所述被选择的输入电压;以及
初始化电路,所述初始化电路耦合到所述电荷泵电路,并配置为向所述电荷泵电路提供大于所述经调节输出电压的附加输出电压,其中所述附加输出电压驱动所述电荷泵电路以导通所述开关电路的所述至少一个开关。
8.如权利要求7所述的LDO,其特征在于,所述开关电路包括开关晶体管,所述开关晶体管具有栅极端、漏极端与源极端,所述开关晶体管的栅极端耦合到所述电荷泵电路,所述开关晶体管的漏极端接收所述供电电压,所述开关晶体管的源极端耦合到所述LDO单元以将所述被选择的输入电压提供给所述LDO单元。
9.如权利要求7所述的LDO,其特征在于,所述LDO单元包括:
第一晶体管,所述第一晶体管具有栅极端、源极端与漏极端,所述第一晶体管的栅极端耦合以接收参考电压,所述第一晶体管的源极端耦合到地;
第二晶体管,所述第二晶体管具有栅极端、源极端与漏极端;所述第二晶体管的栅极端耦合以接收反馈电压,所述第二晶体管的源极端耦合到地;以及
输出晶体管,所述输出晶体管具有栅极端、漏极端与源极端,所述输出晶体管的栅极端耦合到所述第二晶体管的漏极端,所述输出晶体管的漏极端耦合到开关晶体管以接收所述输入电压,所述输出晶体管的源极端提供所述LDO输出电压;
其中所述第一晶体管、第二晶体管与所述输出晶体管为NMOS晶体管。
10.一种启动低压降稳压器LDO的方法,其特征在于,包括:
导通第一开关,以将输入电压通过所述第一开关提供给LDO电路;
响应于所述输入电压,由所述LDO电路生成经调节输出电压;
以所述经调节输出电压供给电荷泵电路;
变换所述LDO输出电压以生成高于经调节输出电压的附加电压;以及
当所述经调节输出电压不足以驱动所述电荷泵电路时,以所述附加电压供给所述电荷泵电路。
CN201710280013.2A 2017-04-25 2017-04-25 低压降稳压器及其启动方法 Active CN108733119B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710280013.2A CN108733119B (zh) 2017-04-25 2017-04-25 低压降稳压器及其启动方法
US15/644,811 US9893607B1 (en) 2017-04-25 2017-07-09 Low drop-out voltage regulator and method of starting same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710280013.2A CN108733119B (zh) 2017-04-25 2017-04-25 低压降稳压器及其启动方法

Publications (2)

Publication Number Publication Date
CN108733119A CN108733119A (zh) 2018-11-02
CN108733119B true CN108733119B (zh) 2022-11-04

Family

ID=61148058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710280013.2A Active CN108733119B (zh) 2017-04-25 2017-04-25 低压降稳压器及其启动方法

Country Status (2)

Country Link
US (1) US9893607B1 (zh)
CN (1) CN108733119B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up
US10895884B2 (en) * 2017-11-14 2021-01-19 Semiconductor Components Industries, Llc Low dropout (LDO) voltage regulator with soft-start circuit
WO2020053879A1 (en) * 2018-09-10 2020-03-19 INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT Madras) Multi-phase low dropout voltage regulator
JP2020135372A (ja) * 2019-02-19 2020-08-31 ローム株式会社 電源回路
US10726881B1 (en) * 2019-04-08 2020-07-28 Texas Instruments Incorporated Supply voltage clamping for improved power supply rejection ratio
US11526186B2 (en) * 2020-01-09 2022-12-13 Mediatek Inc. Reconfigurable series-shunt LDO
JP7391791B2 (ja) * 2020-08-12 2023-12-05 株式会社東芝 定電圧回路
CN113991999B (zh) * 2021-10-18 2024-02-06 上海华虹宏力半导体制造有限公司 电荷泵升压系统
CN114825912A (zh) * 2022-05-24 2022-07-29 无锡友达电子有限公司 具有超低压差的nmos管输出电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459891B2 (en) * 2006-03-15 2008-12-02 Texas Instruments Incorporated Soft-start circuit and method for low-dropout voltage regulators
US20080122505A1 (en) * 2006-09-01 2008-05-29 Sitronix Technology Corp. Charge-pump circuit capable of regulating voltage without any external voltage regulator
US7786712B2 (en) * 2006-12-30 2010-08-31 Advanced Analogic Technologies, Inc. High-efficiency DC/DC voltage converter including up inductive switching pre-regulator and capacitive switching post-converter
US8598854B2 (en) * 2009-10-20 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. LDO regulators for integrated applications
EP2372485B1 (en) * 2010-04-01 2014-03-19 ST-Ericsson SA Voltage regulator
WO2011133542A1 (en) * 2010-04-19 2011-10-27 Rf Micro Devices, Inc. Pseudo-envelope following power management system
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9075422B2 (en) * 2012-05-31 2015-07-07 Nxp B.V. Voltage regulator circuit with adaptive current limit and method for operating the voltage regulator circuit
WO2014013287A1 (en) 2012-07-19 2014-01-23 Freescale Semiconductor, Inc. Linear voltage regulator device and electronic device
US9018924B2 (en) * 2012-09-14 2015-04-28 Nxp B.V. Low dropout regulator
US8981739B2 (en) * 2012-09-26 2015-03-17 Nxp B.V. Low power low dropout linear voltage regulator
CN103941798B (zh) * 2014-04-30 2015-12-02 杭州士兰微电子股份有限公司 低压差线性稳压器
CN105446403A (zh) * 2014-08-14 2016-03-30 登丰微电子股份有限公司 低压差线性稳压器

Also Published As

Publication number Publication date
CN108733119A (zh) 2018-11-02
US9893607B1 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN108733119B (zh) 低压降稳压器及其启动方法
US8575903B2 (en) Voltage regulator that can operate with or without an external power transistor
US8344791B2 (en) Charge pump circuits and methods
EP2701030B1 (en) Low dropout voltage regulator with a floating voltage reference
JP2009020641A (ja) 出力回路
US9710002B2 (en) Dynamic biasing circuits for low drop out (LDO) regulators
US7427890B2 (en) Charge pump regulator with multiple control options
US10784777B2 (en) Output current boosting of capacitor-drop power supplies
US7642760B2 (en) Power supply circuit
US10454376B1 (en) Power supply circuit
US20030122595A1 (en) Low voltage amplifying circuit
US8149231B2 (en) Apparatus for supplying power source
KR101432494B1 (ko) 로우드랍아웃 전압레귤레이터
JP4811948B2 (ja) 整流装置
US9762225B2 (en) Power supply apparatus and control method thereof
US7453249B2 (en) Method for controlling the operation of a low-dropout voltage regulator and corresponding integrated circuit
US10969809B2 (en) Dual input LDO voltage regulator
JP4613112B2 (ja) レギュレータ回路
CN106873691B (zh) 稳压器
CN116529686A (zh) 具有浪涌电流限制能力的低压差调节器
CN112667012B (zh) 射频装置及其电压产生装置
KR100872067B1 (ko) 전원 회로
JP2004213697A (ja) 定電圧回路
US20230054955A1 (en) Wide input voltage range low-power charge pump based ldo
US20230333583A1 (en) Low drop-out regulator circuit, corresponding device and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant