CN112667012B - 射频装置及其电压产生装置 - Google Patents

射频装置及其电压产生装置 Download PDF

Info

Publication number
CN112667012B
CN112667012B CN201911139768.6A CN201911139768A CN112667012B CN 112667012 B CN112667012 B CN 112667012B CN 201911139768 A CN201911139768 A CN 201911139768A CN 112667012 B CN112667012 B CN 112667012B
Authority
CN
China
Prior art keywords
voltage
circuit
terminal
coupled
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911139768.6A
Other languages
English (en)
Other versions
CN112667012A (zh
Inventor
陈智圣
蔡贤皇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN112667012A publication Critical patent/CN112667012A/zh
Application granted granted Critical
Publication of CN112667012B publication Critical patent/CN112667012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一种射频装置及其电压产生装置。电压产生装置包括第一晶体管、第二晶体管以及分压电路。第一晶体管的第一端接收第一电压。第二晶体管的第一端接收第二电压。分压电路的第一连接端与第二连接端分别耦接至第一晶体管与第二晶体管的第二端。分压电路产生第一分压与第二分压。第一分压作为电压产生装置的输出电压。第二分压作为控制电压而被输出至第一晶体管的控制端与第二晶体管的控制端。

Description

射频装置及其电压产生装置
技术领域
本发明是有关于一种电子电路，且特别是有关于一种射频(radio frequency,RF)装置及其电压产生装置。
背景技术
许多射频(Radio Frequency，RF)电子产品(例如移动电话、无线传呼机、无线基础设施、卫星通信装置、电视设备以及/或是其他射频产品)配置了射频电路(诸如射频切换器等)与其他元件。驱动电路可以产生控制信号来改变射频切换器的射频传输路径。一般而言，所述控制信号的摆幅是由驱动电路的电源电压来决定。如何使用所述控制信号的电压来产生驱动电路的电源电压，是技术课题之一。
须注意的是，“背景技术”段落的内容是用来帮助了解本发明。在“背景技术”段落所揭露的部份内容(或全部内容)可能不是所属技术领域中具有通常知识者所知道的习知技术。在“背景技术”段落所揭露的内容，不代表该内容在本发明申请前已被所属技术领域中具有通常知识者所知悉。
发明内容
本发明提供一种射频装置及其电压产生装置，其可以使用第一电压与(或)第二电压来产生输出电压。
本发明的一种电压产生装置包括第一晶体管、第二晶体管以及分压电路。第一晶体管的第一端被配置为接收第一电压。第二晶体管的第一端被配置为接收第二电压。分压电路的第一连接端与第二连接端分别耦接至第一晶体管的第二端与第二晶体管的第二端。分压电路对第一连接端与第二连接端中的至少一者的电压进行分压，而产生第一分压与第二分压。第一分压作为电压产生装置的输出电压。第二分压作为控制电压而被输出至第一晶体管的控制端与第二晶体管的控制端。
本发明的一种射频装置包括第一晶体管、第二晶体管、分压电路、电压调节单元以及射频电路。第一晶体管的第一端被配置为接收第一电压。第二晶体管的第一端被配置为接收第二电压。分压电路的第一连接端与第二连接端分别耦接至第一晶体管的第二端与第二晶体管的第二端。分压电路对第一连接端与第二连接端中的至少一者的电压进行分压而产生第一分压与第二分压。第二分压作为控制电压而被输出至第一晶体管的控制端与第二晶体管的控制端。电压调节单元耦接至分压电路，以接收第一分压。电压调节单元被配置为产生相关于第一分压的正电压与负电压二者至少一者。射频电路耦接至电压调节单元，以接收正电压与负电压二者至少一者。射频电路被配置为依照第一电压而控制射频电路的至少一射频传输路径的导通状态。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种射频装置的电路模块示意图。
图2是依照本发明的一实施例说明图1所示分压电路的电路模块示意图。
图3是依照本发明的另一实施例说明图1所示分压电路的电路模块示意图。
图4是依照本发明的一实施例说明图1所示电压调节单元的电路模块示意图。
图5是依照本发明的一实施例说明图4所示电压调节电路的电路模块示意图。
图6是依照本发明的一实施例说明图1所示射频电路的电路模块示意图。
图7是依照本发明的另一实施例说明图1所示射频电路的电路模块示意图。
符号说明
100、200：射频装置
110、210：电压产生装置
111、112、113、114、211、212、311、321：晶体管
120、220：电压调节单元
121、510：振荡器
122、520：电荷泵
130、230：射频电路
213：分压电路
221：电压调节电路
222：电压产生电路
231、233、234：驱动电路
232、235：射频传输电路
240：电容
310、320：二极管电路
330：分压器
331、332、410、420、430：阻抗电路
610：带隙基准电路
620：低压降稳压器
C1、C1B、C2：控制电压
CK：脉冲信号
Nout：输出节点
R1、R2、R3：电阻
RF1、RF2：射频传输端
SRF：射频信号
SW1、SW2：射频开关
SW3、SW4：开关
VBG：带隙基准电压
Vbias：偏压电压
Vc1、Vc2：控制信号
Vd1、Vd2：分压
Vneg：负电压
Vout：输出电压
Vpos：正电压
Vref：参考电位
Vreg：调节电压
具体实施方式
在本案说明书全文(包括权利要求范围)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求范围)中提及的“第一”、“第二”等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例的一种射频装置200的电路模块示意图。图1所示射频装置200包括电压产生装置210、电压调节单元220以及射频电路230。在图1所示实施例中，电压产生装置210包括晶体管211、晶体管212以及分压电路213。图1所示晶体管211与212可以是p通道金属氧化物半导体(p-channel metal oxide semiconductor，PMOS)晶体管。依照设计需求，在其他实施例中，图1所示晶体管211与212可以是其他晶体管。
晶体管211的第一端(例如源极)可以接收控制信号Vc1(第一电压)。晶体管212的第一端(例如源极)可以接收控制信号Vc2(第二电压)。在其他实施例中，晶体管212的第一端可以接收系统电压(第二电压，例如系统电压Vdd)。在图1所示实施例中，晶体管211与212是低压晶体管。其中，所述低压晶体管的栅源极崩溃电压小于控制信号Vc1(第一电压)与控制信号Vc2(第二电压)任一个的高逻辑位准。
分压电路213的第一连接端与第二连接端分别耦接至晶体管211的第二端(例如漏极)与晶体管212的第二端(例如漏极)。分压电路213对第一连接端与第二连接端中的至少一者的电压进行分压，而产生分压Vd1与分压Vd2。依照设计需求，在一些实施例中，分压Vd1大于或等于分压Vd2。在其他实施例中，分压Vd1可以小于分压Vd2。分压Vd1可以作为电压产生装置210的输出电压。
分压Vd2可以作为晶体管211与212的控制电压。分压Vd2被输出至晶体管211的控制端(例如栅极)与晶体管212的控制端(例如栅极)。举例来说，当控制信号Vc1(第一电压)为高逻辑位准且控制信号Vc2(第二电压)为低逻辑位准时，晶体管211将控制信号Vc1传输至分压电路213，以及分压电路213对控制信号Vc1进行分压而产生分压Vd1与分压Vd2，用以使分压Vd2截止晶体管212。
电压产生装置210可以使用控制信号Vc1(第一电压)与(或)控制信号Vc2(第二电压)来产生分压Vd1与分压Vd2。借由分压电路213所产生的分压Vd2可以调整晶体管211与212的栅源极电压，以避免晶体管211与(或)晶体管212被击溃。举例来说，当控制信号Vc1为高逻辑位准(例如4.3V)而控制信号Vc2为低逻辑位准(例如0V)时，晶体管211为导通而晶体管212为截止。分压电路213可以对控制信号Vc1(第一电压)进行分压而产生较低的分压Vd2(例如2V)给晶体管211与212的控制端。对于晶体管212而言，其栅源极电压Vgs为2V-0V＝2V，没有超过栅源极崩溃电压(例如3V)。因此，晶体管212可以避免被击溃。晶体管211被截止的实施例同样可以参照晶体管212的相关说明来类推，故不再赘述。
电压调节单元220耦接至分压电路213，以接收分压Vd1。电压调节单元220可以产生相关于分压Vd1的正电压Vpos与负电压Vneg二者至少一者。射频电路230耦接至电压调节单元220，以接收正电压Vpos与负电压Vneg二者至少一者。在一些实施例中，射频电路230可以依照控制信号Vc1(第一电压)而控制射频电路230的至少一个射频传输路径的导通状态。举例来说，当控制信号Vc1为第一逻辑态时，射频电路230的射频传输路径可以将射频信号SRF传输至射频传输端RF1。当控制信号Vc1为第二逻辑态时，射频电路230的射频传输路径可以将射频信号SRF传输至射频传输端RF2。
在另一些实施例中，射频电路230可以依照控制信号Vc1与控制信号Vc2而控制射频电路230的至少一个射频传输路径的导通状态。举例来说，当控制信号Vc1为第一逻辑态而控制信号Vc2为第二逻辑态时，射频电路230的射频传输路径可以将射频信号SRF传输至射频传输端RF1。当控制信号Vc1为第二逻辑态而控制信号Vc2为第一逻辑态时，射频电路230的射频传输路径可以将射频信号SRF传输至射频传输端RF2。当控制信号Vc1与控制信号Vc2均为第一逻辑态时，射频电路230的射频传输路径可以将射频信号SRF传输至射频传输端RF1与射频传输端RF2。当控制信号Vc1与控制信号Vc2均为第二逻辑态时，射频电路230不会将射频信号SRF传输至射频传输端RF1与射频传输端RF2。
依照设计需求，在一些实施例中，射频装置200还可以选择性地包括电容240。电容240的第一端耦接至分压电路213，以接收分压Vd1。电容240的第二端耦接于参考电位Vref(例如接地电压GND)。电容240可以抑制控制信号Vc1与控制信号Vc2切换逻辑态时的噪声，以提供较稳定的分压Vd1。
图2是依照本发明的一实施例说明图1所示分压电路213的电路模块示意图。在图2所示实施例中，分压电路213包括二极管电路310、二极管电路320以及分压器330。二极管电路310的阳极耦接分压电路213的所述第一连接端，以耦接至晶体管211。在一些实施例中，二极管电路310可以包含一个二极管。在另一些实施例中，二极管电路310可以包含多个二极管相互串接而成的二极管串。在图2所示实施例中，二极管电路310可以包含二极管形式连接的晶体管(Diode-connected transistor)311。晶体管311的第一端(例如源极)可以作为二极管电路310的阳极。晶体管311的控制端(例如栅极)耦接至晶体管311的第二端(例如漏极)。晶体管311的第二端可以作为二极管电路310的阴极。
二极管电路320的阳极耦接分压电路213的所述第二连接端，以耦接至晶体管212。二极管电路320的阴极耦接至二极管电路310的阴极，以供分压Vd1。在一些实施例中，二极管电路320可以包含一个二极管。在另一些实施例中，二极管电路320可以包含多个二极管相互串接而成的二极管串。在图2所示实施例中，二极管电路320可以包含二极管形式连接的晶体管321。晶体管321的第一端(例如源极)可以作为二极管电路320的阳极。晶体管321的控制端(例如栅极)耦接至晶体管321的第二端(例如漏极)。晶体管321的第二端可以作为二极管电路320的阴极。
分压器330的第一端耦接至二极管电路310与320的阴极。分压器330的第二端耦接至参考电位Vref(例如接地电压GND)。分压器330可以对分压Vd1进行分压，而产生分压Vd2给晶体管211与212的控制端。在图2所示实施例中，分压器330可以包括阻抗电路331以及阻抗电路332。阻抗电路331的第一端耦接分压器330的第一端，以耦接至二极管电路310与320。在一些实施例中，阻抗电路331可以包含一个二极管(或电阻)。在另一些实施例中，阻抗电路331可以包含相互串接的多个二极管(以及/或是多个电阻)。
阻抗电路332的第一端耦接至阻抗电路331的第二端，以提供分压Vd2。阻抗电路332的第二端耦接分压器330的第二端，以耦接至参考电位Vref。在一些实施例中，阻抗电路332可以包含一个二极管(或电阻)。在另一些实施例中，阻抗电路332可以包含相互串接的多个二极管(以及/或是多个电阻)。
图3是依照本发明的另一实施例说明图1所示分压电路213的电路模块示意图。在图3所示实施例中，分压电路213包括阻抗电路410、阻抗电路420以及阻抗电路430。阻抗电路410的第一端耦接分压电路213的所述第一连接端，以耦接至晶体管211。在一些实施例中，阻抗电路410可以包含一个二极管(或电阻)。在另一些实施例中，阻抗电路410可以包含相互串接的至少一个二极管与至少一个电阻。在图3所示实施例中，阻抗电路410包含多个二极管相互串接而成的二极管串，其中二极管的数量可以依照设计需求来决定。
阻抗电路420的第一端耦接分压电路213的所述第二连接端，以耦接至晶体管212。在一些实施例中，阻抗电路420可以包含一个二极管(或电阻)。在另一些实施例中，阻抗电路420可以包含相互串接的至少一个二极管与至少一个电阻。在图3所示实施例中，阻抗电路420包含多个二极管相互串接而成的二极管串，其中二极管的数量可以依照设计需求来决定。
阻抗电路430的第一端耦接至阻抗电路410的第二端与阻抗电路420的第二端，以提供分压Vd1与分压Vd2。阻抗电路430的第二端耦接至参考电位Vref。在一些实施例中，阻抗电路430可以包含一个二极管(或电阻)。在另一些实施例中，阻抗电路430可以包含相互串接的至少一个二极管与至少一个电阻。在图3所示实施例中，阻抗电路430包含多个二极管相互串接而成的二极管串，其中二极管的数量可以依照设计需求来决定。
图4是依照本发明的一实施例说明图1所示电压调节单元220的电路模块示意图。在图4所示实施例中，电压调节单元220包括电压调节电路221以及电压产生电路222。电压调节电路221耦接至分压电路213，以接收分压Vd1作为电源电压。电压调节电路221可以产生调节电压Vreg。依照设计需求，电压调节电路221可以包括电压调节器(voltageregulator)、直流直流转换器(DC-to-DCconverter)或是其他电压调节电路。调节电压Vreg的位准可以依照设计需求来决定。
电压产生电路222耦接至电压调节电路221，以接收调节电压Vreg。电压产生电路222可以产生相关于调节电压Vreg的正电压Vpos与负电压Vneg二者至少一者。在图4所示实施例中，电压产生电路222包括振荡器(Oscillator)510以及电荷泵(charge pump)520。振荡器510耦接至电压调节电路221，以接收调节电压Vreg。振荡器510可以产生相关于调节电压Vreg的脉冲信号CK。本实施例并不限制振荡器510的实施方式。举例来说，依照设计需求，振荡器510可以包括习知的振荡电路或是其他振荡电路。脉冲信号CK的频率可以依照设计需求来决定。
电荷泵520耦接至振荡器510，以接收脉冲信号CK。电荷泵520可以依据脉冲信号CK产生正电压Vpos及/或负电压Vneg。本实施例并不限制电荷泵520的实施方式。举例来说，依照设计需求，电荷泵520可以包括习知的电荷泵电路或是其他电荷泵电路。正电压Vpos与负电压Vneg的位准可以依照设计需求来决定。
图5是依照本发明的一实施例说明图4所示电压调节电路221的电路模块示意图。在图4所示实施例中，电压调节电路221包括带隙基准(Bandgap voltage reference)电路610以及低压降(Low Drop-out,LDO)稳压器620。带隙基准电路610包括晶体管M1、晶体管M2、晶体管M3、晶体管Q1、晶体管Q2、晶体管Q3、放大器A1、电阻R1与电阻R2。低压降稳压器620包括放大器A2、晶体管M4、电阻R3、电阻R4与电容CL。带隙基准电路610的电源端耦接至分压电路213，以接收分压Vd1。带隙基准电路610可以产生带隙基准电压VBG。低压降稳压器620耦接至带隙基准电路610，以接收带隙基准电压VBG。低压降稳压器620可以产生相关于带隙基准电压VBG的调节电压Vreg。
图6是依照本发明的一实施例说明图1所示射频电路230的电路模块示意图。在图6所示实施例中，射频电路230包括驱动电路231以及射频传输电路232。驱动电路231的第一电源端耦接至电压调节单元220，以接收正电压Vpos。驱动电路231的第二电源端耦接至电压调节单元220，以接收负电压Vneg。驱动电路231可以产生相关于控制信号Vc1(第一电压)的控制电压C1与控制电压C1B。
举例来说，当控制信号Vc1为高逻辑位准时，驱动电路231可以选择输出正电压Vpos作为控制电压C1，以及选择输出负电压Vneg作为控制电压C1B。当控制信号Vc1为低逻辑位准时，驱动电路231可以选择输出负电压Vneg作为控制电压C1，以及选择输出正电压Vpos作为控制电压C1B。
射频传输电路232耦接至驱动电路231，以接收控制电压C1与控制电压C1B。依照控制电压C1与控制电压C1B，射频传输电路232可以控制射频传输路径的导通状态。于图6所示实施例中，射频传输路径包括第一路径与第二路径。射频传输电路232包括射频开关SW1、射频开关SW2、开关SW3、开关SW4、电阻R1、电阻R2以及电阻R3。电阻R1的第一端耦接至射频开关SW1的第一端与射频开关SW2的第一端。电阻R1的第二端用以接收偏压电压Vbias。射频开关SW1的第一端可以传输射频信号SRF。射频开关SW1的第二端耦接至射频传输电路232的射频传输端RF1。射频开关SW1的控制端耦接至驱动电路231，以接收控制电压C1。射频开关SW1可以提供所述第一路径。射频开关SW2的第一端可以传输射频信号SRF。射频开关SW2的第二端耦接至射频传输电路232的射频传输端RF2。射频开关SW2的控制端耦接至驱动电路231，以接收控制电压C1B。射频开关SW2可以提供所述第二路径。
电阻R2的第一端耦接至射频开关SW1的第二端。电阻R2的第二端用以接收偏压电压Vbias。开关SW3的第一端耦接至射频开关SW1的第二端。开关SW3的控制端受控于控制电压C1B。开关SW3的第二端用以接收偏压电压Vbias。电阻R3的第一端耦接至射频开关SW2的第二端。电阻R3的第二端用以接收偏压电压Vbias。开关SW4的第一端耦接至射频开关SW2的第二端。开关SW4的控制端受控于控制电压C1。开关SW4的第二端用以接收偏压电压Vbias。其中，偏压电压Vbias可例如是接地电压GND或是一固定电压。
当控制信号Vc1为高逻辑位准时，射频开关SW1为导通，以及射频开关SW2为截止。当控制信号Vc1为低逻辑位准时，射频开关SW1为截止，以及射频开关SW2为导通。根据控制信号Vc1与控制信号Vc2的逻辑态可以将射频信号SRF传输至射频传输端RF1或射频传输端RF2。
图7是依照本发明的另一实施例说明图1所示射频电路230的电路模块示意图。在图7所示实施例中，射频电路230包括驱动电路233、驱动电路234以及射频传输电路235。驱动电路233的第一电源端耦接至电压调节单元220，以接收正电压Vpos。驱动电路233的第二电源端耦接至电压调节单元220，以接收负电压Vneg。驱动电路233可以产生相关于控制信号Vc1(第一电压)的控制电压C1。举例来说，当控制信号Vc1为高逻辑位准时，驱动电路233可以选择输出正电压Vpos作为控制电压C1。当控制信号Vc1为低逻辑位准时，驱动电路233可以选择输出负电压Vneg作为控制电压C1。
驱动电路234的第一电源端耦接至电压调节单元220，以接收正电压Vpos。驱动电路234的第二电源端耦接至电压调节单元220，以接收负电压Vneg。驱动电路234可以产生相关于控制信号Vc2(第二电压)的控制电压C2。举例来说，当控制信号Vc2为高逻辑位准时，驱动电路234可以选择输出正电压Vpos作为控制电压C2。当控制信号Vc2为低逻辑位准时，驱动电路234可以选择输出负电压Vneg作为控制电压C2。
射频传输电路235耦接至驱动电路233与驱动电路234，以接收控制电压C1与控制电压C2。依照控制电压C1与控制电压C2，射频传输电路235可以控制射频传输路径的导通状态。于图7所示实施例中，射频传输电路235包括射频开关SW1、射频开关SW2、开关SW3、开关SW4、电阻R1、电阻R2以及电阻R3。图7所示射频开关SW1、射频开关SW2、开关SW3、开关SW4、电阻R1、电阻R2以及电阻R3可以参照图6所示射频开关SW1、射频开关SW2、开关SW3、开关SW4、电阻R1、电阻R2以及电阻R3的相关说明，故不再赘述。于图7所示实施例中，射频开关SW1的控制端耦接至驱动电路233，以接收控制电压C1。射频开关SW2的控制端耦接至驱动电路234，以接收控制电压C2。开关SW3的控制端受控于控制电压C2。开关SW4的控制端受控于控制电压C1。
因此，当控制信号Vc1与控制信号Vc2均为低逻辑位准时，射频开关SW1与射频开关SW2均为截止。当控制信号Vc1为高逻辑位准且控制信号Vc2为低逻辑位准时，射频开关SW1、开关SW4为导通，以及射频开关SW2、开关SW3为截止，可将射频信号SRF传输至射频传输端RF1。当控制信号Vc1为低逻辑位准且控制信号Vc2为高逻辑位准时，射频开关SW1、开关SW4为截止，以及射频开关SW2、开关SW3为导通，可将射频信号SRF传输至射频传输端RF2。也就是说根据控制信号Vc1与控制信号Vc2的逻辑态可以将射频信号SRF传输至射频传输端RF1或射频传输端RF2。
综上所述，本发明诸实施例所述电压产生装置210可以使用第一电压(例如控制信号Vc1)与/或第二电压(例如控制信号Vc2或是系统电压Vdd)来产生分压Vd1与分压Vd2。其中，分压Vd1可以作为电压产生装置210的输出电压，而分压Vd2可以作为晶体管211与晶体管212的控制电压。借由分压电路所产生的分压Vd2可以调整晶体管211与212的栅源极电压，避免晶体管211与(或)晶体管212被击溃。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定者为准。

Claims (20)

1.一种电压产生装置，其特征在于，包括：
一第一晶体管，具有一第一端被配置为接收一第一电压；
一第二晶体管，具有一第一端被配置为接收一第二电压；以及该电压产生装置进一步包含：
一分压电路，具有一第一连接端与一第二连接端分别耦接至该第一晶体管的一第二端与该第二晶体管的一第二端，其中该分压电路的该第一连接端经由该第一晶体管接收该第一电压,且该分压电路的该第二连接端经由该第二晶体管接收该第二电压,其中该分压电路对该第一连接端与该第二连接端中的至少一者的电压进行分压而产生一第一分压与一第二分压，该第一分压作为该电压产生装置的一输出电压，以及该第二分压作为一控制电压而被输出至该第一晶体管的一控制端与该第二晶体管的一控制端。
2.如权利要求1所述的电压产生装置，其特征在于，其中该第一电压为一第一控制信号，该第二电压为一第二控制信号或一系统电压。
3.如权利要求1所述的电压产生装置，其特征在于，其中当该第一电压为一高逻辑位准且该第二电压为一低逻辑位准时，该第一晶体管将该第一电压传输至该分压电路，以及该分压电路对该第一电压进行分压而产生该第一分压与该第二分压，用以使该第二分压截止该第二晶体管。
4.如权利要求1所述的电压产生装置，其特征在于，其中该第一晶体管与该第二晶体管是低压晶体管。
5.如权利要求4所述的电压产生装置，其特征在于，其中该低压晶体管的一栅源极崩溃电压小于该第一电压与该第二电压任一个的高逻辑位准。
6.如权利要求1所述的电压产生装置，其特征在于，其中该分压电路包括：
一第一二极管电路，具有一阳极耦接该分压电路的该第一连接端；
一第二二极管电路，具有一阳极耦接该分压电路的该第二连接端，其中该第二二极管电路的一阴极耦接至该第一二极管电路的一阴极以提供该第一分压；
以及一分压器，具有一第一端与一第二端分别耦接至该第一二极管电路的该阴极与一参考电压，其中该分压器对该第一分压进行分压而产生该第二分压。
7.如权利要求6所述的电压产生装置，其特征在于，其中该第一二极管电路与该第二二极管电路的任一个包括：
一第三晶体管，具有一第一端作为该阳极，其中该第三晶体管的一控制端耦接至该第三晶体管的一第二端，而该第三晶体管的该第二端作为该阴极。
8.如权利要求6所述的电压产生装置，其特征在于，其中该分压器包括：
一第一阻抗电路，具有一第一端耦接该分压器的该第一端；以及
一第二阻抗电路，具有一第一端耦接至该第一阻抗电路的一第二端以提供该第二分压，而该第二阻抗电路的一第二端耦接该分压器的该第二端。
9.如权利要求8所述的电压产生装置，其特征在于，其中该第一阻抗电路包括至少一第一二极管或至少一第一电阻，以及该第二阻抗电路包括至少一第二二极管或至少一第二电阻。
10.如权利要求1所述的电压产生装置，其特征在于，其中该分压电路包括：
一第一阻抗电路，具有一第一端耦接该分压电路的该第一连接端；
一第二阻抗电路，具有一第一端耦接该分压电路的该第二连接端；以及
一第三阻抗电路，具有一第一端耦接至该第一阻抗电路的一第二端与该第二阻抗电路的一第二端以提供该第一分压与该第二分压，其中该第三阻抗电路的一第二端耦接至一参考电压。
11.如权利要求10所述的电压产生装置，其特征在于，其中该第一阻抗电路包括至少一第一二极管或至少一第一电阻，该第二阻抗电路包括至少一第二二极管或至少一第二电阻，以及该第三阻抗电路包括至少一第三二极管或至少一第三电阻。
12.一种射频装置，其特征在于，包括：
一第一晶体管，具有一第一端被配置为接收一第一电压；
一第二晶体管，具有一第一端被配置为接收一第二电压；
一分压电路，具有一第一连接端与一第二连接端分别耦接至该第一晶体管的一第二端与该第二晶体管的一第二端，其中该分压电路对该第一连接端与该第二连接端中的至少一者的电压进行分压而产生一第一分压与一第二分压，以及该第二分压作为一控制电压而被输出至该第一晶体管的一控制端与该第二晶体管的一控制端；
一电压调节单元，耦接至该分压电路以接收该第一分压，被配置为产生相关于该第一分压的一正电压与一负电压二者至少一者；以及
一射频电路，耦接至该电压调节单元以接收该正电压与该负电压二者至少一者，被配置为依照该第一电压而控制该射频电路的至少一射频传输路径的导通状态。
13.如权利要求12所述的射频装置，其特征在于，另包括：
一电容，具有一第一端耦接至该分压电路以接收该第一分压，其中该电容的一第二端耦接于一参考电位。
14.如权利要求12所述的射频装置，其特征在于，其中该电压调节单元包括：
一电压调节电路，耦接至该分压电路以接收该第一分压作为一电源电压，被配置为产生一调节电压；以及
一电压产生电路，耦接至该电压调节电路以接收该调节电压，被配置为产生相关于该调节电压的该正电压与该负电压。
15.如权利要求14所述的射频装置，其特征在于，其中该电压调节电路包括：
一带隙基准电路，具有一电源端耦接至该分压电路以接收该第一分压，被配置为产生一带隙基准电压；以及
一低压降稳压器，耦接至该带隙基准电路以接收该带隙基准电压，被配置为产生相关于该带隙基准电压的该调节电压。
16.如权利要求14所述的射频装置，其特征在于，其中该电压产生电路包括：
一振荡器，耦接至该电压调节电路以接收该调节电压，被配置为产生相关于该调节电压的一脉冲信号；以及
一电荷泵，耦接至该振荡器以接收该脉冲信号，被配置为依据该脉冲信号产生该正电压与该负电压。
17.如权利要求12所述的射频装置，其特征在于，其中该射频电路包括：
一第一驱动电路，其中该第一驱动电路的一第一电源端耦接至该电压调节单元以接收该正电压，该第一驱动电路的一第二电源端耦接至该电压调节单元以接收该负电压，以及该第一驱动电路被配置为产生相关于该第一电压的一第一控制电压；
一第二驱动电路，其中该第二驱动电路的一第一电源端耦接至该电压调节单元以接收该正电压，该第二驱动电路的一第二电源端耦接至该电压调节单元以接收该负电压，以及该第二驱动电路被配置为产生相关于该第二电压的一第二控制电压；以及
一射频传输电路，耦接至该第一驱动电路与该第二驱动电路以接收该第一控制电压与该第二控制电压，被配置为依照该第一控制电压与该第二控制电压而控制该至少一射频传输路径的导通状态。
18.如权利要求12所述的射频装置，其特征在于，其中该射频电路包括：
一驱动电路，其中该驱动电路的一第一电源端耦接至该电压调节单元以接收该正电压，该驱动电路的一第二电源端耦接至该电压调节单元以接收该负电压，以及该驱动电路被配置为产生相关于该第一电压的一第一控制电压与一第二控制电压；以及
一射频传输电路，耦接至该驱动电路以接收该第一控制电压与该第二控制电压，被配置为依照该第一控制电压与该第二控制电压而控制该至少一射频传输路径的导通状态。
19.如权利要求18所述的射频装置，其特征在于，其中该至少一射频传输路径包括一第一路径与一第二路径，该射频传输电路包括：
一第一射频开关，被配置为提供该第一路径，其中该第一射频开关的一第一端被配置为接收一射频信号，该第一射频开关的一第二端耦接至该射频传输电路的一第一射频传输端，以及该第一射频开关的一控制端耦接至该驱动电路以接收该第一控制电压；以及
一第二射频开关，被配置为提供该第二路径，其中该第二射频开关的一第一端被配置为接收该射频信号，该第二射频开关的一第二端耦接至该射频传输电路的一第二射频传输端，以及该第二射频开关的一控制端耦接至该驱动电路以接收该第二控制电压。
20.如权利要求19所述的射频装置，其特征在于，其中该射频传输电路更包括：
一第一电阻，具有一第一端耦接至该第一射频开关的该第一端与该第二射频开关的该第一端，其中该第一电阻的一第二端用以接收一偏压电压；
一第二电阻，具有一第一端耦接至该第一射频开关的该第二端，其中该第二电阻的一第二端用以接收该偏压电压；
一第三电阻，具有一第一端耦接至该第二射频开关的该第二端，其中该第三电阻的一第二端用以接收该偏压电压；
一第一开关，具有一第一端耦接至该第一射频开关的该第二端，其中该第一开关的一控制端受控于该第二控制电压，以及该第一开关的一第二端用以接收该偏压电压；以及
一第二开关，具有一第一端耦接至该第二射频开关的该第二端，其中该第二开关的一控制端受控于该第一控制电压，以及该第二开关的一第二端用以接收该偏压电压。
CN201911139768.6A 2019-10-16 2019-11-20 射频装置及其电压产生装置 Active CN112667012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108137340 2019-10-16
TW108137340A TWI734221B (zh) 2019-10-16 2019-10-16 射頻裝置及其電壓產生裝置

Publications (2)

Publication Number Publication Date
CN112667012A CN112667012A (zh) 2021-04-16
CN112667012B true CN112667012B (zh) 2023-04-07

Family

ID=72603430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911139768.6A Active CN112667012B (zh) 2019-10-16 2019-11-20 射频装置及其电压产生装置

Country Status (4)

Country Link
US (1) US11290136B2 (zh)
EP (1) EP3809596B1 (zh)
CN (1) CN112667012B (zh)
TW (1) TWI734221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734221B (zh) * 2019-10-16 2021-07-21 立積電子股份有限公司 射頻裝置及其電壓產生裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106569535A (zh) * 2015-10-13 2017-04-19 意法设计与应用股份有限公司 有压差检测器和偏置电流限制器的电压调节器及相关方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010545A (zh) * 1973-05-24 1975-02-03
DE69515979T2 (de) 1994-12-29 2000-10-05 Koninkl Philips Electronics Nv Mobilfunkendgerät mit einem Schaltkreis
JPH08204528A (ja) * 1995-01-23 1996-08-09 Sony Corp スイツチ回路及び複合スイツチ回路
JP2000004149A (ja) * 1998-06-16 2000-01-07 New Japan Radio Co Ltd Ｓｐｄｔスイッチ半導体集積回路
JP3426993B2 (ja) 1999-02-03 2003-07-14 三洋電機株式会社 スイッチ回路装置
JP2001068984A (ja) 1999-08-25 2001-03-16 Nec Corp 半導体スイッチ回路及び移動体通信端末装置
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7796969B2 (en) * 2001-10-10 2010-09-14 Peregrine Semiconductor Corporation Symmetrically and asymmetrically stacked transistor group RF switch
JP2005006072A (ja) 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
JP2005006143A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ回路および半導体装置
US7068074B2 (en) * 2004-06-30 2006-06-27 Agere Systems Inc. Voltage level translator circuit
KR20060048619A (ko) * 2004-06-30 2006-05-18 마츠시타 덴끼 산교 가부시키가이샤 고주파 스위치 회로장치
US7602161B2 (en) * 2006-05-05 2009-10-13 Standard Microsystems Corporation Voltage regulator with inherent voltage clamping
TWI313965B (en) 2006-05-23 2009-08-21 Circuit and fabrication structures for cmos switches
JP5051129B2 (ja) 2006-05-23 2012-10-17 日本電気株式会社 高周波スイッチ回路
TWI424301B (zh) * 2009-12-24 2014-01-21 Richwave Technology Corp 以序列延遲方式來任意調變輸出電壓之電壓調節器及相關電壓調節方法
CN102147629A (zh) * 2010-02-04 2011-08-10 立积电子股份有限公司 任意调变输出电压的电压调节器及相关电压调节方法
US8093940B2 (en) * 2010-04-16 2012-01-10 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch
CN101866635B (zh) * 2010-05-27 2012-08-08 旭曜科技股份有限公司 转压器
KR101143470B1 (ko) * 2010-07-02 2012-05-08 에스케이하이닉스 주식회사 전압 정류 회로
JP5366914B2 (ja) 2010-11-25 2013-12-11 パナソニック株式会社 高周波半導体スイッチ回路
US9543929B2 (en) * 2012-01-06 2017-01-10 Richwave Technology Corp. Apparatus and method for obtaining power voltage from control signals
US9231578B2 (en) * 2012-01-06 2016-01-05 Richwave Technology Corp. Apparatus and method for obtaining auxiliary voltage from control signals
US20140253087A1 (en) * 2013-03-05 2014-09-11 Richwave Technology Corp. Fixed voltage generating circuit
US9088252B2 (en) * 2013-03-05 2015-07-21 Richwave Technology Corp. Fixed voltage generating circuit
US9595933B2 (en) * 2013-12-30 2017-03-14 Lansus Technologies Inc. Power amplifier device and circuits
US9590500B2 (en) * 2014-12-10 2017-03-07 Richwave Technology Corp. Voltage generator
CN108292837B (zh) * 2015-09-21 2020-01-17 西普托特技术有限责任公司 用于保护电路的单晶体管器件以及方法
JP6780296B2 (ja) * 2016-05-31 2020-11-04 ソニー株式会社 送信装置および通信システム
TWI609571B (zh) * 2016-11-28 2017-12-21 立積電子股份有限公司 用於功率放大器之提升電路
TWI654871B (zh) * 2017-04-05 2019-03-21 立積電子股份有限公司 電源控制電路及其方法
TWI633733B (zh) * 2017-04-18 2018-08-21 立積電子股份有限公司 電源供應器及電源供應器的操作方法
TWI657328B (zh) * 2017-11-28 2019-04-21 立積電子股份有限公司 低壓降穩壓器及電源輸出裝置
CN109584763B (zh) * 2019-01-09 2020-12-04 惠科股份有限公司 驱动电路和显示面板
TWI734221B (zh) * 2019-10-16 2021-07-21 立積電子股份有限公司 射頻裝置及其電壓產生裝置
CN112688712B (zh) * 2019-10-17 2022-07-19 立积电子股份有限公司 射频装置及其电压产生装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106569535A (zh) * 2015-10-13 2017-04-19 意法设计与应用股份有限公司 有压差检测器和偏置电流限制器的电压调节器及相关方法

Also Published As

Publication number Publication date
TW202118247A (zh) 2021-05-01
US11290136B2 (en) 2022-03-29
US20210119651A1 (en) 2021-04-22
TWI734221B (zh) 2021-07-21
CN112667012A (zh) 2021-04-16
EP3809596B1 (en) 2023-06-07
EP3809596A1 (en) 2021-04-21

Similar Documents

Publication Publication Date Title
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
CN106558987B (zh) 低静态电流线性调节器电路
US6501253B2 (en) Low electrical consumption voltage regulator
EP2701030B1 (en) Low dropout voltage regulator with a floating voltage reference
US20010050546A1 (en) Linear regulator with low overshooting in transient state
US10075139B2 (en) Linear high voltage driver with programmable differential and common mode gain
US9342085B2 (en) Circuit for regulating startup and operation voltage of an electronic device
US20140167714A1 (en) Soft-start circuits and power suppliers using the same
CN112667012B (zh) 射频装置及其电压产生装置
US6281744B1 (en) Voltage drop circuit
US20190199220A1 (en) Fast-charging voltage generator
US10069410B1 (en) Multi-level power-domain voltage regulation
CN112688712B (zh) 射频装置及其电压产生装置
US20240053781A1 (en) Low-dropout regulator with inrush current limiting capabilities
US10795392B1 (en) Output stage circuit and related voltage regulator
US20060012401A1 (en) Diode circuit
US8779732B2 (en) Step-up circuit having reference voltage generator to control voltage increase in accordance with supply voltage
CN112994221B (zh) 一种芯片及电子设备
US11683010B2 (en) Oscillation circuit
US20240126315A1 (en) Electronic device with voltage linear regulator and method of operating thereof
JP7272152B2 (ja) バイアス電流回路、発振回路
KR20170101437A (ko) Ldo 타입의 전압 레귤레이터
CN112467977A (zh) 一种射频开关及其电荷泵稳压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant