JP5623653B2 - 集積回路デバイス内の内部電源を共有するための方法および装置 - Google Patents

集積回路デバイス内の内部電源を共有するための方法および装置 Download PDF

Info

Publication number
JP5623653B2
JP5623653B2 JP2013540186A JP2013540186A JP5623653B2 JP 5623653 B2 JP5623653 B2 JP 5623653B2 JP 2013540186 A JP2013540186 A JP 2013540186A JP 2013540186 A JP2013540186 A JP 2013540186A JP 5623653 B2 JP5623653 B2 JP 5623653B2
Authority
JP
Japan
Prior art keywords
regulator
power supply
internal power
supply voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013540186A
Other languages
English (en)
Other versions
JP2014501016A (ja
JP2014501016A5 (ja
Inventor
ピーター・ギリンガム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Management Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2014501016A publication Critical patent/JP2014501016A/ja
Publication of JP2014501016A5 publication Critical patent/JP2014501016A5/ja
Application granted granted Critical
Publication of JP5623653B2 publication Critical patent/JP5623653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、一般に集積回路デバイスに関し、詳細には、内部電源を有する集積回路デバイスに関する。
DRAM(ダイナミックランダムアクセスメモリ)、およびフラッシュ(電気的消去可能/プログラム可能不揮発性メモリ)などの集積回路デバイスは通常は動作のために、データの記憶、読出し、および消去を含む別々の動作のためのいくつかの電圧を必要とする。これらの電圧は、Vddと呼ばれることが多い外部的に供給される電圧源を用いて内部的に発生される。
従来型のDRAMデバイスは、メモリセルに記憶されたVddレベルより高くワード線を駆動するための高い電圧を供給するためのVpp電源と、セルプレートをレール中間電位に駆動するためのVdd/2電源と、メモリセル基板に負のバックバイアス電位を供給するためのVbb電源とを有し得る。
従来型のNANDフラッシュデバイスは、ページ読出し動作時に選択されたブロック内の非選択のワード線に印加するためのVpass、ページプログラム動作において選択されたワード線に印加するためのVpgm、およびブロック消去動作時に選択されたブロック内のワード線に印加するためのVersを発生するためのポンプ回路を有し得る。
これらの内部電圧源回路は、かなりのチップ面積を占有し、ダイサイズおよびコストを増大させ、これは大きなポンプおよび蓄積コンデンサを必要とする容量性ポンプ回路が用いられる場合に特に当てはまる。電圧源回路はまた、性能を制限する場合がある。たとえばNANDフラッシュデバイスでは、Vpgm電圧はパルス化されて、ベリファイ読出し動作と交互にワード線に繰り返し印加されなければならない。ワード線を充電するために時間がかかることにより、各プログラム/ベリファイ読出しサイクルにオーバヘッドが追加され、NANDフラッシュ性能において決定的に重要な要因であるプログラム時間パラメータtPR0Gが増加し得る。
一部の集積回路デバイス、たとえばJEDEC(米国電子工業会)仕様JESD209-2Bに記載されているLPDDR2(低電力ダブルデータレート2(Low-Power Double Data Rate 2))DRAMでは、所与の時間ウィンドウ内で活動化状態にすることができるバンクの数はtFAW(4バンク活動化ウィンドウ(Four bank Activate Window))に依存し、これは高速グレードに対しては50nsと規定されている。この期間内でデバイスに8バンクすべてを活動化状態にするコマンドを発行することはできるが、周期的なtFAWウィンドウ内で最大で4つのバンクを活動化状態にすることをユーザに強制することによって、tFAWの制約は内部Vpp発生器、および恐らく他の内部電圧発生器に対しても電流駆動要件を制限する。この制約によりVpp発生器のサイズを、制約のないバンク活動化の場合に必要なものより縮小することが可能になり、それによってダイ面積およびコストが節約される。
いくつかのメモリデバイスが組み合わされてより大きなメモリサブシステムを形成するときは、それらはしばしば共通の共有バスに接続される。この場合、すべてのデバイスをそれらの最大能力まで働かせるのに十分なコマンド帯域幅がない場合がある。たとえば、400MHzで動作する共有コマンドバスに接続された8個のLPDDR2 DRAMデバイスの場合は、50nsのtFAWウィンドウ内で各デバイスに4バンク活動化コマンドを発行することは不可能である。1つのコマンドは、クロックの2つのエッジすなわち2.5nsを必要とする。したがってデバイスの少なくともいくつかは、それらの内部Vpp発生器の能力を十分に利用しないことになる。DRAM製造業者が、ある範囲の内部電圧発生器駆動能力および最適化したダイサイズを有するメモリ製品の異なる変形品を提供することは実際的ではない。メモリ製造業者はコストを下げるために、大量の標準化された製品に依存している。
米国特許出願第12/757,540号
本発明は、複数の集積回路の内部電圧を一緒に接続するための方法および装置を提供する。これにより、そうでなければアイドル状態にあるリソースの共有化された使用が可能になり、結果として、より大きな容量および縮小されたサイズが得られる。本発明は、単一または複数の電圧の共有に適合することができる。装置は、外部環境からの内部電源への接続を有する集積回路を含む。他の実施形態は、いくつかの内部電源へのアクセスをもたらす。方法はアクセスを利用可能にし、複数の集積回路内部電圧を接続するプロセスおよび制御を含む。
他の実施形態は、1つの集積回路が別の同様な集積回路の内部電源を制御することを可能にする。これは、制御される集積回路の電源のレギュレータをディスエーブルする能力によって示され、結果として電力消費が低減され、リソースのより効率的な割当てをもたらす。
システムは、一緒に接続されて電源を共有する複数の集積回路を含む。
本発明の他の特徴および利点は、添付の図面と共に以下の詳細な説明を読むことにより明らかになるであろう。
従来型のMCP(マルチチップパッケージ(Multi-Chip Package))エンクロージャのブロック図である。 本発明の実施形態を含んだMCPエンクロージャのブロック図である。 従来型の電源のブロック図である。 本発明の第3の実施形態に適した切替え可能な電源のブロック図である。 本発明の第3の実施形態を組み込んだMCPエンクロージャの別のブロック図である。 本発明の方法のフローチャートである。
添付の図面全体を通して同様な特徴は同様な参照番号によって識別されることに留意されたい。
メモリダイは、より高い体積効率を得るために単一の基板上に積層し、一緒にパッケージすることができる。パッケージ内のメモリデバイスと、パッケージ上の端子との間の相互接続は、ワイヤボンドまたはTSV(シリコン貫通ビア(Through Silicon Via))によって達成することができる。2010年4月9日に出願された米国特許出願第12/757,540号は、積層型メモリデバイスのためのチップ選択およびバス構成について述べている。個別にパッケージされたメモリデバイスと同様に、MCP(マルチチップパッケージ)エンクロージャ内の複数のダイは、しばしば同じバスに接続される。
図1を参照すると従来型の構成において、上述のtFAW仕様を有する4つのLPDDR DRAMダイが、単一のMCP100内に一緒にパッケージされると仮定する。
4つすべてのダイ上のアドレスおよびコマンド入力は一緒に結線されて、MCPアドレス/コマンド端子に接続される。同様に双方向データバス端子(DQ)は、各ダイに共通に接続される。別々のチップイネーブルピン(CE1…CE4)は、コマンドがMCP内の個々のLPDDR2ダイに向かって導かれることを可能にする。クロックは特に示されていないが、アドレス/コマンドおよびデータバスの一部として含まれる。電源(Vdd、Vss、Vddq、およびVssq)も4つすべてのダイに共通に供給される。この構成は、個別の個々にパッケージされたメモリデバイスを備えるボードレベルメモリサブシステムと同じ弱点を共有する。各ダイでのバンク活動化はtFAW仕様によって制限され、ダイが一定の数を超えると各ダイをtFAW限界まで働かせるためにはコマンド帯域幅が不十分となる。
図2を参照すると本発明の実施形態200では、すべてが従来型のMCP100と同じtFAW仕様をもつLPDDR2機能を有する4つのダイ202、203、204、および205が、単一のMCP201内に一緒にパッケージされると仮定する。これらのダイは、それぞれ共通のバス207を通じた内部Vpp電圧源へのワイヤボンドパッドまたはTSVバンプ接続212、213、214、および215を追加することによって変更されている。第2の実施形態は、同様なやり方でVbbまたはVdd/2などの他の内部電圧源への接続をもたらす。結果としてダイ202、203、204、および205すべての電源が並列のときに、回路構成要素のサイズを縮小することができる。
MCPエンクロージャまたは封入体内では、ダイ202、203、204、および205のそれぞれのための内部Vpp電源ノード212、213、214、および215は、バス207に一緒に結線される。ダイ202、203、204、および205のそれぞれが50nsのtFAWウィンドウ内で4つのバンクを活動化状態にするのに十分なVpp電流を供給する能力があると仮定すると、4つのダイの間での16個のバンクの配分に関わらず、4つのダイの積層体200はtFAWウィンドウ内での16個のバンクの活動化をサポートすることができる。これは結果として、内部電源をより大きくするための追加のダイ面積の代償なしに、性能の著しい向上をもたらすことができる。
図3は、従来型のVppポンプ回路300のブロック図である。容量性ポンプ回路は、Vdd電源から電流を引き出し、レベルをVddより高い電位まで昇圧する。簡単な形の回路によりVddの倍に近いVppレベルを得ることができる。当技術分野では、2×Vddより高い電圧レベルを得るためのより複雑な回路が知られている。Vbbポンプ(図示せず)も同様な構造を有する。
発振器302は、容量性ポンプ304を制御するためのクロック信号を発生する。各クロックサイクルごとに、ある量の電荷が出力に供給されてVppレベルを増加させる。電荷を保持しかつ、各クロックサイクルごとに電荷を放出することによって引き起こされる電圧ステップを減衰するために、しばしば蓄積コンデンサが出力に接続され、このようなコンデンサはかなり大きくなる場合があり、集積回路チップ上の相当な空間を占有し得る。レギュレータ306はVppのレベルを検出して、Vppが所望のレベルに達した時点を判定する。これが生じたときは、レギュレータ306の出力はローになって発振器302およびポンプ304をディスエーブルする。Vpp電源は、EN入力信号を用いてイネーブルまたはディスエーブルすることができる。メモリ内のデータを維持する必要がないディープパワーダウンモードでは、EN入力信号をローにすることによってレギュレータ306を直接ディスエーブルし、ANDゲート308を用いて発振器302およびポンプ304をターンオフすることができる。動作時はVppレベルが所望のレベルより低いときは、3つのブロック302、304、および306すべてが電力を消費する。Vppが所望のレベルに達したときはレギュレータ306のみが電力を消費する。ディープパワーダウンモードでは電力を節約するために、レギュレータ306はEN入力信号によって完全にターンオフされる。
第3の実施形態ではダイの1つだけの中のレギュレータがイネーブルされ、残りのレギュレータはディスエーブルされる。これは自己リフレッシュデータ保持モードにおいて電力を大幅に低減し、これは携帯電話などのハンドヘルド携帯装置において特に重要である。
図4は、本発明の第3の実施形態に適した切替え可能な電源400のブロック図である。Vpp電源400は、レギュレータ306をイネーブルするための追加の入力ENR 407を有する。ENR 407がハイレベル(1)にある場合は、回路は図3のVpp電源と全く同様に機能する。この実施形態ではレギュレータ306は、ENR入力407上のローレベル信号(0)によってディスエーブルすることができる。入力ENR 407はANDゲート402の1つの入力に接続され、その結果ENR上に信号(0)があるときはレギュレータ306をディスエーブルする。さらに外部的に供給されるレギュレータ入力RIN 406がマルチプレクサ404を通じて接続されて発振器302およびポンプ304を制御する。Vpp電源400はまた、ROUT端子408上に局部的なレギュレータ出力を生じる。
図4の電源を組み込んだ、本発明の第3の実施形態の図5を参照する。図1のようにダイ501、502、503、および504のそれぞれのための内部Vpp電源ノード212、213、214、および215は、MCP500内のバス207に一緒に結線される。しかしこの実施形態ではLPDDR2ダイ#1 501は、論理ハイ(1)511、すなわちENR入力512に印加されたVddレベルの結果としてイネーブルされたレギュレータを有し、LPDDR2ダイ#2 502、#3 503、および#4 504はそれぞれライン521、531、および541上の論理ロー(0)、すなわち対応するENR入力522、523、および524に印加されたVssレベルの結果としてディスエーブルされたレギュレータを有する。ダイ#1上のレギュレータ出力ROUT513は、それぞれダイ#2 502、#3 503、および#4 504上のレギュレータ入力523、533、および543RINに接続される。結果としてMCP500内で1つのレギュレータ(LPDDR2ダイ#1 501上のもの)だけがイネーブルされ、電力消費が低減される。前と同様に、短い期間内に複数のバンクが活動化状態にされたときなど、Vppに対する電流駆動要件を満たすために必要なときは、ダイ501、502、503、および504上のすべてのVppポンプを活動化状態にすることができる。この技法はまた、Vbb基板バイアス電源などのMCP DRAM内の他の電源にも適用することができる。これはまた、VprogまたはVersチャージポンプなどのMCP構成でのNANDフラッシュデバイス上の内部電源にも適用することができる。
Vppなどのポンプ式電源は、問題なく一緒に連結することができる。各デバイスがそれ自体のレギュレータをイネーブルされた場合は、デバイス間のばらつきにより、各レギュレータはわずかに異なる電圧でポンプをディスエーブルする場合がある。基本的に最も高い閾値を有するレギュレータが、組み合わされたシステムの全体のVppレベルを決定することになる。通常はVpp電源内のレギュレータは、電圧を正確に閾値ポイントに確立するように過剰な電荷を引き出すことはないので、レギュレータ閾値レベルにばらつきがあることによって電力が浪費されることはない。
図6は本発明の方法のフローチャートである。上述のように第1のステップは、個々のメモリデバイス上に内部電源に接続された端子を設けることである。従来技術のデバイスではこれらの接続は、他の構成要素にアクセスすることができない。上述のようにこの方法は、DRAM、NANDフラッシュおよびNORフラッシュを含むフラッシュメモリ、PCRAM(相変化ランダムアクセスメモリ)、および内部電源を含む任意のメモリ素子などの多様なデバイスで正しく機能する。
次のステップは、デバイスの端子を一緒に接続してデバイスが電源を共有できるようにすることである。図1に示されるような最も簡単な実施形態では終了する。同じプロセスは続けて、Vbb基板バイアス電源などのMCP DRAM内の電源など、メモリデバイスの内部の他の電圧を接続することができる。これはまたVprogまたはVersチャージポンプなどのMCP構成でのNANDフラッシュデバイス上の内部電源にも適用することができる。
内部レギュレータをそれらの内部電源内に有するデバイスでは、このプロセスが続けられる。このような場合はデバイスには、レギュレータ入力および/またはレギュレータ出力接続部が設けられる。第1のデバイスのレギュレータ出力接続部は、少なくとも1つ、およびしばしばいくつかのデバイスのレギュレータ入力に接続される。これは上述のように、第1のデバイスが他のデバイスのレギュレータをスイッチオンおよびオフして電力を節約し熱の蓄積を低減することを可能にする。
諸図はVpp電源の共有のみを示すが、性能を改善し、電力消費を低減し、各個々のダイ内のダイ面積を最適化するように、内部電源の任意の組合せ、または内部電源のすべてをMCPエンクロージャ内で共有することができる。これらの技法は、DRAM、NANDフラッシュおよびNORフラッシュを含むフラッシュメモリ、ならびにPCRAM(相変化ランダムアクセスメモリ)および他の新たなメモリ技術などの他の形のメモリに適用することができる。
200 ダイ積層体、複数デバイス集積回路
201 MCP、エンクロージャ
202 ダイ
203 ダイ
204 ダイ
205 ダイ
207 バス
208 内部電源への接続部
212 内部Vpp電源ノード
213 内部Vpp電源ノード
214 内部Vpp電源ノード
215 内部Vpp電源ノード
302 発振器
304 容量性ポンプ、ポンプ
306 レギュレータ
308 ANDゲート
400 Vpp電源
402 ANDゲート
404 マルチプレクサ
406 入力RIN
407 入力ENR
408 ROUT端子
500 MCP
501 ダイ
502 ダイ
503 ダイ
504 ダイ
511 論理ハイ(1)
512 ENR入力
513 出力ROUT
521 ライン
522 ENR入力
523 ENR入力
523 RIN入力
524 ENR入力
531 ライン
533 RIN入力
541 ライン
543 RIN入力

Claims (11)

  1. 複数のメモリデバイスを備えるマルチチップパッケージであって、
    各メモリデバイスが、内部電源電圧端子に接続された内部電源電圧発生器を備え、各メモリデバイスの前記内部電源電圧端子が、当該マルチチップパッケージ内で一緒に接続され、
    前記内部電源電圧発生器が、レギュレータ出力端子、レギュレータ入力端子、およびレギュレータイネーブル端子に接続されたレギュレータと、前記レギュレータ入力端子および前記レギュレータに接続されたポンプ回路とを備え、
    第1のメモリデバイスの前記レギュレータイネーブル端子が、当該マルチチップパッケージ内で前記第1のメモリデバイス内の前記レギュレータをイネーブルするために第1の電圧に接続され、
    第2のメモリデバイスの前記レギュレータイネーブル端子が、当該マルチチップパッケージ内で前記第2のメモリデバイス内の前記レギュレータをディスエーブルするために第2の電圧に接続され、
    前記第1のメモリデバイスの前記レギュレータ出力端子が、第2のメモリデバイスの前記レギュレータ入力端子に接続され、
    前記第2のメモリデバイス内の前記レギュレータがディスエーブルされる時、前記第2のメモリデバイス内のポンプ回路が前記第1のメモリデバイス内の前記レギュレータによってエネーブルされ、制御される、マルチチップパッケージ。
  2. マルチチップパッケージを構成する方法であって、内部電源電圧端子に接続された内部電源電圧発生器を各メモリダイが有する、複数のメモリダイを設けるステップと、前記マルチチップパッケージ内で各メモリダイの前記内部電源電圧端子を一緒に接続するステップとを含み、
    前記内部電源電圧発生器が、レギュレータ出力端子、レギュレータ入力端子、およびレギュレータイネーブル端子に接続されたレギュレータと、前記レギュレータ入力端子および前記レギュレータに接続されたポンプ回路とをさらに含み、
    当該方法が、
    第1のメモリダイの前記レギュレータイネーブル端子を前記マルチチップパッケージ内で前記第1のメモリダイ内の前記レギュレータをイネーブルするために第1の電圧に接続するステップと、
    第2のメモリダイの前記レギュレータイネーブル端子を前記マルチチップパッケージ内で前記第2のメモリダイ内の前記レギュレータをディスエーブルするために第2の電圧に接続するステップと、
    前記第1のメモリダイの前記レギュレータ出力端子を前記第2のメモリダイの前記レギュレータ入力端子に接続するステップと、
    前記第2のメモリダイ内の前記レギュレータがディスエーブルされる時、前記第2のメモリダイ内のポンプ回路が、前記第1のメモリダイ内の前記レギュレータによって、エネーブルされ、制御されるステップをさらに含む方法。
  3. 前記メモリダイがDRAMダイである、請求項2に記載のマルチチップパッケージを構成する方法。
  4. 前記内部電源電圧発生器がワード線電源電圧発生器である、請求項3に記載のマルチチップパッケージを構成する方法。
  5. 前記内部電源電圧発生器が基板バイアス電源電圧発生器である、請求項3に記載のマルチチップパッケージを構成する方法。
  6. 前記メモリダイがフラッシュメモリダイである、請求項2に記載のマルチチップパッケージを構成する方法。
  7. 前記フラッシュメモリダイがNANDフラッシュダイである、請求項6に記載のマルチチップパッケージを構成する方法。
  8. 前記内部電源電圧発生器がページプログラム電源電圧発生器である、請求項7に記載のマルチチップパッケージを構成する方法。
  9. 前記内部電源電圧発生器がブロック消去電源電圧発生器である、請求項7に記載のマルチチップパッケージを構成する方法。
  10. マルチチップパッケージを構成する方法であって、
    内部電源電圧端子に接続された内部電源電圧発生器を各メモリデバイスが有する、複数のメモリデバイスを設けるステップと、
    前記マルチチップパッケージ内で各メモリデバイスの前記内部電源電圧端子を一緒に接続するステップとを含む方法であって、
    前記内部電源電圧発生器が、レギュレータ出力端子、レギュレータ入力端子、およびレギュレータイネーブル端子に接続されたレギュレータと、前記レギュレータ入力端子および前記レギュレータに接続されたポンプ回路とを含み、
    当該方法が、
    第1のメモリデバイスの前記レギュレータイネーブル端子を前記マルチチップパッケージ内で前記第1のメモリデバイス内の前記レギュレータをイネーブルするために第1の電圧に接続するステップと、
    第2のメモリデバイスの前記レギュレータイネーブル端子を前記マルチチップパッケージ内で前記第2のメモリデバイス内の前記レギュレータをディスエーブルするために第2の電圧に接続するステップと、
    前記第1のメモリデバイスの前記レギュレータ出力端子を前記第2のメモリデバイスの前記レギュレータ入力端子に接続するステップと、
    前記第2のメモリデバイス内の前記レギュレータがディスエーブルされる時、前記第2のメモリデバイス内のポンプ回路が、前記第1のメモリデバイス内の前記レギュレータによって、エネーブルされ、制御されるステップをさらに含む方法。
  11. 共通パッケージ内の少なくとも1つの他の同様の集積回路デバイスと内部電源を共有するように適合された、前記内部電源を有する集積回路デバイスであって、
    内部電源電圧端子に接続された内部電源電圧発生器をさらに備え、
    前記内部電源電圧端子が、前記少なくとも1つの他の同様の集積デバイスの内部電源電圧端子と接続され、
    前記内部電源電圧発生器が、レギュレータ出力端子、レギュレータ入力端子、およびレギュレータイネーブル端子に接続されたレギュレータと、前記レギュレータ入力端子および前記レギュレータに接続されたポンプ回路とを備え、
    前記レギュレータイネーブル端子が、前記レギュレータをイネーブルするために第1の電圧に接続され、
    前記レギュレータ出力端子が、前記少なくとも1つの他の同様の集積回路デバイスのレギュレータ入力端子に接続され、
    前記レギュレータがディスエーブルされる時、前記ポンプ回路が、前記少なくとも1つの他の集積回路デバイスのレギュレータによって、エネーブルされ、制御される、集積回路デバイス。
JP2013540186A 2010-11-23 2011-05-03 集積回路デバイス内の内部電源を共有するための方法および装置 Expired - Fee Related JP5623653B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41643710P 2010-11-23 2010-11-23
US61/416,437 2010-11-23
PCT/CA2011/000528 WO2012068664A1 (en) 2010-11-23 2011-05-03 Method and apparatus for sharing internal power supplies in integrated circuit devices

Publications (3)

Publication Number Publication Date
JP2014501016A JP2014501016A (ja) 2014-01-16
JP2014501016A5 JP2014501016A5 (ja) 2014-05-01
JP5623653B2 true JP5623653B2 (ja) 2014-11-12

Family

ID=46064267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013540186A Expired - Fee Related JP5623653B2 (ja) 2010-11-23 2011-05-03 集積回路デバイス内の内部電源を共有するための方法および装置

Country Status (7)

Country Link
US (2) US8625352B2 (ja)
EP (1) EP2643835A1 (ja)
JP (1) JP5623653B2 (ja)
KR (1) KR20130140782A (ja)
CN (1) CN103229240B (ja)
HK (1) HK1186569A1 (ja)
WO (1) WO2012068664A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7320291B2 (ja) 2021-07-12 2023-08-03 有限会社 エコ・ライス新潟 液体冷凍保存用容器及び飲料の長期保存方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8913443B2 (en) * 2011-09-19 2014-12-16 Conversant Intellectual Property Management Inc. Voltage regulation for 3D packages and method of manufacturing same
US9318186B1 (en) * 2014-12-31 2016-04-19 Nanya Technology Corporation DRAM wordline control circuit, DRAM module and method of controlling DRAM wordline voltage
TWI560718B (en) * 2015-03-27 2016-12-01 Silicon Motion Inc Data storage device and encoding method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197029A (en) 1991-02-07 1993-03-23 Texas Instruments Incorporated Common-line connection for integrated memory array
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
US6750527B1 (en) * 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
TW408332B (en) * 1997-07-29 2000-10-11 Toshiba Corp Semiconductor memory and method for controlling programming the same
KR100399773B1 (ko) 2001-02-08 2003-09-26 삼성전자주식회사 메모리슬롯별 서로 다른 기준전압을 갖는 반도체 메모리장치
JP2003036673A (ja) * 2001-07-24 2003-02-07 Mitsubishi Electric Corp 半導体記憶装置
JP2003132679A (ja) * 2001-10-23 2003-05-09 Hitachi Ltd 半導体装置
US7466160B2 (en) * 2002-11-27 2008-12-16 Inapac Technology, Inc. Shared memory bus architecture for system with processor and memory units
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4068616B2 (ja) * 2003-12-26 2008-03-26 エルピーダメモリ株式会社 半導体装置
KR100626385B1 (ko) 2004-09-13 2006-09-20 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
JP2006286048A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体記憶装置
US7499345B2 (en) * 2005-11-25 2009-03-03 Giovanni Campardo Non-volatile memory implemented with low-voltages transistors and related system and method
JP2007180087A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 集積回路装置
KR100798797B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
US7639540B2 (en) 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
CN101290896A (zh) * 2007-04-19 2008-10-22 矽品精密工业股份有限公司 可供堆叠的半导体装置及其制法
JP2008300469A (ja) * 2007-05-30 2008-12-11 Sharp Corp 不揮発性半導体記憶装置
KR101488383B1 (ko) * 2007-12-21 2015-02-02 샌디스크 테크놀로지스, 인코포레이티드 자체 구성 가능한 다중 레귤레이터 ａｓｉｃ 코어 전력 전달
WO2009085439A1 (en) 2007-12-21 2009-07-09 Sandisk Corporation Multi-regulator power delivery system for asic cores
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7320291B2 (ja) 2021-07-12 2023-08-03 有限会社 エコ・ライス新潟 液体冷凍保存用容器及び飲料の長期保存方法

Also Published As

Publication number Publication date
WO2012068664A1 (en) 2012-05-31
JP2014501016A (ja) 2014-01-16
CN103229240B (zh) 2015-05-20
EP2643835A1 (en) 2013-10-02
HK1186569A1 (en) 2014-03-14
US9236095B2 (en) 2016-01-12
US20140119136A1 (en) 2014-05-01
US8625352B2 (en) 2014-01-07
KR20130140782A (ko) 2013-12-24
CN103229240A (zh) 2013-07-31
US20120127798A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
US10014033B2 (en) Apparatus for power management
US7573774B2 (en) Multi-chip semiconductor memory device having internal power supply voltage generation circuit for decreasing current consumption
US9412435B2 (en) Pipeline-controlled semiconductor memory device with reduced power consumption and memory access time
US11449246B2 (en) Memory module capable of reducing power consumption and semiconductor system including the same
JP2002032987A (ja) 内部電圧発生回路
US20090231022A1 (en) Pumping voltage generating circuit
KR102643488B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
JP5623653B2 (ja) 集積回路デバイス内の内部電源を共有するための方法および装置
US20170154666A1 (en) Semiconductor memory device for diminishing peak current in multi-die memory structure
CN107735837A (zh) 非易失性存储器设备的低待机功率与快速开启
KR20180077341A (ko) 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
JP2011165306A (ja) セルフリフレッシュ動作モードで内部の高電源電圧を使用する半導体メモリ装置及びその高電源電圧印加方法
US10607660B2 (en) Nonvolatile memory device and operating method of the same
JP2005122832A5 (ja)
US11783882B2 (en) Refresh operation in multi-die memory
KR20120080360A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR100870424B1 (ko) 내부 전압 생성 회로
KR101654487B1 (ko) 반도체 메모리 장치
KR20000008363A (ko) 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치
US20090257272A1 (en) Reduced size charge pump for dram system
JP2016126448A (ja) 半導体回路装置
KR20210056245A (ko) 외부 펌프 커패시터 및 다른 회로망과 결합된 전하 펌프를 수반하는 시스템 및 방법
US9317051B2 (en) Internal voltage generation circuits
JP2003282813A (ja) 半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置
KR20180099216A (ko) 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140313

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140313

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R150 Certificate of patent or registration of utility model

Ref document number: 5623653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees