JP2016126448A - 半導体回路装置 - Google Patents
半導体回路装置 Download PDFInfo
- Publication number
- JP2016126448A JP2016126448A JP2014265575A JP2014265575A JP2016126448A JP 2016126448 A JP2016126448 A JP 2016126448A JP 2014265575 A JP2014265575 A JP 2014265575A JP 2014265575 A JP2014265575 A JP 2014265575A JP 2016126448 A JP2016126448 A JP 2016126448A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- wiring
- power supply
- memory device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000872 buffer Substances 0.000 claims description 90
- 230000015654 memory Effects 0.000 description 89
- 238000010586 diagram Methods 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Abstract
【解決手段】半導体回路装置100は、複数のメモリデバイス103および他の集積回路を含む半導体回路装置であって、それぞれのメモリデバイス103の内部にあり、他の集積回路とデータ入出力を行う入出力手段と、それぞれのメモリデバイスの入出力手段を、電源供給状態から電源遮断状態へ又は電源遮断状態から電源供給状態へ切り替える切替え手段と、入出力手段のうち、他の集積回路とデータ入出力を行わない入出力手段を電源遮断状態にさせるように切替え手段を制御する制御手段と、を備える。
【選択図】図1
Description
図1は、本実施形態に係る半導体集積回路の構成例を示す図である。
本実施形態と実施形態1との違いは、各メモリデバイスに含まれる、他のメモリデバイスの電源配線とGND配線と接続するバイパス用電源配線とバイパス用GND配線である。それ以外の部分は実施形態1と同じである。
本実施形態も実施形態1又は実施形態2との違いは、各メモリデバイスに含まれる、他のメモリデバイスの電源配線とGND配線と接続するバイパス用電源配線とバイパス用GND配線である。それ以外の部分は実施形態1又は実施形態2と同じである。
101 動作制御部
102 IOバッファ部
103 メモリモジュール部
104 メモリ負荷制御部
105 電源配線切り替え部
106 GND配線切り替え部
110 メモリ制御部
Claims (12)
- 複数のメモリデバイスおよび他の集積回路を含む半導体回路装置であって、
それぞれの前記メモリデバイスの内部にあり、前記他の集積回路とデータ入出力を行う入出力手段と、
それぞれの前記メモリデバイスの前記入出力手段を、電源供給状態から電源遮断状態へ又は電源遮断状態から電源供給状態へ切り替える切替え手段と、
前記入出力手段のうち、前記他の集積回路とデータ入出力を行わない入出力手段を電源遮断状態にさせるように前記切替え手段を制御する制御手段と、
を備えることを特徴とする半導体回路装置。 - それぞれの前記メモリデバイスの前記入出力手段を、GND接続状態からGND遮断状態へ又はGND遮断状態からGND接続状態へ切り替えるGND切替え手段を、さらに備え、
前記制御手段は、電源供給状態にある前記入出力手段をGND接続状態に、電源遮断状態にある前記入出力手段をGND遮断状態にさせるように前記GND切替え手段を、さらに制御することを特徴とする請求項1に記載の半導体回路装置。 - 前記他の集積回路にあり、それぞれの前記メモリデバイスの前記入出力手段と接続し、少なくとも1つの前記メモリデバイスの前記入出力手段とデータ入出力を行うバッファを、さらに備え、
前記制御手段は、前記バッファとデータ入出力を行わない前記入出力手段に応じて前記バッファの出力電流を低減させることを特徴とする請求項1又は2に記載の半導体回路装置。 - 前記制御手段は、前記バッファとデータ入出力を行わない前記入出力手段の個数に基づいて、前記バッファの出力電流を低減させることを特徴とする請求項3に記載の半導体回路装置。
- 前記切替え手段は、前記他の集積回路にあり、それぞれの前記メモリデバイスの外部から、前記入出力手段へ電源を供給する配線の接続状態を切替えることによって、前記入出力手段を、電源供給状態から電源遮断状態へ又は電源遮断状態から電源供給状態へ切り替えることを特徴とする請求項1乃至4の何れか1項に記載の半導体回路装置。
- 前記GND切替え手段は、前記他の集積回路にあり、それぞれの前記メモリデバイスの外部において、前記入出力手段と接続するGND配線の接続状態を切替えることによって、前記入出力手段を、GND接続状態からGND遮断状態へ又はGND遮断状態からGND接続状態へ切り替えることを特徴とする請求項2に記載の半導体回路装置。
- 前記制御手段は、少なくとも1つの前記メモリデバイスの前記入出力手段とデータ入出力を行わない動作モードに設定させる動作命令を受信し、前記動作命令に基づいて前記切替え手段を制御することを特徴とする請求項1乃至6の何れか1項に記載の半導体回路装置。
- 前記制御手段は、少なくとも1つの前記メモリデバイスの前記入出力手段とデータ入出力を行わない動作モードに設定させる動作命令を受信し、前記動作命令に基づいて前記GND切替え手段を制御することを特徴とする請求項2又は6の何れか1項に記載の半導体回路装置。
- 複数の前記メモリデバイスは、前記切替え手段及び前記GND切替え手段を含む前記他の集積回路の上に積層されていることを特徴とする請求項2、6又は8の何れか1項に記載の半導体回路装置。
- 少なくとも1つの前記メモリデバイスは、当該メモリデバイスの入出力手段の電源配線と接続しないバイパス用電源配線及び当該メモリデバイスの入出力手段のGND配線と接続しないバイパス用GND配線を備え、
前記バイパス用電源配線は、それぞれ他の前記メモリデバイスの入出力手段の電源配線及びGND配線と接続し、前記バイパス用電源配線は前記入出力手段に電源を供給し、前記バイパス用GND配線は、それぞれ他の前記メモリデバイスの入出力手段をGNDと接続することを特徴とする請求項9に記載の半導体回路装置。 - 前記メモリデバイス毎にインターポーザをさらに有し、前記バイパス用電源配線及び前記バイパス用GND配線はそれぞれ、前記インターポーザを介して、他の前記メモリデバイスの前記電源配線及び前記GND配線と接続することを特徴とする請求項10に記載の半導体回路装置。
- 前記バイパス用電源配線及び前記バイパス用GND配線は、さらに、マイクロバンプを介して前記インターポーザと接続し、前記インターポーザは、さらに、前記マイクロバンプを介して他の前記メモリデバイスの前記電源配線及び前記GND配線と接続することを特徴とする請求項11に記載の半導体回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014265575A JP6214520B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014265575A JP6214520B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016126448A true JP2016126448A (ja) | 2016-07-11 |
JP6214520B2 JP6214520B2 (ja) | 2017-10-18 |
Family
ID=56359348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014265575A Active JP6214520B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6214520B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018081488A (ja) * | 2016-11-16 | 2018-05-24 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113157A (ja) * | 1997-06-11 | 1999-01-06 | Mitsubishi Electric Corp | バスドライバ回路 |
JPH11144461A (ja) * | 1997-11-07 | 1999-05-28 | Samsung Electron Co Ltd | 同期式半導体装置 |
JP2000048573A (ja) * | 1998-07-30 | 2000-02-18 | Nec Corp | バッファ回路 |
JP2011123955A (ja) * | 2009-12-11 | 2011-06-23 | Elpida Memory Inc | 半導体システム |
WO2013046548A1 (ja) * | 2011-09-28 | 2013-04-04 | パナソニック株式会社 | メモリ制御システム及び電力制御方法 |
JP2013211001A (ja) * | 2012-03-01 | 2013-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2014
- 2014-12-26 JP JP2014265575A patent/JP6214520B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113157A (ja) * | 1997-06-11 | 1999-01-06 | Mitsubishi Electric Corp | バスドライバ回路 |
JPH11144461A (ja) * | 1997-11-07 | 1999-05-28 | Samsung Electron Co Ltd | 同期式半導体装置 |
JP2000048573A (ja) * | 1998-07-30 | 2000-02-18 | Nec Corp | バッファ回路 |
JP2011123955A (ja) * | 2009-12-11 | 2011-06-23 | Elpida Memory Inc | 半導体システム |
WO2013046548A1 (ja) * | 2011-09-28 | 2013-04-04 | パナソニック株式会社 | メモリ制御システム及び電力制御方法 |
JP2013211001A (ja) * | 2012-03-01 | 2013-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018081488A (ja) * | 2016-11-16 | 2018-05-24 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6214520B2 (ja) | 2017-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8953355B2 (en) | Memory dies, stacked memories, memory devices and methods | |
US8837191B2 (en) | Semiconductor apparatus | |
CN109643704A (zh) | 用于管理多芯片封装上的专用功率门控的方法和设备 | |
KR20110129149A (ko) | 3d 반도체 장치 | |
JP2012114241A (ja) | 半導体チップおよび半導体装置 | |
TWI524471B (zh) | 具有主/從可組態設定的微電子元件 | |
US10607660B2 (en) | Nonvolatile memory device and operating method of the same | |
US9318420B2 (en) | Chip stack packages, system in packages including the same, and methods of operating the same | |
US20100329042A1 (en) | Memory chip package with efficient data i/o control | |
US9569389B2 (en) | Semiconductor system for tuning skew of semiconductor chip | |
JP6765358B2 (ja) | パワーモジュール | |
US8344754B2 (en) | Multi-chip package | |
US11289174B2 (en) | Stacked semiconductor device and semiconductor system including the same | |
US8687439B2 (en) | Semiconductor apparatus and memory system including the same | |
JP6214520B2 (ja) | 半導体回路装置 | |
US20180068981A1 (en) | Semiconductor apparatus and semiconductor system including the same | |
JP6395919B1 (ja) | 半導体記憶装置 | |
KR20140076840A (ko) | 집적 회로와 그를 이용한 반도체 메모리 장치 | |
US9443826B2 (en) | Stack package and reduction of standby current | |
JP2005332407A (ja) | 半導体メモリ装置の改善されたミラーモード動作システム及びその装置、並びにその方法 | |
US9183918B2 (en) | Stacked semiconductor apparatus for generating refresh signal | |
CN116013387A (zh) | 可重构智能存储芯片 | |
KR20110001078A (ko) | 메모리 칩 패키지 장치 및 그 동작 방법 | |
JP2012108590A (ja) | 半導体装置 | |
KR20110078736A (ko) | 메모리 칩 및 이를 포함하는 패키지 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170919 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6214520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |