KR100626385B1 - 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지 - Google Patents

반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지 Download PDF

Info

Publication number
KR100626385B1
KR100626385B1 KR1020040073069A KR20040073069A KR100626385B1 KR 100626385 B1 KR100626385 B1 KR 100626385B1 KR 1020040073069 A KR1020040073069 A KR 1020040073069A KR 20040073069 A KR20040073069 A KR 20040073069A KR 100626385 B1 KR100626385 B1 KR 100626385B1
Authority
KR
South Korea
Prior art keywords
voltage
normal
test
response
word line
Prior art date
Application number
KR1020040073069A
Other languages
English (en)
Other versions
KR20060024183A (ko
Inventor
한상집
이창환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040073069A priority Critical patent/KR100626385B1/ko
Priority to US11/001,343 priority patent/US7154790B2/en
Priority to JP2005255649A priority patent/JP5214846B2/ja
Priority to DE102005045664A priority patent/DE102005045664B4/de
Publication of KR20060024183A publication Critical patent/KR20060024183A/ko
Application granted granted Critical
Publication of KR100626385B1 publication Critical patent/KR100626385B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명의 멀티칩 패키지에 구비된 반도체 칩은 테스트 모드시 필요한 고전압 대신 전원 전압 레벨의 노말 전압을 패드를 통해 입력받아서 내부에서 승압한다. 그러므로, 멀티칩 패키지에 실장된 다른 메모리 칩이 공통 패드를 통해 입력되는 고전압에 의해서 손상되는 것을 방지할 수 있다.

Description

반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지{SEMICONDUCTOR MEMORY DEVICE AND MULTI-CHIP PACKAGE HAVING THE SAME}
도 1은 일반적인 멀티칩 패키지의 개략적인 구성을 보여주는 도면;
도 2는 플래시 메모리로 구현된 반도체 칩의 상세한 구성을 보여주는 도면; 그리고
도 3은 도 2에 도시된 플래시 메모리의 테스트 모드시 사용되는 일부 신호들의 타이밍도이다.
*도면의 주요 부분에 대한 설명
10 : 멀티칩 패키지 11, 12, 13 : 패드
100, 200 : 반도체 칩 110 : 행 디코더
120 : 워드라인 드라이버 130 : 고전압 발생기
140 : 전압 발생기 150 : 컨트롤러
160, 170 : 스위치 180 : 감지 증폭기
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 단일의 패키지 내에 복수 개의 칩들이 실장되는 멀티칩 패키지에 관한 것이다.
고성능, 고밀도, 낮은 비용, 그리고 구성 요소들 및 장치들의 소형화는 반도체 설계 및 제조에 있어 공통적인 목표이다. 0.18㎛ 또는 그 이하의 기술을 이용하여 반도체 장치들이 대부분 제조되고 있다. 그러나, 더 높은 밀도와 더 작은 크기는 여전히 높은 집적 레벨을 구현하기 위한 주된 관심이다. 전반적인 크기 및 비용을 줄이기 위해서, 2개 또는 그 보다 많은 개별 칩들을 단일의 패키지 내에 실장하는 기술이 개발되어 오고 있다. 이러한 종류의 패키지 기술이 차후에는 주류가 될 것이다. 멀티칩 패키지 기술은 프로세서들과 메모리 칩들, 로직 칩들과 메모리 칩들, 또는 메모리 칩들을 단일의 패키지에 실장하는 데 사용될 수 있다. 따라서, 비용과 전반적인 크기가 줄어든다.
단일의 패키지에는 동일한 타입의 메모리 칩들 (다이들 또는 장치들)이 실장되며, 그 결과 메모리 용량이 증가될 수 있다. 듀얼 칩 패키지 기술에 따르면, 단일의 패키지에 포함된 메모리 칩들이 외부 핀들 (어드레스, 제어 및 데이터 핀들)을 공유하도록 구성된다.
패키지에 실장된 플래시 메모리를 테스트하기 위하여 다른 칩들과 공유된 외부 핀으로 고전압을 인가해야 하는 경우를 가정하자. 이 때, 외부 핀을 통해 공유된 칩이 저전압 동작을 위해 설계된 칩이면 칩 내 트랜지스터의 게이트 산화막이 고전압에 의해 파손될 수 있다.
따라서 본 발명의 목적은 테스트 모드동안 외부로부터 입력된 테스트 신호를 승압하여 고전압 테스트를 가능하게 하는 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 멀티칩 패키지에 실장된 특정 칩에 대한 고전압 테스트를 수행할 때 다른 칩의 파손을 방지할 수 있는 멀티칩 패키지를 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 메모리 장치는: 내부 회로와, 테스트 신호를 받아들이는 제 1 패드, 그리고 테스트 모드동안 상기 제 1 패드를 통해 입력되는 상기 테스트 신호에 응답하여 고전압을 발생하고, 상기 고전압을 상기 내부 회로로 제공하는 고전압 발생기를 포함한다.
바람직한 실시예에 있어서, 노말 모드동안 노말 전압을 상기 내부 회로로 제공하는 전압 발생기를 더 포함한다.
이 실시예에 있어서, 명령을 받아들이는 제 2 패드, 및 상기 제 2 패드를 통해 입력된 명령에 응답해서 상기 테스트/노말 모드를 나타내는 모드 신호를 발생하는 컨트롤러를 더 포함한다.
이 실시예에 있어서, 상기 모드 신호에 응답해서 상기 고전압/노말 전압을 상기 내부 회로로 제공하는 스위칭 회로를 더 포함한다.
본 발명의 다른 특징에 의하면, 멀티칩 패키지는: 제 1 칩과, 제 2 칩, 그리고 상기 제 1 및 제 2 칩들에 공통으로 연결된 공통 패드를 포함한다. 특히, 상기 제 1 칩은, 내부 회로, 그리고 테스트 모드 동안 상기 공통 패드를 통해 입력되는 테스트 신호에 응답하여 고전압을 발생하고, 상기 고전압을 상기 내부 회로로 제공 하는 고전압 발생기를 포함한다.
바람직한 실시예에 있어서, 상기 제 1 칩은, 노말 모드동안 노말 전압을 상기 내부 회로로 제공하는 전압 발생기를 더 포함한다.
이 실시예에 있어서, 상기 제 1 칩은, 명령을 받아들이는 명령 패드, 및 상기 명령 패드를 통해 입력된 명령에 응답해서 상기 테스트/노말 모드를 나타내는 모드 신호를 발생하는 컨트롤러를 더 포함한다.
이 실시예에 있어서, 상기 제 1 칩은, 상기 모드 신호에 응답해서 상기 고전압/노말 전압을 상기 내부 회로로 제공하는 스위칭 회로를 더 포함한다.
본 발명의 또다른 특징에 의하면, 반도체 메모리 장치는: 테스트 신호를 받아들이는 제 1 패드와, 워드라인과 연결된 메모리 셀과, 외부 명령에 응답해서 노말/테스트 모드를 나타내는 모드 신호를 발생하는 컨트롤러와, 상기 테스트 신호 및 상기 모드 신호에 응답해서 고전압을 발생하는 고전압 발생기 그리고 노말 전압을 발생하는 노말 전압 발생기, 그리고 어드레스 신호에 응답해서 상기 워드라인을 구동하되, 상기 모드 신호에 응답해서 상기 노말 전압 및 상기 고전압 중 어느 하나로 상기 워드라인을 구동하는 워드라인 드라이버를 포함한다.
바람직한 실시예에 있어서, 상기 워드라인 드라이버는, 상기 모드 신호가 상기 테스트 모드를 나타낼 때 상기 고전압 발생기로부터의 상기 고전압으로 상기 워드라인을 구동하고, 상기 모드 신호가 상기 노말 모드를 나타낼 때 상기 전압 발생기로부터의 상기 노말 전압으로 상기 워드라인을 구동한다.
본 발명의 다른 특징에 따른 멀티칩 패키지는: 제 1 반도체 칩과, 제 2 반도 체 칩, 그리고 상기 제 1 및 제 2 반도체 칩들에 의해서 공유된 패드를 포함한다. 특히, 상기 제 1 반도체 칩은, 워드라인과 연결된 메모리 셀과, 외부 명령에 응답해서 노말/테스트 모드를 나타내는 모드 신호를 발생하는 컨트롤러와, 상기 테스트 신호 및 상기 모드 신호에 응답해서 고전압을 발생하는 고전압 발생기와; 노말 전압을 발생하는 노말 전압 발생기; 그리고 어드레스 신호에 응답해서 상기 워드라인을 구동하되, 상기 모드 신호에 응답해서 상기 노말 전압 및 상기 고전압 중 어느 하나로 상기 워드라인을 구동하는 워드라인 드라이버를 포함한다.
바람직한 실시예에 있어서, 상기 워드라인 드라이버는, 상기 어드레스 신호에 응답해서 상기 워드라인을 구동하는 구동기와, 상기 모드 신호가 상기 테스트 모드를 나타낼 때 상기 고전압 발생기로부터의 상기 고전압을 상기 구동기로 전달하는 제 1 스위치, 및 상기 모드 신호가 상기 노말 모드를 나타낼 때 상기 전압 발생기로부터의 상기 노말 전압을 상기 구동기로 전달하는 제 2 스위치를 포함한다. 상기 구동기는 상기 제 1/2 스위치를 통해 전달된 고/노말 전압으로 상기 워드라인을 구동한다.
(실시예)
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
플래시 메모리 장치는 제조 상의 공정 변수들에 의해서 충분히 프로그램되지 않은(under-program) 셀을 가질 수 있으며, 이런 셀들이 프로그램 및 소거 동작 반복으로 드레솔드 전압 분포가 온-셀(on-cell), 오프-셀(off-cell)의 판단기준이 되는 기준전압(예를들면 4.5V)보다 낮은 영역에까지 분포하는 경우가 발생할 수 있다. 결국, 충분히 프로그램되지 않은(under-program) 셀은 독출 동작시 온-셀(on cell)로 판단되어 디바이스 페일(device fail)을 유발하게 된다.
이와 같은 디바이스 페일을 검출하기 위해서 웨이퍼 레벨에서 드레솔드 전압 분포에 대한 테스트가 수행되며, 멀티칩 패키지에 실장된 후 드레솔드 전압 분포에 대한 테스트가 다시 수행된다. 드레솔드 전압 분포를 테스트하기 위한 모드에서, 패드를 통해 워드라인으로 인가될 전압은 전원 전압보다 높은 고전압(예를 들면, 6V)이다. 이 때, 멀티칩 패키지 내 실장된 다른 반도체 칩과 공통으로 연결된 패드를 통하여 플래시 메모리 테스트를 위한 고전압을 인가하는 경우 멀티칩 패키지 내 실장된 다른 반도체 칩은 고전압에 의해 손상될 수 있다.
본 발명의 바람직한 실시예에 따른 멀티칩 패키지는 테스트 모드동안 공통 패드로 인가된 노말 전압을 승압함으로써 테스트 동작에 필요한 고전압을 발생한다.
도 1은 일반적인 멀티칩 패키지의 개략적인 구성을 보여주고 있다. 도 1을 참조하면, 멀티칩 패키지(10)는 적어도 2 개의 반도체 칩들(100, 200)을 포함한다. 최근의 멀티칩 패키지 기술은 5-6 개의 반도체 칩들을 단일 패키지로 구현할 수 있다. 본 명세서에서는 2 개의 반도체 칩들이 멀티칩 패키지된 경우를 일 예로서 설명하나, 멀티칩 패키지 내에 실장되는 반도체 칩의 수는 이에 한정되지 않는다.
반도체 칩들(100, 200)은 외부와의 인터페이스를 위한 패드들(11-13)과 연결된다. 패드(11)는 반도체 칩들(100, 200)과 공유되고, 패드들(12, 13)은 반도체 칩(2) 만을 위해 제공된다.
도 2는 플래시 메모리로 구현된 반도체 칩(100)의 상세한 구성을 보여주는 도면이다. 특히, 도 2는 워드라인에 고전압을 인가하여 메모리 셀(MC)의 드레솔드 전압 분포를 테스트하는데 필요한 회로 구성들 만을 도시하고 있다.
도 2를 참조하면, 플래시 메모리(100)는 워드라인(WL) 및 비트라인(BL)과 연결된 메모리 셀(MC), 행 디코더(110), 워드라인 드라이버(120)와 스위치들(160, 170)로 구성된 워드라인 전압 공급 회로, 고전압 발생기(130), 전압 발생기(140), 컨트롤러(150) 그리고, 감지 증폭기(180)를 포함한다.
행 디코더(110)는 패드들(미 도시됨)을 통해 입력되는 행 어드레스를 디코딩한다. 워드라인 드라이버(120)는 행 디코더(110)에 의해서 선택된 워드라인(WL)을 워드라인 구동 전압(VWL)으로 구동한다. 감지 증폭기(180)는 비트라인(BL)을 통하여 메모리 셀(MC)에 저장된 데이터를 감지 및 증폭한다.
컨트롤러(150)는 패드들(미 도시됨)을 통해 입력되는 명령에 응답해서 모드 신호(TM)를 출력한다. 예컨대, 모드 신호(TM)는 테스트 모드일 때 하이 레벨이고, 노말 모드일 때 로우 레벨이다. 모드 신호(TM)는 고전압 발생기(130)와 스위치들(160, 170)로 제공된다.
고전압 발생기(130)는 공통 패드(11)를 통해 입력되는 노말 전압 신호(/WE)와 모드 신호(TM)에 응답해서 전원 전압보다 높은 테스트 워드라인 구동 전압(VTWL)(즉, 테스트 전압)을 발생한다. 고전압 발생기(130)에서 발생하는 고전압(VTWL)은 메모리 셀(MC)이 정상적으로 프로그램되었는 지의 여부를 검출하는데 적합한 전압 레벨로서 예컨대, 4.5~6V이다. 고전압 발생기(130)는 패드(11)를 통해 입력되는 노말 전압 신호(/WE)의 가변에 의해서 고전압(VTWL)의 레벨을 가변하여 발생하도록 구현될 수 있다. 그 결과, 워드라인(WL)을 구동하는 전압이 변경되어서 메모리 셀(MC)의 드레솔드 전압 분포를 정확하게 판별할 수 있다.
전압 발생기(140)는 플래시 메모리(100)의 동작에 필요한 다양한 전압들을 발생한다. 전압 발생기(140)에서 발생된 노말 전압(VNWL)은 스위치(170)를 통해 워드라인 구동 전압(VWL)으로서 워드라인 드라이버(120)로 제공된다.
스위치들(160, 170) 각각은 NMOS 트랜지스터와 PMOS 트랜지스터로 구성된 트랜스미션 게이트이다. 모드 신호(TM)가 테스트 모드를 나타내는 하이 레벨일 때 고전압 발생기(130)로부터의 고전압(VTWL)이 스위치(160)를 통해 워드라인 구동 전압(VWL)으로서 워드라인 드라이버(120)로 제공된다. 모드 신호(TM)가 노말 모드를 나타내는 로우 레벨일 때 전압 발생기(140)로부터의 노말 전압(VNWL)이 스위치(170)를 통해 워드라인 구동 전압(VWL)으로서 워드라인 드라이버(120)로 제공된다.
도 3은 도 2에 도시된 플래시 메모리(100)의 테스트 모드시 사용되는 일부 신호들의 타이밍도이다.
패드들을 통해 명령(20h, 00h)이 순차적으로 입력되면, 컨트롤러(150)는 모드 신호(TM)를 하이 레벨로 천이한다. 고전압 발생기(130)는 모드 신호(TM)가 하이 레벨이면 패드(11)를 통해 입력되는 노말 전압 신호(/WL)를 승압하여 고전압(VTWL)을 발생한다. 행 디코더(110)는 입력된 일련의 어드레스(A0, A1, A2, A3)를 순차적으로 디코딩하고, 워드라인 드라이버(120)는 워드라인(WL)이 선택될 때 스위 치(160)를 통해 입력된 고전압(VTWL)으로 워드라인(WL)을 구동한다. 감지 증폭기(180)는 메모리 셀(MC)에 저장된 데이터를 감지한다. 그 결과, 데이터(Dout0, Dout1, Dout2, Dout3)가 순차적으로 출력된다. 이와 같이 패드(11)에 입력되는 노말 전압 신호를 가변함으로써 주어진 어드레스에 대한 드레솔드 전압 분포를 측정할 수 있다.
본 발명은 테스트 모드시 필요한 고전압 대신 전원 전압 레벨의 노말 전압을 외부 패드(11)를 통해 입력한 후 플래시 메모리(100) 내부에서 승압한다. 그러므로, 멀티칩 패키지(10)에 실장된 다른 메모리 칩(200)이 공통 패드를 통해 입력되는 고전압에 의해서 손상되는 것을 방지할 수 있다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는 다는 것이 잘 이해될 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, 테스트 모드시 필요한 고전압 대신 전원 전압 레벨의 노말 전압을 외부 패드를 통해 입력한 후 반도체 칩 내부에서 승압한다. 그러므로, 멀티칩 패키지에 실장된 다른 메모리 칩이 공통 패드를 통해 입력되는 고전압에 의해서 손상되는 것을 방지할 수 있다.

Claims (17)

  1. 제 1 및 제 2 칩들; 그리고
    상기 제 1 및 제 2 칩들과 전기적으로 연결된 공통 입/출력 패드를 포함하되;
    상기 제 1 및 제 2 칩들 중 적어도 하나는,
    테스트 모드동안 테스트 모드 신호에 응답하여 상기 공통 입/출력 패드를 통해 입력 전압을 받아들이고, 상기 입력 전압보다 높은 테스트 전압을 발생하는 고전압 발생기를 포함하는 멀티칩 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 칩들 중 상기 적어도 하나는 내부 회로를 더 포함하며;
    상기 고전압 발생기는 상기 테스트 전압을 상기 내부 회로로 제공하는 멀티칩 패키지.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 칩들 중 상기 적어도 하나는,
    노말 모드동안 노말 전압을 상기 내부 회로로 제공하는 전압 발생기와;
    상기 고전압 발생기와 전기적으로 연결되고, 상기 테스트 모드동안 상기 테스트 모드 신호에 응답해서 상기 테스트 전압을 상기 내부 회로로 제공하는 제 1 스위칭 회로; 그리고
    상기 전압 발생기와 전기적으로 연결되고, 상기 노말 모드동안 상기 테스트 모드 신호에 응답해서 상기 노말 전압을 상기 내부 회로로 제공하는 제 2 스위칭 회로를 포함하는 멀티칩 패키지.
  4. 제 3 항에 있어서,
    상기 제 1 칩은 플래시 메모리 장치이고, 상기 제 2 칩은 저전압 동작을 위해 설계된 칩이며, 상기 제 1 및 제 2 칩들 중 상기 적어도 하나는 상기 플래시 메모리 장치인 멀티칩 패키지.
  5. 제 1 칩과;
    제 2 칩; 그리고
    상기 제 1 및 제 2 칩들에 공통으로 연결되고, 입력 전압을 받아들이는 공통 패드를 포함하되;
    상기 제 1 칩은,
    내부 회로; 그리고
    테스트 모드 동안 모드 신호에 응답하여 상기 공통 패드를 통해 입력되는 입력 전압을 받아들이고, 상기 입력 전압보다 높은 테스트 전압을 발생하고, 상기 테스트 전압을 상기 내부 회로로 제공하는 고전압 발생기를 포함하는 멀티칩 패키지.
  6. 제 5 항에 있어서,
    상기 제 1 칩은,
    노말 모드동안 노말 전압을 상기 내부 회로로 제공하는 전압 발생기를 더 포함하는 멀티칩 패키지.
  7. 제 6 항에 있어서,
    상기 제 1 칩은,
    명령을 받아들이는 명령 패드; 및
    상기 명령 패드를 통해 입력된 명령에 응답해서 상기 테스트/노말 모드를 나타내는 모드 신호를 발생하는 컨트롤러를 더 포함하는 멀티칩 패키지.
  8. 제 7 항에 있어서,
    상기 제 1 칩은,
    상기 모드 신호에 응답해서 상기 고전압/노말 전압을 상기 내부 회로로 제공하는 스위칭 회로를 더 포함하는 멀티칩 패키지.
  9. 입력 전압을 받아들이는 공통 패드와;
    워드라인과 연결된 메모리 셀과;
    외부 명령에 응답해서 노말/테스트 모드를 나타내는 모드 신호를 발생하는 컨트롤러와;
    상기 입력 전압을 받아들이고, 상기 모드 신호에 응답해서 고전압을 발생하는 고전압 발생기와;
    노말 전압을 발생하는 노말 전압 발생기; 그리고
    어드레스 신호에 응답해서 상기 워드라인을 구동하되, 상기 모드 신호에 응답해서 상기 노말 전압 및 상기 고전압 중 어느 하나로 상기 워드라인을 구동하는 워드라인 드라이버를 포함하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 워드라인 드라이버는,
    상기 모드 신호가 상기 테스트 모드를 나타낼 때 상기 고전압 발생기로부터의 상기 고전압으로 상기 워드라인을 구동하고, 상기 모드 신호가 상기 노말 모드 를 나타낼 때 상기 전압 발생기로부터의 상기 노말 전압으로 상기 워드라인을 구동하는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 반도체 메모리 장치는 플래시 메모리인 반도체 메모리 장치.
  12. 제 1 반도체 칩과;
    제 2 반도체 칩; 그리고
    상기 제 1 및 제 2 반도체 칩들에 의해서 공유되고, 입력 전압을 받아들이는 패드를 포함하되;
    상기 제 1 반도체 칩은,
    워드라인과 연결된 메모리 셀과;
    외부 명령에 응답해서 노말/테스트 모드를 나타내는 모드 신호를 발생하는 컨트롤러와;
    상기 입력 전압을 입력받고, 상기 모드 신호에 응답해서 고전압을 발생하는 고전압 발생기; 그리고
    노말 전압을 발생하는 노말 전압 발생기와;
    어드레스 신호에 응답해서 상기 워드라인을 구동하되, 상기 모드 신호에 응답해서 상기 노말 전압 및 상기 고전압 중 어느 하나로 상기 워드라인을 구동하는 워드라인 전압 공급 회로를 포함하는 멀티칩 패키지.
  13. 제 12항에 있어서,
    상기 워드라인 전압 공급 회로는,
    상기 어드레스 신호에 응답해서 상기 워드라인을 구동하는 구동기와;
    상기 모드 신호가 상기 테스트 모드를 나타낼 때 상기 고전압 발생기로부터의 상기 고전압을 상기 구동기로 전달하는 제 1 스위치; 및
    상기 모드 신호가 상기 노말 모드를 나타낼 때 상기 전압 발생기로부터의 상기 노말 전압을 상기 구동기로 전달하는 제 2 스위치를 포함하되;
    상기 구동기는 상기 제 1/2 스위치를 통해 전달된 고/노말 전압으로 상기 워드라인을 구동하는 멀티칩 패키지.
  14. 제 13 항에 있어서,
    상기 제 1 반도체 칩은 플래시 메모리 칩인 멀티칩 패키지.
  15. 멀티칩 패키지의 동작 방법에 있어서:
    제 1 및 제 2 칩들중 적어도 하나에 포함된 고전압 발생기에서 상기 제 1 및 제 2 칩들과 전기적으로 연결된 입/출력 패드를 통해서 입력 전압을 받아들이는 단계; 그리고
    테스트 모드 동안 테스트 모드 신호에 응답해서 상기 입력 전압보다 높은 테스트 전압을 발생하는 단계를 포함하는 것을 특징으로 하는 멀티칩 패키지의 동작 방법.
  16. 제 15 항에 있어서,
    상기 제 1 칩은 플래시 메모리 장치를 포함하고, 상기 제 2 칩은 저전압 동작으로 설계된 칩을 포함하며, 상기 제 1 및 제 2 칩들 중 상기 적어도 하나는 상기 플래시 메모리 장치인 것을 특징으로 하는 멀티칩 패키지의 동작 방법.
  17. 반도체 메모리 장치의 동작 방법에 있어서:
    입/출력 패드를 통해서 전압 신호를 받아들이는 단계와;
    노말 모드 또는 테스트 모드를 나타내는 테스트 모드 신호를 발생하는 다계와;
    상기 전압 신호 및 상기 테스트 모드 신호에 응답해서 상기 전압 신호보다 높은 테스트 전압을 발생하는 단계와;
    상기 테스트 전압보다 낮은 노말 전압을 발생하는 단계; 그리고
    상기 테스트 모드 신호에 응답해서 상기 노말 전압 또는 상기 테스트 전압으로 상기 워드 라인을 구동하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020040073069A 2004-09-13 2004-09-13 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지 KR100626385B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040073069A KR100626385B1 (ko) 2004-09-13 2004-09-13 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지
US11/001,343 US7154790B2 (en) 2004-09-13 2004-12-01 Multi-chip semiconductor packages and methods of operating the same
JP2005255649A JP5214846B2 (ja) 2004-09-13 2005-09-02 集積回路装置、半導体メモリ装置及びそれらの動作方法
DE102005045664A DE102005045664B4 (de) 2004-09-13 2005-09-13 Integrierte Schaltung und Betriebsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040073069A KR100626385B1 (ko) 2004-09-13 2004-09-13 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지

Publications (2)

Publication Number Publication Date
KR20060024183A KR20060024183A (ko) 2006-03-16
KR100626385B1 true KR100626385B1 (ko) 2006-09-20

Family

ID=36234316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040073069A KR100626385B1 (ko) 2004-09-13 2004-09-13 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지

Country Status (4)

Country Link
US (1) US7154790B2 (ko)
JP (1) JP5214846B2 (ko)
KR (1) KR100626385B1 (ko)
DE (1) DE102005045664B4 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630761B1 (ko) * 2005-08-23 2006-10-02 삼성전자주식회사 메모리 집적도가 다른 2개의 반도체 메모리 칩들을내장하는 반도체 멀티칩 패키지
KR100798797B1 (ko) 2006-06-30 2008-01-29 주식회사 하이닉스반도체 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
KR100870433B1 (ko) 2007-06-08 2008-11-26 주식회사 하이닉스반도체 반도체 소자
JP5623653B2 (ja) * 2010-11-23 2014-11-12 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． 集積回路デバイス内の内部電源を共有するための方法および装置
JP6256718B2 (ja) * 2013-02-19 2018-01-10 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
KR20170011289A (ko) * 2015-07-22 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20170036850A (ko) 2015-09-18 2017-04-03 에스케이하이닉스 주식회사 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046939A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 메모리 장치
KR20000003355A (ko) * 1998-06-27 2000-01-15 김영환 테스트 패드를 이용한 반도체 장치의 내부 전압발생 회로 및방법
KR20000006766U (ko) * 1998-09-21 2000-04-25 김영환 번인 테스트용 절환 스위치를 구비한 내부전압 발생회로
KR20010039045A (ko) * 1999-10-28 2001-05-15 윤종용 플래시 메모리 장치의 고전압 발생기
KR20030008476A (ko) * 2001-07-18 2003-01-29 삼성전자 주식회사 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치
KR20050050708A (ko) * 2003-11-26 2005-06-01 주식회사 하이닉스반도체 번인 테스트용 내부 전압 발생 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212089B1 (en) * 1996-03-19 2001-04-03 Hitachi, Ltd. Semiconductor memory device and defect remedying method thereof
US5615159A (en) * 1995-11-28 1997-03-25 Micron Quantum Devices, Inc. Memory system with non-volatile data storage unit and method of initializing same
JPH09198899A (ja) 1996-01-22 1997-07-31 Mitsubishi Electric Corp 半導体記憶装置
KR100470997B1 (ko) * 2002-04-26 2005-03-10 삼성전자주식회사 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
JP2004053276A (ja) * 2002-07-16 2004-02-19 Fujitsu Ltd 半導体装置および半導体集積回路
US6963082B2 (en) * 2002-09-27 2005-11-08 Oki Electric Industry Co., Ltd. Multi-chip package device including a semiconductor memory chip
JP2004253031A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 半導体集積回路及びそのテスト方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046939A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 메모리 장치
KR20000003355A (ko) * 1998-06-27 2000-01-15 김영환 테스트 패드를 이용한 반도체 장치의 내부 전압발생 회로 및방법
KR20000006766U (ko) * 1998-09-21 2000-04-25 김영환 번인 테스트용 절환 스위치를 구비한 내부전압 발생회로
KR20010039045A (ko) * 1999-10-28 2001-05-15 윤종용 플래시 메모리 장치의 고전압 발생기
KR20030008476A (ko) * 2001-07-18 2003-01-29 삼성전자 주식회사 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치
KR20050050708A (ko) * 2003-11-26 2005-06-01 주식회사 하이닉스반도체 번인 테스트용 내부 전압 발생 장치

Also Published As

Publication number Publication date
DE102005045664B4 (de) 2009-08-06
US7154790B2 (en) 2006-12-26
KR20060024183A (ko) 2006-03-16
DE102005045664A1 (de) 2006-03-30
JP2006093692A (ja) 2006-04-06
JP5214846B2 (ja) 2013-06-19
US20060056248A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
EP0933785B1 (en) Semiconductor device and power supply current detecting method
CN106548807B (zh) 修复电路、使用它的半导体装置和半导体系统
US7447087B2 (en) Semiconductor memory device having memory block configuration
US6445625B1 (en) Memory device redundancy selection having test inputs
KR100206710B1 (ko) 반도체 메모리 장치의 웨이퍼 번인 테스트 회로
US6335875B2 (en) Memory circuit/logic circuit integrated device capable of reducing term of works
TWI413987B (zh) 半導體記憶裝置及用於該半導體記憶裝置的平行測試方法
JP5214846B2 (ja) 集積回路装置、半導体メモリ装置及びそれらの動作方法
CN107492392B (zh) 半导体存储器件及其操作方法
JP4103010B2 (ja) 半導体ウエハ
US5986917A (en) Wafer burn-in test circuit for a semiconductor memory device
EP0492609B1 (en) Semiconductor device with voltage stress testing pads
US8531882B2 (en) Semiconductor memory device including a plurality of stacked semiconductor memory chips
US6584013B2 (en) Semiconductor memory device having increased memory capacity while reducing mounting area and stand-by current
US6285608B1 (en) Method and apparatus for using supply voltage for testing in semiconductor memory devices
US11264113B2 (en) Memory system and operating method thereof
US7248530B2 (en) Integrated semiconductor memory device
US7392443B2 (en) Method and apparatus for testing DRAM memory chips in multichip memory modules
US6996754B1 (en) Integrated circuit device having an internal state monitoring function
US6352868B1 (en) Method and apparatus for wafer level burn-in
KR100346829B1 (ko) 패키지 테스트시 내부전원전압을 모니터링할 수 있는 테스트 회로
US6600685B2 (en) Semiconductor memory device having test mode
JP4935292B2 (ja) Ｂｉｓｔシステム及び半導体記憶装置
JPH1153894A (ja) 検査方法および半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee