KR20030008476A - 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치 - Google Patents

내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20030008476A
KR20030008476A KR1020010043131A KR20010043131A KR20030008476A KR 20030008476 A KR20030008476 A KR 20030008476A KR 1020010043131 A KR1020010043131 A KR 1020010043131A KR 20010043131 A KR20010043131 A KR 20010043131A KR 20030008476 A KR20030008476 A KR 20030008476A
Authority
KR
South Korea
Prior art keywords
voltage
burn
internal
target
pad
Prior art date
Application number
KR1020010043131A
Other languages
English (en)
Inventor
신동학
송호성
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010043131A priority Critical patent/KR20030008476A/ko
Publication of KR20030008476A publication Critical patent/KR20030008476A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

여기에 개시되는 내부 승압 전압 발생 회로는 번-인 테스트 동작 동안 외부로부터 제공되는 번-인 목표 전압을 공급받는 패드를 포함한다. 스위치는 상기 패드에 연결되며, 번-인 테스트 동작을 알리는 번-인 테스트 인에이블 신호에 따라 온/오프된다. 비교기는 상기 전송 게이트를 통해 전달되는 상기 번-인 목표 전압과 상기 내부 승압 전압을 비교하여 검출 신호를 발생한다. 내부 승압 전압 발생기는 상기 검출 신호에 응답하여 상기 내부 승압 전압을 발생하며, 상기 내부 승압 전압은 상기 비교기에 직접(directly) 공급된다.

Description

내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE WITH INTERNALLY BOOSTED VOLTAGE GENERATING CIRCUIT}
본 발명은 반도체 집적 회로에 관한 것이다. 좀 더 구체적으로, 본 발명은내부 승압 전압을 발생하는 내부 승압 전압 발생 회로를 구비하는 반도체 집적 회로에 관한 것이다.
도 1은 종래 기술에 따른 내부 승압 전압 발생 회로를 보여주는 블록도이다. 도 1을 참조하면, 종래의 내부 승압 전압 발생 회로(10)는 기준 전압 발생기(reference voltage generator)(20), 비교기(comparator)(30), 내부 전압 발생기(또는 액티브 킥커: active kicker)(40), 그리고 전압 분배기(voltage divider)(50)로 구성되어 있다.
기준 전압 발생기(20)는 VREFA 전압과 접지 전압 사이에 연결되며, 도시된 바와 같이 연결되는 복수의 PMOS 트랜지스터들(MP1-MP3, MP4-MP6)로 구성되어 있다. 비교기(30)는 기준 전압 발생기(20)로부터 출력되는 Vin1 전압과 전압 분배기(50)로부터 출력되는 Vin2 전압을 공급받는다. 비교기(30)는 입력 전압(Vin2)이 입력 전압(Vin1)보다 높은 지의 여부를 검출하고, 검출 결과로서 검출 신호(PDETPP)를 출력한다. 액티브 킥커(40)는 비교기(30)로부터 출력되는 검출 신호(PDETPP)에 응답하여 내부 승압 전압(VPP)을 발생한다. 비교기(30)는 이 분야에 잘 알려진 차동 증폭 회로로 구성될 수 있다. 전압 분배기(50)는 액티브 킥커(40)로부터 출력되는 내부 승압 전압(VPP)을 분배하여 비교기(30)에 공급되는 Vin2 전압을 발생한다.
반도체 메모리 장치에 있어서, 내부 승압 전압 발생 회로는, 앞서 설명된 바와 같이, 내부 승압 전압 발생기 즉, 액티브 킥커(40)로부터 발생된 내부 승압 전압(VPP)을 검출하고 내부 승압 전압의 검출 정보에 따라 액티브 킥커(40)를 구동하는 네거티브 피드백 루프(negative feedback loop)를 형성한다. 즉, 기준 전압 발생 회로(20)로부터 출력되는 기준 전압(Vin1)과 전압 분배기(50)로부터 출력되는 분배 전압(Vin2)을 비교하는 방식이 사용되고 있다.
일반적으로 내부 승압 전압(VPP)은 기준 전압(Vin1)과 비교기(30)에 입력되는, 전압 분배기(50)에 의해서 분배되는, 분배 전압(Vin2)에 따라 결정된다. 공정 환경의 변화에 의해서 기준 전압과 비교기의 동작 환경이 변경될 경우, 그러한 변경은 내부 승압 전압(VPP)에 직접적인 영향을 미친다. 그러므로 내부 승압 전압(VPP)은 웨이퍼 및 다이에 따라 개별적으로 조정(trimming)된다.
반도체 메모리 장치에 있어서, 스트레스 테스트로서 번-인 테스트 동작(burn-in test operation)이 수행되고 있다. 그러한 번-인 테스트 동작이 수행되는 경우, 내부 승압 전압(VPP)은 정상적인 전압(예를 들면, 약 3.8V)보다 더 높은 전압으로 승압되어야 한다. 웨이퍼 상태에서 내부 승압 전압(VPP)은 정상적인 전압에서 목표 전압(target voltage)으로 조정되기 때문에, 번-인 테스트 동작시의 내부 승압 전압이 번-인 목표 전압으로서 정확하게 보장되지 못하는 경우가 발생될 수 있다. 즉 번-인 테스트 동작시 높은 전원 전압에서 공정 변동 등에 따른 내부 승압 전압(VPP)의 변화를 초래한다. 이러한 문제로 인해 번-인 테스트 동작시 내부 승압 전압(VPP)에 따른 테스트 조건의 변경을 초래함으로써 번-인 테스트 동작시 반도체 메모리 장치를 과도하게 죽이는 절대 요인이 된다. 이는 수율 저하 등과 같은 생산성 감소 요인으로 작용한다.
앞서 설명된 바와 같은 문제점을 해결하기 위해서 다양한 시도들이 행해져오고 있다. 그러한 시도들 중 하나는 번-인 테스트 동작과 정상적인 동작에서 분리되도록 비교기를 구성하는 것이다. 하지만, 번-인 목표 전압 조정은 정상적인 동작에서의 내부 승압 전압에 영향을 주게 되어 정상적인 동작을 수행하는 반도체 메모리 장치에 영향을 미친다.
번-인 목표 전압의 조정은 정상적인 동작 모드의 내부 승압 전압과 PVT(process voltage and temperature) 변화에 대해 동일하게 변동되도록 최적화된다. 하지만, 기준 전압과 전압 분배기의 PVT 변화로 인한 레벨 변동에 따른 번-인 테스트 동작시 내부 승압 전압이 목표 범위를 벗어나는 문제는 여전히 존재하게 된다. 그러한 이유로, 불량 반도체 메모리를 스크린하기 위한 번-인 테스트 동작의 효과 및 생산성 감소의 요인이 항상 내재되어 왔다.
결론적으로 번-인 테스트 동작시 PVT 변화의 영향에 의한 내부 승압 전압이 목표 범위를 벗어남으로 인해 생기는 과도한 스트레스의 요인을 제거할 수 있는 새로운 기술이 절실히 요구되고 있다.
본 발명의 목적은 내부 승압 전압이 PVT 변화로 인해서 목표 전압을 벗어나는 것을 방지할 수 있는 내부 승압 전압 발생 회로를 구비하는 반도체 집적 회로 장치를 제공하는 것이다.
도 1은 종래 기술에 따른 내부 승압 전압 발생 회로를 보여주는 블록도; 그리고
도 2는 본 발명에 따른 내부 승압 전압 발생 회로를 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
10, 100 : 내부 승압 전압 발생 회로
20 : 기준 전압 발생기
30, 140 : 비교기
40, 150 : 액티브 킥커(active kicker)
50 : 전압 분배기
120 : 패드
130 : 스위치
(구성)
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 내부적으로 생성되는 전원 전압(이하, "내부 승압 전압"이라 칭함)을 사용하는 반도체 집적 회로 장치가 제공된다. 상기 반도체 집적 회로 장치는 소정의 검출 신호에 응답하여 상기 내부 승압 전압을 발생하는 수단과; 번-인 테스트 동작 동안 외부로부터 제공되는 번-인 목표 전압을 공급받는 패드와; 상기 패드에 연결되며, 상기 번-인 테스트 동작을 알리는 번-인 테스트 인에이블 신호에 응답하여 상기 패드에 인가되는 번-인 목표 전압을 전달하는 수단과; 그리고 상기 내부 승압 전압 수단으로부터 직접 전달되는 상기 내부 승압 전압이 상기 전달 수단으로부터의 상기 번-인 목표 전압보다 높은 지의 여부를 검출하고, 그 검출 결과로서 상기 검출 신호를 발생하는 수단을 포함한다.
이 실시예에 있어서, 상기 전달 수단은 상기 번-인 테스트 인에이블 신호에 의해서 제어되는 전송 게이트로 구성된다.
본 발명의 다른 특징에 따르면, 내부 승압 전압을 발생하는 내부 승압 전압 발생 회로는 번-인 테스트 동작 동안 외부로부터 제공되는 번-인 목표 전압을 공급받는 패드와; 상기 패드에 연결되며, 번-인 테스트 동작을 알리는 번-인 테스트 인에이블 신호에 따라 온/오프되는 전송 게이트와; 상기 전송 게이트를 통해 전달되는 상기 번-인 목표 전압과 상기 내부 승압 전압을 비교하여 검출 신호를 발생하는 비교기와; 그리고 상기 검출 신호에 응답하여 상기 내부 승압 전압을 발생하는 내부 승압 전압 발생기를 포함하며, 상기 내부 승압 전압은 상기 비교기에 직접(directly) 공급된다.
(작용)
이러한 장치에 의하면, 내부 승압 전압이 PVT 변화로 인해서 목표 전압을 벗어나는 것을 방지할 수 있다.
(실시예)
본 발명의 바람직한 실시예가 참조 도면들에 의거하여 이후 상세히 설명된다.
도 2는 본 발명에 따른 내부 승압 전압 발생 회로를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 내부 승압 전압 발생 회로(100)는 패드(120), 스위치(130), 비교기(140) 그리고 내부 승압 전압 발생기(150)를 포함한다. 내부 승압 전압 발생기(150)는 액티브 킥커(active kicker)라 불리며, 비교기(140)로부터 출력되는 검출 신호(PDETPP)에 응답하여 내부 승압 전압(VPP)을 발생한다.
종래 기술에 따른 내부 승압 전압 발생 회로(10)와 달리, 본 발명의 비교기(140)는 액티브 킥커(150)에 의해서 생성되는 내부 승압 전압(VPP)을 일 입력 신호로서 직접 공급받는다. 패드(120)에는 번-인 테스트 동작 모드에서 내부 승압 전압(VPP)의 목표값을 갖는 VPP_target 전압(이후, 번-인 목표 전압이라 칭함)이 공급된다. 스위치(130)는 패드(120)와 비교기(140) 사이에 연결되며, 미도시된 모드 레지스터 세트(mode register set: MRS)로부터 제공되는 번-인 인에이블 신호(burn-in enable signal: BIEN)에 의해서 제어된다. 스위치(130)는 인버터(INV1), PMOS 트랜지스터(MP13), 그리고 NMOS 트랜지스터(MN1)로 구성되며, 도시된 바와 같이 연결되어 있다.
종래 기술에 따른 내부 승압 전압 발생 회로의 문제점은, 앞서 설명된 바와같이, 기준 전압 발생기(20)로부터의 기준 전압(Vin1) 변동과 전압 분배기(50)로부터의 비교 전압(Vin2)이 PVT 변화에 영향을 받아 내부 승압 전압이 목표값을 벗어나기 때문에, 번-인 테스트 동작시 과도한 스트레스의 문제를 야기하는 데 있었다. 본 발명에 따른 내부 승압 전압 발생 회로는 PVT 변화에 따른, 비교기의 입력 전압들의 전압 변동 요인을 제거함으로써 번-인 테스트 동작시 생기는 과도한 스트레스 현상을 방지할 수 있다.
본 발명에 따른 내부 승압 전압 발생 회로의 동작이 이후 참조 도면에 의거하여 상세히 설명될 것이다. 반도체 메모리 장치가 번-인 테스트 동작 모드로 진입함에 따라, 모드 레지스터 세트 회로는 하이 레벨의 번-인 테스트 인에이블 신호(BIEN)를 발생한다. 이는 스위치(130)의 경로가 형성된다. 이때, 패드(120)에는 번-인 목표 전압(VPP_target)이 인가된다. 그렇게 인가되는 번-인 목표 전압(VPP_target)은 일 입력 신호로서 스위치(130)를 통해 비교기(140)로 공급된다. 이와 동시에 비교기(140)의 다른 입력 신호로서, 액티브 킥커(150)에 의해서 생성되는 내부 승압 전압(VPP)이 직접 비교기(140)에 공급된다. 그 다음에, 비교기(140)는 패드(120)를 통해 인가되는 번-인 목표 전압(VPP_target)과 액티브 킥커(150)에 의해서 생성되는 내부 승압 전압(VPP)을 비교한다. 액티브 킥커(150)는 번-인 테스트 동작시 요구되는 레벨의 내부 승압 전압(VPP)을 발생하도록 비교기(140)의 비교 결과에 따라 구동된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 비교기에 인가되는 번-인 목표 전압과 내부 승압 전압이 PVT의 영향을 받지 않도록 내부 승압 전압 발생 회로가 구현되었다. 패드에 인가되는 번-인 목표 전압이 테스트 조건 변경에 따라 변경되기 때문에, 마스크 변경 또는 퓨징(fusing)에 의한 레벨 조정 작업에 소요되는 시간과 노력을 절감할 수 있다. 스위치를 통해 패드로부터 인가되는 전압을 제어할 수 있기 때문에, 테스트 동작 모드시의 내부 승압 전압과 정상 동작 모드시의 내부 승압 전압이 상호 영향을 받지 않도록 함으로써 설계시 내부 승압 전압은 정상 동작 모드만을 고려하면 되기 때문에 설계 기간을 단축할 수 있다.

Claims (3)

  1. 내부적으로 생성되는 전원 전압(이하, "내부 승압 전압"이라 칭함)을 사용하는 반도체 집적 회로 장치에 있어서:
    소정의 검출 신호에 응답하여 상기 내부 승압 전압을 발생하는 수단과;
    번-인 테스트 동작 동안 외부로부터 제공되는 번-인 목표 전압을 공급받는 패드와;
    상기 패드에 연결되며, 상기 번-인 테스트 동작을 알리는 번-인 테스트 인에이블 신호에 응답하여 상기 패드에 인가되는 번-인 목표 전압을 전달하는 수단과; 그리고
    상기 내부 승압 전압 수단으로부터 직접 전달되는 상기 내부 승압 전압이 상기 전달 수단으로부터의 상기 번-인 목표 전압보다 높은 지의 여부를 검출하고, 그 검출 결과로서 상기 검출 신호를 발생하는 수단을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 제 1 항에 있어서,
    상기 전달 수단은 상기 번-인 테스트 인에이블 신호에 의해서 제어되는 전송 게이트로 구성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  3. 내부 승압 전압을 발생하는 내부 승압 전압 발생 회로에 있어서:
    번-인 테스트 동작 동안 외부로부터 제공되는 번-인 목표 전압을 공급받는 패드와;
    상기 패드에 연결되며, 번-인 테스트 동작을 알리는 번-인 테스트 인에이블 신호에 따라 온/오프되는 전송 게이트와;
    상기 전송 게이트를 통해 전달되는 상기 번-인 목표 전압과 상기 내부 승압 전압을 비교하여 검출 신호를 발생하는 비교기와; 그리고
    상기 검출 신호에 응답하여 상기 내부 승압 전압을 발생하는 내부 승압 전압 발생기를 포함하며, 상기 내부 승압 전압은 상기 비교기에 직접(directly) 공급되는 것을 특징으로 하는 내부 승압 전압 발생 회로.
KR1020010043131A 2001-07-18 2001-07-18 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치 KR20030008476A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010043131A KR20030008476A (ko) 2001-07-18 2001-07-18 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010043131A KR20030008476A (ko) 2001-07-18 2001-07-18 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치

Publications (1)

Publication Number Publication Date
KR20030008476A true KR20030008476A (ko) 2003-01-29

Family

ID=27715520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010043131A KR20030008476A (ko) 2001-07-18 2001-07-18 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치

Country Status (1)

Country Link
KR (1) KR20030008476A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626385B1 (ko) * 2004-09-13 2006-09-20 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626385B1 (ko) * 2004-09-13 2006-09-20 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지

Similar Documents

Publication Publication Date Title
KR930008886B1 (ko) 전기적으로 프로그램 할 수 있는 내부전원 발생회로
US7205682B2 (en) Internal power supply circuit
KR950008453B1 (ko) 내부전원전압 발생회로
KR100399437B1 (ko) 내부 전원전압 발생장치
KR100728950B1 (ko) 내부전압 발생장치
KR100240874B1 (ko) 반도체장치의내부전압발생회로
KR100753034B1 (ko) 내부 전원전압 발생 회로
US6867641B2 (en) Internal voltage generator for semiconductor device
US5548241A (en) Voltage reference circuit using an offset compensating current source
US7068547B2 (en) Internal voltage generating circuit in semiconductor memory device
US8248882B2 (en) Power-up signal generator for use in semiconductor device
KR20030088863A (ko) 두개의 내부 전원 기준 전압 발생 회로를 구비한 내부전원 전압 제어 장치
KR19990060766A (ko) 반도체메모리장치의내부전압발생회로
KR20030008476A (ko) 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치
KR20080079553A (ko) 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법
KR100457160B1 (ko) 반도체 메모리 테스트 장치
KR101153793B1 (ko) 내부 전압 발생 장치
KR100291846B1 (ko) 전원보조회로
KR100750590B1 (ko) 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치
JP2005050503A (ja) 昇圧電圧発生回路及び昇圧電圧発生方法
KR100379554B1 (ko) 내부 전원 발생 장치
KR0171952B1 (ko) 내부 전압 레벨 보상회로
KR100434967B1 (ko) 센스 앰프 구동장치
US6906545B1 (en) Voltage measurement device tolerant of undershooting or overshooting input voltage of pad
KR100327568B1 (ko) 기판 바이어스 전압 제어회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination