KR20170036850A - 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법 - Google Patents

멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법 Download PDF

Info

Publication number
KR20170036850A
KR20170036850A KR1020150132268A KR20150132268A KR20170036850A KR 20170036850 A KR20170036850 A KR 20170036850A KR 1020150132268 A KR1020150132268 A KR 1020150132268A KR 20150132268 A KR20150132268 A KR 20150132268A KR 20170036850 A KR20170036850 A KR 20170036850A
Authority
KR
South Korea
Prior art keywords
signal
test mode
enable signal
data
command
Prior art date
Application number
KR1020150132268A
Other languages
English (en)
Inventor
백창기
최준우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150132268A priority Critical patent/KR20170036850A/ko
Priority to US15/047,393 priority patent/US9875994B2/en
Publication of KR20170036850A publication Critical patent/KR20170036850A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

적어도 하나 이상의 커맨드 핀들을 공유하는 복수 개의 반도체 칩들이 하나의 패키지에 집적된 멀티 칩 패키지에 있어서, 상기 반도체 칩들은 각각, 커맨드를 디코딩하여 버퍼 인에이블 신호, 모드 인에이블 신호 및 모드 신호를 생성하는 커맨드 디코더; 상기 버퍼 인에이블 신호 및 공통 테스트 모드 신호에 응답하여 데이터를 버퍼링하여 내부 데이터를 출력하는 데이터 버퍼; 상기 모드 인에이블 신호를 입력받아 테스트 모드 인에이블 신호를 출력하며, 상기 내부 데이터 및 상기 공통 테스트 모드 신호에 응답하여 상기 모드 인에이블 신호를 선택적으로 블로킹하여 테스트 모드 인에이블 신호를 출력하는 커맨드 제어부; 및 상기 테스트 모드 인에이블 신호 및 상기 모드 신호에 응답하여, 상기 공통 테스트 모드 신호 및 내부 테스트 동작을 위한 테스트 모드 신호를 생성하는 테스트 제어부를 포함하는 멀티 칩 패키지가 제공된다.

Description

멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법 {MULTI-CHIP PACKAGE, MULTI-CHIP PACKAGE SYSTEM AND TEST METHOD OF MULTI-CHIP PACKAGE}
본 발명은 반도체 설계 기술에 관한 것으로, 좀 더 구체적으로는 복수 개의 반도체 칩이 내장된 멀티 칩 패키지의 테스트 방법에 관한 것이다.
PDA(personal digital assistant), 3G 이동전화(third-generation mobile phone), 디지털 스틸 카메라(digital still camera), 등과 같은 모바일 어플리케이션들(mobile applications)은, 소형화 및 다양화를 요구하고 있다. 이러한 요구는 오랫동안 반도체 공정의 미세화 기술에 의해 대응되어 왔다. 그러나, 개발 기간 및 공정 기술의 비용 증가 등으로 미세화의 효과를 얻기가 점점 힘들게 되자, 멀티 칩 패키지(Multi-Chip Package, MCP) 기술이 모바일 어플리케이션에 채용되고 있다. 멀티 칩 패키지(MCP)란, 여러 개의 반도체 칩들(예를 들면, 노어 플래시, 낸드 플래시, SRAM, UtRAM, 등)을 하나의 패키지에 장착한 복합 칩 제품을 말한다. 일반적으로, 멀티 칩 패키지(MCP)는 동일한 종류의 반도체 칩들이 2개, 4개, 또는 그 이상이 상하로 적층된 구조를 갖는다. 따라서, 멀티 칩 패키지(MCP)를 사용하게 되면 각각의 단품들을 여러 개 사용하는 경우보다 내부 실장면적을 50% 이상 줄일 수 있고, 배선도 단순화할 수 있다. 따라서, 제품의 원가절감과 생산성을 크게 높일 수 있다.
하지만, 멀티 칩 패키지(MCP) 제품은 다수의 반도체 칩들로 구성되기 때문에 많은 핀들이 존재하며, 이는 시스템을 구성하는 데 장애가 되고 있다. 따라서, 핀 수를 줄이기 위해, 단일의 패키지에 포함된 복수 개의 반도체 칩들이 커맨드 핀들을 공유하도록 구성된다.
도 1a 은 일반적인 멀티 칩 패키지(MCP)의 구성을 보여주는 블록도이다.
도 1a 를 참조하면, 멀티 칩 패키지에는 복수 개의 반도체 칩들(CHIP_A, CHIP_B)이 하나의 패키지에 장착된다. 하나의 패키지에 장착된 반도체 칩들(CHIP_A, CHIP_B)은, 각각 다수 개의 커맨드 핀(COMMAND PIN) 및 데이터 핀(DATA I/O PIN)을 구비하고 있으며, 이 중에서 다수 개의 데이터 핀들은 각각의 반도체 칩들(CHIP_A, CHIP_B)에 개별적으로 구비되어 있으며, 다수 개의 커맨드 핀들은 반도체 칩들(CHIP_A, CHIP_B) 사이에 공유되어 있다.
도 1b 는 도 1a 의 각 반도체 칩들에 구비된 데이터 버퍼를 도시한 회로도이다.
도 1b 를 참조하면, 커맨드 핀을 통해 입력되는 커맨드를 디코딩하여 생성된 버퍼 인에이블 신호(BUFEN)가 활성화될 때 데이터 핀을 통해 입력되는 외부 데이터(DATA)를 버퍼링하여 내부 데이터(DATA_OUT)로 출력한다.
한편, 상기와 같은 멀티 칩 패키지의 경우, 실제 테스트 타겟 반도체 칩은 하나이지만, 커맨드 핀들이 공유되어 있기 때문에 반도체 칩들(CHIP_A, CHIP_B) 각각의 독립적인 테스트가 불가능하며, 모든 반도체 칩들(CHIP_A, CHIP_B)이 테스트 모드에 진입한 후에 동일한 커맨드에 응답하여 테스트 동작을 수행하게 된다. 따라서, 멀티 칩 패키지 전체의 면적에는 영향을 주지 않으면서도 멀티 칩 패키지의 반도체 칩들이 독립적으로 테스트 동작을 수행 할 수 있는 새로운 방안이 요구된다.
본 발명의 실시예들은, 적어도 하나 이상의 입출력 핀들을 공유하는 복수 개의 반도체 칩들로 구성된 멀티 칩 패키지에서, 복수 개의 반도체 칩들이 독립적으로 테스트 동작을 수행 할 수 있는 멀티 칩 패키지, 멀티 칩 패키지의 테스트 동작 및 멀티 칩 패키지 시스템을 제공하고자 한다.
본 발명의 실시예에 따른 멀티 칩 패키지는, 적어도 하나 이상의 커맨드 핀들을 공유하는 복수 개의 반도체 칩들이 하나의 패키지에 집적된 멀티 칩 패키지에 있어서, 상기 반도체 칩들은 각각, 커맨드를 디코딩하여 버퍼 인에이블 신호, 모드 인에이블 신호 및 모드 신호를 생성하는 커맨드 디코더; 상기 버퍼 인에이블 신호 및 공통 테스트 모드 신호에 응답하여 데이터를 버퍼링하여 내부 데이터를 출력하는 데이터 버퍼; 상기 모드 인에이블 신호를 입력받아 테스트 모드 인에이블 신호를 출력하며, 상기 내부 데이터 및 상기 공통 테스트 모드 신호에 응답하여 상기 모드 인에이블 신호를 선택적으로 블로킹하여 테스트 모드 인에이블 신호를 출력하는 커맨드 제어부; 및 상기 테스트 모드 인에이블 신호 및 상기 모드 신호에 응답하여, 상기 공통 테스트 모드 신호 및 내부 테스트 동작을 위한 테스트 모드 신호를 생성하는 테스트 제어부를 포함할 수 있다.
본 발명의 실시예에 따른 멀티 칩 패키지의 테스트 방법은, 적어도 하나 이상의 커맨드 핀들을 공유하는 복수 개의 반도체 칩들이 하나의 패키지에 집적된 멀티 칩 패키지에 있어서, 상기 반도체 칩들은 각각, 상기 커맨드 핀을 통해 입력되는 커맨드에 응답하여 공통 테스트 모드에 진입하는 단계; 데이터 핀을 통해 입력되는 데이터에 따라 마스킹 신호를 선택적으로 활성화시키는 단계; 상기 마스킹 신호가 비활성화된 경우, 상기 커맨드 핀을 통해 입력되는 커맨드에 응답하여 개별 테스트 모드를 설정하고, 상기 마스킹 신호가 활성화된 경우, 상기 커맨드 핀을 통해 입력되는 커맨드를 블로킹하여 테스트 모드 인에이블 신호를 비활성화시키는 단계; 상기 데이터 핀을 통해 입력되는 데이터에 따라 마스크 신호를 비활성화하는 단계; 및 상기 커맨드 핀을 통해 입력되는 커맨드에 응답하여 상기 공통 테스트 모드를 종료하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 멀티 칩 패키지 시스템은, 적어도 하나 이상의 커맨드 핀들을 공유하는 복수 개의 반도체 칩들이 하나의 패키지에 집적된 멀티 칩 패키지; 및 상기 상기 멀티 칩 패키지에 커맨드를 전송하고, 상기 커맨드에 대응하는 데이터를 입출력 받는 컨트롤러를 포함하며, 상기 멀티 칩 패키지의 반도체 칩들은 각각 개별적인 복수의 데이터 핀들을 구비하고, 공통 테스트 모드에서 상기 복수의 데이터 핀들을 통해 입력되는 데이터 값에 따라 상기 커맨드 핀을 통해 입력되는 커맨드를 블로킹함으로써 테스트 타겟 대상인 반도체 칩의 테스트 모드를 선택적으로 설정하는 것을 특징으로 한다.
본 발명의 실시예에 따른 멀티 칩 패키지는 동시에 동일한 커맨드가 입력되더라도 테스트 타겟 대상을 제외한 반도체 칩의 커맨드를 선택적으로 블로킹함으로써 테스트 타겟 대상인 반도체 칩만을 테스트 할 수 있다.
또한, 본 발명의 실시예에 따른 멀티 칩 패키지는 별도의 패드 추가 없이도 각 반도체 칩을 독립적으로 테스트함으로써 면적의 효율성을 증가시킬 수 있다.
도 1a 은 일반적인 멀티 칩 패키지(MCP)의 구성을 보여주는 블록도이다.
도 1b 는 도 1a 의 각 반도체 칩들에 구비된 데이터 버퍼를 도시한 회로도이다.
도 2 는 본 발명의 일 실시예에 따른 반도체 칩을 설명하기 위한 블록도이다.
도 3 은 도 2 의 데이터 버퍼(220)를 설명하기 위한 회로도이다.
도 4 는 도 2 의 마스킹 신호 생성부(232)를 설명하기 위한 회로도이다.
도 5 는 도 2 의 마스킹부(234)를 설명하기 위한 회로도이다.
도 6a 는 도 2 의 테스트 제어부(250)를 설명하기 위한 상세 블록도이다.
도 6b 는 도 6a 의 테스트 마스크 신호 생성부(610)를 설명하기 위한 회로도이다.
도 7a 및 7b 는 본 발명의 일 실시예에 따른 멀티 칩 패키지를 설명하기 위한 블록도이다.
도 8a 는 멀티 칩 패키지의 각 반도체 칩들의 내부 구성을 설명하기 위한 블록도이다.
도 8b 는 도 8a 의 멀티 칩 패키지의 동작을 설명하기 위한 타이밍도이다.
도 8c 는 도 8a 의 멀티 칩 패키지의 동작을 설명하기 위한 순서도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 일 실시예에 따른 멀티 칩 패키지의 각 반도체 칩을 설명하기 위한 블록도이다.
도 2 를 참조하면, 각 반도체 칩은 커맨드 디코더(210), 데이터 버퍼(220), 커맨드 제어부(230) 및 테스트 제어부(250)를 포함한다.
상기 커맨드 디코더(210)는 커맨드 핀(미도시)을 통해 외부에서 입력되는 커맨드(CMD)를 디코딩하여 내부 동작에 필요한 커맨드 신호들을 생성한다. 본 발명의 실시예에서, 상기 커맨드 디코더(210)는 내부 동작에 필요한 커맨드로 버퍼 인에이블 신호(BUFEN), 모드 인에이블 신호(TEST_MD) 및 복수 비트로 구성된 모드 신호(TM_CODE<0:n>)를 생성할 수 있다.
상기 데이터 버퍼(220)는, 상기 버퍼 인에이블 신호(BUFEN) 및 공통 테스트 모드 신호(TM_MASK)에 응답하여 데이터 핀(미도시)을 통해 외부에서 입력되는 데이터(DATA)를 버퍼링하여 내부 데이터(DATA_OUT)를 출력한다. 상기 데이터 버퍼(220)는 상기 버퍼 인에이블 신호(BUFEN) 혹은 상기 공통 테스트 모드 신호(TM_MASK) 중 하나라도 활성화되면, 상기 데이터(DATA)를 버퍼링하여 상기 내부 데이터(DATA_OUT)를 출력할 수 있다.
상기 커맨드 제어부(230)는 상기 모드 인에이블 신호(TEST_MD)를 입력받아 테스트 모드 인에이블 신호(TM_EN)를 출력하며, 상기 내부 데이터(DATA_OUT) 및 상기 공통 테스트 모드 신호(TM_MASK)에 응답하여 상기 모드 인에이블 신호(TEST_MD)를 선택적으로 블로킹하여 상기 테스트 모드 인에이블 신호(TM_EN)를 출력한다.
보다 자세하게, 상기 커맨드 제어부(230)는 마스킹 신호 생성부(232) 및 마스킹부(234)를 포함한다.
상기 마스킹 신호 생성부(232)는, 상기 공통 테스트 모드 신호(TM_MASK)에 응답하여, 상기 내부 데이터(DATA_OUT)를 입력받아 마스크 인에이블 신호(MASKEN)를 생성한다. 상기 마스킹 신호 생성부(232)는, 상기 공통 테스트 모드 신호(TM_MASK)가 활성화된 경우, 상기 내부 데이터(DATA_OUT)의 값에 따라 상기 마스크 인에이블 신호(MASKEN)를 활성화시키고, 상기 공통 테스트 모드 신호(TM_MASK)가 비활성화된 경우, 상기 내부 데이터(DATA_OUT)의 값에 상관없이 상기 마스크 인에이블 신호(MASKEN)를 비활성화시킬 수 있다.
상기 마스킹부(234)는, 상기 마스크 인에이블 신호(MASKEN)에 응답하여 상기 모드 인에이블 신호(TEST_MD)를 선택적으로 블로킹하여 상기 테스트 모드 인에이블 신호(TM_EN)를 출력한다.
상기 테스트 제어부(250)는 상기 테스트 모드 인에이블 신호(TM_EN) 및 상기 모드 신호(TM_CODE<0:n>)에 응답하여 상기 공통 테스트 모드 신호(TM_MASK) 및 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성한다.
상기와 같이 구성된 본 발명의 일실시예에 따른 반도체 칩의 동작을 간단하게 설명하면 다음과 같다.
우선, 커맨드 디코더(210)는 공통의 커맨드 핀(미도시)을 통해 외부에서 입력되는 커맨드(CMD)를 디코딩하여 모드 인에이블 신호(TEST_MD) 및 복수 비트로 구성된 모드 신호(TM_CODE<0:n>)를 생성한다. 초기 동작에서 마스크 인에이블 신호(MASKEN)는 비활성화되어 있으므로, 마스킹부(234)는 상기 모드 인에이블 신호(TEST_MD)를 그대로 테스트 모드 인에이블 신호(TM_EN)로 출력한다. 테스트 제어부(250)는 상기 테스트 모드 인에이블 신호(TM_EN) 및 모드 신호(TM_CODE<0:n>)에 응답하여 공통 테스트 모드 신호(TM_MASK)를 활성화시킨다. 이에 따라 반도체 칩은 공통 테스트 모드에 진입하게 된다.
공통 테스트 모드에 진입하게 되면, 활성화된 공통 테스트 모드 신호(TM_MASK)에 응답하여, 데이터 버퍼(220)는 개별적으로 구비된 데이터 핀을 통해 입력되는 데이터(DATA)를 버퍼링하여 내부 데이터(DATA_OUT)로 출력한다. 마스킹 신호 생성부(232)는, 활성화된 공통 테스트 모드 신호(TM_MASK)에 응답하여 상기 내부 데이터(DATA_OUT)를 입력받아 마스크 인에이블 신호(MASKEN)를 선택적으로 활성화시킨다.
이 때, 공통의 커맨드 핀을 통해 개별 테스트 모드 설정을 위한 커맨드(CMD)가 외부에서 입력되면, 마스킹부(234)는 해당 마스크 인에이블 신호(MASKEN)에 따라 상기 모드 인에이블 신호(TEST_MD)를 선택적으로 블로킹하여 상기 테스트 모드 인에이블 신호(TM_EN)로 출력한다. 이 때, 마스크 인에이블 신호(MASKEN)가 활성화된 경우, 상기 마스킹부(234)는 상기 모드 인에이블 신호(TEST_MD)를 블로킹하여 테스트 모드 인에이블 신호(TM_EN)를 비활성화시켜 출력하고, 이에 따라 테스트 제어부(250)는 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성하지 않는다. 반면에, 마스크 인에이블 신호(MASKEN)가 비활성화된 경우, 상기 마스킹부(234)는 모드 인에이블 신호(TEST_MD)를 테스트 모드 인에이블 신호(TM_EN)로 출력하고, 이에 따라 테스트 제어부(250)는 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성한다.
즉, 각 반도체 칩은, 공통 테스트 모드에 진입하게 된 후, 개별적으로 구비된 데이터 핀들을 통해 입력되는 데이터에 따라 모드 인에이블 신호(TEST_MD)를 선택적으로 블로킹하여 테스트 모드 인에이블 신호(TM_EN)를 출력한다. 상기 모드 인에이블 신호(TEST_MD)가 블로킹된 반도체 칩은 테스트 모드 신호(TM<0:m>)를 생성하지 않아 개별 테스트 모드 설정 동작을 수행하지 않는다. 반면, 상기 모드 인에이블 신호(TEST_MD)가 블로킹되지 않은 반도체 칩은 테스트 모드 신호(TM<0:m>)를 생성하고, 이에 따라 해당 반도체 칩의 내부 회로(미도시)는 개별 테스트 모드 설정 동작을 수행할 수 있다. 참고로, 상기 개별 테스트 모드 설정 동작은, 특정 테스트 동작을 위한 전압, 신호들의 지연량, 공정의 차이로 인한 변수(variable)를 보상할 수 있는 마진 등을 설정하기 위한 동작이다.
이 후, 데이터 핀을 통해 입력되는 데이터(DATA)에 따라 활성화되었던 마스크 인에이블 신호(MASKEN)는 비활성화된다.
상기의 과정이 되풀이 되어 각 반도체 칩 별로 독립적인 테스트 모드 설정 동작이 수행될 수 있다.
이 후, 공통의 커맨드 핀(미도시)을 통해 커맨드(CMD)가 외부에서 입력되면, 테스트 제어부(250)는 테스트 모드 인에이블 신호(TM_EN) 및 모드 신호(TM_CODE<0:n>)에 응답하여 공통 테스트 모드 신호(TM_MASK)를 비활성화시키고, 이에 따라 공통 테스트 모드를 종료할 수 있다.
상기와 같이, 본 발명의 일실시예에서는, 각 반도체 칩들에 동일한 커맨드가 동시에 입력되더라도 테스트 타겟 대상을 제외한 반도체 칩의 커맨드를 선택적으로 블로킹함으로써 테스트 타겟 대상인 반도체 칩만을 독립적으로 테스트 할 수 있다
이하, 도 3 내지 도 6b 를 참조하여 도 2 의 구성들의 상세 구성들에 대해 설명하고자 한다.
도 3 은 도 2 의 데이터 버퍼(220)를 설명하기 위한 회로도이다.
도 3 을 참조하면, 데이터 버퍼(220)는 바이어스 신호 생성부(320), 바이어스부(340) 및 구동부(360)을 포함한다.
상기 바이어스 신호 생성부(320)는 버퍼 인에이블 신호(BUFEN) 및 공통 테스트 모드 신호(TM_MASK)를 입력받아 제 1 바이어스 신호(BS1) 및 제 2 바이어스 신호(BS2)를 생성한다. 일실시예에서, 상기 바이어스 신호 생성부(320)는 노어 게이트(NOR1) 및 인버터(INV1)을 포함할 수 있다. 상기 노어 게이트(NOR1)는 상기 버퍼 인에이블 신호(BUFEN) 및 공통 테스트 모드 신호(TM_MASK)를 입력받아 노어 연산을 수행하여 제 1 바이어스 신호(BS1)를 출력한다. 상기 인버터(INV1)는 상기 노어 게이트(NOR1)의 출력을 반전하여 제 2 바이어스 신호(BS2)를 출력한다.
상기 바이어스부(340)는 상기 제 1 바이어스 신호(BS1) 및 제 2 바이어스 신호(BS2)에 응답하여 구동부(360)에 구동 전압을 제공한다.
상기 구동부(360)는 상기 바이어스부(340)로부터 제공되는 구동 전압에 따라 데이터 핀(미도시)을 통해 외부에서 입력되는 데이터(DATA)를 내부 데이터(DATA_OUT)로 구동한다.
따라서, 상기 데이터 버퍼(220)는 상기 버퍼 인에이블 신호(BUFEN) 혹은 상기 공통 테스트 모드 신호(TM_MASK) 중 하나라도 활성화되면, 상기 데이터(DATA)를 버퍼링하여 상기 내부 데이터(DATA_OUT)를 출력할 수 있다.
도 4 는 도 2 의 마스킹 신호 생성부(232)를 설명하기 위한 회로도이다.
도 4 를 참조하면, 마스킹 신호 생성부(232)는, 신호 구동부(420), 래치부(440) 및 버퍼부(460)를 포함한다.
상기 신호 구동부(420)는 공통 테스트 모드 신호(TM_MASK) 및 내부 데이터(DATA_OUT)를 입력받아 프리-마스크 신호(PRE_MASK)를 생성한다. 상기 래치부(440)는 상기 프리-마스크 신호(PRE_MASK)를 래치하여 반전된 프리-마스크 신호(PRE_MASKB)를 출력한다. 상기 버퍼부(460)는 상기 반전된 프리-마스크 신호(PRE_MASKB)를 버퍼링하여 마스크 인에이블 신호(MASKEN)를 생성한다.
상기 신호 구동부(420)는 공통 테스트 모드 신호(TM_MASK)에 응답하여 상기 프리-마스크 신호(PRE_MASK)를 풀업하는 풀업 구동부(PU), 상기 공통 테스트 모드 신호(TM_MASK) 및 내부 데이터(DATA_OUT)를 앤드 연산하는 로직 회로(422), 및 상기 로직 회로의 출력 신호에 응답하여 상기 프리-마스크 신호(PRE_MASK)를 풀다운하는 풀다운 구동부(PD)를 포함한다.
따라서, 상기 마스킹 신호 생성부(232)는, 상기 공통 테스트 모드 신호(TM_MASK)가 활성화 된 경우, 상기 내부 데이터(DATA_OUT)의 값에 따라 상기 마스크 인에이블 신호(MASKEN)를 활성화시키고, 상기 공통 테스트 모드 신호(TM_MASK)가 비활성화 된 경우, 상기 내부 데이터(DATA_OUT)의 값에 상관없이 상기 마스크 인에이블 신호(MASKEN)를 비활성화시킬 수 있다.
도 5 는 도 2 의 마스킹부(234)를 설명하기 위한 회로도이다.
도 5 를 참조하면, 마스킹부(234)는 마스크 인에이블 신호(MASKEN)를 반전하는 제 1 인버터(INV2)와, 상기 제 1 인버터(INV2)의 출력과 모드 인에이블 신호(TEST_MD)를 앤드 연산하는 낸드 게이트(NAND1) 및 제 2 인버터(INV3)를 포함한다.
따라서, 상기 마스킹부(234)는, 상기 마스크 인에이블 신호(MASKEN)에 응답하여 상기 모드 인에이블 신호(TEST_MD)를 선택적으로 블로킹하여 상기 테스트 모드 인에이블 신호(TM_EN)를 출력할 수 있다.
도 6a 는 도 2 의 테스트 제어부(250)를 설명하기 위한 상세 블록도이다. 도 6b 는 도 6a 의 공통 테스트 모드 신호 생성부(610)를 설명하기 위한 회로도이다.
도 6a 를 참조하면, 테스트 제어부(250)는 공통 테스트 모드 신호 생성부(610) 및 테스트 모드 신호 생성부(630)을 포함한다.
상기 공통 테스트 모드 신호 생성부(610)는 테스트 모드 인에이블 신호(TM_EN) 및 모드 신호(TM_CODE<0:n>)에 응답하여 공통 테스트 모드 신호(TM_MASK)를 생성한다. 상기 테스트 모드 신호 생성부(630)는 상기 테스트 모드 인에이블 신호(TM_EN)에 응답하여 상기 모드 신호(TM_CODE<0:n>)를 디코딩하여 테스트 모드 신호(TM<0:m>)를 생성한다. 상기 테스트 모드 신호 생성부(630)는 기존에 구비된 구성과 실질적으로 동일한 구성을 가지므로 상세한 설명은 생략하기로 한다.
도 6b 를 참조하면, 상기 공통 테스트 모드 신호 생성부(610)는 상기 테스트 모드 인에이블 신호(TM_EN) 및 상기 모드 신호의 일부 비트(TM_CODE<0>, TM_CODE<1>)를 입력받아 앤드 연산을 수행하는 낸드 게이트(NAND2) 및 제 2 인버터(INV4)를 포함한다.
따라서, 상기 테스트 제어부(250)는, 상기 테스트 모드 인에이블 신호(TM_EN)가 활성화되면 모드 신호(TM_CODE<0:n>)를 디코딩하여 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성할 수 있다. 또한, 상기 테스트 제어부(250)는, 상기 테스트 모드 인에이블 신호(TM_EN)가 활성화되고, 상기 모드 신호의 일부 비트(TM_CODE<0>, TM_CODE<1>)가 공통 테스트 모드를 나타내는 값, 즉, '11'을 가질 때 공통 테스트 모드 신호(TM_MASK)를 활성화시켜 각 반도체 칩이 공통 테스트 모드에 진입할 수 있도록 한다. 반면, 상기 테스트 제어부(250)는 상기 테스트 모드 인에이블 신호(TM_EN)가 활성화되고, 상기 모드 신호의 일부 비트(TM_CODE<0>, TM_CODE<1>) 중 하나라도 '0'가 될 때 공통 테스트 모드 신호(TM_MASK)를 비활성화시켜 각 반도체 칩이 공통 테스트 모드를 종료할 수 있도록 한다.
도 7a 및 7b 는 본 발명의 일 실시예에 따른 멀티 칩 패키지를 설명하기 위한 블록도이다.
도 7a 를 참조하면, 복수 개의 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)이 패키징되어 하나의 다이 위에 실장된 상태가 도시되어 있다. 즉, 복수 개의 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)이 하나의 패키지에 장착되어 멀티 칩 패키지를 형성한다. 하나의 패키지에 장착된 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)은, 각각 다수 개의 커맨드 핀(COMMAND PIN) 및 데이터 핀(DATA I/O PIN)을 구비하고 있으며, 이 중에서 다수 개의 데이터 핀들은 각각의 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)에 개별적으로 구비되어 있으며, 다수 개의 커맨드 핀들은 반도체 칩들(CHIP0, CHIP1, ..., CHIPN) 사이에 공유되어 있다. 참고로, 복수 개의 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)이 하나의 패키지에 장착되어 멀티 칩 패키지를 형성할 경우, 멀티 칩 패키지는 외부 컨트롤러(710)로부터 커맨드(CMD)를 입력받아 데이터(DATA)를 입출력할 수 있다.
도 7b 를 참조하면, 다수 개의 반도체 칩들이 테스트를 위해 디패키징된 상태가 도시되어 있다. 즉, 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)은, 각각 다수 개의 커맨드 핀(COMMAND PIN) 및 데이터 핀(DATA I/O PIN)을 구비하고 있으며, 이 중에서 다수 개의 데이터 핀들은 각각의 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)에 개별적으로 구비되어 있으며, 다수 개의 커맨드 핀들은 반도체 칩들(CHIP0, CHIP1, ..., CHIPN) 사이에 공유되어 있다. 참고로, 복수 개의 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)이 테스트를 위해 디패키징된 경우, 상기 반도체 칩들(CHIP0, CHIP1, ..., CHIPN)은 외부의 테스트 장치(730)로부터 커맨드(CMD) 입력받아 테스트 데이터(DATA)를 입출력할 수 있다.
이하, 도 8a 내지 도 8c 를 참조하여, 도 7a 에 도시된 멀티 칩 패키지에 실장된 반도체 칩들의 구성 및 동작을 설명하기로 한다. 도 8a 내지 도 8c 에서는, 각 반도체 칩의 노멀 동작과 관련된 구성은 미도시하고, 본 발명에 따른 테스트 동작과 관련된 구성만을 도시하기로 한다. 또한, 도 2 에 도시된 구성과 동일한 구성에 대해서는 동일한 도면 부호를 부여하기로 한다.
도 8a 는 멀티 칩 패키지의 각 반도체 칩들의 내부 구성을 설명하기 위한 블록도이다. 도 8b 는 도 8a 의 멀티 칩 패키지의 동작을 설명하기 위한 타이밍도이다. 도 8c 는 도 8a 의 멀티 칩 패키지의 동작을 설명하기 위한 순서도이다.
도 8a 를 참조하면, 하나의 패키지에 장착된 반도체 칩들(CHIP0, CHIP1, CHIP2)은, 각각 다수 개의 커맨드 핀(COMMAND PIN) 및 데이터 핀(DATA I/O PIN)을 구비하고 있으며, 이 중에서 다수 개의 데이터 핀들은 각각의 반도체 칩들(CHIP0, CHIP1, CHIP2)에 개별적으로 구비되어 있으며, 다수 개의 커맨드 핀들은 반도체 칩들(CHIP0, CHIP1, CHIP2) 사이에 공유되어 있다. 도 2 에 도시된 커맨드 디코더(210_0, 210_1, 210_2), 데이터 버퍼(220_0, 220_1, 220_2), 커맨드 제어부(230_0, 230_1, 230_2) 및 테스트 제어부(250_0, 250_1, 250_2)를 포함한다. 각 구성의 동작은 도 2 의 설명에 잘 나타나 있으므로 자세한 설명은 생략하기로 한다.
이하, 도 8b 및 도 8c 를 참조하여, 멀티 칩 패키지의 각 반도체 칩들의 동작을 설명하기로 한다.
도 8b 및 도 8c 를 참조하면, 외부 컨트롤러(도 7 의 710)로부터 공통의 커맨드 핀(COMMAND PIN)을 통해 커맨드(CMD1)가 입력되면, 각 칩의 커맨드 디코더(210_0, 210_1, 210_2)는 상기 커맨드(CMD1)를 디코딩하여 모드 인에이블 신호(TEST_MD) 및 복수 비트로 구성된 모드 신호(TM_CODE<0:n>)를 생성한다. 이 때, 상기 모드 신호(TM_CODE<0:n>)의 일부 비트(TM_CODE<0>, TM_CODE<1>)는 공통 테스트 모드를 나타내는 값, 즉, '11'을 가질 수 있다. 초기 동작에서 마스크 인에이블 신호(MASKEN)는 비활성화되어 있으므로, 각 칩의 커맨드 제어부(230_0, 230_1, 230_2)는 상기 모드 인에이블 신호(TEST_MD)를 그대로 테스트 모드 인에이블 신호(TM_EN)로 출력한다. 각 칩의 테스트 제어부(250_0, 250_1, 250_2)는 상기 테스트 모드 인에이블 신호(TM_EN) 및 모드 신호(TM_CODE<0:n>)의 일부 비트(TM_CODE<0>, TM_CODE<1>)에 응답하여 공통 테스트 모드 신호(TM_MASK)를 활성화시킨다. 이에 따라 각 반도체 칩은 공통 테스트 모드에 진입한다(S810). 이 때, 멀티 칩 패키지의 모든 반도체 칩들은 동시에 공통 테스트 모드에 진입하게 된다.
공통 테스트 모드에 진입하게 되면, 활성화된 공통 테스트 모드 신호(TM_MASK)에 응답하여, 각 반도체 칩들의 데이터 버퍼(220_0, 220_1, 220_2)는 활성화되어, 개별적으로 구비된 데이터 핀(DATA I/O PIN)을 통해 입력되는 데이터(DATA)를 버퍼링하여 내부 데이터(DATA_OUT)를 출력한다.
이 때, 제 1 반도체 칩(CHIP0)으로 입력되는 데이터(DATA)가 로직 하이 레벨을 가지는 경우, 제 1 반도체 칩(CHIP0)의 커맨드 제어부(230_0)는 마스크 인에이블 신호(MASKEN)를 활성화시킨다(S820). 반면, 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)로 입력되는 데이터(DATA)는 로직 로우 레벨을 가지므로 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 커맨드 제어부(230_1, 230_2)는 마스크 인에이블 신호(MASKEN)를 비활성화시킨다.
이어서, 컨트롤러로부터 공통의 커맨드 핀(COMMAND PIN)을 통해 개별 테스트 모드 설정을 위한 커맨드(CMD2)가 입력되면, 각 칩의 커맨드 디코더(210_0, 210_1, 210_2)는 상기 커맨드(CMD2)를 디코딩하여 모드 인에이블 신호(TEST_MD) 및 복수 비트로 구성된 모드 신호(TM_CODE<0:n>)를 생성한다. 각 반도체 칩들의 커맨드 제어부(230_0, 230_1, 230_2)는 해당 마스크 인에이블 신호(MASKEN)에 따라 모드 인에이블 신호(TEST_MD)를 선택적으로 블로킹하여 테스트 모드 인에이블 신호(TM_EN)로 출력한다.
이 때, 마스크 인에이블 신호(MASKEN)가 활성화된 제 1 반도체 칩(CHIP0)의 경우(S830의 YES), 커맨드 제어부(230_0)는 상기 모드 인에이블 신호(TEST_MD)를 블로킹하여 테스트 모드 인에이블 신호(TM_EN)를 비활성화시켜 출력한다(S840). 이에 따라 제 1 반도체 칩(CHIP0)의 테스트 제어부(250_0)는 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성하지 않는다.
반면, 마스크 인에이블 신호(MASKEN)가 비활성화된 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 경우(S830의 NO), 커맨드 제어부(230_1, 230_2)는 상기 모드 인에이블 신호(TEST_MD)를 테스트 모드 인에이블 신호(TM_EN)로 활성화시켜 출력한다. 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 테스트 제어부(250_1. 250_2)는 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성하고, 이에 따라. 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 내부 회로는 개별 테스트 모드 설정 동작을 수행할 수 있다(S850). 참고로, 상기 개별 테스트 모드 설정 동작은 특정 테스트 동작을 위한 전압, 신호들의 지연량, 공정의 차이로 인한 변수(variable)를 보상할 수 있는 마진 등을 설정하기 위한 동작이다.
이 후, 제 1 반도체 칩(CHIP0)으로 입력되는 데이터(DATA)가 로직 하이 레벨에서 로직 로우 레벨로 천이하고, 이에 따라 제 1 반도체 칩(CHIP0)의 커맨드 제어부(230_0)는 마스크 인에이블 신호(MASKEN)를 비활성화시킨다(S860).
상기의 개별 테스트 모드 설정 동작은 공통 테스트 모드가 종료되기 전까지 계속하여 되풀이 될 수 있다(S870의 NO).
예를 들어, 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)으로 입력되는 데이터(DATA)가 로직 하이 레벨을 가지는 경우, 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 커맨드 제어부(230_1, 230_2)는 해당 마스크 인에이블 신호(MASKEN)를 활성화시킨다(S820). 이 때, 제 1 반도체 칩(CHIP0)로 입력되는 데이터(DATA)는 로직 로우 레벨을 가지므로 제 1 반도체 칩(CHIP0)의 커맨드 제어부(230_0)는 마스크 인에이블 신호(MASKEN)를 비활성화시킨다.
이 후, 컨트롤러로부터 공통의 커맨드 핀(COMMAND PIN)을 통해 또 다른 개별 테스트 모드 설정을 위한 커맨드(CMD3)가 입력되면, 각 칩의 커맨드 디코더(210_0, 210_1, 210_2)는 상기 커맨드(CMD3)를 디코딩하여 모드 인에이블 신호(TEST_MD) 및 복수 비트로 구성된 모드 신호(TM_CODE<0:n>)를 생성한다. 각 반도체 칩들의 커맨드 제어부(230_0, 230_1, 230_2)는 해당 마스크 인에이블 신호(MASKEN)에 따라 모드 인에이블 신호(TEST_MD)를 선택적으로 블로킹하여 테스트 모드 인에이블 신호(TM_EN)로 출력한다.
이 때, 마스크 인에이블 신호(MASKEN)가 활성화된 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 경우(S830의 YES), 커맨드 제어부(230_1, 230_2)는 상기 모드 인에이블 신호(TEST_MD)를 블로킹하여 테스트 모드 인에이블 신호(TM_EN)를 비활성화시켜 출력한다(S840). 이에 따라 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 테스트 제어부(250_1, 250_2)는 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성하지 않는다.
반면, 마스크 인에이블 신호(MASKEN)가 비활성화된 제 1 반도체 칩(CHIP0)의 경우(S830의 NO), 커맨드 제어부(230_0)는 상기 모드 인에이블 신호(TEST_MD)를 테스트 모드 인에이블 신호(TM_EN)로 활성화시켜 출력한다. 제 1 반도체 칩(CHIP0)의 테스트 제어부(250_0)는 내부 테스트 동작을 위한 테스트 모드 신호(TM<0:m>)를 생성하고, 이에 따라. 제 1 반도체 칩(CHIP0)의 내부 회로는 개별 테스트 모드 설정 동작을 수행할 수 있다(S850).
이 후, 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)으로 입력되는 데이터(DATA)가 로직 하이 레벨에서 로직 로우 레벨로 천이하고, 이에 따라 제 2 및 제 3 반도체 칩(CHIP1, CHIP2)의 커맨드 제어부(230_1, 230_2)는 마스크 인에이블 신호(MASKEN)를 비활성화시킨다(S860).
이 후, 컨트롤러로부터 공통의 커맨드 핀(COMMAND PIN)을 통해 커맨드(CMD4)가 입력되면, 각 칩의 커맨드 디코더(210_0, 210_1, 210_2)는 상기 커맨드(CMD4)를 디코딩하여 모드 인에이블 신호(TEST_MD) 및 복수 비트로 구성된 모드 신호(TM_CODE<0:n>)를 생성한다. 이 때, 상기 모드 신호(TM_CODE<0:n>)의 일부 비트(TM_CODE<0>, TM_CODE<1>)는 공통 테스트 모드의 종료를 나타내는 값, 즉, 어느 하나라도 '0'이 될 수 있다. 각 칩의 테스트 제어부(250_0, 250_1, 250_2)는 상기 모드 신호(TM_CODE<0:n>)의 일부 비트(TM_CODE<0>, TM_CODE<1>)에 응답하여 공통 테스트 모드 신호(TM_MASK)를 비활성화시킨다. 따라서, 멀티 칩 패키지의 모든 반도체 칩들은 공통 테스트 모드를 종료한다 (S870의 YES).
이 후, 테스트 모드에 진입하여, 각 메모리 칩의 공통의 커맨드 핀(COMMAND PIN)을 통해 테스트 동작을 알리는 커맨드(CMD)가 입력되면, 이를 디코딩하여 버퍼 인에이블 신호(BUFEN)가 활성화된다. 활성화된 버퍼 인에이블 신호(BUFEN)에 응답하여 각 반도체 칩들의 데이터 버퍼(220_0, 220_1, 220_2)는 활성화되어, 개별적으로 구비된 데이터 핀(DATA I/O PIN)을 통해 입력되는 데이터(DATA)를 입력받아 설정된 개별 테스트 모드에 따라 테스트 동작을 수행할 수 있다(S880).
상기와 같이, 본 발명의 일실시예에서는, 멀티 칩 패키지의 반도체 칩들에 동일한 커맨드가 동시에 입력되더라도 테스트 타겟 대상을 제외한 반도체 칩의 커맨드를 선택적으로 블로킹함으로써 테스트 타겟 대상인 반도체 칩만을 독립적으로 테스트 할 수 있다
또한, 본 발명의 일실시예에서는, 멀티 칩 패키지의 각 반도체 칩에 별도의 패드 추가 없이도 각 반도체 칩을 독립적으로 테스트함으로써 면적의 효율성을 증가시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
210: 커맨드 디코더 220: 데이터 버퍼
230: 커맨드 제어부 232: 마스킹 신호 생성부
234: 마스킹부 250: 테스트 제어부

Claims (20)

  1. 적어도 하나 이상의 커맨드 핀들을 공유하는 복수 개의 반도체 칩들이 하나의 패키지에 집적된 멀티 칩 패키지에 있어서,
    상기 반도체 칩들은 각각,
    커맨드를 디코딩하여 버퍼 인에이블 신호, 모드 인에이블 신호 및 모드 신호를 생성하는 커맨드 디코더;
    상기 버퍼 인에이블 신호 및 공통 테스트 모드 신호에 응답하여 데이터를 버퍼링하여 내부 데이터를 출력하는 데이터 버퍼;
    상기 모드 인에이블 신호를 입력받아 테스트 모드 인에이블 신호를 출력하며, 상기 내부 데이터 및 상기 공통 테스트 모드 신호에 응답하여 상기 모드 인에이블 신호를 선택적으로 블로킹하여 테스트 모드 인에이블 신호를 출력하는 커맨드 제어부; 및
    상기 테스트 모드 인에이블 신호 및 상기 모드 신호에 응답하여, 상기 공통 테스트 모드 신호 및 내부 테스트 동작을 위한 테스트 모드 신호를 생성하는 테스트 제어부
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  2. 제 1 항에 있어서,
    상기 커맨드 제어부는,
    상기 공통 테스트 모드 신호에 응답하여, 상기 내부 데이터를 입력받아 마스크 인에이블 신호를 생성하는 마스킹 신호 생성부; 및
    상기 마스크 인에이블 신호에 응답하여, 상기 모드 인에이블 신호를 선택적으로 블로킹하여 상기 테스트 모드 인에이블 신호를 출력하는 마스킹부
    를 포함하는 멀티 칩 패키지.
  3. 제 2 항에 있어서,
    상기 마스킹 신호 생성부는,
    상기 공통 테스트 모드 신호가 활성화 된 경우, 상기 내부 데이터의 값에 따라 상기 마스크 인에이블 신호를 활성화시키고,
    상기 공통 테스트 모드 신호가 비활성화 된 경우, 상기 내부 데이터의 값에 상관없이 상기 마스크 인에이블 신호를 비활성화시키는
    것을 특징으로 하는 멀티 칩 패키지.
  4. 제 2 항에 있어서,
    상기 마스킹 신호 생성부는,
    상기 공통 테스트 모드 신호 및 상기 내부 데이터를 입력받아 프리-마스크 신호를 생성하는 신호 구동부;
    상기 프리-마스크 신호를 래치하여 반전된 프리-마스크 신호를 출력하는 래치부; 및
    상기 반전된 프리-마스크 신호를 버퍼링하여 상기 마스크 인에이블 신호를 출력하는 버퍼부
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  5. 제 4 항에 있어서,
    상기 신호 구동부는,
    상기 공통 테스트 모드 신호에 응답하여 상기 프리-마스크 신호를 풀업하는 풀업 구동부;
    상기 공통 테스트 모드 신호 및 상기 내부 데이터를 앤드 연산하는 로직 회로; 및
    상기 로직 회로의 출력 신호에 응답하여 상기 프리-마스크 신호를 풀다운하는 풀다운 구동부
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  6. 제 1 항에 있어서,
    상기 데이터 버퍼는,
    상기 버퍼 인에이블 신호 혹은 상기 공통 테스트 모드 신호 중 하나라도 활성화되면, 상기 데이터를 버퍼링하여 상기 내부 데이터를 출력하는 것을 특징으로 하는 멀티 칩 패키지.
  7. 제 1 항에 있어서,
    상기 데이터 버퍼는,
    상기 버퍼 인에이블 신호 혹은 상기 공통 테스트 모드 신호를 입력받아 제 1 바이어스 신호 및 제 2 바이어스 신호를 생성하는 바이어스 신호 생성부;
    상기 제 1 바이어스 신호 및 제 2 바이어스 신호에 응답하여 구동부에 구동 전압을 제공하는 바이어스부; 및
    상기 바이어스부로부터 제공되는 구동 전압에 따라 상기 데이터를 상기 내부 데이터로 구동하는 구동부
    를 포함하는 멀티 칩 패키지.
  8. 제 1 항에 있어서,
    상기 테스트 제어부는,
    상기 테스트 모드 인에이블 신호 및 상기 모드 신호의 일부 비트에 응답하여 상기 공통 테스트 모드 신호를 생성하는 공통 테스트 모드 신호 생성부; 및
    상기 테스트 모드 인에이블 신호 및 상기 모드 신호에 응답하여 상기 테스트 모드 신호를 생성하는 테스트 모드 신호 생성부
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  9. 제 8 항에 있어서,
    상기 공통 테스트 모드 신호 생성부는,
    상기 테스트 모드 인에이블 신호 및 상기 모드 신호의 일부 비트를 입력받아 앤드 연산을 수행하는 로직 회로
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  10. 적어도 하나 이상의 커맨드 핀들을 공유하는 복수 개의 반도체 칩들이 하나의 패키지에 집적된 멀티 칩 패키지에 있어서, 상기 반도체 칩들은 각각,
    상기 커맨드 핀을 통해 입력되는 커맨드에 응답하여 공통 테스트 모드에 진입하는 단계;
    데이터 핀을 통해 입력되는 데이터에 따라 마스킹 신호를 선택적으로 활성화시키는 단계;
    상기 마스킹 신호가 비활성화된 경우, 상기 커맨드 핀을 통해 입력되는 커맨드에 응답하여 개별 테스트 모드를 설정하고, 상기 마스킹 신호가 활성화된 경우, 상기 커맨드 핀을 통해 입력되는 커맨드를 블로킹하여 테스트 모드 인에이블 신호를 비활성화시키는 단계;
    상기 데이터 핀을 통해 입력되는 데이터에 따라 마스크 신호를 비활성화하는 단계; 및
    상기 커맨드 핀을 통해 입력되는 커맨드에 응답하여 상기 공통 테스트 모드를 종료하는 단계
    를 포함하는 멀티 칩 패키지의 테스트 방법.
  11. 제 10 항에 있어서,
    상기 공통 테스트 모드를 종료하는 단계 후에,
    상기 커맨드 핀을 통해 입력되는 커맨드 및 상기 데이터 핀을 통해 입력되는 데이터를 입력받아 테스트 동작을 수행하는 단계
    를 더 포함하는 멀티 칩 패키지의 테스트 방법.
  12. 제 10 항에 있어서,
    상기 개별 테스트 모드를 설정하는 단계는,
    상기 테스트 동작을 위한 전압, 신호들의 지연량, 공정의 차이로 인한 변수(variable)을 보상할 수 있는 마진을 설정하기 위한 동작를 더 포함하는 멀티 칩 패키지의 테스트 방법.
  13. 적어도 하나 이상의 커맨드 핀들을 공유하는 복수 개의 반도체 칩들이 하나의 패키지에 집적된 멀티 칩 패키지; 및
    상기 상기 멀티 칩 패키지에 커맨드를 전송하고, 상기 커맨드에 대응하는 데이터를 입출력 받는 컨트롤러
    를 포함하는 멀티 칩 패키지 시스템에 있어서,
    상기 멀티 칩 패키지의 반도체 칩들은 각각 개별적인 복수의 데이터 핀들을 구비하고, 공통 테스트 모드에서 상기 복수의 데이터 핀들을 통해 입력되는 데이터 값에 따라 상기 커맨드 핀을 통해 입력되는 커맨드를 블로킹함으로써 테스트 타겟 대상인 반도체 칩의 테스트 모드를 선택적으로 설정하는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  14. 제 13 항에 있어서,
    상기 반도체 칩들은 각각,
    상기 컨트롤러로부터 입력되는 커맨드를 디코딩하여 버퍼 인에이블 신호, 모드 인에이블 신호 및 모드 신호를 생성하는 커맨드 디코더;
    상기 버퍼 인에이블 신호 및 공통 테스트 모드 신호에 응답하여 상기 컨트롤러로부터 입력되는 데이터를 버퍼링하여 내부 데이터를 출력하는 데이터 버퍼;
    상기 모드 인에이블 신호를 입력받아 테스트 모드 인에이블 신호를 출력하며, 상기 내부 데이터 및 상기 공통 테스트 모드 신호에 응답하여 상기 모드 인에이블 신호를 선택적으로 블로킹하여 테스트 모드 인에이블 신호를 출력하는 커맨드 제어부; 및
    상기 테스트 모드 인에이블 신호 및 상기 모드 신호에 응답하여, 상기 공통 테스트 모드 신호 및 내부 테스트 동작을 위한 테스트 모드 신호를 생성하는 테스트 제어부
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  15. 제 14 항에 있어서,
    상기 커맨드 제어부는,
    상기 공통 테스트 모드 신호에 응답하여, 상기 내부 데이터를 입력받아 마스크 인에이블 신호를 생성하는 마스킹 신호 생성부; 및
    상기 마스크 인에이블 신호에 응답하여, 상기 모드 인에이블 신호를 선택적으로 블로킹하여 상기 테스트 모드 인에이블 신호를 출력하는 마스킹부
    를 포함하는 멀티 칩 패키지 시스템.
  16. 제 15 항에 있어서,
    상기 마스킹 신호 생성부는,
    상기 공통 테스트 모드 신호가 활성화 된 경우, 상기 내부 데이터의 값에 따라 상기 마스크 인에이블 신호를 활성화시키고,
    상기 공통 테스트 모드 신호가 비활성화 된 경우, 상기 내부 데이터의 값에 상관없이 상기 마스크 인에이블 신호를 비활성화시키는
    것을 특징으로 하는 멀티 칩 패키지 시스템.
  17. 제 14 항에 있어서,
    상기 데이터 버퍼는,
    상기 버퍼 인에이블 신호 혹은 상기 공통 테스트 모드 신호 중 하나라도 활성화되면, 상기 데이터를 버퍼링하여 상기 내부 데이터를 출력하는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  18. 제 14 항에 있어서,
    상기 테스트 제어부는,
    상기 테스트 모드 인에이블 신호 및 상기 모드 신호의 일부 비트에 응답하여 상기 공통 테스트 모드 신호를 생성하는 공통 테스트 모드 신호 생성부; 및
    상기 테스트 모드 인에이블 신호 및 상기 모드 신호에 응답하여 상기 테스트 모드 신호를 생성하는 테스트 모드 신호 생성부
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  19. 제 13 항에 있어서,
    상기 컨트롤러는,
    테스트 장치를 포함하는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  20. 제 13 항에 있어서,
    상기 테스트 타겟 대상인 반도체 칩의 테스트 모드를 선택적으로 설정하는 것은, 특정 테스트 동작을 위한 전압, 신호들의 지연량, 공정의 차이로 인한 변수(variable)를 보상할 수 있는 마진 등을 설정하기 위한 동작을 수행하는 것을 포함하는 것을 특징으로 하는 멀티 칩 패키지 시스템.
KR1020150132268A 2015-09-18 2015-09-18 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법 KR20170036850A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150132268A KR20170036850A (ko) 2015-09-18 2015-09-18 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법
US15/047,393 US9875994B2 (en) 2015-09-18 2016-02-18 Multi-chip package, system and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150132268A KR20170036850A (ko) 2015-09-18 2015-09-18 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20170036850A true KR20170036850A (ko) 2017-04-03

Family

ID=58283218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150132268A KR20170036850A (ko) 2015-09-18 2015-09-18 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법

Country Status (2)

Country Link
US (1) US9875994B2 (ko)
KR (1) KR20170036850A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688039B (zh) * 2014-09-12 2019-03-12 东芝存储器株式会社 存储装置
US10845407B2 (en) * 2018-06-25 2020-11-24 Intel Corporation Scalable infield scan coverage for multi-chip module for functional safety mission application
CN109164374B (zh) * 2018-09-28 2024-03-29 长鑫存储技术有限公司 芯片与芯片测试系统
WO2020063413A1 (en) * 2018-09-28 2020-04-02 Changxin Memory Technologies, Inc. Chip and chip test system
CN112118166B (zh) * 2020-09-18 2022-05-31 上海国微思尔芯技术股份有限公司 一种多芯片的组网系统、方法及应用
KR20220157722A (ko) * 2021-05-21 2022-11-29 에스케이하이닉스 주식회사 테스트를 수행하는 전자장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547854B2 (ja) * 1995-06-08 2004-07-28 株式会社ルネサステクノロジ 駆動電流調整機能付きバッファ回路
US6894308B2 (en) * 2001-11-28 2005-05-17 Texas Instruments Incorporated IC with comparator receiving expected and mask data from pads
KR100626385B1 (ko) 2004-09-13 2006-09-20 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지
KR100728564B1 (ko) 2005-12-26 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 모드 신호 발생 장치
KR20110131648A (ko) 2010-05-31 2011-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 메모리 카드 및 그것의 프로그램 방법
KR20140071641A (ko) 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Also Published As

Publication number Publication date
US9875994B2 (en) 2018-01-23
US20170084580A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
KR20170036850A (ko) 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법
KR100697270B1 (ko) 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법
US7853727B2 (en) Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
GB2373906A (en) High speed wafer level test of a semiconductor memory device
KR100712508B1 (ko) 메모리 장치의 구조
JP2005108400A (ja) 半導体メモリ装置のデータ入出力幅を変更させる回路及び方法
KR100596434B1 (ko) 레이아웃 면적을 줄일 수 있는 반도체 메모리 장치
US7881146B2 (en) Semiconductor memory apparatus capable of selectively providing decoded row address
US8411514B2 (en) Multi-chip package including output enable signal generation circuit and data output control method thereof
US6714475B2 (en) Fast accessing of a memory device using decoded address during setup time
KR100837813B1 (ko) 반도체 집적 회로의 ｄｂｉ 신호 생성 장치 및 방법
US20120155199A1 (en) Semiconductor memory apparatus
US7689883B2 (en) Test control circuit and semiconductor memory device including the same
KR100441870B1 (ko) 웨이퍼 번인 테스트용 디코딩 회로
KR101039859B1 (ko) 반도체 메모리 장치
US8929156B2 (en) System-in package including semiconductor memory device and method for determining input/output pins of system-in package
KR20170025948A (ko) 반도체 시스템 및 제어 방법
JP2004146827A (ja) 集積回路装置及びそれに用いる異種信号の同一ピン印加方法
US10895599B2 (en) Semiconductor apparatus
US11126065B2 (en) Photonic crystals logic devices
KR100965765B1 (ko) 반도체 소자
KR100837812B1 (ko) 반도체 집적 회로의 ｄｂｉ 신호 생성 장치 및 방법
KR20030078336A (ko) 디디알/에스디알 공용 리페어 회로
KR20090002376A (ko) 테스트 어드레스 생성회로를 가지는 반도체 메모리 장치 및테스트 방법.
JP2006202398A (ja) 半導体記憶装置