JP2005108400A - 半導体メモリ装置のデータ入出力幅を変更させる回路及び方法 - Google Patents

半導体メモリ装置のデータ入出力幅を変更させる回路及び方法 Download PDF

Info

Publication number
JP2005108400A
JP2005108400A JP2004216055A JP2004216055A JP2005108400A JP 2005108400 A JP2005108400 A JP 2005108400A JP 2004216055 A JP2004216055 A JP 2004216055A JP 2004216055 A JP2004216055 A JP 2004216055A JP 2005108400 A JP2005108400 A JP 2005108400A
Authority
JP
Japan
Prior art keywords
data
buffer
signal
control signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004216055A
Other languages
English (en)
Other versions
JP5042448B2 (ja
Inventor
Han-Gu Sohn
孫漢求
Hai-Jeong Sohn
孫海鼎
Seshin Kin
金世振
Woo-Seop Jeong
鄭又燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005108400A publication Critical patent/JP2005108400A/ja
Application granted granted Critical
Publication of JP5042448B2 publication Critical patent/JP5042448B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

【課題】 半導体メモリ装置のデータ入出力幅を変更させる回路及び方法を提供する。
【解決手段】 読出し／書き込み、及び活性的なメモリ動作の間に、データ入出力幅を変更させるために半導体メモリ装置のデータ入出力動作を制御する回路及び方法である。メモリアクセス動作が進行する間に、データ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法である。
【選択図】 図４

Description

本発明は、一般的に半導体メモリ装置の入出力幅を変更させるためにデータ入出力動作を制御する回路及び方法に係り、特に読出し／書き込み、及び活性的なメモリ動作のうちデータ入出力幅を変更させるために半導体メモリ装置のデータ入出力動作を制御する回路及び装置に関する。
従来の半導体集積回路メモリ装置は、データ入出力幅が固定された状態で動作するようにデザインされている。例えば、８ビットデータバスを有する処理システムにおいて、８ビットデータワードが一つのメモリアクセスサイクルの間にメモリに書き込まれるか又は読出される(以下、「Ｘ８動作」という。)。
例えば、図１Ａは、固定入出力幅を有する従来の半導体ＩＣメモリ装置１のブロック図である。一般に、半導体集積回路メモリ装置１は、第１アドレス入力バッファ１０、ローデコーダ２０、コラムデコーダ３０、第２アドレス入力バッファ４０、コマンドバッファ５０、メモリセルアレイ６０、センス増幅器アレイ７０、データ出力バッファ８０、及びデータ入力バッファ９０を備える。半導体集積回路メモリ装置１は、メモリセルアレイ６０から読出される８-ビットデータワードＤａｔａ_Ｏｕｔ＜０:７＞を出力するデータ出力バッファ８０に連結された８つのデータ出力ピンＤＯＵＴ０〜ＤＯＵＴ７と、メモリセルアレイ６０に書き込まれる８ビットデータワードＤａｔａ_Ｉｎ＜０:７＞を入力する８つのデータ入力ピンＤＩＮ０〜ＤＩＮ７と、をさらに備える。
第１アドレス入力バッファ１０は、アドレスラインにラッチされる９-ビット外部アドレス信号ＡＤＤＲ＜０:８＞をバッファリングする。９-ビット外部アドレス信号ＡＤＤＲ＜０:８＞は、コラムアドレス信号またはラッチされるローアドレス信号の最初の９ビットとなりうる。例えば、９-ビット外部アドレス信号ＡＤＤＲ＜０:８＞は、コラムアドレスストローブ(ＣＡＳ)またはローアドレスストローブ(ＲＡＳ)となりうる。図１Ａにおいて、ローアドレスビットＲＡ＜０:８＞とコラムアドレスビットＣＡ＜０:８＞とは、アドレスバスとインターフェースをとるのに必要なピン数を最小化するために同じアドレスピンを通じてマルチプレクスされることがわかる。第２アドレス入力バッファは４０、外部ローアドレス信号の最後の２ビットＡＤＤＲ＜９:１０＞をバッファリングする。ローデコーダ２０は、第１、第２アドレス入力バッファ１０、４０から受信したローアドレスビットＲＡ＜０:１０＞を復号し、ローアドレスビットＲＡ＜０:１０＞に対応するメモリセルアレイ６０のメモリセルのロー(ｒｏｗ)にアクセスするためにワードライン信号ＷＬを発生する。コラムデコーダ３０は、第１アドレス入力バッファ１０から受信したコラムアドレスビットＣＡ＜０:８＞を復号する８ブロックで構成された格納場所であって、アクセスされたロー内のメモリブロックにアクセスするためのコラム選択信号ＣＳＬを発生する。
コマンドバッファ５０によりバッファリングされた入力コマンドＲＥＡＤ、ＷＲＩＴＥにより読出し／書き込み動作が行われるか否かによって、８ビットデータワードＤａｔａ_Ｏｕｔ＜０:７＞がアクセスした格納場所から読出されるか又は８ビットデータワードＤａｔａ_Ｉｎ＜０:７＞がアクセスした格納場所に書き込まれる。センス増幅器アレイ７０は、メモリセルアレイ６０からデータを読出し／書き込みする。
データ出力バッファ８０は、読出し動作の間にメモリセルアレイ６０から読出されるデータワードＤａｔａ_Ｏｕｔ＜０:７＞をバッファリングするための複数の出力バッファ８１〜８８を備える。データ入力バッファ９０は、書き込みの動作の間にメモリセルアレイ６０に書き込まれるデータワードＤａｔａ_Ｉｎ＜０:７＞をバッファリングするための複数の入力バッファ９１〜９８を備える。図１Ｂに示されたように、複数のデータ入出力ピンＤＱ０〜ＤＱ７は、出力バッファ８１〜８８と入力バッファ９１〜９８とのうち対応するピンに連結され、データ入出力のために使われるが、出力バッファ８１〜８８のそれぞれは、データ出力ピンＤＯＵＴ０〜ＤＯＵＴ７のうち対応するピンに連結され、入力バッファ９１〜９８のそれぞれは、データ入力ピンＤＩＮ０〜ＤＩＮ７のうち対応するピンに連結される。
前述のように、従来の半導体集積回路メモリ装置１は、固定されたＸ８動作を提供する。すなわち、８-ビットデータワードは、シングルメモリアクセス動作の間にメモリセルアレイ６０に書き込まれるか又は読出される。特に、図２は、半導体集積回路メモリ装置１のメモリ読出し動作の間にデータを出力する方法を示す例示的なタイミング図である。図２に示されたように、読出しコマンドＲＥＡＤとコラムアドレスＣＡとは、クロックサイクルＣ１でクロック信号ＣＬＫに同期して入力される(ワードラインは、既に活性化されていると仮定する)。これにより、ビットＱ０〜Ｑ７を含む８ビットデータワードは、読出しコマンドとコラムアドレスとが入力された後、約２クロックサイクルの間に出力バッファ８０からそれぞれの出力ピンＤＯＵＴ０〜ＤＯＵＴ７に同時に出力される。
また、図３は、半導体集積回路メモリ装置１のメモリ書き込み動作の間にデータを入力する方法を示す例示的なタイミング図である。図３に示されたように、書き込みコマンドＷＲＩＴＥとコラムアドレスＣＡとはクロックサイクルＣ１でクロック信号ＣＬＫに同期して入力される(ワードラインは、既に活性化されていると仮定する)。これにより、ビットＤ０〜Ｄ７を含む８ビットデータワードは、書き込みコマンドとコラムアドレスとが入力されるクロックサイクルＣ１にそれぞれのデータ入力ピンＤＩＮ０〜ＤＩＮ７からデータ入力バッファ９０に同時に入力される。
固定データ入出力幅の制御構造を有する上記のような従来の半導体メモリ装置は、読出し／書き込み、または固定された入出力幅の活性動作だけを実行しうる。従来の半導体メモリ装置のデザインは、データワードの固定されたデータ入出力幅と等しくないか又はその倍数であるシステムやアプリケーションと共に使われる時は非効率的である。例えば、ノート型パソコンと移動通信アプリケーション(携帯電話、ＰＤＡ等)のためのＲＧＢ(Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ)データは、１８ビット(ＲＧＢの各々は、６ビットデータワード(Ｘ６)を備える)で表現される一方、デスクトップコンピュータ(ＰＣ)とサーバのためのＲＧＢデータは、２４ビット(ＲＧＢの各々は、８ビットデータワード(Ｘ８)を備える)で表現される。ここで、ノート型パソコンと移動通信アプリケーションとが固定されたＸ８動作を有するメモリシステムに使われれば、そのようなアプリケーションは６つの冗長(ｒｅｄｕｎｄａｎｔ)データビットを処理するようになる。すなわち、少なくとも２４データビットが１８ビットデータブロックのためにアクセスされなければならない。このような冗長分は、冗長ビットを処理する過程で上記の装置／アプリケーション等において無駄な電力消耗をもたらす。
本発明の目的は、入出力データ幅の調節が可能なメモリ装置を提供することである。
本発明の他の目的は、メモリ装置の入出力データ幅の調節方法を提供することである。
本発明の好適な実施の形態は、読出し／書き込み及び活性的なメモリ動作の間に、データ入出力幅を変更させるために半導体メモリ装置のデータ入出力動作を制御する回路及び方法を含む。また、本発明の好適な実施の形態は、メモリアクセス動作が進行する間に、データ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法を含む。
本発明の好適な一実施形態において、半導体メモリ装置は、メモリセルアレイと、前記メモリセルアレイから読出されるか又は前記メモリセルアレイに書き込まれるデータを処理するデータバッファと、外部アドレス信号に応答して前記データバッファのデータ幅を選択的に制御するデータ幅制御回路と、を備える。
本発明の好適な他の実施の形態において、前記データ幅制御回路は、データアクセスコマンドに応答して前記外部アドレス信号を復号して第１制御信号を発生させるデコーダと、前記第１制御信号に応答して前記データバッファのデータ幅を制御するための第２制御信号を発生させるデータバッファコントローラと、を備える。本発明の好適な他の実施の形態において、前記データ幅制御回路は、前記データバッファのビットのうち一つ以上をマスキングするか又はマスキングしないための制御信号を発生させて前記データバッファのデータ幅を選択的に制御し、マスキングされたビットは、前記データバッファから前記メモリセルアレイに入力されないか又は前記データバッファから出力されない。
本発明の好適な他の実施の形態において、メモリセルアレイと、前記メモリセルアレイから読出されるデータを受信して出力するデータ出力バッファと、前記メモリセルアレイに書き込まれるデータを入力するデータ入力バッファと、前記外部アドレス信号に応答して前記データ入力バッファまたは前記データ出力バッファのデータ幅を選択的に制御するデータ幅制御回路と、を備える。本発明の好適な他の実施の形態において、前記データ幅制御回路は、読出しコマンド信号または書き込みコマンド信号に応答して活性化されて第１制御信号を発生させるための外部アドレスを復号するデコーダと、前記書き込みコマンド信号に応答して活性化されて第１制御信号に基づいて前記データ入力バッファのデータ幅を制御する第２制御信号を発生させるデータ入力バッファと、前記読出しコマンド信号に応答して活性化されて前記第１制御信号に基づいて前記データ出力バッファのデータ幅を制御する第２制御信号を発生させるデータ出力バッファと、を備える。前記データ幅制御回路は、前記データバッファの一つ以上のビットをマスキングするか否かを制御する制御信号を発生させて前記データ入力バッファまたはデータ出力バッファのデータ幅を選択的に制御する。
本発明によれば、メモリ装置の入出力データ幅を調節してメモリ使用効率を高め、メモリ装置の消費電力を減らすことができる。
以下、添付した図面に基づいて本発明の望ましい実施の形態を詳細に説明することにより、本発明の目的、様態、特定、及び利点などを明確にする。
本発明の好適な実施の形態は、読出し／書き込み及び活性的なメモリ動作の間に、データ入出力幅を変更させるために半導体メモリ装置のデータ入出力動作を制御する回路及び方法を含む。また、本発明の好適な実施の形態は、メモリアクセス動作が進行する間にデータ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法をさらに含む。
図４は、本発明の好適な実施の形態によって読出し／書き込み、または活性的な動作のうち入出力幅を変更させる半導体集積回路メモリ装置４００を構造的に示すブロック図である。例示的な半導体集積回路メモリ装置４００は、第１アドレス入力バッファ１０、ローデコーダ２０、コラムデコーダ３０、第２アドレス入力バッファ４０、コマンドバッファ５０、メモリセルアレイ６０、及びセンス増幅器アレイ７０を備えて、図１Ａの説明のような動作を行う。
半導体集積回路メモリ装置４００は、可変的な入出力幅制御をイネーブルさせる回路をさらに備える。特に、一実施形態による半導体集積回路メモリ装置４００はデコーダ１００、データ出力バッファ８００を制御するデータ出力(ＤＯＵＴ)バッファコントローラ２００、及びデータ入力バッファ９００を制御するデータ入力(ＤＩＮ)バッファコントローラ３００を備える。データ出力バッファ８００は、それぞれの出力ピンＤＯＵＴ０〜ＤＯＵＴ７に連結された複数の出力バッファ８１０〜８８０を備える。データ出力バッファ８００及びデータ入力バッファ９００は、データ入出力ピン(図１Ｂに示したような)に共通に連結できると理解されるが、データ入力バッファ９００は、それぞれの入力ピンＤＩＮ０〜ＤＩＮ７に連結された複数の入力バッファ９１０〜９８０を備える。
一般的に本発明の好適な一実施形態において、半導体集積回路メモリ装置４００は、メモリセルアレイ６０から読出されるデータワードＤａｔａ_Ｏｕｔ＜０:７＞の複数のデータビットをマスキングするか又はいずれのデータビットもマスキングしないようにデータ出力バッファ８００を制御することによって、またはメモリセルアレイ６０に書き込まれるデータワードＤａｔａ_Ｉｎ＜０:７＞の複数のデータビットをマスキングするか又はいずれのデータビットもマスキングしないようにデータ入力バッファ９００を制御することによってシングルメモリアクセス動作の入出力幅を可変的に制御する。
特に、デコーダ１００は、コマンドバッファ５０から受信したＲＥＡＤまたはＷＲＩＴＥコマンドに応答して活性化され、内部入出力幅制御信号(例えば、ＷＣＯＮ＜０:３＞)を発生するために外部入出力幅制御信号を復号する。図４の実施の形態において、前記外部入出力幅制御信号は、アドレスビットインＡＤＤＲ＜９:１０＞を通じて入力バッファ４０に入力される２-ビット信号ＡＤ＜９:１０＞を備える。全てのアドレス信号ＡＤ＜０:１０＞は、ワードライン信号ＷＬの活性化に使われる。読出し／書き込みコマンドに伴う２-ビット信号ＡＤ＜９:１０＞は、読出し／書き込み動作の間には使われない。読出し動作の間に、出力バッファコントローラ２００は、データ出力バッファ８００の出力幅を制御する出力バッファ制御信号ＣＯＵＴ＜０:３＞を発生するためにデコーダ１００から出力される内部入出力幅制御信号ＷＣＯＮ＜０:３＞に応答する。同様に、書き込み動作の間に、入力バッファコントローラ３００は、データ入力バッファ９００の入力幅を制御する入力バッファ制御信号ＣＩＮ＜０:３＞を発生するためにデコーダ１００から出力される内部入出力幅制御信号ＷＣＯＮ＜０:３＞に応答する。
図４の一実施形態において、メモリ装置４００は、８-ビット幅のデータ入出力バスを有するシステムで行われると仮定する。このような実施の形態で、後述するように、半導体集積回路メモリ装置４００は、Ｘ２、Ｘ４、Ｘ６またはＸ８動作のうちの一つを提供するために外部２-ビット入出力幅制御信号ＡＤ＜９:１０＞に応答して動的に構成されうる。
図５は、本発明の好適な実施の形態によってメモリ読出し動作のためのデータ出力幅を可変的に制御する方法を示すタイミング図である。特に、図５は、メモリ読出し動作のためのＸ８、Ｘ６またはＸ２を提供するためにデータ出力幅を動的に制御する半導体メモリ装置４００の動作モードを示す。図５に示されたように、読出しコマンドＲＥＡＤとコラムアドレスＣＡとは、メモリからデータを読出すためにクロックサイクルＣ１、Ｃ５、Ｃ９が始まる時に同期して入力される。図５で各読出し動作の間に、ローアドレスＲＡが完全に入力され、ワードラインが活性化されていると仮定する。
Ｘ８メモリ読出し動作の間に、論理レベル“１１”の外部入出力幅制御ビットは、クロックサイクルＣ１が始まる時に、読出しコマンドＲＥＡＤとコラムアドレスＣＡとに同期してアドレスラインＡＤＤＲ＜９＞、ＡＤＤＲ＜１０＞から入力される。これにより、デコーダ１００は、データ出力バッファコントローラ２００に入力される論理レベル“１０００”の４-ビット内部入力幅制御信号ＷＣＯＮ＜０:３＞を出力する。これにより、データ出力バッファコントローラ２００は、論理レベル“１１１１”の４-ビット出力バッファ制御信号ＣＯＵＴ＜０:３＞を出力する。データ出力バッファ８００は、論理レベル“１１１１”の出力バッファ制御信号ＣＯＵＴ＜０:３＞に応答してメモリから読出されるデータビットをマスキングせずに８-ビットデータワードＱ０〜Ｑ７を出力する。
Ｘ６メモリ読出し動作のために、論理レベル“１０”の外部入出力幅制御ビットは、クロックサイクルＣ５が始まる時、読出しコマンドＲＥＡＤとコラムアドレスＣＡとに同期してアドレスラインＡＤＤＲ＜９＞、ＡＤＤＲ＜１０＞から入力される。これにより、デコーダ１００は、データ出力バッファコントローラ２００に入力される論理レベル“０１００”の４-ビット内部入力幅制御信号ＷＣＯＮ＜０:３＞を出力する。これにより、データ出力バッファコントローラ２００は、論理レベル“０１１１”の４-ビット出力バッファ制御信号ＣＯＵＴ＜０:３＞を出力する。データ出力バッファ８００は、論理レベル“０１１１”の出力バッファ制御信号ＣＯＵＴ＜０:３＞に応答してメモリから読出されるデータワードの最後の２ビットＤａｔａ_Ｏｕｔ＜６:７＞をマスキングして６-ビットデータワードＱ０〜Ｑ５を出力する。
図５において、Ｘ２メモリ読出し動作の間に、論理レベル“００”の外部入出力幅制御ビットは、クロックサイクルＣ９が始まる時、読出しコマンドＲＥＡＤとコラムアドレスＣＡとに同期してアドレスラインＡＤＤＲ＜９＞、ＡＤＤＲ＜１０＞から入力される。これにより、デコーダ１００は、データ出力バッファコントローラ２００に入力される論理レベル“０００１”の４-ビット内部入力幅制御信号ＷＣＯＮ＜０:３＞を出力する。これにより、データ出力バッファコントローラ２００は、論理レベル“０００１”の４-ビット出力バッファ制御信号ＣＯＵＴ＜０:３＞を出力する。データ出力バッファ８００は、論理レベル“０００１”の出力バッファ制御信号ＣＯＵＴ＜０:３＞に応答してメモリから読出されるデータワードの最後の６ビットＤａｔａ_Ｏｕｔ＜２:７＞をマスキングして２-ビットデータワードＱ０〜Ｑ１を出力する。
図６は、本発明の好適な実施の形態により、メモリ書き込み動作のためにデータ入力幅を可変的に制御する方法を示すタイミング図である。特に、図６は、メモリ書き込み動作のためのＸ８、Ｘ６またはＸ２を提供するためにデータ入力幅を動的に制御する半導体メモリ装置４００の動作モードを示す。図６に示されたように、書き込みコマンドＷＲＩＴＥとコラムアドレスＣＡとは、メモリにデータを書き込むためにクロックサイクルＣ１、Ｃ５、Ｃ９が始まる時に同期して入力される。また、それぞれの書き込み動作の間に、８-ビットデータワードＤ０〜Ｄ７は、クロックサイクルＣ１、Ｃ５、Ｃ９が始まる時に書き込みコマンドＷＲＩＴＥとコラムアドレスＣＡとに同期してデータ入力バッファ９００に入力される。図６で各書き込み動作の間に、ローアドレスＲＡが完全に入力され、ワードラインが活性化されていると仮定する。
Ｘ８メモリ読出し動作の間に、論理レベル“１１”の外部入出力幅制御ビットは、クロックサイクルＣ１が始まる時、書き込みコマンドＷＲＩＴＥとコラムアドレスＣＡとに同期してアドレスラインＡＤＤＲ＜９＞、ＡＤＤＲ＜１０＞から入力される。これにより、デコーダ１００は、データ入力バッファコントローラ３００に入力される論理レベル“１０００”の４-ビット内部入力幅制御信号ＷＣＯＮ＜０:３＞を出力する。これにより、データ入力バッファコントローラ３００は、論理レベル“１１１１”の４-ビット入力バッファ制御信号ＣＩＮ＜０:３＞を出力する。データ入力バッファ９００は、論理レベル“１１１１”の入力バッファ制御信号ＣＩＮ＜０:３＞に応答してメモリに書き込まれる８-ビットデータワードＤ０〜Ｄ７を出力する。すなわち、メモリに書き込まれる８-ビットデータワードＤａｔａ_Ｉｎ＜０:７＞を提供するためにデータ入力ビットＤ０〜Ｄ７をマスキングせずに出力する。
Ｘ６メモリ書き込み動作のために、論理レベル“１０”の外部入出力幅制御ビットは、クロックサイクルＣ５が始まる時、書き込みコマンドＷＲＩＴＥとコラムアドレスＣＡとに同期してアドレスラインＡＤＤＲ＜９＞、ＡＤＤＲ＜１０＞から入力される。これにより、デコーダ１００は、データ入力バッファコントローラ３００に入力される論理レベル“０１００”の４-ビット内部入力幅制御信号ＷＣＯＮ＜０:３＞を出力する。これにより、データ出力バッファコントローラ３００は、論理レベル“０１１１”の４-ビット入力バッファ制御信号ＣＩＮ＜０:３＞を出力する。データ入力バッファ９００は、論理レベル“０１１１”の入力バッファ制御信号ＣＩＮ＜０:３＞に応答して６-ビットデータワードＤ０〜Ｄ５を出力する。すなわち、メモリに書き込まれる６-ビットデータワードＤａｔａ_Ｉｎ＜０:５＞を発生するために入力データＤ０〜Ｄ７の最後の２データビットをマスキングして出力する。
図６において、Ｘ２メモリ書き込み動作の間に、論理レベル“００”の外部入出力幅制御ビットは、クロックサイクルＣ９が始まる時、書き込みコマンドＷＲＩＴＥとコラムアドレスＣＡとに同期してアドレスラインＡＤＤＲ＜９＞、ＡＤＤＲ＜１０＞から入力される。これにより、デコーダ１００は、データ入力バッファコントローラ３００に入力される論理レベル“０００１”の４-ビット内部入力幅制御信号ＷＣＯＮ＜０:３＞を出力する。これにより、データ入力バッファコントローラ３００は、論理レベル“０００１”の４-ビット入力バッファ制御信号ＣＩＮ＜０:３＞を出力する。データ入力バッファ９００は、論理レベル“０００１”の入力バッファ制御信号ＣＩＮ＜０:３＞に応答して２-ビットデータワードＤ０〜Ｄ１を出力する。すなわち、メモリに書き込まれる２-ビットデータワードＤａｔａ_Ｉｎ＜０:１＞を発生させるために入力データＤ０〜Ｄ７の最後の６データビットをマスキングして出力する。
図７は、図４の半導体集積回路メモリ装置４００で実施可能な本発明の好適な実施の形態によるデコーダ１００を示す回路図である。一般に、デコーダ１００は、スイッチング回路１５０の出力に平行に連結された複数の論理回路１１０、１２０、１３０、１４０を備える。スイッチング回路１５０は、外部入出力幅制御信号(例えば、余分のアドレスラインに入力される２-ビット制御信号ＡＤ＜９:１０＞)を受信する。デコーダ１００は、メモリアクセス動作の間に、読出しコマンドＲＥＡＤと書き込みコマンドＷＲＩＴＥとを入力として受信するＯＲ論理ゲート１６０をさらに備える。スイッチング回路１５０は、読出しコマンドＲＥＡＤや書き込みコマンドＷＲＩＴＥに応答して活性化される。外部入出力幅制御信号の制御ビットＡＤ＜９:１０＞の論理レベルによって、内部入出力幅制御信号ＷＣＯＮ＜０:３＞のビットのうち一つは読出しまたは書き込み動作の間に、論理“１”になる。下記の表１は、他の入出力幅のための外部入出力幅制御信号ＡＤ＜９:１０＞の制御ビットの論理レベルによって読出しまたは書き込み動作の間に発生するバッファ制御信号ＷＣＯＮ＜０:３＞の論理レベルを示す。
Figure 2005108400
図８は、図４の半導体集積回路メモリ装置４００で実施可能な本発明の好適な実施の形態によるデータ出力バッファコントローラ２００を示す回路図である。一般に、データ出力バッファコントローラ２００は、複数のスイッチ２１０、２２０、２３０、２４０と複数のＯＲゲート２１５、２２５、２３５とを備える。データ出力バッファコントローラ２００は、読出しコマンド信号ＲＥＡＤに応答して活性化される。特に、スイッチ２１０、２２０、２３０、２４０は、各々デコーダ１００から出力される内部入出力幅制御信号ＷＣＯＮ＜０:３＞の論理レベルによって読出しコマンド信号ＲＥＡＤを入力として受信し、それぞれの出力バッファ制御ビットＣＯＵＴ＜０＞、ＣＯＵＴ＜１＞、ＣＯＵＴ＜２＞、ＣＯＵＴ＜３＞を出力する。下記の表２は、他の入出力幅のための内部入出力幅制御信号ＷＣＯＮ＜０:３＞の論理レベルによって読出し動作の間に発生する出力バッファ制御信号ＣＯＵＴ＜０:３＞の論理レベルを示す。
Figure 2005108400
図９は、図４の半導体集積回路メモリ装置４００で実施可能な本発明に係るデータ入力バッファコントローラ３００を示す回路図である。一般に、データ入力バッファコントローラ３００は、複数のスイッチ３１０、３２０、３３０、３４０と複数のＯＲゲート３１５、３２５、３３５とを備える。データ入力バッファコントローラ３００は、書き込みコマンド信号ＷＲＩＴＥに応答して活性化される。特に、スイッチ３１０、３２０、３３０、３４０は、各々デコーダ１００から出力される内部入出力幅制御信号ＷＣＯＮ＜０:３＞の論理レベルによって書き込みコマンド信号を入力として受信し、それぞれの入力バッファコントロールビットＣＩＮ＜０＞、ＣＩＮ＜１＞、ＣＩＮ＜２＞、ＣＩＮ＜３＞を出力する。下記の表３は、他の入出力幅のための内部入出力幅制御信号ＷＣＯＮ＜０:３＞の論理レベルによって書き込み動作の間に発生する入力バッファ制御信号ＣＩＮ＜０:３＞の論理レベルを示す。
Figure 2005108400
図１０は、図４の半導体集積回路メモリ装置４００で実施可能な本発明に係るデータ出力バッファ８００を示す。特に、図１０は、本発明の好適な実施の形態における、図４のデータ出力バッファ８１０〜８８０の入出力を示す。データ出力バッファ８１０〜８８０は、出力バッファ制御信号ＣＯＵＴ＜０:３＞の制御ビットと同様に、メモリから読出されるそれぞれのデータビットＤａｔａ_Ｏｕｔ＜０＞〜Ｄａｔａ_Ｏｕｔ＜７＞を受信する。特に、図１０の実施の形態において、データ出力バッファ８１０、８２０は、出力バッファ制御信号ＣＯＵＴ＜３＞を入力として受信し、データ出力バッファ８３０、８４０は、出力バッファ制御信号ＣＯＵＴ＜２＞を入力として受信し、データ出力バッファ８５０、８６０は、出力バッファ制御信号ＣＯＵＴ＜１＞を入力として受信し、データ出力バッファ８７０、８８０は、出力バッファ制御信号ＣＯＵＴ＜０＞を入力として受信する。データ出力バッファ８１０〜８８０に入力される制御ビットＣＯＵＴ＜i＞の論理レベルによって、データ出力バッファ８１０〜８８０は、読出しデータワードＤａｔａ_Ｏｕｔ＜０:７＞のデータビットの一部をマスキングし、このビットがデータ出力ピンＤＯＵＴ０〜ＤＯＵＴ７に出力されることを防止する。
図１１は、図１０のデータ出力バッファ８１０〜８８０で実施可能な本発明に係るバッファを示す回路図である。データ出力バッファは、第１論理回路Ｌ１、第２論理回路Ｌ２、及びインバータを備える。インバータは、ＰＭＯＳトランジスタＭＰ４とＮＭＯＳトランジスタＭＮ４とを備える。制御ビットＣＯＵＴ＜i＞が論理レベル“１”である場合、出力データビットＤＯＵＴ＜i＞の論理レベルは、メモリから読出されたデータビットＤａｔａ_Ｏｕｔ＜i＞の論理レベルと同一になる。例えば、データビットＤａｔａ_Ｏｕｔ＜i＞と制御ビットＣＯＵＴ＜i＞の両方とも論理レベル“１”であると仮定すれば、第１論理回路Ｌ１の出力は論理“０”になり、第２論理回路Ｌ２の出力は論理“０”になる。これに伴って、ＮＭＯＳトランジスタＭＮ４はオフされ、ＰＭＯＳトランジスタＭＰ４はオンされる。その結果、出力ノードＡは論理レベル“１”に上昇する。
一方、制御ビットＣＯＵＴ＜i＞が論理レベル“０”である場合、データビットＤａｔａ_Ｏｕｔ＜i＞の論理レベルに関係なく、第１論理回路Ｌ１の出力は論理“１”になり、第２論理回路Ｌ２の出力は論理“０”になる。この場合、２つのトランジスタＭＮ４、ＭＰ４はオフされ、その結果、出力データＤＯＵＴ(i)は、出力しないようにマスキングされる。また、本発明の好適な一実施形態において、図１０のデータ出力バッファ８１０〜８８０は、それぞれ図１１に示した回路構造を有し、同様の動作を行う。
図１２は、図４の半導体集積回路メモリ装置で実施可能な本発明に係るデータ入力バッファを示す。特に、図１２は、本発明の好適な実施の形態によって、図４のデータ入力バッファ９１０〜９８０の入出力を示す。データ入力バッファ９１０〜９８０は、入力バッファ制御信号ＣＩＮ＜０:３＞の制御ビットＣＩＮ＜i＞と同様に、メモリに書き込まれるそれぞれの入力データビットＤＩＮ０〜ＤＩＮ７を受信する。特に、図１２の実施の形態では、データ入力バッファ９１０、９２０は、制御ビットＣＩＮ＜３＞を入力として受信し、データ入力バッファ９３０、９４０は、制御ビットＣＩＮ＜２＞を入力として受信し、データ入力バッファ９５０、９６０は、制御ビットＣＩＮ＜１＞を入力として受信し、データ入力バッファ９７０、９８０は、制御ビットＣＩＮ＜０＞を入力として受信する。データ入力バッファ９１０〜９８０に入力される制御ビットＣＩＮ＜i＞の論理レベルによって、データ入力バッファ９１０〜９８０は、入力データビットＤＩＮ０〜ＤＩＮ７の一部をマスキングする。
図１３は、図１２のデータ入力バッファ９１０〜９８０で実施可能な本発明に係る回路構造を示す。一般に、図１３に示したデータ入力バッファの回路は、差動増幅器型入力バッファを備える。差動増幅器型入力バッファは、入力データＤＩＮ(i)を受信するＮＭＯＳトランジスタＮＭ２、基準電圧ＲＥＦを受信するＮＭＯＳトランジスタＭＮ１、ＰＭＯＳトランジスタＭＰ１、ＭＰ２を含むカレントミラー、接地電圧ＶＳＳに差動増幅器を連結/短絡するためにＮＭＯＳトランジスタＭＮ３を制御する制御ビットＣＩＮ＜i＞を入力として受信するＮＭＯＳトランジスタＭＮ３及びノードＢに伝達されたデータを反転させ、メモリに書き込まれるデータビットＤａｔａ_Ｉｎ＜i＞を出力するインバータＩＮＶ１を備える。
図１３に示した回路の動作を説明する。制御ビットＣＩＮ＜i＞が論理レベル“１”である場合、ＮＭＯＳトランジスタＭＮ３はターンオンされ、差動増幅器は入力データＤＩＮ(ｉ)の論理レベルとはほぼ反対の論理レベルを有する出力信号をノードＢに発生する。インバータＩＮＶ１は、ノードＢの信号を反転させてデータビットＤａｔａ_Ｉｎ＜i＞を出力する(また、前記ビットの電圧レベルを変換してＣＭＯＳレベルの信号を出力する)。一方、制御ビットＣＩＮ＜i＞が論理“０”である場合、ＮＭＯＳトランジスタＭＮ３は、ターンオフされ、それにより、入力データＤＩＮ(i)が出力データＤａｔａ_Ｉｎ＜I＞として出力しないようにマスキングする。また、本発明の好適な一実施形態において、データ入力バッファ９１０〜９８０は、それぞれ図１３に示した回路構造を有し、同様の動作を行える。
図１４は、本発明で実施されるメモリシステムを示すブロック図である。メモリシステム１０００は、ＣＰＵ１００１、メモリコントローラ１００２及び複数のメモリモジュール１００３を備える。ＣＰＵ１００１は、マイクロプロセッサーユニットＭＰＵまたはネットワークプロセシングユニットＮＰＵ等で構成されうる。メモリモジュール１００３のそれぞれは複数の半導体メモリ装置４００を備える。ＣＰＵ１００１は、第１バスシステムＢ１(例えば、制御バス、データバス、アドレスバス)を通じてメモリコントローラ１００２に連結され、メモリコントローラ１００２は、第２バスシステムＢ２を通じてメモリモジュール１００３に連結される。ＣＰＵ１００１は別のメモリコントローラ１００２を使用せずに直接メモリ１００３、４００を制御できるが、図１４のＣＰＵ１００１はメモリコントローラ１００２を制御し、メモリコントローラ１００２はメモリ１００３、４００を制御する。
図１４において、メモリモジュール１００３のそれぞれは、例えばメモリバンクを意味し、メモリ装置４００のそれぞれは、可変的なデータ入出力幅を提供する制御回路を有する本発明に係る半導体メモリ装置を意味する場合もある。前記制御回路はメモリ装置４００内部に含まれる。
本発明の好適な他の実施の形態によるメモリシステムは、別の半導体メモリ装置(図１４に示した複数のメモリ装置を有するメモリモジュールの代わり)を一つ以上備え、またメモリコントローラを具備していない中央処理装置を備える。この時、前記メモリ装置は、前記中央処理装置と直接通信する。また、他の実施の形態において、本発明に係るメモリシステムは、メモリコントローラと直接通信する別の半導体メモリ装置(図１４に示した複数のメモリ装置を有するメモリモジュールの代わり)を一つ以上備える。
以上のように、図面と明細書から最適の実施形態が開示された。ここで使われた用語は単に本発明を具体的に説明するための目的において使われたものであり、意味を限定したり特許請求の範囲に記載された本発明の範囲を制限するために使われたりするものではない。したがって、当業者ならば、これにより多様な変形及び均等な他の実施の形態が可能である。したがって、本発明の真の技術的範囲は特許請求の範囲の記載に基づいて定められなければならない。
本発明の好適な実施の形態によれば、システムで要求されるデータの大きさによってメモリ装置の入出力データ幅を調節してメモリ使用効率を高め、消費電力を低減するメモリ装置を提供することができる。
また。メモリ装置に既存のＤＱＭピンがなくても入出力データの数を調節し、メモリ装置のピン数を減らすことができるメモリ装置を提供することができる。
従来の半導体集積回路メモリ装置の構造を示すブロック図である。 従来の半導体集積回路メモリ装置の構造を示すブロック図である。 固定入出力幅を有する半導体集積回路メモリ装置のメモリ読出し動作の間にデータを出力する従来の方法を示すタイミング図である。 固定入出力幅を有する半導体集積回路メモリ装置のメモリ書き込み動作の間にデータを入力する従来の方法を示すタイミング図である。 本発明の実施の形態によって読出し／書き込み、または活性的な動作のための可変的な入出力幅を有する半導体集積回路メモリ装置の構造を示すブロック図である。 本発明の実施の形態によってメモリ読出し動作のためのデータ出力幅を可変的に制御する方法を示すタイミング図である。 本発明の実施の形態によってメモリ書き込み動作のためのデータ入力幅を可変的に制御する方法を示すタイミング図である。 図４の半導体集積回路メモリ装置で実施可能な本発明に係るデコーダを示す回路図である。 図４の半導体集積回路メモリ装置で実施可能な本発明に係るデータ出力バッファコントローラを示す回路図である。 図４の半導体集積回路メモリ装置で実施可能な本発明に係るデータ入力バッファコントローラを示す回路図である。 図４の半導体集積回路メモリ装置で実施可能な本発明に係るデータ出力バッファを示す図面である。 図１０のデータ出力バッファで実施可能な本発明に係るバッファを示す回路図である。 図４の半導体集積回路メモリ装置で実施可能な本発明に係るデータ入力バッファを示す図面である。 図１２のデータ入力バッファで実施可能な本発明に係るバッファを示す回路図である。 本発明において実行されるメモリシステムを示すブロック図である。
符号の説明
４００ 半導体集積回路メモリ装置
１０ 第１アドレス入力バッファ
２０ ローデコーダ
３０ コラムデコーダ
４０ 第２アドレス入力バッファ
５０ コマンドバッファ
６０ メモリセルアレイ
７０ センス増幅器アレイ
１００ デコーダ
２００ ＤＯＵＴバッファコントローラ
３００ ＤＩＮバッファコントローラ
８００ データ出力バッファ
９００ データ入力バッファ

Claims (27)

  1. メモリセルアレイと、
    前記メモリセルアレイから読出されるか又は前記メモリセルアレイに書き込まれるデータを処理するデータバッファと、
    外部アドレス信号に応答して前記データバッファのデータ幅を選択的に制御するデータ幅制御回路と、を備えることを特徴とする半導体メモリ装置。
  2. 前記データ幅制御回路は、
    データアクセスコマンドに応答して前記外部アドレス信号を復号して第１制御信号を発生させるデコーダと、
    前記第１制御信号に応答して前記データバッファのデータ幅を制御するための第２制御信号を発生させるデータバッファコントローラと、を備えることを特徴とする請求項１に記載の半導体メモリ装置。
  3. 前記データ幅制御回路は、
    前記データバッファのビットのうち一つ以上をマスキングするか又はマスキングしないための制御信号を発生させて前記データバッファのデータ幅を選択的に制御することを特徴とする請求項１に記載の半導体メモリ装置。
  4. マスキングされたビットは、前記データバッファから前記メモリセルアレイに入力されないことを特徴とする請求項３に記載の半導体メモリ装置。
  5. マスキングされたビットは、前記データバッファから出力されないことを特徴とする請求項３に記載の半導体メモリ装置。
  6. 前記データバッファは、ｎビットの幅を有し、前記データバッファのデータ幅は、ｎビット又はそれ以下になるように選択的に制御されることを特徴とする請求項１に記載の半導体メモリ装置。
  7. 前記デコーダは、
    スイッチング回路と、
    論理回路と、を備え、
    前記スイッチング回路は、前記外部アドレス信号を前記論理回路に伝達するために前記データアクセスコマンドに応答し、前記論理回路は、前記外部コマンドを処理して前記第１制御信号を発生させることを特徴とする請求項２に記載の半導体メモリ装置。
  8. 前記論理回路は、前記外部アドレス信号を受信する複数の並列連結されたＡＮＤゲートを備え、前記第１制御信号は、前記ＡＮＤゲートの出力信号で構成された複数のビットを含む信号を備えることを特徴とする請求項７に記載の半導体メモリ装置。
  9. 前記データバッファコントローラは、複数の並列連結されたスイッチを備えたスイッチング回路を備え、前記スイッチのそれぞれは、前記データアクセスコマンドを受信し、一つ以上のスイッチは、前記第１制御信号に応答して選択的に活性化されて前記第２制御信号を発生させ、前記第２制御信号は、前記スイッチの出力信号で構成された複数のビットを含む信号を備えることを特徴とする請求項８に記載の半導体メモリ装置。
  10. メモリセルアレイと、
    前記メモリセルアレイから読出されるデータを受信して出力するデータ出力バッファと、
    前記メモリセルアレイに書き込まれるデータを入力するデータ入力バッファと、
    前記外部アドレス信号に応答して前記データ入力バッファ又は前記データ出力バッファのデータ幅を選択的に制御するデータ幅制御回路と、を備えることを特徴とする半導体メモリ装置。
  11. 前記データ幅制御回路は、
    読出しコマンド信号又は書き込みコマンド信号に応答して活性化されて第１制御信号を発生させるための外部アドレスを復号するデコーダと、
    前記書き込みコマンド信号に応答して活性化されて第１制御信号に基づいて前記データ入力バッファのデータ幅を制御する第２制御信号を発生させるデータ入力バッファと、
    前記読出しコマンド信号に応答して活性化されて前記第１制御信号に基づいて前記データ出力バッファのデータ幅を制御する第２制御信号を発生させるデータ出力バッファと、を備えることを特徴とする請求項１０に記載の半導体メモリ装置。
  12. 前記データ幅制御回路は、
    前記データバッファの一つ以上のビットをマスキングするか否かを制御する制御信号を発生させて前記データ入力バッファ又は前記データ出力バッファのデータ幅を選択的に制御することを特徴とする請求項１０に記載の半導体メモリ装置。
  13. マスキングされたビットは、前記データ入力バッファから前記メモリセルアレイに入力されないことを特徴とする請求項１２に記載の半導体メモリ装置。
  14. マスキングされたビットは、前記データ出力バッファから出力されないことを特徴とする請求項１２に記載の半導体メモリ装置。
  15. 前記データ入力バッファと前記データ出力バッファとは、ｎビットの幅を有し、前記データバッファのデータ幅は、ｎビット又はそれ以下になるように選択的に制御されることを特徴とする請求項１０に記載の半導体メモリ装置。
  16. 前記デコーダは、
    スイッチング回路と、
    論理回路と、を備え、
    前記スイッチング回路は、前記外部アドレス信号を前記論理回路に伝達するために読出し又は書き込みコマンド信号に応答し、前記論理回路は、前記外部コマンドを処理して前記第１制御信号を発生させることを特徴とする請求項１１に記載の半導体メモリ装置。
  17. 前記論理回路は、前記外部アドレス信号を受信する複数の並列連結されたＡＮＤゲートを備え、前記第１制御信号は、前記ＡＮＤゲートの出力信号で構成された複数のビットを含む信号を備えることを特徴とする請求項１６に記載の半導体メモリ装置。
  18. 前記データ入力バッファコントローラは、複数の並列連結されたスイッチを備えるスイッチング回路を備え、前記スイッチのそれぞれは、前記書き込みコマンド信号を受信し、一つ以上のスイッチは、前記第１制御信号に応答して選択的に活性化されて前記第２制御信号を発生させ、前記第２制御信号は、前記スイッチの出力信号で構成された複数のビットを含む信号を備えることを特徴とする請求項１７に記載の半導体メモリ装置。
  19. 前記データ出力バッファコントローラは、複数の並列連結されたスイッチを備えるスイッチング回路を備え、前記スイッチのそれぞれは、前記読出しコマンド信号を受信し、一つ以上のスイッチは、前記第１制御信号に応答して選択的に活性化されて前記第２制御信号を発生させ、前記第２制御信号は、前記スイッチの出力信号で構成された複数のビットを含む信号を備えることを特徴とする請求項１７に記載の半導体メモリ装置。
  20. データバッファと、
    外部アドレス信号に応答して前記データバッファのデータ幅を選択的に制御するデータ幅制御回路と、を備えることを特徴とする集積回路装置。
  21. データアクセスコマンド信号及びアドレス信号を発生させるコントローラと、
    メモリセルアレイと、
    前記メモリセルアレイから読出されるか又は前記メモリセルアレイに書き込まれるデータを処理するデータバッファと、
    外部アドレス信号に応答して前記データバッファのデータ幅を選択的に制御するデータ幅制御回路と、を備える半導体メモリ装置を備えることを特徴とするメモリシステム。
  22. 前記コントローラは、マイクロプロセッサーユニットであることを特徴とする請求項２１に記載のメモリシステム。
  23. 前記コントローラは、ネットワーク制御ユニットであることを特徴とする請求項２１に記載のメモリシステム。
  24. 前記コントローラは、メモリコントローラであることを特徴とする請求項２１に記載のメモリシステム。
  25. 外部アドレス信号に応答してデータ幅制御信号を発生させる段階と、
    前記データ幅制御信号に応答してデータバッファのデータ幅を制御する段階と、を含むことを特徴とする半導体メモリ装置のデータ入出力幅制御方法。
  26. メモリセルアレイと、
    読出しコマンド又は書き込みコマンドにより前記メモリセルアレイから読み出されるか又は前記メモリセルアレイに書き込まれるデータを処理するデータバッファと、
    前記読出しコマンド又は前記書き込みコマンドに伴う外部アドレス信号に応答して前記データバッファのデータ幅を選択的に制御するデータ幅制御回路と、を備えることを特徴とする半導体メモリ装置。
  27. メモリセルアレイと、
    読出しコマンド又は書き込みコマンドにより前記メモリセルアレイから読み出されるか又は前記メモリセルアレイに書き込まれるデータを処理するデータバッファと、
    前記読出しコマンド又は前記書き込みコマンドに伴う冗長外部アドレス信号に応答して前記データバッファのデータ幅を選択的に制御するデータ幅制御回路と、を備えることを特徴とする半導体メモリ装置。
JP2004216055A 2003-09-26 2004-07-23 半導体メモリ装置、集積回路装置及びメモリシステム Expired - Fee Related JP5042448B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2003-0066944A KR100532471B1 (ko) 2003-09-26 2003-09-26 입출력 데이터 위스 조절이 가능한 메모리 장치 및 그위스 조절 방법
KR2003-066944 2003-09-26
US10/732,868 US7480776B2 (en) 2003-09-26 2003-12-10 Circuits and methods for providing variable data I/O width for semiconductor memory devices
US10/732868 2003-12-10

Publications (2)

Publication Number Publication Date
JP2005108400A true JP2005108400A (ja) 2005-04-21
JP5042448B2 JP5042448B2 (ja) 2012-10-03

Family

ID=34374194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004216055A Expired - Fee Related JP5042448B2 (ja) 2003-09-26 2004-07-23 半導体メモリ装置、集積回路装置及びメモリシステム

Country Status (6)

Country Link
US (1) US7480776B2 (ja)
JP (1) JP5042448B2 (ja)
KR (1) KR100532471B1 (ja)
CN (1) CN1601449A (ja)
DE (1) DE102004024634B4 (ja)
GB (1) GB2406418B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4284200B2 (ja) * 2004-01-28 2009-06-24 株式会社東芝 不揮発性半導体記憶システム
JP2007529821A (ja) * 2004-03-15 2007-10-25 トムソン ライセンシング 効率的なビデオのリサンプリング方法
FR2889328B1 (fr) * 2005-07-26 2007-09-28 Atmel Nantes Sa Sa Dispositif d'interfacage unidirectionnel de type fifo entre un bloc maitre et un bloc esclave, bloc maitre et bloc esclave correspondants
DE102005054941A1 (de) * 2005-11-17 2007-05-31 Gelita Ag Nervenleitschiene
US8122202B2 (en) * 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
US8531898B2 (en) * 2010-04-02 2013-09-10 Samsung Electronics Co., Ltd. On-die termination circuit, data output buffer and semiconductor memory device
KR20120098094A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 메모리 장치
US9262174B2 (en) * 2012-04-05 2016-02-16 Nvidia Corporation Dynamic bank mode addressing for memory access
KR102464801B1 (ko) 2015-04-14 2022-11-07 삼성전자주식회사 반도체 장치의 동작 방법 및 반도체 시스템
EP3924966A4 (en) * 2019-02-12 2022-11-16 Rambus Inc. VARIABLE ACCESS GRANULARITY MEMORY
US20210103533A1 (en) * 2019-10-04 2021-04-08 Etron Technology, Inc. Memory system and memory chip
CN114527953B (zh) * 2022-04-24 2022-07-08 深圳云豹智能有限公司 存储器数据处理系统、方法、装置、计算机设备和介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293787A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体集積回路装置
JPH04177697A (ja) * 1990-11-13 1992-06-24 Nec Corp 半導体メモリ
JPH0512883A (ja) * 1991-07-05 1993-01-22 Nippon Steel Corp シーケンシヤルメモリ
JPH06150643A (ja) * 1992-10-30 1994-05-31 Matsushita Electron Corp 半導体記憶装置
JPH07182850A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 半導体記憶装置
JPH07226079A (ja) * 1994-02-14 1995-08-22 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JP2000067576A (ja) * 1998-08-19 2000-03-03 Fujitsu Ltd 半導体記憶装置
JP2003151275A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd 半導体記憶装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200287A (ja) 1984-03-24 1985-10-09 株式会社東芝 記憶装置
JPS61992A (ja) 1984-06-14 1986-01-06 Matsushita Electric Ind Co Ltd 半導体メモリ
US5923591A (en) * 1985-09-24 1999-07-13 Hitachi, Ltd. Memory circuit
JPH079976B2 (ja) * 1985-04-10 1995-02-01 日本電気株式会社 半導体メモリ
US4783730A (en) * 1986-09-19 1988-11-08 Datapoint Corporation Input/output control technique utilizing multilevel memory structure for processor and I/O communication
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JP2603145B2 (ja) * 1990-03-09 1997-04-23 三菱電機株式会社 半導体集積回路装置
JP3072786B2 (ja) * 1991-06-04 2000-08-07 キヤノン株式会社 画像データ処理装置
US5821885A (en) * 1994-07-29 1998-10-13 Discovision Associates Video decompression
US5408628A (en) 1992-07-07 1995-04-18 Odetics, Inc. Solid state recorder with flexible width data bus utilizing lock mapping and error correction and detection circuits
US5504875A (en) * 1993-03-17 1996-04-02 Intel Corporation Nonvolatile memory with a programmable output of selectable width and a method for controlling the nonvolatile memory to switch between different output widths
JPH06290582A (ja) * 1993-04-02 1994-10-18 Nec Corp 半導体記憶装置
JP3608804B2 (ja) * 1993-05-14 2005-01-12 株式会社ソニー・コンピュータエンタテインメント バス制御装置
US5699544A (en) * 1993-06-24 1997-12-16 Discovision Associates Method and apparatus for using a fixed width word for addressing variable width data
US5673396A (en) * 1994-12-16 1997-09-30 Motorola, Inc. Adjustable depth/width FIFO buffer for variable width data transfers
US6119213A (en) * 1995-06-07 2000-09-12 Discovision Associates Method for addressing data having variable data width using a fixed number of bits for address and width defining fields
JPH0934827A (ja) * 1995-07-14 1997-02-07 Canon Inc メモリ制御装置
US5715197A (en) * 1996-07-29 1998-02-03 Xilinx, Inc. Multiport RAM with programmable data port configuration
JPH1145568A (ja) * 1997-07-24 1999-02-16 Oki Electric Ind Co Ltd 半導体記憶装置
US6404770B1 (en) * 1997-12-02 2002-06-11 Yamaha Corporation Data communication interface with adjustable-size buffer
JPH11272546A (ja) * 1998-03-23 1999-10-08 Nec Corp 可変長レジスタ装置
JP4424770B2 (ja) * 1998-12-25 2010-03-03 株式会社ルネサステクノロジ 半導体記憶装置
US6363008B1 (en) * 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
KR100713064B1 (ko) 2000-10-26 2007-05-02 주식회사 하이닉스반도체 반도체 메모리의 데이터폭 제어장치
US6970013B1 (en) * 2002-03-01 2005-11-29 Xilinx, Inc Variable data width converter
JP4225749B2 (ja) * 2002-08-07 2009-02-18 株式会社ルネサステクノロジ 半導体記憶装置
KR100527529B1 (ko) 2002-12-13 2005-11-09 주식회사 하이닉스반도체 입출력 대역폭을 조절할 수 있는 메모리 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293787A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体集積回路装置
JPH04177697A (ja) * 1990-11-13 1992-06-24 Nec Corp 半導体メモリ
JPH0512883A (ja) * 1991-07-05 1993-01-22 Nippon Steel Corp シーケンシヤルメモリ
JPH06150643A (ja) * 1992-10-30 1994-05-31 Matsushita Electron Corp 半導体記憶装置
JPH07182850A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 半導体記憶装置
JPH07226079A (ja) * 1994-02-14 1995-08-22 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JP2000067576A (ja) * 1998-08-19 2000-03-03 Fujitsu Ltd 半導体記憶装置
JP2003151275A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
JP5042448B2 (ja) 2012-10-03
KR100532471B1 (ko) 2005-12-01
CN1601449A (zh) 2005-03-30
KR20050030782A (ko) 2005-03-31
DE102004024634A1 (de) 2005-05-19
GB2406418A (en) 2005-03-30
US7480776B2 (en) 2009-01-20
GB0412565D0 (en) 2004-07-07
US20050071582A1 (en) 2005-03-31
GB2406418B (en) 2005-12-21
DE102004024634B4 (de) 2010-01-14

Similar Documents

Publication Publication Date Title
KR100543915B1 (ko) 메모리소자의 데이터 입력장치
US11226766B2 (en) Buffer circuit with data bit inversion
US6987704B2 (en) Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency
JP5042448B2 (ja) 半導体メモリ装置、集積回路装置及びメモリシステム
US20080168325A1 (en) Semiconductor memory device and method for driving the same
JP3860436B2 (ja) 半導体記憶装置
US20070011481A1 (en) Data Output Device and Method of Semiconductor Device
US7573757B2 (en) Semiconductor memory device
CN110838310B (zh) 半导体存储器设备
JP2006228261A (ja) デジット線絶縁ゲートの負電圧駆動
TWI787255B (zh) 資料控制電路以及包括其的半導體記憶裝置和半導體系統
KR100269319B1 (ko) 동시칼럼선택라인활성화회로를구비하는반도체메모리장치및칼럼선택라인제어방법
KR100242453B1 (ko) 반도체 장치
US7623393B2 (en) Semiconductor memory apparatus
JP2008192264A (ja) 半導体記憶装置
KR100821583B1 (ko) 반도체 메모리 장치의 리던던시 제어 회로 및 방법
US10545822B2 (en) Semiconductor device
US11094372B1 (en) Partial writing method of dram memoryl device to reduce power consumption associated with large voltage swing of internal input/output lines
JP3642420B2 (ja) 半導体装置
US6590796B2 (en) Semiconductor memory device with variably set data input-output terminals and control signal terminals for the same
KR20050011923A (ko) 어드레스신호의 처리시간이 단축된 반도체 메모리 장치
US7903496B2 (en) Semiconductor memory device
JP3981056B2 (ja) 低消費電力型メモリ回路およびその使用方法
KR100324013B1 (ko) 반도체소자의데이타전송방법및그장치
JP2001351377A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees