JP5616874B2 - トレンチゲートｍｏｓｆｅｔ - Google Patents

トレンチゲートｍｏｓｆｅｔ Download PDF

Info

Publication number
JP5616874B2
JP5616874B2 JP2011240200A JP2011240200A JP5616874B2 JP 5616874 B2 JP5616874 B2 JP 5616874B2 JP 2011240200 A JP2011240200 A JP 2011240200A JP 2011240200 A JP2011240200 A JP 2011240200A JP 5616874 B2 JP5616874 B2 JP 5616874B2
Authority
JP
Japan
Prior art keywords
region
groove
source
gate
annular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011240200A
Other languages
English (en)
Other versions
JP2012054592A (ja
Inventor
パタンナヤック，デーバ・エヌ
バイ，ユミング
テリル，カイル
ユエ，クリスティーナ
シュ，ロバート
ルイ，カム・ホン
チェン，クオ−イン
シ，シャロン
Original Assignee
シリコニックス インコーポレーテッド
シリコニックス インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコニックス インコーポレーテッド, シリコニックス インコーポレーテッド filed Critical シリコニックス インコーポレーテッド
Publication of JP2012054592A publication Critical patent/JP2012054592A/ja
Application granted granted Critical
Publication of JP5616874B2 publication Critical patent/JP5616874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

発明の分野
本発明は、トレンチに形成されるゲート電極を含む半導体デバイスに関し、特に、トレンチゲート酸化金属シリコン電界効果トランジスタ（ＭＯＳＦＥＴ）およびダイオードに関する。
発明の背景
パワーＭＯＳＦＥＴは、ノートブック型コンピュータおよび他の携帯式電子装置の好適なスイッチ素子であり、パワーＭＯＳＦＥＴはまた、自動車産業において電流を切替えるために広く使用されている。ＭＯＳＦＥＴの一般的な形において、ゲート電極がチップの表面から下方へ延びる溝に形成され、チップの一方の表面上にあるソース領域とチップの他方の表面上にあるドレイン領域との間を、主に垂直方向に電流が流れる。ソース領域は、一般に、チップの上面に示され、ドレイン領域がチップの底面に示される。但し、この配位は任意のものである。溝が誘電体層（一般に二酸化シリコン）で裏打ちされ、チャネルが溝の壁に隣接したボディ領域に形成される。ゲートが適切にバイアスされる（エンハンスメント型Ｎチャネル素子において正であり、エンハンスメント型Ｐチャンネル素子において負である）場合、チャネルが反転し、ソースおよびドレイン間を電流が流れるようになる。デプレッション型素子において、ゲートの適切なバイアス（デプレッション型Ｎチャネル素子において負であり、デプレッション型Ｐチャンネル素子において正である）によって、ＭＯＳＦＥＴが通常オンの状態およびオフの状態になる。
パワーＭＯＳＦＥＴの２つの重要な性能基準は、そのオン抵抗（Ｒｄｓｏｎ）、および、そのアバランシェ降伏電圧ＶＢである。Ｒｄｓｏｎは、ＭＯＳＦＥＴがオン状態にある場合のＭＯＳＦＥＴを通る抵抗の尺度であり、ＶＢは、ＭＯＳＦＥＴが逆電圧をふさぐ能力の尺度である。別の重要な性能基準は、ゲートおよびドレイン間のキャパシタンス（Ｃｇｄ）であり、電流を急速に切替え高周波で作動するＭＯＳＦＥＴの能力を決定付けるものである。通常のトレンチゲートＭＯＳＦＥＴにおいて、ゲートからドレインのキャパシタンスが溝の底部のゲート酸化膜にわたって測定され、ゲート電極をドレインから分離する。
素子のボディおよびドレイン間の「ドリフト領域」を備えることによって、降伏電圧ＶＢが増加することが知られている。このドリフト領域は、ドレインと同じ導電型の比較的低密度にドープされた領域である。素子にドリフト領域が含まれることによって、ＶＢを改良させると共に、Ｒｄｓｏｎを増加させる。それは、ドリフト領域が、ＭＯＳＦＥＴがオン状態にある場合に電流が移動しなければならない比較的低密度にドープされた領域であるからである。
Ｃｇｄを減少させる様々な技術が提案されている。Ｂｌａｎｃｈａｒｄによる米国特許第４，９１４，０５８号において示されている１つの提案は、溝の底部のゲート酸化膜の厚さを増大することである。この技術を、図１の横断面図において示されるＭＯＳＦＥＴ１０によって例示する。ＭＯＳＦＥＴ１０が、Ｎ＋基板１００上で成長するエピタキシャル（エピ）層１０２に形成される。溝１０４がエピ層１０２を通ってＮ＋基板１００内に延びる。ＭＯＳＦＥＴ１０がＮチャネル素子であるので、エピ層１０２は、通常リン等のＮ型不純物によってドープされる。エピ層１０２はまた、Ｎ＋ソース領域１０６およびＰボディ１０８を含み、両方ともが金属膜１１５によって接触している。エピ層１０２のバックグランドのＮ型ドープが、Ｎ−ドリフト領域１１０において見られる。Ｎ＋基板１００およびＮ−ドリフト領域１１０が、ＭＯＳＦＥＴ１０のドレインを表す。
溝１０４の側壁がゲート酸化膜１１２によって覆われ、溝１０４がゲート電極１１４で充填される。ゲート電極１１４は一般に、導通するように高濃度にドープされた多結晶シリコン（ポリシリコン）でできている。溝１０４の底部には厚い酸化膜１１６があり、ポリシリコンゲート１１４およびドレイン（Ｎ＋基板１００およびＮ−ドリフト領域１１０）の間のキャパシタンスを減少させる役目をする。Ｎ＋基板１００からＰボディ１０８の方向に徐々に減少する段階的なドーピング濃度をＮ−ドリフト領域１００に与えることによって、ＭＯＳＦＥＴ１０のＲｄｓｏｎをいくぶん減少することは可能であるが、しかし、それでもなお、Ｒｄｓｏｎは、所定の降伏電圧ＢＶのための最小Ｒｄｓｏｎであるシリコン限界値より下回らない。シリコン限界値を、等式Ｒｄｓｏｎ＝５．９３×１０−９＊ＢＶ２．５によって定義する。
２段階エッチング処理が、この素子を製造するために記載されていた。最初に、ゲート溝マスクを用いて所望の幅および深さの溝を形成した。薄いゲート酸化物が溝１０４の壁および床の上で成長し、窒化層がゲート酸化膜の上で被着した。方向性エッチング処理（たとえば、反応性イオンエッチング（ＲＩＥ））を使用して、窒化物およびゲート酸化膜を溝の床から除去し、第２の溝が溝の床を通ってエッチングされ、Ｎ＋基板１００に達した。厚い酸化膜１１６が第２の溝に形成された。他の処理ステップが、トレンチＭＯＳＦＥＴの製造において慣習的に使用される処理ステップに類似していた。
Ｂａｌｉｇａによる米国特許第５，６３７，８９８号には、厚い底部の酸化物を発生させる単一のトレンチエッチングおよび酸化を使用する処理が記載されている。その後、ポリシリコンが被着しエッチングされ、凹形の多結晶シリコン層が溝の底部に残る。ついで、側壁の酸化物がエッチングで除去され、新規のゲート酸化膜が成長し、凹形の多結晶シリコン層の上に形成された酸化膜を除去する選択的なＲＩＥ処理が続く。ついでポリシリコンを被着し、Ｂｌａｎｃｈａｒｄによる上述の２段階エッチング処理によって実現される所望の−薄ゲート酸化膜を形成する。Ｂａｌｉｇａもまた、オン抵抗を減少させるためにドリフト領域の段階的なドーピングプロフィールを使用している。
Ｂａｌｉｇａによる米国特許第５，９９８，８３３号には、トレンチＭＯＳＦＥＴの別のタイプが教示されている。そのトレンチは、ソース領域およびベース領域とほぼ整合する上部のゲート電極と、ドリフト領域とほぼ整合する下方のソース電極とを含む。再び、ドリフト領域がドレイン領域からシリコンの表面への方向に線形に徐々に変化して減少する。しかしながら、上部のゲート電極の底部は、Ｐ−ベース領域およびＮ−ドリフト領域間の接合部によって整合される。このことにより必要となるのは、より低いソース電極を形成するために被着したポリシリコン膜をエッチングし、上側および下側の電極を分離する酸化膜を高精度に形成することの両方である。もしも、たとえば、より低いソースが十分に深くエッチングされず、あるいは、上側および下側の電極を分離する酸化膜があまりにも厚く成長する場合には、ゲート電極の底部は、ベース領域およびドリフト領域間の接合部よりも上に配置されることとなる。その結果、上部のゲート電極がチャネル全体を反転せず素子が動作しないこととなる。Ｂａｌｉｇａによる米国特許第６，３８８，２８６号には、類似した問題のあるトレンチ構造が記載されている。
近年では、Ｘ．Ｙａｎｇらによる論文（「Ｔｕｎａｂｌｅ Ｏｘｉｄｅ−Ｂｙｐａｓｓｅｄ Ｔｒｅｎｃｈ Ｇａｔｅ ＭＯＳＦＥＴ：Ｂｒｅａｋｉｎｇ ｔｈｅ Ｉｄｅａｌ Ｓｕｐｅｒｊｕｎｃｔｉｏｎ ＭＯＳＦＥＴ Ｐｅｒｆｏｒｍａｎｃｅ Ｌｉｎｅ ａｔ Ｅｑｕａｌ Ｃｏｌｕｍｎ Ｗｉｄｔｈ」，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ．２４， Ｎｏ．１１， ｐｐ．７０４−７０６，２００３）には、極めて低いＲｄｓｏｎのトレンチ酸化物バイパス構造が記載されている。Ｙ．Ｃ．Ｌｉａｎｇらによってあらかじめ提案されている概念（「Ｔｕｎａｂｌｅｏｘｉｄｅ−ｂｙｐａｓｓｅｄ ＶＤＭＯＳ（ＯＢＶＤＭＯＳ）：Ｂｒｅａｋｉｎｇ ｔｈｅ ｓｉｌｉｃｏｎ ｌｉｍｉｔ ｆｏｒ ｔｈｅ ｓｅｃｏｎｄ ｇｅｎｅｒａｔｉｏｎ」会報ＩＥＥＥ／ＩＳＰＳＤ、ｐｐ．２０１−２０４，２００２）を活用する。この論文は、定格が７９ＶのＴＯＢ−ＵＭＯＳ素子の良好な製造を報告したものである。この素子は、報告によれば、３．５μｍの等しい列幅の理想的な超接合ＭＯＳＦＥＴ性能ラインを打破し、場合によっては、理想的なシリコン限界値も同様に打破した。
米国特許第４，９１４，０５８号 米国特許第５，６３７，８９８号 米国特許第５，９９８，８３３号 米国特許第６，３８８，２８６号
Ｘ．Ｙａｎｇら「Ｔｕｎａｂｌｅ Ｏｘｉｄｅ−Ｂｙｐａｓｓｅｄ Ｔｒｅｎｃｈ Ｇａｔｅ ＭＯＳＦＥＴ：Ｂｒｅａｋｉｎｇ ｔｈｅ Ｉｄｅａｌ Ｓｕｐｅｒｊｕｎｃｔｉｏｎ ＭＯＳＦＥＴ Ｐｅｒｆｏｒｍａｎｃｅ Ｌｉｎｅ ａｔ Ｅｑｕａｌ Ｃｏｌｕｍｎ Ｗｉｄｔｈ」，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ．２４， Ｎｏ．１１， ｐｐ．７０４−７０６，２００３ Ｙ．Ｃ．Ｌｉａｎｇら「Ｔｕｎａｂｌｅｏｘｉｄｅ−ｂｙｐａｓｓｅｄ ＶＤＭＯＳ（ＯＢＶＤＭＯＳ）：Ｂｒｅａｋｉｎｇ ｔｈｅ ｓｉｌｉｃｏｎ ｌｉｍｉｔ ｆｏｒ ｔｈｅ ｓｅｃｏｎｄ ｇｅｎｅｒａｔｉｏｎ」会報ＩＥＥＥ／ＩＳＰＳＤ、ｐｐ．２０１−２０４，２００２
それでもなお、従来のＭＯＳＦＥＴ構造にならって得ることのできるものよりもＭＯＳＦＥＴのオン抵抗がより低い、新規のタイプのＭＯＳＦＥＴが必要であるのは明らかである。
発明の概要
本発明のトレンチＭＯＳＦＥＴにおいて、溝には、ゲート電極を含む上部と、埋込みソース電極を含む下部とがある。このゲート電極は、通常は酸化膜であるゲート誘電体層によって、ボディ領域から絶縁される。埋込みソース電極が第２の誘電体層によってドリフト領域から絶縁され、第３の誘電体層によってゲート電極から絶縁されが、この誘電体層は通常は両方ともに酸化膜である。埋込みソース電極およびゲート電極の間を垂直に重ね合わせ、ボディ領域が拡散するときの誤差のマージンを設ける。
埋込みソース電極がソース領域に電気的に接続される。その結果、ＭＯＳＦＥＴが逆バイアス状態の場合、ソース電極は、通常の電流方向に対して横方向にドリフト領域を減少させる。通常、類似したトレンチはドリフト領域の反対側にあるので、ドリフト領域が両側から減少する。このことによって、ドリフト領域のドーピング濃度が、ドレインおよびソース間の逆電流を遮断するのに別に必要となるドーピング濃度よりも高くなる。それゆえに、素子がオン状態の場合には、ドリフト領域の抵抗率ははるかに小さい。
さらに、埋込みソース電極がドレインからゲートを分離し、それによって、ゲートからドレインのキャパシタンスを減少させ、ＭＯＳＦＥＴが高周波で動作可能となる。
この構造がＸ．Ｙａｎｇらによって提案される前掲の構造と異なるのは、メサの幅に関する制限を受けない点である。ここで提案する構造において、ユニットセルはトレンチＭＯＳＦＥＴおよび厚い酸化物埋込みソース要素の合計である。埋込みソースの上にトレンチＭＯＳＦＥＴを構成するので、この構造はより効果的にシリコンを使用する。
本発明の別の態様では、ＭＯＳＦＥＴは、以下を含む処理によって製造される。すなわち、
半導体基板の第１の表面で溝を形成し、基板は第１の導電型のドーパントを含むこと；
第１の表面上にマスク層を被着し、マスク層は溝の壁および床を裏打ちすること；
溝の床に隣接したマスク層の一部を除去し、マスク層の残存部分を溝の側壁に付着したままにしておくこと；
基板にキャビティを形成するために、マスク層の残存部分を溝の側壁に付着したまま、溝の底部を通って基板をエッチングすること；
第１の誘電体層をキャビティに形成するために、マスク層の残存部分を溝の側壁に付着したまま、基板を加熱すること；
マスク層の残存部分を除去すること；
キャビティに導電材料を導入し、第１の誘電体層によって導電材料が上記基板から分離されていること；
導電材料の露出表面に第２の誘電体層を形成し、溝の壁に沿ってゲート誘電体層を形成するように、基板を加熱すること；
溝に導電材料を導入すること；
基板の第１の導電型ボディ領域の反対側に第２の導電型ボディ領域を形成し、ボディ領域はゲート誘電体層に当接すること；
ゲート酸化膜に当接し、ボディ領域を有する接合部を形成する第１の導電型ソース領域を形成すること；
溝の導電材料を第３の誘電体層で覆うこと；
基板上に金属膜を被着させ、金属膜はソース領域と電気的に接触していること。
素子は環状のメサおよび溝のパターンに構築されるのが好ましい。ダイの中央領域から外へ延びるゲート金属脚部の配列によって、ゲート電極に接触することが可能である。残りの溝より周辺溝を深くして、ソース金属膜に周辺溝を接触することによって、そのダイは「自己終端」することが可能である。
ゲートからドレインのキャパシタンスを減少させるための既知の技術を示すＭＯＳＦＥＴの横断面図である。 本発明によるＭＯＳＦＥＴの横断面図である。 素子がオフ状態の場合に発生する空乏領域の拡張を示す、図２のＭＯＳＦＥＴの概略図である。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図２に示すＭＯＳＦＥＴの埋込みソース電極およびソース領域間を接合するための処理のステップを示す。 図２に示すＭＯＳＦＥＴの埋込みソース電極およびソース領域間を接合するための処理のステップを示す。 図２に示すＭＯＳＦＥＴの埋込みソース電極およびソース領域間を接合するための処理のステップを示す。 図２に示すＭＯＳＦＥＴの埋込みソース電極およびソース領域間を接合するための処理のステップを示す。 図２に示すＭＯＳＦＥＴの埋込みソース電極およびソース領域間を接合するための処理のステップを示す。 図２に示すＭＯＳＦＥＴの埋込みソース電極およびソース領域間を接合するための処理のステップを示す。 図２に示すＭＯＳＦＥＴの埋込みソース電極およびソース領域間を接合するための処理のステップを示す。 本発明による代替のＭＯＳＦＥＴの横断面図である。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 図６に示すＭＯＳＦＥＴを製造するのに使用可能な処理のステップを示す。 コンピューターシミュレーションによって作り出されたグラフであり、メサの幅の関数としての、本発明によるＭＯＳＦＥＴの特定のオン抵抗の変化および降伏電圧を示すものである。 本発明による溝の環状配置の上にあるソース金属膜およびゲート金属膜の形成を示す。 本発明による溝の環状配置の上にあるソース金属膜およびゲート金属膜の形成を示す。 本発明による溝の環状配置の上にあるソース金属膜およびゲート金属膜の形成を示す。 本発明による溝の環状配置の上にあるソース金属膜およびゲート金属膜の形成を示す。 本発明による溝の環状配置の上にあるソース金属膜およびゲート金属膜の形成を示す。 図９Ｃに示す切断線１０−１０における横断面図を示す。 本発明による溝の代替の環状配置を示す。 本発明による溝の代替の環状配置を示す。 本発明による溝の代替の環状配置を示す。 コンピューターシミュレーションによって作り出されるグラフであり、環状レイアウトの溝の角部の曲率半径の関数としての、素子の降伏電圧の変化を示すものである。 図９Ａから図９Ｅに示す環状配置に類似するが、素子を「自己終端」する役目をするより深い周辺溝を備えた溝の環状配置を示す。 図９Ａから図９Ｅに示す環状配置に類似するが、素子を「自己終端」する役目をするより深い周辺溝を備えた溝の環状配置を示す。 本発明によるＭＯＳＦＥＴの別の実施形態の横断面図である。 図１４のＭＯＳＦＥＴを含むレイアウトの上面図である。 図１４のＭＯＳＦＥＴを製造するための処理を示す。 図１４のＭＯＳＦＥＴを製造するための処理を示す。 図１４のＭＯＳＦＥＴを製造するための処理を示す。 図１４のＭＯＳＦＥＴを製造するための処理を示す。
発明の説明
図２は、本発明によるＮチャネルＭＯＳＦＥＴ２０の横断面図を示す。ＭＯＳＦＥＴ２０は、Ｎ＋基板２００上で成長するエピタキシャル（エピ）層２０２に形成される。溝２０４Ａおよび２０４Ｂがエピ層２０２に形成される。溝２０４Ａおよび２０４Ｂがメサ２０６によって分離される。図２には２つの溝のみを示すが、図２に示す溝およびメサは、一般に、実際の素子における溝およびメサの総数のうちのわずかを表すものであり、その総数は１００万を数え得ることが、当業者によって理解されよう。溝およびメサは、エピ層２０２の表面上に様々な幾何学模様に配置可能である。これらのパターンで最も一般的であるものには、メサは六角形、正方形または縦方向のストライプのものがあり、均一の幅および深さの溝によって分離される。溝２０４Ａおよび２０４Ｂは同一であるので、単に溝２０４Ａを詳細に記載することとする。溝２０４Ｂの構造は溝２０４Ａの構造と同一であり、類似する付番の構成要素は同一のものであることが理解されよう。
溝２０４Ａの上部は、ゲート酸化膜２１０Ａによってメサ２０６から分離されたポリシリコンゲート２０８Ａを含み、溝２０４Ａの上部の側壁を裏打ちする。溝２０４Ａの下部は埋込みソース電極２１２Ａを含み、厚い酸化膜２１６ＡによってＮ−ドリフト領域２１４から、薄い酸化膜２１８Ａによってゲート２０８Ａから、電気的に絶縁される。後述するように、埋込みソース電極２１２Ａは、Ｎ＋ソース領域２２２およびＰ−ボディ領域２２０に、図２の平面外の３次元に電気的に接続される。この実施形態において、埋込みソース電極２１２Ａは、ドープされたポリシリコンから形成される。厚い酸化膜２１６Ａは、溝２０４Ａの側壁および下部の底部を裏打ちする。
メサ２０６の上部は、Ｐ−ボディ領域２２０およびＮ＋ソース領域２２２を含む。Ｐ−ボディ領域２２０の下方の接合部は、Ｎ−ドリフト領域２１４に当接する。ＭＯＳＦＥＴ２０のドレインは、Ｎ＋基板２００およびＮ−ドリフト領域２１４を含む。
ソース金属膜２２４がエピ層２０２の上にあり、Ｎ＋ソース領域２２２およびＰ−ボディ領域２２０と接触する。Ｐ＋領域２２８は、金属膜２２４およびＰ−ボディ領域２２０の間にオーム接点を設ける。ボロン・リン・シリケート・ガラス（ＢＰＳＧ）膜２２６によって、ゲート２０８Ａがソース金属膜２２４から絶縁される。
ゲート酸化膜２１０Ａは、ＭＯＳＦＥＴ２０に所望の閾値電圧Ｖｔｈを与えるよう選択される厚さを有する。厚い酸化膜２１６Ａは、破裂または損傷せずにドレインからソースの最大の降伏電圧に耐えることが可能な厚さを有する。
埋込みソース電極２１２Ａおよび２１２ＢがＮ＋ソース領域２２２に結合するので、ＭＯＳＦＥＴ２０がオフ状態の場合に、ソースからドレインの全電圧が厚い酸化膜２１６Ａ全体に見られる。ドレインからソースの電圧が最大に達するとＮ−ドリフト領域２１４が完全に減少するように、Ｎ−ドリフト領域２１４のドーピング濃度が選択される。このことをＮ−ドリフト領域２１４の詳細図である図３に示す。ここでは、Ｎ＋基板（ドレイン）は正の電圧Ｖにバイアスされるように概略的に示され、Ｎ＋ソース領域２２２と埋込みソース電極２１２Ａおよび２１２Ａとはアース接続されるように概略的に示されている。上記のように、空乏領域２３０Ａおよび２３０ＢがＮ−ドリフト領域２１４の中央で接触するまで、空乏領域２３０Ａおよび２３０Ｂは、Ｎ−ドリフト領域２１４の両側にある厚い酸化膜２１６Ａおよび２１６Ｂから内部へ側方に広がる。
空乏領域２３０Ａおよび２３０Ｂがこのように形成されることによって、Ｎ−ドリフト領域２１４のドーピング濃度が別の方法よりも高くなることが可能となり、それによって、ＭＯＳＦＥＴ２０のＲｄｓｏｎが減少する。
ＭＥＤＩＣＩおよびＳＵＰＲＥＭ−４のように広く利用可能なプログラムを使用するコンピューターシミュレーションによって示されるのは、メサ幅およびドーピングを適切に選択することによって、Ｒｄｓｏｎを従来のシリコン溝ＭＯＳＦＥＴにおいて得ることのできる数値より低くすることが可能となることである。図８は、メサ幅の関数としての特定のオン抵抗および降伏電圧の変化を示す、３×１０１６ｃｍ−３程度のドーピング濃度を有する素子のための、コンピュータが作り出したグラフである。メサ幅はゼロから３μｍまで変動した。約１．５のμｍのメサ幅では、特定のオン抵抗（Ｒｄｓｏｎ）が３６ｍｏｈｍ−ｍｍ２未満の最小値に達し、降伏電圧ＢＶは、最大値の約９５Ｖに達する。これは、上記のＸ．Ｙａｎｇらの論文において示されている６５ｍｏｈｍ−ｍｍ２の理想的なシリコン限界値と比較することが可能である。
この構造によって、従来の溝の構造で得ることのできる数値より低いＲｄｓｏｎ値が生じることとなる。これが、発明の名称であるスーパートレンチＭＯＳＦＥＴを案出した理由である。当業者は、デバイスパラメータを最大限に利用することによってより良好な結果を得ることができるのを理解することとなる。また、この構造は、任意の特定の電圧の範囲に制限されるものではない。
下記の表１に、６０Ｖから２５０Ｖの範囲の降伏電圧を得るために使用可能なパラメータをいくつか示す。そのパラメータは、いくぶん（たとえば±２０％）変動可能であり、さらに、満足のいくような結果を得ることが可能である。
Figure 0005616874
埋込みソース電極２１２Ａはまた、ドレイン（Ｎ＋基板２００およびＮ−ドリフト領域２１４）からゲートを２０８Ａおよび２０８Ｂを遮蔽し、それによって、ゲートからドレインのキャパシタンスをゼロの近くまで減少させることに注意することが重要である。ゲート２０８Ａおよび埋込みソース電極２１２Ａ間の、ゲートからソースの所望のキャパシタンスを考慮して、酸化膜２１８Ａおよび２１８Ｂの厚さが選択される。ゲートからソースのキャパシタンスはＷｐ＊Ｗ＊εｏｘ／ｔｏｘに等しい。ここで、Ｗｐはゲート２０８Ａの周長であり、そして、Ｗは、ゲート２０８Ａの幅である。酸化物の厚さが増大することによって、ゲートからソースのキャパシタンスが減少することとなる。
図４Ａから図４Ｌは、ＭＯＳＦＥＴ２０を製造するのに使用可能な処理のいくつかのステップを示す。図４Ａに示すように、Ｎ−エピタキシャル（エピ）層２０２を基板２００上で成長させることによって、この処理が始まる。８０Ｖの降伏電圧を有する素子のために、１ｍｏｈｍ−ｃｍから３ｍｏｈｍ−ｃｍの範囲の抵抗率まで、基板２００がＮ型不純物で高濃度にドープされ、２．５×１０１６ｃｍ−３から３．５×１０１６ｃｍ−３の範囲、好ましくは約３×１０１６ｃｍ−３のドーピング濃度まで、エピ層２０２がＮ型不純物（たとえばリン）でドープされる。
次に、図４Ｂに示すように、パッド酸化膜２４０がＮ−エピ層２０２の面で熱成長する。たとえば８０Ｖのブレークダウン素子として、酸化膜２４０が５０００Åの厚さを有することが可能であり、厚い酸化物で支えられた最大電界は、酸化物ブレークダウン領域の最大電界よりも低い。
図４Ｃに示すように、フォトレジストマスク層２４２が酸化膜２４０上に形成され、フォトリソグラフィ技法により溝が位置することになっている開口部でマスク層２４２がパターニングされる。
図４Ｄに示すように、ついで、酸化膜２４０がマスク層２４２の開口部を通ってエッチングされ、エピ層２０２の上面を露出する開口部を形成する。マスク層２４２は、それから除去されることができる。
図４Ｅに示すように、好ましくは反応イオンエッチング（ＲＩＥ）処理を使用して、酸化膜２４０の開口部を通ってエピ層２０２を方向性エッチングすることによって、溝２０４Ａおよび２０４Ｂが形成される。示される実施形態において、溝２０４Ａおよび２０４Ｂはエピ層２０２内に延びるが、Ｎ＋基板２００まで完全には延びない。それから、緩衝性酸化物ウェットエッチングを使用して、パッド酸化物層２４０が除去される。
図４Ｆに示すように、たとえば、エピ層２０２を１１００℃まで４０分間加熱することによって、第２の厚いシリコン酸化膜２４６がＮ−エピ層２０２の上面で熱成長する。たとえば、酸化膜２４６は５０００Åの厚さとなることが可能である。示されるように、酸化膜２４６は、溝２０４Ａおよび２０４Ｂの輪郭に一致する。
図４Ｇに示すように、導電型ポリシリコン膜２４８が構造体の上面に被着し、溝２０４Ａおよび２０４Ｂを充填し、酸化膜２４６の表面全体からあふれ出る。ポリシリコン膜２４８は、リン等のＮ型不純物で＿１０２１ｃｍ−３の濃度までドープされることが可能である。
図４Ｈに示すように、ポリシリコン膜２４８の表面が溝２０４Ａおよび２０４Ｂ内に位置するまで、ポリシリコン膜２４８がエッチバックされ、それによって、溝２０４Ａおよび２０４Ｂにそれぞれ埋込みソース電極２１２Ａおよび２１２Ｂを形成する。埋込みソース電極２１２Ａおよび２１２Ｂは、酸化膜２４６によってエピ層２０２から電気的に絶縁される。このことは、酸化膜２４６を著しく攻撃しない処理を使用して実行される。ポリシリコンは二酸化シリコンよりも急速にエッチングし、二酸化シリコン層２４６が十分に厚く作られるので、ポリシリコン膜２１２Ａおよび２１２Ｂが溝の内部でエッチングされる場合、表面に残る酸化物の残りの層が存在する。後述する理由のために、埋込みシリコン電極２１２Ａおよび２１２Ｂと接触するよう、このエッチング処理は２段階で行われるのが好ましく、ポリシリコン膜２４８の表面はエッチングの第１の段階の後のエピ層２０２の表面の高さとほぼ同じである。ポリシリコン膜２４８は、ついで、ポリシリコン膜２４８の表面が最終位置に達するまで再びエッチングされる（埋込みソース電極が接触されることになっている位置を除く）。埋込みソース電極の表面の最終位置は設計の問題であるが、一実施形態において、この最終位置は、溝２０４Ａおよび２０４Ｂの深さの約６分の１に相当する位置にある。
図４Ｉに示すように、エピ層２０２の上面とポリシリコン膜２４８の上の溝２０４Ａおよび２０４Ｂの側壁から完全に除去されるまで、酸化膜２４６がエッチングされ、厚い酸化膜２１６Ａおよび２１６Ｂがそれぞれ溝２０４Ａおよび２０４Ｂの下部に残る。酸化膜２４６のエッチングが完了したときに、酸化膜２１６Ａおよび２１６Ｂの表面が、埋込みソース電極２１２Ａおよび２１２Ｂの上面よりわずかに下に位置する（たとえば２０００Å）のが好ましい。後述するように、このことによって、埋込みソース電極２１２Ａおよび２１２Ｂとポリシリコンゲート２０８Ａおよび２０８Ｂとの間を垂直に重ね合わせる。次に、犠牲酸化膜（図示せず）が溝２０４Ａおよび２０４Ｂの側壁上で成長し、溝２０４Ａおよび２０４Ｂの側壁から除去されることが可能であり、前のＲＩＥ処理に起因する任意の結晶の損傷が修復する。その後、図４Ｊに示すように、構造体がアニールされ、露出したシリコンおよびポリシリコンの表面上に酸化膜を形成する。このことによって、ゲート酸化膜２１０Ａおよび２１０Ｂが溝２０４Ａおよび２０４Ｂの上部の側壁に発生し、酸化膜２１８Ａおよび２１８Ｂが埋込みソース電極２１２Ａおよび２１２Ｂの上面に発生する。さらに、酸化膜２５４は、エピ層２０２の上面に形成される。
酸化膜２４６（図４Ｉ）に使用するエッチング剤が高選択性であっても、図４Ｉの一点鎖線で示すような、埋込みソース電極２１２Ａおよび２１２Ｂの上面の凹部を形成するように、それでもなおわずかに埋込みソース電極２１２Ａおよび２１２Ｂを変形させることができる。これらの凹部によって、埋込みソース電極２１２Ａおよび２１２Ｂの上面で、酸化膜２１８Ａおよび２１８Ｂが均等に成長するのが困難となり得る。たとえば１０５０℃で約１０秒間、図４１に示す構造体を水素雰囲気中でアニールすることによって、この問題を回避することが可能である。アニールすることによって、埋込みソース電極２１２Ａおよび２１２Ｂの上面が、図４Ｉにおいて実線によって示す丸い形状にもどる。
図４Ｋに示すように、第２のポリシリコン層２５０が構造体の上に被着し、溝２０４Ａおよび２０４Ｂの上部を充填し、エピ層２０２の上面からあふれ出る。ポリシリコン膜２５０は、リン等のＮ型不純物で１０２０ｃｍ−３の濃度までドープされることができる。
図４Ｌに示すように、ポリシリコン膜２５０は、その上面がエピ層２０２の上面とほぼ同じ高さになるまでエッチバックされ、それによって、ポリシリコンゲート２０８Ａおよび２０８Ｂを形成する。上述の通り、酸化膜２１６Ａおよび２１６Ｂの上面は、埋込みソース電極２１２Ａおよび２１２Ｂの上面に対して凹形であり、埋込みソース電極２１２Ａおよび２１２Ｂとゲート２０８Ａおよび２０８Ｂとの間を垂直に重ね合わせる。
その後に、ゲート酸化膜２１０Ａおよび２１０Ｂに隣接したエピ層２０２の残りのＮ型領域との接合部を形成するまで、約２００Ｋｅｖ程度のエネルギーおよび３×１０１３ｃｍ−２の照射量を備えるホウ素等のＰ型ドーパントがエピ層２０２に埋込まれて打込まれ、それによって、図２に示されるＰ−ボディ領域２２０を形成する。埋込みソース電極２１２Ａおよび２１２Ｂとゲート２０８Ａおよび２０８Ｂと間を垂直に重ね合わせることによって、この処理の誤差のマージンを設けるのは、Ｐ−ボディ領域２２０およびＮ−ドリフト領域２１４間の接合部が厚い酸化膜２１６Ａおよび２１６Ｂに隣接して配置されなければならないためである。そうしないと、ゲート２０８Ａおよび２０８Ｂがバイアスされて素子がオン状態になった場合にチャネルの部分が反転されず、素子が電流を導通しないこととなる。
上面が適切にマスキングされ、リン等のＮ型ドーパントが埋込まれてＮ＋ソース領域２２２を形成する。別のマスキングの後、およそ８０Ｋｅｖ程度エネルギーおよび８×１０１５ｃｍ−２の照射量を備えるＰ型インプラントが埋め込まれ、Ｐ＋領域２２８を形成する。酸化膜２５４が乾式プラズマエッチングによって除去されたあと、ＢＰＳＧの膜をゲート２０８Ａおよび２０８Ｂとエピ層２０２の上面とに被着する。通常メサ２０６の上にある開口部によって、フォトレジストマスク膜（図示せず）が被着してＢＰＳＧ膜の上にパターニングされる。開口部を通ってＢＰＳＧ膜がエッチングされ、ゲート２０８Ａおよび２０８Ｂの上にあり、Ｎ＋ソース領域２２２の隣接する部分にわたって延びるＢＰＳＧ膜２２６を形成する。次に、金属膜２２４が被着し、Ｎ＋ソース領域２２２およびＰ＋ボディコンタクト領域２２８とのコンタクトを形成する。結果として生じる構造体が、図２に示すＭＯＳＦＥＴ２０である。
上記のように、埋込みソース電極２１２Ａおよび２１２Ｂは、ソース領域２２２に電気的に接続される（すなわち、短絡される）。多くの方法でこのように接続することが可能であり、本発明はいかなる特定の技術に制限されるものではない。図５Ａから図５Ｇを参照しつつ、埋込みソース電極２１２Ａおよび２１２Ｂとソース領域２２２との間を接続するひとつの方法を、ここで記載する。
図５Ａから図５Ｇは、溝２０４Ｃを示す。この溝２０４Ｃは溝２０４Ａおよび２０４Ｂに接続されるが、埋込みソース電極２１２Ａおよび２１２Ｂが作られることになっているところに配置される。
図４Ｈの説明にて述べたように、ポリシリコン膜２４８のエッチングが２段階で行われるのが好ましい。第１の段階が終了すると、図５Ａに示すように溝２０４Ｃ内にポリシリコン膜２４８が現れ、ポリシリコン膜２４８の表面はエピ層２０２の上面とほぼ同一平面上にある。
図５Ｂに示すように、フォトレジストマスク膜２６０が被着し、フォトリソグラフィ技法でパターニングされ、埋込みソース電極２１２Ａおよび２１２Ｂが作られることになっている位置を覆う。フォトレジスト層２６０のこのセグメントは、ポリシリコン膜２４８のエッチングの第２の段階の間は所定の位置に残り、この位置でポリシリコン膜２４８のさらなるエッチングを防止する。
図４Ｈに示すように、ポリシリコン膜２４８が２回目にエッチングされた後、フォトレジスト層２６０が除去される。図４Ｉに示すように、酸化膜２４６がエッチングされた後、図５Ｃに示すような構造体が現れる。
酸化膜２５４が成長した後（図４Ｊ参照）、図５Ｄに示すような構造体が現れる。Ｐ−ボディ領域２２０、Ｎ＋ソース領域２２２およびＰ＋ボディコンタクト領域２２８が形成され、ＢＰＳＧ膜２２６が被着するまでは、構造体はこの状態のままである。
図５Ｅに示すように、ＢＰＳＧ膜２２６がポリシリコン膜２４８の上にある開口部２２５によってパターニングされる。これは、Ｎ＋ソース領域２２２およびＰ＋ボディコンタクト領域２２８の上に開口部を形成する同じ処理ステップで行われる。
図５Ｆに示すように、酸化膜２５４がＢＰＳＧ膜２２６の開口部を通ってエッチングされ、ポリシリコン膜２４８の上面を露出させる。
図５Ｇに示すように、ソース金属膜２２４が被着する場合、ソース金属膜２２４はポリシリコン膜２４８の上面と接触し、それによって、埋込みソース領域２１２Ａおよび２１２ＢとＮ＋ソース領域２２２との間を電気的に接続する。
図６は、本発明による代替のＭＯＳＦＥＴの横断面図を示す。ＮチャネルＭＯＳＦＥＴ３０は、Ｎ＋基板２００上で成長するエピタキシャル（エピ）層２０２に形成される。溝３０４Ａおよび３０４Ｂがエピ層２０２に形成される。溝３０４Ａおよび３０４Ｂがメサ３０６によって分離される。溝３０４Ａおよび３０４Ｂの構成要素は同一である。ここでも、溝３０４Ａのみを説明することとする。
溝３０４Ａの上部は、ゲート酸化膜３１０Ａによってメサ３０６から分離されたポリシリコンゲート３０８Ａを含み、溝３０４Ａの上部の側壁を裏打ちする。溝３０４Ａの下部は埋込みソース電極３１２Ａを含み、厚い酸化膜３１６Ａによって、（メサ３０６にある）Ｎ−ドリフト領域３１４とＮ＋基板２００とから分離される。埋込みソース電極３１２Ａが、Ｎ＋ソース領域３２２およびＰ−ボディ領域３２０に、図６の平面外の３次元に電気的に接続される。厚い酸化膜３１６Ａが、溝３０４Ａの側壁および下部の底部を裏打ちする。埋込みソース電極３１２Ａが、薄い酸化膜３１８Ａによってゲート３０８Ａから分離される。
メサ３０６の上部は、Ｐ−ボディ領域３２０およびＮ＋ソース領域３２２を含む。Ｐ−ボディ領域３２０の下方の接合部は、Ｎ−ドリフト領域３１４に当接する。ＭＯＳＦＥＴ３０のドレインは、Ｎ＋基板２００およびＮ−ドリフト領域３１４を含む。
ソース金属膜３２４がエピ層２０２の上にあり、Ｎ＋ソース領域３２２およびＰ−ボディ領域３２０と接触する。Ｐ＋領域３２８は、金属膜３２４およびＰ−ボディ領域３２０の間にオーム接点を設ける。ＢＰＳＧ膜３２６によって、ゲート３０８Ａがソース金属膜２２４から絶縁される。
ＭＯＳＦＥＴ２０に関して上述したように、ゲート酸化膜３１０Ａは、ＭＯＳＦＥＴ３０に所望の閾値電圧Ｖｔｈを与えるよう選択される厚さを有する。厚い酸化膜３１６Ａは、破裂または損傷せずにドレインからソースの最大の降伏電圧に耐えることが可能な厚さを有する。
埋込みソース電極３１２Ａおよび３１２ＢがＮ＋ソース領域３２２に結合するので、ＭＯＳＦＥＴ３０がオフ状態の場合に、ソースからドレインの全電圧が厚い酸化膜３１６Ａ全体に見られる。図３に示す同様の方法で、ドレインからソースの電圧が最大に達するとＮ−ドリフト領域３１４が十分に減少するように、Ｎ−ドリフト領域３１４のドーピング濃度が選択される。
図７Ａから図７Ｈは、ＭＯＳＦＥＴ３０を製造するのに使用可能な処理のいくつかのステップを示す。Ｎ−エピタキシャル（エピ）層２０２を基板２００上で成長させることによって、この処理が始まる。
次に、図７Ａに示すように、パッド酸化膜３４０がＮ−エピ層２０２の上面で熱成長し、窒化シリコン層３４２が酸化膜３４０に被着する。酸化膜３４０は２５０Åから３００Åの範囲の厚さを有し、窒化層３４２は２０００Åから４０００Åの範囲の厚さを有することができる。フォトレジストマスク膜（図示せず）は、窒化層３４２の上に形成され、ついで、窒化層３４２および酸化膜３４０がフォトリソグラフィ技法でパターニングされてエッチングされ、エピ層２０２の上面を露出させる２つの開口部を形成する。好ましくはＲＩＥ処理を使用して、開口部を通ってエピ層２０２を方向性エッチングすることによって、溝３４４Ａおよび３４４Ｂが形成される。溝３４４Ａおよび３４４Ｂはエピ層２０２内に延びるが、Ｎ＋基板２００まで完全には延びない。ついで、パッド酸化物層３４０および窒化層３４２が除去可能である。
図７Ｂに示すように、好ましくは化学気相成長（ＣＶＤ）処理によって、第２の窒化シリコン層３４６がＮ−エピ層２０２の上面に被着する。示すように、窒化層３４６は、溝３４４Ａおよび３４４Ｂの輪郭に一致する。
次に、図７Ｃに示すように、好ましくはＲＩＥ処理によって、窒化層３４６が方向性エッチングされる。この処理によって、溝３４４Ａおよび３４４Ｂの床にある部分を含んで、窒化層３４６の水平面部分を除去するが、溝３４４Ａおよび３４４Ｂの側壁に付着される窒化層３４６の部分は残る。
図７Ｄに示すように、エピ層２０２は、溝３４４Ａおよび３４４Ｂの底部を通ってエッチングされ、キャビティ３４８Ａおよび３４８Ｂを形成する。これは本実施形態においては下向きにＮ＋基板２００まで延びる。あらかじめ、マスキング膜（図示せず）が被着してパターニングされて、メサ３０６の上面が後続の乾式エッチングに影響を受けないようになる。窒化層３４６は、このエッチング処理に影響を受けず、溝３４４Ａおよび３４４Ｂの壁に付着したままである。
図７Ｅに示すように、それぞれキャビティ３４８Ａおよび３４８Ｂの壁および床に沿って厚い酸化膜３１６Ａおよび３１６Ｂを形成するのに、熱処理がここで用いられる。窒化層３４６がまだ所定位置にあるので、よく知られている先細りの「バーズビーク」構造体が、酸化物が窒化物の下を切り取るところに生じる。窒化層３４６はついで除去され、図７Ｆに示す構造体が残る。
ついで、キャビティ３４８Ａおよび３４８Ｂと溝３４４Ａおよび３４４Ｂとがポリシリコンで充填され、乾式エッチング処理を用いて、ポリシリコンを溝３４４Ａおよび３４４Ｂにエッチバックする。ポリシリコンのドーピング濃度は、１０２０ｃｍ−３程度とすることが可能である。ポリシリコンの表面は、酸化膜３１６Ａおよび３１６Ｂのバーズビーク部分の真下で終わるのが好ましく、ここでは酸化膜３１６Ａおよび３１６Ｂが十分な厚さとなる。その結果、ポリシリコン埋込みソース電極３１２Ａおよび３１２Ｂが形成され、図７Ｇに示すように、酸化膜３１６Ａおよび３１６Ｂによってエピ層２０２から電気的に絶縁される。
次に、図７Ｈに示すように、ゲート酸化膜３１０Ａおよび３１０Ｂが、溝３４４Ａおよび３４４Ｂの側壁で熱成長する。（この前に、犠牲酸化膜が溝３４４Ａおよび３４４Ｂの露出した側壁で成長し、除去されることが可能である。）ゲート酸化膜３１０Ａおよび３１０Ｂを形成する同じ熱処理の間、薄い酸化膜３１８Ａおよび３１８Ｂは、埋込みソース電極３１２Ａおよび３１２Ｂの上面において１０５０℃で成長する。一連のステップの最後に、溝３４４Ａおよび３４４Ｂを第２のポリシリコン膜で充填し、ポリシリコンを溝３４４Ａおよび３４４Ｂの開口にエッチバックして、ポリシリコンゲート３０８Ａおよび３０８Ｂを形成する。上述の通り、Ｐボディ領域３２０、Ｎ＋ソース領域３２２、およびＰ＋領域３２８は埋込まれてエピ層２０２に拡散する。エピ層２０２の上面がＢＰＳＧ膜３２６で覆われ、ＢＰＳＧ膜３２６がマスキングされ、パターニングされ、エッチングされるので、ＢＰＳＧ膜のセグメントがゲート３０８Ａおよび３０８Ｂを覆い、一部のＮ＋ソース領域３２２を重ね合わせる。金属膜３２４がついで被着し、図６に示すＭＯＳＦＥＴ３０が生じる。
ＭＯＳＦＥＴ２０のために上述したのと類似する方法で、埋込みソース電極を接触することができる。特に、第１のポリシリコン膜が２段階でエッチングされ、第１のエッチングの後に、埋込みソース電極が接触することになっている位置で第１のポリシリコン膜の表面が一時的にマスキングされる。後に、開口部がこれらの位置のＢＰＳＧ膜３２６に形成されるので、ソース金属膜３２４がポリシリコン膜に当接する。
上述の通り、フォトレジスト層（図示せず）がＢＰＳＧ膜２２６の上に形成され、ソース金属膜２２４がＮ＋ソース領域／Ｐ＋領域２２２および２２８を接触させることになっている位置の上に（図２に示すように）、およびソース金属膜２２４がポリシリコン膜２４８を接触させることになっている位置の上に（図５Ｇに示すように）、フォトレジスト層が開口部によってフォトリソグラフィ技法でパターニングされる。ついでソース金属膜２２４が被着し、Ｎ＋ソース領域／Ｐ＋領域２２２および２２８と埋込みソース電極２１２Ａおよび２１２Ｂと電気的に接続する（ポリシリコン膜２４８を介して）。同様に、図６に示す実施形態において、ＢＰＳＧ膜３２６が開口部によってパターニングされてエッチングされ、ソース金属膜３２４がＮ＋ソース領域／Ｐ＋領域３２２および３２８と埋込みソース電極３１２Ａおよび３１２Ｂと電気的に接続可能となる。
ＢＰＳＧ膜２２６はまた、ゲート２０８Ａおよび２０８Ｂが接触することとなる開口部でパターニングされ、ゲート金属膜（図示せず）がこれらの開口部に被着し、ゲート２０８Ａおよび２０８Ｂと電気的に接続する。同様に、ＢＰＳＧ膜３２６はまた、ゲート金属膜によって、ゲート３０８Ａおよび３０８Ｂが接触することとなっている開口部でパターニングされる。ゲート金属膜は、ダイの表面の上に被着し、ソース金属膜２２４および３２４とゲート金属膜とを分離するためにエッチングされる、単一の金属膜の一部であるのが好ましい。
上述の溝およびメサは、半導体ダイの表面上に様々な幾何学模様に配置可能である。１つの可能なレイアウトを図９Ａから図９Ｅにおいて示す。このレイアウトは、半導体ダイ５０の上面にある溝およびメサの環状パターンを示す。溝５００、５０４、および５０８は、丸い角部を有する正方形の輪またはリングの形であり、同様に丸い角部を有する正方形の輪またはリングの形のメサ５０２および５０６によって分離される。溝５００、５０４、および５０８とメサ５０２および５０６との角部が丸められ、角部が鋭い直角の場合に生じることとなる高電界を防止する。溝およびメサが中央領域５１０を取り囲み、縁部の終端領域５１２は、ダイ５０の周辺近くに、溝およびメサの環状パターンの外側に位置する。
明確にするため、図９Ａから図９Ｅでは、溝およびメサのパターンをかなり拡大していることを理解されたい。実際は、通常何千もの溝がパターン内にある。たとえば、ダイ５０が２ｍｍ×２ｍｍの寸法であってもよく、溝およびメサの幅が１．５μｍであってもよい。図９Ａの横断面２−２は、たとえば図２によって表すことができ、溝５００および５０４が溝２０４Ａおよび２０４Ｂの要素を含み、メサ５０２が図２のメサ２０６の構造体を有する。
図９Ａに示す特定の実施形態において、メサ５０２および５０６と、溝５００、５０４、および５０８の幅は一定であり、角部は丸められている。図１２は、コンピューターシミュレーションによって作り出されるグラフであり、丸い溝の角部の曲率半径の関数として、素子の降伏電圧（ＢＶ）を示す。たとえば、１５μｍの半径では、降伏電圧は約８５Ｖであった。
図５Ｂと関連して上述したように、フォトレジスト膜２６０が埋込みソース電極に接触することとなる領域に被着するのは、ゲートポリシリコンをエピ層２０２の表面の高さまでエッチバックした後であるが、ゲートポリシリコンを溝へエッチバックする前である。図９Ｂは、フォトレジスト膜２６０の例示的なレイアウトを示す。たとえば、図９Ｂの断面図５Ｂ−５Ｂは図５Ｂの断面図であり、フォトレジスト膜２６０はポリシリコン膜２４８の上にある。図５Ｆに示すように、フォトレジスト膜２６０が除去され、酸化膜２５４およびＢＰＳＧ膜２２６が被着してパターニングされたあと、埋込みソース電極が接触することになっている位置に開口部２２５が形成される。複数の開口部２２５を図９Ｃに示す。図９Ｃはまた、ＢＰＳＧ膜２２６の開口部５２０とＢＰＳＧ膜２２６の開口部５２２とを示し、開口部５２０ではＮ＋ソース領域／Ｐ＋領域への金属コンタクトがメサ５０２および５０６の上に作られ、開口部５２２にはゲートへの金属コンタクトが作られる。この実施形態において、開口部５２２が、中央領域５１０からダイ５０の角部への対角線に沿って外側に延びる。
図１０は、図９の横断面１０−１０での構造体を示す。金属膜２２４が埋込みポリシリコン膜２４８と接触していて、埋込みポリシリコン膜２４８は埋込みソース電極を構成し、ゲートポリシリコン２４９の下で両方向に延びる。
図９Ｄは、開口部２２５および５２０の上に重畳されたソース金属膜２２４と、開口部５２２の上に重畳されたゲート金属膜５２４とを示す。ソース金属膜２２４は、開口部２２５を介して埋込みソース電極と接触し、開口部５２０を介してソース領域／ボディ領域と接触する。ゲート金属膜は、開口部５２２を介してゲート電極と接触する。図９Ｅは、完成した素子のソース金属膜２２４およびゲート金属膜５２４の上面図である。明らかなのは、ゲート金属膜５２４は、４つのラジアルゲート金属脚部５２４Ａから５２４Ｄを含み、各ラジアルゲート金属脚部が中央領域から対角線に沿って外側に延びることと、ソース金属膜２２４は４つの部分２２４Ａから２２４Ｄを含み、それぞれゲート金属脚部５２４Ａから５２４Ｄの脚部間の領域に位置することとである。
本発明は、図９Ｅに示される特定の幾何学模様に制限されるものではない。たとえば、ゲート金属膜の半径方向の脚部は、対角線の代わりに、１２：００、３：００、６：００、および９：００の位置に相当する線に沿って外側に延びることが可能であり、ソース金属膜をゲート金属膜の脚部の間に配置可能である。さらに、図１１Ａから図１１Ｃに示すように、環状の溝およびメサのパターンは、円形か、矩形か、六角形（または、いくつかの他のポリゴン形状）とすることが可能である。直線のポリゴンが用いられる場合、たいてい有利であるのは、角部を丸めて不必要な高電界が角部で発生することを防ぐことである。ゲート金属膜の脚部は、選択されるジオメトリーによって、様々な半径方向の間隔、たとえば１５°、３０°、４５°、６０°または９０°で外側に延びることができる。
図９Ａから図９Ｅ、および図１１Ａから図１１Ｃにおいて例示する環状のレイアウト図はまた、図１に示すＭＯＳＦＥＴ等の従来のトレンチゲート素子に用いられることが可能であり、ここでは、ソース金属膜を埋込みソース電極に接続する開口部が不要である。
本発明の別の態様によると、図９Ａから図９Ｅに示す環状パターンの周辺溝を素子の「能動」領域の溝よりも深くすることが可能である。このことによって、実質的に、素子が「自己終端」する。この構造体の一例を図１３Ａおよび図１３Ｂに示す。これらの図では、周辺溝５０８が、溝５００および５０４より深い溝５０８Ｗと置き換えられている。さらなるマスキングのステップが必要でなくなるように、溝５０８Ｗが溝５００および５０４よりも幅が広く作られるのが好ましい。このことはフォトレジストマスク膜２４２（図４Ｃ）にある溝５０８Ｗを形成するため用いられる開口部を、溝５００および５０４を形成するために用いられる開口部に対応するように、より幅を広く作ることによって実現する。それゆえに、溝５００、５４０、および５０８Ｗを形成するのに用いられる通常のエッチング処理において、溝５０８Ｗは溝５００および５０４よりも深くエッチングされることとなる。あるいは、別々のマスキングのステップは、より深い溝を形成するために用いられることが可能であり、この場合は、溝５００および５０４と同じ幅であってもよい。
図１３Ｂは、溝５００、５０４および５０８Ｗの横断面図であり、溝５０８Ｗはポリシリコン膜２４８で充填されているのを示すものである。溝５０８Ｗにあるポリシリコン膜２４８は、図５Ａから図５Ｃに示される処理手順で形成されることができる。ポリシリコン膜２４８は、ソース金属膜２２４によって接触することが理解されよう。
他の実施形態において、図１３Ａおよび１３Ｂに示すほんの単一のディープトレンチ５０８Ｗの代わりに、終端領域がチップの周縁に２つ以上のディープトレンチを含んでもよい。
図１４は、本発明による代替実施形態の横断面図を示し、ここでは、コントロールゲートが溝の両側にある酸化膜に埋め込まれている。ＭＯＳＦＥＴ７０は、図２に示すＭＯＳＦＥＴ２０と同じ構成要素を多く含む。特に、Ｎ＋基板２００上でＮエピタキシャル膜２０２上が成長し、溝２０４Ａおよび２０４ＢがＮ−エピタキシャル層２０２を通ってＮ＋基板２００内に延びる。Ｐボディ領域２２０、Ｎ＋ソース領域２２２、およびＰ＋ボディコンタクト領域２２８が、Ｎ−エピタキシャル膜２０２に形成される。
溝２０４Ａおよび２０４Ｂがソース電極７０２Ａおよび７０２Ｂを含み、ソース金属膜７０６まで上方に延びる。厚い酸化膜７０４Ａおよび７０４８によって、ソース電極７０２Ａおよび７０２Ｂの下部がＮ＋基板２００およびＮ−エピタキシャル層２０２から絶縁される。多重層構造体が厚い酸化膜７０４Ａおよび７０４Ｂの上にあり、各多重層構造体は薄い酸化膜７１０に埋め込まれるコントロールゲート７０８を含む。薄い酸化膜７１０の第１の区分がエピタキシャル層２０２と接触し、薄い酸化膜７１０の第２の区分がソース電極７０２Ａまたは７０２Ｂと接触している。各コントロールゲート７０８は、薄い酸化膜７１０の第１および第２の部分の間に挟まれ、ソース金属膜７０６からエピタキシャル層２２０の表面で酸化膜７１２によって絶縁される。酸化膜７１２の開口部７１４を通って、ソース金属膜７０６がソース電極７０２Ａおよび７０２Ｂと接触する。酸化膜７１２の開口部７１６を通って、ソース金属膜７０６がＮ＋ソース領域２２２およびＰ＋ボディコンタクト領域２２８と接触する。
図１５は、ＭＯＳＦＥＴ７０のレイアウトを示し、図１４に示す横断面図は１４−１４を表すものである。溝およびメサの環状パターンは、図９Ａから図９Ｅに示す環状パターンに類似している。ソース電極７０２Ａおよび７０２Ｂと接触するための開口部７１４が、Ｎ＋ソース領域２２２およびＰ＋ボディコンタクト領域２２８と接触するための開口部７１６として示される。図９Ｅに示すソース金属膜２２４は、開口部７１４および７１６を通って、ソース電極７０２Ａおよび７０２Ｂと、Ｎ＋ソース領域２２２と、Ｐ＋ボディコンタクト領域２２８と接触する。酸化膜７１２にある開口部７１８はまた図１５に示され、酸化膜７１２を通して、ゲート金属脚部５２４Ａから５２４Ｄがコントロールゲート７０８と接触する。
図１６Ａから図１６Ｄは、ＭＯＳＦＥＴ７０を製作するための処理を示す。図１６Ａは、図５Ａに示す段階に類似した段階での構造体を示し、厚い酸化膜７０４Ａおよび７０４Ｂはそれぞれ溝２０４Ａおよび２０４Ｂの壁および床にあり、ポリシリコン膜７０２をＮ−エピタキシャル層２０２の高さにエッチバックする。
図１６Ｂに示すように、ポリシリコンまたはエピタキシャルシリコンに優先して二酸化シリコンを攻撃するＢＯＥ（緩衝性酸化物エッチング）を用いて、厚い酸化膜７０４Ａおよび７０４Ｂが所定の距離だけ溝に下降してエッチングされる。このことによって、ソース電極７０２Ａおよび７０２Ｂのそれぞれと、エピタキシャル層２０２との間にキャビティを形成する。
次に、薄い酸化膜７１０が構造体の上面で熱成長する。各キャビティにおいて、薄い酸化膜７１０の第１の区分が溝の側壁に当接し、薄い酸化膜７１０の第２の区分がソース電極の側壁に当接する。第２のポリシリコン膜７２０が、各キャビティの薄い酸化膜７１０の第１および第２の部分の間にある空間に被着し、図１６Ｃに示す構造体が残る。
図１６Ｄに示すように、ポリシリコン膜７２０は、その上面がエピ層２０２の上面とほぼ同じ高さになるまでエッチバックされ、コントロールゲート７０８を形成する。次に、図１４および図１５を参照する。Ｐボディ領域２２０、Ｎ＋ソース領域２２２およびＰ＋ボディコンタクト領域２２８が上述の通りに埋め込まれて拡散し、ついで、エピタキシャル層２０２の上面にある薄い酸化膜７１０の部分がエッチングされる。酸化膜７１２がエピタキシャル層２０２の表面に被着し、ついで、マスキングされエッチングされ、開口部７１４と７１６および７１８とをソース電極７０２Ａおよび７０２ＢとＮ＋ソース領域とコントロールゲート７０８とのそれぞれに形成する。素子を完成するために、金属膜が被着し、ついでパターニングされて、ソース金属膜２２４およびゲート金属脚部５２４を形成するが、この素子は、不活性化層（図示せず）で覆われてもよい。このことによって、図１４に示すＭＯＳＦＥＴ７０を製造する。ＭＯＳＦＥＴ７０では、あらゆるＭＯＳＦＥＴセルにおいてソース電極７０２Ａおよび７０２Ｂと接触することを注意されたい。
上記の実施形態が単なる例示にすぎず、限定するものではないことは、当業者によって理解されよう。本発明の幅広い範囲を備える多くのさらなる実施形態が、上述の記載から明らかになるであろう。

Claims (18)

  1. 半導体ダイに形成されるトレンチゲートＭＯＳＦＥＴであって、
    前記ＭＯＳＦＥＴは、
    前記ダイの第１の表面上における環状の溝の配置であって、各前記溝が環状のメサによって隣接した溝から分離されており、前記環状の溝が前記ＭＯＳＦＥＴの活性領域内の環状活性溝を含む、環状の溝の配置と、
    前記環状活性溝内のゲート電極および埋込みソース電極とを備え、
    前記埋込みソース電極は、前記ゲート電極が延在しない前記環状活性溝内の埋込みソース接触領域内を除いて、前記ゲート電極の下に位置しており、
    さらに前記ＭＯＳＦＥＴは、
    前記ダイの前記第１の表面で前記環状活性溝に隣接して配置された第１の導電型のソース領域と、
    前記ダイの前記第１の表面上に位置する第１の誘電体層と、
    前記第１の誘電体層の上に位置するソース金属膜およびゲート金属膜であって、前記ゲート金属膜は、中央領域から前記ダイの周辺に向かって半径方向に外側に延びる複数のゲート金属脚部を備え、前記ソース金属膜は、前記ゲート金属脚部の間に位置する複数の部分を備える、ソース金属膜およびゲート金属膜と、
    を備え、
    前記ソース金属膜は、前記第１の誘電体層の第１の開口を通じて前記ソース領域と電気的に接触しており、かつ前記第１の誘電体層の第２の開口を通じて前記埋込みソース接触領域内の前記埋込みソース電極と電気的に接触している、トレンチゲートＭＯＳＦＥＴ。
  2. 前記ゲート金属膜は、前記第１の誘電体層の第３の開口を通じて前記ゲート電極と電気的に接触していることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  3. 各前記溝が正方形の輪の形状であることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  4. 各前記溝が丸い角部を有する正方形の輪の形状であることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  5. 前記ＭＯＳＦＥＴが４つの前記ゲート金属脚部を備え、各前記ゲート金属脚部が前記ダイの角部の方へ延びることを特徴とする、請求項４に記載のトレンチゲートＭＯＳＦＥＴ。
  6. 各前記溝が、円形リングの形状であることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  7. 各前記溝が、矩形の輪の形状であることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  8. 各前記溝が、丸い角部を有する矩形の輪の形状であることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  9. 各前記溝が、六角形の輪の形状であることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  10. 請求項１に記載のトレンチゲートＭＯＳＦＥＴであって、
    前記ＭＯＳＦＥＴが、
    前記環状活性溝に隣接した前記第１の導電型の反対側にあり、前記ソース領域との接合部を形成する第２の導電型のボディ領域と、
    前記環状活性溝に隣接して配置され、前記ボディ領域との接合部を形成する前記第１の導電型のドリフト領域と、
    前記第１の表面の反対側の前記ダイの第２の表面に隣接した前記第１の導電型のドレイン領域とを備え、
    前記ゲート電極はゲート誘電体層によって前記ボディ領域から分離され、
    前記埋込みソース電極が第２の誘電体層によって前記ドリフト領域から、および第３の誘電体層によって前記ゲート電極から分離されている、トレンチゲートＭＯＳＦＥＴ。
  11. 前記第２の誘電体層は前記ゲート誘電体層よりも厚いことを特徴とする、請求項１０に記載のトレンチゲートＭＯＳＦＥＴ。
  12. 前記ダイは終端領域を備え、前記終端領域は環状終端溝を備え、前記環状終端溝は前記環状活性溝を取り囲み、前記環状終端溝が第２の誘電体層によって裏打ちされ、導電材料を含み、前記環状終端溝の前記導電材料が、前記ソース金属膜に電気的に接続されていることを特徴とする、請求項１に記載のトレンチゲートＭＯＳＦＥＴ。
  13. 前記ソース金属膜は、前記第１の誘電体層の第４の開口を通じて前記環状終端溝内の前記導電材料に接触することを特徴とする、請求項１２に記載のトレンチゲートＭＯＳＦＥＴ。
  14. 前記環状終端溝が、前記環状活性溝よりも深いことを特徴とする、請求項１２に記載のトレンチゲートＭＯＳＦＥＴ。
  15. 前記環状終端溝が、前記環状活性溝よりも幅の広いことを特徴とする、請求項１４に記載のトレンチゲートＭＯＳＦＥＴ。
  16. 半導体ダイに形成されるトレンチゲートＭＯＳＦＥＴであって、
    前記ダイの第１の表面に形成された環状の溝の配置であって、各前記溝が環状のメサによって隣接した溝から分離されており、前記環状の溝が前記ＭＯＳＦＥＴの活性領域内の環状活性溝を含み、前記環状活性溝がソース電極およびゲート電極を含む、環状の溝の配置と、
    前記第１の表面で前記環状活性溝に隣接して配置された第１の導電型のソース領域と、
    前記環状活性溝に隣接した前記第１の導電型の反対側にあり、前記ソース領域との接合部を形成する第２の導電型のボディ領域と、
    前記環状活性溝に隣接して配置され前記ボディ領域との接合部を形成する前記第１の導電型のドリフト領域と、
    前記ダイの前記第１の表面の上に位置する第１の誘電体層と、
    前記第１の表面の反対側にある前記ダイの第２の表面に隣接した前記第１の導電型のドレイン領域と、
    前記第１の誘電体層の上に位置するソース金属膜およびゲート金属膜であって、前記ゲート金属膜は、中央領域から前記ダイの周辺に向かって半径方向に外側に延びる複数のゲート金属脚部を備え、前記ソース金属膜は、前記ゲート金属脚部の間に位置する複数の部分を備える、ソース金属膜およびゲート金属膜と、
    を備え、
    前記ソース金属膜は、前記第１の誘電体層の第１の開口を通じて前記ソース領域と電気的に接触しており、かつ前記第１の誘電体層の第２の開口を通じて前記ソース電極と電気的に接触しており、
    前記ゲート電極は、前記環状活性溝の側壁の各々の上部を裏打ちする多重層構造に含まれ、前記多重層構造は、前記環状活性溝の前記側壁と接触する第２の誘電体層と、前記ソース電極と接触する第３の誘電体層とを備え、
    前記ゲート電極は前記第２および第３の誘電体層の間に位置する、トレンチゲートＭＯＳＦＥＴ。
  17. 前記多重層構造が、前記ボディ領域および前記ドリフト領域間の前記接合部より下の高さまで下方に延びることを特徴とする、請求項１６に記載のトレンチゲートＭＯＳＦＥＴ。
  18. 前記環状活性溝の床および前記側壁の下部を裏打ちする第４の誘電体層をさらに備え、
    前記多重層構造の厚さが、前記第４の誘電体層の厚さとほぼ同様であることを特徴とする、請求項１６に記載のトレンチゲートＭＯＳＦＥＴ。
JP2011240200A 2004-04-30 2011-11-01 トレンチゲートｍｏｓｆｅｔ Active JP5616874B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/836,833 US7183610B2 (en) 2004-04-30 2004-04-30 Super trench MOSFET including buried source electrode and method of fabricating the same
US10/836,833 2004-04-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007510901A Division JP5007223B2 (ja) 2004-04-30 2005-04-26 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔ

Publications (2)

Publication Number Publication Date
JP2012054592A JP2012054592A (ja) 2012-03-15
JP5616874B2 true JP5616874B2 (ja) 2014-10-29

Family

ID=34967119

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2007510901A Expired - Fee Related JP5007223B2 (ja) 2004-04-30 2005-04-26 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔ
JP2011240200A Active JP5616874B2 (ja) 2004-04-30 2011-11-01 トレンチゲートｍｏｓｆｅｔ
JP2011240191A Pending JP2012054591A (ja) 2004-04-30 2011-11-01 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔを製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007510901A Expired - Fee Related JP5007223B2 (ja) 2004-04-30 2005-04-26 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011240191A Pending JP2012054591A (ja) 2004-04-30 2011-11-01 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔを製造する方法

Country Status (6)

Country Link
US (4) US7183610B2 (ja)
EP (2) EP1741140A2 (ja)
JP (3) JP5007223B2 (ja)
KR (1) KR101051507B1 (ja)
CN (1) CN100533767C (ja)
WO (1) WO2005112128A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842924B2 (en) 2016-02-01 2017-12-12 Kabushiki Kaisha Toshiba Semiconductor device having an electrode that is in a peripheral trench region and at a same potential as a source electrode

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7956391B2 (en) 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7812403B2 (en) * 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US8564051B2 (en) * 2004-04-09 2013-10-22 International Rectifier Corporation Power semiconductor device with buried source electrode
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
DE102004026233B4 (de) * 2004-05-28 2015-02-12 Infineon Technologies Ag Trenchtransistor
JP5259920B2 (ja) * 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102738239A (zh) * 2005-05-26 2012-10-17 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
US7393749B2 (en) 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
DE102005041108B3 (de) * 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
US7521773B2 (en) * 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US20070262395A1 (en) * 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US7868414B2 (en) * 2007-03-28 2011-01-11 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
DE102007020249B4 (de) * 2007-04-30 2015-01-08 Infineon Technologies Austria Ag Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
US8207037B2 (en) * 2007-10-31 2012-06-26 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component that includes a field plate
KR100970282B1 (ko) * 2007-11-19 2010-07-15 매그나칩 반도체 유한회사 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8159021B2 (en) * 2008-02-20 2012-04-17 Force-Mos Technology Corporation Trench MOSFET with double epitaxial structure
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8642459B2 (en) * 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US8796764B2 (en) * 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US20100123193A1 (en) * 2008-11-14 2010-05-20 Burke Peter A Semiconductor component and method of manufacture
US8552535B2 (en) * 2008-11-14 2013-10-08 Semiconductor Components Industries, Llc Trench shielding structure for semiconductor device and method
US8362548B2 (en) * 2008-11-14 2013-01-29 Semiconductor Components Industries, Llc Contact structure for semiconductor device having trench shield electrode and method
US7915672B2 (en) * 2008-11-14 2011-03-29 Semiconductor Components Industries, L.L.C. Semiconductor device having trench shield electrode structure
US8415739B2 (en) * 2008-11-14 2013-04-09 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US7897462B2 (en) * 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
GB2466261A (en) * 2008-12-17 2010-06-23 Qinetiq Ltd Semiconductor device and fabrication method
US7851312B2 (en) * 2009-01-23 2010-12-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US8575688B2 (en) * 2009-02-24 2013-11-05 Maxpower Semiconductor, Inc. Trench device structure and fabrication
US7989293B2 (en) * 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
WO2010148266A2 (en) * 2009-06-19 2010-12-23 Semisouth Laboratories, Inc. Vertical junction field effect transistors and diodes having graded doped regions and methods of making
US8187939B2 (en) * 2009-09-23 2012-05-29 Alpha & Omega Semiconductor Incorporated Direct contact in trench with three-mask shield gate process
US10026835B2 (en) * 2009-10-28 2018-07-17 Vishay-Siliconix Field boosted metal-oxide-semiconductor field effect transistor
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8021947B2 (en) * 2009-12-09 2011-09-20 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
JP2011134951A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
US8558305B2 (en) 2009-12-28 2013-10-15 Stmicroelectronics S.R.L. Method for manufacturing a power device being integrated on a semiconductor substrate, in particular having a field plate vertical structure and corresponding device
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
CN102130182B (zh) * 2010-11-03 2012-11-21 绍兴旭昌科技企业有限公司 一种电流调整二极管芯片及其制造方法
CN102487082A (zh) * 2010-12-02 2012-06-06 上海华虹Nec电子有限公司 横向沟槽金属氧化物半导体器件
CN102569387B (zh) * 2010-12-22 2014-08-27 无锡华润上华半导体有限公司 双扩散金属氧化物半导体器件
US8598654B2 (en) * 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
US8610205B2 (en) * 2011-03-16 2013-12-17 Fairchild Semiconductor Corporation Inter-poly dielectric in a shielded gate MOSFET device
JP5450493B2 (ja) * 2011-03-25 2014-03-26 株式会社東芝 半導体装置
US8415729B2 (en) * 2011-04-07 2013-04-09 Nanya Technology Corp. Power device with trenched gate structure and method of fabricating the same
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
KR20130008281A (ko) 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
CN103325682A (zh) * 2012-03-20 2013-09-25 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
US9245985B2 (en) 2012-03-28 2016-01-26 Infineon Technologies Americas Corp. IGBT with buried emitter electrode
CN102646709B (zh) * 2012-04-06 2014-06-11 东南大学 一种快速超结纵向双扩散金属氧化物半导体管
US8921184B2 (en) 2012-05-14 2014-12-30 Semiconductor Components Industries, Llc Method of making an electrode contact structure and structure therefor
US9029215B2 (en) 2012-05-14 2015-05-12 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device having a shield electrode structure
US9000497B2 (en) * 2012-09-14 2015-04-07 Renesas Electronics Corporation Trench MOSFET having an independent coupled element in a trench
WO2014081066A1 (en) * 2012-11-20 2014-05-30 Woosong University Industry-Academic Collabration Foundation Super-junction trench mosfet
TWI466302B (zh) * 2012-11-21 2014-12-21 Pfc Device Corp 具有終端結構之金氧半二極體元件及其製法
US8809948B1 (en) * 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US8951867B2 (en) 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
CA2938948C (en) * 2013-02-09 2023-01-24 Prime Datum Development Company, Llc Direct-drive system for cooling system fans, exhaust blowers and pumps
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
JP5784665B2 (ja) * 2013-03-22 2015-09-24 株式会社東芝 半導体装置の製造方法
CN104299906B (zh) * 2013-07-19 2016-12-28 桂林斯壮微电子有限责任公司 一种掩埋式势垒分压场效应管及其生产方法
CN104347708A (zh) * 2013-08-07 2015-02-11 中芯国际集成电路制造(北京)有限公司 多栅vdmos晶体管及其形成方法
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9337270B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
CN103762180A (zh) * 2014-01-09 2014-04-30 上海华虹宏力半导体制造有限公司 改善沟槽型mos底部氧化物厚度的方法
JP2015204375A (ja) * 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
JP2015204374A (ja) 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
US9209305B1 (en) * 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US10421275B2 (en) * 2014-10-30 2019-09-24 Hewlett-Packard Development Company, L.P. Fluid ejection device
US9391194B1 (en) 2015-06-19 2016-07-12 Sanken Electric Co., Ltd. High voltage vertical FPMOS fets
CN105789270A (zh) * 2016-04-21 2016-07-20 西安电子科技大学 一种具有变k介质侧边的vdmos器件
US20170317207A1 (en) * 2016-04-29 2017-11-02 Force Mos Technology Co., Ltd. Trench mosfet structure and layout with separated shielded gate
JP6583169B2 (ja) * 2016-07-19 2019-10-02 株式会社豊田自動織機 トレンチゲート型半導体装置
CN107785263B (zh) * 2016-08-26 2020-09-04 台湾半导体股份有限公司 具有多重宽度电极结构的场效晶体管及其制造方法
US9972681B2 (en) 2016-08-30 2018-05-15 Power Integrations, Inc. High voltage vertical semiconductor device with multiple pillars in a racetrack arrangement
US10770599B2 (en) * 2016-09-03 2020-09-08 Champion Microelectronic Corp. Deep trench MOS barrier junction all around rectifier and MOSFET
CN107170801B (zh) * 2017-06-08 2019-08-02 电子科技大学 一种提高雪崩耐量的屏蔽栅vdmos器件
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
KR102392845B1 (ko) 2017-11-28 2022-04-29 삼성전자주식회사 반도체 장치
US10332992B1 (en) * 2018-01-22 2019-06-25 Sanken Electric Co., Ltd. Semiconductor device having improved trench, source and gate electrode structures
US10763355B2 (en) * 2018-04-02 2020-09-01 Kabushiki Kaisha Toyota Chuo Kenkyusho Power semiconductor device
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
JP7061954B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 半導体装置
CN109411354B (zh) * 2018-11-23 2024-04-26 深圳真茂佳半导体有限公司 一种半导体器件及其制作方法
CN111613674A (zh) * 2019-02-25 2020-09-01 恒泰柯半导体（上海）有限公司 深沟道mosfet
US10950699B2 (en) 2019-08-05 2021-03-16 Vishay-Siliconix, LLC Termination for vertical trench shielded devices
CN112652652A (zh) * 2019-10-12 2021-04-13 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
US20210202470A1 (en) * 2019-12-31 2021-07-01 Nami MOS CO., LTD. Mosfet with integrated esd protection diode having anode electrode connection to trenched gates for increasing switch speed
US11088254B2 (en) * 2020-01-10 2021-08-10 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
JP7293159B2 (ja) 2020-03-19 2023-06-19 株式会社東芝 半導体装置
CN113497129B (zh) * 2020-04-07 2023-12-01 长鑫存储技术有限公司 半导体结构及其制作方法
TWI746007B (zh) * 2020-06-12 2021-11-11 新唐科技股份有限公司 功率元件
TWI746094B (zh) * 2020-07-29 2021-11-11 新唐科技股份有限公司 半導體結構及其形成方法
EP4033542A1 (en) * 2021-01-20 2022-07-27 Nexperia B.V. Trench-gate semiconductor device
CN114420637B (zh) * 2021-12-22 2023-12-29 深圳深爱半导体股份有限公司 半导体器件结构及其制备方法
CN114068683B (zh) * 2022-01-17 2022-04-22 深圳市威兆半导体有限公司 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法
CN114628525B (zh) * 2022-03-14 2023-11-07 南京晟芯半导体有限公司 一种沟槽型SiC MOSFET器件及其制造方法
EP4372825A1 (en) * 2022-11-16 2024-05-22 Nexperia B.V. A method of manufacturing a semiconductor device and a semiconductor device
CN116072716A (zh) * 2023-04-06 2023-05-05 深圳市美浦森半导体有限公司 一种分离栅trench MOS器件结构及其制造方法
CN117558748A (zh) * 2023-09-04 2024-02-13 杭州芯迈半导体技术有限公司 一种沟槽型半导体功率器件及版图
CN117153885B (zh) * 2023-09-15 2024-05-28 陕西亚成微电子股份有限公司 分离栅沟槽mosfet器件及制备方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPS6373564A (ja) * 1986-09-16 1988-04-04 Toshiba Corp 半導体装置
KR900004622Y1 (ko) * 1987-08-31 1990-05-25 주식회사 금성사 비디오 카세트 레코더의 데이타신호 기록재생장치
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5126275A (en) * 1990-09-19 1992-06-30 Miles Inc. Analytical method using tetrazolium salt indicators having a reflectance plateau
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
EP0631306B1 (de) * 1993-06-23 2000-04-26 Siemens Aktiengesellschaft Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JPH07326663A (ja) * 1994-05-31 1995-12-12 Fuji Electric Co Ltd ウエハの誘電体分離方法
EP0726603B1 (en) * 1995-02-10 1999-04-21 SILICONIX Incorporated Trenched field effect transistor with PN depletion barrier
US5637102A (en) * 1995-05-24 1997-06-10 C. R. Bard, Inc. Dual-type catheter connection system
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3426928B2 (ja) * 1996-09-18 2003-07-14 株式会社東芝 電力用半導体装置
JP2000031473A (ja) * 1998-07-09 2000-01-28 Nec Kansai Ltd 半導体装置
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
WO2000042665A1 (de) * 1999-01-11 2000-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mos-leistungsbauelement und verfahren zum herstellen desselben
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6191712B1 (en) * 1999-06-28 2001-02-20 International Business Machines Corporation Circuit for aligning logical sectors with physical sectors in a disk storage system
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
WO2001020684A1 (en) * 1999-09-14 2001-03-22 General Semiconductor, Inc. Trench dmos transistor having improved trench structure
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
AU2002230482A1 (en) * 2000-11-16 2002-05-27 Silicon Wireless Corporation Discrete and packaged power devices for radio frequency (rf) applications and methods of forming same
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
DE10153315B4 (de) * 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10234996B4 (de) * 2002-03-19 2008-01-03 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
US7232726B2 (en) * 2002-05-31 2007-06-19 Nxp, B.V. Trench-gate semiconductor device and method of manufacturing
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4498796B2 (ja) * 2004-03-29 2010-07-07 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842924B2 (en) 2016-02-01 2017-12-12 Kabushiki Kaisha Toshiba Semiconductor device having an electrode that is in a peripheral trench region and at a same potential as a source electrode

Also Published As

Publication number Publication date
US20080182376A1 (en) 2008-07-31
CN101002330A (zh) 2007-07-18
EP2068364A3 (en) 2010-12-08
WO2005112128A2 (en) 2005-11-24
JP2007535822A (ja) 2007-12-06
EP2068364A2 (en) 2009-06-10
US7557409B2 (en) 2009-07-07
US7183610B2 (en) 2007-02-27
US20070187753A1 (en) 2007-08-16
KR20070032653A (ko) 2007-03-22
JP2012054591A (ja) 2012-03-15
JP2012054592A (ja) 2012-03-15
CN100533767C (zh) 2009-08-26
JP5007223B2 (ja) 2012-08-22
WO2005112128A3 (en) 2006-03-09
KR101051507B1 (ko) 2011-07-22
EP1741140A2 (en) 2007-01-10
US20050242392A1 (en) 2005-11-03
US7704836B2 (en) 2010-04-27
US20100019316A1 (en) 2010-01-28
EP2068364B1 (en) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5616874B2 (ja) トレンチゲートｍｏｓｆｅｔ
US6825105B2 (en) Manufacture of semiconductor devices with Schottky barriers
US9224855B2 (en) Trench gated power device with multiple trench width and its fabrication process
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
US7795675B2 (en) Termination for trench MIS device
US7608510B2 (en) Alignment of trench for MOS
US20120261746A1 (en) Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
WO2017044375A1 (en) Power device having a polysilicon-filled trench with a tapered oxide thickness
US6509608B1 (en) Trench-gate field-effect transistors and their manufacture
US20140319606A1 (en) Shielded gate trench (sgt) mosfet devices and manufacturing processes
JP2005510881A (ja) オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
CN111146285B (zh) 半导体功率晶体管及其制造方法
WO2021135342A1 (zh) 横向扩散金属氧化物半导体器件及其制备方法
EP3690952A1 (en) Trench gate semiconductor device and method of manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140912

R150 Certificate of patent or registration of utility model

Ref document number: 5616874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250