JP5552394B2 - シリコン含有ハードマスクをパターンエッチングする方法 - Google Patents

シリコン含有ハードマスクをパターンエッチングする方法 Download PDF

Info

Publication number
JP5552394B2
JP5552394B2 JP2010176396A JP2010176396A JP5552394B2 JP 5552394 B2 JP5552394 B2 JP 5552394B2 JP 2010176396 A JP2010176396 A JP 2010176396A JP 2010176396 A JP2010176396 A JP 2010176396A JP 5552394 B2 JP5552394 B2 JP 5552394B2
Authority
JP
Japan
Prior art keywords
etching
layer
silicon
volume
chf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010176396A
Other languages
English (en)
Other versions
JP2011009761A (ja
Inventor
ヤン，デュー
シェン，メイホア
デシュムク，シャシャンク，シー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2011009761A publication Critical patent/JP2011009761A/ja
Application granted granted Critical
Publication of JP5552394B2 publication Critical patent/JP5552394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

［０００３］１．本発明の分野
［０００４］本発明はシリコン含有誘電物質をエッチングする方法に関する。特に、本発明は、特徴部サイズが約０．１５μｍ以下である半導体デバイス特徴部の後続のパターンエッチングの間、ハードマスクとして用いられるシリコン含有誘電物質の層をパターンエッチングする方法に関する。
［０００５］２．背景技術の簡単な説明
［０００６］シリコン含有誘電物質（例えば、窒化シリコン、酸化シリコン、酸窒化シリコン）は、半導体構造において基礎となる層をパターンエッチングするためのハードマスクとしてしばしば用いられる。シリコン含有誘電体層自体は、典型的には、上に横たわっているパターン形成フォトレジストを用いてパターン形成される。ハードマスクパターン形成ステップの間、上に横たわっている有機フォトレジストに相対してシリコン含有誘電体層をエッチングする選択性が重要である。本明細書に用いられる“選択性”又は“エッチング選択性”の用語は、或るプラズマ源ガスと処理条件を用いて第一物質（例えば、シリコン含有誘電物質）のエッチング速度と第二物質（例えば、フォトレジストのような）のエッチング速度の比率を意味する。
［０００７］シリコン含有誘電物質をパターンエッチングするための従来のプラズマエッチングプロセスは、典型的には、ＣＦ４とＣＨ２Ｆ２の組み合わせである供給源ガスを用いる。このエッチング化学は、上に横たわっているフォトレジストに相対してシリコン含有誘電体層をエッチングする良好な（少なくとも１．５：１）選択性を与えるが、シリコン含有誘電体層へのトレンチの得られたエッチングプロファイルは、典型的には、図２Ａに示されるように先細りになる。シリコン含有誘電体層は下にある物質層の後続のパターンエッチングのためのハードマスクとして用いられるので、シリコン含有誘電体層のパターン形成されたエッチングプロファイルが、可能な限り９０°に近い（典型的には約８８°〜９２°の範囲にある）、水平ベースに対してエッチングされたライン側壁角度を示すことが重要である。ほぼ９０°のエッチングプロファイルからのいかなる偏差も、下にある層のエッチングプロファイルに反映される。
［０００８］
［０００９］我々は、上に横たわっているフォトレジストに相対してシリコン含有誘電体層をエッチングする良好な選択性を与えつつ、シリコン含有誘電物質の層へ０．１５μｍサイズ以内の特徴部をパターンエッチングする方法を発見した。シリコン含有誘電物質は、典型的には窒化シリコンであるが、例としてで限定としてでなく、酸化シリコン又は酸窒化シリコンであってもよい。ラインとスペースのパターンをエッチングする場合、該方法を１９３ｎｍ放射光に敏感であるフォトレジストと組み合わせて用いたときに特に平滑にエッチングされた側壁プロファイルや良好なエッチングプロファイルが得られる。
［００１０］シリコン含有誘電物質をプラズマエッチングするために用いられる供給源ガスは、ＣＨＦ３と組み合わせたＣＦ４を含んでいる。四フッ化炭素（ＣＦ４）は、フッ素エッチング化学種の優れた供給源を示し、ＣＨＦ３は露出したフォトレジスト表面のポリマー生成と不働態化を示し、フォトレジストの寿命を延長する。我々は、約２：３〜約３：１の範囲のプラズマ供給源ガスにおけるＣＦ４とＣＨＦ３の容積比が、平滑にエッチングされた側壁面（表面粗さは５ｎｍ未満である）、垂直にエッチングされたラインプロファイル（約８８°〜約９２°の範囲にある角度を示す）、上に横たわっているフォトレジストに相対してシリコン含有誘電体層をエッチングする良好な（約１．５：１以上）選択性を与えることを発見した。典型的には、プラズマ供給源ガスにおけるＣＦ４とＣＨＦ３の容積比は、約１：１〜約２：１の範囲内にある。
［００１１］我々は、また、垂直にエッチングされたラインプロファイルを得るために、エッチング処理チャンバに対する全ガスフローが増加するにつれて、プラズマ供給源ガス中のＣＦ４とＣＨＦ３の容積比を下げなければならない（即ち、プラズマ供給源ガス中のＣＨＦ３の相対量を増加させなければならい）ことも見出した。マスクオープンプロセスの間、チャンバに対する全フッ素フローを調節することによって、基板ウェハ全体のＣＤパターンに合わせることが可能であり、ウェハ全体に半導体構造内の下にある層に続いて行われるエッチングプロセス内の不均一性を補償することが可能である。
［００１２］エッチング法は、枚葉式（ｄｅｃｏｕｐｌｅｄ）プラズマ源を有する半導体処理チャンバにおいて行われる場合に特に十分に作用する。エッチングの間のそのような処理チャンバ内のプロセスチャンバ圧は、典型的には約４ｍＴｏｒｒ〜約６０ｍＴｏｒｒの範囲にあり、更に典型的には約２０ｍＴｏｒｒ〜約６０ｍＴｏｒｒの範囲にある。
［００１３］我々は、上記エッチング法が、当該技術において既知の種類の１９３ｎｍ放射光に敏感であるある種のフォトレジストと組み合わせて特に十分に作用することを見い出した。該方法は、約１．５：１以上のフォトレジストに相対してシリコン含有誘電体層をエッチングする選択性を与える。該方法は、また、半導体構造においてエッチングされたシリコン含有誘電体層と下にある水平層間に８６°〜９２°の範囲にあるエッチングされたラインプロファイル側壁角を与える。更に、該方法は、約０．１０μｍ未満の特徴部サイズに重要である、エッチングされた側壁粗さを約５ｎｍ以下に低下させる。
［００３６］
［００３７］シリコン含有誘電物質の層をパターンエッチングする方法が本明細書に開示される。該方法は、１９３ｎｍ放射光に敏感であるフォトレジストを用いたシリコン含有誘電体層をパターンエッチングするときに特に有用であり、パターン形成されたシリコン含有誘電体層は、特徴部サイズが約０．１５μｍ以下；より典型的には約０．１μｍ以下の半導体デバイス特徴部のパターンエッチングのためのハードマスクとして続いて用いられる。
［００３８］本発明の方法の様々な実施形態を行うための例示的処理条件を次に示す。下記の実施形態の方法は、ゲート構造のエッチングにハードマスクとしてシリコン含有誘電物質の使用に関係するが、下記のエッチング化学と処理条件は、例えば、トレンチ又は他の半導体特徴部のエッチングにおいて、シリコン含有誘電物質がマスキング層として用いられるいかなるときにも使用し得る。
［００３９］詳細な説明の前置きとして、もし文脈が明白に異なっていることを指示しなければ、本明細書及び添付の特許請求の範囲に用いられるように“ａ”、“ａｎ”及び“ｔｈｅ”という単数形は複数の対象を含むことを留意すべきである。
［００４０］Ｉ．発明を実施するための装置
［００４１］本明細書に記載される実施形態のエッチング方法は、典型的には、１９９６年５月７日の第１１回プラズマ処理国際シンポジウムの会報でＹａｎ Ｙｅらによって記載され、また、電気化学協会誌９６−１２巻、ｐｐ．２２２−２３３（１９９６）で発表された種類の枚葉式プラズマ源（ＤＰＳ）を有するプラズマエッチングチャンバにおいて行われる。特に、本明細書に記載される実施形態実施例のエッチングプロセスは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるＣＥＮＴＵＲＡ（登録商標）ＤＰＳＩＩ（登録商標）プラズマエッチングチャンバで行われた。本明細書に記載されるエッチングを行うために用いられたこの装置は、下記で詳述される。しかしながら、当業界で知られる他の装置も本発明を行うために用いることができることは予想される。
［００４２］図４Ａは、本明細書に記載されるエッチングプロセスを行うために用いられた種類のＣＥＮＴＵＲＡ（登録商標）ＤＰＳＩＩ（登録商標）プラズマエッチングチャンバ４００を示す略断面である。処理中、基板４２２は、スリットバルブ４３４を通ってチャンバ４００へ導入される。基板４２２は、ＤＣ電圧をチャック表面（示せず）上の誘電膜の下にある導電層に印加することにより、静電チャック（ＥＳＣ）カソード４２４の表面上に生成された静電荷によって定位置に保持される。エッチングガスは、ガス分配アセンブリ４１６によってチャンバ４００内に導入される。エッチングチャンバ４００は、誘導結合プラズマＲＦ源電力４０２を用い、プラズマ処理チャンバ領域４１２における高密度プラズマ４１４を生成し維持するために外部誘導コイル４０４と内部誘導コイル４０６に接続される。プラズマ源電力４０２は、外部コイル４０４に電力を供給する第一電力分配システム４０８と、内部コイル４０６に電力を供給する第二電力分配システム４１０へ分配される。基板４２２は、ＲＦ源４２８と整合ネットワーク４２６によってバイアスが掛けられる。プラズマ源４０２と基板バイアス手段４２８への電力は、別個のコントローラ（示せず）によって制御される。エッチング副生成物と過剰な処理ガス４１３は、ポンプ４３２によってスロットルバルブ４３０を通ってチャンバから排気され、所望の処理チャンバ圧を維持する。半導体基板４２２の温度は、基板４２２が置かれている静電チャックカソード４２４の温度を用いて制御される。典型的には、ヘリウムガスフローは基板とペデスタル間の熱伝達を容易にするために用いられる。
［００４３］本明細書に記載された実施例に記載される基板を処理するために用いられるエッチングプロセスチャンバは図４Ａに概略が示されているが、当業者は本明細書に記載されるプラズマ供給源ガス組成物以外のプロセス条件におけるいくつかの容易に明らかな調整で、当業界で用いうるエッチングプロセッサのいかなるものも用いることができる。例えば、本発明の方法は、代わりにアプライドマテリアルズ社のＭＸＰ又はＭＸＰ＋ポリシリコンエッチングチャンバのような、プラズマ生成電源への電力と基板バイアス手段への電力が単一電源で供給されるエッチング処理装置で行うこともできる。
［００４４］図４Ｂは、アプライドマテリアルズ社のＭＸＰ＋ポリシリコンエッチングチャンバ４５０の概略であり、当技術において既知の平行プレートプラズマエッチングチャンバである。ＭＸＰ＋ポリシリコンエッチングチャンバは、簡易化二次元ガス分配プレート４５２を含み、チャンバ全体により一様なガス分配を可能にさせる。フォーカスリング４５６はカソード４５８と共に移動し、結果として装置内の移動部分が少なくなるためにパーティクル生成が減少する。高温カソード４５８は、独立して温度制御（示せず）され、ペデスタル温度プローブ４６２から読み取る温度に反応して機能し、プロセスチャンバ温度を超える温度で作動させることができる。処理すべき基板（示せず）は、静電チャックペデスタル４６０に置かれ、カソード４５８に接続される。
［００４５］ＩＩ．シリコン含有誘電体層をパターンエッチングする例示的方法
［００４６］図１Ａは、本明細書に記載されるエッチング方法の実施形態を行うための典型的な出発構造１００を示すである。構造１００は、最上部から底面まで次の層：パターン形成された１９３ｎｍフォトレジスト層１１４；パターン形成された底面抗反射コーティング（ＢＡＲＣ）層１１２；シリコン含有誘電体層１１０；タングステン層１０８；ポリシリコン層１０６；ゲートオキサイド層１０４を含み、全て単結晶シリコン基板１０２の上に横たわっている。
［００４７］半導体構造１００における様々な層は、次のように、当該技術において既知の従来の堆積技術を用いて堆積した。
［００４８］ゲートオキサイド層１０４は通常は酸化シリコン層であり、当該技術において既知の技術に従って熱酸化によって形成した。ゲートオキサイド層１０４は、厚さが約１５オングストローム〜５０オングストロームの範囲であった。
［００４９］ポリシリコン層１０６は、当該技術において既知の技術に従って、化学気相堆積（ＣＶＤ）によって堆積した。ポリシリコン層１０６は、厚さが約５００オングストローム〜約２０００オングストロームの範囲であった。
［００５０］タングステン層１０８は、当該技術において既知の技術に従って、ＣＶＤによって堆積した。タングステン層１０８は、厚さが約３００オングストローム〜約１０００オングストロームの範囲であった。
［００５１］下記の実施例においては、シリコン含有誘電体層１１０は窒化シリコンとした。しかしながら、シリコン含有誘電体層１１０は、代わりに酸化シリコン又は酸窒化シリコンを含んでもよい。任意により、シリコン含有誘電体層１１０は、例としてで限定としてでなく、酸化シリコンの上部層及び窒化シリコンの下部層を有する二層であってもよい。
［００５２］窒化シリコン層１１０は、当該技術において既知の技術に従って、低圧ＣＶＤ（ＬＰＣＶＤ）又はプラズマ増強ＣＶＤ（ＰＥＣＶＤ）によって堆積した。窒化シリコン層１１０は、厚さが約１０００オングストローム〜約２５００オングストロームの範囲であった。
［００５３］抗反射コーティングが定常波と後方散乱光を減少させるためにフォトレジストと組み合わせて用いられるので、フォトレジスト内のイメージングがより良く制御され得る。ＡＲＣ層がフォトレジスト層の下にある場合には、一般に底面抗反射コーティング（ＢＡＲＣ）と言われる。本実施例においては、有機ＢＡＲＣ層１１２は、当該技術において既知のスピン−オン技術によって堆積した。有機ＢＡＲＣ層１１２は、厚さが約５００オングストローム〜約１５００オングストロームの範囲であった。
［００５４］フォトレジスト層１１４は、約１００ｎｍ〜約２００ｎｍの範囲にある放射光に敏感なフォトレジストとした。典型的には、フォトレジストは、化学的に増幅された有機ポリマー系組成物であり、ＪＳＲコーポレーション（日本、東京）；ＡＺエレクトロニックマテリアルズ（ニュージランド、サマーヴィル）；シプレイ社（マサチューセッツ州、マルボロ）を含む多くの製造業者から入手できる。そのようなフォトレジストの典型的な膜厚は、約２０００オングストローム〜約３０００オングストロームの範囲にある。フォトレジスト１１４層の厚さとパターン形成法は、用いられる具体的なフォトレジスト材料や基礎となる基板にエッチングすべきパターンに左右される。本実施例においては、２０００オングストローム厚の窒化シリコン層を通って１５０ｎｍ未満の幅であるラインとスペースをパターンエッチングする場合、レジスト膜厚は約３０００オングストロームとした。フォトレジストの最大の厚さは、開発されているフォトレジストのアスペクト比と用いられるフォトレジストの特性に制限される。有利な結果を得るために、開発されているフォトレジストのアスペクト比は、典型的には約４：１以下；より典型的には約３：１以下である。
［００５５］パターン形成されたフォトレジスト層１１４は、下にあるＢＡＲＣ層１１２にパターンを転写するためのマスクとして用いた。ＢＡＲＣ層１１２を通るラインとスペースのパターンエッチングは、ＣＦ４とアルゴンを含むプラズマ供給源ガスを用いて行われた。有機ＢＡＲＣ層１１２のパターンエッチングの典型的なプロセス条件は、次の通り；１００ｓｃｃｍのＣＦ４；１００ｓｃｃｍのＡｒ；４ｍＴｏｒｒ〜２０ｍＴｏｒｒのプロセスチャンバ圧；３００Ｗ〜１０００Ｗのプラズマ源電力；３０Ｗ〜１００Ｗの基板バイアス電力（約−６０Ｖ〜−１０００Ｖの基板バイアス電圧）；４０℃〜８０℃の基板温度とした。エッチング時間は、エッチングされる具体的な有機ＢＡＲＣ層の組成と厚さに左右される。厚さが約８００オングストロームのＢＡＲＣ層の場合、エッチング時間は典型的には約２０秒〜約３０秒の範囲にある。
［００５６］ＩＩＩ．窒化シリコンのエッチング比較例
［００５７］本出願と同日出願の、共同所有される、同時係属米国特許出願第 号（代理人事件整理番号ＡＭ−６８６７）（“’ 出願”）は、シリコン含有誘電物質の層へ約０．１３μｍ〜約０．２５μｍの範囲にある特徴部サイズをパターンエッチングする方法を開示している。エッチング法は、約３０〜約７０容積％のＣＨ２Ｆ２、約３０〜約７０容積％のＣＦ４、約２〜約２０容積％のＯ２を含むプラズマ供給源ガスから生成されたプラズマを用いることを含んでいる。プラズマ供給源ガスは、例として限定せずに、ヘリウム、アルゴン、ネオン、キセノン又はクリプトンのような不活性ガスで希釈されてもよい。しばしば、非反応性希釈ガスはヘリウムである。しばしば、プラズマ供給源ガスは、約１０〜約２５容積％のＣＨ２Ｆ２、約１０〜約２５容積％のＣＦ４、約２〜約１０容積％のＯ２、約５０〜約７０容積％のヘリウムを含むように選択される。該方法は、典型的には、枚葉式プラズマ源を有する半導体処理チャンバにおいて行われる。エッチング中の処理チャンバ圧は、典型的には約４ｍＴｏｒｒ〜約１０ｍＴｏｒｒの範囲にある。２４８ｎｍ放射光に敏感であるフォトレジストと組み合わせて用いる場合、該方法によりフォトレジストに相対してシリコン含有誘電物質をエッチングする良好な選択性（約２：１以上）と優れたエッチングプロファイル制御の双方が得られる。該方法により、約５ｎｍ以下のエッチング側壁面の粗さが得られつつ、半導体構造においてエッチングされたシリコン含有誘電体層と下にある水平層間に８０°〜８９°の範囲にあるラインエッチングプロファイル側壁角が得られる。
［００５８］しかしながら、半導体デバイスの特徴部サイズが約０．１３μｍより小さくなるにつれて、約２００ｎｍ未満の波長光で画像化され得るフォトレジストを用いることが必要である。１９３ｎｍ放射光によって画像化しうる一般的なフォトレジストは、ＪＳＲコーポレーション（日本、東京）；ＡＺエレクトロニックマテリアルズ（ニュージランド、サマーヴィル）；シプレイ社（マサチューセッツ州、マルボロ）を含む、多くの製造業者から入手しうる。
［００５９］我々が、窒化シリコン層に０．１３μｍのラインとスペースパターンをパターンエッチングするために脂環式ポリマー樹脂技術に基づいた、１５０ｎｍ未満のフォトレジストと組み合わせて、’ 出願（ＡＭ−６８６７）に開示されたＣＨ２Ｆ２／ＣＦ４／Ｏ２エッチング化学の使用を試みたとき、その結果として次の比較例で記載されるように、著しい側壁ストライエーション、先細りプロファイル、又はその双方を有するハードマスク開口部であった。
［００６０］次の比較例は、図１に示される出発構造１００を用いて行った。種々の層の厚さは、次の通り；３０００オングストローム厚のパターン形成１９３ｎｍフォトレジスト層１１４（ＪＳＲコーポレーション、日本、東京）；８００オングストローム厚のパターン形成有機ＢＡＲＣ層１１２；２０００オングストローム厚の窒化シリコン層１１０；５００オングストローム厚のタングステン層１０８；８００オングストローム厚のポリシリコン層１０６；１５オングストローム厚の酸化シリコンゲート層であり、全て単結晶シリコン基板１０２の上に重ねて堆積された。
［００６１］有機ＢＡＲＣ層１１２のパターン形成後、窒化シリコン層１１０がエッチングされた。窒化シリコンエッチングは、アプライドマテリアルズ社のＤＰＳＩＩプラズマエッチングチャンバ（図４に示され種類の）において行った。窒化シリコン層１１０のプラズマエッチングは、次のプラズマ供給源ガス組成物とエッチングプロセス条件；３０ｓｃｃｍのＣＦ４、６０ｓｃｃｍのＣＨ２Ｆ２、５ｓｃｃｍのＯ２；４ｍＴｏｒｒのプロセスチャンバ圧；１２００Ｗのプラズマ源電力；２５０Ｗの基板バイアス電力；及び６０℃の基板温度を用いて行った。
［００６２］図１Ｂは、エッチングがＣＦ４／ＣＨ２Ｆ２／Ｏ２エッチング化学と上で示したプロセス条件を用いて行われたときに、窒化シリコン層１１０のパターンエッチング後の構造１００を示す略正面である。窒化シリコン層１１０へエッチングしたトレンチ１１１が先細りプロファイルを有する、エッチングされた窒化シリコン層のプロファイルに留意されたい。
［００６３］図２Ａ−図２Ｃは、０．２０μｍのラインとスペースパターンでエッチングされた窒化シリコン層２００から撮られた顕微鏡写真から追跡された概略であり、そこでのエッチングは、１９３ｎｍ放射光に敏感な脂環式系フォトレジストと組み合わせて、’ 出願に記載されるＣＦ４／ＣＨ２Ｆ２／Ｏ２エッチング化学を用いて行った。図２Ａは、エッチングが約３２容積％のＣＦ４、６３容積％のＣＨ２Ｆ２、５容積％のＯ２エッチング化学からなるプラズマ供給源ガス組成物を用いて行われたときの窒化シリコン層２００を示す略断面正面である。エッチングされたトレンチ２１１は、ほぼ先細りプロファイルを示す。
［００６４］’ 出願は、プロファイル制御のためのプラズマ供給源ガスにＯ２を加えることを教示している。それ故、ライン２１０のより垂直なエッチングプロファイルを得ることを望む際に、我々はプラズマ供給源ガス中のＯ２を１４容積％（その残りの供給源ガスのＣＦ４とＣＨ２Ｆ２の相対割合）まで増加させた実験を行った。窒化シリコン層のプラズマエッチングは、下記のプラズマ供給源ガス組成物とエッチングプロセス条件：３０ｓｃｃｍのＣＦ４；６０ｓｃｃｍのＣＨ２Ｆ２；１５ｓｃｃｍのＯ２；４ｍＴｏｒｒの処理チャンバ圧；１０００Ｗのプラズマ源電力；２５０Ｗの基板バイアス電力；６０℃の基板温度で行った。
［００６５］得られたエッチングプロファイルは、図２Ａに示されるものより垂直であった。しかしながら、エッチング側壁は、激しいストライエーションを示し、特に粗い（表面の粗さは約１５ｎｍ）ものであった。図２Ｂは、ストライエーションを示したエッチングされた窒化シリコン層２１０を示す略側面である。図２Ｃは、図２Ｂのエッチングされた窒化シリコン層２１０を示す略平面である。エッチングされたラインは、側壁ストライエーションのために非常に不均一なライン幅を示している。
［００６６］シリコン含有誘電体層は下にある物質層の後続のパターンエッチングのためにハードマスクとして用いられるので、マスキング層側壁表面はできる限り平滑であること、また、シリコン含有誘電体層のパターン形成されたエッチングプロファイルはできる限り９０°に近い水平ベースについて側壁角を示すことが重要である。マスク開口部のエッチングプロファイルにおけるあらゆる不均一性及び／又は先細りは、下にある層のエッチングプロファイルに反映されるだろう。
［００６７］それ故、我々は、脂環式ポリマー樹脂技術に基づくように、ある種の１９３ｎｍフォトレジストと組み合わせて用いられる場合に、平滑なエッチング特徴部側壁と垂直なエッチングプロファイルを与えるシリコン含有誘電物質の層をパターンエッチングする方法を開発する必要があった。
［００６８］ＩＶ．本発明の実施形態実施例
［００６９］我々は、ある種の１９３ｎｍフォトレジストと組み合わせて用いた場合に、フォトレジストに相対してシリコン含有誘電体層をエッチングするための良好な選択性、平滑なエッチングプロファイル、良好なエッチングプロファイル制御を示すシリコン含有誘電物質の層をパターンエッチングする方法を開発してきた。シリコン含有誘電物質をプラズマエッチングするために用いられる供給源ガスは、ＣＦ４をＣＨＦ３と組み合わせて含んでいる。
［００７０］次の実施例は、図１に示される出発構造１００を用いて行った。種々の層の厚さは、次の通り；３０００オングストローム厚のパターン形成１９３ｎｍフォトレジスト層１１４（ＪＳＲコーポレーション、日本、東京、）；８００オングストローム厚のパターン形成ＢＡＲＣ層１１２；２０００オングストローム厚の窒化シリコン層１１０；５００オングストローム厚のタングステン層１０８；８００オングストローム厚のポリシリコン層１０６；１５オングストローム厚の酸化シリコンゲート層であり、全て単結晶シリコン基板１０２の上に横たわって堆積された。
［００７１］ＢＡＲＣ層１１２のパターン形成後、窒化シリコン層１１０をエッチングした。窒化シリコンエッチングは、アプライドマテリアルズ社のＤＰＳＩＩプラズマエッチングチャンバ（図４に示）で行った。各実験の間に用いられた窒化シリコンエッチングプロセス条件を、下記にある表１と表２に示す。
［００７２］
Figure 0005552394
 ［００７３］
Figure 0005552394
 ［００７４］図１Ｃは、窒化シリコン層１１０をパターンエッチングした後の構造１００を示すである。図１Ｃに示されるように、エッチングされた窒化シリコン層１１０は、θ２で示される、ほぼ垂直なラインプロファイルを有する。
［００７５］図３Ａ−図３Ｃは、ラインとスペースパターンでエッチングされた窒化シリコン層３００を撮った顕微鏡写真に基づくであり、エッチングは実験＃８（上記の図２から）のエッチング化学とプロセス条件を用いて行った。図３Ａは、窒化シリコン層３００のを示す略断面正前である。エッチングされたラインは、垂直な側壁プロファイルを示し、側壁と側壁のベースの水平面間の角度θ３は、約８８°〜約９２°の範囲にある。図３Ｂは、図３Ａのエッチングされた窒化シリコン層３００を示す略側面である。図２Ｂに示される側壁に比べてストライエーションの減少に留意されたい。図３Ｃは、図３Ａのエッチングされた窒化シリコン層３００を示す略平面である。図３Ｃに示されるエッチングされたラインは、図２Ｃのエッチングされたラインより、より一様なライン幅を示している。
［００７６］脂環式ポリマー樹脂技術に基づく、１９３ｎｍフォトレジストと組み合わせて
’ 出願に開示されたＣＨ２Ｆ２／ＣＦ４／Ｏ２エッチング化学を用いて窒化シリコン層のパターンエッチングしたとき、我々はＣＨ２Ｆ２エッチングガスとフォトレジストからの化学種との組み合わせの結果としてエッチングされた表面上に生成されるポリマーが非常に軟らかいことがわかった。軟らかいポリマーは、図２Ｂに示される不均一な窒化シリコン側壁２１０を誘発し、図２Ｃに示される平面から明らかな、エッチングの間のフォトレジストパターンプロファイルにおける歪みを生じた。メタクリレートとのブロックポリヒドロキシスチレン（マサチューセッツ州、マルボロのシプレイ社から入手できる）に基づくもののように、ある他の種類のポリマー結合剤樹脂とほど共に密に充填することができないフォトレジストの脂環式ポリマー結合剤の組成のために、フォトレジスト自体が窒化シリコンエッチングプロセスの間に歪むことも起こりうるが、この変形問題を証明されてはいない。エッチングプロセス中、フォトレジストの歪みによって、図２Ｂと図２Ｃに見られる窒化シリコン側壁のストライエーションと不均一性が生じ得る。
［００７７］脂環式ポリマー樹脂技術に基づき１９３ｎｍフォトレジストと組み合わせた水素を多く含んだではないＣＨＦ３ポリマー形成エッチングガスの使用により、フォトレジスト表面上に多孔性の低い又はより密度の高いポリマーの生成が生じるということが我々の結論である。減少した厚さでさえ、このポリマーは一様にプラズマエッチングを保持することができ、このことは図３Ｂに示され、図３Ｃに示される平面に証明される平滑でストライエーションのない窒化シリコン側壁３００に反映された。窒化シリコンハードマスク表面上の平滑な側壁により、続いてエッチングされた下にある層のより一様なエッチングプロファイルが生じる。
［００７８］一般に、我々はプラズマ供給源ガス中のＣＦ４とＣＨＦ３の容積比を下げ、プロセスチャンバ圧を上げることにより、フォトレジストに相対して窒化シリコンをエッチングするより良好な選択性とフォトレジストの少ないファセット形成を見出した。約１：１〜約２：１の範囲内のＣＦ４とＣＨＦ３の容積比で、また、約２０ｍＴｏｒｒ〜約６０ｍＴｏｒｒの範囲のプロセスチャンバ圧で好都合な結果が達成された。
［００７９］我々は、ＣＦ４とＣＨＦ３の容積比を変化させたときの基板の表面全体のエッチング均一性を調べるために一連の実験を行った。我々は、次のエッチング化学とプロセス条件：３００ｓｃｃｍのＣＦ４；２５０ｓｃｃｍのＣＨＦ３；３０ｍＴｏｒｒの処理チャンバ圧；５００Ｗのプラズマ源電力；１００Ｗの基板バイアス電力；６０℃の基板温度を、窒化シリコン層をパターンエッチングするために用いたときの、シリコン基板ウェハの密度の高い単離した特徴部領域におけるＣＤバイアスを測定した。本明細書に用いられる“ＣＤバイアス”という用語は、エッチングされたラインのライン幅とラインをパターン形成するために用いられるフォトレジストのライン幅間の差を意味する。“密度の高い特徴部領域”という用語は、特徴部が共に密接して隔置される基板上の領域を意味し；“単離した特徴部領域”は、特徴部が比較的離れた間隔で配置される基板上の領域を意味する。
［００８０］図５Ａは、基板の密度の高い特徴部領域におけるウェハ中心から半径５０４の関数としてのＣＤバイアス５０２を示したグラフ５００である。本明細書に用いられる“半径”という用語は、ウェハのエッジに向かって円形の基板ウェハの中心から移動した距離を意味する。図５Ｂは、基板の単離した特徴部領域におけるウェハ中心から半径５２４の関数としてのＣＤバイアス５２２を示すグラフ５２０である。図５Ａを参照すると、密度の高い特徴部領域における平均ＣＤバイアスは、０．０１１４μｍの範囲で−０．０１４３μｍであった。図５Ｂを参照すると、単離した特徴部領域における平均ＣＤバイアスは、０．０１７５μｍの範囲で−０．００３３μｍであった。
［００８１］我々は、次のエッチング化学とプロセス条件；２００ｓｃｃｍのＣＦ４；１３０ｓｃｃｍのＣＨＦ３；４５ｍＴｏｒｒの処理チャンバ圧；５００Ｗのプラズマ源電力；１００Ｗの基板バイアス電力；６０℃の基板温度を、窒化シリコン層をパターンエッチングするために用いたときのシリコン基板ウェハの密度の高い単離した特徴部領域のＣＤバイアスを測定した。図６Ａは、基板の密度の高い特徴部領域におけるウェハ中心から半径６０４の関数としてのＣＤバイアス６０２を示すグラフ６００である。図６Ｂは、基板の単離した特徴部領域におけるウェハ中心から半径６２４の関数としてのＣＤバイアス６２２を示すグラフ６２０である。図６Ａを参照すると、密度の高い特徴部領域における平均ＣＤバイアスは、０．０１３１μｍの範囲で−０．０１６７μｍであった。図６Ｂを参照すると、単離した特徴部領域における平均ＣＤバイアスは、０．０１８３μｍの範囲で−０．００４５μｍであった。
［００８２］図５と図６に示される実験結果の比較から、わずかに良好なエッチング均一性がＣＦ４とＣＨＦ３の低い容積比率（図５の１．２：１と図６の１．５：１）と低いプロセスチャンバ圧（図５の３０ｍＴｏｒｒと図６の４５ｍＴｏｒｒ）で達成されたことが示される。
［００８３］我々は、ＣＦ４とＣＨＦ３の容積比を変えたときの基板の密度の高い特徴部領域におけるエッチング均一性を調べるために他の一連の実験を行った。図７Ａは、２００ｓｃｃｍのＣＦ４と１１０ｓｃｃｍのＣＨＦ３のプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの基板の密度の高い特徴部領域におけるウェハ中心から半径７０４の関数としてのＣＤバイアス７０２を示すグラフ７００である。図７Ｂは、２５５ｓｃｃｍのＣＦ４と１８５ｓｃｃｍのＣＨＦ３のプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの基板の密度の高い特徴部領域における半径７２４の関数としてのＣＤバイアス７２２を示すグラフ７２０である。図７Ｃは、２８０ｓｃｃｍのＣＦ４と２１７ｓｃｃｍのＣＨＦ３のプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの基板の密度の高い特徴部領域におけるウェハ中心から半径７４４の関数としてのＣＤバイアス７４２を示すグラフ７４０である。図７Ｄは、３００ｓｃｃｍのＣＦ４と２５０ｓｃｃｍのＣＨＦ３のプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの基板の密度の高い特徴部領域における半径７６４の関数としてのＣＤバイアス７６２を示すグラフ７６０である。他のプロセス条件は、次の通り：３０ｍＴｏｒｒの処理チャンバ圧；５００Ｗのプラズマ源電力；１００Ｗの基板バイアス電力；６０℃の基板温度に一定に保持した。
［００８４］図７Ａを参照すると、密度の高い特徴部領域における平均ＣＤバイアスは、０．０１９μｍの範囲で−０．０１５μｍであった。図７Ｂを参照すると、密度の高い特徴部領域の平均ＣＤバイアスは、０．０１３μｍの範囲で−０．００３μｍであった。図７Ｃを参照すると、０．００８μｍの範囲を持つ−０．０１μｍだった。図７Ｄを参照すると、密度の高い特徴部領域の平均ＣＤバイアスは、０．０１２μｍの範囲で−０．００９μｍであった。
［００８５］一般的には、２８０ｓｃｃｍのＣＦ４と２１７ｓｃｃｍのＣＨＦ３（ＣＦ４：ＣＨＦ３ １．３：１）のプラズマ供給源ガス組成物が、図７Ｃに示されるように、最良のＣＤ均一性を示した。
［００８６］エッチング中、エッチングプロセス副生成物はエッチングされた特徴部表面上に集まる。エッチング副生成物の量は、典型的には、基板ウェハの一領域から他の領域まで（例えば、ウェハ中心からエッジ間で）変化する。エッチングチャンバ４００のプラズマ処理領域４１２内のエッチングガスやエッチングプロセス副生成物の滞留時間が長くなれば（図４Ａに示される）、エッチング副生成物の集まる量は多くなる。滞留時間が長すぎれば、エッチング副生成物はウェハの特定の領域上に過度に集まることがあり、それによってＣＤ均一性が影響する。プラズマ処理領域内のエッチングガスやエッチング副生成物の滞留時間は、チャンバへガスの全流量を増加させ、チャンバから除去するガスのポンプ流量を増加させることによって短縮させることができる。滞留時間を短縮させることは、ウェハの特定領域に過度のエッチング副生成物堆積生成物を防止することができ、より一様なＣＤ分布が得られる。
［００８７］ＣＦ４／ＣＨＦ３エッチングプロセスの重要なパラメータは、処理チャンバへのフッ素含有化学種の全フローである。我々は、ＣＦ４とＣＨＦ３の一定比を維持しつつチャンバへの全ガスフローを増加させることにより、アンダカットエッチングプロファイルが生じることがわかった（即ち、約９２°より大きいエッチングプロファイル角）。それ故、垂直プロファイルを得るために、全ガスフローが増加するにつれて、プラズマ供給源ガスにおけるＣＨＦ３の相対量を増加させる（即ち、プラズマ供給源ガスにおけるＣＦ４とＣＨＦ３の容積比を下げなければならない）必要がある。プラズマ供給源ガスにおけるＣＨＦ３の相対量が増加する結果として、プラズマ中で不働態化する化学種の存在が増加するためにフォトレジストに相対して窒化シリコンをエッチングする選択性が増大する。
［００８８］は、窒化シリコン層をエッチングするために用いられるプラズマ供給源ガスにおけるＣＦ４：ＣＨＦ３の種々の容積比についてウェハ中心から半径８０４の関数としてＣＤバイアス８０２を示すグラフ８００である。一定チャンバ圧でチャンバに対して全ガスフローが増加するにつれて、ＣＤバイアス分布は、基板ウェハのエッジにおいてＣＤ損失が多いから基板ウェハの中心においてＣＤ損失が多いまで変化する。このことはエッチング速度データと一致し、多い全ガス流量でのウェハ中心でエッチング速度が速い。をまた参照すると、ＣＤバイアス均一性に対して最も有利な条件は、２８０ｓｃｃｍのＣＦ４と２１７ｓｃｃｍのＣＨＦ３を含むプラズマ供給源ガス組成物を用いて得られた。
［００８９］に示されるように、プラズマ供給源ガスにおけるＣＦ４：ＣＨＦ３の容積比が変化するにつれて、基板ウェハ全体のＣＤバイアス分布は変化する。結果として、各々具体的なプラズマ供給源ガス組成物は、それ自体の“サイン”のＣＤバイアス分布を有する。それ故、半導体構造内の下にある層上に続いて行われるエッチングプロセスのＣＤ不均一性を補償する、具体的なサインを有するプラズマ供給源ガス組成物を選択することによって基板ウェハ全体のＣＤ均一性を調整することが可能である。
［００９０］は、アプライドマテリアルズ社のＤＰＳＩＩエッチングチャンバが窒化シリコンエッチングを行うために用いられるときのチャンバに対して有利なＣＦ４：ＣＨＦ３の容積比９０２と全ガスフロー（ＣＦ４＋ＣＨＦ３）９０４を示すグラフ９００である。
［００９１］本方法の実施形態によれば、シリコン含有誘電物質のエッチングは、典型的には約５０〜約７５容積％のＣＦ４と、約２５〜約５０容積％のＣＨＦ３を含む供給源ガスから生成されるプラズマを用いて行われる。しばしば、プラズマ供給源ガスは、約５０〜約６５容積％のＣＦ４と、約３５〜約５０容積％のＣＨＦ３を含むよう選択される。
［００９２］不働態化量を減少させることが必要な場合には（例えば、プラズマ供給源ガスに中にＣＨＦ３があり過ぎる場合には）、プラズマ供給源ガス組成物は、ヘリウム、アルゴン、ネオン、キセノン、又はクリプトンのような非反応性希釈ガスを任意により含むことができる。最も典型的には、非反応性希釈ガスはヘリウムである。フォトレジストの変形を生じることがあり得るので、アルゴンの使用は余り好ましくなく、引き続き半導体構造内の下にある層の後のエッチングプロファイルに影響する。
［００９３］エッチング法は、典型的には、枚葉式プラズマ源を有する半導体処理チャンバで行われる。本方法の実施形態によれば、シリコン含有誘電物質をエッチングするのに典型的なプロセス条件を、下の表３に示す。
［００９４］
Figure 0005552394
 ［００９５］我々は、約２：３〜約３：１の範囲にあるプラズマ供給源ガスにおけるＣＦ４とＣＨＦ３の容積比が、平滑なエッチング側壁面（表面の粗さが５ｎｍ未満である）、垂直なエッチングプロファイル（約８８°〜約９２°の範囲にある角度を示す）、上に横たわっているフォトレジストに相対してシリコン含有誘電体層をエッチングする良好な（約１．５：１以上の）選択性を与えることを発見した。典型的には、プラズマ供給源ガスにおけるＣＦ４とＣＨＦ３の容積比は、約１：１〜約２：１の範囲にある。
［００９６］本方法は、シリコン含有誘電体層のパターンエッチングに特に有用であり、特徴部サイズが約０．１５μｍ以下；より典型的には約０．１μｍ以下である半導体デバイス特徴部のパターンエッチングにハードマスクとして引き続き用いられる。該方法は、約１．５：１以上のそのようなフォトレジストに相対してシリコン含有誘電体層をエッチングする選択性を与える。該方法は、また、半導体構造においてエッチングされたシリコン含有誘電体層と下にある水平層間で８８°〜９２°の範囲にあるエッチングプロファイル側壁角を与える。更に、該方法は、エッチングされた側壁の粗さを約５ｎｍ以下に低下させる。
［００９７］上記実施例はゲート構造のエッチングにおいてハードマスクとしてシリコン含有誘電物質の使用によって記載されているが、上記エッチング化学と処理条件は、例えば、浅いトレンチ又は他の半導体特徴部のエッチングにおいてシリコン含有誘電体層物質がマスキング層として用いるいかなるときも使用し得る。
［００９８］上記実施例は、脂環式ポリマー樹脂技術に基づく、１５０ｎｍ未満のデバイスのＡｒＦフォトレジストの使用によって記載されているが、本発明の方法は、約１００ｎｍ〜約２００ｎｍの範囲で画像化できるフォトレジストのエッチングの間、パターン形成されたフォトレジストの変形に伴う問題を解決することが考えられる。特に、本方法は、脂環式ポリマー樹脂（又は類似の）技術に基づく、通常はフォトレジストに対するこの問題を解決するのに、特によく作用することが考えられる。
［００９９］上記の例示的好適実施形態は、当業者が特許請求の範囲の本発明の内容と対応するそのような実施形態を拡張し得るので、本発明の範囲を制限するものではない。
図１Ａは、本明細書に記載される実施例の実施形態に用いられた典型的な出発構造１００を示す。構造１００は、最上面から底面まで次の層：１９３ｎｍ放射光に敏感であるパターン形成フォトレジスト層１１４；パターン形成底面有機抗反射コーティング（ＢＡＲＣ）層１１２；窒化シリコン層１１０；タングステン層１０８；ポリシリコン層１０６；ゲートオキサイド層１０４を含み、全て単結晶シリコン基板１０２の上に横たわって堆積されている。 図１Ｂは、以前から知られる比較法が窒化シリコン層１１０をエッチングするために用いられる場合の窒化シリコン層１１０のパターンエッチング後の構造１００を示す略断面正面である。 図１Ｃは、本発明の実施形態の方法を用いた窒化シリコン層１１０のパターンエッチング後の構造１００を示す略正面である。 図２Ａは、エッチングされたトレンチが先細りプロファイルを示し、トレンチが最上部で広く、底面で狭いラインとスペースパターンにエッチングされた、窒化シリコン層２００を示す略断面正面である。 図２Ｂは、顕微鏡写真から追跡された、図２Ａのエッチングされた窒化シリコン層２００を示す略側面である。 図２Ｃは、顕微鏡写真から追跡された、図２Ａのエッチングされた窒化シリコン層２００を示す略平面である。 図３Ａは、本発明の実施形態方法を用いてラインとスペースパターンにエッチングされた、窒化シリコン層３００を示す略断面正面であり、エッチングされたラインが垂直な側壁プロファイルを示し、側壁と側壁の底の水平面との間の角度θ３が約８６°〜約９２°の範囲にある。 図３Ｂは、顕微鏡写真から追跡された、図３Ａのエッチングされた窒化シリコン層３００を示す略側面である。 図３Ｃは、顕微鏡写真から追跡された、図３Ａのエッチングされた窒化シリコン層３００を示す略平面である。 図４Ａは、本明細書に記載される実施例の実施形態を処理する際に用いられた種類のＣＥＮＴＵＲＡ（登録商標）ＤＰＳＩＩ（登録商標）（装置モデル）エッチングチャンバの概略である。 図４Ｂは、アプライドマテリアルズ社のＭＸＰ＋ポリシリコンエッチングチャンバの概略であり、種々のプロセス条件が調節される場合に、本明細書に記載されるエッチングプロセスを行うために使用し得る種類の装置の代替例である。 図５Ａは、３００ｓｃｃｍのＣＦ４と２５０ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの密度の高いエッチング特徴部領域におけるウェハ中心から移動する半径５０４の関数としての臨界寸法（ＣＤ）バイアス５０２を示すグラフ５００である。プロセスチャンバ圧は３０ｍＴｏｒｒとした。 図５Ｂは、３００ｓｃｃｍのＣＦ４と２５０ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの単離したエッチング特徴部領域におけるウェハ中心から移動する半径５２４の関数としてのＣＤバイアス５２２を示すグラフ５２０である。プロセスチャンバ圧は３０ｍＴｏｒｒとした。 図６Ａは、２００ｓｃｃｍのＣＦ４と１３０ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの密度の高いエッチング特徴部領域におけるウェハ中心から移動する半径６０４の関数としてのＣＤバイアス６０２を示すグラフ６００である。プロセスチャンバ圧は４５ｍＴｏｒｒとした。 図６Ｂは、２００ｓｃｃｍのＣＦ４と１３０ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの単離したエッチング特徴部領域におけるウェハ中心から移動する半径６２４の関数としてのＣＤバイアス６２２を示すグラフ６２０である。プロセスチャンバ圧は４５ｍＴｏｒｒとした。 図７Ａは、２００ｓｃｃｍのＣＦ４と１１０ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの密度の高いエッチング特徴部領域におけるウェハ中心から移動する半径７０４の関数としてのＣＤバイアス７０２を示すグラフ７００である。プロセスチャンバ圧は３０ｍＴｏｒｒとした。 図７Ｂは、２５５ｓｃｃｍのＣＦ４と１８５ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの密度の高いエッチング特徴部領域におけるウェハ中心から移動する半径７２４の関数としてのＣＤバイアス７２２を示したグラフ７２０である。プロセスチャンバ圧は３０ｍＴｏｒｒとした。 図７Ｃは、２８０ｓｃｃｍのＣＦ４と２１７ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの密度の高いエッチング特徴部領域におけるウェハ中心から移動する半径７４４の関数としてのＣＤバイアス７４２を示すグラフ７４０である。プロセスチャンバ圧は３０ｍＴｏｒｒとした。 図７Ｄは、３００ｓｃｃｍのＣＦ４と２５０ｓｃｃｍのＣＨＦ３とのプラズマ供給源ガス組成物を窒化シリコン層をパターンエッチングするために用いたときの密度の高いエッチング特徴部領域におけるウェハ中心から移動する半径７６４の関数としてのＣＤバイアス７６２を示すグラフ７６０である。プロセスチャンバ圧は３０ｍＴｏｒｒとした。 は、窒化シリコン層をパターンエッチングするために用いたプラズマ供給源ガスにおいてＣＦ４：ＣＨＦ３の種々の容積比の場合にウェハ中心から移動する半径８０４の関数としてのＣＤバイアス８０２を示すグラフ８００である。プロセスチャンバ圧は３０ｍＴｏｒｒとした。エッチングされた特徴部の臨界寸法は０．１３μｍであった。 は、アプライドマテリアルズ社のＤＰＳＩＩエッチングチャンバを窒化シリコンエッチングを行うために用いるときに、ＣＦ４：ＣＨＦ３と処理チャンバに対する全ガスフロー（ＣＦ４＋ＣＨＦ３）の有利な容積比９０２を示すグラフ９００である。
１００…構造、１０２…基板、１０４…ゲートオキサイド層、１０６…ポリシリコン層、１０８…タングステン層、１１０…窒化シリコン層、１１２…底面抗反射コーティング、２００…エッチングされた窒化シリコン層、３００…窒化シリコン層、５００…グラフ、５０２…臨界寸法（ＣＤ）バイアス、５０４…半径、５２０…グラフ、５２２…ＣＤバイアス、５２４…半径、６００…グラフ、６０２…ＣＤバイアス、６０４…半径、６２０…グラフ、６２２…ＣＤバイアス、６２４…半径、７００…グラフ、７０２…ＣＤバイアス、７０４…半径、７２０…グラフ、７２２…ＣＤバイアス、７２４…半径、７４０…グラフ、７４２…ＣＤバイアス、７４４…半径、７６０…グラフ、７６２…ＣＤバイアス、７６４…半径、８００…グラフ、８０２…ＣＤバイアス、８０４…半径、９００…グラフ、９０２…容積比、９０４…全ガスフロー。

Claims (21)

  1. ハードマスクを形成するシリコン含有誘電物質の層をパターンエッチングする方法であって、
    前記ハードマスクのエッチングの際に用いられるパターン形成されたフォトレジスト層が１００ｎｍ〜２００ｎｍの範囲内にある波長を呈する放射光に対して敏感であり、
    ０．１５μｍ以下のサイズの特徴部が前記パターン形成されたフォトレジスト層および前記ハードマスクに生成され、
    前記シリコン含有誘電物質の層の前記パターンエッチングが、プラズマが供給源ガスから生成される枚葉式プラズマ源を用いておこなわれ、
    前記供給源ガス中の化学反応性エッチャントガスが実質的にＣＦ４とＣＨＦ３とからなり、ＣＦ４とＣＨＦ３の容積比が２：３〜３：１の範囲にあり、
    前記パターンエッチングがおこなわれるプロセスチャンバ内の圧力が４ｍＴｏｒｒ〜６０ｍＴｏｒｒの範囲にあり、
    前記供給源ガス中の非反応性希釈ガスが１４容積％ないし８６容積％のヘリウムから実質的になり、
    前記シリコン含有誘電物質の層にエッチング形成されたパターンの側壁が５ｎｍ以下の表面粗さを呈する、前記方法。
  2. 前記ヘリウムが１４容積％ないし４３容積％である請求項１に記載の方法。
  3. 前記シリコン含有誘電物質が、窒化シリコン、酸化シリコン、酸窒化シリコン、及びその組合せからなる群より選ばれる、請求項１記載の方法。
  4. ＣＦ４とＣＨＦ３の容積比が１：１〜２：１の範囲にある、請求項１記載の方法。
  5. 前記プラズマ供給源組成物が、５０〜７５容積％のＣＦ４と、２５〜５０容積％のＣＨＦ３を含む、請求項１記載の方法。
  6. 前記プラズマ供給源組成物が、５０〜６５容積％のＣＦ４と、３５〜５０容積％のＣＨＦ３を含む、請求項４記載の方法。
  7. 前記フォトレジストが１９３ｎｍの放射光に敏感である、請求項１記載の方法。
  8. 前記シリコン含有誘電層が、下にある半導体構造のパターンエッチングの間、ハードマスクとして用いられ、前記半導体構造が、特徴部サイズが０．１５μｍ以下の特徴部を含んでいる、請求項１記載の方法。
  9. 前記パターンのエッチング前においては、前記シリコン含有誘電体層の厚さが１０００Å〜２５００Åの範囲にある、請求項１記載の方法。
  10. 前記方法が、少なくとも１．５：１の前記フォトレジストに相対して前記シリコン含有誘電体層をエッチングする選択性を与える、請求項１記載の方法。
  11. 前記方法が、前記エッチングされたシリコン含有誘電体層と下にある水平層間に８８°〜９２°の範囲にあるエッチングプロファイル側壁角を与える、請求項１記載の方法。
  12. ハードマスクを形成する窒化シリコン層をパターンエッチングする方法であって、
    前記ハードマスクのエッチング中に利用されるパターン形成されたフォトレジスト層が１００ｎｍ〜２００ｎｍの範囲内にある波長を呈する放射光に対して敏感であり、
    ０．１５μｍ以下のサイズの特徴部が前記パターン形成されたフォトレジスト層および前記ハードマスクに生成され、
    前記窒化シリコン層の前記パターンエッチングが、プラズマが供給源ガスから生成される枚葉式プラズマ源を用いておこなわれ、
    前記供給源ガス中の化学反応性エッチャントガスが実質的にＣＦ４とＣＨＦ３とからなり、ＣＦ４とＣＨＦ３の容積比が２：３〜３：１の範囲にあり、
    前記パターンエッチングがおこなわれるプロセスチャンバ内の圧力が４ｍＴｏｒｒ〜６０ｍＴｏｒｒの範囲にあり、
    前記供給源ガス中の非反応性希釈ガスが１４容積％ないし８６容積％のヘリウムから実質的になり、
    前記窒化シリコン層にエッチング形成されたパターンの側壁が５ｎｍ以下の表面粗さを呈する、前記方法。
  13. 前記ヘリウムが１４容積％ないし４３容積％である請求項１２に記載の方法。
  14. ＣＦ４とＣＨＦ３の容積比が１：１〜２：１の範囲にある、請求項１２記載の方法。
  15. 前記プラズマ供給源組成物が、５０〜７５容積％のＣＦ４と、２５〜５０容積％のＣＨＦ３を含む、請求項１２記載の方法。
  16. 前記プラズマ供給源組成物が、５０〜６５容積％のＣＦ４と、３５〜５０容積％のＣＨＦ３を含む、請求項１５記載の方法。
  17. 前記フォトレジストが１９３ｎｍの放射光に敏感である、請求項１２記載の方法。
  18. 下にある半導体構造のパターンエッチングの間、前記窒化シリコンハードマスクが用いられ、前記半導体構造が、特徴部サイズが０．１５μｍ以下の特徴部を含んでいる、請求項１２記載の方法。
  19. 前記パターンのエッチング前において前記窒化シリコン層の厚さが１０００Å〜２５００Åの範囲にある、請求項１２記載の方法。
  20. エッチングが４ｍＴｏｒｒ〜６０ｍＴｏｒｒの範囲にあるプロセスチャンバ圧で行われる、請求項１２記載の方法。
  21. 前記方法が、前記エッチングされた窒化シリコン層と下にある水平層間に８８°〜９２°の範囲にあるエッチングプロファイル側壁角を与える、請求項１２記載の方法。
JP2010176396A 2002-10-31 2010-08-05 シリコン含有ハードマスクをパターンエッチングする方法 Expired - Fee Related JP5552394B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/286,676 US20040087153A1 (en) 2002-10-31 2002-10-31 Method of etching a silicon-containing dielectric material
US10/286,676 2002-10-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004550362A Division JP4693416B2 (ja) 2002-10-31 2003-10-30 シリコン含有ハードマスクをパターンエッチングする方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014053304A Division JP5894622B2 (ja) 2002-10-31 2014-03-17 シリコン含有ハードマスクをエッチングする方法

Publications (2)

Publication Number Publication Date
JP2011009761A JP2011009761A (ja) 2011-01-13
JP5552394B2 true JP5552394B2 (ja) 2014-07-16

Family

ID=32175532

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2004550362A Expired - Fee Related JP4693416B2 (ja) 2002-10-31 2003-10-30 シリコン含有ハードマスクをパターンエッチングする方法
JP2010176396A Expired - Fee Related JP5552394B2 (ja) 2002-10-31 2010-08-05 シリコン含有ハードマスクをパターンエッチングする方法
JP2014053304A Expired - Fee Related JP5894622B2 (ja) 2002-10-31 2014-03-17 シリコン含有ハードマスクをエッチングする方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004550362A Expired - Fee Related JP4693416B2 (ja) 2002-10-31 2003-10-30 シリコン含有ハードマスクをパターンエッチングする方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014053304A Expired - Fee Related JP5894622B2 (ja) 2002-10-31 2014-03-17 シリコン含有ハードマスクをエッチングする方法

Country Status (5)

Country Link
US (2) US20040087153A1 (ja)
JP (3) JP4693416B2 (ja)
CN (1) CN100524645C (ja)
TW (1) TW200409236A (ja)
WO (1) WO2004042771A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229929B2 (en) * 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack
US7172849B2 (en) * 2003-08-22 2007-02-06 International Business Machines Corporation Antireflective hardmask and uses thereof
KR100706780B1 (ko) * 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
KR100668831B1 (ko) * 2004-11-19 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 폴리 형성방법
JP4522892B2 (ja) * 2005-03-09 2010-08-11 東京エレクトロン株式会社 微細パターン形成方法
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
CN100428416C (zh) * 2006-04-03 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101110360B (zh) * 2006-07-19 2011-07-13 应用材料公司 蚀刻高k电解质材料的方法
KR100954116B1 (ko) * 2006-11-06 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 형성방법
US7858270B2 (en) * 2007-05-21 2010-12-28 Tokyo Electron Limited Method for etching using a multi-layer mask
US20090104776A1 (en) * 2007-10-18 2009-04-23 International Business Machines Corporation Methods for forming nested and isolated lines in semiconductor devices
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
CN101930921B (zh) * 2009-06-25 2012-09-26 中芯国际集成电路制造(上海)有限公司 提高栅极尺寸均匀性的方法
WO2011021539A1 (ja) * 2009-08-20 2011-02-24 東京エレクトロン株式会社 プラズマ処理装置とプラズマ処理方法
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
US8133804B1 (en) * 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation
CN102468188B (zh) * 2010-11-19 2015-03-18 旺宏电子股份有限公司 一种半导体蚀刻方法
JP5719648B2 (ja) * 2011-03-14 2015-05-20 東京エレクトロン株式会社 エッチング方法、およびエッチング装置
US8871105B2 (en) * 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
TWI475698B (zh) * 2012-09-05 2015-03-01 Giantplus Technology Co Ltd 改善透明導電層斷線之方法
US9159581B2 (en) 2012-11-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor device using a bottom antireflective coating (BARC) layer
US9159580B2 (en) * 2012-12-14 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor device using multiple layer sets
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
MX2017010020A (es) 2015-02-05 2017-11-22 Carlisle Fluid Tech Inc Sistema de herramienta de aspersion.
US10324428B2 (en) 2015-02-12 2019-06-18 Carlisle Fluid Technologies, Inc. Intra-shop connectivity system
US11273462B2 (en) 2015-11-26 2022-03-15 Carlisle Fluid Technologies, Inc. Sprayer system
CN105590873B (zh) * 2015-12-23 2018-07-03 苏州工业园区纳米产业技术研究院有限公司 一种干法刻蚀凸块形貌可控的制备方法
CN106783583B (zh) * 2016-11-30 2019-06-21 上海华力微电子有限公司 一种优化低功耗产品漏电流的方法
CN109727910B (zh) * 2018-12-29 2020-12-15 上海华力集成电路制造有限公司 一种半导体结构及其制造方法
WO2020176181A1 (en) 2019-02-25 2020-09-03 Applied Materials, Inc. A film stack for lithography applications
US11615960B2 (en) * 2019-12-18 2023-03-28 Cornell University Method for removing re-sputtered material from patterned sidewalls

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4324611A (en) * 1980-06-26 1982-04-13 Branson International Plasma Corporation Process and gas mixture for etching silicon dioxide and silicon nitride
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
US4671849A (en) * 1985-05-06 1987-06-09 International Business Machines Corporation Method for control of etch profile
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
US4844773A (en) * 1987-07-16 1989-07-04 Texas Instruments Incorporated Process for etching silicon nitride film
US5201993A (en) * 1989-07-20 1993-04-13 Micron Technology, Inc. Anisotropic etch method
JPH05234965A (ja) * 1992-02-21 1993-09-10 Sony Corp コンタクトホールの形成方法
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
JP2939783B2 (ja) * 1993-09-29 1999-08-25 松下電器産業株式会社 薄膜トランジスタの製造方法
JPH07201809A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
US5444013A (en) * 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
DE4442652A1 (de) * 1994-11-30 1996-01-25 Siemens Ag Verfahren zur Herstellung eines Kontaktloches auf eine Metallisierungsebene einer dreidimensionalen Schaltungsanordnung
US5644153A (en) * 1995-10-31 1997-07-01 Micron Technology, Inc. Method for etching nitride features in integrated circuit construction
JP3460436B2 (ja) * 1996-03-28 2003-10-27 ソニー株式会社 半導体装置の製造方法
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US5702978A (en) * 1996-04-30 1997-12-30 Vlsi Technology, Inc. Sloped silicon nitride etch for smoother field oxide edge
US5948701A (en) * 1997-07-30 1999-09-07 Chartered Semiconductor Manufacturing, Ltd. Self-aligned contact (SAC) etching using polymer-building chemistry
US6051504A (en) * 1997-08-15 2000-04-18 International Business Machines Corporation Anisotropic and selective nitride etch process for high aspect ratio features in high density plasma
JPH1197414A (ja) * 1997-09-25 1999-04-09 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法
US5925575A (en) * 1997-09-29 1999-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Dry etching endpoint procedure to protect against photolithographic misalignments
US5936279A (en) * 1997-10-20 1999-08-10 United Microelectronics Corp. Method of fabricating self-align contact window with silicon nitride side wall
JPH11135478A (ja) * 1997-10-27 1999-05-21 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法
US5994229A (en) * 1998-01-12 1999-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Achievement of top rounding in shallow trench etch
JPH11214355A (ja) 1998-01-20 1999-08-06 Nec Corp 異方性ドライエッチング方法
KR100327123B1 (ko) * 1998-03-30 2002-08-24 삼성전자 주식회사 디램셀캐패시터의제조방법
JPH11338151A (ja) * 1998-05-28 1999-12-10 Fuji Photo Film Co Ltd ポジ型感光性組成物
US6083824A (en) * 1998-07-13 2000-07-04 Taiwan Semiconductor Manufacturing Company Borderless contact
US6033962A (en) * 1998-07-24 2000-03-07 Vanguard International Semiconductor Corporation Method of fabricating sidewall spacers for a self-aligned contact hole
TW388955B (en) * 1998-08-19 2000-05-01 United Microelectronics Corp Recipe and method for removing silicon nitride
JP2000091308A (ja) * 1998-09-07 2000-03-31 Sony Corp 半導体装置の製造方法
JP2000100782A (ja) * 1998-09-17 2000-04-07 Seiko Epson Corp 半導体装置の製造方法
JP2003526897A (ja) * 1998-10-19 2003-09-09 アプライド マテリアルズ インコーポレイテッド 後続のエッチング中のマスキングとして有用な、またはダマシン構造に有用な、パターニングされた層のエッチング方法
US6207544B1 (en) * 1998-12-09 2001-03-27 Advanced Micro Devices, Inc. Method of fabricating ultra thin nitride spacers and device incorporating same
US6194323B1 (en) * 1998-12-16 2001-02-27 Lucent Technologies Inc. Deep sub-micron metal etch with in-situ hard mask etch
US6461529B1 (en) * 1999-04-26 2002-10-08 International Business Machines Corporation Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme
JP2001093970A (ja) * 1999-09-21 2001-04-06 Mitsubishi Electric Corp 半導体装置の製造方法
US6228727B1 (en) * 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US6124192A (en) * 1999-09-27 2000-09-26 Vanguard International Semicondutor Corporation Method for fabricating ultra-small interconnections using simplified patterns and sidewall contact plugs
US6251764B1 (en) * 1999-11-15 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form an L-shaped silicon nitride sidewall spacer
JP3586605B2 (ja) 1999-12-21 2004-11-10 Ｎｅｃエレクトロニクス株式会社 シリコン窒化膜のエッチング方法及び半導体装置の製造方法
EP1174911A3 (en) 2000-06-05 2003-09-10 Applied Materials, Inc. Silicon nitride as anti-reflective coating
JP2002198295A (ja) * 2000-12-27 2002-07-12 Toshiba Corp パターン形成方法
US6472239B2 (en) * 2001-04-02 2002-10-29 Micron Technology, Inc. Method for fabricating semiconductor components
US6699795B1 (en) * 2002-03-15 2004-03-02 Cypress Semiconductor Corp. Gate etch process
US6759263B2 (en) * 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material

Also Published As

Publication number Publication date
JP2006505141A (ja) 2006-02-09
JP5894622B2 (ja) 2016-03-30
US20070010099A1 (en) 2007-01-11
US20040087153A1 (en) 2004-05-06
US7504338B2 (en) 2009-03-17
TW200409236A (en) 2004-06-01
JP2011009761A (ja) 2011-01-13
WO2004042771A3 (en) 2004-08-19
JP2014150268A (ja) 2014-08-21
CN100524645C (zh) 2009-08-05
WO2004042771A2 (en) 2004-05-21
CN1708838A (zh) 2005-12-14
JP4693416B2 (ja) 2011-06-01

Similar Documents

Publication Publication Date Title
JP5894622B2 (ja) シリコン含有ハードマスクをエッチングする方法
US5843226A (en) Etch process for single crystal silicon
US6599437B2 (en) Method of etching organic antireflection coating (ARC) layers
US6013582A (en) Method for etching silicon oxynitride and inorganic antireflection coatings
US6537918B2 (en) Method for etching silicon oxynitride and dielectric antireflection coatings
US20070224829A1 (en) Use Of Hypofluorites, Fluoroperoxides, And/Or Fluorotrioxides As Oxidizing Agent In Fluorocarbon Etch Plasmas
TW200818313A (en) Method for plasma etching performance enhancement
KR20030022361A (ko) 티타늄 질화물 에칭방법
JP2007103942A (ja) 炭素系ハードマスクを開く方法
KR20040098598A (ko) 비결정 탄소 마스크를 사용하는 알루미늄층의 에칭방법
KR100782632B1 (ko) 절연막의 에칭 방법
EP0820093A1 (en) Etching organic antireflective coating from a substrate
JP2004512673A (ja) 炭素を含有するシリコン酸化物膜をエッチングする方法
US6383941B1 (en) Method of etching organic ARCs in patterns having variable spacings
US6986851B2 (en) Dry developing method
US20030109138A1 (en) Method of etching tantalum
US6653237B2 (en) High resist-selectivity etch for silicon trench etch applications
US20040084411A1 (en) Method of etching a silicon-containing dielectric material
US7361604B2 (en) Method for reducing dimensions between patterns on a hardmask

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5552394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees