JP5541848B2

JP5541848B2 - センサユニット

Info

Publication number: JP5541848B2
Application number: JP2008138177A
Authority: JP
Inventors: 周村山
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 2007-07-10
Filing date: 2008-05-27
Publication date: 2014-07-09
Anticipated expiration: 2028-05-27
Also published as: JP2009020094A; CN101344535A; CN101344535B; US7520170B2; US20090013754A1

Description

本発明は、センサユニットに関し、詳しくは、例えば３軸加速度センサによって検出されたＸ軸、Ｙ軸、及びＺ軸方向の複数の加速度値を補正するセンサユニットに関する。

従来、加速度センサの一つとして、３軸加速度センサが知られている（例えば特許文献１〜３参照）。３軸加速度センサ１は、公知のＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いた静電容量型の加速度センサであり、互いに直交する３軸、即ちＸ軸、Ｙ軸、及びＺ軸方向に沿った複数の加速度値を容量値として検出する。

図１Ａは、３軸加速度センサ１の出力を補正する従来のセンサユニット１００の概略的な回路ブロック図である。
センサユニット１００は、３軸加速度センサ１に接続されたＣ−Ｖ変換回路１１０と、ＴＣＯ（Temperature Coefficient Offset）回路１２１〜１２３と、ＴＣＯ回路１２１〜１２３にそれぞれ接続されたオペアンプ１３１〜１３３とを含む。Ｃ−Ｖ変換回路１１０は、センサ１から加速度の検出結果（容量値）を受け取り、その容量値を電圧値に変換して図１Ｂに示す入力信号Ｖｉｎを生成する。

ＴＣＯ回路１２１〜１２３は、３軸加速度センサ１の温度特性、即ち、センサ１により検出されたＸ軸、Ｙ軸、及びＺ軸方向の加速度値Ａｘ，Ａｙ，Ａｚの温度依存を補正するための温度係数値ＴＣｘ，ＴＣｙ，ＴＣｚを生成する。尚、３つのＴＣＯ回路１２１〜１２３は同一構成であるので、ＴＣＯ回路１２１について代表的に説明する。

ＴＣＯ回路１２１には、温度係数値ＴＣｘを設定するトリミング信号Ｔｘが供給される。ＴＣＯ回路１２１は、トリミング信号Ｔｘを受信するデコーダと、温度係数値ＴＣｘを保持するレジスタとを含む。ＴＣＯ回路１２１は、トリミング信号Ｔｘをデコーダによりデコードし、そのデコード結果に基づいて、レジスタから温度係数値ＴＣｘを読み出す。ＴＣＯ回路１２１から読み出された温度係数値ＴＣｘは、オペアンプ１３１に基準電圧として供給される。同様に、ＴＣＯ回路１２２は、トリミング信号Ｔｙをデコードして温度係数値ＴＣｙを読み出し、その温度係数値ＴＣｙをオペアンプ１３２に供給する。また、ＴＣＯ回路１２３は、トリミング信号Ｔｚをデコードして温度係数値ＴＣｚを読み出し、その温度係数値ＴＣｚをオペアンプ１３３に供給する。

オペアンプ１３１〜１３３の各々は、第１入力端子、第２入力端子、及び出力端子を有する。オペアンプ１３１〜１３３の第１入力端子とＣ−Ｖ変換回路１１０との間には入力信号Ｖｉｎを保持する入力キャパシタ１４１が接続されている。オペアンプ１３１の第２入力端子、オペアンプ１３２の第２入力端子、及びオペアンプ１３３の第２入力端子には、ＴＣＯ回路１２１〜１２３で生成された温度係数値ＴＣｘ，ＴＣｙ，ＴＣｚがそれぞれ供給される。オペアンプ１３１の第１入力端子と出力端子との間、オペアンプ１３２の第１入力端子と出力端子との間、オペアンプ１３３の第１入力端子と出力端子との間には、帰還キャパシタ１５１〜１５３がそれぞれ接続されている。

オペアンプ１３１は、入力信号Ｖｉｎ（加速度値Ａｘ）と温度係数値ＴＣｘ（基準電圧）との差を求め、その差を増幅して加速度信号Ｘｏｕｔを生成する。即ち、オペアンプ１３１は、加速度値Ａｘを温度係数値ＴＣｘにより補正してＸ軸方向の加速度信号Ｘｏｕｔを生成する。同様に、オペアンプ１３２は、加速度値Ａｙを温度係数値ＴＣｙにより補正してＹ軸方向の加速度信号Ｙｏｕｔを生成し、オペアンプ１３３は、加速度値Ａｚを温度係数値ＴＣｚにより補正してＺ軸方向の加速度信号Ｚｏｕｔを生成する。

このように従来のセンサユニット１００は、Ｘ軸、Ｙ軸及びＺ軸方向の加速度値を３つのＴＣＯ回路１２１〜１２３から供給された個別の温度係数値ＴＣｘ，ＴＣｙ，ＴＣｚを用いて補正することで、センサ１のオフセット温度特性を補償する。
米国特許第６８９４４８２Ｂ２号明細書米国特許出願公開第２００５／０１９９４３４Ａ１号明細書米国特許出願公開第２００４／０１８９３４０Ａ１号明細書

従来のセンサユニット１００は、個別の温度係数値ＴＣｘ，ＴＣｙ，ＴＣｚを得るために、３つのＴＣＯ回路１２１〜１２３が必要である。上記したようにＴＣＯ回路１２１〜１２３の各々はデコーダとレジスタとを含む。このため、ＴＣＯ回路の面積はそれ自体でも比較的大きい。それゆえ、３つのＴＣＯ回路１２１〜１２３がセンサユニット１００のチップ面積に対して占める面積は極めて大きい。これは、センサユニット１００を搭載するＡＳＩＣのチップサイズを大きくし、結果的に、チップコストを増大させる。近年は、加速度センサの価格低下が一層要求されているため、加速度センサの出力回路として用いられるセンサユニットのチップサイズも小さくする必要がある。

本発明は、上記問題に鑑みてなされたものであって、その目的は、チップサイズを低減し得る加速度センサ用ユニット、好適には３軸加速度センサ用センサユニットを提供することにある。

本発明の一つの態様は、センサユニットである。当該センサユニットは、複数の軸方向に沿った複数の加速度値をそれぞれ検出する加速度センサに接続されている。当該センサユニットは、複数の加速度値をそれぞれ補正するための複数の補正値を順次生成する補正値生成回路と、前記複数の補正値を前記補正値生成回路から受け取り、該対応する補正値を用いて前記複数の加速度値を順次補正して複数の被補正加速度値を生成する補正回路とを含む。

本発明は、加速度センサ、好適には３軸加速度センサ用センサユニットのチップサイズを低減することができる。

以下、本発明の一実施形態のセンサユニット１０を図面を参照して説明する。
図２は、一実施形態のセンサユニット１０の概略的な回路ブロック図である。尚、図２に示すセンサユニット１０において、図１Ａに示すセンサユニット１００と同一構成要素には同一符号を付している。一実施形態のセンサユニット１０は、３軸加速度センサ１に接続されている。３軸加速度センサ１は、Ｘ軸、Ｙ軸、及びＺ軸方向の加速度値Ａｘ，Ａｙ，Ａｚをそれぞれ静電容量値として検出する。

センサユニット１０は、Ｃ−Ｖ変換回路１１０と、ＴＣＯ回路（補正値生成回路）１２と、Ｃ−Ｖ変換回路１１０及びＴＣＯ回路１２に接続された出力回路（補正回路）１４とを含む。Ｃ−Ｖ変換回路１１０は、３軸加速度センサ１から加速度の検出結果（容量値）を受け取り、その容量値を電圧値に変換して入力信号Ｖｉｎ（図１Ｂ参照）を生成する。

ＴＣＯ回路１２は、トリミング信号Ｔｘ，Ｔｙ，Ｔｙとクロック信号ＣＫｘ，ＣＫｙ，ＣＫｚを受け、３軸加速度センサ１の温度特性を補正する補正信号Ｖｔｃｏを生成する。一実施形態では、ＴＣＯ回路１２は、補正信号Ｖｔｃｏの電圧レベルを変化させることにより、加速度値Ａｘ，Ａｙ，Ａｚを個別に補正するための温度係数値（補正値）ＴＣｘ，ＴＣｙ，ＴＣｚ（図４参照）を順次生成する。

出力回路１４は、第１〜第３スイッチドキャパシタ（ＳＣ）回路２１〜２３と、第１〜第３ＳＣ回路２１〜２３と協働して出力処理を行う第１〜第３オペアンプ（増幅回路）３１〜３３とを含む。第１〜第３オペアンプ３１〜３３は同一構成であり、第１〜第３ＳＣ回路２１〜２３は同一構成である。従って、ここでは第１ＳＣ回路２１、第１オペアンプ３１、及び第１ＳＣ回路２１と第１オペアンプ３１との接続関係を代表的に説明する。

第１ＳＣ回路２１は、スイッチ４１〜４７と、入力キャパシタ４８と、帰還キャパシタ４９とを含む。スイッチ４１は、ＴＣＯ回路１２の出力端子に接続された第１端子と、入力キャパシタ３５の第１電極に接続された第２端子とを有する。入力キャパシタ３５の第２電極はＣ−Ｖ変換回路１１０の出力端子に接続されている。スイッチ４２は、スイッチ４１の第２端子に接続された第１端子と、第１オペアンプ３１の第１入力端子に接続された第２端子とを有する。スイッチ４３は、スイッチ４１の第１端子に接続された第１端子と、第１オペアンプ３１の第２入力端子及び入力キャパシタ４８の第１電極に接続された第２端子とを有する。入力キャパシタ４８の第２電極はグランドに接続されている。スイッチ４４は、スイッチ４２の第２端子に接続された第１端子と、帰還キャパシタ４９の第１電極に接続された第２端子とを有する。スイッチ４５は、スイッチ４４の第２端子に接続された第１端子と、スイッチ４１の第１端子（即ちＴＣＯ回路１２）に接続された第２端子とを有する。スイッチ４６は、帰還キャパシタ４９の第２電極に接続された第１端子と、スイッチ４５の第２端子（即ちＴＣＯ回路１２）に接続された第２端子とを有する。スイッチ４７は、スイッチ４６の第１端子に接続された第１端子と、第１オペアンプ３１の出力端子に接続された第２端子とを有する。第１オペアンプ３１の第１入力端子と出力端子との間には、帰還キャパシタ５０が接続されている。

スイッチ４１，４３，４５，４６は、ＴＣＯ回路１２からリセット信号ｓ１として供給される第１パルスφ１によってオンされる。スイッチ４２，４４，４７は、ＴＣＯ回路１２からサンプリング信号ｓ２として供給される第２パルスφ２によってオンされる。第１及び第２パルスφ１，φ２は互いに異なる位相で生成される。詳しくは、第２パルスφ２は、第１パルスφ１の立ち下がりから数ナノ秒経過後に立ち上がる（図１４参照）。第２パルスφ２は、第１パルスφ１よりも長いパルス幅を有する。

第１リセット・フェーズＲＰ１の期間、スイッチ４１，４３，４５，４６は第１パルスφ１によってオンされる。このときスイッチ４２，４４，４７はオフされる。Ｃ−Ｖ変換回路１１０に接続された入力キャパシタ３５の第２電極には、Ｘ軸方向の加速度値Ａｘに対応する電圧レベル（図１Ｂ参照）にて入力信号Ｖｉｎが印加される。また、ＴＣＯ回路１２は、補正信号Ｖｔｃｏを温度係数値ＴＣｘに対応する電圧レベルで生成し、その電圧（ＴＣｘ）を第１リセット・フェーズＲＰ１の期間に亘って保持する（図４参照）。ゆえに、入力キャパシタ３５の第１電極、入力キャパシタ４８の第１電極、帰還キャパシタ４９の第１及び第２電極には、温度係数値ＴＣｘに対応する電圧が印加される。従って、入力キャパシタ３５には、加速度値Ａｘに対応する電荷が蓄積され、入力キャパシタ４８には、温度係数値ＴＣｘに対応する電荷が蓄積される。帰還キャパシタ４９の第１及び第２電極間の電位は補正信号Ｖｔｃｏによってリセットされる。

第１サンプル・フェーズＳＰ１の期間、スイッチ４２，４４，４７は第２パルスφ２によってオンされる。このときスイッチ４１，４３，４５，４６はオフされる。図４に示すように、第１サンプル・フェーズＳＰ１は第１リセット・フェーズＲＰ１に続いて始まる。第１サンプル・フェーズＳＰ１の期間、第１オペアンプ３１の第１入力端子には、入力キャパシタ３５に蓄積された電荷に基づいて、加速度値Ａｘに対応する電圧が印加される。また、第１オペアンプ３１の第２入力端子には、入力キャパシタ４８に蓄積された電荷に基づいて、温度係数値ＴＣｘに対応する電圧が印加される。更に、第１オペアンプ３１の第１入力端子と出力端子との間には、帰還キャパシタ４９，５０が並列に接続される。第１オペアンプ３１は、第１入力端子に供給された加速度値Ａｘ（入力電圧）と第２入力端子に供給された温度係数値ＴＣｘ（基準電圧）との差を演算し、その差を増幅してＸ軸方向の加速度信号Ｘｏｕｔ（被補正加速度値）を生成する。即ち、第１オペアンプ３１はＸ軸方向の加速度値Ａｘを温度係数値ＴＣｘを用いて補正する。

第１ホールド・フェーズＨＰ１の期間、スイッチ４１〜４７は全てオフされる。この第１ホールド・フェーズＨＰ１は第１サンプル・フェーズＳＰ１に続いて始まり、第１オペアンプ３１は、第１ホールド・フェーズＨＰ１の期間に亘って加速度信号Ｘｏｕｔを保持する。このように、第１オペアンプ３１は、第１ＳＣ回路２１と協働して、第１リセット・フェーズＲＰ１、第１サンプル・フェーズＳＰ１、及び第１ホールド・フェーズＨＰ１からなる出力サイクルを繰り返し、Ｘ軸方向における加速度値Ａｘの補正動作を行う。

第２ＳＣ回路２２は、スイッチ５１〜５７と、入力キャパシタ５８と、帰還キャパシタ５９とを含む。第２オペアンプ３２と第２ＳＣ回路２２との接続は、第１オペアンプ３１と第１ＳＣ回路２１との接続と同じであるので、詳細な説明は省略する。

スイッチ５１，５３，５５，５６は、ＴＣＯ回路１２からリセット信号ｓ３として供給される第３パルスφ３によってオンされる。スイッチ５２，５４，５７は、ＴＣＯ回路１２からサンプリング信号ｓ４として供給される第４パルスφ４によってオンされる。第３及び第４パルスφ３，φ４は互いに異なる位相で生成される。詳しくは、第４パルスφ４は、第３パルスφ３の立ち下がりから数ナノ秒経過後に立ち上がる。第４パルスφ４は、第３パルスφ３よりも長いパルス幅を有する。

第２リセット・フェーズＲＰ２の期間、スイッチ５１，５３，５５，５６は第３パルスφ３によってオンされる。このときスイッチ５２，５４，５７はオフされる。図４に示すように、第２リセット・フェーズＲＰ２は、第１サンプル・フェーズＳＰ１に続いて始まり、第１ホールド・フェーズＨＰ１とオーバーラップされる。第２リセット・フェーズＲＰ２の期間、Ｃ−Ｖ変換回路１１０に接続された入力キャパシタ３５の第２電極には、Ｙ軸方向の加速度値Ａｙに対応する電圧レベル（図１Ｂ参照）にて入力信号Ｖｉｎが印加される。ＴＣＯ回路１２は、補正信号Ｖｔｃｏを温度係数値ＴＣｙに対応する電圧レベルで生成し、その電圧（ＴＣｙ）を第２リセット・フェーズＲＰ２の期間に亘って保持する（図４参照）。ゆえに、入力キャパシタ３５の第１電極、入力キャパシタ５８の第１電極、帰還キャパシタ５９の第１及び第２電極には、温度係数値ＴＣｙに対応する電圧が印加される。従って、入力キャパシタ３５には、加速度値Ａｙに対応する電荷が蓄積され、入力キャパシタ５８には、温度係数値ＴＣｙに対応する電荷が蓄積される。更に、帰還キャパシタ５９の第１及び第２電極間の電位は補正信号Ｖｔｃｏによってリセットされる。

第２サンプル・フェーズＳＰ２の期間、スイッチ５２，５４，５７は第４パルスφ４によってオンされる。このときスイッチ５１，５３，５５，５６はオフされる。図４に示すように、第２サンプル・フェーズＳＰ２は第２リセット・フェーズＲＰ２に続いて始まる。第２サンプル・フェーズＳＰ２の期間、第２オペアンプ３２の第１入力端子には、入力キャパシタ３５に蓄積された電荷に基づいて、加速度値Ａｙに対応する電圧が印加される。また、第２オペアンプ３２の第２入力端子には、入力キャパシタ５８に蓄積された電荷に基づいて、温度係数値ＴＣｙに対応する電圧が印加される。更に、第２オペアンプ３２の第１入力端子と出力端子との間には、帰還キャパシタ５９，６０が並列に接続される。第２オペアンプ３２は、第１入力端子に供給された加速度値Ａｙ（入力電圧）と第２入力端子に供給された温度係数値ＴＣｙ（基準電圧）との差を演算し、その差を増幅してＹ軸方向の加速度信号Ｙｏｕｔ（被補正加速度値）を生成する。即ち、第２オペアンプ３２はＹ軸方向の加速度値Ａｙを温度係数値ＴＣｙを用いて補正する。

第２ホールド・フェーズＨＰ２の期間、スイッチ５１〜５７は全てオフされる。この第２ホールド・フェーズＨＰ２は第２サンプル・フェーズＳＰ２に続いて始まり、第２オペアンプ３２は、第２ホールド・フェーズＨＰ２の期間に亘って加速度信号Ｙｏｕｔを保持する。このように、第２オペアンプ３２は、第２ＳＣ回路２２と協働して、第２リセット・フェーズＲＰ２、第２サンプル・フェーズＳＰ２、及び第２ホールド・フェーズＨＰ２からなる出力サイクルを繰り返し、Ｙ軸方向における加速度値Ａｙの補正動作を行う。

第３ＳＣ回路２３は、スイッチ６１〜６７と、入力キャパシタ６８と、帰還キャパシタ６９とを含む。第３オペアンプ３３と第３ＳＣ回路２３との接続は、第１オペアンプ３１と第１ＳＣ回路２１との接続と同じであるので、詳細な説明は省略する。

スイッチ６１，６３，６５，６６は、ＴＣＯ回路１２からリセット信号ｓ５として供給される第５パルスφ５によってオンされる。スイッチ６２，６４，６７は、ＴＣＯ回路１２からサンプリング信号ｓ６として供給される第６パルスφ６によってオンされる。第５及び第６パルスφ５，φ６は互いに異なる位相で生成される。詳しくは、第６パルスφ６は、第５パルスφ５の立ち下がりから数ナノ秒経過後に立ち上がる。第６パルスφ６は、第５パルスφ５よりも長いパルス幅を有する。

第３リセット・フェーズＲＰ３の期間、スイッチ６１，６３，６５，６６は第５パルスφ５によってオンされる。このときスイッチ６２，６４，６７はオフされる。図４に示すように、第３リセット・フェーズＲＰ３は、第２サンプル・フェーズＳＰ２に続いて始まり、第１及び第２ホールド・フェーズＨＰ１，ＨＰ２とオーバーラップされる。この第３リセット・フェーズＲＰ３の期間、Ｃ−Ｖ変換回路１１０に接続された入力キャパシタ３５の第２電極には、Ｚ軸方向の加速度値Ａｚに対応する電圧レベル（図１Ｂ参照）にて入力信号Ｖｉｎが印加される。ＴＣＯ回路１２は、補正信号Ｖｔｃｏを温度係数値ＴＣｚに対応する電圧レベルで生成し、その電圧（ＴＣｚ）を、第３リセット・フェーズＲＰ３の期間に亘って保持する（図４参照）。ゆえに、入力キャパシタ３５の第１電極、入力キャパシタ６８の第１電極、帰還キャパシタ６９の第１及び第２電極には、温度係数値ＴＣｚに対応する電圧が印加される。従って、入力キャパシタ３５には、加速度値Ａｚに対応する電荷が蓄積され、入力キャパシタ６８には、温度係数値ＴＣｚに対応する電荷が蓄積される。さらに、帰還キャパシタ６９の第１及び第２電極間の電位は補正信号Ｖｔｃｏによってリセットされる。

第３サンプル・フェーズＳＰ３の期間、スイッチ６２，６４，６７は第６パルスφ６によってオンされる。このときスイッチ６１，６３，６５，６６はオフされる。図４に示すように、第３サンプル・フェーズＳＰ３は第３リセット・フェーズＲＰ３に続いて始まる。第３サンプル・フェーズＳＰ３の期間、第３オペアンプ３３の第１入力端子には、入力キャパシタ３５に蓄積された電荷に基づいて、加速度値Ａｚに対応する電圧が印加される。また、第３オペアンプ３３の第２入力端子には、入力キャパシタ６８に蓄積された電荷に基づいて、温度係数値ＴＣｚに対応する電圧が印加される。更に、第３オペアンプ３３の第１入力端子と出力端子との間には、帰還キャパシタ６９，７０が並列に接続される。第３オペアンプ３３は、第１入力端子に供給された加速度値Ａｚ（入力電圧）と第２入力端子に供給された温度係数値ＴＣｚ（基準電圧）との差を演算し、その差を増幅してＺ軸方向の加速度信号Ｚｏｕｔ（被補正加速度値）を生成する。即ち、第３オペアンプ３３はＺ軸方向の加速度値Ａｚを温度係数値ＴＣｚを用いて補正する。

第３ホールド・フェーズＨＰ３の期間、スイッチ６１〜６７は全てオフされる。この第３ホールド・フェーズＨＰ３は第３サンプル・フェーズＳＰ３に続いて始まり、第３オペアンプ３３は、第３ホールド・フェーズＨＰ３の期間に亘って加速度信号Ｚｏｕｔを保持する。このように、第３オペアンプ３３は、第３ＳＣ回路２３と協働して、第３リセット・フェーズＲＰ３、第３サンプル・フェーズＳＰ３、及び第３ホールド・フェーズＨＰ３からなる出力サイクルを繰り返し、Ｚ軸方向における加速度値Ａｚの補正動作を行う。

次に、ＴＣＯ回路１２の具体的構成を図３Ａ，図３Ｂに従って説明する。図３Ａは、ＴＣＯ回路１２のデコーダ７２（制御回路）を示す概略的なブロック図であり、図３Ｂは、ＴＣＯ回路１２のレジスタ７４を示す概略的な回路図である。

図３Ａに示すように、デコーダ７２には、温度係数値ＴＣｘ，ＴＣｙ，ＴＣｚを設定するトリミング信号Ｔｘ，Ｔｙ，Ｔｚが供給される。更に、デコーダ７２には、トリミング信号Ｔｘ，Ｔｙ，Ｔｚによって設定された温度係数値ＴＣｘ，ＴＣｙ，ＴＣｚを順次発生するためのクロック信号ＣＫｘ，ＣＫｙ，ＣＫｚが供給される。デコーダ７２は、トリミング信号Ｔｘ，Ｔｙ，Ｔｚとクロック信号ＣＫｘ，ＣＫｙ，ＣＫｚとに基づいて、リセット信号ｓ１，ｓ３，ｓ５（パルスφ１，φ３，φ５）、サンプリング信号ｓ２，ｓ４，ｓ６（パルスφ２，φ４，φ６）及びスイッチ制御信号ｓ１１〜ｓ１８を生成する。

詳述すると、図４に示すように、時刻ｔ１で、デコーダ７２は、クロック信号ＣＫｘの立ち上がり及びクロック信号ＣＫｚの立ち下がりに応答して、リセット信号ｓ５（φ５）を立ち下げるとともに、サンプリング信号ｓ６（φ６）を立ち上げる。そして、デコーダ７２は、第３サンプル・フェーズＳＰ３に相当するパルス幅で第６パルスφ６を生成し、時刻ｔ２でリセット信号ｓ１（φ１）を立ち上げる。

次いで、時刻ｔ３で、デコーダ７２は、クロック信号ＣＫｘの立ち下がり及びクロック信号ＣＫｙの立ち上がりに応答して、リセット信号ｓ１（φ１）を立ち下げるとともに、サンプリング信号ｓ２（φ２）を立ち上げる。なお、リセット信号ｓ１（φ１）のパルス幅は第１リセット・フェーズＲＰ１に相当する。その後、デコーダ７２は、第１サンプル・フェーズＳＰ１に相当するパルス幅で第２パルスφ２を生成し、時刻ｔ４で、リセット信号ｓ３（φ３）を立ち上げる。

次いで、時刻ｔ５で、デコーダ７２は、クロック信号ＣＫｙの立ち下がり及びクロック信号ＣＫｚの立ち上がりに応答して、リセット信号ｓ３（φ３）を立ち下げるとともに、サンプリング信号ｓ４（φ４）を立ち上げる。なお、リセット信号ｓ３（φ３）のパルス幅は第２リセット・フェーズＲＰ２に相当する。その後、デコーダ７２は、第２サンプル・フェーズＳＰ２に相当するパルス幅で第４パルスφ４を生成し、時刻ｔ６で、リセット信号ｓ５（φ５）を立ち上げる。

次いで、時刻ｔ７で、デコーダ７２は、クロック信号ＣＫｚの立ち下がり及びクロック信号ＣＫｘの立ち上がりに応答して、リセット信号ｓ５（φ５）を立ち下げるとともに、サンプリング信号ｓ６（φ６）を立ち上げる。なお、リセット信号ｓ５（φ５）のパルス幅は第３リセット・フェーズＲＰ３に相当する。その後、デコーダ７２は、第３サンプル・フェーズＳＰ３に相当するパルス幅で第６パルスφ６を生成し、時刻ｔ８で、リセット信号ｓ１（φ１）を立ち上げる。このように、デコーダ７２は、各クロック信号ＣＫｘ，ＣＫｙ，ＣＫｚの論理状態に基づいて、リセット信号ｓ１，ｓ３，ｓ５及びサンプリング信号ｓ２，ｓ４，ｓ６を制御する。

更に、デコーダ７２は、クロック信号ＣＫｘがＨレベルのとき（即ち、時刻ｔ１−ｔ３の間）、トリミング信号Ｔｘをデコードして、そのデコード結果を示すスイッチ制御信号ｓ１１〜ｓ１８をレジスタ７４に供給する。同様に、デコーダ７２は、クロック信号ＣＫｙがＨレベルのとき（即ち、時刻ｔ３−ｔ５の間）、トリミング信号Ｔｙのデコード結果を示すスイッチ制御信号ｓ１１〜ｓ１８をレジスタ７４に供給し、クロック信号ＣＫｚがＨレベルのとき（即ち、時刻ｔ５−ｔ７の間）、トリミング信号Ｔｚのデコード結果を示すスイッチ制御信号ｓ１１〜ｓ１８をレジスタ７４に供給する。

図３Ｂに示すように、レジスタ７４は、電源Ｖｄｄ及びグランドＧＮＤ間に直列接続された抵抗回路８１ａ〜８１ｌと、スイッチ９１〜９８とを含む。８つの抵抗回路８１ａ〜８１ｌは、好適には、抵抗回路８１ｃ，８１ｄ，８１ｆ，８１ｈ，８１ｋ，８１ｌの各々が正抵抗特性（図中、「＋Ｒ」で示す）を有し、抵抗回路８１ａ，８１ｂ，８１ｅ，８１ｇ，８１ｉ，８１ｊの各々が負抵抗特性（図中、「−Ｒ」で示す）を有するように構成されている。なお、正抵抗特性の場合、抵抗回路の抵抗値は、温度の上昇に伴って上昇し、負抵抗特性の場合、抵抗回路の抵抗値は、温度の上昇に伴って低下する。

スイッチ９１〜９８は、抵抗回路８１ａ，８１ｂ，８１ｃ，８１ｄ，８１ｉ，８１ｊ，８１ｋ，８１ｌに、それぞれ並列に接続されている。抵抗回路８１ｆ，８１ｇ間の接続点は、補正信号Ｖｔｃｏを出力する出力ノードＮ１として規定される。スイッチ９１〜９８は、デコーダ７２（図３Ａ）から供給されたスイッチ制御信号ｓ１１〜ｓ１８（デコード結果）に応答してオン・オフされる。従って、レジスタ７４は、各スイッチ９１〜９８のオン／オフに基づいて、電源Ｖｄｄ及びグランドＧＮＤ間に接続すべき抵抗回路（正抵抗回路、及び負抵抗回路）の数を変更する。その結果、ＴＣＯ回路１２（即ち、ノードＮ１）から出力される補正信号Ｖｔｃｏの電圧レベルが変更され、温度係数値ＴＣｘ，ＴＣｙ，ＴＣｚが順次生成される。

次に、上記のように構成されたセンサユニット１０の作用を図４〜図１３に従って説明する。
図５は、第３サンプル・フェーズＳＰ３（例えば、図４の時刻ｔ１−ｔ２）のスイッチング状態を示すセンサユニット１０の回路図、図６は、第１リセット・フェーズＲＰ１（例えば、図４の時刻ｔ２−ｔ３）のスイッチング状態を示すセンサユニット１０の回路図である。

図５及び図６に示すように、レジスタ７４は、第３サンプル・フェーズＳＰ３及び第１リセット・フェーズＲＰ１の双方の期間、デコーダ７２からのスイッチ制御信号ｓ１１〜ｓ１８（トリミング信号Ｔｘのデコード結果）に応答して、スイッチ９２，９３，９５，９６をオンし、スイッチ９１，９４，９７，９８をオフする。そして、レジスタ７４は、抵抗回路８１ａ，８１ｄ〜８１ｈ，８１ｋ，８１ｌの各抵抗値に基づいて、補正係数値ＴＣｘを与える補正信号Ｖｔｃｏを生成する。このとき、補正信号Ｖｔｃｏは、図１１に示すような、傾き「Ｖ１／Ｔ１」（Ｖ１，Ｔ１＞０）を持つ直線で表される第１温度特性を有する。従って、レジスタ７４（即ち、ＴＣＯ回路１２）は、任意の温度に対応する補正係数値ＴＣｘを生成可能である。

ＴＣＯ回路１２によって生成された補正係数値ＴＣｘは、第１リセット・フェーズＲＰ１（図６）の期間に、第１ＳＣ回路２１の入力キャパシタ４８に保持される。更に、この第１リセット・フェーズＲＰ１の期間には、Ｃ−Ｖ変換回路１１０から供給されるＸ軸方向の加速度値Ａｘ（図１Ｂ）が入力キャパシタ３５に保持される。

図７は、第１サンプル・フェーズＳＰ１（例えば、図４の時刻ｔ３−ｔ４）のスイッチング状態を示すセンサユニット１０の回路図、図８は、第２リセット・フェーズＲＰ２（例えば、図４の時刻ｔ４−ｔ５）のスイッチング状態を示すセンサユニット１０の回路図である。

図７及び図８に示すように、レジスタ７４は、第１サンプル・フェーズＳＰ１及び第２リセット・フェーズＲＰ２の双方の期間、デコーダ７２からのスイッチ制御信号ｓ１１〜ｓ１８（トリミング信号Ｔｙのデコード結果）に応答して、スイッチ９３〜９６をオンし、スイッチ９１，９２，９７，９８をオフする。そして、レジスタ７４は、抵抗回路８１ａ，８１ｂ，８１ｅ〜８１ｈ，８１ｋ，８１ｌの各抵抗値に基づいて、補正係数値ＴＣｙを与える補正信号Ｖｔｃｏを生成する。このとき、補正信号Ｖｔｃｏは、図１２に示すような、傾き「Ｖ２／Ｔ１」（Ｖ２＞Ｖ１）を持つ直線で表される第２温度特性を有する。従って、レジスタ７４（即ち、ＴＣＯ回路１２）は、任意の温度に対応する補正係数値ＴＣｙを生成可能である。

上記したように、入力キャパシタ３５，４８にそれぞれ保持された加速度値Ａｘ，補正係数値ＴＣｘは、第１サンプル・フェーズＳＰ１（図７）の期間に、第１オペアンプ３１によって取り込まれる。そして、第１オペアンプ３１は、補正及び増幅動作を行ってＸ軸方向の加速度信号Ｘｏｕｔを生成し、その加速度信号Ｘｏｕｔを第１ホールド・フェーズＨＰ１（図４参照）に亘って保持する。

一方、ＴＣＯ回路１２によって生成された補正係数値ＴＣｙは、第１ホールド・フェーズＨＰ１と同時に開始される第２リセット・フェーズＲＰ２（図８）の期間に、第２ＳＣ回路２２の入力キャパシタ５８に保持される。更に、上記したように、この第２リセット・フェーズＲＰ２の期間には、Ｃ−Ｖ変換回路１１０から供給されるＹ軸方向の加速度値Ａｙ（図１Ｂ）が入力キャパシタ３５に保持される。

図９は、第２サンプル・フェーズＳＰ２（例えば、図４の時刻ｔ５−ｔ６）のスイッチング状態を示すセンサユニット１０の回路図、図１０は、第３リセット・フェーズＲＰ３（例えば、図４の時刻ｔ６−ｔ７）のスイッチング状態を示すセンサユニット１０の回路図である。

図９及び図１０に示すように、レジスタ７４は、第２サンプル・フェーズＳＰ２及び第３リセット・フェーズＲＰ３の双方の期間、デコーダ７２からのスイッチ制御信号ｓ１１〜ｓ１８（トリミング信号Ｔｚのデコード結果）に応答して、スイッチ９１，９２，９７，９８をオンし、スイッチ９３〜９６をオフする。そして、レジスタ７４は、抵抗回路８１ｃ〜８１ｊの各抵抗値に基づいて、補正係数値ＴＣｚを与える補正信号Ｖｔｃｏを生成する。このとき、補正信号Ｖｔｃｏは、図１３に示すような、傾き「−Ｖ３／Ｔ１」（Ｖ３＞０）を持つ直線で表される第３温度特性を有する。従って、レジスタ７４（即ち、ＴＣＯ回路１２）は、任意の温度に対応する補正係数値ＴＣｚを生成可能である。

上記したように、入力キャパシタ３５，５８にそれぞれ保持された加速度値Ａｙ，補正係数値ＴＣｙは、第２サンプル・フェーズＳＰ２（図９）の期間に、第２オペアンプ３２によって取り込まれる。そして、第２オペアンプ３２は、補正及び増幅動作を行ってＹ軸方向の加速度信号Ｙｏｕｔを生成し、その加速度信号Ｙｏｕｔを第２ホールド・フェーズＨＰ２（図４参照）に亘って保持する。

一方、ＴＣＯ回路１２によって生成された補正係数値ＴＣｚは、第２ホールド・フェーズＨＰ２と同時に開始される第３リセット・フェーズＲＰ３（図１０）の期間に、第３ＳＣ回路２３の入力キャパシタ６８に保持される。更に、上記したように、この第３リセット・フェーズＲＰ３の期間には、Ｃ−Ｖ変換回路１１０から供給されるＺ軸方向の加速度値Ａｚ（図１Ｂ）が入力キャパシタ３５に保持される。

入力キャパシタ３５，６８にそれぞれ保持された加速度値Ａｚ，補正係数値ＴＣｚは、第３サンプル・フェーズＳＰ３（図５）の期間に、第３オペアンプ３３によって取り込まれる。そして、第３オペアンプ３３は、補正及び増幅動作を行ってＺ軸方向の加速度信号Ｚｏｕｔを生成し、その加速度信号Ｚｏｕｔを第３ホールド・フェーズＨＰ３（図４参照）に亘って保持する。

このように、センサユニット１０の出力回路１４は、ＴＣＯ回路１２によって順次生成された補正係数値ＴＣｘ，ＴＣｙ，ＴＣｚを、それぞれリセット・フェーズの期間に第１〜第３ＳＣ回路２１〜２３によって取り込む。そして、出力回路１４は、Ｘ軸、Ｙ軸、及びＺ軸方向の加速度値Ａｘ，Ａｙ，Ａｚを、それぞれサンプル・フェーズの期間に第１〜第３オペアンプ３１〜３３によって補正し、その補正された信号（加速度信号Ｘｏｕｔ，Ｙｏｕｔ，Ｚｏｕｔ）をそれぞれホールド・フェーズの期間に保持する。従って、本発明では、センサユニット１０のＴＣＯ回路の数を１つにすることができる。

次に、ＴＣＯ回路１２のクロックタイミングの特徴を図１４に従って詳しく説明する。ここでは、クロック信号ＣＫｘについて代表的に説明する。
図１４の左に示すクロックタイミングでは、ＴＣＯ回路１２は、クロック信号ＣＫｘの立ち上がりに同期してリセット信号ｓ１（パルスφ１）を立ち上げる（時刻ｔ１１）。その後、ＴＣＯ回路１２は、リセット信号ｓ１を立ち下げてから数ナノ秒経過後にサンプリング信号ｓ２（パルスφ２）を立ち上げ（時刻ｔ１２）、クロック信号ＣＫｘの立ち下がりに同期してサンプリング信号ｓ２を立ち下げる。上記したように、ＴＣＯ回路１２は、クロック信号ＣＫｘのＨレベルの期間に補正信号Ｖｔｃｏ（この場合、補正係数値ＴＣｘ）を生成する。しかしながら、図１４に示すように、この補正信号Ｖｔｃｏの立ち上がりが、寄生容量等の影響によって鈍る可能性がある。その結果、リセット・フェーズＲＰ１の期間に補正信号Ｖｔｃｏが不安定なレベルで取り込まれ、入力キャパシタ４８に十分な電荷量がチャージされない可能性がある。

そこで、一実施形態では、図１４の右図（図４の拡大図）に示すようなクロックタイミングが設定されている。即ち、ＴＣＯ回路１２は、クロック信号ＣＫｘのレベル（Ｈレベル状態）が安定した状態でリセット信号ｓ１（パルスφ１）を立ち上げる（時刻ｔ１１）。そして、ＴＣＯ回路１２は、クロック信号ＣＫｘの立ち下がりに同期してリセット信号ｓ１を立ち下げる（時刻ｔ１２）。従って、リセット・フェーズＲＰ１の期間に、安定したレベルの補正信号Ｖｔｃｏを取り込むことができ、入力キャパシタ４８に十分な電荷量をチャージすることができる。

以上記述した一実施形態のセンサユニット１０は、以下の利点を有する。
（１）ＴＣＯ回路１２は、Ｘ軸、Ｙ軸、及びＺ軸方向の加速度値Ａｘ，Ａｙ，Ａｚをそれぞれ補正するための補正係数値ＴＣｘ，ＴＣｙ，ＴＣｚを順次生成する。出力回路１４は、第１〜第３ＳＣ回路２１〜２３と、第１〜第３オペアンプ３１〜３３とを含む。第１ＳＣ回路２１は、入力キャパシタ３５に加速度値Ａｘが保持されるとき、ＴＣＯ回路１２の第１パルスφ１（第１リセット信号ｓ１）に応答して補正係数値ＴＣｘを保持する。次いで、第１ＳＣ回路２１は、ＴＣＯ回路１２の第２パルスφ２（第１サンプリング信号ｓ２）に応答して加速度値Ａｘ及び補正係数値ＴＣｘを第１オペアンプ３１に供給する。第２ＳＣ回路２２は、入力キャパシタ３５に加速度値Ａｙが保持されるとき、ＴＣＯ回路１２の第３パルスφ３（第２リセット信号ｓ３）に応答して補正係数値ＴＣｙを保持する。次いで、第２ＳＣ回路２２は、ＴＣＯ回路１２の第４パルスφ４（第２サンプリング信号ｓ２）に応答して加速度値Ａｙ及び補正係数値ＴＣｙを第２オペアンプ３２に供給する。第３ＳＣ回路２３は、入力キャパシタ３５に加速度値Ａｚが保持されるとき、ＴＣＯ回路１２の第５パルスφ５（第３リセット信号ｓ５）に応答して補正係数値ＴＣｙを保持する。次いで、第３ＳＣ回路２３は、ＴＣＯ回路１２の第６パルスφ６（第３サンプリング信号ｓ６）に応答して加速度値Ａｚ及び補正係数値ＴＣｚを第３オペアンプ３３に供給する。従って、センサユニット１０は、単一のＴＣＯ回路１２を用いて、３軸加速度センサ１の出力（加速度値Ａｘ，Ａｙ，Ａｚ）を補正することができる。

（２）第１〜第３ＳＣ回路２１〜２３は、補正係数値ＴＣｘ，ＴＣｙ，ＴＣｚのレベルがそれぞれ安定している状態でそれらを取り込む（図１４参照）。従って、加速度値Ａｘ，Ａｙ，Ａｚの補正を高度に行うことができる。

なお、上記実施形態は、以下のように変形してもよい。
・本発明のセンサユニットは、３軸加速度センサに限らず、例えば２軸加速度センサに適用してもよい。この場合、２つのスイッチドキャパシタ回路と２つのオペアンプを設ければよい。

・レジスタ７４に設ける抵抗回路（正抵抗回路、負抵抗回路）の数や、スイッチの数を適宜変更してもよい。

３軸加速度センサに接続された従来のセンサユニットの概略的なブロック回路図。図１ＡのＣ−Ｖ変換回路により生成される入力信号（Ｘ軸、Ｙ軸、及びＺ軸方向の加速度値）の概略的な波形図。３軸加速度センサに接続された一実施形態のセンサユニットの概略的なブロック回路図。図２のＴＣＯ回路に配置されるデコーダのブロック図。図２のＴＣＯ回路に配置されるレジスタの概略的な回路図。図２のセンサユニットの概略的な動作波形図。Ｚ軸方向の加速度を取り込むときのスイッチ状態を示すセンサユニットの回路図。Ｘ軸方向の加速度を補正する温度係数値を取り込むときのスイッチ状態を示すセンサユニットの回路図。Ｘ軸方向の加速度を取り込むときのスイッチ状態を示すセンサユニットの回路図。Ｙ軸方向の加速度を補正する温度係数値を取り込むときのスイッチ状態を示すセンサユニットの回路図。Ｙ軸方向の加速度を取り込むときのスイッチ状態を示すセンサユニットの回路図。Ｚ軸方向の加速度を補正する温度係数値を取り込むときのスイッチ状態を示すセンサユニットの回路図。図６のスイッチ状態のレジスタにより生成される補正信号の温度特性を表す概略的なグラフ。図８のスイッチ状態のレジスタにより生成される補正信号の温度特性を表す概略的なグラフ。図１０のスイッチ状態のレジスタにより生成される補正信号の温度特性を表す概略的なグラフ。図４の波形図の拡大図。

符号の説明

１：加速度センサ、１０：センサユニット、１２：ＴＣＯ回路（補正値生成回路）、１４：出力回路（補正回路）、Ａｘ，Ａｙ，Ａｚ：加速度値、ＴＣｘ，ＴＣｙ，ＴＣｚ：温度係数値（補正値）、Ｘｏｕｔ，Ｙｏｕｔ，Ｚｏｕｔ：加速度信号（被補正加速度値）。

Claims

複数の軸方向に沿った複数の加速度値をそれぞれ検出する加速度センサに接続されたセンサユニットであって、
前記加速度センサに接続され、前記複数の加速度値を順次保持する入力キャパシタと、
前記複数の加速度値をそれぞれ補正するための複数の補正値を順次生成する補正値生成回路と、
前記複数の補正値を前記補正値生成回路から受け取り、該対応する補正値を用いて前記複数の加速度値を順次補正して複数の被補正加速度値を生成する補正回路と、
を備え、
前記補正回路は、
前記入力キャパシタ及び前記補正値生成回路に切り替え可能に接続され、前記複数の補正値をそれぞれ保持する複数のスイッチドキャパシタ回路と、
前記複数のスイッチドキャパシタ回路にそれぞれ接続された複数のオペアンプであって、前記複数のオペアンプの各々は、前記入力キャパシタ及び前記補正値生成回路に接続された対応するスイッチドキャパシタ回路を介して前記入力キャパシタから複数の加速度値の１つを受け取り、該受け取った加速度値を、対応するスイッチドキャパシタ回路に保持された補正値により補正する、前記複数のオペアンプと、を含む、センサユニット。
請求項１記載のセンサユニットにおいて、
前記補正値生成回路は、複数のクロック信号に従って前記複数の補正値を順次生成する、センサユニット。
請求項１又は２記載のセンサユニットにおいて、
前記加速度センサは、Ｘ軸、Ｙ軸、及びＺ軸方向にそれぞれ沿った第１、第２、及び第３加速度値を検出し、前記補正値生成回路は、前記第１、第２、及び第３加速度値をそれぞれ補正するための第１、第２、及び第３補正値を生成し、
前記補正回路の前記複数のスイッチドキャパシタ回路および前記複数のオペアンプは、
前記加速度センサ及び前記補正値生成回路に接続され、前記第１補正値を保持する第１スイッチドキャパシタ回路と、
前記第１スイッチドキャパシタ回路に接続され、前記第１スイッチドキャパシタ回路を介して前記第１加速度値と前記第１補正値を受け取り、第１の被補正加速度値を生成する第１オペアンプと、
前記加速度センサ及び前記補正値生成回路に接続され、前記第２補正値を保持する第２スイッチドキャパシタ回路と、
前記第２スイッチドキャパシタ回路に接続され、前記第２スイッチドキャパシタ回路を介して前記第２加速度値と前記第２補正値を受け取り、第２の被補正加速度値を生成する第２オペアンプと、
前記加速度センサ及び前記補正値生成回路に接続され、前記第３補正値を保持する第３スイッチドキャパシタ回路と、
前記第３スイッチドキャパシタ回路に接続され、前記第３スイッチドキャパシタ回路を介して前記第３加速度値と前記第３補正値を受け取り、第３の被補正加速度値を生成する第３オペアンプと、
を含む、センサユニット。
請求項３記載のセンサユニットは更に、
前記加速度センサと前記第１〜第３スイッチドキャパシタ回路との間に接続され、前記
第１〜第３加速度値を順次保持する入力キャパシタを備え、
前記入力キャパシタが前記第１加速度値を保持するとき、前記第１スイッチドキャパシタ回路は前記第１補正値を保持し、
前記入力キャパシタが前記第２加速度値を保持するとき、前記第２スイッチドキャパシタ回路は前記第２補正値を保持し、
前記入力キャパシタが前記第３加速度値を保持するとき、前記第３スイッチドキャパシタ回路は前記第３補正値を保持する、センサユニット。
請求項４記載のセンサユニットにおいて、
前記補正値生成回路は、
第１〜第３クロック信号に従って前記第１〜第３補正値を順次生成し、
前記第１補正値及び前記第１加速度値を前記第１オペアンプによって取り込むための第１サンプリング信号を、前記第１クロック信号の非活性及び前記第２クロック信号の活性に同期して生成し、
前記第２補正値及び前記第２加速度値を前記第２オペアンプによって取り込むための第２サンプリング信号を、前記第２クロック信号の非活性及び前記第３クロック信号の活性に同期して生成し、
前記第３補正値及び前記第３加速度値を前記第３オペアンプによって取り込むための第３サンプリング信号を、前記第３クロック信号の非活性及び前記第１クロック信号の活性に同期して生成し、
前記第１補正値を前記第１スイッチドキャパシタ回路によって保持するための第１リセット信号を、前記第３サンプリング信号に続いて生成し、
前記第２補正値を前記第２スイッチドキャパシタ回路によって保持するための第２リセット信号を、前記第１サンプリング信号に続いて生成し、
前記第３補正値を前記第３スイッチドキャパシタ回路によって保持するための第３リセット信号を、前記第２サンプリング信号に続いて生成する、センサユニット。
請求項３乃至５の何れか一項記載のセンサユニットにおいて、
前記補正値生成回路は、
前記第１〜第３補正値を順次出力するための出力ノードを含む直列接続された複数の抵抗回路と、
前記複数の抵抗回路の少なくとも２つに並列に接続された少なくとも２つのスイッチと、
前記少なくとも２つのスイッチを制御して、前記第１〜第３補正値を前記出力ノードに順次発生させる制御回路と、
を含む、センサユニット。
請求項６記載のセンサユニットにおいて、
前記複数の抵抗回路は、正抵抗特性を有する第１抵抗回路と、負抵抗特性を有する第２抵抗回路とを含む、センサユニット。
請求項１記載のセンサユニットにおいて、
前記複数の加速度値は温度依存性を有し、前記複数の補正値の各々は前記温度依存性を補正するための温度係数値である、センサユニット。