JP2005308531A - 加速度センサ補正回路 - Google Patents

Abstract

【課題】 加速度センサの感度のドリフトを補正することができる加速度センサ用補正回路を提供する。
【解決手段】 センサ出力信号の感度を補正するための感度補正値を予め記憶するＥＥＰＲＯＭ４と、感度補正値の補正を指示する補正指示を受け付ける外部端子１０と、外部端子１０によって補正指示が受け付けられた場合に、予め定められた補正用加速度に応じて入力されたセンサ出力信号と前記補正値記憶部に記憶されている感度補正値とに基づいて、新たな感度補正値を算出してＥＥＰＲＯＭ４に記憶させ、センサ出力信号をＥＥＰＲＯＭ４に記憶された新たな感度補正値に基づき補正し、加速度信号として出力するＡＬＵ１５とを備えた。
【選択図】 図１

Description

本発明は、加速度センサの出力信号を補正することができる加速度センサ補正回路に関する。

加速度センサのセンサ出力は、加速度センサの組み立て誤差や加工精度、あるいは加速度センサに用いられるピエゾ素子等の特性ばらつき等の影響により、オフセットが発生する。そこで、従来、加速度センサの出力レベルを補正するために、加速度センサを備えた装置の出荷時にオフセットの補正値を予め記憶しておき、加速度センサの使用時には、予め記憶したオフセットの補正値に基づいて加速度センサの出力レベルを補正するようにした加速度センサ用補正回路が知られている（例えば、特許文献１参照。）。また、加速度センサに外力が作用していない状態での一定期間におけるセンサ出力の平均値に基づいて、オフセットを補正するようにした加速度センサ用補正回路も知られている（例えば、特許文献２参照。）。
特開平４−１３０２７５号公報 特許第３１１９００１号公報

ところで、加速度センサの感度、すなわち加速度１Ｇにおける加速度センサの出力レベルも、周囲温度や経時変化によってドリフトする。しかし、上述のような加速度センサ用補正回路では、センサ出力のオフセットは補正できるものの、加速度センサにおける感度のドリフトを補正することはできないという不都合があった。

本発明は、このような問題に鑑みて為された発明であり、加速度センサの感度のドリフトを補正することができる加速度センサ用補正回路を提供することを目的とする。

上述の目的を達成するために、本発明に係る加速度センサ補正回路は、加速度センサで検出されたセンサ出力信号が入力され、前記入力されたセンサ出力信号を補正して前記加速度センサにより検出された加速度を示す加速度信号を出力する加速度センサ補正回路であって、前記センサ出力信号の感度を補正するための感度補正値を予め記憶する補正値記憶部と、前記感度補正値の補正を指示する補正指示を受け付ける補正指示受付部と、前記補正指示受付部によって前記補正指示が受け付けられた場合に、予め定められた補正用加速度に応じて前記加速度センサから入力された前記センサ出力信号と前記補正値記憶部に記憶されている感度補正値とに基づいて、新たな感度補正値を算出し、前記補正値記憶部に記憶させる補正値算出部と、前記入力されたセンサ出力信号を前記補正値記憶部に記憶された新たな感度補正値に基づき補正し、前記加速度信号として出力する補正処理部とを備えることを特徴としている。

また、上述の加速度センサ補正回路において、前記補正値算出部は、前記補正指示受付部によって前記補正指示が受け付けられた場合に、前記補正用加速度に応じて入力されたセンサ出力信号に基づいて、前記センサ出力信号の感度を補正するためのオフセット補正値を算出して前記補正値記憶部に記憶させるものであり、前記補正処理部は、前記加速度センサから出力されたセンサ出力信号を前記補正値記憶部に記憶された新たな感度補正値とオフセット補正値とに基づき補正し、前記加速度信号として出力するものであることを特徴としている。

そして、上述の加速度センサ補正回路において、前記補正値記憶部に前記感度補正値を予め記憶させるための書込指示信号を受け付ける書込指示受付部と、予め定められた複数の加速度に応じて入力された複数のセンサ出力信号をそれぞれ記憶するための複数のセンサ出力記憶部と、前記補正指示受付部により前記補正指示が受け付けられた場合に前記書込指示受付部により前記書込指示信号の代わりに受け付けられた前記複数のセンサ出力記憶部のうちいずれかの選択を指示する選択信号に応じて、前記複数のセンサ出力信号を前記複数のセンサ出力記憶部にそれぞれ記憶させる選択処理部とをさらに備え、前記補正値算出部は、前記複数のセンサ出力記憶部に記憶された複数のセンサ出力信号と前記補正値記憶部に記憶されている感度補正値とに基づいて、新たな感度補正値を算出し、前記補正値記憶部に記憶させるものであることを特徴としている。

さらに、上述の加速度センサ補正回路において、前記補正値記憶部に前記感度補正値を予め記憶させるための書込指示信号を受け付ける書込指示受付部と、予め定められた複数の加速度に応じて入力された複数のセンサ出力信号をそれぞれ記憶するための複数のセンサ出力記憶部と、前記補正指示受付部により前記補正指示が受け付けられた場合に前記書込指示受付部により前記書込指示信号の代わりに受け付けられた前記複数のセンサ出力記憶部のうちいずれかの選択を指示する選択信号に応じて、前記複数のセンサ出力信号を前記複数のセンサ出力記憶部にそれぞれ記憶させる選択処理部とをさらに備え、前記補正値算出部は、前記複数の記憶部に記憶された前記複数のセンサ出力信号と前記補正値記憶部に記憶されている感度補正値とに基づいて、新たな感度補正値とオフセット補正値とを算出し、前記補正値記憶部に記憶させるものであることを特徴としている。

また、上述の加速度センサ補正回路において、前記書込指示受付部は、前記選択信号として複数の信号を受け付けるものであり、前記選択処理部は、前記補正指示受付部により前記補正指示が受け付けられた場合に前記書込指示受付部により受け付けられた複数の信号をデコードして得られた信号に基づき前記複数のセンサ出力信号を前記複数のセンサ出力記憶部にそれぞれ記憶させることを特徴としている。

そして、上述の加速度センサ補正回路において、前記書込指示受付部は、前記選択信号として前記複数のセンサ出力記憶部の選択を切り換える切換信号を受け付けるものであり、前記選択処理部は、前記補正指示受付部により前記補正指示が受け付けられ、かつ前記書込指示受付部により前記切換信号が受け付けられた都度、その受付回数を計数する計数部を備え、前記計数部の計数値をデコードして得られた信号に基づき前記複数のセンサ出力記憶部のうちいずれかを選択し、前記受付部により受け付けられたセンサ出力信号を当該選択されたセンサ出力記憶部に記憶させるものであることを特徴としている。

このような構成の加速度センサ補正回路は、予め定められた補正用加速度に応じて入力されたセンサ出力信号と補正値記憶部に予め記憶されている感度補正値とに基づいて新たな感度補正値を算出し、センサ出力信号を新たな感度補正値に基づき補正することができるので、加速度センサの感度のドリフトを補正することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。

（第１実施形態）
図１は、本発明の第１の実施形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。図１に示す加速度センサ補正回路１は、ＡＤ変換器２、補正処理部３、書き換え可能な補正値記憶部であるＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）４、外部端子５，９，１１、書込指示受付部である外部端子６，７，８，及び補正指示受付部である外部端子１０を備え、例えばハイブリットＩＣで構成されている。そして、外部端子５には加速度センサ１２が接続され、外部端子１０にはモード切替スイッチ１３が接続され、外部端子１１にはレジスタ選択スイッチ１４が接続されている。また、補正処理部３は、例えばＡＳＩＣ（Application Specific Integrated Circuit）を用いて構成されており、センサ出力記憶部であるレジスタＲＡ，ＲＢ、ＡＬＵ（Arithmetic Logical Unit、論理演算ユニット）１５、メモリインターフェイス１６、及びコントローラ１７を備える。

ＡＤ変換器２は、外部端子５を介して加速度センサ１２と接続され、加速度センサ１２から出力されたセンサ出力信号をデジタル値で表したセンサ出力データに変換してレジスタＲＡ，ＲＢ及びＡＬＵ１５へ出力する。レジスタＲＡは、加速度センサ１２に例えば１Ｇの加速度が加えられた状態、例えば加速度センサ１２が所定の方向で地面と平行に載置された状態でＡＤ変換器２から出力されたセンサ出力データを記憶するためのレジスタである。レジスタＲＢは、加速度センサ１２に例えば−１Ｇの加速度が加えられた状態、すなわち前記所定の方向とは逆向きで地面と平行に載置された状態でＡＤ変換器２から出力されたセンサ出力データを記憶するためのレジスタである。このように、レジスタＲＡ及びレジスタＲＢには、互いに逆方向の加速度が加えられた状態におけるセンサ出力データをそれぞれ記憶する。

メモリインターフェイス１６は、例えばシリアルインターフェイスを備えたＥＥＰＲＯＭ４のデータを読み書きするためのインターフェイス回路で、例えば加速度センサ補正回路１の外部に接続されたＣＰＵ（Central Processing Unit）等を備える図略の制御回路から、外部端子６，７，８を介してそれぞれ例えばチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩを受け付けてＥＥＰＲＯＭ４へ出力する。これにより、外部の制御回路からＥＥＰＲＯＭ４へ、感度設定値と、感度補正値と、オフセット設定値とを、予め記憶させるようにされている。

感度設定値は、加速度測定の基準となる基準加速度、例えば加速度１Ｇ、におけるセンサ出力信号の目標値である。感度補正値は、加速度センサ１２の感度を補正するための補正値であり、加速度１Ｇにおけるセンサ出力信号の信号レベルであるセンサ感度を感度設定値に一致させるための倍率を表すもので、例えばセンサ感度が０．８Ｖ／Ｇ、感度設定値が１．０Ｖ／Ｇである場合に、感度補正値は１．２５に設定される。すなわち、センサ感度０．８Ｖ／Ｇと感度補正値１．２５とを乗算することにより、感度設定値１．０Ｖ／Ｇが得られるようにされている。オフセット設定値は、加速度０Ｇにおけるセンサ出力信号の目標値である。

ＡＬＵ１５は、補正値算出部及び補正処理部に相当する数値演算ユニットであり、コントローラ１７からの制御信号に応じて四則演算処理を行い、ＡＤ変換器２からのセンサ出力データ、レジスタＲＡ，ＲＢに記憶されているセンサ出力データ、及びＥＥＰＲＯＭ４に記憶されている感度補正値等から新たな感度補正値やオフセット補正値を算出したり、ＥＥＰＲＯＭ４に記憶されている感度補正値やオフセット補正値等に基づきＡＤ変換器２からのセンサ出力データを補正して、加速度センサ１２により検出された加速度を示す加速度信号ＯＵＴを出力したりする。

モード切替スイッチ１３は、外部端子１０に接続された補正指示受付部に相当する操作スイッチで、加速度センサ１２で検出されたセンサ出力信号を補正して加速度信号ＯＵＴを出力する通常動作モードと、ＥＥＰＲＯＭ４に記憶されている感度補正値やオフセット補正値等の補正を行う自己補正モードとの切換指示を受け付ける。そして、モード切替スイッチ１３は、例えば通常動作モード時にはモード信号ＳＥＴをＬｏｗレベルで出力し、自己補正モード時にはモード信号ＳＥＴをＨｉレベルで出力するようにされている。

レジスタ選択スイッチ１４は、外部端子１１に接続され、自己補正モードにおいてレジスタＲＡ，ＲＢのいずれを選択するかを切り換える切換指示を受け付ける操作スイッチであり、例えばレジスタＲＡを選択する場合は選択信号ＳＥＬをＬｏｗレベルで出力し、レジスタＲＢを選択する場合は選択信号ＳＥＬをＨｉレベルで出力するようにされている。

コントローラ１７は、例えばステートマシンやＣＰＵ等を用いて構成された制御部で、モード切替スイッチ１３により通常動作モードへの切換指示が受け付けられた場合にＡＬＵ１５にセンサ出力データを補正して加速度信号ＯＵＴを出力させるべく制御したり、モード切替スイッチ１３により自己補正モードへの切換指示が受け付けられた場合にＡＬＵ１５に新たな感度補正値やオフセット補正値を算出させたりする。

次に、上述のように構成された加速度センサ補正回路１の動作を説明する。図２は、加速度センサ補正回路１の動作の一例を示すフローチャートである。まず、例えば加速度センサ補正回路１の外部に接続された図略の制御回路から、外部端子６，７，８及びメモリインターフェイス１６を介してチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩがＥＥＰＲＯＭ４へ出力され、ＥＥＰＲＯＭ４に感度設定値と、感度補正値と、オフセット設定値とが予め記憶される。

次に、ユーザによって補正指示を行うべくモード切替スイッチ１３が自己補正モード側に切り換えられると、コントローラ１７によってモード信号ＳＥＴがＨｉレベルにされたことが検出され（ステップＳ１でＨｉ）、自己補正モードへ移行する（ステップＳ２）。

図３は、自己補正モードにおける加速度センサ補正回路１の動作の一例を示すフローチャートである。まず、ユーザによって、例えば加速度センサ１２が所定の方向で地面と平行に載置された状態、すなわち加速度センサ１２に＋１Ｇの加速度が加えられた状態にされ、レジスタ選択スイッチ１４がレジスタＲＡを選択する側に切り換えられると、コントローラ１７によって選択信号ＳＥＬがＬｏｗレベルにされたことが検出され（ステップＳ１０１でＹＥＳ）、加速度センサ１２から出力された加速度＋１Ｇにおけるセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換されてレジスタＲＡに記憶される（ステップＳ１０２）。

次に、ユーザによって、例えば加速度センサ１２が前記所定の方向と逆向きで地面と平行に載置された状態、すなわち加速度センサ１２に−１Ｇの加速度が加えられた状態にされ、レジスタ選択スイッチ１４がレジスタＲＢを選択する側に切り換えられると、コントローラ１７によって選択信号ＳＥＬがＨｉレベルにされたことが検出され（ステップＳ１０３でＹＥＳ）、加速度センサ１２から出力された加速度−１Ｇにおけるセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換されてレジスタＲＢに記憶される（ステップＳ１０４）。

次に、コントローラ１７からの制御信号に応じて、ＡＬＵ１５によって、レジスタＲＡに記憶されている値とレジスタＲＢに記憶されている値とが加算された後、２で除算された値がセンサオフセット値として算出される（ステップＳ１０５）。次に、コントローラ１７からの制御信号に応じて、ＡＬＵ１５によって、レジスタＲＡに記憶されている値からレジスタＲＢに記憶されている値が減算された後、２で除算された値がセンサ感度として算出される（ステップＳ１０６）。

そして、コントローラ１７からの制御信号に応じて、ＡＬＵ１５によって、上記算出されたセンサオフセット値からＥＥＰＲＯＭ４に記憶されているオフセット設定値が減算され、符号反転された値が、新たなオフセット補正値として算出される（ステップＳ１０７）。さらに、上記算出されたセンサ感度とＥＥＰＲＯＭ４に記憶されている感度設定値とが乗算された後、ＥＥＰＲＯＭ４に記憶されている感度補正値で除算された値が新たな感度補正値として算出される（ステップＳ１０８）。

次に、コントローラ１７からの制御信号に応じて、ＡＬＵ１５によって上記算出された新たなオフセット補正値と新たな感度補正値とがＥＥＰＲＯＭ４に記憶される（ステップＳ１０９）。

そして、図２に戻ってユーザによってモード切替スイッチ１３が通常動作モード側に切り換えられると、コントローラ１７によってモード信号ＳＥＴがＬｏｗレベルにされたことが検出され（ステップＳ１でＬｏｗ）、通常動作モードへ移行する（ステップＳ３）。

ステップＳ３の通常動作モードにおいて、加速度センサ１２から出力されたセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換され、ＡＬＵ１５へ出力される。そして、ＡＬＵ１５によって、「加速度信号ＯＵＴ＝センサ出力データ×新たな感度補正値＋新たなオフセット補正値」として、ＡＤ変換器２からのセンサ出力データとＥＥＰＲＯＭ４に記憶されている新たな感度補正値との乗算値にＥＥＰＲＯＭ４に記憶されている新たなオフセット補正値が加算され、その加算値が加速度信号ＯＵＴとして外部端子９へ出力される（ステップＳ３）。

以上、ステップＳ１０１〜Ｓ１０９の処理により、加速度センサ１２から出力されたセンサ出力信号に基づいて、新たなオフセット補正値と新たな感度補正値とが算出され、さらに、ステップＳ３において、新たなオフセット補正値と新たな感度補正値とに基づいて、加速度センサ１２から出力されたセンサ出力信号に対して感度とオフセットとが補正されるので、周囲温度や経時変化による加速度センサ１２の感度とオフセットとのドリフトを補正することができる。

なお、加速度センサの感度とオフセットとの両方を補正する例を示したが、例えばオフセットの補正を必要としない場合には、ステップＳ１０５，Ｓ１０７を実行せず、ステップＳ１０９において新たな感度補正値のみをＥＥＰＲＯＭ４に記憶させ、ステップＳ３において、センサ出力データと新たな感度補正値との乗算値が加速度信号ＯＵＴとして外部端子９へ出力される構成としてもよい。

また、加速度センサ１２の感度補正を必要としない場合には、ステップＳ１０６，Ｓ１０８を実行せず、ステップＳ１０９において新たなオフセット補正値のみをＥＥＰＲＯＭ４に記憶させ、ステップＳ３において、センサ出力データと新たなオフセット補正値との加算値が加速度信号ＯＵＴとして外部端子９へ出力される構成としてもよい。

（第２実施形態）
次に、本発明の第２の実施の形態に係る加速度センサ補正回路について説明する。図４は、本発明の第２の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。図４に示す加速度センサ補正回路１ａと図１に示す加速度センサ補正回路１とでは、下記の点で異なる。すなわち、図４に示す加速度センサ補正回路１ａは、信号切換スイッチ１８をさらに備え、外部端子１１を備えない。

信号切換スイッチ１８は、外部端子６，７，８とメモリインターフェイス１６との間に介設され、モード切替スイッチ１３から外部端子１０を介して出力されたモード信号ＳＥＴがＬｏｗレベル、すなわち通常動作モード時には外部端子６からの信号をチップセレクト信号ＣＳとしてメモリインターフェイス１６へ出力し、モード信号ＳＥＴがＨｉレベル、すなわち自己補正モード時には外部端子６からの信号を選択信号ＳＥＬとしてコントローラ１７及びレジスタＲＡ，ＲＢへ出力する。そして、自己補正モード時には例えば図略の制御回路から外部端子６へ、選択信号ＳＥＬが出力されることにより、レジスタＲＡ，ＲＢが選択されるようにされている。

これにより、自己補正モード時には、外部端子６によって選択信号ＳＥＬが受け付けられるので、加速度センサ補正回路１ａは、外部端子１０を備える必要がなく、加速度センサ補正回路１ａや補正処理部３ａの端子数を削減することができる。

その他の構成及び動作は図１に示す加速度センサ補正回路１と同様であるのでその説明を省略する。

（第３実施形態）
次に、本発明の第３の実施の形態に係る加速度センサ補正回路について説明する。図５は、本発明の第３の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。図５に示す加速度センサ補正回路１ｂと図４に示す加速度センサ補正回路１ａとでは、下記の点で異なる。すなわち、図５に示す加速度センサ１２ａは、例えばＸ軸、Ｙ軸、Ｚ軸の３軸方向における加速度を検出する３軸加速度センサである。補正処理部３ｂは、レジスタＲＣ，ＲＤ，ＲＥ，ＲＦと、選択処理部であるデコーダ１９とをさらに備えている。レジスタＲＣ，ＲＤ，ＲＥ，ＲＦは、センサ出力データをそれぞれ記憶するための記憶部であり、レジスタＲＡ，ＲＢと合わせて計６つのセンサ出力データを記憶可能にされており、Ｘ軸の＋１Ｇ、Ｘ軸の−１Ｇ、Ｙ軸の＋１Ｇ、Ｙ軸の−１Ｇ、Ｚ軸の＋１Ｇ、及びＺ軸の−１Ｇにおけるセンサ出力データを記憶可能にされている。

信号切換スイッチ１８は、モード切替スイッチ１３から外部端子１０を介して出力されたモード信号ＳＥＴがＬｏｗレベル、すなわち通常動作モード時には外部端子６，７，８からのチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩをメモリインターフェイス１６へ出力し、モード信号ＳＥＴがＨｉレベル、すなわち自己補正モード時には外部端子６，７，８からのチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩをデコーダ１９へ出力する。

デコーダ１９は、信号切換スイッチ１８から出力されたチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩをデコードして得られた信号に基づきレジスタＲＡ，ＲＢ，ＲＣ，ＲＤ，ＲＥ，ＲＦを選択する。

その他の構成は図４に示す加速度センサ補正回路１ａと同様であるのでその説明を省略し、以下、図５に示す加速度センサ補正回路１ｂの動作について説明する。まず、例えば加速度センサ補正回路１の外部に接続された図略の制御回路から、外部端子６，７，８及びメモリインターフェイス１６を介してチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩがＥＥＰＲＯＭ４へ出力され、ＥＥＰＲＯＭ４にＸ軸、Ｙ軸、及びＺ軸それぞれについて、感度設定値と、感度補正値と、オフセット設定値とが予め記憶される。次に、図２に示すフローチャートに示すように、ユーザによって補正指示を行うべくモード切替スイッチ１３が自己補正モード側に切り換えられると、コントローラ１７によってモード信号ＳＥＴがＨｉレベルにされたことが検出され、自己補正モードへ移行する。

そして、自己補正モードへ移行すると、例えば加速度センサ補正回路１の外部に接続された図略の制御回路から、外部端子６，７，８によって受け付けられたチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが、切換スイッチ１８によってデコーダ１９へ出力され、デコーダ１９によってデコードされ、そのデコード結果に応じた制御信号が、レジスタＲＡ，ＲＢ，ＲＣ，ＲＤ，ＲＥ，ＲＦ及びコントローラ１７へ出力される。

図６は、デコーダ１９によるチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩのデコード動作を説明するための表である。まず、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが、「０，０，０」である場合、デコーダ１９からの制御信号に応じてコントローラ１７によって、センサ出力信号の各レジスタへの記憶処理が開始される。

次に、ユーザによって、例えば加速度センサ１２ａのＸ軸方向に加速度＋１Ｇが印加された状態で、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが「０，０，１」にされ、デコーダ１９からの制御信号に応じてＸ軸の＋１Ｇにおけるセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換されてレジスタＲＡに記憶される。以下、同様にして、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが順次、「０，１，０」、「０，１，１」、「１，０，０」、「１，０，１」、「１，１，０」とされ、それぞれ「Ｘ軸の−１Ｇ」、「Ｙ軸の＋１Ｇ」、「Ｙ軸の−１Ｇ」、「Ｚ軸の＋１Ｇ」、「Ｚ軸の−１Ｇ」におけるセンサ出力データがレジスタＲＢ，ＲＣ，ＲＤ，ＲＥ，ＲＦに記憶される。

そして、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが、「１，１，１」とされると、デコーダ１９からの制御信号に応じてコントローラ１７によって、センサ出力信号の各レジスタへの記憶処理が終了される。さらに、図３におけるステップＳ１０５、Ｓ１０６、Ｓ１０７、Ｓ１０８、Ｓ１０９と同様の処理により、ＡＬＵ１５によって、レジスタＲＡ，ＲＢ，ＲＣ，ＲＤ，ＲＥ，ＲＦに記憶された値に基づいて、Ｘ軸、Ｙ軸、及びＺ軸それぞれについて、新たなオフセット補正値と新たな感度補正値とが算出され、ＥＥＰＲＯＭ４に記憶され、自己補正モードが終了する。

次に、ステップＳ３の通常動作モードにおいて、加速度センサ１２から出力されたＸ軸、Ｙ軸、Ｚ軸のセンサ出力信号がＡＤ変換器２によってそれぞれＸ軸、Ｙ軸、Ｚ軸のセンサ出力データに変換され、ＡＬＵ１５へ出力される。そして、ＡＬＵ１５によって、「Ｘ軸の加速度信号ＯＵＴ＝Ｘ軸のセンサ出力データ×Ｘ軸の新たな感度補正値＋Ｘ軸の新たなオフセット補正値」、「Ｙ軸の加速度信号ＯＵＴ＝Ｙ軸のセンサ出力データ×Ｙ軸の新たな感度補正値＋Ｙ軸の新たなオフセット補正値」、「Ｚ軸の加速度信号ＯＵＴ＝Ｚ軸のセンサ出力データ×Ｚ軸の新たな感度補正値＋Ｚ軸の新たなオフセット補正値」として、Ｘ軸、Ｙ軸、Ｚ軸の加速度信号ＯＵＴが外部端子９へ出力される（ステップＳ３）。

以上、例えば新たな感度補正値、及び新たなオフセット補正値を各軸毎に算出する必要がある場合のように、センサ出力データを記憶するためのレジスタを複数、例えばＮ個用いる場合であっても、外部端子により受け付けられた信号をデコーダ１９によってデコードした結果に応じて複数のレジスタを選択するようにしたので、Ｎ個のレジスタを選択するために外部端子をＮ本用いる必要がなく、外部端子数を削減することができる。

（第４実施形態）
次に、本発明の第４の実施の形態に係る加速度センサ補正回路について説明する。図７は、本発明の第４の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。図７に示す加速度センサ補正回路１ｃと図５に示す加速度センサ補正回路１ｂとでは、下記の点で異なる。すなわち、図７に示す加速度センサ補正回路１ｃは、レジスタＲＣ，ＲＤ，ＲＥ，ＲＦを備えない。また、デコーダ１９は、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩのデコード結果に応じて、ＥＥＰＲＯＭ４にＸ軸、Ｙ軸、Ｚ軸の新たなオフセット補正値と新たな感度補正値とを記憶させるためのアドレスを切り換える制御信号を、メモリインターフェイス１６へ出力する。

その他の構成は図５に示す加速度センサ補正回路１ｂと同様であるのでその説明を省略し、以下、図７に示す加速度センサ補正回路１ｃの動作について説明する。図８は、補正処理部３ｃにおけるデコーダ１９によるチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩのデコード動作を説明するための表である。まず、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが、「０，０，０」である場合、デコーダ１９からの制御信号に応じてコントローラ１７によって、センサ出力信号の各レジスタへの記憶処理が開始される。

次に、ユーザによって、例えば加速度センサ１２ａのＸ軸方向に加速度＋１Ｇが印加された状態で、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが「０，０，１」にされ、デコーダ１９からの制御信号に応じてＸ軸の＋１Ｇにおけるセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換されてレジスタＲＡに記憶される。次に、加速度センサ１２ａのＸ軸方向に加速度−１Ｇが印加された状態で、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが「０，１，０」にされ、デコーダ１９からの制御信号に応じてＸ軸の−１Ｇにおけるセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換されてレジスタＲＢに記憶される。

そして、図３におけるステップＳ１０５、Ｓ１０６、Ｓ１０７、Ｓ１０８、Ｓ１０９と同様の処理により、ＡＬＵ１５によって、レジスタＲＡ，ＲＢに記憶された値に基づいて、Ｘ軸について新たなオフセット補正値と新たな感度補正値とが算出され、その新たなオフセット補正値と新たな感度補正値とが、デコーダ１９からメモリインターフェイス１６へ出力された制御信号に応じて、Ｘ軸の新たなオフセット補正値と新たな感度補正値としてＥＥＰＲＯＭ４に記憶される。

以下、同様にして、チップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが「０，１，１」、「１，０，０」とされることにより、Ｙ軸の＋１Ｇ、−１Ｇにおけるセンサ出力信号がレジスタＲＡ，ＲＢに記憶され、ＡＬＵ１５によって、レジスタＲＡ，ＲＢに記憶された値に基づいて、軸について新たなオフセット補正値と新たな感度補正値とが算出され、その新たなオフセット補正値と新たな感度補正値とが、Ｙ軸の新たなオフセット補正値と新たな感度補正値としてＥＥＰＲＯＭ４に記憶され、さらにチップセレクト信号ＣＳ、同期クロック信号ＳＫ、及びコマンドデータ信号ＤＩが「１，０，１」、「１，１，０」とされることにより、Ｚ軸の新たなオフセット補正値と新たな感度補正値とがＥＥＰＲＯＭ４に記憶される。

これにより、レジスタＲＡ，ＲＢを繰り返し用いることができるので、レジスタＲＣ，ＲＤ，ＲＥ，ＲＦを削減することができ、補正処理部３ｃの回路を簡素化することができる。

その他の構成及び動作は図５に示す加速度センサ補正回路１ｂと同様であるのでその説明を省略する。

（第５実施形態）
次に、本発明の第５の実施の形態に係る加速度センサ補正回路について説明する。図９は、本発明の第５の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。図９に示す加速度センサ補正回路１ｄと図７に示す加速度センサ補正回路１ｃとでは、下記の点で異なる。すなわち、図９に示す加速度センサ１２ｂは、多軸の加速度センサ、あるいは複数の加速度センサであり、例えば１４軸の加速度信号を出力する。図９に示す加速度センサ補正回路１ｄは、信号切換スイッチ１８から出力されたパルス信号をカウントし、そのカウント値をデコーダ１９へ出力する計数部に相当するカウンタ２０をさらに備える。カウンタ２０のリセット端子には、外部端子１０からのモード信号ＳＥＴが入力されており、モード信号ＳＥＴがＬｏｗレベル、すなわち通常動作モード時にはカウンタ２０はリセットされており、モード信号ＳＥＴがＨｉレベル、すなわち自己補正モード時にはカウンタ２０は、クロック端子に入力された信号パルスをカウントする。

その他の構成は図７に示す加速度センサ補正回路１ｃと同様であるのでその説明を省略し、以下、図９に示す加速度センサ補正回路１ｄの動作について説明する。まず、ユーザによって補正指示を行うべくモード切替スイッチ１３が自己補正モード側に切り換えられると、コントローラ１７によってモード信号ＳＥＴがＨｉレベルにされたことが検出され、自己補正モードへ移行すると共に、カウンタ２０のリセットが解除され、カウンタ２０かカウント動作可能にされる。

次に、自己補正モードへ移行すると、例えば加速度センサ補正回路１の外部に接続された図略の制御回路から、外部端子７によって受け付けられたパルス状の同期クロック信号ＳＫが、切換スイッチ１８によってカウンタ２０へ出力され、そのカウント値がデコーダ１９によってデコードされ、そのデコード結果に応じた制御信号が、レジスタＲＡ，ＲＢ、コントローラ１７、及びメモリインターフェイス１６へ出力される。

図１０は、補正処理部３ｄにおけるカウンタ２０とデコーダ１９との動作を説明するための表である。まず、同期クロック信号ＳＫとして切換信号に相当するパルス信号が外部端子７に入力されていない状態では、カウンタ２０の出力値「００００」がデコーダ１９へ出力される。そして、デコーダ１９からの制御信号に応じてコントローラ１７によって、センサ出力信号の各レジスタへの記憶処理が開始される。

次に、ユーザによって、例えば加速度センサ１２ｂの１軸目の方向に加速度＋１Ｇが印加された状態で、同期クロック信号ＳＫとしてパルス信号が１つ、図略の制御回路から外部端子７、及び信号切換スイッチ１８を介してカウンタ２０へ出力され、そのカウント値「０００１」がデコーダ１９によってデコードされ、そのデコード結果に応じて出力されたデコーダ１９からの制御信号に応じて１軸目の＋１Ｇにおけるセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換されてレジスタＲＡに記憶される。

次に、加速度センサ１２ｂの１軸目の方向に加速度−１Ｇが印加された状態で、同期クロック信号ＳＫとしてパルス信号が１つ、図略の制御回路から外部端子７、及び信号切換スイッチ１８を介してカウンタ２０へ出力され、そのカウント値「００１０」がデコーダ１９によってデコードされ、そのデコード結果に応じて出力されたデコーダ１９からの制御信号に応じて１軸目の−１Ｇにおけるセンサ出力信号がＡＤ変換器２によってセンサ出力データに変換されてレジスタＲＢに記憶される。

そして、図３におけるステップＳ１０５、Ｓ１０６、Ｓ１０７、Ｓ１０８、Ｓ１０９と同様の処理により、ＡＬＵ１５によって、レジスタＲＡ，ＲＢに記憶された値に基づいて、１軸目について新たなオフセット補正値と新たな感度補正値とが算出され、その新たなオフセット補正値と新たな感度補正値とが、デコーダ１９からメモリインターフェイス１６へ出力された制御信号に応じて、１軸目の新たなオフセット補正値と新たな感度補正値としてＥＥＰＲＯＭ４に記憶される。

以下、同様にして、予め定められた順序で予め定められた加速度が加速度センサ１２ｂに印加されるのと同期して、同期クロック信号ＳＫとしてパルス信号が１つ、図略の制御回路から外部端子７、及び信号切換スイッチ１８を介してカウンタ２０へ出力されることにより、カウンタ２０によってカウント可能な数及びデコーダ１９でデコード可能な数だけ、例えばカウンタ２０が４ビットカウンタでありデコーダ１９が４ビットデコーダであれば、１６個のセンサ出力データに対してレジスタＲＡ，ＲＢを繰り返し用いることにより演算処理を施すことができる。（ただし、図１０に示す例では、デコーダ出力の「００００」を処理のスタート、「１１１１」を処理の終了を検出するための用いているため、演算処理可能なセンサ出力データ数は１４個になっている。）
これにより、演算処理を行うセンサ出力データ数が増加した場合であっても、センサ出力データを記憶するレジスタを選択するための選択信号を受け付ける外部端子は、外部端子７一本でよく、外部端子数を低減することができる。

その他の構成及び動作は図７に示す加速度センサ補正回路１ｃと同様であるのでその説明を省略する。

本発明の第１の実施形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。 図１に示す加速度センサ補正回路の動作の一例を示すフローチャートである。 自己補正モードにおける加速度センサ補正回路の動作の一例を示すフローチャートである。 本発明の第２の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。 本発明の第３の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。 図５に示すデコーダのデコード動作を説明するための表形式の説明図である。 本発明の第４の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。 図７に示すデコーダによるデコード動作を説明するための表形式の説明図である。 本発明の第５の実施の形態に係る加速度センサ補正回路の構成の一例を示すブロック図である。 図９に示すカウンタとデコーダとの動作を説明するための表形式の説明図である。

符号の説明

１，１ａ，１ｂ，１ｃ，１ｄ 加速度センサ補正回路
２ ＡＤ変換器
３，３ａ，３ｂ，３ｃ，３ｄ 補正処理部
４ ＥＥＰＲＯＭ
５，６，７，８，９，１０，１１ 外部端子
１２，１２ａ，１２ｂ 加速度センサ
１３ モード切替スイッチ
１４ レジスタ選択スイッチ
１６ メモリインターフェイス
１７ コントローラ
１８ 信号切換スイッチ
１９ デコーダ
２０ カウンタ
ＲＡ，ＲＢ，ＲＣ，ＲＤ，ＲＥ，ＲＦ レジスタ

Claims (6)

1. 加速度センサで検出されたセンサ出力信号が入力され、前記入力されたセンサ出力信号を補正して前記加速度センサにより検出された加速度を示す加速度信号を出力する加速度センサ補正回路であって、
   前記センサ出力信号の感度を補正するための感度補正値を予め記憶する補正値記憶部と、
   前記感度補正値の補正を指示する補正指示を受け付ける補正指示受付部と、
   前記補正指示受付部によって前記補正指示が受け付けられた場合に、予め定められた補正用加速度に応じて前記加速度センサから入力された前記センサ出力信号と前記補正値記憶部に記憶されている感度補正値とに基づいて、新たな感度補正値を算出し、前記補正値記憶部に記憶させる補正値算出部と、
   前記入力されたセンサ出力信号を前記補正値記憶部に記憶された新たな感度補正値に基づき補正し、前記加速度信号として出力する補正処理部とを備えることを特徴とする加速度センサ補正回路。
2. 前記補正値算出部は、前記補正指示受付部によって前記補正指示が受け付けられた場合に、前記補正用加速度に応じて入力されたセンサ出力信号に基づいて、前記センサ出力信号の感度を補正するためのオフセット補正値を算出して前記補正値記憶部に記憶させるものであり、
   前記補正処理部は、前記加速度センサから出力されたセンサ出力信号を前記補正値記憶部に記憶された新たな感度補正値とオフセット補正値とに基づき補正し、前記加速度信号として出力するものであることを特徴とする請求項１記載の加速度センサ補正回路。
3. 前記補正値記憶部に前記感度補正値を予め記憶させるための書込指示信号を受け付ける書込指示受付部と、
   予め定められた複数の加速度に応じて入力された複数のセンサ出力信号をそれぞれ記憶するための複数のセンサ出力記憶部と、
   前記補正指示受付部により前記補正指示が受け付けられた場合に前記書込指示受付部により前記書込指示信号の代わりに受け付けられた前記複数のセンサ出力記憶部のうちいずれかの選択を指示する選択信号に応じて、前記複数のセンサ出力信号を前記複数のセンサ出力記憶部にそれぞれ記憶させる選択処理部とをさらに備え、
   前記補正値算出部は、前記複数のセンサ出力記憶部に記憶された複数のセンサ出力信号と前記補正値記憶部に記憶されている感度補正値とに基づいて、新たな感度補正値を算出し、前記補正値記憶部に記憶させるものであることを特徴とする請求項１記載の加速度センサ補正回路。
4. 前記補正値記憶部に前記感度補正値を予め記憶させるための書込指示信号を受け付ける書込指示受付部と、
   予め定められた複数の加速度に応じて入力された複数のセンサ出力信号をそれぞれ記憶するための複数のセンサ出力記憶部と、
   前記補正指示受付部により前記補正指示が受け付けられた場合に前記書込指示受付部により前記書込指示信号の代わりに受け付けられた前記複数のセンサ出力記憶部のうちいずれかの選択を指示する選択信号に応じて、前記複数のセンサ出力信号を前記複数のセンサ出力記憶部にそれぞれ記憶させる選択処理部とをさらに備え、
   前記補正値算出部は、前記複数の記憶部に記憶された前記複数のセンサ出力信号と前記補正値記憶部に記憶されている感度補正値とに基づいて、新たな感度補正値とオフセット補正値とを算出し、前記補正値記憶部に記憶させるものであることを特徴とする請求項２記載の加速度センサ補正回路。
5. 前記書込指示受付部は、前記選択信号として複数の信号を受け付けるものであり、
   前記選択処理部は、前記補正指示受付部により前記補正指示が受け付けられた場合に前記書込指示受付部により受け付けられた複数の信号をデコードして得られた信号に基づき前記複数のセンサ出力信号を前記複数のセンサ出力記憶部にそれぞれ記憶させることを特徴とする請求項３又は４記載の加速度センサ補正回路。
6. 前記書込指示受付部は、前記選択信号として前記複数のセンサ出力記憶部の選択を切り換える切換信号を受け付けるものであり、
   前記選択処理部は、前記補正指示受付部により前記補正指示が受け付けられ、かつ前記書込指示受付部により前記切換信号が受け付けられた都度、その受付回数を計数する計数部を備え、前記計数部の計数値をデコードして得られた信号に基づき前記複数のセンサ出力記憶部のうちいずれかを選択し、前記受付部により受け付けられたセンサ出力信号を当該選択されたセンサ出力記憶部に記憶させるものであることを特徴とする請求項３又は４記載の加速度センサ補正回路。

Images