JP5102112B2 - タイミング信号発生回路 - Google Patents
タイミング信号発生回路 Download PDFInfo
- Publication number
- JP5102112B2 JP5102112B2 JP2008144296A JP2008144296A JP5102112B2 JP 5102112 B2 JP5102112 B2 JP 5102112B2 JP 2008144296 A JP2008144296 A JP 2008144296A JP 2008144296 A JP2008144296 A JP 2008144296A JP 5102112 B2 JP5102112 B2 JP 5102112B2
- Authority
- JP
- Japan
- Prior art keywords
- timing signal
- time
- count value
- circuit
- reference timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本従来例は、基準タイミング信号を常時受信状態にするのではなく、クロック周波数との誤差をもとに次の周期における受信開始タイミングと受信期間を決定し、この基準タイミング信号参照期間ごとに間欠受信することにより消費電力の低減を図るものである。これは、基準タイミング信号の周期が比較的短く、クロック周波数による1周期ごとの誤差が小さいために、基準タイミング信号参照期間内で基準タイミング信号を確実に取得できることによる。
図1は、本発明のタイミング信号発生回路を含む通信端末の構成例を示す。
図において、通信端末は、本発明のタイミング信号発生回路10、基準タイミング信号生成回路20および制御回路30により構成される。基準タイミング信号生成回路20は、タイミング信号発生回路10から基準タイミング信号要求制御信号aを受けると、受信信号から基準タイミング信号bを生成してタイミング信号発生回路10に提供する。タイミング信号発生回路10は、基準タイミング信号bを参照し、制御回路30から入力するタイミング設定信号cに応じた時間間隔で、内部のクロック信号から発生させたタイミング信号dを制御回路30に提供する。
タイミング信号発生回路10は、手順1および手順2の処理を行う。手順1は、所定のタイミングで出力する基準タイミング信号要求制御信号aに対応する基準タイミング信号bを取得し、内部のクロック信号から発生するタイミング信号の時間間隔を補正する。手順2は、手順1で得られた補正されたタイミング信号に基づき、タイミング設定信号cで要求される時間間隔のタイミング信号dを生成する。なお、手順1は、手順2を行う際に毎回行う必要はない。タイミング信号発生回路10の電源投入時に1 回、あるいは温度などの環境変動が著しい場合には、定期的に行うだけでよい。
Tf =n・Tc
の関係があるものとする。なお、カウント回路12,13のカウント値は、クロック信号の遷移(立ち上がり、または立下りとする) を契機として更新される。また、カウント値は整数nに比べて十分に大きな値までとりうるものとする。
(an−[n/2] )から(an+[n/2] ) …(1) で示される期間のみ基準タイミング信号を取得し、この期間中で基準タイミング信号が0から1に遷移した時点のカウント値をN0 として保持する。なお、記号 [*] は、*以上の最小の整数とする。
を満たす整数とする。
aTf =a・n・Tc
に対応する。
anTc +φs =anTc(1+σ)+φe …(3)
∴|φe |=|anTc σ+φs |
≒|anTc σ| (∵φs <<|anTc σ|) …(4)
|anTc σ|<|anTc σmax | …(5)
であり、(2) 式から
|anTc σmax |<nTc /2 …(6)
であるので、 (4),(5),(6)式から
|φe |<nTc /2 …(7)
となる。すなわち、誤差は基準タイミング信号の周期Tf(=nTc)(s) の1/2以下となる。よって、カウント回路のカウント値がanの前後n/2の期間にわたって、基準タイミング信号を取得した場合、期間内に取得される基準タイミング信号は時刻0から数えてa番目のものであり、かつこれに限る。
Tt1=2[n/2] Tc(1+σ) +Tr
≒nTc(1+σ) +Tr …(8)
となる。一方、図3(a) に示すように、基準タイミング信号をa回検出する場合、1回当たりの検出に要する時間範囲を2n|σmax|とすると、総受信時間Tt2(s) は、
Tt2=a{2n|σmax|Tc(1+σ)+Tr } …(9)
となる。
Tt1/Tt2=(1+Tr/nTc(1+σ))/(a(2|σmax|+Tr/nTc(1+σ)))
…(10)
となり、aを (2)式を満たす最大整数として1/(2σmax)で近似すると、
Tt1/Tt2=(1+Tr/nTc(1+σ))/(1+(1/(2σmax))Tr/nTc(1+σ))
<<1 …(11)
となる。
a<|1/(2σmax)|=1/(2×100×10-6)=5000
となるのでaを4000とする。すなわち、基準タイミング信号を4000回ごとに検出し、カウント値N0 を取得する。また、受信動作の起動時間Tr を1(ms)とする。以上を整理すると表1のようになる。
Tt1= 32768×(1/32768)×(1+50×10-6)+1×10-3
≒1 (s)
となる。基準タイミング信号をa回検出する場合の総受信時間Tt2(s) は、 (9)式から
Tt2=4000{2×32768×(1/32768)×(100×10-6)×(1+50×10-6)+1×10-3}
≒4 (s)
となる。このように、a番目の基準タイミング信号を検出する場合の総受信時間Tt1(s) は、基準タイミング信号をa回検出する必要がある従来方法に対して約1/4の時間に削減でき、低消費電力化が実現する。
手順1では、種々の時間間隔の基準タイミング信号に対応するカウント回路のカウント値を記録する。取得タイミングは、低コストで正確にデータを収集できる等比級数的な時間配置とする。取得タイミングを模式的に図5に示す。
以後同様にして、カウント回路12のカウント値が、(rNk −r) から(rNk +r−1)で示される期間、基準タイミング信号の取得を連続して行い、この期間中で最初に、基準タイミング信号が0から1に遷移した時点のカウント値をNk+1 として記録する。ここで取得された基準タイミング信号は、時刻0から数えてark+1 番目である。
arinTc +φs =NiTc(1+σ) +φe …(12)
Ni = <(arinTc +φs)/Tc(1+σ)> …(13)
∴φs −φe =NiTc(1+σ)−arinTc =Tc(1+σ)(<arin/(1+σ)+φs/Tc(1+σ)>
−arin/(1+σ)) …(14)
ここで、φs/Tc(1+σ) <1なので、
|<arin/(1+σ)+φs/Tc(1+σ)>−arin/(1+σ)|<1
となり、
φs−φe <Tc(1+σ) …(15)
となる。なお、記号 <*> は、*以下の最大の整数とする。
|NiTc(1+σ)−arinTc |=|φs −φe | …(16)
となり、(15),(16) 式から
|NiTc(1+σ)−arinTc |<Tc(1+σ) …(17)
となる。よって、カウンタ回路のカウント値Ni として取得されたタイミング信号の時間間隔は、クロック信号1周期分の誤差を含む。
|rNiTc(1+σ)−ari+1nTc|=r|NiTc(1+σ)−arinTc|
<rTc(1+σ) …(18)
となる。よって、推定したタイミングで基準タイミング信号を取得しようとすると、最大でクロック信号周期のr倍の誤差を経験する。そこで基準タイミング信号を取得する時刻に幅を持たせ、推定した時刻を中心にカウント値がrだけ前後する範囲とする。この結果、この期間中に取得される基準タイミング信号は時刻0から数えて第ari+1 番目のものとなり、これに限る。
(1) 表2第2列から、ターゲットとする時間間隔bTfに対応するカウント値を選択する。これをNx とする。
(2) 基準タイミング信号を取得する。そして取得した時点で、カウント回路12,13のカウント値を0とし、以後、クロック信号の遷移(立ち上がり、または立下りのどちらかとする) に従い、カウント回路12,13の計数を同時に行う。
(3) カウント回路12のカウント値がカウント値Nx となった時点で、タイミング信号を生成する。
(4) タイミング信号を生成するのと同時に、カウント回路12のカウント値がカウント値Nx で示される値の前2、後ろ1の期間にわたり、基準タイミング信号の取得を行う。そして実際に基準タイミング信号が得られた時点で、カウント回路13のカウント値を0に非同期リセットする。
(5) カウント回路12,13の役割を交代し、上記(2) から繰り返す。
タイミング信号発生回路は、図2の手順1において、基準タイミング信号をあるタイミングで取得する必要がある。取得には多大な消費電力を要するため、可能な限り取得時間は短いほうがよい。本実施形態では、以下に説明するように、基準タイミング取得時間を著しく短くすることができる。
Tt1=(2[n/2]+2rk)Tc(1+σ)+(k+1)Tr
≒(n+2rk)Tc(1+σ)+(k+1)Tr …(19)
となる。
Tt2=ark(2n|σmax|Tc(1+σ)+Tr ) …(20)
となる。
arkTfに対し対数関数的に増加するのに対して、従来の方法は(13)式に示すように線形に増加する。したがって、ターゲットとする時間間隔が大きい場合、本実施形態では、総受信時間を著しく削減し、消費電力を低減することができる。
a<|1/(2σmax)|=1/(2×100×10-6)=5000
となるのでaを4000とする。指数関数的に配置した基準タイミング信号の参照時点をa=4000、r=2、e=5とし、発生させたいタイミング信号の時間間隔をare Tf とする。このため、手順1では最大で
are Tf =4000×25 ×1=128000 (s)
までの時間間隔で基準タイミング信号を参照するものとする。また、受信動作の起動時間Tr を1msとする。また、時刻0におけるクロック信号と基準タイミング信号の位相差を φ=Tc(1+σ)/10
とする。以上を整理すると表3のようになる。
Tt2=4000×25×{2×32768×(1/32768)×(100×10-6)×(1+50×10-6)
+1×10-3}
≒154 (s)
となる。
本実施例では、図7に示すように、タイミング信号を発生させたい時間間隔bTf が与えられているものとする。bは1以上の任意の整数とする。手順1の処理は第1の実施例と同様である。
(a) 0≦b<aの場合
(1) <bN0/a> を計算し、これをNx とする。ただし、 <bN0/a> はbN0/a以下の最大の整数とする。
(2) 基準タイミング信号の取得を行う。そして取得した時点で、カウント回路12,13のカウント値を0とし、以後、クロック信号の遷移( 立ち上がり、または立下りのどちらかとする) に従い、カウント回路12,13の計数を同時に行う。
(3) カウント回路12のカウント値がカウント値Nx となった時点で、タイミング信号を生成する。
(4) タイミング信号を生成するのと同時にカウント回路12のカウント値が、カウント値Nx で示される値の前後1の期間にわたり、基準タイミング信号の取得を行う。そして実際に基準タイミング信号が得られた時点で、カウント回路13のカウント値を0に非同期リセットする。
(5) カウント回路12,13の役割を交代し、(2) から繰り返す。
(1) <bNk+1/ark+1>を計算し、これをNx とする。ただし、 <bNk+1/ark+1>はbNk+1/ark+1以下の最大の整数とする。
(2) 基準タイミング信号の取得を行う。そして取得した時点で、カウント回路12,13のカウント値を0とし、以後、クロック信号の遷移( 立ち上がり、または立下りのどちらかとする) に従い、カウント回路12,13の計数を同時に行う。
(3) カウント回路12のカウント値がカウント値Nx となった時点で、タイミング信号を生成する。
(4) タイミング信号を生成するのと同時にカウント回路12のカウント値が、カウント値Nx で示される値の前後1の期間にわたり、基準タイミング信号の取得を行う。そして実際に基準タイミング信号が得られた時点で、カウント回路13のカウント値を0に非同期リセットする。
(5) カウント回路12,13の役割を交代し、(2) から繰り返す。
(a) 0≦b<a
Tt1=(2[n/2]Tc(1+σ)+Tr
≒nTc(1+σ)+Tr …(21-1)
(b) ark≦b<ark+1
Tt1=(2[n/2]+2r(k+1))Tc(1+σ)+(k+2)Tr
≒(n+2r(k+1))Tc(1+σ)+(k+2)Tr …(21-2)
となる。
Tt2=b(2n|σmax|Tc(1+σ)+Tr ) …(22)
となる。
a<|1/(2σmax)|=1/(2×100×10-6)=5000
となるのでaを4000とする。発生させたいタイミング信号の時間間隔bTf は、
b=86400 ×1(s) =24 [h]
とする。指数関数的に配置した基準タイミング信号の参照時点をa=4000、r=2で表すと、
ar4 <b<ar5
となる。このため、手順1では最大で
are Tf =4000×25 ×1=128000 (s)
までの時間間隔で基準タイミング信号を参照するものとする。また、時刻0におけるクロック信号と基準タイミング信号の位相差を
φ=Tc(1+σ)/10
とする。以上を整理すると表5のようになる。
Tt2= 86400×{2×32768×(1/32768)×(100×10-6)×(1+50×10-6)
+1×10-3}
≒104 (s)
となる。
本実施例では、第2の実施例のようにタイミング信号を発生させたい時間間隔bTf が与えられているときに、整数bを公比rを基数とする表現{xw-1 、xw-2 、…、x0 }に変換する。ただしxw-1 を最上位桁、x0 を最下位桁とする。すなわち
b=Σxkrk (k=0,1,…,w−1) …(23)
とする。手順1の処理は第1の実施例と同様である。
(1) 手順1で取得した表2のカウント値を用いて、bの数表現{xw-1 、xw-2 、…、x0 }に対する数値Nx を計算する。
Nx =ΣxkNK (k=0,1,…,w−1) …(24)
(2) 基準タイミング信号の取得を行う。そして取得した時点で、カウント回路12,13のカウント値を0とし、以後、クロック信号の遷移(立ち上がり、または立下りのどちらかとする) に従い、カウント回路12,13の計数を同時に行う。
(3) カウント回路12のカウント値がカウント値Nx となった時点で、タイミング信号を生成する。
(4) タイミング信号を生成するのと同時にカウント回路12のカウント値が、カウント値Nx で示される値の前後1の期間にわたり、基準タイミング信号の取得を行う。そして実際に基準タイミング信号が得られた時点で、カウント回路13のカウント値を0に非同期リセットする。
(5) カウント回路12,13の役割を交代し、(1) から繰り返す。
11 クロック回路
12,13 カウント回路
14 記憶回路
15 タイミング信号制御回路
20 基準タイミング信号生成回路
30 制御回路
Claims (4)
- クロック信号を出力するクロック回路と、
前記クロック信号を入力してカウント値を更新するカウント回路と、
前記クロック信号の周期の整数倍の周期の基準タイミング信号を取得し、当該基準タイミング信号の周期のa倍(aは2以上、かつ前記クロック信号の周期の最大誤差をσ max としたときに|1/(2σ max )|未満を満たす整数)の時間間隔である2時点間の前記カウント回路のカウント値の増分と、該2時点間の時間とを対応させて記録する記憶回路と、
前記カウント回路が、前記2時点間に対応するカウント値だけ増分した時点を中心とする所定の期間に基準タイミング信号を取得し、基準タイミング信号を受信した時点の前記カウント回路のカウント値を前記2時点間に対応するカウント値として記録し、前記2時点間の時間を周期とするタイミング信号を前記カウント回路のカウント値の増分を契機として発生させ、さらに該タイミング信号を発生させる時点を中心とする所定の期間だけ継続して前記基準タイミング信号を取得し、前記基準タイミング信号を取得した時点から前記カウント値の増分を計数し直す制御手段と
を備えたことを特徴とするタイミング信号発生回路。 - 請求項1に記載のタイミング信号発生回路において、
前記記憶回路は、前記基準タイミング信号の遷移で示される前記2時点間のカウント回路のカウント値の増分と、前記2時点間の時間との対応を複数個記録する構成であり、
前記制御手段は、記録される複数の2時点間の時間は公比rが2以上の整数である等比級数で表され、前記カウント回路の計数を継続して行い、最小の時間間隔に対応するカウント値の記録からはじめ、次の時間間隔に対応するカウント値を、当該の時間間隔に対応するカウント値の前記等比級数の公比r倍として推定し、前記カウント回路のカウント値が推定したカウント値となる時点を中心に所定の期間だけ継続して前記基準タイミング信号を取得し、前記基準タイミング信号を取得した時点の前記カウント回路のカウント値を前記推定値に代わる値として記録し、前記複数の2時点間の時間の中から任意の1つを選択し、その任意の2時点間の時間を周期とするタイミング信号を前記カウント回路のカウント値の増分を契機として生成する構成である
ことを特徴とするタイミング信号発生回路。 - 請求項1に記載のタイミング信号発生回路において、
前記記憶回路は、前記基準タイミング信号の遷移で示される所定の2時点間のカウント回路のカウント値の増分と、前記2時点間の時間との対応を複数個記録する構成であり、
前記制御手段は、記録される複数の2時点間の時間は公比rが2以上の整数である等比級数で表され、前記カウント回路の計数を継続して行い、最小の時間間隔に対応するカウント値の記録からはじめ、次の時間間隔に対応するカウント値を、当該の時間間隔に対応するカウント値の前記等比級数の公比倍として推定し、前記カウント回路のカウント値が推定したカウント値となる時点を中心に所定の期間だけ継続して前記基準タイミング信号を取得し、前記基準タイミング信号を取得した時点の前記カウント回路のカウント値を前記推定値に代わる値として記録し、前記基準タイミング信号の遷移で示される任意の2時点間の時間を周期とするタイミング信号を、前記複数の2時点間の時間とカウント値の増分との対応関係から推定したカウント値の増分を契機として生成する構成である
ことを特徴とするタイミング信号発生回路。 - 請求項3に記載のタイミング信号発生回路において、
前記推定したカウンタ値の増分は、目的とする2時点間の時間間隔を、基準タイミング信号の周期の整数a倍で表し、該整数a倍を前記等比級数の公比rを基数とする数表現に変換し、この数表現の各桁の整数と、前記複数のカウント値のうち対応するタイミング信号の時間間隔を表す等比級数表現のべき数が、数表現の各桁を表すべき数と同一である前記カウント値との積をとり、数表現の全ての桁に対する前記積の総和とする
ことを特徴とするタイミング信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144296A JP5102112B2 (ja) | 2008-06-02 | 2008-06-02 | タイミング信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144296A JP5102112B2 (ja) | 2008-06-02 | 2008-06-02 | タイミング信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290837A JP2009290837A (ja) | 2009-12-10 |
JP5102112B2 true JP5102112B2 (ja) | 2012-12-19 |
Family
ID=41459515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008144296A Active JP5102112B2 (ja) | 2008-06-02 | 2008-06-02 | タイミング信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5102112B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2897684B2 (ja) * | 1995-03-31 | 1999-05-31 | 日本電気株式会社 | 無線送受信装置 |
JP2001053668A (ja) * | 1999-08-06 | 2001-02-23 | Denso Corp | Phs通信装置 |
JP2002232408A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | クロック同期回路 |
JP4601862B2 (ja) * | 2001-06-05 | 2010-12-22 | 株式会社東芝 | 無線通信端末 |
-
2008
- 2008-06-02 JP JP2008144296A patent/JP5102112B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009290837A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106583B2 (ja) | 時間デジタル変換回路、及びその校正方法 | |
US8314726B2 (en) | Time stamp generation | |
US9337887B2 (en) | Phase-alignment between clock signals | |
CN102113206A (zh) | 具有时间-数字转换器的电路以及相位测量方法 | |
JP2007078405A (ja) | ソフトウェア時計の計時プログラム | |
CN103455383A (zh) | 误差校准装置及方法 | |
US20120166121A1 (en) | Apparatus for detecting real time clock frequency offset and method thereof | |
KR101942719B1 (ko) | 리얼 타임 클럭 장치 | |
JP5104922B2 (ja) | 時刻情報取得装置および電波時計 | |
JP5102112B2 (ja) | タイミング信号発生回路 | |
US9671759B2 (en) | Time base including an oscillator, a frequency divider circuit and clocking pulse inhibition circuit | |
US9201447B2 (en) | Apparatus and method using first and second clocks | |
CN116318140A (zh) | 一种高精度延迟链信息校准电路、校准方法 | |
CN111211779B (zh) | 一种基于fpga的间隔均分设计方法和装置 | |
RU2260830C1 (ru) | Устройство для измерения интервала времени | |
RU2278390C1 (ru) | Цифровой частотомер | |
CN108063619B (zh) | 原子频标频率修正装置及原子频标 | |
JP2009092653A (ja) | 標準電波受信装置、電波修正時計、電子機器及び時刻修正方法 | |
JP3372860B2 (ja) | 信号位相差検出回路及び信号位相差検出方法 | |
JP6102618B2 (ja) | 周期ノイズ除去a/d変換器 | |
JP6814660B2 (ja) | システムタイマおよび同システムタイマを備えた測量機 | |
JP2005189133A (ja) | 水晶振動子センサーシステム | |
JP4323460B2 (ja) | 周波数測定回路 | |
JP3990331B2 (ja) | 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム | |
JP2009171443A (ja) | デジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5102112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |