JP3990331B2 - 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム - Google Patents
時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム Download PDFInfo
- Publication number
- JP3990331B2 JP3990331B2 JP2003297142A JP2003297142A JP3990331B2 JP 3990331 B2 JP3990331 B2 JP 3990331B2 JP 2003297142 A JP2003297142 A JP 2003297142A JP 2003297142 A JP2003297142 A JP 2003297142A JP 3990331 B2 JP3990331 B2 JP 3990331B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- correction value
- frequency counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
(発明の目的)
本発明の目的は、プロセッサ内部の周波数カウンタを利用して、実時間を生成する場合に、外部からの割り込みをトリガとして補正値を生成することで実時間の誤差を少なくする時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラムを提供することにある。
次に、補正値生成回路5はこの定数レジスタ3に設定されているカウンタ値と演算レジスタの値X1の差分をとり、この差分を定数レジスタ3のカウンタ値で割り1カウンタ当たりの補正値を算出し、この値を信号線501により補正値として補正値レジスタ6に格納する(ステップS23)。
例えば
周波数カウンタ :520サイクル
保持レジスタ :300サイクル
定数レジスタ :200サイクル
とすると、
割り込み間隔は定数レジスタの値:200サイクルから200サイクルに1回となります。
この時に周波数カウンタ2の現在の周波数カウンタ値:520サイクルと保持レジスタ4に保持されているレジスタの値:300サイクルの差分値Xは520−300=220サイクルとなり、外部の割り込み200サイクルに対して内部のプロセッサクロック9からのクロックによりカウントアップする周波数カウンタ2の周波数カウンタ値は220サイクルであり20サイクルのズレが発生していることになります。
次に、補正値生成回路5はこの定数レジスタ3に設定されているカウンタ値とステップS21で一時的に値X1として補正値生成回路5に保留した値X1とのさらなる差分をとり、このさらなる差分を定数レジスタ3のカウンタ値で割り1カウンタ当たりの補正値を算出し、この値を信号線501により補正値として補正値レジスタ6に格納する(ステップS23)。
2 周波数カウンタ
3 定数レジスタ
4 保持レジスタ
5 補正値生成回路
6 補正値レジスタ
7 実時間変換回路
8 時刻格納レジスタ
9 プロセッサクロック
10 割り込み信号回路
11 実時間読み出し回路
Claims (12)
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備え、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタの値と前記保持レジスタの値との差分値を前記定数レジスタの値により除算することで周波数カウンタの補正を行い補正値を算出し、前記補正値を前記補正値レジスタに格納し、前記実時間変換回路が前記周波数カウンタの周波数カウンタの値を読み出し、前記補正値レジスタに格納した前記補正値により前記読み出した周波数カウンタの値を補正し、前記補正された前記周波数カウンタの値を実時間に変換し、前記変換された実時間を前記時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御回路。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御方法であって、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタの値と前記保持レジスタの値との差分値を前記定数レジスタの値により除算することで周波数カウンタの補正を行い補正値を算出し、前記補正値を前記補正値レジスタに格納し、前記実時間変換回路が前記周波数カウンタの周波数カウンタの値を読み出し、前記補正値レジスタに格納した前記補正値により前記読み出した周波数カウンタの値を補正し、前記補正された前記周波数カウンタの値を実時間に変換し、前記変換された実時間を前記時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御方法。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御処理において、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタの値と前記保持レジスタの値との差分値を前記定数レジスタの値により除算することで周波数カウンタの補正を行い補正値を算出し、前記補正値を前記補正値レジスタに格納し、前記実時間変換回路が前記周波数カウンタの周波数カウンタの値を読み出し、前記補正値レジスタに格納した前記補正値により前記読み出した周波数カウンタの値を補正し、前記補正された前記周波数カウンタの値を実時間に変換し、前記変換された実時間を前記時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す処理をコンピュータに実行させるための時刻補正制御用プログラム。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備え、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を取り、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されている前記読み込んだレジスタの値と、前記先に差分を取った現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値との差分のさらなる差分をとり、前記さらなる差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御回路。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御方法であって、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を取り、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されている前記読み込んだレジスタの値と、前記先に差分を取った現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値との差分のさらなる差分をとり、前記さらなる差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御方法。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御処理において、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を取り、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されている前記読み込んだレジスタの値と、前記先に差分を取った現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値との差分のさらなる差分をとり、前記さらなる差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す処理をコンピュータに実行させるための時刻補正制御用プログラム。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備え、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を取り、前記制御回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値を保持レジスタに格納し、前記保持レジスタに格納した周波数カウンタ値を次の割り込み発生時の、前回の割り込み時の周波数カウンタ値とし、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されている前記読み込んだレジスタの値と、前記先に差分を取った現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値との差分のさらなる差分をとり、前記さらなる差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御回路。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御方法であって、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を取り、前記制御回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値を保持レジスタに格納し、前記保持レジスタに格納した周波数カウンタ値を次の割り込み発生時の、前回の割り込み時の周波数カウンタ値とし、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されている前記読み込んだレジスタの値と、前記先に差分を取った現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値との差分のさらなる差分をとり、前記さらなる差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御方法。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御処理において、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を取り、前記制御回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値を保持レジスタに格納し、前記保持レジスタに格納した周波数カウンタ値を次の割り込み発生時の、前回の割り込み時の周波数カウンタ値とし、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されている前記読み込んだレジスタの値と、前記先に差分を取った現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値との差分のさらなる差分をとり、前記さらなる差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す処理をコンピュータに実行させるための時刻補正制御用プログラム。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備え、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を第1の演算レジスタに値X1として格納し、前記制御回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値を保持レジスタに格納し、前記保持レジスタに格納した周波数カウンタ値を次の割り込み発生時の、前回の割り込み時の周波数カウンタ値とし、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されているレジスタの値と第1の演算レジスタの値X1の差分をとり、前記差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、第2の演算レジスタに値X2として格納し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御回路。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御方法であって、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を第1の演算レジスタに値X1として格納し、前記制御回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値を保持レジスタに格納し、前記保持レジスタに格納した周波数カウンタ値を次の割り込み発生時の、前回の割り込み時の周波数カウンタ値とし、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されているレジスタの値と第1の演算レジスタの値X1の差分をとり、前記差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、第2の演算レジスタに値X2として格納し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出すことを特徴とする時刻補正制御方法。
- 割り込み信号を発生する割り込み信号回路と、前記割り込み信号回路からの割り込み信号を受信して補正値の生成を制御する制御回路と、プロセッサを歩進するためのクロックを発生するプロセッサクロックと、前記プロセッサクロックの動作周波数により歩進する周波数カウンタと、前記割り込み信号回路からの割り込み間隔に応じた周波数カウント値を保持する定数レジスタと、前回の割り込み時の前記周波数カウンタの値を格納する保持レジスタと、前記定数レジスタと前記周波数カウンタと前記保持レジスタから補正値を生成する補正値生成回路と、前記補正値生成回路で生成した補正値を格納する補正値レジスタと、前記周波数カウンタと前記補正値レジスタから実時間を生成する実時間変換回路と、前記実時間変換回路により生成された実時間の変換結果を格納する時刻格納レジスタと、ソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す実時間読み出し回路とを備えた時刻補正制御回路における時刻補正制御処理において、前記制御回路は前記割り込み信号回路から送られてくる一定間隔での割り込み信号を受信し、割り込み信号毎に、前記補正値生成回路を起動し、前記補正値生成回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値を読み込み、前記補正値生成回路は読み込んだ前記周波数カウンタにカウントアップされている現在の周波数カウンタ値と前記保持レジスタに保持されているレジスタの値の差分を第1の演算レジスタに値X1として格納し、前記制御回路は前記周波数カウンタにカウントアップされている現在の周波数カウンタ値を保持レジスタに格納し、前記保持レジスタに格納した周波数カウンタ値を次の割り込み発生時の、前回の割り込み時の周波数カウンタ値とし、前記補正値生成回路は前記定数レジスタに保持されている割り込み間隔に相当する予め時刻補正制御回路として設定されたレジスタの値を読み込み、前記補正値生成回路は前記定数レジスタに設定されているレジスタの値と第1の演算レジスタの値X1の差分をとり、前記差分を定数レジスタのレジスタの値で割り1カウンタ当たりの補正値を算出し、前記算出した補正値を補正値として前記補正値レジスタに格納し、前記実時間変換回路は、現在の周波数カウンタから誤差のある周波数カウンタの値X2を読み出し、第2の演算レジスタに値X2として格納し、実時間変換回路は、誤差のない補正された周波数カウンタ値Yを得るために、補正値を補正値レジスタから読み出し、Y=X2/(1+補正値)により誤差のある周波数カウンタの値X2を補正することにより誤差のない補正された周波数カウンタ値Yに変換し、前記実時間変換回路は、前記周波数カウンタ値Yを実時間への変換係数で割り実時間を算出し、前記算出した実時間を時刻格納レジスタに格納し、前記実時間読み出し回路を経てソフトウェアが実時間を必要とするとき前記時刻格納レジスタから実時間を読み出す処理をコンピュータに実行させるための時刻補正制御用プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297142A JP3990331B2 (ja) | 2003-08-21 | 2003-08-21 | 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297142A JP3990331B2 (ja) | 2003-08-21 | 2003-08-21 | 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005070932A JP2005070932A (ja) | 2005-03-17 |
JP3990331B2 true JP3990331B2 (ja) | 2007-10-10 |
Family
ID=34403084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297142A Expired - Fee Related JP3990331B2 (ja) | 2003-08-21 | 2003-08-21 | 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3990331B2 (ja) |
-
2003
- 2003-08-21 JP JP2003297142A patent/JP3990331B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005070932A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7545228B1 (en) | Dynamic temperature compensation for a digitally controlled oscillator using dual MEMS resonators | |
KR20070016434A (ko) | 알티씨 장치 및 알티씨 장치의 현재시각 보정 방법 | |
US7728684B2 (en) | Crystal reference clock and radio localization receiver | |
JP2004274157A (ja) | A/d変換出力データの非直線性補正方法及び非直線性補正装置 | |
CN112506266B (zh) | 芯片时钟源的计时校准方法、装置及带有时钟源的芯片 | |
JP2007078405A (ja) | ソフトウェア時計の計時プログラム | |
JPH03218494A (ja) | 時間精度自動修正時計 | |
KR101942719B1 (ko) | 리얼 타임 클럭 장치 | |
KR20120072661A (ko) | 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 | |
JP3990331B2 (ja) | 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム | |
JP2000315121A (ja) | Rtc回路 | |
US8253456B2 (en) | Time correction circuit and electronic apparatus | |
WO2014112398A1 (ja) | 流量算出機能を有する電子計量装置 | |
CN111897202A (zh) | 烟感探测器mcu的rtc校准电路及校准方法 | |
JP2017020852A (ja) | 組込装置 | |
JP2013061258A (ja) | アナログ電子時計 | |
JP2005140595A (ja) | 電波時計及びその時刻修正方法 | |
JP4515080B2 (ja) | 時刻修正装置及び時刻修正方法 | |
JP2000074962A (ja) | 周期計測装置および周期計測方法、並びに記録媒体 | |
JP2003270369A (ja) | リアルタイムクロックの時刻補正方法及び時刻補正装置 | |
JPH0271190A (ja) | 計算機システムの時間校正方式 | |
JP2730312B2 (ja) | 計時機構の誤差補正回路 | |
JP5037755B2 (ja) | 温度変化測定装置及びその方法 | |
JPH1114775A (ja) | 電子時計の自動表示時刻補正方法 | |
JP2004334577A (ja) | タイマ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050314 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3990331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |